KR20240010042A - 데이터 액세스 방법, 장치 및 비일시적 컴퓨터 판독가능한 저장 매체 - Google Patents

Abstract

본 발명은 데이터 액세스 방법, 장치 및 비일시적 컴퓨터 판독가능한 저장 매체를 제공하며, 여기서, 상기 방법은, 복수의 처리 예정 명령어를 취득하고, 여기서, 각각의 처리 예정 명령어는 액세스 예정 주소를 포함하는 단계, 상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 상기 병합 예정 명령어를 병합 처리하여 병합 명령어를 획득하는 단계, 및 상기 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하는 단계를 포함하여, 상기 명령어의 오버헤드를 감소시키고, 명령어 처리 효율을 향상시켜, 전자 장치의 성능을 효과적으로 향상시킬 수 있다.

Description

데이터 액세스 방법, 장치 및 비일시적 컴퓨터 판독가능한 저장 매체

본 발명은 전자 장치 기술 분야에 관한 것으로, 특히 데이터 액세스 방법, 장치 및 비일시적 컴퓨터 판독가능한 저장 매체에 관한 것이다.

<관련 출원의 교차인용>

본 발명은 출원번호가 202111543913.4이고, 출원일자가 2021/12/16인 중국 특허출원에 기초하여 제출되며, 해당 중국 특허출원의 우선권을 주장하며, 해당 중국 특허출원의 모든 내용은 여기서 참고로 본 발명을 인입된다.

기술이 발전함에 따라, 전자 부품 공업 연합회(Joint Electron Device Engineering Council, JEDEC) 프로토콜에 기초한 메모리(예를 들면, Nand flash)는 모바일 단말 등의 전자 장치에 널리 응용되고 있다.

현재, 전자 장치 상의 프로세스에 처리 예정 명령어를 생성한 후, 해당 처리 예정 명령어를 JEDEC 프로토콜에 기초한 메모리로 송신하고, 해당 메모리에서 해당 처리 예정 명령어를 처리하고, 즉, 처리 예정 명령어의 액세스 예정 주소에 액세스하고, 즉 데이터를 읽고 쓴다.

그러나 처리 예정 명령어의 수가 복수인 경우, 처리 예정 명령어를 하나씩 해당 메모리로 송신할 필요가 있어, 명령어 오버헤드의 증가를 초래하고, 메모리는 처리 예정 명령어를 하나씩만 처리할 수 있으므로, 명령어 처리의 효율을 저하시키고, 전자 장치의 성능에 영향을 준다.

본 발명은 이를 감안하여, 전자 장치의 성능을 효율적으로 향상시킬 수 있는 데이터 액세스 방법, 장치 및 비일시적 컴퓨터 판독가능한 저장 매체를 제공한다.

본 발명의 실시예의 제1 양태에 따르면, 전자 장치에 적용되는 데이터 액세스 방법을 제공하며, 상기 방법은,

복수의 처리 예정 명령어를 취득하고, 각각의 상기 처리 예정 명령어는 액세스 예정 주소를 포함하는 단계,

상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 상기 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하는 단계, 및

상기 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하는 단계를 포함한다.

선택적으로, 상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하는 단계는,

제1 명령어를 취득하고, 상기 제1 명령어는, 상기 제1 명령어는 상기 처리 예정 명령어 중 어느 하나인 단계,

상기 제1 명령어 이외의 처리 예정 명령어를 트래버싱하여 제2 명령어를 취득하고, 상기 제2 명령어의 액세스 예정 주소와 상기 제1 명령어의 액세스 예정 주소가 간접적으로 연속되고, 상기 제2 명령어의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 상기 제1 명령어의 액세스 예정 주소와 연속되지 않는 단계, 및

상기 제2 명령어와 상기 제1 명령어가 상기 제1 소정의 병합 조건을 충족하는 것에 응답하여, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하는 단계를 포함한다.

선택적으로, 상기 제2 명령어와 상기 제1 명령어가 제1 소정의 병합 조건을 충족하는 것에 응답하여, 상기 제2 명령어와 상기 제1 명령어를 병합 예정 명령어로 결정하는 단계는,

저장 간격을 취득하는 것 및 현재의 액세스 총 데이터량을 취득하는 것 중 적어도 하나이고, 상기 저장 간격이 상기 제1 명령어의 액세스 예정 주소와 상기 제2 명령어의 액세스 예정 주소 사이의 거리를 나타내고, 상기 현재의 액세스 총 데이터량이 모든 병합 예정 명령어에 대응하는 액세스 예정 데이터량의 합을 나타내는 단계, 및

상기 저장 간격이 상기 제1 소정 임계값보다 작은 것 및 상기 현재의 액세스 총 데이터량이 상기 제2 소정 임계값보다 작은 것 중 적어도 하나인 경우, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하는 단계를 포함한다.

선택적으로, 상기 방법은,

상기 현재의 액세스 총 데이터량이 상기 제2 소정 임계값보다 크거나 같은 경우, 상기 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지하는 단계를 더 포함한다.

선택적으로, 상기 방법은,

제1 듀레이션을 취득하고, 상기 제1 명령어에 대응하는 제1 시간 임계값을 취득하고, 상기 제1 듀레이션이 제1 명령어의 취득 결정으로부터 시작하여, 현재의 시각까지의 듀레이션을 나타내는 단계,

상기 제1 듀레이션이 제1 시간 임계값보다 작은 것에 응답하여, 상기 제1 명령어 이외의 처리 예정 명령어를 계속해서 트래버싱하는 단계, 및

상기 제1 듀레이션이 상기 제1 시간 임계값보다 크거나 같은 것에 응답하여, 상기 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지하는 단계를 더 포함한다.

선택적으로, 상기 방법은,

상기 제2 명령어의 액세스 예정 주소와 상기 제1 명령어의 액세스 예정 주소 사이의 차이값을 취득하고, 상기 액세스 예정 주소는 논리 주소인 단계,

소정의 저장 단위의 크기를 취득하는 단계, 및

상기 차이값과 상기 소정의 저장 단위의 크기에 따라 상기 저장 간격을 획득하는 단계를 더 포함한다.

선택적으로, 상기 방법은,

제1 명령어를 취득하고, 상기 제1 명령어는 상기 처리 예정 명령어 중 어느 하나인 단계,

상기 제1 명령어 이외의 처리 예정 명령어를 트래버싱하는 단계, 및

현재 트래버싱하는 처리 예정 명령어 및 상기 제1 명령어가 제2 소정의 병합 조건을 충족하는 것에 응답하여, 상기 현재 트래버싱하는 처리 예정 명령어 및 상기 제1 명령어를 상기 병합 예정 명령어로 결정하는 단계를 더 포함한다.

선택적으로, 상기 방법은,

상기 처리 예정 명령어를 소정의 명령어 큐에 저장하는 단계,

상기 소정의 명령어 큐에서,

상기 처리 예정 명령어에 대응하는 제2 듀레이션이 제2 시간 임계값보다 크고, 상기 제2 듀레이션이 상기 소정의 명령어 큐에서의 처리 예정 명령어의 저장 듀레이션을 나타내는 것, 및

상기 처리 예정 명령어가 소정의 명령어 큐에서의 설정위치에 위치하고, 상기 설정위치가 큐의 헤드 위치 또는 큐의 테일 위치인 것 중 적어도 하나의 조건을 충족하는 처리 예정 명령어를 상기 제1 명령어로 하는 단계를 더 포함한다.

선택적으로, 상기 복수의 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하는 단계는,

각각의 병합 예정 명령어의 액세스 예정 주소에 따라 병합 처리 결과를 생성하고, 상기 병합 처리 결과를 설정 명령어 포맷으로 캡슐화하여 상기 병합 명령어를 획득하는 단계를 포함한다.

선택적으로, 상기 방법은,

각각의 상기 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 각각 취득하는 단계, 및

각각의 상기 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 병합 처리 결과에 각각 추가하는 단계를 더 포함한다.

본 발명 실시예의 제2 양태에 따르면, 전자 장치에 적용되는 데이터 액세스 장치를 제공하며, 상기 장치는 명령어 취득 모듈과, 명령어 병합 모듈과, 명령어 송신 모듈을 포함하며,

명령어 취득 모듈은 복수의 처리 예정 명령어를 취득하도록 구성되며, 각각의 상기 처리 예정 명령어는 액세스 예정 주소를 포함하며,

명령어 병합 모듈은 상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 상기 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하도록 구성되며,

명령어 송신 모듈은 상기 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 구체적으로

제1 명령어를 취득하고, 상기 제1 명령어는 상기 제1 명령어는 상기 처리 예정 명령어 중 어느 하나이고,

상기 제1 명령어 이외의 처리 예정 명령어를 트래버싱하여 제2 명령어를 취득하고, 상기 제2 명령어의 액세스 예정 주소와 상기 제1 명령어의 액세스 예정 주소가 간접적으로 연속되고, 상기 제2 명령어의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 상기 제1 명령어의 액세스 예정 주소와 연속되지 않고,

상기 제2 명령어와 상기 제1 명령어가 상기 제1 소정의 병합 조건을 충족하는 것에 응답하여, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 또한,

저장 간격을 취득하는 것 및 현재의 액세스 총 데이터량을 취득하는 것 중 적어도 하나이고, 여기서, 상기 저장 간격이 상기 제1 명령어의 액세스 예정 주소와 상기 제2 명령어의 액세스 예정 주소 사이의 거리를 나타내고, 여기서, 상기 현재의 액세스 총 데이터량이 모든 병합 예정 명령어에 대응하는 액세스 예정 데이터량의 합을 나타내고,

상기 저장 간격이 상기 제1 소정 임계값보다 작은 것 및 상기 현재의 액세스 총 데이터량이 상기 제2 소정 임계값보다 작은 것 중 적어도 하나인 경우, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 또한,

상기 현재의 액세스 총 데이터량이 상기 제2 소정 임계값보다 크거나 같은 경우, 상기 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 또한,

제1 듀레이션을 취득하고, 상기 제1 명령어에 대응하는 제1 시간 임계값을 취득하고, 상기 제1 듀레이션이 제1 명령어의 취득 결정으로부터 시작하여, 현재의 시각까지의 듀레이션을 나타내고,

상기 제1 듀레이션이 제1 시간 임계값보다 작은 것에 응답하여, 상기 제1 명령어 이외의 처리 예정 명령어를 계속해서 트래버싱하고,

상기 제1 듀레이션이 상기 제1 시간 임계값보다 크거나 같은 것에 응답하여, 상기 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 또한,

상기 제2 명령어의 액세스 예정 주소와 상기 제1 명령어의 액세스 예정 주소 사이의 차이값을 취득하고, 상기 액세스 예정 주소는 논리 주소이며,

소정의 저장 단위의 크기를 취득하고,

상기 차이값과 상기 소정의 저장 단위의 크기에 따라 상기 저장 간격을 획득하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 구체적으로

제1 명령어를 취득하고, 상기 제1 명령어는 상기 처리 예정 명령어 중 어느 하나이며,

상기 제1 명령어 이외의 처리 예정 명령어를 트래버싱하고,

현재 트래버싱되는 처리 예정 명령어 및 상기 제1 명령어가 제2 소정의 병합 조건을 충족하는 것에 응답하여, 상기 현재 트래버싱되는 처리 예정 명령어 및 상기 제1 명령어를 상기 병합 예정 명령어로 결정하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 또한,

상기 처리 예정 명령어를 소정의 명령어 큐에 저장하고,

상기 소정의 명령어 큐에서

상기 처리 예정 명령어에 대응하는 제2 듀레이션이 제2 시간 임계값보다 크고, 상기 제2 듀레이션이 상기 소정의 명령어 큐에서의 처리 예정 명령어의 저장 듀레이션을 나타내는 것, 및

상기 처리 예정 명령어가 소정의 명령어 큐에서의 설정위치에 위치하고, 상기 설정위치가 큐의 헤드 위치 또는 큐의 테일 위치인 것 중 적어도 하나의 조건을 충족하고 있는 처리 예정 명령어를 상기 제1 명령어로 하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 구체적으로,

각각의 병합 예정 명령어의 액세스 예정 주소에 따라 병합 처리 결과를 생성하고, 상기 병합 처리 결과를 설정 명령어 포맷으로 캡슐화하여 상기 병합 명령어를 획득하도록 구성된다.

선택적으로, 상기 명령어 병합 모듈은 또한,

각각의 상기 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 각각 취득하고,

각각의 상기 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 병합 처리 결과에 각각 추가하도록 구성된다.

본 발명의 실시예의 제3 양태에 따르면, 프로세서에 의해 실행될 때 상기 제1 양태 중 어느 하나에 기재된 데이터 액세스 방법의 단계를 실현하는 컴퓨터 프로그램이 저장되어 있는 일시적인 컴퓨터 판독가능한 저장 매체를 제공한다.

본 발명의 실시예의 제4 양태에 따르면, 프로세서와, 프로세서가 실행 가능한 명령어를 저장하기 위한 메모리를 포함하는 데이터 액세스 장치를 제공하며,

상기 프로세서는,

복수의 처리 예정 명령어를 취득하고, 각각의 상기 처리 예정 명령어는 액세스 예정 주소를 포함하며,

상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 상기 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하고,

상기 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행한다.

본 발명의 실시예의 제5 양태에 따르면, 프로세서에 의해 실행될 때, 상기 제1 양태 중 어느 하나에 기재된 데이터 액세스 방법의 단계를 실현하는 컴퓨터 프로그램을 포함하는 컴퓨터 프로그램 제품을 제공한다.

본 발명의 실시예가 제공하는 기술적 해결책은 다음과 같은 유익한 효과를 실현할 수 있다. 복수의 처리 예정 명령어를 얻는 경우, 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 즉 병합가능한 적어도 2개의 처리 예정 명령어를 결정하고, 결정된 병합 예정 명령어를 병합하고, 병합 명령어를 얻어, 명령어의 수를 감소시키고, 그에 따라 명령어의 오버헤드를 감소시킬 수 있다. 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행함으로써, 하나의 명령어에 기초하여 복수의 액세스 예정 주소에 액세스할 수 있고, 즉 복수의 처리 예정 명령어를 동시에 처리할 수 있어, 명령어 처리의 효율을 향상시키고, 그에 따라 전자 장치의 성능을 효과적으로 향상시킬 수 있다.

이상의 일반적인 설명 및 후술의 상세한 설명은 예시적 및 해석적인 것에 지나지 않으며, 본 발명을 한정하는 것이 아님을 이해하여야 한다.

본 명세서에 포함되고 본 명세서의 일부를 구성하는 첨부된 도면은 발명 내용과 일치하는 실시예를 예시하고, 명세서와 함께 발명 내용의 원리를 설명하는 역할을 한다.
1은 본 발명의 실시예에 따른 파일의 위치 레이아웃을 나타내는 모식도이다.
도 2는 본 발명의 실시예에 따른 데이터 액세스 방법의 흐름도이다.
도 3은 본 발명의 실시예에 따른 순차적 읽기 및 쓰기 프로세스의 모식도이다.
도 4는 본 발명의 실시예에 따른 다른 데이터 액세스 방법의 흐름도이다.
도 5는 본 발명의 실시예에 따른 랜덤 읽기 및 쓰기 프로세스의 모식도이다.
도 6은 본 발명의 실시예에 따른 다른 랜덤 읽기 및 쓰기 프로세스의 모식도이다.
도 7은 본 발명의 실시예에 따른 데이터 액세스 장치의 블록도이다.
도 8은 본 발명의 실시예에 따른 데이터 액세스 장치의 구성도이다.

여기에서는 도면에 나타나는 예시적인 실시예에 대해 상세하게 설명한다. 이하의 설명이 도면과 연관된 경우, 별도의 설명이 없는 한 다른 도면에서의 동일한 숫자는 동일 또는 유사한 요소를 나타낸다. 이하의 예시적인 실시예에 기재되는 실시예는 본 발명과 일치하는 모든 실시예를 대표하는 것은 아니다. 오히려, 이들은 첨부된 특허 청구 범위에 상세하게 기재된 본 발명의 일부 양태와 일치하는 장치 및 방법의 예시일 뿐이다.

본 발명에서 사용되는 용어는 특정 실시예를 기술하기 위한 것이지, 본 발명을 한정하는 것을 의도하는 것은 아니다. 본 발명 및 첨부 특허청구범위에서 사용되는 단수형의 "한 가지", "상기" 및 "해당"은 문맥이 다른 의미를 명확히 나타내지 않는 한, 복수의 형태를 포함하는 것으로 의도된다. 본 명세서에서 사용되는 용어 "및/또는"은 연관된 목록된 하나 또는 복수의 아이템의 임의 또는 모든 가능한 조합을 의미하며, 포함하는 것으로 이해되어야 한다.

본 발명에서는 다양한 정보를 기술하기 위해 제1, 제2, 제3 등의 용어를 사용할 수 있지만, 이러한 정보는 이러한 용어에 한정되어서는 안 된다는 것을 이해하기 바란다. 이러한 용어들은 동일한 유형의 정보를 서로 구별하기 위해서만 사용된다. 예를 들어, 본 발명의 범위를 벗어나지 않는 경우, 제1 정보를 제2 정보라고 부를 수도 있고, 마찬가지로, 제2 정보를 제1 정보라고 부를 수도 있다. 문맥에 따라서는 여기서 사용되고 있는 "경우"라는 단어는 "때" 또는 "시" 또는 "결정에 대한 응답으로"로 해석할 수 있다.

종래 기술에서는 전자 장치 상의 프로세스에 생성된 처리 예정 명령어를 취득한 후, 해당 처리 예정 명령어를 JEDEC 프로토콜에 기초한 메모리로 송신하고, 해당 메모리에서 해당 처리 예정 명령어를 처리하고, 즉, 처리 예정 명령어의 액세스 예정 주소로의 액세스를 수행한다.

여기서, JEDEC 프로토콜에 기초한 메모리, 즉 메모리 칩은 블록을 단위로 액세스한다. 도 1에 도시된 바와 같이, 전자 장치의 파일 시스템(예를 들어 F2FS(Flash) Friendly File System))에서 데이터의 저장 단위는 4KB이며, 파일 1의 크기는 24KB이며, 파일 1의 데이터를 LBA 1~LBA 6의 위치, 주소 1~6에 각각 둘 수 있다.

선택적으로, JEDEC 프로토콜에 기초한 Nand flash 메모리는, EMMC(Embedded Multi Media Card) 저장칩, UFS(Universal Flash Storage) 저장칩을 포함한다.

그러나 처리 예정 명령어의 수가 복수인 경우, 처리 예정 명령어를 하나씩 JEDEC 프로토콜에 기초한 메모리로 송신할 필요가 있어, 명령어 오버헤드가 증가하고, 즉 관련 명령어를 메모리로 송신하기 위해 필요한 리소스가 증가하고, JEDEC 프로토콜에 기초한 메모리는 처리 예정 명령어를 하나씩으로만 처리할 수 있어, 명령어 처리의 효율을 저하시키고, 전자 장치의 성능에 영향을 준다.

따라서, 상술한 문제에 대하여, 본 발명의 실시예는 복수의 처리 예정 명령어를 취득한 후, 처리 예정 명령어를 병합하여 복수의 처리 예정 명령어의 액세스 예정 주소를 포함하는 병합 명령어를 얻는 데이터 액세스 방법을 제안하고 있다. 병합 명령어를 JEDEC 프로토콜에 기초한 메모리에 송신하여, 명령어의 오버헤드를 저감한다. 해당 JEDEC 프로토콜에 기초한 메모리는 병합 명령어에서의 복수의 액세스 예정 주소에 따라 액세스하여, 처리 예정 명령어의 동시 처리를 실현하고, 명령어 처리의 효율을 향상시키며, 그에 따라 전자 장치의 성능을 향상시키고, 즉 시스템 전체의 IO(Input/Output, 입출력) 성능을 향상시킨다.

도 2에 도시된 바와 같이, 도 2는 본 발명의 예시적인 실시예에서 데이터 액세스 방법의 흐름도이며, 해당 방법은 전자 장치에 적용되며, 구체적으로는 전자 장치의 프로세서에 적용되며, 해당 방법은 다음 단계를 포함한다.

단계S201, 복수의 처리 예정 명령어를 취득한다. 여기서, 각각의 처리 예정 명령어는 액세스 예정 주소를 포함한다.

단계S202, 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득한다.

본 발명의 실시예에서, 전자 장치는 멀티태스킹 병렬 처리를 지원하며, 실행 중에, 전자 장치의 각 프로세스는 동시에 다양한 데이터의 읽기 및 쓰기 동작 요청, 즉 처리 예정 명령어를 생성한다. 프로세스에 의해 생성된 처리 예정 명령어 즉, 복수의 처리 예정 명령어를 취득한 후, 복수의 처리 예정 명령어로부터 병합가능한 처리 예정 명령어를 결정하고, 즉, 적어도 2개의 처리 예정 명령어를 병합 예정 명령어로 하고, 병합 예정 명령어를 병합 처리하고, 즉 복수의 명령어를 하나의 명령어로 병합하고, 병합된 명령어를 병합 명령어로 하며, 해당 병합 명령어는 복수의 액세스 예정 주소를 포함하며, 해당 복수의 액세스 예정 주소는 각각의 병합 예정 명령어에 대한 액세스 예정 주소를 포함한다.

여기서, 처리 예정 명령어는 액세스 예정 주소를 포함하며, 즉, 각 처리 예정 명령어에 대응하는 액세스 예정 주소가 있다. 해당 액세스 예정 주소는 액세스할 필요가 있는 데이터 주소, 즉 데이터 읽기 및 쓰기가 필요한 주소를 나타낸다.

선택적으로, 액세스 예정 주소는 논리 주소이다.

단계S203, 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 실시한다.

본 실시예에서는 병합 명령어 중 각 병합 예정 명령어의 액세스 예정 주소에 따라 데이터 액세스를 수행하고, 즉, 해당 병합 명령어 중 각 병합 예정 명령어의 액세스 예정 주소에 액세스하여, 대응하는 데이터 읽기 및 쓰기 동작을 수행함으로써, 단일 명령어를 이용하여 복수의 처리 예정 명령어의 액세스 예정 주소에 액세스할 수 있으며, 복수의 명령어에 기초하여 복수의 액세스 예정 주소에 액세스할 필요 없이, 명령어의 동시 처리를 실현할 수 있어, 데이터 액세스의 효율을 향상시킨다.

선택적으로, 병합 명령어에 기초하여 데이터 액세스를 수행하는 경우, 메모리를 사용하여 데이터 액세스를 수행할 수 있으며, 즉 병합 명령어를 타겟 메모리로 전송함으로써, 타겟 메모리가 병합 명령어 중 각 병합 예정 명령어의 액세스 예정 주소에 따라 데이터 액세스를 수행할 수 있다.

구체적으로는, 병합 명령어를 얻은 후, 해당 병합 명령어를 타겟 메모리로 전송한다. 타겟 메모리는 해당 병합 명령어를 실행하고, 즉 병합 명령어를 해석하고, 해당 병합 명령어 중의 복수의 액세스 예정 주소를 얻고, 해당 병합 명령어 중의 복수의 액세스 예정 주소에 액세스하여, 대응하는 데이터의 읽기 및 쓰기 동작을 수행하여, 명령어 처리의 효율을 향상시키고, 타겟 메모리의 동시 처리 능력을 충분히 이용하여, 타겟 메모리의 동시성을 향상시킨다.

여기서, 타겟 메모리는 JEDEC 프로토콜에 기초한 메모리, 예를 들어 Nand flash를 포함한다. 구체적으로 타겟 메모리는 EMMC(Embedded Multi Media Card) 메모리 칩, UFS(Universal Flash Storage) 메모리 칩 등이다.

선택적으로, 전자 장치는 모바일 단말기(예를 들어, 휴대 전화, 태블릿 컴퓨터 등), 단말 장치(예를 들어, 컴퓨터, 서버) 등의 타겟 메모리를 포함하는 제품을 포함한다.

타겟 메모리에의 액세스 방법은, 랜덤 액세스(즉 랜덤 읽기 및 쓰기)를 포함하고, 랜덤 읽기 및 쓰기는 메모리에 대한 이산 랜덤적인 주소 액세스를 의미한다. 타겟 메모리가 Nand flash 메모리인 경우를 예로 들면, 프로세스에 의해 생성된 처리 예정 명령어를 얻은 후, 처리 예정 명령어를 캐시한다. 캐시된 처리 예정 명령어의 액세스 예정 주소가 인접하여 연속된 주소가 아닌 경우, 랜덤 액세스 방법으로 액세스할 필요가 있음을 나타내며, 멀티 명령어 모드 즉 처리 예정 명령어를 Nand flash 메모리에 각각 송신하고, 즉 Nand flash 메모리에 각각 액세스하여, 명령어의 오버헤드를 증가시키고, 그리고 Nand flash 메모리는 매번 하나의 처리 예정 명령어만 처리할 수 있어, Nand flash 메모리의 동시 처리 능력을 충분히 이용할 수 없어, 시스템의 랜덤 액세스의 처리량에 영향을 준다. 예를 들어 도 3에 도시된 바와 같이, 프로세스 A는 액세스 예정 주소가 주소 1(즉, 도 1의 주소 1)인 명령어 1을 생성한다. 프로세스 B는 액세스 예정 주소가 주소 3(즉 도 1의 주소 3)인 명령어 2를 생성한다. 프로세스 C는 액세스 예정 주소가 주소 5(즉 도 1의 주소 5)인 명령어 3을 생성한다. 프로세스 A, B, C는 도 1의 파일 1의 논리 주소 1, 3 및 5 부분의 데이터에 액세스한다. 주소 1, 주소 3, 주소 5는 연속되지 않기 때문에, 병합할 수 없고, Nand flash 메모리에 명령어 1, 명령어 2, 명령어 3을 각각 송신할 수밖에 없다. 본 발명에서는 액세스 주소가 연속되지 않는 처리 예정 명령어에 대해 병합 처리를 수행함으로써, 복수의 처리 예정 명령어를 병합하여 하나의 명령어를 얻고, 즉 병합 명령어를 얻어 명령어의 오버헤드를 저감한다. 해당 병합 명령어를 Nand flash 메모리로 송신하여, Nand flash 메모리가 복수의 액세스 예정 주소에 한 번에 액세스할 수 있도록 하여, 명령어 처리의 효율을 향상시킨다.

이상의 설명으로부터, 복수의 처리 예정 명령어를 얻는 경우, 복수의 처리 예정 명령어 중의 병합 예정 명령어를 결정하고, 즉 병합가능한 적어도 2개의 처리 예정 명령어를 결정하며, 결정된 병합 예정 명령어를 병합하고, 병합 명령어를 얻어 명령어의 수를 줄이고, 명령어의 오버헤드를 줄일 수 있다. 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하고, 하나의 명령어에 기초하여 복수의 처리 예정 명령어의 액세스 예정 주소에 액세스할 수 있도록 하여, 명령어의 동시 처리가 실현되어, 명령어 처리의 효율을 향상시키고, 그에 따라 전자 장치의 성능을 효과적으로 향상시킨다.

도 4에 도시된 바와 같이, 도 4는 본 발명의 일 실시예에서 다른 데이터 액세스 방법을 나타내는 흐름도이다. 도 2의 실시예에 기초하여 랜덤 액세스를 수행하는 경우에는 도 4에 도시된 바와 같이 액세스 예정 주소의 비연속적인 명령어를 병합할 수 있으며, 이하에 특정 실시예와 관련하여 해당 프로세스를 설명하고, 해당 방법은 다음 단계를 포함한다.

단계S401, 복수의 처리 예정 명령어를 취득한다. 여기서, 각 처리 예정 명령어는 액세스 예정 주소를 포함한다.

단계S402, 제1 명령어를 취득한다. 여기서, 제1 명령어는 처리 예정 명령어 중 어느 하나의 명령어이다.

본 발명의 실시예에서는 취득된 처리 예정 명령어로부터 하나의 처리 예정 명령어를 선택하고, 선택된 처리 예정 명령어를 제1 명령어로 한다.

선택적으로, 데이터 액세스의 효율을 향상하기 위하여, 처리 예정 명령어를 취득한 후, 처리 예정 명령어를 소정의 명령어 큐에 저장하여, 명령어 캐시를 수행할 수 있고, 처리 예정 명령어의 병합을 용이하게 할 수 있다. 처리 예정 명령어를 저장하는 소정의 명령어 큐에서 제1 명령어로 하나의 처리 예정 명령어를 선택하고, 즉 제1 명령어를 결정한다. 여기서, 제1 명령어를 결정하는 프로세스는, 구체적으로는 처리 예정 명령어를 소정의 명령어 큐에 저장하는 것이다. 소정의 명령어 큐 중 이하의 적어도 하나의 조건을 충족시키는 처리 예정 명령어를 제1 명령어로 한다. 처리 예정 명령어에 대응하는 제2 듀레이션이 제2 시간 임계값보다 크다. 여기서, 제2 듀레이션은 소정의 명령어 큐에서의 처리 예정 명령어의 저장 듀레이션을 나타낸다. 처리 예정 명령어는 소정의 명령어 큐 중의 설정 위치에 위치한다. 여기서 설정 위치는 큐의 헤드 위치 또는 큐의 테일 위치이다.

여기서, 소정의 명령어 큐 중의 처리 예정 명령어는 소정의 주소 정렬 규칙에 근거하여 배열될 수 있다. 소정의 주소 정렬 규칙에는 주소가 큰 것에서 작은 것으로의 정열 규칙 규칙(즉, 소정의 명령어 큐 중의 액세스 예정 명령어의 액세스 예정 주소가 큰 것에서 작은 것으로 정열된 것), 주소가 작 것에서 큰 것으로의 정열 규칙 규칙(즉, 소정의 명령어 큐 중의 액세스 예정 명령어의 액세스 예정 주소가 작 것에서 큰 것으로 정열된 것) 등이 포함된다.

선택적으로, 조건을 충족시키는 처리 예정 명령어의 수가 복수인 경우, 제2 듀레이션이 가장 긴 처리 예정 명령어를 제1 명령어로 할 수 있고, 해당 제2 듀레이션은 처리 예정 명령어의 소정의 명령어 큐에 저장하는 듀레이션을 나타낸다. 여기서, 논리 주소는 순차적으로 명명되어 있으며, 예를 들어 타겟 메모리 내에는 1000개의 저장블록이 있고, 해당 1000개의 메모리블록에 1~1000을 기준으로 명명하며, 대응하는 논리 주소는 1~1000이다. 액세스 예정 주소는 논리 주소이기 때문에, 액세스 예정 주소를 액세스 예정 주소의 크기에 따라 정렬할 수 있고, 액세스 예정 주소의 순서에 따라, 처리 예정 명령어를 정렬할 수 있다.

선택적으로, 설정 위치는 다른 위치일 수 있으며, 여기서는 제한하지 않는다.

선택적으로, 소정의 명령어 큐로부터 제1 명령어를 결정하는 조건은 다른 조건을 포함할 수 있고, 예를 들어 처리 예정 명령어에 대응하는 제2 듀레이션이 가장 긴 즉 소정의 명령어 큐 중 저장시간이 가장 긴 처리 예정 명령어를 제1 명령어라고 할 수 있다.

선택적으로, 처리 예정 명령어를 취득한 후, 먼저 해당 처리 예정 명령어에 대해 관련 처리(예를 들면 명령어 포맷의 표준화 여부, 메모리의 혼잡 여부를 판단하는 등)를 실시하고, 처리된 처리 예정 명령어를 소정의 명령어 큐에 저장할 수 있다.

단계S403, 제1 명령어 이외의 처리 예정 명령어를 트래버싱하여 제2 명령어를 취득한다. 여기서, 제2 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소는 간접적으로 연속하고, 또한 제2 명령어의 액세스 예정 주소는 다른 처리 예정 명령어의 액세스 예정 주소를 통해 제1 명령어의 액세스 예정 주소에 연속하지 않는다.

본 발명의 실시예에서는 소정의 명령어 큐 중의 제1 명령어 이외의 처리 예정 명령어를 트래버싱하여, 그 이외의 처리 예정 명령어 중에 제1 명령어에 대응하는 주소가 연속되지 않는 제2 명령어가 존재하는지 여부를 결정함으로써, 제2 명령어가 존재한다고 결정한 경우, 제2 명령어에 기초하여 병합 예정 명령어를 결정하고, 즉, 제1 명령어와 제2 명령어가 병합 예정 명령어로 결정된다. 예를 들어, 제1 명령어는 소정의 명령어 큐 중의 큐의 헤드 위치에 있는 명령어이고, 해당 소정의 명령어 큐의 다른 위치에 있는 명령어를 트래버싱하여, 소정의 명령어 큐 중의 다른 위치에 있는 명령어에 제2 명령어가 존재하는지 여부를 결정한다.

여기서, 제2 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소는 간접적으로 연속하고, 또한 제2 명령어의 액세스 예정 주소는 다른 처리 예정 명령어의 액세스 예정 주소를 통해 제1 명령어의 액세스 예정 주소에 연속하지 않는다.

여기서, 간접적으로 연속은 제2 명령어의 액세스 예정 주소가 다른 논리 주소를 통해 제1 명령어의 액세스 예정 주소와 연속됨을 나타내며, 즉, 제2 명령어의 액세스 예정 주소는 제1 명령어의 액세스 예정 주소와 연속되지 않는다. 예를 들어, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소는 4이며, 제1 명령어의 액세스 예정 주소가 1이고, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소는 다른 논리 주소(즉 논리 주소 2 및 3)를 통해 제1 명령어의 액세스 예정 주소와 연속할 필요가 있는 경우, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소는 간접적으로 연속된다고 결정한다.

여기서, 현재 트래버싱하는 처리 예정 명령어의 액세스 예정 주소는 2이고, 제1 명령어의 액세스 예정 주소는 1인 경우, 현재 트래버싱하는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소는 연속된다고 결정한다.

본 발명의 실시예에서는 제1 명령어 이외의 처리 예정 명령어를 트래버싱하는 과정에서, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 간접적으로 연속되는지 여부를 결정하고, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 간접적으로 연속되지 않은 경우, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 연속되는 것을 나타내고, 현재 트래버싱되는 처리 예정 명령어가 제1 명령어에 대응하는 순차적 액세스 명령어인 것, 즉, 제2 명령어가 아닌 것으로 결정한다. 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 간접적으로 연속되어 있는 경우, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 제1 명령어의 액세스 예정 주소와 연속되는지 여부를 판단하고, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 제1 명령어의 액세스 예정 주소와 연속되는 경우, 현재 트래버싱되는 처리 예정 명령어가 제2 명령어가 아니라고 결정하며, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 제1 명령어의 액세스 예정 주소와 연속되지 않는 경우, 현재 트래버싱되는 처리 예정 명령어가 제2 명령어라고 결정한다. 예를 들어, 처리 예정 명령어는 명령어 1, 명령어 2 및 명령어 3을 포함한다. 명령어 1의 액세스 예정 주소가 1이고, 명령어 2의 액세스 예정 주소가 2이고, 명령어 3의 액세스 예정 주소가 3이다. 명령어 3이 현재 트래버싱되는 처리 예정 명령어이고, 명령어 1이 제1 명령어이다. 명령어 3의 액세스 예정 주소와 명령어 1의 액세스 예정 주소가 연속되지 않고, 즉 간접적으로 연속되어 있다고 결정하고, 명령어 3의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 명령어 1의 액세스 예정 주소에 연속하는지 여부를 계속해서 결정한다. 명령어 3의 액세스 예정 주소가 명령어 2의 액세스 예정 주소를 통해 명령어 1의 액세스 예정 주소와 연속하므로, 명령어 3이 제 2 명령어가 아니라고 결정한다.

선택적으로, 처리 예정 명령어가 소정의 주소 정렬 규칙에 따라 배열되는 경우, 제1 명령어 이외의 처리 예정 명령어를 트래버싱하는 과정에서, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 연속되는지 여부를 결정하고, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 연속되어 있는 경우, 현재 트래버싱되는 처리 예정 명령어가 제1 명령어에 대응하는 순차적 액세스 명령어이고, 즉 제2 명령어가 아니라고 결정하고, 현재 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 연속되지 않는 경우, 현재 트래버싱되는 처리 예정 명령어에 대응하는 액세스 예정 주소와 직전 트래버싱되는 처리 예정 명령어의 액세스 예정 주소가 연속되는지 여부를 계속해서 판단한다. 현재 트래버싱되는 처리 예정 명령어에 대응하는 액세스 예정 주소와 직전 트래버싱되는 처리 예정 명령어의 액세스 예정 주소가 연속되는 경우, 직전 트래버싱되는 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 연속되거나 트래버싱된 처리 예정 명령어의 액세스 예정 주소를 통해 제1 명령어의 액세스 예정 주소와 연속되는 경우, 현재 트래버싱되는 처리 예정 명령어가 제1 명령어에 대응하는 순차적 액세스 데이터 명령어이고, 제2 명령어가 아니라고 결정하고, 현재 트래버싱되는 처리 예정 명령어에 대응하는 액세스 예정 주소와 직전 트래버싱되는 처리 예정 주소가 연속되지 않는 경우, 현재 트래버싱되는 처리 예정 명령어가 제2 명령어라고 결정한다.

선택적으로, 타겟 메모리에 대응하는 액세스 방법에는 순차적 액세스(즉, 순차 읽기 및 쓰기)도 포함된다. 여기서 순차적 액세스는 메모리에 대한 연속적인 주소 액세스를 의미하고, 랜덤 읽기 및 쓰기는 메모리에 대한 이산적 랜덤 주소 액세스를 의미한다. 소정의 명령어 큐에서의 제1 명령어 이외의 처리 예정 명령어 중 어느 것도 제2 명령어가 아니라고 결정한 경우, 그 이외의 처리 예정 명령어가 모두 제1 명령어의 순차적 액세스 명령어임을 나타내고, 즉, 그 이외의 처리 예정 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 순차적 액세스 가능함을 나타내며, 순차적 액세스 규칙에 따라, 해당 제1 명령어 및 액세스 예정 주소와 제1 명령어의 액세스 예정 주소가 연속되는 처리 예정 명령어를 병합 예정 명령어로 하여, 병합 예정 명령어를 병합 처리하여, 병합 명령어를 얻는다. 병합 명령어에서의 각 병합 예정 명령어의 액세스 예정 주소에 따라 데이터 액세스를 실시한다.

여기서, 순차적 액세스 규칙은 실제 수요에 기초하여 정의할 수 있으며, 예를 들어 제1 명령어 이외의 모든 또는 일부 처리 예정 명령어를 병합 예정 명령어로 할 수 있다.

구체적으로, 데이터의 읽기 및 쓰기 액세스의 효율을 향상시키기 위해, 각 프로세스에서 생성된 처리 예정 명령어를 캐시할 수 있다. 타겟 메모리를 Nand flash 메모리로 예를 들면, 캐시된 처리 예정 명령어의 액세스 예정 주소가 인접하여 연속하는 주소인 경우, 순차적 액세스로 액세스할 수 있음을 나타내고, 연속적으로 인접하는 주소, 즉 처리 예정 명령어를 병합하여, 병합후의 처리 예정 명령어 즉, 병합 후의 주소에 기초하여 Nand flash 메모리가 순차적 액세스하도록 할 수 있으며, 그에 따라 소량의 명령어를 최대한 사용할 수 있으며, 매회의 명령어와 전후의 명령어가 액세스하는 주소가 연속됨을 보증하여, 메모리가 처리하는 데이터의 동시성을 향상시키고, 명령어의 오버헤드를 감소시킨다. 예를 들어, 도 5에 도시된 바와 같이, 프로세스 A는 명령어 1을 생성하고, 해당 명령어 1에서의 액세스 예정 주소는 주소 1(즉, 도 1의 주소 1)이고, 프로세스 B는 명령어 2를 생성하며, 해당 명령어 2에서의 액세스 예정 주소는 주소 2(즉, 도 1의 주소 2)이고, 프로세스 C는 명령어 3을 생성하고, 해당 명령어 3에서의 액세스 예정 주소는 주소 3(즉 도 1의 주소 3)이다. 프로세스 A, B, C는 도 1의 파일 1의 논리 주소 1, 2 및 3 부분의 데이터에 액세스한다. 주소 1, 주소 2, 주소 3은 인접하여 연속되므로, 명령어 1, 명령어 2, 명령어 3을 병합하여, 주소 1, 주소 2 및 주소 3을 포함하는 명령어 즉 request A를 얻고, 해당 request A를 Nand flash 메모리로 전송하여, Nand flash 메모리가 request A를 기반으로 순차적 액세스가 가능하다.

단계S404, 제2 명령어 및 제1 명령어가 제1 소정의 병합 조건을 충족하는 것에 응답하여, 제2 명령어 및 제1 명령어를 병합 예정 명령어로서 결정한다.

본 발명의 실시예에서는, 현재 트래버싱되고 있는 처리 예정 명령어가 제2 명령어라고 결정한 경우, 해당 제2 명령어가 병합 예정 명령어인지 여부, 즉, 해당 제2 명령어와 제1 명령어가 제1 소정의 병합 조건을 충족하는지 여부를 계속 판단한다. 제2 명령어와 제1 명령어가 제1 소정의 병합 조건을 충족하는 경우, 해당 제2 명령어, 즉 현재 트래버싱하고 있는 처리 예정 명령어와 제1 명령어를 병합할 수 있고, 즉 동시 액세스를 할 수 있음을 나타내며, 해당 제2 명령어와 제1 명령어를 병합 예정 명령어로 하고, 제1 명령어 이외의 처리 예정 명령어를 계속 트래버싱하고, 즉 다음의 제1 명령어 이외의 처리 예정 명령어를 트래버싱하여, 다음의 처리 예정 명령어가 제2 명령어인지 여부를 결정한다.

제2 명령어 및 제1 명령어가 제1 소정의 병합 조건을 충족하지 못하는 것에 응답하여, 제1 명령어 이외의 처리 예정 명령어를 계속 트래버싱하여, 다음의 처리 예정 명령어가 제2 명령어인지 여부를 결정한다.

선택적으로, 제1 명령어 이외의 처리 예정 명령어를 계속 트래버싱할 경우, 제1 명령어의 캐시하는 시간이 제1 명령어의 실행을 기다릴 수 있는 시간을 초과하는지 여부를 결정하고, 즉 제1듀레이션을 취득하여, 제1 명령어에 대응하는 제1 시간 임계값을 취득할 필요가 있다. 여기서, 제1 듀레이션은 제1 명령어의 취득 결정부터 시작하여, 현재 시각까지의 듀레이션을 나타낸다. 제1 듀레이션이 제1 시간 임계값보다 작은 것에 응답하는 것은, 명령어의 실행을 기다릴 수 있는 시간, 즉 명령어가 캐시될 수 있는 시간을 아직 초과하지 않았음을 나타내며, 제1 명령어 이외의 처리 예정 명령어를 계속 트래버싱한다. 제1 듀레이션이 제1 시간 임계값보다 크거나 같은 것에 응답하는 것은, 명령어의 캐시 시간, 즉 명령어의 실행을 기다릴 수 있는 시간을 초과했음을 나타내며, 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지하고, 트래버싱 과정에서 결정된 병합 예정 명령어를 병합한다.

여기서, 제1 시간 임계값은 명령어 실행의 대기 시간의 상한을 나타낸다. 제1 시간 임계값은 프로세스에 대응하는 관련 애플리케이션이 실시간에 대한 요건에 따라 설정될 수 있으며, 명령어 실행의 대기 시간의 상한 즉 명령어를 캐시할 수 있는 가장 긴 시간을 나타낸다.

구체적으로, 프로세스에 따라 실시간 요구가 다르기 때문에, 제1 명령어에 대응하는 프로세스에 기초하여 제1 시간 임계값을 결정할 수 있으며, 즉, 제1 명령어에 대응하는 제1 시간 임계값을 획득한 경우, 제1 명령어에 대응하는 타겟 프로세스, 즉, 해당 제1 명령어를 생성하는 프로세스를 획득하고, 해당 타겟 프로세스에 대응하는 프로세스 타입(예를 들어, 비디오 애플리케이션 타입, 메모장 애플리케이션 타입)을 결정할 수 있다. 해당 프로세스 타입에 대응하는 시간 임계값을 제1 명령어에 대응하는 제1 시간 임계값으로 한다.

선택적으로, 제2 명령어 및 제1 명령어가 제1 소정의 병합 조건을 충족하는 것에 응답하여, 제2 명령어 및 제1 명령어를 병합 예정 명령어로서 결정하는 것은,

저장 간격을 취득하는 것 및 현재의 액세스 총 데이터량을 취득하는 것 중 적어도 하나인 것을 포함한다. 여기서, 저장 간격은 제1 명령어의 액세스 예정 주소와 제2 명령어의 액세스 예정 주소의 거리를 나타낸다. 현재의 액세스 총 데이터량은 결정된 모든 병합 예정 명령어에 대응하는 액세스 예정 데이터량의 합을 나타낸다.

저장 간격이 제1 소정 임계값보다 작은 것 및 현재의 액세스 총 데이터량이 제2 소정 임계값보다 작은 것 중 적어도 하나인 경우, 제2 명령어 및 제1 명령어가 병합 예정 명령어라고 결정한다.

제1 소정의 병합 조건에 저장 간격이 제1 소정의 임계값보다 작은 것이 포함되는 것을 예로 한다. 저장 간격을 취득하다. 저장 간격이 제1 소정의 임계값보다도 작은지 여부를 판단한다. 저장 간격이 제1 소정 임계값보다 작은 것에 응답하는 것은, 현재 트래버싱되는 처리 예정 명령어를 동시에 액세스함을 나타내며, 즉, 해당 제2 명령어 및 해당 제1 명령어가 병합 예정 명령어라고 결정한다. 저장 간격이 제1 소정의 임계값보다 크거나 같은 것에 응답하는 것은, 현재 트래버싱되는 처리 예정 명령어를 동시에 액세스할 수 없음을 나타내며, 해당 제2 명령어가 병합 예정 명령어가 아니고, 제1 명령어와 병합할 수 없다고 결정한다.

제1 소정의 병합 조건이 현재의 액세스 총 데이터량이 제2 소정의 임계값보다 작은 것을 예로 하고, 현재의 액세스 총 데이터량을 취득한다. 현재의 액세스 총 데이터량이 제2 소정의 임계값보다 작은지를 판단한다. 현재의 액세스 총 데이터량이 제2 소정 임계값보다 작은 것에 응답하는 것은, 현재 트래버싱되는 처리 예정 명령어를 동시에 액세스할 수 있음을 나타내며, 해당 제2 명령어와 해당 제1 명령어가 병합 예정 명령어라고 결정한다. 현재의 액세스 총 데이터량이 제2 소정의 임계값보다 크거나 같은 것에 응답하는 것은, 현재 트래버싱되는 처리 예정 명령어를 동시에 액세스할 수 없음을 나타내며, 해당 제2 명령어는 병합 예정 명령어가 아니라고 결정한다.

제1 소정의 병합 조건에 저장 간격이 제1 소정의 임계값보다 작은 것 및 현재의 액세스 총 데이터량이 제2 소정 임계값보다 작은 것이 포함되는 것을 예로 하고, 저장 간격 및 현재의 액세스 총 데이터량을 취득한다. 저장 간격이 제1 소정의 임계값보다 작은지를 판단하고, 또한, 현재의 액세스 총 데이터량이 제2 소정의 임계값보다 작은지를 판단한다. 저장 간격이 제1 소정 임계값보다 작은 것 및 현재의 액세스 총 데이터량이 제2 소정 임계값보다 작은 것에 응답하는 것은, 현재 트래버싱되는 처리 예정 명령어를 동시에 액세스할 수 있음을 나타내고, 제2 명령어를 얻고, 해당 제2 명령어 및 해당 제1 명령어가 병합 예정 명령어라고 결정한다. 저장 간격이 제1 소정 임계값보다 크거나 같은 것, 및 현재의 액세스 총 데이터량이 제2 소정 임계값보다 크거나 같은 것 중 적어도 하나에 응답하는 것은, 현재 트래버싱되는 처리 예정 명령어를 동시에 액세스할 수 없음을 나타내며, 해당 제2 명령어는 병합 예정 명령어가 아니라고 결정한다.

여기서, 제1 소정의 임계값은 병합 주소의 거리 상한을 나타내고, 해당 병합 주소는 병합된 2개의 논리 주소 간의 차이를 나타낸다. 제1 소정의 임계값은 메모리 내의 캐시 사이즈에 기초하여 결정되며, 매번 액세스하는 데이터가 타겟 메모리에 의해 한 번에 동시에 처리될 수 있도록 보장한다. 구체적으로, 해당 제1 소정 임계값은 상기 타겟 메모리의 대응하는 프로바이더에 의해 제공될 수 있으며, 예를 들어, 제1 소정 임계값은 300M이고, 이는 상기 타겟 메모리가 300M 크기의 데이터를 한 번에 캐시할 수 있어, 캐시된 데이터로부터 대응하는 주소에 액세스할 수 있음을 나타낸다.

여기서, 제2 소정의 임계값은 1회의 액세스 데이터량의 상한을 나타내고, 즉, 1회의 동시 액세스의 최대 데이터량을 나타낸다. 제2 소정의 임계값은 타겟 메모리의 하드웨어 지원을 참조할 필요가 있으며, 타겟 메모리에 대응하는 프로바이더에 의해 제공될 수 있으며, 제2 소정의 임계값은 예를 들면 128K이다.

선택적으로, 저장 간격을 취득하기 전에, 저장 간격을 계산할 필요가 있으며, 해당 저장 간격의 계산은 다음과 같다. 제2 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소 사이의 차이값을 취득한다. 여기서, 액세스 예정 주소는 논리 주소이다. 소정의 저장 단위의 크기를 취득한다. 차이값과 소정의 저장 단위의 크기, 즉 차이값과 소정의 저장 단위의 크기의 곱을 계산하여, 저장 간격을 얻는다. 예를 들면, 제2 명령어의 액세스 예정 주소는 3이고, 제1 명령어의 액세스 예정 주소는 1이며, 소정의 저장 단위의 크기가 4KB인 경우, 저장 간격은 (3-1)*4KB=8KB이다.

여기서, 타겟 메모리는 블록, 즉 저장 블록을 단위로 액세스되므로, 해당 소정의 저장 단위의 크기는 저장 블록의 크기, 예를 들면 4KB이다.

선택적으로, 현재의 액세스 총 데이터량을 취득하기 전에, 현재의 액세스 총 데이터량을 계산해야 한다. 해당 현재의 액세스 총 데이터량의 계산 과정은 다음과 같다. 결정된 각 병합 예정 명령어(즉, 제1 명령어와 제2 명령어)에 대응하는 액세스 예정 데이터량의 합을 계산하여, 현재의 액세스 총 데이터량을 얻는다.

여기서, 액세스 예정 데이터량은 액세스 예정 주소에 대응하는 주소 길이를 나타내고, 그것은 액세스할 필요가 있는 데이터 크기를 나타낼 수 있으며, 예를 들어 액세스 예정 주소부터 크기가 24KB인 데이터를 쓴다면, 해당 24KB는 액세스 예정 데이터량일 수 있으며, 물론 액세스 예정 데이터량은 주소 오프셋을 나타낼 수도 있으며, 해당 액세스 예정 데이터량을 통해서만 액세스해야 하는 데이터량을 결정할 수 있다.

여기서, 액세스 예정 데이터량은 처리 예정 명령어로부터 취득되는 것일 수 있으며, 즉, 처리 예정 명령어는 액세스 예정 데이터량을 포함하는 것일 수 있으며, 독립적으로 취득되는 것일 수도 있으며, 여기에서는 이를 한정하지 않는다.

예를 들어, 제1 명령어는 명령어 1이고, 제1 명령어 이외의 처리 예정 명령어는 명령어 2와 명령어 3을 포함하며, 명령어 2가 병합 예정 명령어라고 결정한 후, 명령어 3이 제2 명령어인지 여부를 결정한다. 명령어 3이 제2 명령어인 경우, 저장 간격을 계산하고, 현재의 액세스 총 데이터량을 계산한다. 현재의 액세스 총 데이터량을 계산할 때, 결정된 병합 예정 명령어에 대응하는 액세스 예정 데이터량의 합, 즉 명령어 2에 대응하는 액세스 예정 데이터량과 명령어 1에 대응하는 액세스 예정 데이터량의 합을 계산하여, 현재의 액세스 예정 총 데이터량을 얻는다.

선택적으로, 제1 소정의 병합 조건을 충족시키는 제1 명령어와 제2 명령어를 병합하는 경우, 제1 소정의 병합 조건을 충족시키는 제1 명령어와 제2 명령어만을 병합할 수 있고, 제1 소정의 병합 조건을 충족시키는 제1 명령어와 제2 명령어 사이에 있는 순차적 액세스 명령어를 병합할 수 있다. 대응되게, 결정된 병합 예정 명령어에는 병합된 순차적 액세스 명령어도 포함된다.

예를 들어, 제1 명령어는 명령어 1이고, 제1 명령어 이외의 처리 예정 명령어는 명령어 2와, 명령어 3을 포함하며, 명령어 1 중의 액세스 예정 주소는 도 1 중의 주소 1이며, 명령어 2 중의 액세스 예정 주소는 도 1 중의 주소 2이고, 명령어 3 중의 액세스 예정 주소는 도 1 중의 주소 4이다. 제1 명령어 이외의 처리 예정 명령어를 트래버싱하고, 현재 트래버싱하는 처리 예정 명령어는 명령어2이며, 해당 명령어2가 명령어1에 대응하는 순차적 액세스 명령어임을 결정하고, 즉 명령어2 중의 액세스 예정 주소가 명령어1에 연속하여, 다음 처리 예정 명령어, 즉 명령어3을 트래버싱하고, 해당 명령어 3이 제2 명령어임을 결정한다. 현재의 액세스 총 데이터량을 계산하는 과정에서, 명령어 2의 액세스 예정 주소는 명령어 1의 액세스 예정 주소와 명령어 3의 액세스 예정 주소 사이에 있으므로, 결정된 병합 예정 명령어는 명령어 2와 명령어 1을 포함하고, 현재의 액세스 총 데이터량은 명령어 2에 대응하는 액세스 예정 데이터량과 명령어 1에 대응하는 액세스 예정 데이터량의 합이다.

선택적으로, 현재의 액세스 총 데이터량이 제2 소정 임계값보다 크거나 같은 경우, 타겟 메모리가 결정된 병합 예정 명령어에 기초하여 1회의 액세스를 실시할 때, 필요한 액세스 데이터량이 상한에 도달하고 있음을 나타내고 있으므로, 명령어를 병합할 필요가 없고, 즉 병합 예정 명령어를 결정할 필요가 없고, 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지한다.

선택적으로, 처리 예정 명령어로부터 병합 예정 명령어를 결정할 때, 제1 명령어를 취득할 수도 있다. 여기서, 제1 명령어는 처리 예정 명령어의 어느 하나의 명령어이다. 제1 명령어 이외의 처리 예정 명령어를 트래버싱한다. 현재 트래버싱되는 처리 예정 명령어와 제1 명령어가 제2 소정의 병합 조건을 충족하는지 여부를 판단하고, 현재 트래버싱되는 처리 예정 명령어와 상기 제1 명령어가 제2 소정의 병합 조건을 충족하는 것에 응답하여, 제1 명령어와 현재 트래버싱되는 처리 예정 명령어를 병합 예정 명령어로 결정한다.

여기서, 제1 명령어와 현재 트래버싱되고 있는 처리 예정 명령어가 제2 소정의 병합 조건을 충족하는지 여부를 판단하는 과정은 상기 제1 명령어와 제2 명령어가 제1 소정의 병합 조건을 충족하는지 여부를 판단하는 과정과 유사하며, 여기서 설명을 생략한다.

단계S405, 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득한다.

본 발명의 실시예에서는, 각 병합 예정 명령어의 액세스 예정 주소에 따라 병합 처리 결과를 생성하고, 병합 처리 결과를 설정 명령어 포맷으로 캡슐화하여 병합 명령어를 획득한다.

본 발명의 실시예에서는, 병합 예정 명령어를 결정한 후, 각 병합 예정 명령어의 액세스 예정 주소에 따라 병합 처리 결과를 생성하고, 해당 병합 처리 결과는 각 병합 예정 명령어의 액세스 예정 주소를 포함한다. 설정 명령어 포맷에 기초하여, 해당 병합 처리 결과를 캡슐화하여 병합 명령어를 취득하고, 명령어의 병합을 실현한다.

여기서, 각각의 병합 예정 명령어의 액세스 예정 주소에 따라, 병합 처리 결과를 생성하는 과정에서, 소정의 구조 타입에 기초하여, 각 병합 예정 명령어의 액세스 예정 주소를 포함하는 병합 처리 결과를 생성할 수 있다.

여기서, 소정의 구조 타입에는 링크드 리스트 구조 타입, 트리 구조 타입, 어레이 구조 타입 등이 포함되어 있어, 사용자는 실제 요구에 따라 설정할 수 있으며, 여기에서는 제한하지 않는다.

선택적으로, 설정 명령어 포맷은 타겟 메모리가 식별 가능한 포맷, 예를 들어 JDECE에 규정되어 있는 커스텀화 Write Buffer 명령어 포맷이다.

선택적으로, 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 병합 처리 결과에 저장할 수도 있고, 즉, 각 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 각각 취득할 수도 있다. 각 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 병합 처리 결과에 추가하고, 즉, 해당 병합 처리 결과에는 병합 예정 명령어에 대응하는 액세스 예정 데이터량과 액세스 예정 주소가 포함된다.

구체적인 응용 시나리오를 예로 들면, 도 6에 도시된 바와 같이, 프로세스 A, B, C가 파일의 논리 주소 1, 3, 5 부분의 데이터에 액세스할 필요가 있는 경우, 명령어 1, 명령어 2 및 명령어 3이 생성된다. 명령어 1의 액세스 예정 주소는 주소 1이고, 명령어 1에 대응하는 액세스 예정 데이터량은 주소 1의 길이이며, 명령어 2의 액세스 예정 주소는 주소 3이고, 명령어 2에 대응하는 액세스 예정 데이터량은 주소 3의 길이이며, 명령어 3의 액세스 예정 주소는 주소 5이며, 명령어 3에 대응하는 액세스 예정 데이터량은 주소 5의 길이이고, 명령어 1이 제1 명령어이며, 명령어 2와 명령어 3이 모두 제2 명령어이며, 명령어 2와 명령어 3이 모두 병합 예정 명령어라고 결정하고, 명령어 1에 대응하는 주소 1과 주소 1의 길이, 명령어 2에 대응하는 주소 3과 주소 3의 길이, 및 명령어 3에 대응하는 주소 5와 주소 5의 길이를 리스트 A에 추가하여, 명령어의 병합을 실현한다.

단계S406, 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 실시한다.

본 실시예에서는 병합 명령어를 얻은 후, 병합 명령어를 타겟 메모리로 전송하여, 병합 명령어 중의 각 병합 명령어의 액세스 예정 주소에 따라 타겟 메모리가 데이터에 액세스하도록 한다.

본 발명의 실시예에서는 랜덤 읽기 및 쓰기 시나리오에서, 즉, 제1 명령어 이외의 처리 예정 명령어에 제2 명령어가 존재한다고 결정한 경우, 제1 명령어와 이산액세스에 관한 제2 명령어를 병합 처리하여 병합 명령어를 얻고, 해당 병합 명령어를 타겟 메모리 장치에 저장하여, 타겟 메모리로 송신하는 명령어의 수를 감소시켜, 랜덤 읽기 및 쓰기의 명령어 오버헤드를 저감하고, 그리고 타겟 메모리는 해당 병합 명령어 중의 복수의 액세스 예정 주소에 따라 액세스할 수 있어, 타겟 메모리의 동시성을 향상시키고, 나아가 시스템의 랜덤 읽기 및 쓰기의 처리량을 향상시킬 수 있으며, 즉 시스템 전체의 IO 성능을 향상시킬 수 있다.

본 발명의 실시예에서는 제1 명령어 이외의 처리 예정 명령어에 제2 명령어가 존재하지 않는다고 결정한 경우, 즉 순차적 읽기 및 쓰기 시나리오에서, 순차적 읽기 및 쓰기 가능한 명령어, 즉 처리 예정 명령어를 병합하여 병합 명령어를 얻고, 해당 병합 명령어를 타겟 메모리로 송신하여, 타겟 메모리로 송신되는 명령어의 수를 감소시켜, 순차적 읽기 및 쓰기의 명령어 오버헤드를 저감하고, 그리고 타겟 메모리는 해당 병합 명령어 중의 복수의 액세스 예정 주소에 따라 순차적으로 액세스할 수 있어, 메모리 처리 데이터의 동시성을 향상시키고, 그리고 시스템의 명령어 오버헤드를 저감하여, 시스템 전체의 IO 성능을 효과적으로 향상시킬 수 있다.

본 발명의 실시예에서는, 액세스 예정 명령어를 취득한 후, 액세스 예정 명령어를 소정의 명령어 큐에 저장하고, 소정의 명령어 큐의 헤드 위치에 있는 액세스 예정 명령어를 제1 명령어로 하고, 소정의 명령어 큐의 나머지 액세스 예정 명령어를 역방향으로 트래버싱한다. 나머지 액세스 예정 명령어 중에 액세스 예정 주소가 연속되지 않는 제2 명령어의 존재 여부를 판단하고, 존재하는 경우, 랜덤 액세스가 필요함을 나타내고, 제2 명령어와 제1 명령어를 병합하여 대응하는 병합 명령어를 얻어, 명령어의 수를 줄이고, 그에 따라 명령어의 오버헤드를 줄인다. 해당 병합 명령어를 Nand flash 메모리에 저장하여, Nand flash 메모리가 병합 명령어 중의 각 액세스 예정 주소에 단일 액세스할 수 있도록 하고, 명령어의 동시 처리를 실현하여, 명령어 처리의 효율을 향상시키고, 그에 따라 랜덤 액세스 처리량을 효과적으로 향상시키고, 즉 시스템 전체의 IO 성능을 향상시킨다.

상술한 각 방법의 실시예에 대해서는 간단히 설명하기 위해 일련의 동작 조합으로 기재되어 있지만, 본 발명에 의하면 일부 단계가 다른 순서를 채용하거나 동시에 실행될 수 있으므로, 기재된 동작의 순서에 의해 제한되지 않음을 당업자는 인식해야 한다.

다음으로, 본 명세서에 기재된 실시예는 모두 선택 가능한 실시예에 속하며, 관련 동작 및 모듈은 반드시 본 발명에 필요한 것은 아니라는 것을 당업자는 인식해야 한다.

상기 애플리케이션 기능 실현 방법의 실시예에 대응하여, 본 발명은 애플리케이션 기능 실현 장치 및 대응 단말의 실시예를 제공한다.

도 7의 예시적인 실시예에 따른 데이터 액세스 장치의 블록도를 참조하면, 상기 장치는 명령어 취득 모듈(710)과, 명령어 병합 모듈(720)과, 명령어 송신 모듈(730)을 포함하고,

명령어 취득 모듈(710)은 복수의 처리 예정 명령어를 취득하도록 구성된다. 여기서, 각 처리 예정 명령어는 액세스 예정 주소를 포함한다.

명령어 병합 모듈(720)은 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하도록 구성된다.

명령어 송신 모듈(730)은 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하도록 구성된다.

선택적으로, 명령어 병합 모듈(720)은 구체적으로,

제1 명령어를 취득하도록 구성된다. 여기서 제1 명령어는 처리 예정 명령어 중 어느 하나의 명령어이다.

제1 명령어 이외의 처리 예정 명령어를 트래버싱하여 제2 명령어를 취득한다. 여기서, 제2 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소는 간접적으로 연속되고, 제2 명령어의 액세스 예정 주소는 다른 처리 예정 명령어의 액세스 예정 주소를 통해 제1 명령어의 액세스 예정 주소와 연속되지 않는다.

제2 명령어 및 제1 명령어가 제1 소정의 병합 조건을 충족하는 것에 응답하여, 제2 명령어와 제1 명령어를 병합 예정 명령어로서 결정한다.

선택적으로, 명령어 병합 모듈(720)은 구체적으로,

저장 간격을 취득하는 것, 및 현재의 액세스 총 데이터량을 취득하는 것 중 적어도 하나로 구성된다. 여기서, 저장 간격은 제1 명령어의 액세스 예정 주소와 제2 명령어의 액세스 예정 주소 사이의 거리를 나타낸다. 현재의 액세스 총 데이터량은 모든 병합 예정 명령어에 대응하는 액세스 예정 데이터량의 합을 나타낸다.

저장 간격이 제1 소정의 임계값보다 작은 것, 및 현재의 액세스 총 데이터량이 제2 소정의 임계값보다 작은 것 중 적어도 하나인 경우, 제2 명령어 및 제1 명령어를 병합 예정 명령어로서 결정한다.

선택적으로, 명령어 병합 모듈(720)은 또한,

제1 듀레이션을 취득하고, 제1 명령어에 대응하는 제1 시간 임계값을 취득한다. 여기서 제1 듀레이션은 제1 명령어 취득 결정부터 시작하여, 현재 시각까지의 듀레이션을 나타낸다.

제1 듀레이션이 제1 시간 임계값보다 작은 것에 응답하여, 제1 명령어 이외의 처리 예정 명령어를 계속해서 트래버싱한다.

제1 듀레이션이 제1 시간 임계값보다 크거나 같은 것에 응답하여, 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지한다.

선택적으로, 명령어 병합 모듈(720)은 또한,

현재의 액세스 총 데이터량이 제2 소정의 임계값보다 크거나 같은 경우, 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지한다.

선택적으로, 명령어 병합 모듈(720)은 또한,

제2 명령어의 액세스 예정 주소와 제1 명령어의 액세스 예정 주소 사이의 차이값을 취득한다. 여기서, 액세스 예정 주소는 논리 주소이다.

소정의 저장 단위의 크기를 취득한다.

차이값과 소정의 저장 단위의 크기에 따라 저장 간격을 취득한다.

선택적으로, 명령어 병합 모듈(720)은 구체적으로,

제1 명령어를 취득한다. 여기서, 제1 명령어는 처리 예정 명령어 중 어느 하나의 명령어이다.

제1 명령어 이외의 처리 예정 명령어를 트래버싱한다.

현재 트래버싱되는 처리 예정 명령어와 상기 제1 명령어가 제2 소정의 병합 조건을 충족하는 것에 응답하여, 제1 명령어 및 현재 트래버싱되는 처리 예정 명령어를 병합 예정 명령어로 결정한다.

선택적으로, 명령어 병합 모듈(720)은 또한,

처리 예정 명령어를 소정의 명령어 큐에 저장한다.

소정의 명령어 큐에서, 다음의 적어도 하나의 조건을 충족하고 있는 처리 예정 명령어를 제1 명령어로 한다.

처리 예정 명령어에 대응하는 제2 듀레이션이 제2 시간 임계값보다 크다. 여기서 제2 듀레이션은 소정의 명령어 큐에서의 처리 예정 명령어의 저장 듀레이션을 나타낸다.

처리 예정 명령어가 소정의 명령어 큐에서의 설정위치에 위치한다. 여기서, 설정위치는 큐의 헤드 위치 또는 큐의 테일 위치이다.

선택적으로, 명령어 병합 모듈(720)은 구체적으로,

각 병합 예정 명령어의 액세스 예정 주소에 따라 병합 처리 결과를 생성하고, 병합 처리 결과를 설정 명령어 포맷으로 캡슐화하여 병합 명령어를 획득한다.

선택적으로, 명령어 병합 모듈(720)은 또한,

각 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 각각 취득한다.

각 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 병합 처리 결과에 각각 추가한다.

장치의 실시예에 있어서, 기본적으로 방법 실시예에 대응하고 있으므로, 연관된 점은 방법 실시예 부분의 설명을 참조하면 된다. 상술한 장치의 실시예는 단순한 예시일 뿐이며, 상기 분리 부품으로 설명한 유닛은 물리적으로 분리되어 있을 수 있거나 물리적으로 분리되어 있지 않을 수도 있으며, 유닛으로 표시되어 있는 부품은 물리적 유닛일 수 있거나 아닐 수도 있으며, 즉 한 장소에 있을 수 있거나, 복수의 네트워크 유닛에 분포되어 있을 수 있다. 본 발명의 목적은 실제 필요에 따라 그 일부 또는 전부의 모듈을 선택하여 달성할 수 있다. 당업자는 창조적인 노동을 부여하지 않고, 이해하여 실시할 수 있다.

따라서, 일 양태에서, 본 발명의 실시예는 프로세서와 프로세서가 실행 가능한 명령어를 저장하기 위한 메모리를 포함하는 데이터 액세스 장치를 제공하며, 상기 프로세서는,

복수의 처리 예정 명령어를 취득한다. 여기서, 각 처리 예정 명령어는 액세스 예정 주소를 포함한다.

복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득한다.

병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 실시한다.

도 8은 일 예시적인 실시예에 따른 데이터 액세스 장치(1500)의 개략 구성도이다.

예를 들어, 장치(800)는 전자 장치일 수 있으며, 구체적으로는 휴대폰, 컴퓨터, 디지털 방송 단말기, 메시징 장치, 게임 콘솔, 태블릿 장치, 의료 장치, 피트니스 장치, 및 개인 정보 단말기(Personal Digital Association) 및 스마트 워치(Smart Wearing), 스마트 안경, 스마트 팔찌, 스마트 러닝화와 같은 웨어러블 장치일 수 있다.

도 8을 참조하면, 장치(800)는 처리 컴포넌트(802), 메모리(804), 전원 컴포넌트(806), 멀티미디어 컴포넌트(808), 오디오 컴포넌트(810), 입출력(I/O) 인터페이스(812), 센서 컴포넌트(814) 및 통신 컴포넌트(816) 중 하나 또는 복수의 컴포넌트를 포함할 수 있다.

처리 컴포넌트(802)는 통상적으로 디스플레이, 전화 호출, 데이터 통신, 카메라 동작, 기록 동작 등과 연관된 장치(800)의 전체적인 동작을 제어한다. 처리 컴포넌트(802)는 상술한 방법의 전부 또는 일부 단계를 완료하기 위한 명령어를 수행하는 하나 또는 복수의 프로세서(820)를 포함할 수 있다. 또한, 처리 컴포넌트(802)는 처리 컴포넌트(802)와 다른 컴포넌트 간의 상호작용을 용이하게 하는 하나 또는 복수의 모듈을 포함할 수 있다. 예를 들어, 처리 컴포넌트(802)는 멀티미디어 컴포넌트(808)와 처리 컴포넌트(802) 사이의 상호작용을 용이하게 하기 위한 멀티미디어 모듈을 포함할 수 있다.

메모리(804)는 장치(800)에서의 동작을 지원하기 위해 다양한 유형의 데이터를 저장하도록 구성된다. 이러한 데이터의 예에는 장치(800) 상에서 동작하기 위한 임의의 애플리케이션 또는 방법의 명령어, 연락처 데이터, 전화번호부 데이터, 메시지, 사진, 비디오 등이 포함된다. 메모리(804)는 정적 랜덤 액세스 메모리(SRAM), 전기적 소거 가능 프로그래머블 읽기 전용 메모리(EEPROM), 소거 가능 프로그래머블 읽기 전용 메모리(EPROM), 읽기 전용 메모리(ROM), 자기 메모리, 플래시 메모리, 자기 디스크, 광 디스크 등 임의의 유형의 휘발성 또는 비휘발성 저장 장치 또는 그 조합에 의해 구현될 수 있다.

전원 컴포넌트(806)는 장치(800)의 다양한 컴포넌트에 전력을 공급한다. 전원 컴포넌트(806)는 전원 관리 시스템, 하나 또는 복수의 전원 및 장치(800)를 위한 전력의 생성, 관리 및 분배와 연관된 다른 컴포넌트를 포함할 수 있다.

멀티미디어 컴포넌트(808)는 상술한 장치(800)와 사용자 사이에 출력 인터페이스를 제공하는 스크린을 포함한다. 일부 실시예에서 스크린은 액정 디스플레이(LCD)와 터치패널(TP)을 포함할 수 있다. 스크린이 터치패널을 포함하는 경우, 스크린은 터치스크린으로 구현되어, 사용자로부터의 입력신호를 수신할 수 있다. 터치 패널은 터치, 슬라이드 및 터치 패널 상의 제스처를 감지하기 위한 하나 또는 복수의 터치 센서를 포함한다. 상기 터치 센서는 터치 또는 슬라이드 동작의 경계를 감지할 뿐만 아니라, 상기 터치 또는 슬라이드 동작과 연관된 지속 시간과 압력을 검출할 수도 있다. 일부 실시예에서, 멀티미디어 컴포넌트(808)는 프론트 카메라 및/또는 백 카메라를 포함한다. 장치(800)가 촬영 모드 또는 비디오 모드 등의 동작 모드에 있는 경우, 프론트 카메라 및/또는 백 카메라는 외부의 멀티미디어 데이터를 수신할 수 있다. 각 프론트 카메라 및 백 카메라는 고정된 광학 렌즈 시스템일 수 있거나 포커스 및 광학 줌 능력을 가지고 있을 수 있다.

오디오 컴포넌트(810)는 오디오 신호를 출력 및/또는 입력하도록 구성된다. 예를 들어, 오디오 컴포넌트(810)는 장치(800)가 호출 모드, 기록 모드, 음성 인식 모드 등의 동작 모드에 있을 때, 외부의 오디오 신호를 수신하도록 구성된 마이크(MIC)를 포함한다. 수신된 오디오 신호는 메모리(804)에 추가로 저장될 수도 있고, 또는 통신 컴포넌트(816)를 통해 송신될 수도 있다. 일부 실시예에서, 오디오 컴포넌트(810)는 오디오 신호를 출력하기 위한 스피커를 더 포함한다.

I/O 인터페이스(812)는 처리 컴포넌트(802)와 키보드, 클릭 휠, 버튼 등일 수 있는 주변 인터페이스 모듈 사이에 인터페이스를 제공한다. 이러한 버튼에는 홈페이지 버튼, 볼륨 버튼, 시작 버튼, 및 잠금 버튼이 포함될 수 있지만, 이에 제한되지 않는다.

센서 컴포넌트(814)는 장치(800)에 다양한 양태의 상태 평가를 제공하기 위한 하나 또는 복수의 센서를 포함한다. 예를 들어 센서 컴포넌트(814)는 장치(800)의 온/오프 상태, 장치(800)의 디스플레이 및 키패드와 같은 컴포넌트들의 상대적 위치를 검출할 수 있고, 센서 컴포넌트(814)는 장치(800) 또는 장치(800) 중 하나의 컴포넌트의 위치 변화, 사용자가 장치(800)에 접촉하는 여부, 장치(800)의 방위 또는 가속/감속 및 장치(800)의 온도 변화를 검출할 수도 있다. 센서 컴포넌트(814)는 임의의 물리적 접촉이 없이 인근 물체의 존재를 검출하도록 구성된 근접 센서를 포함할 수 있다. 센서 컴포넌트(814)는 촬상 애플리케이션에서 사용하기 위한 CMOS 또는 CCD 이미지 센서와 같은 광 센서를 포함할 수도 있다. 일부 실시예에서, 센서 컴포넌트(814)는 가속도 센서, 자이로 센서, 자기 센서, 압력 센서 또는 온도 센서를 포함할 수도 있다.

통신 컴포넌트(816)는 장치(800)와 다른 디바이스 사이의 유선 또는 무선 통신을 용이하게 하도록 구성된다. 장치(800)는 WiFi, 2G 또는 3G, 4G LTE, 5G NR, 또는 이들의 조합 등의 통신 규격에 기초한 무선 네트워크에 액세스할 수 있다. 예시적인 실시예에서, 통신 컴포넌트(816)는 브로드캐스트 채널을 통해 외부 브로드캐스트 관리 시스템으로부터 브로드캐스트 신호 또는 브로드캐스트 관련 정보를 수신한다. 예시적인 실시예에서, 상술한 통신 컴포넌트(816)는 근거리 통신을 용이하게 하기 위한 근거리 필드 통신(NFC) 모듈을 더 포함한다. 예를 들어 NFC 모듈은 무선 주파수 식별(RFID) 기술, 적외선 데이터 통신(IrDA) 기술, 초광대역(UWB) 기술, 블루투스(BT) 기술 및 기타 기술에 기초하여 구현될 수 있다.

예시적인 실시예에서, 장치(800)는 상술한 방법을 실행하기 위해 하나 또는 복수의 애플리케이션 전용 집적회로(ASIC), 디지털 신호 프로세서(DSP), 디지털 신호 처리 장치(DSPD), 프로그래머블 논리 디바이스(PLD), 필드 프로그래머블 게이트 어레이(FPGA), 컨트롤러, 마이크로 컨트롤러, 마이크로 프로세서 또는 다른 전자 부품에 의해 구현될 수 있다.

예시적인 실시예에서는 비일시적 컴퓨터 판독가능한 저장 매체를 제공하며, 예를 들어 명령어를 포함하는 메모리(804)이며, 저장 매체 내의 명령어가 장치(800)의 프로세서(820)에 의해 실행될 때, 장치(800)가 데이터 액세스 방법을 실행할 수 있으며, 해당 방법은,

복수의 처리 예정 명령어를 취득하고, 여기서 각 처리 예정 명령어는 액세스 예정 주소를 포함하는 단계,

복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하는 단계, 및

병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하는 단계를 포함한다.

상기 비일시적 컴퓨터 판독가능한 저장 매체는 롬(ROM), 랜덤 액세스 메모리(RAM), CD ROM, 자기테이프, 플로피 디스크, 광데이터 저장 장치 등일 수 있다.

예시적인 실시예에서는 프로세서에 의해 실행될 때 상술한 방법의 단계를 구현하는 컴퓨터 프로그램을 포함하는 컴퓨터 프로그램 제품도 제공된다.

당업자는 명세서를 고려하여 본 명세서에 개시된 발명을 실천한 후, 본 발명의 다른 실시예를 쉽게 생각해 낼 수 있을 것이다. 본 발명은 본 발명의 일반적인 원리에 따라 본 발명에 개시되지 않은 해당 기술 분야에서의 공지의 상식 또는 관용 기술 수단을 포함하는 본 발명의 임의의 변형, 용도 또는 적응적인 변화를 커버하는 것을 목적으로 한다. 명세서 및 실시예는 예시적인 것으로만 간주되며, 본 발명의 진정한 범위 및 정신은 다음의 청구범위에 의해 정의된다.

본 발명은 상술한 도면에 나타낸 정밀한 구조에 한정되는 것이 아니고, 그 범위를 벗어나지 않는 범위에서 다양한 수정 및 변경이 가능함을 이해하기 바란다. 본 발명의 범위는 첨부된 청구범위에 의해서만 제한된다.

Claims (15)

1. 전자 장치에 적용되는 데이터 액세스 방법에 있어서,
   복수의 처리 예정 명령어를 취득하고, 각각의 상기 처리 예정 명령어는 액세스 예정 주소를 포함하는 단계,
   상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 상기 병합 예정 명령어를 병합 처리하여, 병합 명령어를 취득하는 단계, 및
   상기 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하는 단계를 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
2. 제1항에 있어서,
   상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하는 단계는,
   제1 명령어를 취득하고, 상기 제1 명령어는 상기 처리 예정 명령어 중 어느 하나인 단계,
   상기 제1 명령어 이외의 처리 예정 명령어를 트래버싱하여 제2 명령어를 취득하고, 상기 제2 명령어의 액세스 예정 주소와 상기 제1 명령어의 액세스 예정 주소가 간접적으로 연속되고, 상기 제2 명령어의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 상기 제1 명령어의 액세스 예정 주소에 연속되지 않는 단계, 및
   상기 제2 명령어와 상기 제1 명령어가 상기 제1 소정의 병합 조건을 충족하는 것에 응답하여, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하는 단계를 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
3. 제2항에 있어서,
   상기 제2 명령어와 상기 제1 명령어가 상기 제1 소정의 병합 조건을 충족하는 것에 응답하여, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하는 단계는,
   저장 간격을 취득하는 것 및 현재의 액세스 총 데이터량을 취득하는 것 중 적어도 하나이고, 상기 저장 간격이 상기 제1 명령어의 액세스 예정 주소와 상기 제2 명령어의 액세스 예정 주소 사이의 거리를 나타내고, 상기 현재의 액세스 총 데이터량이 모든 병합 예정 명령어에 대응하는 액세스 예정 데이터량의 합을 나타내는 단계, 및
   상기 저장 간격이 상기 제1 소정 임계값보다 작은 것 및 상기 현재의 액세스 총 데이터량이 상기 제2 소정 임계값보다 작은 것 중 적어도 하나인 경우, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하는 단계를 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
4. 제3항에 있어서,
   상기 현재의 액세스 총 데이터량이 상기 제2 소정 임계값보다 크거나 같은 경우, 상기 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지하는 단계를 더 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
5. 제3항에 있어서,
   상기 제2 명령어의 액세스 예정 주소와 상기 제1 명령어의 액세스 예정 주소 사이의 차이값을 취득하고, 상기 액세스 예정 주소는 논리 주소인 단계,
   소정의 저장 단위의 크기를 취득하는 단계, 및
   상기 차이값과 상기 소정의 저장 단위의 크기에 따라 상기 저장 간격을 획득하는 단계를 더 포함하는,
   것을 특징으로 하는 데이터 액세스 방법.
6. 제2항에 있어서,
   제1 듀레이션을 취득하고, 상기 제1 명령어에 대응하는 제1 시간 임계값을 취득하고, 상기 제1 듀레이션은 제1 명령어의 취득 결정으로부터 시작하여, 현재의 시각까지의 듀레이션을 나타내는 단계,
   상기 제1 듀레이션이 제1 시간 임계값보다 작은 것에 응답하여, 상기 제1 명령어 이외의 처리 예정 명령어를 계속해서 트래버싱하는 단계, 및
   상기 제1 듀레이션이 상기 제1 시간 임계값보다 크거나 같은 것에 응답하여, 상기 제1 명령어 이외의 처리 예정 명령어의 트래버싱을 정지하는 단계를 더 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
7. 제1항에 있어서,
   제1 명령어를 취득하고, 상기 제1 명령어는 상기 처리 예정 명령어 중 어느 하나인 단계,
   상기 제1 명령어 이외의 처리 예정 명령어를 트래버싱하는 단계, 및
   현재 트래버싱하는 처리 예정 명령어와 상기 제1 명령어가 제2 소정의 병합 조건을 충족하는 것에 응답하여, 상기 현재 트래버싱하는 처리 예정 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하는 단계를 더 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
8. 제2항 내지 제7항 중 어느 한 항에 있어서,
   상기 처리 예정 명령어를 소정의 명령어 큐에 저장하는 단계,
   상기 소정의 명령어 큐에서,
   상기 처리 예정 명령어에 대응하는 제2 듀레이션이 제2 시간 임계값보다 크고, 상기 제2 듀레이션이 상기 소정의 명령어 큐에서의 상기 처리 예정 명령어의 저장 듀레이션을 나타내는 것, 및
   상기 처리 예정 명령어가 소정의 명령어 큐에서의 설정 위치에 위치하고, 상기 설정 위치가 큐의 헤드 위치 또는 큐의 테일 위치인 것 중 적어도 하나의 조건을 충족하는 처리 예정 명령어를 상기 제1 명령어로 하는 단계를 더 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
9. 제1항에 있어서,
   상기 복수의 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하는 단계는,
   각각의 병합 예정 명령어의 액세스 예정 주소에 따라 병합 처리 결과를 생성하고, 상기 병합 처리 결과를 설정 명령어 포맷으로 캡슐화하여, 상기 병합 명령어를 획득하는 단계를 포함하는
   것을 특징으로 하는 데이터 액세스 방법.
10. 제9항에 있어서,
    각각의 상기 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 취득하는 단계, 및
    각각의 상기 병합 예정 명령어에 대응하는 액세스 예정 데이터량을 상기 병합 처리 결과에 추가하는 단계를 더 포함하는
    것을 특징으로 하는 데이터 액세스 방법.
11. 명령어 취득 모듈과, 명령어 병합 모듈과, 명령어 송신 모듈을 포함하는 데이터 액세스 장치에 있어서,
    상기 명령어 취득 모듈은 복수의 처리 예정 명령어를 취득하도록 구성되며, 각각의 상기 처리 예정 명령어는 액세스 예정 주소를 포함하며,
    상기 명령어 병합 모듈은 상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 상기 병합 예정 명령어를 병합 처리하여 병합 명령어를 획득하도록 구성되며,
    상기 명령어 송신 모듈은 상기 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 수행하도록 구성되는
    것을 특징으로 하는 데이터 액세스 장치.
12. 제11항에 있어서,
    상기 명령어 송신 모듈은
    제1 명령어를 취득하고, 상기 제1 명령어는 상기 처리 예정 명령어 중 어느 하나이고,
    상기 제1 명령어 이외의 처리 예정 명령어를 트래버싱하여 제2 명령어를 취득하고, 상기 제2 명령어의 액세스 예정 주소와 상기 제1 명령어의 액세스 예정 주소가 간접적으로 연속되고, 상기 제2 명령어의 액세스 예정 주소가 다른 처리 예정 명령어의 액세스 예정 주소를 통해 상기 제1 명령어의 액세스 예정 주소와 연속되지 않고,
    상기 제2 명령어와 상기 제1 명령어가 상기 제1 소정의 병합 조건을 충족하는 것에 응답하여, 상기 제2 명령어와 상기 제1 명령어로 결정하도록 구성되는
    것을 특징으로 하는 데이터 액세스 장치.
13. 제12항에 있어서,
    상기 명령어 송신 모듈은 또한,
    저장 간격을 취득하는 것 및 현재의 액세스 총 데이터량을 취득하는 것 중 적어도 하나이고, 상기 저장 간격이 상기 제1 명령어의 액세스 예정 주소와 상기 제2 명령어의 액세스 예정 주소 사이의 거리를 나타내며, 상기 현재의 액세스 총 데이터량이 모든 병합 예정 명령어에 대응하는 액세스 예정 데이터량의 합을 나타내고,
    상기 저장 간격이 상기 제1 소정 임계값보다 작은 것 및 상기 현재의 액세스 총 데이터량이 상기 제2 소정 임계값보다 작은 경우, 상기 제2 명령어와 상기 제1 명령어를 상기 병합 예정 명령어로 결정하도록 구성되는
    것을 특징으로 하는 데이터 액세스 장치.
14. 프로세서에 의해 실행될 때 제1항 내지 제10항 중 어느 한 항에 기재된 데이터 액세스 방법의 단계를 실현하는 컴퓨터 프로그램이 저장되어 있는
    것을 특징으로 하는 비일시적 컴퓨터 판독가능한 저장 매체.
15. 프로세서와 프로세서가 실행 가능한 명령어를 저장하기 위한 메모리를 포함하는 데이터 액세스 장치에 있어서,
    상기 프로세서는,
    복수의 처리 예정 명령어를 취득하고, 각각의 상기 처리 예정 명령어는 액세스 예정 주소를 포함하며,
    상기 복수의 처리 예정 명령어 중 병합 예정 명령어를 결정하고, 상기 병합 예정 명령어를 병합 처리하여 병합 명령어를 취득하고,
    상기 병합 명령어에 대응하는 액세스 예정 주소에 따라 데이터 액세스를 실시하도록 구성되는
    것을 특징으로 하는 데이터 액세스 장치.