JP6258525B2 - 再構成可能フェッチパイプライン - Google Patents
再構成可能フェッチパイプライン Download PDFInfo
- Publication number
- JP6258525B2 JP6258525B2 JP2016568837A JP2016568837A JP6258525B2 JP 6258525 B2 JP6258525 B2 JP 6258525B2 JP 2016568837 A JP2016568837 A JP 2016568837A JP 2016568837 A JP2016568837 A JP 2016568837A JP 6258525 B2 JP6258525 B2 JP 6258525B2
- Authority
- JP
- Japan
- Prior art keywords
- data
- tag
- access
- mode
- cache
- Prior art date
- Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
- Expired - Fee Related
Links
- 238000000034 method Methods 0.000 claims description 27
- 230000003068 static effect Effects 0.000 claims description 16
- 230000004044 response Effects 0.000 claims description 15
- 230000008901 benefit Effects 0.000 description 6
- 230000003111 delayed effect Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 2
- 238000004891 communication Methods 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 230000001413 cellular effect Effects 0.000 description 1
- 230000001934 delay Effects 0.000 description 1
- 238000013461 design Methods 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 230000008569 process Effects 0.000 description 1
Images
Classifications
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
- G06F12/0884—Parallel mode, e.g. in parallel with main memory or CPU
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0806—Multiuser, multiprocessor or multiprocessing cache systems
- G06F12/0811—Multiuser, multiprocessor or multiprocessing cache systems with multilevel cache hierarchies
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0846—Cache with multiple tag or data arrays being simultaneously accessible
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0844—Multiple simultaneous or quasi-simultaneous cache accessing
- G06F12/0855—Overlapped cache accessing, e.g. pipeline
- G06F12/0857—Overlapped cache accessing, e.g. pipeline by multiple requestors
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0864—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches using pseudo-associative means, e.g. set-associative or hashing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F12/00—Accessing, addressing or allocating within memory systems or architectures
- G06F12/02—Addressing or allocation; Relocation
- G06F12/08—Addressing or allocation; Relocation in hierarchically structured memory systems, e.g. virtual memory systems
- G06F12/0802—Addressing of a memory level in which the access to the desired data or data block requires associative addressing means, e.g. caches
- G06F12/0877—Cache access modes
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/30181—Instruction operation extension or modification
- G06F9/30189—Instruction operation extension or modification according to execution mode, e.g. mode flag
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3802—Instruction prefetching
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3824—Operand accessing
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F9/00—Arrangements for program control, e.g. control units
- G06F9/06—Arrangements for program control, e.g. control units using stored programs, i.e. using an internal store of processing equipment to receive or retain programs
- G06F9/30—Arrangements for executing machine instructions, e.g. instruction decode
- G06F9/38—Concurrent instruction execution, e.g. pipeline or look ahead
- G06F9/3836—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution
- G06F9/3851—Instruction issuing, e.g. dynamic instruction scheduling or out of order instruction execution from multiple instruction streams, e.g. multistreaming
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/10—Providing a specific technical effect
- G06F2212/1028—Power efficiency
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/28—Using a specific disk cache architecture
- G06F2212/283—Plural cache memories
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/601—Reconfiguration of cache memory
- G06F2212/6012—Reconfiguration of cache memory of operating mode, e.g. cache mode or local memory mode
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06F—ELECTRIC DIGITAL DATA PROCESSING
- G06F2212/00—Indexing scheme relating to accessing, addressing or allocation within memory systems or architectures
- G06F2212/60—Details of cache memory
- G06F2212/603—Details of cache memory of operating mode, e.g. cache mode or local memory mode
-
- Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
- Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
- Y02D—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN INFORMATION AND COMMUNICATION TECHNOLOGIES [ICT], I.E. INFORMATION AND COMMUNICATION TECHNOLOGIES AIMING AT THE REDUCTION OF THEIR OWN ENERGY USE
- Y02D10/00—Energy efficient computing, e.g. low power processors, power management or thermal management
Landscapes
- Engineering & Computer Science (AREA)
- Theoretical Computer Science (AREA)
- Physics & Mathematics (AREA)
- General Engineering & Computer Science (AREA)
- General Physics & Mathematics (AREA)
- Software Systems (AREA)
- Multimedia (AREA)
- Memory System Of A Hierarchy Structure (AREA)
- Power Sources (AREA)
Description
本出願は、参照によりその内容全体が本明細書に明確に組み込まれる、同一出願人が所有する2014年5月27日に出願の米国非仮特許出願第14/287,331号の優先権を主張する。
102 コントローラ
104 アドレス生成ユニット(AGU)
106 タグアレイ
108 データアレイ
118 ウェイ
124 ウェイ
126 タグ論理
128 選択論理
130 選択されたデータ
132 AGUメモリ
134 タグ要求
136 データ要求
138 キャッシュ要求
140 タグデータ
142 制御データ
144 実行ユニット
150 キャッシュ
200 再構成可能フェッチパイプライン
202 発行キュー
400 モバイルデバイス
410 プロセッサ
422 システムオンチップデバイス
426 ディスプレイコントローラ
428 ディスプレイ
430 入力デバイス
432 メモリ
434 コーデック
436 スピーカー
438 マイクロフォン
440 ワイヤレスコントローラ
442 アンテナ
444 電源
464 再構成可能フェッチパイプライン
Claims (24)
- シリアルキャッシュアクセスモードにおける第1のキャッシュアクセスを実行するステップであって、
第1のタグアクセスを実行するステップと、
前記第1のタグアクセスに対応するタグデータを記憶するステップと、
前記記憶されたタグデータに基づいて第1のデータアレイアクセスを実行するステップと
を備える、ステップと、
前記第1のキャッシュアクセスの後に開始されるパラレルキャッシュアクセスモードにおける第2のキャッシュアクセスを実行するステップであって、前記第2のキャッシュアクセスが、第2のデータアレイアクセスと並行して第2のタグアクセスを実行するステップを備える、ステップと
を備え、
前記第1のデータアレイアクセスが、前記第2のキャッシュアクセスの後に実行される、方法。 - 前記第1のタグアクセスが第1のクロックサイクル中に実行され、前記第2のタグアクセスおよび前記第2のデータアレイアクセスが前記第1のクロックサイクルに後続する第2のクロックサイクル中に実行され、前記第1のデータアレイアクセスが前記第2のクロックサイクルに後続する第3のクロックサイクル中に実行される、請求項1に記載の方法。
- 前記第1のデータアレイアクセスを実行するステップが、
前記第1のタグアクセスに基づいて決定されたタグ信号に基づいて、データアレイの複数のウェイのうちの特定のウェイに対応する特定のデータを選択するステップと、
前記特定のデータをデータ信号選択回路へ送信するステップと
を備える、請求項1に記載の方法。 - 前記第1のデータアレイアクセスを実行するステップが、
前記特定のデータが前記データ信号選択回路へ送信された後、前記データ信号選択回路において、前記タグ信号に基づいて前記特定のデータを選択するステップ
をさらに備える、請求項3に記載の方法。 - 前記第1のデータアレイアクセスを実行するステップが、
前記データ信号選択回路において前記特定のデータを選択した後、前記特定のデータを発行キューへ送信するステップ
をさらに備える、請求項4に記載の方法。 - 前記第2のデータアレイアクセスを実行するステップが、
前記第1のデータアレイアクセスによってアクセスされるデータアレイの複数のウェイに対応するデータを、データ信号選択回路へ送信するステップ
を備える、請求項1に記載の方法。 - 前記第2のデータアレイアクセスを実行するステップが、
前記データが前記データ信号選択回路へ送信された後、前記データ信号選択回路において、前記複数のウェイのうちの特定のウェイに対応する特定のデータを、前記第2のタグアクセスに基づいて選択するステップ
をさらに備える、請求項6に記載の方法。 - 前記第2のデータアレイアクセスを実行するステップが、
前記特定のデータを選択した後、前記特定のデータを発行キューへ送信するステップ
をさらに備える、請求項7に記載の方法。 - 発行キューにおいて記憶されている命令の数、実行ユニットのアクティブスレッドの数、電力節約モードインジケータ、静的モード入力、またはそれらの組合せに基づいて、前記シリアルキャッシュアクセスモードにおける前記第1のキャッシュアクセスを実行するように決定するステップをさらに備える、請求項1に記載の方法。
- 前記発行キューの中の前期命令の数、前記実行ユニットにおける前記アクティブスレッドの数、前記電力節約モードインジケータ、前記静的モード入力、またはそれらの組合せに基づいて、前記パラレルキャッシュアクセスモードにおける前記第2のキャッシュアクセスを実行するように決定するステップをさらに備える、請求項9に記載の方法。
- タグアレイと、
データアレイと、
アドレス生成ユニットであって、
シリアルキャッシュアクセスモードが選択されていることを示すアクセスモードに応答して、
第1のタグアドレスを前記タグアレイへ送信することと、
前記タグアレイからの前記第1のタグアドレスに対応する第1のタグデータを記憶することと、
データ要求を前記データアレイへ送信することであって、前記データ要求が、前記第1のタグデータおよび第1のデータアドレスを含む、送信することと
を行い、
前記シリアルキャッシュアクセスモードの後に開始されるパラレルキャッシュアクセスモードが選択されていることを示す前記アクセスモードに応答して、第2のデータアドレスを前記データアレイへ送信することと並行して、第2のタグアドレスを前記タグアレイへ送信すること
を行うように構成される、アドレス生成ユニットと
を備え、
前記アドレス生成ユニットが、前記第2のデータアドレスを送信した後に前記データ要求を送信するようにさらに構成される、装置。 - 発行キューにおいて記憶されている命令の数、キャッシュに結合される実行ユニットのアクティブスレッドの数、または両方に基づいて、前記シリアルキャッシュアクセスモードと前記パラレルキャッシュアクセスモードとの間での選択を実行することと、
前記選択に基づいて前記アクセスモードを示す信号を生成することと
を行うように構成されるアクセスモード選択回路をさらに備える、請求項11に記載の装置。 - 前記キャッシュが命令キャッシュを備える、請求項12に記載の装置。
- 前記キャッシュが前記発行キューを備える、請求項12に記載の装置。
- 前記キャッシュがデータキャッシュを備える、請求項12に記載の装置。
- 前記アクセスモード選択回路が、電力節約モードインジケータ、静的モード入力、またはそれらの組合せに基づいて、前記シリアルキャッシュアクセスモードと前記パラレルキャッシュアクセスモードとの間で選択するようにさらに構成される、請求項12に記載の装置。
- 前記第1のタグデータに基づいてタグ信号を出力することと、
前記タグ信号をデータ信号選択回路へ送信することと
を行うように構成されるタグ論理手段をさらに備える、請求項11に記載の装置。 - 発行キューが、前記第1のタグアドレスに対応するデータを受信するように構成される、請求項11に記載の装置。
- 前記第1のタグアドレスに対応する前記データが、前記発行キューにおいて記憶されるべき少なくとも1つの命令を含む、請求項18に記載の装置。
- 命令を記憶する非一時的コンピュータ可読記録媒体であって、前記命令が、プロセッサによって実行されたとき、前記プロセッサに、
シリアルキャッシュアクセスモードにおける第1のキャッシュアクセスを実行することであって、
第1のタグアクセスを実行することと、
前記第1のタグアクセスに対応するタグデータを記憶することと、
前記記憶されたタグデータに基づいて第1のデータアレイアクセスを実行することと
を備える、実行することと、
前記第1のキャッシュアクセスの後に開始されるパラレルキャッシュアクセスモードにおける第2のキャッシュアクセスを実行することであって、第2のデータアレイアクセスと並行して第2のタグアクセスを実行することを備える、実行することと
を行わせ、
前記第1のデータアレイアクセスが、前記第2のキャッシュアクセスの後に実行される、非一時的コンピュータ可読記録媒体。 - 前記第1のタグアクセスが第1のクロックサイクル中に実行され、前記第2のタグアクセスおよび前記第2のデータアレイアクセスが前記第1のクロックサイクルに後続する第2のクロックサイクル中に実行され、前記第1のデータアレイアクセスが前記第2のクロックサイクルに後続する第3のクロックサイクル中に実行される、請求項20に記載の非一時的コンピュータ可読記録媒体。
- タグデータを記憶するための手段と、
データを記憶するための手段と、
アドレスを生成するための手段であって、前記アドレスを生成するための手段が、
シリアルキャッシュアクセスモードでは、
前記タグデータを記憶するための手段へ第1のタグアドレスを送信することと、
前記第1のタグアドレスに応答して、前記タグデータを記憶するための手段から受信された第1のタグデータを記憶することと、
前記データを記憶するための手段へデータ要求を送信することであって、前記データ要求が、前記第1のタグデータおよび第1のデータアドレスを含む、送信することと
を行い、
前記シリアルキャッシュアクセスモードの後に開始されるパラレルキャッシュアクセスモードでは、前記データを記憶するための手段へ第2のデータアドレスを送信することと並行して、前記タグデータを記憶するための手段へ第2のタグアドレスを送信することを行う
ように構成され、
前記アドレスを生成するための手段が、前記第2のデータアドレスの後に前記データ要求を送信するようにさらに構成される、装置。 - 発行キューにおいて記憶されている命令の数、実行ユニットのアクティブスレッドの数、電力節約モードインジケータ、静的モード入力、またはそれらの組合せに基づいて、前記シリアルキャッシュアクセスモードと前記パラレルキャッシュアクセスモードとの間で選択するための手段をさらに備える、請求項22に記載の装置。
- データアレイ衝突回避の方法であって、
タグアレイの第1のアクセスに基づいてタグデータを決定するステップであって、前記タグアレイの前記第1のアクセスが、シリアルモードキャッシュアクセス動作中に実行される、ステップと、
前記タグデータを記憶するステップと、
前記シリアルモードキャッシュアクセス動作の後に開始されるパラレルモードキャッシュアクセス動作中に、前記タグアレイの第2のアクセスおよびデータアレイの第1のアクセスを並行して実行するステップと、
前記パラレルモードキャッシュアクセス動作の後に、前記シリアルモードキャッシュアクセス動作を完了するために、前記記憶されたタグデータに基づいて、前記データアレイの第2のアクセスを実行するステップと
を備える、方法。
Applications Claiming Priority (3)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
US14/287,331 US9529727B2 (en) | 2014-05-27 | 2014-05-27 | Reconfigurable fetch pipeline |
US14/287,331 | 2014-05-27 | ||
PCT/US2015/028720 WO2015183467A1 (en) | 2014-05-27 | 2015-05-01 | Method and apparatus for cache access mode selection |
Publications (2)
Publication Number | Publication Date |
---|---|
JP2017517065A JP2017517065A (ja) | 2017-06-22 |
JP6258525B2 true JP6258525B2 (ja) | 2018-01-10 |
Family
ID=53274794
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
JP2016568837A Expired - Fee Related JP6258525B2 (ja) | 2014-05-27 | 2015-05-01 | 再構成可能フェッチパイプライン |
Country Status (6)
Country | Link |
---|---|
US (2) | US9529727B2 (ja) |
EP (2) | EP3149594B1 (ja) |
JP (1) | JP6258525B2 (ja) |
KR (2) | KR101757355B1 (ja) |
CN (1) | CN106462392B (ja) |
WO (1) | WO2015183467A1 (ja) |
Families Citing this family (6)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
US9529727B2 (en) | 2014-05-27 | 2016-12-27 | Qualcomm Incorporated | Reconfigurable fetch pipeline |
US10515030B2 (en) | 2016-05-12 | 2019-12-24 | Lg Electronics Inc. | Method and device for improved advanced microcontroller bus architecture (AMBA) and advanced extensible interface (AXI) operations |
US10091904B2 (en) | 2016-07-22 | 2018-10-02 | Intel Corporation | Storage sled for data center |
US10896044B2 (en) * | 2018-06-21 | 2021-01-19 | Advanced Micro Devices, Inc. | Low latency synchronization for operation cache and instruction cache fetching and decoding instructions |
JP7070384B2 (ja) * | 2018-12-10 | 2022-05-18 | 富士通株式会社 | 演算処理装置、メモリ装置、及び演算処理装置の制御方法 |
US11436144B2 (en) * | 2020-04-10 | 2022-09-06 | Micron Technology, Inc. | Cache memory addressing |
Family Cites Families (18)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
GB2297398B (en) * | 1995-01-17 | 1999-11-24 | Advanced Risc Mach Ltd | Accessing cache memories |
US6684298B1 (en) * | 2000-11-09 | 2004-01-27 | University Of Rochester | Dynamic reconfigurable memory hierarchy |
US6604174B1 (en) * | 2000-11-10 | 2003-08-05 | International Business Machines Corporation | Performance based system and method for dynamic allocation of a unified multiport cache |
US6452823B1 (en) * | 2001-01-31 | 2002-09-17 | Motorola, Inc. | Non-volatile magnetic cache memory and method of use |
JP2003242029A (ja) * | 2002-02-15 | 2003-08-29 | Hitachi Ltd | 半導体集積回路 |
JP2004171177A (ja) | 2002-11-19 | 2004-06-17 | Renesas Technology Corp | キャッシュシステムおよびキャッシュメモリ制御装置 |
GB2410584B (en) * | 2003-02-20 | 2006-02-01 | Samsung Electronics Co Ltd | Simultaneous multi-threading processor circuits and computer program products configured to operate at different performance levels |
TWI261198B (en) * | 2003-02-20 | 2006-09-01 | Samsung Electronics Co Ltd | Simultaneous multi-threading processor circuits and computer program products configured to operate at different performance levels based on a number of operating threads and methods of operating |
US20050268022A1 (en) | 2004-05-26 | 2005-12-01 | Pelley Perry H | Cache line memory and method therefor |
JP2006059068A (ja) | 2004-08-19 | 2006-03-02 | Matsushita Electric Ind Co Ltd | プロセッサ装置 |
US7751269B2 (en) | 2006-09-28 | 2010-07-06 | Infineon Technologies Ag | Coupling device for transmitting data |
US8458404B1 (en) | 2008-08-14 | 2013-06-04 | Marvell International Ltd. | Programmable cache access protocol to optimize power consumption and performance |
US8667225B2 (en) | 2009-09-11 | 2014-03-04 | Advanced Micro Devices, Inc. | Store aware prefetching for a datastream |
US8762644B2 (en) * | 2010-10-15 | 2014-06-24 | Qualcomm Incorporated | Low-power audio decoding and playback using cached images |
US9442732B2 (en) | 2012-03-19 | 2016-09-13 | Via Technologies, Inc. | Running state power saving via reduced instructions per clock operation |
JP5591969B1 (ja) * | 2013-03-27 | 2014-09-17 | 株式会社東芝 | マルチコアプロセッサおよび制御方法 |
US9734080B2 (en) * | 2013-08-08 | 2017-08-15 | Nxp Usa, Inc. | Cache organization and method |
US9529727B2 (en) | 2014-05-27 | 2016-12-27 | Qualcomm Incorporated | Reconfigurable fetch pipeline |
-
2014
- 2014-05-27 US US14/287,331 patent/US9529727B2/en active Active
-
2015
- 2015-05-01 KR KR1020167032793A patent/KR101757355B1/ko active IP Right Grant
- 2015-05-01 EP EP15725913.6A patent/EP3149594B1/en active Active
- 2015-05-01 JP JP2016568837A patent/JP6258525B2/ja not_active Expired - Fee Related
- 2015-05-01 KR KR1020177017861A patent/KR20170081275A/ko active Application Filing
- 2015-05-01 CN CN201580026298.6A patent/CN106462392B/zh not_active Expired - Fee Related
- 2015-05-01 WO PCT/US2015/028720 patent/WO2015183467A1/en active Application Filing
- 2015-05-01 EP EP19203664.8A patent/EP3629184A1/en not_active Withdrawn
-
2016
- 2016-07-15 US US15/211,315 patent/US10007613B2/en active Active
Also Published As
Publication number | Publication date |
---|---|
WO2015183467A1 (en) | 2015-12-03 |
EP3629184A1 (en) | 2020-04-01 |
CN106462392B (zh) | 2018-07-17 |
JP2017517065A (ja) | 2017-06-22 |
US20150347308A1 (en) | 2015-12-03 |
EP3149594A1 (en) | 2017-04-05 |
US20160328325A1 (en) | 2016-11-10 |
KR101757355B1 (ko) | 2017-07-12 |
KR20170081275A (ko) | 2017-07-11 |
EP3149594B1 (en) | 2019-11-27 |
US10007613B2 (en) | 2018-06-26 |
US9529727B2 (en) | 2016-12-27 |
KR20170012254A (ko) | 2017-02-02 |
CN106462392A (zh) | 2017-02-22 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6258525B2 (ja) | 再構成可能フェッチパイプライン | |
US9928168B2 (en) | Non-volatile random access system memory with DRAM program caching | |
JP5329563B2 (ja) | マルチスレッド・プロセッサのための共有割込みコントローラ | |
KR102114453B1 (ko) | 모바일 장치 및 그것의 제어 방법 | |
US9703493B2 (en) | Single-stage arbiter/scheduler for a memory system comprising a volatile memory and a shared cache | |
JP2014116017A (ja) | モバイル装置とアプリケーションプロセッサ及びそのデータ管理方法 | |
KR101503623B1 (ko) | 캐싱된 이미지들을 이용하는 저전력 오디오 디코딩 및 재생 | |
US9043806B2 (en) | Information processing device and task switching method | |
US9747038B2 (en) | Systems and methods for a hybrid parallel-serial memory access | |
US10642493B2 (en) | Mobile device and data management method of the same | |
US20130212316A1 (en) | Configurable flash interface | |
TWI777491B (zh) | 虛擬化暫存器裝置和存取該裝置的方法和電腦程式產品 | |
JP2013156984A (ja) | 割り込みスプレッド方法、割り込み要求信号スプレッダ回路、及びそれを備えるシステムオンチップ | |
KR20190050988A (ko) | 동적 입력/출력 코히어런시 | |
US20180307599A1 (en) | Storage system, control device, and method of controlling garbage collection | |
KR102588408B1 (ko) | 적응형 메모리 트랜잭션 스케줄링 | |
CN110928574A (zh) | 微控制器、中断处理芯片、设备及中断处理方法 | |
JP2018511111A (ja) | ビクティムキャッシュモードを向上させるためのプロセススケジューリング | |
US9368162B2 (en) | Integrated circuit device, power management module and method for providing power management | |
KR100532417B1 (ko) | 디지털 신호 처리장치의 저전력 소비형 캐시 메모리 장치및 이에 대한 제어방법 | |
US11636056B1 (en) | Hierarchical arbitration structure | |
US9542318B2 (en) | Temporary cache memory eviction | |
JP5017784B2 (ja) | プロセッサ及びこのプロセッサ適用される割込み処理制御方法 | |
JP2008129851A (ja) | 演算処理装置 | |
KR20170140230A (ko) | 적응적 압축-기반 페이징 |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170221 Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20161129 |
|
A621 | Written request for application examination |
Free format text: JAPANESE INTERMEDIATE CODE: A621 Effective date: 20170221 |
|
A871 | Explanation of circumstances concerning accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A871 Effective date: 20170221 |
|
A975 | Report on accelerated examination |
Free format text: JAPANESE INTERMEDIATE CODE: A971005 Effective date: 20170405 |
|
A131 | Notification of reasons for refusal |
Free format text: JAPANESE INTERMEDIATE CODE: A131 Effective date: 20170508 |
|
A521 | Request for written amendment filed |
Free format text: JAPANESE INTERMEDIATE CODE: A523 Effective date: 20170804 |
|
TRDD | Decision of grant or rejection written | ||
A01 | Written decision to grant a patent or to grant a registration (utility model) |
Free format text: JAPANESE INTERMEDIATE CODE: A01 Effective date: 20171106 |
|
A61 | First payment of annual fees (during grant procedure) |
Free format text: JAPANESE INTERMEDIATE CODE: A61 Effective date: 20171206 |
|
R150 | Certificate of patent or registration of utility model |
Ref document number: 6258525 Country of ref document: JP Free format text: JAPANESE INTERMEDIATE CODE: R150 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
R250 | Receipt of annual fees |
Free format text: JAPANESE INTERMEDIATE CODE: R250 |
|
LAPS | Cancellation because of no payment of annual fees |