KR20240007167A

KR20240007167A - 사용자에 의해 구성가능한 slc 메모리 크기

Info

Publication number: KR20240007167A
Application number: KR1020237039368A
Authority: KR
Inventors: 체이스 에이. 클라크; 프란시스 콜라도
Original assignee: 에스케이 하이닉스 낸드 프로덕트 솔루션즈 코포레이션
Priority date: 2021-04-15
Filing date: 2022-04-14
Publication date: 2024-01-16
Also published as: US20210232313A1; JP2024513953A; EP4323859A1; CN118043768A; WO2022221564A1; US12093547B2

Abstract

전자 장치의 실시예는, 하나 이상의 기판; 및 하나 이상의 기판에 결합되는 제어기를 포함할 수 있으며, 제어기는 로직을 포함하고, 이 로직은, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하고, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하고, 논리적 블록 어드레스 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하기 위한 것이다. 다른 실시예들이 개시되고 청구된다.

Description

사용자에 의해 구성가능한 SLC 메모리 크기

관련 출원에 대한 상호-참조

본 출원은 2021년 4월 15일자로 출원된 미국 특허 출원 제17/231,893호를 우선권으로 주장하며, 이로써 상기 특허 출원은 그 전체가 참조로 본원에 포함된다.

단일-레벨 셀(SLC) 버퍼들은, 각각의 셀이 1 비트의 데이터를 포함하는 다수의 셀들로 조직화되는 NAND형 플래시 메모리(NAND 메모리)를 포함할 수 있다. 삼중-레벨 셀(TLC) 메모리는, 각각의 셀이 3 비트의 데이터를 포함하는 다수의 셀들로 조직화는 NAND 메모리를 포함할 수 있다. 사중-레벨 셀(QLC) 메모리는, 각각의 셀이 4 비트의 데이터를 포함하는 다수의 셀들로 조직화되는 NAND 메모리를 포함할 수 있다. 셀당 비트 수는 일반적으로, 셀에 기입하는 것, 셀을 판독하는 것 및/또는 셀을 소거하는 것과 연관된 프로그램 동작(들) 동안 얼마나 많은 별개의 전압 레벨이 사용되는지에 의존할 수 있다. 그에 따라, TLC 메모리의 경우에, 셀당 3 비트를 지원하기 위해, 셀에 기입되는 1들과 영(zero)들의 8개의 가능한 조합(예컨대, 000, 001, 010, 011, 100, 101, 110, 111)을 구별하기 위해서 8개의 전압 레벨이 사용될 수 있다.

일부 저장 시스템들은, 저장 디바이스와 연관된 프로그래밍가능한 퇴거(eviction) 비율을 결정하고 프로그래밍가능한 퇴거 비율에 따라 저장 디바이스의 SLC 영역의 일부분을 다중-레벨 셀(MLC) 영역으로 변환하기 위한 기술을 포함한다. MLC는 TLC(예컨대, 3 비트 또는 8 레벨 MLC), QLC(예컨대, 4 비트 또는 16 레벨 MLC) 등을 포함할 수 있다. 예컨대, MLC 영역으로 변환되는 부분의 양은 저장 디바이스에 채워지는 퍼센트 용량의 함수로서 점진적으로 변한다.

일부 저장 시스템들은 동적 SLC 메모리 제어기 기술을 포함할 수 있다. 예컨대, 제어기는 런타임 시 SLC 영역의 동적 부분에 있는 유효 데이터의 양을 결정하고, SLC 영역의 동적 부분에 있는 결정된 유효 데이터의 양에 기반하여, 런타임 시 SLC 영역의 동적 부분의 크기를 조정할 수 있다.

일부 저장 시스템들은 다중-레벨 메모리 용도변경(repurposing)을 위한 기술을 포함할 수 있다. 예컨대, 메모리 제어기는, 영구 저장 매체의 구성을 수정하라는 요청에 대한 응답으로 영구 저장 매체를 재-프로비저닝(re-provision)할 수 있다.

본원에서 설명된 자료는 첨부된 도면들에서 제한으로서가 아니라 예로서 예시된다. 예시의 간략화 및 명확화를 위해, 도면들에 예시된 요소들이 반드시 실척으로 도시된 것은 아니다. 예컨대, 일부 요소들의 치수들은 명확화를 위해 다른 요소들에 비해 과장될 수 있다. 추가로, 적절한 것으로 고려되는 경우, 대응하는 또는 유사한 요소들을 표시하기 위해 참조 라벨들이 도면들 사이에서 반복되었다. 도면들에서:
도 1은 실시예에 따른 전자 저장 시스템의 예의 블록도이다.
도 2는 실시예에 따른 전자 장치의 예의 블록도이다.
도 3은 실시예에 따른, 저장소를 제어하는 방법의 예의 흐름도이다.
도 4는 실시예에 따른 프로세스 흐름의 예의 예시적인 도면이다.
도 5는 실시예에 따른 프로세스 흐름의 다른 예의 예시적인 도면이다.
도 6은 실시예에 따른 저장 시스템의 예의 블록도이다.
도 7은 실시예에 따른 컴퓨팅 시스템의 다른 예의 블록도이다.
도 8은 실시예에 따른 솔리드 스테이트 드라이브(SSD) 디바이스의 예의 블록도이다.

이제, 첨부된 도면들을 참조하여 하나 이상의 실시예 또는 구현이 설명된다. 특정 구성들 및 배열들이 논의되지만, 이는 단지 예시의 목적들을 위해 행해진다는 것이 이해되어야 한다. 관련 기술분야의 통상의 기술자들은, 본 설명의 사상 및 범위를 벗어나지 않으면서 다른 구성들 및 배열들이 이용될 수 있다는 것을 인식할 것이다. 본원에서 설명된 기법들 및/또는 배열들이 본원에서 설명된 것 이외의 다양한 다른 시스템들 및 애플리케이션들에서 또한 이용될 수 있다는 것이 관련 기술분야의 통상의 기술자들에게 명백할 것이다.

다음의 설명은, 예컨대, 시스템-온-칩(system-on-a-chip)(SoC) 아키텍처들과 같은 아키텍처들에서 나타날 수 있는 다양한 구현들을 기재하지만, 본원에서 설명된 기법들 및/또는 배열들의 구현은 특정 아키텍처들 및/또는 컴퓨팅 시스템들로 제한되지 않으며, 유사한 목적들을 위해 임의의 아키텍처 및/또는 컴퓨팅 시스템에 의해 구현될 수 있다.

예를 들면, 예컨대, 다수의 집적 회로(IC) 칩들 및/또는 패키지들을 이용하는 다양한 아키텍처들, 및/또는 다양한 컴퓨팅 디바이스들 및/또는 소비자 전자기기(CE) 디바이스들, 이를테면, 셋톱 박스들, 스마트폰들 등이 본원에서 설명된 기법들 및/또는 배열들을 구현할 수 있다. 추가로, 다음의 설명은 로직 구현들, 시스템 컴포넌트들의 유형들 및 상호관계들, 로직 파티셔닝/통합 선택들 등과 같은 다수의 특정 세부사항들을 기재할 수 있지만, 청구된 주제는 이러한 특정 세부사항들 없이도 실시될 수 있다. 다른 예시들에서, 예컨대, 제어 구조들 및 전체 소프트웨어 명령어 시퀀스들과 같은 일부 자료는 본원에 개시된 자료를 불명료하게 하지 않기 위해 상세히 도시되지 않을 수 있다.

본원에 개시된 자료는 하드웨어, 펌웨어, 소프트웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 본원에 개시된 자료는 또한, 하나 이상의 프로세서에 의해 판독 및 실행될 수 있는 기계 판독가능 매체 상에 저장된 명령어들로서 구현될 수 있다. 기계 판독가능 매체는 기계(예컨대, 컴퓨팅 디바이스)에 의해 판독가능한 형태로 정보를 저장 또는 송신하기 위한 임의의 매체 및/또는 메커니즘을 포함할 수 있다. 예컨대, 기계 판독가능 매체는 판독 전용 메모리(ROM); 랜덤 액세스 메모리(RAM); 자기 디스크 저장 매체; 광학 저장 매체; 플래시 메모리 디바이스들; 전기, 광학, 음향, 또는 다른 형태들의 전파 신호들(예컨대, 반송파들, 적외선 신호들, 디지털 신호들 등) 및 다른 것들을 포함할 수 있다.

본 명세서에서 "일 구현", "구현", "예시적인 구현" 등에 대한 참조들은, 설명된 실시예가 특정 특징, 구조, 또는 특성을 포함할 수 있지만, 모든 각각의 실시예가 반드시 특정 특징, 구조, 또는 특성을 포함하는 것은 아닐 수 있다는 것을 나타낸다. 더욱이, 그러한 문구들이 반드시 동일한 구현을 지칭하는 것은 아니다. 추가로, 특정 특징, 구조, 또는 특성이 실시예와 관련하여 설명될 때, 다른 구현들과 관련하여 그러한 특징, 구조, 또는 특성을 달성하는 것은 본원에서 명시적으로 설명되든지 그렇지 않든지 간에 관련 기술분야의 통상의 기술자의 지식 범위 내에 있는 것으로 용인된다.

본원에서 설명된 다양한 실시예들은 메모리 컴포넌트 및/또는 메모리 컴포넌트에 대한 인터페이스를 포함할 수 있다. 그러한 메모리 컴포넌트들은 휘발성 및/또는 비-휘발성(NV) 메모리를 포함할 수 있다. 휘발성 메모리는, 매체에 의해 저장된 데이터의 상태를 유지하기 위해 전력을 요구하는 저장 매체일 수 있다. 휘발성 메모리의 비-제한적인 예들은 다양한 유형들의 RAM, 이를테면, 동적 RAM(DRAM) 또는 정적 RAM(SRAM)을 포함할 수 있다. 메모리 모듈에서 사용될 수 있는 하나의 특정 유형의 DRAM은 동기식 동적 RAM(SDRAM)이다. NV 메모리(NVM)는, 매체에 의해 저장된 데이터의 상태를 유지하기 위해 전력을 요구하지 않는 저장 매체일 수 있다. 일 실시예에서, 메모리 디바이스는, NAND 기술들에 기반한 것들과 같은 블록 어드레싱가능 메모리 디바이스를 포함할 수 있다. 일 실시예에서, 메모리 디바이스는, 다중 임계 레벨 NAND 플래시 메모리 또는 다른 메모리를 사용하는 메모리 디바이스들일 수 있거나 이를 포함할 수 있다. 메모리 디바이스는 다이 그 자체 및/또는 패키징된 메모리 제품을 지칭할 수 있다.

도 1을 참조하면, 전자 저장 시스템(10)의 실시예는, 제1 수의 레벨을 갖는 제1 셀 영역(12a) 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역(12b)을 포함하는 NAND 기반 저장 매체(12), 및 NAND 기반 저장 매체(12)에 통신 가능하게 결합되는 제어기(11)를 포함할 수 있다. 제어기(11)는, 사용자에 의해 구성가능한 용량 플레이스홀더(user configurable capacity placeholder)에 대응하는 논리적 블록 어드레스(LBA) 위치들을 결정하고, LBA 위치들에 기반하여 런타임 시 제1 셀 영역(12a) 및 제2 셀 영역(12b)의 개개의 크기들을 조정하기 위한 로직(13)을 포함할 수 있다. 일부 실시예들에서, 로직(13)은, 커맨드에 대한 응답으로 제1 셀 영역(12a)의 크기의 사용자 구성을 위한 특징을 인에이블링하도록 추가로 구성될 수 있다. 예컨대, 로직(13)은 또한, 제1 셀 영역(12a)과 제2 셀 영역(12b) 사이에서의 용량의 변환들의 관리를 위한 LBA들의 범위를 예비하도록 구성될 수 있다.

일부 실시예들에서, 로직(13)은, 특징이 인에이블링될 때 NAND 기반 저장 매체(12) 상의 사용자 데이터를 보존하도록 추가로 구성될 수 있다. 예컨대, 로직(13)은, 제2 셀 영역(12b)의 블록을 제1 셀 영역(12a)의 블록으로 변환하고, 제2 셀 영역(12b)으로부터의 데이터를 제1 셀 영역(12a)의 변환된 블록 내로 이동시키도록 구성될 수 있다. 본원에서의 실시예들 중 임의의 실시예에서, 제어기(11) 및 NAND 기반 저장 매체(12)는 솔리드 스테이트 드라이브(SSD)에 포함될 수 있다.

위의 제어기(11), NAND 기반 저장 매체(12), 로직(13), 및 다른 시스템 컴포넌트들 각각의 실시예들은 하드웨어, 소프트웨어, 또는 이들의 임의의 적합한 조합으로 구현될 수 있다. 예컨대, 하드웨어 구현들은, 예컨대, 프로그래밍가능 로직 어레이(PLA)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 복합 프로그래밍가능 로직 디바이스(CPLD)들과 같은 구성가능한 로직, 또는 예컨대, 고정-기능성 로직 하드웨러 예컨대, 주문형 집적 회로(ASIC), 상보형 금속 산화물 반도체(CMOS), 또는 트랜지스터-트랜지스터 로직(TTL) 기술과 같은 회로 기술을 사용하는 고정-기능성 로직 하드웨어, 또는 이들의 임의의 조합을 포함할 수 있다. 제어기(11)의 실시예들은, 범용 제어기, 특수 목적 제어기, 메모리 제어기, 저장 제어기, 마이크로 제어기, 범용 프로세서, 특수 목적 프로세서, 중앙 프로세서 유닛(CPU), 실행 유닛 등을 포함할 수 있다. 일부 실시예들에서, NAND 기반 저장 매체(12), 로직(13), 및/또는 다른 시스템 메모리가 (예컨대, 동일한 다이 상에서) 제어기(11)를 비롯한 다양한 컴포넌트들에 위치되거나 그와 공통-위치(co-locate)될 수 있다.

대안적으로 또는 부가적으로, 이러한 컴포넌트들 전부 또는 그 부분들은, 프로세서 또는 컴퓨팅 디바이스에 의해 실행될 RAM, ROM, 프로그래밍가능 ROM(PROM), 펌웨어, 플래시 메모리 등과 같은 기계 판독가능 또는 컴퓨터 판독가능 저장 매체에 저장된 로직 명령어들의 세트로서 하나 이상의 모듈에서 구현될 수 있다. 예컨대, 컴포넌트들의 동작들을 수행하기 위한 컴퓨터 프로그램 코드는, PYTHON, PERL, JAVA, SMALLTALK, C++, C# 등과 같은 객체 지향 프로그래밍 언어 및 "C" 프로그래밍 언어 또는 유사한 프로그래밍 언어들과 같은 종래의 절차적 프로그래밍 언어들을 포함하는 하나 이상의 운영 체제(OS) 적용가능/적절한 프로그래밍 언어의 임의의 조합으로 기입될 수 있다. 예컨대, NAND 기반 저장 매체(12), 다른 NAND 기반 저장 매체, 또는 다른 시스템 메모리에는 명령어들의 세트가 저장될 수 있으며, 명령어들의 세트는, 제어기(11)에 의해 실행될 때, 시스템(10)으로 하여금 시스템(10)의 하나 이상의 컴포넌트, 특징, 또는 양상(예컨대, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 LBA 위치를 결정하고, LBA 위치들에 기반하여 런타임 시 제1 셀 영역(12a) 및 제2 셀 영역(12b)의 개개의 크기들을 조정하는 등을 행하는 로직(13))을 구현하게 한다.

이제 도 2를 참조하면, 전자 장치(14)의 실시예는 하나 이상의 기판(15), 및 하나 이상의 기판(15)에 결합되는 제어기(16)를 포함할 수 있다. 제어기(16)는, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하고, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 LBA 위치들을 결정하고, LBA 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하기 위한 로직(17)을 포함할 수 있다. 일부 실시예들에서, 로직(17)은, 커맨드에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하도록 추가로 구성될 수 있다. 예컨대, 로직(17)은 또한, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 LBA들의 범위를 예비하도록 구성될 수 있다.

일부 실시예들에서, 로직(17)은, 특징이 인에이블링될 때 NAND 기반 저장 매체 상의 사용자 데이터를 보존하도록 추가로 구성될 수 있다. 예컨대, 로직(17)은, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 변환하고, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키도록 구성될 수 있다. 본원에서의 실시예들 중 임의의 실시예에서, 제어기(16) 및 NAND 기반 저장 매체는 SSD에 포함될 수 있다.

로직(17)의 실시예들은, 예컨대, 본원에서 설명된 것들과 같은 시스템, 장치, 컴퓨터, 디바이스 등에서 구현될 수 있다. 더 상세하게는, 로직(17)의 하드웨어 구현들은, 예컨대, PLA들, FPGA들, CPLD들과 같은 구성가능한 로직, 또는 예컨대, ASIC, CMOS, 또는 TTL 기술과 같은 회로 기술을 사용하는 고정-기능성 로직 하드웨어, 또는 이들의 임의의 조합을 포함할 수 있다. 대안적으로 또는 부가적으로, 로직(17)은, 프로세서 또는 컴퓨팅 디바이스에 의해 실행될 RAM, ROM, PROM, 펌웨어, 플래시 메모리 등과 같은 기계 판독가능 또는 컴퓨터 판독가능 저장 매체에 저장된 로직 명령어들의 세트로서 하나 이상의 모듈에서 구현될 수 있다. 예컨대, 컴포넌트들의 동작들을 수행하기 위한 컴퓨터 프로그램 코드는, PYTHON, PERL, JAVA, SMALLTALK, C++, C# 등과 같은 객체 지향 프로그래밍 언어 및 "C" 프로그래밍 언어 또는 유사한 프로그래밍 언어들과 같은 종래의 절차적 프로그래밍 언어들을 포함하는 하나 이상의 OS 적용가능/적절한 프로그래밍 언어의 임의의 조합으로 기입될 수 있다.

예컨대, 로직(17)은, 하나 이상의 기판(15)을 포함할 수 있는 반도체 장치 상에 구현될 수 있으며, 로직(17)은 하나 이상의 기판(15)에 결합된다. 일부 실시예들에서, 로직(17)은, 반도체 기판(들)(예컨대, 규소, 사파이어, 갈륨-비소화물 등) 상의 구성가능한 로직 및 고정-기능성 하드웨어 로직 중 하나 이상에서 적어도 부분적으로 구현될 수 있다. 예컨대, 로직(17)은, 기판(들)(15) 내에 위치되는 트랜지스터 채널 영역들을 이용하여 기판(들)(15)에 결합되는 트랜지스터 어레이 및/또는 다른 집적 회로 컴포넌트들을 포함할 수 있다. 로직(17)과 기판(들)(15) 사이의 인터페이스는 급격한(abrupt) 접합이 아닐 수 있다. 로직(17)은 또한, 기판(들)(15)의 초기 웨이퍼 상에 성장되는 에피택셜 층을 포함하는 것으로 간주될 수 있다.

이제 도 3을 참조하면, 저장소를 제어하는 방법(20)의 실시예는, 블록(21)에서, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하는 단계를, 블록(22)에서, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 LBA 위치들을 결정하는 단계를, 그리고 블록(23)에서, LBA 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하는 단계를 포함할 수 있다. 방법(20)의 일부 실시예들은, 블록(24)에서, 커맨드에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하는 단계를 더 포함할 수 있다. 예컨대, 방법(20)은, 블록(25)에서, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 LBA들의 범위를 예비하는 단계를 포함할 수 있다.

일부 실시예들에서, 방법(20)은, 블록(26)에서, 특징이 인에이블링될 때 NAND 기반 저장 매체 상의 사용자 데이터를 보존하는 단계를 더 포함할 수 있다. 예컨대, 방법(20)은, 블록(27)에서, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 변환하는 단계를, 그리고 블록(28)에서, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키는 단계를 포함할 수 있다. 본원에서의 실시예들 중 임의의 실시예에서는, 블록(29)에서, NAND 기반 저장 매체가 SSD에 포함될 수 있다.

방법(20)의 실시예들은, 예컨대, 본원에서 설명된 것들과 같은 시스템, 장치, 컴퓨터, 디바이스 등에서 구현될 수 있다. 더 상세하게는, 방법(20)의 하드웨어 구현들은, 예컨대, PLA들, FPGA들, CPLD들, CGRA(Course-Grained Reconfigurable Fabric)들과 같은 구성가능한 로직, 또는 예컨대, ASIC, CMOS, 또는 TTL 기술과 같은 회로 기술을 사용하는 고정-기능성 로직 하드웨어, 또는 이들의 임의의 조합을 포함할 수 있다. 대안적으로 또는 부가적으로, 방법(20)은, 프로세서 또는 컴퓨팅 디바이스에 의해 실행될 RAM, ROM, PROM, 펌웨어, 플래시 메모리 등과 같은 기계 판독가능 또는 컴퓨터 판독가능 저장 매체에 저장된 로직 명령어들의 세트로서 하나 이상의 모듈에서 구현될 수 있다. 예컨대, 컴포넌트들의 동작들을 수행하기 위한 컴퓨터 프로그램 코드는, PYTHON, PERL, JAVA, SMALLTALK, C++, C# 등과 같은 객체 지향 프로그래밍 언어 및 "C" 프로그래밍 언어 또는 유사한 프로그래밍 언어들과 같은 종래의 절차적 프로그래밍 언어들을 포함하는 하나 이상의 OS 적용가능/적절한 프로그래밍 언어의 임의의 조합으로 기입될 수 있다.

예컨대, 방법(20)은, 아래의 예 22 내지 예 28과 관련하여 설명된 바와 같은 컴퓨터 판독가능 매체 상에서 구현될 수 있다. 방법(20)의 실시예들 또는 부분들은, 펌웨어로, (예컨대, 애플리케이션 프로그래밍 인터페이스(API)를 통해) 애플리케이션들로, 또는 운영 체제(OS) 상에서 실행되는 드라이버 소프트웨어로 구현될 수 있다. 부가적으로, 로직 명령어들은, 어셈블러 명령어들, 명령어 세트 아키텍처(ISA) 명령어들, 기계 명령어들, 기계 종속적 명령어들, 마이크로코드, 상태-설정 데이터, 집적 회로에 대한 구성 데이터, 전자 회로를 개인화하는 상태 정보 및/또는 하드웨어(예컨대, 호스트 프로세서, 중앙 처리 유닛/CPU, 마이크로 제어기 등)에 고유한 다른 구조적 컴포넌트들을 포함할 수 있다.

일부 실시예들은 유리하게는, NAND 저장 디바이스들에 대한 사용자 데이터를 보존하면서 SLC 버퍼/캐시 크기들의 사용자 구성을 가능하게 하기 위한 기술을 제공할 수 있다. 전형적으로, 셀당 다수의 비트들로 NAND 저장 디바이스를 프로비저닝(provision)할 때, SLC의 캐시 또는 버퍼는 디바이스의 성능을 개선하도록 프로비저닝될 수 있다. 그러나, SLC 버퍼에 전용되는 각각의 셀이 1 비트만을 보유하기 때문에, 드라이브의 전반적 용량이 감소된다. 파일시스템들 및 파티셔닝 시스템들은 그들의 데이터 구조들 중 일부를 배치하기 위해 드라이브 용량에 의존한다. 디바이스의 전반적 용량이 SLC 버퍼의 크기에 기반하여 결정되기 때문에, 사용자는 데이터 손실 및 파일시스템 손상의 위험 없이 그들 자신의 필요성들에 따라 SLC의 양을 크기조정할 수 없다. 성능(예컨대, SLC 크기)과 전반적 용량(예컨대, QLC 크기, TLC 크기 등) 사이의 절충에 대한 사용자 선택은 프로비저닝 시 이루어질 수 있다. 사용자에 의해 선택된 절충을 변경하기 위해, 드라이브의 콘텐츠들이 와이핑(wipe)되어야 한다.

동적 SLC 버퍼를 갖는 저장 시스템들은 런타임 시 SLC 버퍼의 크기를 조정할 수 있다. 그러나, 조정은 사용자에 의해 구성가능하지 않다. 사용자는 드라이브가 용량에 대해 성능을 어떻게 거래하는지를 선택할 수 없고, 사용자는 드라이브 상의 특정 양의 SLC를 보증할 수 없다. 다중-레벨 메모리 용도변경 기술(예컨대, 적시(just-in-time) 블록 용도변경)을 갖는 저장 시스템들은 사용자 요청에 기반하여 저장 매체를 재구성하는 것이 가능할 수 있지만, 일반적으로, 드라이브를 오프라인으로 취하고 파일시스템의 동작에 간섭하는 드라이브의 보고된 용량을 변경하는 것을 수반할 수 있다. 유리하게는, 일부 실시예들은, 전술한 문제들 중 하나 이상을 극복하기 위한 기술을 제공한다.

일부 실시예들은, 저장 디바이스의 파일시스템 상에 파일을 생성하기 위해 호스트 소프트웨어 컴포넌트, 이를테면 저장 드라이버를 활용할 수 있다. 생성된 파일은 어떠한 데이터도 포함하지 않을 것이다. 생성된 파일과 연관된 LBA 위치들이 SSD의 펌웨어에 통신된 후에, SSD는, 개별 디바이스 NAND 소거 블록(EB) 특성들에 기반하여 대응하는 양만큼 SSD의 SLC 버퍼들을 증가시킬 수 있다. 예컨대, SLC-QLC 디바이스에 대해, 그 증가는 4:1 비에 대응할 것이다.

유리하게는, 사용자가 SLC의 구성가능성을 제어한다. 예컨대, 사용자가 QLC 기반 SSD를 갖고 사용자가 그들의 애플리케이션이 SSD의 용량의 4분의 1(¼) 미만을 사용할 것임을 아는 경우, 일부 실시예들은, 사용자가 이미 드라이브 상에 있는 사용자 데이터를 손실함이 없이 저장 시스템을 100 % SLC이도록 구성하는 것을 가능하게 한다. 나중에, 사용자가 더 많은 용량을 필요로 한다면, 사용자는 다시 현재 디바이스 상에 있는 데이터를 손실하거나 손상시킴이 없이, 이러한 동작을 원상태로 돌리거나 필요에 따라 다른 비로 드라이브를 프로비저닝할 수 있다.

회수(reclaim)된 SLC는 임의의 유용한 저장 필요성에 활용될 수 있다. 예컨대, 애플리케이션은, 자유로워진 SLC를 (예컨대, 단지 기입 버퍼로서가 아니라) 지능적인 캐싱 솔루션에 전용하기 위한 실시예를 활용할 수 있다. 유리하게는, SSD 디바이스는 (예컨대, 대응하는 유리한 비용/기가바이트(GB) 값과 함께) 그 최대 용량을 활용하는 능력을 갖춘 채로 출하될 수 있다. 배치될 때, 사용자는, 사용자 데이터를 보존하면서 런타임 시 필요에 따라 성능과 용량 사이의 절충을 재구성할 수 있다.

일부 실시예들은, 사용자가 용량과 성능 사이의 매끄러운 절충을 이루는 것을 가능하게 하기 위한 메커니즘을 제공하기 위해 호스트 소프트웨어 드라이버 및 파일시스템을 활용할 수 있다. 예컨대, 요망되는 절충은, 특정 SSD LBA 범위들이 시스템의 나머지(예컨대, OS, 다른 앱(app)들 등)에 액세스불가능하게 하고, 대신에, QLC와 SLC 용량 사이에서의 변환들의 펌웨어(FW) 관리를 위해 그들을 예비하기 위한 용량 플레이스홀더 또는 패딩 파일의 생성에 의해 달성될 수 있다. 예컨대, SLC 액세스들이 QLC보다 더 양호한 성능을 전달하기 때문에, 사용자는 SLC 용량을 증가시키는 절충을 선택할 수 있다.

일부 실시예들에서, 패딩 파일은 대응하는 특징이 인에이블링될 때 생성된다. 예컨대, LBA 범위들은 공급업체 고유 커맨드를 통해 SSD에 전달될 수 있고, 이어서, 모든 각각의 OS 초기화에서 일부 데몬 서비스에 의한 예비된 배타적 액세스를 위해 패딩 파일이 열릴 것이다. SSD FW가 LBA 범위들을 수신하고 얼마나 많은 새로운 SLC 블록들이 생성될 필요가 있는지를 결정한 후에, FW는, 필요에 따라 데이터를 현재 QLC 블록들 밖으로 그리고 새로운 SLC 블록들 내로 이동시킴으로써 부가적인 SLC를 생성한다. 패딩 파일은 대응하는 특징이 인에이블링되는 한 존재할 것이다.

도 4를 참조하면, 프로세스 흐름(40)의 실시예는, 1 테라바이트(TB) 드라이브가 사용자에 의해 어떻게 재구성될 수 있는지를 도시한다. SLC 용량의 사용자 구성을 위한 특징을 인에이블링하기 전에, 드라이브의 전체 1 TB가 OS 및 파일시스템에 대해 이용가능할 수 있다. 사용자가 특징을 인에이블링하고 최대 SLC 용량을 요청한 후에, 드라이브의 100 %가 SLC 저장소로 변환된다. QLC 드라이브에 대해, 이는, 판독 및 기입 액세스 성능이 훨씬 더 양호한 256 GB의 SLC 용량(예컨대, QLC로부터 SLC로 변환되는 드라이브의 1024 GB로부터의 4:1 용량 감소)을 가져온다. 원래의 1 TB 중 나머지를 처리하기 위해 768 GB 패딩 파일이 용량 플레이스홀더로서 생성된다. 유리하게는, 패딩 파일은, 드라이브가, SSD가 OS 및 파일시스템에 대해 변경되지 않은 채로 남아 있는 것처럼 보이게 한다. 드라이브가 재구성되었다 하더라도, 용량의 물리적 변화를 처리하기 위해 어떠한 하드웨어 재-프로비저닝도 필요하지 않으며, 시스템은 계속 정상적으로 동작할 수 있다.

도 5를 참조하면, 프로세스 흐름(50)의 실시예는, 1 TB 드라이브가 사용자에 의해 어떻게 재구성될 수 있는지의 다른 예를 도시한다. SLC 용량의 사용자 구성을 위한 특징을 인에이블링하기 전에, 드라이브의 전체 1 TB가 OS 및 파일시스템에 대해 이용가능할 수 있다. 사용자가 특징을 인에이블링하고 50 % SLC 용량을 요청한 후에, 드라이브의 50 %가 SLC 저장소로 변환된다. QLC 드라이브에 대해, 이는, 판독 및 기입 액세스 성능이 훨씬 더 양호한 128 GB의 SLC 용량(예컨대, QLC로부터 SLC로 변환되는 드라이브의 512 GB로부터의 4:1 용량 감소)을 가져온다. SLC로 변환된 원래의 512 GB 중 나머지를 처리하기 위해 384 GB 패딩 파일이 용량 플레이스홀더로서 생성된다.

유리하게는, 패딩 파일은, 드라이브가, SSD가 OS 및 파일시스템에 대해 변경되지 않은 채로 남아 있는 것처럼 보이게 한다. 드라이브가 재구성되었다 하더라도, 용량의 물리적 변화를 처리하기 위해 어떠한 하드웨어 재-프로비저닝도 필요하지 않으며, 시스템은 계속 정상적으로 동작할 수 있다.

일부 실시예들에서, 지정된 비의 실제 명세(breakdown)는 그래픽 사용자 인터페이스(GUI)에서 사용자에 의해 설정될 수 있다. 예컨대, 인터페이스는 드라이브의 특정 NAND 셀 특성들을 질의할 수 있다. 인터페이스는 또한, 용량 절충들을 결정하고 그 절충들을 사용자에게 통신할 수 있다. 도 4 및 도 5에 예시된 바와 같이, QLC SSD에 대해, 특징은 회수된 SLC의 모든 각각의 비트에 대해 4 비트를 예비할 필요가 있을 것이다. SLC 및 QLC에 부가하여 모드들을 지원하는 NAND SSD들에 대해, 특징의 실시예들은 다른 지원되는 모드들(예컨대, 2-레벨 셀들(MLC), TLC 등) 사이에서 변환하도록 구성될 수 있다.

도 6을 참조하면, 저장 시스템(60)의 실시예는 복수의 파일들을 갖는 파일시스템을 포함할 수 있다. 파일시스템은 LBA 위치들로 변환되는 파일들을 생성한다. LBA 위치들은 이어서, 논리적-물리적(logical to physical)(L2P) 테이블을 사용하여 SSD FW에 의해 NAND 셀 위치들로 변환된다. SSD는 SSD FW에 의해 버퍼/캐시로서 활용되는 일정 양의 SLC를 포함할 수 있다. 일부 실시예들에서, 사용자 구성을 위한 특징이 인에이블될 때, SSD FW는, 물리적 NAND 위치들(예컨대, 도 6에서 회수된 LBA들로서 식별됨)에 맵핑되지 않는 L2P 내의 위치들을 생성한다. 이러한 위치들이 패딩 파일에 할당되기 때문에, SSD FW는, 그러한 위치들이 유효 데이터에 맵핑될 수 없다는 것을 알고 있다. 그에 따라서, SSD FW는 저장 디바이스의 성능을 개선하기 위해 더 많은 SLC(예컨대, 도 6에서 회수된 SLC로서 식별됨)를 생성할 수 있다. 예컨대, SSD가 1 TB에 대해 충분한 QLC 블록들을 갖지만, 사용자가 사용자 구성을 위한 특징을 인에이블링할 때 그 공간의 512 GB가 예비되는 경우, SSD FW는 128 GB의 SLC 블록들에 대해 그 512GB 가치의 QLC 용량을 안전하게 사용할 수 있다. 실시예들이 패딩 파일과 연관된 위치들을 마킹하기 위해 SSD의 L2P 간접(indirection) 테이블을 활용하기 때문에, 패딩 파일의 단편화(fragmentation)는 문제가 되지 않는다.

일부 실시예들에서, 이러한 방식으로 공간을 예비하기 위해 패딩 파일이 용량 플레이스홀더로서 활용되는 경우, 패딩 파일에 배정된 LBA 위치들이 변경될 약간의 위험이 존재한다. 일부 실시예들에서, 패딩에 배정된 LBA 위치들에 대한 변경은, 특징을 자동으로 롤백하기 위한 페일세이프(failsafe) 옵션을 통해 SSD FW 그 자체에 의해 검출될 수 있다. 일부 실시예들에서, 페일세이프 옵션은, 예비된 LBA들에 대해 발생하는 기입의 검출, 및 그 이후의, QLC에 다시 맵핑되는 SLC의 정정을 지칭한다. SSD FW가 예비된 LBA 범위 내의 임의의 LBA에 대한 기입(또는 예컨대, TRIM) 요청을 수신한 경우, SSD FW는 즉시 내부적으로 특징을 취소하고(예컨대, 사용자 구성을 위한 특징을 디스에이블링함), 범위 내의 임의의 유효 SLC 데이터를 QLC로 변환하고, 어떠한 회수된 SLC도 없는 NAND 구성(예컨대, 사용자가 특징을 인에이블하기 전의 구성, 또는 원래의 구성)으로 복귀할 수 있다. SSD가 (예컨대, 트리밍(trim)된 위치들을 판독할 때 SSD가 행하는 것과 유사하게) 영들을 반환할 수 있기 때문에, 호스트 시스템 상의 패딩 파일에 대해 판독들이 안전하게 송출될 수 있다는 점을 유의한다.

예컨대, 파일시스템이, 이러한 특징을 알지 못하고 이전에 FW로 예비된 그러한 LBA들을 소거하거나 덮어쓴 OS 상에 데이터 드라이브로서 탑재된 경우, 예비된 범위 내의 LBA에 대한 기입 요청이 발생할 수 있다. 파일시스템 손상은 페일세이프 옵션에 대한 부가적인 가능한 트리거이다. 특징을 복귀시키는 프로세스는, SSD의 NAND 가비지 수집(garbage collection) 프로세스를 트리거링하여 SLC를 다시 QLC로 변환할 수 있으며, 이는, 일시적 성능 하락을 가져오지만 어떠한 데이터 손실도 없다. 예컨대, 변환 프로세스는, 전체 NAND 다이를 요망되는 모드(예컨대, SLC, MLC, TLC, QLC 등)로 둘 수 있는 적절한 연산 코드(예컨대, OP 코드)들 또는 특징 세트를 활용함으로써 수행될 수 있다. SSD FW는 표적 블록 및 표적 모드를 식별한다. SSD FW는 먼저 NAND 다이를 표적 모드로 변환하고, 특정 동작(예컨대, 소거, 프로그래밍, 또는 판독)을 표적 블록에 송출한다. 변환 프로세스는 모든 각각의 표적 블록에 대해 수행될 수 있고, SSD FW는 모든 각각의 표적화된 블록에 대해 표적 모드를 유지한다.

사용자 구성을 위한 특징을 인에이블링 및 디스에이블링하는 것에 부가하여, 연관된 호스트 소프트웨어는, 페일세이프 옵션을 트리거링하는 상황들을 최소화하고, 페일세이프 옵션이 발생할 때 페일세이프 옵션으로부터 복구하는 것을 담당할 수 있다. 이를 용이하게 하기 위해, 패딩 파일은, 가장 문제가 있는 프로그램들 및 사용자들이 페일세이프 옵션을 트리거링하는 것을 제거하기 위해 가장 제한적인 파일시스템 액세스 특성들을 배정받아야 한다. 사용자 구성을 위한 특징에 잠재적으로 간섭할 수 있는 호스트 파일시스템 특징들, 이를테면 파일시스템 압축은 디스에이블링되어야 하며, 기입들, 이동들, 파일 생성 또는 파일 삭제와 같은 문제가 있는 동작들은 적절한 호스트 파일시스템 필터들에 의해 인터셉트 및 취급되어야 한다.

시스템이 적절하게 기능하기 위해, 파일시스템 내의 패딩 파일의 LBA 위치들은 SSD 펌웨어 L2P에서 회수된 것으로서 특정된 것들과 매칭해야 한다. 이를 보장하기 위해, 파워 온 시, 호스트 소프트웨어는 SSD로부터 이러한 정보를 수동으로 요청하고 임의의 차이들을 확인한다. SSD FW가 언제든 미스매치를 검출한 경우, SSD FW는 호스트 드라이버에 통지한다.

미스매치의 통지 시, 호스트 드라이버는 특징을 완전히 디스에이블링하거나 미스매치를 정정하려고 시도할 수 있다. 미스매치를 정정하는 것은, 패딩 파일의 요망되는 크기를 생성하기에 충분한 사용되지 않은 용량이 여전히 존재하는 경우에만 가능하다. 예컨대, 사용자가 특징의 보호 호스트 SW가 없는 시스템 상에서 512 GB 패딩 파일을 삭제하고, 이어서, 512 GB 미만을 자유롭게 남겨둔 채로 SSD를 채운 경우, 512 GB 패딩 파일은 더 이상 생성될 수 없다. 이러한 경우에, 특징은 단순히 디스에이블링된다.

프리-OS(pre-OS) 또는 통합 확장가능 펌웨어 인터페이스(UEFI) 드라이버 컴포넌트는, OS가 업되고 실행되기 전에는 패딩 파일에 액세스할 필요성이 존재하지 않기 때문에(예컨대, 사용자 구성을 위한 특징에 대한 호스트 SW 컴포넌트들은 OS 초기화 때까지는 필요하지 않을 것임) 일부 실시예들에 대해서는 필요하지 않다.

대안적인 실시예에서, 패딩 파일 대신에 별개의 패딩 파티션이 SSD의 용량의 회수된 부분에 대한 용량 플레이스홀더로서 사용될 수 있다. 용량 플레이스홀더로서의 패딩 파티션의 사용은, 사용자가 더 많은 SLC를 생성하도록 용량을 소비하기를 원할 때를 제외하고는, 패딩 파일의 사용과 유사할 수 있다. 이러한 상황에서, 원래의 데이터 파티션은 그의 파일들이 더 큰 LBA 공간에 걸쳐 분산되게 할 수 있으며, 파티션의 시작 또는 끝에 데이터 파티션을 충분히 축소하기 위한 충분한 자유 공간이 존재하지 않을 수 있다. 특정 파일들, 예컨대, 페이징 파일에 대해, 파일들은 런타임 동안 이동가능하지 않을 수 있다. 따라서, 이러한 종류들의 보호된 파일들을 이동시키기 위해 UEFI와 같은 "오프라인" 환경이 필요할 수 있다. 어느 실시예에서든, SSD의 LBA 공간의 데이터 레이아웃은, SSD가 사용자에 의해 구성되는 바와 같은 더 빠른 SLC를 더 많이 할당할 수 있도록, 사용되지 않고 맵핑되지 않는 것으로 알려져 있는 위치들을 확보하는 데 사용된다.

본원에서 논의된 기술은 다양한 컴퓨팅 시스템들(예컨대, 데스크톱, 워크스테이션, 서버, 랙 시스템 등과 같은 비-모바일 컴퓨팅 디바이스, 스마트폰, 태블릿, 울트라-모바일 개인용 컴퓨터(UMPC), 랩톱 컴퓨터, 울트라북(ULTRABOOK) 컴퓨팅 디바이스, 스마트 워치, 스마트 안경, 스마트 팔찌 등과 같은 모바일 컴퓨팅 디바이스, 및/또는 사물 인터넷(IoT) 디바이스(예컨대, 센서, 카메라 등)와 같은 클라이언트/에지 디바이스를 포함함)에서 제공될 수 있다.

이제 도 7을 참조하면, 컴퓨팅 시스템(100)의 실시예는, 하나 이상의 프로세서(102-1 내지 102-N)(본원에서 일반적으로 "프로세서들(102)" 또는 "프로세서(102)"로 지칭됨)를 포함할 수 있다. 프로세서들(102)은 상호연결부 또는 버스(104)를 통해 통신할 수 있다.

각각의 프로세서(102)는 다양한 컴포넌트들을 포함할 수 있으며, 명확성을 위해 이들 중 일부만이 프로세서(102-1)를 참조하여 논의된다. 그에 따라서, 나머지 프로세서들(102-2 내지 102-N) 각각은 프로세서(102-1)를 참조하여 논의된 것과 동일하거나 유사한 컴포넌트들을 포함할 수 있다.

일부 실시예들에서, 프로세서(102-1)는 하나 이상의 프로세서 코어(106-1 내지 106-M)(본원에서 "코어들(106)" 또는 더 일반적으로는 "코어(106)"로 지칭됨), 캐시(108)(다양한 실시예들에서 공유 캐시 또는 사설 캐시일 수 있음), 및/또는 라우터(110)를 포함할 수 있다. 프로세서 코어들(106)은 단일 집적 회로(IC) 칩 상에 구현될 수 있다.

더욱이, 칩은 하나 이상의 공유 및/또는 사설 캐시(이를테면, 캐시(108)), 버스들 또는 상호연결부들(이를테면, 버스 또는 상호연결부(112)), 로직(170), 메모리 제어기들, 또는 다른 컴포넌트들을 포함할 수 있다.

일부 실시예들에서, 라우터(110)는 프로세서(102-1) 및/또는 시스템(100)의 다양한 컴포넌트들 사이에서 통신하는 데 사용될 수 있다. 더욱이, 프로세서(102-1)는 하나 초과의 라우터(110)를 포함할 수 있다. 또한, 다수의 라우터들(110)이 프로세서(102-1)의 내부 또는 외부의 다양한 컴포넌트들 사이에서의 데이터 라우팅을 가능하게 하도록 통신할 수 있다.

캐시(108)에는, 코어들(106)과 같은 프로세서(102-1)의 하나 이상의 컴포넌트에 의해 활용되는 데이터(예컨대, 명령어들을 포함함)가 저장될 수 있다. 예컨대, 캐시(108)는, 프로세서(102)의 컴포넌트들에 의한 더 빠른 액세스를 위해, 메모리(114)에 저장된 데이터를 로컬로 캐싱할 수 있다. 도 7에 도시된 바와 같이, 메모리(114)는 상호연결부(104)를 통해 프로세서들(102)과 통신할 수 있다. 일부 실시예들에서, (공유될 수 있는) 캐시(108)는 다양한 레벨들을 가질 수 있는데, 예컨대, 캐시(108)는 중간-레벨 캐시 및/또는 최종-레벨 캐시(LLC)일 수 있다. 또한, 코어들(106) 각각은 레벨 1(L1) 캐시(116-1)(본원에서 일반적으로 "L1 캐시(116)"로 지칭됨)를 포함할 수 있다. 프로세서(102-1)의 다양한 컴포넌트들은 버스(예컨대, 버스(112)), 및/또는 메모리 제어기 또는 허브를 통해 캐시(108)와 직접 통신할 수 있다.

도 7에 도시된 바와 같이, 메모리(114)는 메모리 제어기(120)를 통해 시스템(100)의 다른 컴포넌트들에 결합될 수 있다. 메모리(114)는 휘발성 메모리를 포함할 수 있고, 메인 메모리 또는 시스템 메모리로 상호교환가능하게 지칭될 수 있다. 메모리 제어기(120)가 상호연결부(104)와 메모리(114) 사이에 결합되는 것으로 도시된다 하더라도, 메모리 제어기(120)는 시스템(100) 내의 다른 곳에 위치될 수 있다. 예컨대, 메모리 제어기(120) 또는 그의 부분들은 일부 실시예들에서 프로세서들(102) 중 하나 내에 제공될 수 있다.

시스템(100)은, 네트워크 인터페이스(128)를 통해 다른 디바이스들/시스템들/네트워크들과 통신할 수 있다(예컨대, 유선 또는 무선 인터페이스를 통해 컴퓨터 네트워크 및/또는 클라우드(129)와 통신함). 예컨대, 네트워크 인터페이스(128)는 (예컨대, 전기 전자 기술자 협회(IEEE) 802.11 인터페이스(IEEE 802.11a/b/g/n/ac 등을 포함함), 셀룰러 인터페이스, 3G, 4G, LTE, 블루투스(BLUETOOTH) 등을 통해) 네트워크/클라우드(129)와 무선으로 통신하기 위한 안테나(도시되지 않음)를 포함할 수 있다.

시스템(100)은 또한, SSD 제어기 로직(125)을 통해 상호연결부(104)에 결합되는 저장 디바이스, 이를테면 SSD(130)를 포함할 수 있다. 그러므로, 로직(125)은 시스템(100)의 다양한 컴포넌트들에 의한 SSD(130)에 대한 액세스를 제어할 수 있다. 또한, 로직(125)이 도 7에서 상호연결부(104)에 직접 결합되는 것으로 도시된다 하더라도, 로직(125)은 대안적으로 시스템(100)의 하나 이상의 다른 컴포넌트와 저장 버스/상호연결부(이를테면, 직렬 고급 기술 결합(Serial Advanced Technology Attachment)(SATA) 버스, 주변 컴포넌트 상호연결부(PCI)(또는 PCIe(PCI EXPRESS) 인터페이스), NVMe(NYM EXPRESS) 등)를 통해 통신할 수 있다(예컨대, 저장 버스는 버스 브릿지, 칩셋 등과 같은 일부 다른 로직을 통해 상호연결부(104)에 결합됨). 부가적으로, 로직(125)은 다양한 실시예들에서 (도 8을 참조하여 논의된 것들과 같은) 메모리 제어기 로직 내에 포함되거나 또는 동일한 집적 회로(IC) 디바이스 상에(예컨대, SSD(130)와 동일한 회로 보드 디바이스 상에 또는 SSD(130)와 동일한 인클로저 내에) 제공될 수 있다.

또한, 로직(125) 및/또는 SSD(130)는 하나 이상의 센서에 의해 검출되는 값들 또는 그 상태를 표시하는 (예컨대, 하나 이상의 비트 또는 신호의 형태의) 정보를 수신하도록 하나 이상의 센서(도시되지 않음)에 결합될 수 있다. 이러한 센서(들)는, 시스템/플랫폼의 전력/열적 거동에 영향을 미치는 다양한 인자들, 이를테면, 온도, 동작 주파수, 동작 전압, 전력 소비, 및/또는 코어-간 통신 활동 등의 변동들을 감지하기 위해 코어들(106), 상호연결부들(104 또는 112), 프로세서(102) 외부의 컴포넌트들, SSD(130), SSD 버스, SATA 버스, 로직(125), 로직(160), 로직(170) 등을 포함하는 시스템(100)(또는 본원에서 논의된 다른 컴퓨팅 시스템들)의 컴포넌트들에 근접하게 제공될 수 있다.

도 8은 실시예에 따른, SSD(130)의 다양한 컴포넌트들의 블록도를 예시한다. 도 8에 예시된 바와 같이, 로직(160)은 SSD(130) 또는 제어기(382) 내부 등과 같은 다양한 위치들에 위치될 수 있고, 도 7과 관련하여 논의된 바와 유사한 기술을 포함할 수 있다. SSD(130)는 제어기(382)(이는 차례로, 하나 이상의 프로세서 코어 또는 프로세서(384) 및 메모리 제어기 로직(386)을 포함함), 캐시(138), RAM(388), 펌웨어 저장소(390), 및 하나 이상의 메모리 디바이스(392-1 내지 392-N)(총괄적으로 메모리(392)이며, NAND 매체 또는 다른 유형들의 비-휘발성 메모리를 포함할 수 있음)를 포함한다. 메모리(392)는 하나 이상의 메모리 채널 또는 버스를 통해 메모리 제어기 로직(386)에 결합된다. 또한, SSD(130)는 인터페이스(이를테면, SATA, SAS, PCIe, NVMe 등의 인터페이스)를 통해 로직(125)과 통신한다. 프로세서들(384) 및/또는 제어기(382)는 메모리 디바이스들(392-1 내지 392-N)에 기입되거나 그로부터 판독되는 데이터를 압축/압축해제할 수 있다.

도 7 및 도 8에 예시된 바와 같이, SSD(130)는, SSD(130)와 동일한 인클로저 내에 있을 수 있고/거나 SSD(130)의 인쇄 회로 보드(PCB) 상에 완전히 통합될 수 있는 로직(160)을 포함할 수 있다. 시스템(100)은 SSD(130) 외부의 추가적인 로직(170)을 포함할 수 있다. 도 1 내지 도 6을 참조하여 논의된 특징들/양상들/동작들 중 하나 이상은 도 7 및/또는 도 8의 컴포넌트들 중 하나 이상에 의해 수행될 수 있다. 또한, 도 1 내지 도 6의 특징들/양상들/동작들 중 하나 이상은 펌웨어(390) 내에 프로그래밍될 수 있다.

추가로, SSD 제어기 로직(125)은 또한 로직(160)을 포함할 수 있다. 유리하게는, 로직(160) 및/또는 로직(170)은 시스템(10)(도 1), 장치(14)(도 2), 방법(20)(도 3), 프로세스 흐름(40)(도 4), 프로세스 흐름(50)(도 5), 저장 시스템(60)(도 6)의 하나 이상의 양상, 및/또는 본원에서 논의된 특징들 중 임의의 것을 구현하기 위한 기술을 포함할 수 있다. 예컨대, 로직(170)은 본원에서 설명된 다양한 실시예들의 호스트 디바이스/컴퓨터 시스템/에이전트 양상들을 구현하기 위한 기술을 포함할 수 있는 한편, 로직(160)은 본원에서 설명된 다양한 실시예들의 저장 디바이스 양상들을 구현하기 위한 기술을 포함할 수 있다.

예컨대, 메모리(392)는 제1 수의 레벨(예컨대, SLC)을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨(예컨대, QLC)을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체를 포함할 수 있다. 제어기(382) 내의 로직(160)은, 사용자에 의해 구성가능한 용량 플레이스홀더(예컨대, 패딩 파일, 패딩 파티션 등)에 대응하는 LBA 위치들을 결정하고, LBA 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하도록 구성될 수 있다. 일부 실시예들에서, 로직(160)은, 커맨드(예컨대, 공급업체 고유 커맨드)에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하도록 추가로 구성될 수 있다. 예컨대, 로직(160)은 또한, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 LBA들의 범위를 예비하도록 구성될 수 있다.

일부 실시예들에서, 로직(160)은, 특징이 인에이블링될 때 메모리(392) 상의 사용자 데이터를 보존하도록 추가로 구성될 수 있다. 예컨대, 로직(160)은, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 변환하고, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키도록 구성될 수 있다.

다른 실시예들에서, SSD(130)는 임의의 적합한 저장소/메모리 기술/매체로 대체될 수 있다. 일부 실시예들에서, 로직(160/170)은 하나 이상의 기판(예컨대, 규소, 사파이어, 갈륨 비소화물, 인쇄 회로 보드(PCB) 등)에 결합될 수 있고, 하나 이상의 기판 내에 위치되는 트랜지스터 채널 영역들을 포함할 수 있다. 다른 실시예들에서, SSD(130)는 2개 이상의 유형의 저장 매체를 포함할 수 있다. 예컨대, 저장소의 대부분은 NAND일 수 있고, 일부 더 빠르고 더 작은 세분도로 액세스가능한(예컨대, 바이트-어드레싱가능한) NVM을 더 포함할 수 있다. SSD(130)는 대안적으로 또는 부가적으로 영구 휘발성 메모리(예컨대, 배터리 또는 커패시터 백업 DRAM 또는 SRAM)를 포함할 수 있다. 예컨대, SSD(130)는 에너지 저장 커패시터들을 갖는 PLI(POWER LOSS IMMINENT) 기술을 포함할 수 있다. 에너지 저장 커패시터들은 진행 중인 임의의 커맨드들을 완료하고 DRAM들/SRAM들 내의 임의의 데이터가 비-휘발성 NAND 매체에 커밋되는 것을 확실히 하기에 충분한 에너지(전력)를 제공할 수 있다. 커패시터들은 영구 휘발성 메모리를 위한 백업 배터리들로서의 역할을 할 수 있다. 도 7 및 도 8에 도시된 바와 같이, 로직(160) 및/또는 로직(170)의 특징들 또는 양상들은 시스템(100) 전체에 걸쳐 분산될 수 있고/거나 시스템(100)의 다양한 컴포넌트들과 공통-위치/통합될 수 있다.

부가적인 언급들 및 예들

예 1은 전자 장치를 포함하며, 이 전자 장치는, 하나 이상의 기판, 및 하나 이상의 기판에 결합되는 제어기를 포함하고, 제어기는, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하고, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하고, 논리적 블록 어드레스 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하기 위한 로직을 포함한다.

예 2는 예 1의 장치를 포함하며, 여기서, 로직은 추가로, 커맨드에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하기 위한 것이다.

예 3은 예 2의 장치를 포함하며, 여기서, 로직은 추가로, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하기 위한 것이다.

예 4는 예 2 내지 예 3 중 임의의 예의 장치를 포함하며, 여기서, 로직은 추가로, 특징이 인에이블링될 때 NAND 기반 저장 매체 상의 사용자 데이터를 보존하기 위한 것이다.

예 5는 예 4의 장치를 포함하며, 여기서, 로직은 추가로, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 변환하기 위한 것이다.

예 6는 예 5의 장치를 포함하며, 여기서, 로직은 추가로, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키기 위한 것이다.

예 7은 예 1 내지 예 6 중 임의의 예의 장치를 포함하며, 여기서, 제어기 및 NAND 기반 저장 매체는 솔리드 스테이트 드라이브에 포함된다.

예 8은 전자 저장 시스템을 포함하며, 이 전자 저장 시스템은, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체, 및 NAND 기반 저장 매체에 통신가능하게 결합되는 제어기를 포함하고, 제어기는, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하고, 논리적 블록 어드레스 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하기 위한 로직을 포함한다.

예 9는 예 8의 시스템을 포함하며, 여기서, 로직은 추가로, 커맨드에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하기 위한 것이다.

예 10은 예 9의 시스템을 포함하며, 여기서, 로직은 추가로, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하기 위한 것이다.

예 11은 예 9 내지 예 10 중 임의의 예의 시스템을 포함하며, 여기서, 로직은 추가로, 특징이 인에이블링될 때 NAND 기반 저장 매체 상의 사용자 데이터를 보존하기 위한 것이다.

예 12는 예 11의 시스템을 포함하며, 여기서, 로직은 추가로, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 변환하기 위한 것이다.

예 13은 예 12의 시스템을 포함하며, 여기서, 로직은 추가로, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키기 위한 것이다.

예 14는 예 8 내지 예 13 중 임의의 예의 시스템을 포함하며, 여기서, 제어기 및 NAND 기반 저장 매체는 솔리드 스테이트 드라이브에 포함된다.

예 15는 저장소를 제어하는 방법을 포함하며, 이 방법은, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하는 단계, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하는 단계, 및 논리적 블록 어드레스 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하는 단계를 포함한다.

예 16은 예 15의 방법을 포함하며, 이는, 커맨드에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하는 것을 더 포함한다.

예 17은 예 16의 방법을 포함하며, 이는, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하는 것을 더 포함한다.

예 18은 예 16 내지 예 17 중 임의의 예의 방법을 포함하며, 이는, 특징이 인에이블링될 때 NAND 기반 저장 매체 상의 사용자 데이터를 보존하는 것을 더 포함한다.

예 19는 예 18의 방법을 포함하며, 이는, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 변환하는 것을 더 포함한다.

예 20은 예 19의 방법을 포함하며, 이는, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키는 것을 더 포함한다.

예 21은 예 15 내지 예 20 중 임의의 예의 방법을 포함하며, 여기서, NAND 기반 저장 매체는 솔리드 스테이트 드라이브에 포함된다.

예 22는 복수의 명령어들을 포함하는 적어도 하나의 비-일시적인 기계 판독가능 매체를 포함하며, 복수의 명령어들은, 컴퓨팅 디바이스 상에서 실행되는 것에 대한 응답으로, 컴퓨팅 디바이스로 하여금, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하게 하고, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하게 하고, 논리적 블록 어드레스 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 조정하게 한다.

예 23은 예 22의 적어도 하나의 비-일시적인 기계 판독가능 매체를 포함하며, 이는, 컴퓨팅 디바이스 상에서 실행되는 것에 대한 응답으로, 컴퓨팅 디바이스로 하여금, 커맨드에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하게 하는 복수의 추가적인 명령어들을 포함한다.

예 24는 예 23의 적어도 하나의 비-일시적인 기계 판독가능 매체를 포함하며, 이는, 컴퓨팅 디바이스 상에서 실행되는 것에 대한 응답으로, 컴퓨팅 디바이스로 하여금, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하게 하는 복수의 추가적인 명령어들을 포함한다.

예 25는 예 23 내지 예 24 중 임의의 예의 적어도 하나의 비-일시적인 기계 판독가능 매체를 포함하며, 이는, 컴퓨팅 디바이스 상에서 실행되는 것에 대한 응답으로, 컴퓨팅 디바이스로 하여금, 특징이 인에이블링될 때 NAND 기반 저장 매체 상의 사용자 데이터를 보존하게 하는 복수의 추가적인 명령어들을 포함한다.

예 26은 예 25의 적어도 하나의 비-일시적인 기계 판독가능 매체를 포함하며, 이는, 컴퓨팅 디바이스 상에서 실행되는 것에 대한 응답으로, 컴퓨팅 디바이스로 하여금, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 변환하게 하는 복수의 추가적인 명령어들을 포함한다.

예 27은 예 26의 적어도 하나의 비-일시적인 기계 판독가능 매체를 포함하며, 이는, 컴퓨팅 디바이스 상에서 실행되는 것에 대한 응답으로, 컴퓨팅 디바이스로 하여금, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키게 하는 복수의 추가적인 명령어들을 포함한다.

예 28은 예 22 내지 예 27 중 임의의 예의 적어도 하나의 비-일시적인 기계 판독가능 매체를 포함하며, 여기서, NAND 기반 저장 매체는 솔리드 스테이트 드라이브에 포함된다.

예 29는 저장 제어기 장치를 포함하며, 이 장치는, 제1 수의 레벨을 갖는 제1 셀 영역 및 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하기 위한 수단, 사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하기 위한 수단, 및 논리적 블록 어드레스 위치들에 기반하여 런타임 시 제1 셀 영역 및 제2 셀 영역의 개개의 크기들을 위한 수단을 조정하기 위한 수단을 포함한다.

예 30은 예 29의 장치를 포함하며, 이는, 커맨드에 대한 응답으로 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하기 위한 수단을 더 포함한다.

예 31은 예 30의 장치를 포함하며, 이는, 제1 셀 영역과 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하기 위한 수단을 더 포함한다.

예 32는 예 30 내지 예 31 중 임의의 예의 장치를 포함하며, 이는, 특징이 인에이블링될 때 NAND 기반 저장 매체 상의 사용자 데이터를 보존하기 위한 수단을 더 포함한다.

예 33은 예 32의 장치를 포함하며, 이는, 제2 셀 영역의 블록을 제1 셀 영역의 블록으로 위한 수단을 변환하기 위한 수단을 더 포함한다.

예 34는 예 33의 장치를 포함하며, 이는, 제2 셀 영역으로부터의 데이터를 제1 셀 영역의 변환된 블록 내로 이동시키기 위한 수단을 더 포함한다.

예 35는 예 29 내지 예 34 중 임의의 예의 장치를 포함하며, 여기서, NAND 기반 저장 매체는 솔리드 스테이트 드라이브에 포함된다.

"결합"이라는 용어는, 해당 컴포넌트들 사이의 직접 또는 간접적인 임의의 유형의 관계를 지칭하기 위해 본원에서 사용될 수 있으며, 전기, 기계, 유체, 광학, 전자기, 전기기계, 또는 다른 연결들에 적용될 수 있다. 게다가, "제1", "제2" 등의 용어들은 단지 논의를 용이하게 하기 위해 본원에서 사용될 수 있고, 달리 표시되지 않는 한 어떠한 특정 시간적 또는 시간순 의미도 갖지 않는다.

본 출원 및 청구항들에서 사용되는 바와 같이, "~ 중 하나 이상"이라는 용어에 의해 결부되는 항목들의 목록은 열거된 용어들의 임의의 조합을 의미할 수 있다. 예컨대, "A, B, 및 C 중 하나 이상"이라는 문구 및 "A, B, 또는 C 중 하나 이상"이라는 문구 둘 모두는 A; B; C; A 및 B; A 및 C; B 및 C; 또는 A, B, 및 C를 의미할 수 있다. 본원에서 설명된 시스템들의 다양한 컴포넌트들은 소프트웨어, 펌웨어, 및/또는 하드웨어, 및/또는 이들의 임의의 조합으로 구현될 수 있다. 예컨대, 본원에서 논의된 시스템들 또는 디바이스들의 다양한 컴포넌트들은, 이를테면, 예컨대 스마트폰과 같은 컴퓨팅 시스템에서 발견될 수 있는 컴퓨팅 SoC의 하드웨어에 의해 적어도 부분적으로 제공될 수 있다. 관련 기술분야의 통상의 기술자들은, 본원에서 설명된 시스템들이 대응하는 도면들에서 묘사되지 않은 부가적인 컴포넌트들을 포함할 수 있다는 점을 인식할 수 있다. 예컨대, 본원에서 논의된 시스템들은, 명확성을 위해 묘사되지 않은 부가적인 컴포넌트들, 이를테면, 비트 스트림 다중화기 또는 역-다중화기 모듈들 등을 포함할 수 있다.

본원에서 논의된 예시적인 프로세스들의 구현이 예시된 순서로 도시된 모든 동작들을 착수하는 것을 포함할 수 있지만, 본 개시내용이 이와 관련하여 제한되지는 않으며, 다양한 예들에서, 본원에서의 예시적인 프로세스들의 구현은 도시된 동작들의 서브세트만을 포함할 수 있거나, 예시된 것과 상이한 순서로 수행되는 동작들을 포함할 수 있거나, 또는 부가적인 동작들을 포함할 수 있다.

게다가, 본원에서의 논의된 동작들 중 임의의 하나 이상은 하나 이상의 컴퓨터 프로그램 제품에 의해 제공되는 명령어들에 대한 응답으로 착수될 수 있다. 그러한 프로그램 제품들은, 예컨대 프로세서에 의해 실행될 때, 본원에서 설명된 기능성을 제공할 수 있는 명령어들을 제공하는 신호 보유 매체(signal bearing media)를 포함할 수 있다. 컴퓨터 프로그램 제품들은 임의의 형태의 하나 이상의 기계 판독가능 매체로 제공될 수 있다. 그에 따라, 예컨대, 하나 이상의 그래픽 처리 유닛(들) 또는 프로세서 코어(들)를 포함하는 프로세서는, 하나 이상의 기계 판독가능 매체에 의해 프로세서에 전달되는 프로그램 코드 및/또는 명령어들 또는 명령어 세트들에 대한 응답으로 본원에서의 예시적인 프로세스들의 블록들 중 하나 이상을 착수할 수 있다. 일반적으로, 기계 판독가능 매체는, 본원에서 설명된 디바이스들 및/또는 시스템들 중 임의의 것으로 하여금 본원에서 논의된 동작들의 적어도 부분들 및/또는 본원에서 논의된 바와 같은 디바이스들, 시스템들, 또는 임의의 모듈 또는 컴포넌트의 임의의 부분들을 구현하게 할 수 있는 프로그램 코드 및/또는 명령어들 또는 명령어 세트들의 형태로 소프트웨어를 전달할 수 있다.

본원에서 설명된 임의의 구현에서 사용되는 바와 같이, "모듈"이라는 용어는 본원에서 설명된 기능성을 제공하도록 구성되는 소프트웨어 로직, 펌웨어 로직, 하드웨어 로직, 및/또는 회로의 임의의 조합을 지칭한다. 소프트웨어는 소프트웨어 패키지, 코드, 및/또는 명령어 세트 또는 명령어들로서 구현될 수 있고, "하드웨어"는, 본원에서 설명된 임의의 구현에서 사용되는 바와 같이, 예컨대, 하드와이어링된 회로, 프로그래밍가능 회로, 상태 기계 회로, 고정 기능 회로, 실행 유닛 회로, 및/또는 프로그래밍가능 회로에 의해 실행되는 명령어들이 저장된 펌웨어를 단독으로 또는 임의의 조합으로 포함할 수 있다. 모듈들은, 집합적으로 또는 개별적으로, 더 큰 시스템, 예컨대, 집적 회로(IC), 시스템-온-칩(SoC) 등의 일부를 형성하는 회로로서 구현될 수 있다.

다양한 실시예들은 하드웨어 요소들, 소프트웨어 요소들, 또는 둘 모두의 조합을 사용하여 구현될 수 있다. 하드웨어 요소들의 예들은, 프로세서들, 마이크로프로세서들, 회로들, 회로 요소들(예컨대, 트랜지스터들, 저항기들, 커패시터들, 인덕터들 등), 집적 회로들, 주문형 집적 회로(ASIC)들, 프로그래밍가능 로직 디바이스(PLD)들, 디지털 신호 프로세서(DSP)들, 필드 프로그래밍가능 게이트 어레이(FPGA), 로직 게이트들, 레지스터들, 반도체 디바이스, 칩들, 마이크로칩들, 칩셋들 등을 포함할 수 있다. 소프트웨어의 예들은, 소프트웨어 컴포넌트들, 프로그램들, 애플리케이션들, 컴퓨터 프로그램들, 애플리케이션 프로그램들, 시스템 프로그램들, 기계 프로그램들, 운영 체제 소프트웨어, 미들웨어, 펌웨어, 소프트웨어 모듈들, 루틴들, 서브루틴들, 함수들, 메소드(method)들, 프로시저(procedure)들, 소프트웨어 인터페이스들, 애플리케이션 프로그램 인터페이스(API)들, 명령어 세트들, 컴퓨팅 코드, 컴퓨터 코드, 코드 세그먼트들, 컴퓨터 코드 세그먼트들, 워드들, 값들, 심볼들, 또는 이들의 임의의 조합을 포함할 수 있다. 실시예가 하드웨어 요소들을 사용하여 구현되는지 그리고/또는 소프트웨어 요소들을 사용하여 구현되는지를 결정하는 것은, 임의의 수의 인자들, 이를테면, 요망되는 계산 레이트, 전력 레벨들, 열 허용한계들, 처리 사이클 예산, 입력 데이터 레이트들, 출력 데이터 레이트들, 메모리 리소스들, 데이터 버스 속도들, 및 다른 설계 또는 성능 제약들에 따라 달라질 수 있다.

적어도 하나의 실시예의 하나 이상의 양상은, 기계에 의해 판독될 때 기계로 하여금 본원에서 설명된 기법들을 수행하기 위한 로직을 제조하게 하는, 프로세서 내의 다양한 로직을 표현하는 기계 판독가능 매체 상에 저장된 전형적인 명령어들에 의해 구현될 수 있다. "IP 코어들"로 알려져 있는 그러한 표현들은 유형적(tangible) 기계 판독가능 매체 상에 저장될 수 있고, 다양한 고객들 또는 제조 설비들에 공급되어 실제로 로직 또는 프로세서를 만드는 제조 기계들로 로딩될 수 있다.

본원에 기재된 특정 특징들이 다양한 구현들을 참조하여 설명되었지만, 이러한 설명은 제한적인 의미로 해석되도록 의도되지 않는다. 그러므로, 본원에서 설명된 구현들의 다양한 수정들뿐만 아니라 본 개시내용이 관련된 관련 기술분야의 통상의 기술자들에게 명백한 다른 구현들이 본 개시내용의 사상 및 범위 내에 있는 것으로 간주된다.

실시예들이 그렇게 설명된 실시예들로 제한되는 것이 아니라, 첨부된 청구항들의 범위로부터 벗어나지 않으면서 수정 및 변경과 함께 실시될 수 있다는 것이 인식될 것이다. 예컨대, 위의 실시예들은 특징들의 특정 조합을 포함할 수 있다. 그러나, 위의 실시예들이 이와 관련하여 제한되는 것은 아니며, 다양한 구현들에서, 위의 실시예들은, 그러한 특징들의 서브세트만을 착수하는 것, 상이한 순서의 그러한 특징들을 착수하는 것, 그러한 특징들의 상이한 조합을 착수하는 것, 및/또는 명시적으로 열거되는 그 특징들 외의 부가적인 특징들을 착수하는 것을 포함할 수 있다. 따라서, 실시예들의 범위는, 첨부된 청구항들에 의해 권리가 부여되는 균등물들의 전체 범위와 함께, 그러한 청구항들을 참조하여 결정되어야 한다.

Claims

전자 장치로서,
하나 이상의 기판; 및
상기 하나 이상의 기판에 결합되는 제어기
를 포함하며, 상기 제어기는 로직을 포함하고, 상기 로직은,
제1 수의 레벨을 갖는 제1 셀 영역 및 상기 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하고,
사용자에 의해 구성가능한(user configurable) 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하고,
상기 논리적 블록 어드레스 위치들에 기반하여 런타임 시 상기 제1 셀 영역 및 상기 제2 셀 영역의 개개의 크기들을 조정
하기 위한 것인, 장치.
제1항에 있어서,
상기 로직은 추가로, 커맨드에 대한 응답으로 상기 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하기 위한 것인, 장치.
제2항에 있어서,
상기 로직은 추가로, 상기 제1 셀 영역과 상기 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하기 위한 것인, 장치.
제2항에 있어서,
상기 로직은 추가로, 상기 특징이 인에이블링될 때 상기 NAND 기반 저장 매체 상의 사용자 데이터를 보존하기 위한 것인, 장치.
제4항에 있어서,
상기 로직은 추가로, 상기 제2 셀 영역의 블록을 상기 제1 셀 영역의 블록으로 변환하기 위한 것인, 장치.
제5항에 있어서,
상기 로직은 추가로, 상기 제2 셀 영역으로부터의 데이터를 상기 제1 셀 영역의 변환된 블록 내로 이동시키기 위한 것인, 장치.
제1항에 있어서,
상기 제어기 및 상기 NAND 기반 저장 매체는 솔리드 스테이트 드라이브에 포함되는, 장치.
전자 저장 시스템으로서,
제1 수의 레벨을 갖는 제1 셀 영역 및 상기 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체; 및
상기 NAND 기반 저장 매체에 통신가능하게 결합되는 제어기
를 포함하며, 상기 제어기는 로직을 포함하고, 상기 로직은,
사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하고,
상기 논리적 블록 어드레스 위치들에 기반하여 런타임 시 상기 제1 셀 영역 및 상기 제2 셀 영역의 개개의 크기들을 조정
하기 위한 것인, 시스템.
제8항에 있어서,
상기 로직은 추가로, 커맨드에 대한 응답으로 상기 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하기 위한 것인, 시스템.
제9항에 있어서,
상기 로직은 추가로, 상기 제1 셀 영역과 상기 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하기 위한 것인, 시스템.
제9항에 있어서,
상기 로직은 추가로, 상기 특징이 인에이블링될 때 상기 NAND 기반 저장 매체 상의 사용자 데이터를 보존하기 위한 것인, 시스템.
제11항에 있어서,
상기 로직은 추가로,
상기 제2 셀 영역의 블록을 상기 제1 셀 영역의 블록으로 변환하기 위한 것인, 시스템.
제12항에 있어서,
상기 로직은 추가로, 상기 제2 셀 영역으로부터의 데이터를 상기 제1 셀 영역의 변환된 블록 내로 이동시키기 위한 것인, 시스템.
제8항에 있어서,
상기 제어기 및 상기 NAND 기반 저장 매체는 솔리드 스테이트 드라이브에 포함되는, 시스템.
저장소를 제어하는 방법으로서,
제1 수의 레벨을 갖는 제1 셀 영역 및 상기 제1 수의 레벨과 상이한 제2 수의 레벨을 갖는 제2 영역을 포함하는 NAND 기반 저장 매체에 대한 액세스를 제어하는 단계;
사용자에 의해 구성가능한 용량 플레이스홀더에 대응하는 논리적 블록 어드레스 위치들을 결정하는 단계; 및
상기 논리적 블록 어드레스 위치들에 기반하여 런타임 시 상기 제1 셀 영역 및 상기 제2 셀 영역의 개개의 크기들을 조정하는 단계
를 포함하는, 방법.
제15항에 있어서,
커맨드에 대한 응답으로 상기 제1 셀 영역의 크기의 사용자 구성을 위한 특징을 인에이블링하는 단계를 더 포함하는, 방법.
제16항에 있어서,
상기 제1 셀 영역과 상기 제2 셀 영역 사이에서의 용량의 변환들의 관리를 위한 논리적 블록 어드레스들의 범위를 예비하는 단계를 더 포함하는, 방법.
제16항에 있어서,
상기 특징이 인에이블링될 때 상기 NAND 기반 저장 매체 상의 사용자 데이터를 보존하는 단계를 더 포함하는, 방법.
제18항에 있어서,
상기 제2 셀 영역의 블록을 상기 제1 셀 영역의 블록으로 변환하는 단계를 더 포함하는, 방법.
제19항에 있어서,
상기 제2 셀 영역으로부터의 데이터를 상기 제1 셀 영역의 변환된 블록 내로 이동시키는 단계를 더 포함하는, 방법.