KR20240005773A - 표시 장치, 전자 기기 - Google Patents

표시 장치, 전자 기기 Download PDF

Info

Publication number
KR20240005773A
KR20240005773A KR1020237040544A KR20237040544A KR20240005773A KR 20240005773 A KR20240005773 A KR 20240005773A KR 1020237040544 A KR1020237040544 A KR 1020237040544A KR 20237040544 A KR20237040544 A KR 20237040544A KR 20240005773 A KR20240005773 A KR 20240005773A
Authority
KR
South Korea
Prior art keywords
layer
unit
insulator
light
additionally
Prior art date
Application number
KR1020237040544A
Other languages
English (en)
Inventor
사토시 세오
노부하루 오사와
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20240005773A publication Critical patent/KR20240005773A/ko

Links

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10OLED displays
    • H10K59/12Active-matrix OLED [AMOLED] displays
    • H10K59/121Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09FDISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • GPHYSICS
    • G09EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09GARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/02Details
    • H05B33/06Electrode terminals
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00Electroluminescent light sources
    • H05B33/12Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14Carrier transporting layers
    • H10K50/15Hole transporting layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17Carrier injection layers
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30Devices specially adapted for multicolour light emission
    • H10K59/35Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8051Anodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/805Electrodes
    • H10K59/8052Cathodes
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80Constructional details
    • H10K59/875Arrangements for extracting light from the devices
    • H10K59/878Arrangements for extracting light from the devices comprising reflective means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301Details of OLEDs
    • H10K2102/351Thickness
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00Organic light-emitting devices
    • H10K50/10OLEDs or polymer light-emitting diodes [PLED]
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10KORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00

Abstract

편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공한다. 청색의 발광 디바이스와 녹색의 발광 디바이스를 포함하는 표시 장치로서, 청색의 발광 디바이스는 제 1 유닛, 제 2 유닛, 및 제 1 중간층을 포함하고, 제 1 유닛 및 제 2 유닛은 청색의 광을 사출한다. 제 1 중간층은 제 1 유닛과 제 2 유닛 사이에 끼워지고, 이들 중 한쪽에 전자를, 다른 쪽에 정공을 공급하고, 제 2 유닛은 제 1 발광성 재료를 포함하는 제 1 층을 포함하고, 제 1 층은 제 1 반사막에서 제 1 거리의 위치에 중심 평면을 가진다. 녹색의 발광 디바이스는 제 3 유닛, 제 4 유닛, 및 제 2 중간층을 포함하고, 제 3 유닛 및 제 4 유닛은 녹색의 광을 사출한다. 제 2 중간층은 제 3 유닛과 제 4 유닛 사이에 끼워지고, 이들 중 한쪽에 전자를, 다른 쪽에 정공을 공급하고, 제 4 유닛은 제 2 발광성 재료를 포함하는 제 2 층을 포함하고, 제 2 층은 제 2 반사막에서 제 2 거리의 위치에 중심 평면을 가지고, 제 2 거리는 제 1 거리보다 짧다.

Description

표시 장치, 전자 기기
본 발명의 일 형태는 표시 장치, 전자 기기, 또는 반도체 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태가 속하는 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 공정(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 그러므로, 본 명세서에서 개시하는 본 발명의 일 형태가 속하는 기술분야의 더 구체적인 예로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 들 수 있다.
유기 화합물을 사용한 일렉트로루미네선스(EL: Electroluminescence)를 이용하는 발광 디바이스(유기 EL 디바이스)의 실용화가 진행되고 있다. 이들 발광 디바이스의 기본적인 구성은 발광 재료를 포함하는 유기 화합물층(EL층)을 한 쌍의 전극 사이에 끼운 것이다. 이 소자에 전압을 인가하여 캐리어(정공 및 전자)를 주입하고, 상기 캐리어의 재결합 에너지를 이용함으로써 발광 재료로부터의 발광을 얻을 수 있다.
이러한 발광 디바이스는 자발광형이기 때문에, 디스플레이의 화소로서 사용하면 액정보다 시인성이 높고, 액정과 달리 백라이트가 불필요하다는 등의 장점이 있어 플랫 패널 디스플레이 소자로서 적합하다. 또한 이러한 발광 디바이스를 사용한 디스플레이는 얇고 가볍게 제작할 수 있다는 것도 큰 장점이다. 또한 응답 속도가 매우 빠르다는 것도 특징 중 하나이다.
또한 이들 발광 디바이스는 발광층을 2차원으로 연속하여 형성할 수 있기 때문에 면발광을 얻을 수 있다. 이것은 백열전구 또는 LED로 대표되는 점광원, 혹은 형광등으로 대표되는 선광원으로는 얻기 어려운 특색이기 때문에, 조명 등에 응용할 수 있는 면광원으로서의 이용 가치도 높다.
이와 같이 발광 디바이스를 사용한 디스플레이 또는 조명 장치는 다양한 전자 기기에 적합하지만, 특성이 더 양호한 발광 디바이스를 위하여 연구 개발이 진행되고 있다.
복수의 발광색을 포함하는 광을 발하는 발광 장치로서, 발광 장치는 제 1 발광 소자와 제 2 발광 소자를 포함하고, 제 1 발광 소자는 제 1 하부 전극과, 제 1 하부 전극 위의 제 1 발광층과, 제 1 발광층 위의 제 2 발광층과, 제 2 발광층 위의 상부 전극을 포함하고, 제 2 발광 소자는 제 2 하부 전극과, 제 2 하부 전극 위의 제 1 발광층과, 제 1 발광층 위의 제 2 발광층과, 제 2 발광층 위의 상부 전극을 포함하고, 제 1 발광층은 제 2 발광층보다 장파장 측에 발광 스펙트럼의 피크를 가지고, 제 1 하부 전극과 제 1 발광층의 거리는 제 2 하부 전극과 제 1 발광층의 거리보다 짧은 구성이 알려져 있다(특허문헌 1).
일본 공개특허공보 특개2016-85968호
본 발명의 일 형태는 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공하는 것을 과제 중 하나로 한다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 전자 기기를 제공하는 것을 과제 중 하나로 한다. 또는 신규 표시 장치, 신규 전자 기기, 또는 신규 반도체 장치를 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 이외의 과제는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재로부터 이들 이외의 과제를 추출할 수 있다.
(1) 본 발명의 일 형태는 제 1 발광 디바이스와 제 2 발광 디바이스를 가지는 표시 장치이다.
제 1 발광 디바이스는 제 1 반사막, 제 1 전극, 제 1 유닛, 제 2 유닛, 및 제 1 중간층을 포함한다.
제 1 유닛은 제 1 반사막과 제 1 전극 사이에 끼워지는 영역을 포함한다.
제 2 유닛은 제 1 반사막과 제 1 유닛 사이에 끼워지는 영역을 포함하고, 제 2 유닛은 제 1 유닛과 같은 색상의 광을 사출하는 기능을 가진다.
제 1 중간층은 제 1 유닛과 제 2 유닛 사이에 끼워지는 영역을 포함하고, 제 1 중간층은 제 2 유닛 및 제 1 유닛 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
제 2 유닛은 제 1 층을 포함하고, 제 1 층은 제 1 반사막에서 제 1 거리 DB1의 위치에 중심 평면을 가진다. 또한 제 1 층은 제 1 발광성 재료를 포함하고, 제 1 발광성 재료는 400nm 이상 480nm 미만인 범위에 발광 스펙트럼의 피크를 가진다. 또한, 본 명세서에 있어서, 평행하게 마주 보는 2개의 표면의 중심면을 중심 평면이라고 한다.
제 2 발광 디바이스는 제 2 반사막, 제 2 전극, 제 3 유닛, 제 4 유닛, 및 제 2 중간층을 포함한다.
제 3 유닛은 제 2 반사막과 제 2 전극 사이에 끼워지는 영역을 포함한다.
제 4 유닛은 제 2 반사막과 제 3 유닛 사이에 끼워지는 영역을 포함하고, 제 4 유닛은 제 3 유닛과 같은 색상의 광을 사출하는 기능을 가진다.
제 2 중간층은 제 4 유닛과 제 3 유닛 사이에 끼워지는 영역을 포함하고, 제 2 중간층은 제 4 유닛 및 제 3 유닛 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
제 4 유닛은 제 2 층을 포함하고, 제 2 층은 제 2 반사막에서 제 2 거리 DG1의 위치에 중심 평면을 가진다. 또한 제 2 층은 제 2 발광성 재료를 포함하고, 제 2 발광성 재료는 480nm 이상 600nm 미만인 범위에 발광 스펙트럼의 피크를 가진다. 또한 제 2 거리 DG1은 제 1 거리 DB1보다 짧다.
(2) 본 발명의 일 형태는 제 1 발광 디바이스가 제 3 전극을 포함하는 상기 표시 장치이다. 제 3 전극은 제 1 반사막과 제 2 유닛 사이에 끼워지는 영역을 포함하고, 제 3 전극은 투광성을 가진다.
또한 제 2 발광 디바이스는 제 4 전극을 포함하고, 제 4 전극은 제 3 전극과의 사이에 제 1 틈을 포함한다. 또한 제 4 전극은 제 2 반사막과 제 4 유닛 사이에 끼워지는 영역을 포함하고, 제 4 전극은 투광성을 가진다.
이로써 제 1 층을 제 1 반사막에서 멀리 배치함으로써 발광 효율의 저하를 억제할 수 있다. 또한 제 2 층을 제 2 반사막에서 멀리 배치하지 않음으로써, 재료를 낭비하지 않도록 할 수 있다. 또한 전류 밀도를 억제하면서 높은 효율로 청색의 광을 사출할 수 있다. 또한 전류 밀도를 억제하면서 높은 효율로 녹색의 광을 사출할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(3) 본 발명의 일 형태는 제 1 유닛이 제 3 층을 포함하는 상기 표시 장치이다.
제 3 층은 제 3 발광성 재료를 포함하고, 제 3 층은 제 1 반사막에서 제 3 거리 DB2의 위치에 중심 평면을 가진다.
또한 제 3 유닛은 제 4 층을 포함하고, 제 4 층은 제 4 발광성 재료를 포함하고, 제 4 층은 제 2 반사막에서 제 4 거리 DG2의 위치에 중심 평면을 가진다.
제 1 거리 DB1, 제 2 거리 DG1, 제 3 거리 DB2, 및 제 4 거리 DG2는 다음 수학식(1)을 충족시키는 관계에 있다.
[수학식 1]
이로써 제 1 층으로부터 사출되는 제 1 광은 제 3 층으로부터 사출되는 제 2 광과 서로를 강화시킬 수 있다. 또한 제 1 층으로부터 사출되는 제 1 광은 제 1 반사막에서 반사된 광과 서로를 강화시킬 수 있다. 또한 제 2 층으로부터 사출되는 제 3 광은 제 4 층으로부터 사출되는 제 4 광과 서로를 강화시킬 수 있다. 또한 제 2 층으로부터 사출되는 제 3 광은 제 2 반사막에서 반사된 광과 서로를 강화시킬 수 있다. 또한 발광 스펙트럼을 협선화할 수 있다. 또한 채도가 높은 색을 표시할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(4) 본 발명의 일 형태는 제 1 층이 제 1 두께 TB1을 가지고, 제 3 층이 제 3 두께 TB2를 가지고, 제 2 층이 제 2 두께 TG1을 가지고, 제 4 층이 제 4 두께 TG2를 가지는 상기 표시 장치이다. 그리고 제 1 두께 TB1, 제 3 두께 TB2, 제 2 두께 TG1, 및 제 4 두께 TG2는 다음 수학식을 충족시키는 관계에 있다.
[수학식 2]
이로써 제 3 층의 중심 평면에서 제 1 층의 중심 평면까지의 거리를 제 1 두께 TB1 및 제 3 두께 TB2를 사용하여 조정할 수 있다. 또한 제 4 층의 중심 평면에서 제 2 층의 중심 평면까지의 거리를 제 2 두께 TG1 및 제 4 두께 TG2를 사용하여 조정할 수 있다. 또한 사용하는 재료의 종류를 늘리지 않고 각 발광 스펙트럼에 따라 각각의 거리를 최적화할 수 있다. 또한 발광 스펙트럼을 협선화할 수 있다. 또한 채도가 높은 색을 표시할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(5) 본 발명의 일 형태는 제 3 층이 제 1 층과의 사이에 제 5 거리 DB3을 가지고, 제 4 층이 제 2 층과의 사이에 제 6 거리 DG3을 가지고, 제 6 거리 DG3은 제 5 거리 DB3의 0.9배 이상 1.1배 이하인 상기 표시 장치이다.
이로써 제 1 층과 제 3 층 사이와, 상기 제 2 층과 상기 제 4 층 사이에 동일한 구성의 층을 제공할 수 있다. 또한 동일한 구성의 층을 동일한 공정으로 형성할 수 있다. 또한 제작 공정을 간략화할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(6) 본 발명의 일 형태는 제 1 전극이 제 3 층과의 사이에 제 7 거리 DB4를 가지고, 제 2 전극이 제 4 층과의 사이에 제 8 거리 DG4를 가지고, 제 8 거리 DG4가 제 7 거리 DB4의 0.9배 이상 1.1배 이하인 상기 표시 장치이다.
이로써 제 1 전극과 제 3 층 사이와 제 2 전극 및 제 4 층 사이에 동일한 구성의 층을 제공할 수 있다. 또한 동일한 구성의 층을 동일한 공정으로 형성할 수 있다. 또한 제작 공정을 간략화할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(7) 본 발명의 일 형태는 제 3 발광 디바이스를 포함하는 상기 표시 장치이다.
제 3 발광 디바이스는 제 3 반사막, 제 5 전극, 제 5 유닛, 제 6 유닛, 및 제 3 중간층을 포함한다.
제 5 유닛은 제 3 반사막과 제 5 전극 사이에 끼워지는 영역을 포함한다.
제 6 유닛은 제 3 반사막과 제 5 유닛 사이에 끼워지는 영역을 포함하고, 제 6 유닛은 제 5 유닛과 같은 색상의 광을 사출하는 기능을 가진다.
제 3 중간층은 제 5 유닛과 제 6 유닛 사이에 끼워지는 영역을 포함하고, 제 3 중간층은 제 5 유닛 및 제 6 유닛 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
제 5 유닛은 제 5 층을 포함하고, 제 5 층은 제 3 반사막에서 제 9 거리 DR2의 위치에 중심 평면을 가진다. 또한 제 5 층은 제 5 발광성 재료를 포함한다.
제 6 유닛은 제 6 층을 포함하고, 제 6 층은 제 3 반사막에서 제 10 거리 DR1의 위치에 중심 평면을 가진다. 또한 제 6 층은 제 6 발광성 재료를 포함하고, 제 6 발광성 재료는 600nm 이상 740nm 미만인 범위에 발광 스펙트럼의 피크를 가진다.
제 1 거리 DB1, 제 2 거리 DG1, 제 3 거리 DB2, 제 4 거리 DG2, 제 9 거리 DR2, 및 제 10 거리 DR1은 다음 수학식을 충족시키는 관계에 있다.
[수학식 3]
이로써 제 6 층으로부터 사출되는 제 5 광은 제 5 층으로부터 사출되는 제 6 광과 서로를 강화시킬 수 있다. 또한 제 6 층으로부터 사출되는 제 5 광은 제 3 반사막에서 반사된 광과 서로를 강화시킬 수 있다. 또한 발광 스펙트럼을 협선화할 수 있다. 또한 채도가 높은 색을 표시할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(8) 본 발명의 일 형태는 제 1 중간층이 제 1 전자 억셉터성을 가지는 물질과, 제 1 정공 수송성을 가지는 재료를 포함하고, 제 1 중간층의 전기 저항률이 1×102[Ω·cm] 이상 1×108[Ω·cm] 이하인 상기 표시 장치이다.
또한 제 2 중간층은 제 1 중간층과의 사이에 제 2 틈을 포함하고, 제 2 틈은 제 1 틈과 중첩되고, 제 2 중간층은 제 1 억셉터성을 가지는 물질과 제 1 정공 수송성을 가지는 재료를 포함한다.
이로써 제 2 중간층과 제 1 중간층 사이를 흐르는 전류를 억제할 수 있다. 또한 제 2 발광 디바이스와 제 1 발광 디바이스 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
(9) 본 발명의 일 형태는 제 1 기능층과, 제 2 기능층과, 표시 영역을 포함하는 상기 표시 장치이다.
제 1 기능층은 구동 회로를 포함하고, 구동 회로는 제 1 화상 신호 및 제 2 화상 신호를 생성한다.
제 2 기능층은 제 1 기능층과 중첩되고, 제 2 기능층은 제 1 화소 회로 및 제 2 화소 회로를 포함한다. 제 1 화소 회로에는 제 1 화상 신호가 공급되고, 제 2 화소 회로에는 제 2 화상 신호가 공급된다.
표시 영역은 화소 세트를 가지고, 화소 세트는 제 1 화소 및 제 2 화소를 포함한다. 제 1 화소는 제 1 발광 디바이스 및 제 1 화소 회로를 가지고, 제 1 발광 디바이스는 제 1 화소 회로에 전기적으로 접속된다. 또한 제 2 화소는 제 2 발광 디바이스 및 제 2 화소 회로를 가지고, 제 2 발광 디바이스는 제 2 화소 회로에 전기적으로 접속된다.
(10) 본 발명의 일 형태는 연산부와 상기 표시 장치를 포함하는 전자 기기이다. 연산부는 화상 정보를 생성하고, 표시 장치는 화상 정보를 표시한다.
(11) 본 발명의 일 형태는 연산부와 상기 표시 장치를 포함하는 전자 기기이다. 또한 제 1 기능층이 상기 연산부를 포함하고, 연산부는 화상 정보를 생성하고, 표시 장치는 화상 정보를 표시한다.
본 발명의 일 형태에 의하여 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다. 또는 편의성, 유용성, 또는 신뢰성이 우수한 신규 전자 기기를 제공할 수 있다. 또는 신규 표시 장치, 신규 전자 기기, 또는 신규 반도체 장치를 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재로부터 저절로 명백해지는 것이며, 명세서, 도면, 청구항 등의 기재로부터 이들 외의 효과를 추출할 수 있다.
도 1은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 2는 실시형태에 따른 발광 디바이스의 구성을 설명하는 도면이다.
도 3은 실시형태에 따른 발광 디바이스의 구성을 설명하는 도면이다.
도 4는 실시형태에 따른 발광 디바이스의 구성을 설명하는 도면이다.
도 5는 실시형태에 따른 발광 디바이스의 구성을 설명하는 도면이다.
도 6의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 7은 실시형태에 따른 표시 패널의 화소를 설명하는 회로도이다.
도 8의 (A) 및 (B)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 9의 (A) 내지 (C)는 실시형태에 따른 표시 패널의 구성을 설명하는 도면이다.
도 10은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 11은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 12는 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 13은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 14의 (A) 및 (B)는 실시형태에 따른 표시 장치의 화소를 설명하는 회로도이다.
도 15는 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 16의 (A)는 보정 방법에 관한 흐름도이고, 도 16의 (B)는 보정 방법을 설명하는 모식도이다.
도 17은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 18은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 19는 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 20은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 21은 실시형태에 따른 표시 장치의 구성을 설명하는 도면이다.
도 22의 (A) 내지 (C)는 실시형태에 따른 트랜지스터의 구성을 설명하는 도면이다.
도 23의 (A) 내지 (C)는 실시형태에 따른 금속 산화물을 설명하는 도면이다.
도 24의 (A) 내지 (D)는 실시형태에 따른 전자 기기를 설명하는 도면이다.
도 25의 (A) 및 (B)는 실시형태에 따른 전자 기기를 설명하는 도면이다.
도 26은 실시예에 따른 본 발명의 일 형태의 표시 장치에 사용할 수 있는 발광 디바이스의 구성을 설명하는 도면이다.
도 27은 실시예에 따른 발광 디바이스의 전류 밀도-휘도 특성을 설명하는 도면이다.
도 28은 실시예에 따른 발광 디바이스의 휘도-전류 효율 특성을 설명하는 도면이다.
도 29는 실시예에 따른 발광 디바이스의 전압-휘도 특성을 설명하는 도면이다.
도 30은 실시예에 따른 발광 디바이스의 전압-전류 특성을 설명하는 도면이다.
도 31은 실시예에 따른 발광 스펙트럼을 설명하는 도면이다.
도 32는 실시예에 따른 발광 디바이스의 전류 밀도-휘도 특성을 설명하는 도면이다.
도 33은 실시예에 따른 발광 디바이스의 휘도-전류 효율 특성을 설명하는 도면이다.
도 34는 실시예에 따른 발광 디바이스의 전압-휘도 특성을 설명하는 도면이다.
도 35는 실시예에 따른 발광 디바이스의 전압-전류 특성을 설명하는 도면이다.
도 36은 실시예에 따른 발광 디바이스의 휘도-블루 인덱스 특성을 설명하는 도면이다.
도 37은 실시예에 따른 발광 디바이스의 발광 스펙트럼을 설명하는 도면이다.
본 발명의 일 형태의 표시 장치는 청색의 발광 디바이스와 녹색의 발광 디바이스를 포함한다. 청색의 발광 디바이스는 제 1 유닛, 제 2 유닛, 및 제 1 중간층을 포함하고, 제 1 유닛 및 제 2 유닛은 청색의 광을 사출하는 기능을 가지고, 제 1 중간층은 제 1 유닛과 제 2 유닛 사이에 끼워지고, 이들 중 한쪽에 전자를, 다른 쪽에 정공을 공급하고, 제 2 유닛은 제 1 발광성 재료를 포함하는 제 1 층을 포함하고, 제 1 층은 제 1 반사막에서 제 1 거리의 위치에 중심 평면을 가진다. 녹색의 발광 디바이스는 제 3 유닛, 제 4 유닛, 및 제 2 중간층을 포함하고, 제 3 유닛 및 제 4 유닛은 녹색의 광을 사출하는 기능을 가지고, 제 2 중간층은 제 3 유닛과 제 4 유닛 사이에 끼워지고, 이들 중 한쪽에 전자를, 다른 쪽에 정공을 공급하고, 제 4 유닛은 제 2 발광성 재료를 포함하는 제 2 층을 포함하고, 제 2 층은 제 2 반사막에서 제 2 거리의 위치에 중심 평면을 가지고, 제 2 거리는 제 1 거리보다 짧다.
이로써 제 1 층을 제 1 반사막에서 멀리 배치하여 제 1 층에 발생하는 여기자와 제 1 반사막의 상호 작용을 억제할 수 있다. 또한 상호 작용에 기인하는 발광 효율의 저하를 억제할 수 있다. 또한 제 2 층을 제 2 반사막에서 멀리 배치하지 않음으로써, 재료의 사용량을 억제할 수 있다. 또한 재료의 사용량이 억제되어 재료를 낭비하지 않는다. 또한 전류 밀도를 억제하면서 높은 효율로 청색의 광을 사출할 수 있다. 또한 전류 밀도를 억제하면서 높은 효율로 녹색의 광을 사출할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
실시형태에 대해서 도면을 사용하여 자세히 설명한다. 다만, 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 쉽게 이해할 수 있다. 따라서 본 발명은 이하에 나타내는 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복 설명은 생략한다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태의 표시 장치(700)의 구성에 대하여 도 1 내지 도 4를 참조하면서 설명한다.
도 1은 본 발명의 일 형태의 표시 장치의 구성을 설명하는 단면도이다.
도 2는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 발광 디바이스의 구성을 설명하는 단면도이다.
도 3은 본 발명의 일 형태의 표시 장치에 사용할 수 있는 발광 디바이스의 구성을 설명하는 단면도이다.
도 4는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 발광 디바이스의 구성을 설명하는 단면도이다.
<표시 장치의 구성예 1>
본 실시형태에서 설명하는 표시 장치(700)는 발광 디바이스(550B(i, j))와 발광 디바이스(550G(i, j))를 포함한다(도 1 참조).
<발광 디바이스(550B(i, j))의 구성예 1>
발광 디바이스(550B(i, j))는 반사막(REFB(i, j)), 전극(552B(i, j)), 유닛(103B2(i, j)), 유닛(103B(i, j)), 및 중간층(106B(i, j))을 포함한다(도 2 참조).
유닛(103B2(i, j))은 반사막(REFB(i, j))과 전극(552B(i, j)) 사이에 끼워지는 영역을 포함하고, 유닛(103B(i, j))은 반사막(REFB(i, j))과 유닛(103B2(i, j)) 사이에 끼워지는 영역을 포함한다. 또한 유닛(103B(i, j))은 유닛(103B2(i, j))과 같은 색상의 광을 사출하는 기능을 가진다.
<<중간층(106B(i, j))의 구성예 1>>
중간층(106B(i, j))은 유닛(103B2(i, j))과 유닛(103B(i, j)) 사이에 끼워지는 영역을 포함하고, 중간층(106B(i, j))은 유닛(103B2(i, j)) 및 유닛(103B(i, j)) 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
<<유닛(103B(i, j))의 구성예 1>>
유닛(103B(i, j))은 층(111B(i, j))을 포함하고, 층(111B(i, j))은 반사막(REFB(i, j))에서 거리 DB1의 위치에 중심 평면을 가진다. 또한 거리 DB1은 층(111B(i, j))의 중심 평면과, 반사막(REFB(i, j))의 표면 또는 표면 근방 사이의 거리라고 환언하여도 좋다. 또한 반사막(REFB(i, j))의 표면 근방이란, 반사막(REFB(i, j))의 표층부에서 5nm 이하, 바람직하게는 3nm 이하, 더 바람직하게는 1nm 이하인 영역을 포함한다.
층(111B(i, j))은 발광성 재료 EMB를 포함하고, 발광성 재료 EMB는 파장 400nm 이상 파장 480nm 미만인 범위에 발광 스펙트럼의 피크를 가진다.
<발광 디바이스(550G(i, j))의 구성예 1>
발광 디바이스(550G(i, j))는 반사막(REFG(i, j)), 전극(552G(i, j)), 유닛(103G2(i, j)), 유닛(103G(i, j)), 및 중간층(106G(i, j))을 포함한다(도 3 참조).
유닛(103G2(i, j))은 반사막(REFG(i, j))과 전극(552G(i, j)) 사이에 끼워지는 영역을 포함하고, 유닛(103G(i, j))은 반사막(REFG(i, j))과 유닛(103G2(i, j)) 사이에 끼워지는 영역을 포함하고, 유닛(103G(i, j))은 유닛(103G2(i, j))과 같은 색상의 광을 사출하는 기능을 가진다.
<<중간층(106G(i, j))의 구성예 1>>
중간층(106G(i, j))은 유닛(103G2(i, j))과 유닛(103G(i, j)) 사이에 끼워지는 영역을 포함하고, 중간층(106G(i, j))은 유닛(103G2(i, j)) 및 유닛(103G(i, j)) 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
<<유닛(103G(i, j))의 구성예 1>>
유닛(103G(i, j))은 층(111G(i, j))을 포함하고, 층(111G(i, j))은 반사막(REFG(i, j))에서 거리 DG1의 위치에 중심 평면을 가진다.
층(111G(i, j))은 발광성 재료 EMG를 포함하고, 발광성 재료 EMG는 파장 480nm 이상 파장 600nm 미만인 범위에 발광 스펙트럼의 피크를 가진다. 또한 거리 DG1은 거리 DB1보다 짧다(도 1 내지 도 3 참조).
<발광 디바이스(550B(i, j))의 구성예 2>
발광 디바이스(550B(i, j))는 전극(551B(i, j))을 포함한다. 전극(551B(i, j))은 반사막(REFB(i, j))과 유닛(103B(i, j)) 사이에 끼워지는 영역을 포함한다. 또한 전극(551B(i, j))은 투광성을 가진다(도 2 참조).
<발광 디바이스(550G(i, j))의 구성예 2>
발광 디바이스(550G(i, j))는 전극(551G(i, j))을 포함하고, 전극(551G(i, j))은 전극(551B(i, j)) 사이에 틈(551GB(i, j))을 포함한다(도 1 참조). 전극(551G(i, j))은 반사막(REFG(i, j))과 유닛(103G(i, j)) 사이에 끼워지는 영역을 포함한다. 또한 전극(551G(i, j))은 투광성을 가진다(도 3 참조).
이로써 층(111B(i, j))을 반사막(REFB(i, j))에서 멀리 배치하여 층(111B(i, j))에 발생하는 여기자와 반사막(REFB(i, j))의 상호 작용을 억제할 수 있다. 또한 상호 작용에 기인하는 발광 효율의 저하를 억제할 수 있다. 또한 층(111G(i, j))을 반사막(REFG(i, j))에서 멀리 배치하지 않음으로써 재료의 사용량을 억제할 수 있다. 또한 재료의 사용량이 억제되어 재료를 낭비하지 않는다. 또한 전류 밀도를 억제하면서 높은 효율로 청색의 광을 사출할 수 있다. 또한 전류 밀도를 억제하면서 높은 효율로 녹색의 광을 사출할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
<<유닛(103B2(i, j))의 구성예 2>>
유닛(103B2(i, j))은 층(111B2(i, j))을 포함한다(도 2 참조).
층(111B2(i, j))은 발광성 재료 EMB2를 포함하고, 층(111B2(i, j))은 반사막(REFB(i, j))에서 거리 DB2의 위치에 중심 평면을 가진다. 또한 거리 DB2는 층(111B2(i, j))의 중심 평면과, 반사막(REFB(i, j))의 표면 또는 표면 근방 사이의 거리라고 환언하여도 좋다. 또한 반사막(REFB(i, j))의 표면 근방이란, 반사막(REFB(i, j))의 표층부에서 5nm 이하, 바람직하게는 3nm 이하, 더 바람직하게는 1nm 이하인 영역을 포함한다.
<<유닛(103G2(i, j))의 구성예 2>>
유닛(103G2(i, j))은 층(111G2(i, j))을 포함한다(도 3 참조).
층(111G2(i, j))은 발광성 재료 EMG2를 포함하고, 층(111G2(i, j))은 반사막(REFG(i, j))에서 거리 DG2의 위치에 중심 평면을 가진다.
또한 거리 DB1, 거리 DB2, 거리 DG1, 및 거리 DG2는 다음 수학식을 충족시키는 관계에 있다. 또한 예를 들어 DB1/(DB2-DB1)의 값을 1.5로 할 수 있다. 또한 예를 들어 DG1/(DG2-DG1)의 값을 0.5로 할 수 있다. 또한 DB1/(DB2-DB1)과 DG1/(DG2-DG1)의 차이는 0.1 이상 1.5 이하인 것이 바람직하고, 0.5 이상 1.5 이하인 것이 더 바람직하고, 또는 0.5 이상 1 이하인 것이 더 바람직하다.
[수학식 4]
이로써 층(111B(i, j))으로부터 사출되는 광 ELB1은 층(111B2(i, j))으로부터 사출되는 광 ELB2와 서로를 강화시킬 수 있다. 또한 층(111B(i, j))으로부터 사출되는 광 ELB1은 반사막(REFB(i, j))에서 반사된 광과 서로를 강화시킬 수 있다. 또한 층(111G(i, j))으로부터 사출되는 광 ELG1은 층(111G2(i, j))으로부터 사출되는 광 ELG2와 서로를 강화시킬 수 있다. 또한 층(111G(i, j))으로부터 사출되는 광 ELG1은 반사막(REFG(i, j))에서 반사된 광과 서로를 강화시킬 수 있다. 또한 발광 스펙트럼을 협선화할 수 있다. 또한 채도가 높은 색을 표시할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
<<층(111B(i, j))의 구성예>>
층(111B(i, j))은 두께 TB1을 가지고, 층(111B2(i, j))은 두께 TB2를 가지고, 층(111G(i, j))은 두께 TG1을 가지고, 층(111G2(i, j))은 두께 TG2를 가진다(도 2 및 도 3 참조).
두께 TB1, 두께 TB2, 두께 TG1 및 두께 TG2는 다음 수학식을 충족시키는 관계에 있다.
[수학식 5]
이로써 층(111B2(i, j))의 중심 평면에서 층(111B(i, j))의 중심 평면까지의 거리를, 두께 TB1 및 두께 TB2를 사용하여 조정할 수 있다. 또한 층(111G2(i, j))의 중심 평면에서 층(111G(i, j))의 중심 평면까지의 거리를, 두께 TG1 및 두께 TG2를 사용하여 조정할 수 있다. 또한 사용하는 재료의 종류를 늘리지 않고 각 발광 스펙트럼에 따라 각각의 거리를 최적화할 수 있다. 또한 발광 스펙트럼을 협선화할 수 있다. 또한 채도가 높은 색을 표시할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
<표시 장치의 구성예 2>
또한 본 실시형태에서 설명하는 표시 장치(700)가 포함하는 발광 디바이스(550B(i, j))는 층(111B2(i, j))과 층(111B(i, j)) 사이에 층(113B(i, j)), 층(105B2(i, j)), 중간층(106B(i, j)), 및 층(112B2(i, j))을 포함한다. 그리고 층(111B2(i, j))은 층(111B(i, j))과의 사이에 거리 DB3을 가진다(도 2 참조). 또한 거리 DB3은 층(111B(i, j))의 층(111B2(i, j)) 측의 표면 또는 표면 근방과, 층(111B2(i, j))의 층(111B(i, j)) 측의 표면 또는 표면 근방 사이의 거리라고 환언하여도 좋다. 또한 층(111B(i, j))의 표면 근방이란, 층(111B(i, j))의 표층부에서 5nm 이하, 바람직하게는 3nm 이하, 더 바람직하게는 1nm 이하인 영역을 포함한다. 또한 층(111B2(i, j))의 표면 근방이란, 층(111B2(i, j))의 표층부에서 5nm 이하, 바람직하게는 3nm 이하, 더 바람직하게는 1nm 이하인 영역을 포함한다.
또한 발광 디바이스(550G(i, j))는 층(111G2(i, j))과 층(111G(i, j)) 사이에 층(113G(i, j)), 층(105G2(i, j)), 중간층(106G(i, j)), 및 층(112G2(i, j))을 포함한다. 그리고 층(111G2(i, j))은 층(111G(i, j))과의 사이에 거리 DG3을 가진다(도 3 참조).
또한 거리 DG3은 거리 DB3의 0.9배 이상 1.1배 이하이다.
따라서 예를 들어 층(113B(i, j)) 및 층(113G(i, j))을 동일한 공정으로 형성할 수 있다. 또한 층(105B2(i, j)) 및 층(105G2(i, j))을 동일한 공정으로 형성할 수 있다. 또한 중간층(106B(i, j)) 및 중간층(106G(i, j))을 동일한 공정으로 형성할 수 있다. 또한 층(112B2(i, j)) 및 층(112G2(i, j))을 동일한 공정으로 형성할 수 있다.
이로써 층(111B(i, j))과 층(111B2(i, j)) 사이와 층(111G(i, j))과 층(111G2(i, j)) 사이에 동일한 구성의 층을 제공할 수 있다. 또한 동일한 구성의 층을 동일한 공정으로 형성할 수 있다. 또한 제작 공정을 간략화할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
<표시 장치의 구성예 3>
또한 본 실시형태에서 설명하는 표시 장치(700)가 포함하는 발광 디바이스(550B(i, j))는 전극(552B(i, j))과 층(111B2(i, j)) 사이에 층(113B2(i, j)) 및 층(105B(i, j))을 포함한다. 그리고 전극(552B(i, j))은 층(111B2(i, j))과의 사이에 거리 DB4를 가진다(도 2 참조). 또한 거리 DB4는 층(111B2(i, j))의 전극(552B(i, j)) 측의 표면 또는 표면 근방과, 전극(552B(i, j))의 층(111B2(i, j)) 측의 표면 또는 표면 근방 사이의 거리라고 환언하여도 좋다. 또한 층(111B2(i, j))의 표면 근방이란, 층(111B2(i, j))의 표층부에서 5nm 이하, 바람직하게는 3nm 이하, 더 바람직하게는 1nm 이하인 영역을 포함한다. 또한 전극(552B(i, j))의 표면 근방이란, 전극(552B(i, j))의 표층부에서 5nm 이하, 바람직하게는 3nm 이하, 더 바람직하게는 1nm 이하인 영역을 포함한다.
또한 발광 디바이스(550G(i, j))는 전극(552G(i, j))과 층(111G2(i, j)) 사이에 층(113G2(i, j)) 및 층(105G(i, j))을 포함한다. 그리고 전극(552G(i, j))은 층(111G2(i, j))과의 사이에 거리 DG4를 가진다(도 3 참조).
또한 거리 DG4는 거리 DB4의 0.9배 이상 1.1배 이하이다.
따라서 예를 들어 층(113B2(i, j)) 및 층(113G2(i, j))을 동일한 공정으로 형성할 수 있다. 또한 층(105B(i, j)) 및 층(105G(i, j))을 동일한 공정으로 형성할 수 있다.
이로써 전극(552B(i, j))과 층(111B2(i, j)) 사이와 전극(552G(i, j))과 층(111G2(i, j)) 사이에 동일한 구성의 층을 제공할 수 있다. 또한 동일한 구성의 층을 동일한 공정으로 형성할 수 있다. 또한 제작 공정을 간략화할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
<표시 장치의 구성예 4>
또한 본 실시형태에서 설명하는 표시 장치(700)는 발광 디바이스(550R(i, j))를 포함한다(도 1 참조).
<발광 디바이스(550R(i, j))의 구성예>
발광 디바이스(550R(i, j))는 반사막(REFR(i, j)), 전극(552R(i, j)), 유닛(103R2(i, j)), 유닛(103R(i, j)), 및 중간층(106R(i, j))을 포함한다(도 4 참조).
유닛(103R2(i, j))은 반사막(REFR(i, j))과 전극(552R(i, j)) 사이에 끼워지는 영역을 포함하고, 유닛(103R(i, j))은 반사막(REFR(i, j))과 유닛(103R2(i, j)) 사이에 끼워지는 영역을 포함하고, 유닛(103R(i, j))은 유닛(103R2(i, j))과 같은 색상의 광을 사출하는 기능을 가진다.
<<중간층(106R(i, j))의 구성예>>
중간층(106R(i, j))은 유닛(103R2(i, j))과 유닛(103R(i, j)) 사이에 끼워지는 영역을 포함하고, 중간층(106R(i, j))은 유닛(103R2(i, j)) 및 유닛(103R(i, j)) 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
<<유닛(103R2(i, j))의 구성예>>
유닛(103R2(i, j))은 층(111R2(i, j))을 포함하고, 층(111R2(i, j))은 반사막(REFR(i, j))에서 거리 DR2의 위치에 중심 평면을 가진다. 또한 층(111R2(i, j))은 발광성 재료 EMR2를 포함한다.
유닛(103R(i, j))은 층(111R(i, j))을 포함하고, 층(111R(i, j))은 반사막(REFR(i, j))에서 거리 DR1의 위치에 중심 평면을 가진다.
층(111R(i, j))은 발광성 재료 EMR를 포함하고, 발광성 재료 EMR는 파장 600nm 이상 파장 740nm 미만인 범위에 발광 스펙트럼의 피크를 가진다.
또한 거리 DR1, 거리 DR2, 거리 DB1, 거리 DB2, 거리 DG1, 및 거리 DG2는 다음 수학식을 충족시키는 관계에 있다(도 2 내지 도 4 참조).
[수학식 6]
이로써 층(111R(i, j))으로부터 사출되는 광 ELR1은 층(111R2(i, j))으로부터 사출되는 광 ELR2와 서로를 강화시킬 수 있다. 또한 층(111R(i, j))으로부터 사출되는 광 ELR1은 반사막(REFR(i, j))에서 반사된 광과 서로를 강화시킬 수 있다. 또한 발광 스펙트럼을 협선화할 수 있다. 또한 채도가 높은 색을 표시할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
<<중간층(106B(i, j))의 구성예 2>>
중간층(106B(i, j))은 억셉터성을 가지는 물질 AM과, 정공 수송성을 가지는 재료 HTM을 포함한다.
중간층(106B(i, j))의 전기 저항률은 1×102[Ω·cm] 이상 1×108[Ω·cm] 이하이다.
<<중간층(106G(i, j))의 구성예 2>>
중간층(106G(i, j))은 중간층(106B(i, j)) 사이에 틈(106GB(i, j))을 포함하고, 틈(106GB(i, j))은 틈(551GB(i, j))과 중첩된다(도 1 참조).
중간층(106G(i, j))은 억셉터성을 가지는 물질 AM과, 정공 수송성을 가지는 재료 HTM을 포함한다.
이로써 중간층(106G(i, j))과 중간층(106B(i, j)) 사이를 흐르는 전류를 억제할 수 있다. 또한 발광 디바이스(550G(i, j))과 발광 디바이스(550B(i, j)) 사이에 발생하는 크로스토크 현상을 억제할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는 본 발명의 일 형태의 표시 장치에 적용할 수 있는 발광 디바이스(550X(i, j))의 구성에 대하여 도 5를 참조하면서 설명한다.
도 5는 본 발명의 일 형태의 발광 디바이스의 구성을 설명하는 단면도이다.
또한 본 실시형태에 있어서 설명하는 발광 디바이스(550X(i, j))의 구성을 발광 디바이스(550B(i, j))에 적용할 수 있다. 구체적으로는 발광 디바이스(550X(i, j))의 설명에 사용하는 부호의 'X'를 'B'로 바꿔 읽음으로써, 발광 디바이스(550B(i, j))의 설명에 원용할 수 있다. 마찬가지로 발광 디바이스(550X(i, j))를 구성하는 요소에 부여된 부호의 'X'를 'B'로 적절히 바꿔 읽을 수 있다.
또한 본 실시형태에 있어서 설명하는 발광 디바이스(550X(i, j))의 구성을 발광 디바이스(550G(i, j))에 적용할 수 있다. 구체적으로는 발광 디바이스(550X(i, j))의 설명에 사용하는 부호의 'X'를 'G'로 바꿔 읽음으로써, 발광 디바이스(550G(i, j))의 설명에 원용할 수 있다. 마찬가지로 발광 디바이스(550X(i, j))를 구성하는 요소에 부여된 부호의 'X'를 'G'로 적절히 바꿔 읽을 수 있다.
또한 본 실시형태에 있어서 설명하는 발광 디바이스(550X(i, j))의 구성을 발광 디바이스(550R(i, j))에 적용할 수 있다. 구체적으로는 발광 디바이스(550X(i, j))의 설명에 사용하는 부호의 'X'를 'R'로 바꿔 읽음으로써, 발광 디바이스(550G(i, j))의 설명에 원용할 수 있다. 마찬가지로 발광 디바이스(550X(i, j))를 구성하는 요소에 부여된 부호의 'X'를 'R'로 적절히 바꿔 읽을 수 있다.
<발광 디바이스(550X(i, j))의 구성예 1>
발광 디바이스(550X(i, j))는 반사막(REFX(i, j))과, 전극(551X(i, j))과, 전극(552X(i, j))과, 유닛(103X(i, j))과, 유닛(103X2(i, j))과, 중간층(106X(i, j))을 포함한다.
전극(552X(i, j))은 전극(551X(i, j))과 중첩된다. 또한 유닛(103X(i, j))은 전극(552X(i, j))과 전극(551X(i, j)) 사이에 끼워지고, 유닛(103X2(i, j))은 전극(552X(i, j))과 유닛(103X(i, j)) 사이에 끼워지고, 중간층(106X(i, j))은 유닛(103X2(i, j))과 유닛(103X(i, j)) 사이에 끼워지는 영역을 가진다.
또한 유닛(103X(i, j))은 광(ELX1)을 사출하는 기능을 가지고, 유닛(103X2(i, j))은 광(ELX2)을 사출하는 기능을 가진다.
환언하면 발광 디바이스(550X(i, j))는 적층된 복수의 유닛을 전극(551X(i, j))과 전극(552X(i, j)) 사이에 가진다. 또한 적층된 복수의 유닛의 개수는 2개에 한정되지 않고, 3개 이상의 유닛을 적층할 수 있다. 또한 전극(551X(i, j))과 전극(552X(i, j)) 사이에 끼워진 적층된 복수의 유닛과, 복수의 유닛 사이에 끼워진 중간층(106X(i, j))을 가지는 구성을 적층형 발광 디바이스 또는 탠덤형 발광 디바이스라고 하는 경우가 있다. 이에 의하여 전류 밀도를 낮게 유지하면서 고휘도 발광을 얻을 수 있다. 또는 신뢰성을 향상시킬 수 있다. 또는 동일한 휘도로 비교하였을 때 구동 전압을 저감시킬 수 있다. 또는 소비 전력을 억제할 수 있다.
<<유닛(103X(i, j))의 구성예>>
유닛(103X(i, j))은 단층 구조 또는 적층 구조를 가진다. 예를 들어 유닛(103X(i, j))은 층(111X(i, j)), 층(112X(i, j)), 및 층(113X(i, j))을 가진다(도 5 참조). 유닛(103X(i, j))은 광(ELX1)을 사출하는 기능을 가진다.
층(111X(i, j))은 층(112X(i, j))과 층(113X(i, j)) 사이에 끼워지는 영역을 가지고, 층(112X(i, j))은 전극(551X(i, j))과 층(111X(i, j)) 사이에 끼워지는 영역을 가지고, 층(113X(i, j))은 전극(552X(i, j))과 층(111X(i, j)) 사이에 끼워지는 영역을 가진다.
예를 들어 발광층, 정공 수송층, 전자 수송층, 캐리어 차단층 등의 기능층에서 선택한 층을 유닛(103X(i, j))에 사용할 수 있다. 또한 정공 주입층, 전자 주입층, 여기자 차단층, 및 전하 발생층 등의 기능층에서 선택한 층을 유닛(103X(i, j))에 사용할 수 있다.
<<층(112X(i, j))의 구성예>>
예를 들어 정공 수송성을 가지는 재료를 층(112X(i, j))에 사용할 수 있다. 또한 층(112X(i, j))을 정공 수송층이라고 할 수 있다. 또한 층(111X(i, j))에 포함되는 발광성 재료보다 밴드 갭이 큰 재료를 층(112X(i, j))에 사용하는 구성이 바람직하다. 이로써 층(111X(i, j))에서 생기는 여기자로부터 층(112X(i, j))으로의 에너지 이동을 억제할 수 있다.
[정공 수송성을 가지는 재료]
정공 이동도가 1×10-6cm2/Vs 이상인 재료를 정공 수송성을 가지는 재료에 적합하게 사용할 수 있다.
예를 들어 정공 수송성을 가지는 재료에 아민 화합물 또는 π전자 과잉형 헤테로 방향족 고리 골격을 가지는 유기 화합물을 사용할 수 있다. 구체적으로는 방향족 아민 골격을 가지는 화합물, 카바졸 골격을 가지는 화합물, 싸이오펜 골격을 가지는 화합물, 퓨란 골격을 가지는 화합물 등을 사용할 수 있다. 특히, 방향족 아민 골격을 가지는 화합물 또는 카바졸 골격을 가지는 화합물은 신뢰성이 양호하고 정공 수송성이 높아 구동 전압 저감에도 기여하기 때문에 바람직하다.
방향족 아민 골격을 가지는 화합물로서는 예를 들어 4,4'-비스[N-(1-나프틸)-N-페닐아미노]바이페닐(약칭: NPB), N,N'-비스(3-메틸페닐)-N,N'-다이페닐-[1,1'-바이페닐]-4,4'-다이아민(약칭: TPD), 4,4'-비스[N-(스파이로-9,9'-바이플루오렌-2-일)-N-페닐아미노]바이페닐(약칭: BSPB), 4-페닐-4'-(9-페닐플루오렌-9-일)트라이페닐아민(약칭: BPAFLP), 4-페닐-3'-(9-페닐플루오렌-9-일)트라이페닐아민(약칭: mBPAFLP), 4-페닐-4'-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBA1BP), 4,4'-다이페닐-4''-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBBi1BP), 4-(1-나프틸)-4'-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBANB), 4,4'-다이(1-나프틸)-4''-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBNBB), 9,9-다이메틸-N-페닐-N-[4-(9-페닐-9H-카바졸-3-일)페닐]플루오렌-2-아민(약칭: PCBAF), N-페닐-N-[4-(9-페닐-9H-카바졸-3-일)페닐]스파이로-9,9'-바이플루오렌-2-아민(약칭: PCBASF) 등을 사용할 수 있다.
카바졸 골격을 가지는 화합물로서는 예를 들어 1,3-비스(N-카바졸릴)벤젠(약칭: mCP), 4,4'-다이(N-카바졸릴)바이페닐(약칭: CBP), 3,6-비스(3,5-다이페닐페닐)-9-페닐카바졸(약칭: CzTP), 3,3'-비스(9-페닐-9H-카바졸)(약칭: PCCP) 등을 사용할 수 있다.
싸이오펜 골격을 가지는 화합물로서는 예를 들어 4,4',4''-(벤젠-1,3,5-트라이일)트라이(다이벤조싸이오펜)(약칭: DBT3P-II), 2,8-다이페닐-4-[4-(9-페닐-9H-플루오렌-9-일)페닐]다이벤조싸이오펜(약칭: DBTFLP-III), 4-[4-(9-페닐-9H-플루오렌-9-일)페닐]-6-페닐다이벤조싸이오펜(약칭: DBTFLP-IV) 등을 사용할 수 있다.
퓨란 골격을 가지는 화합물로서는 예를 들어 4,4',4''-(벤젠-1,3,5-트라이일)트라이(다이벤조퓨란)(약칭: DBF3P-II), 4-{3-[3-(9-페닐-9H-플루오렌-9-일)페닐]페닐}다이벤조퓨란(약칭: mmDBFFLBi-II) 등을 사용할 수 있다.
<<층(113X(i, j))의 구성예>>
예를 들어 전자 수송성을 가지는 재료, 안트라센 골격을 가지는 재료, 및 혼합 재료 등을 층(113X(i, j))에 사용할 수 있다. 또한 층(113X(i, j))을 전자 수송층이라고 할 수 있다. 또한 층(111X(i, j))에 포함되는 발광성 재료보다 밴드 갭이 큰 재료를 층(113X(i, j))에 사용하는 구성이 바람직하다. 이로써 층(111X(i, j))에서 생기는 여기자로부터 층(113X(i, j))으로의 에너지 이동을 억제할 수 있다.
[전자 수송성을 가지는 재료]
예를 들어, 금속 착체 또는 π전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물을 전자 수송성을 가지는 재료에 사용할 수 있다.
전계 강도[V/cm]의 제곱근이 600인 조건에서 전자 이동도가 1×10-7cm2/Vs 이상 5×10-5cm2/Vs 이하인 재료를 전자 수송성을 가지는 재료에 적합하게 사용할 수 있다. 이로써 전자 수송층에서의 전자의 수송성을 억제할 수 있다. 또는 발광층으로의 전자의 주입량을 제어할 수 있다. 또는 발광층이 전자 과다 상태가 되는 것을 방지할 수 있다.
금속 착체로서는 예를 들어 비스(10-하이드록시벤조[h]퀴놀리네이토)베릴륨(II)(약칭: BeBq2), 비스(2-메틸-8-퀴놀리놀레이토)(4-페닐페놀레이토)알루미늄(III)(약칭: BAlq), 비스(8-퀴놀리놀레이토)아연(II)(약칭: Znq), 비스[2-(2-벤즈옥사졸릴)페놀레이토]아연(II)(약칭: ZnPBO), 비스[2-(2-벤조싸이아졸릴)페놀레이토]아연(II)(약칭: ZnBTZ) 등을 사용할 수 있다.
π전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물로서는 예를 들어 폴리아졸 골격을 가지는 헤테로 고리 화합물, 다이아진 골격을 가지는 헤테로 고리 화합물, 피리딘 골격을 가지는 헤테로 고리 화합물, 트라이아진 골격을 가지는 헤테로 고리 화합물 등을 사용할 수 있다. 특히 다이아진 골격을 가지는 헤테로 고리 화합물 또는 피리딘 골격을 가지는 헤테로 고리 화합물은 신뢰성이 양호하므로 바람직하다. 또한 다이아진(피리미딘 또는 피라진) 골격을 가지는 헤테로 고리 화합물은 전자 수송성이 높아 구동 전압을 저감할 수 있다.
폴리아졸 골격을 가지는 헤테로 고리 화합물로서는 예를 들어 2-(4-바이페닐릴)-5-(4-tert-뷰틸페닐)-1,3,4-옥사다이아졸(약칭: PBD), 3-(4-바이페닐릴)-4-페닐-5-(4-tert-뷰틸페닐)-1,2,4-트라이아졸(약칭: TAZ), 1,3-비스[5-(p-tert-뷰틸페닐)-1,3,4-옥사다이아졸-2-일]벤젠(약칭: OXD-7), 9-[4-(5-페닐-1,3,4-옥사다이아졸-2-일)페닐]-9H-카바졸(약칭: CO11), 2,2',2''-(1,3,5-벤젠트라이일)트리스(1-페닐-1H-벤즈이미다졸)(약칭: TPBI), 2-[3-(다이벤조싸이오펜-4-일)페닐]-1-페닐-1H-벤즈이미다졸(약칭: mDBTBIm-II) 등을 사용할 수 있다.
다이아진 골격을 가지는 헤테로 고리 화합물로서는 예를 들어 2-[3-(다이벤조싸이오펜-4-일)페닐]다이벤조[f,h]퀴녹살린(약칭: 2mDBTPDBq-II), 2-[3'-(다이벤조싸이오펜-4-일)바이페닐-3-일]다이벤조[f,h]퀴녹살린(약칭: 2mDBTBPDBq-II), 2-[3'-(9H-카바졸-9-일)바이페닐-3-일]다이벤조[f,h]퀴녹살린(약칭: 2mCzBPDBq), 4,6-비스[3-(페난트렌-9-일)페닐]피리미딘(약칭: 4,6mPnP2Pm), 4,6-비스[3-(4-다이벤조싸이엔일)페닐]피리미딘(약칭: 4,6mDBTP2Pm-II), 4,8-비스[3-(다이벤조싸이오펜-4-일)페닐]벤조[h]퀴나졸린(약칭: 4,8mDBtP2Bqn) 등을 사용할 수 있다.
피리딘 골격을 가지는 헤테로 고리 화합물로서는 예를 들어 3,5-비스[3-(9H-카바졸-9-일)페닐]피리딘(약칭: 35DCzPPy), 1,3,5-트라이[3-(3-피리딜)페닐]벤젠(약칭: TmPyPB) 등을 사용할 수 있다.
트라이아진 골격을 가지는 헤테로 고리 화합물로서는 예를 들어 2-[3'-(9,9-다이메틸-9H-플루오렌-2-일)-1,1'-바이페닐-3-일]-4,6-다이페닐-1,3,5-트라이아진(약칭: mFBPTzn), 2-[(1,1'-바이페닐)-4-일]-4-페닐-6-[9,9'-스파이로바이(9H-플루오렌)-2-일]-1,3,5-트라이아진(약칭: BP-SFTzn), 2-{3-[3-(벤조[b]나프토[1,2-d]퓨란-8-일)페닐]페닐}-4,6-다이페닐-1,3,5-트라이아진(약칭: mBnfBPTzn), 2-{3-[3-(벤조[b]나프토[1,2-d]퓨란-6-일)페닐]페닐}-4,6-다이페닐-1,3,5-트라이아진(약칭: mBnfBPTzn-02) 등을 사용할 수 있다.
[안트라센 골격을 가지는 재료]
안트라센 골격을 가지는 유기 화합물을 층(113X(i, j))에 사용할 수 있다. 특히 안트라센 골격과 헤테로 고리 골격의 양쪽을 포함하는 유기 화합물을 적합하게 사용할 수 있다.
예를 들어 안트라센 골격과 질소 함유 5원자 고리 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 또는, 2개의 헤테로 원자를 고리에 포함하는 질소 함유 5원자 고리 골격과 안트라센 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 구체적으로는 피라졸 고리, 이미다졸 고리, 옥사졸 고리, 싸이아졸 고리 등을 상기 헤테로 고리 골격에 적합하게 사용할 수 있다.
예를 들어 안트라센 골격과 질소 함유 6원자 고리 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 또는, 2개의 헤테로 원자를 고리에 포함하는 질소 함유 6원자 고리 골격과 안트라센 골격의 양쪽을 포함하는 유기 화합물을 사용할 수 있다. 구체적으로는 피라진 고리, 피리미딘 고리, 피리다진 고리 등을 상기 헤테로 고리 골격에 적합하게 사용할 수 있다.
[혼합 재료의 구성예]
또한 복수 종류의 물질을 혼합한 재료를 층(113X(i, j))에 사용할 수 있다. 구체적으로는 알칼리 금속, 알칼리 금속 화합물, 또는 알칼리 금속 착체와, 전자 수송성을 가지는 물질을 포함하는 혼합 재료를 층(113X(i, j))에 사용할 수 있다. 또한 본 명세서 등에서, 상기 발광 디바이스를 ReSTI 구조(Recombination-Site Tailoring Injection 구조)라고 부르는 경우가 있다.
또한 전자 수송성을 가지는 재료의 HOMO 준위가 -6.0eV 이상인 것이 더 바람직하다. 또한 층(113X(i, j))의 두께 방향에서 알칼리 금속, 알칼리 금속 화합물, 또는 알칼리 금속 착체가 농도차를 가지는 구성이 바람직하다.
예를 들어 8-하이드록시퀴놀리네이토 구조를 가지는 금속 착체를 사용할 수 있다. 또한 8-하이드록시퀴놀리네이토 구조를 가지는 금속 착체의 메틸 치환체(예를 들어 2-메틸 치환체 또는 5-메틸 치환체) 등을 사용할 수도 있다.
8-하이드록시퀴놀리네이토 구조를 가지는 금속 착체로서는 8-하이드록시퀴놀리네이토-리튬(약칭: Liq), 8-하이드록시퀴놀리네이토-소듐(약칭: Naq) 등을 사용할 수 있다. 특히 1가의 금속 이온의 착체, 그 중에서도 리튬의 착체가 바람직하고, Liq가 더 바람직하다.
<<층(111X(i, j))의 구성예 1>>
예를 들어 발광성 재료 또는 발광성 재료 및 호스트 재료를 층(111X(i, j))에 사용할 수 있다. 또한 층(111X(i, j))을 발광층이라고 할 수 있다. 또한 정공과 전자가 재결합되는 영역에 층(111X(i, j))을 배치하는 구성이 바람직하다. 이로써 캐리어의 재결합에 의하여 발생한 에너지를 효율적으로 광으로 변환하여 사출할 수 있다.
또한 층(111X(i, j))이 전극 등에 사용되는 금속에서 멀어지도록 배치되는 구성이 바람직하다. 이로써 전극 등에 사용되는 금속으로 인한 소광 현상을 억제할 수 있다.
또한 반사성을 가지는 전극 등으로부터 층(111X(i, j))까지의 거리를 조절하여 발광 파장에 따른 적절한 위치에 층(111X(i, j))을 배치하는 구성이 바람직하다. 이로써 전극 등이 반사하는 광과, 층(111X(i, j))이 사출하는 광의 간섭 현상을 이용하여 서로 진폭을 크게 할 수 있다. 또한 소정의 파장의 광을 강하게 하여 광의 스펙트럼을 좁게 할 수 있다. 또한 선명한 발광색을 높은 강도로 얻을 수 있다. 환언하면 전극 등의 사이의 적절한 위치에 층(111X(i, j))을 배치하여 미소 공진기 구조(마이크로캐비티)를 구성할 수 있다.
예를 들어 형광 발광 물질, 인광 발광 물질 또는 열 활성화 지연 형광(TADF: Thermally Activated Delayed Fluorescence)을 나타내는 물질(TADF 재료라고도 함)을 발광성 재료에 사용할 수 있다. 이로써 캐리어의 재결합에 의하여 생긴 에너지를 발광성 재료로부터 광(ELX1)으로서 방출할 수 있다(도 5 참조).
[형광 발광 물질]
형광 발광 물질을 층(111X(i, j))에 사용할 수 있다. 예를 들어 이하에서 예시하는 형광 발광 물질을 층(111X(i, j))에 사용할 수 있다. 또한 이에 한정되지 않고, 다양한 공지의 형광 발광 물질을 층(111X(i, j))에 사용할 수 있다.
구체적으로는 5,6-비스[4-(10-페닐-9-안트릴)페닐]-2,2'-바이피리딘(약칭: PAP2BPy), 5,6-비스[4'-(10-페닐-9-안트릴)바이페닐-4-일]-2,2'-바이피리딘(약칭: PAPP2BPy), N,N'-다이페닐-N,N'-비스[4-(9-페닐-9H-플루오렌-9-일)페닐]피렌-1,6-다이아민(약칭: 1,6FLPAPrn), N,N'-비스(3-메틸페닐)-N,N'-비스[3-(9-페닐-9H-플루오렌-9-일)페닐]피렌-1,6-다이아민(약칭: 1,6mMemFLPAPrn), N,N'-비스[4-(9H-카바졸-9-일)페닐]-N,N'-다이페닐스틸벤-4,4'-다이아민(약칭: YGA2S), 4-(9H-카바졸-9-일)-4'-(10-페닐-9-안트릴)트라이페닐아민(약칭: YGAPA), 4-(9H-카바졸-9-일)-4'-(9,10-다이페닐-2-안트릴)트라이페닐아민(약칭: 2YGAPPA), N,9-다이페닐-N-[4-(10-페닐-9-안트릴)페닐]-9H-카바졸-3-아민(약칭: PCAPA), 페릴렌, 2,5,8,11-테트라(tert-뷰틸)페릴렌(약칭: TBP), 4-(10-페닐-9-안트릴)-4'-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBAPA), N,N''-(2-tert-뷰틸안트라센-9,10-다이일다이-4,1-페닐렌)비스[N,N',N'-트라이페닐-1,4-페닐렌다이아민](약칭: DPABPA), N,9-다이페닐-N-[4-(9,10-다이페닐-2-안트릴)페닐]-9H-카바졸-3-아민(약칭: 2PCAPPA), N,N'-(피렌-1,6-다이일)비스[(6,N-다이페닐벤조[b]나프토[1,2-d]퓨란)-8-아민](약칭: 1,6BnfAPrn-03), 3,10-비스[N-(9-페닐-9H-카바졸-2-일)-N-페닐아미노]나프토[2,3-b;6,7-b']비스벤조퓨란(약칭: 3,10PCA2Nbf(IV)-02), 3,10-비스[N-(다이벤조퓨란-3-일)-N-페닐아미노]나프토[2,3-b;6,7-b']비스벤조퓨란(약칭: 3,10FrA2Nbf(IV)-02) 등을 사용할 수 있다.
특히 1,6FLPAPrn, 1,6mMemFLPAPrn, 또는 1,6BnfAPrn-03과 같은 피렌다이아민 화합물로 대표되는 축합 방향족 다이아민 화합물은 정공 트랩성이 높고, 발광 효율 또는 신뢰성이 우수하기 때문에 바람직하다.
또한 N-[4-(9,10-다이페닐-2-안트릴)페닐]-N,N',N'-트라이페닐-1,4-페닐렌다이아민(약칭: 2DPAPPA), N,N,N',N',N'',N'',N''',N'''-옥타페닐다이벤조[g,p]크리센-2,7,10,15-테트라아민(약칭: DBC1), 쿠마린30, N-(9,10-다이페닐-2-안트릴)-N,9-다이페닐-9H-카바졸-3-아민(약칭: 2PCAPA), N-[9,10-비스(1,1'-바이페닐-2-일)-2-안트릴]-N,9-다이페닐-9H-카바졸-3-아민(약칭: 2PCABPhA), N-(9,10-다이페닐-2-안트릴)-N,N',N'-트라이페닐-1,4-페닐렌다이아민(약칭: 2DPAPA), N-[9,10-비스(1,1'-바이페닐-2-일)-2-안트릴]-N,N',N'-트라이페닐-1,4-페닐렌다이아민(약칭: 2DPABPhA), 9,10-비스(1,1'-바이페닐-2-일)-N-[4-(9H-카바졸-9-일)페닐]-N-페닐안트라센-2-아민(약칭: 2YGABPhA), N,N,9-트라이페닐안트라센-9-아민(약칭: DPhAPhA), 쿠마린545T, N,N'-다이페닐퀴나크리돈(약칭: DPQd), 루브렌, 5,12-비스(1,1'-바이페닐-4-일)-6,11-다이페닐테트라센(약칭: BPT) 등을 사용할 수 있다.
또한 2-(2-{2-[4-(다이메틸아미노)페닐]에텐일}-6-메틸-4H-피란-4-일리덴)프로페인다이나이트릴(약칭: DCM1), 2-{2-메틸-6-[2-(2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에텐일]-4H-피란-4-일리덴}프로페인다이나이트릴(약칭: DCM2), N,N,N',N'-테트라키스(4-메틸페닐)테트라센-5,11-다이아민(약칭: p-mPhTD), 7,14-다이페닐-N,N,N',N'-테트라키스(4-메틸페닐)아세나프토[1,2-a]플루오란텐-3,10-다이아민(약칭: p-mPhAFD), 2-{2-아이소프로필-6-[2-(1,1,7,7-테트라메틸-2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에텐일]-4H-피란-4-일리덴}프로페인다이나이트릴(약칭: DCJTI), 2-{2-tert-뷰틸-6-[2-(1,1,7,7-테트라메틸-2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에텐일]-4H-피란-4-일리덴}프로페인다이나이트릴(약칭: DCJTB), 2-(2,6-비스{2-[4-(다이메틸아미노)페닐]에텐일}-4H-피란-4-일리덴)프로페인다이나이트릴(약칭: BisDCM), 2-{2,6-비스[2-(8-메톡시-1,1,7,7-테트라메틸-2,3,6,7-테트라하이드로-1H,5H-벤조[ij]퀴놀리진-9-일)에텐일]-4H-피란-4-일리덴}프로페인다이나이트릴(약칭: BisDCJTM) 등을 사용할 수 있다.
[인광 발광 물질]
인광 발광 물질을 층(111X(i, j))에 사용할 수 있다. 예를 들어, 이하에서 예시하는 인광 발광 물질을 층(111X(i, j))에 사용할 수 있다. 또한 이에 한정되지 않고, 다양한 공지의 인광 발광 물질을 층(111X(i, j))에 사용할 수 있다.
예를 들어 4H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체, 1H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체, 이미다졸 골격을 가지는 유기 금속 이리듐 착체, 전자 흡인기를 가지는 페닐피리딘 유도체를 리간드로 하는 유기 금속 이리듐 착체, 피리미딘 골격을 가지는 유기 금속 이리듐 착체, 피라진 골격을 가지는 유기 금속 이리듐 착체, 피리딘 골격을 가지는 유기 금속 이리듐 착체, 희토류 금속 착체, 백금 착체 등을 층(111X(i, j))에 사용할 수 있다.
[인광 발광 물질(청색)]
4H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체 등으로서는 트리스{2-[5-(2-메틸페닐)-4-(2,6-다이메틸페닐)-4H-1,2,4-트라이아졸-3-일-κN2]페닐-κC}이리듐(III)(약칭: [Ir(mpptz-dmp)3]), 트리스(5-메틸-3,4-다이페닐-4H-1,2,4-트라이아졸레이토)이리듐(III)(약칭: [Ir(Mptz)3]), 트리스[4-(3-바이페닐)-5-아이소프로필-3-페닐-4H-1,2,4-트라이아졸레이토]이리듐(III)(약칭: [Ir(iPrptz-3b)3]) 등을 사용할 수 있다.
1H-트라이아졸 골격을 가지는 유기 금속 이리듐 착체 등으로서는 트리스[3-메틸-1-(2-메틸페닐)-5-페닐-1H-1,2,4-트라이아졸레이토]이리듐(III)(약칭: [Ir(Mptz1-mp)3]), 트리스(1-메틸-5-페닐-3-프로필-1H-1,2,4-트라이아졸레이토)이리듐(III)(약칭: [Ir(Prptz1-Me)3]) 등을 사용할 수 있다.
이미다졸 골격을 가지는 유기 금속 이리듐 착체 등으로서는 fac-트리스[1-(2,6-다이아이소프로필페닐)-2-페닐-1H-이미다졸]이리듐(III)(약칭: [Ir(iPrpmi)3]), 트리스[3-(2,6-다이메틸페닐)-7-메틸이미다조[1,2-f]페난트리디네이토]이리듐(III)(약칭: [Ir(dmpimpt-Me)3]) 등을 사용할 수 있다.
전자 흡인기를 가지는 페닐피리딘 유도체를 리간드로 하는 유기 금속 이리듐 착체 등으로서는 비스[2-(4',6'-다이플루오로페닐)피리디네이토-N,C2']이리듐(III)테트라키스(1-피라졸릴)보레이트(약칭: FIr6), 비스[2-(4',6'-다이플루오로페닐)피리디네이토-N,C2']이리듐(III)피콜리네이트(약칭: FIrpic), 비스{2-[3',5'-비스(트라이플루오로메틸)페닐]피리디네이토-N,C2'}이리듐(III)피콜리네이트(약칭: [Ir(CF3ppy)2(pic)]), 비스[2-(4',6'-다이플루오로페닐)피리디네이토-N,C2']이리듐(III)아세틸아세토네이트(약칭: FIracac) 등을 사용할 수 있다.
또한 이들은 청색 인광 발광을 나타내는 화합물이고, 440nm 내지 520nm에 발광 파장의 피크를 가지는 화합물이다.
[인광 발광 물질(녹색)]
피리미딘 골격을 가지는 유기 금속 이리듐 착체 등으로서는 트리스(4-메틸-6-페닐피리미디네이토)이리듐(III)(약칭: [Ir(mppm)3]), 트리스(4-t-뷰틸-6-페닐피리미디네이토)이리듐(III)(약칭: [Ir(tBuppm)3]), (아세틸아세토네이토)비스(6-메틸-4-페닐피리미디네이토)이리듐(III)(약칭: [Ir(mppm)2(acac)]), (아세틸아세토네이토)비스(6-tert-뷰틸-4-페닐피리미디네이토)이리듐(III)(약칭: [Ir(tBuppm)2(acac)]), (아세틸아세토네이토)비스[6-(2-노보닐)-4-페닐피리미디네이토]이리듐(III)(약칭: [Ir(nbppm)2(acac)]), (아세틸아세토네이토)비스[5-메틸-6-(2-메틸페닐)-4-페닐피리미디네이토]이리듐(III)(약칭: [Ir(mpmppm)2(acac)]), (아세틸아세토네이토)비스(4,6-다이페닐피리미디네이토)이리듐(III)(약칭: [Ir(dppm)2(acac)]) 등을 사용할 수 있다.
피라진 골격을 가지는 유기 금속 이리듐 착체 등으로서는 (아세틸아세토네이토)비스(3,5-다이메틸-2-페닐피라지네이토)이리듐(III)(약칭: [Ir(mppr-Me)2(acac)]), (아세틸아세토네이토)비스(5-아이소프로필-3-메틸-2-페닐피라지네이토)이리듐(III)(약칭: [Ir(mppr-iPr)2(acac)]) 등을 사용할 수 있다.
피리딘 골격을 가지는 유기 금속 이리듐 착체 등으로서는 트리스(2-페닐피리디네이토-N,C2')이리듐(III)(약칭: [Ir(ppy)3]), 비스(2-페닐피리디네이토-N,C2')이리듐(III)아세틸아세토네이트(약칭: [Ir(ppy)2(acac)]), 비스(벤조[h]퀴놀리네이토)이리듐(III)아세틸아세토네이트(약칭: [Ir(bzq)2(acac)]), 트리스(벤조[h]퀴놀리네이토)이리듐(III)(약칭: [Ir(bzq)3]), 트리스(2-페닐퀴놀리네이토-N,C2')이리듐(III)(약칭: [Ir(pq)3]), 비스(2-페닐퀴놀리네이토-N,C2')이리듐(III)아세틸아세토네이트(약칭: [Ir(pq)2(acac)]), [2-d3-메틸-8-(2-피리딘일-κN)벤조퓨로[2,3-b]피리딘-κC]비스[2-(5-d3-메틸-2-피리딘일-κN2)페닐-κC]이리듐(III)(약칭: [Ir(5mppy-d3)2(mbfpypy-d3)]), [2-d3-메틸-(2-피리딘일-κN)벤조퓨로[2,3-b]피리딘-κC]비스[2-(2-피리딘일-κN)페닐-κC]이리듐(III)(약칭: [Ir(ppy)2(mbfpypy-d3)]) 등을 사용할 수 있다.
희토류 금속 착체로서는 트리스(아세틸아세토네이토)(모노페난트롤린)터븀(III)(약칭: [Tb(acac)3(Phen)]) 등을 들 수 있다.
또한 이들은 주로 녹색 인광 발광을 나타내는 화합물이고, 500nm 내지 600nm에서 발광 파장의 피크를 가진다. 또한 피리미딘 골격을 가지는 유기 금속 이리듐 착체는 신뢰성 또는 발광 효율이 매우 우수하다.
[인광 발광 물질(적색)]
피리미딘 골격을 가지는 유기 금속 이리듐 착체 등으로서는 (다이아이소뷰티릴메타네이토)비스[4,6-비스(3-메틸페닐)피리미디네이토]이리듐(III)(약칭: [Ir(5mdppm)2(dibm)]), 비스[4,6-비스(3-메틸페닐)피리미디네이토](다이피발로일메타네이토)이리듐(III)(약칭: [Ir(5mdppm)2(dpm)]), 비스[4,6-다이(나프탈렌-1-일)피리미디네이토](다이피발로일메타네이토)이리듐(III)(약칭: [Ir(d1npm)2(dpm)]) 등을 사용할 수 있다.
피라진 골격을 가지는 유기 금속 이리듐 착체 등으로서는, (아세틸아세토네이토)비스(2,3,5-트라이페닐피라지네이토)이리듐(III)(약칭: [Ir(tppr)2(acac)]), 비스(2,3,5-트라이페닐피라지네이토)(다이피발로일메타네이토)이리듐(III)(약칭: [Ir(tppr)2(dpm)]), (아세틸아세토네이토)비스[2,3-비스(4-플루오로페닐)퀴녹살리네이토]이리듐(III)(약칭: [Ir(Fdpq)2(acac)]) 등을 사용할 수 있다.
피리딘 골격을 가지는 유기 금속 이리듐 착체 등으로서는 트리스(1-페닐아이소퀴놀리네이토-N,C2')이리듐(III)(약칭: [Ir(piq)3]), 비스(1-페닐아이소퀴놀리네이토-N,C2')이리듐(III)아세틸아세토네이트(약칭: [Ir(piq)2(acac)]) 등을 사용할 수 있다.
희토류 금속 착체 등으로서는 트리스(1,3-다이페닐-1,3-프로페인다이오네이토)(모노페난트롤린)유로퓸(III)(약칭: [Eu(DBM)3(Phen)]), 트리스[1-(2-테노일)-3,3,3-트라이플루오로아세토네이토](모노페난트롤린)유로퓸(III)(약칭: [Eu(TTA)3(Phen)]) 등을 사용할 수 있다.
백금 착체 등으로서는, 2,3,7,8,12,13,17,18-옥타에틸-21H,23H-포르피린 백금(II)(약칭: PtOEP) 등을 사용할 수 있다.
또한 이들은 적색 인광 발광을 나타내는 화합물이고, 600nm 내지 700nm에서 발광 피크를 가진다. 또한 피라진 골격을 가지는 유기 금속 이리듐 착체로부터는 표시 장치에 적합하게 사용할 수 있는 색도를 가진 적색 발광을 얻을 수 있다.
[열 활성화 지연 형광(TADF)을 나타내는 물질]
TADF 재료를 층(111X(i, j))에 사용할 수 있다. 예를 들어, 이하에서 예시하는 TADF 재료를 발광성 재료에 사용할 수 있다. 또한 이에 한정되지 않고, 다양한 공지의 TADF 재료를 발광성 재료에 사용할 수 있다.
TADF 재료는 S1 준위와 T1 준위의 차이가 작고, 미소한 열 에너지로 삼중항 여기 상태로부터 단일항 여기 상태로 역항간 교차(업컨버트)할 수 있다. 이로써 삼중항 여기 상태로부터 단일항 여기 상태를 효율적으로 생성할 수 있다. 또한 삼중항 들뜬 에너지를 발광으로 변환할 수 있다.
또한 2종류의 물질로 여기 상태를 형성하는 들뜬 복합체(엑사이플렉스, 엑시플렉스, 또는 Exciplex라고도 함)는 S1 준위와 T1 준위의 차이가 매우 작고, 삼중항 들뜬 에너지를 단일항 들뜬 에너지로 변환할 수 있는 TADF 재료로서의 기능을 가진다.
또한 T1 준위의 지표로서는, 저온(예를 들어 77K 내지 10K)에서 관측되는 인광 스펙트럼을 사용하면 좋다. TADF 재료는 그 형광 스펙트럼의 단파장 측의 꼬리(tail)에서 접선을 긋고, 그 외삽선의 파장의 에너지를 S1 준위로 하고, 인광 스펙트럼의 단파장 측의 꼬리에서 접선을 긋고, 그 외삽선의 파장의 에너지를 T1 준위로 한 경우에 그 S1과 T1의 차이가 0.3eV 이하인 것이 바람직하고, 0.2eV 이하인 것이 더 바람직하다.
또한 TADF 재료를 발광 물질로서 사용하는 경우, 호스트 재료의 S1 준위는 TADF 재료의 S1 준위보다 높은 것이 바람직하다. 또한 호스트 재료의 T1 준위는 TADF 재료의 T1 준위보다 높은 것이 바람직하다.
예를 들어 풀러렌 및 그 유도체, 아크리딘 및 그 유도체, 에오신 유도체 등을 TADF 재료에 사용할 수 있다. 또한 마그네슘(Mg), 아연(Zn), 카드뮴(Cd), 주석(Sn), 백금(Pt), 인듐(In), 또는 팔라듐(Pd) 등을 포함하는 금속 함유 포르피린을 TADF 재료에 사용할 수 있다.
구체적으로는 구조식을 이하에 나타내는 프로토포르피린-플루오린화 주석 착체(SnF2(Proto IX)), 메소포르피린-플루오린화 주석 착체(SnF2(Meso IX)), 헤마토포르피린-플루오린화 주석 착체(SnF2(Hemato IX)), 코프로 포르피린테트라메틸에스터-플루오린화 주석 착체(SnF2(Copro III-4Me)), 옥타에틸포르피린-플루오린화 주석 착체(SnF2(OEP)), 에티오포르피린-플루오린화 주석 착체(SnF2(Etio I)), 옥타에틸포르피린-염화 백금 착체(PtCl2OEP) 등을 사용할 수 있다.
[화학식 1]
또한 예를 들어 π전자 과잉형 헤테로 방향족 고리 및 π전자 부족형 헤테로 방향족 고리 중 한쪽 또는 양쪽을 가지는 헤테로 고리 화합물을 TADF 재료에 사용할 수 있다.
구체적으로는 구조식을 이하에 나타내는 2-(바이페닐-4-일)-4,6-비스(12-페닐인돌로[2,3-a]카바졸-11-일)-1,3,5-트라이아진(약칭: PIC-TRZ), 9-(4,6-다이페닐-1,3,5-트라이아진-2-일)-9'-페닐-9H,9'H-3,3'-바이카바졸(약칭: PCCzTzn), 2-{4-[3-(N-페닐-9H-카바졸-3-일)-9H-카바졸-9-일]페닐}-4,6-다이페닐-1,3,5-트라이아진(약칭: PCCzPTzn), 2-[4-(10H-페녹사진-10-일)페닐]-4,6-다이페닐-1,3,5-트라이아진(약칭: PXZ-TRZ), 3-[4-(5-페닐-5,10-다이하이드로페나진-10-일)페닐]-4,5-다이페닐-1,2,4-트라이아졸(약칭: PPZ-3TPT), 3-(9,9-다이메틸-9H-아크리딘-10-일)-9H-크산텐-9-온(약칭: ACRXTN), 비스[4-(9,9-다이메틸-9,10-다이하이드로아크리딘)페닐]설폰(약칭: DMAC-DPS), 10-페닐-10H,10'H-스파이로[아크리딘-9,9'-안트라센]-10'-온(약칭: ACRSA) 등을 사용할 수 있다.
[화학식 2]
상기 헤테로 고리 화합물은 π전자 과잉형 헤테로 방향족 고리 및 π전자 부족형 헤테로 방향족 고리를 가지기 때문에, 전자 수송성 및 정공 수송성이 모두 높아 바람직하다. 특히, π전자 부족형 헤테로 방향족 고리를 가지는 골격 중, 피리딘 골격, 다이아진 골격(피리미딘 골격, 피라진 골격, 피리다진 골격), 및 트라이아진 골격은 안정적이고 신뢰성이 양호하기 때문에 바람직하다. 특히 벤조퓨로피리미딘 골격, 벤조티에노피리미딘 골격, 벤조퓨로피라진 골격, 벤조티에노피라진 골격은 억셉터성이 높고 신뢰성이 높으므로 바람직하다.
또한 π전자 과잉형 헤테로 방향족 고리를 가지는 골격 중에서도, 아크리딘 골격, 페녹사진 골격, 페노싸이아진 골격, 퓨란 골격, 싸이오펜 골격, 및 피롤 골격은 안정적이고 신뢰성이 높으므로, 상기 골격 중 적어도 하나를 가지는 것이 바람직하다. 또한 퓨란 골격으로서는 다이벤조퓨란 골격이 바람직하고, 싸이오펜 골격으로서는 다이벤조싸이오펜 골격이 바람직하다. 또한 피롤 골격으로서는 인돌 골격, 카바졸 골격, 인돌로카바졸 골격, 바이카바졸 골격, 3-(9-페닐-9H-카바졸-3-일)-9H-카바졸 골격이 특히 바람직하다.
또한 π전자 과잉형 헤테로 방향족 고리와 π전자 부족형 헤테로 방향족 고리가 직접 결합된 물질은, π전자 과잉형 헤테로 방향족 고리의 전자 공여성과 π전자 부족형 헤테로 방향족 고리의 전자 수용성이 모두 강해지고, S1 준위와 T1 준위의 에너지 차이가 작아지기 때문에, 열 활성화 지연 형광을 효율적으로 얻을 수 있어 특히 바람직하다. 또한 π전자 부족형 헤테로 방향족 고리 대신에, 사이아노기와 같은 전자 흡인기가 결합된 방향족 고리를 사용하여도 좋다. 또한 π전자 과잉형 골격으로서 방향족 아민 골격, 페나진 골격 등을 사용할 수 있다.
또한 π전자 부족형 골격으로서 크산텐 골격, 싸이오크산텐다이옥사이드 골격, 옥사다이아졸 골격, 트라이아졸 골격, 이미다졸 골격, 안트라퀴논 골격, 페닐보레인 또는 보레인트렌 등의 붕소 함유 골격, 벤조나이트릴 또는 사이아노벤젠 등의 나이트릴기 또는 사이아노기를 가지는 방향족 고리 또는 헤테로 방향족 고리, 벤조페논 등의 카보닐 골격, 포스핀옥사이드 골격, 설폰 골격 등을 사용할 수 있다.
이와 같이, π전자 부족형 헤테로 방향족 고리 및 π전자 과잉형 헤테로 방향족 고리의 적어도 한쪽 대신에 π전자 부족형 골격 및 π전자 과잉형 골격을 사용할 수 있다.
<<층(111X(i, j))의 구성예 2>>
캐리어 수송성을 가지는 재료를 호스트 재료에 사용할 수 있다. 예를 들어 정공 수송성을 가지는 재료, 전자 수송성을 가지는 재료, 열 활성화 지연 형광(TADF: Thermally Activated Delayed Fluorescence)을 나타내는 물질, 안트라센 골격을 가지는 재료, 및 혼합 재료 등을 호스트 재료에 사용할 수 있다. 또한 밴드 갭이 층(111X(i, j))에 포함되는 발광성 재료보다 큰 재료를 호스트 재료에 사용하는 구성이 바람직하다. 이로써 층(111X(i, j))에서 생성되는 여기자로부터 호스트 재료로의 에너지 이동을 억제할 수 있다.
[정공 수송성을 가지는 재료]
정공 이동도가 1×10-6cm2/Vs 이상인 재료를 정공 수송성을 가지는 재료에 적합하게 사용할 수 있다.
예를 들어, 층(112X(i, j))에 사용할 수 있는 정공 수송성을 가지는 재료를 층(111X(i, j))에 사용할 수 있다. 구체적으로는 정공 수송층에 사용할 수 있는 정공 수송성을 가지는 재료를 층(111X(i, j))에 사용할 수 있다.
[전자 수송성을 가지는 재료]
예를 들어, 금속 착체 또는 π전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물을 전자 수송성을 가지는 재료에 사용할 수 있다.
예를 들어 층(113X(i, j))에 사용할 수 있는 전자 수송성을 가지는 재료를 층(111X(i, j))에 사용할 수 있다. 구체적으로는 전자 수송층에 사용할 수 있는 전자 수송성을 가지는 재료를 층(111X(i, j))에 사용할 수 있다.
[안트라센 골격을 가지는 재료]
안트라센 골격을 가지는 유기 화합물을 호스트 재료에 사용할 수 있다. 안트라센 골격을 가지는 유기 화합물은 발광 물질에 형광 발광 물질을 사용하는 경우에 특히 적합하다. 이로써 발광 효율 및 내구성이 양호한 발광 디바이스를 실현할 수 있다.
안트라센 골격을 가지는 유기 화합물로서는, 다이페닐안트라센 골격, 특히 9,10-다이페닐안트라센 골격을 가지는 유기 화합물이 화학적으로 안정적이기 때문에 바람직하다. 또한 호스트 재료가 카바졸 골격을 가지는 경우, 정공 주입성·수송성이 높아지기 때문에 바람직하다. 특히, 호스트 재료가 다이벤조카바졸 골격을 가지는 경우, 카바졸보다 HOMO 준위가 0.1eV 정도 얕아져 정공이 들어가기 쉬워질 뿐만 아니라, 정공 수송성도 우수하고 내열성도 높아지기 때문에 바람직하다. 또한 정공 주입성·수송성의 관점에서, 카바졸 골격 대신에 벤조플루오렌 골격 또는 다이벤조플루오렌 골격을 사용하여도 좋다.
따라서 9,10-다이페닐안트라센 골격과 카바졸 골격을 동시에 가지는 물질, 9,10-다이페닐안트라센 골격과 벤조카바졸 골격을 동시에 가지는 물질, 9,10-다이페닐안트라센 골격과 다이벤조카바졸 골격을 동시에 가지는 물질은 호스트 재료로서 바람직하다.
예를 들어 6-[3-(9,10-다이페닐-2-안트릴)페닐]-벤조[b]나프토[1,2-d]퓨란(약칭: 2mBnfPPA), 9-페닐-10-{4-(9-페닐-9H-플루오렌-9-일)바이페닐-4'-일}안트라센(약칭: FLPPA), 9-(1-나프틸)-10-[4-(2-나프틸)페닐]안트라센(약칭: αN-βNPAnth), 9-페닐-3-[4-(10-페닐-9-안트릴)페닐]-9H-카바졸(약칭: PCzPA), 9-[4-(10-페닐-9-안트라센일)페닐]-9H-카바졸(약칭: CzPA), 7-[4-(10-페닐-9-안트릴)페닐]-7H-다이벤조[c,g]카바졸(약칭: cgDBCzPA), 3-[4-(1-나프틸)-페닐]-9-페닐-9H-카바졸(약칭: PCPN) 등을 사용할 수 있다.
특히 CzPA, cgDBCzPA, 2mBnfPPA, PCzPA는 특성이 매우 양호하다.
[열 활성화 지연 형광(TADF)을 나타내는 물질]
상술한 TADF 재료를 호스트 재료에 사용할 수 있다. TADF 재료는 삼중항 들뜬 에너지를 역항간 교차에 의하여 단일항 들뜬 에너지로 변환할 수 있다. 또한 TADF 재료에 캐리어가 재결합하는 구성이 바람직하다. 이로써 캐리어의 재결합에 의하여 생성된 삼중항 들뜬 에너지를 역항간 교차에 의하여 단일항 들뜬 에너지로 효율적으로 변환할 수 있다. 또한 들뜬 에너지를 발광 물질로 이동시킬 수 있다. 환언하면 TADF 재료는 에너지 도너로서 기능하고, 발광 물질은 에너지 억셉터로서 기능한다. 이로써 발광 디바이스의 발광 효율을 높일 수 있다.
에너지 억셉터로서는 형광 발광 물질을 적합하게 사용할 수 있다. 특히 형광 발광 물질의 S1 준위에 비하여 TADF 재료의 S1 준위가 높은 경우, 높은 발광 효율을 얻을 수 있다. 또한 형광 발광 물질의 S1 준위에 비하여 TADF 재료의 T1 준위가 높으면 더 바람직하다. 또한 형광 발광 물질의 T1 준위에 비하여 TADF 재료의 T1 준위가 높으면 더 바람직하다.
또한 형광 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 발광을 나타내는 TADF 재료를 사용하는 것이 바람직하다. 이로써 TADF 재료로부터 형광 발광 물질로의 들뜬 에너지의 이동을 용이하게 하여, 발광을 효율적으로 얻을 수 있다.
또한 에너지 억셉터로서 사용하는 형광 발광 물질은 발광단(발광의 원인이 되는 골격)과 상기 발광단 주위에 보호기를 가지는 것이 바람직하다. 또한 복수의 보호기가 있는 것이 더 바람직하다. 이로써 TADF 재료에서 생성된 삼중항 들뜬 에너지가 형광 발광 물질의 삼중항 들뜬 에너지로 이동하는 현상을 억제할 수 있다.
여기서 발광단이란 형광 발광 물질에서 발광을 일으키는 원자단(골격)을 말한다. 발광단은 π결합을 가지는 골격인 것이 바람직하고, 방향족 고리를 가지는 것이 바람직하고, 축합 방향족 고리 또는 축합 헤테로 방향족 고리를 가지는 것이 바람직하다.
축합 방향족 고리 또는 축합 헤테로 방향족 고리로서는 페난트렌 골격, 스틸벤 골격, 아크리돈 골격, 페녹사진 골격, 페노싸이아진 골격 등을 들 수 있다. 특히, 나프탈렌 골격, 안트라센 골격, 플루오렌 골격, 크리센 골격, 트라이페닐렌 골격, 테트라센 골격, 피렌 골격, 페릴렌 골격, 쿠마린 골격, 퀴나크리돈 골격, 나프토비스벤조퓨란 골격을 가지는 형광 발광 물질은 형광 양자 수율이 높기 때문에 바람직하다.
또한 발광단의 주위에 배치되는 보호기로서는 π결합을 가지지 않는 치환기가 바람직하다. 예를 들어 포화 탄화수소가 바람직하고, 구체적으로는 메틸기, 탄소수 3 이상 10 이하의 분지를 가지는 알킬기, 고리를 형성하는 탄소수 3 이상 10 이하의 치환 또는 비치환된 사이클로알킬기, 탄소수 3 이상 10 이하의 트라이알킬실릴기를 보호기에 사용할 수 있다. π결합을 가지지 않는 치환기는 캐리어를 수송하는 기능이 부족하다. 이로써 캐리어 수송 또는 캐리어 재결합에 영향을 거의 미치지 않고, TADF 재료에서 형광 발광 물질의 발광단을 떨어지게 하고, TADF 재료와 형광 발광 물질의 발광단 사이의 거리를 적절하게 할 수 있다. 또한 덱스터 기구에 의한 에너지 이동을 억제할 수 있어, 푀르스터 기구에 의한 에너지 이동을 촉진시킬 수 있다.
예를 들어, 발광성 재료에 사용할 수 있는 TADF 재료를 호스트 재료에 사용할 수 있다.
[혼합 재료의 구성예 1]
또한 복수 종류의 물질을 혼합한 재료를 호스트 재료에 사용할 수 있다. 예를 들어, 전자 수송성을 가지는 재료와 정공 수송성을 가지는 재료를 혼합 재료에 사용할 수 있다. 혼합 재료에 포함되는 정공 수송성을 가지는 재료와 전자 수송성을 가지는 재료의 중량비의 값은, (정공 수송성을 가지는 재료/전자 수송성을 가지는 재료)=(1/19) 이상 (19/1) 이하로 하면 좋다. 이로써 층(111X(i, j))의 캐리어 수송성을 용이하게 조정할 수 있다. 또한 재결합 영역의 제어도 간편하게 수행할 수 있다.
[혼합 재료의 구성예 2]
인광 발광 물질을 혼합한 재료를 호스트 재료에 사용할 수 있다. 인광 발광 물질은 발광 물질로서 형광 발광 물질을 사용하는 경우에 형광 발광 물질에 들뜬 에너지를 공여하는 에너지 도너로서 사용할 수 있다.
인광 발광 물질을 혼합한 재료를 호스트 재료로 사용하는 경우, 인광 발광 물질은 보호기를 가지는 것이 바람직하다. 또한 복수의 보호기가 있는 것이 더 바람직하다.
또한 보호기로서는 π결합을 가지지 않는 치환기가 바람직하다. 예를 들어 포화 탄화수소가 바람직하고, 구체적으로는 탄소수 3 이상 10 이하의 분지를 가지는 알킬기, 고리를 형성하는 탄소수 3 이상 10 이하의 치환 또는 비치환된 사이클로알킬기, 탄소수 3 이상 10 이하의 트라이알킬실릴기를 보호기에 사용할 수 있다. π결합을 가지지 않는 치환기는 캐리어를 수송하는 기능이 부족하다. 이로써 캐리어 수송 또는 캐리어 재결합에 영향을 거의 미치지 않고, 인광 발광 물질로부터 형광 발광 물질의 발광단을 떨어지게 하고, 인광 발광 물질과 형광 발광 물질의 발광단의 거리를 적절히 조절할 수 있다. 또한 덱스터 기구에 의한 에너지 이동을 억제할 수 있어, 푀르스터 기구에 의한 에너지 이동을 촉진시킬 수 있다.
또한 같은 이유로 인광 발광 물질을 혼합한 재료를 호스트 재료로 사용하는 경우, 형광 발광 물질은 발광단(발광의 원인이 되는 골격)과, 상기 발광단의 주위에 보호기를 가지는 것이 바람직하다. 또한 복수의 보호기가 있는 것이 더 바람직하다.
[혼합 재료의 구성예 3]
들뜬 복합체를 형성하는 재료를 포함하는 혼합 재료를 호스트 재료에 사용할 수 있다. 예를 들어, 형성되는 들뜬 복합체의 발광 스펙트럼이 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 재료를 호스트 재료에 사용할 수 있다. 이로써 에너지가 원활하게 이동되어, 발광 효율을 향상시킬 수 있다. 또는, 구동 전압을 억제할 수 있다. 이러한 구성으로 함으로써, 들뜬 복합체로부터 발광 물질(인광 재료)로의 에너지 이동인 ExTET(Exciplex-Triplet Energy Transfer)를 사용한 발광을 효율적으로 얻을 수 있다.
들뜬 복합체를 형성하는 재료 중 적어도 하나에 인광 발광 물질을 사용할 수 있다. 이로써 역항간 교차를 이용할 수 있다. 또는 삼중항 여기 에너지를 효율적으로 단일항 여기 에너지로 변환할 수 있다.
들뜬 복합체를 형성하는 재료의 조합으로서는 정공 수송성을 가지는 재료의 HOMO 준위가 전자 수송성을 가지는 재료의 HOMO 준위 이상인 것이 바람직하다. 또는, 정공 수송성을 가지는 재료의 LUMO 준위가 전자 수송성을 가지는 재료의 LUMO 준위 이상인 것이 바람직하다. 이로써 들뜬 복합체를 효율적으로 형성할 수 있다. 또한 재료의 LUMO 준위 및 HOMO 준위는 전기 화학 특성(환원 전위 및 산화 전위)으로부터 도출할 수 있다. 구체적으로는 사이클릭 볼타메트리(CV) 측정법을 사용하여 환원 전위 및 산화 전위를 측정할 수 있다.
또한 들뜬 복합체의 형성은 예를 들어 정공 수송성을 가지는 재료의 발광 스펙트럼, 전자 수송성을 가지는 재료의 발광 스펙트럼, 및 이들 재료를 혼합한 혼합막의 발광 스펙트럼을 비교하여, 혼합막의 발광 스펙트럼이 각 재료의 발광 스펙트럼보다 장파장 측으로 시프트하는(또는 장파장 측에 새로운 피크를 가지는) 현상을 관측함으로써 확인할 수 있다. 또는 정공 수송성을 가지는 재료의 과도 포토루미네선스(PL), 전자 수송성을 가지는 재료의 과도 PL, 및 이들 재료를 혼합한 혼합막의 과도 PL을 비교하여, 혼합막의 과도 PL 수명이 각 재료의 과도 PL 수명보다 장수명 성분을 가지거나 지연 성분의 비율이 커지는 등의 과도 응답의 차이를 관측함으로써 확인할 수 있다. 또한 상술한 과도 PL을 과도 일렉트로루미네선스(EL)로 바꿔 읽어도 좋다. 즉 정공 수송성을 가지는 재료의 과도 EL, 전자 수송성을 가지는 재료의 과도 EL, 및 이들 혼합막의 과도 EL을 비교하여 과도 응답의 차이를 관측하는 것에 의해서도 들뜬 복합체의 형성을 확인할 수 있다.
<<중간층(106X(i, j))의 구성예>>
중간층(106X(i, j))은 유닛(103X(i, j)) 및 유닛(103X2(i, j)) 중 한쪽에 전자를 공급하고, 다른 쪽에 정공을 공급하는 기능을 가진다.
단층 또는 복수의 층이 적층된 층을 중간층(106X(i, j))에 사용할 수 있다. 예를 들어 중간층(106X(i j))은 층(106X1(i, j)) 및 층(106X2(i, j))을 가진다. 층(106X2(i, j))은 층(106X1(i, j))과 유닛(103X2(i, j)) 사이에 끼워진다.
<<층(106X2(i, j))의 구성예>>
예를 들어 전압을 공급함으로써 양극 측에 전자를 공급하고, 음극 측에 정공을 공급하는 재료를 층(106X2(i, j))에 사용할 수 있다. 구체적으로는 양극 측에 배치되는 유닛(103X(i, j))에 전자를 공급할 수 있고, 음극 측에 배치되는 유닛(103X2(i, j))에 정공을 공급할 수 있다. 또한 층(106X2(i, j))을 전하 발생층이라고 할 수 있다.
억셉터성을 가지는 물질을 층(106X2(i, j))에 사용할 수 있다. 또는 복수 종류의 물질을 포함하는 복합 재료를 층(106X2(i, j))에 사용할 수 있다.
[억셉터성을 가지는 물질]
유기 화합물 및 무기 화합물을 억셉터성을 가지는 물질에 사용할 수 있다. 억셉터성을 가지는 물질은 전계의 인가에 의하여, 인접한 정공 수송층 또는 정공 수송성을 가지는 재료로부터 전자를 추출할 수 있다.
예를 들어, 전자 흡인기(할로젠기 또는 사이아노기)를 가지는 화합물을 억셉터성을 가지는 물질에 사용할 수 있다. 또한 억셉터성을 가지는 유기 화합물은 증착이 용이하여 성막하기 쉽다. 이에 의하여 발광 디바이스의 생산성을 높일 수 있다.
구체적으로는 7,7,8,8-테트라사이아노-2,3,5,6-테트라플루오로퀴노다이메테인(약칭: F4-TCNQ), 클로라닐, 2,3,6,7,10,11-헥사사이아노-1,4,5,8,9,12-헥사아자트라이페닐렌(약칭: HAT-CN), 1,3,4,5,7,8-헥사플루오로테트라사이아노-나프토퀴노다이메테인(약칭: F6-TCNNQ), 2-(7-다이사이아노메틸렌-1,3,4,5,6,8,9,10-옥타플루오로-7H-피렌-2-일리덴)말로노나이트릴 등을 사용할 수 있다.
특히 HAT-CN과 같이 복수의 헤테로 원자를 복수로 가지는 축합 방향족 고리에 전자 흡인기가 결합된 화합물은 열적으로 안정적이므로 바람직하다.
또한 전자 흡인기(특히 플루오로기와 같은 할로젠기 또는 사이아노기)를 가지는 [3]라디알렌 유도체는 전자 수용성이 매우 높기 때문에 바람직하다.
구체적으로는, α,α',α''-1,2,3-사이클로프로페인트라이일리덴트리스[4-사이아노-2,3,5,6-테트라플루오로벤젠아세토나이트릴], α,α',α''-1,2,3-사이클로프로페인트라이일리덴트리스[2,6-다이클로로-3,5-다이플루오로-4-(트라이플루오로메틸)벤젠아세토나이트릴], α,α',α''-1,2,3-사이클로프로페인트라이일리덴트리스[2,3,4,5,6-펜타플루오로벤젠아세토나이트릴] 등을 사용할 수 있다.
또한 몰리브데넘 산화물, 바나듐 산화물, 루테늄 산화물, 텅스텐 산화물, 망가니즈 산화물 등을 억셉터성을 가지는 물질에 사용할 수 있다.
또한 프탈로사이아닌(약칭: H2Pc), 구리 프탈로사이아닌(CuPc) 등의 프탈로사이아닌계 착체 화합물, 4,4'-비스[N-(4-다이페닐아미노페닐)-N-페닐아미노]바이페닐(약칭: DPAB), N,N'-비스{4-[비스(3-메틸페닐)아미노]페닐}-N,N'-다이페닐-(1,1'-바이페닐)-4,4'-다이아민(약칭: DNTPD) 등의 방향족 아민 골격을 가지는 화합물을 사용할 수 있다.
또한 폴리(3,4-에틸렌다이옥시싸이오펜)/폴리(스타이렌설폰산)(PEDOT/PSS) 등의 고분자 화합물 등을 사용할 수 있다.
[복합 재료의 구성예 1]
또한 예를 들어 억셉터성을 가지는 물질과 정공 수송성을 가지는 재료를 포함하는 복합 재료를 층(106X2(i, j))에 사용할 수 있다.
예를 들어, 방향족 아민 골격을 가지는 화합물, 카바졸 유도체, 방향족 탄화수소, 바이닐기를 가지는 방향족 탄화수소, 고분자 화합물(올리고머, 덴드리머, 폴리머 등) 등을 복합 재료에 사용되는 정공 수송성을 가지는 재료로서 사용할 수 있다. 또한 정공 이동도가 1×10-6cm2/Vs 이상인 재료를 정공 수송성을 가지는 재료에 적합하게 사용할 수 있다.
또한 비교적 깊은 HOMO 준위를 가지는 물질을 복합 재료에 사용되는 정공 수송성을 가지는 재료에 적합하게 사용할 수 있다. 구체적으로는 HOMO 준위가 -5.7eV 이상 -5.3eV 이하인 것이 바람직하다. 이로써 층(112X2(i, j))에 대한 정공의 주입을 용이하게 할 수 있다. 또한 유닛(103X2(i, j))에 대한 정공의 주입을 용이하게 할 수 있다. 또한 발광 디바이스의 신뢰성을 향상시킬 수 있다.
방향족 아민 골격을 가지는 화합물로서는 예를 들어 N,N'-다이(p-톨릴)-N,N'-다이페닐-p-페닐렌다이아민(약칭: DTDPPA), 4,4'-비스[N-(4-다이페닐아미노페닐)-N-페닐아미노]바이페닐(약칭: DPAB), N,N'-비스{4-[비스(3-메틸페닐)아미노]페닐}-N,N'-다이페닐-(1,1'-바이페닐)-4,4'-다이아민(약칭: DNTPD), 1,3,5-트리스[N-(4-다이페닐아미노페닐)-N-페닐아미노]벤젠(약칭: DPA3B) 등을 사용할 수 있다.
카바졸 유도체로서는 예를 들어 3-[N-(9-페닐카바졸-3-일)-N-페닐아미노]-9-페닐카바졸(약칭: PCzPCA1), 3,6-비스[N-(9-페닐카바졸-3-일)-N-페닐아미노]-9-페닐카바졸(약칭: PCzPCA2), 3-[N-(1-나프틸)-N-(9-페닐카바졸-3-일)아미노]-9-페닐카바졸(약칭: PCzPCN1), 4,4'-다이(N-카바졸릴)바이페닐(약칭: CBP), 1,3,5-트리스[4-(N-카바졸릴)페닐]벤젠(약칭: TCPB), 9-[4-(10-페닐-9-안트라센일)페닐]-9H-카바졸(약칭: CzPA), 1,4-비스[4-(N-카바졸릴)페닐]-2,3,5,6-테트라페닐벤젠 등을 사용할 수 있다.
방향족 탄화수소로서는 예를 들어 2-tert-뷰틸-9,10-다이(2-나프틸)안트라센(약칭: t-BuDNA), 2-tert-뷰틸-9,10-다이(1-나프틸)안트라센, 9,10-비스(3,5-다이페닐페닐)안트라센(약칭: DPPA), 2-tert-뷰틸-9,10-비스(4-페닐페닐)안트라센(약칭: t-BuDBA), 9,10-다이(2-나프틸)안트라센(약칭: DNA), 9,10-다이페닐안트라센(약칭: DPAnth), 2-tert-뷰틸안트라센(약칭: t-BuAnth), 9,10-비스(4-메틸-1-나프틸)안트라센(약칭: DMNA), 2-tert-뷰틸-9,10-비스[2-(1-나프틸)페닐]안트라센, 9,10-비스[2-(1-나프틸)페닐]안트라센, 2,3,6,7-테트라메틸-9,10-다이(1-나프틸)안트라센, 2,3,6,7-테트라메틸-9,10-다이(2-나프틸)안트라센, 9,9'-바이안트릴, 10,10'-다이페닐-9,9'-바이안트릴, 10,10'-비스(2-페닐페닐)-9,9'-바이안트릴, 10,10'-비스[(2,3,4,5,6-펜타페닐)페닐]-9,9'-바이안트릴, 안트라센, 테트라센, 루브렌, 페릴렌, 2,5,8,11-테트라(tert-뷰틸)페릴렌, 펜타센, 코로넨 등을 사용할 수 있다.
바이닐기를 가지는 방향족 탄화수소로서는 예를 들어 4,4'-비스(2,2-다이페닐바이닐)바이페닐(약칭: DPVBi), 9,10-비스[4-(2,2-다이페닐바이닐)페닐]안트라센(약칭: DPVPA) 등을 사용할 수 있다.
고분자 화합물로서는 예를 들어 폴리(N-바이닐카바졸)(약칭: PVK), 폴리(4-바이닐트라이페닐아민)(약칭: PVTPA), 폴리[N-(4-{N'-[4-(4-다이페닐아미노)페닐]페닐-N'-페닐아미노}페닐)메타크릴아마이드](약칭: PTPDMA), 폴리[N,N'-비스(4-뷰틸페닐)-N,N'-비스(페닐)벤지딘](약칭: Poly-TPD) 등을 사용할 수 있다.
또한 예를 들어 카바졸 골격, 다이벤조퓨란 골격, 다이벤조싸이오펜 골격, 및 안트라센 골격 중 어느 것을 가지는 물질을 복합 재료에 사용되는 정공 수송성을 가지는 재료에 적합하게 사용할 수 있다. 또한 다이벤조퓨란 고리 또는 다이벤조싸이오펜 고리를 가지는 치환기를 가지는 방향족 아민, 나프탈렌 고리를 가지는 방향족 모노아민, 또는 9-플루오렌일기가 아릴렌기를 통하여 아민의 질소에 결합되는 방향족 모노아민을 가지는 물질을 복합 재료에 사용되는 정공 수송성을 가지는 재료에 사용할 수 있다. 또한 N,N-비스(4-바이페닐)아미노기를 가지는 물질을 사용하면, 발광 디바이스의 신뢰성을 향상시킬 수 있다.
이들 재료로서는 예를 들어 N-(4-바이페닐)-6,N-다이페닐벤조[b]나프토[1,2-d]퓨란-8-아민(약칭: BnfABP), N,N-비스(4-바이페닐)-6-페닐벤조[b]나프토[1,2-d]퓨란-8-아민(약칭: BBABnf), 4,4'-비스(6-페닐벤조[b]나프토[1,2-d]퓨란-8-일)-4''-페닐트라이페닐아민(약칭: BnfBB1BP), N,N-비스(4-바이페닐)벤조[b]나프토[1,2-d]퓨란-6-아민(약칭: BBABnf(6)), N,N-비스(4-바이페닐)벤조[b]나프토[1,2-d]퓨란-8-아민(약칭: BBABnf(8)), N,N-비스(4-바이페닐)벤조[b]나프토[2,3-d]퓨란-4-아민(약칭: BBABnf(II)(4)), N,N-비스[4-(다이벤조퓨란-4-일)페닐]-4-아미노-p-터페닐(약칭: DBfBB1TP), N-[4-(다이벤조싸이오펜-4-일)페닐]-N-페닐-4-바이페닐아민(약칭: ThBA1BP), 4-(2-나프틸)-4',4''-다이페닐트라이페닐아민(약칭: BBAβNB), 4-[4-(2-나프틸)페닐]-4',4''-다이페닐트라이페닐아민(약칭: BBAβNBi), 4,4'-다이페닐-4''-(6;1'-바이나프틸-2-일)트라이페닐아민(약칭: BBAαNβNB), 4,4'-다이페닐-4''-(7;1'-바이나프틸-2-일)트라이페닐아민(약칭: BBAαNβNB-03), 4,4'-다이페닐-4''-(7-페닐)나프틸-2-일트라이페닐아민(약칭: BBAPβNB-03), 4,4'-다이페닐-4''-(6;2'-바이나프틸-2-일)트라이페닐아민(약칭: BBA(βN2)B), 4,4'-다이페닐-4''-(7;2'-바이나프틸-2-일)트라이페닐아민(약칭: BBA(βN2)B-03), 4,4'-다이페닐-4''-(4;2'-바이나프틸-1-일)트라이페닐아민(약칭: BBAβNαNB), 4,4'-다이페닐-4''-(5;2'-바이나프틸-1-일)트라이페닐아민(약칭: BBAβNαNB-02), 4-(4-바이페닐릴)-4'-(2-나프틸)-4''-페닐트라이페닐아민(약칭: TPBiAβNB), 4-(3-바이페닐릴)-4'-[4-(2-나프틸)페닐]-4''-페닐트라이페닐아민(약칭: mTPBiAβNBi), 4-(4-바이페닐릴)-4'-[4-(2-나프틸)페닐]-4''-페닐트라이페닐아민(약칭: TPBiAβNBi), 4-페닐-4'-(1-나프틸)트라이페닐아민(약칭: αNBA1BP), 4,4'-비스(1-나프틸)트라이페닐아민(약칭: αNBB1BP), 4,4'-다이페닐-4''-[4'-(카바졸-9-일)바이페닐-4-일]트라이페닐아민(약칭: YGTBi1BP), 4'-[4-(3-페닐-9H-카바졸-9-일)페닐]트리스(1,1'-바이페닐-4-일)아민(약칭: YGTBi1BP-02), 4-다이페닐-4'-(2-나프틸)-4''-{9-(4-바이페닐릴)카바졸)}트라이페닐아민(약칭: YGTBiβNB), N-[4-(9-페닐-9H카바졸-3-일)페닐]-N-[4-(1-나프틸)페닐]-9,9'-스파이로바이[9H-플루오렌]-2-아민(약칭: PCBNBSF), N,N-비스(4-바이페닐릴)-9,9'-스파이로바이[9H-플루오렌]-2-아민(약칭: BBASF), N,N-비스(1,1'-바이페닐-4-일)-9,9'-스파이로바이[9H-플루오렌]-4-아민(약칭: BBASF(4)), N-(1,1'-바이페닐-2-일)-N-(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이[9H-플루오렌]-4-아민(약칭: oFBiSF), N-(4-바이페닐)-N-(다이벤조퓨란-4-일)-9,9-다이메틸-9H-플루오렌-2-아민(약칭: FrBiF), N-[4-(1-나프틸)페닐]-N-[3-(6-페닐다이벤조퓨란-4-일)페닐]-1-나프틸아민(약칭: mPDBfBNBN), 4-페닐-4'-(9-페닐플루오렌-9-일)트라이페닐아민(약칭: BPAFLP), 4-페닐-3'-(9-페닐플루오렌-9-일)트라이페닐아민(약칭: mBPAFLP), 4-페닐-4'-[4-(9-페닐플루오렌-9-일)페닐]트라이페닐아민(약칭: BPAFLBi), 4-페닐-4'-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBA1BP), 4,4'-다이페닐-4''-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBBi1BP), 4-(1-나프틸)-4'-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBANB), 4,4'-다이(1-나프틸)-4''-(9-페닐-9H-카바졸-3-일)트라이페닐아민(약칭: PCBNBB), N-페닐-N-[4-(9-페닐-9H-카바졸-3-일)페닐]스파이로-9,9'-바이플루오렌-2-아민(약칭: PCBASF), N-(1,1'-바이페닐-4-일)-N-[4-(9-페닐-9H-카바졸-3-일)페닐]-9,9-다이메틸-9H-플루오렌-2-아민(약칭: PCBBiF), N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-4-아민, N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-3-아민, N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-2-아민, N,N-비스(9,9-다이메틸-9H-플루오렌-2-일)-9,9'-스파이로바이-9H-플루오렌-1-아민 등을 사용할 수 있다.
<<층(106X1(i, j))의 구성예>>
예를 들어 전자 수송성을 가지는 재료를 층(106X1(i, j))에 사용할 수 있다. 또한 층(106X1(i, j))을 전자 릴레이층이라고 할 수 있다. 층(106X1(i, j))을 사용하면 층(106X1(i, j))에서 양극 측에 접하는 층을 층(106X1(i, j))에서 음극 측에 접하는 층으로부터 떨어지게 할 수 있다. 또한 층(106X1(i, j))에서 양극 측에 접하는 층과 층(106X1(i, j))에서 음극 측에 접하는 층 사이의 상호 작용을 경감시킬 수 있다. 또한 층(106X1(i, j))에서 양극 측에 접하는 층으로 전자를 원활하게 공급할 수 있다.
층(106X1(i, j))에서 양극 측에 접하는 층에 포함되는 억셉터성을 가지는 물질의 LUMO 준위와 층(106X1(i, j))에서 음극 측에 접하는 층에 포함되는 물질의 LUMO 준위 사이에 LUMO 준위를 가지는 물질을 층(106X1(i, j))에 적합하게 사용할 수 있다.
예를 들어 -5.0eV 이상, 바람직하게는 -5.0eV 이상 -3.0eV 이하, 더 바람직하게는 -4.0eV 이상 -3.3eV 이하인 범위에 LUMO 준위를 가지는 재료를 층(106X1(i, j))에 사용할 수 있다.
또한 홀전자를 가지는 재료를 사용할 수 있다. 구체적으로는 프탈로사이아닌계의 재료를 층(106X1(i, j))에 사용할 수 있다. 또는 금속-산소 결합 및 방향족 리간드를 가지는 금속 착체를 층(106X1(i, j))에 사용할 수 있다.
<<유닛(103X2(i, j))의 구성예 1>>
유닛(103X2(i, j))은 단층 구조 또는 적층 구조를 가진다. 예를 들어 유닛(103X2(i, j))은 층(111X2(i, j)), 층(112X2(i, j)), 및 층(113X2(i, j))을 가진다(도 5 참조). 유닛(103X(i, j))은 광(ELX1)을 사출하는 기능을 가진다.
층(111X2(i, j))은 층(112X2(i, j))과 층(113X2(i, j)) 사이에 끼워지는 영역을 가지고, 층(112X2(i, j))은 중간층(106X(i, j))과 층(111X2(i, j)) 사이에 끼워지는 영역을 가지고, 층(113X2(i, j))은 전극(552X(i, j))과 층(111X2(i, j)) 사이에 끼워지는 영역을 가진다.
예를 들어 발광층, 정공 수송층, 전자 수송층, 캐리어 차단층 등의 기능층에서 선택한 층을 유닛(103X2(i, j))에 사용할 수 있다. 또한 정공 주입층, 전자 주입층, 여기자 차단층, 및 전하 발생층 등의 기능층에서 선택한 층을 유닛(103X2(i, j))에 사용할 수 있다.
또한 유닛(103X(i, j))에 사용할 수 있는 구성을 유닛(103X2(i, j))에 사용할 수 있다.
예를 들어 유닛(103X(i, j))에 채용하는 구성과 동일한 구성을 유닛(103X2(i, j))에 사용할 수 있다. 또한 유닛(103X(i, j))의 일부의 두께를 변경한 구성을 유닛(103X2(i, j))에 사용할 수 있다. 이로써 반사성을 가지는 전극 등으로부터 층(111X2(i, j))까지의 거리를 조절할 수 있다. 또한 전극 등이 반사하는 광과 층(111X2(i, j))이 사출하는 광의 간섭 현상을 이용하여, 진폭을 서로 강하게 할 수 있다. 또한 미소 공진기 구조(마이크로캐비티)를 구성할 수 있다.
<<유닛(103X2(i, j))의 구성예 2>>
예를 들어 유닛(103X(i, j))에 채용하는 구성과 다르지만, 유닛(103X(i, j))이 사출하는 광(ELX1)과 같은 색상의 광을 사출하는 구성을 유닛(103X2(i, j))에 사용할 수 있다.
구체적으로는 층(111X(i, j))에 채용하는 구성과 상이한 구성을 층(111X2(i, j))에 사용할 수 있다. 예를 들어 한쪽에 형광 발광 물질을 사용하고, 다른 쪽에 인광 발광 물질을 사용할 수 있다.
또한 구체적으로는 층(112X(i, j))에 채용하는 구성과 상이한 구성을 층(112X2(i, j))에 사용할 수 있다.
또한 구체적으로는 층(113X(i, j))에 채용하는 구성과 상이한 구성을 층(113X2(i, j))에 사용할 수 있다.
<발광 디바이스(550X(i, j))의 구성예 2>
또한 발광 디바이스(550X(i, j))는 전극(551X(i, j))과, 전극(552X(i, j))과, 유닛(103X(i, j))과, 유닛(103X2(i, j))과, 중간층(106X(i, j))과, 층(105X2(i, j))을 가진다.
층(105X2(i, j))은 유닛(103X(i, j))과 중간층(106X(i, j)) 사이에 끼워지는 영역을 가진다.
<<층(105X2(i, j))의 구성예>>
예를 들어 전자 주입성을 가지는 재료를 층(105X2(i, j))에 사용할 수 있다. 또한 층(105X2(i, j))을 전자 주입층이라고 할 수 있다.
예를 들어 전자 수송성을 가지는 유기 화합물 및 도너성을 가지는 무기 화합물을 포함하는 혼합 재료를 층(105X2(i, j))에 사용할 수 있다.
[전자 수송성을 가지는 유기 화합물의 구성예 1]
비공유 전자쌍을 가지는 유기 화합물을 전자 수송성을 가지는 유기 화합물에 사용할 수 있다. 상기 유기 화합물은 도너성을 가지는 무기 화합물과 상호적으로 작용하고, 반점유 궤도를 형성한다.
예를 들어 4,7-다이페닐-1,10-페난트롤린(약칭: BPhen), 2,9-다이(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen), 다이퀴녹살리노[2,3-a:2',3'-c]페나진(약칭: HATNA), 2,4,6-트리스[3'-(피리딘-3-일)바이페닐-3-일]-1,3,5-트라이아진(약칭: TmPPPyTz) 등을 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한 NBPhen은 BPhen보다 유리 전이 온도(Tg)가 높기 때문에, 내열성이 우수하다.
[전자 수송성을 가지는 유기 화합물의 구성예 2]
또한 전자 부족형 헤테로 방향족 고리를 가지는 유기 화합물을 층(105X2(i, j))에 사용할 수 있다. 구체적으로는 피리딘 고리, 다이아진 고리(피리미딘 고리, 피라진 고리, 피리다진 고리), 트라이아진 고리 중 적어도 하나를 가지는 화합물을 사용할 수 있다.
또한 최저 비점유 분자 궤도(LUMO) 준위를 -3.6eV 이상 -2.3eV 이하인 범위에 가지는 유기 화합물을 층(105X2(i, j))에 사용할 수 있다. 또한 일반적으로 사이클릭 볼타메트리(CV), 광전자 분광법, 광 흡수 분광법, 역광전자 분광법 등으로 유기 화합물의 HOMO 준위 및 LUMO 준위를 추정할 수 있다.
[무기 화합물의 구성예 1]
금속 원소 및 산소를 포함하는 무기 화합물을 도너성을 가지는 무기 화합물에 사용할 수 있다. 예를 들어 알칼리 금속 및 산소를 포함하는 무기 화합물을 사용할 수 있다. 또한 알칼리 토금속 및 산소를 포함하는 무기 화합물을 사용할 수 있다. 특히 Li 및 산소를 포함하는 무기 화합물을 적합하게 사용할 수 있다.
이로써 발광 디바이스의 구동 전압을 억제할 수 있다. 또한 표시 장치의 소비 전력을 억제할 수 있다. 그 결과 편의성, 유용성, 또는 신뢰성이 우수한 신규 표시 장치를 제공할 수 있다.
<발광 디바이스(550X(i, j))의 구성예 3>
발광 디바이스(550X(i, j))는 전극(551X(i, j))과, 전극(552X(i, j))과, 유닛(103X(i, j))과, 층(104X(i, j))을 가진다.
층(104X(i, j))은 전극(551X(i, j))과 유닛(103X(i, j)) 사이에 끼워지는 영역을 가진다.
<<전극(551X(i, j))의 구성예>>
예를 들어 도전성 재료를 전극(551X(i, j))에 사용할 수 있다. 구체적으로는 금속, 합금, 또는 도전성 화합물을 포함하는 막을 단층으로 또는 적층하여 전극(551X(i, j))에 사용할 수 있다.
예를 들어 효율적으로 광을 반사하는 막을 전극(551X(i, j))에 사용할 수 있다. 구체적으로는 은 및 구리 등을 포함하는 합금, 은 및 팔라듐 등을 포함하는 합금, 또는 알루미늄 등의 금속막을 전극(551X(i, j))에 사용할 수 있다.
또한 예를 들어 광의 일부를 투과시키고 광의 다른 일부를 반사하는 금속막을 전극(551X(i, j))에 사용할 수 있다. 이로써 미소 공진기 구조(마이크로캐비티)를 발광 디바이스(550X(i, j))에 제공할 수 있다. 또는 소정의 파장의 광을 다른 광보다 효율적으로 추출할 수 있다. 또는 스펙트럼의 반치 폭이 좁은 광을 추출할 수 있다. 또는 선명한 색의 광을 추출할 수 있다.
또한 예를 들어 가시광에 대하여 투과성을 가지는 막을 전극(551X(i, j))에 사용할 수 있다. 구체적으로는 광이 투과할 정도로 얇은 금속의 막, 합금의 막, 또는 도전성 산화물의 막 등을 단층으로 또는 적층하여 전극(551X(i, j))에 사용할 수 있다.
특히 4.0eV 이상의 일함수를 가지는 재료를 전극(551X(i, j))에 적합하게 사용할 수 있다.
예를 들어 인듐을 포함하는 도전성 산화물을 사용할 수 있다. 구체적으로는 산화 인듐, 산화 인듐-산화 주석(약칭: ITO), 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석(약칭: ITSO), 산화 인듐-산화 아연, 산화 텅스텐 및 산화 아연을 함유한 산화 인듐(약칭: IWZO) 등을 사용할 수 있다.
또한 예를 들어 아연을 포함하는 도전성 산화물을 사용할 수 있다. 구체적으로는 산화 아연, 갈륨을 첨가한 산화 아연, 알루미늄을 첨가한 산화 아연 등을 사용할 수 있다.
또한 예를 들어 금(Au), 백금(Pt), 니켈(Ni), 텅스텐(W), 크로뮴(Cr), 몰리브데넘(Mo), 철(Fe), 코발트(Co), 구리(Cu), 팔라듐(Pd), 또는 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용할 수 있다. 또는 그래핀을 사용할 수 있다.
<<층(104X(i, j))의 구성예>>
예를 들어, 정공 주입성을 가지는 재료를 층(104X(i, j))에 사용할 수 있다. 또한 층(104X(i, j))을 정공 주입층이라고 할 수 있다.
구체적으로는 억셉터성을 가지는 물질을 층(104X(i, j))에 사용할 수 있다. 또는 복수 종류의 물질을 포함하는 복합 재료를 층(104X(i, j))에 사용할 수 있다. 이로써 정공을 예를 들어 전극(551X(i, j))으로부터 주입하기 쉽게 할 수 있다. 또는 발광 디바이스의 구동 전압을 저감할 수 있다.
[억셉터성을 가지는 물질]
예를 들어 층(106X2(i, j))에 사용할 수 있는 억셉터성을 가지는 물질을 층(104X(i, j))에 사용할 수 있다.
[복합 재료의 구성예 1]
또한 예를 들어 억셉터성을 가지는 물질과 정공 수송성을 가지는 재료를 포함하는 복합 재료를 층(104X(i, j))에 사용할 수 있다. 구체적으로는 층(106X2(i, j))에 사용할 수 있는 복합 재료를 층(104X(i, j))에 사용할 수 있다. 또한 상기 복합 재료를 포함하는 층(106X2(i, j))의 전기 저항률은 1×102[Ω·cm] 이상 1×108[Ω·cm] 이하이다.
이로써 유닛(103X(i, j))에 대한 정공의 주입을 용이하게 할 수 있다. 또는 층(112X(i, j))에 대한 정공의 주입을 용이하게 할 수 있다. 또는 발광 디바이스의 신뢰성을 향상시킬 수 있다.
또한 알칼리 금속, 알칼리 금속 화합물, 또는 알칼리 금속 착체와 전자 수송성을 가지는 물질을 포함하는 혼합 재료를 층(113X(i, j))에 사용하는 경우, 상기 복합 재료를 층(104X(i, j))에 적합하게 사용할 수 있다. 특히 -5.7eV 이상 -5.4eV 이하의 비교적 깊은 HOMO 준위 HM1을 가지는 정공 수송성을 가지는 재료와 억셉터성을 가지는 물질의 복합 재료를 층(104X(i, j))에 사용할 수 있다. 이에 의하여 발광 디바이스의 신뢰성을 향상시킬 수 있다.
또한 상기 혼합 재료를 층(113X(i, j))에 사용하고, 상기 복합 재료를 층(104X(i, j))에 사용하고, 또한 상기 비교적 깊은 HOMO 준위 HM1에 대하여 -0.2eV 이상 0eV 이하인 범위에 HOMO 준위 HM2를 가지는 물질을 층(112X(i, j))에 사용할 수 있다. 이로써 발광 디바이스의 신뢰성을 더 향상시킬 수 있는 경우가 있다.
[복합 재료의 구성예 2]
예를 들어, 억셉터성을 가지는 물질과, 정공 수송성을 가지는 재료와, 알칼리 금속의 플루오린화물 또는 알칼리 토금속의 플루오린화물을 포함하는 복합 재료를 정공 주입성을 가지는 재료에 사용할 수 있다. 특히, 원자 비율에서 플루오린 원자가 20% 이상인 복합 재료를 적합하게 사용할 수 있다. 이로써 층(104X(i, j))의 굴절률을 저하시킬 수 있다. 또는 발광 디바이스 내부에 굴절률이 낮은 층을 형성할 수 있다. 또는 발광 디바이스의 외부 양자 효율을 향상시킬 수 있다.
<발광 디바이스(550X(i, j))의 구성예 4>
또한 발광 디바이스(550X(i, j))는 전극(551X(i, j))과, 전극(552X(i, j))과, 유닛(103X2(i, j))과, 층(105X(i, j))을 가진다.
전극(552X(i, j))은 전극(551X(i, j))과 중첩되는 영역을 가지고, 유닛(103X2(i, j))은 전극(552X(i, j))과 전극(551X(i, j)) 사이에 끼워지는 영역을 가진다. 또한 층(105X(i, j))은 전극(552X(i, j))과 유닛(103X2(i, j)) 사이에 끼워지는 영역을 가진다.
<<전극(552X(i, j))의 구성예>>
예를 들어 도전성 재료를 전극(552X(i, j))에 사용할 수 있다. 구체적으로는 금속, 합금, 또는 도전성 화합물을 포함하는 막을 단층으로 또는 적층하여 전극(552X(i, j))에 사용할 수 있다.
예를 들어 전극(551X(i, j))에 사용할 수 있는 재료를 전극(552X(i, j))에 사용할 수 있다. 특히 전극(551X(i, j))보다 일함수가 작은 재료를 전극(552X(i, j))에 적합하게 사용할 수 있다. 구체적으로는 일함수가 3.8eV 이하인 재료가 바람직하다.
예를 들어 원소 주기율표의 1족에 속하는 원소, 원소 주기율표의 2족에 속하는 원소, 희토류 금속 및 이들을 포함하는 합금을 전극(552X(i, j))에 사용할 수 있다.
구체적으로는 리튬(Li), 세슘(Cs) 등, 마그네슘(Mg), 칼슘(Ca), 스트론튬(Sr) 등, 유로퓸(Eu), 이터븀(Yb) 등, 및 이들을 포함하는 합금(MgAg, AlLi)을 전극(552X(i, j))에 사용할 수 있다.
<<층(105X(i, j))의 구성예>>
예를 들어 전자 주입성을 가지는 재료를 층(105X(i, j))에 사용할 수 있다. 또한 층(105X(i, j))을 전자 주입층이라고 할 수 있다.
구체적으로는 도너성을 가지는 물질을 층(105X(i, j))에 사용할 수 있다. 또는 도너성을 가지는 물질과 전자 수송성을 가지는 재료를 복합한 재료를 층(105X(i, j))에 사용할 수 있다. 또는 전자화물을 층(105X(i, j))에 사용할 수 있다. 이로써 전자를 예를 들어 전극(552X(i, j))으로부터 주입하기 쉽게 할 수 있다. 또는 일함수가 작은 재료뿐만 아니라, 일함수가 큰 재료를 전극(552X(i, j))에 사용할 수 있다. 또는 일함수와 상관없이 넓은 범위의 재료에서 전극(552X(i, j))에 사용하는 재료를 선택할 수 있다. 구체적으로는 Al, Ag, ITO, 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석 등을 전극(552X(i, j))에 사용할 수 있다. 또는 발광 디바이스의 구동 전압을 저감할 수 있다.
[도너성을 가지는 물질]
예를 들어, 알칼리 금속, 알칼리 토금속, 희토류 금속, 또는 이들의 화합물(산화물, 할로젠화물, 탄산염 등)을 도너성을 가지는 물질에 사용할 수 있다. 또는 테트라싸이아나프타센(약칭: TTN), 니켈로센, 데카메틸니켈로센 등의 유기 화합물을 도너성을 가지는 물질에 사용할 수도 있다.
알칼리 금속 화합물(산화물, 할로젠화물, 탄산염을 포함함)로서는 산화 리튬, 플루오린화 리튬(LiF), 플루오린화 세슘(CsF), 탄산 리튬, 탄산 세슘, 8-하이드록시퀴놀리네이토-리튬(약칭: Liq) 등을 사용할 수 있다.
알칼리 토금속 화합물(산화물, 할로젠화물, 탄산염을 포함함)로서는 플루오린화 칼슘(CaF2) 등을 사용할 수 있다.
[복합 재료의 구성예 1]
또한 복수 종류의 물질을 복합한 재료를 전자 주입성을 가지는 재료에 사용할 수 있다. 예를 들어, 도너성을 가지는 물질과 전자 수송성을 가지는 재료를 복합 재료에 사용할 수 있다.
[전자 수송성을 가지는 재료]
예를 들어, 금속 착체 또는 π전자 부족형 헤테로 방향족 고리 골격을 가지는 유기 화합물을 전자 수송성을 가지는 재료에 사용할 수 있다.
구체적으로는, 유닛(103X(i, j))에 사용할 수 있는 전자 수송성을 가지는 재료를 복합 재료에 사용할 수 있다.
[복합 재료의 구성예 2]
또한 미결정 상태의 알칼리 금속의 플루오린화물과 전자 수송성을 가지는 재료를 복합 재료에 사용할 수 있다. 또는 미결정 상태의 알칼리 토금속의 플루오린화물과 전자 수송성을 가지는 재료를 복합 재료에 사용할 수 있다. 특히 알칼리 금속의 플루오린화물 또는 알칼리 토금속의 플루오린화물을 50wt% 이상 포함하는 복합 재료를 적합하게 사용할 수 있다. 또는 바이피리딘 골격을 가지는 유기 화합물을 포함하는 복합 재료를 적합하게 사용할 수 있다. 이로써 층(105X(i, j))의 굴절률을 저하시킬 수 있다. 또는 발광 디바이스의 외부 양자 효율을 향상시킬 수 있다.
[복합 재료의 구성예 3]
예를 들어 비공유 전자쌍을 가지는 제 1 유기 화합물 및 제 1 금속을 포함하는 복합 재료를 층(105X(i, j))에 사용할 수 있다. 또한 제 1 유기 화합물의 전자수와 제 1 금속의 전자수의 합계가 홀수인 것이 바람직하다. 또한 제 1 유기 화합물 1mol에 대한 제 1 금속의 몰비는 바람직하게는 0.1 이상 10 이하, 더 바람직하게는 0.2 이상 2 이하, 더욱 바람직하게는 0.2 이상 0.8 이하이다.
이로써, 비공유 전자쌍을 가지는 제 1 유기 화합물은 제 1 금속과 상호적으로 작용하고, 반점유 궤도(SOMO: Singly Occupied Molecular Orbital)를 형성할 수 있다. 또한 전극(552X(i, j))으로부터 층(105X(i, j))으로 전자를 주입하는 경우에, 이들 사이에 있는 장벽을 저감할 수 있다. 또한 제 1 금속은 물 또는 산소와의 반응성이 낮기 때문에 발광 디바이스의 내습성을 향상시킬 수 있다.
또한 전자 스핀 공명법(ESR: Electron spin resonance)을 사용하여 측정한 스핀 밀도가 바람직하게는 1×1016spins/cm3 이상, 더 바람직하게는 5×1016spins/cm3 이상, 더 바람직하게는 1×1017spins/cm3 이상인 복합 재료를 층(105X(i, j))에 사용할 수 있다.
[비공유 전자쌍을 가지는 유기 화합물]
예를 들어 전자 수송성을 가지는 재료를 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 예를 들어 전자 부족형 헤테로 방향족 고리를 가지는 화합물을 사용할 수 있다. 구체적으로는 피리딘 고리, 다이아진 고리(피리미딘 고리, 피라진 고리, 피리다진 고리), 트라이아진 고리 중 적어도 하나를 가지는 화합물을 사용할 수 있다. 이로써 발광 디바이스의 구동 전압을 저감할 수 있다.
또한 비공유 전자쌍을 가지는 유기 화합물의 최저 비점유 분자 오비탈(LUMO: Lowest Unoccupied Molecular Orbital)이 -3.6eV 이상 -2.3eV 이하인 것이 바람직하다. 또한 일반적으로 사이클릭 볼타메트리(CV), 광전자 분광법, 광 흡수 분광법, 역광전자 분광법 등으로 유기 화합물의 HOMO 준위 및 LUMO 준위를 추정할 수 있다.
예를 들어 4,7-다이페닐-1,10-페난트롤린(약칭: BPhen), 2,9-다이(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen), 다이퀴녹살리노[2,3-a:2',3'-c]페나진(약칭: HATNA), 2,4,6-트리스[3'-(피리딘-3-일)바이페닐-3-일]-1,3,5-트라이아진(약칭: TmPPPyTz) 등을 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한 NBPhen은 BPhen보다 유리 전이 온도(Tg)가 높기 때문에, 내열성이 우수하다.
또한 예를 들어 구리 프탈로사이아닌을 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한 구리 프탈로사이아닌의 전자수는 홀수이다.
[제 1 금속]
예를 들어, 비공유 전자쌍을 가지는 제 1 유기 화합물의 전자수가 짝수인 경우, 주기율표에서 홀수의 족인 금속과 제 1 유기 화합물의 복합 재료를 층(105X(i, j))에 사용할 수 있다.
예를 들어 7족 금속인 망가니즈(Mn), 9족 금속인 코발트(Co), 11족 금속인 구리(Cu), 은(Ag), 금(Au), 13족 금속인 알루미늄(Al), 인듐(In)은 주기율표에서 홀수의 족이다. 또한 11족 원소는 7족 또는 9족 원소보다 융점이 낮아 진공 증착에 적합하다. 특히 Ag는 융점이 낮기 때문에 바람직하다.
또한 전극(552X(i, j)) 및 층(105X(i, j))에 Ag를 사용함으로써 층(105X(i, j))과 전극(552X(i, j))의 밀착성을 높일 수 있다.
또한 비공유 전자쌍을 가지는 제 1 유기 화합물의 전자수가 홀수인 경우, 주기율표에서 짝수의 족인 제 1 금속과 제 1 유기 화합물의 복합 재료를 층(105X(i, j))에 사용할 수 있다. 예를 들어 8족 금속인 철(Fe)은 주기율표에서 짝수의 족이다.
[전자화물]
예를 들어 칼슘과 알루미늄의 혼합 산화물에 전자를 고농도로 첨가한 물질 등을 전자 주입성을 가지는 재료에 사용할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 본 발명의 일 형태의 표시 장치의 구성을 도 6 내지 도 9를 참조하여 설명한다.
도 6은 본 발명의 일 형태의 표시 장치의 구성을 설명하는 도면이다. 도 6의 (A)는 본 발명의 일 형태의 표시 장치를 설명하는 상면도이고, 도 6의 (B)는 표시 장치의 일부를 설명하는 상면도이다.
도 7은 본 발명의 일 형태의 표시 장치의 화소를 설명하는 회로도이다.
도 8은 본 발명의 일 형태의 표시 장치의 구성을 설명하는 단면도이다. 도 8의 (A)는 도 6의 (A)에 나타낸 절단선 a1-a2, 절단선 a3-a4, 및 화소 세트(703(i, j))에서의 단면을 설명하는 도면이다. 도 8의 (B)는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 트랜지스터를 설명하는 단면도이다.
도 9는 본 발명의 일 형태의 표시 장치의 구성을 설명하는 도면이다. 도 9의 (A)는 본 발명의 일 형태의 표시 장치의 일부를 설명하는 사시도이고, 도 9의 (B)는 도 9의 (A)에 나타낸 화소의 절단선 Y1-Y2, 절단선 Y3-Y4에서의 단면도이고, 도 9의 (C)는 도 9의 (A)에 나타낸 화소의 절단선 X1-X2에서의 단면도이다.
도 10은 본 발명의 일 형태의 표시 장치의 화소 세트의 구성을 설명하는 단면도이다.
또한 본 명세서에서 값이 1 이상의 정수(整數)인 변수를 부호에 사용하는 경우가 있다. 예를 들어 값이 1 이상의 정수인 변수 p를 포함하는 (p)를 최대 p개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다. 또한 예를 들어 값이 1 이상의 정수인 변수 m 및 변수 n을 포함하는 (m, n)을 최대 m×n개의 구성 요소 중 어느 것을 특정하는 부호의 일부에 사용하는 경우가 있다.
또한 본 명세서 등에서, 각 색의 발광 디바이스(여기서는 청색(B), 녹색(G), 및 적색(R))의 발광층을 구분 형성하거나 개별 도포하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다. 또한 본 명세서 등에서 백색광을 사출할 수 있는 발광 디바이스를 백색 발광 디바이스라고 부르는 경우가 있다. 또한 백색 발광 디바이스와 착색층(예를 들어 컬러 필터)을 조합함으로써, 풀 컬러 표시의 표시 장치를 실현할 수 있다.
또한 발광 디바이스는 싱글 구조와 탠덤 구조로 크게 나눌 수 있다. 싱글 구조의 디바이스는 한 쌍의 전극 사이에 하나의 발광 유닛을 가지고, 상기 발광 유닛은 하나 이상의 발광층을 포함하는 구성으로 하는 것이 바람직하다. 2개의 발광층을 사용하여 백색 발광을 얻는 경우, 2개의 발광층 각각의 발광색이 서로 보색 관계가 되는 발광층을 선택하는 것이 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색 관계가 되도록 함으로써 발광 디바이스 전체로서 백색을 발광하는 구성을 얻을 수 있다. 또한 3개 이상의 발광층을 사용하여 백색 발광을 얻는 경우에는, 3개 이상의 발광층의 발광색이 각각 혼합됨으로써, 발광 디바이스 전체로서 백색의 광을 방출하는 구성으로 하면 좋다.
탠덤 구조의 디바이스는 한 쌍의 전극 사이에 2개 이상의 복수의 발광 유닛을 포함하고, 각 발광 유닛은 하나 이상의 발광층을 포함하는 것이 바람직하다. 백색 발광을 얻기 위해서는 복수의 발광 유닛의 발광층으로부터의 광을 조합하여 백색 발광이 얻어지는 구성으로 하면 좋다. 또한 백색 발광이 얻어지는 구성에 대해서는, 싱글 구조의 구성과 마찬가지이다. 또한 탠덤 구조를 가지는 디바이스에서, 복수의 발광 유닛들 사이에는 전하 발생층 등의 중간층을 제공하는 것이 바람직하다.
또한 상술한 백색 발광 디바이스(싱글 구조 또는 탠덤 구조)와 SBS 구조의 발광 디바이스를 비교하면, SBS 구조의 발광 디바이스는 백색 발광 디바이스보다 소비 전력을 낮게 할 수 있다. 소비 전력을 낮추려고 하는 경우에는, SBS 구조의 발광 디바이스를 사용하면 적합하다. 한편, 백색 발광 디바이스는 제조 공정이 SBS 구조의 발광 디바이스보다 간단하기 때문에, 제조 비용을 낮게 하거나 제조 수율을 높일 수 있어 바람직하다.
<표시 장치(700)의 구성예 1>
표시 장치(700)는 표시 영역(231)을 가지고, 표시 영역(231)은 화소 세트(703(i, j))를 가진다(도 6의 (A) 참조). 또한 화소 세트(703(i, j))에 인접한 화소 세트(703(i+1, j))를 가진다(도 6의 (B) 참조).
<<표시 영역(231)의 구성예 1>>
예를 들어 표시 영역(231)은 1인치당 500개 이상의 화소 세트를 가진다. 또한 1인치당 1000개 이상, 바람직하게는 5000개 이상, 더 바람직하게는 10000개 이상의 한 그룹의 화소 세트를 포함한다. 이로써 예를 들어 고글형 표시 장치에 사용하는 경우에 스크린 도어 효과를 경감할 수 있다.
<<표시 영역(231)의 구성예 2>>
표시 영역(231)은 복수의 화소를 가진다. 표시 영역(231)은 예를 들어 행 방향에서 7600개 이상의 화소를 가지고, 열 방향에서 4300개 이상의 화소를 가진다. 구체적으로는 행 방향에서 7680개의 화소를 가지고, 열 방향에서 4320개의 화소를 가진다. 이에 의하여 정세도가 높은 화상을 표시할 수 있다.
<<화소(703(i, j))의 구성예 1>>
복수의 화소를 화소(703(i, j))에 사용할 수 있다(도 6의 (B) 참조). 예를 들어 색상이 서로 다른 색을 표시하는 복수의 화소를 사용할 수 있다. 또한 복수의 화소 각각을 부화소라고 환언할 수 있다. 또는 복수의 부화소를 한 세트로 하여, 화소라고 환언할 수 있다.
이 경우, 상기 복수의 화소가 표시하는 색을 가산 혼색 또는 감산 혼색할 수 있다. 또는 개별의 화소로는 표시할 수 없는 색상의 색을 표시할 수 있다.
구체적으로는 청색을 표시하는 화소(702B(i, j)), 녹색을 표시하는 화소(702G(i, j)), 및 적색을 표시하는 화소(702R(i, j))를 화소(703(i, j))에 사용할 수 있다. 또한 화소(702B(i, j)), 화소(702G(i, j)), 및 화소(702R(i, j)) 각각을 부화소라고 환언할 수 있다.
또한 예를 들어 백색 등을 표시하는 화소를 상기 한 세트에 추가하여 화소(703(i, j))로서 사용할 수 있다. 또한 시안을 표시하는 화소, 마젠타를 표시하는 화소, 및 황색을 표시하는 화소를 화소(703(i, j))에 사용할 수 있다.
또한 예를 들어 적외선을 사출하는 화소를 상기 한 세트에 추가하여 화소(703(i, j))에 사용할 수 있다. 구체적으로는 650nm 이상 1000nm 이하의 파장을 가지는 광을 포함하는 광을 사출하는 화소를 화소(703(i, j))에 사용할 수 있다.
<표시 장치(700)의 구성예 2>
표시 장치(700)는 기재(510)와, 기능층(520)과, 표시 영역(231)을 포함한다(도 6의 (A) 및 도 8의 (A) 참조). 또한 표시 장치(700)는 절연막(705) 및 기재(770)를 포함한다.
기재(510)는 구동 회로(GD) 및 단자(519B)를 가진다. 또한 도시하지 않았지만 구동 회로(SD)를 가진다. 구동 회로(SD)는 제 1 화상 신호 및 제 2 화상 신호를 생성한다. 또한 기재(510)를 기능층이라고 환언할 수 있다.
기능층(520)은 기재(510)와 중첩되고, 기능층(520)은 화소 회로(530G(i, j)) 및 화소 회로(530B(i, j))를 포함한다. 또한 기능층(520)은 기재(770)와 기재(510) 사이에 끼워진다. 또한 절연막(705)은 기능층(520)과 기재(770) 사이에 끼워지고, 절연막(705)은 기능층(520)과 기재(770)를 접합하는 기능을 가진다.
화소 회로(530G(i, j))에는 제 1 화상 신호가 공급되고, 화소 회로(530B(i, j))에는 제 2 화상 신호가 공급된다.
표시 영역(231)은 화소 세트(703(i, j))를 포함하고, 화소 세트(703(i, j))는 화소(702G(i, j)) 및 화소(702B(i, j))를 포함한다.
화소(702G(i, j))는 발광 디바이스(550G(i, j)) 및 화소 회로(530G(i, j))를 포함한다. 발광 디바이스(550G(i, j))는 개구부(591G)를 통하여 화소 회로(530G(i, j))에 전기적으로 접속된다(도 8의 (A) 참조).
화소(702B(i, j))는 발광 디바이스(550B(i, j)) 및 화소 회로(530B(i, j))를 포함한다. 발광 디바이스(550B(i, j))는 개구부(591B)를 통하여 화소 회로(530B(i, j))에 전기적으로 접속된다.
또한, 발광 디바이스(550G(i, j)) 및 발광 디바이스(550B(i, j))는 기재(770)와 기능층(520) 사이에 끼워진다. 또한 표시 장치는 기재(770)를 통하여 정보를 표시한다(도 8의 (A) 참조). 환언하면 발광 디바이스(550G(i, j))는 광을 기능층(520)이 배치되지 않은 방향으로 사출한다. 또한 발광 디바이스(550G(i, j))를 톱 이미션형 발광 디바이스라고 할 수 있다.
<<구동 회로(GD)의 구성예>>
구동 회로(GD)는 제 1 선택 신호 및 제 2 선택 신호를 공급하는 기능을 가진다. 예를 들어 구동 회로(GD)는 도전막(G1(i))에 전기적으로 접속되고 제 1 선택 신호를 공급하고, 도전막(G2(i))에 전기적으로 접속되고 제 2 선택 신호를 공급한다.
<<구동 회로(SD)의 구성예>>
구동 회로(SD)는 화상 신호 및 제어 신호를 공급하는 기능을 가지고, 제어 신호는 제 1 레벨 및 제 2 레벨을 포함한다. 예를 들어 구동 회로(SD)는 도전막(S1g(j))에 전기적으로 접속되고 화상 신호를 공급하고, 도전막(S2g(j))에 전기적으로 접속되고 제어 신호를 공급한다.
<표시 장치(700)의 구성예 3>
표시 장치(700)는 도전막(G1(i))과, 도전막(G2(i))과, 도전막(S1g(j))과, 도전막(S2g(j))과, 도전막(ANO)과, 도전막(VCOM2)을 가진다(도 7 참조).
또한 예를 들어 도전막(G1(i))에는 제 1 선택 신호가 공급되고, 도전막(G2(i))에는 제 2 선택 신호가 공급되고, 도전막(S1g(j))에는 화상 신호가 공급되고, 도전막(S2g(j))에는 제어 신호가 공급된다.
<<화소(703(i, j))의 구성예 2>>
화소 세트(703(i, j))는 화소(702G(i, j))를 가진다(도 6의 (B) 참조). 화소(702G(i, j))는 화소 회로(530G(i, j)) 및 발광 디바이스(550G(i, j))를 가진다(도 7 참조).
<<화소 회로(530G(i, j))의 구성예 1>>
화소 회로(530G(i, j))는 제 1 선택 신호를 공급받고, 화소 회로(530G(i, j))는 제 1 선택 신호에 기초하여 화상 신호를 취득한다. 예를 들어 도전막(G1(i))을 사용하여 제 1 선택 신호를 공급할 수 있다(도 7 참조). 또는 도전막(S1g(j))을 사용하여 화상 신호를 공급할 수 있다. 또한 제 1 선택 신호를 공급하고, 화소 회로(530G(i, j))가 화상 신호를 취득하는 동작을 "기록"이라고 할 수 있다.
<<화소 회로(530G(i, j))의 구성예 2>>
화소 회로(530G(i, j))는 스위치(SW21), 스위치(SW22), 트랜지스터(M21), 용량 소자(C21), 및 노드(N21)를 가진다(도 7 참조). 또한 화소 회로(530G(i, j))는 노드(N22), 용량 소자(C22), 및 스위치(SW23)를 가진다.
트랜지스터(M21)는 노드(N21)에 전기적으로 접속되는 게이트 전극과, 발광 디바이스(550G(i, j))에 전기적으로 접속되는 제 1 전극과, 도전막(ANO)에 전기적으로 접속되는 제 2 전극을 포함한다.
스위치(SW21)는 노드(N21)에 전기적으로 접속되는 제 1 단자와, 도전막(S1g(j))에 전기적으로 접속되는 제 2 단자와, 도전막(G1(i))의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가지는 게이트 전극을 가진다.
스위치(SW22)는 도전막(S2g(j))에 전기적으로 접속되는 제 1 단자와, 도전막(G2(i))의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가지는 게이트 전극을 가진다.
용량 소자(C21)는 노드(N21)와 전기적으로 접속되는 도전막과, 스위치(SW22)의 제 2 전극과 전기적으로 접속되는 도전막을 가진다.
이로써 화상 신호를 노드(N21)에 저장할 수 있다. 또는 노드(N21)의 전위를 스위치(SW22)를 사용하여 변경할 수 있다. 또는 발광 디바이스(550G(i j))가 사출하는 광의 강도를 노드(N21)의 전위를 사용하여 제어할 수 있다.
<<트랜지스터(M21)의 구성예>>
보텀 게이트형 트랜지스터 또는 톱 게이트형 트랜지스터 등을 기능층(520)에 사용할 수 있다. 구체적으로는 트랜지스터를 스위치로서 사용할 수 있다.
트랜지스터는 반도체막(508), 도전막(504), 도전막(507A), 및 도전막(507B)을 가진다(도 8의 (B) 참조). 트랜지스터는 예를 들어 절연막(501C) 위에 형성된다.
반도체막(508)은 도전막(507A)에 전기적으로 접속되는 영역(508A), 도전막(507B)에 전기적으로 접속되는 영역(508B)을 가진다. 반도체막(508)은 영역(508A)과 영역(508B) 사이에 영역(508C)을 가진다.
도전막(504)은 영역(508C)과 중첩되는 영역을 가지고, 도전막(504)은 게이트 전극의 기능을 가진다.
절연막(506)은 반도체막(508)과 도전막(504) 사이에 끼워지는 영역을 가진다. 절연막(506)은 게이트 절연막의 기능을 가진다.
도전막(507A)은 소스 전극의 기능 및 드레인 전극의 기능 중 한쪽을 가지고, 도전막(507B)은 소스 전극의 기능 및 드레인 전극의 기능 중 다른 쪽을 가진다. 또한 도전막(507A)은 도전막(512A)에 전기적으로 접속되고, 도전막(507B)은 도전막(512B)에 전기적으로 접속된다.
또한 도전막(524)을 트랜지스터에 사용할 수 있다. 도전막(524)은 도전막(504)과의 사이에 반도체막(508)을 끼우는 영역을 가진다. 도전막(524)은 제 2 게이트 전극의 기능을 가진다. 절연막(501D)은 반도체막(508)과 도전막(524) 사이에 끼워지고, 제 2 게이트 절연막의 기능을 가진다. 또한, 절연막(518)은 트랜지스터를 덮고, 절연막(501C)은 절연막(501B)과 절연막(501D) 사이에 끼워진다. 또한 절연막(516)은 절연막(516A) 및 절연막(516B)을 가진다.
또한 화소 회로의 트랜지스터에 사용하는 반도체막을 형성하는 공정에서, 구동 회로의 트랜지스터에 사용하는 반도체막을 형성할 수 있다. 예를 들어 화소 회로의 트랜지스터에 사용하는 반도체막과 조성이 같은 반도체막을 구동 회로에 사용할 수 있다.
<<반도체막(508)의 구성예 1>>
예를 들어 14족 원소를 포함하는 반도체를 반도체막(508)에 사용할 수 있다. 구체적으로는 실리콘을 포함한 반도체를 반도체막(508)에 사용할 수 있다.
[수소화 비정질 실리콘]
예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용할 수 있다. 또는 미결정 실리콘 등을 반도체막(508)에 사용할 수 있다. 이에 의하여 예를 들어 폴리실리콘을 반도체막(508)에 사용하는 기능 패널보다 표시 불균일이 적은 기능 패널을 제공할 수 있다. 또는 기능 패널의 대형화가 용이하다.
[폴리실리콘]
예를 들어 폴리실리콘을 반도체막(508)에 사용할 수 있다. 이에 의하여 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 트랜지스터의 전계 효과 이동도를 높일 수 있다. 또한 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 구동 능력을 높일 수 있다. 또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 화소의 개구율을 향상시킬 수 있다.
또는 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 트랜지스터보다 트랜지스터의 신뢰성을 높일 수 있다.
또는 트랜지스터의 제작에 요구되는 온도를 예를 들어 단결정 실리콘을 사용하는 트랜지스터의 제작에 요구되는 온도보다 낮게 할 수 있다.
또는 구동 회로의 트랜지스터에 사용하는 반도체막을 화소 회로의 트랜지스터에 사용하는 반도체막과 동일한 공정으로 형성할 수 있다. 또는 화소 회로를 형성하는 기판과 동일한 기판 위에 구동 회로를 형성할 수 있다. 또는 전자 기기를 구성하는 부품 수를 저감할 수 있다.
[단결정 실리콘]
예를 들어 단결정 실리콘을 반도체막(508)에 사용할 수 있다. 이에 의하여 예를 들어 수소화 비정질 실리콘을 반도체막(508)에 사용하는 기능 패널보다 정세도(精細度)를 높일 수 있다. 또는 예를 들어 폴리실리콘을 반도체막(508)에 사용하는 기능 패널보다 표시 불균일이 적은 기능 패널을 제공할 수 있다. 또는 예를 들어 스마트 글라스 또는 헤드 마운트 디스플레이를 제공할 수 있다.
<<반도체막(508)의 구성예 2>>
예를 들어 금속 산화물을 반도체막(508)에 사용할 수 있다. 이로써 예를 들어 실리콘을 반도체막에 사용한 트랜지스터를 이용하는 화소 회로에 비하여 화소 회로가 화상 신호를 유지할 수 있는 시간을 길게 할 수 있다. 구체적으로는 플리커의 발생을 억제하면서, 선택 신호를 30Hz 미만, 바람직하게는 1Hz 미만, 더 바람직하게는 1분에 한 번 미만의 빈도로 공급할 수 있다. 그 결과, 정보 처리 장치의 사용자에게 축적되는 피로를 경감할 수 있다. 또한 구동에 따른 소비 전력을 저감할 수 있다.
예를 들어 산화물 반도체를 사용하는 트랜지스터를 이용할 수 있다. 구체적으로는 인듐을 포함하는 산화물 반도체, 인듐과 갈륨과 아연을 포함하는 산화물 반도체, 또는 인듐과 갈륨과 아연과 주석을 포함하는 산화물 반도체를 반도체막에 사용할 수 있다.
예를 들어 오프 상태에서의 누설 전류가 반도체막에 실리콘을 사용한 트랜지스터보다 작은 트랜지스터를 사용할 수 있다. 구체적으로는 반도체막에 산화물 반도체를 사용한 트랜지스터를 스위치 등으로서 이용할 수 있다. 이로써 실리콘을 사용한 트랜지스터를 스위치로서 이용하는 회로보다 긴 시간 동안 플로팅 노드의 전위를 유지할 수 있다.
반도체막에 금속 산화물을 사용하는 트랜지스터(OS 트랜지스터라고도 함)는 비정질 실리콘을 사용한 트랜지스터와 비교하여 전계 효과 이동도가 매우 높다. 또한 OS 트랜지스터는 오프 상태에서의 소스-드레인 간의 누설 전류(이하 오프 전류라고도 함)가 현저히 작고, 상기 트랜지스터와 직렬로 접속된 용량 소자에 축적된 전하가 장기간에 걸쳐 유지될 수 있다. 또한 OS 트랜지스터를 적용함으로써 표시 장치의 소비 전력을 절감할 수 있다.
또한 실온하에서의 채널 폭 1μm당 OS 트랜지스터의 오프 전류값은 1aA(1×10-18A) 이하, 1zA(1×10-21A) 이하, 또는 1yA(1×10-24A) 이하로 할 수 있다. 또한 실온하에서의 채널 폭 1μm당 Si 트랜지스터의 오프 전류값은 1fA(1×10-15A) 이상 1pA(1×10-12A) 이하이다. 따라서 OS 트랜지스터의 오프 전류는 Si 트랜지스터의 오프 전류보다 10자릿수 정도 낮다고 할 수도 있다.
또한 화소 회로에 포함되는 발광 디바이스의 발광 휘도를 높이는 경우, 발광 디바이스에 흘리는 전류량을 크게 할 필요가 있다. 이를 위해서는, 화소 회로에 포함되어 있는 구동 트랜지스터의 소스와 드레인 사이의 전압을 높일 필요가 있다. OS 트랜지스터는 Si 트랜지스터보다 소스와 드레인 사이에서의 내압이 높기 때문에, OS 트랜지스터의 소스와 드레인 사이에는 높은 전압을 인가할 수 있다. 이로써 화소 회로에 포함되는 구동 트랜지스터를 OS 트랜지스터로 함으로써, 발광 디바이스를 흐르는 전류의 양을 크게 하여, 발광 디바이스의 발광 휘도를 높일 수 있다.
또한 트랜지스터가 포화 영역에서 동작하는 경우, OS 트랜지스터에서는 Si 트랜지스터보다 게이트와 소스 사이의 전압의 변화에 따른 소스와 드레인 사이의 전류의 변화를 더 작게 할 수 있다. 그러므로 화소 회로에 포함되는 구동 트랜지스터로서 OS 트랜지스터를 적용함으로써, 게이트와 소스 사이의 전압의 변화에 따라 소스와 드레인 사이를 흐르는 전류를 자세하게 설정할 수 있기 때문에, 발광 디바이스를 흐르는 전류의 양을 제어할 수 있다. 그러므로 화소 회로에서의 계조를 크게 할 수 있다.
또한 트랜지스터가 포화 영역에서 동작하는 경우에 흐르는 전류의 포화 특성에 관하여, OS 트랜지스터는 소스와 드레인 사이의 전압이 서서히 높아진 경우에도 Si 트랜지스터보다 안정적인 전류(포화 전류)를 흘릴 수 있다. 그러므로 OS 트랜지스터를 구동 트랜지스터로서 사용함으로써, 예를 들어 EL 재료가 포함되는 발광 디바이스의 전류-전압 특성에 편차가 생긴 경우에도 발광 디바이스에 안정적인 전류를 흘릴 수 있다. 즉 OS 트랜지스터가 포화 영역에서 동작하는 경우, 소스와 드레인 사이의 전압을 높여도 소스와 드레인 사이의 전류는 거의 변화되지 않기 때문에, 발광 디바이스의 발광 휘도를 안정화시킬 수 있다.
상술한 바와 같이, 화소 회로에 포함되는 구동 트랜지스터로서 OS 트랜지스터를 사용함으로써, 예를 들어 흑색 표시 부분이 밝게 표시되는 것을 억제하거나, 발광 휘도를 상승시키거나, 계조를 높이거나, 발광 디바이스의 편차를 억제할 수 있다.
<<반도체막(508)의 구성예 3>>
예를 들어 화합물 반도체를 트랜지스터의 반도체로서 사용할 수 있다. 구체적으로는 갈륨 비소를 포함하는 반도체를 사용할 수 있다.
예를 들어 유기 반도체를 트랜지스터의 반도체로서 사용할 수 있다. 구체적으로는 폴리아센류 또는 그래핀을 포함하는 유기 반도체를 반도체막에 사용할 수 있다.
<<발광 디바이스(550G(i, j))의 구성예 1>>
발광 디바이스(550G(i, j))는 화소 회로(530G(i, j))에 전기적으로 접속된다(도 7 참조). 또한 발광 디바이스(550G(i, j))는 노드(N21)의 전위에 의거하여 동작한다.
발광 디바이스(550G(i, j))는 전극(551G(i, j))과 전극(552G(i, j))을 가진다. 전극(551G(i, j))은 화소 회로(530G(i, j))에 전기적으로 접속되고, 전극(552G(i, j))은 도전막(VCOM2)에 전기적으로 접속된다.
예를 들어 유기 일렉트로루미네선스 소자, 무기 일렉트로루미네선스 소자, 발광 다이오드, 또는 QDLED(Quantum Dot LED) 등을 발광 디바이스(550G(i, j))로서 사용할 수 있다.
<표시 장치(700)의 구성예 4>
본 실시형태에서 설명하는 표시 장치(700)는 화소 세트(703(i, j))를 가진다(도 9의 (A) 참조).
<<화소 세트(703(i, j))의 구성예>>
화소 세트(703(i, j))는 화소(702G(i, j)), 화소(702B(i, j)), 및 화소(702R(i, j))를 가진다.
화소(702G(i, j))는 발광 디바이스(550G(i, j))를 가지고, 화소(702B(i, j))는 발광 디바이스(550B(i, j))를 가지고, 화소(702R(i, j))는 발광 디바이스(550R(i, j))를 가진다.
또한 예를 들어 절단선 X1-X2 방향에서 2.8μm 피치로 발광 디바이스를 배치할 수 있다. 또한 절단선 Y3-Y4 방향에서 8.4μm 피치로 발광 디바이스를 배치할 수 있다. 또한 발광 디바이스 간에 0.55μm의 틈을 제공할 수 있다. 이로써 표시 장치의 정세도를 높일 수 있다. 또한 개구율을 높일 수 있다.
<<발광 디바이스(550G(i, j))의 구성예 2>>
발광 디바이스(550G(i, j))는 전극(551G(i, j)), 전극(552G(i, j)), 유닛(103G(i, j)), 유닛(103G2(i, j)), 중간층(106G(i, j)), 층(105G2(i, j)), 및 층(104G(i, j))을 가진다(도 9의 (B) 참조).
도전막(552)은 전극(552G(i, j))을 포함하고, 도전막(552)은 도전막(VCOM2)에 전기적으로 접속된다.
<<발광 디바이스(550B(i, j))의 구성예 1>>
발광 디바이스(550B(i, j))와 발광 디바이스(550G(i, j)) 사이에 절연막(573)이 제공된다(도 9의 (C) 참조).
<<절연막(573)의 구성예 1>>
예를 들어 절연성의 무기 재료, 절연성의 유기 재료, 또는 무기 재료와 유기 재료를 포함하는 절연성의 복합 재료를 절연막(573)에 사용할 수 있다.
구체적으로는 무기 산화물막, 무기 질화물막, 또는 무기 산화질화물막 등, 혹은 이들에서 선택된 복수를 적층한 적층 재료를 절연막(573)에 사용할 수 있다.
예를 들어 산화 실리콘막, 질화 실리콘막, 산화질화 실리콘막, 산화 알루미늄막 등 또는 이들에서 선택된 복수를 적층한 적층 재료를 포함하는 막을 절연막(573)에 사용할 수 있다. 또한 질화 실리콘막은 치밀한 막이고, 불순물의 확산을 억제하는 기능이 우수하다.
예를 들어 폴리에스터, 폴리올레핀, 폴리아마이드, 폴리이미드, 폴리카보네이트, 폴리실록세인, 또는 아크릴 수지 등 또는 이들에서 선택된 복수의 수지의 적층 재료 또는 복합 재료 등을 절연막(573)에 사용할 수 있다.
<<절연막(573)의 구성예 2>>
절연막(573)은 절연막(573(1)) 및 절연막(573(2))을 가진다.
예를 들어 절연성의 무기 재료를 절연막(573(1))에 사용할 수 있다. 구체적으로는 산화 알루미늄을 절연막(573(1))에 사용할 수 있다. 예를 들어 화학 기상 성장법 또는 원자층 퇴적법(ALD: Atomic Layer Deposition) 등을 사용하여 형성한 치밀한 막을 절연막(573(1))에 사용할 수 있다.
또한 예를 들어 절연성의 유기 재료를 절연막(573(2))에 사용할 수 있다. 구체적으로는 폴리이미드 또는 아크릴 수지를 절연막(573(2))에 사용할 수 있다. 또한 감광성을 가지는 재료를 절연막(573(2))에 사용할 수 있다.
<<발광 디바이스(550R(i, j))의 구성예 1>>
또한 발광 디바이스(550R(i, j))와 발광 디바이스(550G(i, j)) 사이에 절연막(573)이 제공된다.
<표시 장치(700)의 구성예 5>
표시 장치(700)는 발광 디바이스(550G(i, j))와 발광 디바이스(550B(i, j))를 가진다(도 9의 (C) 및 도 10 참조). 또한 발광 디바이스(550R(i, j))를 가진다.
<<발광 디바이스(550G(i, j))의 구성예 3>>
발광 디바이스(550G(i, j))는 전극(551G(i, j)), 전극(552G(i, j)), 유닛(103G(i, j)), 유닛(103G2(i, j)), 중간층(106G(i, j)), 및 층(105G2(i, j))을 가진다. 또한 유닛(103G(i, j)) 및 유닛(103G2(i, j))은 녹색의 색상의 광을 사출하는 구성을 가진다.
예를 들어 실시형태 1에 있어서 설명하는 구성을 발광 디바이스(550G(i, j))에 적용할 수 있다.
<<발광 디바이스(550B(i, j))의 구성예 2>>
발광 디바이스(550B(i, j))는 전극(551B(i, j)), 전극(552B(i, j)), 유닛(103B(i, j)), 유닛(103B2(i, j)), 중간층(106B(i, j)), 및 층(105B2(i, j))을 가진다. 또한 유닛(103B(i, j)) 및 유닛(103B2(i, j))은 청색의 색상의 광을 사출하는 구성을 가진다.
예를 들어 실시형태 1에 있어서 설명하는 구성을 발광 디바이스(550B(i, j))에 적용할 수 있다.
<<발광 디바이스(550R(i, j))의 구성예 2>>
발광 디바이스(550R(i, j))는 전극(551R(i, j)), 전극(552R(i, j)), 유닛(103R(i, j)), 유닛(103R2(i, j)), 중간층(106R(i, j)), 및 층(105R2(i, j))을 가진다. 또한 유닛(103R(i, j)) 및 유닛(103R2(i, j))은 적색의 색상의 광을 사출하는 구성을 가진다.
예를 들어 실시형태 1에 있어서 설명하는 구성을 발광 디바이스(550R(i, j))에 적용할 수 있다.
<<중간층(106G(i, j)), 중간층(106B(i, j)), 중간층(106R(i, j))의 구성예>>
중간층(106B(i, j))은 중간층(106G(i, j))과의 사이에 틈(106GB(i, j))을 가진다(도 10 참조). 이로써 중간층(106G(i, j))과 중간층(106B(i, j)) 사이를 흐르는 전류를 억제할 수 있다. 또한 발광 디바이스(550G(i, j))와 발광 디바이스(550B(i, j)) 사이에서의 크로스토크 현상의 발생을 억제할 수 있다.
또한 중간층(106R(i, j))은 중간층(106G(i, j))과의 사이에 틈(106RG(i, j))을 가진다. 이로써 중간층(106R(i, j))과 중간층(106G(i, j)) 사이를 흐르는 전류를 억제할 수 있다. 발광 디바이스(550R(i, j))와 발광 디바이스(550G(i, j)) 사이에서의 크로스토크 현상의 발생을 억제할 수 있다.
<<층(105G2(i, j)), 층(105B2(i, j)), 층(105R2(i, j))의 구성예>>
층(105B2(i, j))은 층(105G2(i, j))과의 사이에 틈(105GB2(i, j))을 가진다(도 10 참조).
또한 층(105R2(i, j))은 층(105G2(i, j))과의 사이에 틈(105RG2(i, j))을 가진다.
<<층(104G(i, j)), 층(104B(i, j)), 층(104R(i, j))의 구성예>>
층(104B(i, j))은 층(104G(i, j))과의 사이에 틈(104GB(i, j))을 가진다(도 10 참조). 이로써 층(104G(i, j))과 층(104B(i, j)) 사이를 흐르는 전류를 억제할 수 있다. 또한 발광 디바이스(550G(i, j))와 발광 디바이스(550B(i, j)) 사이에서의 크로스토크 현상의 발생을 억제할 수 있다.
또한 층(104R(i, j))은 층(104G(i, j))과의 사이에 틈(104RG(i, j))을 가진다. 이로써 층(104R(i, j))과 층(104G(i, j)) 사이를 흐르는 전류를 억제할 수 있다. 또한 발광 디바이스(550R(i, j))와 발광 디바이스(550G(i, j)) 사이에서의 크로스토크 현상의 발생을 억제할 수 있다.
또한 본 명세서 등에서 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세(高精細)의 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작된 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다. MML 구조의 표시 장치는 메탈 마스크를 사용하지 않고 제작되기 때문에, FMM 구조 또는 MM 구조의 표시 장치보다 화소 배치 및 화소 형상 등의 설계 자유도가 높다.
또한 MML 구조의 표시 장치의 제작 방법에서는, 섬 형상의 EL층은 메탈 마스크의 패턴에 의하여 형성되는 것은 아니라, EL층을 면 전체에 성막한 후에 가공함으로써 형성된다. 따라서 여태까지 실현이 어려웠던 고정세 표시 장치 또는 고개구율 표시 장치를 실현할 수 있다. 또한 EL층을 각 색으로 구분 형성할 수 있기 때문에 매우 선명하고 콘트라스트가 높으며 표시 품질이 높은 표시 장치를 실현할 수 있다. 또한 EL층 위에 희생층을 제공함으로써, 표시 장치의 제작 공정 중에 EL층이 받는 대미지를 저감하여, 발광 디바이스의 신뢰성을 높일 수 있다.
또한 본 발명의 일 형태의 표시 장치는 화소 전극의 단부를 덮는 절연물이 제공되지 않는 구조로 할 수 있다. 바꿔 말하면, 화소 전극과 EL층 사이에 절연물이 제공되지 않는 구성이다. 상기 구성으로 함으로써, EL층으로부터의 발광을 효율적으로 추출할 수 있기 때문에, 시야각 의존성을 매우 작게 할 수 있다. 예를 들어 본 발명의 일 형태의 표시 장치에서는, 시야각(비스듬한 방향으로부터 화면을 봤을 때 일정한 콘트라스트비가 유지되는 최대 각도)을 100° 이상 180° 미만, 바람직하게는 150° 이상 170° 이하인 범위로 할 수 있다. 또한 상술한 시야각은 상하 및 좌우 각각에 적용할 수 있다. 본 발명의 일 형태의 표시 장치로 함으로써, 시야각 의존성이 향상되고 화상의 시인성을 높일 수 있다.
또한 표시 장치를 파인 메탈 마스크(FMM)의 디바이스로 하는 경우, 화소 배치의 구성 등이 제한되는 경우가 있다. 여기서 FMM 구조에 대하여 이하에서 설명한다.
FMM 구조를 제작하기 위해서는, EL 증착 시에 원하는 영역에 EL 재료가 증착되도록, 개구부가 제공된 금속의 마스크(FMM이라고도 함)를 기판과 대향하여 배치한다. 그 후, FMM을 통하여 EL 증착을 수행함으로써, 원하는 영역에 EL 재료를 증착한다. EL 증착 시의 기판 크기가 커지면 FMM의 크기도 커지기 때문에 그 중량도 커진다. 또한 EL 증착 시에 열 등이 FMM에 가해지기 때문에, FMM이 변형되는 경우가 있다. 또는 EL 증착 시에 FMM에 일정한 장력을 가하여 증착하는 방법 등도 있기 때문에, FMM의 중량 및 강도는 중요한 파라미터이다.
그러므로 FMM 구조의 디바이스의 화소 배치 구성을 설계하는 경우, 상기 파라미터 등을 고려할 필요가 있어, 일정한 제한하에서 검토할 필요가 있다. 한편, 본 발명의 일 형태의 표시 장치는 MML 구조를 사용하여 제작되기 때문에, FMM 구조에 비하여 화소 배치의 구성 등의 자유도가 높다는 우수한 효과를 가진다. 또한 본 구성에서는 예를 들어 플렉시블 디바이스 등과도 친화성이 매우 높고, 화소 및 구동 회로 중 어느 한쪽 또는 양쪽을 다양한 회로 배치로 할 수 있다.
또한 본 발명의 일 형태의 표시 장치는 OS 트랜지스터와, MML(metal maskless) 구조를 가지는 발광 디바이스를 포함한 구성을 가진다. 상기 구성으로 함으로써, 트랜지스터에 흐를 수 있는 누설 전류 및 인접한 발광 소자 사이에 흐를 수 있는 누설 전류(가로 누설 전류, 사이드 누설 전류 등이라고도 함)를 매우 낮게 할 수 있다. 또한 상기 구성으로 함으로써, 표시 장치에 화상을 표시한 경우에 관찰자가 화상의 선명함, 화상의 날카로움, 높은 채도, 및 높은 콘트라스트비 중 어느 하나 또는 복수를 느낄 수 있다. 또한 트랜지스터에 흐를 수 있는 누설 전류 및 발광 소자 사이의 가로 누설 전류가 매우 낮은 구성으로 함으로써, 흑색 표시 시에 발생할 수 있는 광 누설(검은 화상이 하얗게 보이는 현상) 등이 최대한 억제된 표시(깊은 흑색 표시라고도 함)로 할 수 있다.
또한 본 실시형태는 본 명세서에서 설명하는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태인 표시 장치 및 표시 시스템에 대하여 도 11 내지 도 16을 참조하여 설명한다.
도 11은 본 발명의 일 형태의 표시 장치의 구성을 설명하는 블록도이다.
도 12는 도 11에 나타낸 표시부의 구성을 설명하는 블록도이다.
도 13은 본 발명의 일 형태의 표시 장치의 구성을 설명하는 블록도이다.
도 14는 도 13에 나타낸 화소의 구성을 설명하는 블록도이다.
도 15는 본 발명의 일 형태의 표시 장치의 구성을 설명하는 블록도이다.
도 16의 (A)는 보정 방법에 관한 흐름도이고, 도 16의 (B)는 보정 방법을 설명하는 모식도이다.
<표시 장치의 구성예 1>
도 11에는 표시 장치(10)가 가지는 각 구성을 설명하기 위한 블록도를 나타내었다. 표시 장치는 구동 회로(40), 기능 회로(50), 및 표시부(60)를 가진다.
<<구동 회로(40)의 구성예 1>>
구동 회로(40)는, 일례로서 게이트 드라이버(41) 및 소스 드라이버(42)를 가진다. 게이트 드라이버(41)는 화소 회로(62R, 62G, 62B)에 신호를 출력하기 위한 복수의 게이트선(GL)을 구동하는 기능을 가진다. 소스 드라이버(42)는 화소 회로(62R, 62G, 62B)에 신호를 출력하기 위한 복수의 소스선(SL)을 구동하는 기능을 가진다. 또한 구동 회로(40)는 표시를 수행하기 위한 전압을 복수의 배선을 통하여 화소 회로(62R, 62G, 62B)에 공급한다.
<<기능 회로(50)의 구성예 1>>
기능 회로(50)는 CPU(51)를 포함하고, CPU(51)는 데이터의 연산 처리에 사용할 수 있다. 또한 CPU(51)는 CPU 코어(53)를 가진다. CPU 코어(53)는 연산 처리에 사용되는 데이터를 일시적으로 유지하기 위한 플립플롭(80)을 가진다. 플립플롭(80)은 복수의 스캔 플립플롭(81)을 가지고, 각 스캔 플립플롭(81)은 표시부(60)에 제공되는 백업 회로(82)에 전기적으로 접속된다. 플립플롭(80)은 스캔 플립플롭의 데이터(백업 데이터)를 백업 회로(82)와의 사이에서 입출력한다.
<<표시부(60)>>
도 11 및 도 12를 참조하여 표시부(60) 내에서의 백업 회로(82) 및 부화소인 화소 회로(62R, 62G, 62B)의 배치의 구성예에 대하여 설명한다.
도 12에는 표시부(60)에서 복수의 화소(61)가 매트릭스 형태로 배치된 구성을 나타내었다. 화소(61)는 화소 회로(62R, 62G, 62B) 외에 백업 회로(82)를 가진다. 상술한 바와 같이 백업 회로(82) 및 화소 회로(62R, 62G, 62B)는 모두 OS 트랜지스터로 구성할 수 있기 때문에 같은 화소 내에 배치할 수 있다.
표시부(60)는 화소 회로(62R, 62G, 62B), 백업 회로(82)가 제공된 화소(61)를 복수로 가진다. 백업 회로(82)는 도 12에서 설명한 바와 같이 반드시 반복 단위인 화소(61) 내에 배치할 필요는 없다. 표시부(60)의 형상, 화소 회로(62R, 62G, 62B)의 형상 등에 따라 자유로이 배치할 수 있다.
<표시 장치의 구성예 2>
도 13은 본 발명의 일 형태의 표시 장치인 표시 장치(10)의 구성예를 모식적으로 나타낸 블록도이다. 표시 장치(10)는 층(20)과 층(30)을 가지고, 층(30)은 층(20)의 예를 들어 위쪽에 적층하여 제공할 수 있다. 층(20)과 층(30) 사이에는 층간 절연체 또는 상이한 층 사이의 전기적인 접속을 수행하기 위한 도전체를 제공할 수 있다.
<<층(20)>>
층(20)에 제공되는 트랜지스터는 예를 들어 채널 형성 영역에 실리콘을 가지는 트랜지스터(Si 트랜지스터라고도 함)로 할 수 있고, 예를 들어 채널 형성 영역에 단결정 실리콘을 가지는 트랜지스터로 할 수 있다. 특히 층(20)에 제공되는 트랜지스터로서 채널 형성 영역에 단결정 실리콘을 가지는 트랜지스터를 사용하면, 상기 트랜지스터의 온 전류를 크게 할 수 있다. 따라서 층(20)이 가지는 회로를 고속으로 구동시킬 수 있기 때문에 바람직하다. 또한 Si 트랜지스터는 채널 길이가 3nm 내지 10nm 정도의 미세 가공으로 형성할 수 있기 때문에 CPU, GPU 등의 액셀러레이터, 애플리케이션 프로세서 등이 제공된 표시 장치(10)로 할 수 있다.
층(20)에는 구동 회로(40) 및 기능 회로(50)가 제공된다. 층(20)의 Si 트랜지스터는 상기 트랜지스터의 온 전류를 크게 할 수 있다. 따라서 각 회로를 고속으로 구동시킬 수 있다.
<<구동 회로(40)의 구성예 2>>
구동 회로(40)는 화소 회로(62R, 62G, 62B)를 구동하기 위한 게이트선 구동 회로와 소스선 구동 회로 등을 포함한다. 구동 회로(40)는 일례로서 표시부(60)의 화소(61)를 구동하기 위한 게이트선 구동 회로 및 소스선 구동 회로를 포함한다. 구동 회로(40)를 표시가 제공되는 층(30)과는 다른 층(20)에 배치하는 구성으로 함으로써, 층(30)에서 표시부가 차지하는 면적을 크게 할 수 있다. 또한 구동 회로(40)는 화상 데이터 등의 데이터를 표시 장치(10)의 외부로부터 수신하기 위한 인터페이스로서의 기능을 가지는 LVDS(Low Voltage Differential Signaling) 회로 또는 D/A(Digital to Analog) 변환 회로 등을 가져도 좋다. 층(20)의 Si 트랜지스터는 상기 트랜지스터의 온 전류를 크게 할 수 있다. 각 회로의 동작 속도에 따라 Si 트랜지스터의 채널 길이 또는 채널 폭 등을 상이하게 하여도 좋다.
<<층(30)>>
층(30)에 제공되는 트랜지스터는 예를 들어 OS 트랜지스터로 할 수 있다. 특히 OS 트랜지스터로서 채널 형성 영역에 인듐, 원소 M(원소 M은 알루미늄, 갈륨, 이트륨, 또는 주석), 아연 중 적어도 하나를 포함하는 산화물을 가지는 트랜지스터를 사용하는 것이 바람직하다. 이와 같은 OS 트랜지스터는 오프 전류가 매우 낮다는 특성을 가진다. 따라서 특히 표시부가 가지는 화소 회로에 제공되는 트랜지스터로서 OS 트랜지스터를 사용하면, 화소 회로에 기록된 아날로그 데이터를 장기간 유지할 수 있기 때문에 바람직하다.
층(30)에는 복수의 화소(61)가 제공된 표시부(60)가 제공된다. 화소(61)에는 적색, 녹색, 청색의 발광을 제어하는 화소 회로(62R, 62G, 62B)가 제공된다. 화소 회로(62R, 62G, 62B)는 화소(61)의 부화소로서의 기능을 가진다. 화소 회로(62R, 62G, 62B)는 OS 트랜지스터를 가지기 때문에 화소 회로에 기록된 아날로그 데이터를 장기간 유지할 수 있다. 또한 층(30)이 가지는 화소(61)에는 각각 백업 회로(82)가 제공된다. 또한 백업 회로는 기억 회로 또는 메모리 회로라고 하는 경우가 있다. 또한 백업 회로는 스캔 플립플롭의 데이터(백업 데이터(BD))를 플립플롭(80)과의 사이에서 입출력한다.
<<화소 회로의 구성예 1>>
도 14의 (A) 및 (B)에서는 화소 회로(62R, 62G, 62B)에 적용할 수 있는 화소 회로(62)의 구성예 및 화소 회로(62)에 접속되는 발광 소자(70)를 나타내었다. 도 14의 (A)는 각 소자의 접속을 나타낸 도면이고, 도 14의 (B)는 구동 회로(40), 화소 회로(62), 및 발광 소자(70)의 위아래 관계를 모식적으로 나타낸 도면이다.
본 명세서 등에서 소자라는 용어를 '디바이스'로 환언할 수 있는 경우가 있다. 예를 들어 표시 소자, 발광 소자, 및 액정 소자는 각각 표시 디바이스, 발광 디바이스, 및 액정 디바이스로 환언할 수 있다.
도 14의 (A) 및 (B)에 일례로서 나타낸 화소 회로(62)는 스위치(SW21), 스위치(SW22), 트랜지스터(M21), 및 용량 소자(C21)를 가진다. 스위치(SW21), 스위치(SW22), 트랜지스터(M21)는 OS 트랜지스터로 구성할 수 있다. 스위치(SW21), 스위치(SW22), 트랜지스터(M21)의 각 OS 트랜지스터는 백 게이트 전극을 가지는 것이 바람직하고, 이 경우 백 게이트 전극에 게이트 전극과 같은 신호를 공급하는 구성 또는 백 게이트 전극에 게이트 전극과 상이한 신호를 공급하는 구성으로 할 수 있다.
트랜지스터(M21)는 스위치(SW21)에 전기적으로 접속되는 게이트 전극과, 발광 소자(70)에 전기적으로 접속되는 제 1 전극과, 도전막(ANO)에 전기적으로 접속되는 제 2 전극을 가진다. 도전막(ANO)은 발광 소자(70)에 전류를 공급하기 위한 전위를 인가하기 위한 배선이다.
스위치(SW21)는 트랜지스터(M21)의 게이트 전극에 전기적으로 접속되는 제 1 단자와, 소스선(SL)에 전기적으로 접속되는 제 2 단자와, 게이트선(GL1)의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가지는 게이트 전극을 가진다.
스위치(SW22)는 배선(V0)에 전기적으로 접속되는 제 1 단자와, 발광 소자(70)에 전기적으로 접속되는 제 2 단자와, 게이트선(GL2)의 전위에 의거하여 도통 상태 또는 비도통 상태를 제어하는 기능을 가지는 게이트 전극을 가진다. 배선(V0)은 기준 전위를 인가하기 위한 배선 및 화소 회로(62)를 흐르는 전류를 구동 회로(40) 또는 기능 회로(50)에 출력하기 위한 배선이다.
용량 소자(C21)는 트랜지스터(M21)의 게이트 전극에 전기적으로 접속되는 도전막과 스위치(SW22)의 제 2 전극에 전기적으로 접속되는 도전막을 가진다.
발광 소자(70)는 트랜지스터(M21)의 제 1 전극에 전기적으로 접속되는 제 1 전극과 도전막(VCOM)에 전기적으로 접속되는 제 2 전극을 가진다. 도전막(VCOM)은 발광 소자(70)에 전류를 공급하기 위한 전위를 인가하기 위한 배선이다.
이로써 트랜지스터(M21)의 게이트 전극에 공급되는 화상 신호에 따라 발광 소자(70)가 사출하는 광의 강도를 제어할 수 있다. 또한 스위치(SW22)를 통하여 인가되는 배선(V0)의 기준 전위에 따라 발광 소자(70)를 흐르는 전류의 양을 크게 할 수 있다. 또한 배선(V0)을 흐르는 전류의 양을 외부 회로로 모니터링함으로써, 발광 소자를 흐르는 전류의 양을 추산할 수 있다. 이로써 화소의 결함 등을 검출할 수 있다.
<<화소 회로의 구성예 2>>
또한 도 14의 (B)에 일례로서 나타낸 구성에서는 화소 회로(62)와 구동 회로(40)를 전기적으로 접속하는 배선을 짧게 할 수 있기 때문에, 상기 배선의 배선 저항을 작게 할 수 있다. 따라서 데이터의 기록을 고속으로 수행할 수 있기 때문에, 표시 장치(10)를 고속으로 구동시킬 수 있다. 이로써 표시 장치(10)가 가지는 화소(61)의 개수를 늘려도 충분한 프레임 기간을 확보할 수 있기 때문에, 표시 장치(10)의 화소 밀도를 높일 수 있다. 또한 표시 장치(10)의 화소 밀도를 높임으로써, 표시 장치(10)에 의하여 표시되는 화상의 정세도를 높일 수 있다. 예를 들어 표시 장치(10)의 화소 밀도는 1000ppi 이상, 5000ppi 이상, 또는 7000ppi 이상으로 할 수 있다. 따라서 표시 장치(10)는 예를 들어 AR 또는 VR용 표시 장치로 할 수 있고, HMD 등, 표시부와 사용자의 거리가 가까운 전자 기기에 적합하게 적용할 수 있다.
도 14의 (B)에서는 게이트선(GL1), 게이트선(GL2), 도전막(VCOM), 배선(V0), 도전막(ANO), 소스선(SL)이 화소 회로(62) 아래쪽의 구동 회로(40)로부터 배선을 통하여 공급을 받는 것으로 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 구동 회로(40)의 신호 및 전압을 공급하는 배선을 표시부(60)의 외주부에 리드하고, 층(30)에 매트릭스 형태로 배치되는 각 화소 회로(62)와 전기적으로 접속하는 구성으로 하여도 좋다. 이 경우 구동 회로(40)가 가지는 게이트 드라이버(41)를 층(30)에 제공하는 구성이 유효하다. 즉 게이트 드라이버(41)의 트랜지스터를 OS 트랜지스터로 하는 구성이 유효하다. 구동 회로(40)가 가지는 소스 드라이버(42)의 기능의 일부를 층(30)에 제공하는 구성이 유효하다. 예를 들어 소스 드라이버(42)가 출력하는 신호를 각 소스선에 분배하는 디멀티플렉서를 층(30)에 제공하는 구성이 유효하다. 디멀티플렉서의 트랜지스터를 OS 트랜지스터로 하는 구성이 유효하다.
<<백업 회로(82)>>
백업 회로(82)에는 예를 들어 OS 트랜지스터를 포함하는 메모리가 적합하다. OS 트랜지스터로 구성되는 백업 회로는 오프 전류가 매우 작다는 OS 트랜지스터의 장점에 의하여, 백업하는 데이터에 대응하는 전압의 저하를 억제할 수 있다는 것, 데이터 유지에 전력이 거의 소비되지 않는다는 것 등의 이점을 가진다. OS 트랜지스터를 가지는 백업 회로(82)는 복수의 화소(61)가 배치되는 표시부(60)에 제공할 수 있다. 도 13에서는 각 화소(61)에 백업 회로(82)가 제공되는 모습을 나타내었다.
OS 트랜지스터로 구성되는 백업 회로(82)는 Si 트랜지스터를 가지는 층(20)과 적층하여 제공할 수 있다. 백업 회로(82)는 화소(61) 내의 부화소와 마찬가지로 매트릭스 형태로 배치하여도 좋고, 복수의 화소마다 배치하여도 좋다. 즉 백업 회로(82)는 화소(61)의 배치에 의한 제약 없이 층(30) 내에 배치할 수 있다. 그러므로 표시부/회로 레이아웃의 자유도를 높이면서, 회로 면적의 증가를 초래하지 않고 배치할 수 있어 연산 처리에 필요한 백업 회로(82)의 기억 용량을 증가시킬 수 있다.
<표시 장치의 구성예 3>
도 15에는 앞에서 설명한 표시 장치(10)가 가지는 각 구성의 변형예를 나타내었다.
도 15에 나타낸 표시 장치(10A)의 블록도는 도 11의 표시 장치(10)에서의 기능 회로(50)에 액셀러레이터(52)를 추가한 구성에 상당한다.
액셀러레이터(52)는 인공 신경망(NN)의 적화 연산(product-sum operation) 처리의 전용 연산 회로로서 기능한다. 액셀러레이터(52)를 사용한 연산에서는 표시 데이터를 업컨버트하는 등으로 화상의 윤곽을 보정하는 처리 등을 수행할 수 있다. 또한 액셀러레이터(52)에 의한 연산 처리를 수행하는 동안 CPU(51)를 파워 게이팅 제어하는 구성으로 함으로써 저소비 전력화를 할 수 있다.
<표시 시스템의 구성예>
또한 본 발명의 일 형태의 표시 장치는 화소 회로와 기능 회로가 적층될 수 있기 때문에 화면 회로의 하부에 제공된 기능 회로를 사용하여 불량 화소를 검출할 수 있다. 이 불량 화소의 정보를 사용함으로써, 불량 화소에 기인한 표시 결함을 보정하여, 정상적인 표시를 수행할 수 있다.
이하에서 예시하는 보정 방법의 일부는 표시 장치 외부에 제공된 회로에 의하여 실행되어도 좋다. 또한 보정 방법의 일부는 표시 장치(10)의 기능 회로(50)에 의하여 실행되어도 좋다.
이하에서는 더 구체적인 보정 방법의 예를 제시한다. 도 16의 (A)는 이하에서 설명하는 보정 방법에 관한 흐름도이다.
먼저 단계 S1에서 보정 동작을 시작한다.
이어서 단계 S2에서 화소의 전류를 판독한다. 예를 들어 화소에 전기적으로 접속되는 모니터선에 전류를 출력하도록 각 화소를 구동시킬 수 있다.
다음으로 단계 S3에서 판독한 전류를 전압으로 변환한다. 이때, 추후의 처리에서 디지털 신호를 사용하는 경우에는, 단계 S3에서 디지털 데이터로 변환할 수 있다. 예를 들어 아날로그-디지털 변환 회로(ADC)를 사용함으로써, 아날로그 데이터를 디지털 데이터로 변환할 수 있다.
이어서 단계 S4에서 취득한 데이터를 바탕으로 각 화소의 화소 파라미터를 취득한다. 화소 파라미터로서는 예를 들어 구동 트랜지스터의 문턱 전압 또는 전계 효과 이동도, 발광 소자의 문턱 전압, 소정의 전압에서의 전류값 등이 있다.
그리고 단계 S5에서 화소 파라미터를 바탕으로 각 화소에 이상이 있는지 여부를 판정한다. 예를 들어 화소 파라미터의 값이 소정의 문턱값을 초과한(또는 소정의 문턱값보다 낮은) 경우에 그 화소를 이상 화소로 판정한다.
이상 화소로서는 입력된 데이터 전위에 대하여 휘도가 매우 낮은 암점 결함 또는 휘도가 매우 높은 휘점 결함 등이 있다.
단계 S5에서 이상 화소의 어드레스와 결함의 종류를 특정하고 취득할 수 있다.
이어서 단계 S6에서 보정 처리를 수행한다.
보정 처리의 일례에 대하여 도 16의 (B)를 사용하여 설명한다. 도 16의 (B)에는 3×3개의 화소를 모식적으로 나타내었다. 여기서 중앙에 있는 화소가 암점 결함인 화소(61D)인 것으로 한다. 도 16의 (B)에는 화소(61D)가 소등되고, 그 주위의 화소(61N)가 소정의 휘도로 점등되는 모습을 모식적으로 나타내었다.
암점 결함이란, 화소에 입력되는 데이터 전위를 높이는 보정을 수행하여도, 화소의 휘도가 정상적인 휘도가 될 전망이 없는 결함을 말한다. 그러므로 도 16의 (B)에 나타낸 바와 같이 암점 결함인 화소(61D)의 주위의 화소(61N)에 대하여 휘도를 높이는 보정을 수행한다. 이에 의하여 암점 결함이 발생한 경우에도 정상적인 화상을 표시할 수 있다.
또한 휘점 결함의 경우에는, 주위의 화소의 휘도를 낮춤으로써, 휘점 결함을 눈에 띄지 않게 할 수 있다.
특히 정세도가 높은(예를 들어 1000ppi 이상) 표시 장치의 경우에는, 각 화소를 개별적으로 시인하기 어렵기 때문에, 이러한 주위의 화소로 이상 화소를 보완하는 보정 방법을 사용하는 것은 특히 유효하다.
한편 암점 결함, 휘점 결함 등의 이상 화소에는 데이터 전위가 입력되지 않도록 보정을 하는 것이 바람직하다.
이와 같이 각 화소에 대하여 보정 파라미터를 설정할 수 있다. 입력되는 화상 데이터에 보정 파라미터를 적용함으로써, 표시 장치(10)에 최적의 화상을 표시하기 위한 보정 화상 데이터를 생성할 수 있다.
또한 이상 화소 및 이상 화소의 주위의 화소뿐만 아니라, 이상 화소로 판정되지 않은 화소에서도 화소 파라미터에 편차가 존재하기 때문에, 화상을 표시한 경우에 상기 편차에 기인한 색 불균일이 시인되는 경우가 있다. 그러므로 이상 화소로 판정되지 않은 화소에 대해서는 화소 파라미터의 편차가 상쇄되도록(평준화되도록) 보정 파라미터를 설정할 수 있다. 예를 들어 일부 또는 모든 화소의 화소 파라미터의 중앙값 또는 평균값 등에 기초한 기준값을 설정하고, 소정의 화소의 화소 파라미터에 대하여 기준값과의 차를 없애기 위한 보정값을 상기 화소의 보정 파라미터로서 설정할 수 있다.
또한 이상 화소의 주위의 화소에 대해서는, 보정 데이터로서, 이상 화소를 보완하기 위한 보정량과, 화소 파라미터의 편차를 없애기 위한 보정량의 양쪽을 고려한 보정 데이터를 설정하는 것이 바람직하다.
다음으로 단계 S7에서 보정 동작을 종료한다.
이후에서는 상기 보정 동작에서 취득한 보정 파라미터와, 입력되는 화상 데이터를 바탕으로 화상의 표시를 수행할 수 있다.
또한 보정 동작에는 신경망을 사용하여도 좋다. 상술한 표시 보정 시스템에 있어서 인공 신경망에 의거한 연산을 수행하는 경우, 적화 연산을 반복적으로 수행하는 구성이 된다. 액셀러레이터(52)를 사용한 연산에서는 상술한 표시 불량에 기인하는 보정을 수행할 수 있다. 또한 액셀러레이터(52)에 의한 연산 처리를 수행하는 동안 CPU(51)를 파워 게이팅 제어하는 구성으로 함으로써 저소비 전력화를 할 수 있다. 상기 신경망은 예를 들어 기계 학습에 의하여 취득된 추론 결과를 바탕으로 보정 파라미터를 결정할 수 있다. 예를 들어 심층 신경망(DNN), 합성곱 신경망(CNN), 순환 신경망(RNN), 자기 부호화기, 심층 볼츠만 머신(DBM), 심층 신뢰 신경망(DBN) 등의 인공 신경망에 기초한 연산을 실행함으로써 추정할 수 있다. 신경망을 사용하여 보정 파라미터를 결정하는 경우, 보정을 위한 자세한 알고리듬을 사용하지 않아도, 이상 화소가 눈에 띄지 않도록 정밀도가 높은 보정을 수행할 수 있다.
여기까지 보정 방법에 대하여 설명하였다.
또한 화소를 흐르는 전류를 보정하기 위한 표시 보정 시스템의 연산은 상술한 CPU(51)에서, 연산 중간의 데이터를 백업 데이터로서 계속 유지할 수 있다. 그러므로 인공 신경망에 의거한 연산 등 연산량이 막대한 연산 처리를 수행하는 데 있어서 특히 유효하다. 또한 CPU(51)를 애플리케이션 프로세서로서 기능시킴으로써, 프레임 주파수를 가변적으로 하는 구동 등을 조합함으로써, 표시 불량을 저감할뿐더러 저소비 전력화를 할 수도 있다.
본 실시형태는 다른 실시형태의 기재와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 본 발명의 일 형태인 표시 장치(10)의 단면 구성예에 대하여 설명한다.
<표시 장치의 구성예 1>
도 17은 표시 장치(10)의 구성예를 나타낸 단면도이다. 표시 장치(10)는 절연체(421) 및 기재(770)를 가지고, 절연체(421)와 기재(770)는 실재(712)에 의하여 접합되어 있다. 화소 회로에는 OS 트랜지스터를 사용하는 것이 바람직하다. 또한 구동 회로의 적어도 일부를 OS 트랜지스터로 구성하여도 좋다. 또한 기능 회로의 적어도 일부를 OS 트랜지스터로 구성하여도 좋다. 또한 구동 회로의 적어도 일부를 외장하여도 좋다. 또한 기능 회로의 적어도 일부를 외장하여도 좋다.
<<절연체(421), 절연체(214), 절연체(216)>>
절연체(421)로서는 유리 기판, 사파이어 기판 등의 각종 절연체 기판을 사용할 수 있다. 절연체(421) 위에는 절연체(214)가 제공되고, 절연체(214) 위에 절연체(216)가 제공된다.
<<절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(274), 절연체(281)>>
절연체(216) 위에 절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)가 제공된다.
절연체(421), 절연체(214), 절연체(280), 절연체(274), 및 절연체(281)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다.
<<절연체(361)>>
절연체(281) 위에 절연체(361)가 제공된다. 절연체(361) 내에 도전체(317) 및 도전체(337)가 매립되어 있다. 여기서 도전체(337)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
<<절연체(363)>>
도전체(337) 위 및 절연체(361) 위에 절연체(363)가 제공된다. 절연체(363) 내에 도전체(347), 도전체(353), 도전체(355), 및 도전체(357)가 매립되어 있다. 여기서 도전체(353), 도전체(355), 및 도전체(357)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(363) 내에 도전체(341), 도전체(343), 및 도전체(351)가 매립되어 있다. 여기서 도전체(351)의 상면의 높이와 절연체(363)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(361) 및 절연체(363)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다. 예를 들어 절연체(363)의 상면은 평탄성을 높이기 위하여 화학 기계 연마(CMP: Chemical Mechanical Polishing)법 등을 사용한 평탄화 처리에 의하여 평탄화되어 있어도 좋다.
<<접속 전극(760)>>
도전체(353) 위, 도전체(355) 위, 도전체(357) 위, 및 절연체(363) 위에 접속 전극(760)이 제공된다. 또한 접속 전극(760)과 전기적으로 접속되도록 이방성 도전체(780)가 제공되고, 이방성 도전체(780)와 전기적으로 접속되도록 FPC(Flexible Printed Circuit)(716)가 제공된다. FPC(716)에 의하여 표시 장치(10)의 외부로부터 표시 장치(10)에 각종 신호 등이 공급된다.
여기서 도 17에서는 접속 전극(760)과 도전체(347)를 전기적으로 접속하는 기능을 가지는 도전체로서 도전체(353), 도전체(355), 및 도전체(357)의 3개를 나타내었지만, 본 발명의 일 형태는 이에 한정되지 않는다. 접속 전극(760)과 도전체(347)를 전기적으로 접속하는 기능을 가지는 도전체를 하나로 하여도 좋고, 2개로 하여도 좋고, 4개 이상으로 하여도 좋다. 접속 전극(760)과 도전체(347)를 전기적으로 접속하는 기능을 가지는 도전체를 복수로 제공함으로써, 접촉 저항을 작게 할 수 있다.
<<트랜지스터(750)>>
절연체(214) 위에는 트랜지스터(750)가 제공된다. 트랜지스터(750)는 실시형태 4에 나타낸 층(30)에 제공되는 트랜지스터로 할 수 있다. 예를 들어 화소 회로(62)에 제공되는 트랜지스터로 할 수 있다. 트랜지스터(750)로서는 OS 트랜지스터를 적합하게 사용할 수 있다. OS 트랜지스터는 오프 전류가 매우 작다는 특징을 가진다. 따라서 화상 데이터 등의 유지 시간을 길게 할 수 있기 때문에, 리프레시 동작의 빈도를 줄일 수 있다. 따라서, 표시 장치(10)의 소비 전력을 저감할 수 있다.
또한 트랜지스터(750)는 백업 회로(82)에 제공되는 트랜지스터로 할 수 있다. 트랜지스터(750)로서는 OS 트랜지스터를 적합하게 사용할 수 있다. OS 트랜지스터는 오프 전류가 매우 작다는 특징을 가진다. 따라서 플립플롭이 가지는 데이터를 전원 전압의 공유가 정지되는 기간에서도 계속 유지할 수 있다. 그러므로 CPU의 노멀리 오프 동작(전원 전압의 간헐적인 정지를 수행하는 동작)을 도모할 수 있다. 따라서, 표시 장치(10)의 소비 전력을 저감할 수 있다.
절연체(254) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(301a) 및 도전체(301b)가 매립되어 있다. 도전체(301a)는 트랜지스터(750)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 도전체(301b)는 트랜지스터(750)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 여기서 도전체(301a) 및 도전체(301b)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(361) 내에 도전체(311), 도전체(313), 도전체(331), 용량 소자(790), 도전체(333), 및 도전체(335)가 매립되어 있다. 도전체(311) 및 도전체(313)는 트랜지스터(750)에 전기적으로 접속되고, 배선으로서의 기능을 가진다. 도전체(333) 및 도전체(335)는 용량 소자(790)에 전기적으로 접속된다. 여기서 도전체(331), 도전체(333), 및 도전체(335)의 상면의 높이와 절연체(361)의 상면의 높이는 같은 정도로 할 수 있다.
<<용량 소자(790)>>
도 17에 나타낸 바와 같이, 용량 소자(790)는 하부 전극(321)과 상부 전극(325)을 가진다. 또한 하부 전극(321)과 상부 전극(325) 사이에는 절연체(323)가 제공된다. 즉 용량 소자(790)는 한 쌍의 전극 사이에 유전체로서 기능하는 절연체(323)가 끼워진 적층형 구조이다. 또한 도 17에서는 절연체(281) 위에 용량 소자(790)를 제공하는 예를 나타내었지만, 절연체(281)와 다른 절연체 위에 용량 소자(790)를 제공하여도 좋다.
도 17에 도전체(301a), 도전체(301b), 및 도전체(305)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(311), 도전체(313), 도전체(317), 및 하부 전극(321)이 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(331), 도전체(333), 도전체(335), 및 도전체(337)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(341), 도전체(343), 및 도전체(347)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(351), 도전체(353), 도전체(355), 및 도전체(357)가 동일한 층에 형성된 예를 나타내었다. 복수의 도전체를 동일한 층에 형성함으로써, 표시 장치(10)의 제작 공정을 간략하게 할 수 있기 때문에, 표시 장치(10)의 제조 비용을 삭감할 수 있다. 또한 이들은 각각 상이한 층에 형성되어도 좋고, 상이한 종류의 재료를 가져도 좋다.
<<발광 소자(70)>>
도 17에 나타낸 표시 장치(10)는 발광 소자(70)를 가진다. 발광 소자(70)는 도전체(772), EL층(786), 및 도전체(788)를 가진다. EL층(786)은 유기 화합물 또는 퀀텀닷(quantum dot) 등의 무기 화합물을 가진다.
유기 화합물에 사용할 수 있는 재료로서, 형광성 재료 또는 인광성 재료 등을 들 수 있다. 또한 퀀텀닷에 사용할 수 있는 재료로서, 콜로이드 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어셸형 퀀텀닷 재료, 코어형 퀀텀닷 재료 등을 들 수 있다.
또한 표시 장치(10)의 휘도는, 예를 들어 500cd/m2 이상, 바람직하게는 1000cd/m2 이상 10000cd/m2 이하, 더 바람직하게는 2000cd/m2 이상 5000cd/m2 이하로 할 수 있다.
도전체(772)는 도전체(351), 도전체(341), 도전체(331), 도전체(313), 및 도전체(301b)를 통하여 트랜지스터(750)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 도전체(772)는 절연체(363) 위에 형성되고, 화소 전극으로서의 기능을 가진다.
도전체(772)에는 가시광에 대하여 투과성을 가지는 재료 또는 반사성을 가지는 재료를 사용할 수 있다. 투광성 재료로서는 예를 들어 인듐, 아연, 주석 등을 포함하는 산화물 재료를 사용하는 것이 좋다. 반사성 재료로서는 예를 들어 알루미늄, 은 등을 포함하는 재료를 사용하는 것이 좋다.
또한 발광 소자(70)는 투광성의 도전체(788)를 가지고, 톱 이미션형인 발광 소자로 할 수 있다. 또한 발광 소자(70)는 도전체(772) 측에 광을 사출하는 보텀 이미션 구조, 또는 도전체(772) 및 도전체(788)의 양쪽에 광을 사출하는 듀얼 이미션 구조로 하여도 좋다.
발광 소자(70)는 미소 광공진기(마이크로캐비티) 구조를 가질 수 있다. 이로써 소정의 색의 광(예를 들어 RGB)을 추출할 수 있어, 표시 장치(10)는 고휘도의 화상을 표시할 수 있다. 또한 표시 장치(10)의 소비 전력을 저감할 수 있다.
<<차광층(738), 절연체(734)>>
기재(770) 측에는 차광층(738)과, 이들에 접하는 절연체(734)가 제공된다. 차광층(738)은 인접한 영역으로부터 사출되는 광을 차단하는 기능을 가진다. 또는 차광층(738)은 외광이 트랜지스터(750) 등에 달하는 것을 차단하는 기능을 가진다.
<<절연체(730)>>
도 17에 나타낸 표시 장치(10)에서는 절연체(363) 위에 절연체(730)가 제공된다. 여기서 절연체(730)는 도전체(772)의 일부를 덮는 구성으로 할 수 있다. 또한 본 실시형태에서는 절연체(730)를 제공하는 구성을 예시하였지만, 이에 한정되지 않는다. 예를 들어 절연체(730)를 제공하지 않는 구성으로 하여도 좋다. 또한 절연체(730)를 제공하지 않는 경우, 표시 장치의 개구율을 높일 수 있기 때문에 적합하다.
또한 차광층(738)은 절연체(730)와 중첩되는 영역을 가지도록 제공되어 있다. 또한 차광층(738)은 절연체(734)로 덮여 있다. 또한 발광 소자(70)와 절연체(734) 사이는 밀봉층(732)으로 충전되어 있다.
<<구조체(778)>>
그리고 구조체(778)는 절연체(730)와 EL층(786) 사이에 제공된다. 또한 구조체(778)는 절연체(730)와 절연체(734) 사이에 제공된다.
도 17에는 나타내지 않았지만, 표시 장치(10)에는 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 제공할 수 있다.
또한 착색층을 제공할 수 있다. 착색층은 발광 소자(70)와 중첩되는 영역을 포함하도록 제공되어 있다. 착색층을 제공함으로써, 발광 소자(70)로부터 추출되는 광의 색 순도를 높일 수 있다. 이로써 표시 장치(10)에 고품질의 화상을 표시할 수 있다. 또한 표시 장치(10)에서 예를 들어 모든 발광 소자(70)를 백색광을 발하는 발광 소자로 할 수 있기 때문에, EL층(786)을 개별 화소 방식으로 형성하지 않아도 되고, 표시 장치(10)를 고정세로 할 수 있다.
<표시 장치의 구성예 2>
도 18은 표시 장치(10)의 구성예를 나타낸 단면도이다. 표시 장치(10)는 기판(701) 및 기재(770)를 가지고, 기판(701)과 기재(770)는 실재(712)에 의하여 접합되어 있다. 도 18에 나타낸 표시 장치(10)는 트랜지스터(601)를 가지는 점에서 도 17에 나타낸 표시 장치(10)와 상이하다.
<<기판(701)>>
기판(701)으로서 단결정 실리콘 기판 등의 단결정 반도체 기판을 사용할 수 있다. 또한 기판(701)으로서 단결정 반도체 기판 이외의 반도체 기판을 사용하여도 좋다.
기판(701) 위에 트랜지스터(441) 및 트랜지스터(601)가 제공된다. 트랜지스터(441) 및 트랜지스터(601)는 실시형태 4에 나타낸 층(20)에 제공되는 트랜지스터로 할 수 있다. 예를 들어 층(20)에 포함되는 구동 회로(40)의 트랜지스터 또는 기능 회로(50)의 트랜지스터에 사용할 수 있다.
<<트랜지스터(441)>>
트랜지스터(441)는 게이트 전극으로서의 기능을 가지는 도전체(443)와, 게이트 절연체로서의 기능을 가지는 절연체(445)와, 기판(701)의 일부로 이루어지고, 채널 형성 영역을 포함하는 반도체 영역(447), 소스 영역 및 드레인 영역 중 한쪽으로서의 기능을 가지는 저저항 영역(449a), 및 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(449b)을 가진다. 트랜지스터(441)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
트랜지스터(441)는 소자 분리층(403)에 의하여 다른 트랜지스터와 전기적으로 분리된다. 도 18에서는 소자 분리층(403)에 의하여 트랜지스터(441)와 트랜지스터(601)가 전기적으로 분리되는 경우를 나타내었다. 소자 분리층(403)은 LOCOS(LOCal Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법 등을 사용하여 형성할 수 있다.
여기서 도 18에 나타낸 트랜지스터(441)는 반도체 영역(447)이 볼록 형상을 가진다. 또한 반도체 영역(447)의 측면 및 상면을 절연체(445)를 개재하여 도전체(443)가 덮도록 제공되어 있다. 또한 도 18에는 도전체(443)가 반도체 영역(447)의 측면을 덮는 모양은 나타내지 않았다. 또한 도전체(443)에는 일함수를 조정하는 재료를 사용할 수 있다.
트랜지스터(441)와 같은 반도체 영역이 볼록 형상을 가지는 트랜지스터는 반도체 기판의 볼록부를 이용하기 때문에, FIN형 트랜지스터라고 부를 수 있다. 또한 볼록부의 상부에 접하여 볼록부를 형성하기 위한 마스크로서의 기능을 가지는 절연체를 가져도 좋다. 또한 도 18에서는 기판(701)의 일부를 가공하여 볼록부를 형성하는 구성을 나타내었지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체를 형성하여도 좋다.
또한 도 18에 나타낸 트랜지스터(441)의 구성은 일례이고, 그 구성에 한정되지 않고, 회로 구성 또는 회로의 동작 방법 등에 따라 적절한 구성으로 하면 좋다. 예를 들어 트랜지스터(441)는 플레이너형 트랜지스터이어도 좋다.
<<트랜지스터(601)>>
트랜지스터(601)는 트랜지스터(441)와 같은 구성으로 할 수 있다.
<<절연체(405), 절연체(407), 절연체(409), 절연체(411)>>
기판(701) 위에는 소자 분리층(403), 그리고 트랜지스터(441) 및 트랜지스터(601) 외에 절연체(405), 절연체(407), 절연체(409), 및 절연체(411)가 제공된다. 절연체(405) 내, 절연체(407) 내, 절연체(409) 내, 및 절연체(411) 내에 도전체(451)가 매립되어 있다. 여기서 도전체(451)의 상면의 높이와 절연체(411)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(405), 절연체(407), 절연체(409), 및 절연체(411)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다.
<<절연체(421), 절연체(214), 절연체(216)>>
도전체(451) 위 및 절연체(411) 위에 절연체(421) 및 절연체(214)가 제공된다. 절연체(421) 내 및 절연체(214) 내에 도전체(453)가 매립되어 있다. 여기서 도전체(453)의 상면의 높이와 절연체(214)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(453) 위 및 절연체(214) 위에 절연체(216)가 제공된다. 절연체(216) 내에 도전체(455)가 매립되어 있다. 여기서 도전체(455)의 상면의 높이와 절연체(216)의 상면의 높이는 같은 정도로 할 수 있다.
<<절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(274), 절연체(281)>>
도전체(455) 위 및 절연체(216) 위에 절연체(222), 절연체(224), 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)가 제공된다.
절연체(222) 내, 절연체(224) 내, 절연체(254) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(305)가 매립되어 있다. 여기서 도전체(305)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(421), 절연체(214), 절연체(280), 절연체(274), 및 절연체(281)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다.
<<절연체(361)>>
도전체(305) 위 및 절연체(281) 위에 절연체(361)가 제공된다.
<<트랜지스터(441)>>
도 18에 나타낸 바와 같이 트랜지스터(441)의 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(449b)은 도전체(451), 도전체(453), 도전체(455), 도전체(305), 도전체(317), 도전체(337), 도전체(347), 도전체(353), 도전체(355), 도전체(357), 접속 전극(760), 및 이방성 도전체(780)를 통하여 FPC(716)에 전기적으로 접속된다.
<표시 장치의 구성예 3>
도 19는 표시 장치(10)의 구성예를 나타낸 단면도이다. 표시 장치(10)는 기판(701) 및 기재(770)를 가지고, 기판(701)과 기재(770)는 실재(712)에 의하여 접합되어 있다. 도 19에 나타낸 표시 장치(10)는 트랜지스터(750)가 트랜지스터(441)와 같은 구성을 가지는 점에서 도 18에 나타낸 표시 장치(10)와 상이하다.
<<기판(701)>>
기판(701)으로서 단결정 실리콘 기판 등의 단결정 반도체 기판을 사용할 수 있다. 또한 기판(701)으로서 단결정 반도체 기판 이외의 반도체 기판을 사용하여도 좋다.
기판(701) 위에 트랜지스터(441) 및 트랜지스터(601)가 제공된다. 트랜지스터(441) 및 트랜지스터(601)는 실시형태 4에 나타낸 층(20)에 제공되는 트랜지스터로 할 수 있다. 예를 들어 층(20)에 포함되는 구동 회로(40)의 트랜지스터 또는 기능 회로(50)의 트랜지스터에 사용할 수 있다.
<<트랜지스터(441)>>
트랜지스터(441)는 게이트 전극으로서의 기능을 가지는 도전체(443)와, 게이트 절연체로서의 기능을 가지는 절연체(445)와, 기판(701)의 일부로 이루어지고, 채널 형성 영역을 포함하는 반도체 영역(447), 소스 영역 및 드레인 영역 중 한쪽으로서의 기능을 가지는 저저항 영역(449a), 및 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(449b)을 가진다. 트랜지스터(441)는 p채널형 및 n채널형 중 어느 것이어도 좋다.
도 19에 나타낸 바와 같이 트랜지스터(441)의 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(449b)은 도전체(451), 도전체(453), 도전체(455), 범프(458), 도전체(305), 도전체(317), 도전체(337), 도전체(347), 도전체(353), 도전체(355), 도전체(357), 접속 전극(760), 및 이방성 도전체(780)를 통하여 FPC(716)에 전기적으로 접속된다.
트랜지스터(441)는 소자 분리층(403)에 의하여 다른 트랜지스터와 전기적으로 분리된다. 도 19에서는 소자 분리층(403)에 의하여 트랜지스터(441)와 트랜지스터(601)가 전기적으로 분리되는 경우를 나타내었다. 소자 분리층(403)은 LOCOS(LOCal Oxidation of Silicon)법 또는 STI(Shallow Trench Isolation)법 등을 사용하여 형성할 수 있다.
여기서 도 19에 나타낸 트랜지스터(441)는 반도체 영역(447)이 볼록 형상을 가진다. 또한 반도체 영역(447)의 측면 및 상면을 절연체(445)를 개재하여 도전체(443)가 덮도록 제공되어 있다. 또한 도 19에는 도전체(443)가 반도체 영역(447)의 측면을 덮는 모양은 나타내지 않았다. 또한 도전체(443)에는 일함수를 조정하는 재료를 사용할 수 있다.
트랜지스터(441)와 같은 반도체 영역이 볼록 형상을 가지는 트랜지스터는 반도체 기판의 볼록부를 이용하기 때문에, FIN형 트랜지스터라고 부를 수 있다. 또한 볼록부의 상부에 접하여 볼록부를 형성하기 위한 마스크로서의 기능을 가지는 절연체를 가져도 좋다. 또한 도 19에서는 기판(701)의 일부를 가공하여 볼록부를 형성하는 구성을 나타내었지만, SOI 기판을 가공하여 볼록 형상을 가지는 반도체를 형성하여도 좋다.
또한 도 19에 나타낸 트랜지스터(441)의 구성은 일례이고, 그 구성에 한정되지 않고, 회로 구성 또는 회로의 동작 방법 등에 따라 적절한 구성으로 하면 좋다. 예를 들어 트랜지스터(441)는 플레이너형 트랜지스터이어도 좋다.
<<트랜지스터(601)>>
트랜지스터(601)는 트랜지스터(441)와 같은 구성으로 할 수 있다.
<<절연체(405), 절연체(407), 절연체(409), 절연체(411)>>
기판(701) 위에는 소자 분리층(403), 그리고 트랜지스터(441) 및 트랜지스터(601) 외에 절연체(405), 절연체(407), 절연체(409), 및 절연체(411)가 제공된다. 절연체(405) 내, 절연체(407) 내, 절연체(409) 내, 및 절연체(411) 내에 도전체(451)가 매립되어 있다. 여기서 도전체(451)의 상면의 높이와 절연체(411)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(405), 절연체(407), 절연체(409), 및 절연체(411)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다.
<<절연체(421), 절연체(214), 절연체(216)>>
도전체(451) 위 및 절연체(411) 위에 절연체(421) 및 절연체(214)가 제공된다. 절연체(421) 내 및 절연체(214) 내에 도전체(453)가 매립되어 있다. 여기서 도전체(453)의 상면의 높이와 절연체(214)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(453) 위 및 절연체(214) 위에 절연체(216)가 제공된다. 절연체(216) 내에 도전체(455)가 매립되어 있다. 여기서 도전체(455)의 상면의 높이와 절연체(216)의 상면의 높이는 같은 정도로 할 수 있다.
<<접착층(459)>>
절연체(216) 위에 접착층(459)이 제공된다. 접착층(459) 내에 범프(458)가 매립되어 있다. 접착층(459)은 절연체(216)와 기판(701B)을 접착한다. 또한 범프(458)의 하면은 도전체(455)와 접하고, 범프(458)의 상면은 도전체(305)와 접하고, 도전체(455)와 도전체(305)를 전기적으로 접속한다.
<<기판(701B)>>
기판(701B)으로서 단결정 실리콘 기판 등의 단결정 반도체 기판을 사용할 수 있다. 또한 기판(701B)으로서 단결정 반도체 기판 이외의 반도체 기판을 사용하여도 좋다.
기판(701B) 위에 트랜지스터(750)가 제공된다. 트랜지스터(750)는 실시형태 4에 나타낸 층(30)에 제공되는 트랜지스터로 할 수 있다. 예를 들어 화소 회로(62)에 제공되는 트랜지스터로 할 수 있다.
<<트랜지스터(750)>>
트랜지스터(750)는 트랜지스터(441)와 같은 구성으로 할 수 있다.
<<절연체(405B), 절연체(280), 절연체(274), 절연체(281)>>
기판(701B) 위에는 소자 분리층(403B) 및 트랜지스터(750) 외, 절연체(405B), 절연체(280), 절연체(274), 및 절연체(281)가 제공된다. 절연체(405B) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(305)가 매립되어 있다. 여기서 도전체(305)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(405B), 절연체(280), 절연체(274), 및 절연체(281)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다.
<<절연체(361)>>
도전체(305) 위 및 절연체(281) 위에 절연체(361)가 제공된다.
<표시 장치의 구성예 4>
도 20에 나타낸 표시 장치(10)는 트랜지스터(441) 및 트랜지스터(601) 대신에 OS 트랜지스터인 트랜지스터(602) 및 트랜지스터(603)를 가지는 점이 도 18에 나타낸 표시 장치(10)와 주로 상이하다. 또한 트랜지스터(750)는 OS 트랜지스터를 사용할 수 있다. 즉 도 20에 나타낸 표시 장치(10)는 OS 트랜지스터가 적층되어 제공되어 있다. 또한 도 20에는 트랜지스터(602) 및 트랜지스터(603)가 기판(701) 위에 제공되어 있는 예를 나타내었다. 기판(701)으로서는 상술한 바와 같이 단결정 실리콘 기판 등의 단결정 반도체 기판, 기타 반도체 기판을 사용할 수 있다. 또한 기판(701)으로서 유리 기판, 사파이어 기판 등 각종 절연체 기판을 사용하여도 좋다.
<<절연체(613), 절연체(614)>>
기판(701) 위에는 절연체(613) 및 절연체(614)가 제공되고, 절연체(614) 위에는 트랜지스터(602) 및 트랜지스터(603)가 제공된다. 또한 기판(701)과 절연체(613) 사이에 트랜지스터 등이 제공되어 있어도 좋다. 예를 들어 기판(701)과 절연체(613) 사이에 도 18에 나타낸 트랜지스터(441) 및 트랜지스터(601)와 같은 구성의 트랜지스터를 제공하여도 좋다.
<<트랜지스터(602), 트랜지스터(603)>>
트랜지스터(602) 및 트랜지스터(603)는 실시형태 4에 나타낸 층(20)에 제공되는 트랜지스터로 할 수 있다.
트랜지스터(602) 및 트랜지스터(603)는 트랜지스터(750)와 같은 구성의 트랜지스터로 할 수 있다. 또한 트랜지스터(602) 및 트랜지스터(603)를 트랜지스터(750)와 상이한 구성의 OS 트랜지스터로 하여도 좋다.
<<절연체(616), 절연체(622), 절연체(624), 절연체(654), 절연체(680), 절연체(674), 절연체(681)>>
절연체(614) 위에는 트랜지스터(602) 및 트랜지스터(603) 외에 절연체(616), 절연체(622), 절연체(624), 절연체(654), 절연체(680), 절연체(674), 및 절연체(681)가 제공된다. 절연체(654) 내, 절연체(680) 내, 절연체(674) 내, 및 절연체(681) 내에 도전체(461)가 매립되어 있다. 여기서 도전체(461)의 상면의 높이와 절연체(681)의 상면의 높이는 같은 정도로 할 수 있다.
<<절연체(501)>>
도전체(461) 위 및 절연체(681) 위에 절연체(501)가 제공된다. 절연체(501) 내에 도전체(463)가 매립되어 있다. 여기서 도전체(463)의 상면의 높이와 절연체(501)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(463) 위 및 절연체(501) 위에 절연체(421) 및 절연체(214)가 제공된다. 절연체(421) 내 및 절연체(214) 내에 도전체(453)가 매립되어 있다. 여기서 도전체(453)의 상면의 높이와 절연체(214)의 상면의 높이는 같은 정도로 할 수 있다.
도 20에 나타낸 바와 같이 트랜지스터(602)의 소스 및 드레인 중 한쪽은 도전체(461), 도전체(463), 도전체(453), 도전체(455), 도전체(305), 도전체(317), 도전체(337), 도전체(347), 도전체(353), 도전체(355), 도전체(357), 접속 전극(760), 및 이방성 도전체(780)를 통하여 FPC(716)에 전기적으로 접속된다.
절연체(222) 내, 절연체(224) 내, 절연체(254) 내, 절연체(280) 내, 절연체(274) 내, 및 절연체(281) 내에 도전체(305)가 매립되어 있다. 여기서 도전체(305)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다.
절연체(613), 절연체(614), 절연체(680), 절연체(674), 절연체(681), 및 절연체(501)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다.
표시 장치(10)를 도 20에 나타낸 구성으로 함으로써, 표시 장치(10)를 슬림 베젤화, 소형화시키면서, 표시 장치(10)가 가지는 트랜지스터를 모두 OS 트랜지스터로 할 수 있다. 이로써 예를 들어 실시형태 4에 나타낸 층(20)에 제공되는 트랜지스터와 층(30)에 제공되는 트랜지스터를 동일한 장치를 사용하여 제작할 수 있다. 따라서 표시 장치(10)의 제작 비용을 절감할 수 있어, 표시 장치(10)를 저렴하게 할 수 있다.
<표시 장치의 구성예 5>
도 21은 표시 장치(10)의 구성예를 나타낸 단면도이다. 트랜지스터(750)를 가지는 층과 트랜지스터(601) 및 트랜지스터(441)를 가지는 층 사이에 트랜지스터(800)를 가지는 층을 가지는 점에서 도 18에 나타낸 표시 장치(10)와 주로 상이하다.
도 21의 구성에서는 실시형태 4에 나타낸 층(20)을 트랜지스터(601) 및 트랜지스터(441)를 가지는 층과 트랜지스터(800)를 가지는 층으로 구성할 수 있다. 트랜지스터(750)는 실시형태 4에 나타낸 층(30)에 제공되는 트랜지스터로 할 수 있다.
<<절연체(821), 절연체(814)>>
도전체(451) 위 및 절연체(411) 위에 절연체(821) 및 절연체(814)가 제공된다. 절연체(821) 내 및 절연체(814) 내에 도전체(853)가 매립되어 있다. 여기서 도전체(853)의 상면의 높이와 절연체(814)의 상면의 높이는 같은 정도로 할 수 있다.
<<절연체(816)>>
도전체(853) 위 및 절연체(814) 위에 절연체(816)가 제공된다. 절연체(816) 내에 도전체(855)가 매립되어 있다. 여기서 도전체(855)의 상면의 높이와 절연체(816)의 상면의 높이는 같은 정도로 할 수 있다.
<<절연체(822), 절연체(824), 절연체(854), 절연체(880), 절연체(874), 절연체(881)>>
도전체(855) 위 및 절연체(816) 위에 절연체(822), 절연체(824), 절연체(854), 절연체(880), 절연체(874), 및 절연체(881)가 제공된다. 절연체(822) 내, 절연체(824) 내, 절연체(854) 내, 절연체(880) 내, 절연체(874) 내, 및 절연체(881) 내에 도전체(805)가 매립되어 있다. 여기서 도전체(805)의 상면의 높이와 절연체(881)의 상면의 높이는 같은 정도로 할 수 있다.
도전체(817) 위 및 절연체(881) 위에 절연체(421) 및 절연체(214)가 제공된다.
도 21에 나타낸 바와 같이, 트랜지스터(441)의 소스 영역 및 드레인 영역 중 다른 쪽으로서의 기능을 가지는 저저항 영역(449b)은 도전체(451), 도전체(853), 도전체(855), 도전체(805), 도전체(817), 도전체(453), 도전체(455), 도전체(305), 도전체(317), 도전체(337), 도전체(347), 도전체(353), 도전체(355), 도전체(357), 접속 전극(760), 및 이방성 도전체(780)를 통하여 FPC(716)에 전기적으로 접속된다.
<<트랜지스터(800)>>
절연체(814) 위에는 트랜지스터(800)가 제공된다. 트랜지스터(800)는 실시형태 4에 나타낸 층(20)에 제공되는 트랜지스터로 할 수 있다. 트랜지스터(800)는 OS 트랜지스터로 하는 것이 바람직하다. 예를 들어 트랜지스터(800)는 백업 회로(82)에 제공되는 트랜지스터로 할 수 있다.
절연체(854) 내, 절연체(880) 내, 절연체(874) 내, 및 절연체(881) 내에 도전체(801a) 및 도전체(801b)가 매립되어 있다. 도전체(801a)는 트랜지스터(800)의 소스 및 드레인 중 한쪽에 전기적으로 접속되고, 도전체(801b)는 트랜지스터(800)의 소스 및 드레인 중 다른 쪽에 전기적으로 접속된다. 여기서 도전체(801a) 및 도전체(801b)의 상면의 높이와 절연체(881)의 상면의 높이는 같은 정도로 할 수 있다.
<<트랜지스터(750)>>
트랜지스터(750)는 실시형태 4에 나타낸 층(30)에 제공되는 트랜지스터로 할 수 있다. 예를 들어 트랜지스터(750)는 화소 회로(62)에 제공되는 트랜지스터로 할 수 있다. 트랜지스터(750)는 OS 트랜지스터로 하는 것이 바람직하다.
절연체(405), 절연체(407), 절연체(409), 절연체(411), 절연체(821), 절연체(814), 절연체(880), 절연체(874), 절연체(881), 절연체(421), 절연체(214), 절연체(280), 절연체(274), 절연체(281), 절연체(361), 및 절연체(363)는 층간막으로서의 기능을 가지고, 각각의 아래쪽의 요철 형상을 피복하는 평탄화막으로서의 기능을 가져도 좋다.
도 21에 도전체(801a), 도전체(801b), 및 도전체(805)가 동일한 층에 형성되는 예를 나타내었다. 또한 도전체(811), 도전체(813), 및 도전체(817)가 동일한 층에 형성되는 예를 나타내었다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터에 대하여 설명한다.
<트랜지스터의 구성예>
도 22의 (A), (B), 및 (C)는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200A) 및 트랜지스터(200A) 주변의 상면도 및 단면도이다. 본 발명의 일 형태의 표시 장치에 트랜지스터(200A)를 적용할 수 있다.
도 22의 (A)는 트랜지스터(200A)의 상면도이다. 또한 도 22의 (B) 및 (C)는 트랜지스터(200A)의 단면도이다. 여기서 도 22의 (B)는 도 22의 (A)에 A1-A2의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200A)의 채널 길이 방향의 단면도이기도 하다. 또한 도 22의 (C)는 도 22의 (A)에 A3-A4의 일점쇄선으로 나타낸 부분의 단면도이고, 트랜지스터(200A)의 채널 폭 방향의 단면도이기도 하다. 또한 도 22의 (A)의 상면도에서는 도면의 명료화를 위하여 일부의 요소를 생략하여 도시하였다.
도 22에 나타낸 바와 같이, 트랜지스터(200A)는 기판(도시하지 않았음) 위에 배치된 금속 산화물(230a)과, 금속 산화물(230a) 위에 배치된 금속 산화물(230b)과, 금속 산화물(230b) 위에 서로 이격되어 배치된 도전체(242a) 및 도전체(242b)와, 도전체(242a) 및 도전체(242b) 위에 배치되고 도전체(242a)와 도전체(242b) 사이에 개구가 형성된 절연체(280)와, 개구 내에 배치된 도전체(260)와, 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 도전체(260) 사이에 배치된 절연체(250)와, 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 절연체(280)와 절연체(250) 사이에 배치된 금속 산화물(230c)을 가진다. 여기서 도 22의 (B) 및 (C)에 나타낸 바와 같이, 도전체(260)의 상면은 절연체(250), 절연체(254), 금속 산화물(230c), 및 절연체(280)의 상면과 대략 일치하는 것이 바람직하다. 또한 이하에서, 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)을 통틀어 금속 산화물(230)이라고 하는 경우가 있다. 또한 도전체(242a) 및 도전체(242b)를 통틀어 도전체(242)라고 하는 경우가 있다.
도 22에 나타낸 바와 같이, 트랜지스터(200A)는 도전체(242a) 및 도전체(242b)의 도전체(260) 측의 측면이 실질적으로 수직인 형상을 가진다. 또한 도 22에 나타낸 트랜지스터(200A)는 이에 한정되지 않고, 도전체(242a) 및 도전체(242b)의 측면과 저면이 이루는 각을 10° 이상 80° 이하, 바람직하게는 30° 이상 60° 이하로 하여도 좋다. 또한 도전체(242a) 및 도전체(242b)의 대향하는 측면이 복수의 면을 가져도 좋다.
도 22에 나타낸 바와 같이, 절연체(224), 금속 산화물(230a), 금속 산화물(230b), 도전체(242a), 도전체(242b), 및 금속 산화물(230c)과 절연체(280) 사이에 절연체(254)가 배치되는 것이 바람직하다. 여기서 절연체(254)는 도 22의 (B) 및 (C)에 나타낸 바와 같이, 금속 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(230a) 및 금속 산화물(230b)의 측면, 그리고 절연체(224)의 상면에 접하는 것이 바람직하다.
또한 트랜지스터(200A)에서 채널이 형성되는 영역(이하, 채널 형성 영역이라고도 함)과 그 근방에서 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 3층을 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 금속 산화물(230b)과 금속 산화물(230c)의 2층 구조, 또는 4층 이상의 적층 구조를 제공하는 구성으로 하여도 좋다. 또한 트랜지스터(200A)에서 도전체(260)를 2층의 적층 구조로 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(260)는 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다. 또한 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c) 각각이 2층 이상의 적층 구조를 가져도 좋다.
예를 들어 금속 산화물(230c)이 제 1 금속 산화물과, 제 1 금속 산화물 위의 제 2 금속 산화물로 이루어지는 적층 구조를 가지는 경우, 제 1 금속 산화물은 금속 산화물(230b)과 같은 조성을 가지고, 제 2 금속 산화물은 금속 산화물(230a)과 같은 조성을 가지는 것이 바람직하다.
여기서 도전체(260)는 트랜지스터의 게이트 전극으로서 기능하고, 도전체(242a) 및 도전체(242b)는 각각 소스 전극 또는 드레인 전극으로서 기능한다. 상술한 바와 같이, 도전체(260)는 절연체(280)의 개구 및 도전체(242a)와 도전체(242b)에 끼워진 영역에 매립되도록 형성된다. 여기서 도전체(260), 도전체(242a), 및 도전체(242b)의 배치는 절연체(280)의 개구에 대하여 자기 정합(自己整合)적으로 선택된다. 즉 트랜지스터(200A)에서 게이트 전극을 소스 전극과 드레인 전극 사이에 자기 정합적으로 배치시킬 수 있다. 따라서 도전체(260)를 위치 얼라인먼트의 마진을 제공하지 않고 형성할 수 있기 때문에, 트랜지스터(200A)의 점유 면적의 축소를 도모할 수 있다. 이로써 표시 장치를 고정세로 할 수 있다. 또한 표시 장치를 슬림 베젤로 할 수 있다.
도 22에 나타낸 바와 같이, 도전체(260)는 절연체(250)의 내측에 제공된 도전체(260a)와 도전체(260a)의 내측에 매립되도록 제공된 도전체(260b)를 가지는 것이 바람직하다.
또한 트랜지스터(200A)는 기판(도시하지 않았음) 위에 배치된 절연체(214)와, 절연체(214) 위에 배치된 절연체(216)와, 절연체(216)에 매립되도록 배치된 도전체(205)와, 절연체(216)와 도전체(205) 위에 배치된 절연체(222)와, 절연체(222) 위에 배치된 절연체(224)를 가지는 것이 바람직하다. 절연체(224) 위에 금속 산화물(230a)이 배치되는 것이 바람직하다.
트랜지스터(200A) 위에 층간막으로서 기능하는 절연체(274) 및 절연체(281)가 배치되는 것이 바람직하다. 여기서 절연체(274)는 도전체(260), 절연체(250), 절연체(254), 금속 산화물(230c), 및 절연체(280)의 상면에 접하여 배치되는 것이 바람직하다.
절연체(222), 절연체(254), 및 절연체(274)는 수소(예를 들어 수소 원자, 수소 분자 등) 중 적어도 하나의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222), 절연체(254), 및 절연체(274)는 절연체(224), 절연체(250), 및 절연체(280)보다 수소 투과성이 낮은 것이 바람직하다. 또한 절연체(222) 및 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 것이 바람직하다. 예를 들어 절연체(222) 및 절연체(254)는 절연체(224), 절연체(250), 및 절연체(280)보다 산소 투과성이 낮은 것이 바람직하다.
여기서 절연체(224), 금속 산화물(230), 및 절연체(250)는 절연체(280) 및 절연체(281)와 절연체(254) 및 절연체(274)에 의하여 이격되어 있다. 그러므로, 절연체(280) 및 절연체(281)에 포함되는 수소 등의 불순물 또는 과잉 산소가 절연체(224), 금속 산화물(230a), 금속 산화물(230b), 및 절연체(250)로 혼입되는 것을 억제할 수 있다.
트랜지스터(200A)에 전기적으로 접속되고, 플러그로서 기능하는 도전체(240)(도전체(240a) 및 도전체(240b))가 제공되는 것이 바람직하다. 또한 플러그로서 기능하는 도전체(240)의 측면에 접하여 절연체(241)(절연체(241a) 및 절연체(241b))가 제공된다. 즉 절연체(254), 절연체(280), 절연체(274), 및 절연체(281)의 개구의 내벽에 접하여 절연체(241)가 제공된다. 또한 절연체(241)의 측면에 접하여 도전체(240)의 제 1 도전체가 제공되고, 더 내측에 도전체(240)의 제 2 도전체가 제공되는 구성으로 하여도 좋다. 여기서 도전체(240)의 상면의 높이와 절연체(281)의 상면의 높이는 같은 정도로 할 수 있다. 또한 트랜지스터(200A)에서는 도전체(240)의 제 1 도전체 및 도전체(240)의 제 2 도전체를 적층하는 구성을 나타내었지만, 본 발명은 이에 한정되는 것이 아니다. 예를 들어 도전체(240)를 단층, 또는 3층 이상의 적층 구조로서 제공하는 구성으로 하여도 좋다. 구조체가 적층 구조를 가지는 경우, 형성 순으로 서수를 붙여 구별하는 경우가 있다.
트랜지스터(200A)는 채널 형성 영역을 포함하는 금속 산화물(230)(금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c))에 산화물 반도체로서 기능하는 금속 산화물(이하, 산화물 반도체라고도 함)을 사용하는 것이 바람직하다. 예를 들어 금속 산화물(230)의 채널 형성 영역이 되는 금속 산화물로서 밴드 갭이 2eV 이상, 바람직하게는 2.5eV 이상의 것을 사용하는 것이 바람직하다.
상기 금속 산화물은 적어도 인듐(In) 또는 아연(Zn)을 포함하는 것이 바람직하다. 특히 인듐(In) 및 아연(Zn)을 포함하는 것이 바람직하다. 또한 이들에 더하여 원소 M이 포함되는 것이 바람직하다. 원소 M으로서 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 주석(Sn), 붕소(B), 타이타늄(Ti), 철(Fe), 니켈(Ni), 저마늄(Ge), 지르코늄(Zr), 몰리브데넘(Mo), 란타넘(La), 세륨(Ce), 네오디뮴(Nd), 하프늄(Hf), 탄탈럼(Ta), 텅스텐(W), 마그네슘(Mg), 및 코발트(Co) 중 하나 이상을 사용할 수 있다. 특히 원소 M은 알루미늄(Al), 갈륨(Ga), 이트륨(Y), 및 주석(Sn) 중 하나 이상으로 하는 것이 바람직하다. 또한 원소 M은 Ga 및 Sn 중 어느 한쪽 또는 양쪽을 가지는 것이 더 바람직하다.
또한 도 22의 (B)에 나타낸 바와 같이 금속 산화물(230b)은 도전체(242)와 중첩되지 않은 영역의 막 두께가 도전체(242)와 중첩되는 영역의 막 두께보다 얇아지는 경우가 있다. 이는, 도전체(242a) 및 도전체(242b)를 형성할 때, 금속 산화물(230b)의 상면의 일부를 제거함으로써 형성된다. 금속 산화물(230b)의 상면에서는, 도전체(242)가 되는 도전막을 성막하였을 때, 상기 도전막과의 계면 근방에 저항이 낮은 영역이 형성되는 경우가 있다. 이와 같이 금속 산화물(230b)의 상면의 도전체(242a)와 도전체(242b) 사이에 위치하는 저항이 낮은 영역을 제거함으로써, 상기 영역에 채널이 형성되는 것을 방지할 수 있다.
본 발명의 일 형태에 의하여 크기가 작은 트랜지스터를 가지고, 정세도가 높은 표시 장치를 제공할 수 있다. 또는 온 전류가 큰 트랜지스터를 가지고, 휘도가 높은 표시 장치를 제공할 수 있다. 또는 동작이 빠른 트랜지스터를 가지고, 동작이 빠른 표시 장치를 제공할 수 있다. 또는 전기 특성이 안정된 트랜지스터를 가지고, 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 오프 전류가 작은 트랜지스터를 가지고, 소비 전력이 낮은 표시 장치를 제공할 수 있다.
본 발명의 일 형태인 표시 장치에 사용할 수 있는 트랜지스터(200A)의 자세한 구성에 대하여 설명한다.
도전체(205)는 금속 산화물(230) 및 도전체(260)와 중첩되는 영역을 가지도록 배치된다. 또한 도전체(205)는 절연체(216)에 매립되어 제공되는 것이 바람직하다.
도전체(205)는 도전체(205a), 도전체(205b), 및 도전체(205c)를 가진다. 도전체(205a)는 절연체(216)에 제공된 개구의 저면 및 측벽에 접하여 제공된다. 도전체(205b)는 도전체(205a)에 형성된 오목부에 매립되도록 제공된다. 여기서 도전체(205b)의 상면은 도전체(205a)의 상면 및 절연체(216)의 상면보다 낮아진다. 도전체(205c)는 도전체(205b)의 상면 및 도전체(205a)의 측면에 접하여 제공된다. 여기서 도전체(205c)의 상면의 높이는 도전체(205a)의 상면의 높이 및 절연체(216)의 상면의 높이와 대략 일치한다. 즉 도전체(205b)는 도전체(205a) 및 도전체(205c)로 감싸인 구성이 된다.
도전체(205a) 및 도전체(205c)에는 상술한 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
도전체(205a) 및 도전체(205c)에 수소의 확산을 저감하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)에 포함되는 수소 등의 불순물이 절연체(224) 등을 통하여 금속 산화물(230)로 확산되는 것을 억제할 수 있다. 또한 도전체(205a) 및 도전체(205c)에 산소의 확산을 억제하는 기능을 가지는 도전성 재료를 사용함으로써, 도전체(205b)가 산화되어 도전율이 저하하는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는 예를 들어 타이타늄, 질화 타이타늄, 탄탈럼, 질화 탄탈럼, 루테늄, 산화 루테늄 등을 사용하는 것이 바람직하다. 따라서 도전체(205a)로서는 상기 도전성 재료를 단층으로 또는 적층하여 사용하면 좋다. 예를 들어 도전체(205a)에는 질화 타이타늄을 사용하면 좋다.
또한 도전체(205b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 도전체(205b)에는 텅스텐을 사용하면 좋다.
여기서, 도전체(260)는 제 1 게이트(톱 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 또한 도전체(205)는 제 2 게이트(보텀 게이트라고도 함) 전극으로서 기능하는 경우가 있다. 이 경우, 도전체(205)에 인가하는 전위를 도전체(260)에 인가하는 전위와 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터(200A)의 Vth를 제어할 수 있다. 특히 도전체(205)에 음의 전위를 인가함으로써, 트랜지스터(200A)의 Vth를 0V보다 크게 하고, 오프 전류를 작게 할 수 있게 된다. 따라서 도전체(205)에 음의 전위를 인가하면 인가하지 않은 경우보다 도전체(260)에 인가되는 전위가 0V일 때의 드레인 전류를 더 작게 할 수 있다.
도전체(205)는 금속 산화물(230)에서의 채널 형성 영역보다 크게 제공하는 것이 좋다. 특히 도 22의 (C)에 나타낸 바와 같이, 도전체(205)는 금속 산화물(230)의 채널 폭 방향과 교차되는 단부보다 외측의 영역에서도 연장되어 있는 것이 바람직하다. 즉 금속 산화물(230)의 채널 폭 방향에서의 측면의 외측에서 도전체(205)와 도전체(260)는 절연체를 개재하여 중첩되어 있는 것이 바람직하다.
상기 구성을 가짐으로써, 제 1 게이트 전극으로서의 기능을 가지는 도전체(260)의 전계와 제 2 게이트 전극으로서의 기능을 가지는 도전체(205)의 전계에 의하여 금속 산화물(230)의 채널 형성 영역을 전기적으로 둘러쌀 수 있다.
또한 도 22의 (C)에 나타낸 바와 같이, 도전체(205)를 연장시켜 배선으로서도 기능시킨다. 다만 이에 한정되지 않고, 도전체(205) 아래에 배선으로서 기능하는 도전체를 제공하는 구성으로 하여도 좋다.
절연체(214)는 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(200A)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 따라서 절연체(214)에는 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는(상기 불순물이 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 절연성 재료를 사용하는 것이 바람직하다.
예를 들어 절연체(214)로서 산화 알루미늄 또는 질화 실리콘 등을 사용하는 것이 바람직하다. 이로써 물 또는 수소 등의 불순물이 절연체(214)보다 기판 측으로부터 트랜지스터(200A) 측으로 확산되는 것을 억제할 수 있다. 또는 절연체(224) 등에 포함되는 산소가 절연체(214)보다 기판 측으로 확산되는 것을 억제할 수 있다.
층간막으로서 기능하는 절연체(216), 절연체(280), 및 절연체(281)는 절연체(214)보다 유전율이 낮은 것이 바람직하다. 유전율이 낮은 재료를 층간막으로 함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 예를 들어 절연체(216), 절연체(280), 및 절연체(281)로서, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공(空孔)을 가지는 산화 실리콘 등을 적절히 사용하면 좋다.
절연체(222) 및 절연체(224)는 게이트 절연체로서의 기능을 가진다.
여기서 금속 산화물(230)과 접하는 절연체(224)는 가열에 의하여 산소가 이탈되는 것이 바람직하다. 본 명세서에서는 가열에 의하여 이탈되는 산소를 과잉 산소라고 부르는 경우가 있다. 예를 들어 절연체(224)에는 산화 실리콘 또는 산화질화 실리콘 등을 적절히 사용하면 좋다. 산소를 포함하는 절연체를 금속 산화물(230)에 접하여 제공함으로써, 금속 산화물(230) 내의 산소 결손을 저감하고, 트랜지스터(200A)의 신뢰성을 향상시킬 수 있다.
절연체(224)로서 구체적으로는 가열에 의하여 일부의 산소가 이탈되는 산화물 재료를 사용하는 것이 바람직하다. 가열에 의하여 산소가 이탈되는 산화물이란 TDS(Thermal Desorption Spectroscopy) 분석에서 산소 원자로 환산한 산소의 이탈량이 1.0×1018atoms/cm3 이상, 바람직하게는 1.0×1019atoms/cm3 이상, 더 바람직하게는 2.0×1019atoms/cm3 이상, 또는 3.0×1020atoms/cm3 이상인 산화물막이다. 또한 상기 TDS 분석 시에서의 막의 표면 온도는 100℃ 이상 700℃ 이하, 또는 100℃ 이상 400℃ 이하인 범위가 바람직하다.
도 22의 (C)에 나타낸 바와 같이 절연체(224)는 절연체(254)와 중첩되지 않고, 금속 산화물(230b)과 중첩되지 않은 영역의 막 두께가 이 외의 영역의 막 두께보다 얇아지는 경우가 있다. 절연체(224)에서 절연체(254)와 중첩되지 않고, 또한 금속 산화물(230b)과 중첩되지 않은 영역의 막 두께는 상기 산소를 충분히 확산시킬 수 있는 막 두께인 것이 바람직하다.
절연체(222)는 절연체(214) 등과 마찬가지로 물 또는 수소 등의 불순물이 기판 측으로부터 트랜지스터(200A)로 혼입되는 것을 억제하는 배리어 절연막으로서 기능하는 것이 바람직하다. 예를 들어 절연체(222)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 절연체(222), 절연체(254), 및 절연체(274)에 의하여 절연체(224), 금속 산화물(230), 및 절연체(250) 등을 둘러쌈으로써, 외부로부터 물 또는 수소 등의 불순물이 트랜지스터(200A)로 침입하는 것을 억제할 수 있다.
또한 절연체(222)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어 절연체(222)는 산소 투과성이 절연체(224)보다 낮은 것이 바람직하다. 절연체(222)가 산소 또는 불순물의 확산을 억제하는 기능을 가짐으로써, 금속 산화물(230)이 가지는 산소가 기판 측으로 확산되는 것을 저감할 수 있기 때문에 바람직하다. 또한 도전체(205)가 절연체(224) 및 금속 산화물(230)이 가지는 산소와 반응하는 것을 억제할 수 있다.
절연체(222)에는 절연성 재료인 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 사용하면 좋다. 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서 산화 알루미늄, 산화 하프늄, 또는 알루미늄 및 하프늄을 포함하는 산화물(하프늄알루미네이트) 등을 사용하는 것이 바람직하다. 이와 같은 재료를 사용하여 절연체(222)를 형성한 경우, 절연체(222)는 금속 산화물(230)로부터의 산소의 방출 또는 트랜지스터(200A)의 주변부로부터 금속 산화물(230)로의 수소 등의 불순물의 혼입을 억제하는 층으로서 기능한다.
또는 이들 절연체에, 예를 들어 산화 알루미늄, 산화 비스무트, 산화 저마늄, 산화 나이오븀, 산화 실리콘, 산화 타이타늄, 산화 텅스텐, 산화 이트륨, 산화 지르코늄을 첨가하여도 좋다. 또는 이들 절연체를 질화 처리하여도 좋다. 상기 절연체에 산화 실리콘, 산화질화 실리콘, 또는 질화 실리콘을 적층하여 사용하여도 좋다.
또한 절연체(222)에는, 예를 들어 산화 알루미늄, 산화 하프늄, 산화 탄탈럼, 산화 지르코늄, 타이타늄산 지르콘산 연(PZT), 타이타늄산 스트론튬(SrTiO3), 또는 (Ba,Sr)TiO3(BST) 등 소위 high-k 재료를 포함하는 절연체를 단층 또는 적층으로 사용하여도 좋다. 트랜지스터의 미세화 및 고집적화가 진행되면, 게이트 절연체의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 게이트 전위를 저감할 수 있게 된다.
또한 절연체(222) 및 절연체(224)가 2층 이상의 적층 구조를 가져도 좋다. 그 경우, 같은 재료로 이루어지는 적층 구조에 한정되지 않고, 상이한 재료로 이루어지는 적층 구조이어도 좋다. 예를 들어 절연체(222) 아래에 절연체(224)와 같은 절연체를 제공하는 구성으로 하여도 좋다.
금속 산화물(230)은 금속 산화물(230a)과, 금속 산화물(230a) 위의 금속 산화물(230b)과, 금속 산화물(230b) 위의 금속 산화물(230c)을 가진다. 금속 산화물(230b) 아래에 금속 산화물(230a)을 가짐으로써, 금속 산화물(230a)보다 아래쪽에 형성된 구조물로부터 금속 산화물(230b)에 대한 불순물의 확산을 억제할 수 있다. 또한 금속 산화물(230b) 위에 금속 산화물(230c)을 가짐으로써, 금속 산화물(230c)보다 위쪽에 형성된 구조물로부터 금속 산화물(230b)에 대한 불순물의 확산을 억제할 수 있다.
또한 금속 산화물(230)은 각 금속 원자의 원자수비가 다른 복수의 산화물층으로 이루어지는 적층 구조를 가지는 것이 바람직하다. 예를 들어 금속 산화물(230)이 적어도 인듐(In)과 원소 M을 포함하는 경우, 금속 산화물(230a)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230a)에 포함되는 원소 M의 원자수의 비율은 금속 산화물(230b)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(230a)에 포함되는 원소 M의 In에 대한 원자수비는 금속 산화물(230b)에 포함되는 원소 M의 In에 대한 원자수비보다 큰 것이 바람직하다. 여기서 금속 산화물(230c)로서는 금속 산화물(230a) 또는 금속 산화물(230b)에 사용할 수 있는 금속 산화물을 사용할 수 있다.
금속 산화물(230a) 및 금속 산화물(230c)의 전도대 하단의 에너지가 금속 산화물(230b)의 전도대 하단의 에너지보다 높아지는 것이 바람직하다. 또한 환언하면 금속 산화물(230a) 및 금속 산화물(230c)의 전자 친화력이 금속 산화물(230b)의 전자 친화력보다 작은 것이 바람직하다. 이 경우, 금속 산화물(230c)에는 금속 산화물(230a)에 사용할 수 있는 금속 산화물을 사용하는 것이 바람직하다. 구체적으로는 금속 산화물(230c)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230c)에 포함되는 원소 M의 원자수의 비율은 금속 산화물(230b)을 구성하는 원소 전체의 원자수에 대한, 금속 산화물(230b)에 포함되는 원소 M의 원자수의 비율보다 높은 것이 바람직하다. 또한 금속 산화물(230c)에 포함되는 원소 M의 In에 대한 원자수비는 금속 산화물(230b)에 포함되는 원소 M의 In에 대한 원자수비보다 큰 것이 바람직하다.
여기서 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 접합부에서 전도대 하단의 에너지 준위는 완만하게 변화된다. 환언하면 금속 산화물(230a), 금속 산화물(230b), 및 금속 산화물(230c)의 접합부에서의 전도대 하단의 에너지 준위는 연속적으로 변화 또는 연속 접합한다고도 할 수 있다. 이와 같이 하기 위해서는, 금속 산화물(230a)과 금속 산화물(230b)의 계면 및 금속 산화물(230b)과 금속 산화물(230c)의 계면에서 형성되는 혼합층의 결함 준위 밀도를 낮게 하는 것이 좋다.
구체적으로는 금속 산화물(230a)과 금속 산화물(230b), 금속 산화물(230b)과 금속 산화물(230c)이 산소 이외에 공통의 원소를 가짐으로써(주성분으로 함으로써) 결함 준위 밀도가 낮은 혼합층을 형성할 수 있다. 예를 들어 금속 산화물(230b)이 In-Ga-Zn 산화물인 경우, 금속 산화물(230a) 및 금속 산화물(230c)로서 In-Ga-Zn 산화물, Ga-Zn 산화물, 산화 갈륨 등을 사용하여도 좋다. 또한 금속 산화물(230c)을 적층 구조로 하여도 좋다. 예를 들어 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 Ga-Zn 산화물의 적층 구조 또는 In-Ga-Zn 산화물과 상기 In-Ga-Zn 산화물 위의 산화 갈륨의 적층 구조를 사용할 수 있다. 환언하면 In-Ga-Zn 산화물과 In을 포함하지 않는 산화물의 적층 구조를 금속 산화물(230c)로서 사용하여도 좋다.
구체적으로는 금속 산화물(230a)로서 In:Ga:Zn=1:3:4[원자수비] 또는 1:1:0.5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230b)로서 In:Ga:Zn=4:2:3[원자수비] 또는 3:1:2[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230c)로서 In:Ga:Zn=1:3:4[원자수비], In:Ga:Zn=4:2:3[원자수비], Ga:Zn=2:1[원자수비], 또는 Ga:Zn=2:5[원자수비]의 금속 산화물을 사용하면 좋다. 또한 금속 산화물(230c)을 적층 구조로 하는 경우의 구체적인 예로서 In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:1[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 Ga:Zn=2:5[원자수비]의 적층 구조, In:Ga:Zn=4:2:3[원자수비]과 산화 갈륨의 적층 구조 등을 들 수 있다.
이때 캐리어의 주된 경로는 금속 산화물(230b)이다. 금속 산화물(230a) 및 금속 산화물(230c)을 상술한 구성으로 함으로써, 금속 산화물(230a)과 금속 산화물(230b)의 계면 및 금속 산화물(230b)과 금속 산화물(230c)의 계면에서의 결함 준위 밀도를 낮출 수 있다. 그러므로 계면 산란으로 인한 캐리어 전도에 대한 영향이 작아지고, 트랜지스터(200A)는 높은 온 전류 및 높은 주파수 특성을 얻을 수 있다. 또한 금속 산화물(230c)을 적층 구조로 한 경우, 상술한 금속 산화물(230b)과 금속 산화물(230c)의 계면에서의 결함 준위 밀도를 낮추는 효과에 더하여, 금속 산화물(230c)이 가지는 구성 원소가 절연체(250) 측으로 확산되는 것을 억제하는 것이 기대된다. 더 구체적으로는 금속 산화물(230c)을 적층 구조로 하고, 적층 구조의 위쪽에 In을 포함하지 않는 산화물을 위치하게 하기 때문에 절연체(250) 측으로 확산될 수 있는 In을 억제할 수 있다. 절연체(250)는 게이트 절연체로서 기능하기 때문에, In이 확산된 경우 트랜지스터의 특성 불량이 된다. 따라서 금속 산화물(230c)을 적층 구조로 함으로써, 신뢰성이 높은 표시 장치를 제공할 수 있게 된다.
금속 산화물(230b) 위에는 소스 전극 및 드레인 전극으로서 기능하는 도전체(242)(도전체(242a) 및 도전체(242b))가 제공된다. 도전체(242)로서 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료, 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다.
금속 산화물(230)과 접하도록 상기 도전체(242)를 제공함으로써, 금속 산화물(230)의 도전체(242) 근방에서 산소 농도가 저감되는 경우가 있다. 또한 금속 산화물(230)의 도전체(242) 근방에서 도전체(242)에 포함되는 금속과 금속 산화물(230)의 성분을 포함하는 금속 화합물층이 형성되는 경우가 있다. 이와 같은 경우, 금속 산화물(230)의 도전체(242) 근방의 영역에서 캐리어 밀도가 증가하여 상기 영역은 저저항 영역이 된다.
여기서 도전체(242a)와 도전체(242b) 사이의 영역은 절연체(280)의 개구에 중첩되어 형성된다. 이에 의하여 도전체(242a)와 도전체(242b) 사이에 도전체(260)를 자기 정합적으로 배치할 수 있다.
절연체(250)는 게이트 절연체로서 기능한다. 절연체(250)는 금속 산화물(230c)의 상면에 접하여 배치하는 것이 바람직하다. 절연체(250)에는 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘을 사용할 수 있다. 특히, 산화 실리콘 및 산화질화 실리콘은 열에 대하여 안정적이기 때문에 바람직하다.
절연체(250)는 절연체(224)와 마찬가지로 절연체(250) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 절연체(250)의 막 두께는 1nm 이상 20nm 이하로 하는 것이 바람직하다.
절연체(250)와 도전체(260) 사이에 금속 산화물을 제공하여도 좋다. 상기 금속 산화물은 절연체(250)로부터 도전체(260)로의 산소 확산을 억제하는 것이 바람직하다. 이로써 절연체(250)의 산소로 인한 도전체(260)의 산화를 억제할 수 있다.
또한 상기 금속 산화물은 게이트 절연체의 일부로서의 기능을 가지는 경우가 있다. 따라서 절연체(250)에 산화 실리콘 또는 산화질화 실리콘 등을 사용하는 경우, 상기 금속 산화물에는 비유전율이 높은 high-k 재료인 금속 산화물을 사용하는 것이 바람직하다. 게이트 절연체를 절연체(250)와 상기 금속 산화물의 적층 구조로 함으로써, 열에 대하여 안정적이며 비유전율이 높은 적층 구조로 할 수 있다. 따라서, 게이트 절연체의 물리적 막 두께를 유지한 채, 트랜지스터 동작 시에 인가하는 게이트 전위의 저감화가 가능하게 된다. 또한 게이트 절연체로서 기능하는 절연체의 등가 산화막 두께(EOT)의 박막화가 가능하게 된다.
구체적으로는 하프늄, 알루미늄, 갈륨, 이트륨, 지르코늄, 텅스텐, 타이타늄, 탄탈럼, 니켈, 저마늄, 및 마그네슘 등에서 선택된 한 종류 또는 2종류 이상이 포함된 금속 산화물을 사용할 수 있다. 특히 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체인 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄알루미네이트) 등을 사용하는 것이 바람직하다.
도전체(260)는 도 22에서 2층 구조로 나타내었지만, 단층 구조이어도 좋고, 3층 이상의 적층 구조이어도 좋다.
도전체(260a)에는 상술한 수소 원자, 수소 분자, 물 분자, 질소 원자, 질소 분자, 산화 질소 분자(N2O, NO, NO2 등), 구리 원자 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다. 또는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는 도전성 재료를 사용하는 것이 바람직하다.
또한 도전체(260a)가 산소의 확산을 억제하는 기능을 가짐으로써, 절연체(250)에 포함되는 산소로 인하여 도전체(260b)가 산화되어 도전율이 저하되는 것을 억제할 수 있다. 산소의 확산을 억제하는 기능을 가지는 도전성 재료로서는 예를 들어 탄탈럼, 질화 탄탈럼, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다.
도전체(260b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(260)는 배선으로서도 기능하기 때문에, 도전성이 높은 재료를 사용하는 것이 바람직하다. 예를 들어 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용할 수 있다. 또한 도전체(260b)는 적층 구조를 가져도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층 구조를 가져도 좋다.
또한 도 22의 (A) 및 (C)에 나타낸 바와 같이 금속 산화물(230b)의 도전체(242)와 중첩되지 않은 영역, 환언하면 금속 산화물(230)의 채널 형성 영역에서, 금속 산화물(230)의 측면이 도전체(260)로 덮이도록 배치되어 있다. 이로써 제 1 게이트 전극으로서 기능하는 도전체(260)의 전계를 금속 산화물(230)의 측면에 작용시키기 쉬워진다. 따라서 트랜지스터(200A)의 온 전류를 증대시켜, 주파수 특성을 향상시킬 수 있다.
절연체(254)는 절연체(214) 등과 마찬가지로 물 또는 수소 등의 불순물이 절연체(280) 측으로부터 트랜지스터(200A)로 혼입되는 것을 억제하는 배리어 절연막으로서의 기능을 가지는 것이 바람직하다. 예를 들어 절연체(254)는 절연체(224)보다 수소 투과성이 낮은 것이 바람직하다. 또한 도 22의 (B) 및 (C)에 나타낸 바와 같이 절연체(254)는 금속 산화물(230c)의 측면, 도전체(242a)의 상면과 측면, 도전체(242b)의 상면과 측면, 금속 산화물(230a) 및 금속 산화물(230b)의 측면, 그리고 절연체(224)의 상면에 접하는 것이 바람직하다. 이와 같은 구성으로 함으로써 절연체(280)에 포함되는 수소가 도전체(242a), 도전체(242b), 금속 산화물(230a), 금속 산화물(230b), 및 절연체(224)의 상면 또는 측면으로부터 금속 산화물(230)로 침입하는 것을 억제할 수 있다.
또한 절연체(254)는 산소(예를 들어 산소 원자, 산소 분자 등 중 적어도 하나)의 확산을 억제하는 기능을 가지는(상기 산소가 투과하기 어려운) 것이 바람직하다. 예를 들어 절연체(254)는 절연체(280) 또는 절연체(224)보다 산소 투과성이 낮은 것이 바람직하다.
절연체(254)는 스퍼터링법을 사용하여 성막되는 것이 바람직하다. 절연체(254)는 산소를 포함한 분위기에서 스퍼터링법을 사용하여 성막함으로써, 절연체(224)의 절연체(254)와 접하는 영역 근방에 산소를 첨가할 수 있다. 이로써 상기 영역으로부터 절연체(224)를 통하여 금속 산화물(230) 내에 산소를 공급할 수 있다. 여기서 절연체(254)가 위쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(230)로부터 절연체(280)로 확산되는 것을 방지할 수 있다. 또한 절연체(222)가 아래쪽으로의 산소의 확산을 억제하는 기능을 가짐으로써, 산소가 금속 산화물(230)로부터 기판 측으로 확산되는 것을 방지할 수 있다. 이와 같이 금속 산화물(230)의 채널 형성 영역에 산소가 공급된다. 이로써 금속 산화물(230)의 산소 결손을 저감하여 트랜지스터의 노멀리 온화를 억제할 수 있다.
절연체(254)로서는 예를 들어 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체를 성막하는 것이 좋다. 또한 알루미늄 및 하프늄 중 한쪽 또는 양쪽의 산화물을 포함하는 절연체로서 산화 알루미늄, 산화 하프늄, 알루미늄 및 하프늄을 포함하는 산화물(하프늄알루미네이트) 등을 사용하는 것이 바람직하다.
수소에 대하여 배리어성을 가지는 절연체(254)로 절연체(224), 절연체(250), 및 금속 산화물(230)을 덮음으로써, 절연체(280)는 절연체(254)에 의하여 절연체(224), 금속 산화물(230), 및 절연체(250)와 이격되어 있다. 이로써 트랜지스터(200A)의 외부로부터 수소 등의 불순물이 침입하는 것을 억제할 수 있기 때문에, 트랜지스터(200A)의 전기 특성 및 신뢰성을 양호하게 할 수 있다.
절연체(280)는 절연체(254)를 개재하여 절연체(224), 금속 산화물(230), 및 도전체(242) 위에 제공된다. 예를 들어 절연체(280)로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 또는 공공을 가지는 산화 실리콘 등을 가지는 것이 바람직하다. 특히 산화 실리콘 및 산화질화 실리콘은 열적으로 안정적이기 때문에 바람직하다. 특히 산화 실리콘, 산화질화 실리콘, 공공을 가지는 산화 실리콘 등의 재료는 가열에 의하여 이탈되는 산소를 포함하는 영역을 용이하게 형성할 수 있기 때문에 바람직하다.
절연체(280) 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다. 또한 절연체(280)의 상면은 평탄화되어도 좋다.
절연체(274)는 절연체(214) 등과 마찬가지로 물 또는 수소 등의 불순물이 위쪽으로부터 절연체(280)로 혼입되는 것을 억제하는 배리어 절연막으로서의 기능을 가지는 것이 바람직하다. 절연체(274)로서는 예를 들어 절연체(214), 절연체(254) 등에 사용할 수 있는 절연체를 사용하면 좋다.
절연체(274) 위에 층간막으로서 기능하는 절연체(281)를 제공하는 것이 바람직하다. 절연체(281)는 절연체(224) 등과 마찬가지로 막 내의 물 또는 수소 등의 불순물의 농도가 저감되어 있는 것이 바람직하다.
절연체(281), 절연체(274), 절연체(280), 및 절연체(254)에 형성된 개구에 도전체(240a) 및 도전체(240b)를 배치한다. 도전체(240a) 및 도전체(240b)는 도전체(260)를 끼워 대향되어 제공된다. 또한 도전체(240a) 및 도전체(240b)의 상면의 높이는 절연체(281)의 상면과 동일 평면상으로 하여도 좋다.
또한 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241a)가 제공되고, 그 측면에 접하여 도전체(240a)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242a)가 위치하고, 도전체(240a)가 도전체(242a)와 접한다. 마찬가지로 절연체(281), 절연체(274), 절연체(280), 및 절연체(254)의 개구의 내벽에 접하여 절연체(241b)가 제공되고, 그 측면에 접하여 도전체(240b)의 제 1 도전체가 형성되어 있다. 상기 개구의 바닥부의 적어도 일부에는 도전체(242b)가 위치하고, 도전체(240b)가 도전체(242b)와 접한다.
도전체(240a) 및 도전체(240b)에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 도전체(240a) 및 도전체(240b)는 적층 구조로 하여도 좋다.
도전체(240)를 적층 구조로 하는 경우, 금속 산화물(230a), 금속 산화물(230b), 도전체(242), 절연체(254), 절연체(280), 절연체(274), 절연체(281)와 접하는 도전체에는 상술한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 재료를 사용하는 것이 바람직하다. 예를 들어 탄탈럼, 질화 탄탈럼, 타이타늄, 질화 타이타늄, 루테늄, 또는 산화 루테늄 등을 사용하는 것이 바람직하다. 또한 물 또는 수소 등의 불순물의 확산을 억제하는 기능을 가지는 도전성 재료는 단층 또는 적층으로 사용하여도 좋다. 상기 도전성 재료를 사용함으로써, 절연체(280)에 첨가된 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 억제할 수 있다. 또한 절연체(281)보다 위층으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 금속 산화물(230)로 혼입되는 것을 억제할 수 있다.
절연체(241a) 및 절연체(241b)로서는 예를 들어 절연체(254) 등에 사용할 수 있는 절연체를 사용하면 좋다. 절연체(241a) 및 절연체(241b)는 절연체(254)에 접하여 제공되기 때문에, 절연체(280) 등으로부터 물 또는 수소 등의 불순물이 도전체(240a) 및 도전체(240b)를 통하여 금속 산화물(230)로 혼입되는 것을 억제할 수 있다. 또한 절연체(280)에 포함되는 산소가 도전체(240a) 및 도전체(240b)에 흡수되는 것을 억제할 수 있다.
도시하지 않았지만, 도전체(240a)의 상면 및 도전체(240b)의 상면에 접하여 배선으로서 기능하는 도전체를 배치하여도 좋다. 배선으로서 기능하는 도전체에는 텅스텐, 구리, 또는 알루미늄을 주성분으로 하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상기 도전체는 적층 구조로 하여도 좋고, 예를 들어 타이타늄 또는 질화 타이타늄과 상기 도전성 재료의 적층으로 하여도 좋다. 상기 도전체는 절연체에 제공된 개구에 매립되도록 형성하여도 좋다.
<트랜지스터의 구성 재료>
트랜지스터에 사용할 수 있는 구성 재료에 대하여 설명한다.
[기판]
트랜지스터(200A)를 형성하는 기판으로서, 예를 들어 절연체 기판, 반도체 기판, 또는 도전체 기판을 사용하면 좋다. 절연체 기판으로서, 예를 들어 유리 기판, 석영 기판, 사파이어 기판, 안정화 지르코니아 기판(이트리아 안정화 지르코니아 기판 등), 수지 기판 등이 있다. 또한 반도체 기판으로서, 예를 들어 실리콘, 저마늄 등으로 이루어지는 반도체 기판, 또는 탄소화 실리콘, 실리콘 저마늄, 비소화 갈륨, 인화 인듐, 산화 아연, 산화 갈륨으로 이루어지는 화합물 반도체 기판 등이 있다. 또한 상술한 반도체 기판 내부에 절연체 영역을 가지는 반도체 기판, 예를 들어 SOI(Silicon On Insulator) 기판 등이 있다. 도전체 기판으로서 흑연 기판, 금속 기판, 합금 기판, 도전성 수지 기판 등이 있다. 또는 금속의 질화물을 가지는 기판, 금속의 산화물을 가지는 기판 등이 있다. 또한 절연체 기판에 도전체 또는 반도체가 제공된 기판, 반도체 기판에 도전체 또는 절연체가 제공된 기판, 도전체 기판에 반도체 또는 절연체가 제공된 기판 등이 있다. 또는 이들 기판에 소자가 제공된 것을 사용하여도 좋다. 기판에 제공되는 소자로서 용량 소자, 저항 소자, 스위칭 소자, 발광 소자, 기억 소자 등이 있다.
[절연체]
절연체로서 절연성을 가지는 산화물, 질화물, 산화질화물, 질화산화물, 금속 산화물, 금속 산화질화물, 금속 질화산화물 등이 있다.
예를 들어 트랜지스터의 미세화 및 고집적화가 진행되면 게이트 절연체의 박막화로 인하여 누설 전류 등의 문제가 생기는 경우가 있다. 게이트 절연체로서 기능하는 절연체에 high-k 재료를 사용함으로써, 물리적 막 두께를 유지하면서 트랜지스터 동작 시의 전압을 저감할 수 있게 된다. 한편 층간막으로서 기능하는 절연체에는 비유전율이 낮은 재료를 사용함으로써, 배선 사이에 생기는 기생 용량을 저감할 수 있다. 따라서 절연체의 기능에 따라 재료를 선택하는 것이 좋다.
비유전율이 높은 절연체로서 산화 갈륨, 산화 하프늄, 산화 지르코늄, 알루미늄 및 하프늄을 가지는 산화물, 알루미늄 및 하프늄을 가지는 산화질화물, 실리콘 및 하프늄을 가지는 산화물, 실리콘 및 하프늄을 가지는 산화질화물, 또는 실리콘 및 하프늄을 가지는 질화물 등이 있다.
비유전율이 낮은 절연체로서 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 플루오린을 첨가한 산화 실리콘, 탄소를 첨가한 산화 실리콘, 탄소 및 질소를 첨가한 산화 실리콘, 공공을 가지는 산화 실리콘, 또는 수지 등이 있다.
산화물 반도체를 사용한 트랜지스터는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체(절연체(214), 절연체(222), 절연체(254), 및 절연체(274) 등)로 둘러쌈으로써, 트랜지스터의 전기 특성을 안정적으로 할 수 있다. 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서, 예를 들어 붕소, 탄소, 질소, 산소, 플루오린, 마그네슘, 알루미늄, 실리콘, 인, 염소, 아르곤, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 네오디뮴, 하프늄, 또는 탄탈럼을 포함하는 절연체를 단층으로 또는 적층하여 사용하면 좋다. 구체적으로는 수소 등의 불순물 및 산소의 투과를 억제하는 기능을 가지는 절연체로서 산화 알루미늄, 산화 마그네슘, 산화 갈륨, 산화 저마늄, 산화 이트륨, 산화 지르코늄, 산화 란타넘, 산화 네오디뮴, 산화 하프늄, 또는 산화 탄탈럼 등의 금속 산화물, 질화 알루미늄, 질화 알루미늄 타이타늄, 질화 타이타늄, 질화산화 실리콘, 또는 질화 실리콘 등의 금속 질화물을 사용할 수 있다.
게이트 절연체로서 기능하는 절연체는 가열에 의하여 이탈되는 산소를 포함한 영역을 가지는 절연체인 것이 바람직하다. 예를 들어 가열에 의하여 이탈되는 산소를 포함하는 영역을 가지는 산화 실리콘 또는 산화질화 실리콘을 금속 산화물(230)과 접하는 구조로 함으로써, 금속 산화물(230)이 가지는 산소 결손을 보상할 수 있다.
[도전체]
도전체로서 알루미늄, 크로뮴, 구리, 은, 금, 백금, 탄탈럼, 니켈, 타이타늄, 몰리브데넘, 텅스텐, 하프늄, 바나듐, 나이오븀, 망가니즈, 마그네슘, 지르코늄, 베릴륨, 인듐, 루테늄, 이리듐, 스트론튬, 란타넘 등에서 선택된 금속 원소, 상술한 금속 원소를 성분으로 하는 합금, 또는 상술한 금속 원소를 조합한 합금 등을 사용하는 것이 바람직하다. 예를 들어 질화 탄탈럼, 질화 타이타늄, 텅스텐, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물 등을 사용하는 것이 바람직하다. 또한 질화 탄탈럼, 질화 타이타늄, 타이타늄과 알루미늄을 포함하는 질화물, 탄탈럼과 알루미늄을 포함하는 질화물, 산화 루테늄, 질화 루테늄, 스트론튬과 루테늄을 포함하는 산화물, 란타넘과 니켈을 포함하는 산화물은 산화되기 어려운 도전성 재료 또는 산소를 흡수하여도 도전성을 유지하는 재료이기 때문에 바람직하다. 또한 인 등의 불순물 원소를 함유시킨 다결정 실리콘으로 대표되는 전기 전도도가 높은 반도체, 니켈 실리사이드 등의 실리사이드를 사용하여도 좋다.
상기 재료로 형성되는 도전체를 복수 적층하여 사용하여도 좋다. 예를 들어 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다. 또한 상술한 금속 원소를 포함한 재료와, 산소를 포함한 도전성 재료와, 질소를 포함한 도전성 재료를 조합한 적층 구조로 하여도 좋다.
또한 트랜지스터의 채널 형성 영역에 금속 산화물을 사용하는 경우에 있어서 게이트 전극으로서 기능하는 도전체에는 상술한 금속 원소를 포함하는 재료와 산소를 포함하는 도전성 재료를 조합한 적층 구조를 사용하는 것이 바람직하다. 이 경우에는 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공하는 것이 좋다. 산소를 포함한 도전성 재료를 채널 형성 영역 측에 제공함으로써, 상기 도전성 재료로부터 이탈된 산소가 채널 형성 영역에 공급되기 쉬워진다.
특히 게이트 전극으로서 기능하는 도전체로서 채널이 형성되는 금속 산화물에 포함되는 금속 원소 및 산소를 포함하는 도전성 재료를 사용하는 것이 바람직하다. 또한 상술한 금속 원소 및 질소를 포함하는 도전성 재료를 사용하여도 좋다. 예를 들어 질화 타이타늄, 질화 탄탈럼 등의 질소를 포함하는 도전성 재료를 사용하여도 좋다. 또한 인듐 주석 산화물, 산화 텅스텐을 포함한 인듐 산화물, 산화 텅스텐을 포함한 인듐 아연 산화물, 산화 타이타늄을 포함한 인듐 산화물, 산화 타이타늄을 포함한 인듐 주석 산화물, 인듐 아연 산화물, 실리콘을 첨가한 인듐 주석 산화물을 사용하여도 좋다. 또한 질소를 포함한 인듐 갈륨 아연 산화물을 사용하여도 좋다. 이와 같은 재료를 사용함으로써, 채널이 형성되는 금속 산화물에 포함되는 수소를 포획할 수 있는 경우가 있다. 또는, 외부의 절연체 등으로부터 혼입되는 수소를 포획할 수 있는 경우가 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 7)
본 실시형태에서는 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물(이하, 산화물 반도체라고도 함)에 대하여 설명한다.
<결정 구조의 분류>
우선 산화물 반도체에서의 결정 구조의 분류에 대하여 도 23의 (A)를 사용하여 설명을 한다. 도 23의 (A)는 산화물 반도체, 대표적으로는 IGZO(In과, Ga와, Zn을 포함하는 금속 산화물)의 결정 구조의 분류를 설명하는 도면이다.
도 23의 (A)에 나타낸 바와 같이 산화물 반도체는 크게 나누어 'Amorphous(무정형)'와, 'Crystalline(결정성)'과, 'Crystal(결정)'로 분류된다. 또한 'Amorphous'의 범주에는 completely amorphous가 포함된다. 또한 'Crystalline' 중에는 CAAC(c-axis-aligned crystalline), nc(nanocrystalline), 및 CAC(cloud-aligned composite)가 포함된다(excluding single crystal and polycrystal). 또한 'Crystalline'의 분류에서는 single crystal, polycrystal, 및 completely amorphous는 제외된다. 또한 'Crystal'의 범주에는 single crystal 및 polycrystal이 포함된다.
또한 도 23의 (A)에 나타낸 굵은 테두리 내의 구조는 'Amorphous(무정형)'와 'Crystal(결정)' 사이의 중간 상태이며, 새로운 경계 영역(New crystalline phase)에 속하는 구조이다. 즉 상기 구조는 에너지적으로 불안정한 'Amorphous(무정형)' 또는 'Crystal(결정)'과는 전혀 다른 구조라고 할 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 여기서 'Crystalline'으로 분류되는 CAAC-IGZO막의 GIXD(Grazing-Incidence XRD) 측정으로 얻어지는 XRD 스펙트럼을 도 23의 (B)에 나타내었다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다. 이후 도 23의 (B)에 나타낸 GIXD 측정으로 얻어지는 XRD 스펙트럼을 단순히 XRD 스펙트럼이라고 기재한다. 또한 도 23의 (B)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 도 23의 (B)에 나타낸 CAAC-IGZO막의 두께는 500nm이다.
도 23의 (B)에 나타낸 바와 같이 CAAC-IGZO막의 XRD 스펙트럼에서는 명확한 결정성을 나타내는 피크가 검출된다. 구체적으로는 CAAC-IGZO막의 XRD 스펙트럼에서는 2θ=31° 근방에 c축 배향을 나타내는 피크가 검출된다. 또한 도 23의 (B)에 나타낸 바와 같이 2θ=31° 근방의 피크는 피크 강도(Intensity)가 검출된 각도를 축으로 좌우 비대칭이다.
막 또는 기판의 결정 구조는 나노빔 전자 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자 회절 패턴이라고도 함)으로 평가할 수 있다. CAAC-IGZO막의 회절 패턴을 도 23의 (C)에 나타내었다. 도 23의 (C)는 전자선을 기판에 대하여 평행하게 입사하는 NBED에 의하여 관찰되는 회절 패턴이다. 또한 도 23의 (C)에 나타낸 CAAC-IGZO막의 조성은 In:Ga:Zn=4:2:3[원자수비] 근방이다. 또한 나노빔 전자 회절법에서는 프로브 직경을 1nm로 하여 전자선 회절이 수행된다.
도 23의 (C)에 나타낸 바와 같이 CAAC-IGZO막의 회절 패턴에서는 c축 배향을 나타내는 복수의 스폿이 관찰된다.
[산화물 반도체의 구조]
또한 산화물 반도체는 결정 구조에 주목한 경우, 도 23의 (A)와 상이한 분류가 되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와 그 외의 비단결정 산화물 반도체로 나누어진다. 비단결정 산화물 반도체로서, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 비정질 산화물 반도체 등이 포함된다.
여기서 상술한 CAAC-OS, nc-OS, 및 a-like OS의 자세한 내용에 대하여 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란 CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란 원자 배열에 주기성을 가지는 영역이다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역 각각은 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 가지는 층(이하, In층)과, 원소 M, 아연(Zn), 및 산소를 가지는 층(이하 (M, Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM 이미지에서, 격자상(格子像)으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는 c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류, 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 하여 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 상기 변형에서 오각형, 칠각형 등의 격자 배열을 가지는 경우가 있다. 또한 CAAC-OS에서는 변형 근방에서도 명확한 결정립계(그레인 바운더리라고도 함)를 확인할 수 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되어 있는 것을 알 수 있다. 이는 CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않다는 것, 또는 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여, 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는 Zn을 포함하는 구성이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입 또는 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물 또는 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면, 제조 공정의 자유도를 넓힐 수 있다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하인 영역, 특히 1nm 이상 3nm 이하인 영역)에서 원자 배열에 주기성을 가진다. 환언하면 nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS는 상이한 나노 결정 사이에서 결정 방위에 규칙성이 보이지 않는다. 따라서 막 전체에서 배향성이 보이지 않는다. 그러므로 nc-OS는 분석 방법에 따라서는 a-like OS 또는 비정질 산화물 반도체와 구별할 수 없는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는 결정성을 나타내는 피크가 검출되지 않는다. 또한 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 nc-OS막에 대하여 수행하면 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편 nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 내의 수소 농도가 높다.
[산화물 반도체의 구성]
다음으로 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재한 재료의 한 구성이다. 또한 아래에서는 금속 산화물에 하나 또는 복수의 금속 원소가 편재하고, 상기 금속 원소를 가지는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서 In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비 각각을 [In], [Ga], 및 [Zn]으로 표기한다. 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에 있어서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는, 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크고, 또한 [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크고, 또한 [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는 상기 제 1 영역은 인듐 산화물, 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물, 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 환언할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 환언할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, In을 주성분으로 하는 영역(제 1 영역)과, Ga를 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합된 구조를 가지는 것을 확인할 수 있다.
CAC-OS를 트랜지스터에 사용하는 경우에는 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성 기능을 가지고 재료의 다른 일부에서는 절연성 기능을 가지고, 재료의 전체로서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써, 양쪽의 기능을 최대한 높일 수 있다. 따라서 CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
산화물 반도체는 다양한 구조를 가지고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
이어서 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써, 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서, 불순물 농도가 낮고, 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에, 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는 소실되는 데 걸리는 시간이 길어, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정시키기 위해서는 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 실리콘 등이 있다.
<불순물>
여기서 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소 중 하나인 실리콘 또는 탄소가 포함되면, 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘 또는 탄소의 농도와 산화물 반도체와의 계면 근방의 실리콘 또는 탄소의 농도(SIMS에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하고 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
산화물 반도체에 질소가 포함되면 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에, 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써 안정된 전기 특성을 부여할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 8)
본 실시형태에서는 본 발명의 일 형태인 표시 장치 및 표시 시스템을 가지는 전자 기기에 대하여 설명한다.
도 24의 (A)는 헤드 마운트 디스플레이(8200)의 외관을 나타낸 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205) 등을 가진다. 또한 장착부(8201)에는 배터리(8206)가 내장된다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 무선 수신기 등을 구비하고, 수신한 화상 데이터 등에 대응하는 화상을 표시부(8204)에 표시할 수 있다. 또한 본체(8203)에 제공된 카메라로 사용자의 안구 또는 눈꺼풀의 움직임을 파악하고, 그 정보를 바탕으로 사용자의 시선의 좌표를 산출함으로써, 사용자의 시선을 입력 수단으로서 사용할 수 있다.
장착부(8201)에는 사용자에게 접하는 위치에 복수의 전극이 제공되어도 좋다. 본체(8203)는 사용자의 안구의 움직임에 따라 전극에 흐르는 전류를 검지함으로써, 사용자의 시선을 인식하는 기능을 가져도 좋다. 또한 상기 전극에 흐르는 전류를 검지함으로써, 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)는 온도 센서, 압력 센서, 가속도 센서 등 각종 센서를 가져도 좋고, 사용자의 생체 정보를 표시부(8204)에 표시하는 기능을 가져도 좋다. 또한 사용자의 머리의 움직임 등을 검출하여, 표시부(8204)에 표시하는 화상을 그 움직임에 맞추어 변화시켜도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 이로써 헤드 마운트 디스플레이(8200)의 소비 전력을 저감할 수 있기 때문에, 헤드 마운트 디스플레이(8200)를 장기간 연속적으로 사용할 수 있다. 또한 헤드 마운트 디스플레이(8200)의 소비 전력을 저감함으로써 배터리(8206)를 소형화 및 경량화할 수 있기 때문에, 헤드 마운트 디스플레이(8200)를 소형화 및 경량화할 수 있다. 이로써 헤드 마운트 디스플레이(8200) 사용 시의 사용자의 부담을 줄임으로써, 상기 사용자가 피로를 느끼기 어렵게 할 수 있다.
도 24의 (B), (C), 및 (D)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301), 표시부(8302), 밴드상의 고정구(8304), 한 쌍의 렌즈(8305)를 가진다. 또한 하우징(8301)에는 배터리(8306)가 내장되어 있고, 배터리(8306)로부터 표시부(8302) 등에 전력을 공급할 수 있다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하는 것이 바람직하다. 표시부(8302)를 만곡시켜 배치함으로써 사용자가 높은 현장감을 느낄 수 있다. 또한 본 실시형태에서는 표시부(8302)를 하나 제공하는 구성을 예시하였지만, 이에 한정되지 않고, 예를 들어 표시부(8302)를 2개 제공하는 구성으로 하여도 좋다. 이 경우 사용자의 한쪽 눈에 하나의 표시부가 배치되는 구성으로 하면 시차를 사용한 3차원 표시 등을 수행하는 것도 가능해진다.
표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 이로써 헤드 마운트 디스플레이(8300)의 소비 전력을 저감할 수 있기 때문에, 헤드 마운트 디스플레이(8300)를 장기간 연속적으로 사용할 수 있다. 또한 헤드 마운트 디스플레이(8300)의 소비 전력을 저감함으로써 배터리(8306)를 소형화 및 경량화할 수 있기 때문에, 헤드 마운트 디스플레이(8300)를 소형화 및 경량화할 수 있다. 이로써 헤드 마운트 디스플레이(8300) 사용 시의 사용자의 부담을 줄임으로써, 상기 사용자가 피로를 느끼기 어렵게 할 수 있다.
다음으로, 도 24의 (A) 내지 (D)에 나타낸 전자 기기와 상이한 전자 기기의 일례를 도 25의 (A) 및 (B)에 나타내었다.
도 25의 (A) 및 (B)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 가지는 것), 및 배터리(9009) 등을 가진다.
도 25의 (A) 및 (B)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어 다양한 정보(정지 화상, 동영상, 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 무선 통신 기능을 사용하여 다양한 컴퓨터 네트워크에 접속하는 기능, 무선 통신 기능을 사용하여 다양한 데이터의 송신 또는 수신을 수행하는 기능, 기록 매체에 기록되어 있는 프로그램 또는 데이터를 판독하여 표시부에 표시하는 기능 등을 가질 수 있다. 또한 도 25의 (A) 및 (B)에 나타낸 전자 기기가 가질 수 있는 기능은 이들에 한정되지 않고, 다양한 기능을 가질 수 있다. 또한 도 25의 (A) 및 (B)에는 나타내지 않았지만, 전자 기기는 복수의 표시부를 가지는 구성으로 하여도 좋다. 또한 상기 전자 기기에 카메라 등을 제공하여 정지 화상을 촬영하는 기능, 동영상을 촬영하는 기능, 촬영한 화상을 기록 매체(외부 또는 카메라에 내장)에 저장하는 기능, 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
도 25의 (A) 및 (B)에 나타낸 전자 기기의 자세한 사항에 대하여 이하에서 설명한다.
도 25의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는, 예를 들어 전화기, 수첩, 또는 정보 열람 장치 등에서 선택된 하나 또는 복수의 기능을 가진다. 구체적으로는 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)는, 문자 또는 화상을 그 복수의 면에 표시할 수 있다. 예를 들어 3개의 조작 버튼(9050)(조작 아이콘 또는 단순히 아이콘이라고도 함)을 표시부(9001) 중 한 면에 표시할 수 있다. 또한 파선 사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수 있다. 또한 정보(9051)의 일례로서는 전자 메일, SNS(Social Networking Service), 전화 등의 착신을 알리는 표시, 전자 메일 또는 SNS 등의 제목, 전자 메일 또는 SNS 등의 송신자명, 일시, 시각, 배터리의 잔량, 안테나 수신의 강도 등이 있다. 또는 정보(9051)가 표시되어 있는 위치에 정보(9051) 대신에 조작 버튼(9050) 등을 표시하여도 좋다.
휴대 정보 단말기(9101)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 이로써 휴대 정보 단말기(9101)의 소비 전력을 저감할 수 있기 때문에, 휴대 정보 단말기(9101)를 장기간 연속적으로 사용할 수 있다. 또한 휴대 정보 단말기(9101)의 소비 전력을 저감함으로써, 배터리(9009)를 소형화 및 경량화할 수 있기 때문에, 휴대 정보 단말기(9101)를 소형화 및 경량화할 수 있다. 이로써 휴대 정보 단말기(9101)의 휴대성을 높일 수 있다.
도 25의 (B)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 이동 전화, 전자 메일, 문장 열람 및 작성, 음악 재생, 인터넷 통신, 컴퓨터 게임 등의 다양한 애플리케이션을 실행할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡된 표시면을 따라 표시를 수행할 수 있다. 도 25의 (B)에서는 시각(9251), 조작 버튼(9252)(조작 아이콘 또는 단순히 아이콘이라고도 함), 및 콘텐츠(9253)를 표시부(9001)에 표시하는 예를 나타내었다. 콘텐츠(9253)는, 예를 들어 동영상으로 할 수 있다.
또한 휴대 정보 단말기(9200)는 통신 규격된 근거리 무선 통신을 실행할 수 있다. 예를 들어 무선 통신 가능한 헤드셋과 상호 통신함으로써 핸즈프리 통화를 할 수 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)를 가지고, 커넥터를 통하여 다른 정보 단말기와 직접 데이터를 주고받을 수 있다. 또한 접속 단자(9006)를 통하여 충전을 수행할 수도 있다. 또한 충전 동작은 접속 단자(9006)를 통하지 않고, 무선 급전에 의하여 수행하여도 좋다.
휴대 정보 단말기(9200)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 이로써 휴대 정보 단말기(9200)의 소비 전력을 저감할 수 있기 때문에, 휴대 정보 단말기(9200)를 장기간 연속적으로 사용할 수 있다. 또한 휴대 정보 단말기(9200)의 소비 전력을 저감함으로써, 배터리(9009)를 소형화 및 경량화할 수 있기 때문에, 휴대 정보 단말기(9200)를 소형화 및 경량화할 수 있다. 이로써 휴대 정보 단말기(9200)의 휴대성을 높일 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서 중에 기재하는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
<본 명세서 등의 기재에 관한 부기>
상기 실시형태 및 실시형태에서의 각 구성의 설명에 대하여 이하에서 부기한다.
각 실시형태에 기재된 구성은 다른 실시형태에 기재된 구성과 적절히 조합하여 본 발명의 일 형태로 할 수 있다. 또한 하나의 실시형태에 복수의 구성예가 기재되는 경우에는 구성예를 적절히 조합할 수 있다.
또한 어떤 하나의 실시형태 중에서 제시하는 내용(일부 내용이어도 좋음)은 그 실시형태에서 제시하는 다른 내용(일부의 내용이어도 좋음) 및/또는 하나 또는 복수의 다른 실시형태에서 제시하는 내용(일부내용이어도 좋음)에 대하여 적용, 조합, 또는 치환 등을 할 수 있다.
또한 실시형태에서 제시하는 내용이란 각 실시형태에서 다양한 도면을 사용하여 설명하는 내용, 또는 명세서에 기재되는 문장을 사용하여 제시하는 내용을 말한다.
또한 어떤 하나의 실시형태에 있어서 제시하는 도면(일부이어도 좋음)은 그 도면의 다른 부분, 그 실시형태에 있어서 제시하는 다른 도면(일부이어도 좋음), 및/또는 하나 또는 복수의 다른 실시형태에 있어서 제시하는 도면(일부이어도 좋음)과 조합함으로써, 더 많은 도면을 구성할 수 있다.
또한 본 명세서 등에 있어서, 블록도에서는 구성 요소를 기능마다 분류하고 서로 독립된 블록으로서 나타내었다. 그러나 실제의 회로 등에 있어서는 구성 요소를 기능마다 나누기 어렵고, 하나의 회로에 복수의 기능이 연관되는 경우 또는 복수의 회로에 걸쳐 하나의 기능이 연관되는 경우가 있을 수 있다. 그러므로 블록도의 블록은 명세서에서 설명한 구성 요소에 한정되지 않고, 상황에 따라 적절히 환언할 수 있다.
또한 도면에서 크기, 층의 두께, 또는 영역은 설명의 편의상 임의의 크기로 나타내었다. 따라서, 반드시 그 스케일에 한정되는 것은 아니다. 또한 도면은 명확성을 기하기 위하여 모식적으로 나타낸 것이며, 도면에 나타난 형상 또는 값 등에 한정되지 않는다. 예를 들어 노이즈로 인한 신호, 전압, 또는 전류의 편차, 혹은 타이밍의 어긋남으로 인한 신호, 전압, 또는 전류의 편차 등을 포함할 수 있다.
본 명세서 등에서 트랜지스터의 접속 관계를 설명하는 경우, '소스 및 드레인 중 한쪽'(또는 제 1 전극 또는 제 1 단자), '소스 및 드레인 중 다른 쪽'(또는 제 2 전극 또는 제 2 단자)이라는 표기를 사용한다. 이는 트랜지스터의 소스와 드레인은 트랜지스터의 구조 또는 동작 조건 등에 따라 바뀌기 때문이다. 또한 트랜지스터의 소스와 드레인이라는 호칭은 소스(드레인) 단자 또는 소스(드레인) 전극 등 상황에 따라 적절히 환언할 수 있다.
또한 본 명세서 등에서 '전극' 및 '배선'이라는 용어는 이들 구성 요소를 기능적으로 한정하는 것이 아니다. 예를 들어 '전극'은 '배선'의 일부로서 사용되는 경우가 있고, 그 반대도 마찬가지이다. 또한 '전극' 또는 '배선'이라는 용어는 복수의 '전극' 또는 '배선'이 일체가 되어 형성되어 있는 경우 등도 포함한다.
또한 본 명세서 등에서 전압과 전위는 적절히 환언할 수 있다. 전압은 기준이 되는 전위로부터의 전위차를 말하고, 예를 들어 기준이 되는 전위가 그라운드 전압(접지 전압)인 경우, 전압을 전위라고 환언할 수 있다. 그라운드 전위는 반드시 0V를 의미하는 것은 아니다. 또한 전위는 상대적인 것이고, 기준이 되는 전위에 따라서는 배선 등에 인가되는 전위를 변화시키는 경우가 있다.
또한 본 명세서 등에서 '막', '층' 등의 말은 경우에 따라 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 '도전층'이라는 용어를 '도전막'이라는 용어로 변경할 수 있는 경우가 있다. 또는 예를 들어 '절연막'이라는 용어를 '절연층'이라는 용어로 변경할 수 있는 경우가 있다.
본 명세서 등에서 스위치란 도통 상태(온 상태) 또는 비도통 상태(오프 상태)가 되어 전류를 흘릴지 여부를 제어하는 기능을 가지는 것을 말한다. 또는 스위치란 전류를 흘리는 경로를 선택하고 전환하는 기능을 가지는 것을 말한다.
본 명세서 등에서 채널 길이란, 예를 들어 트랜지스터의 상면도에서 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트가 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인 사이의 거리를 말한다.
본 명세서 등에서 채널 폭이란, 예를 들어 반도체(또는 트랜지스터가 온 상태일 때 반도체 내에서 전류가 흐르는 부분)와 게이트 전극이 중첩되는 영역, 또는 채널이 형성되는 영역에서의 소스와 드레인이 대향하는 부분의 길이를 말한다.
본 명세서 등에서 'A와 B가 접속된다'란 A와 B가 직접 접속되어 있는 것 외에, 전기적으로 접속되어 있는 것을 포함하는 것으로 한다. 여기서, 'A와 B가 전기적으로 접속되어 있다'란 A와 B 사이에 어떠한 전기적 작용을 가지는 대상물이 존재할 때 A와 B의 전기 신호의 수수를 가능하게 하는 것을 말한다.
(실시예)
본 실시예에서는 본 발명의 일 형태의 표시 장치에 사용할 수 있는 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3에 대하여 도 26 내지 도 37을 참조하면서 설명한다.
도 26은 발광 디바이스(550B), 발광 디바이스(550G), 및 발광 디바이스(550R)의 구성을 설명하는 도면이다.
도 27은 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3의 전류 밀도-휘도 특성을 설명하는 도면이다.
도 28은 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3의 휘도-전류 효율 특성을 설명하는 도면이다.
도 29는 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3의 전압-휘도 특성을 설명하는 도면이다.
도 30은 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3의 전압-전류 특성을 설명하는 도면이다.
도 31은 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3을 1000cd/m2의 휘도로 발광시켰을 때의 발광 스펙트럼을 설명하는 도면이다.
도 32는 발광 디바이스 1의 전류 밀도-휘도 특성을 설명하는 도면이다.
도 33은 발광 디바이스 1의 휘도-전류 효율 특성을 설명하는 도면이다.
도 34는 발광 디바이스 1의 전압-휘도 특성을 설명하는 도면이다.
도 35는 발광 디바이스 1의 전압-전류 특성을 설명하는 도면이다.
도 36은 발광 디바이스 1의 휘도-블루 인덱스 특성을 설명하는 도면이다. 또한 블루 인덱스(BI: Blue Index)는 청색 발광 디바이스의 특성을 나타내는 지표 중 하나이고, 전류 효율(cd/A)을 y색도로 나눈 값이다. 일반적으로, 색 순도가 높은 청색광은 넓은 색역을 표현하는 데 있어서 유용하다. 또한 색 순도가 높은 청색광일수록 y색도가 작은 경향이 있다. 따라서 전류 효율(cd/A)을 y색도로 나눈 값은 청색 발광 디바이스의 유용성을 나타내는 지표가 된다. 바꿔 말하면 넓은 색역과 높은 효율을 가지는 표시 장치를 실현하는 데 있어서 높은 BI를 가지는 청색 발광 디바이스가 적합하다고 할 수 있다.
도 37은 발광 디바이스 1을 1000cd/m2의 휘도로 발광시켰을 때의 발광 스펙트럼을 설명하는 도면이다.
<표시 장치의 구성예>
본 발명의 일 형태의 표시 장치는 발광 디바이스(550B)와 발광 디바이스(550G)를 포함한다(도 26 참조).
발광 디바이스(550B)는 반사막(REFB), 전극(552B), 유닛(103B2), 유닛(103B), 및 중간층(106B)을 포함한다. 유닛(103B2)은 반사막(REFB)과 전극(552B) 사이에 끼워지는 영역을 포함하고, 유닛(103B)은 반사막(REFB)과 유닛(103B2) 사이에 끼워지는 영역을 포함하고, 유닛(103B)은 유닛(103B2)과 같은 색상의 광을 사출하는 기능을 가진다. 중간층(106B)은 유닛(103B2)과 유닛(103B) 사이에 끼워지는 영역을 포함하고, 중간층(106B)은 유닛(103B2) 및 유닛(103B) 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
유닛(103B)은 층(111B)을 포함한다. 층(111B)은 반사막(REFB)에서 제 1 거리 DB1의 위치에 중심 평면을 가지고, 층(111B)은 제 1 발광성 재료 EMB를 포함하고, 제 1 발광성 재료 EMB는 400nm 이상 480nm 미만인 범위에 발광 스펙트럼의 피크를 가진다.
발광 디바이스(550G)는 반사막(REFG), 전극(552G), 유닛(103G2), 유닛(103G), 및 중간층(106G)을 포함한다. 유닛(103G2)은 반사막(REFG)과 전극(552G) 사이에 끼워지는 영역을 포함하고, 유닛(103G)은 반사막(REFG)과 유닛(103G2) 사이에 끼워지는 영역을 포함하고, 유닛(103G)은 유닛(103G2)과 같은 색상의 광을 사출하는 기능을 가진다. 중간층(106G)은 유닛(103G2)과 유닛(103G) 사이에 끼워지는 영역을 포함하고, 중간층(106G)은 유닛(103G2) 및 유닛(103G) 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
유닛(103G)은 층(111G)을 포함한다. 층(111G)은 반사막(REFG)에서 제 2 거리 DG1의 위치에 중심 평면을 가지고, 층(111G)은 제 2 발광성 재료 EMG를 포함하고, 제 2 발광성 재료 EMG는 480nm 이상 600nm 미만인 범위에 발광 스펙트럼의 피크를 가진다. 또한 제 2 거리 DG1은 제 1 거리 DB1보다 짧다.
유닛(103B2)은 층(111B2)을 포함한다. 층(111B2)은 제 3 발광성 재료 EMB2를 포함하고, 층(111B2)은 반사막(REFB)에서 제 3 거리 DB2의 위치에 중심 평면을 가진다.
유닛(103G2)은 층(111G2)을 포함한다. 층(111G2)은 제 4 발광성 재료 EMG2를 포함하고, 층(111G2)은 반사막(REFG)에서 제 4 거리 DG2의 위치에 중심 평면을 가진다. 제 1 거리 DB1, 제 2 거리 DG1, 제 3 거리 DB2, 및 제 4 거리 DG2는 다음 수학식을 충족시키는 관계에 있다.
[수학식 7]
또한 본 발명의 일 형태의 표시 장치는 발광 디바이스(550R)를 포함한다.
발광 디바이스(550R)는 반사막(REFR), 전극(552R), 유닛(103R2), 유닛(103R), 및 중간층(106R)을 포함한다. 유닛(103R2)은 반사막(REFR)과 전극(552R) 사이에 끼워지는 영역을 포함하고, 유닛(103R)은 반사막(REFR)과 유닛(103R2) 사이에 끼워지는 영역을 포함하고, 유닛(103R)은 유닛(103R2)과 같은 색상의 광을 사출하는 기능을 가진다. 중간층(106R)은 유닛(103R2)과 유닛(103R) 사이에 끼워지는 영역을 포함하고, 중간층(106R)은 유닛(103R2) 및 유닛(103R) 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가진다.
유닛(103R2)은 층(111R2)을 포함한다. 층(111R2)은 반사막(REFR)에서 제 9 거리 DR2의 위치에 중심 평면을 가지고, 층(111R2)은 제 5 발광성 재료 EMR2를 포함한다.
유닛(103R)은 층(111R)을 포함한다. 층(111R)은 반사막(REFR)에서 제 10 거리 DR1의 위치에 중심 평면을 가지고, 층(111R)은 제 6 발광성 재료 EMR를 포함하고, 제 6 발광성 재료 EMR는 600nm 이상 740nm 미만인 범위에 발광 스펙트럼의 피크를 가진다.
거리 DB1, 거리 DG1, 거리 DB2, 거리 DG2, 거리 DR2, 및 거리 DR1은 다음 수학식을 충족시키는 관계에 있다.
[수학식 8]
<발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3>
본 실시예에서는 제작한 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3에 대하여 설명한다. 또한 발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3은 본 발명의 일 형태의 표시 장치에 사용할 수 있다.
제작한 발광 디바이스 1은 발광 디바이스(550B)와 같은 구성을 가진다(도 26 참조).
제작한 발광 디바이스 2는 발광 디바이스(550G)와 같은 구성을 가진다.
제작한 발광 디바이스 3은 발광 디바이스(550R)와 같은 구성을 가진다.
<<발광 디바이스 1의 구성>>
발광 디바이스 1의 구성을 표 1에 나타낸다. 또한 본 실시예에서 설명하는 발광 디바이스에 사용한 재료의 구조식을 이하에 나타낸다. 또한 본 실시예의 표에 있어서, 편의상 아래 첨자 및 위 첨자는 표준 크기로 기재된다. 예를 들어 약칭에 쓰이는 아래 첨자 및 단위에 쓰이는 위 첨자는 표에서 표준 크기로 기재된다. 표에서의 이들 기재는 명세서의 기재를 참조하여 바꿔 읽을 수 있다.
또한 발광 디바이스 1에서 거리 DB1은 160nm이고, 거리 DB2는 267.1nm이고, 거리 DB3은 77.1nm이고, 거리 DB4는 32nm이다.
[표 1]
[화학식 3]
<<발광 디바이스 1의 제작 방법>>
다음 단계를 가지는 방법을 사용하여 본 실시예에서 설명하는 발광 디바이스 1을 제작하였다.
[제 1 단계]
제 1 단계에서 반사막(REFB)을 형성하였다. 구체적으로는 타깃으로서 은(Ag)을 사용하고 스퍼터링법으로 형성하였다.
또한 반사막(REFB)은 Ag를 포함하고, 두께가 100nm이다.
[제 2 단계]
제 2 단계에서 전극(551B)을 형성하였다. 구체적으로는 실리콘 또는 산화 실리콘을 함유한 산화 인듐-산화 주석(약칭: ITSO)을 타깃으로서 사용하고 스퍼터링법으로 형성하였다.
또한 전극(551B)은 ITSO를 포함하고, 두께가 85nm이고, 면적이 4mm2(2mm×2mm)이다.
다음으로 전극(551B)이 형성된 기판을 물로 세정하고, 200℃에서 1시간 소성한 후, UV 오존 처리를 370초 동안 수행하였다. 그 후 10-4Pa 정도까지 내부가 감압된 진공 증착 장치에 기재를 도입하고, 진공 증착 장치 내의 가열실에서 170℃에서 30분 동안의 진공 소성을 수행하였다. 그 후 기재를 30분 정도 냉각하였다.
[제 3 단계]
제 3 단계에서 전극(551B) 위에 층(104B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(104B)은 N-(1,1'-바이페닐-4-일)-N-[4-(9-페닐-9H-카바졸-3-일)페닐]-9,9-다이메틸-9H-플루오렌-2-아민(약칭: PCBBiF) 및 전자 수용성 재료(약칭: OCHD-003)를 PCBBiF:OCHD-003=1:0.03(중량비)으로 포함하고, 10nm의 두께를 가진다. 또한 OCHD-003은 플루오린을 포함하고, 그 분자량은 672이다.
[제 4 단계]
제 4 단계에서 층(104B) 위에 층(112B11)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112B11)은 PCBBiF를 포함하고, 40nm의 두께를 가진다.
[제 5 단계]
제 5 단계에서 층(112B11) 위에 층(112B12)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112B12)은 N,N-비스[4-(다이벤조퓨란-4-일)페닐]-4-아미노-p-터페닐(약칭: DBfBB1TP)을 포함하고, 10nm의 두께를 가진다.
[제 6 단계]
제 6 단계에서 층(112B12) 위에 층(111B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111B)은 9-(1-나프틸)-10-[4-(2-나프틸)페닐]안트라센(약칭: αN-βNPAnth) 및 3,10-비스[N-(9-페닐-9H-카바졸-2-일)-N-페닐아미노]나프토[2,3-b;6,7-b']비스벤조퓨란(약칭: 3,10PCA2Nbf(IV)-02)을 αN-βNPAnth:3,10PCA2Nbf(IV)-02=1:0.015(중량비)로 포함하고, 30nm의 두께를 가진다.
[제 7 단계]
제 7 단계에서 층(111B) 위에 층(113B11)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113B11)은 2-{3-[3-(N-페닐-9H-카바졸-3-일)-9H-카바졸-9-일]페닐}다이벤조[f,h]퀴녹살린(약칭: 2mPCCzPDBq)을 포함하고, 10nm의 두께를 가진다.
[제 8 단계]
제 8 단계에서 층(113B11) 위에 층(113B12)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113B12)은 2,9-다이(2-나프탈렌)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen)을 포함하고, 20nm의 두께를 가진다.
[제 9 단계]
제 9 단계에서 층(113B12) 위에 층(106B2)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106B2)은 산화 리튬(약칭: Li2O)을 포함하고, 0.1nm의 두께를 가진다.
[제 10 단계]
제 10 단계에서 층(106B2) 위에 층(106B3)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106B3)은 구리 프탈로사이아닌(약칭: CuPc)을 포함하고, 2nm의 두께를 가진다.
[제 11 단계]
제 11 단계에서 층(106B3) 위에 층(106B1)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(106B1)은 PCBBiF 및 OCHD-003을 PCBBiF:OCHD-003=1:0.15(중량비)로 포함하고, 10nm의 두께를 가진다.
[제 12 단계]
제 12 단계에서 층(106B1) 위에 층(112B21)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112B21)은 PCBBiF를 포함하고, 25nm의 두께를 가진다.
[제 13 단계]
제 13 단계에서 층(112B21) 위에 층(112B22)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112B22)은 DBfBB1TP를 포함하고, 10nm의 두께를 가진다.
[제 14 단계]
제 14 단계에서 층(112B22) 위에 층(111B2)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111B2)은 αN-βNPAnth 및 3,10PCA2Nbf(IV)-02를 αN-βNPAnth:3,10PCA2Nbf(IV)-02=1:0.015(중량비)로 포함하고, 30nm의 두께를 가진다.
[제 15 단계]
제 15 단계에서 층(111B2) 위에 층(113B21)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113B21)은 2mPCCzPDBq를 포함하고, 10nm의 두께를 가진다.
[제 16 단계]
제 16 단계에서 층(113B21) 위에 층(113B22)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113B22)은 NBPhen을 포함하고, 20nm의 두께를 가진다.
[제 17 단계]
제 17 단계에서 층(113B22) 위에 층(105B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(105B)은 플루오린화 리튬(약칭: LiF) 및 이터븀(약칭: Yb)을 LiF:Yb=1:1(체적비)로 포함하고, 2nm의 두께를 가진다.
[제 18 단계]
제 18 단계에서 층(105B) 위에 전극(552B)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 전극(552B)은 은(약칭: Ag) 및 마그네슘(약칭: Mg)을 Ag:Mg=1:0.1(체적비)로 포함하고, 15nm의 두께를 가진다.
[제 19 단계]
제 19 단계에서 전극(552B) 위에 층(CAP)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(CAP)은 4,4',4''-(벤젠-1,3,5-트라이일)트라이(다이벤조싸이오펜)(약칭: DBT3P-II)을 포함하고, 70nm의 두께를 가진다.
<<발광 디바이스 1의 동작 특성>>
전력을 공급하였을 때 발광 디바이스 1은 광 ELB1 및 광 ELB2를 사출하였다(도 26 참조). 발광 디바이스 1의 동작 특성을 실온에서 측정하였다(도 27 내지 도 31, 도 36 참조). 또한 휘도, CIE 색도, 및 발광 스펙트럼의 측정에는 분광 방사계(Topcon Technohouse Corporation 제조, SR-UL1R)를 사용하였다.
제작한 발광 디바이스를 1000cd/m2 정도의 휘도로 발광시킨 경우의 주된 초기 특성은 표 2에 나타낸 바와 같다. 또한 구성을 후술하는 다른 발광 디바이스의 특성도 표 2에 기재한다.
[표 2]
발광 디바이스 1, 발광 디바이스 2, 발광 디바이스 3은 양호한 특성을 나타내는 것을 알 수 있었다. 예를 들어 발광 디바이스 1에서 층(111B)으로부터 사출되는 광 ELB1과 층(111B2)으로부터 사출되는 광 ELB2는 서로를 강화시켰다. 또한 발광 디바이스 2에서 층(111G)으로부터 사출되는 광 ELG1과 층(111G2)으로부터 사출되는 광 ELG2는 서로를 강화시켰다. 또한 발광 디바이스 3에서 층(111R)으로부터 사출되는 광 ELR1과 층(111R2)으로부터 사출되는 광 ELR2는 서로를 강화시키고, 색 순도가 높은 발광을 나타내었다. 또한 층(111B)과 반사막(REFB)의 거리 DB1이 160nm로 큰 발광 디바이스 1은 거리 DB1이 57.5nm인 비교 발광 디바이스 1에 비하여 높은 전류 효율과 블루 인덱스를 나타내고, 낮은 전류값으로 구동되었다. 즉 발광 디바이스 1은 발광 효율이 높고, 소비 전력이 낮은 발광 디바이스이다. 또한 발광 디바이스 2는 층(111G)과 반사막(REFG)의 거리 DG1이 82nm로 작지만, 높은 전류 효율을 나타내고, 낮은 전압으로 구동되었다. 즉 발광 디바이스 2는 발광 효율이 높고, 소비 전력이 낮은 발광 디바이스이다.
또한 발광 디바이스 1의 층(111B)의 두께 TB1, 층(111B2)의 두께 TB2는 각각 30nm, 30nm이고, 발광 디바이스 2의 층(111G)의 두께 TG1, 층(111G2)의 두께 TG2는 각각 40nm, 40nm이다. 그러므로 TB1+TB2는 TG1+TG2보다 작다. 또한 발광 디바이스 3의 층(111R)의 두께 TR1, 층(111R2)의 두께 TG2는 각각 50nm, 50nm이다. 그러므로 TB1+TB2는 TR1+TR2보다 작다.
또한 DB1/(DB2-DB1)의 값은 1.49이고, DG1/(DG2-DG1)의 값인 0.67보다 크다. 또한 DB1/(DB2-DB1)은 DR1/(DR2-DR1)의 값인 0.67보다 크다. 또한 DG1, DR1, DB1, DG2, DR2, 및 DB2는 각각 82nm, 95nm, 160nm, 204.05nm, 237.1nm, 및 267.1nm이고, 이 순서대로 커진다.
<<발광 디바이스 2의 구성>>
발광 디바이스 2의 구성을 표 3에 나타낸다. 또한 본 실시예에서 설명하는 발광 디바이스에 사용한 재료의 구조식을 이하에 나타낸다.
또한 발광 디바이스 2에서 거리 DG1은 82nm이고, 거리 DG2는 204.05nm이고, 거리 DG3은 82.05nm이고, 거리 DG4는 26.5nm이다.
[표 3]
[화학식 4]
<<발광 디바이스 2의 제작 방법>>
다음 단계를 가지는 방법을 사용하여 본 실시예에서 설명하는 발광 디바이스 2를 제작하였다.
[제 1 단계]
제 1 단계에서 반사막(REFG)을 형성하였다. 구체적으로는 발광 디바이스 1과 같은 방법을 사용하였다.
또한 반사막(REFG)은 Ag를 포함하고, 두께가 100nm이다.
[제 2 단계]
제 2 단계에서 반사막(REFG) 위에 전극(551G)을 형성하였다. 구체적으로는 발광 디바이스 1과 같은 방법을 사용하였다.
또한 전극(551G)은 ITSO를 포함하고, 10nm의 두께를 가진다.
[제 3 단계]
제 3 단계에서 전극(551G) 위에 층(104G)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(104G)은 PCBBiF 및 OCHD-003을 PCBBiF:OCHD-003=1:0.03(중량비)으로 포함하고, 10nm의 두께를 가진다.
[제 4 단계]
제 4 단계에서 층(104G) 위에 층(112G11)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112G11)은 PCBBiF를 포함하고, 42nm의 두께를 가진다.
[제 5 단계]
제 5 단계에서 층(112G11) 위에 층(111G)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111G)은 4,8-비스[3-(다이벤조싸이오펜-4-일)페닐]-[1]벤조퓨로[3,2-d]피리미딘(약칭: 4,8mDBtP2Bfpm), 9-(2-나프틸)-9'-페닐-9H,9'H-3,3'-바이카바졸(약칭: βNCCP), 및 [2-d3-메틸-(2-피리딘일-κN)벤조퓨로[2,3-b]피리딘-κC]비스[2-(2-피리딘일-κN)페닐-κC]이리듐(III)(약칭: Ir(ppy)2(mbfpypy-d3))을 4,8mDBtP2Bfpm:βNCCP:Ir(ppy)2(mbfpypy-d3)=0.6:0.4:0.1(중량비)로 포함하고, 40nm의 두께를 가진다.
[제 6 단계]
제 6 단계에서 층(111G) 위에 층(113G11)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113G11)은 2-{3-[3-(N-페닐-9H-카바졸-3-일)-9H-카바졸-9-일]페닐}다이벤조[f,h]퀴녹살린(약칭: 2mPCCzPDBq)을 포함하고, 10nm의 두께를 가진다.
[제 7 단계]
제 7 단계에서 층(113G11) 위에 층(113G12)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113G12)은 NBPhen을 포함하고, 20nm의 두께를 가진다.
[제 8 단계]
제 8 단계에서 층(113G12) 위에 층(106G2)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106G2)은 Li2O를 포함하고, 0.05nm의 두께를 가진다.
[제 9 단계]
제 9 단계에서 층(106G2) 위에 층(106G3)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106G3)은 CuPc를 포함하고, 2nm의 두께를 가진다.
[제 10 단계]
제 10 단계에서 층(106G3) 위에 층(106G1)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(106G1)은 PCBBiF 및 OCHD-003을 PCBBiF:OCHD-003=1:0.15(중량비)로 포함하고, 10nm의 두께를 가진다.
[제 11 단계]
제 11 단계에서 층(106G1) 위에 층(112G21)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112G21)은 PCBBiF를 포함하고, 40nm의 두께를 가진다.
[제 12 단계]
제 12 단계에서 층(112G21) 위에 층(111G2)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111G2)은 4,8mDBtP2Bfpm, βNCCP, 및 Ir(ppy)2(mbfpypy-d3)을 4,8mDBtP2Bfpm:βNCCP:Ir(ppy)2(mbfpypy-d3)=0.6:0.4:0.1(중량비)로 포함하고, 40nm의 두께를 가진다.
[제 13 단계]
제 13 단계에서 층(111G2) 위에 층(113G21)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113G21)은 2mPCCzPDBq를 포함하고, 10nm의 두께를 가진다.
[제 14 단계]
제 14 단계에서 층(113G21) 위에 층(113G22)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113G22)은 NBPhen을 포함하고, 15nm의 두께를 가진다.
[제 15 단계]
제 15 단계에서 층(113G22) 위에 층(105G)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(105G)은 LiF 및 Yb를 LiF:Yb=1:0.5(체적비)로 포함하고, 1.5nm의 두께를 가진다.
[제 16 단계]
제 16 단계에서 층(105G) 위에 전극(552G)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 전극(552G)은 Ag 및 Mg를 Ag:Mg=1:0.1(체적비)로 포함하고, 15nm의 두께를 가진다.
[제 17 단계]
제 17 단계에서 전극(552G) 위에 층(CAP)을 형성하였다. 구체적으로는 타깃에 산화 인듐-산화 주석(약칭: ITO)을 사용하고, 스퍼터링법으로 형성하였다.
또한 층(CAP)은 ITO를 포함하고, 70nm의 두께를 가진다.
<<발광 디바이스 2의 동작 특성>>
전력을 공급하였을 때 발광 디바이스 2는 광 ELG1 및 광 ELG2를 사출하였다(도 26 참조). 발광 디바이스 2의 동작 특성을 실온에서 측정하였다(도 27 내지 도 31 참조). 또한 휘도, CIE 색도, 및 발광 스펙트럼의 측정에는 분광 방사계(Topcon Technohouse Corporation 제조, SR-UL1R)를 사용하였다.
제작한 발광 디바이스를 1000cd/m2 정도의 휘도로 발광시킨 경우의 주된 초기 특성은 표 2에 나타낸 바와 같다.
<<발광 디바이스 3의 구성>>
발광 디바이스 3의 구성을 표 4에 나타낸다.
또한 발광 디바이스 4에서 거리 DR1은 95nm이고, 거리 DR2는 237.1nm이고, 거리 DR3은 92.1nm이고, 거리 DR4는 32nm이다.
[표 4]
<<발광 디바이스 3의 제작 방법>>
다음 단계를 가지는 방법을 사용하여 본 실시예에서 설명하는 발광 디바이스 3을 제작하였다.
[제 1 단계]
제 1 단계에서 반사막(REFR)을 형성하였다. 구체적으로는 발광 디바이스 1과 같은 방법을 사용하였다.
또한 반사막(REFR)은 Ag를 포함하고, 두께가 100nm이다.
[제 2 단계]
제 2 단계에서 반사막(REFR) 위에 전극(551R)을 형성하였다. 구체적으로는 발광 디바이스 1과 같은 방법을 사용하였다.
또한 전극(551R)은 ITSO를 포함하고, 10nm의 두께를 가진다.
[제 3 단계]
제 3 단계에서 전극(551R) 위에 층(104R)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(104R)은 PCBBiF 및 OCHD-003을 PCBBiF:OCHD-003=1:0.03(중량비)으로 포함하고, 10nm의 두께를 가진다.
[제 4 단계]
제 4 단계에서 층(104R) 위에 층(112R11)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112R11)은 PCBBiF를 포함하고, 50nm의 두께를 가진다.
[제 5 단계]
제 5 단계에서 층(112R11) 위에 층(111R)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111R)은 11-[(3'-다이벤조싸이오펜-4-일)바이페닐-3-일]페난트로[9',10':4,5]퓨로[2,3-b]피라진(약칭: 11mDBtBPPnfpr), PCBBiF, 및 인광 도펀트(약칭: OCPG-006)를 11mDBtBPPnfpr:PCBBiF:OCPG-006=0.7:0.3:0.05(중량비)로 포함하고, 50nm의 두께를 가진다.
[제 6 단계]
제 6 단계에서 층(111R) 위에 층(113R11)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113R11)은 2-{3-[3-(N-페닐-9H-카바졸-3-일)-9H-카바졸-9-일]페닐}다이벤조[f,h]퀴녹살린(약칭: 2mPCCzPDBq)을 포함하고, 10nm의 두께를 가진다.
[제 7 단계]
제 7 단계에서 층(113R11) 위에 층(113R12)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113R12)은 2,2-(1,3-페닐렌)비스[9-페닐-1,10-페난트롤린](약칭: mPPhen2P)을 포함하고, 20nm의 두께를 가진다.
[제 8 단계]
제 8 단계에서 층(113R12) 위에 층(106R2)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106R2)은 Li2O를 포함하고, 0.1nm의 두께를 가진다.
[제 9 단계]
제 9 단계에서 층(106R2) 위에 층(106R3)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(106R3)은 CuPc를 포함하고, 2nm의 두께를 가진다.
[제 10 단계]
제 10 단계에서 층(106R3) 위에 층(106R1)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(106R1)은 PCBBiF 및 OCHD-003을 PCBBiF:OCHD-003=1:0.15(중량비)로 포함하고, 10nm의 두께를 가진다.
[제 11 단계]
제 11 단계에서 층(106R1) 위에 층(112R21)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(112R21)은 PCBBiF를 포함하고, 50nm의 두께를 가진다.
[제 12 단계]
제 12 단계에서 층(112R21) 위에 층(111R2)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(111R2)은 11mDBtBPPnfpr, PCBBiF, 및 OCPG-006을 11mDBtBPPnfpr:PCBBiF:OCPG-006=0.7:0.3:0.05(중량비)로 포함하고, 50nm의 두께를 가진다.
[제 13 단계]
제 13 단계에서 층(111R2) 위에 층(113R21)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113R21)은 2mPCCzPDBq를 포함하고, 10nm의 두께를 가진다.
[제 14 단계]
제 14 단계에서 층(113R21) 위에 층(113R22)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(113R22)은 mPPhen2P를 포함하고, 20nm의 두께를 가진다.
[제 15 단계]
제 15 단계에서 층(113R22) 위에 층(105R)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 층(105R)은 LiF 및 Yb를 LiF:Yb=1:1(체적비)로 포함하고, 2nm의 두께를 가진다.
[제 16 단계]
제 16 단계에서 층(105R) 위에 전극(552R)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 공증착하였다.
또한 전극(552R)은 Ag 및 Mg를 Ag:Mg=1:0.1(체적비)로 포함하고, 15nm의 두께를 가진다.
[제 17 단계]
제 17 단계에서 전극(552R) 위에 층(CAP)을 형성하였다. 구체적으로는 저항 가열법을 사용하여 재료를 증착하였다.
또한 층(CAP)은 DBT3P-II를 포함하고, 70nm의 두께를 가진다.
<<발광 디바이스 3의 동작 특성>>
전력을 공급하였을 때 발광 디바이스 3은 광 ELR1 및 광 ELR2를 사출하였다(도 26 참조). 발광 디바이스 2의 동작 특성을 실온에서 측정하였다(도 27 내지 도 31 참조). 또한 휘도, CIE 색도, 및 발광 스펙트럼의 측정에는 분광 방사계(Topcon Technohouse Corporation 제조, SR-UL1R)를 사용하였다.
제작한 발광 디바이스를 1000cd/m2 정도의 휘도로 발광시킨 경우의 주된 초기 특성은 표 2에 나타낸 바와 같다.
(참고예 1)
본 참고예에서 설명하는, 제작된 비교 발광 디바이스 1은 발광 디바이스(550B)와 같은 구성을 가진다(도 26 참조).
비교 발광 디바이스 1은 층의 두께가 발광 디바이스 1과 상이하다.
<<비교 발광 디바이스 1의 구성>>
비교 발광 디바이스 1의 구성을 표 5에 나타낸다.
<<비교 발광 디바이스 1의 제작 방법>>
이하의 단계를 포함하는 방법을 사용하여 본 참고예에서 설명하는 비교 발광 디바이스 1을 제작하였다. 또한 비교 발광 디바이스 1의 제작 방법은 층(112B11)을 형성하는 단계, 층(111B)을 형성하는 단계, 층(113B12)을 형성하는 단계, 층(106B2)을 형성하는 단계, 층(112B21)을 형성하는 단계, 층(111B2)을 형성하는 단계 및 층(113B22)을 형성하는 단계에 있어서, 형성된 층의 두께가 발광 디바이스 1의 제작 방법과 상이하다. 여기서는 표 5의 기재와 상기 설명으로 제작 방법의 설명으로 한다.
또한 비교 발광 디바이스 1에서 거리 DB1은 57.5nm이고, 거리 DB2는 149.55nm이고, 거리 DB3은 67.05nm이고, 거리 DB4는 27nm이다.
[표 5]
<<비교 발광 디바이스 1의 동작 특성>>
전력을 공급하였을 때 비교 발광 디바이스 1은 광 ELB1 및 광 ELB2를 사출하였다(도 26 참조). 비교 발광 디바이스 1의 동작 특성을 실온에서 측정하였다(도 32 내지 도 35, 및 도 37 참조). 또한 휘도, CIE 색도, 및 발광 스펙트럼의 측정에는 분광 방사계(Topcon Technohouse Corporation 제조, SR-UL1R)를 사용하였다.
제작한 비교 발광 디바이스 1을 휘도 1000cd/m2 정도로 발광시킨 경우의 주된 초기 특성을 표 2에 나타낸다.
ANO: 도전막, C21: 용량 소자, C22: 용량 소자, G1: 도전막, G2: 도전막, GD: 구동 회로, GL: 게이트선, GL1: 게이트선, GL2: 게이트선, M21: 트랜지스터, N21: 노드, N22: 노드, S1g: 도전막, S2g: 도전막, SD: 구동 회로, SW21: 스위치, SW22: 스위치, SW23: 스위치, V0: 배선, VCOM: 도전막, VCOM2: 도전막, 10: 표시 장치, 10A: 표시 장치, 20: 층, 30: 층, 40: 구동 회로, 41: 게이트 드라이버, 42: 소스 드라이버, 50: 기능 회로, 51: CPU, 52: 액셀러레이터, 53: CPU 코어, 60: 표시부, 61: 화소, 61D: 화소, 61N: 화소, 62: 화소 회로, 62B: 화소 회로, 62G: 화소 회로, 62R: 화소 회로, 70: 발광 소자, 80: 플립플롭, 81: 스캔 플립플롭, 82: 백업 회로, 103B: 유닛, 103B2: 유닛, 103G: 유닛, 103G2: 유닛, 103R: 유닛, 103R2: 유닛, 103X: 유닛, 103X2: 유닛, 104B: 층, 104G: 층, 104GB: 틈, 104R: 층, 104RG: 틈, 104X: 층, 105B2: 층, 105G2: 층, 105GB2: 틈, 105R2: 층, 105RG2: 틈, 105B: 층, 105G: 층, 105X: 층, 105X2: 층, 106B: 중간층, 106G: 중간층, 106GB: 틈, 106R: 중간층, 106RG: 틈, 106X: 중간층, 106X1: 층, 106X2: 층, 111B: 층, 111B2: 층, 111G: 층, 111G2: 층, 111R: 층, 111R2: 층, 111X: 층, 111X2: 층, 112B2: 층, 112G2: 층, 112X: 층, 112X2: 층, 113B: 층, 113B2: 층, 113G: 층, 113G2: 층, 113X: 층, 113X2: 층, 200A: 트랜지스터, 205: 도전체, 205a: 도전체, 205b: 도전체, 205c: 도전체, 214: 절연체, 216: 절연체, 222: 절연체, 224: 절연체, 230: 금속 산화물, 230a: 금속 산화물, 230b: 금속 산화물, 230c: 금속 산화물, 231: 표시 영역, 240: 도전체, 240a: 도전체, 240b: 도전체, 241: 절연체, 241a: 절연체, 241b: 절연체, 242: 도전체, 242a: 도전체, 242b: 도전체, 250: 절연체, 254: 절연체, 260: 도전체, 260a: 도전체, 260b: 도전체, 274: 절연체, 280: 절연체, 281: 절연체, 301a: 도전체, 301b: 도전체, 305: 도전체, 311: 도전체, 313: 도전체, 317: 도전체, 321: 하부 전극, 323: 절연체, 325: 상부 전극, 331: 도전체, 333: 도전체, 335: 도전체, 337: 도전체, 341: 도전체, 343: 도전체, 347: 도전체, 351: 도전체, 353: 도전체, 355: 도전체, 357: 도전체, 361: 절연체, 363: 절연체, 403: 소자 분리층, 403B: 소자 분리층, 405: 절연체, 405B: 절연체, 407: 절연체, 409: 절연체, 411: 절연체, 421: 절연체, 441: 트랜지스터, 443: 도전체, 445: 절연체, 447: 반도체 영역, 449a: 저저항 영역, 449b: 저저항 영역, 451: 도전체, 453: 도전체, 455: 도전체, 458: 범프, 459: 접착층, 461: 도전체, 463: 도전체, 501: 절연체, 501A: 절연막, 501B: 절연막, 501C: 절연막, 501D: 절연막, 504: 도전막, 506: 절연막, 507A: 도전막, 507B: 도전막, 508: 반도체막, 508A: 영역, 508B: 영역, 508C: 영역, 510: 기재, 512A: 도전막, 512B: 도전막, 516: 절연막, 516A: 절연막, 516B: 절연막, 518: 절연막, 519B: 단자, 520: 기능층, 524: 도전막, 530B: 화소 회로, 530G: 화소 회로, 550B: 발광 디바이스, 550G: 발광 디바이스, 550R: 발광 디바이스, 550X: 발광 디바이스, 551B: 전극, 551G: 전극, 551GB: 틈, 551R: 전극, 551X: 전극, 552: 도전막, 552B: 전극, 552G: 전극, 552R: 전극, 552X: 전극, 573: 절연막, 591B: 개구부, 591G: 개구부, 601: 트랜지스터, 602: 트랜지스터, 603: 트랜지스터, 613: 절연체, 614: 절연체, 616: 절연체, 622: 절연체, 624: 절연체, 654: 절연체, 674: 절연체, 680: 절연체, 681: 절연체, 700: 표시 장치, 701: 기판, 701B: 기판, 702B: 화소, 702G: 화소, 702R: 화소, 703: 화소, 705: 절연막, 712: 실재, 716: FPC, 730: 절연체, 732: 밀봉층, 734: 절연체, 738: 차광층, 750: 트랜지스터, 760: 접속 전극, 770: 기재, 772: 도전체, 778: 구조체, 780: 이방성 도전체, 786: EL층, 788: 도전체, 790: 용량, 800: 트랜지스터, 801a: 도전체, 801b: 도전체, 805: 도전체, 811: 도전체, 813: 도전체, 814: 절연체, 816: 절연체, 817: 도전체, 821: 절연체, 822: 절연체, 824: 절연체, 853: 도전체, 854: 절연체, 855: 도전체, 874: 절연체, 880: 절연체, 881: 절연체, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8304: 고정구, 8305: 렌즈, 8306: 배터리, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9009: 배터리, 9050: 조작 버튼, 9051: 정보, 9101: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9251: 시각, 9252: 조작 버튼, 9253: 콘텐츠

Claims (11)

  1. 표시 장치로서,
    제 1 발광 디바이스와,
    제 2 발광 디바이스를 포함하고,
    상기 제 1 발광 디바이스는 제 1 반사막, 제 1 전극, 제 1 유닛, 제 2 유닛, 및 제 1 중간층을 포함하고,
    상기 제 1 유닛은 상기 제 1 반사막과 상기 제 1 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 2 유닛은 상기 제 1 반사막과 상기 제 1 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 2 유닛은 상기 제 1 유닛과 같은 색상의 광을 사출하는 기능을 가지고,
    상기 제 1 중간층은 상기 제 1 유닛과 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 1 중간층은 상기 제 1 유닛 및 상기 제 2 유닛 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가지고,
    상기 제 2 유닛은 제 1 층을 포함하고,
    상기 제 1 층은 상기 제 1 반사막에서 제 1 거리 DB1의 위치에 중심 평면을 가지고,
    상기 제 1 층은 제 1 발광성 재료를 포함하고,
    상기 제 1 발광성 재료는 400nm 이상 480nm 미만인 범위에 발광 스펙트럼의 피크를 가지고,
    상기 제 2 발광 디바이스는 제 2 반사막, 제 2 전극, 제 3 유닛, 제 4 유닛, 및 제 2 중간층을 포함하고,
    상기 제 3 유닛은 상기 제 2 반사막과 상기 제 2 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 4 유닛은 상기 제 2 반사막과 상기 제 3 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 4 유닛은 상기 제 3 유닛과 같은 색상의 광을 사출하는 기능을 가지고,
    상기 제 2 중간층은 상기 제 3 유닛과 상기 제 4 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 2 중간층은 상기 제 3 유닛 및 상기 제 4 유닛 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가지고,
    상기 제 4 유닛은 제 2 층을 포함하고,
    상기 제 2 층은 상기 제 2 반사막에서 제 2 거리 DG1의 위치에 중심 평면을 가지고,
    상기 제 2 층은 제 2 발광성 재료를 포함하고,
    상기 제 2 발광성 재료는 480nm 이상 600nm 미만인 범위에 발광 스펙트럼의 피크를 가지고,
    상기 제 2 거리 DG1은 상기 제 1 거리 DB1보다 짧은, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 발광 디바이스는 제 3 전극을 포함하고,
    상기 제 3 전극은 상기 제 1 반사막 및 상기 제 2 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 3 전극은 투광성을 가지고,
    상기 제 2 발광 디바이스는 제 4 전극을 포함하고,
    상기 제 4 전극은 상기 제 3 전극과의 사이에 제 1 틈을 포함하고,
    상기 제 4 전극은 상기 제 2 반사막과 상기 제 4 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 4 전극은 투광성을 가지는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 제 1 유닛은 제 3 층을 포함하고,
    상기 제 3 층은 제 3 발광성 재료를 포함하고,
    상기 제 3 층은 상기 제 1 반사막에서 제 3 거리 DB2의 위치에 중심 평면을 가지고,
    상기 제 3 유닛은 제 4 층을 포함하고,
    상기 제 4 층은 제 4 발광성 재료를 포함하고,
    상기 제 4 층은 상기 제 2 반사막에서 제 4 거리 DG2의 위치에 중심 평면을 가지고,
    상기 제 1 거리 DB1, 상기 제 2 거리 DG1, 상기 제 3 거리 DB2, 및 상기 제 4 거리 DG2는 다음 수학식을 충족시키는 관계에 있는, 표시 장치.
    [수학식 1]
  4. 제 3 항에 있어서,
    상기 제 1 층은 제 1 두께 TB1을 가지고,
    상기 제 2 층은 제 2 두께 TG1을 가지고,
    상기 제 3 층은 제 3 두께 TB2를 가지고,
    상기 제 4 층은 제 4 두께 TG2를 가지고,
    상기 제 1 두께 TB1, 상기 제 2 두께 TG1, 상기 제 3 두께 TB2, 및 상기 제 4 두께 TG2는 다음 수학식을 충족시키는 관계에 있는, 표시 장치.
    [수학식 2]
  5. 제 3 항 또는 제 4 항에 있어서,
    상기 제 3 층은 상기 제 1 층과의 사이에 제 5 거리를 포함하고,
    상기 제 4 층은 상기 제 2 층과의 사이에 제 6 거리를 포함하고,
    상기 제 6 거리는 상기 제 5 거리의 0.9배 이상 1.1배 이하인, 표시 장치.
  6. 제 3 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 전극은 상기 제 3 층과의 사이에 제 7 거리를 포함하고,
    상기 제 2 전극은 상기 제 4 층과의 사이에 제 8 거리를 포함하고,
    상기 제 8 거리는 상기 제 7 거리의 0.9배 이상 1.1배 이하인, 표시 장치.
  7. 제 3 항 내지 제 6 항 중 어느 한 항에 있어서,
    제 3 발광 디바이스를 포함하고,
    상기 제 3 발광 디바이스는 제 3 반사막, 제 5 전극, 제 5 유닛, 제 6 유닛, 및 제 3 중간층을 포함하고,
    상기 제 5 유닛은 상기 제 3 반사막과 상기 제 5 전극 사이에 끼워지는 영역을 포함하고,
    상기 제 6 유닛은 상기 제 3 반사막과 상기 제 5 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 6 유닛은 상기 제 5 유닛과 같은 색상의 광을 사출하는 기능을 가지고,
    상기 제 3 중간층은 상기 제 5 유닛과 상기 제 6 유닛 사이에 끼워지는 영역을 포함하고,
    상기 제 3 중간층은 상기 제 5 유닛 및 상기 제 6 유닛 중 한쪽에 전자를, 다른 쪽에 정공을 공급하는 기능을 가지고,
    상기 제 5 유닛은 제 5 층을 포함하고,
    상기 제 5 층은 상기 제 3 반사막에서 제 9 거리 DR2의 위치에 중심 평면을 가지고,
    상기 제 5 층은 제 5 발광성 재료를 포함하고,
    상기 제 6 유닛은 제 6 층을 포함하고,
    상기 제 6 층은 상기 제 3 반사막에서 제 10 거리 DR1의 위치에 중심 평면을 가지고,
    상기 제 6 층은 제 6 발광성 재료를 포함하고,
    상기 제 6 발광성 재료는 600nm 이상 740nm 미만인 범위에 발광 스펙트럼의 피크를 가지고,
    상기 제 1 거리 DB1, 상기 제 2 거리 DG1, 상기 제 3 거리 DB2, 상기 제 4 거리 DG2, 상기 제 9 거리 DR2, 및 상기 제 10 거리 DR1은 다음 수학식을 충족시키는 관계에 있는, 표시 장치.
    [수학식 3]
  8. 제 3 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 중간층은 제 1 전자 억셉터성을 가지는 물질과 제 1 정공 수송성을 가지는 재료를 포함하고,
    상기 제 1 중간층의 전기 저항률은 1×102[Ω·cm] 이상 1×108[Ω·cm] 이하이고,
    상기 제 2 중간층은 상기 제 1 중간층과의 사이에 제 2 틈을 포함하고,
    상기 제 2 틈은 상기 제 1 틈과 중첩되고,
    상기 제 2 중간층은 상기 제 1 전자 억셉터성을 가지는 물질과 상기 제 1 정공 수송성을 가지는 재료를 포함하는, 표시 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    제 1 기능층과,
    제 2 기능층과,
    표시 영역을 포함하고,
    상기 제 1 기능층은 구동 회로를 포함하고,
    상기 구동 회로는 제 1 화상 신호 및 제 2 화상 신호를 생성하고,
    상기 제 2 기능층은 상기 제 1 기능층과 중첩되고,
    상기 제 2 기능층은 제 1 화소 회로 및 제 2 화소 회로를 포함하고,
    상기 제 1 화소 회로에는 상기 제 1 화상 신호가 공급되고,
    상기 제 2 화소 회로에는 상기 제 2 화상 신호가 공급되고,
    상기 표시 영역은 화소 세트를 포함하고,
    상기 화소 세트는 제 1 화소 및 제 2 화소를 포함하고,
    상기 제 1 화소는 상기 제 1 발광 디바이스 및 상기 제 1 화소 회로를 포함하고,
    상기 제 1 발광 디바이스는 상기 제 1 화소 회로에 전기적으로 접속되고,
    상기 제 2 화소는 상기 제 2 발광 디바이스 및 상기 제 2 화소 회로를 포함하고,
    상기 제 2 발광 디바이스는 상기 제 2 화소 회로에 전기적으로 접속되는, 표시 장치.
  10. 전자 기기로서,
    연산부와,
    제 1 항 내지 제 9 항 중 어느 한 항에 기재된 표시 장치를 포함하고,
    상기 연산부는 화상 정보를 생성하고,
    상기 표시 장치는 상기 화상 정보를 표시하는, 전자 기기.
  11. 전자 기기로서,
    연산부와,
    제 9 항에 기재된 표시 장치를 포함하고,
    상기 제 1 기능층은 상기 연산부를 포함하고,
    상기 연산부는 화상 정보를 생성하고,
    상기 표시 장치는 상기 화상 정보를 표시하는, 전자 기기.
KR1020237040544A 2021-05-07 2022-04-22 표시 장치, 전자 기기 KR20240005773A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-079026 2021-05-07
JP2021079026 2021-05-07
PCT/IB2022/053760 WO2022234380A1 (ja) 2021-05-07 2022-04-22 表示装置、電子機器

Publications (1)

Publication Number Publication Date
KR20240005773A true KR20240005773A (ko) 2024-01-12

Family

ID=83932110

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237040544A KR20240005773A (ko) 2021-05-07 2022-04-22 표시 장치, 전자 기기

Country Status (4)

Country Link
JP (1) JPWO2022234380A1 (ko)
KR (1) KR20240005773A (ko)
CN (1) CN117223394A (ko)
WO (1) WO2022234380A1 (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085968A (ja) 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、及び照明装置

Family Cites Families (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US9343691B2 (en) * 2014-08-08 2016-05-17 Semiconductor Energy Laboratory Co., Ltd. Light-emitting element, light-emitting device, electronic device, and lighting device
KR102463519B1 (ko) * 2015-12-17 2022-11-03 엘지디스플레이 주식회사 유기발광 표시장치

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2016085968A (ja) 2014-10-24 2016-05-19 株式会社半導体エネルギー研究所 発光素子、発光装置、電子機器、及び照明装置

Also Published As

Publication number Publication date
JPWO2022234380A1 (ko) 2022-11-10
WO2022234380A1 (ja) 2022-11-10
CN117223394A (zh) 2023-12-12

Similar Documents

Publication Publication Date Title
US11672136B2 (en) Light-emitting element, display module, lighting module, light-emitting device, display device, electronic appliance, and lighting device
US11937439B2 (en) Light-emitting element, light-emitting device, display device, electronic appliance, and lighting device
US11587982B2 (en) Light-emitting device including a plurality of transistors below a plurality of optical elements
US10439005B2 (en) Light-emitting element, display module, lighting module, light-emitting device, display device, electronic appliance, and lighting device
US10340470B2 (en) Light-emitting element, display device, electronic device, and lighting apparatus
JP2022189942A (ja) 発光装置
WO2022234380A1 (ja) 表示装置、電子機器
WO2022263968A1 (ja) 表示装置、電子機器
WO2022189884A1 (ja) 表示装置、電子機器
KR20220024154A (ko) 표시 장치
US20240164132A1 (en) Display Apparatus And Electronic Device
WO2023209490A1 (ja) 表示装置、表示モジュール、電子機器
US20240114755A1 (en) Display apparatus, display module, and electronic device
US20240164165A1 (en) Light-Emitting Element, Display Module, Lighting Module, Light-Emitting Device, Display Device, Electronic Appliance, and Lighting Device
JP2023079216A (ja) 有機半導体素子、有機el素子、およびフォトダイオード
JP2024014816A (ja) 表示装置、表示モジュールおよび電子機器
KR20230175119A (ko) 발광 디바이스, 표시 장치, 표시 모듈, 전자 기기