KR20240000286A - 반도체 발광소자 - Google Patents

반도체 발광소자 Download PDF

Info

Publication number
KR20240000286A
KR20240000286A KR1020220077090A KR20220077090A KR20240000286A KR 20240000286 A KR20240000286 A KR 20240000286A KR 1020220077090 A KR1020220077090 A KR 1020220077090A KR 20220077090 A KR20220077090 A KR 20220077090A KR 20240000286 A KR20240000286 A KR 20240000286A
Authority
KR
South Korea
Prior art keywords
layer
light emitting
region
electrode layer
disposed
Prior art date
Application number
KR1020220077090A
Other languages
English (en)
Inventor
고민구
손승미
신동명
양성석
이종호
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220077090A priority Critical patent/KR20240000286A/ko
Priority to US18/213,608 priority patent/US20230420610A1/en
Publication of KR20240000286A publication Critical patent/KR20240000286A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/385—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending at least partially onto a side surface of the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Led Devices (AREA)

Abstract

본 발명의 일 실시예는, 제1 영역과 상기 제1 영역을 둘러싼 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 영역 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 배치되는 투명 전극층; 상기 투명 전극층 상에 덮도록 상기 발광 구조물 상에 배치된 절연층; 상기 절연층 상에 배치되며, 서로 다른 굴절률을 갖는 제1 절연막 및 제2 절연막이 교대로 적층된 분산 브래그 반사(Distributed Bragg Reflector, DBR) 층 - 상기 절연층과 상기 DBR 층은 각각 상기 투명 전극층의 일 영역에 연결되는 복수의 홀들을 가짐 - ; 및 상기 DBR 층 상에 배치되며, 상기 제1 도전형 반도체층의 제1 영역 상에 위치한 상기 DBR 층의 영역으로 연장된 부분을 가지며, 상기 복수의 홀들을 통하여 상기 투명 전극층에 연결되는 반사 전극층;을 포함하는 반도체 발광 소자를 제공한다.

Description

반도체 발광소자{SEMICONDUCTOR LIGHT EMITTING DEVICE}
본 발명은 반도체 발광소자에 관한 것이다.
반도체 발광소자는 종래의 광원에 비해 긴 수명, 낮은 소비전력, 빠른 응답 속도, 환경 친화성 등의 장점을 갖는 차세대 광원으로 알려져 있으며, 조명 장치뿐만 아니라, 디스플레이 장치의 백라이트 등 다양한 제품에서 중요한 광원으로 주목받고 있다.
본 발명이 해결하고자 하는 기술적 과제들 중 하나는 광추출 효율이 개선된 반도체 발광소자를 제공하는 데 있다.
본 발명의 일 실시예는, 제1 영역과 상기 제1 영역을 둘러싼 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 영역 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 배치되는 투명 전극층; 상기 투명 전극층 상에 덮도록 상기 발광 구조물 상에 배치된 절연층; 상기 절연층 상에 배치되며, 서로 다른 굴절률을 갖는 제1 절연막 및 제2 절연막이 교대로 적층된 분산 브래그 반사(Distributed Bragg Reflector, DBR) 층 - 상기 절연층과 상기 DBR 층은 각각 상기 투명 전극층의 일 영역에 연결되는 복수의 홀들을 가짐 - ; 및 상기 DBR 층 상에 배치되며, 상기 제1 도전형 반도체층의 제1 영역 상에 위치한 상기 DBR 층의 영역으로 연장된 부분을 가지며, 상기 복수의 홀들을 통하여 상기 투명 전극층에 연결되는 반사 전극층;을 포함하는 반도체 발광 소자를 제공한다.
본 발명의 일 실시예는, 메인 영역과 상기 메인 영역을 둘러싼 주변 영역(peripheral region)으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 메인 영역 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물; 상기 제2 도전형 반도체층 상에 배치되는 투명 전극층; 상기 투명 전극층 상에 덮도록 상기 발광 구조물 상에 배치된 제1 절연층; 상기 절연층 상에 배치되며, 서로 다른 굴절률을 갖는 제1 절연막 및 제2 절연막이 교대로 적층된 DBR 층 - 상기 제1 절연층과 상기 DBR 층은 각각 상기 투명 전극층의 일 영역에 연결되는 복수의 홀들을 가짐 - ; 상기 DBR 층 상에 배치되며, 상기 제1 도전형 반도체층의 주변 영역 상에 위치한 상기 DBR 층의 영역으로 연장된 부분을 가지며, 상기 복수의 홀들을 통하여 상기 투명 전극층에 연결되는 반사 전극층 - 상기 연장된 부분은 상기 제1 도전형 반도체층의 각 모서리로부터 이격되도록 위치함 - ; 상기 반사 전극층을 덮도록 상기 DBR 층 상에 배치되며, 상기 반사 전극층의 일 영역을 개방하는 적어도 하나의 개구를 갖는 제2 절연층; 및 상기 제2 절연층 상에 배치되며, 상기 적어도 하나의 개구를 통하여 상기 반사 전극층에 연결되는 연결 전극;을 포함하는 반도체 발광 소자를 제공한다.
본 발명의 일 실시예는, 메인 영역과 상기 메인 영역을 둘러싼 주변 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 메인 영역 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물 - 상기 주변 영역의 폭은 적어도 10㎛의 폭을 가짐 - ; 상기 제2 도전형 반도체층 상에 배치되는 투명 전극층; 상기 투명 전극층 상에 덮도록 상기 발광 구조물 상에 배치된 제1 절연층; 상기 제1 절연층 상에 배치되며, 상기 제1 절연층의 물질과 다른 물질을 포함하는 제2 절연층 - 상기 제1 절연층과 상기 제2 절연층은 각각 상기 투명 전극층의 일 영역에 연결되는 복수의 홀들을 가짐 - ; 상기 제2 절연층 상에 배치되며, 상기 제1 도전형 반도체층의 주변 영역 상에 위치한 상기 제2 절연층의 영역으로 연장된 부분을 가지며, 상기 복수의 홀들을 통하여 상기 투명 전극층에 연결되는 반사 전극층 - 상기 연장된 부분은 상기 제1 도전형 반도체층의 각 모서리로부터 이격된 거리는 적어도 5㎛ 임 - ; 상기 반사 전극층을 덮도록 상기 제2 절연층 상에 배치되며, 상기 반사 전극층의 일 영역을 개방하는 적어도 하나의 개구를 갖는 제3 절연층; 및 상기 제3 절연층 상에 배치되며, 상기 적어도 하나의 개구를 통하여 상기 반사 전극층에 연결되는 연결 전극;을 포함하는 반도체 발광 소자를 제공한다.
이와 같이, 본 실시예에 따르면, DBR 층과 같은 유전체 반사 구조 상에서 반사 금속층을 소자의 모서리와 인접한 영역(또는 주변 영역)까지 연장시킴으로써 반도체 발광 소자의 광추출 효율이 크게 개선시킬 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시예를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광 소자를 개략적으로 나타낸 평면도이다.
도 2는 도 1에 도시된 반도체 발광 소자를 I-I'선을 따라 절개하여 본 측단면도이다.
도 3a 및 도 3b는 각각 도 2의 'A' 및 'B'의 부분을 나타내는 부분 확대도이다.
도 4는 본 발명의 일 실시예에 따른 반도체 발광 소자를 나타내는 부분 확대도이다.
도 5는 본 발명의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다.
도 6은 도 5의 반도체 발광 소자 패키지에서 광 경로에 따른 반사율을 나타내는 그래프이다.
도 7은 반사층의 연장된 길이에 따른 광출력 개선 효과를 나타내는 그래프이다.
도 8a 내지 도 13a는 본 발명의 일 실시예에 따른 반도체 발광 소자의 제조방법을 설명하기 위한 평면도들이다.
도 8b 내지 도 13b는 각각 도 8a 내지 도 13a에 도시된 반도체 발광 소자를 I-I'선을 따라 절개하여 본 측단면도들이다.
도 14a 및 도 14b는 도 10b의 반도체 발광 소자의 "C" 부분을 형성하기 위한 과정을 설명하기 위한 공정별 단면도들이다.
이하, 첨부된 도면을 참조하여 본 발명의 다양한 실시예를 상세히 설명하기로 한다.
도 1은 본 발명의 일 실시예에 따른 반도체 발광 소자를 개략적으로 나타낸 평면도이며, 도 2는 도 1에 도시된 반도체 발광 소자를 I-I'선을 따라 절개하여 본 측단면도이다.
도 1 및 도 2를 참조하면, 본 실시예에 따른 반도체 발광소자(100)는, 기판(105), 발광 구조물(110), 투명 전극층(120), 제1 절연층(131)('보호 절연층'이라고도 함), 분산 브래그 반사(Distributed Bragg Reflector, DBR) 층(135)('유전체 반사 구조'라고도 함), 반사 전극층(145)을 포함할 수 있다.
또한, 상기 반도체 발광소자(100)는, 제2 절연층(150), 제1 연결 전극(155n), 제2 연결 전극(155p), 제1 전극 패드(165n), 제2 전극 패드(165p), 제1 솔더 기둥(170n) 및 제2 솔더 기둥(170p)을 더 포함할 수 있다.
상기 기판(105)은 발광 구조물이 형성된 상면(105s1) 및 상기 상면(105s1)에 대향하는 하면(105s2)을 가질 수 있다. 상기 기판(105)은 반도체 성장용 기판일 수 있으며, 사파이어, Si, SiC, MgAl2O4, MgO, LiAlO2, LiGaO2, GaN 등과 같이 절연성, 도전성, 반도체 물질을 이용할 수 있다. 상기 사파이어는 전기적으로 절연성을 가지며 육각-롬보형(Hexa-Rhombo R3c) 대칭성을 갖는 결정체일 수 있으며, 질화물 반도체 성장용 기판으로 사용될 수 있다.
명세서 전체에 걸쳐서, "상면" 및 "하면" 등의 용어는 구성요소에 있어 상대적인 위치를 구별하기 위해 사용되는 것으로써, 이들 용어들에 의하여 본 발명의 기술적 사상이 한정되는 것이 아니다. 따라서, 이들 "상면" 및 "하면" 등과 같은 용어는 다른 용어, 예를 들어 "제1 면" 및 "제2 면" 등과 같은 용어로 대체될 수도 있다. 따라서, 상기 기판(105)의 상기 상면(105s1) 및 상기 하면(105s2)은 상기 기판(105)의 제1 면(105s1) 및 제2 면(105s2)로 대체되어 사용될 수 있다.
상기 발광 구조물(110)은 상기 기판(105)의 상기 상면(105s1) 상에 배치될 수 있다.
상기 기판(105)의 상기 상면(105s1)은 요철 구조로 형성될 수 있으며, 이러한 요철 구조는 상기 발광 구조물(110)을 구성하는 반도체 층들의 결정 품질과 광 추출 효율을 향상시킬 수 있다. 본 실시예에서는 상기 요철 구조는 돔 형상의 볼록한 형태를 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 요철 구조는 사각형, 삼각형 등의 다양한 형태로 형성될 수 있다.
일부 예에서, 상기 기판(105)은 최종 구조물에서는 제거될 수도 있다. 예를 들어, 상기 발광 구조물(110)을 성장시키기 위한 성장용 기판으로 사용된 후 기판 분리 공정을 거쳐 제거될 수 있다. 상기 기판(105)의 분리 공정은 레이저 리프트 오프(Laser Lift-Off), 케미컬 리프트 오프(Chemical Lift-Off) 등의 방식을 통해 상기 발광 구조물(110)로부터 분리될 수 있다.
상기 기판(105)의 상면(105s1)에는 버퍼층(미도시)이 더 구비될 수 있다. 상기 버퍼층은 기판(105) 상에 성장되는 반도체층의 격자 결함 완화를 위한 것으로, 질화물 등으로 이루어진 언도프 반도체층으로 이루어질 수 있다. 상기 버퍼층은 언도프 GaN, AlN, InGaN 등이 적용될 수 있으며, 500℃ 내지 600℃의 저온에서 수십 내지 수백 Å의 두께로 성장시켜 형성할 수 있다. 여기서, 언도프(undoped)라 함은 반도체층에 의도적인 불순물 도핑 공정을 따로 거치지 않은 것을 의미한다. 다만, 이러한 버퍼층은 필수적인 요소는 아니며 실시 형태에 따라 생략될 수도 있다.
상기 발광 구조물(110)은 제1 도전형 반도체층(112), 활성층(115) 및 제2 도전형 반도체층(117)을 포함할 수 있다.
상기 제1 도전형 반도체층(112)은 상기 기판(105)의 상면(105s1)으로부터 성장되어 형성될 수 있다.
도 1에 도시된 바와 같이, 상기 제1 도전형 반도체층(112)은 제1 모서리(S1), 제2 모서리(S2), 제3 모서리(S3), 및 제4 모서리(S4)를 가질 수 있다. 따라서, 상기 제1 및 제3 모서리들(S1,S3)은 서로 대향할 수 있고, 상기 제2 및 제4 모서리들(S2,S4)은 서로 대향할 수 있다.
상기 제1 도전형 반도체층(112)의 상면은 제1 내지 제4 모서리(S1,S2,S3,S4)에 인접한 주변 영역(peripheral region)(P)과, 주변 영역(P)에 둘러싸인 메인 영역(main region)(M)을 포함할 수 있다. 본 명세서에서, 주변 영역(P)은 제1 영역 또는 모서리 영역(edge region)이라고도 하며, 메인 영역(M)은 제2 영역이라고도 한다.
상기 발광 구조물(110)은 상기 제1 도전형 반도체층(112)의 상면의 메인 영역(M) 상에 순차적으로 형성된 활성층(115) 및 제2 도전형 반도체층(117)을 더 포함한다.
도 1 및 도 2를 참조하면, 상기 발광 구조물(110)의 관점에서, 주변 영역(P)은 상기 제2 도전형 반도체층(117), 상기 활성층(115) 및 상기 제1 도전형 반도체층(112)의 일부가 식각되어 얻어진 리세스된 영역일 수 있다. 이와 유사하게, 제1 도전형 반도체층(112)의 제1 콘택 영역(CT1)도 리세스된 영역일 수 있다(도 9a 및 도 9b 참조). 상기 주변 영역(P)에 둘러싸인 메인 영역(M)은 상기 제2 도전형 반도체층(117) 및 상기 활성층(115)이 적층된 메사(MESA) 구조를 가질 수 있다. 각 도면들에서, 도면 부호 "B"는 상기 주변 영역(P)과 상기 메인 영역(M) 사이의 경계(B), 즉 메사 구조의 외부 경계를 나타낼 수 있다. 주변 영역(P)에서 상기 제1 도전형 반도체층(112)의 일부가 식각될 수 있으므로, 제1 도전형 반도체층의 상면은 주변 영역(P)이 메인 영역(M)보다 낮을 수 있다. 또한, 상기 메사 구조는 하부에서 상부로 갈수록 좁아지는 폭을 가질 수 있다. 상기 메사 구조는 경사진 측면들을 가질 수 있다.
일부 실시예에서, 상기 제1 도전형 반도체층(112)은 n형 불순물이 도핑된 반도체로 이루어질 수 있으며, n형 질화물 반도체층일 수 있다. 상기 제2 도전형 반도체층(117)은 p형 불순물이 도핑된 반도체로 이루어질 수 있으며, p형 질화물 반도체층일 수 있다. 이러한 제1 및 제2 도전형 반도체층들(112,117)은 각각 AlxInyGa(1-x-y)N 조성식(여기서, 0≤x<1, 0≤y<1, 0≤x+y<1임)을 가지며, 예컨대, GaN, AlGaN, InGaN, AlInGaN과 같은 질화물을 포함할 수 있다. 상기 활성층(115)은 상기 제1 및 제2 도전형 반도체층들(112,117) 사이에 개재될 수 있다. 상기 활성층(115)은 상기 반도체 발광소자(10)의 동작 시에 전자와 정공의 재결합에 의해 소정의 에너지를 갖는 광을 방출할 수 있다. 상기 활성층(115)은 상기 제1 및 제2 도전형 반도체층들(112,117)의 에너지 밴드 갭보다 작은 에너지 밴드 갭을 갖는 물질을 포함할 수 있다. 예를 들어, 제1 및 제2 도전형 반도체층들(112,117)이 GaN계 화합물 반도체인 경우, 상기 활성층(115)은 InGaN계 화합물 반도체를 포함할 수 있다. 또한, 상기 활성층(115)은 양자우물층과 양자장벽층이 서로 교대로 적층된 다중 양자우물(Multiple QuantumWells, MQW) 구조, 예컨대, InGaN/GaN 구조가 사용될 수 있다. 다만, 이에 제한되는 것은 아니므로 상기 활성층(115)은 단일 양자우물 구조(Single QuantumWell, SQW)가 사용될 수도 있다.
상기 투명 전극층(120)이 상기 발광 구조물(110)의 상기 제2 도전형 반도체층(117) 상에 배치될 수 있다. 상기 투명 전극층(120)은 상기 제2 도전형 반도체층(117)의 콘택 영역에 배치되어 상기 제2 도전형 반도체층(117)과 전기적으로 접속될 수 있다.
예를 들어, 상기 투명 전극층(120)은 ITO(Indium Tin Oxide), ZITO(Zinc-doped Indium Tin Oxide), ZIO(Zinc Indium Oxide), GIO(Gallium Indium Oxide), ZTO(Zinc TinOxide), FTO(Fluorine-doped Tin Oxide), AZO(Aluminium-doped Zinc Oxide), GZO(Gallium-doped Zinc Oxide), In4Sn3O12 및 Zn(1-x)MgxO(Zinc Magnesium Oxide, 0≤x≤1)로부터 선택된 적어도 하나를 포함할 수 있다. 상기 투명 전극층(120)의 두께는 이에 한정되지 않으나, 1∼5㎚ 범위일 수 있다.
본 실시예에서, 상기 투명 전극층(120) 상에 제1 절연층(131)과 DBR 층(135)이 순차적으로 배치될 수 있다. 상기 제1 절연층(131) 및 상기 DBR 층(135)은 각각 투명 전극층(120)의 일부 영역을 개방하는 복수의 홀들(PD)을 포함할 수 있다. 본 실시예에서 복수의 홀들(PD)은 육방 조밀 격자 형태로 배치되는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 복수의 홀들(PD)은 사각 격자 형태 등의 다양한 형태로 배치될 수 있다. 복수의 홀들(PD)은 원형의 단면을 가지는 것으로 예시하고 있으나, 이에 한정하는 것은 아니다. 예를 들어, 상기 복수의 홀들(PD)은 다각형 또는 링 형상의 단면을 가질 수 있다.
본 실시예에 채용된 제1 절연층(131)은 DBR 층(135)에 복수의 홀(PD)을 형성하는 과정(도 10a, 도 14a 및 도 14b 참조)에서 상기 제2 도전형 반도체층(117)(예, p형 GaN층)에 가해지는 물리적 충격(예, 플라즈마 손상)을 저감시킬 수 있다. 이로써, 반도체 발광소자(10)의 누설 전류로 인한 전기적 특성(Vr 또는 Ir) 특성이 열화되는 문제를 방지할 수 있다.
상기 제1 절연층(131)은 전반사 특성이 강화되도록 상기 제2 도전형 반도체층(117) 및/또는 상기 투명 전극층(120)의 굴절률과 동일하거나 작은 굴절률을 가지는 절연성 물질을 포함할 수 있다. 예를 들어, 상기 제1 절연층(131)은 SiO2 및 MgF2 중 적어도 하나를 포함할 수 있다. 이에 한정되지는 않으나, 상기 제1 절연층(131)의 두께는 10㎚∼200㎚ 범위일 수 있다.
상기 DBR 층(135)은 유전체 반사 구조로서 상기 제1 절연층(131) 상에 배치될 수 있다. 상기 DBR 층(135)은 상기 제1 절연층(131)과 함께 상기 제2 도전형 반도체층(117)의 상면에 대응되는 영역뿐만 아니라, 상기 메사 구조의 측벽을 따라 상기 제1 도전형 반도체층(112)의 주변 영역(P) 상에 배치될 수 있다. 도 2에 도시된 바와 같이, 상기 DBR 층(135)은 메사 구조 내에 위치한 제1 콘택 영역(CT1)의 주위에도 형성될 수 있다.
도 3a는 도 2의 반도체 발광 소자의 'A'의 부분을 나타내는 부분 확대도이다.
도 3a에 도시된 바와 같이, DBR 층(135)은 서로 다른 굴절률을 갖는 제1 절연막(135a) 및 제2 절연막(135b)이 교대로 적층된 다층막 구조를 포함할 수 있다. 예를 들어, 제1 및 제2 절연막들(135a,135b)은 SiO2, SiN, SiOxNy, TiO2, Si3N4, Al2O3, TiN, AlN, ZrO2, TiAlN, TiSiN, HfO, NbO2, TaO2 및 MgF2에서 선택된 서로 다른 물질막일 수 있다.
본 실시예에서, 상기 제1 절연막(135a) 및 상기 제2 절연막(135b) 중 적어도 하나는 상기 제1 절연층(131)과 다른 물질을 포함할 수 있다. 다른 물질을 포함한 DBR 층(135)은 제1 절연층(131)의 개구를 형성하는 식각 공정에서 제1 절연층(131)의 다른 영역을 보호할 수 있다. 일부 실시예에서, 상기 제1 절연막(135a) 및 상기 제1 절연층(131)은 SiO2을 포함하고, 상기 제2 절연막(135b)은 TiO2 또는 Nb2O5을 포함할 수 있다.
상기 제1 절연층(131)은 상기 DBR 층(135)의 적어도 일부와 동일한 물질을 포함할 수 있다. 예를 들어, 상기 제1 절연막(135a) 및 상기 제1 절연층(131)은 SiO2을 포함하며, 제1 절연층(131) 상에 제1 절연막(135a)이 직접 형성되는 경우에, 상기 제1 절연층(131)은 DBR 층(135)과의 계면이 시각적으로(예, TEM 사진) 식별될 수 있다. 이와 같이, 상기 제1 절연층(131)과 제1 절연막(135a)의 구성 물질이 동일하더라도 별도의 공정을 형성되므로, 그 계면이 시각적으로 식별될 수 있다.
도 3b는 도 2의 반도체 발광 소자의 'B'의 부분을 나타내는 부분 확대도이다.
도 3a 및 도 3b를 참조하면, 상기 복수의 홀들(PD)은 각각 상기 DBR 층(135)에 형성된 제1 개구(O1)와 상기 제1 절연층(131)에 형성된 제2 개구(O2)를 갖는다. 일부 실시예에서, 제1 및 제2 개구(O1,O2)는 각각 다른 포토 리소그래피 공정을 이용하여 형성될 수 있다. 제1 식각 공정(예, 건식 식각)을 이용하여 DBR 층(135)에 제1 개구(O1)를 형성한 후에, 제2 식각 공정(습식 식각)을 이용하여 제1 절연층(131)에 제2 개구(O2)를 형성할 수 있다(도 14a 및 도 14b 참조). 제1 개구(O1)는 제2 개구(O2)보다 클 수 있다. 제2 개구(O2)를 형성하는 과정에서, 다른 영역(특히, 주변 영역(P))에서 DBR 층(135)은 포토 리소그래피 과정에서 제1 절연층(131)에 결함이 발생되지 않도록 상기 제1 절연층(131)을 보호할 수 있다.
또한, 상기 복수의 홀들(PD)에 의해 개방된 상기 투명 전극층(120)의 영역(120R)이 상기 투명 전극층(120)의 다른 영역보다 낮은 레벨을 가질 수 있다. 상기 복수의 홀들(PD)의 형성 과정에서 투명 전극층(120)의 개방된 영역(120R)이 다소 식각되어 낮은 레벨을 가질 수 있다.
상기 반사 전극층(145)은 상기 DBR 층(135) 상에 배치될 수 있다. 상기 반사 전극층(145)은 상기 복수의 홀들(PD)을 통하여 상기 투명 전극층(120)에 전기적으로 연결될 수 있다. 예를 들어, 상기 반사 전극층(145)은 Ag, Cr, Ni, Ti, Al, Rh, Ru, Au 또는 이들의 조합을 포함할 수 있다.
상기 반사 전극층(145)은 제2 도전형 반도체층(117) 상에 위치한 DBR 층(135)의 부분뿐만 아니라, 주변 영역(P)에 위치한 DBR 층(135)의 부분까지 연장될 수 있다. 메사 구조인 발광 구조물(120)의 상면 및 측면을 덮을 뿐만 아니라, 각각의 모서리들(S1,S2,S3,S4)을 향해 주변 영역(P)까지 덮도록 형성될 수 있다. 이와 같이, 발광 구조물(120)을 덮는 반사 전극층(145)의 면적을 증가시킴으로써 광 추출 효율을 크게 향상시킬 수 있다.
이와 같이, 본 실시예에 채용된 반사 금속층(145)은 상기 제1 도전형 반도체층(112)의 주변 영역(P) 상에 위치한 상기 DBR 층(135)의 영역으로 연장된 부분(145E)을 가질 수 있다. 상기 반사 전극층(145)의 연장된 부분(145E)은 상기 제1 도전형 반도체층(117)의 각 모서리(S1,S2,S3,S4)로부터 이격되도록 배치될 수 있다. 이러한 이격 거리(d)를 통해서 반도체 발광 소자(100)의 제조공정에서 칩의 절단 과정에서 반사 전극층(145)으로부터 파생되는 물질로 인한 오염 및/또는 불량을 방지할 수 있다. 예를 들어, 상기 반사 전극층(145)의 연장된 부분(145E)이 상기 모서리(S1,S2,S3,S4)로부터 이격된 거리(d)는 적어도 5㎛일 수 있다. 일부 실시예에서, 상기 이격된 거리(d)는 5㎛∼20㎛일 수 있다.
상기 반사 전극층(145)의 연장된 부분(145E)의 길이(L)는 충분한 광 추출 효율 개선 효과를 위해서 적어도 5㎛일 수 있다. 일부 실시예에서, 상기 연장된 부분(145E)의 길이(L)는 5㎛∼10㎛일 수 있다.
연장된 부분(145E)의 이격된 거리(d) 및 길이(L)는 주변 영역(P)의 폭(W)에 따라 달리 변경될 수 있다. 예를 들어, 주변 영역(P)의 폭(W)은 적어도 10㎛일 수 있다. 상기 반사 전극층(145)의 연장된 부분(145E)이 상기 각 모서리(S1,S2,S3,S4)로부터 이격된 거리(d)는 상기 주변 영역(P)의 폭(W)의 50% 내지 70% 범위를 가질 수 있다.
본 실시예에서는, 유전체 반사 구조는 DBR 층(135)을 도입한 형태를 예시하였으나, 다른 실시예에서는 상기 DBR 층(135)을 대신하여 상기 제2 도전형 반도체층(117)보다 낮은 굴절률을 가지는 물질로 구성된 저유전체층을 포함할 수 있다. 이러한 ㅇㅈ저유전체층 상에 배치된 반사 전극층(145)과 함께, 전향성 반사기(Omni Directional Reflector, ODR)를 구성할 수도 있다. 이 경우에, 저유전체층은 상기 제1 절연층(131)의 물질과 다른 물질을 포함할 수 있다.
상기 제2 절연층(150)은 상기 반사 전극층(145)을 덮도록 상기 제1 절연층(131) 상에 배치될 수 있다. 예를 들어, 제2 절연층은 SiO2, SiN, TiO2, HfO, NbO2, TaO2 또는 MgF2을 포함할 수 있다.
도 2 및 도 3b를 참조하면, 상기 DBR 층(135) 및 상기 제2 절연층(150)은 상기 제1 도전형 반도체층(112)의 상기 제1 콘택 영역(CT1)이 개방하는 제1 개구부(OPa)와, 상기 반사 전극층(145)의 제2 콘택 영역(CT2)을 개방하는 제2 개구부(OPb)를 포함할 수 있다. 상기 제1 개구부(OPa)는 메사 구조 내의 리세스된 영역에 위치하며, 상기 제2 개구부(OPb)는 상기 메사 구조 상에 위치할 수 있다.
상기 제1 연결 전극(155n)은 상기 제2 절연층(150) 상에 배치되며 상기 제1 개구부(OPa)를 통해 상기 제1 도전형 반도체층(112)의 상기 제1 콘택 영역(CT1) 상으로 연장되어 상기 제1 도전형 반도체층(112)과 전기적으로 연결될 수 있다. 상기 제1 연결 전극(155n)은 상기 제1 도전형 반도체층(112)의 상기 제1 콘택 영역(CT1)과 접촉할 수 있다. 일 실시예에서, 상기 제1 연결 전극(155n)과 상기 제1 도전형 반도체층(112)의 상기 제1 콘택 영역(CT1) 사이의 접촉 저항 특성을 개선하기 위하여, 상기 제1 연결 전극(155n)과 상기 제1 도전형 반도체층(112)의 상기 제1 콘택 영역(CT1) 사이에 도전성 버퍼층이 배치될 수 있다.
상기 제2 연결 전극(155p)은 상기 제2 절연층(150) 상에 배치되며 상기 제2 개구부(OPb)를 통해 상기 반사 전극층(145)의 상기 제2 콘택 영역(CT2) 상으로 연장되어 상기 반사 전극층(145)과 전기적으로 연결될 수 있다. 따라서, 상기 제2 연결 전극(155p)은 상기 반사 전극층(145)을 통하여 상기 제2 도전형 반도체층(117)과 전기적으로 연결될 수 있다.
상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 상기 제2 절연층(150) 상에 배치된 동일한 물질층을 포함하며, 이러한 동일한 물질층이 서로 분리되도록 얻어진 전극 요소일 수 있다.
평면 관점에서, 상기 제1 연결 전극(155n)은 상기 제1 모서리(S1)에 인접할 수 있고, 상기 제2 연결 전극(155p)('연결 전극'이라고도 함)은 상기 제3 모서리(S3)에 인접할 수 있다.
상기 제3 절연층(160)은 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p) 상에 배치되면서 상기 제1 연결 전극(155n)의 제3 콘택 영역(CT3)를 노출시키는 제3 개구부(160a) 및 상기 제2 연결 전극(155p)의 제4 콘택 영역(CT4)을 노출시키는 제4 개구부(160b)를 가질 수 있다.
예를 들어, 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 Al, Au,W, Pt, Si, Ir, Ag, Cu, Ni, Ti, Cr 등의 물질 및 그 합금 중 하나 이상을 포함한 물질로 형성될 수 있다.
상기 제1 연결 전극(155n)의 상기 제3 콘택 영역(CT3) 상에 제1 전극 패드(165n)가 배치될 수 있고, 상기 제2 연결 전극(155p)의 상기 제4 콘택 영역(CT4) 상에 제2 전극 패드(165p)가 배치될 수 있다. 상기 제1 전극 패드(165n) 상에 제1 솔더 기둥(170n)이 배치되고, 상기 제2 전극 패드(165p) 상에 제2 솔더 기둥(170p)이 배치될 수 있다. 상기 제1 및 제2 솔더 기둥들(170n, 170p)은 Sn, AuSn 등과 같은 도전성 물질로 형성될 수 있다.
상기 제1 및 제2 솔더 기둥들(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다. 상기 몰딩부(172)는 TiO2, Al2O3 등의 광반사성 분말들을 포함할 수 있다. 상기 몰딩부(172)의 상면은 상기 제1 및 제2 솔더 기둥들(170n, 170p)의 상면보다 낮을 수 있다.
이와 같이, 본 실시예에 따르면, DBR 층(135)과 같은 유전체 반사 구조 상에서 반사 금속층(145)을 각 모서리와 인접한 주변 영역(P)까지 연장시킴으로써 반도체 발광 소자(100)의 광추출 효율이 크게 개선시킬 수 있다
도 4는 본 발명의 일 실시예에 따른 반도체 발광 소자를 나타내는 부분 확대도이다.
도 4를 참조하면, 본 실시예에 따른 반도체 발광 소자(100A)는 제2 연결 전극(155p')이 추가적으로 연장된 점과, 반사 전극층(145) 및 주변 영역(P)의 배열이 상이한 점을 제외하고 도 1 내지 도 3에 도시된 반도체 발광 소자(100)와 유사한 것으로 이해할 수 있다. 또한, 본 실시예의 구성요소는 특별히 반대되는 설명이 없는 한, 도 1 내지 도 3에 도시된 반도체 발광 소자(100)의 동일하거나 유사한 구성 요소에 대한 설명을 참조하여 이해될 수 있다.
반도체 발광 소자(100A)의 주변 영역(P)은 앞선 실시예보다 상대적으로 좁은 폭(W')을 가질 수 있다. 주변 영역(P)의 폭이 좁아지더라도 상기 반사 전극층(145')의 연장된 부분(145E')은 각 모서리(S1,S2,S3,S4)로부터 이격될 수 있으며, 이격된 거리(d1)는 상기 주변 영역(P)의 폭(W')의 절반보다 클 수 있다. 예를 들어, 연장된 부분(145E)의 길이(L1')는 적어도 5㎛일 수 있다.
또한, 반도체 발광 소자(100A)의 모서리 영역에서 광 추출 효과를 더 향상시키기 위해서, 제2 연결 전극(155p')을 추가적으로 주변 영역(P)에 위치한 제2 절연층(150)의 부분까지 연장될 수 있다. 상기 제2 연결 전극(155p')의 연장된 부분은각 모서리(S1,S2,S3,S4)로부터 이격되도록 배치될 수 있다. 상기 제2 연결 전극(155p')의 연장된 부분의 길이(L2') 및/또는 이격 간격(d2')은 상기 반사 전극층(145')의 연장된 부분(145E')의 길이(L1') 및/또는 이격 간격(d1')와 상이할 수 있다.
이러한 반사 전극층의 연장은 반도체 발광 소자가 채용된 패키지 레벨에서 광 추출 효율을 개선시킬 수 있다. 도 5는 본 발명의 일 실시예에 따른 반도체 발광 소자 패키지의 단면도이다.
도 5를 참조하면, 반도체 발광소자 패키지(1000)는 광원인 반도체 발광소자(100), 패키지 본체(1002), 한 쌍의 리드 프레임(1010) 및 봉지부(1005)를 포함할 수 있다. 여기서 반도체 발광 소자(100)는 도 1 및 도 2의 반도체 발광소자(100)일 수 있으며, 이에 대한 상세한 설명은 생략한다.
상기 반도체 발광 소자(100)는 상기 리드 프레임(1010)에 플립칩 방식으로 실장되고, 상기 리드 프레임(1010)과 전기적으로 연결될 수 있다.
상기 리드 프레임(1010)은 제1 리드 프레임(1012)과 제2 리드 프레임(1014)을 포함할 수 있다. 반도체 발광 소자(100)는 제1 솔더 기둥들(170n) 및 제2 솔더 기둥들(170p)에 의해 상기 제1 리드 프레임(1012) 및 제2 리드 프레임(1014)에 각각 연결될 수 있다.
패키지 본체(1002)에는 빛의 반사 효율 및 광 추출 효율이 향상되도록 반사컵을 구비할 수 있으며, 이러한 반사컵에는 반도체 발광소자(1001)를 봉지하도록 투광성 물질로 이루어진 봉지부(1005)가 형성될 수 있다. 상기 봉지부(1005)는 형광체나 양자점 등의 파장 변환 물질을 포함할 수 있다.
도 5를 참조하면, 반도체 발광 소자의 모서리 영역으로부터 방출되는 광을 화살표로 표시하고 있다. 제1 광(L1)은 본 실시예에 따른 반도체 발광 소자의 DBR 층 및 연장된 반사 전극층에 의해 반사되는 광을 표시하며, 제2 광(L2)은 반도체 발광 소자의 모서리 영역으로부터 패키지 기판의 리드 프레임에 의해 반사되는 광을 나타낸다.
도 6은 도 5의 반도체 발광 소자 패키지에서 광 경로에 따른 반사율(@ 450㎚)을 나타내는 시뮬레이션 그래프이다.
도 6을 참조하면, 본 실시예에 따른 반도체 발광 소자(100)의 모서리 영역에서 하부로 방출되는 제1 광(L1)은 반도체 패키지에 의해 반사되는 제2 광(L2)보다 반사율이 개선되는 것을 확인할 수 있다. 가중 평균 반사율로 환산하면, 제1 광(L1)은 99.61%의 반사율을 가지며, 제2 광(L2)은 98.62%의 반사율을 갖는다.
도 6에서, "L0"는 종래와 같이 반사 전극층(145)을 주변 영역으로 연장하지 않은 반도체 발광 소자(100)의 모서리 영역에서 하부로 방출되는 광(L0)을 나타낸다. 이러한 광(L0)의 가중 평균 반사율은 94%에 불과하다.
이와 같이, 본 실시예에 따른 반도체 발광 소자의 모서리 영역으로부터 방출되는 제1 광(L1)의 반사율은 종래의 구조의 "L0"에 비해 크게 개선된 것을 확인할 수 있다.
반사 전극층이 연장된 길이에 따라 광 추출 효율의 개선 효과는 달라질 수 있다.
종래의 반도체 발광 소자, 즉, 반사 전극층이 메사 구조의 상면에만 형성된 형태를 비교예로 할 때에, 반사 전극층의 연장된 길이(L)에 따른 반사 면적 증가 및 광출력의 개선효과를 측정하였다.
반도체 발광 소자는 아래와 같이 구성하였다: 발광 구조물은 GaN 구조물이며, 제1 절연층은 530㎚의 SiO2이고, DBR 층은 5쌍의 SiO2/TiO2으로 형성되며, 반사 전극층은 Ag로 형성하였다. 또한, 제2 및 제3 절연층은 각각 6.6㎚의 PEOX와 760㎚의 PEOX로 형성하였다.
그 결과, 아래의 표 1로 정리될 수 있었다. 연장된 부분의 길이(L)가 증가할수록 광출력 더 개선되는 것을 확인하였으며, 그 길이가 5㎛인 경우에 2% 이상의 의미 있는 개선효과를 기대할 수 있었다.
연장부분의 길이(L) 반사 전극층의 면적 (㎛2) 광출력 개선율
0(비교예) 772409 100%
5㎛ 790101 102.29%
6㎛ 793488 102.80%
7㎛ 797222 103.21%
10㎛ 807951 104.60%
도 7은 반사 전극층의 연장된 길이에 따른 광출력 개선 효과를 나타내는 그래프이다.
동일한 조건에서 제조된 반도체 발광 소자에서 반사 전극층의 연장된 길이(L)만을 달리하여 광출력 개선 효과를 평가하였다. 반사 전극층을 연장하지 않은 예(REF)의 광출력은 742.7mW 이었으나, 반사 전극층의 연장 길이(L)에 따라 에지 영역에서의 반사율이 개선되어 점차 증가하는 것을 확인할 수 있었다. 예를 들어, 연장 길이(L)가 9㎛인 경우에, 744.4mW로 증가하여 0.23%로 개선된 것을 확인할 수 있었다.
도 8a 내지 도 13a는 각각 본 발명의 일 실시예에 따른 반도체 발광 소자의 제조방법을 설명하기 위한 평면도들이며, 도 8b 내지 도 13b는 각각 도 8a 내지 도 13a에 도시된 반도체 발광 소자를 I-I'선을 따라 절개하여 본 측단면도들이다.
도 8a 및 도 8b를 참조하면, 기판(105) 상에 발광 구조물(110)을 형성할 수 있다. 상기 기판(105)은 상면(105s1) 및 상기 상면(105s1)에 대향하는 하면(105s2)을 가질 수 있다.
본 실시예에서는, 스크라이브 레인(SL)을 따라 분리되기 전에 복수의 반도체 발광 소자 영역이 배열된 웨이퍼 레벨을 나타내는 것으로 이해될 수 있다. 상기 기판(105)의 상기 상면(105s1) 상에 요철 구조를 형성할 수 있다. 일부 실시예에서는, 상기 기판(105)의 상기 상면(105s1)의 요철 구조를 형성하는 것은 생략될 수 있다.
상기 기판(105)의 상기 상면(105s1) 상에 발광 구조물(110)을 형성할 수 있다. 상기 발광 구조물(110)은 유기 금속 화학 증착(Metal Organic Chemical Vapor Deposition, MOCVD), 수소화 기상 에피택시(Hydride Vapor Phase Epitaxy, HVPE), 분자선 에피택시(Molecular Beam Epitaxy, MBE) 등과 같은 공정을 이용하여 형성되는 복수의 층들로 형성될 수 있다. 예를 들어, 상기 발광 구조물(110)은 상기 기판(105)의 상기 상면(105s1) 상에 차례로 형성된 제1 도전형 반도체층(112), 활성층(115) 및 제2 도전형 반도체층(117)을 포함할 수 있다. 상기 제1 도전형 반도체층(112)과 상기 제2 도전형 반도체층(117)은 서로 다른 도전형을 가질 수 있다. 예를 들어, 상기 제1 도전형 반도체층(112)은 n형의 도전형을 가질 수 있고, 상기 제2 도전형 반도체층(117)은 p형의 도전형을 가질 수 있다. 추가적으로, 상기 발광 구조물(110) 상에 투명 전극층(120)을 형성할 수 있다.
도 9a 및 도 9b를 참조하면, 포토리소그래피 공정 및 식각 공정을 이용하여 상기 투명 전극층(120), 상기 제2 도전형 반도체층(117), 상기 활성층(115) 및 상기 제1 도전형 반도체층(112)의 일부를 식각할 수 있다. 따라서, 상기 발광 구조물(110)은 제2 도전형 반도체층(117), 상기 활성층(115) 및 상기 제1 도전형 반도체층(112)의 일부가 제거된 리세스된 영역은 각각 소자 영역을 둘러싸는 주변 영역(P)으로 제공될 수 있다. 각 소자 영역에서, 주변 영역(P)은 메인 영역(M)을 둘러싼다. 각가의 메인 영역(M)에서는 제2 도전형 반도체층(117), 상기 활성층(115) 및 상기 제1 도전형 반도체층(112)이 식각되지 않고 잔류하여 메사 구조가 형성될 수 있다. 본 공정에서 메사 구조 내에도 복수(예, 4개)의 리세스된 영역을 형성하여 제1 도전형 반도체층(112)의 제1 콘택영역(CT1)을 개방한다.
도 10a 및 도 10b를 참조하면, 상기 발광 구조물(110) 상에 복수의 홀(PD)를 가지는 제1 절연층(131) 및 DBR 층(135)을 형성할 수 있다.
제1 절연층(131) 및 DBR 층(135)은 투명 전극층(120) 상에 순차적으로 형성되며, 상기 복수의 홀들(PD)은 제1 절연층(131) 및 DBR 층(135)을 관통하여 상기 투명 전극층(120)의 일부를 노출시킬 수 있다. 상기 복수의 홀들(PD)은 상기 메사 영역(M)에 위치할 수 있다. 이러한 공정은 도 14a 및 도 14b에 도시된 공정을 통해서 형성될 수 있다.
도 14a를 참조하면, 제1 포토 레지스트 패턴을 이용하여 DBR 층(135)에 제1 개구(O1)를 형성하기 위한 식각 공정을 수행할 수 있다. 본 식각 공정은 건식 식각에 의해 수행될 수 있다. 이 공정에서 제1 절연층(131)은 상기 투명 전극층(120) 또는 상기 제2 도전형 반도체층(117)(예, p형 GaN층)에 가해지는 플라즈마 손상과 같은 물리적 충격을 저감시킬 수 있다.
이어, 도 14b를 참조하면, 제2 포토 레지스트 패턴을 이용하여 제1 절연층(131)에 제2 개구를 형성하는 식각 공정을 수행할 수 있다. 본 식각 공정은 습식 식각에 의해 수행될 수 있다. 이로써, 제1 개구(O1) 및 제2 개구(O2)를 포함하는 복수의 홀들(PD)을 형성할 수 있으며, 복수의 홀들(PD)에 의해 투명 전극층(120)의 일 영역들이 노출되어 콘택 영역을 제공할 수 있다. 제1 개구(O1)의 사이즈(S1)는 제2 개구(O2)의 사이즈(S2)보다 클 수 있다. 특히, 제2 개구(O2)를 형성하는 과정에서, 다른 영역(특히, 주변 영역(P))에서 DBR 층(135)은 포토 리소그래피 과정에서 제1 절연층(131)에 결함이 발생되지 않도록 상기 제1 절연층(131)을 보호할 수 있다.
도 11a 및 도 11b를 참조하면, 상기 DBR 층(135) 상에 반사 전극층(145)을 형성할 수 있다. 반사 전극층(145)은 상기 메인 영역(M) 상에 형성되며, 상기 DBR 층(135)의 일 영역 상에 형성될 수 있다. 본 실시예에 채용된 반사 금속층(145)은 상기 제1 도전형 반도체층(112)의 주변 영역(P) 상에 위치한 상기 DBR 층(135)의 영역으로 연장된 부분(145E)을 가질 수 있다. 스크라이브 레인(SL)과 그 주위에서 반사 전극층(145) 부분이 제거될 수 있다. 그 결과, 상기 반사 전극층(145)의 연장된 부분(145E)은 상기 제1 도전형 반도체층(117)의 스크라이브 레인(SL)로부터 이격되도록 배치될 수 있다. 이와 같이, 발광 구조물(120)을 덮는 반사 전극층(145)의 면적을 증가시킴으로써 광 추출 효율을 크게 향상시킬 수 있다.
도 12a 및 도 12b를 참조하면, 상기 반사 전극층(145) 상에 제2 절연층(150)을 형성할 수 있다. 상기 제2 절연층(150)은 상기 반사 전극층(145)의 상면 및 측면을 덮을 수 있다. 상기 제2 절연층(150)은 상기 반사 전극층(145)에 인접한 상기 DBR 층(135)의 일부를 덮을 수 있다. 예를 들어, 상기 제2 절연층(150)을 형성할 영역을 노출시키는 포토레지스트 패턴을 형성한 후, 상기 제2 절연층(150)은 스퍼터링 등의 물리적 증착 공정에 의해 형성될 수 있다.
상기 DBR 층(135) 및 상기 제2 절연층(150)을 선택적으로 제거하여, 상기 제1 도전형 반도체층(112)의 상기 제1 콘택 영역(CT1)이 개방하는 제1 개구부(OPa)와 상기 반사 전극층(145)의 제2 콘택 영역(CT2)을 개방하는 제2 개구부(OPb)를 형성할 수 있다. 상기 제1 개구부(OPa)는 메사 구조 내의 리세스된 영역에 위치하며, 상기 제2 개구부(OPb)는 상기 메사 구조 상에 위치할 수 있다.
도 13a 및 도 13b를 참조하면, 상기 제2 절연층(150) 상에 제1 연결 전극(155n) 및 제2 연결 전극(155p)을 형성할 수 있다.
상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)을 형성하는 것은 상기 제2 절연층(150)을 갖는 기판(105) 상에 도전성 물질 층을 형성하고, 사진 및 식각 공정을 이용하여 상기 도전성 물질 층의 일부를 식각하는 것을 포함할 수 있다. 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 서로 동일한 공정에 의해 형성되므로, 서로 동일한 물질로 형성될 수 있다. 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)은 서로 동일한 두께로 형성될 수 있다.
상기 제1 연결 전극(155n)은 상기 제1 도전형 반도체층(112)의 상기 제1 콘택 영역(CT1)과 전기적으로 연결될 수 있다. 상기 제2 연결 전극(155p)은 상기 반사 전극층(145)의 상기 제2 콘택 영역(CT2)과 전기적으로 연결될 수 있다.
다시, 도 1 및 도 2를 참조하면, 상기 제1 연결 전극(155n) 및 상기 제2 연결 전극(155p)을 갖는 기판(105) 상에 제3 개구부(160a) 및 제4 개구부(160b)를 갖는 제3 절연층(160)이 형성될 수 있다.
상기 제3 절연층(160)의 상기 제3 개구부(160a)는 상기 제1 연결 전극(155n)의 일부 영역을 노출시킬 수 있고, 상기 제3 절연층(160)의 상기 제4 개구부(160b)는 상기 제2 연결 전극(155p)의 일부 영역을 노출시킬 수 있다.
상기 제3 절연층(160)의 상기 제1 개구부(160a)에 의해 노출되는 상기 제3 연결 전극(155n)의 일부 영역은 제3 콘택 영역(CT3)으로 지칭될 수 있고, 상기 제3 절연층(160)의 상기 제4 개구부(160b)에 의해 노출되는 상기 제2 연결 전극(155p)의 일부 영역은 제4 콘택 영역(CT4)으로 지칭될 수 있다.
상기 제3 절연층(160)을 갖는 기판(105) 상에 제1 및 제2 전극 패드들(165n, 165p)이 형성될 수 있다. 상기 제1 전극 패드(165n)는 상기 제1 연결 전극(155n)의 상기 제3 콘택 영역(CT3) 상에 형성될 수 있고, 상기 제2 전극 패드(165p)는 상기 제2 연결 전극(155p)의 상기 제4 콘택 영역(CT4) 상에 형성될 수 있다. 상기 제1 및 제2 전극 패드들(165n, 165p)은 UBM(under bumpmetallurgy)일 수 있다. 일 예에서, 상기 제1 및 제2 전극 패드들(165n, 165p)의 개수와 배치 구조는 다양하게 변형될 수 있다.
상기 제1 및 제2 전극 패드들(165n, 165p)을 갖는 기판(105) 상에 제1 및 제2 솔더 기둥들(170n, 170p)을 형성할 수 있다. 상기 제1 솔더 기둥(170n)은 상기 제1 전극 패드(165n) 상에 형성될 수 있고, 상기 제2 솔더 기둥(170p)은 상기 제2 전극 패드(165p) 상에 형성될 수 있다. 상기 제1 및 제2 솔더 기둥들(170n, 170p)의 측면을 덮는 몰딩부(172)가 형성될 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.

Claims (10)

  1. 제1 영역과 상기 제1 영역을 둘러싼 제2 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 제1 영역 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치되는 투명 전극층;
    상기 투명 전극층 상에 덮도록 상기 발광 구조물 상에 배치된 절연층;
    상기 절연층 상에 배치되며, 서로 다른 굴절률을 갖는 제1 절연막 및 제2 절연막이 교대로 적층된 분산 브래그 반사(Distributed Bragg Reflector, DBR) 층 - 상기 절연층과 상기 DBR 층은 각각 상기 투명 전극층의 일 영역에 연결되는 복수의 홀들을 가짐 - ; 및
    상기 DBR 층 상에 배치되며, 상기 제1 도전형 반도체층의 제1 영역 상에 위치한 상기 DBR 층의 영역으로 연장된 부분을 가지며, 상기 복수의 홀들을 통하여 상기 투명 전극층에 연결되는 반사 전극층;을 포함하는 반도체 발광 소자.
  2. 제1항에 있어서,
    상기 제1 절연막 및 상기 제2 절연막 중 적어도 하나는 상기 절연층과 다른 물질을 포함하는 반도체 발광 소자.
  3. 제1항에 있어서,
    상기 제2 영역은 상기 제1 도전형 반도체층의 각 모서리에 인접하며 상기 제1 영역을 둘러싸는 모서리 영역인 반도체 발광 소자.
  4. 제3항에 있어서,
    상기 반사 전극층의 연장된 부분은 상기 제1 도전형 반도체층의 각 모서리로부터 이격되도록 배치되는 반도체 발광 소자.
  5. 제4항에 있어서,
    상기 반사 전극층의 연장된 부분이 상기 모서리로부터 이격된 거리는 5㎛∼20㎛인 반도체 발광 소자.
  6. 제3항에 있어서,
    상기 반사 전극층의 연장된 부분은 5㎛∼10㎛의 길이를 갖는 반도체 발광 소자.
  7. 제3항에 있어서,
    상기 제1 영역의 폭은 적어도 10㎛ 인 반도체 발광 소자.
  8. 메인 영역과 상기 메인 영역을 둘러싸는 주변 영역으로 구분된 상면을 갖는 제1 도전형 반도체층과, 상기 메인 영역 상에 순차적으로 배치된 활성층 및 제2 도전형 반도체층을 포함하는 발광 구조물;
    상기 제2 도전형 반도체층 상에 배치되는 투명 전극층;
    상기 투명 전극층 상에 덮도록 상기 발광 구조물 상에 배치된 제1 절연층;
    상기 절연층 상에 배치되며, 서로 다른 굴절률을 갖는 제1 절연막 및 제2 절연막이 교대로 적층된 DBR 층 - 상기 제1 절연층과 상기 DBR 층은 각각 상기 투명 전극층의 일 영역에 연결되는 복수의 홀들을 가짐 - ;
    상기 DBR 층 상에 배치되며, 상기 제1 도전형 반도체층의 주변 영역 상에 위치한 상기 DBR 층의 영역으로 연장된 부분을 가지며, 상기 복수의 홀들을 통하여 상기 투명 전극층에 연결되는 반사 전극층 - 상기 연장된 부분은 상기 제1 도전형 반도체층의 각 모서리로부터 이격되도록 위치함 - ;
    상기 반사 전극층을 덮도록 상기 DBR 층 상에 배치되며, 상기 반사 전극층의 일 영역을 개방하는 적어도 하나의 개구를 갖는 제2 절연층; 및
    상기 제2 절연층 상에 배치되며, 상기 적어도 하나의 개구를 통하여 상기 반사 전극층에 연결되는 연결 전극;을 포함하는 반도체 발광 소자.
  9. 제8항에 있어서,
    상기 연결 전극은 상기 주변 영역 상에 위치한 상기 제2 절연층의 영역으로 연장되는 부분을 가지며,
    상기 제2 절연층 상에 배치되며, 상기 연결 전극의 일 영역을 개방하는 개구를 포함하는 제3 절연층과, 상기 연결 전극의 일 영역 상에 배치되는 전극 패드를 더 포함하는 반도체 발광소자.
  10. 제8항에 있어서,
    상기 주변 영역의 폭은 10㎛∼30㎛ 범위이며,
    상기 반사 전극층의 연장된 부분이 상기 각 모서리로부터 이격된 거리는 상기 주변 영역의 폭의 50% 내지 70% 범위를 갖는 반도체 발광 소자.
KR1020220077090A 2022-06-23 2022-06-23 반도체 발광소자 KR20240000286A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220077090A KR20240000286A (ko) 2022-06-23 2022-06-23 반도체 발광소자
US18/213,608 US20230420610A1 (en) 2022-06-23 2023-06-23 Semiconductor light emitting device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220077090A KR20240000286A (ko) 2022-06-23 2022-06-23 반도체 발광소자

Publications (1)

Publication Number Publication Date
KR20240000286A true KR20240000286A (ko) 2024-01-02

Family

ID=89323598

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220077090A KR20240000286A (ko) 2022-06-23 2022-06-23 반도체 발광소자

Country Status (2)

Country Link
US (1) US20230420610A1 (ko)
KR (1) KR20240000286A (ko)

Also Published As

Publication number Publication date
US20230420610A1 (en) 2023-12-28

Similar Documents

Publication Publication Date Title
KR102427642B1 (ko) 반도체 발광소자
US10559717B2 (en) Light-emitting device and manufacturing method thereof
KR102450150B1 (ko) 반도체 발광소자
US10573786B2 (en) Semiconductor light emitting device
KR100638732B1 (ko) 수직구조 질화물 반도체 발광소자의 제조방법
US10811568B2 (en) Semiconductor light emitting device and semiconductor light emitting device package using the same
KR102573271B1 (ko) 반도체 발광소자
KR20100042481A (ko) 반도체 발광소자 및 그 제조방법
KR102443027B1 (ko) 반도체 발광소자
KR20240000286A (ko) 반도체 발광소자
KR101156118B1 (ko) 오디알층을 갖는 수직형 엘이디 소자 및 그 제조 방법
JP7453588B2 (ja) 垂直共振器面発光レーザ素子
US20230317765A1 (en) Light-emitting device
US20230047372A1 (en) Semiconductor light emitting device
US20220384687A1 (en) Light-emitting device
US12002842B2 (en) Light emitting device and manufacturing method thereof
US20210036049A1 (en) Light emitting device and manufacturing method thereof
TW202141814A (zh) 發光元件及其製造方法
TW202316681A (zh) 發光元件
TW202310448A (zh) 發光元件
KR20180074993A (ko) 반도체 소자 및 이를 구비한 광원 모듈
KR20160049747A (ko) 발광소자 및 이를 구비한 발광소자 패키지