KR20230174327A - 표시장치 및 그 제조방법 - Google Patents

표시장치 및 그 제조방법 Download PDF

Info

Publication number
KR20230174327A
KR20230174327A KR1020220074332A KR20220074332A KR20230174327A KR 20230174327 A KR20230174327 A KR 20230174327A KR 1020220074332 A KR1020220074332 A KR 1020220074332A KR 20220074332 A KR20220074332 A KR 20220074332A KR 20230174327 A KR20230174327 A KR 20230174327A
Authority
KR
South Korea
Prior art keywords
interlayer insulating
insulating layer
layer
semiconductor pattern
gate electrode
Prior art date
Application number
KR1020220074332A
Other languages
English (en)
Inventor
조동연
김기현
박영길
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220074332A priority Critical patent/KR20230174327A/ko
Priority to US18/170,204 priority patent/US20230413617A1/en
Publication of KR20230174327A publication Critical patent/KR20230174327A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Manufacturing & Machinery (AREA)
  • Power Engineering (AREA)
  • Ceramic Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명은 산화물계 반도체를 포함하는 제1반도체패턴 및 상기 제1반도체패턴과 중첩하는 제1게이트전극을 포함하는 제1박막트랜지스터, 상기 제1반도체패턴 및 상기 제1게이트전극 상에 배치되는 제1층간절연층, 상기 제1층간절연층 상에 배치되며, 상기 제1층간절연층을 관통하는 제1컨택홀을 통해 상기 제1반도체패턴에 접속하는 제1연결전극을 포함하고, 평면 상에서 상기 제1연결전극은 상기 제1게이트전극을 완전히 덮고, 상기 제1게이트전극의 단부와 상기 제1컨택홀은 제1거리만큼 이격되는 표시장치를 제공한다.

Description

표시장치 및 그 제조방법{Display apparatus and manufacturing the same}
본 발명은 표시장치 및 그 제조방법에 관한 것으로서, 더 상세하게는 고품질의 이미지를 표시할 수 있는 표시장치 및 그 제조방법에 관한 것이다.
일반적으로 표시장치는 표시소자로서 유기발광소자를 구비한다. 유기발광소자는 화소전극, 대향전극 및 이들 사이에 개재되는 발광층을 포함한다. 그리고 표시장치는 이러한 유기발광소자에 인가되는 전기적 신호를 제어하기 위한 박막트랜지스터, 커패시터 및/또는 배선을 포함한다.
그러나 이러한 종래의 표시장치에는 박막트랜지스터의 반도체층으로 외부의 불순물이 확산되어 박막트랜지스터의 전기적 특성이 변화하는 문제점이 있었다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 박막트랜지스터의 반도체층으로 외부의 불순물이 확산되는 것을 감소하여 고품질의 이미지를 표시할 수 있는 표시장치 및 방법을 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 산화물계 반도체를 포함하는 제1반도체패턴 및 상기 제1반도체패턴과 중첩하는 제1게이트전극을 포함하는 제1박막트랜지스터, 상기 제1반도체패턴 및 상기 제1게이트전극 상에 배치되는 제1층간절연층, 상기 제1층간절연층 상에 배치되며, 상기 제1층간절연층을 관통하는 제1컨택홀을 통해 상기 제1반도체패턴에 접속하는 제1연결전극을 포함하고, 평면 상에서 상기 제1연결전극은 상기 제1게이트전극을 완전히 덮고, 상기 제1게이트전극의 단부와 상기 제1컨택홀은 제1거리만큼 이격되는, 표시장치가 제공된다.
일 실시예에서, 상기 제1거리는 약 10 ㎛ 이거나 그보다 클 수 있다.
일 실시예에서, 표시장치는 상기 제1연결전극 상에 배치되는 제2층간절연층을 더 포함하고, 상기 제2층간절연층의 수소 농도는 상기 제1층간절연층의 수소 농도보다 높을 수 있다.
일 실시예에서, 상기 제2층간절연층의 수소 농도는 2.0×1022 atoms/cm3 이상이고, 상기 제1게이트전극과 상기 제1반도체패턴이 중첩하는 영역에서, 상기 제1반도체패턴의 계면에서의 수소 농도는 1.0Х103 atoms/sec 이하일 수 있다.
일 실시예에서, 상기 제1층간절연층은 실리콘옥시나이트라이드(SiON)을 포함하고, 상기 제2층간절연층은 실리콘나이트라이드(SiNx)를 포함할 수 있다.
본 발명의 다른 일 관점에 따르면, 산화물계 반도체를 포함하는 제1반도체패턴 및 상기 제1반도체패턴과 중첩하는 제1게이트전극을 포함하는 제1박막트랜지스터, 상기 제1반도체패턴 및 상기 제1게이트전극 상에 배치되는 제1층간절연층, 상기 제1층간절연층 상에 배치되고, 상기 제1층간절연층보다 높은 밀도를 갖는 제3층간절연층, 상기 제1층간절연층 및 상기 제3층간절연층을 관통하는 컨택홀을 통해 상기 제1반도체패턴에 접속하는 제1연결전극을 포함하고, 평면 상에서 상기 제1연결전극은 상기 제1게이트전극을 완전히 덮는 표시장치가 제공된다.
일 실시예에서, 상기 제3층간절연층은 5.0×1021 atoms/sec 내지 1.5×1022 atoms/sec의 수소 농도를 갖는 실리콘나이트라이드(SiNx)층일 수 있다.
일 실시예에서, 상기 제3층간절연층은 1.0×1015 molecules/cm2 내지 5.0×1016 molecules/cm2의 수소 방출량을 갖는 실리콘나이트라이드(SiNx)층일 수 있다.
일 실시예에서, 상기 제3층간절연층은 5.0×1020 atoms/sec 내지 1.0×1021 atoms/sec의 수소 농도를 갖는 실리콘옥사이드(SiOx)층일 수 있다.
일 실시예에서, 상기 제3층간절연층은 5.0×1014 molecules/cm2 내지 약 1.0×1015 molecules/cm2의 수소 방출량을 갖는 실리콘옥사이드(SiOx)층일 수 있다.
일 실시예에서, 상기 제3층간절연층은 10 nm 내지 40 nm의 두께를 가질 수 있다.
본 발명의 또 다른 일 관점에 따르면 기판 상에 하부금속층을 형성하고, 상기 하부금속층을 덮는 버퍼층을 형성하는 단계, 상기 버퍼층 상에 제1반도체패턴, 제1게이트전극 및 상기 제1게이트전극을 덮는 제1층간절연층을 형성하는 단계, 상기 제1층간절연층 상에 위치하고, 상기 제1층간절연층을 관통하는 제1컨택홀을 통해 상기 제1반도체패턴에 접속하며, 평면 상에서 상기 제1게이트전극을 완전히 덮도록 제1연결전극을 형성하는 단계, 및 상기 제1연결전극을 덮는 제2층간절연층을 형성하는 단계를 포함하는, 표시장치의 제조방법이 제공된다.
일 실시예에서, 상기 제1연결전극을 형성하는 단계에서 상기 제1컨택홀은 상기 제1게이트전극의 단부로부터 제1거리 만큼 이격되어 형성되고, 상기 제1거리는 약 10 ㎛ 이거나 그보다 클 수 있다.
일 실시예에서, 상기 제2층간절연층의 수소 농도는 상기 제1층간절연층의 수소 농도보다 높을 수 있다.
일 실시예에서, 상기 제1층간절연층은 실리콘옥시나이트라이드(SiON)을 포함하고, 상기 제2층간절연층은 실리콘나이트라이드(SiNx)를 포함할 수 있다.
일 실시예에서, 표시장치의 제조방법은 상기 제1층간절연층을 형성하는 단계와 상기 제1연결전극을 형성하는 단계 사이에 상기 제1층간절연층 상에 위치하는 제3층간절연층을 형성하는 단계를 더 포함하고, 상기 제3층간절연층은 1.5×1022 atoms/sec 이하의 수소 농도를 갖거나, 1.0×1016 molecules/cm2 이하의 수소 방출량을 가질 수 있다.
일 실시예에서, 상기 제3층간절연층을 형성하는 단계에서, 상기 제3층간절연층은 실리콘나이트라이드(SiNx)층이고, 상기 제3층간절연층은 실란(SiH4) 가스 및 질소(N2) 가스 분위기에서 형성될 수 있다.
일 실시예에서, 상기 제3층간절연층을 형성하는 단계에서, 상기 제3층간절연층은 실리콘옥사이드(SiOx)층이고, 상기 제3층간절연층은 4 kW 내지 8 kW의 증착 파워에서 형성될 수 있다.
일 실시예에서, 상기 제3층간절연층은 10 nm 내지 40 nm의 두께를 가질 수 있다.
일 실시예에서, 상기 제2층간절연층의 수소 농도는 2.0×1022 atoms/cm3 이상이고, 상기 제1게이트전극과 상기 제1반도체패턴이 중첩하는 영역에서, 상기 제1반도체패턴의 계면에서의 수소 농도는 1.0Х103 atoms/sec 이하일 수 있다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 고품질의 이미지를 표시할 수 있는 표시장치 및 그 제조방법을 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 각 부화소들을 개략적으로 나타낸 단면도이다.
도 3은 도 2의 색변환-투과층의 각 광학부들을 나타낸다.
도 4는 본 발명의 일 실시예에 따른 표시장치에 포함된 발광다이오드 및 발광다이오드에 전기적으로 연결된 부화소회로를 도시하는 등가회로도이다.
도 5는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 평면도이다.
도 6은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 단면도이다.
도 7은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 단면도이다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 표시장치의 제조방법의 일부를 순차적으로 도시하는 단면도들이다.
도 9 및 도 10은 본 발명의 실험예 및 비교예에 대하여 이차이온질량분석기(SIMS: Secondary Ion Mass Spectroscopy)을 통해 측정한 수소의 농도를 나타낸 그래프들이다.
도 11은 본 발명의 실험예 및 비교예에 대하여 열탈착분광기(TDS: Thermal Desorption Spectrometer)를 통해 측정한 수소 방출량을 나타낸 그래프이다.
도 12는 본 발명의 실험예 및 비교예에 대하여 열탈착분광기(TDS) 및 이차이온질량분석기(SIMS)를 통해 측정한 수소 방출량 및 수소의 농도를 나타낸 그래프이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시장치(DV)는 표시영역(DA) 및 표시영역(DA) 외측의 비표시영역(NDA)을 포함할 수 있다.
표시장치(DV)는 표시영역(DA)에 평면 상에서 2차원적으로 배열된 복수의 부화소들의 어레이를 통해 이미지를 제공할 수 있다. 복수의 부화소들은 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)를 포함할 수 있다. 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)는 각각 적색, 녹색 및 청색의 빛을 방출할 수 있는 영역으로, 표시장치(DV)는 부화소들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다.
비표시영역(NDA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 부화소회로들에 전기적 신호나 전원을 제공하기 위한 드라이버 또는 전압배선이 배치될 수 있다. 비표시영역(NDA)은 전자소자나 인쇄회로기판이 전기적으로 연결될 수 있는 영역인 패드를 포함할 수 있다.
표시영역(DA)은 다각형의 형상을 가질 수 있다. 예컨대, 표시영역(DA)은 도 1에 도시된 바와 같이 가로의 길이가 세로의 길이보다 큰 직사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 가로의 길이가 세로의 길이보다 작은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수도 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시장치의 각 부화소들을 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 표시장치(DV)는 기판(100) 상의 회로층(200)을 포함할 수 있다. 회로층(200)은 제1 내지 제3부화소회로(PC1, PC2, PC3)을 포함하며, 제1 내지 제3부화소회로(PC1, PC2, PC3) 각각은 발광다이오드층(300)의 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 전기적으로 연결될 수 있다.
제1 내지 제3발광다이오드(LED1, LED2, LED3)는 유기물을 포함하는 유기발광다이오드를 포함할 수 있다. 다른 실시예로, 제1 내지 제3발광다이오드(LED1, LED2, LED3)는 무기물을 포함하는 무기발광다이오드를 포함할 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터 또는 수~수백 나노미터의 폭을 가질 수 있다. 일부 실시예들에서, 제1 내지 제3발광다이오드(LED1, LED2, LED3)는 양자점을 포함하는 발광다이오드일 수 있다. 전술한 바와 같이, 제1 내지 제3발광다이오드(LED1, LED2, LED3)의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
제1 내지 제3발광다이오드(LED1, LED2, LED3)는 동일한 색의 빛을 방출할 수 있다. 예컨대, 제1 내지 제3발광다이오드(LED1, LED2, LED3)은 제1파장대역에 속하는 파장의 빛(예컨대, 청색광 Lb)을 방출할 수 있다. 제1파장대역은 약 450 nm 내지 약 495 nm일 수 있다. 제1 내지 제3발광다이오드(LED1, LED2, LED3)에서 방출된 광(예컨대, 청색광 Lb)은 발광다이오드층(300) 상의 봉지층(400)을 자니 색변환-투과층(500)을 통과할 수 있다.
색변환-투과층(500)은 발광다이오드층(300)에서 방출된 빛(예컨대, 청색광 Lb)의 색을 변환하거나, 변환하지 않고 투과시키는 광학부들을 포함할 수 있다. 예컨대, 색변환-투과층(500)은 발광다이오드층(300)에서 방출된 빛(예, 청색광 Lb)을 다른 색의 빛으로 변환하는 색변환부들, 및 발광다이오드층(300)에서 방출된 빛(예, 청색광 Lb)을 색변환하지 않고 투과시키는 투과부를 포함할 수 있다. 색변환-투과층(500)은 적색 부화소(Pr)와 대응하는 제1색변환부(510), 녹색 부화소(Pg)와 대응하는 제2색변환부(520) 및 청색 부화소(Pb)와 대응하는 투과부(530)을 포함할 수 있다. 제1색변환부(510)는 제1파장대역에 속하는 파장의 빛(예컨대, 청색광 Lb)을 제2파장대역에 속하는 파장의 빛(예컨대, 적색광 Lr)으로 변환할 수 있다. 제2파장대역은 약 630 nm 내지 약 780 nm일 수 있다. 제2색변환부(520)는 제1파장대역에 속하는 파장의 빛(예컨대, 청색광 Lb)을 제3파장대역에 속하는 파장의 빛(예컨대, 녹색광 Lg)으로 변환할 수 있다. 제3파장대역은 약 495nm 내지 약 570nm일 수 있다. 투과부(530)는 제1파장대역에 속하는 파장의 빛(예컨대, 청색광 Lb)을 변환하지 않고 통과시킬 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 색변환-투과층(500)이 변환시키는 발광다이오드층(300)에서 방출된 빛(예, 청색광 Lb)이 속하는 파장대역과, 변환 후의 파장이 속하는 파장대역은 이와 다르게 변형될 수 있다.
컬러층(600)은 색변환-투과층(500) 상에 배치될 수 있다. 컬러층(600)은 서로 다른 색의 제1 내지 제3컬러필터(610, 620, 630)를 포함할 수 있다. 예컨대, 제1컬러필터(610)는 약 630 nm 내지 약 780 nm에 속하는 파장의 광만을 통과시키는 적색의 컬러필터일 수 있다. 제2컬러필터(620)는 약 495 nm 내지 약 570 nm에 속하는 파장의 광만을 통과시키는 녹색의 컬러필터일 수 있다. 제3컬러필터(630)는 약 450 nm 내지 약 495 nm에 속하는 파장의 광만을 통과시키는 청색의 컬러필터일 수 있다.
일 실시예에서, 제1 내지 제3컬러필터(610, 620, 630) 사이에는 필요에 따라 블랙매트릭스가 위치할 수 있다. 다른 일 실시예에서, 제1컬러필터(610)는 녹색 부화소(Pg) 및 청색 부화소(Pb)에 대응하는 개구를 갖고, 제2컬러필터(620)는 적색 부화소(Pr) 및 청색 부화소(Pb)에 대응하는 개구를 갖고, 제3컬러필터(630)는 적색 부화소(Pr) 및 녹색 부화소(Pg)에 대응하는 개구를 가질 수 있다. 적색 부화소(Pr), 녹색 부화소(Pg) 및 청색 부화소(Pb)에 각각 대응하는 개구들 외의 영역에서 제1 내지 제3컬러필터(610, 620, 630)가 중첩된 부분은 블랙매트릭스와 같은 역할을 할 수 있다.
색변환-투과층(500)에서 색변환된 빛 및 투과된 빛은 각각 제1 내지 제3컬러필터(610, 620, 630)를 통과하면서 색순도가 향상될 수 있다. 또한, 컬러층(600)은 외부의 광(예컨대, 표시장치(DV)의 외부에서 표시장치(DV)를 향해 입사하는 빛)이 반사되어 사용자에게 시인되는 것을 방지하거나 최소화할 수 있다.
컬러층(600) 상에는 투광성 기재층(700)을 포함할 수 있다. 투광성 기재층(700)은 글래스 또는 투광성 유기물을 포함할 수 있다. 예컨대, 투광성 기재층(700)은 아크릴 계열의 수지와 같은 투광성 유기물을 포함할 수 있다.
일 실시예로서, 투광성 기재층(700)은 일종의 기판으로서, 투광성 기재층(700) 상에 컬러층(600) 및 색변환-투과층(500)이 형성된 후, 색변환-투과층(500)이 봉지층(400)과 마주보도록 일체화될 수 있다.
다른 실시예로서, 봉지층(400) 상에 색변환-투과층(500) 및 컬러층(600)이 순차적으로 형성된 후 투광성 기재층(700)이 컬러층(600) 상에 직접 도포 및 경화되어 형성될 수 있다. 일부 실시예로서, 투광성 기재층(700) 상에는 다른 광학적 필름, 예컨대 AR(anti-reflection) 필름 등이 배치될 수 있다.
전술한 구조를 갖는 표시장치(DV)는 텔레비전, 광고판, 영화관용 스크린, 모니터, 태블릿 PC, 노트북 등과 같이 동영상 또는 정지영상을 표시할 수 있는 전자 기기를 포함할 수 있다.
도 3은 도 2의 색변환-투과층의 각 광학부들을 나타낸다.
제1색변환부(510)는 입사되는 청색광(Lb)을 적색의 광(Lr)으로 변환할 수 있다. 제1색변환부(510)는 도 3에 도시된 바와 같이, 제1감광성 폴리머(1151), 제1감광성 폴리머(1151)에 분산된 제1양자점(1152)들과 제1산란입자(1153)들을 포함할 수 있다.
제1양자점(1152)들은 청색광(Lb)에 의해 여기되어 청색광의 파장보다 긴 파장을 갖는 적색의 광(Lr)을 등방성으로 방출할 수 있다. 제1감광성 폴리머(1151)는 광 투과성을 갖는 유기 물질일 수 있다.
양자점은 반도체 화합물의 결정을 의미하며, 결정의 크기에 따라 다양한 발광 파장의 광을 방출할 수 있는 임의의 물질을 포함할 수 있다. 이러한 양자점의 직경은 예컨대 대략 1 nm 내지 10 nm일 수 있다.
양자점은 습식 화학 공정, 유기 금속 화학 증착 공정, 분자선 에피택시 공정 또는 이와 유사한 공정 등에 의해 합성될 수 있다. 습식 화학 공정은 유기 용매와 전구체 물질을 혼합한 후 양자점 입자 결정을 성장시키는 방법이다. 습식 화학 공정의 경우 결정이 성장할 때 유기 용매가 자연스럽게 양자점 결정 표면에 배위된 분산제 역할을 하고 결정의 성장을 조절하기 때문에, 유기 금속 화학 증착(MOCVD, Metal Organic Chemical Vapor Deposition)이나 분자선 에피택시(MBE, Molecular Beam Epitaxy) 등의 기상 증착법보다 더 용이하다. 아울러 습식 화학 공정의 경우, 저비용의 공정이면서도 양자점 입자의 성장을 제어할 수 있다.
이러한 양자점은, III-VI족 반도체 화합물, II-VI족 반도체 화합물, III-V족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물, IV족 원소 또는 화합물 또는 이의 임의의 조합을 포함할 수 있다.
III-VI족 반도체 화합물의 예는, GaS, GaSe, Ga2Se3, GaTe, InS, InSe, In2Se3 또는 InTe 등과 같은 이원소 화합물이나, InGaS3 또는 InGaSe3 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
II-VI족 반도체 화합물의 예는 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe 또는 MgS 등과 같은 이원소 화합물이나, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe 또는 MgZnS 등과 같은 삼원소 화합물이나, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe 또는 HgZnSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
III-V족 반도체 화합물의 예는 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs 또는 InSb 등과 같은 이원소 화합물이나, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InAlP, InNAs, InNSb, InPAs, InPSb 또는 GaAlNP 등과 같은 삼원소 화합물이나, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs 또는 InAlPSb 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 한편, III-V족 반도체 화합물은 II족 원소를 더 포함할 수 있다. II족 원소를 더 포함한 III-V족 반도체 화합물의 예는, InZnP, InGaZnP 또는 InAlZnP 등을 포함할 수 있다.
I-III-VI족 반도체 화합물의 예는, AgInS, AgInS2, CuInS, CuInS2, CuGaO2, AgGaO2 또는 AgAlO2 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV-VI족 반도체 화합물의 예는 SnS, SnSe, SnTe, PbS, PbSe 또는 PbTe 등과 같은 이원소 화합물이나, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe 또는 SnPbTe 등과 같은 삼원소 화합물이나, SnPbSSe, SnPbSeTe 또는 SnPbSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV족 원소 또는 화합물은 Si 또는 Ge 등과 같은 단일원소 화합물이나, SiC 또는 SiGe 등과 같은 이원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
이원소 화합물, 삼원소 화합물 및 사원소 화합물과 같은 다원소 화합물에 포함된 각각의 원소는 균일한 농도 또는 불균일한 농도로 입자 내에 존재할 수 있다.
한편, 양자점은 해당 양자점에 포함된 각각의 원소의 농도가 균일한 단일 구조 또는 코어-쉘의 이중 구조를 가질 수 있다. 예컨대, 코어에 포함된 물질과 쉘에 포함된 물질은 서로 상이할 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다. 금속 또는 비금속의 산화물의 예는 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4 또는 NiO 등과 같은 이원소 화합물이나, MgAl2O4, CoFe2O4, NiFe2O4 또는 CoMn2O4 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 반도체 화합물의 예는, 전술한 바와 같은, III-VI족 반도체 화합물, II-VI족 반도체 화합물, III-V족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합을 포함할 수 있다. 예컨대, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb 또는 이의 임의의 조합을 포함할 수 있다.
양자점은 약 45 nm 이하, 구체적으로 약 40 nm 이하, 더욱 구체적으로 약 30 nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되기에, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm) 또는 입방체(cubic)의, 나노 입자, 나노 튜브, 나노와이어, 나노 섬유 또는 나노 판상 입자 등의 형태일 수 있다.
이러한 양자점의 크기를 조절함으로써 에너지 밴드 갭의 조절이 가능하므로, 양자점 발광층에서 다양한 파장대의 빛을 얻을 수 있다. 따라서 서로 다른 크기의 양자점을 사용함으로써, 여러 파장의 빛을 방출하는 발광 소자를 구현할 수 있다. 구체적으로, 양자점의 크기는 적색, 녹색 및/또는 청색광이 방출되도록 선택될 수 있다. 또한, 양자점의 크기는 다양한 색의 빛이 결합되어, 백색광을 방출하도록 구성될 수 있다.
제1산란입자(1153)들은 제1양자점(1152)들에 흡수되지 못한 청색광(Lb)을 산란시켜 더 많은 제1양자점(1152)들이 여기되도록 함으로써, 색변환 효율을 증가시킬 수 있다. 제1산란입자(1153)들은 예를 들어, 금속 산화물 입자 또는 유기 입자일 수 있다. 산란입자용 금속 산화물로는 티타늄산화물(TiO2), 지르코늄산화물(ZrO2), 알루미늄산화물(Al2O3), 인듐산화물(In2O3), 아연산화물(ZnO) 또는 산화 주석(SnO2) 등을 들 수 있고, 산란입자용 유기물로는 아크릴계 수지 또는 우레탄계 수지 등을 들 수 있다. 산란입자는 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 산란입자는 표시 장치의 측면 시인성을 향상시킬 수 있다.
제2색변환부(520)는 입사되는 청색광(Lb)을 녹색의 광(Lg)으로 변환할 수 있다. 제2색변환부(520)는 도 3에 도시된 바와 같이, 제2감광성 폴리머(1161), 제2감광성 폴리머(1161)에 분산된 제2양자점(1162)들과 제2산란입자(1163)들을 포함할 수 있다.
제2양자점(1162)들은 청색광(Lb)에 의해 여기되어 청색광의 파장보다 긴 파장을 갖는 녹색의 광(Lg)을 등방성으로 방출할 수 있다. 제2감광성 폴리머(1161)는 광 투과성을 갖는 유기 물질일 수 있다.
제2산란입자(1163)들은 제2양자점(1162)들에 흡수되지 못한 청색광(Lb)을 산란시켜 더 많은 제2양자점(1162)들이 여기되도록 함으로써, 색변환 효율을 증가시킬 수 있다. 제2양자점(1162)들 및 제2산란입자(1163)들에 대해서는 각각 전술한 제1양자점(1152)들 및 제1산란입자(1153)들에 대한 설명이 적용될 수 있으므로, 제2양자점(1162)들 및 제2산란입자(1163)들에 대한 설명은 생략한다.
일부 실시예로서, 제1양자점(1152) 및 제2양자점(1162)들과 동일한 물질일 수 있다. 이 경우, 제1양자점(1152)들의 크기는 제2양자점(1162)들의 크기 보다 클 수 있다.
투과부(530)는 투과부(530)로 입사하는 청색광(Lb)을 변환하지 않고 청색광(Lb)을 투과할 수 있다. 따라서, 투과부(530)는 양자점들을 갖지 않는다. 투과부(530)는 도 3에 도시된 바와 같이, 제3산란입자(1173)들이 분산된 제3 감광성 폴리머(1171)를 포함할 수 있다. 제3 감광성 폴리머(1171)는, 예를 들어, 실리콘 수지, 에폭시 수지 등의 광 투과성을 갖는 유기 물질일 수 있으며, 제1 및 제2감광성 폴리머(1151, 1161)와 동일한 물질일 수 있다. 제3산란입자(1173)들은 청색광(Lb)을 산란시켜 방출할 수 있으며, 제1 및 제2산란입자(1153, 1163)들과 동일한 물질일 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시장치에 포함된 발광다이오드 및 발광다이오드에 전기적으로 연결된 부화소회로를 도시하는 등가회로도이다. 도 4에 도시된 부화소회로(PC)는 앞서 도 2를 참조하여 설명한 제1 내지 제3부화소회로(PC1, PC2, PC3) 각각에 해당하고, 도 4의 발광다이오드(LED)는 앞서 도 2를 참조하여 설명한 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 해당할 수 있다.
도 4를 참조하면, 발광다이오드(LED)의 제1전극(예, 화소전극)은 부화소회로(PC)에 연결되고, 발광다이오드(LED)의 제2전극(예, 대향전극)은 도 5를 참조하여 후술한 공통전압라인에 전기적으로 연결되어, 공통전압(ELVSS)을 제공받을 수 있다. 발광다이오드(LED)는 부화소회로(PC)로부터 공급되는 전류량에 상응하는 휘도로 발광할 수 있다.
부화소회로(PC)는 데이터신호에 대응하여 발광다이오드(LED)를 흐르는 전류량을 제어할 수 있다. 부화소회로(PC)는 제1트랜지스터(T1), 제2트랜지스터(T2), 제3트랜지스터(T3) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1트랜지스터(T1), 제2트랜지스터(T2) 및 제3트랜지스터(T3) 각각은 산화물계 반도체로 구성된 반도체층을 포함하는 산화물 반도체 트랜지스터일 수 있다. 한편, 산화물계 반도체는 높은 캐리어 이동도(high carrier mobility) 및 낮은 누설전류를 가지므로, 구동 시간이 길더라도 전압 강하가 크지 않다. 즉, 저주파 구동 시에도 전압 강하에 따른 화상의 색상 변화가 크지 않으므로, 저주파 구동이 가능하다.트랜지스터의 타입에 따라 제1전극은 소스전극 및 드레인전극 중 하나일 수 있고, 제2전극은 소스전극 및 드레인전극 중 다른 하나일 수 있다.
제1트랜지스터(T1)의 제1전극은 구동전압(ELVDD)을 공급하는 구동전압선(PL)에 연결되고, 제2전극은 발광다이오드(LED)의 제1전극에 연결될 수 있다. 제1트랜지스터(T1)의 게이트전극은 제1노드(N1)에 연결될 수 있다. 제1트랜지스터(T1)는 제1노드(N1)의 전압에 대응하여 구동전압(ELVDD)으로부터 발광다이오드(LED)를 흐르는 전류량을 제어할 수 있다.
제2트랜지스터(T2)는 스위칭 트랜지스터일 수 있다. 제2트랜지스터(T2)의 제1전극은 데이터라인(DL)에 연결되고, 제2전극은 제1노드(N1)에 연결될 수 있다. 제2트랜지스터(T2)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 제2트랜지스터(T2)는 스캔라인(SL)으로 주사신호가 공급될 때 턴-온되어 데이터라인(DL)과 제1노드(N1)를 전기적으로 연결할 수 있다.
제3트랜지스터(T3)는 초기화 트랜지스터 및/또는 센싱 트랜지스터일 수 있다. 제3트랜지스터(T3)의 제1전극은 제2노드(N2)에 연결될 수 있고, 제2전극은 센싱라인(ISL)에 연결될 수 있다. 제3트랜지스터(T3)의 게이트전극은 제어라인(GCL)에 연결될 수 있다.
스토리지 커패시터(Cst)는 제1노드(N1)와 제2노드(N2) 사이에 연결될 수 있다. 예컨대, 스토리지 커패시터(Cst)의 제1커패시터전극은 제1트랜지스터(T1)의 게이트전극에 연결되고, 스토리지 커패시터(Cst)의 제2커패시터전극은 발광다이오드(LED)의 제1전극에 연결될 수 있다.
도 4에서는 제1트랜지스터(T1), 제2트랜지스터(T2), 및 제3트랜지스터(T3)를 NMOS로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1트랜지스터(T1), 제2트랜지스터(T2), 및 제3트랜지스터(T3) 중 적어도 하나는 PMOS로 형성될 수 있다.
도 4에는 3개의 트랜지스터들이 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 부화소회로(PC)는 4개 또는 그 이상의 트랜지스터들을 포함할 수 있다.
도 5는 본 발명의 일 실시예에 따른 표시장치를 개략적으로 나타낸 평면도이고, 도 6은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 단면도이다. 도 6은 도 5의 표시장치의 A-A'선을 따라 취한 단면에 대응하는 일 부분, 예컨대, 제1트랜지스터(T1) 및 그 주변의 구조를 도시하는 단면도일 수 있다.
도 5 및 도 6을 참조하면, 기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 고분자 수지는 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 또는 이들의 혼합물을 포함할 수 있다. 물론 기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
기판(100) 상에는 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx) 또는 실리콘옥시나이트라이드(SiON)를 포함하는 버퍼층(111)이 위치할 수 있다. 버퍼층(111)은 기판(100)으로부터 금속 원자들이나 불순물 등이 그 상부에 위치하는 반도체층(1200)으로 확산되는 현상을 방지할 수 있다.
기판(100)과 버퍼층(111) 사이에는 하부금속층(1100)이 위치할 수 있다. 하부금속층(1100)은 제1방향(예, y 방향)으로 연장된 제1센싱라인(ISL1), 구동전압선(PL) 및 데이터라인(DL)과, 아일랜드 형상을 갖는 제1커패시터전극(1101)을 포함할 수 있다.
하부금속층(1100)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 하부금속층(1100)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 하부금속층(1100)은 다층구조를 가질 수 있는데, 예컨대 하부금속층(1100)은 Ti/Cu의 2층구조를 가질 수 있으며, 그 층구조와 포함하는 물질은 다양하게 변형될 수 있다.
반도체층(1200)은 버퍼층(111) 상에 위치할 수 있다. 반도체층(1200)은 전술한 것과 같이 산화물계 반도체 물질을 포함할 수 있다. 예컨대 반도체층(1200)은 Zn　산화물, In-Zn　산화물, Ga-In-Zn　산화물　등과 같은 Zn　산화물계 물질을 포함할 수 있다. 또는, 반도체층(1200)은 징크옥사이드(ZnOx: ZnO 또는 ZnO2)에 인듐(In), 갈륨(Ga) 또는 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O) 또는 IGTZO(In-Ga-Sn-Zn-O)를 포함할 수 있다.
반도체층(1200)은 아일랜드 형상의 제1반도체패턴(1201), 제2반도체패턴(1202) 및 제3반도체패턴(1203)을 포함할 수 있다. 도 5에 도시된 바와 같이, 제1반도체패턴(1201)에 대응하여 제1트랜지스터(T1)이 위치하고, 제2반도체패턴(1202)에 대응하여 제2반도체패턴(1202)가 위치하고, 제3반도체패턴(1203)에 대응하여 제3트랜지스터(T3)가 위치할 수 있다. 제1반도체패턴(1201)은 제1트랜지스터(T1)의 게이트전극(GE1)에 중첩하는 채널영역(Act1), 채널영역(Act1)의 양 측에 배치되며 불순물로 도핑되거나 도전화된 도전화영역들을 포함할 수 있다. 도전화영역들 중 어느 하나는 소스영역이고 나머지 하나는 드레인영역에 해당할 수 있다. 마찬가지로, 제2반도체패턴(1202)은 제2트랜지스터(T2)의 게이트전극(GE2)에 중첩하는 채널영역(Act2) 및 도전화영역을 포함하고, 제3반도체패턴(1203)은 제3트랜지스터(T3)의 게이트전극(GE3)에 중첩하는 채널영역(Act3) 및 도전화영역을 포함할 수 있다.
게이트절연막(113)은 반도체층(1200) 상에 위치할 수 있다. 게이트절연막(113)은 게이트절연막(113) 상에 위치하는 게이트층(1300)과 동일한 형상을 갖도록 패터닝될 수 있다. 예컨대, 평면 상에서 게이트절연막(113)은 게이트층(1300)과 동일하게 또는 유사하게 중첩할 수 있다. 게이트절연막(113)과 중첩하는 채널영역(Act1, Act2, Act3)들을 제외하고, 반도체층(1200)의 소스영역 및 드레인영역 등은 도 6에 도시된 바와 같이, 제1층간절연층(115)과 직접 접촉할 수 있다. 게이트절연막(113)은 절연 물질을 포함할 수 있다. 실리콘옥사이드(SiOx), 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiON) 또는 알루미늄옥사이드(Al2O3) 등과 같은 무기절연층을 포함할 수 있다.
게이트층(1300)은 게이트절연막(113) 상에 위치할 수 있다. 게이트절연막(113)은 아일랜드 형상의 제1게이트패턴(1301) 및 제2게이트패턴(1302)과, 제1방향(예, y 방향)으로 연장된 제어라인(GCL) 및 스캔라인(SL)을 포함할 수 있다.
제1게이트패턴(1301)은 제1커패시터전극(1101) 및 제1반도체패턴(1201)의 일부와 중첩하도록 배치될 수 있다. 제1게이트패턴(1301)은 제1반도체패턴(1201)의 일단부를 노출하는 개구부를 가질 수 있으며, 상기 개구부를 통하여, 제1반도체패턴(1201)이 제1연결전극(1401)과 접속할 수 있다.
제1게이트패턴(1301)에서, 제1반도체패턴(1201)이 중첩하는 부분을 제1트랜지스터(T1)의 게이트전극(GE1)으로 정의할 수 있다. 제1트랜지스터(T1)의 게이트전극(GE1)은 상술한 바와 같이 그 하부의 게이트절연막(113)과 동시에 동일한 형상을 갖도록 패터닝하여 형성될 수 있다. 그리고 이러한 제1트랜지스터(T1)의 게이트전극(GE1)과 중첩하는 제1반도체패턴(1201)의 부분이 제1트랜지스터(T1)의 채널영역(Act1)일 수 있다. 제1반도체패턴(1201)에 있어서, 채널영역(Act1)의 일 측과 타 측은 해당 제1트랜지스터(T1)의 제1단자와 제2단자일 수 있다.
제1게이트패턴(1301)은 하부금속층(1100)의 제1커패시터전극(1101)과 스토리지 커패시터(Cst)를 구성할 수 있다. 예컨대, 제1게이트패턴(1301)은 스토리지 커패시터(Cst)의 상부 커패시터전극으로 기능할 수도 있다.
스캔라인(SL)은 제2반도체패턴(1202)의 일부와 중첩하도록 배치될 수 있다. 스캔라인(SL)에서, 제2반도체패턴(1202)이 중첩하는 부분을 제2트랜지스터(T2)의 게이트전극(GE2)으로 정의할 수 있다. 제2트랜지스터(T2)의 게이트전극(GE2)과 중첩하는 제2반도체패턴(1202)의 부분이 제2트랜지스터(T2)의 채널영역(Act2)일 수 있다.
제어라인(GCL)은 제3반도체패턴(1203)의 일부와 중첩하도록 배치될 수 있다. 제어라인(GCL)에서, 제3반도체패턴(1203)이 중첩하는 부분을 제3트랜지스터(T3)의 게이트전극(GE3)으로 정의할 수 있다. 제3트랜지스터(T3)의 게이트전극(GE3)과 중첩하는 제3반도체패턴(1203)의 부분이 제3트랜지스터(T3)의 채널영역(Act3)일 수 있다.
이러한 게이트층(1300)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 게이트층(1300)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 게이트층(1300)은 다층구조를 가질 수 있는데, 예컨대 게이트층(1300) Ti/Cu의 2층구조를 가질 수 있으며, 그 층 구조와 포함하는 물질은 다양하게 변형될 수 있다.
제1층간절연층(115)은 게이트층(1300)을 덮도록 기판(100) 상에 위치할 수 있다. 일 실시예에서, 제1층간절연층(115)은 실리콘옥시나이트라이드(SiON)일 수 있다. 제1층간절연층(115)은 표시장치의 외부로부터 기판(100)의 상면 방향(예, -z 방향)으로 불순물이 침투하는 것을 방지하거나 감소시킬 수 있다.
게이트절연막(113)이 게이트층(1300)의 구성요소들에 대응하도록 패터닝된 경우, 제1층간절연층(115)은 게이트층(1300)과 중첩하지 않는 반도체층(1200)과 직접 접촉할 수 있다. 제1층간절연층(115)을 성막하는 과정에서 반도체층(1200)의 일부 영역에 수소 등이 도핑되어, 배선이나 전극과 동일 및/또는 유사한 역할을 하도록 할 수 있다. 예컨대, 제1층간절연층(115)을 성막하는 과정에, 반도체층(1200)의 노출된 영역에 수소(H) 계열 가스, 불소(F) 계열의 가스, 및/또는 이들의 조합을 이용한 플라즈마 처리 등이 포함될 수 있다. 또한, 제1층간절연층(115)을 성막한 이후에 이루어지는 공정, 예컨대 어닐링하는 공정 등에서 가해지는 열에 의하여 제1층간절연층(115)는 접촉한 반도체층(1200)에 수소 등을 공급할 수 있다. 이 때, 게이트층(1300) 및 게이트절연막(113)으로 덮인 부분의 반도체층(1200)은 도핑되지 않아, 채널영역(Act1, Act2, Act3)들로 기능할 수 있다.
제1층간절연층(115) 상에 연결전극층(1400)이 위치할 수 있다. 연결전극층(1400)은 제1커패시터전극(1101)과 중첩하는 제1연결전극(1401), 제2게이트패턴(1302)과 중첩하는 제2연결전극(1402)과, 제1방향(예, y 방향)으로 연장된 제2센싱라인(ISL2)을 포함할 수 있다.
제2센싱라인(ISL2)은 제1센싱라인(ISL1)과 컨택홀을 통하여 전기적으로 연결되고, 제2센싱라인(ISL2)은 제3반도체패턴(1203)의 일 단부와 컨택홀을 통하여 전기적으로 연결될 수 있다.
제1연결전극(1401)은 제1커패시터전극(1101) 및 제1게이트패턴(1301)과 중첩할 수 있다. 평면 상에서 제1연결전극(1401)은 제1트랜지스터(T1)의 채널영역(Act1)을 완전히 덮을 수 있다. 다시 말해, 제1연결전극(1401)은 제1게이트패턴(1301)의 대부분을 커버하여, 제1연결전극(1401) 상부로부터 불순물이 제1트랜지스터(T1)의 채널영역(Act1)을 향하여 확산되는 것을 방지하거나 감소시킬 수 있다. 제1연결전극(1401)은 제1게이트패턴(1301)과 스토리지 커패시터(Cst)를 구성할 수 있다. 예컨대, 제1게이트패턴(1301)은 하부 커패시터전극으로 기능하고, 제1연결전극(1401)은 스토리지 커패시터(Cst)의 상부 커패시터전극으로 기능할 수 있다.
제1연결전극(1401)은 제1게이트패턴(1301)의 개구부 내에 위치하고, 제1반도체패턴(1201)과 접속하는 제1컨택부(CNT1)를 가질 수 있다. 제1컨택부(CNT1)는 복수 개 구비될 수 있으며, 이와 관련하여 도 5는 제1연결전극(1401)이 3개의 제1컨택부(CNT1)를 구비한 것을 도시한다.
제1컨택부(CNT1)는 제1층간절연층(115)을 관통하는 제1홀(115H)을 통하여, 제1반도체패턴(1201)과 접속할 수 있다. 제1컨택부(CNT1)를 정의하는 제1홀(115H)은 제1트랜지스터(T1)의 게이트전극(GE1)의 단부로부터 제1거리(d1)만큼 이격되어 위치할 수 있다. 이 때, 제1거리(d1)는 약 10 μm 이상일 수 있다. 일부 실시예들에서, 제1거리(d1)는 약 12 μm일 수 있다.
제1연결전극(1401)은 제3반도체패턴(1203)을 향하여 연장된 노드라인(NL)을 가질 수 있다. 제1연결전극(1401)은 노드라인(NL)을 통하여 제3트랜지스터(T3)의 일 측 단자를 제2노드(N2, 도 4 참조)와 전기적으로 연결할 수 있다.
제2연결전극(1402)은 구동전압선(PL) 및 제2게이트패턴(1302)과 중첩할 수 있다. 제2연결전극(1402)은 컨택홀을 통하여 제1반도체패턴(1201)의 일 측에 접속하고, 제1트랜지스터(T1)의 일측 단자에 구동전압(ELVDD)을 공급할 수 있다.
연결전극층(1400)은 금속, 합금, 도전 금속 산화물 또는 투명 도전 물질 등을 포함할 수 있다. 예컨대, 연결전극층(1400)은 은(Ag), 은을 함유하는 합금, 몰리브데늄(Mo), 몰리브데늄을 함유하는 합금, 알루미늄(Al), 알루미늄을 함유하는 합금, 알루미늄 질화물(AlN), 텅스텐(W), 텅스텐 질화물(WN), 구리(Cu), 니켈(Ni), 크롬(Cr), 크롬 질화물(CrN), 티타늄(Ti), 탄탈륨(Ta), 백금(Pt), 스칸듐(Sc), 인듐 주석 산화물(ITO) 또는 인듐 아연 산화물(IZO) 등을 포함할 수 있다. 이러한 연결전극층(1400)은 다층구조를 가질 수 있는데, 예컨대, Ti/Cu/ITO의 3층구조를 가질 수 있다.
제2층간절연층(117)은 연결전극층(1400)을 덮도록 제1층간절연층(115) 상에 위치할 수 있다. 제2층간절연층(117)은 박막 내 수소 농도가 2.0×1022 atoms/cm3 이상인 제1무기절연물질을 포함할 수 있다. 예컨대, 제1무기절연물질은 실리콘나이트라이드(SiNx)일 수 있다.
제2층간절연층(117)은 높은 밀도를 가져, 표시장치의 외부로부터 기판(100) 상면 방향(예, -z 방향)으로 수분과 같은 불순물이 침투하는 것을 방지할 수 있다. 그러나, 제2층간절연층(117)은 비교적 높은 수소 농도를 가져, 제2층간절연층(117)의 수소 이온이 제1반도체패턴(1201)으로 확산될 경우, 제1트랜지스터(T1)의 전기적 특성이 변화되어 표시장치를 통하여 구현되는 이미지에 얼룩이 발생하는 등 표시 품질이 저하되는 문제가 있을 수 있다. 상술한 바와 같이, 제1연결전극(1401)은 제1층간절연층(115)과 제2층간절연층(117) 사이에 위치하여, 제2층간절연층(117)로부터 제1트랜지스터(T1)의 채널영역(Act1)으로 수소가 확산되는 것을 방지하거나 감소할 수 있다. 그러나, 제1연결전극(1401)을 형성하는 물질의 낮은 스텝 커버리지로 인하여, 단차가 큰 제1컨택부(CNT1)에서 크랙(crack)이나 심(seam)과 같은 불순물의 침투 경로가 발생할 수 있다. 본 발명의 실시예들은 상술한 바와 같이 제1컨택부(CNT1)가 제1트랜지스터(T1)의 게이트전극(GE1)의 단부로부터 제1거리(d1)만큼 이격된 구조를 가짐으로써, 제1트랜지스터(T1)의 특성을 향상시킬 수 있으며, 얼룩이 없는 고품질의 이미지를 표시할 수 있다.
제1트랜지스터(T1)의 채널영역(Act1)에서, 게이트절연막(113)과 제1반도체패턴(1201) 사이의 계면에 대하여 이차이온질량분석기(SIMS)를 통해 측정한 수소의 농도(Hydrogen Intensity)는 약 1.0×103 atoms/sec이거나, 그보다 작을 수 있다. 마찬가지로, 제1트랜지스터(T1)의 게이트전극(GE1)과 게이트절연막(113) 사이의 계면에 대하여, 이차이온질량분석기(SIMS)를 통해 측정한 수소의 농도는 약 1.0Х103 atoms/sec이거나, 그보다 작을 수 있다.
도 7은 본 발명의 일 실시예에 따른 표시장치를 개략적으로 도시하는 단면도이다. 도 7은 도 6과 유사하나, 제1층간절연층(115)과 제1연결전극(1401) 사이에 제3층간절연층(116)을 더 구비하는 점에서 차이가 존재한다. 이하, 도 6과 동일하거나 유사한 구성요소에 대한 설명은 생략하고, 차이점을 중심으로 설명한다.
도 7을 참조하면, 제1층간절연층(115)과 제1연결전극(1401) 사이에 제3층간절연층(116)이 위치할 수 있다. 제3층간절연층(116)은 수소 농도가 1.5×1022 atoms/sec 이하이거나, 수소 방출량이 1.0×1016 molecules/cm2 이하인 제2무기절연물질을 포함할 수 있다. 여기서, 수소 농도는 이차이온질량분석기(SIMS)를 이용하여 측정한 것이고, 수소 방출량은 열탈착분광기(TDS)를 이용하여 측정한 것이다.
예컨대, 제2무기절연물질은 수소 농도가 약 5.0×1020 atoms/sec 내지 약 1.0×1021 atoms/sec이거나, 수소 방출량이 5.0×1014 molecules/cm2 내지 1.0×1015 molecules/cm2인 실리콘옥사이드(SiOx)일 수 있다. 또는 제2무기절연물질은 수소 농도가 약 5.0×1021 atoms/sec 내지 약 1.5×1022 atoms/sec이거나, 수소 방출량이 1.0×1015 molecules/cm2 내지 5.0×1016 molecules/cm2인 실리콘나이트라이드(SiNx)일 수 있다. 원자간력현미경(AFM: Atomic Force Microscope)을 이용하여 거칠기를 측정하였을 때, 제3층간절연층(116)의 상면은 약 1 nm 미만의 거칠기를 가질 수 있다.
제3층간절연층(116)의 두께가 증가할수록 반도체층(1200)으로 확산될 수 있는 수소의 함량이 선형적으로 증가할 수 있다. 따라서, 제1트랜지스터(T1)의 동작 특성을 유지하기 위하여, 제3층간절연층(116)의 두께(t1)는 약 10 nm 내지 약 40 nm일 수 있다. 일 실시예에서, 제3층간절연층(116)의 두께(t1)는 약 20 nm일 수 있다.
제1연결전극(1401)의 제1컨택부(CNT1)은 제1층간절연층(115)을 관통하는 제1홀(115H) 및 제3층간절연층(116)을 관통하는 제2홀(116H)을 통하여 반도체층(1200)과 접속할 수 있다. 제1컨택부(CNT1)를 정의하는 제1홀(115H) 및 제2홀(116H)은 제1트랜지스터(T1)의 채널영역(Act1)의 단부로부터 제2거리(d2)만큼 이격되어 위치할 수 있다. 이 때, 제2거리(d2)는 약 7 μm 이상일 수 있다. 일부 실시예들에서, 제2거리(d2)는 약 12 μm일 수 있다.
제2층간절연층(117)은 연결전극층(1400)을 덮도록 제1층간절연층(115) 상에 위치할 수 있다. 제2층간절연층(117)은 박막 내 수소 농도가 2.0×1022 atoms/cm3 이상인 제1무기절연물질을 포함할 수 있다. 예컨대, 제1무기절연물질은 실리콘나이트라이드(SiNx)일 수 있다.
제3층간절연층(116)은 제1층간절연층(115)보다 높은 밀도를 가져, 제1연결전극(1401)의 크랙이나 심 등을 통해 표시장치의 외부, 또는 제2층간절연층(117)으로부터 수소 이온 또는 수분과 같은 불순물이 반도체층(1200)으로 확산되는 것을 방지하거나 감소할 수 있다. 이 때, 제3층간절연층(116)은 수소 농도가 1.5×1022 atoms/sec 이하이거나, 수소 방출량이 1.0×1016 molecules/cm2 이하인 제2무기절연물질을 포함함으로써, 제3층간절연층(116)이 함유한 수소 이온의 확산으로 인한 제1트랜지스터(T1)의 전기적 특성 변화를 방지하거나 감소시킬 수 있다.
도 8a 내지 도 8c는 본 발명의 일 실시예에 따른 표시장치의 제조방법의 일부를 순차적으로 도시하는 단면도들이다.
도 8a 내지 도 8c를 참조하면, 먼저, 도 8a에 도시된 바와 같이, 기판(100) 상에 하부금속층(1100)을 형성하고, 하부금속층(1100) 상에 버퍼층(111)을 형성한다.
구체적으로, 하부금속층(1100)을 형성하는 공정은 기판(100) 상에 제1도전층을 형성하고, 제1도전층을 패터닝하여 제1센싱라인(ISL1), 구동전압선(PL), 데이터라인(DL) 및 제1커패시터전극(1101)을 형성하는 공정을 포함할 수 있다.
기판(100) 전면(全面)에 대하여 버퍼층(111)을 형성한다. 버퍼층(111)은 하부금속층(1100)을 덮을 수 있다.
이어 도 8b에 도시된 바와 같이, 버퍼층(111) 상에 제1반도체패턴(1201) 및 게이트전극(GE1)을 형성한 후, 제1층간절연층(115) 및 제3층간절연층(116)을 순차 형성할 수 있다.
구체적으로, 버퍼층(111) 상에 반도체물질층을 형성하고, 반도체물질층을 제1반도체패턴(1201), 제2반도체패턴(1202) 및 제3반도체패턴(1203)을 포함하는 반도체층(1200)으로 패터닝하는 공정을 포함할 수 있다.
이어서 반도체층(1200)을 덮도록 게이트절연물질층을 형성하고, 게이트절연물질층 상에 제2도전층을 형성할 수 있다. 이어서, 제2도전층을 게이트층(1300)으로 패터닝하고, 게이트절연물질층을 게이트절연막(113)으로 패터닝할 수 있다. 게이트층(1300)은 제1게이트패턴(1301), 제2게이트패턴(1302), 제어라인(GCL) 및 스캔라인(SL)을 포함할 수 있다. 게이트절연물질층과 제2도전층은 동일한 패턴으로 패터닝될 수 있다.
게이트절연물질층과 제2도전층은 서로 다른 식각 방법을 사용하여 패터닝될 수 있다. 예컨대, 제2도전층은 드라이 에칭(Dry Etching) 공정을 이용하여 패터닝되고, 게이트절연물질층은 Ÿ‡ 에칭(Wet Etching) 공정을 이용하여 패터닝될 수 있다. 이러한 경우, 도시된 바와 같이, 게이트층(1300)과 게이트절연막(113)은 중첩하되, 게이트절연막(113)의 일부가 게이트층(1300) 외측으로 노출될 수 있다.
게이트층(1300)을 덮도록 기판(100)의 전면(全面)에 대하여 제1층간절연층(115)을 형성한다. 제1층간절연층(115)은 실리콘옥시나이트라이드(SiON)를 포함하도록 형성될 수 있다. 상술한 바와 같이, 제1층간절연층(115)을 형성하는 공정에서, 게이트층(1300) 및 게이트절연막(113)으로부터 노출된 반도체층(1200)을 불순물로 도핑하거나 도전화할 수 있다.
제1층간절연층(115) 상에 제3층간절연층(116)을 형성한다. 제3층간절연층(116)은 수소 농도가 1.5×1022 atoms/sec 이하이거나, 수소 방출량이 1.0×1016 molecules/cm2 이하인 제2무기절연물질을 포함하도록 형성될 수 있다.
예컨대, 제3층간절연층(116)은 화학기상증착법(CVD: Chemical Vapor Deposition)으로 형성되되, 암모니아(NH3) 가스의 전부 또는 일부를 질소(N2) 가스로 대체하여 저수소 환경에서 성막된 실리콘나이트라이드(SiNx)를 포함할 수 있다. 이 때, 저수소 환경에서 성막된 실리콘나이트라이드(SiNx)의 수소 농도는 약 5.0×1021 atoms/sec 내지 약 1.5×1022 atoms/sec일 수 있다. 또는, 저수소 환경에서 성막된 실리콘나이트라이드(SiNx)의 수소 방출량은 약 1.0×1015 molecules/cm2 내지 약 5.0×1016 molecules/cm2일 수 있다.
또는, 제3층간절연층(116)은 화학기상증착법(CVD)으로 형성되되, 고 증착 에너지 조건에서 성막된 실리콘옥사이드(SiOx)를 포함할 수 있다. 예컨대, 제3층간절연층(116)은 증착 파워(deposition power)가 4 kW 내지 8 kW인 환경에서 성막된 실리콘옥사이드(SiOx)를 포함할 수 있다. 이 때, 고 증착 에너지 조건에서 성막된 실리콘옥사이드(SiOx)의 수소 농도는 약 5.0×1020 atoms/sec 내지 약 1.0×1021 atoms/sec일 수 있다. 또는 고 증착 에너지 조건에서 성막된 실리콘옥사이드(SiO-x)의 수소 방출량은 약 5.0×1014 molecules/cm2 내지 약 1.0×1015 molecules/cm2일 수 있다.
제3층간절연층(116)의 두께(t1)는 약 10nm 내지 약 40 nm로 형성될 수 있다. 일부 실시예들에서, 제3층간절연층(116)의 두께(t1)는 약 20 nm로 형성될 수 있다.
이어서 도 8c에 도시된 바와 같이, 제3층간절연층(116) 상에 연결전극층(1400)을 형성하고, 연결전극층(1400) 상에 제2층간절연층(117)을 순차 형성할 수 있다.
먼저, 제3층간절연층(116)을 관통하는 제2홀(116H)과 제1층간절연층(115)을 관통하는 제1홀(115H)을 형성할 수 있다. 제1홀(115H)과 제2홀(116H)은 서로 중첩하여, 제1층간절연층(115) 및 제3층간절연층(116)으로부터 반도체층(1200)의 상면의 일부를 노출시킬 수 있다.
제3층간절연층(116) 상에 제3도전층을 형성하고, 이어서 제3도전층을 연결전극층(1400)으로 패터닝할 수 있다. 연결전극층(1400)은 제1트랜지스터(T1)와 중첩하고, 제1홀(115H) 및 제2홀(116H)을 통하여 반도체층(1200)과 접속하는 제1연결전극(1401), 제2연결전극(1402) 및 제2센싱라인(ISL2)을 포함할 수 있다.
연결전극층(1400) 상에 제2층간절연층(117)을 형성할 수 있다. 제2층간절연층(117)은 박막 내 수소 농도가 2.0×1022 atoms/cm3 이상인 제1무기절연물질을 포함하도록 형성될 수 있다. 예컨대, 제1무기절연물질은 화학기상증착법으로 형성된 실리콘나이트라이드(SiNx)일 수 있다. 이 때, 제2층간절연층(117)이 포함하는 실리콘나이트라이드(SiNx)의 수소 농도는 약 2.0×1022 atoms/sec 내지 약 3.0×1022 atoms/sec일 수 있다. 또는, 제2층간절연층(117)이 포함하는 실리콘나이트라이드(SiNx)의 수소 방출량은 2.0×1016 molecules/cm2 내지 3.0×1016 molecules/cm2일 수 있다.
이 후, 도시되지 아니하였으나, 제2층간절연층(117) 상에 발광다이오드층(300, 도 2 참조) 및 봉지층(400, 도 2 참조) 등을 순차 형성할 수 있다.
도 9 및 도 10은 본 발명의 실험예 1 및 비교예 1에 대하여 이차이온질량분석기(SIMS: Secondary Ion Mass Spectroscopy)을 통해 측정한 수소의 농도를 나타낸 그래프들이다. 도 9는 도 6에 도시된 표시장치의 B 선을 따라 게이트전극(GE1)과 게이트절연막(113) 사이의 계면에서의 수소 농도를 도시하는 그래프이다. 도 10은 도 6에 도시된 표시장치의 C 선을 따라 게이트절연막(113)과 제1트랜지스터(T1)의 채널영역(Act1) 사이의 계면에서의 수소 농도를 도시하는 그래프이다.
실험예 1(E1)은 도 6에 도시된 바와 같이, 제1트랜지스터(T1)의 게이트전극(GE1) 상에 제1층간절연층(115), 제1연결전극(1401) 및 제2층간절연층(117)이 순차적으로 적층된 구조를 갖는다. 여기서, 게이트절연막(113)은 실리콘옥사이드(SiOx) 박막이고, 제1층간절연층(115)은 대략 30 nm 두께의 실리콘옥시나이트라이드(SiON) 박막이다. 제1트랜지스터(T1)의 게이트전극(GE1)의 단부로부터 제1컨택부(CNT1)는 12 μm만큼 이격되어 위치한다.
비교예 1(R1)은 실험예 1(E1)과 유사한 구조를 가지나, 제1트랜지스터(T1)의 게이트전극(GE1)의 단부로부터 제1컨택부가 7 μm만큼 이격되어 위치한다.
도 9를 참조하면, 게이트전극과 게이트절연막 사이의 계면에서의 수소 농도는 비교예 1(R1)의 B선에 대응하는 영역에서 1.0×103 atoms/sec를 초과하는 반면, 실험예 1(E1)의 B선에 대응하는 영역 전체에서 약 1.0×103 atoms/sec로 비교적 일정한 것을 확인할 수 있었다.
즉, 본 발명의 일 실시예를 따라 제작된 실험예 1(E1)의 경우, 게이트전극과 게이트절연막 사이의 계면으로 수소의 확산이 감소한 것을 확인하였다.
도 10을 참조하면, 채널영역과 게이트절연막 사이의 계면에서의 수소 농도는 비교예 1(R1)의 C선에 대응하는 영역에서 1.0×103 atoms/sec를 초과하며, 12,000 nm 지점으로부터 제1컨택부와 가까운 지점인 15,000 nm 지점까지 약 3 μm의 구간에서 선형적으로 수소 농도가 증가하는 것을 확인할 수 있었다. 즉, 제1컨택부로부터 약 10 μm 구간까지 제1컨택부에 존재하는 크랙 또는 심 등의 불순물 확산 경로를 통한 수소 확산으로 인하여 채널영역과 게이트절연막 사이의 계면에서의 수소 농도가 높아질 수 있다.
반면, 실험예 1(E1)의 c선에 대응하는 영역 전체에서 약 1.0×103 atoms/sec로 비교적 일정한 것을 확인하였다. 즉, 제1컨택부로부터 게이트전극의 단부까지 12 μm의 이격거리를 확보하는 경우, 채널영역과 게이트절연막 사이의 계면으로 수소의 확산이 감소할 수 있다.
도 11은 본 발명의 실험예 2및 비교예 2에 따른 절연막에 대하여 열탈착분광기(TDS: Thermal Desorption Spectrometer)를 통해 측정한 수소 방출량을 나타낸 그래프이다.
도 11의 실험예 2(E2)는 화학기상증착법(CVD)으로 형성되되, 암모니아(NH3) 가스를 사용하지 않고, 질소(N2) 가스로 대체한 저수소 환경에서 성막된 실리콘나이트라이드(SiNx) 단일층이다. 실험예 2(E2)는 실란(SiH4) 가스 1,000 sccm 및 질소(N2) 가스 49,000 sccm의 분위기에서, 4.3 kW의 증착 파워로 성막되었다. 비교예 2(R2)는 암모니아(NH3) 가스를 사용하는 일반적인 환경에서 성막된 실리콘나이트라이드(SiNx) 단일층이다. 비교예 2(R2)는 실란(SiH4) 가스 1,000 sccm, 질소(N2) 가스 49,000 sccm 및 암모니아(NH3) 가스 6,600 sccm의 분위기에서, 4.3 kW의 증착 파워로 성막되었다.
도 11을 참조하면, 비교예 2(R2)의 수소 방출량은 5.42×1015 molecule/cm2이고, 실험예 2(E2)의 수소 방출량은 2.54×1015 molecule/cm2으로, 저수소 환경에서 성막된 실험예 2(E2)의 실리콘나이트라이드(SiNx) 단일층이 절반 이하의 수소를 함유하고 있는 것을 확인하였다.
도 12는 본 발명의 실험예 3 및 비교예 3에 따른 절연막에 대하여 열탈착분광기(TDS) 및 이차이온질량분석기(SIMS)를 통해 측정한 수소 방출량 및 수소의 농도를 나타낸 그래프이다.
도 12의 실험예 3(E3)은 화학기상증착법(CVD)으로 형성되되, 증착 파워가 6 kW인 환경에서 성막된 실리콘옥사이드(SiOx) 단일층이다. 비교예 3(R3)은 증착 파워가 2kW인 일반적인 에너지 조건에서 성막된 실리콘옥사이드(SiOx) 단일층이다.
도 12를 참조하면, 고 증착 에너지 조건에서 성막된 실험예 3(E3)의 수소 방출량은 5.45×1014 molecules/cm2으로, 비교예 3(R3)의 수소 방출량 4.56×1015 molecules/cm2의 11%에 불과한 것을 확인할 수 있다. 마찬가지로, 실험예 3(E3)의 수소 농도는 6.58×1020 atoms/second로, 비교예 3(R3)의 수소 농도 1.05×1021 atoms/second의 62%로 감소한 것을 확인할 수 있다.
본 발명의 실시예들에 따른 제3층간절연층은 상술한 바와 같이, 고밀도를 가지면서도, 낮은 수소 방출량 및 수소 농도를 가지도록 형성될 수 있다. 따라서, 제1연결전극의 크랙 또는 심과 같은 불순물 침투 경로를 통하여 수소 등이 반도체층으로 확산하는 것을 효과적으로 방지하거나 감소시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
100: 기판
1100: 하부금속층
1200: 반도체층
1300: 게이트층
1400: 연결전극층
111: 버퍼층
113: 게이트절연막
115: 제1층간절연층
116: 제3층간절연층
117: 제2층간절연층
200: 회로층
300: 발광다이오드층
400: 봉지층
500: 색변환-투과층
600: 컬러층
700: 투광성 기재층
T1: 제1트랜지스터
T2: 제2트랜지스터
T3: 제3트랜지스터

Claims (20)

  1. 산화물계 반도체를 포함하는 제1반도체패턴 및 상기 제1반도체패턴과 중첩하는 제1게이트전극을 포함하는 제1박막트랜지스터;
    상기 제1반도체패턴 및 상기 제1게이트전극 상에 배치되는 제1층간절연층;
    상기 제1층간절연층 상에 배치되며, 상기 제1층간절연층을 관통하는 제1컨택홀을 통해 상기 제1반도체패턴에 접속하는 제1연결전극;을 포함하고,
    평면 상에서 상기 제1연결전극은 상기 제1게이트전극을 완전히 덮고,
    상기 제1게이트전극의 단부와 상기 제1컨택홀은 제1거리만큼 이격되는, 표시장치.
  2. 제1항에 있어서,
    상기 제1거리는 약 10 ㎛ 이거나 그보다 큰, 표시장치..
  3. 제1항에 있어서,
    상기 제1연결전극 상에 배치되는 제2층간절연층;을 더포함하고,
    상기 제2층간절연층의 수소 농도는 상기 제1층간절연층의 수소 농도보다 높은, 표시장치.
  4. 제3항에 있어서,
    상기 제2층간절연층의 수소 농도는 2.0×1022 atoms/cm3 이상이고,
    상기 제1게이트전극과 상기 제1반도체패턴이 중첩하는 영역에서, 상기 제1반도체패턴의 계면에서의 수소 농도는 1.0Х103 atoms/sec 이하인, 표시장치.
  5. 제3항에 있어서,
    상기 제1층간절연층은 실리콘옥시나이트라이드(SiON)을 포함하고,
    상기 제2층간절연층은 실리콘나이트라이드(SiNx)를 포함하는, 표시장치.
  6. 산화물계 반도체를 포함하는 제1반도체패턴 및 상기 제1반도체패턴과 중첩하는 제1게이트전극을 포함하는 제1박막트랜지스터;
    상기 제1반도체패턴 및 상기 제1게이트전극 상에 배치되는 제1층간절연층;
    상기 제1층간절연층 상에 배치되고, 상기 제1층간절연층보다 높은 밀도를 갖는 제3층간절연층;
    상기 제1층간절연층 및 상기 제3층간절연층을 관통하는 컨택홀을 통해 상기 제1반도체패턴에 접속하는 제1연결전극;을 포함하고,
    평면 상에서 상기 제1연결전극은 상기 제1게이트전극을 완전히 덮는, 표시장치.
  7. 제6항에 있어서,
    상기 제3층간절연층은 5.0×1021 atoms/sec 내지 1.5×1022 atoms/sec의 수소 농도를 갖는 실리콘나이트라이드(SiNx)층인, 표시장치.
  8. 제6항에 있어서,
    상기 제3층간절연층은 1.0×1015 molecules/cm2 내지 5.0×1016 molecules/cm2의 수소 방출량을 갖는 실리콘나이트라이드(SiNx)층인, 표시장치.
  9. 제6항에 있어서,
    상기 제3층간절연층은 5.0×1020 atoms/sec 내지 1.0×1021 atoms/sec의 수소 농도를 갖는 실리콘옥사이드(SiOx)층인, 표시장치.
  10. 제6항에 있어서,
    상기 제3층간절연층은 5.0×1014 molecules/cm2 내지 약 1.0×1015 molecules/cm2의 수소 방출량을 갖는 실리콘옥사이드(SiOx)층인, 표시장치.
  11. 제6항에 있어서,
    상기 제3층간절연층은 10 nm 내지 40 nm의 두께를 갖는, 표시장치.
  12. 기판 상에 하부금속층을 형성하고, 상기 하부금속층을 덮는 버퍼층을 형성하는 단계;
    상기 버퍼층 상에 제1반도체패턴, 제1게이트전극 및 상기 제1게이트전극을 덮는 제1층간절연층을 형성하는 단계;
    상기 제1층간절연층 상에 위치하고, 상기 제1층간절연층을 관통하는 제1컨택홀을 통해 상기 제1반도체패턴에 접속하며, 평면 상에서 상기 제1게이트전극을 완전히 덮도록 제1연결전극을 형성하는 단계; 및
    상기 제1연결전극을 덮는 제2층간절연층을 형성하는 단계;를 포함하는, 표시장치의 제조방법.
  13. 제12항에 있어서,
    상기 제1연결전극을 형성하는 단계에서 상기 제1컨택홀은 상기 제1게이트전극의 단부로부터 제1거리 만큼 이격되어 형성되고,
    상기 제1거리는 약 10 ㎛ 이거나 그보다 큰, 표시장치의 제조방법.
  14. 제12항에 있어서,
    상기 제2층간절연층의 수소 농도는 상기 제1층간절연층의 수소 농도보다 높은, 표시장치의 제조방법.
  15. 제12항에 있어서,
    상기 제1층간절연층은 실리콘옥시나이트라이드(SiON)을 포함하고,
    상기 제2층간절연층은 실리콘나이트라이드(SiNx)를 포함하는, 표시장치의 제조방법.
  16. 제12항에 있어서,
    상기 제1층간절연층을 형성하는 단계와 상기 제1연결전극을 형성하는 단계 사이에 상기 제1층간절연층 상에 위치하는 제3층간절연층을 형성하는 단계;를 더 포함하고,
    상기 제3층간절연층은 1.5×1022 atoms/sec 이하의 수소 농도를 갖거나, 1.0×1016 molecules/cm2 이하의 수소 방출량을 갖는, 표시장치의 제조방법.
  17. 제16항에 있어서,
    상기 제3층간절연층을 형성하는 단계에서,
    상기 제3층간절연층은 실리콘나이트라이드(SiNx)층이고, 상기 제3층간절연층은 실란(SiH4) 가스 및 질소(N2) 가스 분위기에서 형성되는, 표시장치의 제조방법.
  18. 제16항에 있어서,
    상기 제3층간절연층을 형성하는 단계에서,
    상기 제3층간절연층은 실리콘옥사이드(SiOx)층이고, 상기 제3층간절연층은 4 kW 내지 8 kW의 증착 파워에서 형성되는, 표시장치의 제조방법.
  19. 제16항에 있어서,
    상기 제3층간절연층은 10 nm 내지 40 nm의 두께를 갖는, 표시장치의 제조방법.
  20. 제16항에 있어서,
    상기 제2층간절연층의 수소 농도는 2.0×1022 atoms/cm3 이상이고,
    상기 제1게이트전극과 상기 제1반도체패턴이 중첩하는 영역에서, 상기 제1반도체패턴의 계면에서의 수소 농도는 1.0×103 atoms/sec 이하인, 표시장치의 제조방법.
KR1020220074332A 2022-06-17 2022-06-17 표시장치 및 그 제조방법 KR20230174327A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020220074332A KR20230174327A (ko) 2022-06-17 2022-06-17 표시장치 및 그 제조방법
US18/170,204 US20230413617A1 (en) 2022-06-17 2023-02-16 Display apparatus and method of manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220074332A KR20230174327A (ko) 2022-06-17 2022-06-17 표시장치 및 그 제조방법

Publications (1)

Publication Number Publication Date
KR20230174327A true KR20230174327A (ko) 2023-12-28

Family

ID=89168823

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220074332A KR20230174327A (ko) 2022-06-17 2022-06-17 표시장치 및 그 제조방법

Country Status (2)

Country Link
US (1) US20230413617A1 (ko)
KR (1) KR20230174327A (ko)

Also Published As

Publication number Publication date
US20230413617A1 (en) 2023-12-21

Similar Documents

Publication Publication Date Title
US20220238606A1 (en) Display apparatus and method of manufacturing the same
KR20220022011A (ko) 표시 장치 및 그 제조방법
KR20230174327A (ko) 표시장치 및 그 제조방법
KR20210129309A (ko) 표시 장치 및 그 제조 방법
US20240121991A1 (en) Display apparatus
US20230240098A1 (en) Display apparatus
US20240172515A1 (en) Display apparatus
US20230378401A1 (en) Display apparatus
US20230209950A1 (en) Display apparatus
US20240121982A1 (en) Display device
CN220402273U (zh) 显示设备
CN219644494U (zh) 显示装置
US20230200138A1 (en) Display apparatus
KR20230169518A (ko) 표시장치
KR20240077579A (ko) 디스플레이 장치
US20230255079A1 (en) Display apparatus
US20230395763A1 (en) Display apparatus
US20220262864A1 (en) Display apparatus
US20230172004A1 (en) Display apparatus and method of manufacturing the same
US20240016024A1 (en) Display apparatus
KR20240026407A (ko) 디스플레이 장치
KR20230087699A (ko) 디스플레이 장치
KR20230006693A (ko) 디스플레이 장치
KR20230059955A (ko) 디스플레이 장치 및 그 제조방법
KR20240065606A (ko) 발광 표시 장치