KR20240026407A - 디스플레이 장치 - Google Patents

디스플레이 장치 Download PDF

Info

Publication number
KR20240026407A
KR20240026407A KR1020220104276A KR20220104276A KR20240026407A KR 20240026407 A KR20240026407 A KR 20240026407A KR 1020220104276 A KR1020220104276 A KR 1020220104276A KR 20220104276 A KR20220104276 A KR 20220104276A KR 20240026407 A KR20240026407 A KR 20240026407A
Authority
KR
South Korea
Prior art keywords
layer
bank
light
opening
quantum dot
Prior art date
Application number
KR1020220104276A
Other languages
English (en)
Inventor
백동규
김민석
김송이
김수진
이기헌
이명진
이혁진
지호연
최용석
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220104276A priority Critical patent/KR20240026407A/ko
Priority to US18/312,192 priority patent/US20240063347A1/en
Priority to CN202311044288.8A priority patent/CN117594626A/zh
Priority to CN202322228570.3U priority patent/CN220796751U/zh
Publication of KR20240026407A publication Critical patent/KR20240026407A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/505—Wavelength conversion elements characterised by the shape, e.g. plate or foil
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/56—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing sulfur
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/58—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing copper, silver or gold
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/62—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing gallium, indium or thallium
    • C—CHEMISTRY; METALLURGY
    • C09—DYES; PAINTS; POLISHES; NATURAL RESINS; ADHESIVES; COMPOSITIONS NOT OTHERWISE PROVIDED FOR; APPLICATIONS OF MATERIALS NOT OTHERWISE PROVIDED FOR
    • C09K—MATERIALS FOR MISCELLANEOUS APPLICATIONS, NOT PROVIDED FOR ELSEWHERE
    • C09K11/00—Luminescent, e.g. electroluminescent, chemiluminescent materials
    • C09K11/08—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials
    • C09K11/70—Luminescent, e.g. electroluminescent, chemiluminescent materials containing inorganic luminescent materials containing phosphorus
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/54—Encapsulations having a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/52—Encapsulations
    • H01L33/56—Materials, e.g. epoxy or silicone resin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/858—Arrangements for extracting light from the devices comprising refractive means, e.g. lenses
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/331—Nanoparticles used in non-emissive layers, e.g. in packaging layer
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/875—Arrangements for extracting light from the devices
    • H10K59/877—Arrangements for extracting light from the devices comprising scattering means

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Chemical & Material Sciences (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Inorganic Chemistry (AREA)
  • Materials Engineering (AREA)
  • Organic Chemistry (AREA)
  • Optics & Photonics (AREA)

Abstract

본 발명은 제1기판, 상기 제1기판 상에 배치되며, 제1파장대역에 속하는 파장의 광을 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드, 상기 제1발광다이오드 내지 상기 제3발광다이오드를 덮는 봉지층, 상기 봉지층 상에 위치하고, 상기 제1발광다이오드에 대응하는 제1뱅크개구, 상기 제2발광다이오드에 대응하는 제2뱅크개구 및 상기 제3발광다이오드에 대응하는 제3뱅크개구를 갖는 뱅크층, 상기 제1뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키는 제1양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는 제2양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제2양자점층을 덮는 제1유기 캡핑층 및 상기 뱅크층, 상기 제1양자점층 및 상기 제2양자점층을 덮는 무기 캡핑층을 포함하는 디스플레이 장치를 제공한다.

Description

디스플레이 장치{Display apparatus}
본 발명은 디스플레이 장치에 관한 것으로서, 더 상세하게는 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치에 관한 것이다.
일반적으로 디스플레이 장치는 복수개의 화소들을 갖는다. 풀컬러 디스플레이 장치를 위해서 복수개의 화소들은 상이한 색의 광을 방출할 수 있다. 이를 위해 디스플레이 장치의 적어도 일부 화소들은 색변환부를 갖는다. 이에 따라 일부 화소의 발광부에서 생성된 제1색의 광은 대응하는 색변환부를 거치면서 제2색의 광으로 변환되어 외부로 취출된다.
그러나 이러한 종래의 디스플레이 장치에는 색변환부가 디스플레이 제조공정 중 광 및/또는 산소에 노출되는 경우 광 변환 효율이 감소하는 문제점이 존재하였다.
본 발명은 상기와 같은 문제점을 포함하여 여러 문제점들을 해결하기 위한 것으로서, 고품질의 이미지를 디스플레이 할 수 있는 디스플레이 장치를 제공하는 것을 목적으로 한다. 그러나 이러한 과제는 예시적인 것으로, 이에 의해 본 발명의 범위가 한정되는 것은 아니다.
본 발명의 일 관점에 따르면, 제1기판, 상기 제1기판 상에 배치되며, 제1파장대역에 속하는 파장의 광을 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드, 상기 제1발광다이오드 내지 상기 제3발광다이오드를 덮는 봉지층, 상기 봉지층 상에 위치하고, 상기 제1발광다이오드에 대응하는 제1뱅크개구, 상기 제2발광다이오드에 대응하는 제2뱅크개구 및 상기 제3발광다이오드에 대응하는 제3뱅크개구를 갖는 뱅크층, 상기 제1뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키는 제1양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는 제2양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제2양자점층을 덮는 제1유기 캡핑층 및 상기 뱅크층, 상기 제1양자점층 및 상기 제1유기 캡핑층을 덮는 무기 캡핑층을 포함하는 디스플레이 장치가 제공된다.
일 실시예에서, 상기 뱅크층은 상기 봉지층 상에 위치하고, 친액성 표면을 갖는 제1뱅크층 및 상기 제1뱅크층 상에 위치하고, 발액성 표면을 갖는 제2뱅크층;을 포함할 수 있다.
일 실시예에서, 상기 제1유기 캡핑층의 상면과 상기 제2뱅크개구의 측벽이 만나는 고정점은 상기 제1뱅크층과 상기 제2뱅크층 사이의 경계면과 상기 제2뱅크개구의 측벽이 만나는 점과 일치하거나 인접할 수 있다.
일 실시예에서, 상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 작은 오목한 형상을 가질 수 있다.
일 실시예에서, 상기 제1유기 캡핑층은 중심부의 두께와 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께가 같을 수 있다.
일 실시예에서, 상기 제1유기 캡핑층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 가질 수 있다.
일 실시예에서, 상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 갖고, 상기 제1유기 캡핑층은 중심부의 두께와 주변부의 두께가 같을 수 있다.
일 실시예에서, 상기 제1유기 캡핑층의 두께는 0.1 ㎛ 내지 3 ㎛일 수있다.
일 실시예에서, 상기 제2양자점층은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다.
일 실시예에서, 상기 제1파장대역은 450 nm 내지 495 nm이고, 상기 제3파장대역은 495 nm 내지 570 nm일 수 있다.
일 실시예에서, 디스플레이 장치는 상기 제1뱅크개구 내에 위치하고, 상기 제1양자점층을 덮는 제2유기 캡핑층을 더 포함할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 제1발광다이오드 내지 상기 제3발광다이오드가 사이에 위치하도록 상기 제1기판의 상부에 위치하는 제2기판 및 상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며, 상기 제1기판에 수직인 방향에서 바라볼 때 상기 제1발광다이오드와 중첩하는 제1필터개구, 상기 제2발광다이오드와 중첩하는 제2필터개구 및 상기 제3발광다이오드와 중첩하는 제3필터개구를 갖는 컬러필터층을 더 포함할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 컬러필터층의 상기 제1기판 방향의 하면에 접하는 저굴절률층을 더 포함할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 무기 캡핑층과 상기 저굴절률층 사이에 개재되는 충진재를 더 포함할 수 있다.
본 발명의 다른 일 관점에 따르면 제2기판, 제2기판 상에 위치하며, 제1필터개구, 제2필터개구 및 제3필터개구를 갖는 컬러필터층, 상기 컬러필터층 상에 위치하는 저굴절률층 및 상기 저굴절률층 상에 위치하고, 상기 제1필터개구에 대응하는 제1뱅크개구, 상기 제2필터개구에 대응하는 제2뱅크개구 및 상기 제3필터개구에 대응하는 제3뱅크개구를 갖는 뱅크층, 상기 제1뱅크개구 내에 위치하고, 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키는 제1양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는 제2양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제2양자점층을 덮는 제1유기 캡핑층 및 상기 뱅크층, 상기 제1양자점층 및 상기 제1유기 캡핑층을 덮는 무기 캡핑층을 포함하는 디스플레이 장치가 제공된다.
일 실시예에서, 상기 뱅크층은 상기 저굴절률층 상에 위치하고, 친액성 표면을 갖는 제1뱅크층 및 상기 제1뱅크층 상에 위치하고, 발액성 표면을 갖는 제2뱅크층을 포함할 수 있다.
일 실시예에서, 상기 제1유기 캡핑층의 상면과 상기 제2뱅크개구의 측벽이 만나는 고정점은 상기 제1뱅크층과 상기 제2뱅크층 사이의 경계면과 상기 제2뱅크개구의 측벽이 만나는 점과 일치하거나 인접할 수 있다.
일 실시예에서, 상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 작은 오목한 형상을 가질 수 있다.
일 실시예에서 상기 제1유기 캡핑층은 중심부의 두께와 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께가 같을 수 있다.
일 실시예에서, 상기 제1유기 캡핑층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 가질 수 있다.
일 실시예에서, 상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 갖고, 상기 제1유기 캡핑층은 중심부의 두께와 주변부의 두께가 같을 수 있다.
일 실시예에서, 디스플레이 장치는 상기 제1뱅크개구 내에 위치하고, 상기 제1양자점층을 덮는 제2유기 캡핑층을 더 포함할 수 있다.
일 실시예에서, 상기 제2양자점층은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다.
일 실시예에서, 디스플레이 장치는, 상기 뱅크층이 사이에 위치하도록 상기 제2기판의 하부에 위치하는 제1기판, 상기 제1기판 상에 배치되며, 제1파장대역에 속하는 파장의 광을 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드, 및 상기 제1발광다이오드 내지 상기 제3발광다이오드를 덮는 봉지층을 더 포함할 수 있다.
일 실시예에서, 디스플레이 장치는 상기 봉지층과 상기 무기 캡핑층 사이에 개재되는 충진재를 더 포함할 수 있다.
본 발명의 또 다른 일 관점에 따르면, 상기 제1기판 상에 배치되며, 제1파장대역에 속하는 파장의 광을 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드, 상기 제1발광다이오드 내지 상기 제3발광다이오드를 덮는 봉지층, 상기 봉지층 상에 위치하고, 상기 제1발광다이오드에 대응하는 제1뱅크개구, 상기 제2발광다이오드에 대응하는 제2뱅크개구 및 상기 제3발광다이오드에 대응하는 제3뱅크개구를 갖는 뱅크층, 상기 제1뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키는 제1양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는 제2양자점층, 상기 제2뱅크개구 내에 위치하고, 상기 제2양자점층을 덮는 제1유기 캡핑층, 상기 뱅크층, 상기 제1양자점층 및 상기 제1유기 캡핑층을 덮는 무기 캡핑층, 상기 무기 캡핑층 상에 위치하고 상기 제1뱅크개구, 상기 제2뱅크개구 및 상기 제3뱅크개구를 매립하는 유기 저굴절률층, 상기 유기 저굴절률층 상에 위치하는 무기 보호층, 및 상기 무기 보호층과 직접 접촉하고, 상기 제1기판에 수직인 방향에서 바라볼 때 상기 제1발광다이오드와 중첩하는 제1필터개구, 상기 제2발광다이오드와 중첩하는 제2필터개구 및 상기 제3발광다이오드와 중첩하는 제3필터개구를 갖는 컬러필터층을 포함하는 디스플레이 장치가 제공된다.
전술한 것 외의 다른 측면, 특징, 이점이 이하의 도면, 특허청구범위 및 발명의 상세한 설명으로부터 명확해질 것이다.
상기한 바와 같이 이루어진 본 발명의 일 실시예에 따르면, 고품질의 이미지를 디스플레이할 수 있는 디스플레이 장치를 구현할 수 있다. 물론 이러한 효과에 의해 본 발명의 범위가 한정되는 것은 아니다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 각 부화소들을 개략적으로 나타낸 단면도이다.
도 3은 도 2의 색변환-투광층을 개략적으로 나타내는 도면이다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함된 발광다이오드 및 발광다이오드에 전기적으로 연결된 부화소회로를 나타낸 등가회로도이다.
도 5는 도 1의 디스플레이 장치의 Ⅰ-Ⅰ'선을 따라 취한 단면을 개략적으로 도시하는 단면도이다.
도 6은 도 5에 도시된 디스플레이 장치의 Ⅱ 영역을 확대한 단면을 개략적으로 도시하는 단면도이다.
도 7a 및 7b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들이다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 일부 단계를 순차적으로 도시하는 단면도들이다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
도 11은 도 10에 도시된 디스플레이 장치의 Ⅲ 영역을 확대한 단면을 개략적으로 도시하는 단면도이다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들이다.
도 13a 내지 도 13f는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 일부 단계를 순차적으로 도시하는 단면도들이다.
도 14는 본 발명의 일 실시예에 따른 디스플레이 장치의 양자점층의 두께에 따른 광 흡수 효율 및 광 변환 효율 상승률을 도시하는 그래프이다.
도 15는 본 발명의 일 실시예 및 비교예에 따른 디스플레이 장치의 광 노출 시간에 따른 광 변환 효율을 도시하는 그래프이다.
도 16은 본 발명의 일 실시예 및 비교예들에 따른 디스플레이 장치의 광 노출 시간에 따른 광 변환 효율을 도시하는 그래프이다.
도 17은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면부호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
본 명세서에서 제1, 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
본 명세서에서 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
본 명세서에서 포함하다 또는 가지다 등의 용어는 명세서상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
본 명세서에서 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
본 명세서에서 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우, 또는/및 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우, 및/또는 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우를 나타낸다.
본 명세서에서 "A 및/또는 B"은 A이거나, B이거나, A와 B인 경우를 나타낸다. 그리고, "A 및 B 중 적어도 하나"는 A이거나, B이거나, A와 B인 경우를 나타낸다.
본 명세서에서 x축, y축 및 z축은 직교 좌표계 상의 세 축으로 한정되지 않고, 이를 포함하는 넓은 의미로 해석될 수 있다. 예를 들어, x축, y축 및 z축은 서로 직교할 수도 있지만, 서로 직교하지 않는 서로 다른 방향을 지칭할 수도 있다.
본 명세서에서 어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수도 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
도 1은 본 발명의 일 실시예에 따른 디스플레이 장치를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 디스플레이 장치(1)는 표시영역(DA) 및 표시영역(DA)에 외측의 비표시영역(NDA)을 포함할 수 있다. 디스플레이 장치(1)는 표시영역(DA)에 x-y평면 상에서 2차원적으로 배열된 복수의 부화소들의 어레이를 통해 이미지를 제공할 수 있다. 복수의 부화소들은 제1부화소, 제2부화소, 및 제3부화소를 포함하며, 이하에서는 설명의 편의상 제1부화소가 적색 부화소(Pr)이고, 제2부화소가 녹색 부화소(Pg)이며, 및 제3부화소가 청색 부화소(Pb)인 경우로 설명한다.
적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb)는 각각 적색, 녹색, 및 청색의 빛을 방출할 수 있는 영역으로, 디스플레이 장치(1)는 부화소들에서 방출되는 빛을 이용하여 이미지를 제공할 수 있다.
적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb) 각각은 디스플레이 장치(1)의 상면에 수직인 방향(z축 방향)에서 바라볼 시 다각형 형상을 가질 수 있다. 도 1에서는 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb) 각각이 디스플레이 장치(1)의 상면에 수직인 방향(z축 방향)에서 바라볼 시 사각형 형상을 갖는 것으로 도시하고 있다. 하지만 본 발명이 이에 한정되는 것은 아니다. 예컨대 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb) 각각은 디스플레이 장치(1)의 상면에 수직인 방향(z축 방향)에서 바라볼 시 원형 형상 또는 타원형 형상을 가질 수도 있다. 참고로 디스플레이 장치(1)의 상면에 수직인 방향(z축 방향)에서 바라볼 시 적색 부화소(Pr), 녹색 부화소(Pg), 및 청색 부화소(Pb) 각각의 형상은, 후술하는 것과 같은 제1컬러필터층(810), 제2컬러필터층(820) 및/또는 제3컬러필터층(830)에 의해 정의될 수 있다. 이에 대해서는 후술한다.
비표시영역(NDA)은 이미지를 제공하지 않는 영역으로서, 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 부화소회로들에 전기적 신호나 전원을 제공하기 위한 드라이버 또는 메인전압라인이 배치될 수 있다. 비표시영역(NDA)에는 전자소자나 인쇄회로기판이 전기적으로 연결될 수 있는 영역인 패드가 포함할 수 있다.
표시영역(DA)은 도 1에 도시된 바와 같이 사각형을 포함한 다각형의 형상을 가질 수 있다. 예컨대, 표시영역(DA)은 가로의 길이가 세로의 길이 보다 큰 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이 보다 작은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같이 다양한 형상을 가질 수 있다.
도 2는 본 발명의 일 실시예에 따른 디스플레이 장치의 각 부화소들을 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 디스플레이 장치(1)는 제1기판(100) 상의 회로층(200)을 포함할 수 있다. 회로층(200)은 제1 내지 제3부화소회로(PC1, PC2, PC3)을 포함하며, 제1 내지 제3부화소회로(PC1, PC2, PC3) 각각은 발광다이오드층(300)의 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 전기적으로 연결될 수 있다.
제1 내지 제3발광다이오드(LED1, LED2, LED3)는 유기물을 포함하는 유기 발광다이오드일 수 있다. 다른 실시예로, 제1 내지 제3발광다이오드(LED1, LED2, LED3)는 무기물을 포함하는 무기 발광다이오드일 수 있다. 무기발광다이오드는 무기물 반도체 기반의 재료들을 포함하는 PN 접합 다이오드를 포함할 수 있다. PN 접합 다이오드에 순방향으로 전압을 인가하면 정공과 전자가 주입되고, 그 정공과 전자의 재결합으로 생기는 에너지를 빛 에너지로 변환시켜 소정의 색상의 빛을 방출할 수 있다. 전술한 무기발광다이오드는 수~수백 마이크로미터 또는 수~수백 나노미터의 폭을 가질 수 있다. 일부 실시예에서, 제1 내지 제3발광다이오드(LED1, LED2, LED3)는 양자점을 포함하는 발광다이오드일 수 있다. 전술한 바와 같이, 제1 내지 제3발광다이오드(LED1, LED2, LED3)의 발광층은 유기물을 포함하거나, 무기물을 포함하거나, 양자점을 포함하거나, 유기물과 양자점을 포함하거나, 무기물과 양자점을 포함할 수 있다.
제1 내지 제3발광다이오드(LED1, LED2, LED3)는 동일한 색의 빛을 방출할 수 있다. 예컨대, 제1 내지 제3발광다이오드(LED1, LED2, LED3)에서 방출된 광(예컨대, 청색광 Lb)은 발광다이오드층(300) 상의 봉지층(400)을 지나 색변환-투광층(600)을 통과할 수 있다.
색변환-투광층(600)은 발광다이오드층(300)에서 방출된 빛(예, 청색광 Lb)의 색을 변환하거나 변환하지 않고 투과시키는 광학부들을 포함할 수 있다. 예컨대, 색변환-투광층(600)은 발광다이오드층(300)에서 방출된 빛(예, 청색광 Lb)을 다른 색의 빛으로 변환하는 색변환부들, 및 발광다이오드층(300)에서 방출된 빛(예, 청색광 Lb)을 색변환하지 않고 투과시키는 투과부를 포함할 수 있다. 색변환-투광층(600)은 적색의 부화소(Pr)와 대응하는 제1양자점층(610), 녹색의 부화소(Pg)와 대응하는 제2양자점층(620), 및 청색의 부화소(Pb)에 대응하는 투광층(630)을 포함할 수 있다. 제1양자점층(610)는 청색광(Lb)을 적색의 광(Lr)으로 변환하고, 제2양자점층(620)는 청색광(Lb)을 녹색의 광(Lg)로 변환할 수 있다. 투광층(630)는 청색광(Lb)을 변환하지 않고 통과시킬 수 있다.
발광다이오드층(300)에서 방출되는 청색광(Lb)은 제1파장대역에 속하는 파장의 광일 수 있다. 제1파장대역은 예컨대 약 450 nm 내지 약 495 nm일 수 있다. 청색광(Lb)이 제1양자점층(610)에 의하여 변환된 적색의 광(Lr)은 제2파장대역에 속하는 파장의 광일 수 있다. 제2파장대역은 예컨대 약 625nm 내지 약 780 nm일 수 있다. 제2양자점층(620)에 의하여 변환된 녹색의 광(Lg)은 제3파장대역에 속하는 파장의 광일 수 있다. 제3파장대역은 예컨대 약 495 nm 내지 570 nm일 수 있다. 물론 본 발명이 이에 한정되는 것은 아니며, 발광다이오드층(300)에서 방출되는 광의 파장이 속하는 파장대역과 변환 후의 광의 파장이 속하는 파장대역은 이와 달리 변경될 수 있다.
컬러필터층(800)은 색변환-투광층(600) 상에 배치될 수 있다. 컬러필터층(800)은 서로 다른 색의 제1 내지 제3컬러필터층(810, 820, 830)를 포함할 수 있다. 예컨대, 제1컬러필터층(810)는 적색의 컬러필터이고, 제2컬러필터층(820)는 녹색의 컬러필터이며, 및 제3컬러필터층(830)는 청색의 컬러필터일 수 있다.
색변환-투광층(600)에서 색변환된 빛 및 투과된 빛은 각각 제1 내지 제3컬러필터(810, 820, 830)를 통과하면서 색순도가 향상될 수 있다. 또한, 컬러필터층(800)은 외부의 광(예컨대, 디스플레이 장치(1)의 외부에서 디스플레이 장치(1)를 향해 입사하는 빛)이 반사되어 사용자에게 시인되는 것을 방지하거나 최소화할 수 있다.
컬러필터층(800) 상에는 투광성 기재층을 포함할 수 있다. 일 실시예로서, 투광성 기재층은 제2기판(900)으로서, 제2기판(900) 상에 컬러필터층(800) 및 색변환-투광층(600)이 형성된 후, 색변환-투광층(600)이 봉지층(400)과 마주보도록 일체화될 수 있다. 다른 실시예로서, 봉지층(400) 상에 색변환-투광층(600)이 형성되고, 제2기판(900) 상에 컬러필터층(800)이 형성된 후, 컬러필터층(800)이 색변환-투광층(600)과 마주보도록 일체화될 수 있다.
제2기판(900)은 글래스 또는 투광성 유기물을 포함할 수 있다. 예컨대, 제2기판(900)은 아크릴 계열의 수지와 같은 투광성 유기물을 포함할 수 있다. 일부 실시예로서, 제2기판(900) 상에는 다른 광학적 필름, 예컨대 AR(anti-reflection) 필름 등이 배치될 수 있다.
전술한 구조를 갖는 디스플레이 장치(1)는 텔레비전, 광고판, 영화관용 스크린, 모니터, 태블릿 PC, 노트북 등과 같이 동영상 또는 정지영상을 표시할 수 있는 전자 기기를 포함할 수 있다.
도 3은 도 2의 색변환-투광층의 각 광학부들을 나타낸다.
도 3을 참조하면, 제1양자점층(610)은 입사되는 청색광(Lb)을 적색의 광(Lr)으로 변환할 수 있다. 제1양자점층(610)은 도 3에 도시된 바와 같이, 제1감광성 폴리머(1151), 제1감광성 폴리머(1151)에 분산된 제1양자점(1152)들과 제1산란입자(1153)들을 포함할 수 있다.
제1양자점(1152)들은 청색광(Lb)에 의해 여기되어 청색광의 파장보다 긴 파장을 갖는 적색의 광(Lr)을 등방성으로 방출할 수 있다. 제1감광성 폴리머(1151)는 광 투과성을 갖는 유기 물질일 수 있다. 제1산란입자(1153)들은 제1양자점(1152)들에 흡수되지 못한 청색광(Lb)을 산란시켜 더 많은 제1양자점(1152)들이 여기되도록 함으로써, 색변환 효율을 증가시킬 수 있다. 또한, 제1산란입자(1153)들은 입사되는 광의 파장을 실질적으로 변환시키지 않으면서 입사각과 무관하게 여러 방향으로 광을 산란시킬 수 있다. 이를 통해 제1산란입자(1153)들은 디스플레이 장치의 측면 시인성을 향상시킬 수 있다. 제1산란입자(1153)들은 예를 들어, 산화 티타늄(TiO2)이나 금속 입자 등일 수 있다. 제1양자점(1152)들은 II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합에서 선택될 수 있다.
II-VI족 반도체 화합물의 예는 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe 또는 MgS 등과 같은 이원소 화합물이나, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe 또는 MgZnS 등과 같은 삼원소 화합물이나, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe 또는 HgZnSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
III-V족 반도체 화합물의 예는 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs 또는 InSb 등과 같은 이원소 화합물이나, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InAlP, InNAs, InNSb, InPAs, InPSb 또는 GaAlNP 등과 같은 삼원소 화합물이나, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs 또는 InAlPSb 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 한편, III-V족 반도체 화합물은 II족 원소를 더 포함할 수 있다. II족 원소를 더 포함한 III-V족 반도체 화합물의 예는, InZnP, InGaZnP 또는 InAlZnP 등을 포함할 수 있다.
III-VI족 반도체 화합물의 예는, GaS, GaSe, Ga2Se3, GaTe, InS, In2S3, InSe, In2Se3 또는 InTe 등과 같은 이원소 화합물이나, AgInS, AgInS2, CuInS, CuInS2, InGaS3 또는 InGaSe3 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
I-III-VI족 반도체 화합물의 예는, AgInS, AgInS2, CuInS, CuInS2, CuGaO2, AgGaO2 또는 AgAlO2 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV-VI족 반도체 화합물의 예는 SnS, SnSe, SnTe, PbS, PbSe 또는 PbTe 등과 같은 이원소 화합물이나, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe 또는 SnPbTe 등과 같은 삼원소 화합물이나, SnPbSSe, SnPbSeTe 또는 SnPbSTe 등과 같은 사원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
IV족 원소 또는 화합물은 Si 또는 Ge 등과 같은 단일원소 화합물이나, SiC 또는 SiGe 등과 같은 이원소 화합물이나, 이의 임의의 조합을 포함할 수 있다.
이원소 화합물, 삼원소 화합물 및 사원소 화합물과 같은 다원소 화합물에 포함된 각각의 원소는 균일한 농도 또는 불균일한 농도로 입자 내에 존재할 수 있다.
한편, 양자점은 해당 양자점에 포함된 각각의 원소의 농도가 균일한 단일 구조 또는 코어-쉘의 이중 구조를 가질 수 있다. 예컨대, 코어에 포함된 물질과 쉘에 포함된 물질은 서로 상이할 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다. 금속 또는 비금속의 산화물의 예는 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4 또는 NiO 등과 같은 이원소 화합물이나, MgAl2O4, CoFe2O4, NiFe2O4 또는 CoMn2O4 등과 같은 삼원소 화합물이나, 이의 임의의 조합을 포함할 수 있다. 반도체 화합물의 예는, 전술한 바와 같은, II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합을 포함할 수 있다. 예컨대, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb 또는 이의 임의의 조합을 포함할 수 있다.
양자점은 약 45nm 이하, 구체적으로 약 40nm 이하, 더욱 구체적으로 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되기에, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm) 또는 입방체(cubic)의, 나노 입자, 나노 튜브, 나노와이어, 나노 섬유 또는 나노 판상 입자 등의 형태일 수 있다.
이러한 양자점의 크기를 조절함으로써 에너지 밴드 갭의 조절이 가능하므로, 양자점 발광층에서 다양한 파장대의 빛을 얻을 수 있다. 따라서 서로 다른 크기의 양자점을 사용함으로써, 여러 파장의 빛을 방출하는 발광 소자를 구현할 수 있다. 구체적으로, 양자점의 크기는 적색, 녹색 및/또는 청색광이 방출되도록 선택될 수 있다. 또한, 양자점의 크기는 다양한 색의 빛이 결합되어, 백색광을 방출하도록 구성될 수 있다.
제2양자점층(620)는 입사되는 청색광(Lb)을 녹색의 광(Lg)으로 변환할 수 있다. 제2양자점층(620)는 도 3에 도시된 바와 같이, 제2감광성 폴리머(1161), 제2감광성 폴리머(1161)에 분산된 제2양자점(1162)들과 제2산란입자(1163)들을 포함할 수 있다.
제2양자점(1162)들은 청색광(Lb)에 의해 여기되어 청색광의 파장보다 긴 파장을 갖는 녹색의 광(Lg)을 등방성으로 방출할 수 있다. 제2감광성 폴리머(1161)는 광 투과성을 갖는 유기 물질일 수 있다.
제2산란입자(1163)들은 제2양자점(1162)들에 흡수되지 못한 청색광(Lb)을 산란시켜 더 많은 제2양자점(1162)들이 여기되도록 함으로써, 색변환 효율을 증가시킬 수 있다. 제2산란입자(1163)들은, 예를 들어, 산화 티타늄(TiO2)이나 금속 입자 등일 수 있다. 제2양자점(1162)들은 III-V족 화합물, III -VI족 화합물, II -VI족 화합물, I-III-VI족 화합물 및 이들의 조합에서 선택될 수 있다. 일 실시예에서, 제2양자점(1162)들은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다. 이 경우, 제2양자점(1162)들은 양자점의 일반적인 크기보다 비교적 큰 크기에서 양자 제한 효과가 일어나므로, 청색광(Lb)을 흡수하지 못하는 양자화 구간을 감소시켜 높은 광 변환 효율을 가질 수 있다.
일부 실시예로서, 제1양자점(1152) 및 제2양자점(1162)들과 동일한 물질일 수 있다. 이 경우, 제1양자점(1152)들의 크기는 제2양자점(1162)들의 크기 보다 클 수 있다.
투광층(630)는 투광층(630)로 입사하는 청색광(Lb)을 변환하지 않고 청색광(Lb)을 투과할 수 있다. 투광층(630)는 도 3에 도시된 바와 같이, 제3산란입자(1173)들이 분산된 제3 감광성 폴리머(1171)를 포함할 수 있다. 제3 감광성 폴리머(1171)는, 예를 들어, 실리콘 수지, 에폭시 수지 등의 광 투과성을 갖는 유기 물질일 수 있으며, 제1 및 제2감광성 폴리머(1151, 1161)와 동일한 물질일 수 있다. 제3산란입자(1173)들은 청색광(Lb)을 산란시켜 방출할 수 있으며, 제1 및 제2산란입자(1153, 1163)들과 동일한 물질일 수 있다.
도 4는 본 발명의 일 실시예에 따른 디스플레이 장치에 포함된 발광다이오드 및 발광다이오드에 전기적으로 연결된 부화소회로를 나타낸 등가회로도이다. 도 4에 도시된 부화소회로(PC)는 앞서 도 2를 참조하여 설명한 제1 내지 제3부화소회로(PC1, PC2, PC3) 각각에 해당하고, 도 4의 발광다이오드(LED)는 앞서 도 2를 참조하여 설명한 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 해당할 수 있다.
도 4를 참조하면, 발광다이오드, 예컨대 발광다이오드(LED)의 화소전극(예, 애노드)은 부화소회로(PC)에 연결되고, 발광다이오드(LED)의 대향전극(예, 캐소드)은 도 5를 참조하여 후술할 메인공통전압라인에 전기적으로 연결되어 공통전압(ELVSS)을 제공받을 수 있다. 발광다이오드(LED)는 부화소회로(PC)로부터 공급되는 전류량에 상응하는 휘도로 발광할 수 있다.
부화소회로(PC)는 데이터신호에 대응하여 구동전압(ELVDD)으로부터 발광다이오드(LED)를 경유하여 공통전압(ELVSS)으로 흐르는 전류량을 제어할 수 있다. 부화소회로(PC)는 제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3) 및 스토리지 커패시터(Cst)를 포함할 수 있다.
제1트랜지스터(M1), 제2트랜지스터(M2), 제3트랜지스터(M3) 각각은, 산화물 반도체로 구성된 반도체층을 포함하는 산화물 반도체 트랜지스터거나, 폴리 실리콘으로 구성된 반도체층을 포함하는 실리콘 반도체 트랜지스터일 수 있다. 트랜지스터의 타입에 따라 트랜지스터의 제1전극은 소스전극 및 드레인전극 중 하나일 수 있고, 트랜지스터의 제2전극은 소스전극 및 드레인전극 중 다른 하나일 수 있다.
제1트랜지스터(M1)의 제1전극은 구동전압(ELVDD)을 공급하는 구동전압선(PL)에 연결되고, 제2전극은 발광다이오드(LED)의 화소전극에 연결될 수 있다. 제1트랜지스터(M1)의 게이트전극은 제1노드(N1)에 연결될 수 있다. 제1트랜지스터(M1)는 제1노드(N1)의 전압에 대응하여 구동전압(ELVDD)으로부터 발광다이오드(LED)를 흐르는 전류량을 제어할 수 있다.
제2트랜지스터(M2)는 스위칭 트랜지스터일 수 있다. 제2트랜지스터(M2)의 제1전극은 데이터라인(DL)에 연결되고, 제2전극은 제1노드(N1)에 연결될 수 있다. 제2트랜지스터(M2)의 게이트전극은 스캔라인(SL)에 연결될 수 있다. 제2트랜지스터(M2)는 스캔라인(SL)으로 주사신호가 공급될 때 턴-온되어 데이터라인(DL)과 제1노드(N1)를 전기적으로 연결할 수 있다.
제3트랜지스터(M3)는 초기화 트랜지스터 및/또는 센싱 트랜지스터일 수 있다. 제3트랜지스터(M3)의 제1전극은 제2노드(N2)에 연결될 수 있고, 제2전극은 센싱라인(SEL)에 연결될 수 있다. 제3트랜지스터(M3)의 게이트전극은 제어라인(CL)에 연결될 수 있다.
스토리지 커패시터(Cst)는 제1노드(N1)와 제2노드(N2) 사이에 연결될 수 있다. 예컨대, 스토리지 커패시터(Cst)의 제1커패시터전극은 제1트랜지스터(M1)의 게이트전극에 연결되고, 스토리지 커패시터(Cst)의 제2커패시터전극은 발광다이오드(LED)의 화소전극에 연결될 수 있다.
도 4에서는 제1트랜지스터(M1), 제2트랜지스터(M2), 및 제3트랜지스터(M3)를 NMOS로 도시하였지만, 본 발명이 이에 한정되지는 않는다. 예를 들어, 제1트랜지스터(M1), 제2트랜지스터(M2), 및 제3트랜지스터(M3) 중 적어도 하나는 PMOS로 형성될 수 있다.
또한, 도 4에는 3개의 트랜지스터들이 도시되어 있으나, 본 발명은 이에 한정되지 않는다. 부화소회로(PC)는 4개 또는 그 이상의 트랜지스터들을 포함할 수 있다.
도 5는 도 1의 디스플레이 장치의 Ⅰ-Ⅰ'선을 따라 취한 단면을 개략적으로 도시하는 단면도이고, 도 6은 도 5에 도시된 디스플레이 장치의 Ⅱ 영역을 확대한 단면을 개략적으로 도시하는 단면도이다.
도 5를 참조하면, 기판(100) 상에 회로층(200)이 배치되고, 회로층(200) 상에 제1 내지 제3발광다이오드(LED1, LED2, LED3)를 포함하는 발광다이오드층(300)이 배치되며, 발광다이오드층(300)은 봉지층(400)으로 밀봉될 수 있다. 봉지층(400) 상에는 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 각각 대응하는 제1 내지 제3뱅크개구(501, 502, 503)을 갖는 뱅크층(500)이 배치되고, 제1 내지 제3뱅크개구(501, 502, 503) 내에 제1양자점층(610), 제2양자점층(620) 및 투광층(630)을 포함하는 색변환-투광층(600)이 배치될 수 있다. 색변환-투광층(600) 상에 제2기판(900)이 위치할 수 있다. 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면 상에 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 각각 대응하는 제1 내지 제3필터개구(801, 802, 803)을 갖는 컬러필터층(800)이 배치될 수 있다. 컬러필터층(800)과 제1양자점층(610), 제2양자점층(620) 및 투광층(630) 사이에 저굴절률층(700)이 배치될 수 있다.
제1기판(100)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 제1기판(100)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 물론 제1기판(100)은 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 (실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의) 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있는 등, 다양한 변형이 가능하다.
제1기판(100) 상에는 버퍼층(201)이 배치될 수 있다. 버퍼층(201)은 제1기판(100)으로부터 박막트랜지스터(TFT)의 반도체층(Act)으로 불순물이 침투하는 것을 방지할 수 있다. 버퍼층(201)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.
버퍼층(201) 상에 제1 내지 제3부화소회로(PC1, PC2, PC3)를 포함하는 회로층(200)이 배치될 수 있다. 제1 내지 제3부화소회로(PC1, PC2, PC3) 각각은 박막트랜지스터(TFT) 및 커패시터(Cap)를 포함할 수 있다. 도 5에 도시된 박막트랜지스터(TFT) 및 커패시터(Cap)는 각각 도 4에 도시된 제1트랜지스터(M1) 및 스토리지 커패시터(Cst)에 대응할 수 있다.
박막트랜지스터(TFT)의 반도체층(Act)은 버퍼층(201) 상에 배치될 수 있다. 반도체층(Act)은 산화물 반도체를 포함할 수 있다. 산화물 반도체는 IGZO(Indium Gallium Zinc Oxide), ZTO(Zinc Tin Oxide), IZO(Indium Zinc Oxide) 등을 포함할 수 있다. 다른 실시예로, 반도체층(Act)은 폴리 실리콘을 포함하거나, 비정질(amorphous) 실리콘을 포함하거나, 유기 반도체 등을 포함할 수 있다. 반도체층(Act)은 게이트전극(GE)에 중첩하는 채널영역, 채널영역의 양측에 배치되며 불순물로 도핑되거나 도전화된 도전화영역들을 포함할 수 있다. 도전화영역들 중 어느 하나는 소스영역이고 나머지 하나는 드레인영역에 해당할 수 있다.
게이트전극(GE)은 다양한 도전성 물질을 포함하며, 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 이 경우 게이트전극(GE)은 Mo/Al/Mo의 층상구조를 가질 수 있다. 또는 게이트전극(GE)은 TiNx층, Al층 및/또는 Ti층을 포함할 수도 있다.
소스전극(SE) 및 드레인전극(DE) 역시 다양한 도전성 물질을 포함하며, 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층, Al층 및/또는 Cu층을 포함할 수 있다. 이 경우 소스전극(SE)과 드레인전극(DE)은 Ti/Al/Ti의 층상구조를 가질 수 있다.
박막트랜지스터(TFT)가 소스전극(SE)과 드레인전극(DE)을 모두 구비하는 것으로 도시하고 있으나, 본 발명이 이에 한정되는 것은 아니다. 예컨대 박막트랜지스터(TFT)의 반도체층(Act)의 소스영역이 다른 박막트랜지스터의 반도체층의 드레인영역과 일체(一體)일 수 있으며, 이 경우 박막트랜지스터(TFT)는 소스전극(SE)을 갖지 않을 수 있다. 한편, 소스전극(SE) 및/또는 드레인전극(DE)은 배선의 일부일 수도 있다.
반도체층(Act)과 게이트전극(GE)과의 절연성을 확보하기 위해, 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 게이트절연층(203)이 반도체층(Act)과 게이트전극(GE) 사이에 개재될 수 있다. 아울러 게이트전극(GE)의 상부에는 실리콘옥사이드, 실리콘나이트라이드 및/또는 실리콘옥시나이트라이드 등의 무기물을 포함하는 층간절연막(205)이 배치될 수 있으며, 소스전극(SE) 및 드레인전극(DE)은 그러한 층간절연막(205) 상에 배치될 수 있다. 이와 같이 무기물을 포함하는 절연막은 CVD(chemical vapor deposition) 또는 ALD(atomic layer deposition)를 통해 형성될 수 있다. 이는 후술하는 실시예들 및 그 변형예들에 있어서도 마찬가지이다.
커패시터(Cap)는 제1커패시터전극(Cap1) 및 제2커패시터전극(Cap2)을 포함할 수 있다. 제1커패시터전극(Cap1)은 게이트절연층(203) 상에 위치하고, 제2커패시터전극(Cap2)은 층간절연막(205) 상에 위치할 수 있다.
제1커패시터전극(Cap1)은 은 다양한 도전성 물질을 포함하며, 다양한 층상구조를 가질 수 있는데, 예컨대 Mo층과 Al층을 포함할 수 있다. 이 경우 제1커패시터전극(Cap1)은 Mo/Al/Mo의 층상구조를 가질 수 있다. 또는 제1커패시터전극(Cap1)은 TiNx층, Al층 및/또는 Ti층을 포함할 수도 있다.
제2커패시터전극(Cap2) 역시 다양한 도전성 물질을 포함하며, 다양한 층상구조를 가질 수 있는데, 예컨대 Ti층, Al층 및/또는 Cu층을 포함할 수 있다. 이 경우 제2커패시터전극(Cap2)은 Ti/Al/Ti의 층상구조를 가질 수 있다.
평탄화층(207)은 박막트랜지스터(TFT) 및 커패시터(Cap) 상에 형성될 수 있다. 평탄화층(207)은 대략 평탄한 상면을 가져, 제1 내지 제3화소전극(311, 312, 313) 등이 평탄한 면 상에 위치하도록 할 수 있다. 평탄화층(207)은 아크릴, BCB(Benzocyclobutene), 폴리이미드(polyimide) 및/또는 HMDSO(Hexamethyldisiloxane) 등의 유기절연물을 포함할 수 있다. 도 5에서는 평탄화층(207)이 단층으로 도시되어 있으나, 다층일 수도 있는 등 다양한 변형이 가능하다.
평탄화층(207) 상에는 제1화소전극(311), 대향전극(330) 및 제1화소전극(311)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 갖는 제1발광다이오드(LED1)가 위치할 수 있다. 제1화소전극(311)은 도 5에 도시된 바와 같이 평탄화층(207) 등에 형성된 컨택홀을 통하여 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 컨택하여, 제1부화소회로(PC1)과 전기적으로 연결될 수 있다. 제1화소전극(311)은 ITO, In2O3 또는 IZO 등의 투광성인 도전성 산화물로 형성된 투광성 도전층과, Al 또는 Ag 등과 같은 금속으로 형성된 반사층을 포함할 수 있다. 예컨대 제1화소전극(311)은 ITO/Ag/ITO의 3층 구조를 가질 수 있다.
제2발광다이오드(LED2)는 제2화소전극(312), 대향전극(330) 및 제2화소전극(312)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 가질 수 있다. 마찬가지로, 제3발광다이오드(LED3)는 제3화소전극(313), 대향전극(330) 및 제3화소전극(313)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 가질 수 있다. 제2화소전극(312)은 평탄화층(207) 등에 형성된 컨택홀을 통하여 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 컨택하여, 제2부화소회로(PC2)와 전기적으로 연결될 수 있다. 제3화소전극(313)은 평탄화층(207) 등에 형성된 컨택홀을 통하여 박막트랜지스터(TFT)의 소스전극(SE) 및 드레인전극(DE) 중 어느 하나와 컨택하여, 제3부화소회로(PC3)와 전기적으로 연결될 수 있다. 제2화소전극(312) 및 제3화소전극(313)에는 전술한 제1화소전극(311)에 대한 설명이 적용될 수 있다.
상술한 것과 같이, 발광층을 포함하는 중간층(320)은 제1발광다이오드(LED1)의 제1화소전극(311) 뿐만 아니라 제2발광다이오드(LED2)의 제2화소전극(312) 및 제3발광다이오드(LED3)의 제3화소전극(313) 상에도 위치할 수 있다. 이러한 중간층(320)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)에 걸쳐 일체(一體)인 형상을 가질 수 있다. 물론 필요에 따라 중간층(320)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 상에 패터닝되어 위치할 수도 있다. 중간층(320)은 발광층 외에도 필요에 따라 정공주입층, 정공수송층 및/또는 전자수송층 등도 포함할 수 있는데, 이러한 중간층(320)이 포함하는 층들도 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)에 걸쳐 일체인 형상을 가질 수 있다. 물론 중간층(320)이 포함하는 층들 중 일부는 필요에 따라 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)에 대응하여 패터닝되어 위치할 수도 있다. 중간층(320)이 포함하는 발광층은 제1파장대역에 속하는 파장의 광을 방출할 수 있다. 제1파장대역은 예컨대 약 450 nm 내지 약 495 nm일 수 있으며, 제1 내지 제3발광다이오드(LED1, LED2, LED3)이 방출하는 광은 청색광(Lb)일 수 있다.
물론 중간층(320)은 하나의 발광층을 포함하는 것이 아니라 복수개의 발광층들을 포함할 수도 있다. 예컨대 중간층(320)은 제1발광층과 제2발광층이 적층되고, 제1발광층과 제2발광층 사이에 전하생성층 등이 개재된 구조를 가질 수도 있다. 이 경우 제1발광층과 전하생성층 사이 및 제2발광층과 전하생성층 사이 각각에는 정공수송층 또는 전자수송층 등이 개재될 수도 있다.
중간층(320) 상의 대향전극(330) 역시 제1화소전극(311) 내지 제3화소전극(313)에 걸쳐 일체인 형상을 가질 수 있다. 대향전극(330)은 ITO, In2O3 또는 IZO으로 형성된 투광성 도전층을 포함할 수 있고, 또한 Al, Li, Mg, Yb 또는 Ag 등과 같은 금속을 포함하는 반투과막을 포함할 수도 있다. 예컨대 대향전극(330)은 MgAg, AgYb, Yb/MgAg 또는 Li/MgAg를 포함하는 반투과막일 수 있다.
평탄화층(207) 상부에는 화소정의막(PDL)이 배치될 수 있다. 이 화소정의막(PDL)은 제1 내지 제3화소전극(311, 312, 3131) 각각에 대응하는 화소개구들을 갖는다. 즉, 화소정의막(PDL)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 각각의 가장자리를 덮으며, 제1화소전극(311)의 중앙부를 노출시키는 제1화소개구(OP1), 제2화소전극(312)의 중앙부를 노출시키는 제2화소개구(OP2) 및 제3화소전극(313)의 중앙부를 노출시키는 제3화소개구(OP3)를 갖는다. 도 5에 도시된 것과 같이, 화소정의막(PDL)은 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313) 각각의 가장자리와 대향전극(330)과의 거리를 증가시킴으로써, 제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 이와 같은 화소정의막(PDL)은 예컨대 폴리이미드 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물을 포함할 수 있다.
제1화소전극(311), 제2화소전극(312) 및 제3화소전극(313)과, 발광층을 포함하는 중간층(320)과, 대향전극(330)을 포함하는 유기발광소자들은 수분이나 산소 등에 의해 쉽게 열화될 수 있다. 따라서 유기발광소자들을 외부로부터의 수분이나 산소 등으로부터 보호하기 위해, 디스플레이 장치는 유기발광소자들을 덮는 봉지층(400)을 구비할 수 있다.
봉지층(400)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 예컨대, 봉지층(400)은 제1무기봉지층(410) 및 제2무기봉지층(430)과 이들 사이의 유기봉지층(420)을 포함할 수 있다.
제1무기봉지층(410) 및 제2무기봉지층(430)은 실리콘옥사이드(SiO2), 실리콘나이트라이드(SiNx), 실리콘옥시나이트라이드(SiOxNy), 알루미늄옥사이드(Al2O3), 티타늄옥사이드(TiO2), 탄탈옥사이드(Ta2O5), 하프늄옥사이드(HfO2) 또는 징크옥사이드(ZnO2)과 같은 하나 이상의 무기 절연물을 포함할 수 있으며, 화학 기상 증착법(CVD) 등에 의해 형성될 수 있다. 유기봉지층(420)은 폴리머(polymer)계열의 소재를 포함할 수 있다. 폴리머 계열의 소재로는 실리콘계 수지, 아크릴계 수지(예컨대, 폴리메틸메타크릴레이트, 폴리아크릴산 등), 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다.
화학 기상 증착법에 의해 형성되는 제1무기봉지층(410)은 대략 균일한 두께를 가짐에 따라, 도 5에 도시된 것과 같이 그 상면이 평탄하지 않다. 하지만 유기봉지층(420)은 그 상면이 대략 평탄한 형상을 가지며, 이에 따라 유기봉지층(420) 상의 제2무기봉지층(430) 역시 그 상면이 대략 평탄한 형상을 가질 수 있다.
봉지층(400) 상에 제1 내지 제3뱅크개구(501, 502, 503)을 갖는 뱅크층(500)이 배치될 수 있다. 뱅크층(500)의 제1 내지 제3뱅크개구(501, 502, 503)는 각각 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 대응할 수 있다. 구체적으로, 뱅크층(500)의 제1뱅크개구(501)은 제1화소전극(311)을 노출시키는 화소정의막(PDL)의 제1화소개구(OP1)에 대응하고, 제2뱅크개구(502)는 제2화소전극(312)을 노출시키는 화소정의막(PDL)의 제2화소개구(OP2)에 대응하고, 제3뱅크개구(503)는 제3화소전극(313)을 노출시키는 화소정의막(PDL)의 제3화소개구(OP3)에 대응할 수 있다.
즉, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 뱅크층(500)의 제1뱅크개구(501)는 제1화소전극(311)을 노출시키는 화소정의막(PDL)의 제1화소개구(OP1)와 중첩하고, 제2뱅크개구(502)는 제2화소전극(312)을 노출시키는 화소정의막(PDL)의 제2화소개구(OP2)와 중첩하고, 제3뱅크개구(503)는 제3화소전극(313)을 노출시키는 화소정의막(PDL)의 제3화소개구(OP3)와 중첩할 수 있다. 이처럼 뱅크층(500)의 제1뱅크개구(501)는 제1화소전극(311)에 대응하고, 뱅크층(500)의 제2뱅크개구(502)는 제2화소전극(312)에 대응하며, 뱅크층(500)의 제3뱅크개구(503)는 제3화소전극(313)에 대응한다.
일 실시예에서, 뱅크층(500)의 제1뱅크개구(501)의 면적은 화소정의막(PDL)의 제1화소개구(OP1)보다 넓고, 제2뱅크개구(502)의 면적은 제2화소개구(OP2)의 면적보다 넓고, 제3뱅크개구(503)의 면적은 제3화소개구(OP3)의 면적보다 넓을 수 있다. 이를 통해, 화소정의막(PDL)의 제1화소개구(OP1) 상에서 발생된 광이 뱅크층(500)의 제1뱅크개구(501) 내로 충분히 입사하도록 하고, 화소정의막(PDL)의 제2화소개구(OP2) 상에서 발생된 광이 뱅크층(500)의 제2뱅크개구(502) 내로 충분히 입사하도록 하고, 화소정의막(PDL)의 제3화소개구(OP3) 상에서 발생된 광이 뱅크층(500)의 제3뱅크개구(503) 내로 충분히 입사하도록 할 수 있다.
뱅크층(500)은 다양한 물질로 형성될 수 있는데, 예컨대 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane) 등과 같은 유기물로 형성될 수 있다. 필요에 따라서는 뱅크층(500)은 포토리지스트 물질을 포함할 수도 있는데, 이를 통해 노광 및 현상 등의 과정을 거쳐 용이하게 뱅크층(500)을 형성할 수 있다. 뱅크층(500)이 제1기판(100) 상에서 노광 및 현상 등의 과정을 거쳐 형성되기에, 제1기판(100)을 기준으로 뱅크층(500)이 역테이퍼 형상을 갖는 것으로 나타날 수 있다. 즉 뱅크층(500)의 제1기판(100) 방향의 면의 면적이 제2기판(900) 방향의 면의 면적보다 작을 수 있다.
일 실시예에서, 도 5에 도시된 바와 같이, 뱅크층(500)은 표면이 친액성을 갖는 제1뱅크층(510)과 표면이 발액성을 갖는 제2뱅크층(520)을 포함할 수 있다. 예컨대, 친액성의 물질을 포함하는 제1뱅크층(510)이 봉지층(400) 상에 위치하고, 발액성의 물질을 포함하는 제2뱅크층(520)이 제1뱅크층(510) 상에 위치할 수 있다. 또는, 제1뱅크층(510) 및 제2뱅크층(520)은 동일한 물질을 포함하고, CF4 플라즈마 처리 등을 이용하여 제2뱅크층(520)의 표면에만 발액성을 부여한 것일 수 있다.
제1발광다이오드(LED1)에서 생성된 청색광(Lb)은 제1뱅크개구(501) 내에 위치하는 제1양자점층(610)에 의하여 적색의 광(Lr)으로 변환되어 외부로 방출될 수 있다. 이러한 제1양자점층(610)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제1화소전극(311)과 중첩할 수 있다. 제1양자점층(610)은 광 투과성을 갖는 감광성 폴리머, 양자점 및 산란입자들을 포함할 수 있다.
상술한 바와 같이, 제1양자점층(610)의 양자점은 II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합에서 선택되는 물질을 포함할 수 있다. 이러한 양자점의 직경은 예컨대 대략 1 nm 내지 10 nm일 수 있다.
제2발광다이오드(LED2)에서 생성된 청색광(Lb)은 제2뱅크개구(502) 내에 위치하는 제2양자점층(620)에 의하여 녹색의 광(Lg)으로 변환되어 외부로 방출될 수 있다. 이러한 제2양자점층(620)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제2화소전극(312)과 중첩할 수 있다. 제2양자점층(620)은 광 투과성을 갖는 감광성 폴리머, 양자점 및 산란입자들을 포함할 수 있다.
상술한 바와 같이, 제2양자점층(620)의 양자점은 III-V족 화합물, III -VI족 화합물, II -VI족 화합물, I-III-VI족 화합물 및 이들의 조합에서 선택되는 물질을 포함할 수 있다. 일 실시예에서, 제2양자점층(620)은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다.
제2뱅크개구(502) 내의 제2양자점층(620) 상에는 제1유기 캡핑층(640)이 위치할 수 있다. 제1유기 캡핑층(640)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제2화소전극(312)과 중첩할 수 있다.
제1유기 캡핑층(640)은 감광성 폴리머일 수 있다. 예컨대, 제1유기 캡핑층(640)을 형성하기 위한 모노머는 감광성 아크릴계 수지일 수 있다. 일 실시예로, 제1유기 캡핑층(640)을 형성하기 위한 모노머는 헥사메틸렌 디아크릴레이트(hexamethylene diacrylate), 테트라에틸렌 글리콜 디아크릴레이트(tetraethylene glycol diacrylate), 디프로필렌 글리콜 디아크릴레이트(dipropylene glycol diacrylate), 트리프로필렌 글리콜 디아크릴레이트(tripropylene glycol diacrylate), 또는 이의 임의의 조합을 포함할 수 있다.
도 6에 도시된 바와 같이, 제2양자점층(620)은 중심부의 두께(t1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(t2)보다 작은 오목한 형상을 가질 수 있다. 이 때, 제1유기 캡핑층(640)은 제2양자점층(620)의 상면(620us)에서 일정한 두께(ct)를 가질 수 있다. 예컨대, 제1유기 캡핑층(640)의 상면(640us)은 제2양자점층(620)의 상면(620us)과 동일하거나 유사한 형상을 가질 수 있다.
일 실시예에서, 제1유기 캡핑층(640)의 상면(640us)이 제2뱅크개구(502)의 측벽과 만나는 고정점(PP)은 제1뱅크층(510)과 제2뱅크층(520)의 경계면이 제2뱅크개구(502)의 측벽과 만나는 점과 일치하거나 인접할 수 있다. 즉, 제1유기 캡핑층(640)의 고정점(PP)은 제2뱅크개구(502)의 측벽의 표면이 친액성에서 발액성으로 변화하는 점과 일치하거나 인접하여 위치할 수 있다. 제1뱅크층(510)의 표면은 친액성을 가지며, 제2양자점층(620)의 상면(620us)과 표면 에너지가 같거나 유사하기 때문에, 제1유기 캡핑층(640)은 제2양자점층(620)의 상면(620us)에 일정한 두께(ct)를 갖도록 고르게 분포할 수 있다. 일 실시예에서, 제1유기 캡핑층(640)의 두께(ct)는 약 0.1 ㎛ 내지 약 3 ㎛일 수 있다.
제1유기 캡핑층(640)은 후술하는 무기 캡핑층(PVL)이 형성되기 이전에 제2양자점층(620)이 광 및/또는 산소에 노출되어 광 변환 효율이 감소하는 것을 방지하거나 감소시킬 수 있다. 예컨대, InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함하는 양자점은 쉘의 구조로 인하여 광 및/또는 산소에 노출되는 경우 급격하게 광 변환 효율이 감소할 수 있다. 따라서, 본 발명의 실시예에 따른 디스플레이 장치는 제1유기 캡핑층(640)이 제2양자점층(620)의 광 변환 효율이 감소하는 것을 방지하거나 감소시켜 고품질의 이미지를 디스플레이 할 수 있다.
제3발광다이오드(LED3)에서 생성된 청색광(Lb)은 파장이 변환되지 않고 외부로 방출될 수 있다. 일 실시예에서, 제3화소전극(313)과 중첩하는 뱅크층(500)의 제3뱅크개구(503) 내에는 투광층(630)이 위치할 수 있다. 이러한 투광층(630)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제3화소전극(313)과 중첩할 수 있다. 투광층(630)은 광 투과성을 갖는 감광성 폴리머 및 산란입자들을 포함할 수 있다.
제1양자점층(610), 제1유기 캡핑층(640) 및 투광층(630)을 덮도록 뱅크층(500) 상에 무기 캡핑층(PVL)이 위치할 수 있다. 무기 캡핑층(PVL)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.
컬러필터층(800)은 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치할 수 있다. 본 명세서에서 A가 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치한다는 것은 A가 제2기판(900) 상에 형성된 뒤, 제1기판(100)과 제2기판(900) 사이에 위치하도록 제2기판(900)이 플립되어 접합되었음을 의미할 수 있다. 컬러필터층(800)은 제1 내지 제3필터개구(801, 802, 803)을 갖는다. 컬러필터층(800)의 제1 내지 제3필터개구(801, 802, 803) 각각은 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 대응할 수 있다.
컬러필터층(800)은 약 625 nm 내지 약 780 nm에 속하는 파장의 광만을 통과시키는 제1컬러필터층(810), 약 495 nm 내지 약 570 nm에 속하는 파장의 광만을 통과시키는 제2컬러필터층(820) 및 약 450 nm 내지 약 495 nm에 속하는 파장의 광만을 통과시키는 제3컬러필터층(830)을 포함할 수 있다.
제1컬러필터층(810)은 제2화소전극(312) 및 제3화소전극(313)에 대응하는 개구를 가질 수 있다. 제2컬러필터층(820)은 제1화소전극(311) 및 제3화소전극(313)에 대응하는 개구를 가질 수 있다. 제3컬러필터층(830)은 제1화소전극(311) 및 제2화소전극(312)에 대응하는 개구를 가질 수 있다. 예컨대, 제1양자점층(610) 상부에는 제2컬러필터층(820)의 개구와 제3컬러필터층(830)의 개구가 중첩되어 정의된 제1필터개구(801)가 위치하고, 제1컬러필터층(810)은 이러한 제1필터개구(801)를 채울 수 있다. 제2양자점층(620) 상부에는 제1컬러필터층(810)의 개구와 제3컬러필터층(830)의 개구가 중첩되어 정의된 제2필터개구(802)가 위치하고, 제2컬러필터층(820)은 이러한 제2필터개구(802)를 채울 수 있다. 투광층(630) 상부에는 제1컬러필터층(810)의 개구와 제2컬러필터층(820)의 개구가 중첩되어 정의된 제3필터개구(803)가 위치하고, 제3컬러필터층(830)은 이러한 제3필터개구(803)를 채울 수 있다.
제1 내지 제3필터개구(801, 802, 803) 사이의 영역에서 제1컬러필터층(810), 제2컬러필터층(820) 및 제3컬러필터층(830) 중 두 개 이상의 층이 중첩할 수 있다. 제1컬러필터층(810), 제2컬러필터층(820) 및 제3컬러필터층(830) 중 두 개 이상의 층이 중첩된 부분을 블랙매트릭스와 같은 역할을 할 수 있다. 따라서, 제1기판(100)에 수직한 방향에서 바라볼 때, 적색 부화소(Pr)의 형상과 크기는 제1필터개구(801)에 의하여 정의될 수 있다. 마찬가지로, 녹색 부화소(Pg)의 형상과 크기는 제2필터개구(802)에 의하여 정의되고, 청색 부화소(Pb)의 형상과 크기는 제3필터개구(803)에 의하여 정의될 수 있다.
이러한 제1컬러필터층(810) 내지 제3컬러필터층(830)은 외부로 방출되는 광의 색순도를 높여 디스플레이되는 이미지의 품질을 높일 수 있다. 또한, 제1컬러필터층(810) 내지 제3컬러필터층(830)은 외부로부터 디스플레이 장치로 입사하는 외광이 제1화소전극(311) 내지 제3화소전극(313)에서 반사된 후 다시 외부로 방출되는 비율을 낮춤으로써, 외광반사를 줄이는 역할을 할 수 있다.
컬러필터층(800)과 뱅크층(500) 및 색변환-투광층(600) 사이에는 저굴절률층(700)이 위치할 수 있다. 저굴절률층(700)은 무기 보호층(720)과 유기 저굴절률층(710)을 포함할 수 있다. 무기 보호층(720)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의 무기물을 포함하며, 화학 기상 증착법(CVD)으로 형성될 수 있다. 무기 보호층(720)은 유기 저굴절률층(710)의 제1기판(100) 방향(-z 방향)의 하면으로 불순물 등이 침투하는 것을 방지할 수 있다. 유기 저굴절률층(710)은 굴절률이 약 1.2 정도일 수 있다. 색변환-투광층(600)을 통과한 산란광은 유기 저굴절률층(710)의 계면에서 전반사되어 색변환-투광층(600) 내부에서 재 산란될 수 있다. 따라서, 저굴절률층(700)은 측면 산란을 정면 산란으로 바꾸어 휘도를 상승시킬 수 있다.
제1기판(100)과 제2기판(900)은 표시영역 외측에서 실런트 등의 접합부재로 접합될 수 있다. 이때 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이에는 필요에 따라 충진재(미도시)가 채워질 수 있다. 예컨대 봉지층(400)과 저굴절률층(700) 사이에 충진재가 채워질 수 있다. 그러한 충진재는 아크릴 또는 에폭시 등과 같은 수지를 포함할 수 있다.
도 7a 및 7b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들이다. 도 7a 및 도 7b는 도 5의 Ⅱ 영역을 확대한 단면에 대응할 수 있다. 도 7a 및 도 7b는 도 6과 유사하나, 제2양자점층(620) 및 제1유기 캡핑층(640)의 단면 형상에 차이가 있다. 이하, 동일하거나 유사한 구성에 대한 설명을 생략하고, 차이점을 중심으로 설명한다.
도 7a를 참조하면, 제2양자점층(620)은 중심부의 두께(t1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(t2)보다 작은 오목한 형상을 가질 수 있다. 이 때, 잉크젯 프린팅법을 이용하여 제1유기 캡핑층(640) 형성용 물질을 제2뱅크개구(502) 내에 분사하는 양에 따라, 제1유기 캡핑층(640)은 중심부의 두께(ct1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(ct2)보다 큰 볼록한 형상을 가질 수 있다. 제1유기 캡핑층(640)의 중심부의 두께(ct1) 및 주변부의 두께(ct2)는 0.1 ㎛ 내지 3 ㎛일 수 있다.
도 7b를 참조하면, 잉크젯 프린팅법을 이용하여 제2양자점층(620) 형성용 물질을 제2뱅크개구(502) 내에 분사하는 양에 따라, 제2양자점층(620)은 중심부의 두께(t1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(t2)보다 큰 볼록한 형상을 가질 수 있다. 이 때, 제1유기 캡핑층(640)은 제2양자점층(620)의 상면(620us) 상에서 일정한 두께(ct)를 가질 수 있다. 예컨대, 제1유기 캡핑층(640)의 상면(640us)은 제2양자점층(620)의 상면(620us)과 동일하거나 유사한 형상을 가질 수 있다.
제2뱅크층(520)의 표면은 발액성을 가지므로, 도 7a 및 도 7b에서 도시된 바와 같이, 제1유기 캡핑층(640)의 상면(640us)이 제2뱅크개구(502)의 측벽과 만나는 고정점(PP)은 제1뱅크층(510)과 제2뱅크층(520)의 경계면이 제2뱅크개구(502)의 측벽과 만나는 점과 일치하거나 인접할 수 있다.
도 8은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 8은 도 1의 디스플레이 장치의 Ⅰ-Ⅰ'선을 따라 취한 단면에 대응할 수 있다. 도 8은 도 5와 유사하나 제1뱅크개구(501) 내의 제1양자점층(610) 상에 제2유기 캡핑층(650)이 위치하는 점에서 차이가 있다. 이하, 동일하거나 유사한 설명을 생략하고, 차이점을 중심으로 설명한다.
제1뱅크개구(501) 내의 제1양자점층(610) 상에는 제2유기 캡핑층(650)이 위치할 수 있다. 제2유기 캡핑층(650)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제1화소전극(311)과 중첩할 수 있다.
제2유기 캡핑층(650)은 감광성 폴리머일 수 있다. 예컨대, 제2유기 캡핑층(650)을 형성하기 위한 모노머는 감광성 아크릴계 수지일 수 있다. 일 실시예로, 제2유기 캡핑층(650)을 형성하기 위한 모노머는 헥사메틸렌 디아크릴레이트(hexamethylene diacrylate), 테트라에틸렌 글리콜 디아크릴레이트(tetraethylene glycol diacrylate), 디프로필렌 글리콜 디아크릴레이트(dipropylene glycol diacrylate), 트리프로필렌 글리콜 디아크릴레이트(tripropylene glycol diacrylate), 또는 이의 임의의 조합을 포함할 수 있다. 일 실시예로, 제1유기 캡핑층(640)과 제2유기 캡핑층(650)은 동일한 물질을 포함할 수 있다.
도 8에 도시된 바와 같이, 제1양자점층(610)은 중심부의 두께가 제1뱅크개구(501)의 측벽에 인접한 주변부의 두께보다 작은 오목한 형상을 가질 수 있다. 이 때 제2유기 캡핑층(650)은 제1양자점층(610)의 상면에서 일정한 두께를 가질 수 있다. 제2유기 캡핑층(650)의 상면이 제1뱅크개구(501)의 측벽과 만나는 고정점은 제1뱅크층(510)과 제2뱅크층(520)의 경계면이 제1뱅크개구(501)의 측벽과 만나는 점과 일치하거나 인접할 수 있다. 일 실시예에서, 제2유기 캡핑층(650)의 두께는 0.1 ㎛ 내지 3 ㎛일 수 있다.
다른 실시예로, 제1양자점층(610)과 제2유기 캡핑층(650)은 도 7a에 도시된 제2양자점층(620)과 제1유기 캡핑층(640)의 구조와 유사한 구조를 가질 수도 있다. 예컨대, 제1양자점층(610)은 중심부의 두께가 제1뱅크개구(501)의 측벽에 인접한 주변부의 두께보다 큰 볼록한 형상을 가지고, 제2유기 캡핑층(650)은 제1양자점층(610)의 상면 상에서 일정한 두께를 가질 수 있다.
또 다른 실시예로, 제1양자점층(610)과 제2유기 캡핑층(650)은 도 7b에 도시된 제2양자점층(620)과 제1유기 캡핑층(640)의 구조와 유사한 구조를 가질 수 있다. 제1양자점층(610)은 중심부의 두께가 제1뱅크개구(501)의 측벽에 인접한 주변부의 두께보다 작은 오목한 형상을 가지고, 제2유기 캡핑층(650)은 중심부의 두게가 제1뱅크개구(501)의 측벽에 인접한 주변부의 두께보다 큰 볼록한 형상을 가질 수 있다.
제2유기 캡핑층(650)은 무기 캡핑층(PVL)이 형성되기 이전에 제1양자점층(610)이 광 및/또는 산소에 노출되어 광 변환 효율이 감소하는 것을 방지하거나 감소시킬 수 있다. 예컨대, InP를 포함하는 양자점은 비교적 안정성이 높으나, 무기 캡핑층(PVL)이 형성되기 이전의 정체 시간이 1일을 넘어가는 경우 광 변환 효율이 감소할 수 있다. 따라서, 본 발명의 실시예에 따른 디스플레이 장치는 제1유기 캡핑층(640)이 제2양자점층(620) 상에 위치하고, 제2유기 캡핑층(650)이 제1양자점층(610) 상에 위치함에 따라, 공정 중 정체 시간이 길어지는 경우에도 제1 및 제2양자점층(610, 620)의 광 변환 효율이 감소하는 것을 방지하거나 감소시킬 수 있다.
반면, 투광층(630)은 양자점을 포함하고 있지 않으므로, 투광층(630) 상에는 유기 캡핑층이 위치하지 않는다.
도 9a 내지 도 9f는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 일부 단계를 순차적으로 도시하는 단면도들이다.
도 9a를 참조하면, 제1기판(100) 및 제1기판(100) 상의 회로층(200), 발광다이오드층(300) 및 봉지층(400)을 준비할 수 있다.
회로층(200)은 제1 내지 제3부화소회로(PC1, PC2, PC3)를 포함하며, 제1 내지 제3부화소회로(PC1, PC2, PC3) 각각은 발광다이오드층(300)의 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 전기적으로 연결될 수 있다. 회로층(200)은 제1 내지 제3부화소회로(PC1, PC2, PC3)의 각 구성들의 위, 아래 및/또는 사이에 위치하는 버퍼층(201), 게이트절연층(203), 층간절연막(205) 및 평탄화층(207)을 포함할 수 있다.
제1발광다이오드(LED1)는 제1화소전극(311), 대향전극(330) 및 제1화소전극(311)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 가질 수 있다. 제2발광다이오드(LED2)는 제2화소전극(312), 대향전극(330) 및 제2화소전극(312)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 가질 수 있다. 마찬가지로, 제3발광다이오드(LED3)는 제3화소전극(313), 대향전극(330) 및 제3화소전극(313)과 대향전극(330) 사이에 개재되며 발광층을 포함하는 중간층(320)을 가질 수 있다.
평탄화층(207) 상부에는 화소정의막(PDL)이 배치될 수 있다. 이 화소정의막(PDL)은 제1 내지 제3화소전극(311, 312, 3131) 각각에 대응하는 화소개구들을 갖는다.
봉지층(400)은 제1 내지 제3발광다이오드(LED1, LED2, LED3)을 덮을 수 있다. 봉지층(400)은 제1무기봉지층(410) 및 제2무기봉지층(430)과 이들 사이의 유기봉지층(420)을 포함할 수 있다. 유기봉지층(420)은 그 상면이 대략 평탄한 형상을 가지며, 이에 따라 유기봉지층(420) 상의 제2무기봉지층(430) 역시 그 상면이 대략 평탄한 형상을 가질 수 있다.
도 9b를 참조하면, 제2무기봉지층(430) 상에 뱅크층(500)을 형성할 수 있다. 뱅크층(500)은 제1뱅크층(510) 및 제1뱅크층(510) 상에 위치하는 제2뱅크층(520)을 포함할 수 있다. 제1뱅크층(510)의 표면은 친액성을 가지고, 제2뱅크층(520)의 표면은 발액성을 가질 수 있다.
뱅크층(500)은 제1 내지 제3뱅크개구(501, 502, 503)를 가질 수 있다. 뱅크층(500)의 제1 내지 제3뱅크개구(501, 502, 503)는 각각 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 대응할 수 있다. 구체적으로, 뱅크층(500)의 제1뱅크개구(501)은 제1화소전극(311)을 노출시키는 화소정의막(PDL)의 제1화소개구(OP1)에 대응하고, 제2뱅크개구(502)는 제2화소전극(312)을 노출시키는 화소정의막(PDL)의 제2화소개구(OP2)에 대응하고, 제3뱅크개구(503)는 제3화소전극(313)을 노출시키는 화소정의막(PDL)의 제3화소개구(OP3)에 대응할 수 있다.
제1 내지 제3뱅크개구(501, 502, 503)는 제1기판(100) 상에서 노광 및 현상 등의 포토리소그래피 공정을 이용하여 형성되므로 뱅크층(500)의 제1기판(100) 방향의 면의 면적이 제2기판(900) 방향의 면의 면적보다 작을 수 있다. 이에 따라, 도 9b에 도시된 바와 같이, 제1기판(100)을 기준으로 뱅크층(500)은 역테이퍼 형상을 가질 수 있다.
도 9c를 참조하면, 잉크젯 프린트 공정을 이용하여 제1뱅크개구(501) 내에 제1잉크(Ink1)를 분사하고, 제2뱅크개구(502) 내에 제2잉크(Ink2)를 분사하고, 제3뱅크개구(503) 내에 제3잉크(Ink3)를 분사할 수 있다.
제1잉크(Ink1)는 제1양자점층(610)을 형성하는 물질(611)을 포함할 수 있다. 일 실시예로, 제1잉크(Ink1)는 감광성 모노머, 양자점 및 산란입자들을 포함할 수 있다. 여기서 제1잉크(Ink)가 포함하는 양자점은 II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합에서 선택되는 물질을 포함할 수 있다.
제2잉크(Ink2)는 제2양자점층(620)을 형성하는 물질(621)을 포함할 수 있다. 일 실시예로, 제2잉크(Ink2)는 감광성 모노머, 양자점 및 산란입자들을 포함할 수 있다. 여기서 제2잉크(Ink2)가 포함하는 양자점은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다.
제3잉크(Ink3)는 투광층(630)을 형성하는 물질(631)을 포함할 수 있다. 일 실시예로, 제3잉크(Ink3)는 감광성 모노머, 양자점 및 산란입자들을 포함할 수 있다.
제1양자점층(610)을 형성하는 물질(611)은 제1뱅크개구(501) 내에 위치할 수 있다. 제1양자점층(610)을 형성하는 물질(611)의 상면이 제1뱅크개구(501)의 측벽과 만나는 고정점(PP)은 제1뱅크층(510)과 제2뱅크층(520)의 경계면이 제1뱅크개구(501)의 측벽과 만나는 점과 일치하거나 인접할 수 있다. 제1잉크(Ink1)의 분사량을 조절하여 제1양자점층(610)을 형성하는 물질(611)의 상면의 형상을 결정할 수 있다. 예컨대, 제1잉크(Ink1)의 분사량이 작을 경우, 제1양자점층(610)을 형성하는 물질(611)의 상면은 오목한 형상을 가질 수 있다. 제1잉크(Ink1)의 분사량이 클 경우, 제1양자점층(610)을 형성하는 물질(611)의 상면은 볼록한 형상을 가질 수 있다.
제2양자점층(620)을 형성하는 물질(621)은 제2뱅크개구(502) 내에 위치할 수 있다. 마찬가지로, 제2잉크(Ink2)의 분사량을 조절하여 제2양자점층(620)을 형성하는 물질(621)의 상면의 형상을 결정할 수 있다.
투광층(630)을 형성하는 물질(631)은 제3뱅크개구(503) 내에 위치할 수 있다. 제3잉크(Ink3)의 분사량을 조절하여 투광층(630)을 형성하는 물질(631)의 상면의 형상을 결정할 수 있다.
도 9d를 참조하면, 잉크젯 프린트 공정을 이용하여 제2뱅크개구(502) 내에 제4잉크(Ink4)를 분사할 수 있다.
제4잉크(Ink4)는 제1유기 캡핑층(640)을 형성하는 물질(641)을 포함할 수 있다. 제1유기 캡핑층(640)을 형성하는 물질(641)은 감광성 아크릴계 모노머일 수 있다.일 실시예로, 제1유기 캡핑층(640)을 형성하는 물질(641)은 헥사메틸렌 디아크릴레이트(hexamethylene diacrylate), 테트라에틸렌 글리콜 디아크릴레이트(tetraethylene glycol diacrylate), 디프로필렌 글리콜 디아크릴레이트(dipropylene glycol diacrylate), 트리프로필렌 글리콜 디아크릴레이트(tripropylene glycol diacrylate), 또는 이의 임의의 조합을 포함할 수 있다.
일 실시예에서, 제2양자점층(620)을 형성하는 물질(621)이 포함하는 감광성 모노머는 제1유기 캡핑층(640)을 형성하는 물질(641)과 동일한 물질일 수 있다.
일 실시예에서, 제4잉크(Ink4)의 점도는 1 내지 30 cps일 수 있다.
제1유기 캡핑층(640)을 형성하는 물질(641)의 두께는 0.1 ㎛ 내지 3 ㎛일 수 있다. 제1유기 캡핑층(640)을 형성하는 물질(641)의 두께가 0.1 ㎛보다 얇은 경우, 제1유기 캡핑층(640)을 형성하는 물질(641)이 제2양자점층(620)을 형성하는 물질(621) 상에 충분하게 도포되지 않을 수 있다. 제1유기 캡핑층(640)을 형성하는 물질(641)의 두께가 3 ㎛ 보다 두꺼운 경우 경화 효율이 떨어질 수 있다.
일 실시예에서, 제1유기 캡핑층(640)을 형성하는 물질(641)은 도 13d에 도시된 바와 같이 일정한 두께를 가질 수 있다. 예컨대, 제1유기 캡핑층(640)을 형성하는 물질(641)의 상면(641us)은 제2양자점층(620)을 형성하는 물질(621)의 상면(621us)와 유사한 형상을 가질 수 있다.
다른 실시예에서, 제1유기 캡핑층(640)을 형성하는 물질(641)은 중심부의 두께가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께보다 큰 볼록한 형상을 가질 수도 있다.
도 9d에는 도시되지 아니하였으나, 제1뱅크개구(501) 내에 제4잉크(Ink4)를 분사하여, 제1양자점층(610)을 형성하는 물질(611) 상에 제2유기 캡핑층을 형성하는 물질이 도포될 수 있다.
도 9e를 참조하면, 제1양자점층(610)을 형성하는 물질(611), 제2양자점층(620)을 형성하는 물질(621), 투광층(630)을 형성하는 물질(631) 및 제1유기 캡핑층(640)을 형성하는 물질(641)에 자외선을 조사하여 제1양자점층(610), 제2양자점층(620), 투광층(630) 및 제1유기 캡핑층(640)을 형성할 수 있다.
제1양자점층(610)을 형성하는 물질(611), 제2양자점층(620)을 형성하는 물질(621), 투광층(630)을 형성하는 물질(631) 및 제1유기 캡핑층(640)을 형성하는 물질(641)이 포함하는 감광성 모노머는 서로 중합하여 폴리머를 형성할 수 있다. 따라서, 제1양자점층(610)을 형성하는 물질(611), 제2양자점층(620)을 형성하는 물질(621), 투광층(630)을 형성하는 물질(631) 및 제1유기 캡핑층(640)을 형성하는 물질(641)은 유동성을 잃고 경화될 수 있다.
제2양자점층(620)과 제1유기 캡핑층(640)은 동시에 가교되어 형성됨으로써, 무기 캡핑층(PVL)을 형성하기 전까지 제2양자점층(620)이 광 및/또는 산소에 노출되에 광 변환 효율이 감소하는 것을 방지하거나 감소시킬 수 있다.
이후, 화학 기상 증착법(CVD)을 이용하여, 제1양자점층(610), 제1유기 캡핑층(640) 및 투광층(630)을 덮도록 뱅크층(500) 상에 무기 캡핑층(PVL)을 형성할 수 있다.
도 9f를 참조하면, 컬러필터층(800), 저굴절률층(700)이 제1기판(100) 방향(-z 방향)의 하면 상에 위치하는 제2기판(900)을 제1기판(100)과 접합할 수 있다.
컬러필터층(800)은 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치할 수 있다. 컬러필터층(800)은 제1 내지 제3필터개구(801, 802, 803)을 갖는다. 컬러필터층(800)의 제1 내지 제3필터개구(801, 802, 803) 각각은 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 대응할 수 있다.
컬러필터층(800)은 약 625 nm 내지 약 780 nm에 속하는 파장의 광만을 통과시키는 제1컬러필터층(810), 약 495 nm 내지 약 570 nm에 속하는 파장의 광만을 통과시키는 제2컬러필터층(820) 및 약 450 nm 내지 약 495 nm에 속하는 파장의 광만을 통과시키는 제3컬러필터층(830)을 포함할 수 있다. 제3컬러필터층(830)은 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면 상에 형성되고, 제1컬러필터층(810)은 제3컬러필터층(830)의 하면 상에 형성되고, 제2컬러필터층(820)은 제1컬러필터층(810)의 하면 상에 형성될 수 있다.
제1 내지 제3필터개구(801, 802, 803) 사이의 영역에서 제1컬러필터층(810), 제2컬러필터층(820) 및 제3컬러필터층(830) 중 두 개 이상의 층이 중첩하여 형성될 수 있다.
저굴절률층(700)은 유기 저굴절률층(710) 및 무기 보호층(720)을 포함할 수 있다. 유기 저굴절률층(710)은 굴절률이 약 1.2 정도인 유기 물질을 포함할 수 있으며, 컬러필터층(800)에 직접 접촉할 수 있다. 무기 보호층(720)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의 무기물을 포함하며, 화학 기상 증착법(CVD)으로 형성될 수 있다.
제1기판(100)과 제2기판(900)은 표시영역 외측에서 실런트 등의 접합부재로 접합될 수 있다. 이때 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이에는 필요에 따라 충진재(미도시)가 채워질 수 있다.
도 10은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이고, 도 11은 도 10에 도시된 디스플레이 장치의 Ⅲ 영역을 확대한 단면을 개략적으로 도시하는 단면도이다. 도 10은 도 5와 유사하나, 뱅크층(500) 및 색변환-투광층(600)이 저굴절률층(700)의 제1기판(100) 방향(-z 방향)의 하면 상에 형성되는 점에서 차이가 있다. 이하 동일하거나 유사한 구성에 대한 설명을 생략하고, 차이점을 중심으로 설명한다.
도 10을 참조하면, 컬러필터층(800)은 제2기판(900)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치할 수 있다. 컬러필터층(800)은 제1 내지 제3필터개구(801, 802, 803)을 갖는다. 컬러필터층(800)의 제1 내지 제3필터개구(801, 802, 803) 각각은 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 대응할 수 있다.
저굴절률층(700)은 컬러필터층(800)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치할 수 있다. 저굴절률층(700)은 무기 보호층(720)과 유기 저굴절률층(710)을 포함할 수 있다. 유기 저굴절률층(710)은 굴절률이 약 1.2 정도일 수 있다. 유기 저굴절률층(710)은 컬러필터층(800)과 직접 접촉하며, 유기 저굴절률층(710)은 제1기판(100) 방향(-z 방향)의 하면이 대략 평탄한 형상을 가질 수 있다.
무기 보호층(720)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의 무기물을 포함하며, 화학 기상 증착법(CVD)으로 형성될 수 있다. 무기 보호층(720)은 유기 저굴절률층(710)의 제1기판(100) 방향(-z 방향)의 하면으로 불순물 등이 침투하는 것을 방지할 수 있다.
무기 보호층(720)의 제1기판(100) 방향(-z 방향)의 하면 상에 뱅크층(500)이 배치될 수 있다. 뱅크층(500)의 제1 내지 제3뱅크개구(501, 502, 503)는 각각 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 대응할 수 있다. 구체적으로, 뱅크층(500)의 제1뱅크개구(501)은 제1화소전극(311)을 노출시키는 화소정의막(PDL)의 제1화소개구(OP1)에 대응하고, 제2뱅크개구(502)는 제2화소전극(312)을 노출시키는 화소정의막(PDL)의 제2화소개구(OP2)에 대응하고, 제3뱅크개구(503)는 제3화소전극(313)을 노출시키는 화소정의막(PDL)의 제3화소개구(OP3)에 대응할 수 있다.
즉, 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 뱅크층(500)의 제1뱅크개구(501)는 제1화소전극(311)을 노출시키는 화소정의막(PDL)의 제1화소개구(OP1)와 중첩하고, 제2뱅크개구(502)는 제2화소전극(312)을 노출시키는 화소정의막(PDL)의 제2화소개구(OP2)와 중첩하고, 제3뱅크개구(503)는 제3화소전극(313)을 노출시키는 화소정의막(PDL)의 제3화소개구(OP3)와 중첩할 수 있다. 이처럼 뱅크층(500)의 제1뱅크개구(501)는 제1화소전극(311)에 대응하고, 뱅크층(500)의 제2뱅크개구(502)는 제2화소전극(312)에 대응하며, 뱅크층(500)의 제3뱅크개구(503)는 제3화소전극(313)에 대응한다.
뱅크층(500)이 제2기판(900) 상에서 노광 및 현상 등의 과정을 거쳐 형성되기에, 제2기판(900)을 기준으로 뱅크층(500)이 역테이퍼 형상을 갖는 것으로 나타날 수 있다. 즉 뱅크층(500)의 제1기판(100) 방향의 면의 면적이 제2기판(900) 방향의 면의 면적보다 클 수 있다.
뱅크층(500)은 표면이 친액성을 갖는 제1뱅크층(510)과 표면이 발액성을 갖는 제2뱅크층(520)을 포함할 수 있다. 예컨대, 친액성의 표면을 갖는 제1뱅크층(510)이 무기 보호층(720)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치하고, 발액성의 표면을 갖는 제2뱅크층(520)이 제1뱅크층(510)의 제1기판(100) 방향(-z 방향)의 하면 상에 위치할 수 있다.
제1발광다이오드(LED1)에서 생성된 청색광(Lb)은 제1뱅크개구(501) 내에 위치하는 제1양자점층(610)에 의하여 적색의 광(Lr)으로 변환되어 외부로 방출될 수 있다. 이러한 제1양자점층(610)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제1화소전극(311)과 중첩할 수 있다. 제1양자점층(610)은 광 투과성을 갖는 감광성 폴리머, 양자점 및 산란입자들을 포함할 수 있다.
제1양자점층(610)의 양자점은 II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합에서 선택되는 물질을 포함할 수 있다.
제2발광다이오드(LED2)에서 생성된 청색광(Lb)은 제2뱅크개구(502) 내에 위치하는 제2양자점층(620)에 의하여 녹색의 광(Lg)으로 변환되어 외부로 방출될 수 있다. 이러한 제2양자점층(620)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제2화소전극(312)과 중첩할 수 있다. 제2양자점층(620)은 광 투과성을 갖는 감광성 폴리머, 양자점 및 산란입자들을 포함할 수 있다.
상술한 바와 같이, 제2양자점층(620)의 양자점은 III-V족 화합물, III -VI족 화합물, II -VI족 화합물, I-III-VI족 화합물 및 이들의 조합에서 선택되는 물질을 포함할 수 있다. 일 실시예에서, 제2양자점층(620)은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다.
제2뱅크개구(502) 내의 제2양자점층(620)의 제1기판(100) 방향(-z 방향)의 하면 상에는 제1유기 캡핑층(640)이 위치할 수 있다. 제1유기 캡핑층(640)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제2화소전극(312)과 중첩할 수 있다.
제1유기 캡핑층(640)은 감광성 폴리머일 수 있다. 예컨대, 제1유기 캡핑층(640)을 형성하기 위한 모노머는 감광성 아크릴계 수지일 수 있다. 일 실시예로, 제1유기 캡핑층(640)을 형성하기 위한 모노머는 헥사메틸렌 디아크릴레이트(hexamethylene diacrylate), 테트라에틸렌 글리콜 디아크릴레이트(tetraethylene glycol diacrylate), 디프로필렌 글리콜 디아크릴레이트(dipropylene glycol diacrylate), 트리프로필렌 글리콜 디아크릴레이트(tripropylene glycol diacrylate), 또는 이의 임의의 조합을 포함할 수 있다.
도 11에 도시된 바와 같이, 제2기판(900)을 기준으로, 제2양자점층(620)은 중심부의 두께(t1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(t2)보다 작은 오목한 형상을 가질 수 있다. 이 때, 제1유기 캡핑층(640)은 제2양자점층(620)의 제1기판(100) 방향(-z 방향)의 상면(620us)에서 일정한 두께(ct)를 가질 수 있다. 예컨대, 제1유기 캡핑층(640)의 제1기판(100) 방향(-z 방향)의 상면(640us)은 제2양자점층(620)의 제1기판(100) 방향(-z 방향)의 상면(620us)과 동일하거나 유사한 형상을 가질 수 있다. 일 실시예에서, 제1유기 캡핑층(640)의 두께(ct)는 약 0.1 ㎛ 내지 약 3 ㎛일 수 있다.
도 10에는 도시되지 아니하였으나, 제1양자점층(610) 상에 제2유기 캡핑층(미도시)이 위치할 수 있다. 제2유기 캡핑층은 감광성 폴리머일 수 있다. 일 실시예로, 제1유기 캡핑층(640)과 제2유기 캡핑층은 동일한 물질을 포함할 수 있다. 일 실시예에서, 제2유기 캡핑층의 두께는 약 0.1 ㎛ 내지 약 3 ㎛일 수 있다.
제1양자점층(610), 제1유기 캡핑층(640) 및 투광층(630)을 덮도록 뱅크층(500) 상에 무기 캡핑층(PVL)이 위치할 수 있다. 무기 캡핑층(PVL)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.
제1기판(100)과 제2기판(900)은 표시영역 외측에서 실런트 등의 접합부재로 접합될 수 있다. 이때 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이에는 필요에 따라 충진재(미도시)가 채워질 수 있다. 예컨대 봉지층(400)과 무기 캡핑층(PVL) 사이에 충진재가 채워질 수 있다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도들이다. 도 12a 및 도 12b는 도 11과 유사하나, 제2양자점층(620) 및 제1유기 캡핑층(640)의 단면 형상에 차이가 있다. 이하, 동일하거나 유사한 구성에 대한 설명을 생략하고, 차이점을 중심으로 설명한다.
도 12a를 참조하면, 제2기판(900)을 기준으로, 제2양자점층(620)은 중심부의 두께(t1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(t2)보다 작은 오목한 형상을 가질 수 있다. 이 때, 잉크젯 프린팅법을 이용하여 제1유기 캡핑층(640) 형성용 물질을 제2뱅크개구(502) 내에 분사하는 양에 따라, 제1유기 캡핑층(640)은 중심부의 두께(ct1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(ct2)보다 큰 볼록한 형상을 가질 수 있다. 제1유기 캡핑층(640)의 중심부의 두께(ct1) 및 주변부의 두께(ct2)는 0.1 ㎛ 내지 3 ㎛일 수 있다.
도 12b를 참조하면, 제2기판(900)을 기준으로, 제2양자점층(620)은 중심부의 두께(t1)가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께(t2)보다 큰 볼록한 형상을 가질 수 있다. 이 때, 제1유기 캡핑층(640)은 제1양자점층(620)의 제1기판(100) 방향(-z 방향)의 상면(620us) 상에서 일정한 두께(ct)를 가질 수 있다. 예컨대, 제1유기 캡핑층(640)의 제1기판(100) 방향(-z 방향)의 상면(640us)은 제2양자점층(620)의 제1기판(100) 방향(-z 방향)의 상면(620us)과 동일하거나 유사한 형상을 가질 수 있다.
제2뱅크층(520)의 표면은 발액성을 가지므로, 도 12a 및 도 12b에서 도시된 바와 같이, 제1유기 캡핑층(640)의 상면(640us)이 제2뱅크개구(502)의 측벽과 만나는 고정점(PP)은 제1뱅크층(510)과 제2뱅크층(520)의 경계면이 제2뱅크개구(502)의 측벽과 만나는 점과 일치하거나 인접할 수 있다.
도 13a 내지 도 13f는 본 발명의 일 실시예에 따른 디스플레이 장치의 제조방법의 일부 단계를 순차적으로 도시하는 단면도들이다.
도 13a를 참조하면, 제2기판(900), 제2기판(900) 상의 컬러필터층(800) 및 저굴절률층(700)을 준비할 수 있다.
컬러필터층(800)은 제1 내지 제3필터개구(801, 802, 803)을 가질 수 있다. 컬러필터층(800)의 제1 내지 제3필터개구(801, 802, 803) 각각은 제2기판(900)과 제1기판(100)이 접합되었을 때, 제1기판(100) 상에 위치하는 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 대응할 수 있다.
컬러필터층(800)은 약 625 nm 내지 약 780 nm에 속하는 파장의 광만을 통과시키는 제1컬러필터층(810), 약 495 nm 내지 약 570 nm에 속하는 파장의 광만을 통과시키는 제2컬러필터층(820) 및 약 450 nm 내지 약 495 nm에 속하는 파장의 광만을 통과시키는 제3컬러필터층(830)을 포함할 수 있다.
제2기판(900) 상에 제1화소전극(311) 및 제2화소전극(312)에 대응하는 개구를 갖는 제3컬러필터층(830)을 형성할 수 있다. 제3컬러필터층(830) 상에 제2화소전극(312) 및 제3화소전극(313)에 대응하는 개구를 가지는 제1컬러필터층(810)을 형성할 수 있다. 제1컬러필터층(810) 상에 제1화소전극(311) 및 제3화소전극(313)에 대응하는 개구를 갖는 제2컬러필터층(820)을 형성할 수 있다. 제1양자점층(610) 상부에는 제2컬러필터층(820)의 개구와 제3컬러필터층(830)의 개구가 중첩되어 정의된 제1필터개구(801)가 위치하고, 제1컬러필터층(810)은 이러한 제1필터개구(801)를 채울 수 있다. 제2양자점층(620) 상부에는 제1컬러필터층(810)의 개구와 제3컬러필터층(830)의 개구가 중첩되어 정의된 제2필터개구(802)가 위치하고, 제2컬러필터층(820)은 이러한 제2필터개구(802)를 채울 수 있다. 투광층(630) 상부에는 제1컬러필터층(810)의 개구와 제2컬러필터층(820)의 개구가 중첩되어 정의된 제3필터개구(803)가 위치하고, 제3컬러필터층(830)은 이러한 제3필터개구(803)를 채울 수 있다.
컬러필터층(800) 상에 유기 저굴절률층(710)을 형성할 수 있다. 유기 저굴절률층(710)은 굴절률이 약 1.2 정도인 유기 물질을 포함할 수 있다. 유기 저굴절률층(710)은 비교적 평탄한 상면을 가질 수 있다. 유기 저굴절률층(710) 상에 무기 보호층(720)을 형성할 수 있다. 무기 보호층(720)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의 무기물을 포함하며, 화학 기상 증착법(CVD)으로 형성될 수 있다.
도 13b를 참조하면, 무기 보호층(720) 상에 뱅크층(500)을 형성할 수 있다. 뱅크층(500)은 제1뱅크층(510) 및 제1뱅크층(510) 상에 위치하는 제2뱅크층(520)을 포함할 수 있다. 제1뱅크층(510)의 표면은 친액성을 가지고, 제2뱅크층(520)의 표면은 발액성을 가질 수 있다.
뱅크층(500)은 제1 내지 제3뱅크개구(501, 502, 503)를 가질 수 있다. 뱅크층(500)의 제1 내지 제3뱅크개구(501, 502, 503)는 각각 제2기판(900)과 제1기판(100)을 접합하였을 때 제1기판(100) 상에 위치하는 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 대응할 수 있다. 구체적으로, 뱅크층(500)의 제1뱅크개구(501)은 제1화소전극(311)을 노출시키는 화소정의막(PDL)의 제1화소개구(OP1)에 대응하고, 제2뱅크개구(502)는 제2화소전극(312)을 노출시키는 화소정의막(PDL)의 제2화소개구(OP2)에 대응하고, 제3뱅크개구(503)는 제3화소전극(313)을 노출시키는 화소정의막(PDL)의 제3화소개구(OP3)에 대응할 수 있다.
제1 내지 제3뱅크개구(501, 502, 503)는 제2기판(900) 상에서 노광 및 현상 등의 포토리소그래피 공정을 이용하여 형성되므로 뱅크층(500)의 제1기판(100) 방향의 면의 면적이 제2기판(900) 방향의 면의 면적보다 클 수 있다. 이에 따라, 도 9b에 도시된 바와 같이, 제2기판(900)을 기준으로 뱅크층(500)은 역테이퍼 형상을 가질 수 있다.
도 13c를 참조하면, 잉크젯 프린트 공정을 이용하여 제1뱅크개구(501) 내에 제1잉크(Ink1)를 분사하고, 제2뱅크개구(502) 내에 제2잉크(Ink2)를 분사하고, 제3뱅크개구(503) 내에 제3잉크(Ink3)를 분사할 수 있다.
제1잉크(Ink1)는 제1양자점층(610)을 형성하는 물질(611)을 포함할 수 있다. 일 실시예로, 제1잉크(Ink1)는 감광성 모노머, 양자점 및 산란입자들을 포함할 수 있다. 여기서 제1잉크(Ink)가 포함하는 양자점은 II-VI족 반도체 화합물, III-V족 반도체 화합물, III-VI족 반도체 화합물, I-III-VI족 반도체 화합물, IV-VI족 반도체 화합물 또는 이의 임의의 조합에서 선택되는 물질을 포함할 수 있다.
제2잉크(Ink2)는 제2양자점층(620)을 형성하는 물질(621)을 포함할 수 있다. 일 실시예로, 제2잉크(Ink2)는 감광성 모노머, 양자점 및 산란입자들을 포함할 수 있다. 여기서 제2잉크(Ink2)가 포함하는 양자점은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다.
제3잉크(Ink3)는 투광층(630)을 형성하는 물질(631)을 포함할 수 있다. 일 실시예로, 제3잉크(Ink3)는 감광성 모노머, 양자점 및 산란입자들을 포함할 수 있다.
제1잉크(Ink1), 제2잉크(Ink2) 및 제3잉크(Ink3) 각각의 분사량을 조절하여 제1양자점층(610)을 형성하는 물질(611), 제2양자점층(620)을 형성하는 물질(621) 및 투광층(630)을 형성하는 물질(631)의 상면의 형상을 결정할 수 있다. 예컨대, 도 13c에 도시된 바와 같이 제2양자점층(620)을 형성하는 물질(621)은 중심부의 두께가 주변부의 두께보다 작은 오목한 형상을 가질 수 있다. 또는, 제2양자점층(620)을 형성하는 물질(621)은 중심부의 두께가 주변부의 두께보다 큰 볼록한 형상을 가질 수 있다.
도 13d를 참조하면, 잉크젯 프린트 공정을 이용하여 제2뱅크개구(502) 내에 제4잉크(Ink4)를 분사할 수 있다.
제4잉크(Ink4)는 제1유기 캡핑층(640)을 형성하는 물질(641)을 포함할 수 있다. 일 실시예에서, 제2양자점층(620)을 형성하는 물질(621)이 포함하는 감광성 모노머는 제1유기 캡핑층(640)을 형성하는 물질(641)과 동일한 물질일 수 있다.
제1유기 캡핑층(640)을 형성하는 물질(641)의 두께는 0.1 ㎛ 내지 3 ㎛일 수 있다. 일 실시예에서, 제1유기 캡핑층(640)을 형성하는 물질(641)은 도 13d에 도시된 바와 같이 일정한 두께를 가질 수 있다. 예컨대, 제1유기 캡핑층(640)을 형성하는 물질(641)의 상면(641us)은 제2양자점층(620)을 형성하는 물질(621)의 상면(621us)와 유사한 형상을 가질 수 있다.
다른 실시예에서, 제1유기 캡핑층(640)을 형성하는 물질(641)은 중심부의 두께가 제2뱅크개구(502)의 측벽에 인접한 주변부의 두께보다 큰 볼록한 형상을 가질 수도 있다.
도 13d에는 도시되지 아니하였으나, 제1뱅크개구(501) 내에 제4잉크(Ink4)를 분사하여, 제1양자점층(610)을 형성하는 물질(611) 상에 제2유기 캡핑층을 형성하는 물질이 도포될 수 있다.
도 13e를 참조하면, 제1양자점층(610)을 형성하는 물질(611), 제2양자점층(620)을 형성하는 물질(621), 투광층(630)을 형성하는 물질(631) 및 제1유기 캡핑층(640)을 형성하는 물질(641)에 자외선을 조사하여 제1양자점층(610), 제2양자점층(620), 투광층(630) 및 제1유기 캡핑층(640)을 형성할 수 있다.
제2양자점층(620)과 제1유기 캡핑층(640)은 동시에 가교되어 형성됨으로써, 무기 캡핑층(PVL)을 형성하기 전까지 제2양자점층(620)이 광 및/또는 산소에 노출되에 광 변환 효율이 감소하는 것을 방지하거나 감소시킬 수 있다.
이후, 화학 기상 증착법(CVD)을 이용하여, 제1양자점층(610), 제1유기 캡핑층(640) 및 투광층(630)을 덮도록 뱅크층(500) 상에 무기 캡핑층(PVL)을 형성할 수 있다.
도 13f를 참조하면, 회로층(200), 발광다이오드층(300) 및 봉지층(400)을 포함하는 제1기판(100)과 제2기판(900)을 접합할 수 있다.
컬러필터층(800)이 제1기판(100) 방향(-z 방향)을 향하도록 제1기판(100)과 제2기판(900)을 접합할 수 있다. 즉, 컬러필터층(800)의 제1 내지 제3필터개구(801, 802, 803) 각각은 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 대응할 수 있다.
제1기판(100)과 제2기판(900)은 표시영역 외측에서 실런트 등의 접합부재로 접합될 수 있다. 이때 제1기판(100) 상의 적층체와 제2기판(900) 상의 적층체 사이에는 필요에 따라 충진재(미도시)가 채워질 수 있다.
도 14는 본 발명의 일 실시예에 따른 디스플레이 장치의 양자점층의 두께에 따른 광 흡수 효율 및 광 변환 효율 상승률을 도시하는 그래프이다.
광 흡수 효율 및 광 변환 효율의 상승률은 양자점으로 AgInxGa(1-x)S2을 포함하는 양자점층의 광 흡수 효율 및 광 변환 효율을, 다른 구성 성분은 동일하나 양자점으로 InP를 포함하는 양자점층의 광 흡수 효율 및 광 변환 효율과 비교하여 산출하였다.
도 14에서 확인할 수 있는 것과 같이, 양자점으로 AgInxGa(1-x)S2을 포함하는 양자점층은 양자점으로 InP를 포함하는 양자점층과 비교할 때, 광 흡수 효율은 110% 내지 113 % 상승하고, 광 변환 효율은 120% 내지 150 % 상승할 수 있다.
InP를 양자점으로 이용할 경우, 청색광을 녹색의 광으로 변환하기 위한 양자점의 크기는 약 2 nm일 수 있다. 양자점의 크기가 2 nm 이하가 될 경우 양자 제한 효과로 인하여, 발광다이오드가 방출하는 청색광의 파장 범위 내에 비 흡수 구간이 발생할 수 있다.
반면, AgInxGa(1-x)S2은 InP보다 밴드 갭이 작아, 양자 제한 효과가 일어나는 양자점의 크기가 비교적 클 수 있다. 따라서, 발광다이오드가 방출하는 청색광의 파장 범위 내에 비 흡수 구간을 감소시켜, 높은 광 흡수 효율 및 광 변환 효율을 가질 수 있다.
도 15는 본 발명의 일 실험예 및 비교예에 따른 디스플레이 장치의 광 노출 시간에 따른 광 변환 효율을 도시하는 그래프이고, 도 16은 본 발명의 일 실험예 및 비교예들에 따른 디스플레이 장치의 광 노출 시간에 따른 광 변환 효율을 도시하는 그래프이다.
도 5에 도시된 바와 같이, 제1기판(100) 상에 회로층(200), 발광다이오드층(300), 봉지층(400) 및 뱅크층(500)을 형성하였다. 잉크젯 공정으로 뱅크층(500)의 제1뱅크개구(501) 내에 제1양자점층(610)을 형성하고, 제2뱅크개구(502) 내에 제2양자점층(620) 및 제1유기 캡핑층(640)을 형성하고, 제3뱅크개구(503) 내에 투광층(630)을 형성하였다. 제2양자점층(620)은 AgInxGa(1-x)S2 양자점을 포함한다. 제1양자점층(610), 제1유기 캡핑층(640) 및 투광층(630)을 덮도록 뱅크층(500) 상에 무기 캡핑층(PVL)을 형성하였다. 이후, 제1기판(100) 상에 제2기판(900)을 접합하여 실험예 1에 따른 디스플레이 장치를 제작하였다.
비교예 1에 따른 디스플레이 장치는 실험예 1에 따른 디스플레이 장치와 동일한 방법으로 제작되었으나, 제2양자점층 상에 제1유기 캡핑층을 형성시키지 않고, 무기 캡핑층을 형성시킨 점에서 차이가 존재한다.
비교예 2에 따른 디스플레이 장치는 비교예 1에 따른 디스플레이 장치와 동일한 방법으로 제작되었으나, 제2양자점층이 InP 양자점을 포함하는 점에서 차이가 존재한다.
도 15는 무기 캡핑층(PVL)을 형성하기 전에 대기 조건 하에서 실험예 1 및 비교예 1에 따른 디스플레이 장치를 460 nm 파장을 갖는 광에 노출시켰을 때, 제2양자점층의 광 변환 효율을 도시하고 있다.
비교예 1은 노출 시간이 증가함에 따라 광 변환 효율이 지속적으로 감소하는 것을 확인할 수 있다. 이는 대기 조건 하에서 제2양자점층에 포함되는 AgInxGa(1-x)S2 양자점이 산소 등과 접촉하여 손상되었기 때문이다. 반면, 실험예 1은 노출 시간이 증가하여도 100 % 이상의 광 변환 효율을 유지하는 것을 확인할 수 있다.
도 16은 무기 캡핑층(PVL)을 형성하기 전에 대기 조건 하에서 실험예 1, 비교예 1 및 비교예 2에 따른 디스플레이 장치를 약 590 nm 파장을 갖는 광에 노출시켰을 때, 제2양자점층의 광 변환 효율을 도시하고 있다.
비교예 1은 노출 시간이 증가함에 따라 광 변환 효율이 지속적으로 감소하는 것을 확인할 수 있다. 상술한 바와 같이, 대기 조건 하에서 제2양자점층에 포함되는 AgInxGa(1-x)S2 양자점이 산소 등과 접촉하여 손상되었기 때문이다.
비교예 2는 비교적 안정한 InP 양자점을 포함하여 1일이 지날 때 까지는 광 변환 효율이 감소하지 않으나, 1일이 지난 이후에는 광 변환 효율이 감소하는 것을 확인할 수 있다.
반면, 실험예 1은 노출 시간이 2일이 되어도 100 % 이상의 광 변환 효율을 유지하는 것을 확인할 수 있다. 즉, 실험예 1에서는 제1유기 캡핑층(640)이 제2양자점층(620)이 산소 등과 접촉하는 것을 차단하여, 무기 캡핑층(PVL) 형성 전의 정체 시간 동안 제2양자점층(620)의 광 변환 효율이 감소하는 것을 방지하거나 감소시킬 수 있다.
도 17은 본 발명의 일 실시예에 따른 디스플레이 장치의 일부분을 개략적으로 도시하는 단면도이다. 도 17은 도 5와 유사하나, 저굴절률층(700)이 뱅크층(500) 및 색변환-투광층(600) 상에 형성되고, 저굴절률층(700) 상에 컬러필터층(800)이 형성되어 제2기판이 생략되는 점에서 차이가 있다. 이하 동일하거나 유사한 구성에 대한 설명을 생략하고, 차이점을 중심으로 설명한다.
도 17을 참조하면, 봉지층(400) 상에 제1 내지 제3뱅크개구(501, 502, 503)을 갖는 뱅크층(500)이 배치될 수 있다. 뱅크층(500)의 제1 내지 제3뱅크개구(501, 502, 503)는 각각 제1 내지 제3발광다이오드(LED1, LED2, LED3)에 대응할 수 있다. 구체적으로, 뱅크층(500)의 제1뱅크개구(501)은 제1화소전극(311)을 노출시키는 화소정의막(PDL)의 제1화소개구(OP1)에 대응하고, 제2뱅크개구(502)는 제2화소전극(312)을 노출시키는 화소정의막(PDL)의 제2화소개구(OP2)에 대응하고, 제3뱅크개구(503)는 제3화소전극(313)을 노출시키는 화소정의막(PDL)의 제3화소개구(OP3)에 대응할 수 있다.
일 실시예에서, 도 5에 도시된 바와 같이, 뱅크층(500)은 표면이 친액성을 갖는 제1뱅크층(510)과 표면이 발액성을 갖는 제2뱅크층(520)을 포함할 수 있다. 예컨대, 친액성의 물질을 포함하는 제1뱅크층(510)이 봉지층(400) 상에 위치하고, 발액성의 물질을 포함하는 제2뱅크층(520)이 제1뱅크층(510) 상에 위치할 수 있다. 또는, 제1뱅크층(510) 및 제2뱅크층(520)은 동일한 물질을 포함하고, CF4 플라즈마 처리 등을 이용하여 제2뱅크층(520)의 표면에만 발액성을 부여한 것일 수 있다.
제1발광다이오드(LED1)에서 생성된 청색광(Lb)은 제1뱅크개구(501) 내에 위치하는 제1양자점층(610)에 의하여 적색의 광(Lr)으로 변환되어 외부로 방출될 수 있다. 이러한 제1양자점층(610)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제1화소전극(311)과 중첩할 수 있다. 제1양자점층(610)은 광 투과성을 갖는 감광성 폴리머, 양자점 및 산란입자들을 포함할 수 있다.
제2발광다이오드(LED2)에서 생성된 청색광(Lb)은 제2뱅크개구(502) 내에 위치하는 제2양자점층(620)에 의하여 녹색의 광(Lg)으로 변환되어 외부로 방출될 수 있다. 이러한 제2양자점층(620)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제2화소전극(312)과 중첩할 수 있다. 제2양자점층(620)은 광 투과성을 갖는 감광성 폴리머, 양자점 및 산란입자들을 포함할 수 있다.
제2양자점층(620)의 양자점은 III-V족 화합물, III -VI족 화합물, II -VI족 화합물, I-III-VI족 화합물 및 이들의 조합에서 선택되는 물질을 포함할 수 있다. 일 실시예에서, 제2양자점층(620)은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함할 수 있다.
제2뱅크개구(502) 내의 제2양자점층(620) 상에는 제1유기 캡핑층(640)이 위치할 수 있다. 제1유기 캡핑층(640)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제2화소전극(312)과 중첩할 수 있다.
제1유기 캡핑층(640)은 감광성 폴리머일 수 있다. 예컨대, 제1유기 캡핑층(640)을 형성하기 위한 모노머는 감광성 아크릴계 수지일 수 있다. 일 실시예로, 제1유기 캡핑층(640)을 형성하기 위한 모노머는 헥사메틸렌 디아크릴레이트(hexamethylene diacrylate), 테트라에틸렌 글리콜 디아크릴레이트(tetraethylene glycol diacrylate), 디프로필렌 글리콜 디아크릴레이트(dipropylene glycol diacrylate), 트리프로필렌 글리콜 디아크릴레이트(tripropylene glycol diacrylate), 또는 이의 임의의 조합을 포함할 수 있다.
도 17에 도시된 바와 같이, 제1유기 캡핑층(640)은 제2양자점층(620)의 상면에서 일정한 두께를 가질 수 있다. 예컨대, 제1유기 캡핑층(640)의 상면은 제2양자점층(620)의 상면과 동일하거나 유사한 형상을 가질 수 있다. 다른 일 실시예에서, 제2양자점층(620)은 오목한 형상을 가지고, 제1유기 캡핑층(640)은 중심부의 두께가 제2뱅크개구(502)에 인접한 주변부의 두께보다 큰 볼록한 형상을 가질 수 있다.
제1유기 캡핑층(640)의 상면이 제2뱅크개구(502)의 측벽과 만나는 고정점은 제1뱅크층(510)과 제2뱅크층(520)의 경계면에 제2뱅크개구(502)의 측벽과 만나는 점과 일치하거나 인접할 수 있다. 다시 말해, 제1유기 캡핑층(640)의 고정점은 제2뱅크개구(502)의 측벽의 표면이 친액성에서 발액성으로 변화하는 점과 일치하거나 인접하여 위치할 수 있다.
제1유기 캡핑층(640)은 무기 캡핑층(PVL)이 형성되기 이전에 제2양자점층(620)이 광 및/또는 산소에 노출되어 광 변환 효율이 감소하는 것을 방지하거나 감소시킬 수 있다.
제3발광다이오드(LED3)에서 생성된 청색광(Lb)은 파장이 변환되지 않고 외부로 방출될 수 있다. 일 실시예에서, 제3화소전극(313)과 중첩하는 뱅크층(500)의 제3뱅크개구(503) 내에는 투광층(630)이 위치할 수 있다. 이러한 투광층(630)은 제1기판(100)에 수직인 방향(z축 방향)에서 바라볼 때, 제3화소전극(313)과 중첩할 수 있다. 투광층(630)은 광 투과성을 갖는 감광성 폴리머 및 산란입자들을 포함할 수 있다.
제1양자점층(610), 제1유기 캡핑층(640) 및 투광층(630)을 덮도록 뱅크층(500) 상에 무기 캡핑층(PVL)이 위치할 수 있다. 무기 캡핑층(PVL)은 실리콘옥사이드, 실리콘나이트라이드, 및/또는 실리콘옥시나이트라이드와 같은 무기절연물을 포함할 수 있다.
무기 캡핑층(PVL) 상에 저굴절률층(700)이 위치할 수 있다. 저굴절률층(700)은 유기 저굴절률층(710) 및 무기 보호층(720)을 포함할 수 있다. 유기 저굴절률층(710)은 굴절률이 약 1.2 정도일 수 있다. 유기 저굴절률층(710)은 뱅크층(500) 및 색변환-투광층(600) 상에 도포되어, 유기 저굴절률층(710) 상부에 위치하는 구성요소들에 평탄한 베이스면을 제공할 수 있다. 색변환-투광층(600)을 통과한 산란광은 유기 저굴절률층(710)의 계면에서 전반사되어 색변환-투광층(600) 내부에서 재 산란될 수 있다. 유기 저굴절률층(710) 상에는 무기 보호층(720)이 위치할 수 있다. 무기 보호층(720)은 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드 등의 무기물을 포함하며, 화학 기상 증착법(CVD)으로 형성될 수 있다.
무기 보호층(720) 상에 컬러필터층(800)이 위치할 수 있다. 컬러필터층(800)은 무기 보호층(720)이 형성된 이후에, 무기 보호층(720)이 제공하는 베이스면 상에 연속 공정을 통해 형성될 수 있다.
컬러필터층(800)은 제1 내지 제3필터개구(801, 802, 803)을 갖는다. 컬러필터층(800)의 제1 내지 제3필터개구(801, 802, 803) 각각은 제1 내지 제3발광다이오드(LED1, LED2, LED3) 각각에 대응할 수 있다.
컬러필터층(800)은 약 625 nm 내지 약 780 nm에 속하는 파장의 광만을 통과시키는 제1컬러필터층(810), 약 495 nm내지 약 570 nm에 속하는 파장의 광만을 통과시키는 제2컬러필터층(820) 및 약 450 nm 내지 약 495 nm에 속하는 파장의 광만을 통과시키는 제3컬러필터층(830)을 포함할 수 있다.
제3컬러필터층(830)은 무기 보호층(720) 상에 위치하고, 제1컬러필터층(810)은 제3컬러필터층(830) 상에 위치하고, 제2컬러필터층(820)은 제1컬러필터층(810) 상에 위치할 수 있다. 제1 내지 제3필터개구(801, 802, 803) 사이의 영역에서 제1컬러필터층(810), 제2컬러필터층(820) 및 제3컬러필터층(830) 중 두 개 이상의 층이 중첩할 수 있다. 제1컬러필터층(810), 제2컬러필터층(820) 및 제3컬러필터층(830) 중 두 개 이상의 층이 중첩된 부분을 블랙매트릭스와 같은 역할을 할 수 있다.
컬러필터층(800)이 무기 보호층(720)이 제공하는 베이스면 상에 직접 형성되므로, 제1컬러필터층(810), 제2컬러필터층(820) 및 제3컬러필터층(830)은 무기 보호층(720)과 직접 접촉할 수 있다.
컬러필터층(800) 상에는 필름층(FL)이 위치할 수 있다. 필름층(FL)은 광학 투명 접착제(optically clear adhesive) 또는 광학 투명 수지(OCR, optically clear resin)과 같은 점착층을 통해 컬러필터층(800) 상에 결합될 수 있다.
일부 실시예에서, 필름층(FL)은 반사 방지 필름으로 구비될 수 있다. 필름층(FL)은 편광 필름으로 구비될 수 있다. 편광 필름은 선편광판과 λ/4 판(quarter-wave plate)과 같은 위상지연필름을 포함할 수 있다.
도 17을 참조하여 설명한 디스플레이 장치(1)는 무기 보호층(720)상에 컬러필터층(800)이 직접 형성되므로, 컬러필터층(800)을 형성하기 위한 제2기판을 생략할 수 있다. 따라서, 제1기판(100)과 제2기판을 합착하는 공정을 생략할 수 있어 제조 공정을 단순화할 수 있을 뿐 아니라, 디스플레이 장치(1)의 두께를 감소시킬 수 있다.
본 발명은 도면에 도시된 실시예를 참고로 설명되었으나 이는 예시적인 것에 불과하며, 당해 기술분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 다른 실시예가 가능하다는 점을 이해할 것이다. 따라서 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것 이다.
1: 디스플레이 장치
201: 버퍼층
203: 게이트절연층
205: 층간절연막
207: 평탄화층
300: 발광다이오드층
311, 312, 313: 제1 내지 제3화소전극
320: 중간층
330: 대향전극
400: 봉지층
500: 뱅크층
501, 502, 503: 제1 내지 제3뱅크개구
510: 제1뱅크층
520: 제2뱅크층
600: 색변환-투광층
610, 620: 제1 및 제2양자점층
630: 투광층
640: 제1유기 캡핑층
700: 저굴절률층
800: 컬러필터층
810, 820, 830: 제1 내지 제3컬러필터
900: 제2기판

Claims (26)

  1. 제1기판;
    상기 제1기판 상에 배치되며, 제1파장대역에 속하는 파장의 광을 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드;
    상기 제1발광다이오드 내지 상기 제3발광다이오드를 덮는 봉지층;
    상기 봉지층 상에 위치하고, 상기 제1발광다이오드에 대응하는 제1뱅크개구, 상기 제2발광다이오드에 대응하는 제2뱅크개구 및 상기 제3발광다이오드에 대응하는 제3뱅크개구를 갖는 뱅크층;
    상기 제1뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키는 제1양자점층;
    상기 제2뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는 제2양자점층;
    상기 제2뱅크개구 내에 위치하고, 상기 제2양자점층을 덮는 제1유기 캡핑층; 및
    상기 뱅크층, 상기 제1양자점층 및 상기 제1유기 캡핑층을 덮는 무기 캡핑층;을 포함하는 디스플레이 장치.
  2. 제1항에 있어서,
    상기 뱅크층은 상기 봉지층 상에 위치하고, 친액성 표면을 갖는 제1뱅크층; 및
    상기 제1뱅크층 상에 위치하고, 발액성 표면을 갖는 제2뱅크층;을 포함하는 디스플레이 장치.
  3. 제2항에 있어서,
    상기 제1유기 캡핑층의 상면과 상기 제2뱅크개구의 측벽이 만나는 고정점은 상기 제1뱅크층과 상기 제2뱅크층 사이의 경계면과 상기 제2뱅크개구의 측벽이 만나는 점과 일치하거나 인접하는 디스플레이 장치.
  4. 제1항에 있어서,
    상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 작은 오목한 형상을 갖는 디스플레이 장치.
  5. 제4항에 있어서,
    상기 제1유기 캡핑층은 중심부의 두께와 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께가 같은 디스플레이 장치.
  6. 제4항에 있어서,
    상기 제1유기 캡핑층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 갖는 디스플레이 장치.
  7. 제1항에 있어서,
    상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 갖고,
    상기 제1유기 캡핑층은 중심부의 두께와 주변부의 두께가 같은 디스플레이 장치.
  8. 제1항에 있어서,
    상기 제1유기 캡핑층의 두께는 0.1 ㎛ 내지 3 ㎛인 디스플레이 장치.
  9. 제1항에 있어서,
    상기 제2양자점층은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함하는 디스플레이 장치.
  10. 제9항에 있어서,
    상기 제1파장대역은 450 nm 내지 495 nm이고,
    상기 제3파장대역은 495 nm 내지 570 nm인 디스플레이 장치.
  11. 제1항에 있어서,
    상기 제1뱅크개구 내에 위치하고, 상기 제1양자점층을 덮는 제2유기 캡핑층;을 더 포함하는 디스플레이 장치.
  12. 제1항에 있어서,
    상기 제1발광다이오드 내지 상기 제3발광다이오드가 사이에 위치하도록 상기 제1기판의 상부에 위치하는 제2기판; 및
    상기 제2기판의 상기 제1기판 방향의 하면 상에 위치하며, 상기 제1기판에 수직인 방향에서 바라볼 때 상기 제1발광다이오드와 중첩하는 제1필터개구, 상기 제2발광다이오드와 중첩하는 제2필터개구 및 상기 제3발광다이오드와 중첩하는 제3필터개구를 갖는 컬러필터층;을 더 포함하는 디스플레이 장치.
  13. 제12항에 있어서,
    상기 컬러필터층의 상기 제1기판 방향의 하면에 접하는 저굴절률층;을 더 포함하는 디스플레이 장치.
  14. 제13항에 있어서,
    상기 무기 캡핑층과 상기 저굴절률층 사이에 개재되는 충진재;를 더 포함하는 디스플레이 장치.
  15. 제2기판;
    제2기판 상에 위치하며, 제1필터개구, 제2필터개구 및 제3필터개구를 갖는 컬러필터층;
    상기 컬러필터층 상에 위치하는 저굴절률층; 및
    상기 저굴절률층 상에 위치하고, 상기 제1필터개구에 대응하는 제1뱅크개구, 상기 제2필터개구에 대응하는 제2뱅크개구 및 상기 제3필터개구에 대응하는 제3뱅크개구를 갖는 뱅크층;
    상기 제1뱅크개구 내에 위치하고, 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키는 제1양자점층;
    상기 제2뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는 제2양자점층;
    상기 제2뱅크개구 내에 위치하고, 상기 제2양자점층을 덮는 제1유기 캡핑층; 및
    상기 뱅크층, 상기 제1양자점층 및 상기 제1유기 캡핑층을 덮는 무기 캡핑층;을 포함하는, 디스플레이 장치.
  16. 제15항에 있어서,
    상기 뱅크층은 상기 저굴절률층 상에 위치하고, 친액성 표면을 갖는 제1뱅크층; 및
    상기 제1뱅크층 상에 위치하고, 발액성 표면을 갖는 제2뱅크층;을 포함하는 디스플레이 장치.
  17. 제16항에 있어서,
    상기 제1유기 캡핑층의 상면과 상기 제2뱅크개구의 측벽이 만나는 고정점은 상기 제1뱅크층과 상기 제2뱅크층 사이의 경계면과 상기 제2뱅크개구의 측벽이 만나는 점과 일치하거나 인접하는 디스플레이 장치.
  18. 제15항에 있어서,
    상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 작은 오목한 형상을 갖는 디스플레이 장치.
  19. 제18항에 있어서,
    상기 제1유기 캡핑층은 중심부의 두께와 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께가 같은 디스플레이 장치.
  20. 제18항에 있어서,
    상기 제1유기 캡핑층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 갖는 디스플레이 장치.
  21. 제15항에 있어서,
    상기 제2양자점층은 중심부의 두께가 상기 제2뱅크개구의 측벽과 인접한 주변부의 두께보다 큰 볼록한 형상을 갖고,
    상기 제1유기 캡핑층은 중심부의 두께와 주변부의 두께가 같은 디스플레이 장치.
  22. 제15항에 있어서,
    상기 제1뱅크개구 내에 위치하고, 상기 제1양자점층을 덮는 제2유기 캡핑층;을 더 포함하는 디스플레이 장치.
  23. 제15항에 있어서,
    상기 제2양자점층은 InxGa(1-x)P, AgInxGa(1-x)S2, AgInS2, AgGaS2, CuInS2, CuInSe2, CuGaS2, CuGaSe2, ZnSe, ZnTexSe(1-x), 또는 임의의 조합을 포함하는 디스플레이 장치.
  24. 제15항에 있어서,
    상기 뱅크층이 사이에 위치하도록 상기 제2기판의 하부에 위치하는 제1기판;
    상기 제1기판 상에 배치되며, 제1파장대역에 속하는 파장의 광을 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드; 및
    상기 제1발광다이오드 내지 상기 제3발광다이오드를 덮는 봉지층;을 더 포함하는 디스플레이 장치.
  25. 제24항에 있어서,
    상기 봉지층과 상기 무기 캡핑층 사이에 개재되는 충진재;를 더 포함하는 디스플레이 장치.
  26. 제1기판;
    상기 제1기판 상에 배치되며, 제1파장대역에 속하는 파장의 광을 발광하는 제1발광다이오드, 제2발광다이오드 및 제3발광다이오드;
    상기 제1발광다이오드 내지 상기 제3발광다이오드를 덮는 봉지층;
    상기 봉지층 상에 위치하고, 상기 제1발광다이오드에 대응하는 제1뱅크개구, 상기 제2발광다이오드에 대응하는 제2뱅크개구 및 상기 제3발광다이오드에 대응하는 제3뱅크개구를 갖는 뱅크층;
    상기 제1뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제2파장대역에 속하는 파장의 광으로 변환시키는 제1양자점층;
    상기 제2뱅크개구 내에 위치하고, 상기 제1파장대역에 속하는 파장의 광을 제3파장대역에 속하는 파장의 광으로 변환시키는 제2양자점층;
    상기 제2뱅크개구 내에 위치하고, 상기 제2양자점층을 덮는 제1유기 캡핑층;
    상기 뱅크층, 상기 제1양자점층 및 상기 제1유기 캡핑층을 덮는 무기 캡핑층;
    상기 무기 캡핑층 상에 위치하고 상기 제1뱅크개구, 상기 제2뱅크개구 및 상기 제3뱅크개구를 매립하는 유기 저굴절률층;
    상기 유기 저굴절률층 상에 위치하는 무기 보호층; 및
    상기 무기 보호층과 직접 접촉하고, 상기 제1기판에 수직인 방향에서 바라볼 때 상기 제1발광다이오드와 중첩하는 제1필터개구, 상기 제2발광다이오드와 중첩하는 제2필터개구 및 상기 제3발광다이오드와 중첩하는 제3필터개구를 갖는 컬러필터층;을 포함하는 디스플레이 장치.
KR1020220104276A 2022-08-19 2022-08-19 디스플레이 장치 KR20240026407A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220104276A KR20240026407A (ko) 2022-08-19 2022-08-19 디스플레이 장치
US18/312,192 US20240063347A1 (en) 2022-08-19 2023-05-04 Display apparatus
CN202311044288.8A CN117594626A (zh) 2022-08-19 2023-08-18 显示设备
CN202322228570.3U CN220796751U (zh) 2022-08-19 2023-08-18 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220104276A KR20240026407A (ko) 2022-08-19 2022-08-19 디스플레이 장치

Publications (1)

Publication Number Publication Date
KR20240026407A true KR20240026407A (ko) 2024-02-28

Family

ID=89906074

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220104276A KR20240026407A (ko) 2022-08-19 2022-08-19 디스플레이 장치

Country Status (3)

Country Link
US (1) US20240063347A1 (ko)
KR (1) KR20240026407A (ko)
CN (2) CN220796751U (ko)

Also Published As

Publication number Publication date
US20240063347A1 (en) 2024-02-22
CN220796751U (zh) 2024-04-16
CN117594626A (zh) 2024-02-23

Similar Documents

Publication Publication Date Title
US11342525B2 (en) Display device
US11476439B2 (en) Display device
CN110660928A (zh) 显示装置
EP3690971B1 (en) Display device
KR20200027109A (ko) 광학 부재 및 이를 포함하는 표시 장치
KR20210031586A (ko) 표시 장치
KR20200049929A (ko) 광학 부재 및 이를 포함하는 표시 장치
US11925051B2 (en) Display device including an encapsulation layer including porous layer
KR20220022011A (ko) 표시 장치 및 그 제조방법
KR20210142031A (ko) 표시 장치
CN220796751U (zh) 显示设备
US20230378401A1 (en) Display apparatus
US20240172515A1 (en) Display apparatus
US20230380228A1 (en) Display device and method of manufacturing the same
CN220326163U (zh) 显示装置
CN219644494U (zh) 显示装置
US20230255079A1 (en) Display apparatus
CN220402273U (zh) 显示设备
US20240016024A1 (en) Display apparatus
US20230378402A1 (en) Display apparatus
US20230209950A1 (en) Display apparatus
US20230209958A1 (en) Display device
US20220262864A1 (en) Display apparatus
KR20230161289A (ko) 표시 장치
KR20230087699A (ko) 디스플레이 장치