KR20230172580A - 간접 드레인 결합을 갖는 광검출기 회로 - Google Patents
간접 드레인 결합을 갖는 광검출기 회로 Download PDFInfo
- Publication number
- KR20230172580A KR20230172580A KR1020237039988A KR20237039988A KR20230172580A KR 20230172580 A KR20230172580 A KR 20230172580A KR 1020237039988 A KR1020237039988 A KR 1020237039988A KR 20237039988 A KR20237039988 A KR 20237039988A KR 20230172580 A KR20230172580 A KR 20230172580A
- Authority
- KR
- South Korea
- Prior art keywords
- region
- auxiliary
- drain
- integrated circuit
- drain region
- Prior art date
Links
- 230000008878 coupling Effects 0.000 title claims description 37
- 238000010168 coupling process Methods 0.000 title claims description 37
- 238000005859 coupling reaction Methods 0.000 title claims description 37
- 239000002800 charge carrier Substances 0.000 claims abstract description 93
- 238000012546 transfer Methods 0.000 claims description 123
- 239000002184 metal Substances 0.000 claims description 38
- 238000001514 detection method Methods 0.000 claims description 27
- 238000000034 method Methods 0.000 claims description 21
- 239000004020 conductor Substances 0.000 claims description 2
- 238000004519 manufacturing process Methods 0.000 claims description 2
- 238000000151 deposition Methods 0.000 claims 1
- 238000005530 etching Methods 0.000 claims 1
- 239000004065 semiconductor Substances 0.000 abstract description 8
- 238000005516 engineering process Methods 0.000 abstract description 5
- 239000000523 sample Substances 0.000 description 96
- 230000005284 excitation Effects 0.000 description 59
- 230000003287 optical effect Effects 0.000 description 28
- 230000004044 response Effects 0.000 description 26
- 238000010586 diagram Methods 0.000 description 19
- 238000004458 analytical method Methods 0.000 description 17
- 238000006243 chemical reaction Methods 0.000 description 16
- 230000005684 electric field Effects 0.000 description 11
- 239000003550 marker Substances 0.000 description 10
- 238000012545 processing Methods 0.000 description 10
- 229920001184 polypeptide Polymers 0.000 description 9
- 102000004196 processed proteins & peptides Human genes 0.000 description 9
- 108090000765 processed proteins & peptides Proteins 0.000 description 9
- 238000012163 sequencing technique Methods 0.000 description 7
- 239000000758 substrate Substances 0.000 description 7
- 239000002019 doping agent Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- 108020004414 DNA Proteins 0.000 description 5
- 230000005281 excited state Effects 0.000 description 5
- 230000001965 increasing effect Effects 0.000 description 5
- 238000000926 separation method Methods 0.000 description 5
- 150000001413 amino acids Chemical class 0.000 description 4
- 239000000203 mixture Substances 0.000 description 4
- 125000003275 alpha amino acid group Chemical group 0.000 description 3
- 230000008901 benefit Effects 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910044991 metal oxide Inorganic materials 0.000 description 3
- 150000004706 metal oxides Chemical class 0.000 description 3
- 230000004048 modification Effects 0.000 description 3
- 238000012986 modification Methods 0.000 description 3
- 239000002773 nucleotide Substances 0.000 description 3
- 125000003729 nucleotide group Chemical group 0.000 description 3
- 230000005693 optoelectronics Effects 0.000 description 3
- 239000000725 suspension Substances 0.000 description 3
- 102000053602 DNA Human genes 0.000 description 2
- 238000001712 DNA sequencing Methods 0.000 description 2
- 238000003559 RNA-seq method Methods 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 108020004682 Single-Stranded DNA Proteins 0.000 description 2
- 230000009286 beneficial effect Effects 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 238000003776 cleavage reaction Methods 0.000 description 2
- 230000000295 complement effect Effects 0.000 description 2
- 230000001276 controlling effect Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 238000005286 illumination Methods 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000002372 labelling Methods 0.000 description 2
- 238000005259 measurement Methods 0.000 description 2
- 108020004707 nucleic acids Proteins 0.000 description 2
- 102000039446 nucleic acids Human genes 0.000 description 2
- 150000007523 nucleic acids Chemical class 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000000734 protein sequencing Methods 0.000 description 2
- 102000004169 proteins and genes Human genes 0.000 description 2
- 108090000623 proteins and genes Proteins 0.000 description 2
- 230000007017 scission Effects 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- 230000007704 transition Effects 0.000 description 2
- 108091032973 (ribonucleotides)n+m Proteins 0.000 description 1
- ZOXJGFHDIHLPTG-UHFFFAOYSA-N Boron Chemical compound [B] ZOXJGFHDIHLPTG-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- 229940024548 aluminum oxide Drugs 0.000 description 1
- 238000013459 approach Methods 0.000 description 1
- 238000003491 array Methods 0.000 description 1
- 239000012472 biological sample Substances 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 229910052796 boron Inorganic materials 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000002596 correlated effect Effects 0.000 description 1
- 230000000875 corresponding effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000003745 diagnosis Methods 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000003814 drug Substances 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 238000007667 floating Methods 0.000 description 1
- 230000002068 genetic effect Effects 0.000 description 1
- 230000005283 ground state Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 230000003100 immobilizing effect Effects 0.000 description 1
- 238000010348 incorporation Methods 0.000 description 1
- 230000001939 inductive effect Effects 0.000 description 1
- 238000004020 luminiscence type Methods 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 230000000116 mitigating effect Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052698 phosphorus Inorganic materials 0.000 description 1
- 239000011574 phosphorus Substances 0.000 description 1
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 230000005855 radiation Effects 0.000 description 1
- 238000005070 sampling Methods 0.000 description 1
- 238000007493 shaping process Methods 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 239000007787 solid Substances 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000001228 spectrum Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14616—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor characterised by the channel of the transistor, e.g. channel having a doping gradient
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14603—Special geometry or disposition of pixel-elements, address-lines or gate-electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14601—Structural or functional details thereof
- H01L27/14609—Pixel-elements with integrated switching, control, storage or amplification elements
- H01L27/14612—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor
- H01L27/14614—Pixel-elements with integrated switching, control, storage or amplification elements involving a transistor having a special gate structure
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14643—Photodiode arrays; MOS imagers
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/14—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation
- H01L27/144—Devices controlled by radiation
- H01L27/146—Imager structures
- H01L27/14683—Processes or apparatus peculiar to the manufacture or treatment of these devices or parts thereof
- H01L27/14689—MOS based technologies
Landscapes
- Physics & Mathematics (AREA)
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Electromagnetism (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Computer Hardware Design (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Solid State Image Pick-Up Elements (AREA)
- Investigating, Analyzing Materials By Fluorescence Or Luminescence (AREA)
- Optical Measuring Cells (AREA)
- Transforming Light Signals Into Electric Signals (AREA)
Abstract
본 명세서에 설명되는 기술의 양태들은 개선된 반도체-기반 이미지 센서 설계들에 관련된다. 일부 실시예들에서, 집적 회로는 광검출 영역, 제1 반도체 디바이스에 의해 광검출 영역에 전기적으로 결합되는 보조 영역, 및 제2 반도체 디바이스를 통해 보조 영역에 전기적으로 결합되는 드레인 영역을 포함할 수 있다. 일부 실시예들에서, 드레인 디바이스는 드레인 영역으로의 전하 캐리어들의 흐름을 제어하는 게이트로 구성될 수 있다. 일부 실시예들에서, 드레인 영역으로의 전하 캐리어들의 흐름은 제2 디바이스를 통해 발생할 수 있다. 일부 실시예들에서, 제2 디바이스는 다이오드-접속된 트랜지스터일 수 있다. 일부 실시예들에서, 제1 및 제2 반도체 디바이스들은 유리하게도 드레인 영역의 속성들을 보조 영역의 속성들로부터 분리시킬 수 있다. 일부 실시예들에서, 집적 회로는 복수의 픽셀들, 및 복수의 픽셀들에서의 전하 캐리어들의 이송을 제어하도록 구성되는 제어 회로를 포함할 수 있다.
Description
<관련 출원들에 대한 상호-참조>
본 출원은, 참조에 의해 그 전체가 본 명세서에 원용되는, 발명의 명칭이 "PHOTODETECTOR CIRCUIT WITH INDIRECT DRAIN COUPLING"인, 2021년 4월 22일 출원된 미국 임시 특허 출원 제63/178,498호의 이점을 주장한다.
<본 개시내용의 분야>
본 개시내용은 샘플 분석들을 위해 수만 개 이상의 샘플 웰들에 짧은 광학 펄스들을 동시에 제공하고 샘플 웰들로부터 형광 신호들을 수신하는 것에 의해 샘플들의 대규모-병렬 분석들을 수행할 수 있는 집적 디바이스들 및 관련 기기들에 관련된다. 이러한 기기들은 현장 진단 유전자 서열분석 및 개인화된 의료에 유용할 수 있다.
다양한 애플리케이션들에서 광을 검출하기 위해 광검출기들이 사용된다. 입사 광의 강도를 표시하는 전기 신호를 생성하는 집적 광검출기들이 개발되었다. 이미징 애플리케이션들을 위한 집적 광검출기들은 장면에 걸쳐 수신되는 광의 강도를 검출하기 위해 픽셀들의 어레이를 포함한다. 집적 광검출기들의 예들은 CCD들(charge coupled devices) 및 CMOS(Complementary Metal Oxide Semiconductor) 이미지 센서들을 포함한다.
생물학적 또는 화학적 샘플들의 대규모-병렬 분석들을 할 수 있는 기기들은 그들의 큰 크기, 휴대성의 부족, 기기를 동작시키기 위한 숙련된 기술자의 요건, 전력 필요성, 제어된 동작 환경에 대한 필요성, 및 비용을 포함할 수 있는 여러 요인들 때문에 실험실 설정들로 전형적으로 제한된다. 샘플이 이러한 장비를 사용하여 분석되어야 할 때, 공통 패러다임은 현장 진단시 또는 현장에서 샘플을 추출하고, 이러한 샘플을 실험실로 전송하고, 분석의 결과들을 기다리는 것이다. 결과들을 기다리는 시간은 몇 시간 내지 며칠의 범위일 수 있다.
본 개시내용의 일부 양태들은, 광검출 영역, 보조 영역, 드레인 영역, 광검출 영역을 보조 영역에 전기적으로 결합하는 제1 트랜지스터 채널, 및 보조 영역을 드레인 영역에 전기적으로 결합하는 제2 트랜지스터 채널을 포함하는 집적 회로에 관련되고, 제1 트랜지스터 채널이 온 상태에 있을 때, 제2 트랜지스터 채널은 온 상태에 있다.
본 개시내용의 일부 양태들은, 광검출 영역, 보조 영역, 드레인 영역, 제어 신호를 수신하도록 구성되는 드레인 이송 게이트에 결합되는 드레인 트랜지스터 채널, 및 보조 이송 게이트에 결합되는 보조 트랜지스터 채널을 포함하는 집적 회로에 관련되고, 드레인 이송 게이트에서 제어 신호가 수신될 때, 드레인 및 보조 트랜지스터 채널들은 보조 영역을 통해 광검출 영역으로부터 드레인 영역으로 전류를 전도하도록 구성된다.
본 개시내용의 일부 양태들은, 광검출 영역, 보조 영역, 드레인 영역, 광검출 영역을 보조 영역에 전기적으로 결합하는 드레인 디바이스, 및 보조 영역을 드레인 영역에 전기적으로 결합하는 보조 디바이스를 포함하는 집적 회로에 관련되고, 보조 디바이스는 다이오드-접속된 구성의 트랜지스터를 포함한다.
본 개시내용의 일부 양태들은, 집적 회로를 제조하는 방법에 관련되고, 이러한 방법은, 집적 회로의 광검출 영역을 형성하는 단계, 집적 회로의 보조 영역을 형성하는 단계, 집적 회로의 드레인 영역을 형성하는 단계, 광검출 영역을 보조 영역에 전기적으로 결합하는 드레인 디바이스를 형성하는 단계, 및 보조 영역을 드레인 영역에 전기적으로 결합하는 보조 디바이스를 형성하는 단계를 포함하고, 드레인 디바이스가 온 상태에 있을 때, 보조 디바이스는 온 상태에 있다.
전술한 개요는 제한으로 의도되지 않는다. 또한, 다양한 실시예들은 본 개시내용의 임의의 양태들을 단독으로 또는 조합하여 포함할 수 있다.
도 1a은, 일부 실시예들에 따른, 집적 디바이스의 개략도이다.
도 1b는, 일부 실시예들에 따른, 도 1a의 집적 디바이스의 픽셀의 개략도이다.
도 1c은, 일부 실시예들에 따른, 도 1a의 집적 디바이스에 포함될 수 있는 예시적인 픽셀의 회로도이다.
도 1d는, 일부 실시예들에 따른, 예시적인 픽셀의 일부의 측면도이고, 이러한 픽셀은 금속 층들 및 비아들을 갖는다.
도 1e는, 일부 실시예들에 따른, 도 1c의 픽셀에서의 전하 이송을 예시하는 도면이다.
도 1fa는, 일부 실시예들에 따른, 도 1a의 집적 디바이스에 포함될 수 있는 예시적인 픽셀의 평면도이고, 이러한 픽셀은 고유 전기장을 유도하도록 구성되는 광검출 영역 및 다수의 전하 저장 영역들을 갖는다.
도 1fb는 다른 실시예들에 따른 도 1a의 집적 디바이스에 포함될 수 있는 예시적인 픽셀의 평면도이다.
도 1ga, 도 1gb, 도 1gc 및 도 1gd는 도 1c에 도시되는 실시예의 대안적인 구현인 예시적인 픽셀의 회로도를 각각 도시한다.
도 2aa는, 일부 실시예들에 따른, 집적 디바이스 및 기기의 블록도이다.
도 2ab는, 일부 실시예들에 따른, 집적 디바이스를 포함하는 장치의 개략도이다.
도 2ac는, 일부 실시예들에 따른, 컴팩트한 모드-잠금된 레이저 모듈을 포함하는 분석 기기의 블록도 묘사이다.
도 2ad는, 일부 실시예들에 따른, 분석 기기에 통합되는 컴팩트한 모드-잠금된 레이저 모듈을 묘사한다.
도 2b는, 일부 실시예들에 따른, 광학 펄스들의 트레인을 묘사한다.
도 3a은, 일부 실시예들에 따른, 픽셀들의 행을 예시하는 대안적인 예시적인 집적 디바이스의 단면 개략도이다.
도 3b는, 일부 실시예들에 따른, 도 3a의 집적 디바이스의 예시적인 픽셀의 단면도이다.
본 발명의 특징들 및 장점들은 도면들과 관련하여 취해질 때 아래에 제시된 상세한 설명으로부터 더욱 명백해질 것이다. 도면들을 참조하여 실시예들을 설명할 때, 방향 참조들("위(above)", "아래(below)", "상단(top)", "하단(bottom)", "좌측(left)", "우측(right)", "수평(horizontal)", "수직(vertical)" 등)이 사용될 수 있다. 이러한 참조들은 독자가 정상적인 배향으로 도면들을 보는 데 도움을 주기 위한 것으로서만 의도된다. 이러한 방향 참조들은 구현된 디바이스의 특징들의 선호되는 또는 유일한 배향을 설명하도록 의도되는 것이 아니다. 다른 배향들을 사용하여 디바이스가 구현될 수 있다.
도 1b는, 일부 실시예들에 따른, 도 1a의 집적 디바이스의 픽셀의 개략도이다.
도 1c은, 일부 실시예들에 따른, 도 1a의 집적 디바이스에 포함될 수 있는 예시적인 픽셀의 회로도이다.
도 1d는, 일부 실시예들에 따른, 예시적인 픽셀의 일부의 측면도이고, 이러한 픽셀은 금속 층들 및 비아들을 갖는다.
도 1e는, 일부 실시예들에 따른, 도 1c의 픽셀에서의 전하 이송을 예시하는 도면이다.
도 1fa는, 일부 실시예들에 따른, 도 1a의 집적 디바이스에 포함될 수 있는 예시적인 픽셀의 평면도이고, 이러한 픽셀은 고유 전기장을 유도하도록 구성되는 광검출 영역 및 다수의 전하 저장 영역들을 갖는다.
도 1fb는 다른 실시예들에 따른 도 1a의 집적 디바이스에 포함될 수 있는 예시적인 픽셀의 평면도이다.
도 1ga, 도 1gb, 도 1gc 및 도 1gd는 도 1c에 도시되는 실시예의 대안적인 구현인 예시적인 픽셀의 회로도를 각각 도시한다.
도 2aa는, 일부 실시예들에 따른, 집적 디바이스 및 기기의 블록도이다.
도 2ab는, 일부 실시예들에 따른, 집적 디바이스를 포함하는 장치의 개략도이다.
도 2ac는, 일부 실시예들에 따른, 컴팩트한 모드-잠금된 레이저 모듈을 포함하는 분석 기기의 블록도 묘사이다.
도 2ad는, 일부 실시예들에 따른, 분석 기기에 통합되는 컴팩트한 모드-잠금된 레이저 모듈을 묘사한다.
도 2b는, 일부 실시예들에 따른, 광학 펄스들의 트레인을 묘사한다.
도 3a은, 일부 실시예들에 따른, 픽셀들의 행을 예시하는 대안적인 예시적인 집적 디바이스의 단면 개략도이다.
도 3b는, 일부 실시예들에 따른, 도 3a의 집적 디바이스의 예시적인 픽셀의 단면도이다.
본 발명의 특징들 및 장점들은 도면들과 관련하여 취해질 때 아래에 제시된 상세한 설명으로부터 더욱 명백해질 것이다. 도면들을 참조하여 실시예들을 설명할 때, 방향 참조들("위(above)", "아래(below)", "상단(top)", "하단(bottom)", "좌측(left)", "우측(right)", "수평(horizontal)", "수직(vertical)" 등)이 사용될 수 있다. 이러한 참조들은 독자가 정상적인 배향으로 도면들을 보는 데 도움을 주기 위한 것으로서만 의도된다. 이러한 방향 참조들은 구현된 디바이스의 특징들의 선호되는 또는 유일한 배향을 설명하도록 의도되는 것이 아니다. 다른 배향들을 사용하여 디바이스가 구현될 수 있다.
I.
도입
본 개시내용의 양태들은, 단일 분자들의 식별 및 핵산 서열분석을 포함하여, 샘플들을 병렬로 분석할 수 있는 집적 디바이스들, 기기들, 및 관련 시스템들에 관련된다. 이러한 기기는 컴팩트하고, 운반하기 쉬우며, 동작시키기 쉬울 수 있어, 의사 또는 다른 제공자가 기기를 쉽게 사용하고 주의가 필요할 수 있는 원하는 위치로 기기를 수송하는 것을 허용할 수 있다. 샘플의 분석은, 샘플을 검출하고 및/또는 샘플의 단일 분자들을 식별(예를 들어, 핵산 서열분석의 일부로서 개별 뉴클레오티드를 식별)하기 위해 사용될 수 있는, 하나 이상의 형광 마커로 샘플을 라벨링하는 것을 포함할 수 있다. 형광 마커는 여기 광(예를 들어, 형광 마커를 여기 상태로 여기시킬 수 있는 특성 파장을 갖는 광)으로 형광 마커를 조명하는 것에 응답하여 여기될 수 있고, 형광 마커가 여기되면, 방출 광(예를 들어, 여기 상태로부터 기저 상태로 복귀하는 것에 의해 형광 마커에 의해 방출되는 특성 파장을 갖는 광)을 방출한다. 방출 광의 검출은 형광 마커의 식별을 허용할 수 있고, 따라서, 형광 마커에 의해 라벨링되는 샘플의 분자 또는 샘플의 식별을 허용할 수 있다. 일부 실시예들에 따르면, 기기는 대규모-병렬 샘플 분석들을 할 수 있고 수만 개 이상의 샘플을 동시에 다루도록 구성될 수 있다.
본 발명자들은 샘플을 수신하도록 구성되는 샘플 웰들 및 집적 디바이스 상에 형성되는 집적 광학계들을 갖는 집적 디바이스, 및 집적 디바이스와 인터페이스하도록 구성되는 기기가 이러한 수의 샘플들의 분석을 달성하기 위해 사용될 수 있다는 점을 인식하고 이해하였다. 기기는 하나 이상의 여기 광원을 포함할 수 있고, 집적 디바이스는 집적 디바이스 상에 형성되는 집적 광학 컴포넌트들(예를 들어, 도파관들, 광학 결합기들, 광학 분할기들)을 사용하여 여기 광이 샘플 웰들에 전달되도록 기기와 인터페이스할 수 있다. 광학 컴포넌트들은 집적 디바이스의 샘플 웰들에 걸쳐 조명의 균일성을 개선할 수 있으며, 그렇지 않으면 필요했을 수 있는 많은 수의 외부 광학 컴포넌트들을 감소시킬 수 있다. 또한, 본 발명자들은 집적 디바이스 상에 광검출 영역들(예를 들어, 포토다이오드들)을 집적하는 것이 샘플 웰들로부터의 형광 방출들의 검출 효율을 개선하고 그렇지 않으면 필요했을 수 있는 집광 컴포넌트들의 수를 감소시킬 수 있다는 점을 인식하고 이해하였다.
일부 실시예들에서, 집적 디바이스는 샘플 웰들로부터 형광 방출 광자들을 수신하고, 형광 방출 광자들을 수신하는 것에 응답하여 전하 캐리어들을 생성하고 그것들을 하나 이상의 전하 저장 영역에 송신하도록 구성될 수 있다. 예를 들어, 광검출 영역은 집적 디바이스 상에 위치될 수 있고, 광학 축을 따라 형광 방출 전하 캐리어들을 수신하도록 구성될 수 있으며, 광검출 영역은 또한 전기 축을 따라 하나 이상의 전하 저장 영역(예를 들어, 저장 다이오드)에 결합될 수 있어, 전하 저장 영역(들)은 형광 방출 전하 캐리어들에 응답하여 광검출 영역에서 생성되는 전하 캐리어들을 수집할 수 있다. 일부 실시예들에서, 집적 디바이스는 나중의 판독을 위해 광검출 영역으로부터 전하 저장 영역(들)으로의 전하 캐리어들의 이송을 제어하는 하나 이상의 제어 신호를 하나 이상의 이송 게이트에서 수신하도록 구성될 수 있다.
집적 디바이스에 도달할 수 있는 여기 전하 캐리어들에 비교하여 비교적 적은 양의 형광 방출 전하 캐리어들로 인해 전하 저장 영역들에서 형광 방출 전하 캐리어들을 수집하는 데 어려움들이 발생한다. 예를 들어, 여기 소스로부터의 여기 광자들은 광검출기들에 도달할 수 있고, 전하 저장 영역들에 도달한다면 형광 방출 전하 캐리어들로부터 구별할 수 없을 노이즈 전하 캐리어들을 생성할 수 있다. 따라서, 여기 광자들은 광검출기들에서 검출된 형광 방출들에 노이즈를 추가할 수 있다.
일부 실시예들에서, 드레인 기간 동안(예를 들어, 수집 기간에 선행하여), 집적 디바이스의 드레인 영역은 폐기를 위해 광검출 영역으로부터 노이즈 전하 캐리어들(예를 들어, 입사 여기 광자들에 응답하여 생성되는 여기 전하 캐리어들)을 수신할 수 있다. 예를 들어, 노이즈 전하 캐리어들은 DC(direct current) 전압 소스로 전도될 수 있다. 일부 실시예들에서, 집적 디바이스의 드레인 영역은 드레인 전하 이송 채널에 의해 광검출 영역에 결합될 수 있다. 일부 실시예들에서, 집적 디바이스는 광검출 영역으로부터 드레인 영역으로의 전하 캐리어들의 이송을 제어하는 드레인 제어 신호를 드레인 게이트에서 수신하도록 구성될 수 있다. 일부 실시예들에서, 집적 디바이스는 수집 시퀀스를 수행하도록 구성될 수 있고, 이러한 수집 시퀀스는, 드레인 기간; 그 동안 전하 저장 영역(들)이 광검출 영역으로부터 형광 방출 전하 캐리어들을 수신할 수 있는 수집 기간; 및 그 동안 전하 저장 영역(들)이 저장된 전하 캐리어들을 처리를 위해 판독 회로에 제공할 수 있는 판독 기간을 포함한다.
본 발명자들은, 드레인 제어 신호가 집적 디바이스의 드레인 게이트에서 수신될 때, 드레인 영역에서의 전압이 유리하게 변할 수 있다는 점을 인식하였다. 예를 들어, 이러한 전압 변화들은 광검출 영역으로부터 드레인 영역으로의 전위 기울기를 증가시킬 수 있고, 이에 의해 광검출 영역으로부터 드레인 영역으로의 노이즈 전하 캐리어들의 흐름을 증가시킨다. 그러나, 본 발명자들은, 이러한 변화들이 금속 라인들의 전압을 변경하여, 특정 실시예들에서, 드레인 영역을 DC 전압 소스에 전기적으로 결합할 수 있고, 이는 각각의 픽셀에서 수신되는 DC 전압으로 하여금 픽셀들 사이에서 변하게 할 수 있어, 디바이스에서의 동작의 불일치를 야기한다는 점을 또한 인식하였다. 더욱이, 특정 실시예들에서, 드레인 영역이 결합되는 금속 라인들의 전기적(예를 들어, 용량성) 속성들은 드레인 영역에서의 전압의 유리한 변화들을 감소시킬 수 있다.
위 문제들을 해결하기 위해, 본 발명자들은 픽셀 회로 내에 노이즈를 도입하고 디바이스 동작에서 불일치들을 야기할 수 있는 픽셀 회로 외부의 금속 라인들에서의 전압 변동들을 감소시키거나 또는 제거하면서 노이즈 전하 캐리어들의 배출을 증가시키는 픽셀 회로 내의 유리한 전압 변화들을 허용하는 기술들을 개발하였다. 예를 들어, 일부 실시예들에서, 본 명세서에 설명되는 픽셀은 광검출 영역과 드레인 영역 사이에 놓이는, 드레인 디바이스 및 보조 디바이스와 같은, 복수의 디바이스들을 가질 수 있다. 드레인 영역은, DC(direct current) 전원에 전도성으로 접속되는 금속 라인들과 같은, 전압 소스에 결합될 수 있다. 일부 실시예들에서, 보조 디바이스는 드레인 디바이스가 드레인 영역에 간접적으로 결합되는 것을 허용하도록 구성될 수 있다. 이러한 간접 결합은, 특정 실시예들에서, 보조 디바이스와 드레인 디바이스 사이의 영역에서의 전압이 유리하게 변하는 것을 허용할 수 있고, 이는 금속 라인들을 통한 픽셀 회로들로의 노이즈의 도입을 감소시키면서, 노이즈 전하 캐리어들로 하여금 광검출 영역으로부터 드레인되게 하는 것을 돕는다.
본 명세서에 설명되는 집적 디바이스들은 단독으로 또는 조합하여 본 명세서에 설명되는 임의의 또는 모든 기술들을 통합할 수 있다는 점이 이해되어야 한다.
II.
예시적인 집적 디바이스 개요
픽셀들(1-112)의 행을 예시하는 집적 디바이스(1-102)의 단면 개략도가 도 1a에 도시된다. 집적 디바이스(1-102)는 본 혁신의 드레인 개념들이 사용될 수 있지만 그렇게 제한되지 않는 예시적인 집적 디바이스이다. 집적 디바이스(1-102)는 결합 영역(1-201), 라우팅 영역(1-202), 및 픽셀 영역(1-203)을 포함할 수 있다. 픽셀 영역(1-203)은, 여기 광(점선 화살표로서 도시됨)이 집적 디바이스(1-102)에 결합되는 장소인, 결합 영역(1-201)으로부터 분리된 위치의 표면에 위치되는 샘플 웰들(1-108)을 갖는 복수의 픽셀들(1-112)을 포함할 수 있다. 샘플 웰들(1-108)은 금속 층(들)(1-106)을 통해 형성될 수 있다. 점선 직사각형에 의해 예시되는, 하나의 픽셀(1-112)은, 샘플 웰(1-108), 및 샘플 웰(1-108)과 연관된 하나 이상의 광검출기(1-110)를 포함하는 집적 디바이스(1-102)의 영역이다. 일부 실시예들에서, 각각의 광검출기(1-110)는, 샘플 웰(1-108)로부터의 입사 광에 응답하여 생성되는 여기 전하 캐리어들을 이송하기 위해, 드레인 디바이스 및 보조 디바이스와 같은, 복수의 디바이스들에 의해 접속되는 광검출 영역 및 드레인 영역을 포함할 수 있다.
도 1a은 여기 광의 빔을 결합 영역(1-201)에 그리고 샘플 웰들(1-108)에 결합하는 것에 의해 여기 광의 경로를 예시한다. 도 1a에 도시되는 샘플 웰들(1-108)의 행은 도파관(1-220)과 광학적으로 결합하도록 위치될 수 있다. 여기 광은 샘플 웰 내에 위치되는 샘플을 조명할 수 있다. 샘플은 여기 광에 의해 조명되는 것에 응답하여 여기 상태에 도달할 수 있다. 샘플이 여기 상태에 있을 때, 샘플은 방출 광을 방출할 수 있으며, 이는 샘플 웰에 연관된 하나 이상의 광검출기에 의해 검출될 수 있다. 도 1a은 샘플 웰(1-108)로부터 픽셀(1-112)의 광검출기(들)(1-110)까지의 방출 광의 광학 축 OPT을 개략적으로 예시한다. 픽셀(1-112)의 광검출기(들)(1-110)는 샘플 웰(1-108)로부터의 방출 광을 검출하도록 구성 및 위치될 수 있다. 적합한 광검출기들의 예들은, 참조에 의해 그 전체가 본 명세서에 원용되는, 발명의 명칭이 "INTEGRATED DEVICE FOR TEMPORAL BINNING OF RECEIVED PHOTONS"인 미국 특허 출원 재14/821,656호에 설명된다. 광검출기들의 대안적인 또는 추가적인 예들이 본 명세서에 추가로 설명된다. 개별 픽셀(1-112)에 대해, 샘플 웰(1-108) 및 그 각각의 광검출기(들)(1-110)는 광학 축 OPT를 따라 정렬될 수 있다. 이러한 방식으로, 광검출기(들)는 픽셀(1-112) 내의 샘플 웰과 중첩될 수 있다.
샘플 웰(1-108)로부터의 방출 광의 방향성은 금속 층(들)(1-106)에 상대적인 샘플 웰(1-108)에서의 샘플의 위치지정에 의존할 수 있고 그 이유는 금속 층(들)(1-106)이 방출 광을 반사하도록 작용할 수 있기 때문이다. 이러한 방식으로, 금속 층(들)(1-106)과 샘플 웰(1-108)에 위치되는 샘플 상의 형광 마커 사이의 거리는 형광 마커에 의해 방출되는 광을 검출하는, 샘플 웰과 동일한 픽셀에 있는, 광검출기(들)(1-110)의 효율에 영향을 미칠 수 있다. 동작 동안 샘플이 위치될 수 있는 장소에 근접한 샘플 웰(1-106)의 바닥 표면과 금속 층(들)(1-106) 사이의 거리는 100 nm 내지 500 nm의 범위, 또는 그 범위 내의 값들의 임의의 값 또는 범위일 수 있다. 일부 실시예들에서, 금속 층(들)(1-106)과 샘플 웰(1-106)의 바닥 표면 사이의 거리는 대략 300 nm이지만, 본 명세서에 설명되는 실시예들은 그와 같이 제한되지 않으므로, 다른 거리들이 사용될 수 있다.
샘플과 광검출기(들) 사이의 거리는 방출 광을 검출하는 효율에 또한 영향을 미칠 수 있다. 샘플과 광검출기(들) 사이에서 광이 이동해야 하는 거리를 줄이는 것에 의해 방출 광의 검출 효율이 개선될 수 있다. 또한, 샘플과 광검출기(들) 사이의 더 작은 거리들은 집적 디바이스의 더 작은 면적의 풋프린트를 차지하는 픽셀들을 허용할 수 있으며, 이는 더 많은 수의 픽셀들이 집적 디바이스에 포함되는 것을 허용할 수 있다. 일부 실시예들에서, 샘플 웰(1-106)의 바닥 표면과 광검출기(들) 사이의 거리는 5 ㎛ 내지 15 ㎛ 범위, 또는 그 범위 내의 값들의 임의의 값 또는 범위일 수 있지만, 본 발명은 그와 같이 제한되지 않는다. 일부 실시예들에서, 방출 광은 여기 광원 및 샘플 웰이 아닌 다른 수단을 통해 제공될 수 있다는 점이 이해되어야 한다. 따라서, 일부 실시예들은 샘플 웰(1-108)을 포함하지 않을 수 있다.
광자 구조물(들)(1-230)은 샘플 웰들(1-108)과 광검출기들(1-110) 사이에 위치될 수 있고, 여기 광이 광검출기들(1-110)에 도달하는 것을 감소시키거나 또는 방지하도록 구성될 수 있는데, 그렇지 않으면 여기 광은 방출 광을 검출할 때의 신호 노이즈에 기여할 수 있다. 도 1a에 도시되는 바와 같이, 하나 이상의 광자 구조물(1-230)은 도파관(1-220)과 광검출기들(1-110) 사이에 위치될 수 있다. 광자 구조물(들)(1-230)은 스펙트럼 필터, 편광 필터, 및 공간 필터를 포함하는 하나 이상의 광학적 불합격 광자 구조물을 포함할 수 있다. 광자 구조물(들)(1-230)은 공통 축을 따라 개별 샘플 웰들(1-108) 및 그들 각각의 광검출기(들)(1-110)와 정렬되도록 위치될 수 있다. 금속 층들(1-240)은 본 명세서에서 추가로 설명되는 바와 같이 집적 디바이스(1-102)의 부분들에 및/또는 그들로부터 전원 전압들 및/또는 제어 신호들 및/또는 판독 신호들을 운반하도록 일부 실시예들에서 구성될 수 있다.
결합 영역(1-201)은 외부 또는 내부 여기 소스들로부터의 여기 광을 결합하도록 구성되는 하나 이상의 광학 컴포넌트를 포함할 수 있다. 결합 영역(1-201)은 여기 광의 빔의 일부 또는 전부를 수신하도록 위치되는 격자 결합기(1-216)를 포함할 수 있다. 적합한 격자 결합기들의 예들은 발명의 명칭이 "OPTICAL COUPLER AND WAVEGUIDE SYSTEM"인 미국 특허 출원 제62/435,693호에 설명되며, 이는 참조에 의해 그 전체가 본 명세서에 원용된다. 격자 결합기(1-216)는 여기 광을 도파관(1-220)에 결합할 수 있고, 이는 여기 광을 하나 이상의 샘플 웰(1-108)에 근접하게 전파하도록 구성될 수 있다. 대안적으로, 결합 영역(1-201)은 광을 도파관 내로, 또는 샘플 웰들 내로 직접 결합하기 위한 다른 널리 공지된 구조물들을 포함할 수 있다.
여기 소스(1-106)를 위치시키고 집적 디바이스에 정렬하기 위해, 집적 디바이스로부터 떨어져서 또는 집적 디바이스 내에 위치되는 컴포넌트들이 사용될 수 있다. 이러한 컴포넌트들은 렌즈들, 미러들, 프리즘들, 윈도우들, 애퍼처들, 감쇠기들 및/또는 광섬유들을 포함하는 광학 컴포넌트들을 포함할 수 있다. 하나 이상의 정렬 컴포넌트의 제어를 허용하기 위해, 추가적인 기계적 컴포넌트들이 (집적 디바이스가 결합될 수 있는) 기기에 포함될 수 있다. 이러한 기계적 컴포넌트들은 액추에이터들, 스테퍼 모터들, 및/또는 손잡이들을 포함할 수 있다. 적합한 여기 소스들 및 정렬 메커니즘들의 예들은, 참조에 의해 그 전체가 본 명세서에 원용되는, 발명의 명칭이 "PULSED LASER AND SYSTEM"인 미국 특허 출원 제15/161,088호에 설명된다. 빔 조향 모듈의 다른 예는, 참조에 의해 그 전체가 본 명세서에 원용되는, 발명의 명칭이 "Compact Beam Shaping and Steering Assembly"인 미국 특허 출원 제15/842,720호에 설명된다.
분석될 샘플은 픽셀(1-112)의 샘플 웰(1-108)에 도입될 수 있다. 이러한 샘플은 생물학적 샘플 또는, 화학적 샘플과 같은, 임의의 다른 적합한 샘플일 수 있다. 샘플은 다수의 분자들을 포함할 수 있고, 샘플 웰은 단일 분자를 격리하도록 구성될 수 있다. 일부 경우들에서, 샘플 웰의 치수들은 단일 분자를 샘플 웰 내에 한정하는 작용을 할 수 있어, 측정들이 단일 분자에 대해 수행되는 것을 허용한다. 여기 광은 샘플 웰(1-108) 내로 전달되어, 샘플 또는 샘플에 부착되거나 또는 그렇지 않으면 샘플과 연관된 적어도 하나의 형광 마커를 샘플 웰(1-108) 내의 조명 영역 내에 있는 동안 여기시킬 수 있다.
동작 시에, 샘플 웰들 내의 샘플들의 병렬 분석들은 여기 광을 사용하여 웰들 내의 샘플의 일부 또는 전부를 여기시키는 것 및 샘플 형광 방출들로부터의 신호들을 광검출기들을 사용하여 검출하는 것에 의해 수행된다. 샘플로부터의 여기 광 및 형광 방출 광은 하나 이상의 대응하는 광검출기에 도달하고 그 안에 전하 캐리어들을 생성할 수 있다. 여기 광으로부터 생성되는 전하 캐리어들은 본 명세서에 설명되는 바와 같이 드레인 영역에 송신될 수 있다. 형광 방출 광으로부터 생성되는 전하 캐리어들은 전하 저장 영역들에서 수집되고 적어도 하나의 전기 신호로서 광검출기(들)로부터 나중에 판독될 수 있다. 이러한 전기 신호들은 집적 디바이스의 (예를 들어, 금속 층들(1-240)의) 금속 라인들을 따라 송신될 수 있으며, 이는 집적 디바이스와 인터페이스되는 기기에 접속될 수 있다. 전기 신호들은 후속하여 처리 및/또는 분석될 수 있다. 전기 신호들의 처리 또는 분석은 기기 상에 또는 기기 외부에 위치되는 적합한 컴퓨팅 디바이스 상에서 발생할 수 있다.
III.
예시적인 픽셀 개요
도 1b는 본 혁신의 드레인 개념들이 사용될 수 있지만 그렇게 제한되지 않는 예시적인 픽셀(1-112)의 단면도를 예시한다. 픽셀(1-112)은 하나의 실시예에 따른 예시적인 집적 디바이스(1-102)의 픽셀일 수 있다. 픽셀(1-112)은 PPD(pinned photodiode)일 수 있는 광검출 영역, 드레인 영역 D, 보조 영역 A, 저장 다이오드 SD0일 수 있는 전하 저장 영역, FD(floating diffusion) 영역일 수 있는 판독 영역, 및 이송 게이트들 AUX, REJ, ST0, 및 TX0을 포함한다. 일부 실시예들에서, 광검출 영역 PPD, 드레인 영역 D, 보조 영역 A, 전하 저장 영역 SD0, 및/또는 판독 영역 FD는 집적 디바이스(1-102)의 하나 이상의 기판 층의 부분들을 도핑하는 것에 의해 집적 디바이스(1-102)에서 형성될 수 있다. 예를 들어, 집적 디바이스(1-102)는 가볍게 p-도핑된 기판을 가질 수 있고, 광검출 영역 PPD, 드레인 영역 D, 보조 영역 A, 전하 저장 영역 SD0, 및/또는 판독 영역 FD는 기판의 n-도핑된 영역일 수 있다. 이러한 예에서, p-도핑된 영역들은 붕소를 사용하여 도핑될 수 있고, n-도핑된 영역들은 인을 사용하여 도핑될 수 있지만, 다른 도펀트들 및 구성들이 가능하다. 일부 실시예들에서, 픽셀(1-112)은 10 마이크로미터 x 10 마이크로미터 이하, 예컨대 7.5 마이크로미터 x 5 마이크로미터 이하의 면적을 가질 수 있다. 일부 실시예들에서, 기판은 가볍게 n-도핑될 수 있고, 광검출 영역 PPD, 드레인 영역 D, 보조 영역 A, 전하 저장 영역 SD0, 및/또는 판독 영역 FD는 p-도핑될 수 있고, 이는 본 명세서에 설명되는 실시예들은 그렇게 제한되지 않기 때문이라는 점이 이해되어야 한다.
일부 실시예들에서, 광검출 영역 PPD는 입사 광에 응답하여 전하 캐리어들을 생성하도록 구성될 수 있다. 예를 들어, 픽셀(1-112)의 동작 동안, 여기 광은 샘플 웰(1-108)을 조명하여, 샘플로부터의 형광 방출들을 포함하는 입사 광자들로 하여금 광학 축 OPT를 따라 광검출 영역 PPD로 흐르게 할 수 있으며, 이는 샘플 웰(1-108)로부터의 입사 광자들에 응답하여 형광 방출 전하 캐리어들을 생성하도록 구성될 수 있다. 일부 실시예들에서, 집적 디바이스(1-102)는 전하 캐리어들을 드레인 영역 D 또는 전하 저장 영역 SD0으로 이송하도록 구성될 수 있다. 예를 들어, 여기 광의 펄스를 뒤따르는 드레인 기간 동안, 광검출 영역 PPD에 도달하는 입사 광자들은 주로, 픽셀 회로 외부에서 폐기되도록 보조 영역 A를 통해 드레인 영역 D에 이송될 여기 광자들일 수 있다. 이러한 예에서, 드레인 기간을 뒤따르는 수집 기간 동안, 형광 방출 광자들은 나중의 기간에서 수집을 위해 전하 저장 영역 SD0으로 이송될 광검출 영역 PPD에 도달할 수 있다. 일부 실시예들에서, 드레인 기간 및 수집 기간은 각각의 여기 펄스를 뒤따를 수 있다.
일부 실시예들에서, 보조 영역 A는 입사 광에 응답하여 광검출 영역 PPD에서 생성되는 전하 캐리어들을 수신하도록 구성될 수 있다. 예를 들어, 보조 영역 A는 여기 광자들에 응답하여 광검출 영역 PPD에서 생성되는 전하 캐리어들을 수신하도록 구성될 수 있다. 일부 실시예들에서, 보조 영역 A는 전하 이송 채널에 의해 광검출 영역 PPD에 전기적으로 결합될 수 있다. 일부 실시예들에서, 전하 이송 채널은 광검출 영역 PPD와 보조 영역 A 사이의 픽셀(1-112)의 영역을 광검출 영역 PPD 및 보조 영역 A와 동일한 전도성 타입으로 도핑하는 것에 의해 형성될 수 있어서, 전하 이송 채널은 적어도 임계 전압이 전하 이송 채널에 인가될 때 전도성이고 임계 전압보다 더 작은 (또는, 일부 실시예들에서, 더 큰) 전압이 전하 이송 채널에 인가될 때 비전도성이도록 구성된다. 일부 실시예들에서, 임계 전압은 전하 이송 채널에 전하 캐리어들이 공핍되는 것 위(또는 아래)의 전압일 수 있어서, 광검출 영역 PPD로부터의 전하 캐리어들은 전하 이송 채널을 통해 보조 영역 A로 이동할 수 있다. 예를 들어, 임계 전압은 전하 이송 채널의 재료들, 치수들, 및/또는 도핑 구성들에 기초하여 결정될 수 있다.
일부 실시예들에서, 이송 게이트 REJ는 광검출 영역 PPD로부터 보조 영역 A으로의 전하 캐리어들의 이송을 제어하도록 구성될 수 있다. 예를 들어, 이송 게이트 REJ는 제어 신호를 수신하고 이에 응답하여 광검출 영역 PPD를 보조 영역 A에 전기적으로 결합하는 전하 이송 채널의 전도성을 결정하도록 구성될 수 있다. 예를 들어, 샘플 웰(1-108)로부터의 형광 방출 광자들이 광검출 영역 PPD에 도달하기 전에, 여기 광원으로부터의 여기 광자들이 광검출 영역 PPD에 도달할 수 있다. 일부 실시예들에서, 집적 디바이스(1-102)는 여기 광 펄스를 뒤따르는 그리고 형광 방출 전하 캐리어들의 수신에 선행하는 드레인 기간 동안 여기 광자들에 응답하여 광검출 영역 PPD에서 생성되는 전하 캐리어들을 보조 영역 A에(그리고, 아래에 설명되는 바와 같이, 후속하여 드레인 영역 D에) 이송하기 위해 이송 게이트 REJ를 제어하도록 구성될 수 있다. 예를 들어, 제어 신호의 제1 부분이 이송 게이트 REJ에서 수신될 때, 이송 게이트 REJ는 전하 이송 채널을 그 임계 전압 아래로 바이어스하도록 구성될 수 있어, 전하 이송 채널로 하여금 비전도성이 되게 하여, 전하 캐리어들은 보조 영역 A에 도달하는 것이 차단된다. 대안적으로, 제어 신호의 제2 부분이 이송 게이트 REJ에서 수신될 때, 이송 게이트 REJ는 전하 이송 채널로 하여금 전도성이 되게 하기 위해 전하 이송 채널을 그 임계 전압 위로 바이어스하도록 구성될 수 있어, 전하 캐리어들은 전하 이송 채널을 통해 광검출 영역 PPD로부터 보조 영역 A으로 흐를 수 있다. 일부 실시예들에서, 이송 게이트 REJ는 폴리실리콘과 같이 전기적으로 전도성이고 적어도 부분적으로 불투명한 재료로 형성될 수 있다.
일부 실시예들에서, 이송 게이트 AUX는 보조 영역 A로부터 드레인 영역 D로의 전하 캐리어들의 이송을 제어하도록 구성될 수 있다. 예를 들어, 이송 게이트 AUX는 보조 영역 A를 드레인 영역 D에 전기적으로 결합하는 전하 이송 채널의 전도성을 결정하도록 구성될 수 있다. 일부 실시예들에서, 드레인 영역 D는, DC(direct current) 전원과 같은, 전압 소스에 결합될 수 있다. 일부 실시예들에서 드레인 영역 D에 공급되는 전압으로 인해, 전하 캐리어들은 보조 영역 A를 통해 광검출 영역 PPD로부터 드레인 영역 D로 드레인 기간 동안 인출될 것이다. 일부 실시예들에서, 이송 게이트 AUX 및 보조 영역 A를 드레인 영역 D에 전기적으로 결합하는 전하 이송 채널은 다이오드-접속된 구성으로 배열될 수 있어서, 이송 게이트 AUX는 보조 영역 A를 드레인 영역 D에 전기적으로 결합하는 전하 이송 채널과 함께 집합적으로 2개의 단자들을 갖는 디바이스로서 본질적으로 기능한다. 다이오드-접속된 구성의 하나의 예로서, 이송 게이트 AUX는 드레인 영역 D에 전도성으로 결합될 수 있다. 일부 구성들에서, 보조 영역 A에서의 전압은 드레인 영역 D에서의 전압과 상이할 것이다(예를 들어, 더 높을 것이다).
본 발명자들은 보조 영역 A를 보조 디바이스를 통해 드레인 영역 D에 전기적으로 결합하는 것이, 드레인 영역 D를 DC 전원 전압 VDD에 전기적으로 결합하는 금속 라인들에서의 노이즈를 완화시키면서, 노이즈 전하 캐리어들이 폐기를 위해 드레인 영역 D로 이송될 수 있는 효율을 강화할 수 있다는 점을 인식하였다. 예를 들어, 발명자들은 드레인 제어 신호가 드레인 게이트 REJ에서 수신될 때, 광검출 영역 PPD와 보조 영역 A 사이의 전압 전위가 유리하게 변화할 수 있어, 광검출 영역 PPD로부터 보조 영역 A으로의 노이즈 전하 캐리어들의 더 빠른 흐름을 야기한다는 점을 인식하였다. 보조 영역 A가 보조 디바이스를 통해 드레인 영역 D에 간접적으로 결합되기 때문에, 보조 영역 A에서의 이러한 바람직한 전압 변화들은 보조 영역 A가 드레인 영역 D에, 그리고 이에 의해, 전형적으로 상당한 커패시턴스를 갖는, 부착된 금속 라인들에 전도성으로 결합되는 경우보다 더 큰 정도로 발생할 수 있다. 더욱이, 보조 게이트 AUX가 드레인 영역 D에 전도성으로 결합되는 이러한 예에서, 보조 트랜지스터는 보조 영역 A에서의 전압 변동이 드레인 영역 D에 도달하는 것 그리고 따라서 드레인 영역 D에 결합되는 금속 라인에 DC 노이즈를 추가하는 것을 방지하도록 구성될 수 있다. 따라서, 도 1b에 도시되는 예시적인 구성은 집적 디바이스에 대한 임의의 결과적인 DC 노이즈의 영향을 완화하면서 전하 캐리어들을 광검출 영역 PPD로부터 드레인 영역 D로 빨리 이송하도록 구성될 수 있다.
일부 실시예들에서, 이송 게이트 ST0은 광검출 영역 PPD 및 전하 보조 영역 A와 관련하여 이송 게이트 REJ에 대해 설명되는 방식으로 광검출 영역 PPD로부터 저장 영역 SD0으로의 전하 캐리어들의 이송을 제어하도록 구성될 수 있다. 전하 저장 영역 SD0은 샘플 웰(1-108)로부터의 형광 방출 광자들에 응답하여 광검출 영역 PPD에서 생성되는 전하 캐리어들을 수신하고 저장하도록 구성될 수 있다. 일부 실시예들에서, 전하 저장 영역 SD0은, 보조 영역 A와 광검출 영역 PPD 사이에 결합되는 전하 이송 채널과 관련하여 위에서 설명된 방식으로 형성된, 전하 이송 채널에 의해 광검출 영역 PPD에 전기적으로 결합될 수 있다.
일부 실시예들에서, 이송 게이트 TX0은 광검출 영역 PPD 및 보조 영역 A와 관련하여 이송 게이트 REJ에 대해 설명되는 방식으로 전하 저장 영역 SD0으로부터 판독 영역 FD로의 전하 캐리어들의 이송을 제어하도록 구성될 수 있다. 예를 들어, 그 동안 전하 캐리어들이 광검출 영역 PPD로부터 전하 저장 영역 SD0으로 이송되는 복수의 수집 기간들을 뒤따라, 전하 저장 영역 SD0 내에 저장된 전하 캐리어들이 처리를 위해 집적 디바이스(1-102)의 다른 부분들로 판독될 판독 영역 FD로 이송될 수 있는 판독 기간이 발생할 수 있다. 일부 실시예들은 저장 영역 및 판독 영역 FD로의 전하 캐리어들의 이송을 제어하는 다수의 저장 영역들(SD0, SD1, ...) 및 다수의 이송 게이트들(ST0, ST1, ...) 및 (TX0, TX1, ...)을 가질 수 있다.
일부 실시예들에서, 픽셀(1-112)은 집적 디바이스(1-102)의 제어 회로에 전기적으로 결합될 수 있고, REJ, ST0, 및 TX0과 같은 이송 게이트들에서 제어 신호들을 수신하도록 구성될 수 있다. 예를 들어, 금속 층들(1-240)의 금속 라인들은 집적 디바이스(1-102)의 픽셀들(1-112)에 제어 신호들을 운반하도록 구성될 수 있다. 일부 실시예들에서, 제어 신호를 운반하는 단일 금속 라인은, 픽셀들(1-112)의 어레이, 서브어레이, 행, 및/또는 열과 같은, 복수의 픽셀들(1-112)에 전기적으로 결합될 수 있다. 예를 들어, 어레이에서의 각각의 픽셀(1-112)은 동일한 금속 라인 및/또는 네트로부터 제어 신호를 수신하도록 구성될 수 있어서 픽셀들(1-112)의 행은 동시에 광검출 영역 PPD로부터 전하 캐리어들을 드레인하고 및/또는 수집하도록 구성된다. 대안적으로 또는 추가적으로, 어레이에서의 픽셀들(1-112)의 각각의 행은 판독 기간 동안 상이한 제어 신호들(예를 들어, 행-선택 신호들)을 수신하도록 구성될 수 있어서, 행들은 한 번에 하나의 행으로 전하 캐리어들을 판독할 수 있다.
도 1c은, 일부 실시예들에 따른, 집적 디바이스(1-102)에 포함될 수 있는 예시적인 픽셀(1-312)의 회로도이다. 일부 실시예들에서, 픽셀(1-312)은 픽셀(1-112)에 대해 설명되는 방식으로 구성될 수 있다. 예를 들어, 도 1c에 도시되는 바와 같이, 픽셀(1-312)은 광검출 영역 PPD, 드레인 영역 D, 보조 영역 A, 전하 저장 영역 SD0, 판독 영역 FD, 및 이송 게이트들 AUX, REJ, ST0, 및 TX0을 포함한다. 도 1c에서, 이송 게이트 REJ는 광검출 영역 PPD를 보조 영역 A에 결합하는 드레인 트랜지스터 채널(312-2C)을 갖는 드레인 트랜지스터(312-2)의 게이트이고, AUX는 보조 영역 A를 드레인 영역 D에 결합하는 보조 트랜지스터 채널(312-1C)을 갖는 보조 트랜지스터(312-1)의 게이트이고, 이송 게이트 ST0은 광검출 영역 PPD를 전하 저장 영역 SD0에 결합하는 트랜지스터의 게이트이고, 이송 게이트 TX0은 전하 저장 영역 SD0을 판독 영역 FD에 결합하는 트랜지스터의 게이트이다. 픽셀(1-312)은 RST(reset) 이송 게이트 및 RS(row-select) 이송 게이트를 또한 포함한다.
도 1c에 도시되는 바와 같이, 보조 트랜지스터(312-1)는, 그 드레인 전극 D가 이송 게이트 AUX에 전기적으로 결합되어, 이송 게이트 AUX가 보조 트랜지스터 채널(312-1C)과 함께 보조 영역 A를 드레인 영역 D에 전기적으로 결합하도록 다이오드-접속된 구성으로 구성되며, 보조 트랜지스터(312-1)는 본질적으로 2개의 단자를 갖는 디바이스로서 기능한다.
일부 실시예들에서, 이송 게이트 REJ는, 제어 신호에 응답하여, 광검출 영역 PPD에서의 전하 캐리어들을 픽셀 외부의 위치로 드레인하도록 구성될 수 있다. 예를 들어, 이송 게이트 REJ는 "오프(off)" 상태로부터 "온(on)" 상태로 변할 수 있어, 전하 캐리어들로 하여금 광검출 영역 PPD로부터 보조 영역 A, 이송 게이트 AUX, 및 드레인 영역 D를 통해 DC 전원 전압 VDD으로 흐르게 한다. 도 1c에 묘사되는 실시예에서, 보조 게이트 AUX는 드레인 영역 D에 전도성으로 결합되어, 일부 실시예들에서, 보조 영역 A를 드레인 영역 D에 결합하는 트랜지스터로 하여금 트랜지스터의 드레인 및 소스에 각각 위치되는 드레인 및 보조 영역들에서의 전압들에 기초하여 턴온 및 턴오프되게 한다. 일부 실시예들에서, 보조 영역 A를 드레인 영역 D에 결합하는 트랜지스터는 광검출 영역 PPD를 보조 영역 A에 결합하는 트랜지스터가 "온(on)" 상태에 있을 때, 그리고 단지 이 때에만 "온(on)" 상태에 있을 것이다.
일부 실시예들에서, 이송 게이트 RST는 리셋 제어 신호에 응답하여 판독 영역 FD 및/또는 전하 저장 영역 SD0에서의 전하 캐리어들을 클리어하도록 구성될 수 있다. 예를 들어, 이송 게이트 RST는 "온(on)" 상태에 들어가도록 구성될 수 있어, 전하 캐리어들로 하여금 판독 영역 FD 및/또는 전하 저장 영역 SD0으로부터 이송 게이트 TX0 및 판독 영역 FD를 통해 DC 공급 전압 VDDP으로 흐르게 한다. 일부 실시예들에서, 이송 게이트 RS는, 행 선택 제어 신호에 응답하여, 처리를 위해 판독 영역 FD로부터 비트라인 COL로 전하 캐리어들을 이송하도록 구성될 수 있다.
도 1c에 도시되는 트랜지스터들은 FET들(field effect transistors) 또는 MOSFET들(metal-oxide semiconductor FETs)이지만, 본 개시내용의 양태들은 MOSFET들을 단독으로 사용하는 구현으로 제한되지 않는다는 점 및 다른 타입들의 트랜지스터들이 사용될 수 있다는 점이 이해되어야 한다. 예를 들어, 본 명세서에 설명되는 바와 같은 보조 디바이스에서의 트랜지스터들 중 일부 또는 전부를 구현하기 위해 BJT들(bipolar junction transistors) 또는 JFET들(junction FETs)이 사용될 수 있다.
다양한 이송 게이트들에 인가되는 본 명세서에 설명되는 제어 신호들은, 예컨대 반도체 영역, 및 반도체 영역에 전기적으로 결합되는 영역들(예를 들어, 이웃 영역들)의 전위에 의존하여, 형상 및/또는 전압이 변할 수 있다는 점이 또한 이해되어야 한다. 이송 게이트들 중 일부에 인가될 수 있는 제어 신호들의 예들은, 참조에 의해 그 전체가 본 명세서에 원용되는, 2021년 10월 21일자로 출원된 발명의 명칭이 "INTEGRATED CIRCUIT WITH SEQUENTIALLY-COUPLED CHARGE STORAGE AND ASSOCIATED TECHNIQUES"인 미국 특허 출원 제17/507,585호에 설명된다.
도 1d는, 픽셀(1-312)에서의 컴포넌트들을 접속하는 금속 라인들 및 비아들을 도시하는, 일부 실시예들에서의 픽셀(1-312)의 측면도이다. 예를 들어, 도 1d에 도시되는 바와 같이, 픽셀(1-312)은 광검출 영역 PPD, 드레인 영역 D, 보조 영역 A, 이송 게이트들 AUX 및 REJ, 금속 라인들 M4, M3, M2, M1, 및 비아들(1-116, 1-114, 및 1-118)을 포함한다. 일부 실시예들에서, 비아들(1-114, 1-116, 및/또는 1-118)은 TSV들(through-silicon vias)일 수 있다. 도 1d에서, 이송 게이트 REJ는 광검출 영역 PPD를 보조 영역 A에 결합하는 트랜지스터의 게이트이고, AUX는 보조 영역 A를 드레인 영역 D에 결합하는 보조 트랜지스터(312-1)의 게이트이다. 일부 실시예들에서, 드레인 영역 D는, DC(direct current) 전압과 같은, 전원 전압 VDD에 접속될 수 있다. 이송 게이트들 AUX, REJ 각각은 하나 이상의 게이트 유전체 층에 의해 각각의 트랜지스터 채널(312-1C, 312-2C)로부터 분리될 수 있다. 도 1d가 이송 게이트들 AUX, REJ를 단일 블록으로서 예시하지만, 이는 단지 예시적인 목적을 위한 것이다. 이송 게이트들 AUX, REJ 각각은 균일한 또는 다수의 재료들의 복합물을 포함하는 임의의 적합한 재료 조성을 포함할 수 있고, 임의의 적합한 형상 또는 치수를 가질 수 있고, 이는 본 개시내용의 양태들이 그렇게 제한되지는 않기 때문이다.
일부 실시예들에서, 이송 게이트 REJ는, 제어 신호에 응답하여, 광검출 영역 PPD에서의 전하 캐리어들을 드레인하도록 구성될 수 있다. 예를 들어, 이송 게이트 REJ는 전하 캐리어들로 하여금 보조 영역 A, 이송 게이트 AUX, 및 드레인 영역 D를 통해 광검출 영역 PPD로부터 공급 전압 VDD으로 흐르게 할 수 있다. 도 1d에 묘사되는 실시예에서, 보조 게이트 AUX는 비아들(1-118)에 의해 금속 라인 M1에 전도성으로 결합되고, 드레인 영역 D는 마찬가지로 비아들(1-118)에 의해 금속 라인 M1에 전도성으로 결합되며, 이에 의해, 도 1c과 관련하여 위에서 설명된 바와 같이, 드레인 영역 D를 이송 게이트 AUX에 전도성으로 결합한다. 도 1d에서의 금속 라인 M1은, 비아(1-114)에 의해, M2 및 M3과 같은, 그 위의 금속 라인들에 전도성으로 접속된다. 도 1a과 관련하여 위에서 설명된 바와 같이, 금속 라인(1-240)은 전원으로부터 전압을 운반할 수 있고, 금속 라인(M1, M2, M3, 및/또는 M4)에 대해 도 1d에 묘사되는 바와 같이 구성되어 전원 전압 VDD를 드레인 영역 D 및/또는 이송 게이트 AUX에 제공할 수 있다. 일부 실시예들에서, 다수의 비아들(1-116)은, 예컨대 DC 전원 전압을 다수의 픽셀들에 제공하기 위해, 금속 라인들(M4 및 M3)을 접속시킨다. 금속 라인들, 네트들, 및 비아들의 구성들이 도 1d에 도시되는 것들 이외에 포함될 수 있고, 이는 본 명세서에 설명되는 실시예들이 그렇게 제한되지 않기 때문이라는 점이 이해되어야 하다.
도 1e는, 일부 실시예들에 따른, 픽셀(1-312)에서의 예시적인 전하 이송을 도시하는 도면이다. 일부 실시예들에서, 픽셀(1-312)의 동작은 하나 이상의 드레인 시퀀스 및 하나 이상의 수집 시퀀스를 포함할 수 있다. 일부 실시예들에서, 수집 시퀀스의 각각의 수집 기간에는, 본 명세서에 추가로 설명되는 바와 같이, 드레인 기간이 선행될 수 있다. 드레인 기간 1-1, 수집 기간 1-2, 및 판독 기간 1-3을 포함하는 예시적인 수집 시퀀스가 도 1e에 도시된다. 일부 실시예들에서, 픽셀(1-312)의 동작은 도 1e에 도시되는 수집 시퀀스의 하나 이상의 반복을 포함할 수 있다. 일부 실시예들에서, 수집 시퀀스는 샘플 웰들(1-108)에서의 샘플들의 여기와 조율될 수 있다. 예를 들어, 여기 광원 및 픽셀들(1-312)의 동작을 제어하도록 단일 제어 회로가 구성될 수 있다.
일부 실시예들에서, 여기 광자들은 여기 펄스 직후에 그러나 수집 기간 1-2 전에 드레인 기간 1-1 동안 광검출 영역 PPD에 도달할 수 있다. 예를 들어, 드레인 기간 1-1은 샘플 웰(1-208)을 조명하는 여기 광의 펄스에 응답하여 발생할 수 있다. 드레인 기간 1-1 동안, 여기 광자들에 응답하여 광검출 영역 PPD에서 생성되는 전하 캐리어들은 보조 영역 A에, 이에 의해 드레인 영역 D에, 그리고 이에 의해 접속된 전압 소스에 이송될 수 있다. 광검출 영역 PPD는 입사 여기 광자들에 응답하여 전하 캐리어들 Q1을 생성하고 전하 캐리어들 Q1을 드레인을 위해 보조 영역 A에 이송하도록 구성될 수 있다. 일부 실시예들에서, 수집 기간 1-2는 광검출 영역 PPD에서 복수의 형광 방출 광자들을 수신하는 것을 포함할 수 있다. 예를 들어, 수집 기간 1-2는 광검출 영역 PPD를 향해 형광 방출 광자들을 방출하도록 구성되는 샘플 웰(1-208)을 조명하는 여기 광의 펄스에 응답하여 발생할 수 있다. 도 1e에 도시되는 바와 같이, 광검출 영역 PPD는 입사 형광 방출 광자들에 응답하여 전하 캐리어들 Q2를 생성하고 수집 기간 1-2 동안 전하 캐리어들 Q2를 전하 저장 영역 SD0에 이송하도록 구성될 수 있다. 일부 실시예들에서, 수집 기간 1-2는 다수의 개별 여기 펄스들에 응답하여 여러 번 반복될 수 있고, 전하 캐리어들 Q2는 수집 기간들 1-2의 과정에 걸쳐 전하 저장 영역 SD0에 축적될 수 있다. 일부 이러한 실시예들에서, 각각의 수집 기간 1-2에는 드레인 기간이 선행될 수 있다. 일부 실시예들에서, 드레인 기간들 1-1은 집적 디바이스(1-102)의 어레이, 서브어레이, 행 및/또는 열의 각각의 픽셀에 대해 동시에 발생할 수 있다. 유사하게, 수집 기간들 1-2는 픽셀들의 그룹화에서 각각의 픽셀에 대해 동시에 발생할 수 있다.
일부 실시예들에서, 판독 기간 1-3은 그 동안 전하 캐리어들 Q2가 전하 저장 영역 SD0에 축적되는 하나 이상의 수집 기간 1-2를 뒤따라 발생할 수 있다. 도 1e에 도시되는 바와 같이, 판독 기간 1-3 동안, 전하 저장 영역 SD0에 저장된 전하 캐리어들 Q2는 판독 영역 FD로 이송되어 처리를 위해 판독될 수 있다. 일부 실시예들에서, 판독 기간 1-3은 CDS(correlated double sampling) 기술들을 사용하여 수행될 수 있다. 예를 들어, (예를 들어, 리셋 신호를 이송 게이트 RST에 인가하는 것에 의한) 판독 영역 FD의 리셋 및 전하 저장 영역 SD0으로부터 판독 영역 FD로의 전하 캐리어들 Q2의 이송이 뒤따르는, 제1 시간에 판독 영역 FD의 제1 전압이 판독될 수 있고, 전하 캐리어들 Q2의 이송을 뒤따라 제2 시간에 판독 영역 FD의 제2 전압이 판독될 수 있다. 이러한 예에서, 제1 전압과 제2 전압 사이의 차이는 전하 저장 영역 SD0으로부터 판독 영역 FD로 이송되는 전하 캐리어들 Q2의 양을 표시할 수 있다. 일부 실시예들에서, 판독 기간 1-3은 어레이의 각각의 행, 열, 및/또는 픽셀에 대해 상이한 시간에 발생할 수 있다. 예를 들어, 한 번에 하나의 행 또는 열의 픽셀들을 판독하는 것에 의해, 단일 처리 라인은 동시에 판독하기 위해 각각의 픽셀에 처리 라인을 전용으로 하기보다는 각각의 행 또는 열의 판독을 순서대로 처리하도록 구성될 수 있다. 다른 실시예들에서, 어레이의 각각의 픽셀에 대해 처리 라인이 제공될 수 있기 때문에, 어레이의 각각의 픽셀은 동시에 판독되도록 구성될 수 있다. 다양한 실시예들에 따르면, 픽셀들로부터 판독된 전하 캐리어들은 샘플 웰들(1-208)에서의 샘플들의 형광 강도, 수명, 스펙트럼, 및/또는 다른 이러한 형광 정보를 표시할 수 있다. 일부 실시예들에서, 픽셀(1-312)에 대해 위에서 설명된 방식으로 저장 및 판독을 위해 구성되는 다수의 전하 저장 영역들(SD0, SD1, ...)이 집적 디바이스에 포함될 수 있다.
도 1fa는, 일부 실시예들에 따른, 집적 디바이스(1-102)에 포함될 수 있는 픽셀(1-612)의 평면도이다. 일부 실시예들에서, 픽셀(1-612)은 픽셀(1-112)에 대해 본 명세서에 설명되는 방식으로 구성될 수 있다. 예를 들어, 도 1fa에서, 픽셀(1-612)은 광검출 영역 PPD, 보조 영역 A, 드레인 영역 D, 전하 저장 영역 SD0, 판독 영역 FD, 및 이송 게이트들 REJ, AUX, ST0, TX0, RST, 및 RS를 포함한다. 드레인 영역 D가 전압 공급부에 결합될 수 있고, 노이즈 전하 캐리어들(예컨대 광전자들)이 이송 게이트 REJ, 보조 영역 A, 이송 게이트 AUX, 및 드레인 영역 D를 통해 광검출 영역 PPD로부터 드레인될 수 있다. 일부 실시예들에서, 광검출 영역 PPD와 드레인 영역 D 사이에 다수의 게이트들 및 영역들이 존재한다. 일부 실시예들에서, 픽셀(1-612)은, 전하 저장 영역 SD0 및 이송 게이트들 ST0 및 TX0에 대해, 각각, 본 명세서에 설명되는 방식으로 구성될 수 있는, 제2 전하 저장 영역 SD1 및 이송 게이트들 ST1 및 TX1을 포함할 수 있다. 예를 들어, 전하 저장 영역들 SD0 및 SD1은, 판독 영역 FD에 이송될 수 있는, 광검출 영역 PPD에서 생성되는 전하 캐리어들을 수신하도록 구성될 수 있다. 일부 실시예들에서, 별개의 판독 영역 FD가 각각의 전하 저장 영역에 결합될 수 있다. 다양한 실시예들에 따르면, 본 명세서에 설명되는 픽셀들은 임의의 수의 전하 저장 영역들을 포함할 수 있다는 점이 이해되어야 한다. 일부 실시예들에서, 픽셀(1-612)은 광검출 영역으로부터 보조 영역 및/또는 전하 저장 영역으로의 방향으로 고유 전기장을 유도하도록 구성되는 광검출 영역을 포함할 수 있다.
픽셀에서의 전하 이송의 속도를 증가시키는 것은, 본 명세서에서 추가로 설명되는 바와 같이, 픽셀의 노이즈 성능을 개선할 수 있다. 예를 들어, 여기 전하 캐리어들이 노이즈로서 전하 저장 영역에 수송되는 것을 방지하기 위해, 형광 방출 전하 캐리어들이 픽셀에 도달하기 전에, 여기 광자들에 응답하여 광검출 영역에서 생성되는 여기 전하 캐리어들을 가능한 많이 드레인하는 것이 바람직할 수 있다. 더욱이, 형광 광자들에 응답하여 광검출 영역에서 생성되는 형광 방출 전하 캐리어들을 적절한 전하 저장 영역에 가능한 빨리 수송하여, 픽셀로부터의 전하 판독의 정확도를 보장하는 것이 바람직할 수 있다.
따라서, 전하 캐리어들이 광검출 영역으로부터 픽셀 내의 적절한 위치(예를 들어, 보조 영역 또는 전하 저장 영역)로 이송되는 속도를 증가시키기 위해 픽셀의 광검출 영역에 고유 전기장을 유도하는 것이 유리할 수 있다. 일부 실시예들에서, 본 명세서에 설명되는 픽셀은 광검출 영역으로부터 보조 영역 및/또는 전하 저장 영역으로의 방향으로 고유 전기장을 유도하도록 구성되는 광검출 영역을 포함할 수 있다. 예를 들어, 전기장은, 고유 전기장이 없는 경우에 비해, 전하 캐리어들로 하여금 광검출 영역으로부터 보조 영역으로(드레인 영역 D의 방향으로) 및/또는 전하 저장 영역으로 더 빨리 이동하게 하는 힘을 가할 수 있다. 일부 실시예들에서, 도 1fa에 묘사되는 실시예와 같이, 보조 영역 및 전하 저장 영역은 광검출 영역의 동일한 측 상에 위치될 수 있어서, 고유 전기장은 드레인 및 전하 저장 영역들 각각으로의 전하 이송의 속도를 증가시킬 수 있다.
하나의 예에 따르면, 광검출 영역은 고유 전기장을 유도하도록 구성되는 도펀트 패턴을 포함할 수 있다. 이러한 예에서, 도펀트 패턴은 광검출 영역의 도핑의 적어도 일부 동안 광검출 영역에 걸쳐 형상화된 개구(shaped opening)를 갖는 마스크를 배치하는 것에 의해 형성될 수 있다. 광검출 영역에 고유 전기장을 유도하는 것에 의해, 전하 캐리어들이 광검출 영역으로부터 이송되는 속도가 증가될 수 있고, 이에 의해 여기 광자들의 수를 줄이고 전하 저장 영역(들)에 도달하는 형광 방출 광자들의 수를 증가시키고, 픽셀로부터의 전하 판독들의 신호 대 노이즈 비율에서의 증가를 초래한다.
도 1fa는, 일부 실시예들에 따른, 고유 전기장을 유도하도록 구성되는 광검출 영역 PPD를 포함하는 예시적인 픽셀(1-612)의 개략도이다. 픽셀(1-612)은 픽셀들(1-112)에 대해 위에서 설명된 방식으로 및/또는 도 1a 내지 도 1e와 관련하여 구성될 수 있다. 도 1fa에 도시되는 바와 같이, 픽셀(1-612)의 광검출 영역 PPD는 광검출 영역 PPD로부터 보조 영역 A 및 전하 저장 영역 SD0으로 고유 전기장을 유도하도록 구성될 수 있다. 예를 들어, 도펀트 구성의 기울기로 인해 전위 기울기를 유도하도록 구성될 수 있는 도펀트 구성을 갖는 광검출 영역 PPD가 도 1fa에 도시된다. 예를 들어, 광검출 영역 PPD는 보조 영역 A 및 전하 저장 영역 SD0에 근접한 광검출 영역 PPD의 단부에서 광검출 영역 PPD의 반대쪽 단부보다 더 많은 수의 도펀트들을 가질 수 있고, 이에 의해 단부로부터 단부까지의 전위 기울기를 야기한다.
픽셀(1-612)에서의 전하 캐리어 수송의 속도를 증가시키는 것은 여기 전하 캐리어들을 보다 빠르게 드레인시키고 더 많은 형광 방출 전하 캐리어들을 전하 저장 영역(들)에 축적하는 것에 의해 픽셀(1-612)의 형광-대-여기 불합격 비율을 증가시킨다. 그 결과, 형광 정보의 보다 정확한 측정을 위해 여기 노이즈에 대한 형광 방출 신호들의 비율이 개선될 수 있다.
도 1fb는 대안적인 실시예에 따른 집적 디바이스(1-102)에 포함될 수 있는 픽셀(1-612)의 평면도이다. 도 1fb에 묘사되는 실시예에서, 픽셀(1-612)은 광검출 영역 PPD, 보조 영역 A, 드레인 영역 D, 전하 저장 영역 SD0(도 1fb에 도시되지 않음), 및 이송 게이트들 REJ, AUX, 및 ST0을 포함한다. 드레인 영역 D가 전압 공급부에 결합될 수 있고, 노이즈 전하 캐리어들(예컨대 광전자들)이 이송 게이트 REJ, 보조 영역 A, 이송 게이트 AUX, 및 드레인 영역 D를 통해 광검출 영역 PPD로부터 드레인될 수 있다.
도 1c이 단일 다이오드-접속된 보조 트랜지스터(312-1)를 도시하지만, 이것은 요건이 아니라는 점이 이해되어야 한다. 추가적인 또는 대안적인 컴포넌트 배열들이 보조 디바이스에 제공될 수 있다.
도 1ga는 도 1c에 도시되는 실시예의 대안적인 구현인 예시적인 픽셀(1-412A)의 회로도이다. 픽셀(1-412A)은, 보조 트랜지스터(312-1)의 다이오드-접속된 구성과 달리, 보조 트랜지스터(412-1)에 대한 드레인 영역 D가 보조 이송 게이트 AUX에 전기적으로 결합되지 않는다는 점에서 픽셀(1-312)과 상이하다. 드레인 영역 D가 VDD에 접속되는 동안, 이송 게이트 AUX는 분리되어, 예를 들어, 제어 회로(도시되지 않음)로부터 게이트 제어 신호 VDD_gate를 제공받을 수 있다. VDD_gate는 드레인 이송 게이트 REJ에 제공되는 제어 신호에 기초하는 타이밍을 갖도록, 그리고 보조 트랜지스터 채널(412-1C)로 하여금 트랜지스터(312-1)와 유사한 타이밍에서 온 또는 오프되게 하도록 구성될 수 있어, 보조 트랜지스터 채널(412-1C)은 드레인 트랜지스터(312-2)가 "온(on)" 상태에 있을 때 "온 상태(on state)"에 있게 되어 보조 영역을 통해 광검출 영역으로부터 드레인 영역으로 전류를 전도할 것이다. 하나의 비-제한적인 예에 따르면, 게이트 전압 VDD_gate는, 드레인 이송 게이트 REJ에서의 제어 신호가 드레인 트랜지스터(312-2)로 하여금 오프되게 할 때 이송 게이트 AUX가 보조 트랜지스터 채널(412-1C)로 하여금 온되게 하도록 설정될 수 있다. 이러한 예에서, REJ 게이트가 온일 때, 영역 "A"에서의 전위는 REJ 게이트로의 전도성으로 결합으로 인해 부스팅될 것이다. "A" 영역 전위가 증가함에 따라, 게이트/소스 전압 차이가 감소되기 때문에 AUX 게이트는 보조 트랜지스터 채널(412-1C)을 부분적으로 또는 완전히 턴 오프할 것이다. 이러한 접근법에서, "A" 영역은 비교적 더 낮은 커패시턴스를 가지므로, 부스팅된 전압은 REJ 게이트의 전하 이송을 용이하게 하기 위해 더 높을 수 있다. 추가적인 이점으로서, VDD에 대한 전압 교란이 감소될 수 있다.
도 1gb는 도 1c에 도시되는 실시예의 다른 대안적인 구현인 예시적인 픽셀(1-512)의 회로도이다. 픽셀(1-512)은, 드레인 영역 D를 보조 영역 A와 각각 결합하는 2개의 병렬 보조 트랜지스터들(512-1_1, 512-1_2)이 제공된다는 점에서 픽셀(1-312)과 상이하다. 임의의 적합한 수의 병렬 보조 트랜지스터들이 제공될 수 있다. 보조 트랜지스터들(512-1_1, 512-1_2) 각각은, 드레인 트랜지스터(312-2)가 "온(on)" 상태에 있을 때 그들의 트랜지스터 채널들이 "온 상태(on state)"가 되어 보조 영역을 통해 광검출 영역으로부터 드레인 영역으로 전류를 전도하도록 다이오드-접속된 구성이다.
도 1gc는 도 1c에 도시되는 실시예의 또 다른 대안적인 구현인 예시적인 픽셀(1-612)의 회로도이다. 픽셀(1-612)은 2개의 직렬 보조 트랜지스터들(612-1_1, 612-1_2)가 제공된다는 점에서 픽셀(1-312)과 상이하다. 도 1gc에서, 드레인 영역 D는 2개의 직렬 접속된 보조 트랜지스터들을 통해 보조 영역 A에 결합된다. 임의의 적합한 수의 직렬 보조 트랜지스터들이 제공될 수 있다. 보조 트랜지스터들(612-1_1, 612-1_2) 각각은, 드레인 트랜지스터(312-2)가 "온(on)" 상태에 있을 때 그들의 트랜지스터 채널들이 "온 상태(on state)"가 되어 보조 영역을 통해 광검출 영역으로부터 드레인 영역으로 전류를 전도하도록 다이오드-접속된 구성이다.
도 1gd는, 보조 디바이스에서 트랜지스터를 사용하지 않는, 도 1c에 도시되는 실시예의 다른 대안적인 구현인 예시적인 픽셀(1-712)의 회로도이다. 다이오드-접속된 보조 트랜지스터(1-312)를 사용하는 대신에, 도 1gd는 다이오드(712-1)가 보조 영역 A를 드레인 영역 D에 전기적으로 결합하는 것을 도시한다. 도시되는 바와 같이, 다이오드(712-1)의 캐소드가 보조 영역 A에 결합되는 반면, 다이오드(712-1)의 애노드가 드레인 영역 D 및 전압 VDDB0에 결합된다. 바람직하게는, 전압 VDDB0은 VDD보다 더 작고, 예를 들어, VDD보다 약 0.6V만큼 작아서, p-웰 드레인 n-웰 다이오드(712-2)는 순방향 바이어스되지 않는다.
IV.
DNA, RNA, 및 단백질 서열분석 애플리케이션들
본 명세서에 설명되는 분석 시스템은 집적 디바이스 및 이러한 집적 디바이스와 인터페이스하도록 구성되는 기기, 예를 들어, 생물학적 서열분석 기기를 포함할 수 있다. 위에서 설명된 바와 같이, 집적 디바이스는 픽셀들의 어레이를 포함할 수 있고, 픽셀은 샘플 웰 및 적어도 하나의 광검출기를 포함한다. 샘플 웰은 집적 디바이스의 표면 상에 배치되는 현탁액으로부터 샘플을 수신하도록 구성될 수 있다.
본 개시내용의 일부 양태들은 DNA 또는 RNA 서열분석에 유용할 수 있다. 일부 실시예들에서, 현탁액은 다수의 단일-가닥형 DNA 템플릿들을 포함할 수 있다. 현탁액은 반응 챔버에서 나중에 들어가는 라벨링된 뉴클레오티드를 또한 포함할 수 있고, 반응 챔버에서 단일-가닥형 DNA 템플릿에 상보적인 DNA의 가닥에 통합에 따라 뉴클레오티드의 식별을 허용할 수 있다.
본 개시내용의 일부 양태들은 단백질 서열분석, 예컨대 폴리펩티드들로부터 아미노산 서열 정보를 결정하는 것에 유용할 수 있다. 일부 실시예들에서, 단일 폴리펩티드 분자들에 대해 아미노산 서열 정보가 결정될 수 있다. 일부 실시예들에서, 폴리펩티드의 하나 이상의 아미노산이 라벨링되고, 폴리펩티드에서의 라벨링된 아미노산의 상대적 위치들은, 예를 들어, 일련의 아미노산 라벨링 및 분열 단계들을 사용하여 결정된다. 일부 실시예들에서, 아미노산들의 아이덴티티들이 평가된다. 본 개시내용의 일부 양태들은 말단 아미노산 변형 및 분열의 반복된 사이클에 종속되는 라벨링된 폴리펩티드의 발광성을 검출하는 것에 의해 폴리펩티드를 서열분석하는 방법을 제공한다.
일부 실시예들에서, 본 명세서에 제공되는 방법들은 단백질들의 복합 혼합물을 포함하는 샘플에서 개별 단백질의 서열분석 및 식별을 위해 사용될 수 있다. 일부 실시예들에 따른 서열분석은 기판 또는 고체 지지체, 예컨대, 칩 또는 집적 디바이스의 표면에 폴리펩티드를 고정화(immobilizing)하는 것을 수반할 수 있다. 일부 실시예들에서, 폴리펩티드는 기판 상의 샘플 웰의 표면 상에 고정화될 수 있다. 일부 실시예들에서, 복수의 폴리펩티드들 각각은, 예를 들어, 기판 상의 샘플 웰들의 어레이에서 복수의 샘플 웰들 중 하나에 부착된다.
시스템(5-100)의 개략적인 개요가 도 2aa에 예시된다. 이러한 시스템은 기기(5-104)와 인터페이스하는 집적 디바이스(5-102)를 양자 모두 포함한다. 일부 실시예들에서, 집적 디바이스(5-102)는 위에서 설명된 집적 디바이스(1-102)와 유사한 방식으로 구성될 수 있다. 일부 실시예들에서, 기기(5-104)는 기기(5-104)의 일부로서 집적되는 하나 이상의 여기 소스(5-106)를 포함할 수 있다. 여기 소스(5-106)는 여기 광을 집적 디바이스(5-102)에 제공하도록 구성될 수 있다. 도 2aa에 개략적으로 예시되는 바와 같이, 집적 디바이스(5-102)는 복수의 픽셀들(5-112)을 갖고, 픽셀들의 적어도 일부는 관심 샘플의 독립적인 분석을 수행할 수 있다. 픽셀(5-112)은 단일 관심 샘플을 수신하도록 구성되는 샘플 웰 또는 반응 챔버(5-108), 및 여기 소스(5-106)에 의해 제공되는 여기 광으로 샘플 및 반응 챔버(5-108)의 적어도 일부를 조명하는 것에 응답하여 반응 챔버로부터 방출되는 방출 광을 검출하기 위한 광검출기(5-110)를 갖는다.
집적 디바이스(5-102)는 임의의 적합한 수의 픽셀들을 가질 수 있다. 일부 실시예들에서, 집적 디바이스(5-102)에서의 픽셀들의 수는 대략 10,000 픽셀들 내지 100,000,000 픽셀들의 범위 또는 그 범위 내의 값들의 임의의 값 또는 범위에 있을 수 있다. 기기(5-104)의 인터페이스는, 하나 이상의 광검출기로부터의 판독 신호들이 기기(5-104)로 송신되는 것을 허용하기 위해, 집적 디바이스(5-102)를 기기(5-104)의 회로와 결합하도록 위치시킬 수 있다. 집적 디바이스(5-102) 및 기기(5-104)는 대형 픽셀 어레이들(예를 들어, 10,000 픽셀들 초과)과 연관된 데이터를 핸들링하기 위한 멀티-채널, 고속 통신 링크들을 포함할 수 있다.
픽셀들(5-112)의 행을 예시하는 집적 디바이스(5-102)의 단면 개략도가 도 2ab에 도시된다. 특정 실시예들에서, 픽셀들(5-112)은 위에서 설명된 픽셀(1-112, 1-312, 또는 1-612)과 비슷한 방식으로 구성될 수 있다. 여기 광은 샘플 웰 또는 반응 챔버 내에 위치되는 샘플을 조명할 수 있다. 여기 상태에 있을 때, 샘플은 방출 광을 방출할 수 있고, 이는 반응 챔버와 연관된 하나 이상의 광검출기에 의해 검출될 수 있다.
기기(5-104)는 기기(5-104) 및/또는 집적 디바이스(5-102)의 동작을 제어하기 위한 사용자 인터페이스를 포함할 수 있다. 사용자 인터페이스는 사용자가, 기기의 기능을 제어하기 위해 사용되는 명령들 및/또는 설정들과 같은, 정보를 기기에 입력하는 것을 허용하도록 구성될 수 있다. 일부 실시예들에서, 기기(5-104)는, 랩톱 또는 데스크톱 컴퓨터 또는 서버와 같은, 컴퓨팅 디바이스와 접속하도록 구성되는 컴퓨터 인터페이스를 포함할 수 있다. 컴퓨터 인터페이스는 USB 인터페이스, FireWire 인터페이스, 또는 임의의 다른 적합한 컴퓨터 인터페이스일 수 있다. 컴퓨팅 디바이스는 기기(5-104)를 제어 또는 구성하기 위한 입력 정보 및/또는 기기(5-104)에 의해 생성되는 출력 정보를 컴퓨터 인터페이스를 통해 전송 및/또는 수신할 수 있다.
도 2ac를 참조하면, 휴대용, 고급 분석 기기(5-100)는 기기(5-100) 내에 교체가능한 모듈로서 장착되거나, 또는 이에 다른 방식으로 결합되는 하나 이상의 펄스형 광학 소스(5-106)를 포함할 수 있다. 휴대용 분석 기기(5-100)는 광학 결합 시스템(5-115) 및 분석 시스템(5-160)을 포함할 수 있다. 광학 결합 시스템(5-115)은 펄스형 광학 소스(5-106)로부터의 출력 광학 펄스들(5-122)을 분석 시스템(5-160)에 결합하도록 구성될 수 있다. 분석 시스템(5-160)은 광학 펄스들을 샘플 분석을 위해 적어도 하나의 샘플 웰 또는 반응 챔버로 지향시키고, 적어도 하나의 반응 챔버로부터 하나 이상의 광학 신호(예를 들어, 형광, 후방산란된 방사)를 수신하며, 수신된 광학 신호들을 표현하는 하나 이상의 전기 신호를 생성할 수 있다. 일부 실시예들에서, 분석 시스템(5-160)은 하나 이상의 광검출기를 포함할 수 있고 신호-처리 전자장치를 또한 포함할 수 있다. 분석 시스템(5-160)은 데이터를 외부 디바이스들에 송신하고 이들로부터 수신하도록 구성되는 데이터 송신 하드웨어를 또한 포함할 수 있다.
도 2ad는 컴팩트한 펄스형 광학 소스(5-113)를 포함하는 휴대용 분석 기기(5-100)의 추가의 예를 묘사한다. 일부 경우들에서, 분석 기기(5-100)는 제거가능한, 패키징된, 바이오-광전자 또는 광전자 칩(5-140)을 수신하도록 구성된다. 칩(5-140)은, 예를 들어, 반응 챔버들, 광학 여기 에너지를 반응 챔버들에 전달하도록 배열되는 집적 광학 컴포넌트들, 및 반응 챔버들로부터의 형광 방출을 검출하도록 배열되는 집적 광검출기들을 포함할 수 있다. 일부 구현들에서, 칩(5-140)은 단일 사용 후에 처분가능할 수 있다.
일부 실시예들에서, 칩(5-140)은 추가적인 기기 전자장치들을 포함할 수 있는 전자 회로 보드(5-130) 상에 장착될 수 있다. 예를 들어, PCB(5-130)는 전력, 하나 이상의 클럭 신호, 및 제어 신호들을 광전자 칩(5-140)에 제공하도록 구성되는 회로, 및 반응 챔버들로부터 검출되는 형광 방출을 표현하는 신호들을 수신하도록 배열되는 신호-처리 회로를 포함할 수 있다. 일부 구현들에서, 광전자 칩으로부터 반환되는 데이터는 부분적으로 또는 전체적으로 기기(5-100) 상의 전자장치에 의해 처리될 수 있지만, 데이터는 네트워크 접속을 통해 하나 이상의 원격 데이터 프로세서에 송신될 수 있다.
도 2b는 출력 펄스들(5-122)의 시간적 강도 프로파일들을 묘사하지만, 이러한 예시는 스케일에 맞지 않는다. 일부 실시예들에서, 방출된 펄스들의 피크 강도 값들은 대략 동일할 수 있고, 프로파일들은 가우스 시간 프로파일을 가질 수 있지만, sech2 프로파일과 같은 다른 프로파일들이 가능할 수 있다. 각각의 펄스의 지속시간은, 도 2b에 표시되는 바와 같이, FWHM(full-width-half-maximum) 값에 의해 특성화될 수 있다. 모드-잠금된 레이저의 일부 실시예들에 따르면, 극초단 광학 펄스들은 대략 5 ps(picoseconds) 내지 대략 30 ps의 FWHM 값들을 가질 수 있다.
출력 펄스들(5-122)은 일정한 간격들 T에 의해 분리될 수 있다. 예를 들어, T는 출력 결합기(5-111)와 캐비티 엔드 미러(5-119) 사이의 왕복 이동 시간에 의해 결정될 수 있다. 일부 실시예들에서, 펄스-분리 간격은 레이저 캐비티에서의 왕복 이동 시간에 대응하므로, 3 미터의 캐비티 길이(6 미터의 왕복 거리)는 대략 20 ns의 펄스-분리 간격 T를 제공한다.
일부 실시예들에서, 상이한 형광단들이 그들의 상이한 형광 감쇠율 또는 특성 수명들에 의해 구별될 수 있다. 따라서, 특정 실시예들에서, 펄스-분리 간격 T는 선택된 형광단들의 상이한 감쇠율들 사이를 구별하기 위해 그들에 대한 적절한 통계를 수집하기에 충분하다. 적절한 펄스-분리 간격 T는 데이터 핸들링 회로가 반응 챔버들에 의해 수집되는 데이터를 처리하는 것을 가능하게 한다. 일부 실시예들에서, 최대 약 2 ns까지의 감쇠율을 갖는 형광단들에 대해 그리고 약 60,000 내지 10,000,000개의 반응 챔버들로부터의 데이터를 핸들링하기에 약 5 ns 내지 약 20 ns의 펄스-분리 간격 T가 일반적으로 적합하다.
V.
배면 조명
전술한 예들에서, 집적 디바이스(1-102)는 광검출 영역 PPD, 전하 저장 영역들 SD0 및 SD1, 및 판독 영역 FD가 이송 게이트들 REJ, ST0, TX0, 및 TX1로부터 이격되는 방향으로 입사 광자들을 수신하는 구성으로 도시된다. 도 1b에 도시되는 바와 같이, 집적 디바이스(1-102)는 제1 측에서 -Y 방향을 따라 입사 광자를 수신하도록 구성되고, 금속 층(1-240)은 Y 방향을 향하는 집적 디바이스(3-102)의 제1 측 상에 위치된다. 집적 디바이스(1-102)에 대한 이러한 구성은 때때로 FSI(front-side illuminated) 구성이라고 지칭될 수 있다.
본 개시내용의 일부 양태들은 집적 디바이스(1-102)에 대해 본 명세서에 설명되는 바와 같이, 다른 방향들에서 입사 광자들을 수신하도록 구성되고 다수의 순차적으로-결합되는 전하 저장 영역들을 포함하는 구조물에 관련된다. 예를 들어, 발명자들은 이송 게이트들이 광검출 영역, 전하 저장 영역들, 및/또는 판독 영역으로부터 이격되는 방향으로 입사 광자들을 수신하도록 구성되는 집적 디바이스는 이송 게이트들의 광학적 특성들이 입사 광자들에 미치는 영향이 감소되기 때문에 개선된 광학적 및 전기적 특성들을 가질 수 있다는 점을 인식하였다.
도 3a은, 일부 실시예들에 따른, 픽셀들(3-112)의 행을 예시하는 대안적인 예시적인 집적 디바이스(3-102)의 단면 개략도이다.
일부 실시예들에서, 집적 디바이스(3-102)는 집적 디바이스(1-102)에 대해 본 명세서에 설명되는 방식으로 구성될 수 있다. 예를 들어, 도 3a에 도시되는 바와 같이, 집적 디바이스(3-102)는 하나 이상의 격자 결합기(3-216)를 포함하는 결합 영역(3-201), 하나 이상의 도파관(3-220)을 포함하는 라우팅 영역(3-202), 및 하나 이상의 픽셀(3-112)을 포함하는 픽셀 영역(3-203)을 포함할 수 있다. 예시적인 픽셀(3-112)은 도 3a에서 샘플 웰(3-108) 및 광검출기(3-110)를 포함하는 점선 박스로 표시된다. 또한 도 3a에 도시되는 바와 같이, 집적 디바이스(3-102)는 샘플 웰들(3-108)과 광검출기들(3-110) 사이에 위치되는 하나 이상의 광자 구조물(3-230)을 포함할 수 있다.
도 3a에 도시되는 바와 같이, 집적 디바이스(3-102)는 제1 측에서 입사 광자들을 수신하도록 구성되는 것으로 도시되고, 금속 층들(3-240)은 집적 디바이스(3-102)가 입사 광자들을 수신하도록 구성되는 방향 Dir1로 제1 측에 반대되는 집적 디바이스(3-102)의 제2 측 상에 위치된다. 집적 디바이스(3-102)에 대한 이러한 구성은 때때로 BSI(backside-illuminated) 구성이라고 지칭될 수 있다.
본 명세서에 개시되는 일부 실시예들에 적용될 수 있는 BSI 구성의 일부 예들은, 참조에 의해 그 전체가 본 명세서에 원용되는, 2021년 10월 21일 출원된 발명의 명칭이 "INTEGRATED CIRCUIT WITH SEQUENTIALLY-COUPLED CHARGE STORAGE AND ASSOCIATED TECHNIQUES"인 미국 특허 출원 제17/507,585호에 설명된다.
도 3b는, 일부 실시예들에 따른, 집적 디바이스(3-102)의 예시적인 픽셀(3-112)의 단면도이다. 일부 실시예들에서, 픽셀(3-112)은 픽셀(1-112), 픽셀(112'), 픽셀(2-112), 픽셀(2-112'), 및/또는 본 명세서에 설명되는 임의의 다른 픽셀에 대해 본 명세서에 설명되는 방식으로 구성될 수 있다. 예를 들어, 도 3b에 도시되는 바와 같이, 픽셀(3-112)은 광검출 영역 PPD, 2개의 전하 저장 영역들 SD0 및 SD1, 판독 영역 FD, 드레인 영역 D, 및 이송 게이트들 ST0, TX0, TX1, 및 REJ를 포함할 수 있다. 픽셀(3-112)은 픽셀들(1-112, 1-112', 2-112 및 2-112')에 대해 본 명세서에 설명되는 바와 같이 임의의 수의 전하 저장 영역들을 포함할 수 있다는 점이 이해되어야 한다.
도 3b에 도시되는 바와 같이, 이송 게이트들 AUX, ST0, TX0, TX1 및 REJ는 광검출 영역 PPD가 입사 광자들을 수신하도록 구성되는 방향 Dir1로 광검출 영역 PPD, 전하 저장 영역들 SD0 및 SD1, 판독 영역 FD, 드레인 영역 D 및 보조 영역 A로부터 이격될 수 있다. 또한 도 3b에 도시되는 바와 같이, 금속 층들(3-240)은 방향 Dir1로 광검출 영역 PPD, 전하 저장 영역들 SD0 및 SD1, 판독 영역 FD, 및 드레인 영역 D는 물론, 이송 게이트들 ST0, TX0, TX1 및 REJ로부터 이격될 수 있다.
도 3b에서, 전하 저장 영역 SD0은 방향 Dir1에 수직인 제2 방향으로 광검출 영역 PPD로부터 이격되고, 전하 저장 영역 SD1은 제2 방향으로 전하 저장 영역 SD0으로부터 이격된다. 또한 도 3b에 도시되는 바와 같이, 이송 게이트 ST0은 제2 방향으로 광검출 영역 PPD로부터 이격되고, 이송 게이트 TX0은 제2 방향으로 이송 게이트 ST0으로부터 이격된다. 일부 실시예들에서, 판독 영역 FD는 제2 방향으로 전하 저장 영역 SD1로부터 이격될 수 있고 및/또는, 이송 게이트 TX1은 제2 방향으로 이송 게이트 TX0으로부터 이격될 수 있다(예를 들어, 도 3cb, 도 3d). 대안적으로 또는 추가적으로, 일부 실시예들에서, 판독 영역 FD는 제2 방향과 상이한 제3 방향으로 전하 저장 영역 SD1로부터 이격될 수 있고 및/또는 이송 게이트 TX1은 제3 방향으로 이송 게이트 TX0으로부터 이격될 수 있다(도 3ea, 도 3f).
일부 실시예들에서, 픽셀(3-112)은 광검출 영역 PPD 옆에 위치되는 하나 이상의 C/B(charged and/or biased) 영역을 포함할 수 있다. 예를 들어, C/B 영역들은 광검출 영역 PPD에서의 전하 캐리어들을 고유하게 공핍시키는 산화물 층(예를 들어, 실리콘 이산화물) 내에 하나 이상의 전하 층(예를 들어, 알루미늄-산화물과 같은 금속-산화물 화합물)을 포함할 수 있다. 대안적으로 또는 추가적으로, C/B 영역들은 바이어스 전압이 C/B 영역들에 인가될 때, 광검출 영역 PPD에서의 전하 캐리어들을 공핍시키기 위해 (예를 들어, 전원에 의해 공급되는) 바이어스 전압에 결합하도록 구성되는 전도성 재료(예를 들어, 금속)를 포함할 수 있다. 발명자들은 C/B 영역들이 광검출 영역 PPD에서 생성되는 전하 캐리어들이 드레인 영역 D 및/또는 전하 저장 영역들 SD0 및 SD1로 흐르는 속도를 증가시킬 수 있다는 점을 인식하였다. 일부 실시예들에서, C/B 영역들은 광검출 영역 PPD가 입사 광자들을 수신하도록 구성되는 측을 제외하고 광검출 영역 PPD의 각각의 측 상에 위치될 수 있다.
이와 같이, 본 개시내용의 기술의 여러 양태들 및 실시예들을 설명하였지만, 본 기술분야의 통상의 기술자에게는 다양한 변경, 수정 및 개선이 쉽게 떠오를 수 있다는 점이 이해되어야 한다. 이러한 변경들, 수정들 및 개선들은 본 명세서에 설명되는 기술의 사상 및 범위 내에 있도록 의도된다. 따라서, 전술한 실시예들은 단지 예로서 제시된 것이며, 첨부된 청구항들 및 그 균등물의 범위 내에서, 본 발명의 실시예들은 구체적으로 설명된 것과 달리 실시될 수 있다는 점이 이해되어야 한다. 또한, 본 명세서에 설명되는 2개 이상의 특징들, 시스템들, 물품들, 재료들, 키트들, 및/또는 방법들이 상호 불일치하지 않으면, 이러한 특징들, 시스템들, 물품들, 재료들, 키트들, 및/또는 방법들의 임의의 조합이 본 개시내용의 발명의 범위 내에 포함된다.
또한, 설명되는 바와 같이, 일부 양태들은 하나 이상의 방법으로서 구현될 수 있다. 이러한 방법의 일부로서 수행되는 동작들은 임의의 적합한 방식으로 순서가 정해질 수 있다. 따라서, 비록 예시적인 실시예들에서 순차적인 동작들로서 도시되더라도, 예시되는 것과 상이한 순서로 동작들이 수행되는 실시예들이 구성될 수 있고, 이는 일부 동작들을 동시에 수행하는 것을 포함할 수 있다.
본 명세서에 정의되고 사용되는 바와 같은, 모든 정의들은 사전적 정의들, 참조로 원용되는 문서들에서의 정의들, 및/또는 정의된 용어들의 일반적인 의미에 우선하는 것으로 이해되어야 한다.
본 명세서에 사용되는 바와 같은, 부정 관사들 "a" 및 "an"은 명세서 및 청구항들에서 명확하게 달리 표시내지 않는 한, "적어도 하나(at least one)"를 의미하는 것으로 이해되어야 한다.
명세서 및 청구항들에서 본 명세서에 사용되는 바와 같은, 문구 "및/또는(and/or)"은 결합된 요소들, 즉, 일부 경우들에서는 결합하여 존재하고 다른 경우들에서는 분리되어 존재하는 요소들 중 "어느 하나 또는 양자 모두(either or both)"를 의미하는 것으로 이해되어야 한다.
명세서 및 청구항들에서 본 명세서에 사용된 바와 같은, 문구 "적어도 하나(at least one)"는, 하나 이상의 요소의 리스트를 참조하여, 요소들의 리스트 내의 요소들 중 임의의 하나 이상으로부터 선택되는 적어도 하나의 요소를 의미하지만, 요소들의 리스트 내에 구체적으로 열거되는 각각의 및 모든 요소 중 적어도 하나를 반드시 포함하는 것은 아니고 요소들의 리스트 내의 요소들의 임의의 조합들을 배제하지 않는 것으로 이해되어야 한다. 이러한 정의는 또한 문구 "적어도 하나(at least one)"가 언급하는 요소의 리스트 내에서 구체적으로 식별되는 요소 이외의 요소가, 이러한 구체적으로 식별된 요소와 관련되는지 또는 관련되지 않는지에 관계없이 임의로 존재할 수 있다는 것을 허용한다.
청구항들에서는 물론 위의 명세서에서, "포함하는(comprising)", "포함하는(including)", "담고 있는(carrying)", "갖는(having)", "함유하는(containing)", "수반하는(involving)", "보유하는(holding)", "~로 구성되는(composed of)" 등과 같은 모든 전이 문구들(transitional phrases)은 개방형(open-ended)인 것으로, 즉 "~를 포함하지만 이에 제한되지 않는 "을 의미하는 것으로 이해되어야 한다. "이루어지는 (consisting of)" 및 "본질적으로 이루어지는 (consisting essentially of)"이라는 전이 문구들은 각각 폐쇄형 또는 반-폐쇄형 전이 문구들일 것이다.
용어들 "대략(approximately)", "실질적으로(substantially)", 및 "약(about)"은 일부 실시예들에서 목표 값 및/또는 양태의 ±20% 이내, 일부 실시예들에서 목표 값의 ±10% 이내, 일부 실시예들에서 목표 값의 ±5% 이내, 또한 일부 실시예들에서 목표 값의 ±2% 이내를 의미하도록 사용될 수 있다. 용어들 "대략(approximately)", "실질적으로(substantially)", 및 "약(about)"은 목표 값을 포함할 수 있다.
Claims (37)
- 집적 회로로서,
광검출 영역;
보조 영역;
드레인 영역;
상기 광검출 영역을 상기 보조 영역에 전기적으로 결합하는 제1 트랜지스터 채널; 및
상기 보조 영역을 상기 드레인 영역에 전기적으로 결합하는 제2 트랜지스터 채널을 포함하고,
상기 제1 트랜지스터 채널이 온 상태에 있을 때, 상기 제2 트랜지스터 채널은 온 상태에 있는 집적 회로. - 제1항에 있어서, 상기 제1 트랜지스터 채널에 전기적으로 결합되고 상기 광검출 영역으로부터 상기 드레인 영역으로의 전하 캐리어들의 이송을 제어하도록 구성되는 드레인 이송 게이트를 추가로 포함하는 집적 회로.
- 제2항에 있어서, 상기 드레인 이송 게이트는 전하 캐리어들을 이송하기 위해 상기 제1 트랜지스터 채널을 바이어스하기 위한 제어 신호를 수신하도록 구성되는 집적 회로.
- 제3항에 있어서, 상기 제2 트랜지스터 채널에 전기적으로 결합되는 보조 이송 게이트를 추가로 포함하고, 상기 보조 이송 게이트는 상기 드레인 영역에 전도성으로 결합되는 집적 회로.
- 제1항에 있어서, 상기 광검출 영역, 상기 보조 영역, 및 상기 드레인 영역을 포함하는 픽셀을 추가로 포함하고, 상기 픽셀은 7.5 마이크로미터 x 5 마이크로미터 이하의 면적을 갖는 집적 회로.
- 제1항에 있어서, 상기 드레인 영역은 상기 광검출 영역에서의 전압과 상이한 전압을 수신하도록 구성되는 집적 회로.
- 제1항에 있어서, 상기 드레인 영역은 DC(direct current) 전압을 수신하도록 구성되는 집적 회로.
- 제1항에 있어서, 상기 제2 트랜지스터 채널은 상기 제1 트랜지스터 채널이 온 상태에 있을 때에만 단지 온 상태에 있는 집적 회로.
- 제6항에 있어서, 상기 드레인 영역은 전원 전압에 결합하도록 구성되는 집적 회로.
- 제1항에 있어서, 상기 제1 트랜지스터 채널 및 상기 제2 트랜지스터 채널은 여기 전하 캐리어들을 상기 광검출 영역으로부터 상기 드레인 영역으로 이송하도록 구성되는 집적 회로.
- 제10항에 있어서, 상기 집적 회로는 상기 제1 트랜지스터 채널을 통해 그리고 상기 제2 트랜지스터 채널을 통해 이송되는 전하 캐리어들의 대부분이 여기 광전자들이도록 구성되는 집적 회로.
- 제1항에 있어서, 상기 드레인 영역에 결합되는 비아를 추가로 포함하는 집적 회로.
- 제1항에 있어서, 상기 드레인 영역은 상기 집적 회로에서의 금속 층에 전도성으로 결합되는 집적 회로.
- 집적 회로로서,
광검출 영역;
보조 영역;
드레인 영역;
제어 신호를 수신하도록 구성되는 드레인 이송 게이트에 결합되는 드레인 트랜지스터 채널; 및
보조 이송 게이트에 결합되는 보조 트랜지스터 채널을 포함하고,
상기 드레인 이송 게이트에서 제어 신호가 수신될 때, 상기 드레인 및 보조 트랜지스터 채널들은 상기 보조 영역을 통해 상기 광검출 영역으로부터 상기 드레인 영역으로 전류를 전도하도록 구성되는 집적 회로. - 제14항에 있어서, 상기 드레인 이송 게이트는 상기 제어 신호를 사용하여 전류를 전도하기 위해 상기 드레인 트랜지스터 채널을 바이어스하도록 구성되는 집적 회로.
- 제14항에 있어서, 상기 보조 영역에서의 전압은 상기 드레인 영역에서의 전압보다 높은 집적 회로.
- 제14항에 있어서, 상기 보조 트랜지스터 채널 및 상기 보조 이송 게이트는 상기 드레인 영역에 전도성으로 결합되는 집적 회로.
- 제14항에 있어서, 상기 보조 이송 게이트는 상기 드레인 이송 게이트에서 수신되는 상기 제어 신호에 기초하는 타이밍을 갖는 게이트 제어 신호를 수신하도록 구성되는 집적 회로.
- 제14항에 있어서, 상기 보조 영역을 통해 상기 광검출 영역으로부터 상기 드레인 영역으로 전도되는 전류는 본질적으로 복수의 전하 캐리어들로 구성되고, 상기 복수의 전하 캐리어들의 대부분은 여기 전하 캐리어들인 집적 회로.
- 제14항에 있어서, 상기 드레인 영역에 결합되는 비아를 추가로 포함하는 집적 회로.
- 제14항에 있어서, 상기 드레인 영역은 상기 집적 회로에서의 금속 층에 전도성으로 결합되는 집적 회로.
- 집적 회로로서,
광검출 영역;
보조 영역;
드레인 영역;
상기 광검출 영역을 상기 보조 영역에 전기적으로 결합하는 드레인 디바이스; 및
상기 보조 영역을 상기 드레인 영역에 전기적으로 결합하는 보조 디바이스를 포함하고,
상기 보조 디바이스는 다이오드-접속된 구성의 트랜지스터를 포함하는 집적 회로. - 제22항에 있어서, 상기 드레인 영역은 DC(direct current) 전압 소스에 결합하도록 구성되는 집적 회로.
- 제23항에 있어서, 추가로,
상기 드레인 디바이스에 전기적으로 결합되고 상기 광검출 영역으로부터 상기 드레인 영역으로의 전하 캐리어들의 이송을 제어하도록 구성되는 드레인 이송 게이트를 포함하는 집적 회로. - 제24항에 있어서, 상기 드레인 이송 게이트는 제어 신호를 수신하여 상기 제어 신호를 사용하여 전하 캐리어들을 이송하기 위해 상기 드레인 디바이스를 바이어스하도록 구성되는 집적 회로.
- 제22항에 있어서, 상기 광검출 영역, 상기 보조 영역, 및 상기 드레인 영역을 포함하는 픽셀을 추가로 포함하고, 상기 픽셀은 7.5 마이크로미터 x 5 마이크로미터 이하의 면적을 갖는 집적 회로.
- 제22항에 있어서, 상기 보조 디바이스는 상기 보조 디바이스에 전기적으로 결합되는 보조 이송 게이트를 추가로 포함하는 집적 회로.
- 제27항에 있어서, 상기 보조 이송 게이트는 상기 드레인 영역에 전도성으로 결합되는 집적 회로.
- 제22항에 있어서, 상기 트랜지스터는 제1 트랜지스터이고, 상기 보조 디바이스는 다이오드-접속된 구성의 제2 트랜지스터를 추가로 포함하는 집적 회로.
- 제29항에 있어서, 상기 제1 트랜지스터 및 상기 제2 트랜지스터는 직렬로 또는 병렬로 접속되는 집적 회로.
- 집적 회로를 제조하는 방법으로서, 상기 방법은,
상기 집적 회로의 광검출 영역을 형성하는 단계;
상기 집적 회로의 보조 영역을 형성하는 단계;
상기 집적 회로의 드레인 영역을 형성하는 단계;
상기 광검출 영역을 상기 보조 영역에 전기적으로 결합하는 드레인 디바이스를 형성하는 단계; 및
상기 보조 영역을 상기 드레인 영역에 전기적으로 결합하는 보조 디바이스를 형성하는 단계를 포함하고,
상기 드레인 디바이스가 온 상태에 있을 때, 상기 보조 디바이스는 온 상태에 있는 방법. - 제31항에 있어서, 상기 광검출 영역을 형성하는 단계는 상기 광검출 영역을 도핑하는 단계를 포함하고, 상기 보조 영역을 형성하는 단계는 상기 보조 영역을 도핑하는 단계를 포함하고, 추가로 상기 드레인 영역을 형성하는 단계는 상기 드레인 영역을 도핑하는 단계를 포함하는 방법.
- 제31항에 있어서, 상기 보조 디바이스에 전기적으로 결합되는 보조 이송 게이트를 형성하는 단계를 추가로 포함하는 방법.
- 제33항에 있어서, 상기 보조 이송 게이트를 상기 드레인 영역에 전도성으로 결합하는 단계를 추가로 포함하는 방법.
- 제34항에 있어서, 상기 보조 이송 게이트를 상기 드레인 영역에 전도성으로 결합하는 단계는 적어도 하나의 비아를 형성하는 단계를 포함하고, 상기 적어도 하나의 비아는 상기 집적 회로의 전도성 층을 상기 보조 이송 게이트에 전도성으로 결합하고, 상기 전도성 층을 상기 드레인 영역에 전도성으로 결합하는 방법.
- 제35항에 있어서, 적어도 하나의 비아를 형성하는 단계는,
상기 집적 회로에서 적어도 하나의 홀을 에칭하는 단계; 및
상기 적어도 하나의 홀에서 전도성 재료를 퇴적하는 단계를 포함하는 방법. - 제31항에 있어서, 상기 보조 디바이스를 형성하는 단계는,
상기 보조 영역에 결합되는 캐소드를 갖는 다이오드를 형성하는 단계를 포함하는 방법.
Applications Claiming Priority (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163178498P | 2021-04-22 | 2021-04-22 | |
| US63/178,498 | 2021-04-22 | ||
| PCT/US2022/025736 WO2022226175A1 (en) | 2021-04-22 | 2022-04-21 | Photodetector circuit with indirect drain coupling |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230172580A true KR20230172580A (ko) | 2023-12-22 |
Family
ID=83693495
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237039988A KR20230172580A (ko) | 2021-04-22 | 2022-04-21 | 간접 드레인 결합을 갖는 광검출기 회로 |
Country Status (6)
| Country | Link |
|---|---|
| US (1) | US20220344395A1 (ko) |
| EP (1) | EP4309207A1 (ko) |
| JP (1) | JP2024518759A (ko) |
| KR (1) | KR20230172580A (ko) |
| TW (1) | TW202303954A (ko) |
| WO (1) | WO2022226175A1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US6730900B2 (en) * | 2002-02-05 | 2004-05-04 | E-Phocus, Inc. | Camera with MOS or CMOS sensor array |
| US7355228B2 (en) * | 2004-10-15 | 2008-04-08 | Omnivision Technologies, Inc. | Image sensor pixel having photodiode with multi-dopant implantation |
| CN105706439B (zh) * | 2013-09-16 | 2019-06-28 | 超龙凯姆公司 | 动态、单个光电二极管像素电路及其操作方法 |
| KR102418666B1 (ko) * | 2014-05-29 | 2022-07-11 | 가부시키가이샤 한도오따이 에네루기 켄큐쇼 | 촬상 소자, 전자 기기, 촬상 소자의 구동 방법, 및 전자 기기의 구동 방법 |
| US10658410B2 (en) * | 2018-08-27 | 2020-05-19 | Taiwan Semiconductor Manufacturing Co., Ltd. | Image sensor having improved full well capacity and related method of formation |
-
2022
- 2022-04-21 JP JP2023564656A patent/JP2024518759A/ja active Pending
- 2022-04-21 KR KR1020237039988A patent/KR20230172580A/ko unknown
- 2022-04-21 EP EP22792487.5A patent/EP4309207A1/en active Pending
- 2022-04-21 US US17/726,228 patent/US20220344395A1/en active Pending
- 2022-04-21 WO PCT/US2022/025736 patent/WO2022226175A1/en active Application Filing
- 2022-04-22 TW TW111115464A patent/TW202303954A/zh unknown
Also Published As
| Publication number | Publication date |
|---|---|
| JP2024518759A (ja) | 2024-05-02 |
| TW202303954A (zh) | 2023-01-16 |
| WO2022226175A1 (en) | 2022-10-27 |
| EP4309207A1 (en) | 2024-01-24 |
| US20220344395A1 (en) | 2022-10-27 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20240096924A1 (en) | Integrated sensor for lifetime characterization | |
| KR20230093003A (ko) | 순차적으로 결합된 전하 저장소를 갖는 집적 회로 및 연관된 기술들 | |
| WO2023137051A2 (en) | Integrated sensor | |
| CN115769377A (zh) | 偏斜减小的集成传感器 | |
| US20220328542A1 (en) | Integrated circuit having mirrored pixel configuration | |
| US20220128566A1 (en) | Calibration of single-molecule detection system | |
| KR20230172580A (ko) | 간접 드레인 결합을 갖는 광검출기 회로 | |
| US20220392932A1 (en) | Inter-pixel substrate isolation | |
| US20240088178A1 (en) | Backside illuminated structures with parallel charge transfer | |
| US20220190012A1 (en) | Integrated circuit with improved charge transfer efficiency and associated techniques |