KR20230166098A - 표시 장치, 표시 장치의 제작 방법, 표시 모듈, 전자 기기 - Google Patents

표시 장치, 표시 장치의 제작 방법, 표시 모듈, 전자 기기 Download PDF

Info

Publication number
KR20230166098A
KR20230166098A KR1020237036260A KR20237036260A KR20230166098A KR 20230166098 A KR20230166098 A KR 20230166098A KR 1020237036260 A KR1020237036260 A KR 1020237036260A KR 20237036260 A KR20237036260 A KR 20237036260A KR 20230166098 A KR20230166098 A KR 20230166098A
Authority
KR
South Korea
Prior art keywords
layer
film
protective
display device
sacrificial
Prior art date
Application number
KR1020237036260A
Other languages
English (en)
Inventor
순페이 야마자키
료타 호도
야스히로 진보
켄이치 오카자키
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230166098A publication Critical patent/KR20230166098A/ko

Links

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H10K71/13—Deposition of organic active material using liquid deposition, e.g. spin coating using printing techniques, e.g. ink-jet printing or screen printing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/02—Details
    • H05B33/04—Sealing arrangements, e.g. against humidity
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/10—Apparatus or processes specially adapted to the manufacture of electroluminescent light sources
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/14—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of the electroluminescent material, or by the simultaneous addition of the electroluminescent material in or onto the light source
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/22—Light sources with substantially two-dimensional radiating surfaces characterised by the chemical or physical composition or the arrangement of auxiliary dielectric or reflective layers
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H—ELECTRICITY
    • H05—ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05B—ELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B33/00—Electroluminescent light sources
    • H05B33/12—Light sources with substantially two-dimensional radiating surfaces
    • H05B33/26—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode
    • H05B33/28—Light sources with substantially two-dimensional radiating surfaces characterised by the composition or arrangement of the conductive material used as an electrode of translucent electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/11—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers
    • H10K50/125—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light
    • H10K50/13—OLEDs or polymer light-emitting diodes [PLED] characterised by the electroluminescent [EL] layers specially adapted for multicolour light emission, e.g. for emitting white light comprising stacked EL layers within one EL unit
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/15—Hole transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/14—Carrier transporting layers
    • H10K50/16—Electron transporting layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/17—Carrier injection layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/18—Carrier blocking layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H10K50/19—Tandem OLEDs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/90—Assemblies of multiple devices comprising at least one organic light-emitting element
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/10—Deposition of organic active material
    • H10K71/12—Deposition of organic active material using liquid deposition, e.g. spin coating
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/20—Changing the shape of the active layer in the devices, e.g. patterning
    • H10K71/231—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers
    • H10K71/233—Changing the shape of the active layer in the devices, e.g. patterning by etching of existing layers by photolithographic etching
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/60—Forming conductive regions or layers, e.g. electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/10—OLEDs or polymer light-emitting diodes [PLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8722—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H10K59/8731—Encapsulations multilayered coatings having a repetitive structure, e.g. having multiple organic-inorganic bilayers

Landscapes

  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

표시 품위 및 신뢰성이 높은 표시 장치를 제공한다. 제 1 발광 소자와, 제 1 발광 소자와 인접하여 배치된 제 2 발광 소자와, 제 1 보호층과, 제 2 보호층과, 절연층을 가지는 표시 장치이다. 제 1 발광 소자는 제 1 화소 전극과, 제 1 EL층과, 공통 전극을 가지고, 제 2 발광 소자는 제 2 화소 전극과, 제 2 EL층과, 공통 전극을 가진다. 제 1 EL층은 제 1 화소 전극 위에 제공되고, 제 2 EL층은 제 2 화소 전극 위에 제공된다. 제 1 보호층은 제 1 화소 전극의 측면, 제 2 화소 전극의 측면, 제 1 EL층의 측면, 및 제 2 EL층의 측면과 중첩된 영역을 가진다. 절연층은 제 1 보호층 위에 제공되고, 제 2 보호층은 절연층 위에 제공된다. 공통 전극은 제 1 EL층 위, 제 2 EL층 위, 및 제 2 보호층 위에 제공된다.

Description

표시 장치, 표시 장치의 제작 방법, 표시 모듈, 전자 기기
본 발명의 일 형태는 표시 장치 및 이의 제작 방법에 관한 것이다. 본 발명의 일 형태는 표시 모듈 및 전자 기기에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 발광 장치, 축전 장치, 기억 장치, 전자 기기, 조명 장치, 입력 장치, 입출력 장치, 이들의 구동 방법, 또는 이들의 제조 방법을 일례로 들 수 있다. 반도체 장치란 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다.
근년, 디스플레이 패널의 고정세화(高精細化)가 요구되고 있다. 고정세의 디스플레이 패널이 요구되는 기기로서는, 예를 들어 스마트폰, 태블릿 단말기, 및 노트북형 컴퓨터 등이 있다. 또한 텔레비전 장치 및 모니터 장치 등의 거치형 디스플레이 장치에서도 고해상도화에 따른 고정세화가 요구되고 있다. 또한 고정세도가 가장 요구되는 기기로서, 예를 들어 가상 현실(VR: Virtual Reality) 또는 증강 현실(AR: Augmented Reality)용 기기가 있다.
또한 디스플레이 패널에 적용할 수 있는 표시 장치로서는 대표적으로 액정 표시 장치, 유기 EL(Electro Luminescence) 소자 또는 발광 다이오드(LED: Light Emitting Diode) 등의 발광 소자를 가지는 발광 장치, 및 예를 들어 전기 영동 방식에 의하여 표시를 수행하는 전자 종이 등을 들 수 있다.
예를 들어 유기 EL 소자의 기본적인 구성은, 한 쌍의 전극 사이에 발광성 유기 화합물을 포함하는 층을 끼운 것이다. 이 소자에 전압을 인가함으로써 발광성 유기 화합물로부터 발광을 얻을 수 있다. 이와 같은 유기 EL 소자가 적용된 표시 장치는 예를 들어 액정 표시 장치에서 필요한 백라이트가 불필요하기 때문에, 얇고, 가볍고, 콘트라스트가 높으며, 소비 전력이 낮은 표시 장치를 실현할 수 있다. 예를 들어 유기 EL 소자를 사용한 표시 장치의 일례가 특허문헌 1에 기재되어 있다.
특허문헌 2에는 유기 EL 소자를 사용한 VR용 표시 장치가 개시되어 있다.
일본 공개특허공보 특개2002-324673호 국제공개공보 WO2018/087625호
본 발명의 일 형태는 표시 품위가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 소비 전력이 낮은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 고정세화가 용이한 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 저렴한 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 높은 표시 품위와 높은 정세도를 겸비한 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 콘트라스트가 높은 표시 장치를 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 구성을 가지는 표시 장치를 제공하는 것을 과제 중 하나로 한다.
본 발명의 일 형태는 표시 품위가 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신뢰성이 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 소비 전력이 낮은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 고정세화가 용이한 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 비용이 낮은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 높은 표시 품위와 높은 정세도를 겸비한 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 콘트라스트가 높은 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다. 본 발명의 일 형태는 신규 구성을 가지는 표시 장치의 제작 방법을 제공하는 것을 과제 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
본 발명의 일 형태는 제 1 발광 소자와, 제 1 발광 소자와 인접하여 배치된 제 2 발광 소자와, 제 1 보호층과, 제 2 보호층과, 절연층을 가지고, 제 1 발광 소자는 제 1 화소 전극과, 제 1 EL층과, 공통 전극을 가지고, 제 2 발광 소자는 제 2 화소 전극과, 제 2 EL층과, 공통 전극을 가지고, 제 1 EL층은 제 1 화소 전극 위에 제공되고, 제 2 EL층은 제 2 화소 전극 위에 제공되고, 제 1 보호층은 제 1 화소 전극의 측면, 제 2 화소 전극의 측면, 제 1 EL층의 측면, 및 제 2 EL층의 측면과 중첩된 영역을 가지고, 절연층은 제 1 보호층 위에 제공되고, 제 2 보호층은 절연층 위에 제공되고, 공통 전극은 제 1 EL층 위, 제 2 EL층 위, 및 제 2 보호층 위에 제공되는 표시 장치이다.
또는 상기 형태에 있어서, 절연층은 제 1 EL층과 제 2 EL층 사이에 제공되어도 좋다.
또는 상기 형태에 있어서, 표시 장치는 제 3 보호층을 가지고, 제 3 보호층은 제 1 보호층의 측면 및 하면과 접한 영역을 가져도 좋다.
또는 상기 형태에 있어서, 제 1 내지 제 3 보호층은 무기 재료를 가져도 좋다.
또는 상기 형태에 있어서, 제 1 보호층은 절연층의 측면 및 하면과 접한 영역을 가지고, 제 2 보호층은 절연층의 상면과 접한 영역을 가지고, 제 1 보호층 및 제 2 보호층은 질화물을 가져도 좋다.
또는 상기 형태에 있어서, 제 1 보호층 및 제 2 보호층은 질화 실리콘, 질화 알루미늄, 및 질화 하프늄 중 적어도 하나를 가져도 좋다.
또는 상기 형태에 있어서, 절연층은 유기 재료를 가져도 좋다.
또는 상기 형태에 있어서, 제 1 EL층, 제 2 EL층, 및 제 2 보호층과, 공통 전극 사이에 공통층이 제공되고, 공통층은 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 가져도 좋다.
또는 상기 형태에 있어서, 제 1 EL층의 측면과 제 2 EL층의 측면의 간격은 1μm 이하의 영역을 가져도 좋다.
또는 상기 형태에 있어서, 제 1 EL층의 측면과 제 2 EL층의 측면의 간격은 100nm 이하의 영역을 가져도 좋다.
본 발명의 일 형태의 표시 장치와, 커넥터 및 집적 회로 중 적어도 한쪽을 가지는 표시 모듈도 본 발명의 일 형태이다.
본 발명의 일 형태의 표시 모듈과, 배터리, 카메라, 스피커, 및 마이크로폰 중 적어도 하나를 가지는 전자 기기도 본 발명의 일 형태이다.
또는 본 발명의 일 형태는 절연 표면 위에 제 1 화소 전극 및 제 2 화소 전극을 형성하고, 제 1 화소 전극 위 및 제 2 화소 전극 위에 제 1 EL막 및 제 1 희생막을 순차적으로 형성하고, 제 1 희생막 및 제 1 EL막을 가공함으로써, 제 1 화소 전극과 중첩된 영역을 가지는 제 1 희생층 및 제 1 EL층을 각각 형성하고, 적어도 제 1 EL층의 측면과 제 1 희생층의 측면 및 상면을 덮는 제 1 보호막을 형성하고, 제 1 보호막을 가공함으로써, 제 1 EL층의 측면과 중첩된 영역을 가지는 제 1 보호층을 형성하고, 제 1 희생층 위 및 제 2 화소 전극 위에 제 2 EL막 및 제 2 희생막을 순차적으로 형성하고, 제 2 희생막 및 제 2 EL막을 가공함으로써, 제 2 화소 전극과 중첩된 영역을 가지는 제 2 희생층 및 제 2 EL층을 각각 형성하고, 적어도 제 1 희생층의 상면과, 제 2 희생층의 상면 및 측면과, 제 1 보호층의 측면과, 제 2 EL층의 측면을 덮는 제 2 보호막을 형성하고, 제 2 보호막 위에 절연막을 형성하고, 절연막을 가공함으로써, 제 1 EL층과 제 2 EL층 사이에 절연층을 형성하고, 제 2 보호막을 가공함으로써, 제 1 보호층과 절연층 사이 및 제 2 EL층과 절연층 사이에 제 2 보호층을 형성하고, 제 1 희생층 위, 제 2 희생층 위, 및 절연층 위에 제 3 보호막을 형성하고, 제 3 보호막을 가공함으로써, 절연층 위에 제 3 보호층을 형성하고, 제 1 희생층 및 제 2 희생층을 제거하고, 제 1 EL층 위, 제 2 EL층 위, 및 제 3 보호층 위에 공통 전극을 형성하는 표시 장치의 제작 방법이다.
또는 상기 형태에 있어서, 제 1 보호막 형성 후에, 제 1 보호막과 접한 영역을 가지도록 제 4 보호막을 형성하고, 제 2 보호막 형성 후에, 제 2 보호막과 접한 영역을 가지도록 제 5 보호막을 형성하여도 좋다.
또는 상기 형태에 있어서, 제 1 보호막 및 제 2 보호막은 ALD법을 사용하여 형성하고, 제 3 내지 제 5 보호막은 스퍼터링법 또는 CVD법을 사용하여 형성하여도 좋다.
또는 상기 형태에 있어서, 절연막은 스핀 코팅법, 스프레이법, 스크린 인쇄법, 또는 페인트법을 사용하여 형성하여도 좋다.
또는 상기 형태에 있어서, 절연막을 포토리소그래피법을 사용하여 가공하여도 좋다.
또는 상기 형태에 있어서, 제 1 보호막, 제 2 보호막, 제 4 보호막, 및 제 5 보호막은 드라이 에칭법을 사용하여 가공하여도 좋다.
또는 상기 형태에 있어서, 공통 전극을 형성하기 전에 제 1 EL층 위, 제 2 EL층 위, 및 절연층 위에 공통층으로서 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 형성하여도 좋다.
본 발명의 일 형태에 따르면 표시 품위가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면 신뢰성이 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면 소비 전력이 낮은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면 고정세화가 용이한 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면 높은 표시 품위와 높은 정세도를 겸비한 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면 저렴한 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면 콘트라스트가 높은 표시 장치를 제공할 수 있다. 본 발명의 일 형태에 따르면 신규 구성을 가지는 표시 장치를 제공할 수 있다.
본 발명의 일 형태에 따르면 표시 품위가 높은 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면 신뢰성이 높은 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면 소비 전력이 낮은 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면 고정세화가 용이한 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면 높은 표시 품위와 높은 정세도를 겸비한 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면 비용이 낮은 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면 콘트라스트가 높은 표시 장치의 제작 방법을 제공할 수 있다. 본 발명의 일 형태에 따르면 신규 구성을 가지는 표시 장치의 제작 방법을 제공할 수 있다.
또한 이들 효과의 기재는 다른 효과의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 효과 모두를 반드시 가질 필요는 없다. 또한 이들 외의 효과는 명세서, 도면, 청구항 등의 기재에서 추출할 수 있다.
도 1은 표시 장치의 구성예를 나타낸 상면도이다.
도 2의 (A), (B), (C1), (C2), 및 (D)는 표시 장치의 구성예를 나타낸 단면도이다.
도 3의 (A) 및 (B)는 표시 장치의 구성예를 나타낸 단면도이다.
도 4의 (A) 내지 (F)는 화소의 구성예를 나타낸 상면도이다.
도 5의 (A) 내지 (E)는 화소의 구성예를 나타낸 상면도이다.
도 6의 (A) 내지 (D)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 7의 (A1), (A2), (B1), 및 (B2)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 8의 (A) 내지 (C)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 9의 (A1), (A2), (B1), 및 (B2)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 10의 (A) 내지 (C)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 11의 (A) 내지 (C)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 12의 (A), (B1), 및 (B2)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 13의 (A) 및 (B)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 14의 (A), (B1), 및 (B2)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 15의 (A), (B1), 및 (B2)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 16의 (A) 및 (B)는 표시 장치의 제작 방법예를 나타낸 단면도이다.
도 17의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면도이다.
도 18의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면도이다.
도 19의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면도이다.
도 20의 (A) 내지 (D)는 표시 장치의 구성예를 나타낸 단면도이다.
도 21은 표시 장치의 구성예를 나타낸 사시도이다.
도 22의 (A)는 표시 장치의 구성예를 나타낸 단면도이다. 도 22의 (B) 및 (C)는 트랜지스터의 구성예를 나타낸 단면도이다.
도 23은 표시 장치의 구성예를 나타낸 단면도이다.
도 24의 (A) 및 (B)는 표시 모듈의 구성예를 나타낸 사시도이다.
도 25는 표시 장치의 구성예를 나타낸 단면도이다.
도 26은 표시 장치의 구성예를 나타낸 단면도이다.
도 27은 표시 장치의 구성예를 나타낸 단면도이다.
도 28은 표시 장치의 구성예를 나타낸 단면도이다.
도 29의 (A) 내지 (F)는 발광 소자의 구성예를 나타낸 도면이다.
도 30의 (A) 및 (B)는 전자 기기의 일례를 나타낸 도면이다.
도 31의 (A) 내지 (D)는 전자 기기의 일례를 나타낸 도면이다.
도 32의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
도 33의 (A) 내지 (F)는 전자 기기의 일례를 나타낸 도면이다.
도 34의 (A) 내지 (C)는 실시예에 따른 시료의 구성을 나타낸 단면도이다. 도 34의 (D)는 EL층의 구성을 나타낸 도면이다.
도 35의 (A) 내지 (E)는 실시예에 따른 시료의 제작 방법을 나타낸 단면도이다.
도 36의 (A) 내지 (D)는 실시예에 따른 시료의 제작 방법을 나타낸 단면도이다.
도 37의 (A) 내지 (E)는 실시예에 따른 시료의 제작 방법을 나타낸 단면도이다.
도 38은 실시예에 따른 시료의 휘도-전압 특성을 나타내는 그래프이다.
도 39는 실시예에 따른 시료의 전류 효율-휘도 특성을 나타내는 그래프이다.
도 40은 실시예에 따른 시료의 정규화 휘도의 경시 변화를 나타내는 그래프이다.
이하에서 실시형태에 대하여 도면을 참조하여 설명한다. 다만 실시형태는 많은 상이한 형태로 실시할 수 있고, 취지 및 그 범위에서 벗어남이 없이 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다.
또한 이하에서 설명하는 발명의 구성에서, 동일한 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 상이한 도면 사이에서 공통적으로 사용하고, 그 반복 설명은 생략한다. 또한 같은 기능을 가지는 부분을 가리키는 경우에는, 해치 패턴을 동일하게 하고, 특별히 부호를 붙이지 않는 경우가 있다.
또한 본 명세서에서 설명하는 각 도면에서 각 구성 요소의 크기, 층의 두께, 또는 영역은 명료화를 위하여 과장되어 있는 경우가 있다. 따라서 그 스케일에 반드시 한정되는 것은 아니다.
또한 본 명세서 등에서의 "제 1" 및 "제 2" 등의 서수사는 구성 요소의 혼동을 피하기 위하여 부여하는 것이며, 수적으로 한정하는 것이 아니다.
또한 본 명세서 등에서 "막"이라는 용어와 "층"이라는 용어는 경우에 따라, 또는 상황에 따라 서로 바꿀 수 있다. 예를 들어 "도전층" 또는 "절연층"이라는 용어는 "도전막" 또는 "절연막"이라는 용어로 상호적으로 교환할 수 있는 경우가 있다.
또한 본 명세서 등에서 EL층이란 발광 소자의 한 쌍의 전극 사이에 제공되고, 적어도 발광성의 물질을 포함하는 층(발광층이라고도 부름) 또는 발광층을 포함하는 적층체를 나타내는 것으로 한다.
본 명세서 등에서 표시 장치의 일 형태인 표시 패널은 표시면에 예를 들어 화상을 표시(출력)하는 기능을 가지는 것이다. 따라서 표시 패널은 출력 장치의 일 형태이다.
또한 본 명세서 등에서는, 표시 패널의 기판에 예를 들어 FPC(Flexible Printed Circuit) 또는 TCP(Tape Carrier Package) 등의 커넥터가 장착된 것, 또는 기판에 COG(Chip On Glass) 방식 등에 의하여 IC가 실장된 것을 표시 패널 모듈, 표시 모듈, 또는 단순히 표시 패널 등이라고 부르는 경우가 있다.
(실시형태 1)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치의 구성예 및 표시 장치의 제작 방법예에 대하여 설명한다.
본 발명의 일 형태는 발광 소자(발광 디바이스라고도 함)를 가지는 표시 장치이다. 표시 장치는 적어도 상이한 색의 광을 발하는 2개의 발광 소자를 가진다. 발광 소자는 각각 한 쌍의 전극과, 그 사이의 EL층을 가진다. 발광 소자로서는, 유기 EL 소자, 또는 무기 EL 소자 등의 전계 발광 소자를 사용할 수 있다. 그 외에 발광 다이오드(LED)를 사용할 수 있다. 본 발명의 일 형태의 발광 소자는 유기 EL 소자(유기 전계 발광 소자)인 것이 바람직하다. 상이한 색을 발하는 2개 이상의 발광 소자는 상이한 재료를 포함하는 EL층을 가진다. 예를 들어 각각 적색(R), 녹색(G), 또는 청색(B)의 광을 발하는 3종류의 발광 소자를 가짐으로써, 풀 컬러의 표시 장치를 실현할 수 있다.
여기서, 상이한 색의 발광 소자 간에서 EL층을 구분 형성하는 경우에, 메탈 마스크 등의 섀도 마스크를 사용한 증착법을 사용하는 것이 알려져 있다. 그러나 이 방법으로는 메탈 마스크의 정밀도, 메탈 마스크와 기판의 위치 어긋남, 메탈 마스크의 휨, 및 예를 들어 증기의 산란으로 인한 성막되는 막의 윤곽의 확장 등 다양한 영향을 받아 섬 형상의 유기막의 형상 및 위치가 설계 시와 달라지기 때문에, 고정세화 및 고개구율화가 어렵다. 또한 증착에서 메탈 마스크에 부착된 재료에 기인하는 먼지가 발생하는 경우가 있다. 이와 같은 먼지는 발광 소자의 패턴 불량을 일으킬 우려가 있다. 또한 먼지에 기인한 단락이 생길 가능성이 있다. 또한 메탈 마스크에 부착된 재료의 클리닝의 공정이 필요해진다. 그러므로 예를 들어 펜타일 배열 등 특수 화소 배열 방식을 적용함으로써 정세도(화소 밀도라고도 함)를 의사적으로 높이는 대책이 실시되어 왔다.
본 발명의 일 형태는 메탈 마스크 등의 섀도 마스크를 사용하지 않고 EL층을 미세한 패턴으로 가공한다. 이에 의하여, 지금까지 실현하기 어려웠던 높은 정세도와 큰 개구율을 가지는 표시 장치를 실현할 수 있다. 또한 EL층을 구분 형성할 수 있기 때문에, 매우 선명하고 콘트라스트가 높고 표시 품위가 높은 표시 장치를 실현할 수 있다.
본 명세서 등에서, 메탈 마스크 또는 FMM(파인 메탈 마스크, 고정세 메탈 마스크)을 사용하여 제작되는 디바이스를 MM(메탈 마스크) 구조의 디바이스라고 부르는 경우가 있다. 또한 본 명세서 등에서 메탈 마스크 또는 FMM을 사용하지 않고 제작되는 디바이스를 MML(메탈 마스크리스) 구조의 디바이스라고 부르는 경우가 있다.
여기서는 간단하게 하기 위하여, 2색의 발광 소자들(제 1 발광 소자 및 제 2 발광 소자)을 구분 형성하는 경우에 대하여 설명한다. 우선 기판 위에 제 1 화소 전극 및 제 2 화소 전극을 형성한다. 이어서 제 1 화소 전극 위 및 제 2 화소 전극 위에 제 1 EL막 및 제 1 희생막을 순차적으로 형성한다. 다음으로 제 1 희생막 위에 레지스트 마스크를 형성한다. 이어서 레지스트 마스크를 사용하여 제 1 희생막 및 제 1 EL막을 가공함으로써, 제 1 화소 전극과 중첩된 영역을 가지는 제 1 희생층 및 제 1 EL층을 각각 형성한다. 또한 본 명세서 등에 있어서, 희생막을 마스크막이라고 기재하고, 희생층을 마스크층이라고 기재하여도 좋다.
다음으로 제 1 EL층의 측면과, 제 1 희생층의 측면 및 상면과, 제 2 화소 전극의 측면 및 상면을 덮는 제 1 보호막을 형성한다. 이어서 제 1 보호막을 가공함으로써, 제 1 EL층의 측면과 중첩된 영역을 가지는 제 1 보호층을 형성한다. 제 1 보호막은 드라이 에칭법 등, 이방성 에칭을 사용하여 가공할 수 있다.
다음으로 제 1 희생층 위 및 제 2 화소 전극 위에 제 2 EL막 및 제 2 희생막을 순차적으로 형성한다. 다음으로 제 2 희생막 위에 레지스트 마스크를 형성한다. 이어서 레지스트 마스크를 사용하여 제 2 희생막 및 제 2 EL막을 가공함으로써, 제 2 화소 전극과 중첩된 영역을 가지는 제 2 희생층 및 제 2 EL층을 각각 형성한다.
다음으로 제 1 희생층의 상면 및 측면과, 제 2 희생층의 상면 및 측면과, 제 1 보호층의 측면과, 제 2 EL층의 측면을 덮는 제 2 보호막을 형성한다.
다음으로 제 2 보호막 위에 절연막을 형성한다. 이어서 절연막을 가공함으로써, 제 1 EL층과 제 2 EL층 사이에 절연층을 형성한다. 절연막에는 감광성 재료를 사용할 수 있고, 예를 들어 감광성 수지를 사용할 수 있다. 이 경우 포토리소그래피법을 사용하여 절연막을 가공함으로써, 제 1 EL층과 제 2 EL층 사이에 절연층을 형성할 수 있다.
다음으로 제 2 보호막을 가공함으로써, 제 1 보호층과 절연층 사이, 제 2 EL층과 절연층 사이, 및 기판과 절연층 사이에 제 2 보호층을 형성한다. 제 2 보호막은 제 1 보호막과 마찬가지로, 드라이 에칭법 등, 이방성 에칭을 사용하여 가공할 수 있다.
다음으로 제 1 희생층 위, 제 2 희생층 위, 및 절연층 위에 제 3 보호막을 형성한다. 이어서 제 3 보호막을 가공함으로써, 절연층 위에 제 3 보호층을 형성한다.
다음으로 제 1 희생층 및 제 2 희생층을 제거한다. 마지막으로 제 1 EL층 위, 제 2 EL층 위, 및 제 3 보호층 위에 공통 전극을 형성함으로써, 2색의 발광 소자들을 구분 형성할 수 있다. 구체적으로는 제 1 화소 전극, 제 1 EL층, 및 공통 전극을 가지는 제 1 발광 소자와, 제 2 화소 전극, 제 2 EL층, 및 공통 전극을 가지는 제 2 발광 소자를 구분 형성할 수 있다.
또한 제 1 보호층 형성 후에, 제 1 EL막 형성부터 제 1 보호층 형성까지의 공정을 반복함으로써 3색 이상의 발광 소자를 구분 형성할 수 있고, 3색 또는 4색 이상의 발광 소자를 가지는 표시 장치를 실현할 수 있다.
상술한 바와 같이 본 발명의 일 형태의 표시 장치에서는 제 1 EL층과 제 2 EL층 사이에 절연층이 제공된다. 상기 절연층에 의하여 제 1 발광 소자와 제 2 발광 소자 사이의 공극을 메울 수 있다. 따라서 공통 전극을 제공하는 면의 요철을 작게 할 수 있기 때문에 공통 전극의 절단(단절)을 억제할 수 있다. 이로써 본 발명의 일 형태의 표시 장치를 신뢰성이 높은 표시 장치로 할 수 있다.
여기서, 제 1 EL층과 제 2 EL층 사이에 제공되는 절연층에 감광성 수지 등의 유기 절연 재료를 사용하는 경우, 상기 절연층에 산소 또는 물 등이 포함되는 경우가 있다. 산소 또는 물 등이 EL층에 침입하면 상기 EL층을 가지는 발광 소자가 열화되는 경우가 있다. 그래서 본 발명의 일 형태의 표시 장치에서는 제 1 EL층과 제 2 EL층 사이에 제공되는 절연층을 둘러싸도록 산소 및 물 등에 대한 배리어성이 높은 보호층을 제공한다. 이에 의하여 EL층에 산소 및 물 등의 불순물이 침입하는 것을 억제할 수 있다. 따라서 본 발명의 일 형태의 표시 장치를 신뢰성이 높은 표시 장치로 할 수 있다. 상술한 예에서는 제 1 EL층과 제 2 EL층 사이에 제공되는 절연층의 측면과 하면을 덮도록 제 2 보호층이 제공되고, 상기 절연층의 상면을 덮도록 제 3 보호층이 제공된다. 이에 의하여 제 1 EL층과 제 2 EL층 사이에 제공되는 절연층을 제 2 보호층과 제 3 보호층으로 둘러쌀 수 있다. 산소 및 물 등에 대한 배리어성이 높은 보호층에 예를 들어 무기 절연 재료를 사용할 수 있고, 예를 들어 무기 질화물막을 사용할 수 있다. 무기 질화물로서 예를 들어 질화 실리콘, 질화 알루미늄, 및 질화 하프늄 중 적어도 하나를 사용할 수 있다.
상술한 제작 방법에 있어서, 제 1 보호막 및 제 2 보호막은 2층 이상의 적층 구조로 할 수 있다. 예를 들어 제 1 보호막 및 제 2 보호막은 피복성이 높은 방법으로 첫 번째 층의 막을 성막하고, 피복성이 낮은 방법으로 두 번째 층의 막을 성막함으로써 형성된 2층 적층 구조의 막으로 할 수 있다. 예를 들어 제 1 보호막 및 제 2 보호막은 ALD법으로 첫 번째 층의 막을 성막하고, 스퍼터링법 또는 화학 기상 퇴적(CVD: Chemical Vapor Deposition)법으로 두 번째 층의 막을 성막함으로써 형성된 2층 적층 구조의 막으로 할 수 있다. 이에 의하여 제 1 보호층 및 제 2 보호층은 단차를 피복하면서 막 두께를 두껍게 할 수 있기 때문에, 제 1 EL층 및 제 2 EL층에 산소 및 물 등의 불순물이 침입하는 것을 적합하게 억제할 수 있다. 따라서 본 발명의 일 형태의 표시 장치를 신뢰성이 높은 표시 장치로 할 수 있다.
또한 상술한 바와 같이, EL층에 불순물을 침입시키지 않는 것이 표시 장치의 신뢰성의 관점에서 바람직하다. 여기서 EL층의 표면에 불순물이 부착되어 있으면 상기 불순물이 EL층의 내부에 침입하여 표시 장치의 신뢰성이 저하될 경우가 있다. 따라서 제 1 EL층 형성 후이며 제 1 EL층을 덮는 제 1 보호막 형성 전에, 제 1 EL층의 표면에 부착된 불순물을 제거하면 표시 장치의 신뢰성을 높일 수 있어 바람직하다. 마찬가지로 제 2 EL층 형성 후이며 제 2 EL층을 덮는 제 2 보호막 형성 전에, 제 2 EL층의 표면에 부착된 불순물을 제거하는 것이 바람직하다. 예를 들어 제 1 EL층이 형성된 기판을 불활성 가스 분위기하에 놓음으로써, 제 1 EL층의 표면에 부착된 불순물을 제거할 수 있다. 또한 제 2 EL층이 형성된 기판을 불활성 가스 분위기하에 놓음으로써, 제 2 EL층의 표면에 부착된 불순물을 제거할 수 있다. 불활성 가스로서 예를 들어 18족 원소(대표적으로는 헬륨, 네온, 아르곤, 제논, 및 크립톤 등) 및 질소에서 선택되는 어느 하나 또는 복수를 사용할 수 있다.
또한 EL층이 예를 들어 공기에 닿으면 공기 중에 포함되는 산소 및 물 등의 불순물이 EL층의 내부에 침입하는 경우가 있다. 여기서 제 1 EL층 형성 후에는 제 1 보호막이 형성될 때까지 제 1 EL층의 표면이 노출된다. 따라서 제 1 EL막 가공에서 제 1 보호막 성막까지의 공정은 동일한 장치 내에서 수행하는 것이 바람직하다. 이에 의하여 제 1 EL막을 가공하여 제 1 EL층을 형성한 후, 제 1 EL층을 공기 중에 노출시키지 않고 제 1 EL층을 덮는 제 1 보호막을 형성할 수 있다. 마찬가지로 제 2 EL막 가공과 제 2 보호막 성막은 동일한 장치 내에서 수행하는 것이 바람직하다. 이로써, 공기 중에 포함되는 불순물이 EL층의 내부에 침입하는 것을 억제하여 표시 장치의 신뢰성을 높일 수 있다. 또한 다른 공정도 동일한 장치 내에서 수행하면, 표시 장치의 제작 공정에서 표시 장치의 구성 요소가 예를 들어 공기에 닿는 것을 억제할 수 있고, 또한 표시 장치의 제작에서의 스루풋을 높일 수 있기 때문에 바람직하다.
상이한 색의 EL층들이 인접하는 경우, 인접한 EL층들 사이의 간격은, 예를 들어 메탈 마스크를 사용한 형성 방법으로는 10μm 미만으로 하는 것은 어렵지만, 상기 방법을 사용하면, 3μm 이하, 2μm 이하, 또는 1μm 이하까지 좁힐 수 있다. 예를 들어 LSI용 노광 장치를 사용함으로써, 간격을 500nm 이하, 200nm 이하, 100nm 이하, 나아가서는 50nm 이하까지 좁힐 수도 있다. 이에 의하여, 2개의 발광 소자 사이에 존재할 수 있는 비발광 영역의 면적을 크게 축소할 수 있고, 개구율을 100%에 가깝게 할 수 있다. 예를 들어 50% 이상, 60% 이상, 70% 이상, 80% 이상, 나아가서는 90% 이상이며 100% 미만의 개구율을 실현할 수도 있다.
또한 EL층 자체의 패턴도 메탈 마스크를 사용한 경우에 비하여 매우 작게 할 수 있다. 또한 예를 들어 EL층을 구분 형성하기 위하여 메탈 마스크를 사용한 경우에는, 패턴의 중앙과 끝부분에서 두께에 편차가 발생하기 때문에, 패턴 전체의 면적에 대하여 발광 영역으로서 사용할 수 있는 유효 면적이 작아진다. 한편, 상기 제작 방법에서는 균일한 두께로 성막한 막을 가공함으로써 패턴을 형성하기 때문에, 패턴 내에서 두께를 균일하게 할 수 있어, 미세한 패턴이어도 거의 전체 영역을 발광 영역으로서 사용할 수 있다. 그러므로 상기 제작 방법을 사용하면, 높은 정세도와 높은 개구율을 모두 실현할 수 있다.
상술한 바와 같이, 상기 제작 방법을 사용하면, 미세한 발광 소자를 집적한 표시 장치를 실현할 수 있기 때문에, 예를 들어 펜타일 방식 등 특수한 화소 배열 방식을 적용하여 정세도를 의사적으로 높일 필요가 없다. 그러므로 R, G, B 각각을 한 방향으로 배열한 소위 스트라이프 배열이 적용되고, 정세도가 500ppi 이상, 1000ppi 이상, 또는 2000ppi 이상, 나아가서는 3000ppi 이상, 더 나아가서는 5000ppi 이상인 표시 장치를 실현할 수 있다.
이하에서는, 본 발명의 일 형태의 표시 장치의 더 구체적인 구성예 및 제작 방법예에 대하여 도면을 참조하여 설명한다.
[구성예_1]
도 1에 본 발명의 일 형태의 표시 장치(100)의 상면도를 나타내었다. 표시 장치(100)는 적색을 나타내는 발광 소자(110R), 녹색을 나타내는 발광 소자(110G), 및 청색을 나타내는 발광 소자(110B)를 각각 복수로 가진다. 도 1에서는, 각 발광 소자를 쉽게 구별하기 위하여, 각 발광 소자의 발광 영역 내에 R, G, B의 부호를 부여하였다.
본 명세서 등에 있어서, 예를 들어 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)를 통틀어 발광 소자(110)라고 기재하는 경우가 있다. 예를 들어 발광 소자(110)라고 기재하는 경우에는 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B) 중 일부 또는 모두를 나타낸다. 다른 요소에 대해서도 같은 식으로 기재한다.
발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)는 각각 매트릭스상으로 배열되어 있다. 도 1에 나타낸 화소(103)에서는 한 방향으로 동일한 색의 발광 소자가 배열된 소위 스트라이프 배열을 나타내었다. 또한 발광 소자의 배열 방법은 이에 한정되지 않고, 델타 배열, 또는 지그재그 배열 등의 배열 방법을 적용하여도 좋고, 펜타일 배열을 사용할 수도 있다.
발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)로서는 유기 EL 소자 또는 무기 EL 소자 등의 EL 소자를 사용하는 것이 바람직하다.
또한 도 1에는 접속 전극(111C) 및 공통 전극(115)을 나타내고, 공통 전극(115)은 파선으로 나타내었다. 접속 전극(111C)에는 공통 전극(115)에 공급하기 위한 전위(예를 들어 애노드 전위 또는 캐소드 전위)가 공급된다. 접속 전극(111C)은 예를 들어 발광 소자(110R)가 배열되는 표시 영역 외에 제공된다. 예를 들어 접속 전극(111C)은 표시 영역의 외주를 따라 제공할 수 있다. 예를 들어 접속 전극(111C)은 표시 영역의 외주의 한 변을 따라 제공되어도 좋고, 표시 영역의 외주의 두 변 이상을 따라 제공되어도 좋다. 즉 표시 영역의 상면 형상이 장방형인 경우에는 접속 전극(111C)의 상면 형상은 띠 형상, L자형, ㄷ자형(대괄호형), 또는 테두리 형상 등으로 할 수 있다.
도 2의 (A)는 도 1에서의 일점쇄선 A1-A2를 따라 취한 단면도이다. 도 2의 (B)는 도 1에서의 일점쇄선 B1-B2를 따라 취한 단면도이다. 도 2의 (C1)는 도 1에서의 일점쇄선 C1-C2를 따라 취한 단면도이다.
도 2의 (A)에는 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)의 단면 구성예를 나타내었다. 또한 도 2의 (B)에는 발광 소자(110G)의 단면 구성예를 나타내었다. 발광 소자(110)는 트랜지스터를 포함하는 층(101) 위에 제공된다. 또한 트랜지스터를 포함하는 층(101)은 기판(미도시) 위에 제공된다.
트랜지스터를 포함하는 층(101)에는 예를 들어 복수의 트랜지스터가 제공되고, 이들 트랜지스터를 덮도록 절연층이 제공된 적층 구조를 적용할 수 있다. 여기서 도 2의 (A) 및 (B) 등에 나타낸 바와 같이, 트랜지스터를 포함하는 층(101)은 인접한 발광 소자(110)들 사이에 오목부를 가져도 좋다. 예를 들어 트랜지스터를 포함하는 층(101)의 최표면에 위치하는 절연층에 오목부가 제공되어도 좋다. 또한 트랜지스터를 포함하는 층(101)은 인접한 발광 소자(110)들 사이에 오목부를 가지지 않는 경우도 있다.
트랜지스터를 포함하는 층(101)에는 예를 들어 화소 회로, 주사선 구동 회로(게이트 드라이버), 및 신호선 구동 회로(소스 드라이버) 등이 구성되어 있는 것이 바람직하다. 또한 상기에 더하여 연산 회로 또는 기억 회로 등이 구성되어 있어도 좋다.
발광 소자(110R)는 화소 전극(111R)과, 화소 전극(111R) 위의 EL층(112R)을 가진다. 발광 소자(110G)는 화소 전극(111G)과, 화소 전극(111G) 위의 EL층(112G)을 가진다. 발광 소자(110B)는 화소 전극(111B)과, 화소 전극(111B) 위의 EL층(112B)을 가진다. 또한 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)는 EL층(112R) 위, EL층(112G) 위, 및 EL층(112B) 위의 공통층(114)과, 공통층(114) 위의 공통 전극(115)을 가진다. 공통층(114) 및 공통 전극(115)은 발광 소자(110)들에 공통된 하나의 연속된 층으로서 제공된다.
EL층(112R), EL층(112G), 및 EL층(112B)은 각각 발광층을 가진다. 발광층은 발광 물질을 포함한 층이다. 발광층은 1종류 또는 복수 종류의 발광 물질을 포함할 수 있다. 발광 물질로서는 청색, 자색, 청자색, 녹색, 황록색, 황색, 주황색, 또는 적색 등의 발광색을 나타내는 물질을 적절히 사용한다. 또한 발광 물질로서, 근적외광을 방출하는 물질을 사용할 수도 있다. 예를 들어 EL층(112R)의 발광층은 적색을 나타내는 발광 물질을 가질 수 있다. 또한 EL층(112G)의 발광층은 녹색을 나타내는 발광 물질을 가질 수 있다. 또한 EL층(112B)의 발광층은 청색을 나타내는 발광 물질을 가질 수 있다.
발광 물질로서는 형광 재료, 인광 재료, TADF 재료, 및 퀀텀닷(quantum dot) 재료 등을 들 수 있다.
또한 퀀텀닷 재료로서는, 콜로이드상 퀀텀닷 재료, 합금형 퀀텀닷 재료, 코어·셸형 퀀텀닷 재료, 또는 코어형 퀀텀닷 재료 등을 사용할 수 있다. 또한 12족과 16족, 13족과 15족, 또는 14족과 16족의 원소 그룹을 포함하는 재료를 사용하여도 좋다. 또한 카드뮴, 셀레늄, 아연, 황, 인, 인듐, 텔루륨, 납, 갈륨, 비소, 또는 알루미늄 등의 원소를 포함하는 퀀텀닷 재료를 사용하여도 좋다.
형광 재료로서는 예를 들어 피렌 유도체, 안트라센 유도체, 트라이페닐렌 유도체, 플루오렌 유도체, 카바졸 유도체, 다이벤조싸이오펜 유도체, 다이벤조퓨란 유도체, 다이벤조퀴녹살린 유도체, 퀴녹살린 유도체, 피리딘 유도체, 피리미딘 유도체, 페난트렌 유도체, 및 나프탈렌 유도체 등이 있다.
인광 재료로서는 예를 들어 4H-트라이아졸 골격, 1H-트라이아졸 골격, 이미다졸 골격, 피리미딘 골격, 피라진 골격, 또는 피리딘 골격을 가지는 유기 금속 착체(특히 이리듐 착체), 전자 흡인기를 가지는 페닐피리딘 유도체를 리간드로 하는 유기 금속 착체(특히 이리듐 착체), 백금 착체, 및 희토류 금속 착체 등이 있다.
발광층은 발광 물질(게스트 재료)에 더하여 1종류 또는 복수 종류의 유기 화합물(호스트 재료 및 어시스트 재료 등)을 가져도 좋다. 1종류 또는 복수 종류의 유기 화합물로서는 정공 수송성 재료 및 전자 수송성 재료 중 한쪽 또는 양쪽을 사용할 수 있다. 또한 1종류 또는 복수 종류의 유기 화합물로서 양극성 재료 또는 TADF 재료를 사용하여도 좋다.
발광층은 예를 들어 인광 재료와, 들뜬 복합체를 형성하기 쉬운 조합인 정공 수송성 재료 및 전자 수송성 재료를 포함한 것이 바람직하다. 이와 같은 구성으로 함으로써, 들뜬 복합체로부터 발광 물질(인광 재료)로의 에너지 이동인 ExTET(Exciplex-Triplet Energy Transfer)를 사용한 발광을 효율적으로 얻을 수 있다. 발광 물질의 가장 낮은 에너지 측의 흡수대의 파장과 중첩되는 발광을 나타내는 들뜬 복합체를 형성하는 조합을 선택함으로써, 에너지 이동이 원활해져 발광을 효율적으로 얻을 수 있다. 이 구성에 의하여 발광 소자의 고효율, 저전압 구동, 및 장수명을 동시에 실현할 수 있다.
EL층(112R), EL층(112G), 및 EL층(112B)은 발광층 외의 층으로서, 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 차단 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 전자 차단 재료, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함한 층을 더 가져도 좋다.
발광 소자에는 저분자계 화합물 및 고분자계 화합물 중 어느 것을 사용하여도 좋고, 무기 화합물이 포함되어도 좋다. 발광 소자를 구성하는 층은 각각 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 또는 도포법 등의 방법으로 형성할 수 있다.
예를 들어 EL층(112R), EL층(112G), 및 EL층(112B)은 각각 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 하나 이상을 가져도 좋다.
EL층(112R), EL층(112G), 및 EL층(112B)은 각각 발광층과, 발광층 위의 캐리어 수송층을 가지는 것이 바람직하다. 이로써 표시 장치(100)의 제작 공정 중에, 발광층이 최표면에 노출되는 것을 억제하여 발광층이 받는 대미지를 저감할 수 있다. 이에 의하여, 발광 소자의 신뢰성을 높일 수 있다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
정공 주입층은 양극으로부터 정공 수송층에 정공을 주입하는 층이고, 정공 주입성이 높은 재료를 포함한 층이다. 정공 주입성이 높은 재료로서는 방향족 아민 화합물, 및 정공 수송성 재료와 억셉터성 재료(전자 수용성 재료)를 포함한 복합 재료 등을 들 수 있다.
정공 수송층은 정공 주입층에 의하여 양극으로부터 주입된 정공을 발광층으로 수송하는 층이다. 정공 수송층은 정공 수송성 재료를 포함한 층이다. 정공 수송성 재료로서는, 정공 이동도가 1×10-6cm2/Vs 이상인 물질이 바람직하다. 또한 정공 수송성이 전자 수송성보다 높은 물질이면, 이들 외의 물질을 사용할 수도 있다. 정공 수송성 재료로서는, π전자 과잉형 헤테로 방향족 화합물(예를 들어 카바졸 유도체, 싸이오펜 유도체, 또는 퓨란 유도체 등), 또는 방향족 아민(방향족 아민 골격을 가지는 화합물) 등의 정공 수송성이 높은 재료가 바람직하다.
전자 수송층은 전자 주입층에 의하여 음극으로부터 주입된 전자를 발광층으로 수송하는 층이다. 전자 수송층은 전자 수송성 재료를 포함한 층이다. 전자 수송성 재료로서는, 전자 이동도가 1×10-6cm2/Vs 이상인 물질이 바람직하다. 전자 수송성 재료로서는, 퀴놀린 골격을 가지는 금속 착체, 벤조퀴놀린 골격을 가지는 금속 착체, 옥사졸 골격을 가지는 금속 착체, 또는 싸이아졸 골격을 가지는 금속 착체 등 외에, 옥사다이아졸 유도체, 트라이아졸 유도체, 이미다졸 유도체, 옥사졸 유도체, 싸이아졸 유도체, 페난트롤린 유도체, 퀴놀린 리간드를 가지는 퀴놀린 유도체, 벤조퀴놀린 유도체, 퀴녹살린 유도체, 다이벤조퀴녹살린 유도체, 피리딘 유도체, 바이피리딘 유도체, 피리미딘 유도체, 또는 그 외에 질소 함유 헤테로 방향족 화합물을 포함한 π전자 부족형 헤테로 방향족 화합물 등 전자 수송성이 높은 재료를 사용할 수 있다. 또한 전자 수송성이 정공 수송성보다 높은 물질이면, 이들 외의 물질을 사용할 수도 있다.
전자 주입층은 음극으로부터 전자 수송층에 전자를 주입하는 층이고, 전자 주입성이 높은 재료를 포함한 층이다. 전자 주입성이 높은 재료로서는 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 전자 주입성이 높은 재료로서는 전자 수송성 재료와 도너성 재료(전자 공여성 재료)를 포함한 복합 재료를 사용할 수도 있다.
전자 주입층으로서는 예를 들어 리튬, 세슘, 이터븀, 플루오린화 리튬(LiF), 플루오린화 세슘(CsF), 플루오린화 칼슘(CaFx, X는 임의의 수), 8-(퀴놀리놀레이토)리튬(약칭: Liq), 2-(2-피리딜)페놀레이토리튬(약칭: LiPP), 2-(2-피리딜)-3-피리디놀레이토리튬(약칭: LiPPy), 4-페닐-2-(2-피리딜)페놀레이토리튬(약칭: LiPPP), 리튬 산화물(LiOx), 또는 탄산 세슘 등의 알칼리 금속, 알칼리 토금속, 또는 이들의 화합물을 사용할 수 있다. 또한 전자 주입층은 2층 이상의 적층 구조로 하여도 좋다. 상기 적층 구조에서는, 예를 들어 첫 번째 층에 플루오린화 리튬을 사용하고, 두 번째 층에 이터븀을 사용할 수 있다.
또는 전자 주입층으로서는 전자 수송성 재료를 사용하여도 좋다. 예를 들어 비공유 전자쌍을 가지고, 전자 부족형 헤테로 방향족 고리를 가지는 화합물을 전자 수송성 재료에 사용할 수 있다. 구체적으로는 피리딘 고리, 다이아진 고리(피리미딘 고리, 피라진 고리, 및 피리다진 고리), 및 트라이아진 고리 중 적어도 하나를 가지는 화합물을 사용할 수 있다.
또한 비공유 전자쌍을 가지는 유기 화합물의 최저 비점유 분자 오비탈(LUMO: Lowest Unoccupied Molecular Orbital)이 -3.6eV 이상 -2.3eV 이하인 것이 바람직하다. 또한 일반적으로 CV(사이클릭 볼타메트리), 광전자 분광법, 광 흡수 분광법, 또는 역광전자 분광법 등에 의하여 유기 화합물의 최고 점유 분자 오비탈(HOMO: Highest Occupied Molecular Orbital) 준위 및 LUMO 준위를 추산할 수 있다.
예를 들어 4,7-다이페닐-1,10-페난트롤린(약칭: BPhen), 2,9-비스(나프탈렌-2-일)-4,7-다이페닐-1,10-페난트롤린(약칭: NBPhen), 다이퀴녹살리노[2,3-a:2',3'-c]페나진(약칭: HATNA), 또는 2,4,6-트리스[3'-(피리딘-3-일)바이페닐-3-일]-1,3,5-트라이아진(약칭: TmPPPyTz) 등을, 비공유 전자쌍을 가지는 유기 화합물에 사용할 수 있다. 또한 NBPhen은 BPhen에 비하여 유리 전이점(Tg)이 높으므로 내열성이 우수하다.
공통층(114)은 예를 들어 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 하나 이상을 가지는 층으로 하는 것이 바람직하다. 예를 들어 화소 전극(111)을 애노드로 하고 공통 전극을 캐소드로 한 발광 소자에 있어서는 공통층(114)으로서 전자 주입층을 가지는 구성, 또는 전자 주입층과 전자 수송층의 2개를 가지는 구성을 사용할 수 있다. 또한 화소 전극(111)을 캐소드로 하고 공통 전극을 애노드로 한 발광 소자에 있어서는 공통층(114)으로서 정공 주입층을 가지는 구성, 또는 정공 주입층과 정공 수송층의 2개를 가지는 구성을 사용할 수 있다. 여기서 예를 들어 공통층(114)이 전자 주입층을 가지는 경우에는 EL층(112R), EL층(112G), 및 EL층(112B)은 전자 주입층을 가지지 않아도 된다. 예를 들어 EL층(112R), EL층(112G), 및 EL층(112B)은 정공 주입층과, 정공 주입층 위의 정공 수송층과, 정공 수송층 위의 발광층과, 발광층 위의 전자 수송층을 가지는 구성으로 할 수 있다. 또한 예를 들어 공통층(114)이 정공 주입층을 가지는 경우에는 EL층(112R), EL층(112G), 및 EL층(112B)은 정공 주입층을 가지지 않아도 된다.
상술한 바와 같이, 공통층(114)은 발광 소자(110)들에 공통된 하나의 연속된 층으로서 제공된다. 따라서 공통층(114)은 예를 들어 에칭에 의하여 가공할 필요가 없다. 그러므로 표시 장치(100)가 공통층(114)을 가지는 구성으로 함으로써, 표시 장치(100)의 제작 공정을 간략화할 수 있기 때문에 표시 장치(100)의 제작 비용을 절감할 수 있다. 따라서 표시 장치(100)를 저렴한 표시 장치로 할 수 있다.
또한 공통층(114)과 공통 전극(115)은 에칭 등의 공정을 사이에 끼우지 않고 연속적으로 형성할 수 있다. 따라서 공통층(114)과 공통 전극(115)의 계면을 청정한 면으로 할 수 있다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다. 또한 표시 장치(100)는 공통층(114)을 가지지 않아도 된다. 이 경우 예를 들어 화소 전극(111)을 애노드로 하고, 공통 전극을 캐소드로 한 발광 소자에 있어서, EL층(112R), EL층(112G), 및 EL층(112B)은 전자 수송층 위에 전자 주입층이 제공된 구성을 가질 수 있다.
화소 전극(111)과 공통 전극(115) 중 어느 한쪽에 가시광에 대하여 투광성을 가지는 도전층을 사용하고, 다른 쪽에 반사성을 가지는 도전층을 사용한다. 화소 전극(111)이 투광성을 가지고, 공통 전극(115)이 반사성을 가지면, 배면 발광 방식(보텀 이미션형)의 표시 장치를 얻을 수 있고, 그 반대로 화소 전극(111)이 반사성을 가지고, 공통 전극(115)이 투광성을 가지면, 전면 발광 방식(톱 이미션형)의 표시 장치를 얻을 수 있다. 또한 화소 전극(111)과 공통 전극(115)의 양쪽이 투광성을 가지면, 양면 발광 방식(듀얼 이미션형) 표시 장치를 얻을 수도 있다.
화소 전극(111)을 가시광에 대하여 반사성을 가지는 도전층으로 하는 경우에는, 화소 전극(111)으로서 예를 들어 은, 알루미늄, 타이타늄, 탄탈럼, 몰리브데넘, 백금, 금, 질화 타이타늄, 또는 질화 탄탈럼 등을 사용할 수 있다. 또한 화소 전극(111)으로서 합금을 사용할 수 있다. 예를 들어 은을 포함한 합금을 사용할 수 있다. 은을 포함한 합금으로서 예를 들어 은, 팔라듐, 및 구리를 포함한 합금을 사용할 수 있다. 또한 예를 들어 알루미늄을 포함한 합금을 사용할 수 있다. 또한 이들 재료 중 2개 이상을 포함하는 적층을 사용하여도 좋다.
또한 화소 전극(111)은 가시광에 대하여 반사성을 가지는 도전층 위에 가시광에 대하여 투광성을 가지는 도전층이 제공된 적층 구조를 가질 수 있다. 가시광에 대하여 투광성을 가지는 도전성 재료로서, 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 갈륨을 포함하는 산화 아연, 실리콘을 포함하는 인듐 주석 산화물, 또는 실리콘을 포함하는 인듐 아연 산화물 등의 도전성 산화물을 사용할 수 있다. 또한 가시광에 대하여 반사성을 가지는 도전성 재료의 산화물을 가시광에 대하여 투광성을 가지는 도전성 재료로서 사용하여도 좋고, 상기 산화물은 예를 들어 가시광에 대하여 반사성을 가지는 도전성 재료의 표면을 산화시킴으로써 형성할 수 있다. 구체적으로는 예를 들어 산화 타이타늄을 사용하여도 좋다. 산화 타이타늄은 예를 들어 타이타늄의 표면을 산화시킴으로써 형성할 수 있다.
화소 전극(111)의 표면에 산화물을 제공함으로써, EL층(112)의 형성 시에 예를 들어 화소 전극(111)과의 산화 반응을 억제할 수 있다.
또한 화소 전극(111)이 가시광에 대하여 반사성을 가지는 도전층 위에 가시광에 대하여 투광성을 가지는 도전층이 제공된 적층 구조를 가짐으로써, 가시광에 대하여 투광성을 가지는 도전층을 광학 조정층으로서 기능시킬 수 있다.
화소 전극(111)이 광학 조정층을 가지면, 광로 길이를 조정할 수 있다. 발광 소자(110)에서의 광로 길이는 예를 들어 광학 조정층의 두께와 EL층(112)에서 발광성 화합물을 포함한 층보다 아래층에 제공되는 층의 두께의 합에 상당한다.
발광 소자(110)에서, 마이크로캐비티 구조(미소 공진기 구조)를 사용하여 광로 길이를 다르게 함으로써, 특정의 파장의 광을 강하게 할 수 있다. 이에 의하여, 색 순도가 높아진 표시 장치를 실현할 수 있다.
예를 들어 각 발광 소자(110)에서, EL층(112)의 두께를 다르게 함으로써 마이크로캐비티 구조를 실현할 수 있다. 예를 들어 파장이 가장 긴 광을 발하는 발광 소자(110R)의 EL층(112R)이 가장 두껍고, 파장이 가장 짧은 광을 발하는 발광 소자(110B)의 EL층(112B)이 가장 얇은 구성으로 할 수 있다. 또한 이에 한정되지 않고 각 발광 소자(110)가 발하는 광의 파장, 발광 소자(110)를 구성하는 층의 광학 특성, 및 발광 소자(110)의 전기 특성 등을 고려하여 각 EL층(112)의 두께를 조정할 수 있다.
가시광에 대하여 반사성을 가지는 도전층에는 반사율이 높은 알루미늄 또는 은 등을 사용하는 것이 바람직하다. 특히 알루미늄은 미세 가공이 수월하기 때문에 고정세 표시 장치를 제작하는 데에 적합하다.
가시광에 대하여 투광성을 가지는 도전층에는 투명 산화물 도전 재료를 사용하는 것이 바람직하다. 다만 예를 들어 인듐을 포함하는 투명 산화물 도전 재료가 알루미늄에 직접 접하여 제공되면 알루미늄이 추후의 공정에서 부식할 우려가 있다. 그러므로 부식이 발생하지 않도록, 예를 들어 인듐을 포함하는 투명 산화물 도전막과 접하지 않는 층에 알루미늄을 사용하는 것이 바람직하다. 예를 들어 화소 전극(111)은 알루미늄이 사용된 층과, 산화 타이타늄이 사용된 층과, 실리콘을 포함하는 인듐 주석 산화물이 사용된 층의 3층 적층 구조로 할 수 있다.
여기서 화소 전극(111) 형성 시에는 알루미늄막과 산화 타이타늄막을 연속 성막하는 것이 바람직하다. 알루미늄막을 성막한 후에 대기에 노출시키고 나서 산화 타이타늄막을 성막하는 경우, 알루미늄막이 대기에 노출됨으로써 자연 산화될 우려가 있다. 알루미늄막을 성막한 후에 대기에 노출시키지 않고 산화 타이타늄막을 성막함으로써 알루미늄의 산화를 억제할 수 있다.
또한 알루미늄막을 형성한 후 산화 타이타늄막을 형성할 때까지에 대기에 노출시킬 필요가 있는 경우에는, 대기에 노출시키기 전에 알루미늄막 위에 다른 막을 형성하는 것이 바람직하다. 이에 의하여 알루미늄막이 대기에 노출됨으로써 산화되는 것을 억제할 수 있다. 상기 다른 막의 두께는 매우 얇게 할 수 있다. 예를 들어 알루미늄막 위에 타이타늄막을 형성한 후 대기에 노출시키고 나서 타이타늄막 위에 산화 타이타늄막을 형성하여도 좋다.
또는 알루미늄막의 표면이 산화되었을 우려가 있는 경우, 역스퍼터링 처리에 의하여 알루미늄막의 표면의 산화막을 제거하여도 좋다. 예를 들어 알루미늄막을 형성하고, 대기에 노출시킨 후, 역스퍼터링 처리에 의하여 알루미늄막의 표면의 산화막을 제거하고, 그 후 산화 타이타늄막을 형성하여도 좋다.
산화 타이타늄막을 형성하는 방법으로서는 타이타늄 타깃과 산소 가스를 사용한 반응성 스퍼터링법, 및 산화 타이타늄 타깃과 불활성 가스(예를 들어 아르곤 가스)를 사용한 스퍼터링법 등을 들 수 있다. 여기서 산소 가스를 사용하는 경우, 알루미늄막의 표면이 산소 가스에 노출되어 산화될 우려가 있다. 따라서 알루미늄막 위에 접하여 형성되는 막은 산소 가스를 사용하지 않고 형성되는 것이 바람직하다. 그러므로 산화 타이타늄막은 산화 타이타늄 타깃과 불활성 가스(예를 들어 아르곤 가스)를 사용한 스퍼터링법으로 형성되는 것이 바람직하다.
공통 전극(115)은 가시광에 대하여 투광성을 가지는 도전층으로 할 수 있다. 예를 들어 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 및 갈륨을 포함하는 산화 아연 등의 도전성 산화물, 또는 그래핀을 공통 전극(115)에 사용할 수 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 또는 타이타늄 등의 금속 재료, 혹은 상기 금속 재료가 포함되는 합금 재료를 공통 전극(115)에 사용할 수 있다. 또는 상기 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 공통 전극(115)에 사용하여도 좋다. 또한 금속 재료 또는 합금 재료(또는 이들의 질화물)를 사용하는 경우에는, 투광성을 가질 정도로 얇게 하는 것이 바람직하다. 또한 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과, 인듐 주석 산화물의 적층막을 공통 전극(115)에 사용하면, 공통 전극(115)의 도전성을 높일 수 있기 때문에 바람직하다.
여기서, 예를 들어 EL층(112R)과 EL층(112G) 사이에는 EL층(112R)의 측면과 중첩된 영역을 가지는 보호층(131)과, EL층(112G)의 측면과 중첩된 영역을 가지는 보호층(131)이 제공된다. 다른 EL층(112)들 사이에도 마찬가지로 보호층(131)이 제공된다. 또한 화소 전극(111)의 측면과 중첩된 영역을 가지는 보호층(131)을 제공할 수 있다.
보호층(131)은 산소 및 물 등에 대한 배리어성이 높은 층으로 하는 것이 바람직하다. 이에 의하여 EL층(112)의 측면으로부터 내부에 산소 및 물 등의 불순물이 침입하는 것을 억제할 수 있다. 따라서 발광 소자(110)의 열화를 억제하여, 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
보호층(131)에는 무기 절연 재료를 사용할 수 있고, 예를 들어 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 및 산화 하프늄 등의 산화물 또는 질화물을 포함하는 층으로 할 수 있다. 또한 보호층(131)은 핀홀이 없는 막 종류 및 막 두께로 하는 것이 바람직하다.
또한 본 명세서 등에서 산화질화물이란, 그 조성으로서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화물이란, 그 조성으로서 산소보다 질소의 함유량이 많은 재료를 가리킨다. 예를 들어, 산화질화 실리콘이라고 기재한 경우에는 그 조성으로서 질소보다 산소의 함유량이 많은 재료를 가리키고, 질화산화 실리콘이라고 기재한 경우에는 그 조성으로서 산소보다 질소의 함유량이 많은 재료를 가리킨다.
도 2의 (A) 및 (B)에서는 EL층(112)의 측면과 중첩된 영역을 가지는 보호층(131)의 가장 상면이 EL층(112)의 상면보다 위에 위치하는 예를 나타내었지만 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 EL층(112)의 측면과 중첩된 영역을 가지는 보호층(131)의 가장 상면의 높이가 EL층(112)의 상면의 높이와 동등하여도 좋다. 또는 EL층(112)의 측면과 중첩된 영역을 가지는 보호층(131)의 가장 상면이 EL층(112)의 상면보다 아래에 위치하여도 좋다.
여기서, 인접한 EL층(112)들의 간격을 크게 하면 화소(103)의 개구율이 작아지는 경우가 있다. 한편 인접한 EL층(112)들의 간격을 작게 하면 EL층(112)의 측면을 피복하도록 보호층(131)이 형성되지 않아, 보호층(131)에 의한 배리어 효과가 작아지기 때문에, EL층(112)의 측면으로부터 내부에 불순물이 침입하기 쉬워지는 경우가 있다. 그래서 EL층(112)의 측면과 인접한 EL층(112)의 측면의 간격이 3nm 이상 200nm 이하의 영역을 가지는 것이 바람직하고, 3nm 이상 150nm 이하의 영역을 가지는 것이 더 바람직하고, 5nm 이상 150nm 이하의 영역을 가지는 것이 더욱 바람직하고, 5nm 이상 100nm 이하의 영역을 가지는 것이 더욱더 바람직하고, 10nm 이상 100nm 이하의 영역을 가지는 것이 더욱더 바람직하고, 10nm 이상 50nm 이하의 영역을 가지는 것이 더욱더 바람직하다. EL층(112)의 측면과 인접한 EL층(112)의 측면의 간격을 상술한 범위로 함으로써 표시 장치(100)를 고개구율이며 신뢰성이 높은 표시 장치로 할 수 있다.
인접한 발광 소자(110)들 사이에는 절연층(132)이 제공된다. 절연층(132)은 발광 소자(110)들이 각각 가지는 EL층(112)들 사이에 위치한다. 절연층(132)은 예를 들어 각각이 상이한 색을 나타내는 2개의 EL층(112) 사이에 제공된다. 또는 절연층(132)은 예를 들어 같은 색을 나타내는 2개의 EL층(112) 사이에 제공된다. 또는 절연층(132)이 상이한 색을 나타내는 2개의 EL층(112) 사이에 제공되고, 같은 색을 나타내는 2개의 EL층(112) 사이에는 제공되지 않는 구성으로 하여도 좋다. 또한 절연층(132)은 발광 소자(110)들이 각각 가지는 화소 전극(111)들 사이에 위치할 수 있다.
또한 상면에서 보았을 때, 절연층(132)은 그물(격자 또는 매트릭스라고 할 수도 있음) 형상을 가지도록, 인접한 화소들의 EL층(112)들 사이에 배치된다.
상이한 색을 나타내는 EL층(112)들 사이에 절연층(132)을 제공함으로써 EL층(112R), EL층(112G), 및 EL층(112B)이 서로 접하는 것을 억제할 수 있다. 이로써, 인접한 2개의 EL층(112)을 통하여 전류가 흘러 의도치 않은 발광이 발생되는 것을 억제할 수 있다. 따라서 콘트라스트를 높일 수 있어, 표시 장치(100)를 표시 품위가 높은 표시 장치로 할 수 있다. 또한 각각의 화소 전극(111)들 사이에 절연층(132)을 제공함으로써, 화소 전극(111)들이 접하는 것을 억제할 수 있다. 이에 의하여 화소 전극(111)들이 단락하는 것을 억제할 수 있다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
또한 인접한 발광 소자(110)들 사이에 절연층(132)을 제공함으로써, EL층(112)이 제공된 영역과 EL층(112)이 제공되지 않은 영역에 기인하는 단차를 평탄화시킬 수 있다. 이에 의하여 인접한 발광 소자(110)들 사이에 절연층(132)이 제공되지 않고 예를 들어 공극이 형성되어 있는 경우와 비교하여 공통 전극(115)의 피복성을 향상시킬 수 있다. 따라서 공통 전극(115)에 단절이 발생하여 접속 불량이 발생하는 것을 억제할 수 있다. 또한 단차로 인하여 공통 전극(115)이 국소적으로 박막화되어 전기 저항이 상승되는 것을 억제할 수 있다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
또한 인접한 같은 색의 발광 소자(110)들 사이에 절연층(132)을 제공하지 않고, 상이한 색의 발광 소자(110)들 사이에만 절연층(132)을 형성하는 경우, 상면에서 보았을 때 스트라이프 형상을 가지는 절연층(132)으로 할 수 있다. 절연층(132)을 스트라이프 형상으로 함으로써, 절연층(132)을 격자상의 형상으로 하는 경우에 비하여 절연층(132)을 형성하기 위한 공간이 작게 된다. 따라서 표시 장치(100)의 개구율을 높일 수 있다. 또한 절연층(132)을 스트라이프 형상으로 하는 경우, 인접한 같은 색의 EL층(112)들은 열 방향으로 연속되도록 띠 형상으로 가공되어 있어도 좋다.
절연층(132)에는 유기 재료를 가지는 절연층을 적합하게 사용할 수 있다. 예를 들어 절연층(132)으로서 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 사용할 수 있다. 또한 절연층(132)으로서 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다.
절연층(132)으로서 감광성 수지를 사용함으로써, 노광 및 현상의 공정만으로 절연층(132)을 제작할 수 있다. 따라서 표시 장치(100)의 제작 공정을 간략화할 수 있기 때문에 표시 장치(100)의 제작 비용을 절감할 수 있다. 따라서 표시 장치(100)를 저렴한 표시 장치로 할 수 있다.
절연층(132)에 유기 재료를 사용하는 경우, 절연층(132)에 산소 또는 물 등이 포함되는 경우가 있다. 상술한 바와 같이, 산소 또는 물 등이 EL층(112)에 침입하면 발광 소자(110)가 열화되는 경우가 있다. 여기서 표시 장치(100)에서는 보호층(131)과 접하도록 절연층(132)이 제공된다. 예를 들어 절연층(132)은 측면 및 하면이 보호층(131)과 접하도록 제공된다. 이에 의하여 절연층(132)에 포함되는 산소 또는 물 등이 EL층(112)에 침입하는 것이 억제되므로 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
도 2의 (A)에 나타낸 바와 같이, EL층(112R)과 절연층(132) 사이에 위치하는 보호층(131)의 개수와, EL층(112G)과 절연층(132) 사이에 위치하는 보호층(131)의 개수와, EL층(112B)과 절연층(132) 사이에 위치하는 보호층(131)의 개수는 상이하게 할 수 있다. 도 2의 (A) 및 (B)에서는 EL층(112R)과 절연층(132) 사이에 3개의 보호층(131)이 제공되고, EL층(112G)과 절연층(132) 사이에 2개의 보호층(131)이 제공되고, EL층(112B)과 절연층(132) 사이에 1개의 보호층(131)이 제공되는 예를 나타내었다. 또한 도 2의 (A) 및 (B)에서는 화소 전극(111R)과 절연층(132) 사이에 제공되는 보호층(131)의 개수, 화소 전극(111G)과 절연층(132) 사이에 제공되는 보호층(131)의 개수, 및 화소 전극(111B)과 절연층(132) 사이에 제공되는 보호층(131)의 개수가 모두 3개인 예를 나타내었다. 또한 보호층(131)의 개수는 도 2의 (A) 및 (B)에 나타낸 예에 한정되지 않고 자세한 사항에 대해서는 후술하지만 예를 들어 표시 장치(100)의 제작 방법에 따라 적절히 상이하게 할 수 있다. 또한 화소 전극(111)과, 절연층(132)과 접하는 보호층(131) 사이에 위치하는 보호층(131)이 없어도 된다.
절연층(132) 위에는 보호층(133)이 제공된다. 예를 들어 절연층(132)의 상면과 접한 영역을 가지도록 보호층(133)이 제공된다. 보호층(133)은 예를 들어 절연층(132)과 공통층(114) 사이에 제공된다. 상술한 바와 같이, 공통층(114)은 EL층(112R) 위, EL층(112G) 위, 및 EL층(112B) 위에 제공되고, 공통 전극(115)은 공통층(114) 위에 제공된다. 따라서 공통층(114) 및 공통 전극(115)은 EL층(112R) 위, EL층(112G) 위, EL층(112B) 위, 및 보호층(133) 위에 제공된다.
보호층(133)은 EL층(112)과 절연층(132) 사이에 제공되는 보호층(131)의 상면과 중첩된 영역을 가지도록 제공할 수 있다. 또한 도 2의 (A) 및 (B)에서는 EL층(112)의 단부와 보호층(133)의 단부가 일치하고 있지만 EL층(112)의 단부와 보호층(133)의 단부는 일치하지 않아도 된다. 예를 들어 EL층(112)과 접하는 면에 제공되는 보호층(131)의 단부와, 절연층(132)과 접하는 면에 제공되는 보호층(131)의 단부 사이에 보호층(133)의 단부가 위치하여도 좋다.
보호층(133)은 산소 및 물 등에 대한 배리어성이 높은 층으로 하는 것이 바람직하다. 이에 의하여 예를 들어 수지 등의 유기 절연 재료를 가질 수 있는 절연층(132)에 포함되는 산소 및 물 등의 불순물이 공통층(114)에 침입하는 것을 억제할 수 있다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
이로써, 표시 장치(100)에서는 절연층(132)이 산소 및 물 등에 대한 배리어성이 높은 층인 보호층(131) 및 보호층(133)으로 둘러싸인다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
보호층(133)으로서 무기 절연 재료를 사용할 수 있고, 예를 들어 질화물을 사용할 수 있다. 구체적으로는 보호층(133)은 질화 실리콘, 질화 알루미늄, 및 질화 하프늄 중 적어도 하나를 포함할 수 있다. 또한 보호층(133)에 산화물 또는 산화질화물을 사용할 수 있고, 예를 들어 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 하프늄, 및 산화질화 하프늄 등의 산화물막 또는 산질화물막을 사용할 수 있다. 또한 보호층(133)은 예를 들어 스퍼터링법, CVD법, 진공 증착법, 펄스 레이저 퇴적(PLD: Pulsed Laser Deposition)법, 또는 원자층 퇴적(ALD: Atomic Layer Deposition)법을 사용하여 형성할 수 있다.
공통 전극(115) 위에는 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)를 덮어 보호층(121)이 제공된다. 보호층(121)은 위쪽으로부터 각 발광 소자(110)로 물 등의 불순물이 확산되는 것을 방지하는 기능을 가진다.
보호층(121)은 예를 들어 적어도 무기 절연막을 포함하는 단층 구조 또는 적층 구조로 할 수 있다. 무기 절연막으로서는 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 및 산화 하프늄막 등의 산화물막 또는 질화물막이 있다. 또는 보호층(121)으로서 인듐 갈륨 산화물, 또는 인듐 갈륨 아연 산화물 등의 반도체 재료를 사용하여도 좋다.
또한 보호층(121)으로서 무기 절연막과 유기 절연막의 적층막을 사용할 수도 있다. 예를 들어 한 쌍의 무기 절연막 사이에 유기 절연막을 끼운 구성으로 하는 것이 바람직하다. 또한 유기 절연막이 평탄화막으로서 기능하는 것이 바람직하다. 이에 의하여 유기 절연막의 상면을 평탄하게 할 수 있기 때문에, 그 위의 무기 절연막의 피복성이 향상되어 배리어성을 높일 수 있다. 또한 보호층(121)의 상면이 평탄하게 되기 때문에 보호층(121)의 위쪽에 구조물(예를 들어 컬러 필터, 터치 센서의 전극, 또는 렌즈 어레이 등)을 제공하는 경우에, 아래쪽의 구조에 기인하는 요철 형상의 영향을 경감할 수 있어 바람직하다.
도 2의 (C1)에는 도 1에서의 일점쇄선 C1-C2를 따라 취한 단면을 나타내었다. 일점쇄선 C1-C2를 따라 취한 단면에서는 접속 전극(111C)과 공통 전극(115)이 전기적으로 접속되는 영역(130)이 제공된다. 또한 도 2의 (C1)에서는 접속 전극(111C)과 공통 전극(115) 사이에 공통층(114)이 제공되는 예를 나타내었지만, 영역(130)에서 공통층(114)을 제공하지 않는 구성으로 하여도 좋다. 도 2의 (C2)에는, 영역(130)에서 공통층(114)을 제공하지 않는 경우의, 도 1에서의 일점쇄선 C1-C2를 따라 취한 단면을 나타내었다. 영역(130)에서 공통층(114)을 제공하지 않는 구성으로 함으로써, 접속 전극(111C)과 공통 전극(115)이 접하는 구성으로 할 수 있으므로 접촉 저항을 보다 낮출 수 있다.
영역(130)에서 접속 전극(111C) 위에 공통 전극(115)이 제공되고, 공통 전극(115)을 덮어 보호층(121)이 제공된다. 또한 접속 전극(111C)의 상면과 중첩되지 않은 영역에 보호층(131) 및 절연층(132)이 제공되고, 보호층(131) 위 및 절연층(132) 위에 보호층(133)이 제공된다. 또한 도 2의 (C1)에 나타낸 예에서는 접속 전극(111C) 위, 보호층(133) 위, 및 트랜지스터를 포함하는 층(101) 위에 공통층(114)이 제공된다. 또한 도 2의 (C1) 및 (C2)에서는 접속 전극(111C)의 양측에 보호층(131)이 3개씩 제공되는 예를 나타내었지만 본 발명의 일 형태는 이에 한정되지 않고, 자세한 사항에 대해서는 후술하지만 예를 들어 표시 장치(100)의 제작 방법에 따라 보호층(131)의 개수를 적절히 상이하게 할 수 있다.
도 2의 (D)에는 도 2의 (A)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 2의 (D)에 나타낸 바와 같이, 절연층(132)은 오목 형상으로 할 수 있다.
또한 보호층(131)은 2층 적층 구조로 할 수 있고, 예를 들어 도 2의 (D)에 나타낸 바와 같이 보호층(131a)과 보호층(131b)의 2층 적층 구조로 할 수 있다. 이 경우 예를 들어 EL층(112)의 측면은 보호층(131a)과 접한 영역을 가질 수 있다. 또한 절연층(132)의 측면 및 하면과 접한 영역을 가지는 보호층(131)에 있어서, 보호층(131b)이 절연층(132)의 측면 및 하면과 접한 영역을 가지고, 보호층(131a)은 보호층(131b)의 측면 및 하면과 접한 영역을 가진다.
보호층(131a)은 예를 들어 피복성이 높은 방법으로 성막된 막을 가공하여 형성된 층으로 하고, 보호층(131b)은 예를 들어 피복성이 낮은 방법으로 성막된 막을 가공하여 형성된 층으로 할 수 있다. 예를 들어 보호층(131a)은 ALD법으로 성막된 막을 가공하여 형성된 층으로 할 수 있고, 보호층(131b)은 스퍼터링법 또는 CVD법으로 성막된 막을 가공하여 형성된 층으로 할 수 있다. 이에 의하여 보호층(131)은 단차를 피복하면서 막 두께를 두껍게 할 수 있다. 따라서 EL층(112)에 산소 및 물 등의 불순물이 침입하는 것을 적합하게 억제할 수 있다. 따라서 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
예를 들어 보호층(131a)에 무기 산화물 또는 무기 질화물을 사용할 수 있고, 예를 들어 산화 알루미늄, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화질화 알루미늄, 및 산화 하프늄 등 중 적어도 하나를 포함할 수 있다. 또한 보호층(131b)에 무기 질화물을 사용할 수 있고, 예를 들어 질화 실리콘, 질화 알루미늄, 및 질화 하프늄 중 적어도 하나를 포함할 수 있다.
보호층(131a)의 막 두께는 예를 들어 1nm 이상 60nm 이하로 하는 것이 바람직하고, 1nm 이상 40nm 이하로 하는 것이 더 바람직하고, 5nm 이상 20nm 이하로 하는 것이 더욱 바람직하다. 또한 보호층(131b)의 막 두께는 예를 들어 60nm 이상 300nm 이하로 하는 것이 바람직하고, 60nm 이상 150nm 이하로 하는 것이 더 바람직하고, 80nm 이상 120nm 이하로 하는 것이 더욱 바람직하다. 또한 보호층(131a) 및 보호층(131b)은 핀홀이 없는 막 종류 및 막 두께로 하는 것이 바람직하다.
도 3의 (A) 및 (B)에는 도 2의 (D)의 구성의 변형예를 나타내었다. 도 3의 (A) 및 (B)에 나타낸 구성은 예를 들어 절연층(132)의 형상이 도 2의 (D)에 나타낸 구성과 다르다.
도 3의 (A)에 나타낸 절연층(132)은 상면이 평탄하다. 도 3의 (B)에 나타낸 절연층(132)은 EL층(112)의 상면과 중첩된 영역을 가진다. 도 3의 (B)에 나타낸 구성에 있어서, EL층(112)의 상면과 절연층(132) 사이에는 희생층(145)이 제공된다. 예를 들어 EL층(112)의 상면과 보호층(131) 사이에 희생층(145)이 제공된다. 여기서 희생층(145)은 희생층(145a)과 희생층(145b)의 2층 적층 구조로 할 수 있다. 도 3의 (B)에서는 희생층(145)으로서, EL층(112R)의 상면과 절연층(132) 사이에 제공되는 희생층(145R), 및 EL층(112G)의 상면과 절연층(132) 사이에 제공되는 희생층(145G)을 나타내었다. 희생층(145)의 자세한 사항에 대해서는 후술한다.
도 3의 (B)에서는 보호층(133)의 단부가 희생층(145)의 단부와 일치하고 있지만 보호층(133)의 단부는 희생층(145)의 단부와 일치하지 않아도 된다. 예를 들어 보호층(133)이 EL층(112)의 상면과 접한 영역을 가져도 좋다. 즉 보호층(133)이 희생층(145)의 측면을 덮는 구성으로 하여도 좋다.
[화소 레이아웃]
다음으로 도 1과는 다른 화소 레이아웃에 대하여 설명한다. 부화소의 배열은 특별히 한정되지 않고, 다양한 방법을 적용할 수 있다. 부화소의 배열로서는 예를 들어 스트라이프 배열, S 스트라이프 배열, 매트릭스 배열, 델타 배열, 바이어 배열, 및 펜타일 배열 등이 있다.
또한 부화소의 상면 형상으로서는 예를 들어 삼각형, 사각형(장방형 및 정방형을 포함함), 또는 오각형 등의 다각형, 이들 다각형의 모서리가 둥근 형상, 타원형, 또는 원형 등이 있다. 여기서 부화소의 상면 형상은 발광 소자의 발광 영역의 상면 형상에 상당한다.
도 4의 (A)에 나타낸 화소(103)에는 S 스트라이프 배열이 적용되어 있다. 도 4의 (A)에 나타낸 화소(103)는 부화소(103a), 부화소(103b), 및 부화소(103c)의 3개의 부화소로 구성된다. 예를 들어 도 5의 (A)에 나타낸 바와 같이, 부화소(103a)를 청색의 부화소(B)로 하고, 부화소(103b)를 적색의 부화소(R)로 하고, 부화소(103c)를 녹색의 부화소(G)로 하여도 좋다.
도 4의 (B)에 나타낸 화소(103)는 모서리가 둥근 대략 사다리꼴형의 상면 형상을 가지는 부화소(103a)와, 모서리가 둥근 대략 삼각형의 상면 형상을 가지는 부화소(103b)와, 모서리가 둥근 대략 사각형, 대략 육각형, 또는 대략 팔각형의 상면 형상을 가지는 부화소(103c)를 가진다. 또한 부화소(103a)는 부화소(103b)보다 발광 면적이 넓다. 이와 같이, 각 부화소의 형상 및 크기는 각각 독립적으로 결정할 수 있다. 예를 들어 발광 소자의 신뢰성이 높을수록 부화소의 크기를 작게 할 수 있다. 예를 들어 도 5의 (B)에 나타낸 바와 같이, 부화소(103a)를 녹색의 부화소(G)로 하고, 부화소(103b)를 적색의 부화소(R)로 하고, 부화소(103c)를 청색의 부화소(B)로 하여도 좋다.
도 4의 (C)에 나타낸 화소(124a) 및 화소(124b)에는 펜타일 배열이 적용되어 있다. 도 4의 (C)에는 부화소(103a) 및 부화소(103b)를 가지는 화소(124a)와 부화소(103b) 및 부화소(103c)를 가지는 화소(124b)가 번갈아 배치된 예를 나타내었다. 예를 들어 도 5의 (C)에 나타낸 바와 같이, 부화소(103a)를 적색의 부화소(R)로 하고, 부화소(103b)를 녹색의 부화소(G)로 하고, 부화소(103c)를 청색의 부화소(B)로 하여도 좋다.
도 4의 (D) 및 (E)에 나타낸 화소(124a) 및 화소(124b)에는 델타 배열이 적용되어 있다. 화소(124a)는 위쪽 행(첫 번째 행)에 2개의 부화소(부화소(103a) 및 부화소(103b))를 가지고, 아래쪽 행(두 번째 행)에 하나의 부화소(부화소(103c))를 가진다. 화소(124b)는 위쪽 행(첫 번째 행)에 하나의 부화소(부화소(103c))를 가지고, 아래쪽 행(두 번째 행)에 2개의 부화소(부화소(103a) 및 부화소(103b))를 가진다. 예를 들어 도 5의 (D)에 나타낸 바와 같이, 부화소(103a)를 적색의 부화소(R)로 하고, 부화소(103b)를 녹색의 부화소(G)로 하고, 부화소(103c)를 청색의 부화소(B)로 하여도 좋다.
도 4의 (D)에는 각 부화소가 모서리가 둥근 대략 사각형의 상면 형상을 가지는 예를 나타내었고, 도 4의 (E)에는 각 부화소가 원형의 상면 형상을 가지는 예를 나타내었다.
도 4의 (F)는 각 색의 부화소가 지그재그로 배치된 예를 나타낸 것이다. 구체적으로는, 상면에서 보았을 때, 열 방향으로 배치된 2개의 부화소(예를 들어 부화소(103a)와 부화소(103b) 또는 부화소(103b)와 부화소(103c))의 상변의 위치가 어긋나 있다. 예를 들어 도 5의 (E)에 나타낸 바와 같이, 부화소(103a)를 적색의 부화소(R)로 하고, 부화소(103b)를 녹색의 부화소(G)로 하고, 부화소(103c)를 청색의 부화소(B)로 하여도 좋다.
포토리소그래피법에서는, 가공하는 패턴이 미세해질수록 광의 회절의 영향을 무시할 수 없게 되기 때문에, 노광에 의하여 포토마스크의 패턴을 전사할 때의 충실성(fidelity)이 저하되어, 레지스트 마스크를 원하는 형상으로 가공하기 어려워진다. 그러므로 포토마스크의 패턴이 직사각형이어도 모서리가 둥근 패턴이 형성되기 쉽다. 따라서 부화소의 상면 형상이, 모서리가 둥근 다각형, 타원형, 또는 원형 등이 되는 경우가 있다.
또한 본 발명의 일 형태의 표시 장치의 제작 방법에서는, 레지스트 마스크를 사용하여 EL층을 섬 형상으로 가공한다. EL층 위에 형성한 레지스트막은 EL층의 내열 온도보다 낮은 온도에서 경화될 필요가 있다. 그러므로 EL층의 재료의 내열 온도 및 레지스트 재료의 경화 온도에 따라서는 레지스트막의 경화가 불충분한 경우가 있다. 경화가 불충분한 레지스트막은 가공에 의하여 원하는 형상과는 다른 형상이 될 수 있다. 그 결과, EL층의 상면 형상이 다각형의 모서리가 둥근 형상, 타원형, 또는 원형 등이 되는 경우가 있다. 예를 들어 상면 형상이 정방형인 레지스트 마스크를 형성하는 경우에, 원형의 상면 형상을 가지는 레지스트 마스크가 형성되어 EL층의 상면 형상이 원형이 되는 경우가 있다.
또한 EL층의 상면 형상을 원하는 형상으로 하기 위하여, 설계 패턴과 전사 패턴이 일치하도록 마스크 패턴을 미리 보정하는 기술(OPC(Optical Proximity Correction: 광 근접 효과 보정) 기술)을 사용하여도 좋다. 구체적으로, OPC 기술에서는 예를 들어 마스크 패턴 상의 도형 모서리 부분에 보정용 패턴을 추가한다.
[제작 방법예]
이하에서는 본 발명의 일 형태의 표시 장치의 제작 방법의 일례에 대하여 도면을 참조하여 설명한다. 여기서는, 상기 구성예에 나타낸 표시 장치(100)를 예로 들어 설명한다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 및 도전막 등)은 스퍼터링법, CVD법, 진공 증착법, PLD법, 또는 ALD법 등을 사용하여 형성할 수 있다. CVD법으로서는 플라스마 화학 기상 퇴적(PECVD: Plasma Enhanced CVD)법 또는 열 CVD법 등이 있다. 또한 열 CVD법 중 하나에 유기 금속 화학 기상 퇴적(MOCVD: Metal Organic CVD)법이 있다. 또한 ALD법으로서는 PEALD법 또는 열 ALD법 등이 있다.
또한 표시 장치를 구성하는 박막(절연막, 반도체막, 및 도전막 등)은 스핀 코팅, 디핑(dipping), 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 또는 나이프 코팅 등의 방법에 의하여 형성할 수 있다.
또한 표시 장치를 구성하는 박막을 가공할 때 예를 들어 포토리소그래피법을 사용할 수 있다. 그 외에 나노임프린트법, 샌드 블라스트법, 또는 리프트 오프법 등에 의하여 박막을 가공하여도 좋다. 또한 메탈 마스크 등의 차폐 마스크를 사용한 성막 방법에 의하여 섬 형상의 박막을 직접 형성하여도 좋다.
포토리소그래피법으로서 대표적으로는 다음 2가지 방법이 있다. 하나는 가공하고자 하는 박막 위에 레지스트 마스크를 형성하고, 예를 들어 에칭에 의하여 상기 박막을 가공하고, 레지스트 마스크를 제거하는 방법이다. 다른 하나는 감광성을 가지는 박막을 성막한 후에, 노광, 현상을 수행하여 상기 박막을 원하는 형상으로 가공하는 방법이다.
포토리소그래피법에서 노광에 사용하는 광으로서는, 예를 들어 i선(파장 365nm), g선(파장 436nm), h선(파장 405nm), 또는 이들을 혼합시킨 광을 사용할 수 있다. 그 외에, 자외선, KrF 레이저 광, 또는 ArF 레이저 광 등을 사용할 수도 있다. 또한 액침 노광 기술에 의하여 노광을 수행하여도 좋다. 또한 노광에 사용되는 광으로서 극자외(EUV: Extreme Ultra-Violet)광 또는 X선을 사용하여도 좋다. 또한 노광에 사용되는 광 대신에 전자 빔을 사용할 수도 있다. 극자외광, X선, 또는 전자 빔을 사용하면, 매우 미세한 가공을 수행할 수 있기 때문에 바람직하다. 또한 전자 빔 등의 빔을 주사하여 노광을 수행하는 경우에는 포토마스크가 불필요하다.
박막의 에칭에는 드라이 에칭법, 웨트 에칭법, 또는 샌드 블라스트법 등을 사용할 수 있다.
표시 장치(100)를 제작하기 위해서는, 우선 기판(미도시) 위에 트랜지스터를 포함하는 층(101)을 형성한다. 상술한 바와 같이, 트랜지스터를 포함하는 층(101)으로서는 예를 들어 트랜지스터를 덮도록 절연층이 제공된 적층 구조를 적용할 수 있다.
기판으로서는 적어도 추후의 열처리에 견딜 수 있을 정도의 내열성을 가지는 기판을 사용할 수 있다. 기판으로서 절연성 기판을 사용하는 경우에는 유리 기판, 석영 기판, 사파이어 기판, 세라믹 기판, 또는 유기 수지 기판 등을 사용할 수 있다. 또한 실리콘 또는 탄소화 실리콘 등을 재료로서 사용한 단결정 반도체 기판 또는 다결정 반도체 기판, 실리콘 저마늄 등으로 이루어지는 화합물 반도체 기판, 또는 SOI 기판 등의 반도체 기판을 사용할 수 있다.
다음으로 트랜지스터를 포함하는 층(101) 위에 화소 전극(111)이 되는 도전막을 성막한다. 구체적으로는 예를 들어 트랜지스터를 포함하는 층(101)의 절연 표면 위에 화소 전극(111)이 되는 도전막을 성막한다. 이어서 도전막의 일부를 에칭하여 제거함으로써, 트랜지스터를 포함하는 층(101) 위에 화소 전극(111R), 화소 전극(111G), 화소 전극(111B), 및 접속 전극(111C)을 형성한다(도 6의 (A)).
화소 전극으로서 가시광에 대하여 반사성을 가지는 도전층을 사용하는 경우, 가시광의 파장 영역 전체에서 반사율이 가능한 한 높은 재료(예를 들어 은 또는 알루미늄 등)를 적용하는 것이 바람직하다. 이에 의하여, 발광 소자의 광 추출 효율을 높일 수 있을 뿐만 아니라, 색 재현성도 높일 수 있다.
다음으로 화소 전극(111R), 화소 전극(111G), 화소 전극(111B) 위, 및 트랜지스터를 포함하는 층(101) 위에 추후에 EL층(112R)이 되는 EL막(112Rf)을 형성한다. 여기서 EL막(112Rf)은 접속 전극(111C)과는 중첩되지 않도록 제공할 수 있다. 예를 들어 접속 전극(111C)이 포함되는 영역을 메탈 마스크로 차폐하여 EL막(112Rf)을 형성함으로써 EL막(112Rf)을 접속 전극(111C)과 중첩되지 않도록 형성할 수 있다. 이때 사용하는 메탈 마스크로는 표시부의 화소 영역을 차폐하지 않아도 되기 때문에 고정세 마스크를 사용할 필요는 없다.
EL막(112Rf)은 적어도 발광성의 화합물을 포함하는 막을 가진다. 이 외에 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 또는 전자 주입층으로서 기능하는 막 중 하나 이상이 적층된 구성으로 하여도 좋다. EL막(112Rf)은 예를 들어 증착법, 스퍼터링법, 또는 잉크젯법 등을 사용하여 형성할 수 있다. 또한 이에 한정되지 않고, 상술한 성막 방법을 적절히 사용할 수 있다.
다음으로 EL막(112Rf) 위, 접속 전극(111C) 위, 및 트랜지스터를 포함하는 층(101) 위에 희생막(144Ra)을 형성하고, 희생막(144Ra) 위에 희생막(144Rb)을 형성한다. 즉 EL막(112Rf) 위, 접속 전극(111C) 위, 및 트랜지스터를 포함하는 층(101) 위에 2층 적층 구조의 희생막을 형성한다. 또한 희생막은 1층으로 하여도 좋고, 3층 이상의 적층 구조로 하여도 좋다. 추후의 공정에서 희생막을 형성하는 경우에도 3층 적층 구조의 희생막을 형성하는 것으로 하지만, 1층으로 하여도 좋고, 3층 이상의 적층 구조로 하여도 좋다.
희생막(144Ra) 및 희생막(144Rb)의 형성에는 예를 들어 스퍼터링법, CVD법, ALD법, 또는 진공 증착법을 사용할 수 있다. 또한 EL층에 주는 대미지가 적은 형성 방법이 바람직하고, EL막(112Rf) 위에 직접 형성하는 희생막(144Ra)은 ALD법 또는 진공 증착법을 사용하여 형성하는 것이 적합하다.
희생막(144Ra)으로서는 금속막, 합금막, 금속 산화물막, 반도체막, 또는 무기 절연막 등의 무기막을 적합하게 사용할 수 있다.
또한 희생막(144Ra)으로서 산화물막을 사용할 수 있다. 대표적으로는 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 하프늄, 및 산화질화 하프늄 등의 산화물막 또는 산질화물막을 사용할 수 있다. 또한 희생막(144Ra)으로서는 예를 들어 질화물막을 사용할 수도 있다. 구체적으로는 질화 실리콘, 질화 알루미늄, 질화 하프늄, 질화 타이타늄, 질화 탄탈럼, 질화 텅스텐, 질화 갈륨, 또는 질화 저마늄 등의 질화물을 사용할 수도 있다. 이러한 무기 절연 재료는 스퍼터링법, CVD법, 또는 ALD법 등의 성막 방법을 사용하여 형성할 수 있지만, EL막(112Rf) 위에 직접 형성하는 희생막(144Ra)은 특히 ALD법을 사용하여 형성하는 것이 바람직하다.
또한 희생막(144Ra)으로서 예를 들어 니켈, 텅스텐, 크로뮴, 몰리브데넘, 코발트, 팔라듐, 타이타늄, 알루미늄, 이트륨, 지르코늄, 및 탄탈럼 등의 금속 재료, 또는 상기 금속 재료가 포함되는 합금 재료를 사용할 수 있다. 특히 알루미늄 또는 은 등의 저융점 재료를 사용하는 것이 바람직하다.
또한 희생막(144Ra)으로서 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 표기함) 등의 금속 산화물을 사용할 수 있다. 또한 산화 인듐, 인듐 아연 산화물(In-Zn 산화물), 인듐 주석 산화물(In-Sn 산화물), 인듐 타이타늄 산화물(In-Ti 산화물), 인듐 주석 아연 산화물(In-Sn-Zn 산화물), 인듐 타이타늄 아연 산화물(In-Ti-Zn 산화물), 또는 인듐 갈륨 주석 아연 산화물(In-Ga-Sn-Zn 산화물) 등을 사용할 수 있다. 또는 예를 들어 실리콘을 포함하는 인듐 주석 산화물을 사용할 수도 있다.
또한 상기 갈륨 대신에 원소 M(M은 알루미늄, 실리콘, 붕소, 이트륨, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘에서 선택된 1종류 또는 복수 종류)을 사용한 경우에도 적용할 수 있다. 특히 M은 갈륨, 알루미늄, 및 이트륨에서 선택된 1종류 또는 복수 종류로 하는 것이 바람직하다.
위에서 든 희생막(144Ra)으로서 사용할 수 있는 재료를 희생막(144Rb)으로서 사용할 수 있다. 예를 들어 위에서 든 희생막(144Ra)으로서 사용할 수 있는 재료 중에서, 하나를 희생막(144Ra)으로서 선택하고, 다른 하나를 희생막(144Rb)으로서 선택할 수 있다. 또한 위에서 든 희생막(144Ra)으로서 사용할 수 있는 재료 중에서, 하나 또는 복수의 재료를 희생막(144Ra)으로서 선택하고, 희생막(144Ra)으로서 선택된 재료 이외에서 선택되는 하나 또는 복수의 재료를 희생막(144Rb)으로서 선택할 수 있다.
구체적으로는 희생막(144Ra)으로서 ALD법을 사용하여 형성된 산화 알루미늄을 사용하고, 희생막(144Rb)으로서 스퍼터링법을 사용하여 형성된 질화 실리콘을 사용하는 것이 적합하다. 또한 상기 구성의 경우, ALD법 및 스퍼터링법으로 성막할 때의 성막 온도를 실온 이상 120℃ 이하, 바람직하게는 실온 이상 100℃ 이하로 함으로써 EL막(112Rf)에 주는 영향을 저감할 수 있기 때문에 적합하다. 또한 희생막(144Ra)과 희생막(144Rb)의 적층 구조의 경우, 상기 적층 구조의 응력이 작은 것이 바람직하다. 구체적으로는 적층 구조의 응력을 -500MPa 이상 +500MPa 이하, 더 바람직하게는 -200MPa 이상 +200MPa 이하로 함으로써 막 벗겨짐 및 필링 등의 공정 문제를 억제할 수 있기 때문에 적합하다.
희생막(144Ra)으로서는, EL막(112Rf) 등의 각 EL막의 에칭 처리에 대한 내성이 높은 막, 즉 에칭 선택비가 큰 막을 사용할 수 있다. 또한 희생막(144Ra)으로서는, 각 EL막에 주는 대미지가 적은 웨트 에칭법에 의하여 제거할 수 있는 막을 사용하는 것이 특히 바람직하다.
또한 희생막(144Ra)에는 화학적으로 안정된 용매에 용해될 수 있는 재료를 사용하여도 좋다. 특히 물 또는 알코올에 용해되는 재료를 희생막(144Ra)에 적합하게 사용할 수 있다. 희생막(144Ra)은, 재료를 물 또는 알코올 등의 용매에 용해시킨 상태에서 습식의 성막 방법으로 도포한 후에, 용매를 증발시키기 위한 가열 처리를 함으로써 성막하는 것이 바람직하다. 이때, 감압 분위기하에서 가열 처리를 수행하면, 저온에서 용매를 단시간에 제거할 수 있기 때문에, EL막(112Rf)에 주는 열적인 대미지를 저감할 수 있어 바람직하다.
희생막(144Ra)의 형성에 사용할 수 있는 습식 성막 방법으로서는 스핀 코팅, 디핑, 스프레이 도포, 잉크젯, 디스펜싱, 스크린 인쇄, 오프셋 인쇄, 닥터 나이프법, 슬릿 코팅, 롤 코팅, 커튼 코팅, 또는 나이프 코팅 등을 들 수 있다.
희생막(144Ra)으로서는, 폴리바이닐알코올(PVA), 폴리바이닐뷰티랄, 폴리바이닐피롤리돈, 폴리에틸렌글라이콜, 폴리글리세린, 풀루란, 수용성 셀룰로스, 또는 알코올 가용성 폴리아마이드 수지 등의 유기 재료를 사용할 수 있다.
희생막(144Rb)에는 희생막(144Ra)과의 에칭 선택비가 큰 막을 사용하면 좋다.
희생막(144Ra)으로서, ALD법에 의하여 형성된 산화 알루미늄, 산화 하프늄, 및 산화 실리콘 등의 무기 절연 재료를 사용하고, 희생막(144Rb)으로서, 스퍼터링법에 의하여 형성된 니켈, 텅스텐, 크로뮴, 몰리브데넘, 코발트, 팔라듐, 타이타늄, 알루미늄, 이트륨, 지르코늄, 및 탄탈럼 등의 금속 재료, 혹은 상기 금속 재료를 포함하는 합금 재료를 사용하는 것이 바람직하다. 특히 희생막(144Rb)으로서, 스퍼터링법에 의하여 형성된 텅스텐을 사용하는 것이 바람직하다. 또한 희생막(144Rb)으로서, 스퍼터링법에 의하여 형성된 인듐 갈륨 아연 산화물(In-Ga-Zn 산화물, IGZO라고도 표기함) 등, 인듐을 포함하는 금속 산화물을 사용하여도 좋다. 또한 희생막(144Rb)으로서 무기 재료를 사용하여도 좋다. 예를 들어 산화 실리콘막, 산화질화 실리콘막, 질화산화 실리콘막, 질화 실리콘막, 산화 알루미늄막, 산화질화 알루미늄막, 또는 산화 하프늄막 등의 산화물막 또는 질화물막을 사용할 수 있다.
또한 희생막(144Rb)으로서, 예를 들어 EL막(112Rf)에 사용할 수 있는 유기막을 사용하여도 좋다. 예를 들어 EL막(112Rf)에 사용하는 유기막과 같은 막을 희생막(144Rb)으로서 사용할 수 있다. 이러한 유기막을 사용함으로써, EL막(112Rf)과 성막 장치를 공통적으로 사용할 수 있기 때문에 바람직하다. 또한 EL막(112Rf)을 에칭할 때에 희생막(144Rb)을 동시에 제거할 수 있기 때문에 공정을 간략화할 수 있다.
다음으로 희생막(144Rb) 위에 레지스트 마스크(143a)를 형성한다(도 6의 (B)). 레지스트 마스크(143a)에는 포지티브형 레지스트 재료 또는 네거티브형 레지스트 재료 등 감광성 수지를 포함하는 레지스트 재료를 사용할 수 있다.
다음으로 희생막(144Rb) 및 희생막(144Ra)에서 레지스트 마스크(143a)로 덮이지 않은 일부를 에칭에 의하여 제거함으로써, 섬 형상 또는 띠 형상의 희생층(145Rb) 및 희생층(145Ra)을 형성한다(도 6의 (C)). 도 6의 (C)에 나타낸 바와 같이, 희생층(145Rb) 및 희생층(145Ra)은 예를 들어 화소 전극(111R) 위와, 접속 전극(111C) 위에 형성할 수 있다.
여기서, 레지스트 마스크(143a)를 사용한 에칭에 의하여 희생막(144Rb)의 일부를 제거함으로써 희생층(145Rb)을 형성한 후에, 레지스트 마스크(143a)를 제거하고, 그 후 희생층(145Rb)을 하드 마스크로서 사용하여 희생막(144Ra)을 에칭하는 것이 바람직하다. 이 경우, 희생막(144Rb)의 에칭에는, 희생막(144Ra)과의 선택비가 높은 에칭 조건을 사용하는 것이 바람직하다. 하드 마스크의 형성을 위한 에칭에는, 웨트 에칭법 또는 드라이 에칭법을 사용할 수 있고, 드라이 에칭법을 사용하면 패턴의 축소를 억제할 수 있다.
희생막(144Ra)과 희생막(144Rb)의 가공 및 레지스트 마스크(143a)의 제거는 웨트 에칭법 또는 드라이 에칭법에 의하여 수행할 수 있다. 예를 들어 희생막(144Ra) 및 희생막(144Rb)은 플루오린을 포함하는 가스를 사용한 드라이 에칭법에 의하여 가공할 수 있다. 또한 레지스트 마스크(143a)는 산소를 포함하는 가스(산소 가스라고도 함)를 사용한 드라이 에칭법(플라스마 애싱법이라고도 함)에 의하여 제거할 수 있다.
희생층(145Rb)을 하드 마스크로서 사용하여 희생막(144Ra)을 에칭하는 경우에는 EL막(112Rf)이 희생막(144Ra)으로 덮인 상태에서 레지스트 마스크(143a)의 제거를 수행할 수 있다. 예를 들어 EL막(112Rf)이 산소에 닿으면 발광 소자(110R)의 전기 특성에 악영향을 줄 경우가 있다. 따라서 플라스마 애싱 등, 산소 가스를 사용하는 방법으로 레지스트 마스크(143a)를 제거하는 경우에는 희생층(145Rb)을 하드 마스크로서 사용하여 희생막(144Ra)을 에칭하는 것이 바람직하다.
다음으로 EL막(112Rf)에서 희생층(145Ra)으로 덮이지 않은 일부를 에칭으로 제거함으로써, 섬 형상 또는 띠 형상의 EL층(112R)을 형성한다(도 6의 (D)).
EL막(112Rf)의 에칭에 산소 가스를 사용한 드라이 에칭법을 사용하면, 에칭 속도를 높일 수 있다. 그러므로 에칭 속도를 충분한 속도로 유지하면서, 파워가 낮은 조건에서 에칭을 수행할 수 있기 때문에, 에칭으로 인한 대미지를 저감할 수 있다. 또한 예를 들어 에칭 시에 생기는 반응 생성물이 EL층(112R)에 부착된다는 등의 문제를 억제할 수 있다.
한편, 산소를 주성분으로서 포함하지 않는 에칭 가스를 사용한 드라이 에칭법에 의하여 EL막(112Rf)을 에칭하면, EL막(112Rf)의 변질을 억제하여 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다. 산소를 주성분으로서 포함하지 않는 에칭 가스로서는 예를 들어 CF4, C4F8, SF6, CHF3, Cl2, H2O, BCl3, 및 18족 원소가 있다. 18족 원소로서 예를 들어 헬륨을 사용할 수 있다. 또한 상기 가스와, 산소를 포함하지 않는 희석 가스의 혼합 가스를 에칭 가스로서 사용할 수 있다. 또한 EL막(112Rf)의 에칭은 상술한 것에 한정되지 않고 다른 가스를 사용하는 드라이 에칭법에 의하여 수행하여도 좋고, 웨트 에칭법에 의하여 수행하여도 좋다.
EL막(112Rf)의 에칭을 수행하여 EL층(112R)을 형성할 때에 EL층(112R)의 측면에 불순물이 부착되어 있으면 추후의 공정에서 상기 불순물이 EL층(112R)의 내부에 침입되는 경우가 있다. 이에 의하여 표시 장치(100)의 신뢰성이 저하될 경우가 있다. 따라서 EL층(112R) 형성 후에, EL층(112R)의 표면에 부착된 불순물을 제거하면 표시 장치(100)의 신뢰성을 높일 수 있어 바람직하다.
EL층(112R)의 표면에 부착된 불순물의 제거는, 예를 들어 EL층(112R)의 표면에 불활성 가스를 조사함으로써 수행할 수 있다. 여기서 EL층(112R)을 형성한 직후에는 EL층(112R)의 표면이 노출되어 있다. 구체적으로는 EL층(112R)의 측면이 노출되어 있다. 따라서 EL층(112R) 형성 후에 예를 들어 EL층(112R)이 형성된 기판을 불활성 가스 분위기하에 놓음으로써, EL층(112R)에 부착된 불순물을 제거할 수 있다. 불활성 가스로서 예를 들어 18족 원소(대표적으로는 헬륨, 네온, 아르곤, 제논, 및 크립톤 등) 및 질소에서 선택되는 어느 하나 또는 복수를 사용할 수 있다.
다음으로 트랜지스터를 포함하는 층(101)의 상면과, 화소 전극(111R), 화소 전극(111G), 및 화소 전극(111B)의 상면 및 측면과, EL층(112R)의 측면과, 희생층(145Ra)의 측면과, 희생층(145Rb)의 측면 및 상면을 덮도록, 추후에 보호층(131R)이 되는 보호막(131Rf)을 형성한다(도 7의 (A1)).
도 7의 (A2)에는 도 7의 (A1)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 7의 (A2)에 나타낸 바와 같이, 보호막(131Rf)은 추후에 보호층(131Ra)이 되는 보호막(131Raf)과, 추후에 보호층(131Rb)이 되는 보호막(131Rbf)의 2층 적층 구조로 할 수 있다.
보호막(131Raf)은 예를 들어 피복성이 높은 방법으로 성막하고, 보호막(131Rbf)은 예를 들어 피복성이 낮은 방법으로 성막하는 것이 바람직하다. 예를 들어 보호막(131Raf)은 ALD법으로 성막하고, 보호막(131Rbf)은 스퍼터링법 또는 CVD법으로 성막할 수 있다. 이에 의하여 보호막(131Rf)은 단차를 피복하면서 막 두께를 두껍게 할 수 있다. 따라서 EL층(112R)에 산소 및 물 등의 불순물이 침입하는 것을 적합하게 억제할 수 있다. 따라서 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
보호막(131Rf)으로서 무기 절연 재료를 사용할 수 있다. 예를 들어 보호막(131Raf)으로서 무기 산화물 또는 무기 질화물을 사용할 수 있고, 예를 들어 산화 알루미늄, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 산화질화 알루미늄, 및 산화 하프늄 등 중 적어도 하나를 포함할 수 있다. 또한 보호막(131Rbf)으로서 무기 질화물을 사용할 수 있고, 예를 들어 질화 실리콘, 질화 알루미늄, 및 질화 하프늄 중 적어도 하나를 포함할 수 있다.
보호막(131Raf)은 예를 들어 막 두께가 1nm 이상 60nm 이하가 되도록 성막하는 것이 바람직하고, 1nm 이상 40nm 이하가 되도록 성막하는 것이 더 바람직하고, 5nm 이상 20nm 이하가 되도록 성막하는 것이 더욱 바람직하다. 또한 보호막(131Rbf)은 예를 들어 막 두께가 60nm 이상 300nm 이하가 되도록 성막하는 것이 바람직하고, 60nm 이상 150nm 이하가 되도록 성막하는 것이 더 바람직하고, 80nm 이상 120nm 이하가 되도록 성막하는 것이 더욱 바람직하다. 또한 보호막(131Raf) 및 보호막(131Rbf)은 핀홀이 없는 막 종류 및 막 두께로 하는 것이 바람직하다.
여기서 EL층(112R)이 공기 등에 닿으면 공기 중에 포함되는 산소 및 물 등의 불순물이 EL층(112R)의 내부에 침입하는 경우가 있다. EL층(112R) 형성 후에는 보호막(131Rf)이 형성될 때까지 EL층(112R)의 표면, 구체적으로는 EL층(112R)의 측면이 노출된다. 따라서 EL막(112Rf) 에칭에서 보호막(131Rf) 성막까지의 공정은 동일한 장치 내에서 수행하는 것이 바람직하다. 이에 의하여 EL막(112Rf)을 에칭하여 EL층(112R)을 형성한 후, EL층(112R)을 공기 중에 노출시키지 않고 EL층(112R)을 덮는 보호막(131Rf)을 형성할 수 있다. 이로써, 공기 중에 포함되는 불순물이 EL층(112R)의 내부에 침입하는 것을 억제하여 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다. 또한 다른 공정도 동일한 장치 내에서 수행하면, 표시 장치(100)의 제작 공정에서 표시 장치의 구성 요소가 예를 들어 공기에 닿는 것을 억제할 수 있고, 또한 표시 장치(100)의 제작에서의 스루풋을 높일 수 있기 때문에 바람직하다.
다음으로 보호막(131Rf)을 에칭함으로써, 보호층(131R)을 형성한다(도 7의 (B1)). 보호층(131R)은 EL층(112R)의 측면과 중첩된 영역을 가지도록 형성된다. 또한 보호층(131R)은 화소 전극(111R)의 측면, 화소 전극(111G)의 측면, 화소 전극(111B)의 측면, 희생층(145Ra)의 측면, 및 희생층(145Rb)의 측면과 중첩된 영역을 가지도록 형성된다. 또한 보호막(131Rf)의 막 두께가 얇은 경우 등에는 화소 전극(111R)의 측면, 화소 전극(111G)의 측면, 화소 전극(111B)의 측면, 희생층(145Ra)의 측면, 또는 희생층(145Rb)의 측면 등과 중첩된 영역에는 보호층(131R)이 형성되지 않는 경우가 있다.
EL층(112R)의 측면과 중첩된 영역을 가지도록 보호층(131R)을 형성함으로써, 추후의 공정에서 EL층(112R)의 측면으로부터 내부에 산소 및 물 등의 불순물이 침입하는 것을 억제할 수 있다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다.
보호막(131Rf)의 에칭을 이방성 에칭에 의하여 수행하면, 예를 들어 포토리소그래피법을 사용한 패터닝을 수행하지 않아도 보호층(131)을 적합하게 형성할 수 있기 때문에 바람직하다. 예를 들어 포토리소그래피법을 사용한 패터닝을 수행하지 않고 보호층(131)을 형성함으로써 표시 장치(100)의 제작 공정을 간략화할 수 있기 때문에 표시 장치(100)의 제작 비용을 낮출 수 있다. 따라서 표시 장치(100)를 저렴한 표시 장치로 할 수 있다. 상술한 바와 같이, 이방성 에칭으로서 예를 들어 드라이 에칭법을 들 수 있다. 보호막(131Rf)을 드라이 에칭법에 의하여 에칭하는 경우, 예를 들어 희생막(144Ra) 또는 희생막(144Rb)을 에칭할 때에 사용할 수 있는 에칭 가스를 사용하여 보호막(131Rf)을 에칭할 수 있다.
도 7의 (B2)에는 도 7의 (B1)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 7의 (B2)에 나타낸 바와 같이, 보호층(131R)은 보호층(131Ra)과 보호층(131Rb)의 2층 적층 구조로 할 수 있다.
도 6의 (C) 내지 (D)에 나타낸 공정에 있어서, 산소를 포함하는 가스를 사용하여 EL막(112Rf)의 에칭을 수행하면, 화소 전극(111G) 및 화소 전극(111B)의 표면 상태가 변화되는 경우가 있다. 예를 들어 화소 전극(111G) 및 화소 전극(111B)의 표면이 친수성이 되는 경우가 있다. 예를 들어 화소 전극(111G) 및 화소 전극(111B)의 상부 표면이 인듐 주석 산화물을 포함하는 층인 경우, 산소를 포함하는 가스를 사용하여 EL막(112Rf)의 에칭을 수행함으로써 상기 인듐 주석 산화물을 포함하는 층이 친수성이 되는 경우가 있다. 여기서 추후의 공정에서 화소 전극(111G)과 접한 영역을 가지도록 형성되는 EL막 및 화소 전극(111B)과 접한 영역을 가지도록 형성되는 EL막은 예를 들어 소수성이다. 친수면과 소수면의 밀착성은 친수면끼리의 밀착성 및 소수면끼리의 밀착성보다 낮다. 이상으로부터, 화소 전극(111G) 및 화소 전극(111B)의 표면이 친수성이면 추후의 공정에서 형성되는 EL막과의 밀착성이 낮아지는 경우가 있다. 그러므로 추후의 공정에서 EL막이 화소 전극(111G)과의 계면 또는 화소 전극(111B)과의 계면에서 벗겨지는 경우가 있다. 또한 산소를 포함하는 가스를 사용하여 EL막(112Rf)의 에칭을 수행하면, 상기 표면 상태의 변화뿐만 아니라, 화소 전극(111G) 및 화소 전극(111B)의 표면의 일함수가 변화되는 경우가 있다.
그래서 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면에 대하여 소수화 처리를 수행함으로써, 추후의 공정에서 형성되는 EL막의 막 벗겨짐을 억제할 수 있다. 이로써 표시 장치(100)를 신뢰성이 높은 표시 장치로 할 수 있다. 또한 표시 장치(100) 제작에서의 수율을 높여 표시 장치(100)를 저렴한 표시 장치로 할 수 있다. 소수화 처리는 보호층(131R) 형성 후에 수행하는 것이 바람직하다.
소수화 처리는 예를 들어 화소 전극(111G) 및 화소 전극(111B)에 대한 플루오린 수식에 의하여 수행할 수 있다. 플루오린 수식은 예를 들어 플루오린을 포함하는 가스에 의한 처리 또는 가열 처리, 혹은 플루오린을 포함하는 가스 분위기 중에서의 플라스마 처리 등에 의하여 수행할 수 있다. 플루오린을 포함하는 가스로서 예를 들어 플루오린 가스를 사용할 수 있고, 예를 들어 플루오로카본 가스를 사용할 수 있다. 플루오로카본 가스로서 예를 들어 사플루오린화 탄소(CF4) 가스, C4F6 가스, C2F6 가스, C4F8 가스, 또는 C5F8 등의 저급 플루오린화 탄소 가스를 사용할 수 있다. 또한 플루오린을 포함하는 가스로서 예를 들어 SF6 가스, NF3 가스, 또는 CHF3 가스 등을 사용할 수 있다. 또한 이들 가스에 헬륨 가스, 아르곤 가스, 또는 수소 가스 등을 적절히 첨가할 수 있다.
또한 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면에 대하여 아르곤 등의 18족 원소를 포함하는 가스 분위기 중에서의 플라스마 처리를 수행한 후, 실릴화제를 사용한 처리를 수행함으로써 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면을 소수화시킬 수 있다. 실릴화제로서 헥사메틸다이실라잔(HMDS) 또는 트라이메틸실릴이미다졸(TMSI) 등을 사용할 수 있다. 또한 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면에 대하여 아르곤 등의 18족 원소를 포함하는 가스 분위기 중에서의 플라스마 처리를 수행한 후, 실레인 커플링제를 사용한 처리를 수행함으로써도 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면을 소수화시킬 수 있다.
화소 전극(111G)의 표면 및 화소 전극(111B)의 표면에 대하여 아르곤 등의 18족 원소를 포함하는 가스 분위기 중에서의 플라스마 처리를 수행함으로써 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면에 대하여 대미지를 줄 수 있다. 이에 의하여 HMDS 등의 실릴화제에 포함되는 메틸기가 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면에 결합되기 쉬워진다. 또한 실레인 커플링제에 의한 실레인 커플링이 발생하기 쉬워진다. 이상으로부터, 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면에 대하여 아르곤 등의 18족 원소를 포함하는 가스 분위기 중에서의 플라스마 처리를 수행한 후, 실릴화제 또는 실레인 커플링제를 사용한 처리를 수행함으로써 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면을 소수화시킬 수 있다.
실릴화제 또는 실레인 커플링제 등을 사용한 처리는 예를 들어 스핀 코팅법 또는 디핑법 등을 사용하여 실릴화제 또는 실레인 커플링제 등을 도포함으로써 수행할 수 있다. 또한 실릴화제 또는 실레인 커플링제 등을 사용한 처리는 예를 들어 기상법을 사용하여, 화소 전극(111G) 위 및 화소 전극(111B) 위 등에 실릴화제를 가지는 막 또는 실레인 커플링제를 가지는 막 등을 형성함으로써 수행할 수 있다. 기상법에서는 우선 실릴화제를 가지는 재료 또는 실레인 커플링제를 가지는 재료 등을 휘발시킴으로써 실릴화제 또는 실레인 커플링제 등을 분위기 중에 포함시킨다. 이어서 상기 분위기 중에 화소 전극(111G) 및 화소 전극(111B) 등이 형성된 기판을 놓는다. 이에 의하여 화소 전극(111G) 위 및 화소 전극(111B) 위 등에, 실릴화제 또는 실레인 커플링제 등을 가지는 막을 형성할 수 있으므로, 화소 전극(111G)의 표면 및 화소 전극(111B)의 표면을 소수화시킬 수 있다.
다음으로 희생층(145Rb) 위, 보호층(131R) 위, 화소 전극(111G) 위, 화소 전극(111B) 위, 및 트랜지스터를 포함하는 층(101) 위에 추후에 EL층(112G)이 되는 EL막(112Gf)을 형성한다. 희생층(145R) 및 보호층(131R) 형성 후에 EL막(112Gf)을 형성함으로써, EL막(112Gf)이 EL층(112R)과 접하는 것을 방지할 수 있다. 예를 들어 EL막(112Gf)의 형성에 대해서는 EL막(112Rf) 형성에 대한 기재를 참조할 수 있다.
다음으로 EL막(112Gf) 위, 희생층(145Rb) 위, 및 트랜지스터를 포함하는 층(101) 위에 희생막(144Ga)을 형성하고, 희생막(144Ga) 위에 희생막(144Gb)을 형성한다. 그 후, 희생막(144Gb) 위에 레지스트 마스크(143b)를 형성한다(도 8의 (A)). 희생막(144Ga), 희생막(144Gb), 및 레지스트 마스크(143b)의 형성 등에 대해서는 희생막(144Ra), 희생막(144Rb), 및 레지스트 마스크(143a)의 형성 등에 대한 기재를 각각 참조할 수 있다.
다음으로 희생막(144Gb) 및 희생막(144Ga)에서 레지스트 마스크(143b)로 덮이지 않은 일부를 에칭에 의하여 제거함으로써, 섬 형상 또는 띠 형상의 희생층(145Gb) 및 희생층(145Ga)을 형성한다. 또한 레지스트 마스크(143b)를 제거한다(도 8의 (B)). 여기서는 희생층(145Gb) 및 희생층(145Ga)은 화소 전극(111G) 위에 형성할 수 있다. 희생층(145Gb) 및 희생층(145Ga)의 형성 및 레지스트 마스크(143b)의 제거 등에 대해서는 희생층(145Rb) 및 희생층(145Ra)의 형성 및 레지스트 마스크(143a)의 제거 등에 대한 기재를 참조할 수 있다.
다음으로 EL막(112Gf)에서 희생층(145Ga)으로 덮이지 않은 일부를 에칭으로 제거함으로써, 섬 형상 또는 띠 형상의 EL층(112G)을 형성한다(도 8의 (C)). 예를 들어 EL층(112G)의 형성에 대해서는 EL층(112R)의 형성에 대한 기재를 참조할 수 있다. 또한 EL층(112R)과 마찬가지로, EL층(112G)의 표면에 부착된 불순물도 제거하는 것이 바람직하다. 예를 들어, EL층(112G) 형성 후에 EL층(112G)이 형성된 기판을 불활성 가스 분위기하에 놓음으로써, EL층(112G)에 부착된 불순물을 제거할 수 있다.
다음으로 트랜지스터를 포함하는 층(101)의 상면과, 화소 전극(111B)의 상면과, EL층(112G)의 측면과, 보호층(131R)의 측면과, 희생층(145Rb)의 상면과, 희생층(145Ga)의 측면과, 희생층(145Gb)의 측면 및 상면을 덮도록, 추후에 보호층(131G)이 되는 보호막(131Gf)을 형성한다(도 9의 (A1)). 예를 들어 보호막(131Gf)의 형성에 대해서는 보호막(131Rf)의 형성에 대한 기재를 참조할 수 있다. 여기서 EL막(112Gf) 에칭에서 보호막(131Gf) 성막까지의 공정을 동일한 장치 내에서 수행하면, EL층(112G)을 공기 중에 노출시키지 않고 EL층(112G)을 덮는 보호막(131Gf)을 형성할 수 있기 때문에 바람직하다.
도 9의 (A2)에는 도 9의 (A1)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 9의 (A2)에 나타낸 바와 같이, 보호막(131Gf)은 추후에 보호층(131Ga)이 되는 보호막(131Gaf)과, 추후에 보호층(131Gb)이 되는 보호막(131Gbf)의 2층 적층 구조로 할 수 있다. 보호막(131Gaf) 및 보호막(131Gbf)에 대해서는 보호막(131Raf) 및 보호막(131Rbf)에 대한 기재를 각각 참조할 수 있다.
다음으로 보호막(131Gf)을 에칭함으로써, 보호층(131G)을 형성한다(도 9의 (B1)). 보호층(131G)은 EL층(112G)의 측면과 중첩된 영역을 가지도록 형성된다. 또한 보호층(131G)은 보호층(131R)의 측면, 희생층(145Ga)의 측면, 및 희생층(145Gb)의 측면과 중첩된 영역을 가지도록 형성된다. 또한 보호막(131Gf)의 막 두께가 얇은 경우 등에는 보호층(131R)의 측면, 희생층(145Ga)의 측면, 또는 희생층(145Gb)의 측면 등과 중첩된 영역에는 보호층(131G)이 형성되지 않는 경우가 있다. 예를 들어 보호층(131G)의 형성에 대해서는 보호층(131R)의 형성에 대한 기재를 참조할 수 있다.
도 9의 (B2)에는 도 9의 (B1)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 9의 (B2)에 나타낸 바와 같이, 보호층(131G)은 보호층(131Ga)과 보호층(131Gb)의 2층 적층 구조로 할 수 있다. 보호층(131Ga) 및 보호층(131Gb)에 대해서는 보호층(131Ra) 및 보호층(131Rb)에 대한 기재를 각각 참조할 수 있다.
다음으로 희생층(145Rb) 위, 희생층(145Gb) 위, 보호층(131R) 위, 보호층(131G) 위, 화소 전극(111B) 위, 및 트랜지스터를 포함하는 층(101) 위에 추후에 EL층(112B)이 되는 EL막(112Bf)을 형성한다. 희생층(145G) 및 보호층(131G) 형성 후에 EL막(112Bf)을 형성함으로써, EL막(112Bf)이 EL층(112G)과 접하는 것을 방지할 수 있다. 예를 들어 EL막(112Bf)의 형성에 대해서는 EL막(112Rf) 형성에 대한 기재를 참조할 수 있다.
다음으로 EL막(112Bf) 위, 희생층(145Rb) 위, 및 트랜지스터를 포함하는 층(101) 위에 희생막(144Ba)을 형성하고, 희생막(144Ba) 위에 희생막(144Bb)을 형성한다. 그 후, 희생막(144Bb) 위에 레지스트 마스크(143c)를 형성한다(도 10의 (A)). 희생막(144Ba), 희생막(144Bb), 및 레지스트 마스크(143c)의 형성 등에 대해서는 희생막(144Ra), 희생막(144Rb), 및 레지스트 마스크(143a)의 형성 등에 대한 기재를 각각 참조할 수 있다.
다음으로 희생막(144Bb) 및 희생막(144Ba)에서 레지스트 마스크(143c)로 덮이지 않은 일부를 에칭에 의하여 제거함으로써, 섬 형상 또는 띠 형상의 희생층(145Bb) 및 희생층(145Ba)을 형성한다. 또한 레지스트 마스크(143c)를 제거한다(도 10의 (B)). 여기서는 희생층(145Bb) 및 희생층(145Ba)은 화소 전극(111B) 위에 형성할 수 있다. 희생층(145Bb) 및 희생층(145Ba)의 형성 및 레지스트 마스크(143c)의 제거 등에 대해서는 희생층(145Rb) 및 희생층(145Ra)의 형성 및 레지스트 마스크(143a)의 제거 등에 대한 기재를 참조할 수 있다.
다음으로 EL막(112Bf)에서 희생층(145Ba)으로 덮이지 않은 일부를 에칭으로 제거함으로써, 섬 형상 또는 띠 형상의 EL층(112B)을 형성한다(도 10의 (C)). 예를 들어 EL층(112B)의 형성에 대해서는 EL층(112R)의 형성에 대한 기재를 참조할 수 있다. 또한 EL층(112R) 및 EL층(112G)과 마찬가지로, EL층(112B)의 표면에 부착된 불순물도 제거하는 것이 바람직하다. 예를 들어, EL층(112B) 형성 후에 EL층(112B)이 형성된 기판을 불활성 가스 분위기하에 놓음으로써, EL층(112B)에 부착된 불순물을 제거할 수 있다.
다음으로 트랜지스터를 포함하는 층(101)의 상면과, EL층(112B)의 측면과, 보호층(131G)의 측면과, 희생층(145Rb)의 상면과, 희생층(145Gb)의 상면과, 희생층(145Ba)의 측면과, 희생층(145Bb)의 측면 및 상면을 덮도록, 추후에 보호층(131B)이 되는 보호막(131Bf)을 형성한다(도 11의 (A)). 예를 들어 보호막(131Bf)의 형성에 대해서는 보호막(131Rf)의 형성에 대한 기재를 참조할 수 있다. 여기서 EL막(112Bf) 에칭에서 보호막(131Bf) 성막까지의 공정을 동일한 장치 내에서 수행하면, EL층(112B)을 공기 중에 노출시키지 않고 EL층(112B)을 덮는 보호막(131Bf)을 형성할 수 있기 때문에 바람직하다.
도 11의 (B)에 도 11의 (A)에 나타낸 영역(160a)의 확대도를 나타내고, 도 11의 (C)에 도 11의 (A)에 나타낸 영역(160b)의 확대도를 나타내었다. 영역(160a)은 EL층(112R)과 EL층(112G) 사이의 영역을 포함하고, 영역(160b)은 EL층(112G)과 EL층(112B) 사이의 영역을 포함한다. 도 11의 (B) 및 (C)에 나타낸 바와 같이, 보호막(131Bf)은 추후에 보호층(131Ba)이 되는 보호막(131Baf)과, 추후에 보호층(131Bb)이 되는 보호막(131Bbf)의 2층 적층 구조로 할 수 있다. 보호막(131Baf) 및 보호막(131Bbf)에 대해서는 보호막(131Raf) 및 보호막(131Rbf)에 대한 기재를 각각 참조할 수 있다.
다음으로 보호막(131Bf) 위에 추후에 절연층(132)이 되는 절연막(132f)을 형성한다(도 12의 (A)). 예를 들어 보호막(131Bf), 구체적으로는 보호막(131Bbf)과 접하도록 절연막(132f)을 형성한다. 절연막(132f)으로서 유기 재료를 포함하는 절연막을 적용하는 것이 바람직하고, 유기 재료로서는 수지를 사용하는 것이 바람직하다. 또한 절연막(132f)으로서 감광성 수지를 사용할 수 있다. 감광성 수지로서는 포지티브형 재료 또는 네거티브형 재료를 사용할 수 있다.
절연막(132f)으로서 감광성 수지를 사용하는 경우, 절연막(132f)은 스핀 코팅법, 스프레이법, 스크린 인쇄법, 또는 페인트법 등을 사용하여 형성할 수 있다.
절연막(132f)은 도 12의 (A)에 나타낸 바와 같이, 피형성면의 요철이 반영된, 완만한 요철을 가지는 경우가 있다. 또한 절연막(132f)은 평탄화되어 있는 경우가 있다.
다음으로 절연층(132)을 형성한다(도 12의 (B1)). 여기서 절연막(132f)으로서 감광성 수지를 사용함으로써, 레지스트 마스크, 또는 하드 마스크 등의 에칭 마스크를 제공하지 않고 절연층(132)을 형성할 수 있다. 또한 감광성 수지는 노광 및 현상의 공정만으로 가공할 수 있기 때문에 예를 들어 드라이 에칭법을 사용하지 않고 절연층(132)이 형성될 수 있다. 따라서 공정의 간략화가 가능하다. 또한 절연막(132f)의 에칭으로 인하여 EL층(112)이 받는 대미지를 저감할 수 있다. 또한 절연층(132)의 상부의 일부를 더 에칭하여 표면의 높이를 조정하여도 좋다.
또한 절연막(132f)의 상면에 실질적으로 균일하게 에칭을 실시함으로써 절연층(132)을 형성하여도 좋다. 이와 같이 균일하게 에칭하여 평탄화하는 것을 에치 백이라고도 한다.
절연층(132)의 형성에 있어서, 노광 및 현상의 공정과 에치 백 공정을 조합하여 사용하여도 좋다.
도 12의 (B2)에는 도 12의 (B1)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 12의 (B2)에 나타낸 바와 같이, 절연층(132)은 오목 형상으로 할 수 있다. 여기서 절연층(132)의 상단부의 높이는 예를 들어 보호막(131Bbf)의 상면의 높이 이하로 할 수 있다.
도 13의 (A) 및 (B)에는 도 12의 (B2)의 구성의 변형예를 나타내었다. 도 13의 (A) 및 (B)에 나타낸 구성은 예를 들어 절연층(132)의 형상이 도 12의 (B2)에 나타낸 구성과 다르다.
도 13의 (A)에 나타낸 절연층(132)은 상면이 평탄하다. 도 13의 (A)에 나타낸 예에서는 절연층(132)의 상단부의 높이가 보호막(131Bbf)의 상면의 높이와 동등하다.
도 13의 (B)에 나타낸 절연층(132)은 보호막(131Bf), 희생층(145b), 및 희생층(145a)을 개재(介在)하여 EL층(112)의 상면과 중첩된 영역을 가진다. 여기서 도 13의 (B)에 나타낸 상태에서 절연층(132)을 더 가공함으로써, 절연층(132)을 도 12의 (B2) 또는 도 13의 (A)에 나타낸 형상으로 할 수 있다.
다음으로 보호막(131Bf)을 에칭함으로써, 보호층(131B)을 형성한다(도 14의 (A)). 보호층(131B)은 EL층(112B)의 측면과 중첩된 영역을 가지도록 형성된다. 또한 보호층(131B)은 절연층(132)의 측면과 접한 영역 및 절연층(132)의 하면과 접한 영역을 가지도록 형성된다. 예를 들어 보호층(131B)의 형성에 대해서는 보호층(131R)의 형성에 대한 기재를 참조할 수 있다.
다음으로 희생층(145Rb), 희생층(145Gb), 및 희생층(145Bb)을 예를 들어 에칭을 사용하여 제거한다(도 14의 (B1)). 희생층(145b)의 에칭에는 희생층(145a)과의 선택비가 높은 조건을 사용하는 것이 바람직하다. 또한 희생층(145b)의 제거를 수행하지 않아도 된다.
도 14의 (B2)에는 도 14의 (B1)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 14의 (B2)에서는 희생층(145b)의 제거에 의하여 보호층(131)의 일부가 제거되어, EL층(112)의 측면과 접한 영역을 가지는 보호층(131)의 가장 상면이 희생층(145a)의 상면과 일치하는 예를 나타내었지만 본 발명의 일 형태는 이에 한정되지 않는다. 예를 들어 EL층(112)의 측면과 접한 영역을 가지는 보호층(131)의 가장 상면이 희생층(145a)의 상면보다 높아도 좋다.
다음으로 절연층(132)의 상면과, 희생층(145Ra), 희생층(145Ga), 및 희생층(145Ba)의 상면을 덮도록, 추후에 보호층(133)이 되는 보호막(133f)을 형성한다(도 15의 (A)). 보호막(133f)은 예를 들어 스퍼터링법, CVD법, 진공 증착법, PLD법, 또는 ALD법을 사용하여 형성할 수 있다.
보호막(133f)에는 무기 절연 재료를 사용할 수 있고, 예를 들어 질화물을 사용할 수 있다. 구체적으로는 보호막(133f)은 질화 실리콘, 질화 알루미늄, 및 질화 하프늄 중 적어도 하나를 포함할 수 있다. 또한 보호막(133f)에는 산화물 또는 산화질화물을 사용할 수 있고, 예를 들어 산화 실리콘, 산화질화 실리콘, 산화 알루미늄, 산화질화 알루미늄, 산화 하프늄, 및 산화질화 하프늄 등의 산화물막 또는 산질화물막을 사용할 수 있다.
다음으로 보호막(133f)을 가공하여 보호층(133)을 형성한다(도 15의 (B1)). 보호막(133f)의 가공은 예를 들어 포토리소그래피법을 사용하여 수행할 수 있다. 구체적으로는 우선 보호막(133f) 위에 레지스트 마스크를 형성한다. 다음으로 보호막(133f)에서 레지스트 마스크로 덮이지 않은 일부를 에칭에 의하여 제거한다. 이로써 보호층(133)을 형성할 수 있다.
도 15의 (B2)에는 도 15의 (B1)에서 일점쇄선으로 둘러싼 영역의 확대도를 나타내었다. 도 15의 (B2)에서는 보호층(133)의 단부가 희생층(145a)의 단부와 일치하고 있지만 보호층(133)의 단부는 희생층(145a)의 단부와 일치하지 않아도 된다. 예를 들어 보호층(133)이 희생층(145a)과 중첩된 영역을 가져도 좋다. 또한 보호층(133)의 단부가 희생층(145a)의 단부와 절연층(132)의 단부 사이에 위치하여도 좋다.
다음으로 희생층(145Ra), 희생층(145Ga), 및 희생층(145Ba)을 예를 들어 에칭을 사용하여 제거한다(도 16의 (A)). 희생층(145Ra), 희생층(145Ga), 및 희생층(145Ba)은 EL층(112)에 가능한 한 대미지를 주지 않는 방법으로 제거하는 것이 바람직하고, 예를 들어 웨트 에칭법을 사용하는 것이 바람직하다. 또한 희생층(145Ra), 희생층(145Ga), 및 희생층(145Ba)을 제거함과 동시에, 보호층(133)의 상부의 일부 및 보호층(131)의 상부의 일부가 에칭되는 경우가 있다.
이어서, 진공 베이킹 처리를 수행하여, EL층(112R)의 표면, EL층(112G)의 표면, 및 EL층(112B)의 표면에 흡착된 물 등을 제거한다. 진공 베이킹은 EL층(112R), EL층(112G), 및 EL층(112B) 등에 포함되는 유기 화합물을 변질시키지 않는 온도 범위에서 수행하는 것이 바람직하고, 예를 들어 70℃ 이상 120℃ 이하, 더 바람직하게는 80℃ 이상 100℃ 이하에서 수행할 수 있다. 또한 EL층(112R)의 표면, EL층(112G)의 표면, 및 EL층(112B)의 표면 등에 흡착된 물 등이 적어, 예를 들어 표시 장치(100)의 신뢰성에 주는 영향이 적은 경우에는 진공 베이킹 처리를 수행하지 않아도 된다.
다음으로 EL층(112) 위, 보호층(133) 위, 및 트랜지스터를 포함하는 층(101) 위에 공통층(114)을 형성한다. 상술한 바와 같이, 공통층(114)은 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 가지고, 예를 들어 전자 주입층 또는 정공 주입층을 가진다. 공통층(114)은 예를 들어 증착법, 스퍼터링법, 또는 잉크젯법 등에 의하여 형성할 수 있다. 또한 접속 전극(111C) 위에 공통층(114)을 제공하지 않는 구성으로 하는 경우에는, 공통층(114)의 형성에서 접속 전극(111C) 위를 차폐하는 메탈 마스크를 사용하면 좋다. 이때 사용하는 메탈 마스크로는 표시부의 화소 영역을 차폐하지 않아도 되기 때문에, 고정세 마스크를 사용할 필요가 없다.
다음으로 공통층(114) 위에 공통 전극(115)을 형성한다. 공통 전극(115)은 예를 들어 스퍼터링법 또는 진공 증착법 등에 의하여 형성할 수 있다. 이상의 공정으로 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)를 제작할 수 있다.
다음으로 공통 전극(115) 위에 보호층(121)을 형성한다(도 16의 (B)). 보호층(121)으로서 무기 절연막을 사용하는 경우, 예를 들어 스퍼터링법, CVD법, 또는 ALD법을 사용하여 보호층(121)을 형성하는 것이 바람직하다. 또한 보호층(121)으로서 유기 절연막을 사용하는 경우, 예를 들어 잉크젯법을 사용하여 보호층(121)을 형성하면, 원하는 영역에 균일한 막을 형성할 수 있기 때문에 바람직하다.
이상의 공정으로 표시 장치(100)를 제작할 수 있다.
이상과 같이, 본 발명의 일 형태의 표시 장치의 제작 방법에서는 메탈 마스크 등의 섀도 마스크를 사용하지 않고, 예를 들어 포토리소그래피법과 에칭법을 사용하여 EL층을 구분 형성한다. 이에 의하여 EL층의 패턴을 미세한 패턴으로 할 수 있다. 따라서 본 발명의 일 형태의 표시 장치의 제작 방법에 의하여, 고정세도이며 고개구율의 표시 장치를 제작할 수 있다. 또한 고해상도의 표시 장치 및 대형의 표시 장치를 제작할 수 있다. 또한 EL층을 구분 형성할 수 있기 때문에, 매우 선명하고, 콘트라스트가 높고, 표시 품위가 높은 표시 장치를 제작할 수 있다.
[구성예_2]
도 2의 (A), (B), 및 (D) 등에 나타낸 구성에서는 EL층(112R)의 측면이 화소 전극(111R)의 측면보다 내측에 위치하고, EL층(112G)의 측면이 화소 전극(111G)의 측면보다 내측에 위치하고, EL층(112B)의 측면이 화소 전극(111B)의 측면보다 내측에 위치하지만 본 발명의 일 형태의 표시 장치의 구성은 이에 한정되지 않는다. 도 17의 (A)는 도 1에서의 일점쇄선 A1-A2를 따라 취한 단면도이고, 도 17의 (B)는 도 1에서의 일점쇄선 B1-B2를 따라 취한 단면도이고, 도 17의 (C)는 도 1에서의 일점쇄선 C1-C2를 따라 취한 단면도이고, 도 17의 (D)는 도 17의 (A)에서 일점쇄선으로 둘러싼 영역의 확대도이다. 도 17의 (A), (B), (C), 및 (D)는 도 2의 (A), (B), (C1), 및 (D)에 나타낸 구성의 변형예이고, 화소 전극(111R)의 측면과 EL층(112R)의 측면이 일치하고, 화소 전극(111G)의 측면과 EL층(112G)의 측면이 일치하고, 화소 전극(111B)의 측면과 EL층(112B)의 측면이 일치하는 점이 상이하다.
도 18의 (A)는 도 1에서의 일점쇄선 A1-A2를 따라 취한 단면도이고, 도 18의 (B)는 도 1에서의 일점쇄선 B1-B2를 따라 취한 단면도이고, 도 18의 (C)는 도 1에서의 일점쇄선 C1-C2를 따라 취한 단면도이고, 도 18의 (D)는 도 18의 (A)에서 일점쇄선으로 둘러싼 영역의 확대도이다. 도 18의 (A), (B), (C), 및 (D)는 도 2의 (A), (B), (C1), 및 (D)에 나타낸 구성의 변형예이고, EL층(112R)의 측면이 화소 전극(111R)의 측면보다 외측에 위치하고, EL층(112G)의 측면이 화소 전극(111G)의 측면보다 외측에 위치하고, EL층(112B)의 측면이 화소 전극(111B)의 측면보다 외측에 위치하는 점이 상이하다. 도 18의 (A) 및 (B) 등에 나타낸 구성에서는 EL층(112)은 화소 전극(111)의 측면을 덮도록 제공된다.
도 19의 (A)는 도 1에서의 일점쇄선 A1-A2를 따라 취한 단면도이고, 도 19의 (B)는 도 1에서의 일점쇄선 B1-B2를 따라 취한 단면도이고, 도 19의 (C)는 도 1에서의 일점쇄선 C1-C2를 따라 취한 단면도이고, 도 19의 (D)는 도 19의 (A)에서 일점쇄선으로 둘러싼 영역의 확대도이다. 도 19의 (A), (B), (C), 및 (D)는 도 2의 (A), (B), (C1), 및 (D)에 나타낸 구성의 변형예이고, 보호층(133)이 제공되지 않는 점이 상이하다. 도 19의 (A) 내지 (D)에 나타낸 구성에서는 예를 들어 절연층(132)과 공통층(114)이 접한 영역을 가지는 구성으로 할 수 있다.
보호층(133)을 생략함으로써 보호층(133)의 형성 공정을 수행하지 않아도 되기 때문에 표시 장치(100)의 제작 공정을 간략화할 수 있다. 따라서 표시 장치(100)의 제작 비용을 절감할 수 있기 때문에 표시 장치(100)를 저렴한 표시 장치로 할 수 있다.
도 20의 (A)는 도 1에서의 일점쇄선 A1-A2를 따라 취한 단면도이다. 도 20의 (B)는 도 1에서의 일점쇄선 B1-B2를 따라 취한 단면도이다. 도 20의 (C)는 도 1에서의 일점쇄선 C1-C2를 따라 취한 단면도이다. 도 20의 (D)는 도 20의 (A)에서 일점쇄선으로 둘러싼 영역의 확대도이다. 도 20의 (A), (B), (C), 및 (D)는 도 2의 (A), (B), (C1), 및 (D)에 나타낸 구성의 변형예이고, 보호층(133)이 EL층(112)과 중첩된 영역을 가지는 점이 상이하다.
도 20의 (A) 내지 (D)에 나타낸 구성에 있어서, EL층(112R)의 상면과 보호층(133) 사이에는 희생층(145Ra)이 잔존하고, EL층(112G)의 상면과 보호층(133) 사이에는 희생층(145Ga)이 잔존하고, EL층(112B)의 상면과 보호층(133) 사이에는 희생층(145Ba)이 잔존한다. 또한 표시 장치(100)의 제작 공정에 따라서는 희생층(145Ra)과 보호층(133) 사이에 희생층(145Rb)이 잔존하고, 희생층(145Ga)과 보호층(133) 사이에 희생층(145Gb)이 잔존하고, 희생층(145Ba)과 보호층(133) 사이에 희생층(145Bb)이 잔존하는 경우가 있다. 또한 희생층(145Ra), 희생층(145Ga), 및 희생층(145Ba)이 잔존하지 않고, EL층(112R), EL층(112G), 및 EL층(112B)이 보호층(133)과 접한 영역을 가지는 경우가 있다. 또한 도 20의 (A) 내지 (D)에 나타낸 구성에 있어서, 보호층(133)의 단부가 희생층(145a)의 단부와 일치하고 있지만 보호층(133)의 단부는 희생층(145a)의 단부와 일치하지 않아도 된다. 예를 들어 보호층(133)이 EL층(112)의 상면과 접한 영역을 가져도 좋다. 즉 보호층(133)이 희생층(145a)의 측면을 덮는 구성으로 하여도 좋다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 2)
본 실시형태에서는, 본 발명의 일 형태의 표시 장치의 구성예에 대하여 설명한다.
본 실시형태의 표시 장치는 고해상도의 표시 장치 또는 대형의 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용의 모니터, 디지털 사이니지, 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 스마트폰, 손목시계형 단말기, 태블릿 단말기, 휴대 정보 단말기, 및 음향 재생 장치의 표시부에 사용할 수 있다.
[표시 모듈_1]
도 21은 표시 장치(100A)의 사시도이고, 도 22의 (A)는 표시 장치(100A)의 단면도이다.
표시 장치(100A)는 기판(452)과 기판(451)이 접합된 구성을 가진다. 도 21에서는 기판(452)을 파선으로 명시하였다.
표시 장치(100A)는 표시부(462), 회로(464), 및 배선(465) 등을 가진다. 도 21에는 표시 장치(100A)에 IC(473) 및 FPC(472)가 실장된 예를 나타내었다. 그러므로 도 21에 나타낸 구성은 표시 장치(100A), IC(집적 회로), 및 FPC를 가지는 표시 모듈이라고도 할 수 있다. 또한 상기 표시 모듈이 가지는 표시 장치는 표시 장치(100A)에 한정되지 않고, 후술하는 표시 장치(100B)이어도 좋다.
회로(464)로서는 예를 들어 주사선 구동 회로를 사용할 수 있다.
배선(465)은 표시부(462) 및 회로(464)에 신호 및 전력을 공급하는 기능을 가진다. 상기 신호 및 전력은 FPC(472)를 통하여 외부로부터 배선(465)에 입력되거나 IC(473)로부터 배선(465)에 입력된다.
도 21에는, COG 방식 또는 COF(Chip On Film) 방식 등에 의하여 기판(451)에 IC(473)가 제공되어 있는 예를 나타내었다. IC(473)로서는, 예를 들어 주사선 구동 회로 또는 신호선 구동 회로 등을 가지는 IC를 적용할 수 있다. 또한 표시 장치(100A)를 가지는 표시 모듈은 IC를 제공하지 않는 구성으로 하여도 좋다. 또한 IC를 예를 들어 COF 방식에 의하여 FPC에 실장하여도 좋다.
[표시 장치(100A)]
도 22의 (A)에 표시 장치(100A)에서 FPC(472)를 포함하는 영역의 일부, 회로(464)의 일부, 표시부(462)의 일부, 및 단부를 포함하는 영역의 일부를 각각 절단한 경우의 단면의 일례를 나타내었다.
도 22의 (A)에 나타낸 표시 장치(100A)는 기판(451)과 기판(452) 사이에 트랜지스터(201), 트랜지스터(205), 적색광을 발하는 발광 소자(110R), 녹색광을 발하는 발광 소자(110G), 및 청색광을 발하는 발광 소자(110B) 등을 가진다. 여기서 표시 장치(100A)에 있어서, 기판(451)으로부터 절연층(214)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함하는 층(101)에 상당한다.
발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)에는 실시형태 1에서 예시한 발광 소자를 적용할 수 있다.
여기서, 표시 장치의 화소가 상이한 색을 발하는 발광 소자를 가지는 부화소를 3종류 가지는 경우, 상기 3개의 부화소로서는 R, G, B의 3색의 부화소, 황색(Y), 시안(C), 및 마젠타(M)의 3색의 부화소 등을 들 수 있다. 상기 부화소를 4개 가지는 경우, 상기 4개의 부화소로서는 R, G, B, 백색(W)의 4색의 부화소, 및 R, G, B, Y의 4색의 부화소 등을 들 수 있다.
보호층(121)과 기판(452)은 접착층(442)을 개재하여 접착되어 있다. 발광 소자의 밀봉에는 고체 밀봉 구조 또는 중공 밀봉 구조 등을 적용할 수 있다. 도 22의 (A)에서는 기판(452), 접착층(442), 및 보호층(121)으로 둘러싸인 공간(443)이 불활성 가스(질소 또는 아르곤 등)로 충전되어 있고, 중공 밀봉 구조가 적용되어 있다. 접착층(442)은 발광 소자와 중첩되어 제공되어 있어도 좋다. 또한 기판(452), 접착층(442), 및 보호층(121)으로 둘러싸인 공간(443)을 접착층(442)과는 상이한 수지로 충전하여도 좋다. 또한 보호층(121)에는 실시형태 1에서 예시한 구성을 적용할 수 있다.
트랜지스터(205)가 가지는 도전층(222b)의 상면이 노출되도록 절연층(214), 절연층(215), 및 절연층(213)에 제공된 개구부에서, 상기 개구부의 바닥면 및 측면을 따르도록 도전층(418R), 도전층(418G), 및 도전층(418B)의 일부가 형성된다. 도전층(418R), 도전층(418G), 및 도전층(418B)은 각각 트랜지스터(205)가 가지는 도전층(222b)과 접속된다. 또한 도전층(418R), 도전층(418G), 및 도전층(418B)의 다른 일부는 절연층(214) 위에 제공된다.
도전층(418R), 도전층(418G), 및 도전층(418B) 위에는 화소 전극(111R), 화소 전극(111G), 및 화소 전극(111B)이 제공된다.
또한 도 22의 (A)에 나타낸 바와 같이, 도전층(418R)과 화소 전극(111R) 사이의 일부, 도전층(418G)과 화소 전극(111G) 사이의 일부, 및 도전층(418B)과 화소 전극(111B) 사이의 일부에는 절연층(414)이 제공되어도 좋다. 구체적으로는 절연층(214), 절연층(215), 및 절연층(213)에 제공되는, 도전층(222b)에 도달하는 개구부에 절연층(414)을 제공할 수 있다.
화소 전극(111R), 화소 전극(111G), 및 화소 전극(111B)으로서 실시형태 1에서 예시한 화소 전극을 적용할 수 있다.
발광 소자(110R)와 발광 소자(110G) 사이이고 절연층(214) 위의 영역, 및 발광 소자(110G)와 발광 소자(110B) 사이이고 절연층(214) 위의 영역에는 각각 보호층(131), 절연층(132), 및 보호층(133)이 제공된다. 보호층(131), 절연층(132), 및 보호층(133)에는 실시형태 1에서 예시한 구성을 적용할 수 있다.
표시 장치(100A)는 톱 이미션형 표시 장치이다. 따라서 발광 소자(110)가 발하는 광은 기판(452) 측으로 사출된다. 기판(452)에는 가시광에 대한 투과성이 높은 재료를 사용하는 것이 바람직하다.
트랜지스터(201) 및 트랜지스터(205)는 모두 기판(451) 위에 형성되어 있다. 이들 트랜지스터는 동일한 재료 및 동일한 공정으로 제작할 수 있다.
기판(451) 위에는 절연층(211), 절연층(213), 절연층(215), 및 절연층(214)이 이 순서대로 제공되어 있다. 절연층(211)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(213)은 그 일부가 각 트랜지스터의 게이트 절연층으로서 기능한다. 절연층(215)은 트랜지스터를 덮어 제공된다. 절연층(214)은 트랜지스터를 덮어 제공되고, 평탄화층으로서의 기능을 가진다. 또한 게이트 절연층의 개수 및 트랜지스터를 덮는 절연층의 개수는 한정되지 않고, 각각 단층이어도 좋고 2층 이상이어도 좋다.
트랜지스터를 덮는 절연층 중 적어도 하나의 층에는 물 및 수소 등의 불순물이 확산되기 어려운 재료를 사용하는 것이 바람직하다. 이에 의하여, 절연층을 배리어층으로서 기능시킬 수 있다. 이와 같은 구성으로 함으로써, 외부로부터 트랜지스터로 불순물이 확산되는 것을 효과적으로 억제할 수 있어, 표시 장치의 신뢰성을 높일 수 있다.
절연층(211), 절연층(213), 및 절연층(215)으로서는 각각 무기 절연막을 사용하는 것이 바람직하다. 무기 절연막으로서는 예를 들어 질화 실리콘막, 산화질화 실리콘막, 산화 실리콘막, 질화산화 실리콘막, 산화 알루미늄막, 및 질화 알루미늄막 등을 사용할 수 있다. 또한 산화 하프늄막, 산화 이트륨막, 산화 지르코늄막, 산화 갈륨막, 산화 탄탈럼막, 산화 마그네슘막, 산화 란타넘막, 산화 세륨막, 및 산화 네오디뮴막 등을 사용하여도 좋다. 또한 상술한 절연막을 2개 이상 적층하여 사용하여도 좋다.
여기서, 유기 절연막은 무기 절연막에 비하여 배리어성이 낮은 경우가 많다. 그러므로 유기 절연막은 표시 장치(100A)의 단부 근방에 개구를 가지는 것이 바람직하다. 이로써 표시 장치(100A)의 단부로부터 유기 절연막을 통하여 불순물이 들어가는 것을 억제할 수 있다. 또는 유기 절연막의 단부가 표시 장치(100A)의 단부보다 내측에 위치하도록 유기 절연막을 형성하여, 표시 장치(100A)의 단부에서 유기 절연막이 노출되지 않도록 하여도 좋다.
평탄화층으로서 기능하는 절연층(214)에는 유기 절연막을 사용하는 것이 바람직하다. 유기 절연막에 사용할 수 있는 재료로서는 아크릴 수지, 폴리이미드 수지, 에폭시 수지, 폴리아마이드 수지, 폴리이미드아마이드 수지, 실록세인 수지, 벤조사이클로뷰텐계 수지, 페놀 수지, 및 이들 수지의 전구체 등을 들 수 있다.
도 22의 (A)에 나타낸 영역(228)에서는, 절연층(214), 절연층(214) 위의 보호층(131), 보호층(131) 위의 절연층(132), 및 절연층(132) 위의 보호층(133)에 개구가 형성되어 있다. 개구를 덮도록 보호층(121)이 형성된다. 보호층(121)으로서 무기층을 사용함으로써 절연층(214)에 유기 절연막을 사용하는 경우에도, 절연층(214)을 통하여 외부로부터 표시부(462)에 불순물이 들어가는 것을 억제할 수 있다. 따라서 표시 장치(100A)의 신뢰성을 높일 수 있다.
트랜지스터(201) 및 트랜지스터(205)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 소스 및 드레인 중 한쪽으로서 기능하는 도전층(222a), 소스 및 드레인 중 다른 쪽으로서 기능하는 도전층(222b), 반도체층(231), 게이트 절연층으로서 기능하는 절연층(213), 그리고 게이트로서 기능하는 도전층(223)을 가진다. 여기서는 동일한 도전막을 가공하여 얻어지는 복수의 층을 같은 해치 패턴으로 나타내었다. 절연층(211)은 도전층(221)과 반도체층(231) 사이에 위치한다. 절연층(213)은 도전층(223)과 반도체층(231) 사이에 위치한다.
본 실시형태의 표시 장치가 가지는 트랜지스터의 구조는 특별히 한정되지 않는다. 예를 들어 플레이너(planar)형 트랜지스터, 스태거형 트랜지스터, 또는 역스태거형 트랜지스터 등을 사용할 수 있다. 또한 톱 게이트형 및 보텀 게이트형 중 어느 트랜지스터 구조로 하여도 좋다. 또는 채널이 형성되는 반도체층 상하에 게이트가 제공되어도 좋다.
트랜지스터(201) 및 트랜지스터(205)에는 채널이 형성되는 반도체층을 2개의 게이트로 끼우는 구성이 적용되어 있다. 2개의 게이트를 접속하고, 이들에 동일한 신호를 공급함으로써 트랜지스터를 구동하여도 좋다. 또는 2개의 게이트 중 한쪽에 문턱 전압을 제어하기 위한 전위를 공급하고, 다른 쪽에 구동시키기 위한 전위를 공급함으로써, 트랜지스터의 문턱 전압을 제어하여도 좋다.
트랜지스터에 사용되는 반도체 재료의 결정성에 대해서도 특별히 한정되지 않고, 비정질 반도체, 및 결정성을 가지는 반도체(미결정 반도체, 다결정 반도체, 단결정 반도체, 또는 일부에 결정 영역을 가지는 반도체) 중 어느 것을 사용하여도 좋다. 결정성을 가지는 반도체를 사용하면, 트랜지스터 특성의 열화를 억제할 수 있기 때문에 바람직하다.
트랜지스터의 반도체층은 금속 산화물(산화물 반도체라고도 함)을 가지는 것이 바람직하다. 즉 본 실시형태의 표시 장치에는 금속 산화물을 채널 형성 영역에 사용한 트랜지스터(이하 OS 트랜지스터라고도 함)를 사용하는 것이 바람직하다. 또는 트랜지스터의 반도체층은 실리콘을 가져도 좋다. 실리콘으로서는 비정질 실리콘, 및 결정성 실리콘(저온 폴리실리콘 및 단결정 실리콘 등) 등을 들 수 있다.
반도체층은 예를 들어 인듐과, M(M은 갈륨, 알루미늄, 실리콘, 붕소, 이트륨, 주석, 구리, 바나듐, 베릴륨, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘에서 선택되는 1종류 또는 복수 종류)과, 아연을 가지는 것이 바람직하다. 특히 M은 알루미늄, 갈륨, 이트륨, 및 주석에서 선택되는 1종류 또는 복수 종류인 것이 바람직하다.
특히 반도체층에 인듐(In), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물(IGZO라고도 기재함)을 사용하는 것이 바람직하다. 또는 반도체층에는 인듐(In), 알루미늄(Al), 및 아연(Zn)을 포함하는 산화물(IAZO라고도 기재함)을 사용하여도 좋다. 또는 반도체층에는 인듐(In), 알루미늄(Al), 갈륨(Ga), 및 아연(Zn)을 포함하는 산화물(IAGZO)을 사용하여도 좋다.
반도체층이 In-M-Zn 산화물인 경우, 상기 In-M-Zn 산화물에서의 In의 원자수비는 M의 원자수비 이상인 것이 바람직하다. 이와 같은 In-M-Zn 산화물의 금속 원소의 원자수비로서, In:M:Zn=1:1:1 또는 그 근방의 조성, In:M:Zn=1:1:1.2 또는 그 근방의 조성, In:M:Zn=2:1:3 또는 그 근방의 조성, In:M:Zn=3:1:2 또는 그 근방의 조성, In:M:Zn=4:2:3 또는 그 근방의 조성, In:M:Zn=4:2:4.1 또는 그 근방의 조성, In:M:Zn=5:1:3 또는 그 근방의 조성, In:M:Zn=5:1:6 또는 그 근방의 조성, In:M:Zn=5:1:7 또는 그 근방의 조성, In:M:Zn=5:1:8 또는 그 근방의 조성, In:M:Zn=6:1:6 또는 그 근방의 조성, In:M:Zn=5:2:5 또는 그 근방의 조성 등을 들 수 있다. 또한 근방의 조성이란 원하는 원자수비의 ±30%의 범위를 포함하는 것이다.
예를 들어 원자수비가 In:Ga:Zn=4:2:3 또는 그 근방의 조성이라고 기재된 경우, In의 원자수비를 4로 하였을 때, Ga의 원자수비가 1 이상 3 이하이고, Zn의 원자수비가 2 이상 4 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=5:1:6 또는 그 근방의 조성이라고 기재된 경우, In의 원자수비를 5로 하였을 때, Ga의 원자수비가 0.1보다 크고 2 이하이고, Zn의 원자수비가 5 이상 7 이하인 경우를 포함한다. 또한 원자수비가 In:Ga:Zn=1:1:1 또는 그 근방의 조성이라고 기재된 경우, In의 원자수비를 1로 하였을 때, Ga의 원자수비가 0.1보다 크고 2 이하이고, Zn의 원자수비가 0.1보다 크고 2 이하인 경우를 포함한다.
회로(464)가 가지는 트랜지스터와 표시부(462)가 가지는 트랜지스터는 같은 구조이어도 좋고, 다른 구조이어도 좋다. 회로(464)가 가지는 복수의 트랜지스터의 구조는 모두 같아도 좋고, 2종류 이상 있어도 좋다. 마찬가지로, 표시부(462)가 가지는 복수의 트랜지스터의 구조는 모두 같아도 좋고, 2종류 이상 있어도 좋다.
기판(451)에서 기판(452)이 중첩되지 않은 영역에는 접속부(204)가 제공되어 있다. 접속부(204)에서는 배선(465)이 도전층(468), 도전층(461), 및 접속층(242)을 통하여 FPC(472)와 전기적으로 접속되어 있다. 도전층(468)으로서, 도전층(418)과 동일한 도전막을 가공하여 얻어진 도전층을 사용할 수 있다. 도전층(461)으로서, 화소 전극(111)과 동일한 도전막을 가공하여 얻어진 도전층, 또는 화소 전극(111)과 동일한 도전막과 광학 조정층과 동일한 도전막의 적층막을 가공하여 얻어진 도전층을 사용할 수 있다. 접속부(204)의 상면에서는 도전층(461)이 노출되어 있다. 이로써 접속부(204)와 FPC(472)를 접속층(242)을 통하여 전기적으로 접속시킬 수 있다. 또한 도전층(468)과 도전층(461) 사이의 일부에는 절연층(414)이 제공되어도 좋다. 구체적으로는 절연층(214), 절연층(215), 및 절연층(213)에 제공된 개구부에 절연층(414)을 제공할 수 있다.
기판(452)의 기판(451) 측의 면에는 차광층(417)을 제공하는 것이 바람직하다. 또한 기판(452)의 외측에는 각종 광학 부재를 배치할 수 있다. 광학 부재로서는 편광판, 위상차판, 광 확산층(예를 들어 확산 필름), 반사 방지층, 및 집광 필름 등을 들 수 있다. 또한 기판(452)의 외측에는 먼지의 부착을 억제하는 대전 방지막, 오염이 부착되기 어렵게 하는 발수성을 가지는 막, 사용에 따른 손상의 발생을 억제하는 하드코트막, 또는 충격 흡수층 등을 배치하여도 좋다.
발광 소자(110)를 덮는 보호층(121)을 제공함으로써, 발광 소자(110)에 물 등의 불순물이 들어가는 것을 억제하여 발광 소자(110)의 신뢰성을 높일 수 있다.
표시 장치(100A)의 단부 근방의 영역(228)에서, 절연층(214)의 개구를 통하여 절연층(215)과 보호층(121)이 서로 접하는 것이 바람직하다. 특히 절연층(215)이 가지는 무기 절연막과 보호층(121)이 가지는 무기 절연막이 서로 접하는 것이 바람직하다. 이로써 유기 절연막을 통하여 외부로부터 표시부(462)에 불순물이 들어가는 것을 억제할 수 있다. 따라서 표시 장치(100A)의 신뢰성을 높일 수 있다.
기판(451) 및 기판(452)에는 각각 유리, 석영, 세라믹, 사파이어, 수지, 금속, 합금, 또는 반도체 등을 사용할 수 있다. 발광 소자(110)로부터의 광을 추출하는 측의 기판에는 상기 광을 투과시키는 재료를 사용한다. 기판(451) 및 기판(452)에 가요성을 가지는 재료를 사용하면 표시 장치의 가요성을 높일 수 있다. 또한 기판(451) 또는 기판(452)으로서 편광판을 사용하여도 좋다.
기판(451) 및 기판(452)으로서는 각각 폴리에틸렌테레프탈레이트(PET) 또는 폴리에틸렌나프탈레이트(PEN) 등의 폴리에스터 수지, 폴리아크릴로나이트릴 수지, 아크릴 수지, 폴리이미드 수지, 폴리메틸메타크릴레이트 수지, 폴리카보네이트(PC) 수지, 폴리에터설폰(PES) 수지, 폴리아마이드 수지(나일론, 아라미드 등), 폴리실록세인 수지, 사이클로올레핀 수지, 폴리스타이렌 수지, 폴리아마이드이미드 수지, 폴리우레탄 수지, 폴리염화 바이닐 수지, 폴리염화 바이닐리덴 수지, 폴리프로필렌 수지, 폴리테트라플루오로에틸렌(PTFE) 수지, ABS 수지, 또는 셀룰로스 나노 섬유 등을 사용할 수 있다. 기판(451) 및 기판(452) 중 한쪽 또는 양쪽에 가요성을 가질 정도의 두께를 가지는 유리를 사용하여도 좋다.
또한 표시 장치에 원편광판을 중첩시키는 경우, 표시 장치가 가지는 기판에는 광학 등방성이 높은 기판을 사용하는 것이 바람직하다. 광학 등방성이 높은 기판은 복굴절이 작다(복굴절량이 작다)고도 할 수 있다.
광학등방성이 높은 기판의 위상차(retardation)값의 절댓값은 30nm 이하가 바람직하고, 20nm 이하가 더 바람직하고, 10nm 이하가 더욱 바람직하다.
광학 등방성이 높은 필름으로서는 트라이아세틸셀룰로스(TAC, 셀룰로스트라이아세테이트라고도 함) 필름, 사이클로올레핀 폴리머(COP) 필름, 사이클로올레핀 공중합체(COC) 필름, 및 아크릴 필름 등을 들 수 있다.
또한 기판으로서 필름을 사용하는 경우, 필름이 흡수(吸水)함으로써, 표시 패널에 주름이 생기는 등 형상 변화가 일어날 우려가 있다. 그러므로 기판에는 흡수율이 낮은 필름을 사용하는 것이 바람직하다. 예를 들어, 흡수율이 1% 이하의 필름을 사용하는 것이 바람직하고, 0.1% 이하의 필름을 사용하는 것이 더 바람직하고, 0.01% 이하의 필름을 사용하는 것이 더욱 바람직하다.
접착층(442)으로서는 자외선 경화형 등의 광 경화형 접착제, 반응 경화형 접착제, 열 경화형 접착제, 또는 혐기형 접착제 등 각종 경화형 접착제를 사용할 수 있다. 이들 접착제로서는 에폭시 수지, 아크릴 수지, 실리콘(silicone) 수지, 페놀 수지, 폴리이미드 수지, 이미드 수지, PVC(폴리바이닐클로라이드) 수지, PVB(폴리바이닐뷰티랄) 수지, 및 EVA(에틸렌바이닐아세테이트) 수지 등을 들 수 있다. 특히 에폭시 수지 등 투습성이 낮은 재료가 바람직하다. 또한 2액 혼합형 수지를 사용하여도 좋다. 또한 예를 들어 접착 시트를 사용하여도 좋다.
접속층(242)으로서는 이방성 도전 필름(ACF: Anisotropic Conductive Film) 또는 이방성 도전 페이스트(ACP: Anisotropic Conductive Paste) 등을 사용할 수 있다.
트랜지스터의 게이트, 소스, 및 드레인 외에, 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층에 사용할 수 있는 재료로서는 알루미늄, 타이타늄, 크로뮴, 니켈, 구리, 이트륨, 지르코늄, 몰리브데넘, 은, 탄탈럼, 및 텅스텐 등의 금속, 그리고 상기 금속을 주성분으로 하는 합금 등을 들 수 있다. 이들 재료를 포함한 막을 단층으로 또는 적층 구조로 사용할 수 있다.
또한 투광성을 가지는 도전 재료로서는 산화 인듐, 인듐 주석 산화물, 인듐 아연 산화물, 산화 아연, 또는 갈륨을 포함하는 산화 아연 등의 도전성 산화물, 혹은 그래핀을 사용할 수 있다. 또는 금, 은, 백금, 마그네슘, 니켈, 텅스텐, 크로뮴, 몰리브데넘, 철, 코발트, 구리, 팔라듐, 및 타이타늄 등의 금속 재료, 혹은 상기 금속 재료가 포함되는 합금 재료를 사용할 수 있다. 또는 상기 금속 재료의 질화물(예를 들어 질화 타이타늄) 등을 사용하여도 좋다. 또한 금속 재료 또는 합금 재료(또는 이들의 질화물)를 사용하는 경우에는, 투광성을 가질 정도로 얇게 하는 것이 바람직하다. 또한 상기 재료의 적층막을 도전층으로서 사용할 수 있다. 예를 들어, 은과 마그네슘의 합금과 인듐 주석 산화물의 적층막을 사용하면, 도전성을 높일 수 있기 때문에 바람직하다. 이들은 표시 장치를 구성하는 각종 배선 및 전극 등의 도전층, 및 발광 소자가 가지는 도전층(화소 전극 또는 공통 전극으로서 기능하는 도전층)에도 사용할 수 있다.
각 절연층에 사용할 수 있는 절연 재료로서는 예를 들어 아크릴 수지 또는 에폭시 수지 등의 수지, 산화 실리콘, 산화질화 실리콘, 질화산화 실리콘, 질화 실리콘, 또는 산화 알루미늄 등의 무기 절연 재료가 있다.
도 22의 (B)는 트랜지스터(209)의 구성예를 나타낸 단면도이고, 도 22의 (C)는 트랜지스터(210)의 구성예를 나타낸 단면도이다. 트랜지스터(209) 및 트랜지스터(210)는 예를 들어 도 22의 (A)에 나타낸 트랜지스터(201) 및 트랜지스터(205)에 적용할 수 있다.
트랜지스터(209) 및 트랜지스터(210)는 게이트로서 기능하는 도전층(221), 게이트 절연층으로서 기능하는 절연층(211), 채널 형성 영역(231i) 및 한 쌍의 저저항 영역(231n)을 가지는 반도체층(231), 한 쌍의 저저항 영역(231n) 중 한쪽과 접속되는 도전층(222a), 한 쌍의 저저항 영역(231n) 중 다른 쪽과 접속되는 도전층(222b), 게이트 절연층으로서 기능하는 절연층(225), 게이트로서 기능하는 도전층(223), 그리고 도전층(223)을 덮는 절연층(215)을 가진다. 절연층(211)은 도전층(221)과 채널 형성 영역(231i) 사이에 위치한다. 절연층(225)은 도전층(223)과 채널 형성 영역(231i) 사이에 위치한다. 또한 트랜지스터(209) 또는 트랜지스터(210)를 덮도록 절연층(218)을 제공하여도 좋다.
도전층(222a) 및 도전층(222b)은 각각 절연층(215) 및 절연층(225)에 제공된 개구를 통하여 저저항 영역(231n)과 접속된다. 도전층(222a) 및 도전층(222b) 중 한쪽은 소스로서 기능하고, 다른 쪽은 드레인으로서 기능한다.
도 22의 (B)에는 절연층(225)이 반도체층(231)의 상면 및 측면을 덮는 예를 나타내었다. 도전층(222a) 및 도전층(222b)은 각각 절연층(225) 및 절연층(215)에 제공된 개구를 통하여 저저항 영역(231n)과 접속된다.
한편, 도 22의 (C)에 나타낸 트랜지스터(210)에서는, 절연층(225)은 반도체층(231)의 채널 형성 영역(231i)과 중첩되고, 저저항 영역(231n)과는 중첩되지 않는다. 예를 들어, 도전층(223)을 마스크로서 사용하여 절연층(225)을 가공함으로써, 도 22의 (C)에 나타낸 구조를 제작할 수 있다. 도 22의 (C)에서는, 절연층(225) 및 도전층(223)을 덮어 절연층(215)이 제공되고, 절연층(215)의 개구를 통하여 도전층(222a) 및 도전층(222b)이 각각 저저항 영역(231n)과 접속되어 있다.
또한 발광 소자를 구동하는 화소 회로에 포함되는 모든 트랜지스터로서 채널이 형성되는 반도체층에 실리콘을 가지는 트랜지스터(이하 Si 트랜지스터라고도 함)를 사용하여도 좋다. 실리콘으로서는 단결정 실리콘, 다결정 실리콘, 및 비정질 실리콘 등을 들 수 있다. 특히 Si 트랜지스터로서, 반도체층에 저온 폴리실리콘(LTPS: Low Temperature Poly Silicon)을 가지는 트랜지스터(이하 LTPS 트랜지스터라고도 함)를 적합하게 사용할 수 있다. LTPS 트랜지스터는 전계 효과 이동도가 높고 주파수 특성이 양호하다.
LTPS 트랜지스터 등의 실리콘을 사용한 트랜지스터를 사용함으로써, 고주파수로 구동할 필요가 있는 회로(예를 들어 소스 드라이버 회로)를 표시부와 동일 기판 상에 형성할 수 있다. 이에 의하여 표시 장치에 실장되는 외부 회로를 간략화할 수 있어, 부품 비용 및 실장 비용을 절감할 수 있다.
또한 화소 회로에 포함되는 트랜지스터 중 적어도 하나로서, 채널이 형성되는 반도체에 금속 산화물을 가지는 트랜지스터를 사용하는 것이 바람직하다. OS 트랜지스터는 비정질 실리콘을 사용한 트랜지스터에 비하여 전계 효과 이동도가 매우 높다. 또한 OS 트랜지스터는 오프 상태에서의 소스-드레인 간의 누설 전류(이하 오프 전류라고도 함)가 현저히 작고, 상기 트랜지스터와 직렬로 접속된 용량 소자에 축적된 전하가 장기간에 걸쳐 유지될 수 있다. 또한 OS 트랜지스터를 적용함으로써 표시 장치의 소비 전력을 저감할 수 있다.
또한 실온하에서의 채널 폭 1μm당 OS 트랜지스터의 오프 전류값은 1aA(1×10-18A) 이하, 1zA(1×10-21A) 이하, 또는 1yA(1×10-24A) 이하로 할 수 있다. 또한 실온하에서의 채널 폭 1μm당 Si 트랜지스터의 오프 전류값은 1fA(1×10-15A) 이상 1pA(1×10-12A) 이하이다. 따라서 OS 트랜지스터의 오프 전류는 Si 트랜지스터의 오프 전류보다 10자릿수 정도 낮다고 할 수도 있다.
화소 회로에 포함되는 트랜지스터의 일부에 LTPS 트랜지스터를 사용하고, 다른 일부에 OS 트랜지스터를 사용함으로써, 소비 전력이 낮고 구동 능력이 높은 표시 장치를 실현할 수 있다. 또한 LTPS 트랜지스터와 OS 트랜지스터를 조합한 구성을 LTPO라고 부르는 경우가 있다. 또한 더 적합한 예로서는 배선 사이의 도통, 비도통을 제어하기 위한 스위치로서 기능하는 트랜지스터에 OS 트랜지스터를 적용하고, 전류를 제어하는 트랜지스터에 LTPS 트랜지스터를 적용하는 구성을 들 수 있다.
예를 들어 화소 회로에 제공되는 트랜지스터 중 하나는 발광 소자에 흐르는 전류를 제어하기 위한 트랜지스터로서 기능하며, 구동 트랜지스터라고 부를 수 있다. 구동 트랜지스터의 소스 및 드레인 중 한쪽은 발광 소자의 화소 전극과 전기적으로 접속된다. 상기 구동 트랜지스터에는 LTPS 트랜지스터를 사용하는 것이 바람직하다. 이에 의하여 화소 회로에서 발광 소자에 흐르는 전류를 크게 할 수 있다.
한편 화소 회로에 제공되는 트랜지스터 중 다른 하나는 화소의 선택, 비선택을 제어하기 위한 스위치로서 기능하며, 선택 트랜지스터라고 부를 수 있다. 선택 트랜지스터의 게이트는 게이트선과 전기적으로 접속되고, 소스 및 드레인 중 한쪽은 소스선(신호선)과 전기적으로 접속된다. 선택 트랜지스터에는 OS 트랜지스터를 적용하는 것이 바람직하다. 이에 의하여 프레임 주파수를 현저히 작게(예를 들어 1fps 이하) 하여도 화소의 계조를 유지할 수 있기 때문에, 정지 화상을 표시할 때 드라이버를 정지시킴으로써 소비 전력을 저감할 수 있다.
이와 같이, 본 발명의 일 형태에 의하여 높은 개구율과, 높은 정세도와, 높은 표시 품위와, 낮은 소비 전력을 가지는 표시 장치를 실현할 수 있다.
또한 본 발명의 일 형태의 표시 장치는 OS 트랜지스터를 가지고, 또한 MML(메탈 마스크리스) 구조의 발광 소자를 가지는 구성이다. 상기 구성으로 함으로써, 트랜지스터에 흐를 수 있는 누설 전류 및 인접한 발광 소자 사이에 흐를 수 있는 누설 전류(가로 누설 전류 또는 사이드 누설 전류 등이라고도 함)를 매우 낮게 할 수 있다. 또한 상기 구성으로 함으로써, 표시 장치에 화상을 표시한 경우에 관찰자가 화상의 선명함, 화상의 날카로움, 및 높은 콘트라스트비 중 어느 하나 또는 복수를 관측할 수 있다. 또한 트랜지스터에 흐를 수 있는 누설 전류 및 발광 소자 사이의 가로 누설 전류가 매우 낮은 구성으로 함으로써, 예를 들어 흑색 표시 시에 발생할 수 있는 광 누설이 최대한 억제된 표시(깊은 흑색 표시라고도 함)로 할 수 있다.
[표시 장치(100B)]
도 23은 표시 장치(100B)의 구성예를 나타낸 단면도이다. 표시 장치(100B)는 보텀 이미션형 표시 장치인 점이 표시 장치(100A)와 주로 상이하다. 또한 표시 장치(100A)와 같은 부분에 대해서는 설명을 생략한다.
표시 장치(100B)에 있어서, 발광 소자(110)가 발하는 광은 기판(451) 측으로 사출된다. 기판(451)에는 가시광에 대한 투과성이 높은 재료를 사용하는 것이 바람직하다. 한편 기판(452)에 사용하는 재료의 투광성에 대해서는 불문한다.
기판(451)과 트랜지스터(201) 사이 및 기판(451)과 트랜지스터(205) 사이에는 차광층(417)을 제공하는 것이 바람직하다. 도 23에서는 기판(451) 위에 차광층(417)이 제공되고, 차광층(417)을 덮도록 절연층(253)이 제공되고, 절연층(253) 위에 트랜지스터(201) 및 트랜지스터(205) 등이 제공되는 예를 나타내었다. 절연층(253)에는, 절연층(211), 절연층(213), 및 절연층(215)에 사용할 수 있는 재료와 같은 재료를 사용할 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 3)
본 실시형태에서는 상기 실시형태와는 다른 표시 장치의 구성예에 대하여 설명한다.
본 실시형태의 표시 장치는 고정세 표시 장치로 할 수 있다. 따라서 본 실시형태의 표시 장치는 예를 들어 손목시계형 및 팔찌형 등의 정보 단말기(웨어러블 기기), 헤드 마운트 디스플레이 등의 VR용 기기, 안경형 AR용 기기 등, 및 머리에 장착할 수 있는 웨어러블 기기의 표시부에 사용할 수 있다.
[표시 모듈_2]
도 24의 (A)는 표시 모듈(280)의 사시도이다. 표시 모듈(280)은 표시 장치(100C)와 FPC(290)를 가진다. 또한 표시 모듈(280)이 가지는 표시 장치는 표시 장치(100C)에 한정되지 않고, 후술하는 표시 장치(100D), 표시 장치(100E), 또는 표시 장치(100F)이어도 좋다.
표시 모듈(280)은 기판(291) 및 기판(292)을 가진다. 표시 모듈(280)은 표시부(281)를 가진다. 표시부(281)는 표시 모듈(280)에서의 화상을 표시하는 영역이고, 후술하는 화소부(284)에 제공되는 각 화소로부터의 광을 시인(視認)할 수 있는 영역이다.
도 24의 (B)는 기판(291) 측의 구성을 모식적으로 나타낸 사시도이다. 기판(291) 위에는 회로부(282)와, 회로부(282) 위의 화소 회로부(283)와, 화소 회로부(283) 위의 화소부(284)가 적층되어 있다. 또한 기판(291) 위에서 화소부(284)와 중첩되지 않은 부분에 FPC(290)와 접속하기 위한 단자부(285)가 제공되어 있다. 단자부(285)와 회로부(282)는 복수의 배선으로 구성되는 배선부(286)에 의하여 전기적으로 접속되어 있다.
화소부(284)는 주기적으로 배열된 복수의 화소(103)를 가진다. 도 24의 (B)의 오른쪽에 하나의 화소(103)의 확대도를 나타내었다. 화소(103)는 발광색이 서로 다른 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B)를 가진다. 복수의 발광 소자(110)는 도 24의 (B)에 나타낸 바와 같이 스트라이프 배열로 배치하는 것이 바람직하다. 스트라이프 배열을 사용함으로써, 본 발명의 일 형태의 발광 소자를 높은 밀도로 배열할 수 있기 때문에 고정세 표시 장치를 제공할 수 있다. 또한 델타 배열 또는 펜타일 배열 등 다양한 배열 방법을 적용할 수 있다.
화소 회로부(283)는 주기적으로 배열된 복수의 화소 회로(283a)를 가진다.
하나의 화소 회로(283a)는 하나의 화소(103)가 가지는 3개의 발광 소자(110)의 발광을 제어하는 회로이다. 하나의 화소 회로(283a)는 하나의 발광 소자(110)의 발광을 제어하는 회로가 3개 제공되는 구성으로 하여도 좋다. 예를 들어, 화소 회로(283a)는 하나의 발광 소자(110)마다 하나의 선택 트랜지스터와, 하나의 전류 제어용 트랜지스터(구동 트랜지스터)와, 용량 소자를 적어도 가지는 구성으로 할 수 있다. 이때 선택 트랜지스터의 게이트에는 게이트 신호가 입력되고, 소스 및 드레인 중 한쪽에는 비디오 신호가 입력된다. 이로써 액티브 매트릭스형 표시 장치가 실현된다.
회로부(282)는 화소 회로부(283)의 각 화소 회로(283a)를 구동하는 회로를 가진다. 예를 들어 주사선 구동 회로 및 신호선 구동 회로 중 한쪽 또는 양쪽을 가지는 것이 바람직하다. 이 외에, 연산 회로, 메모리 회로, 및 전원 회로 등 중 적어도 하나를 가져도 좋다.
FPC(290)는 외부로부터 회로부(282)에 비디오 신호 또는 전원 전위 등을 공급하기 위한 배선으로서 기능한다. 또한 FPC(290) 위에 IC가 실장되어 있어도 좋다.
표시 모듈(280)은 화소부(284)의 아래쪽에 화소 회로부(283) 및 회로부(282) 중 한쪽 또는 양쪽이 적층된 구성으로 할 수 있기 때문에, 표시부(281)의 개구율(유효 표시 면적비)을 매우 높게 할 수 있다. 예를 들어 표시부(281)의 개구율은 40% 이상 100% 미만, 바람직하게는 50% 이상 95% 이하, 더 바람직하게는 60% 이상 95% 이하로 할 수 있다. 또한 화소(103)를 매우 높은 밀도로 배치할 수 있고, 표시부(281)의 정세도를 매우 높게 할 수 있다. 예를 들어 표시부(281)에는 2000ppi 이상, 바람직하게는 3000ppi 이상, 더 바람직하게는 5000ppi 이상, 더욱 바람직하게는 6000ppi 이상이고, 20000ppi 이하 또는 30000ppi 이하의 정세도로 화소(103)가 배치되는 것이 바람직하다.
이와 같은 표시 모듈(280)은 매우 정세도가 높기 때문에, 헤드 마운트 디스플레이 등의 VR용 기기, 또는 안경형 AR용 기기에 적합하게 사용할 수 있다. 예를 들어, 렌즈를 통하여 표시 모듈(280)의 표시부를 시인하는 구성이어도, 표시 모듈(280)은 정세도가 매우 높은 표시부(281)를 가지기 때문에, 렌즈로 표시부가 확대되어도 화소가 시인되지 않고, 몰입감이 높은 표시를 수행할 수 있다. 또한 표시 모듈(280)은 이에 한정되지 않고, 비교적 소형의 표시부를 가지는 전자 기기에 적합하게 사용할 수 있다. 예를 들어, 손목시계 등의 장착형 전자 기기의 표시부에 적합하게 사용할 수 있다.
[표시 장치(100C)]
도 25에 나타낸 표시 장치(100C)는 기판(301), 발광 소자(110R), 발광 소자(110G), 발광 소자(110B), 용량 소자(240), 및 트랜지스터(310)를 가진다.
트랜지스터(310)는 기판(301)에 채널 형성 영역을 가지는 트랜지스터이다. 기판(301)으로서는 예를 들어 단결정 실리콘 기판 등의 반도체 기판을 사용할 수 있다. 트랜지스터(310)는 기판(301)의 일부, 도전층(311), 저저항 영역(312), 절연층(313), 및 절연층(314)을 가진다. 도전층(311)은 게이트 전극으로서 기능한다. 절연층(313)은 기판(301)과 도전층(311) 사이에 위치하고, 게이트 절연층으로서 기능한다. 저저항 영역(312)은 기판(301)에 불순물이 도핑된 영역이고, 소스 또는 드레인으로서 기능한다. 절연층(314)은 도전층(311)의 측면을 덮어 제공된다.
또한 인접한 2개의 트랜지스터(310) 사이에, 기판(301)에 매립되도록 소자 분리층(315)이 제공되어 있다.
또한 트랜지스터(310)를 덮어 절연층(261)이 제공되고, 절연층(261) 위에 용량 소자(240)가 제공되어 있다.
용량 소자(240)는 도전층(241)과, 도전층(245)과, 이들 사이에 위치하는 절연층(243)을 가진다. 도전층(241)은 용량 소자(240)의 한쪽 전극으로서 기능하고, 도전층(245)은 용량 소자(240)의 다른 쪽 전극으로서 기능하고, 절연층(243)은 용량 소자(240)의 유전체로서 기능한다.
도전층(241)은 절연층(261) 위에 제공되고, 절연층(254)에 매립되어 있다. 도전층(241)은 절연층(261)에 매립된 플러그(271)에 의하여 트랜지스터(310)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다. 절연층(243)은 도전층(241)을 덮어 제공된다. 도전층(245)은 절연층(243)을 개재하여 도전층(241)과 중첩된 영역에 제공되어 있다.
용량 소자(240)를 덮어 절연층(255)이 제공되고, 절연층(255) 위에 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B) 등이 제공되어 있다. 발광 소자(110R), 발광 소자(110G), 및 발광 소자(110B) 위에는 보호층(121)이 제공되어 있고, 보호층(121)의 상면에는 수지층(419)에 의하여 기판(420)이 접합되어 있다.
기판(301)은 도 24의 (A) 및 (B)에서의 기판(291)에 상당하고, 기판(420)은 도 24의 (A)에서의 기판(292)에 상당한다. 또한 기판(301)으로부터 절연층(255)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함하는 층(101)에 상당한다.
발광 소자(110)의 화소 전극(111)은 절연층(255) 및 절연층(243)에 매립된 플러그(256), 절연층(254)에 매립된 도전층(241), 및 절연층(261)에 매립된 플러그(271)에 의하여 트랜지스터(310)의 소스 및 드레인 중 한쪽과 전기적으로 접속되어 있다.
[표시 장치(100D)]
도 26에 나타낸 표시 장치(100D)는 트랜지스터의 구성이 표시 장치(100C)와 주로 다르다. 또한 표시 장치(100C)와 같은 부분에 대해서는 설명을 생략하는 경우가 있다.
트랜지스터(320)는 채널이 형성되는 반도체층에 금속 산화물이 적용된 트랜지스터이다.
트랜지스터(320)는 반도체층(321), 절연층(323), 도전층(324), 한 쌍의 도전층(325), 절연층(326), 및 도전층(327)을 가진다.
기판(331)은 도 24의 (A) 및 (B)에서의 기판(291)에 상당한다. 기판(331)으로서는 절연성 기판 또는 반도체 기판을 사용할 수 있다.
기판(331) 위에 절연층(332)이 제공되어 있다. 절연층(332)은 기판(331)으로부터 트랜지스터(320)로 물 또는 수소 등의 불순물이 확산되는 것, 및 반도체층(321)으로부터 절연층(332) 측으로 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(332)으로서는 예를 들어 산화 알루미늄막, 산화 하프늄막, 또는 질화 실리콘막 등, 산화 실리콘막보다 수소 또는 산소가 확산되기 어려운 막을 사용할 수 있다.
절연층(332) 위에 도전층(327)이 제공되고, 도전층(327)을 덮어 절연층(326)이 제공되어 있다. 도전층(327)은 트랜지스터(320)의 제 1 게이트 전극으로서 기능하고, 절연층(326)의 일부는 제 1 게이트 절연층으로서 기능한다. 절연층(326)의 적어도 반도체층(321)과 접하는 부분에는 산화 실리콘막 등의 산화물 절연막을 사용하는 것이 바람직하다. 절연층(326)의 상면은 평탄화되어 있는 것이 바람직하다.
반도체층(321)은 절연층(326) 위에 제공된다. 반도체층(321)은 반도체 특성을 가지는 금속 산화물막을 가지는 것이 바람직하다.
한 쌍의 도전층(325)은 반도체층(321) 위에 접하여 제공되고, 소스 전극 및 드레인 전극으로서 기능한다.
또한 한 쌍의 도전층(325)의 상면 및 측면, 그리고 반도체층(321)의 측면 등을 덮어 절연층(328)이 제공되고, 절연층(328) 위에 절연층(264)이 제공되어 있다. 절연층(328)은 절연층(264) 등으로부터 반도체층(321)으로 물 또는 수소 등의 불순물이 확산되는 것, 및 반도체층(321)으로부터 산소가 이탈되는 것을 방지하는 배리어층으로서 기능한다. 절연층(328)으로서는 상기 절연층(332)과 같은 절연막을 사용할 수 있다.
절연층(328) 및 절연층(264)에는 반도체층(321)에 도달하는 개구가 제공되어 있다. 상기 개구의 내부에 있어서, 절연층(264), 절연층(328), 및 도전층(325)의 측면, 그리고 반도체층(321)의 상면에 접하는 절연층(323)과, 도전층(324)이 매립되어 있다. 도전층(324)은 제 2 게이트 전극으로서 기능하고, 절연층(323)은 제 2 게이트 절연층으로서 기능한다.
도전층(324)의 상면, 절연층(323)의 상면, 및 절연층(264)의 상면은 각각 높이가 실질적으로 일치하도록 평탄화 처리가 실시되고, 이들을 덮어 절연층(329) 및 절연층(265)이 제공되어 있다.
절연층(264) 및 절연층(265)은 층간 절연층으로서 기능한다. 절연층(329)은 절연층(265) 등으로부터 트랜지스터(320)로 물 또는 수소 등의 불순물이 확산되는 것을 방지하는 배리어층으로서 기능한다. 절연층(329)으로서는 상기 절연층(328) 및 절연층(332)과 같은 절연막을 사용할 수 있다.
한 쌍의 도전층(325) 중 한쪽과 전기적으로 접속되는 플러그(274)는 절연층(265), 절연층(329), 절연층(264), 및 절연층(328)에 매립되도록 제공되어 있다. 여기서 플러그(274)는 절연층(265), 절연층(329), 절연층(264), 및 절연층(328) 각각의 개구의 측면 및 도전층(325)의 상면의 일부를 덮는 도전층(274a)과, 도전층(274a)의 상면에 접하는 도전층(274b)을 가지는 것이 바람직하다. 이때, 도전층(274a)에는 수소 및 산소가 확산되기 어려운 도전 재료를 사용하는 것이 바람직하다.
표시 장치(100D)에서의 절연층(254)으로부터 기판(420)까지의 구성은 표시 장치(100C)와 같다. 표시 장치(100D)에 있어서, 기판(331)으로부터 절연층(255)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함하는 층(101)에 상당한다.
[표시 장치(100E)]
도 27에 나타낸 표시 장치(100E)는 각각 반도체 기판에 채널이 형성되는 트랜지스터(310A)와 트랜지스터(310B)가 적층된 구성을 가진다.
표시 장치(100E)는 트랜지스터(310B), 용량 소자(240), 및 각 발광 소자(110)가 제공된 기판(301B)과, 트랜지스터(310A)가 제공된 기판(301A)이 접합된 구성을 가진다.
표시 장치(100E)에 있어서, 기판(301A)은 도 24의 (A) 및 (B)에서의 기판(291)에 상당하고, 기판(420)은 도 24의 (A)에서의 기판(292)에 상당한다. 또한 기판(301A)으로부터 절연층(255)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함하는 층(101)에 상당한다.
표시 장치(100E)에는 기판(301B)을 관통하는 플러그(343)가 제공된다. 또한 플러그(343)는 기판(301B)의 이면(기판(301A) 측의 표면)에 제공된 도전층(342)과 전기적으로 접속된다. 한편 기판(301A)에는 절연층(261) 위에 도전층(341)이 제공된다.
도전층(341)과 도전층(342)이 접합됨으로써 기판(301A)과 기판(301B)이 전기적으로 접속된다.
도전층(341) 및 도전층(342)으로서는 같은 도전성 재료를 사용하는 것이 바람직하다. 예를 들어 Al, Cr, Cu, Ta, Ti, Mo, 및 W에서 선택된 원소를 포함하는 금속막, 또는 상술한 원소를 성분으로 하는 금속 질화물막(질화 타이타늄막, 질화 몰리브데넘막, 또는 질화 텅스텐막) 등을 사용할 수 있다. 특히 도전층(341) 및 도전층(342)에 구리를 사용하는 것이 바람직하다. 이에 의하여 Cu-Cu(Copper·Copper) 직접 접합 기술(Cu(구리)의 패드끼리를 접속함으로써 전기적 도통을 도모하는 기술)을 적용할 수 있다. 또한 도전층(341)과 도전층(342)은 범프를 개재하여 접합되어도 좋다.
[표시 장치(100F)]
도 28에 나타낸 표시 장치(100F)는 기판(301)에 채널이 형성되는 트랜지스터(310)와, 채널이 형성되는 반도체층에 금속 산화물을 포함하는 트랜지스터(320)가 적층된 구성을 가진다.
표시 장치(100F)에 있어서, 기판(301)은 도 24의 (A) 및 (B)에서의 기판(291)에 상당하고, 기판(420)은 도 24의 (A)에서의 기판(292)에 상당한다. 또한 기판(301)으로부터 절연층(255)까지의 적층 구조가 실시형태 1에서의 트랜지스터를 포함하는 층(101)에 상당한다.
트랜지스터(310)를 덮어 절연층(261)이 제공되고, 절연층(261) 위에 도전층(251)이 제공되어 있다. 또한 도전층(251)을 덮어 절연층(262)이 제공되고, 절연층(262) 위에 도전층(252)이 제공되어 있다. 도전층(251) 및 도전층(252)은 각각 배선으로서 기능한다. 또한 도전층(252)을 덮어 절연층(263) 및 절연층(332)이 제공되고, 절연층(332) 위에 트랜지스터(320)가 제공되어 있다. 또한 트랜지스터(320)를 덮어 절연층(265)이 제공되고, 절연층(265) 위에 용량 소자(240)가 제공되어 있다. 용량 소자(240)와 트랜지스터(320)는 플러그(274)에 의하여 전기적으로 접속되어 있다.
트랜지스터(320)는 화소 회로를 구성하는 트랜지스터로서 사용될 수 있다. 또한 트랜지스터(310)는 화소 회로를 구성하는 트랜지스터 또는 상기 화소 회로를 구동하기 위한 구동 회로(주사선 구동 회로 또는 신호선 구동 회로)를 구성하는 트랜지스터로서 사용될 수 있다. 또한 트랜지스터(310) 및 트랜지스터(320)는 연산 회로 또는 기억 회로 등의 각종 회로를 구성하는 트랜지스터로서 사용될 수 있다.
이와 같은 구성으로 함으로써, 발광 소자의 직하에 화소 회로뿐만 아니라 예를 들어 구동 회로를 형성할 수 있기 때문에, 표시 영역의 주변에 구동 회로를 제공하는 경우에 비하여 표시 장치를 소형화할 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시형태 4)
본 실시형태에서는 본 발명의 일 형태인 표시 장치에 사용할 수 있는 발광 소자에 대하여 설명한다.
<발광 소자의 구성예>
도 29의 (A)에 나타낸 바와 같이, 발광 소자는 한 쌍의 전극(하부 전극(772), 상부 전극(788)) 사이에 EL층(786)을 가진다. EL층(786)은 층(4420), 발광층(4411), 및 층(4430) 등의 복수의 층으로 구성할 수 있다. 층(4420)은 예를 들어 전자 주입성이 높은 물질을 포함한 층(전자 주입층) 및 전자 수송성이 높은 물질을 포함한 층(전자 수송층) 등을 가질 수 있다. 발광층(4411)은 예를 들어 발광성 화합물을 포함한다. 층(4430)은 예를 들어 정공 주입성이 높은 물질을 포함한 층(정공 주입층) 및 정공 수송성이 높은 물질을 포함한 층(정공 수송층)을 가질 수 있다.
한 쌍의 전극 사이에 제공된 층(4420), 발광층(4411), 및 층(4430)을 가지는 구성은 단일의 발광 유닛으로서 기능할 수 있고, 본 명세서 등에서는 도 29의 (A)의 구성을 싱글 구조라고 부른다.
또한 도 29의 (B)는 도 29의 (A)에 나타낸 발광 소자가 가지는 EL층(786)의 변형예이다. 구체적으로는, 도 29의 (B)에 나타낸 발광 소자는 하부 전극(772) 위의 층(4430-1)과, 층(4430-1) 위의 층(4430-2)과, 층(4430-2) 위의 발광층(4411)과, 발광층(4411) 위의 층(4420-1)과, 층(4420-1) 위의 층(4420-2)과, 층(4420-2) 위의 상부 전극(788)을 가진다. 예를 들어 하부 전극(772)을 양극으로 하고 상부 전극(788)을 음극으로 한 경우, 층(4430-1)이 정공 주입층으로서 기능하고, 층(4430-2)이 정공 수송층으로서 기능하고, 층(4420-1)이 전자 수송층으로서 기능하고, 층(4420-2)이 전자 주입층으로서 기능한다. 또는 하부 전극(772)을 음극으로 하고 상부 전극(788)을 양극으로 한 경우, 층(4430-1)이 전자 주입층으로서 기능하고, 층(4430-2)이 전자 수송층으로서 기능하고, 층(4420-1)이 정공 수송층으로서 기능하고, 층(4420-2)이 정공 주입층으로서 기능한다. 이와 같은 층 구조로 함으로써, 발광층(4411)에 효율적으로 캐리어를 주입하고, 발광층(4411) 내에서의 캐리어의 재결합의 효율을 높일 수 있게 된다.
또한 도 29의 (C) 및 (D)에 나타낸 바와 같이, 층(4420)과 층(4430) 사이에 복수의 발광층(발광층(4411), 발광층(4412), 및 발광층(4413))이 제공된 구성도 싱글 구조의 베리에이션이다.
또한 도 29의 (E) 및 (F)에 나타낸 바와 같이, 복수의 발광 유닛(EL층(786a), EL층(786b))이 중간층(전하 발생층)(4440)을 사이에 두고 직렬로 접속된 구성을 본 명세서 등에서는 탠덤 구조라고 부른다. 또한 본 명세서 등에서는, 도 29의 (E) 및 (F)에 나타낸 구성을 탠덤 구조라고 부르지만 이에 한정되지 않고, 예를 들어 탠덤 구조를 스택 구조라고 불러도 좋다. 또한 탠덤 구조로 함으로써, 고휘도 발광이 가능한 발광 소자로 할 수 있다.
도 29의 (C) 및 (D)에서 발광층(4411), 발광층(4412), 및 발광층(4413)에, 같은 색의 광을 발하는 발광 물질, 또한 같은 발광 물질을 사용하여도 좋다. 예를 들어 발광층(4411), 발광층(4412), 및 발광층(4413)에 청색 광을 발하는 발광 물질을 사용하여도 좋다. 도 29의 (D)에 나타낸 층(785)으로서 색 변환층을 제공하여도 좋다.
또한 발광층(4411), 발광층(4412), 및 발광층(4413)에 각각 상이한 색의 광을 발하는 발광 물질을 사용하여도 좋다. 발광층(4411), 발광층(4412), 및 발광층(4413)이 각각 발하는 광이 보색 관계인 경우, 백색 발광이 얻어진다. 도 29의 (D)에 나타낸 층(785)으로서 컬러 필터(착색층이라고도 함)를 제공하여도 좋다. 백색광이 컬러 필터를 투과함으로써 원하는 색의 광을 얻을 수 있다.
또한 도 29의 (E) 및 (F)에서 발광층(4411)과 발광층(4412)에, 같은 색의 광을 발하는 발광 물질, 또한 같은 발광 물질을 사용하여도 좋다. 또는 발광층(4411)과 발광층(4412)에 상이한 색의 광을 발하는 발광 물질을 사용하여도 좋다. 발광층(4411)이 발하는 광과 발광층(4412)이 발하는 광이 보색 관계인 경우, 백색 발광이 얻어진다. 도 29의 (F)에는 층(785)을 더 제공하는 예를 나타내었다. 층(785)으로서는 색 변환층 및 컬러 필터(착색층) 중 한쪽 또는 양쪽을 사용할 수 있다.
또한 도 29의 (C), (D), (E), 및 (F)에서도, 도 29의 (B)에 나타낸 바와 같이, 층(4420)과 층(4430)은 2층 이상의 층으로 이루어지는 적층 구조를 가져도 좋다.
발광 소자마다, 발광색(예를 들어 청색(B), 녹색(G), 및 적색(R))을 구분 형성하는 구조를 SBS(Side By Side) 구조라고 부르는 경우가 있다.
발광 소자의 발광색은 EL층(786)을 구성하는 재료에 따라 적색, 녹색, 청색, 시안, 마젠타, 황색, 또는 백색 등으로 할 수 있다. 또한 발광 소자에 마이크로캐비티 구조를 부여함으로써 색 순도를 더 높일 수 있다.
백색광을 방출하는 발광 소자는 발광층에 2종류 이상의 발광 물질을 포함하는 구성으로 하는 것이 바람직하다. 백색 발광을 얻기 위해서는, 2개 이상의 발광 물질의 각 발광이 보색 관계가 되는 발광 물질을 선택하면 좋다. 예를 들어 제 1 발광층의 발광색과 제 2 발광층의 발광색을 보색 관계가 되도록 함으로써, 전체로서 백색 발광하는 발광 소자를 얻을 수 있다. 또한 발광층을 3개 이상 가지는 발광 소자의 경우도 마찬가지이다.
발광층에는 R(적색), G(녹색), B(청색), Y(황색), 또는 O(주황색) 등의 발광을 나타내는 발광 물질을 2종류 이상 포함하는 것이 바람직하다.
본 실시형태는 다른 실시형태와 적절히 조합할 수 있다.
(실시형태 5)
본 실시형태에서는 앞의 실시형태에서 설명한 OS 트랜지스터에 사용할 수 있는 금속 산화물에 대하여 설명한다.
금속 산화물은 적어도 인듐 또는 아연을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 또는 주석 등이 포함되는 것이 바람직하다. 또한 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 마그네슘, 코발트 등에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
또한 금속 산화물은 스퍼터링법, MOCVD법 등의 CVD법, 또는 ALD법 등으로 형성할 수 있다.
<결정 구조의 분류>
산화물 반도체의 결정 구조로서는 비정질(completely amorphous를 포함함), CAAC(c-axis-aligned crystalline), nc(nanocrystalline), CAC(cloud-aligned composite), 단결정(single crystal), 및 다결정(polycrystal) 등을 들 수 있다.
또한 막 또는 기판의 결정 구조는 X선 회절(XRD: X-Ray Diffraction) 스펙트럼을 사용하여 평가할 수 있다. 예를 들어 GIXD(Grazing-Incidence XRD) 측정에 의하여 얻어지는 XRD 스펙트럼을 사용하여 평가할 수 있다. 또한 GIXD법은 박막법 또는 Seemann-Bohlin법이라고도 한다.
예를 들어 석영 유리 기판에서는 XRD 스펙트럼의 피크의 형상이 거의 좌우 대칭이다. 한편, 결정 구조를 가지는 IGZO막에서는 XRD 스펙트럼의 피크의 형상이 좌우 비대칭이다. XRD 스펙트럼의 피크의 형상이 좌우 비대칭이라는 것은, 막 내 또는 기판 내의 결정의 존재를 명시한다. 바꿔 말하면, XRD 스펙트럼의 피크의 형상이 좌우 대칭이 아니면, 막 또는 기판은 비정질 상태라고 할 수 없다.
또한 막 또는 기판의 결정 구조는 나노빔 전자선 회절법(NBED: Nano Beam Electron Diffraction)에 의하여 관찰되는 회절 패턴(나노빔 전자선 회절 패턴이라고도 함)으로 평가할 수 있다. 예를 들어, 석영 유리 기판의 회절 패턴에서는 헤일로가 관찰되어, 석영 유리는 비정질 상태인 것을 확인할 수 있다. 또한 실온에서 성막한 IGZO막의 회절 패턴에서는 헤일로가 아니라 스폿상 패턴이 관찰된다. 그러므로 실온에서 성막한 IGZO막은 결정 상태도 비정질 상태도 아닌 중간 상태이고, 비정질 상태라고 결론을 내릴 수 없는 것으로 추정된다.
<<산화물 반도체의 구조>>
또한 산화물 반도체는 구조에 주목한 경우, 상기와는 다른 식으로 분류되는 경우가 있다. 예를 들어 산화물 반도체는 단결정 산화물 반도체와, 그 외의 비단결정 산화물 반도체로 분류된다. 비단결정 산화물 반도체로서는, 예를 들어 상술한 CAAC-OS 및 nc-OS가 있다. 또한 비단결정 산화물 반도체에는 다결정 산화물 반도체, a-like OS(amorphous-like oxide semiconductor), 및 비정질 산화물 반도체 등이 포함된다.
여기서, 상술한 CAAC-OS, nc-OS, 및 a-like OS에 대하여 자세히 설명한다.
[CAAC-OS]
CAAC-OS는 복수의 결정 영역을 가지고, 상기 복수의 결정 영역은 c축이 특정 방향으로 배향되는 산화물 반도체이다. 또한 특정 방향이란, CAAC-OS막의 두께 방향, CAAC-OS막의 피형성면의 법선 방향, 또는 CAAC-OS막의 표면의 법선 방향을 말한다. 또한 결정 영역이란, 원자 배열에 주기성을 가지는 영역을 말한다. 또한 원자 배열을 격자 배열로 간주하면, 결정 영역은 격자 배열이 정렬된 영역이기도 하다. 또한 CAAC-OS는 a-b면 방향에서 복수의 결정 영역이 연결되는 영역을 가지고, 상기 영역은 변형을 가지는 경우가 있다. 또한 변형이란, 복수의 결정 영역이 연결되는 영역에서, 격자 배열이 정렬된 영역과, 격자 배열이 정렬된 다른 영역 사이에서 격자 배열의 방향이 변화되는 부분을 가리킨다. 즉 CAAC-OS는 c축 배향을 가지고, a-b면 방향으로는 명확한 배향을 가지지 않는 산화물 반도체이다.
또한 상기 복수의 결정 영역의 각각은, 하나 또는 복수의 미소한 결정(최대 직경이 10nm 미만인 결정)으로 구성된다. 결정 영역이 하나의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 최대 직경은 10nm 미만이 된다. 또한 결정 영역이 다수의 미소한 결정으로 구성되는 경우, 상기 결정 영역의 크기는 수십nm 정도가 되는 경우가 있다.
또한 In-M-Zn 산화물(원소 M은 알루미늄, 갈륨, 이트륨, 주석, 타이타늄 등에서 선택된 1종류 또는 복수 종류)에서, CAAC-OS는 인듐(In) 및 산소를 포함하는 층(이하 In층)과, 원소 M, 아연(Zn), 및 산소를 포함하는 층(이하 (M,Zn)층)이 적층된 층상의 결정 구조(층상 구조라고도 함)를 가지는 경향이 있다. 또한 인듐과 원소 M은 서로 치환될 수 있다. 따라서 (M,Zn)층에는 인듐이 포함되는 경우가 있다. 또한 In층에는 원소 M이 포함되는 경우가 있다. 또한 In층에는 Zn이 포함되는 경우도 있다. 상기 층상 구조는 예를 들어 고분해능 TEM(Transmission Electron Microscope)상에 있어서 격자상으로 관찰된다.
예를 들어 XRD 장치를 사용하여 CAAC-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는 c축 배향을 나타내는 피크가 2θ=31° 또는 그 근방에서 검출된다. 또한 c축 배향을 나타내는 피크의 위치(2θ의 값)는 CAAC-OS를 구성하는 금속 원소의 종류 및 조성 등에 따라 변동되는 경우가 있다.
또한 예를 들어 CAAC-OS막의 전자선 회절 패턴에서 복수의 휘점(스폿)이 관측된다. 또한 어떤 스폿과 다른 스폿은 시료를 투과한 입사 전자선의 스폿(다이렉트 스폿이라고도 함)을 대칭 중심으로 점대칭의 위치에서 관측된다.
상기 특정 방향에서 결정 영역을 관찰한 경우, 상기 결정 영역 내의 격자 배열은 기본적으로 육방 격자이지만, 단위 격자는 정육각형에 한정되지 않고, 비정육각형인 경우가 있다. 또한 상기 변형에서 오각형, 또는 칠각형 등의 격자 배열이 포함되는 경우가 있다. 또한 CAAC-OS에서 변형 근방에서도 명확한 결정립계(그레인 바운더리)를 확인할 수는 없다. 즉 격자 배열의 변형에 의하여 결정립계의 형성이 억제되는 것을 알 수 있다. 이는, CAAC-OS가 a-b면 방향에서 산소 원자의 배열이 조밀하지 않거나, 금속 원자가 치환됨으로써 원자 사이의 결합 거리가 변화되는 것 등에 의하여 변형을 허용할 수 있기 때문이라고 생각된다.
또한 명확한 결정립계가 확인되는 결정 구조는 소위 다결정(polycrystal)이다. 결정립계는 재결합 중심이 되고, 캐리어가 포획되어 트랜지스터의 온 전류의 저하, 및 전계 효과 이동도의 저하 등을 일으킬 가능성이 높다. 따라서 명확한 결정립계가 확인되지 않는 CAAC-OS는 트랜지스터의 반도체층에 적합한 결정 구조를 가지는 결정성 산화물의 하나이다. 또한 CAAC-OS를 구성하기 위해서는, Zn을 포함하는 구성이 바람직하다. 예를 들어 In-Zn 산화물 및 In-Ga-Zn 산화물은 In 산화물보다 결정립계의 발생을 억제할 수 있기 때문에 적합하다.
CAAC-OS는 결정성이 높고, 명확한 결정립계가 확인되지 않는 산화물 반도체이다. 따라서 CAAC-OS는 결정립계에 기인하는 전자 이동도의 저하가 일어나기 어렵다고 할 수 있다. 또한 산화물 반도체의 결정성은 불순물의 혼입, 및 결함의 생성 등으로 인하여 저하하는 경우가 있기 때문에, CAAC-OS는 불순물 및 결함(산소 결손 등)이 적은 산화물 반도체라고도 할 수 있다. 따라서 CAAC-OS를 가지는 산화물 반도체는 물리적 성질이 안정된다. 그러므로 CAAC-OS를 가지는 산화물 반도체는 열에 강하고 신뢰성이 높다. 또한 CAAC-OS는 제조 공정에서의 높은 온도(소위 thermal budget)에 대해서도 안정적이다. 따라서 OS 트랜지스터에 CAAC-OS를 사용하면 제조 공정의 자유도를 높일 수 있게 된다.
[nc-OS]
nc-OS는 미소한 영역(예를 들어 1nm 이상 10nm 이하의 영역, 특히 1nm 이상 3nm 이하의 영역)에서 원자 배열에 주기성을 가진다. 바꿔 말하면, nc-OS는 미소한 결정을 가진다. 또한 상기 미소한 결정은 크기가 예를 들어 1nm 이상 10nm 이하, 특히 1nm 이상 3nm 이하이기 때문에 나노 결정이라고도 한다. 또한 nc-OS에서는 상이한 나노 결정 간에서 결정 방위에 규칙성이 보이지 않는다. 그러므로 막 전체에서 배향성이 보이지 않는다. 따라서, nc-OS는 분석 방법에 따라서는 a-like OS 또는 비정질 산화물 반도체와 구별이 되지 않는 경우가 있다. 예를 들어 XRD 장치를 사용하여 nc-OS막의 구조 해석을 수행할 때, θ/2θ 스캔을 사용한 Out-of-plane XRD 측정에서는 결정성을 나타내는 피크가 검출되지 않는다. 또한 nc-OS막에 대하여 나노 결정보다 큰 프로브 직경(예를 들어 50nm 이상)의 전자선을 사용하는 전자선 회절(제한 시야 전자선 회절이라고도 함)을 수행하면, 헤일로 패턴과 같은 회절 패턴이 관측된다. 한편, nc-OS막에 대하여 나노 결정의 크기와 가깝거나 나노 결정보다 작은 프로브 직경(예를 들어 1nm 이상 30nm 이하)의 전자선을 사용하는 전자선 회절(나노빔 전자선 회절이라고도 함)을 수행하면, 다이렉트 스폿을 중심으로 하는 링 형상의 영역 내에 복수의 스폿이 관측되는 전자선 회절 패턴이 취득되는 경우가 있다.
[a-like OS]
a-like OS는 nc-OS와 비정질 산화물 반도체의 중간의 구조를 가지는 산화물 반도체이다. a-like OS는 공동(void) 또는 저밀도 영역을 가진다. 즉 a-like OS는 nc-OS 및 CAAC-OS에 비하여 결정성이 낮다. 또한 a-like OS는 nc-OS 및 CAAC-OS에 비하여 막 중의 수소 농도가 높다.
<<산화물 반도체의 구성>>
다음으로, 상술한 CAC-OS에 대하여 자세히 설명한다. 또한 CAC-OS는 재료 구성에 관한 것이다.
[CAC-OS]
CAC-OS란, 예를 들어 금속 산화물을 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 편재된 재료의 한 구성이다. 또한 이하에서는 금속 산화물에서 하나 또는 복수의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 3nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크 패턴 또는 패치 패턴이라고도 한다.
또한 CAC-OS란, 재료가 제 1 영역과 제 2 영역으로 분리하여 모자이크 패턴을 형성하고, 상기 제 1 영역이 막 내에 분포된 구성(이하 클라우드상이라고도 함)이다. 즉 CAC-OS는 상기 제 1 영역과 상기 제 2 영역이 혼합된 구성을 가지는 복합 금속 산화물이다.
여기서, In-Ga-Zn 산화물에서의 CAC-OS를 구성하는 금속 원소에 대한 In, Ga, 및 Zn의 원자수비를 각각 [In], [Ga], 및 [Zn]으로 표기한다. 예를 들어, In-Ga-Zn 산화물에서의 CAC-OS에서, 제 1 영역은 [In]이 CAC-OS막의 조성에서의 [In]보다 큰 영역이다. 또한 제 2 영역은 [Ga]가 CAC-OS막의 조성에서의 [Ga]보다 큰 영역이다. 또는 예를 들어 제 1 영역은 [In]이 제 2 영역에서의 [In]보다 크며, [Ga]가 제 2 영역에서의 [Ga]보다 작은 영역이다. 또한 제 2 영역은 [Ga]가 제 1 영역에서의 [Ga]보다 크며, [In]이 제 1 영역에서의 [In]보다 작은 영역이다.
구체적으로는 상기 제 1 영역은 인듐 산화물 또는 인듐 아연 산화물 등이 주성분인 영역이다. 또한 상기 제 2 영역은 갈륨 산화물 또는 갈륨 아연 산화물 등이 주성분인 영역이다. 즉 상기 제 1 영역을 In을 주성분으로 하는 영역이라고 바꿔 말할 수 있다. 또한 상기 제 2 영역을 Ga를 주성분으로 하는 영역이라고 바꿔 말할 수 있다.
또한 상기 제 1 영역과 상기 제 2 영역 사이에서 명확한 경계를 관찰할 수 없는 경우가 있다.
또한 In-Ga-Zn 산화물에서의 CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에 있어서, 일부에 Ga를 주성분으로 하는 영역을 가지고, 일부에 In을 주성분으로 하는 영역을 가지고, 이들 영역이 각각 모자이크 패턴이며 랜덤으로 존재하는 구성을 말한다. 따라서 CAC-OS는 금속 원소가 불균일하게 분포된 구조를 가지는 것으로 추측된다.
CAC-OS는 예를 들어 기판을 가열하지 않는 조건에서 스퍼터링법으로 형성할 수 있다. 또한 CAC-OS를 스퍼터링법으로 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS에서는 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑에 의하여, In을 주성분으로 하는 영역(제 1 영역)과, Ga를 주성분으로 하는 영역(제 2 영역)이 편재되고 혼합되는 구조를 가지는 것을 확인할 수 있다.
여기서, 제 1 영역은 제 2 영역에 비하여 도전성이 높은 영역이다. 즉 제 1 영역을 캐리어가 흐름으로써 금속 산화물의 도전성이 발현된다. 따라서 제 1 영역이 금속 산화물 내에서 클라우드상으로 분포됨으로써 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편, 제 2 영역은 제 1 영역에 비하여 절연성이 높은 영역이다. 즉 제 2 영역이 금속 산화물 내에 분포됨으로써 누설 전류를 억제할 수 있다.
따라서 CAC-OS를 트랜지스터에 사용하는 경우에는, 제 1 영역에 기인하는 도전성과 제 2 영역에 기인하는 절연성이 상보적으로 작용함으로써, 스위칭 기능(On/Off 기능)을 CAC-OS에 부여할 수 있다. 즉 CAC-OS는 재료의 일부에서는 도전성의 기능을 가지고, 재료의 일부에서는 절연성의 기능을 가지고, 재료의 전체에서는 반도체로서의 기능을 가진다. 도전성의 기능과 절연성의 기능을 분리함으로써 양쪽의 기능을 최대한 높일 수 있다. 따라서, CAC-OS를 트랜지스터에 사용함으로써, 높은 온 전류(Ion), 높은 전계 효과 이동도(μ), 및 양호한 스위칭 동작을 실현할 수 있다.
또한 CAC-OS를 사용한 트랜지스터는 신뢰성이 높다. 따라서 CAC-OS는 표시 장치를 비롯한 다양한 반도체 장치에 최적이다.
산화물 반도체는 다양한 구조를 취하고, 각각이 상이한 특성을 가진다. 본 발명의 일 형태의 산화물 반도체는 비정질 산화물 반도체, 다결정 산화물 반도체, a-like OS, CAC-OS, nc-OS, CAAC-OS 중 2종류 이상을 가져도 좋다.
<산화물 반도체를 가지는 트랜지스터>
다음으로 상기 산화물 반도체를 트랜지스터에 사용하는 경우에 대하여 설명한다.
상기 산화물 반도체를 트랜지스터에 사용함으로써 전계 효과 이동도가 높은 트랜지스터를 실현할 수 있다. 또한 신뢰성이 높은 트랜지스터를 실현할 수 있다.
트랜지스터에는 캐리어 농도가 낮은 산화물 반도체를 사용하는 것이 바람직하다. 예를 들어 산화물 반도체의 캐리어 농도는 1×1017cm-3 이하, 바람직하게는 1×1015cm-3 이하, 더 바람직하게는 1×1013cm-3 이하, 더욱 바람직하게는 1×1011cm-3 이하, 더욱더 바람직하게는 1×1010cm-3 미만이고, 1×10-9cm-3 이상이다. 또한 산화물 반도체막의 캐리어 농도를 낮추는 경우에는, 산화물 반도체막 내의 불순물 농도를 낮추고, 결함 준위 밀도를 낮추면 좋다. 본 명세서 등에서 불순물 농도가 낮고 결함 준위 밀도가 낮은 것을 고순도 진성 또는 실질적으로 고순도 진성이라고 한다. 또한 캐리어 농도가 낮은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체라고 부르는 경우가 있다.
또한 고순도 진성 또는 실질적으로 고순도 진성인 산화물 반도체막은 결함 준위 밀도가 낮기 때문에 트랩 준위 밀도도 낮아지는 경우가 있다.
또한 산화물 반도체의 트랩 준위에 포획된 전하는, 소실되는 데 걸리는 시간이 길고, 마치 고정 전하처럼 작용하는 경우가 있다. 그러므로 트랩 준위 밀도가 높은 산화물 반도체에 채널 형성 영역이 형성되는 트랜지스터는 전기 특성이 불안정해지는 경우가 있다.
따라서 트랜지스터의 전기 특성을 안정적으로 하기 위해서는, 산화물 반도체 내의 불순물 농도를 저감하는 것이 유효하다. 또한 산화물 반도체 내의 불순물 농도를 저감하기 위해서는, 근접한 막 내의 불순물 농도도 저감하는 것이 바람직하다. 불순물로서는 수소, 질소, 알칼리 금속, 알칼리 토금속, 철, 니켈, 또는 실리콘 등이 있다.
<불순물>
여기서, 산화물 반도체 내에서의 각 불순물의 영향에 대하여 설명한다.
산화물 반도체에 14족 원소의 하나인 실리콘 또는 탄소가 포함되면 산화물 반도체에서 결함 준위가 형성된다. 그러므로 산화물 반도체에서의 실리콘 또는 탄소의 농도와, 산화물 반도체와의 계면 근방의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 알칼리 금속 또는 알칼리 토금속이 포함되면, 결함 준위를 형성하여 캐리어를 생성하는 경우가 있다. 따라서 알칼리 금속 또는 알칼리 토금속이 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 알칼리 금속 또는 알칼리 토금속의 농도를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 농도가 증가되어 n형화되기 쉽다. 그러므로 질소가 포함되는 산화물 반도체를 반도체에 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 또는 산화물 반도체에 질소가 포함되면, 트랩 준위가 형성되는 경우가 있다. 이 결과, 트랜지스터의 전기 특성이 불안정해지는 경우가 있다. 그러므로 SIMS에 의하여 얻어지는 산화물 반도체 내의 질소 농도를 5×1019atoms/cm3 미만, 바람직하게는 5×1018atoms/cm3 이하, 더 바람직하게는 1×1018atoms/cm3 이하, 더욱 바람직하게는 5×1017atoms/cm3 이하로 한다.
또한 산화물 반도체에 포함되는 수소는 금속 원자와 결합하는 산소와 반응하여 물이 되기 때문에 산소 결손을 형성하는 경우가 있다. 상기 산소 결손에 수소가 들어감으로써, 캐리어인 전자가 생성되는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합하는 산소와 결합하여, 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는, 산화물 반도체에서 SIMS에 의하여 얻어지는 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다.
불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
본 실시형태는 적어도 그 일부를 본 명세서에 기재되는 다른 실시형태와 적절히 조합하여 실시할 수 있다.
(실시형태 6)
본 실시형태에서는 본 발명의 일 형태의 전자 기기에 대하여 설명한다.
본 실시형태의 전자 기기는 본 발명의 일 형태의 표시 장치를 가진다. 본 발명의 일 형태의 표시 장치는 고정세화, 고해상도화, 및 대형화의 각각이 용이하다. 따라서, 본 발명의 일 형태의 표시 장치는 다양한 전자 기기의 표시부에 사용할 수 있다.
또한 본 발명의 일 형태의 표시 장치는 낮은 비용으로 제작할 수 있기 때문에 전자 기기의 제조 비용을 절감할 수 있다.
전자 기기로서는 예를 들어 텔레비전 장치, 데스크톱형 또는 노트북형 퍼스널 컴퓨터, 컴퓨터용의 모니터, 디지털 사이니지, 파칭코기 등의 대형 게임기 등 비교적 큰 화면을 가지는 전자 기기 외에, 디지털 카메라, 디지털 비디오 카메라, 디지털 액자, 휴대 전화기, 휴대용 게임기, 휴대 정보 단말기, 및 음향 재생 장치 등이 있다.
특히 본 발명의 일 형태의 표시 장치는 정세도를 높일 수 있기 때문에, 비교적 작은 표시부를 가지는 전자 기기에 적합하게 사용할 수 있다. 이와 같은 전자 기기로서는 예를 들어 손목시계형 또는 팔찌형 등의 정보 단말기(웨어러블 기기), 및 헤드 마운트 디스플레이 등의 VR용 기기 또는 안경형 AR용 기기 등, 머리에 장착할 수 있는 웨어러블 기기 등이 있다. 또한 웨어러블 기기로서는 SR용 기기 및 MR용 기기도 들 수 있다.
본 발명의 일 형태의 표시 장치는 HD(화소수 1280×720), FHD(화소수 1920×1080), WQHD(화소수 2560×1440), WQXGA(화소수 2560×1600), 4K2K(화소수 3840×2160), 또는 8K4K(화소수 7680×4320) 등 매우 높은 해상도를 가지는 것이 바람직하다. 특히 4K2K, 8K4K, 또는 이 이상의 해상도로 하는 것이 바람직하다. 또한 본 발명의 일 형태의 표시 장치에서의 화소 밀도(정세도)는 300ppi 이상이 바람직하고, 500ppi 이상이 더 바람직하고, 1000ppi 이상이 더 바람직하고, 2000ppi 이상이 더 바람직하고, 3000ppi 이상이 더 바람직하고, 5000ppi 이상이 더 바람직하고, 7000ppi 이상이 더욱 바람직하다. 이와 같이 높은 해상도 또는 높은 정세도를 가지는 표시 장치를 사용함으로써, 휴대형 또는 가정 용도 등 개인적으로 사용하는 전자 기기에 있어서 현장감 및 깊이감 등을 더 높일 수 있다.
본 실시형태의 전자 기기는 가옥 또는 빌딩의 내벽 또는 외벽, 또는 자동차의 내장 또는 외장의 곡면을 따라 제공할 수 있다.
본 실시형태의 전자 기기는 안테나를 가져도 좋다. 안테나로 신호를 수신함으로써 표시부에 영상 및 정보 등을 표시할 수 있다. 또한 전자 기기가 안테나 및 이차 전지를 가지는 경우, 안테나를 비접촉 전력 전송(傳送)에 사용하여도 좋다.
본 실시형태의 전자 기기는 센서(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도(硬度), 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새, 또는 적외선을 측정하는 기능을 포함하는 것)를 가져도 좋다.
본 실시형태의 전자 기기는 다양한 기능을 가질 수 있다. 예를 들어, 다양한 정보(정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)를 실행하는 기능, 무선 통신 기능, 및 기록 매체에 기록되는 프로그램 또는 데이터를 판독하는 기능 등을 가질 수 있다.
도 30의 (A)에 나타낸 전자 기기(6500)는 스마트폰으로서 사용할 수 있는 휴대 정보 단말기이다.
전자 기기(6500)는 하우징(6501), 표시부(6502), 전원 버튼(6503), 버튼(6504), 스피커(6505), 마이크로폰(6506), 카메라(6507), 및 광원(6508) 등을 가진다. 표시부(6502)는 터치 패널 기능을 가진다.
표시부(6502)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 30의 (B)는 하우징(6501)의 마이크로폰(6506) 측의 단부를 포함하는 단면도이다.
하우징(6501)의 표시면 측에는 투광성을 가지는 보호 부재(6510)가 제공되고, 하우징(6501)과 보호 부재(6510)로 둘러싸인 공간 내에 표시 패널(6511), 광학 부재(6512), 터치 센서 패널(6513), 인쇄 기판(6517), 및 배터리(6518) 등이 배치된다.
보호 부재(6510)에는 표시 패널(6511), 광학 부재(6512), 및 터치 센서 패널(6513)이 접착층(미도시)에 의하여 고정되어 있다.
표시부(6502)보다 외측의 영역에서 표시 패널(6511)의 일부가 접히고, 이 접힌 부분에 FPC(6515)가 접속된다. FPC(6515)에는 IC(6516)가 실장되어 있다. FPC(6515)는 인쇄 기판(6517)에 제공된 단자에 접속된다.
표시 패널(6511)에는 본 발명의 일 형태의 플렉시블 디스플레이(가요성을 가지는 표시 장치)를 적용할 수 있다. 그러므로 매우 가벼운 전자 기기를 실현할 수 있다. 또한 표시 패널(6511)이 매우 얇기 때문에 전자 기기의 두께를 억제하면서 대용량 배터리(6518)를 탑재할 수도 있다. 또한 표시 패널(6511)의 일부를 접어 화소부의 이면 측에 FPC(6515)와의 접속부를 배치함으로써 슬림 베젤의 전자 기기를 실현할 수 있다.
도 31의 (A)에 텔레비전 장치의 일례를 나타내었다. 텔레비전 장치(7100)는 하우징(7101)에 표시부(7000)가 제공되어 있다. 여기서는 스탠드(7103)에 의하여 하우징(7101)을 지지한 구성을 나타내었다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 31의 (A)에 나타낸 텔레비전 장치(7100)는 하우징(7101)이 가지는 조작 스위치 및 별체의 리모트 컨트롤러(7111)에 의하여 조작할 수 있다. 또는 표시부(7000)에 터치 센서를 가져도 좋고, 예를 들어 손가락으로 표시부(7000)를 터치함으로써 텔레비전 장치(7100)를 조작하여도 좋다. 리모트 컨트롤러(7111)는 상기 리모트 컨트롤러(7111)로부터 출력되는 정보를 표시하는 표시부를 가져도 좋다. 리모트 컨트롤러(7111)의 조작 키 또는 터치 패널에 의하여 채널 및 음량을 조작할 수 있고, 표시부(7000)에 표시되는 영상을 조작할 수 있다.
또한 텔레비전 장치(7100)는 수신기 및 모뎀 등을 가지는 구성으로 한다. 수신기에 의하여 일반적인 텔레비전 방송을 수신할 수 있다. 또한 모뎀을 통하여 유선 또는 무선에 의하여 통신 네트워크에 접속함으로써 한 방향(송신자로부터 수신자) 또는 쌍방향(송신자와 수신자 사이, 또는 수신자들 사이 등)의 정보 통신을 수행할 수도 있다.
도 31의 (B)에 노트북형 퍼스널 컴퓨터의 일례를 나타내었다. 노트북형 퍼스널 컴퓨터(7200)는 하우징(7211), 키보드(7212), 포인팅 디바이스(7213), 및 외부 접속 포트(7214) 등을 가진다. 하우징(7211)에 표시부(7000)가 제공된다.
표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 31의 (C) 및 (D)에 디지털 사이니지의 일례를 나타내었다.
도 31의 (C)에 나타낸 디지털 사이니지(7300)는 하우징(7301), 표시부(7000), 및 스피커(7303) 등을 가진다. 또한 LED 램프, 조작 키(전원 스위치 또는 조작 스위치를 포함함), 접속 단자, 각종 센서, 및 마이크로폰 등을 가질 수 있다.
도 31의 (D)는 원기둥 형상의 기둥(7401)에 제공된 디지털 사이니지(7400)를 나타낸 것이다. 디지털 사이니지(7400)는 기둥(7401)의 곡면을 따라 제공된 표시부(7000)를 가진다.
도 31의 (C) 및 (D)에서는 표시부(7000)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
표시부(7000)가 넓을수록 한번에 제공할 수 있는 정보량을 늘릴 수 있다. 또한 표시부(7000)가 넓을수록 사람의 눈에 띄기 쉽고, 예를 들어 광고의 홍보 효과를 높일 수 있다.
표시부(7000)에 터치 패널을 적용함으로써, 표시부(7000)에 화상 또는 동영상을 표시할 뿐만 아니라, 사용자가 직관적으로 조작할 수 있어 바람직하다. 또한 노선 정보 또는 교통 정보 등의 정보를 제공하기 위한 용도로 사용하는 경우에는, 직관적인 조작에 의하여 사용성을 높일 수 있다.
또한 도 31의 (C) 및 (D)에 나타낸 바와 같이, 디지털 사이니지(7300) 또는 디지털 사이니지(7400)는 사용자가 가지는 스마트폰 등의 정보 단말기(7311) 또는 정보 단말기(7411)와 무선 통신에 의하여 연계할 수 있는 것이 바람직하다. 예를 들어, 표시부(7000)에 표시되는 광고의 정보를 정보 단말기(7311) 또는 정보 단말기(7411)의 화면에 표시시킬 수 있다. 또한 정보 단말기(7311) 또는 정보 단말기(7411)를 조작함으로써 표시부(7000)의 표시를 전환할 수 있다.
또한 디지털 사이니지(7300) 또는 디지털 사이니지(7400)에 정보 단말기(7311) 또는 정보 단말기(7411)의 화면을 조작 수단(컨트롤러)으로 한 게임을 실행시킬 수도 있다. 이로써 불특정 다수의 사용자가 동시에 게임에 참가하여 즐길 수 있다.
도 32의 (A)는 파인더(8100)가 장착된 상태의 카메라(8000)의 외관을 나타낸 도면이다.
카메라(8000)는 하우징(8001), 표시부(8002), 조작 버튼(8003), 및 셔터 버튼(8004) 등을 가진다. 또한 카메라(8000)에는 탈착 가능한 렌즈(8006)가 장착된다. 또한 카메라(8000)는 렌즈(8006)와 하우징이 일체화되어 있어도 좋다.
카메라(8000)는 셔터 버튼(8004)을 누르거나 터치 패널로서 기능하는 표시부(8002)를 터치함으로써 촬상할 수 있다.
하우징(8001)은 전극을 가지는 마운트를 가지고, 파인더(8100) 외에 예를 들어 스트로보 장치를 접속할 수 있다.
파인더(8100)는 하우징(8101), 표시부(8102), 및 버튼(8103) 등을 가진다.
하우징(8101)은 카메라(8000)의 마운트와 연결되는 마운트에 의하여 카메라(8000)에 장착되어 있다. 파인더(8100)는 예를 들어 카메라(8000)로부터 수신한 영상을 표시부(8102)에 표시시킬 수 있다.
버튼(8103)은 예를 들어 전원 버튼으로서의 기능을 가진다.
카메라(8000)의 표시부(8002) 및 파인더(8100)의 표시부(8102)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 또한 파인더가 내장된 카메라(8000)이어도 좋다.
도 32의 (B)는 헤드 마운트 디스플레이(8200)의 외관을 나타낸 도면이다.
헤드 마운트 디스플레이(8200)는 장착부(8201), 렌즈(8202), 본체(8203), 표시부(8204), 및 케이블(8205) 등을 가진다. 또한 장착부(8201)에는 배터리(8206)가 내장된다.
케이블(8205)은 배터리(8206)로부터 본체(8203)에 전력을 공급한다. 본체(8203)는 예를 들어 무선 수신기를 가지고, 수신한 영상 정보를 표시부(8204)에 표시시킬 수 있다. 또한 본체(8203)는 카메라를 가지고, 사용자의 안구 또는 눈꺼풀의 움직임의 정보를 입력 수단으로서 사용할 수 있다.
또한 장착부(8201)에는 사용자와 접하는 위치에 사용자의 안구의 움직임에 따라 흐르는 전류를 검지할 수 있는 복수의 전극을 제공할 수 있다. 이에 의하여 헤드 마운트 디스플레이(8200)는 사용자의 시선을 인식하는 기능을 가질 수 있다. 또한 헤드 마운트 디스플레이(8200)는 상기 전극에 흐르는 전류에 의하여 사용자의 맥박을 모니터링하는 기능을 가져도 좋다. 또한 장착부(8201)에는 온도 센서, 압력 센서, 또는 가속도 센서 등의 각종 센서를 제공하여도 좋다. 또한 헤드 마운트 디스플레이(8200)는 사용자의 생체 정보를 표시부(8204)에 표시하는 기능, 또는 사용자의 머리의 움직임에 맞추어 표시부(8204)에 표시되는 영상을 변화시키는 기능 등을 가져도 좋다.
표시부(8204)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 32의 (C) 내지 (E)는 헤드 마운트 디스플레이(8300)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8300)는 하우징(8301)과, 표시부(8302)와, 밴드상의 고정구(8304)와, 한 쌍의 렌즈(8305)를 가진다.
사용자는 렌즈(8305)를 통하여 표시부(8302)의 표시를 시인할 수 있다. 또한 표시부(8302)를 만곡시켜 배치하면, 사용자는 높은 현장감을 느낄 수 있어 바람직하다. 또한 표시부(8302)의 상이한 영역에 표시된 다른 화상을 렌즈(8305)를 통하여 시인함으로써 예를 들어 시차를 이용한 3차원 표시를 할 수도 있다. 또한 하나의 표시부(8302)를 제공하는 구성에 한정되지 않고, 2개의 표시부(8302)를 제공하여 사용자의 한쪽 눈마다 하나의 표시부를 배치하여도 좋다.
표시부(8302)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다. 본 발명의 일 형태의 표시 장치는 매우 높은 정세도를 실현할 수도 있다. 예를 들어 도 32의 (E)와 같이 렌즈(8305)를 사용하여 표시가 확대되어 시인되는 경우에도 사용자에게 화소가 시인되기 어렵다. 즉 표시부(8302)를 사용하여 사용자에게 현실감이 높은 영상을 시인시킬 수 있다.
도 32의 (F)는 고글형 헤드 마운트 디스플레이(8400)의 외관을 나타낸 도면이다. 헤드 마운트 디스플레이(8400)는 한 쌍의 하우징(8401)과, 장착부(8402)와, 완충 부재(8403)를 가진다. 한 쌍의 하우징(8401) 내에는 각각 표시부(8404) 및 렌즈(8405)가 제공된다. 한 쌍의 표시부(8404)에 서로 다른 화상을 표시함으로써, 시차를 사용한 3차원 표시를 수행할 수 있다.
사용자는 렌즈(8405)를 통하여 표시부(8404)를 시인할 수 있다. 렌즈(8405)는 초점 조정 기구를 가지고, 사용자의 시력에 따라 위치를 조정할 수 있다. 표시부(8404)는 정방형 또는 가로로 긴 장방형인 것이 바람직하다. 이로써 현장감을 높일 수 있다.
장착부(8402)는 사용자의 얼굴 크기에 따라 조정할 수 있고 또한 흘러내리지 않도록 가소성 및 탄성을 가지는 것이 바람직하다. 또한 장착부(8402)의 일부는 골전도 이어폰으로서 기능하는 진동 기구를 가지는 것이 바람직하다. 이로써 별도로 이어폰, 또는 스피커 등의 음향 기기가 불필요하고, 장착하기만 하면 영상과 음성을 즐길 수 있다. 또한 하우징(8401) 내에 무선 통신에 의하여 음성 데이터를 출력하는 기능을 가져도 좋다.
장착부(8402)와 완충 부재(8403)는 사용자의 얼굴(이마 또는 뺨 등)에 접촉하는 부분이다. 완충 부재(8403)가 사용자의 얼굴과 밀착되면, 광 누설을 방지할 수 있기 때문에 몰입감을 더 높일 수 있다. 완충 부재(8403)는 사용자가 헤드 마운트 디스플레이(8400)를 장착하였을 때 사용자의 얼굴에 밀착되도록 부드러운 소재를 사용하는 것이 바람직하다. 예를 들어 고무, 실리콘(silicone) 고무, 우레탄, 또는 스펀지 등의 소재를 사용할 수 있다. 또한 예를 들어 스펀지의 표면을 천 또는 피혁(천연 피혁 또는 합성 피혁) 등으로 덮은 것을 사용하면, 사용자의 얼굴과 완충 부재(8403) 사이에 틈이 생기기 어렵기 때문에 광 누설을 적합하게 방지할 수 있다. 또한 이와 같은 소재를 사용하면 촉감이 좋을뿐더러, 예를 들어 추운 계절에 장착한 경우에 사용자가 차갑다고 느끼지 않기 때문에 바람직하다. 완충 부재(8403) 및 장착부(8402) 등 사용자의 피부에 접촉되는 부재를 탈착 가능한 구성으로 하면, 클리닝 또는 교환이 용이하기 때문에 바람직하다.
도 33의 (A) 내지 (F)에 나타낸 전자 기기는 하우징(9000), 표시부(9001), 스피커(9003), 조작 키(9005)(전원 스위치 또는 조작 스위치를 포함함), 접속 단자(9006), 센서(9007)(힘, 변위, 위치, 속도, 가속도, 각속도, 회전수, 거리, 광, 액체, 자기, 온도, 화학 물질, 음성, 시간, 경도, 전기장, 전류, 전압, 전력, 방사선, 유량, 습도, 경사도, 진동, 냄새 또는 적외선을 측정하는 기능을 포함하는 것), 마이크로폰(9008) 등을 가진다.
도 33의 (A) 내지 (F)에 나타낸 전자 기기는 다양한 기능을 가진다. 예를 들어 다양한 정보(정지 화상, 동영상, 및 텍스트 화상 등)를 표시부에 표시하는 기능, 터치 패널 기능, 달력, 날짜, 또는 시각 등을 표시하는 기능, 다양한 소프트웨어(프로그램)에 의하여 처리를 제어하는 기능, 무선 통신 기능, 및 기록 매체에 기록되는 프로그램 또는 데이터를 판독하여 처리하는 기능 등을 가질 수 있다. 또한 전자 기기의 기능은 이들에 한정되지 않고 다양한 기능을 가질 수 있다. 전자 기기는 복수의 표시부를 가져도 좋다. 또한 전자 기기는 예를 들어 카메라가 제공되고, 정지 화상 또는 동영상을 촬영하고 기록 매체(외부 기록 매체 또는 카메라에 내장된 기록 매체)에 저장하는 기능, 및 촬영한 화상을 표시부에 표시하는 기능 등을 가져도 좋다.
표시부(9001)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 33의 (A) 내지 (F)에 나타낸 전자 기기의 자세한 내용에 대하여 이하에서 설명한다.
도 33의 (A)는 휴대 정보 단말기(9101)를 나타낸 사시도이다. 휴대 정보 단말기(9101)는 예를 들어 스마트폰으로서 사용할 수 있다. 또한 휴대 정보 단말기(9101)에는 스피커(9003), 접속 단자(9006), 및 센서(9007) 등을 제공하여도 좋다. 또한 휴대 정보 단말기(9101)는 복수의 면에 문자 및 화상 정보를 표시할 수 있다. 도 33의 (A)에서는 3개의 아이콘(9050)을 표시한 예를 나타내었다. 또한 파선의 직사각형으로 나타낸 정보(9051)를 표시부(9001)의 다른 면에 표시할 수도 있다. 정보(9051)의 일례로서는 전자 메일, SNS, 또는 전화 등의 착신의 알림, 전자 메일, 예를 들어 SNS의 제목, 송신자명, 일시, 시각, 배터리의 잔량, 또는 전파 강도 등이 있다. 또는 정보(9051)가 표시되는 위치에는 예를 들어 아이콘(9050)을 표시하여도 좋다.
도 33의 (B)는 휴대 정보 단말기(9102)를 나타낸 사시도이다. 휴대 정보 단말기(9102)는 표시부(9001)의 3면 이상에 정보를 표시하는 기능을 가진다. 여기서는 정보(9052), 정보(9053), 및 정보(9054)가 상이한 면에 표시되어 있는 예를 나타내었다. 예를 들어, 사용자는 옷의 가슴 포켓에 휴대 정보 단말기(9102)를 수납한 상태에서, 휴대 정보 단말기(9102) 위쪽에서 볼 수 있는 위치에 표시된 정보(9053)를 확인할 수도 있다. 사용자는 휴대 정보 단말기(9102)를 주머니로부터 꺼내지 않고 표시를 확인하고, 예를 들어 전화를 받을지 여부를 판단할 수 있다.
도 33의 (C)는 손목시계형 휴대 정보 단말기(9200)를 나타낸 사시도이다. 휴대 정보 단말기(9200)는 예를 들어 스마트워치(등록 상표)로서 사용할 수 있다. 또한 표시부(9001)는 그 표시면이 만곡되어 제공되고, 만곡한 표시면을 따라 표시를 수행할 수 있다. 또한 휴대 정보 단말기(9200)를 예를 들어 무선 통신이 가능한 헤드셋과 상호 통신시킴으로써 핸즈프리로 통화를 할 수도 있다. 또한 휴대 정보 단말기(9200)는 접속 단자(9006)에 의하여 다른 정보 단말기와 상호적으로 데이터를 전송하거나, 충전할 수도 있다. 또한 충전 동작은 무선 급전에 의하여 수행하여도 좋다.
도 33의 (D) 내지 (F)는 접을 수 있는 휴대 정보 단말기(9201)를 나타낸 사시도이다. 또한 도 33의 (D)는 휴대 정보 단말기(9201)를 펼친 상태, 도 33의 (F)는 접은 상태, 도 33의 (E)는 도 33의 (D) 및 (F) 중 한쪽으로부터 다른 쪽으로 변화되는 도중의 상태의 사시도이다. 휴대 정보 단말기(9201)는 접은 상태에서는 가반성이 우수하고, 펼친 상태에서는 이음매가 없고 넓은 표시 영역에 의하여 표시의 일람성이 우수하다. 휴대 정보 단말기(9201)가 가지는 표시부(9001)는 힌지(9055)에 의하여 연결된 3개의 하우징(9000)으로 지지된다. 예를 들어 표시부(9001)는 곡률 반경 0.1mm 이상 150mm 이하로 구부릴 수 있다.
본 실시형태에서 예시한 구성예 및 이들에 대응하는 도면 등은 적어도 그 일부를 다른 구성예 또는 도면 등과 적절히 조합할 수 있다.
(실시예)
본 실시예에서는 발광 소자를 가지는 시료를 제작하고, 평가를 수행한 결과에 대하여 설명한다.
도 34의 (A), (B), 및 (C)는 본 실시예에서 제작한 시료의 구성을 나타낸 단면도이다. 도 34의 (A)에 나타낸 시료(200A)는 절연층(101a)과, 절연층(101a) 위의 절연층(101b)과, 절연층(101b) 위의 발광 소자(110R)와, 발광 소자(110R) 위의 보호층(121)을 가진다.
발광 소자(110R)는 절연층(101b) 위의 화소 전극(111Ra)과, 화소 전극(111Ra) 위 및 절연층(101b) 위의 화소 전극(111Rb)과, 화소 전극(111Rb) 위 및 절연층(101b) 위의 EL층(112R)을 가진다. 또한 시료(200A)는 EL층(112R)의 측면과 접한 영역을 가지는, 절연층(101b) 위의 보호층(131Ra)과, 보호층(131Ra) 위의 보호층(131Rb)을 가진다. 또한 시료(200A)는 EL층(112R) 위, 보호층(131Ra) 위, 보호층(131Rb) 위, 및 절연층(101b) 위의 공통층(114)과, 공통층(114) 위의 공통 전극(115)을 가진다. 또한 공통 전극(115) 위에 보호층(121)이 제공된다. 여기서 화소 전극(111Ra)과 화소 전극(111Rb)으로, 실시형태 1 등에 나타낸 화소 전극(111R)이 구성되고, 보호층(131Ra)과 보호층(131Rb)으로, 실시형태 1 등에 나타낸 보호층(131R)이 구성되는 것으로 하였다.
도 34의 (B)에 나타낸 시료(200B)는 보호층(131Ra) 및 보호층(131Rb)을 가지지 않는 점이 시료(200A)와 상이하다. 시료(200B)에서는 EL층(112R)의 측면은 공통층(114)과 접한다.
도 34의 (C)에 나타낸 시료(200C)는 절연층(101a)과, 절연층(101a) 위의 절연층(101b)과, 절연층(101b) 위의 화소 전극(111Ra)과, 화소 전극(111Ra) 위의 화소 전극(111Rb)과, 화소 전극(111Rb) 위의 EL층(112R)과, EL층(112R) 위의 공통층(114)과, 공통층(114) 위의 공통 전극(115)과, 공통 전극(115) 위의 보호층(121)을 가진다. 시료(200C)는 패터닝이 실시되지 않은 점이 시료(200B)와 상이하다.
도 34의 (D)는 EL층(112R)의 구성을 나타낸 도면이다. EL층(112)은 정공 주입층(151)과, 정공 주입층(151) 위의 정공 수송층(152)과, 정공 수송층(152) 위의 발광층(153)과, 발광층(153) 위의 정공 차단층(154)과, 정공 차단층(154) 위의 전자 수송층(155)을 가진다. 여기서 발광층(153)은 적색 광을 발하는 기능을 가진다.
도 35의 (A) 내지 (E) 및 도 36의 (A) 내지 (D)는 본 실시예에 따른 시료(200A)의 제작 방법의 각 공정에서의 단면도이다.
시료(200A)의 제작에서는, 우선 기판(미도시) 위에 절연층(101a)으로서 수지층을 스핀 코팅법을 사용하여 형성하였다. 다음으로 절연층(101b)으로서 질화 실리콘층을 CVD법을 사용하여 절연층(101a) 위에 형성하였다.
다음으로 추후에 화소 전극(111Ra)이 되는 도전막으로서 은과 팔라듐과 구리의 합금막을 막 두께 100nm가 되도록 스퍼터링법을 사용하여 절연층(101b) 위에 성막하였다. 그 후, 상기 도전막의 일부를 웨트 에칭에 의하여 제거함으로써, 화소 전극(111Ra)을 형성하였다.
다음으로 추후에 화소 전극(111Rb)이 되는 도전막으로서, 실리콘을 포함하는 인듐 주석 산화물막을 막 두께 100nm가 되도록 스퍼터링법을 사용하여 화소 전극(111Ra) 위 및 절연층(101b) 위에 성막하였다. 그 후, 상기 도전막의 일부를 웨트 에칭에 의하여 제거함으로써, 화소 전극(111Rb)을 형성하였다(도 35의 (A)).
다음으로 추후에 EL층(112R)이 되는 EL막(112Rf)을 증착법을 사용하여 화소 전극(111Rb) 위 및 절연층(101b) 위에 형성하였다. 여기서 EL막(112Rf)의 구성은 도 34의 (D)에 나타낸 바와 같이 하고, 정공 주입층(151)의 막 두께가 11.4nm, 정공 수송층(152)의 막 두께가 57.5nm, 발광층(153)의 막 두께가 74.4nm, 정공 차단층(154)의 막 두께가 10nm, 전자 수송층(155)의 막 두께가 10nm가 되도록 EL막(112Rf)을 형성하였다.
다음으로 추후에 희생층(145Ra)이 되는 희생막(144Ra)으로서 산화 알루미늄막을 막 두께 30nm가 되도록 ALD법을 사용하여 EL막(112Rf) 위에 성막하였다. 이어서 추후에 희생층(145Rb)이 되는 희생막(144Rb)으로서 인듐 주석 산화물막을 막 두께 50nm가 되도록 스퍼터링법을 사용하여 희생막(144Ra) 위에 성막하였다.
다음으로 희생막(144Rb) 위에 레지스트를 도포하고 노광 및 현상을 수행함으로써 레지스트 마스크(143)를 형성하였다(도 35의 (B)).
다음으로 희생막(144Rb), 희생막(144Ra), 및 EL막(112Rf)에서 레지스트 마스크(143)로 덮이지 않은 부분을 드라이 에칭에 의하여 제거함으로써, 희생층(145Rb), 희생층(145Ra), 및 EL층(112R)을 형성하였다. 또한 레지스트 마스크(143)를 제거하였다(도 35의 (C)).
다음으로 추후에 보호층(131Ra)이 되는 보호막(131Raf)으로서 산화 알루미늄막을 막 두께 15nm가 되도록 ALD법을 사용하여 희생층(145Rb) 위 및 절연층(101b) 위에 형성하였다. 그 후, EL막(112f)을 증착법을 사용하여 보호막(131Raf) 위에 형성하였다(도 35의 (D)).
다음으로 EL막(112f)을 드라이 에칭에 의하여 제거하였다(도 35의 (E)). 그 후, 추후에 보호층(131Rb)이 되는 보호막(131Rbf)으로서 질화 실리콘막을 막 두께 90nm가 되도록 스퍼터링법을 사용하여 보호막(131Raf) 위에 형성하였다(도 36의 (A)).
다음으로 보호막(131Rbf)을 드라이 에칭에 의하여 가공하여 보호층(131Rb)을 형성하였다(도 36의 (B)). 다음으로 보호막(131Raf)을 드라이 에칭에 의하여 가공하여 보호층(131Ra)을 형성하였다. 그 후, 희생층(145Rb) 및 희생층(145Ra)을 웨트 에칭을 사용하여 제거하였다(도 36의 (C)).
다음으로 공통층(114)으로서 플루오린화 리튬막을 막 두께 1nm가 되도록 증착법을 사용하여 EL층(112R) 위, 보호층(131Ra) 위, 보호층(131Rb) 위, 및 절연층(101b) 위에 형성한 후, 이터븀막을 막 두께 1nm가 되도록 증착법을 사용하여 플루오린화 리튬막 위에 형성하였다. 즉 공통층(114)을 플루오린화 리튬막과 이터븀막의 적층 구조로 하였다.
다음으로 공통 전극(115)으로서 은과 마그네슘의 비가 10:1인 합금막을 막 두께 15nm가 되도록 증착법을 사용하여 공통층(114) 위에 형성하였다. 이로써, 발광 소자(110R)를 형성하였다.
다음으로 보호층(121)으로서 인듐 갈륨 아연 산화물막을 막 두께 70nm가 되도록 스퍼터링법을 사용하여 공통 전극(115) 위에 형성하였다(도 36의 (D)). 이상의 방법으로 시료(200A)를 형성하였다.
도 37의 (A) 내지 (E)는 본 실시예에 따른 시료(200B)의 제작 방법의 각 공정에서의 단면도이다.
시료(200B)의 제작에서는, 우선 시료(200A)의 제작에서의 도 35의 (A), (B), 및 (C)에 나타낸 공정과 같은 공정을 수행하였다(도 37의 (A)). 다음으로 EL막(112f)을 증착법을 사용하여 희생층(145Rb) 위 및 절연층(101b) 위에 형성하였다(도 37의 (B)). 즉 시료(200A)와 달리, 보호막(131Raf)의 형성은 수행하지 않았다.
다음으로 EL막(112f)을 드라이 에칭에 의하여 제거하였다(도 37의 (C)). 그 후, 희생층(145Rb) 및 희생층(145Ra)을 제거하였다(도 37의 (D)). 즉 시료(200A)와 달리, 보호막(131Rbf)의 형성은 수행하지 않았다.
그 후, 시료(200A)와 마찬가지로, 공통층(114), 공통 전극(115), 및 보호층(121)을 형성하였다(도 37의 (E)). 이상의 방법으로 시료(200B)를 형성하였다.
시료(200C)의 제작에서는, 우선 기판(미도시) 위에 절연층(101a)으로서 수지층을 스핀 코팅법을 사용하여 형성하였다. 다음으로 절연층(101b)으로서 질화 실리콘층을 CVD법을 사용하여 절연층(101a) 위에 형성하였다.
다음으로 화소 전극(111Ra)으로서 은과 팔라듐과 구리의 합금막을 막 두께 100nm가 되도록 스퍼터링법을 사용하여 절연층(101b) 위에 성막하였다. 그 후, 화소 전극(111Rb)으로서, 실리콘을 포함하는 인듐 주석 산화물막을 막 두께 100nm가 되도록 스퍼터링법을 사용하여 화소 전극(111Ra) 위에 성막하였다.
다음으로 EL층(112R)을 증착법을 사용하여 화소 전극(111Rb) 위에 형성하였다. EL층(112R)의 구성은 도 34의 (D)에 나타낸 바와 같이 하고, 정공 주입층(151), 정공 수송층(152), 발광층(153), 정공 차단층(154), 및 전자 수송층(155)의 막 두께는 시료(200A) 및 시료(200B)와 같게 하였다.
그 후, 시료(200A) 및 시료(200B)와 마찬가지로, 공통층(114), 공통 전극(115), 및 보호층(121)을 형성하였다. 이상의 방법으로 시료(200C)를 형성하였다. 상기와 같이, 시료(200C)의 형성에서는 희생층의 형성 및 EL막의 에칭법에 의한 패터닝은 수행하지 않았다. 시료(200C)의 제작은 진공 일관 공정으로 수행하였다고 할 수 있다.
도 38은 시료(200A), 시료(200B), 및 시료(200C)의 휘도-전압 특성을 나타내는 그래프이다. 도 39는 시료(200A), 시료(200B), 및 시료(200C)의 전류 효율-휘도 특성을 나타내는 그래프이다. 또한 시료(200A), 시료(200B), 및 시료(200C) 각각에서의 발광 휘도가 1000cd/m2 부근인 경우의 발광 소자(110R)의 특성을 표 1에 나타낸다.
[표 1]
도 38에 나타낸 결과에 따르면, 시료(200B)는 시료(200A) 및 시료(200C)에 비하여 같은 휘도를 얻는 데에 필요한 전압이 높았다. 한편 시료(200A)의 휘도-전압 특성과 시료(200C)의 휘도-전압 특성에는 거의 차이가 없었다. 즉 시료(200A)는 드라이 에칭에 의한 EL막(112Rf)의 가공을 수행하였음에도 불구하고, 진공 일관 공정으로 제작한 시료(200C)와 휘도-전압 특성이 동등하였다고 할 수 있다.
또한 도 39에 나타낸 바와 같이, 진공 일관 공정으로 제작한 시료(200C)에 비하여, 드라이 에칭에 의한 EL막(112Rf)의 가공을 수행한 시료(200A) 및 시료(200B)는 저휘도 측에서 전류 효율이 낮았다. 그러나 시료(200A)는 시료(200B)에 비하여 전류 효율의 저하가 억제된 것이 확인되었다.
여기서, 시료(200A)는 도 35의 (D) 및 (E)에 나타낸 EL막(112f)의 성막, 및 드라이 에칭에 의한 제거를 수행하기 전에, 도 35의 (C)에 나타낸 바와 같이 예를 들어 EL층(112R)의 측면을 덮는 보호막(131Raf)을 제공하는 점이 시료(200B)와 상이하다. 보호막(131Raf)을 제공함으로써, EL막(112f)의 성막, 드라이 에칭에 의한 제거를 수행하는 것으로 인한 발광 소자(110R)의 특성 저하를 억제할 수 있는 것이 시사되었다.
도 40은 시료(200A), 시료(200B), 및 시료(200C)의 정규화 휘도의 경시 변화를 나타내는 그래프이다. 도 40에 있어서, 정규화 휘도는 시간 0, 즉 휘도의 측정 시작 시점에서의 발광 소자(110R)의 휘도를 기준으로 한 상대 휘도를 나타낸다. 도 40에 나타낸 정규화 휘도는 발광 소자(110R)의 진성 휘도를 7900cd/m2로 한 정전류 측정에 있어서 실온에서 측정하였다. 여기서 정규화 휘도의 경시 변화를 나타내는 그래프를 신뢰성 곡선이라고 한다.
도 40에 나타낸 바와 같이, 시료(200A)의 신뢰성 곡선의 기울기와, 시료(200B)의 신뢰성 곡선의 기울기와, 시료(200C)의 신뢰성 곡선의 기울기에 큰 차이는 확인되지 않았다. 따라서 시료(200A)의 신뢰성과, 시료(200B)의 신뢰성과, 시료(200C)의 신뢰성에 큰 차이가 없는 것이 확인되었다.
상술한 바와 같이, 보호층(131Ra) 및 보호층(131Rb)을 제공함으로써, 드라이 에칭에 의한 EL막의 가공을 수행하여도, 진공 일관 공정으로 제작한 발광 소자와 동등한 구동 전압 및 신뢰성을 가지고, 보호층(131Ra) 및 보호층(131Rb)을 제공하지 않는 경우에 비하여 전류 효율의 저하가 억제된 발광 소자를 제작할 수 있었다.
100: 표시 장치, 100A: 표시 장치, 100B: 표시 장치, 100C: 표시 장치, 100D: 표시 장치, 100E: 표시 장치, 100F: 표시 장치, 101: 층, 101a: 절연층, 101b: 절연층, 103: 화소, 103a: 부화소, 103b: 부화소, 103c: 부화소, 110: 발광 소자, 110B: 발광 소자, 110G: 발광 소자, 110R: 발광 소자, 111: 화소 전극, 111B: 화소 전극, 111C: 접속 전극, 111G: 화소 전극, 111R: 화소 전극, 111Ra: 화소 전극, 111Rb: 화소 전극, 112: EL층, 112B: EL층, 112Bf: EL막, 112f: EL막, 112G: EL층, 112Gf: EL막, 112R: EL층, 112Rf: EL막, 114: 공통층, 115: 공통 전극, 121: 보호층, 124a: 화소, 124b: 화소, 130: 영역, 131: 보호층, 131a: 보호층, 131b: 보호층, 131B: 보호층, 131Ba: 보호층, 131Baf: 보호막, 131Bb: 보호층, 131Bbf: 보호막, 131Bf: 보호막, 131G: 보호층, 131Ga: 보호층, 131Gaf: 보호막, 131Gb: 보호층, 131Gbf: 보호막, 131Gf: 보호막, 131R: 보호층, 131Ra: 보호층, 131Raf: 보호막, 131Rb: 보호층, 131Rbf: 보호막, 131Rf: 보호막, 132: 절연층, 132f: 절연막, 133: 보호층, 133f: 보호막, 143: 레지스트 마스크, 143a: 레지스트 마스크, 143b: 레지스트 마스크, 143c: 레지스트 마스크, 144Ba: 희생막, 144Bb: 희생막, 144Ga: 희생막, 144Gb: 희생막, 144Ra: 희생막, 144Rb: 희생막, 145: 희생층, 145a: 희생층, 145b: 희생층, 145Ba: 희생층, 145Bb: 희생층, 145G: 희생층, 145Ga: 희생층, 145Gb: 희생층, 145R: 희생층, 145Ra: 희생층, 145Rb: 희생층, 151: 정공 주입층, 152: 정공 수송층, 153: 발광층, 154: 정공 차단층, 155: 전자 수송층, 160a: 영역, 160b: 영역, 200A: 시료, 200B: 시료, 200C: 시료, 201: 트랜지스터, 204: 접속부, 205: 트랜지스터, 209: 트랜지스터, 210: 트랜지스터, 211: 절연층, 213: 절연층, 214: 절연층, 215: 절연층, 218: 절연층, 221: 도전층, 222a: 도전층, 222b: 도전층, 223: 도전층, 225: 절연층, 228: 영역, 231: 반도체층, 231i: 채널 형성 영역, 231n: 저저항 영역, 240: 용량, 241: 도전층, 242: 접속층, 243: 절연층, 245: 도전층, 251: 도전층, 252: 도전층, 253: 절연층, 254: 절연층, 255: 절연층, 256: 플러그, 261: 절연층, 262: 절연층, 263: 절연층, 264: 절연층, 265: 절연층, 271: 플러그, 274: 플러그, 274a: 도전층, 274b: 도전층, 280: 표시 모듈, 281: 표시부, 282: 회로부, 283: 화소 회로부, 283a: 화소 회로, 284: 화소부, 285: 단자부, 286: 배선부, 290: FPC, 291: 기판, 292: 기판, 301: 기판, 301A: 기판, 301B: 기판, 310: 트랜지스터, 310A: 트랜지스터, 310B: 트랜지스터, 311: 도전층, 312: 저저항 영역, 313: 절연층, 314: 절연층, 315: 소자 분리층, 320: 트랜지스터, 321: 반도체층, 323: 절연층, 324: 도전층, 325: 도전층, 326: 절연층, 327: 도전층, 328: 절연층, 329: 절연층, 331: 기판, 332: 절연층, 341: 도전층, 342: 도전층, 343: 플러그, 414: 절연층, 417: 차광층, 418: 도전층, 418B: 도전층, 418G: 도전층, 418R: 도전층, 419: 수지층, 420: 기판, 442: 접착층, 443: 공간, 451: 기판, 452: 기판, 461: 도전층, 462: 표시부, 464: 회로, 465: 배선, 468: 도전층, 472: FPC, 473: IC, 772: 하부 전극, 785: 층, 786: EL층, 786a: EL층, 786b: EL층, 788: 상부 전극, 4411: 발광층, 4412: 발광층, 4413: 발광층, 4420: 층, 4420-1: 층, 4420-2: 층, 4430: 층, 4430-1: 층, 4430-2: 층, 6500: 전자 기기, 6501: 하우징, 6502: 표시부, 6503: 전원 버튼, 6504: 버튼, 6505: 스피커, 6506: 마이크로폰, 6507: 카메라, 6508: 광원, 6510: 보호 부재, 6511: 표시 패널, 6512: 광학 부재, 6513: 터치 센서 패널, 6515: FPC, 6516: IC, 6517: 인쇄 기판, 6518: 배터리, 7000: 표시부, 7100: 텔레비전 장치, 7101: 하우징, 7103: 스탠드, 7111: 리모트 컨트롤러, 7200: 노트북형 퍼스널 컴퓨터, 7211: 하우징, 7212: 키보드, 7213: 포인팅 디바이스, 7214: 외부 접속 포트, 7300: 디지털 사이니지, 7301: 하우징, 7303: 스피커, 7311: 정보 단말기, 7400: 디지털 사이니지, 7401: 기둥, 7411: 정보 단말기, 8000: 카메라, 8001: 하우징, 8002: 표시부, 8003: 조작 버튼, 8004: 셔터 버튼, 8006: 렌즈, 8100: 파인더, 8101: 하우징, 8102: 표시부, 8103: 버튼, 8200: 헤드 마운트 디스플레이, 8201: 장착부, 8202: 렌즈, 8203: 본체, 8204: 표시부, 8205: 케이블, 8206: 배터리, 8300: 헤드 마운트 디스플레이, 8301: 하우징, 8302: 표시부, 8304: 고정구, 8305: 렌즈, 8400: 헤드 마운트 디스플레이, 8401: 하우징, 8402: 장착부, 8403: 완충 부재, 8404: 표시부, 8405: 렌즈, 9000: 하우징, 9001: 표시부, 9003: 스피커, 9005: 조작 키, 9006: 접속 단자, 9007: 센서, 9008: 마이크로폰, 9050: 아이콘, 9051: 정보, 9052: 정보, 9053: 정보, 9054: 정보, 9055: 힌지, 9101: 휴대 정보 단말기, 9102: 휴대 정보 단말기, 9200: 휴대 정보 단말기, 9201: 휴대 정보 단말기

Claims (19)

  1. 표시 장치로서,
    제 1 발광 소자와, 상기 제 1 발광 소자와 인접하여 배치된 제 2 발광 소자와, 제 1 보호층과, 제 2 보호층과, 절연층을 가지고,
    상기 제 1 발광 소자는 제 1 화소 전극과, 제 1 EL층과, 공통 전극을 가지고,
    상기 제 2 발광 소자는 제 2 화소 전극과, 제 2 EL층과, 상기 공통 전극을 가지고,
    상기 제 1 EL층은 상기 제 1 화소 전극 위에 제공되고,
    상기 제 2 EL층은 상기 제 2 화소 전극 위에 제공되고,
    상기 제 1 보호층은 상기 제 1 화소 전극의 측면, 상기 제 2 화소 전극의 측면, 상기 제 1 EL층의 측면, 및 상기 제 2 EL층의 측면과 중첩된 영역을 가지고,
    상기 절연층은 상기 제 1 보호층 위에 제공되고,
    상기 제 2 보호층은 상기 절연층 위에 제공되고,
    상기 공통 전극은 상기 제 1 EL층 위, 상기 제 2 EL층 위, 및 상기 제 2 보호층 위에 제공되는, 표시 장치.
  2. 제 1 항에 있어서,
    상기 절연층은 상기 제 1 EL층과 상기 제 2 EL층 사이에 제공되는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 표시 장치는 제 3 보호층을 가지고,
    상기 제 3 보호층은 상기 제 1 보호층의 측면 및 하면과 접한 영역을 가지는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 제 1 내지 제 3 보호층은 무기 재료를 가지는, 표시 장치.
  5. 제 1 항 내지 제 4 항 중 어느 한 항에 있어서,
    상기 제 1 보호층은 상기 절연층의 측면 및 하면과 접한 영역을 가지고,
    상기 제 2 보호층은 상기 절연층의 상면과 접한 영역을 가지고,
    상기 제 1 보호층 및 상기 제 2 보호층은 질화물을 가지는, 표시 장치.
  6. 제 1 항 내지 제 5 항 중 어느 한 항에 있어서,
    상기 제 1 보호층 및 상기 제 2 보호층은 질화 실리콘, 질화 알루미늄, 및 질화 하프늄 중 적어도 하나를 가지는, 표시 장치.
  7. 제 1 항 내지 제 6 항 중 어느 한 항에 있어서,
    상기 절연층은 유기 재료를 가지는, 표시 장치.
  8. 제 1 항 내지 제 7 항 중 어느 한 항에 있어서,
    상기 제 1 EL층, 상기 제 2 EL층, 및 상기 제 2 보호층과, 상기 공통 전극 사이에 공통층이 제공되고,
    상기 공통층은 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 가지는, 표시 장치.
  9. 제 1 항 내지 제 8 항 중 어느 한 항에 있어서,
    상기 제 1 EL층의 측면과 상기 제 2 EL층의 측면의 간격은 1μm 이하의 영역을 가지는, 표시 장치.
  10. 제 9 항에 있어서,
    상기 제 1 EL층의 측면과 상기 제 2 EL층의 측면의 간격은 100nm 이하의 영역을 가지는, 표시 장치.
  11. 표시 모듈로서,
    제 1 항 내지 제 10 항 중 어느 하나에 기재된 표시 장치와,
    커넥터 및 집적 회로 중 적어도 한쪽을 가지는, 표시 모듈.
  12. 전자 기기로서,
    제 11 항에 기재된 표시 모듈과,
    배터리, 카메라, 스피커, 및 마이크로폰 중 적어도 하나를 가지는, 전자 기기.
  13. 표시 장치의 제작 방법으로서,
    절연 표면 위에 제 1 화소 전극 및 제 2 화소 전극을 형성하고,
    상기 제 1 화소 전극 위 및 상기 제 2 화소 전극 위에 제 1 EL막 및 제 1 희생막을 순차적으로 형성하고,
    상기 제 1 희생막 및 상기 제 1 EL막을 가공함으로써, 상기 제 1 화소 전극과 중첩된 영역을 가지는 제 1 희생층 및 제 1 EL층을 각각 형성하고,
    적어도 상기 제 1 EL층의 측면과 상기 제 1 희생층의 측면 및 상면을 덮는 제 1 보호막을 형성하고,
    상기 제 1 보호막을 가공함으로써, 상기 제 1 EL층의 측면과 중첩된 영역을 가지는 제 1 보호층을 형성하고,
    상기 제 1 희생층 위 및 상기 제 2 화소 전극 위에 제 2 EL막 및 제 2 희생막을 순차적으로 형성하고,
    상기 제 2 희생막 및 상기 제 2 EL막을 가공함으로써, 상기 제 2 화소 전극과 중첩된 영역을 가지는 제 2 희생층 및 제 2 EL층을 각각 형성하고,
    적어도 상기 제 1 희생층의 상면과, 상기 제 2 희생층의 상면 및 측면과, 상기 제 1 보호층의 측면과, 상기 제 2 EL층의 측면을 덮는 제 2 보호막을 형성하고,
    상기 제 2 보호막 위에 절연막을 형성하고,
    상기 절연막을 가공함으로써, 상기 제 1 EL층과 상기 제 2 EL층 사이에 절연층을 형성하고,
    상기 제 2 보호막을 가공함으로써, 상기 제 1 보호층과 상기 절연층 사이 및 상기 제 2 EL층과 상기 절연층 사이에 제 2 보호층을 형성하고,
    상기 제 1 희생층 위, 상기 제 2 희생층 위, 및 상기 절연층 위에 제 3 보호막을 형성하고,
    상기 제 3 보호막을 가공함으로써, 상기 절연층 위에 제 3 보호층을 형성하고,
    상기 제 1 희생층 및 상기 제 2 희생층을 제거하고,
    상기 제 1 EL층 위, 상기 제 2 EL층 위, 및 상기 제 3 보호층 위에 공통 전극을 형성하는, 표시 장치의 제작 방법.
  14. 제 13 항에 있어서,
    상기 제 1 보호막 형성 후에, 상기 제 1 보호막과 접한 영역을 가지도록 제 4 보호막을 형성하고,
    상기 제 2 보호막 형성 후에, 상기 제 2 보호막과 접한 영역을 가지도록 제 5 보호막을 형성하는, 표시 장치의 제작 방법.
  15. 제 14 항에 있어서,
    상기 제 1 보호막 및 상기 제 2 보호막은 ALD법을 사용하여 형성하고,
    상기 제 3 내지 제 5 보호막은 스퍼터링법 또는 CVD법을 사용하여 형성하는, 표시 장치의 제작 방법.
  16. 제 13 항 내지 제 15 항 중 어느 한 항에 있어서,
    상기 절연막은 스핀 코팅법, 스프레이법, 스크린 인쇄법, 또는 페인트법을 사용하여 형성하는, 표시 장치의 제작 방법.
  17. 제 13 항 내지 제 16 항 중 어느 한 항에 있어서,
    상기 절연막을 포토리소그래피법을 사용하여 가공하는, 표시 장치의 제작 방법.
  18. 제 13 항 내지 제 17 항 중 어느 한 항에 있어서,
    상기 제 1 보호막, 상기 제 2 보호막, 상기 제 4 보호막, 및 상기 제 5 보호막은 드라이 에칭법을 사용하여 가공하는, 표시 장치의 제작 방법.
  19. 제 13 항 및 제 18 항 중 어느 한 항에 있어서,
    상기 공통 전극을 형성하기 전에 상기 제 1 EL층 위, 상기 제 2 EL층 위, 및 상기 절연층 위에 공통층으로서 정공 주입층, 정공 수송층, 정공 차단층, 전자 차단층, 전자 수송층, 및 전자 주입층 중 적어도 하나를 형성하는, 표시 장치의 제작 방법.
KR1020237036260A 2021-04-08 2022-03-30 표시 장치, 표시 장치의 제작 방법, 표시 모듈, 전자 기기 KR20230166098A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2021-065971 2021-04-08
JP2021065971 2021-04-08
PCT/IB2022/052921 WO2022214916A1 (ja) 2021-04-08 2022-03-30 表示装置、表示装置の作製方法、表示モジュール、電子機器

Publications (1)

Publication Number Publication Date
KR20230166098A true KR20230166098A (ko) 2023-12-06

Family

ID=83545183

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237036260A KR20230166098A (ko) 2021-04-08 2022-03-30 표시 장치, 표시 장치의 제작 방법, 표시 모듈, 전자 기기

Country Status (5)

Country Link
US (1) US20240179935A1 (ko)
JP (1) JPWO2022214916A1 (ko)
KR (1) KR20230166098A (ko)
CN (1) CN117099482A (ko)
WO (1) WO2022214916A1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324673A (ja) 2001-02-22 2002-11-08 Semiconductor Energy Lab Co Ltd 有機発光素子および前記素子を用いた表示装置
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5901325B2 (ja) * 2011-03-30 2016-04-06 キヤノン株式会社 有機ｅｌ表示装置の製造方法
KR102334815B1 (ko) * 2014-02-19 2021-12-02 가부시키가이샤 한도오따이 에네루기 켄큐쇼 발광 장치 및 박리 방법
JP7394758B2 (ja) * 2018-06-25 2023-12-08 ソニーセミコンダクタソリューションズ株式会社 有機ｅｌ素子および有機ｅｌ素子の製造方法

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2002324673A (ja) 2001-02-22 2002-11-08 Semiconductor Energy Lab Co Ltd 有機発光素子および前記素子を用いた表示装置
WO2018087625A1 (en) 2016-11-10 2018-05-17 Semiconductor Energy Laboratory Co., Ltd. Display device and driving method of display device

Also Published As

Publication number Publication date
JPWO2022214916A1 (ko) 2022-10-13
WO2022214916A1 (ja) 2022-10-13
US20240179935A1 (en) 2024-05-30
CN117099482A (zh) 2023-11-21

Similar Documents

Publication Publication Date Title
KR20230136118A (ko) 표시 장치
KR20230131200A (ko) 표시 장치
WO2022214904A1 (ja) 表示装置
KR20230166098A (ko) 표시 장치, 표시 장치의 제작 방법, 표시 모듈, 전자 기기
WO2022200916A1 (ja) 表示装置、表示装置の作製方法、表示モジュール、及び電子機器
WO2022189908A1 (ja) 表示装置
WO2022224091A1 (ja) 表示装置
WO2022224073A1 (ja) 表示装置、及び表示装置の作製方法
WO2023281344A1 (ja) 表示装置
WO2022162485A1 (ja) 表示装置
WO2022162492A1 (ja) 表示装置
WO2022153118A1 (ja) 表示装置の作製方法
WO2022172115A1 (ja) 表示装置
WO2022162486A1 (ja) 表示装置
KR20230148185A (ko) 표시 장치
KR20240014057A (ko) 표시 장치, 표시 모듈, 및 전자 기기
KR20240018501A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20230131872A (ko) 표시 장치
KR20230146547A (ko) 표시 장치 및 표시 장치의 제작 방법
KR20230129020A (ko) 표시 장치 및 표시 장치의 제작 방법
KR20230148161A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의제작 방법
CN117044397A (zh) 显示装置
KR20230145091A (ko) 표시 장치, 표시 장치의 제작 방법, 표시 모듈, 및 전자 기기
KR20230150290A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법
KR20230156377A (ko) 표시 장치, 표시 모듈, 전자 기기, 및 표시 장치의 제작 방법