KR20230165354A - 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법 - Google Patents

디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법 Download PDF

Info

Publication number
KR20230165354A
KR20230165354A KR1020237039954A KR20237039954A KR20230165354A KR 20230165354 A KR20230165354 A KR 20230165354A KR 1020237039954 A KR1020237039954 A KR 1020237039954A KR 20237039954 A KR20237039954 A KR 20237039954A KR 20230165354 A KR20230165354 A KR 20230165354A
Authority
KR
South Korea
Prior art keywords
block
blocks
boundary
predicted
prediction
Prior art date
Application number
KR1020237039954A
Other languages
English (en)
Inventor
비아오 왕
어낸드 메헤르 코트라
세미 에센리크
한 가오
지안리 첸
Original Assignee
후아웨이 테크놀러지 컴퍼니 리미티드
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 후아웨이 테크놀러지 컴퍼니 리미티드 filed Critical 후아웨이 테크놀러지 컴퍼니 리미티드
Publication of KR20230165354A publication Critical patent/KR20230165354A/ko

Links

Classifications

    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/117—Filters, e.g. for pre-processing or post-processing
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression
    • H04N19/86—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression involving reduction of coding artifacts, e.g. of blockiness
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/105—Selection of the reference unit for prediction within a chosen coding or prediction mode, e.g. adaptive choice of position and number of pixels used for prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/102—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or selection affected or controlled by the adaptive coding
    • H04N19/103—Selection of coding mode or of prediction mode
    • H04N19/107—Selection of coding mode or of prediction mode between spatial and temporal predictive coding, e.g. picture refresh
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/136—Incoming video signal characteristics or properties
    • H04N19/14—Coding unit complexity, e.g. amount of activity or edge presence estimation
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/134—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the element, parameter or criterion affecting or controlling the adaptive coding
    • H04N19/157—Assigned coding mode, i.e. the coding mode being predefined or preselected to be further used for selection of another element or parameter
    • H04N19/159—Prediction type, e.g. intra-frame, inter-frame or bidirectional frame prediction
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/172—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a picture, frame or field
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/17—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object
    • H04N19/176—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being an image region, e.g. an object the region being a block, e.g. a macroblock
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/10—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding
    • H04N19/169—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding
    • H04N19/186—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using adaptive coding characterised by the coding unit, i.e. the structural portion or semantic portion of the video signal being the object or the subject of the adaptive coding the unit being a colour or a chrominance component
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/46—Embedding additional information in the video signal during the compression process
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/503—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving temporal prediction
    • H04N19/51—Motion estimation or motion compensation
    • H04N19/513—Processing of motion vectors
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/50—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding
    • H04N19/593—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using predictive coding involving spatial prediction techniques
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/70—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals characterised by syntax aspects related to video coding, e.g. related to compression standards
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/80—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation
    • H04N19/82—Details of filtering operations specially adapted for video compression, e.g. for pixel interpolation involving filtering within a prediction loop
    • H—ELECTRICITY
    • H04—ELECTRIC COMMUNICATION TECHNIQUE
    • H04N—PICTORIAL COMMUNICATION, e.g. TELEVISION
    • H04N19/00—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals
    • H04N19/85—Methods or arrangements for coding, decoding, compressing or decompressing digital video signals using pre-processing or post-processing specially adapted for video compression

Landscapes

  • Engineering & Computer Science (AREA)
  • Multimedia (AREA)
  • Signal Processing (AREA)
  • Compression Or Coding Systems Of Tv Signals (AREA)

Abstract

인코딩 및 디코딩을 위한 장치 및 방법이 제공된다. 방법은 2개의 블록 중 적어도 하나가 결합된 인터-인트라 예측(combined inter-intra prediction, CIIP)을 적용하여 예측되는지를 결정하는 것을 포함하고, 2개의 블록은 제 1 블록(Q 블록) 및 제 2 블록(P 블록)을 포함하고, 2개의 블록은 경계와 관련된다. 방법은 2개의 블록 중 적어도 하나가 CIIP를 적용하여 예측될 때 경계의 경계 강도(boundary strength, Bs)를 제 1 값으로 설정하는 것, 또는 2개의 블록 모두가 CIIP를 적용하여 예측되지 않을 때 경계의 경계 강도(Bs)를 제 2 값으로 설정하는 것을 더 포함한다.

Description

디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법{AN ENCODER, A DECODER AND CORRESPONDING METHODS OF BOUNDARY STRENGTH DERIVATION OF DEBLOCKING FILTER}
본 출원(개시)의 실시예는 일반적으로 픽처 프로세싱의 분야, 더 구체적으로는 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법에 관한 것이다.
비디오 코딩(비디오 인코딩 및 디코딩)은 매우 다양한 디지털 비디오 애플리케이션, 예를 들어 방송용 디지털 TV, 인터넷 및 모바일 네트워크를 통한 비디오 전송, 비디오 채팅 및 비디오 회의와 같은 실시간 대화형 애플리케이션, DVD 및 Blu-ray 디스크, 비디오 콘텐츠 수집 및 편집 시스템, 보안 애플리케이션의 캠코더에 사용된다.
비교적 짧은 비디오인 경우에도 이를 묘사하는 데 필요한 비디오 데이터의 양은 상당할 수 있고, 이는 데이터가 스트리밍되거나 또는 이와 달리 대역폭 용량이 한정된 통신 네트워크를 통해 통신될 때 어려움을 초래할 수 있다. 따라서, 비디오 데이터는 일반적으로 최근의 통신 네트워크를 통해 통신되기 전에 압축된다. 메모리 리소스가 한정될 수 있으므로 비디오가 저장 장치에 저장될 때 비디오의 크기가 또한 문제될 수 있다. 비디오 압축 장치는 종종 소스에서 전송 또는 저장되기 전에 소프트웨어 및/또는 하드웨어를 사용하여 비디오 데이터를 코딩하여 디지털 비디오 이미지를 표현하는 데 필요한 데이터 양을 줄인다. 이후, 비디오 압축 해제 장치는 목적지에서 압축된 데이터를 수신하고 비디오 데이터를 디코딩한다. 네트워크 리소스는 한정되어 있지만 고화질의 비디오에 대한 요구가 계속 증가하고 있으므로, 화질을 거의 또는 전혀 희생하지 않고 압축률을 개선하는 압축 및 압축 해제 기술이 바람직하다.
본 출원의 실시예는 독립 청구항에 따른 인코딩 및 디코딩을 위한 장치 및 방법을 제공한다.
전술한 및 다른 목적은 독립 청구항의 대상에 의해 달성된다. 다른 구현 형태는 종속 청구항, 설명 및 도면으로부터 명백하다.
제 1 측면에 따르면, 본 발명은 코딩 방법에 관한 것으로서, 코딩은 디코딩 또는 인코딩을 포함하고, 방법은, 2개의 블록 중 적어도 하나가 결합된 인터-인트라 예측(combined inter-intra prediction, CIIP)(또는 MH)를 행하는 블록인지를 결정하는 것을 포함하고, 2개의 블록은 제 1 블록(Q 블록) 및 제 2 블록(P 블록)을 포함하고, 2개의 블록은 경계와 관련된다. 방법은 또한 2개의 블록 중 적어도 하나가 CIIP를 적용하는 블록일 때 경계의 경계 강도(boundary strength, Bs)를 제 1 값으로 설정하는 것, 또는 2개의 블록 모두가 CIIP를 적용하는 블록이 아닐 때 경계의 경계 강도(Bs)를 제 2 값으로 설정하는 것을 포함한다.
일 실시예에서, 방법은, VVC 드래프트 3.0에 근거하여 경계의 원본 Bs를 도출하는 것을 더 포함할 수 있고, 원본 Bs의 값이 임계값보다 작을 때, 제 1 값은 원본 Bs의 값과 상수의 합이고, 원본 Bs의 값이 상기 임계값보다 작지 않을 때, 제 1 값은 원본 Bs의 값일 수 있다.
본 발명의 제 1 측면에 따른 방법은 본 발명의 제 2 측면에 따른 장치에 의해 수행될 수 있다. 본 발명의 제 2 측면에 따른 장치는 2개의 블록 중 적어도 하나가 CIIP(combined inter-intra predict)를 적용하여 예측되는지를 결정하도록 구성된 결정 유닛을 포함하고, 2개의 블록은 제 1 블록(Q 블록)과 제 2 블록(P 블록)을 포함하고, 2개의 블록은 경계와 관련된다. 본 발명의 제 2 측면에 따른 장치는 또한 2개의 블록 중 적어도 하나가 CIIP를 적용하여 예측될 때 경계의 경계 강도(Bs)를 제 1 값으로 설정하고, 2개의 블록 모무가 CIIP를 적용하여 예측되지 않을 때 경계의 경계 강도(Bs)를 제 2 값으로 설정하는 설정 유닛을 포함한다.
본 발명의 제 2 측면에 따른 장치의 추가적인 특징 및 구현 형태는 본 발명의 제 1 측면에 따른 방법의 특징 및 구현 형태에 대응한다.
제 3 측면에 따르면, 본 발명은 프로세서 및 메모리를 포함하는 비디오 스트림을 디코딩하기 위한 장치에 관한 것이다. 메모리는 프로세서로 하여금 제 1 측면에 따른 방법을 수행하도록 하는 명령어를 저장하고 있다.
제 4 측면에 따르면, 본 발명은 프로세서 및 메모리를 포함하는 비디오 스트림을 인코딩하기 위한 장치에 관한 것이다. 메모리는 프로세서로 하여금 제 1 측면에 따른 방법을 수행하도록 하는 명령어를 저장하고 있다.
제 5 측면에 따르면, 실행될 때 구성된 하나 이상의 프로세서로 하여금 비디오 데이터를 코딩하도록 하는 명령어를 저장한 컴퓨터 판독 가능 저장 매체가 제안된다. 명령어는 하나 이상의 프로세서로 하여금 제 1 측면 또는 제 1 측면의 임의의 가능한 실시예 따른 방법을 수행하도록 한다.
제 6 측면에 따르면, 본 발명은 컴퓨터에서 실행될 때 제 1 측면 또는 제 1 측면의 임의의 가능한 실시예에 따른 방법을 수행하기 위한 프로그램 코드를 포함하는 컴퓨터 프로그램에 관한 것이다.
본 발명의 실시예에 따르면, 2개의 블록 중 적어도 하나가 CIIP를 적용하는 블록일 때 경계 강도를 제 1 값(예를 들어, 2로 설정됨)으로 설정함으로써, CIIP 예측을 적용하여 예측되는 블록 에지의 디블로킹 필터링의 가능성이 증가된다.
하나 이상의 실시예의 자세한 사항은 첨부된 도면 및 아래의 설명에서 설명된다. 다른 특징, 목적 및 이점은 설명, 도면 및 청구 범위로부터 명백해질 것이다.
이하에서, 본 발명의 실시예는 첨부된 도면을 참조하여 더 자세하게 설명된다.
도 1a는 본 발명의 실시예를 구현하도록 구성된 비디오 코딩 시스템의 예를 도시하는 블록도이다.
도 1b는 본 발명의 실시예를 구현하도록 구성된 비디오 코딩 시스템의 다른 예를 도시하는 블록도이다.
도 2는 본 발명의 실시예를 구현하도록 구성된 비디오 인코더의 예를 도시하는 블록도이다.
도 3은 본 발명의 실시예를 구현하도록 구성된 비디오 디코더의 예시적인 구조를 도시하는 블록도이다.
도 4는 인코딩 장치 또는 디코딩 장치의 예를 도시하는 블록도이다.
도 5는 인코딩 장치 또는 디코딩 장치의 다른 예를 도시하는 블록도이다.
도 6a는 CIIP가 적용된 CU 내의 모든 서브 블록 경계의 예를 도시한다.
도 6b는 경계의 P 및 Q 블록의 예를 도시한다.
도 7은 실시예 1의 Bs 도출 프로세스의 예를 도시한다.
도 8은 VVC에서 Bs 도출 프로세스의 예를 도시한다.
도 9는 실시예 2의 Bs 도출 프로세스의 예를 도시한다.
도 10은 실시예 3의 Bs 도출 프로세스의 예를 도시한다.
도 11은 8x8 샘플 그리드와 겹치는(정렬된) CU 내의 모든 서브 블록 에지를 디블로킹하는 예를 도시한다.
도 12는 4x4 샘플 그리드와 겹치는 CU 내의 모든 서브 블록 에지를 디블로킹하는 예를 도시한다.
도 13은 경계 강도의 도출 프로세스를 위한 장치의 예시적인 구조를 도시하는 블록도이다.
도 14는 콘텐츠 전송 서비스를 실시하는 콘텐츠 공급 시스템(3100)의 예시적인 구조를 도시하는 블록도이다.
도 15는 단말 장치의 예의 구조를 도시하는 블록도이다.
이하에서 동일한 참조 부호에서 명시적으로 달리 지정되지 않은 경우 동일하거나 적어도 기능적으로 동등한 특징을 나타낸다.
이하의 설명에서는, 본 개시의 일부를 형성하고, 본 발명의 실시예의 특정 측면 또는 본 발명의 실시예가 사용될 수 있는 특정 측면을 예시로서 도시하는 첨부 도면을 참조한다. 본 발명의 실시예는 다른 측면에서 사용될 수 있고 도면에 도시되지 않은 구조적 또는 논리적 변경을 포함할 수 있음이 이해된다. 따라서, 이하의 상세한 설명은 한정적인 의미로 받아들여서는 안되고, 본 발명의 범위는 첨부된 청구 범위에 의해 정의된다.
예를 들어, 설명된 방법과 관련된 개시는 또한 방법을 수행하도록 구성된 대응하는 장치 또는 시스템에 대해 적용될 수 있고, 그 반대의 경우도 마찬가지인 것이 이해된다. 예를 들어, 하나 또는 복수의 특정 방법의 단계가 설명된 경우, 대응하는 장치는, 도면에 명시적으로 설명되거나 또는 도시되어 있지 않더라도, 설명된 하나 또는 복수의 방법의 단계를 수행하기 위한 하나 또는 복수의 유닛, 예를 들어 기능 유닛(예를 들어, 하나 또는 복수의 단계를 수행하는 하나의 유닛, 또는 복수의 단계 중 하나 이상을 각각 수행하는 복수의 유닛)을 포함할 수 있다. 반면에, 예를 들어 특정 장치가 하나 또는 복수의 유닛, 예를 들어 기능 유닛에 근거하여 설명되는 경우, 대응하는 방법은, 도면에 명시적으로 설명되거나 또는 도시되어 있지 않더라도, 하나 또는 복수의 유닛의 기능을 수행하는 하나의 단계(예를 들어, 하나 또는 복수의 유닛의 기능을 수행하는 하나의 단계, 또는 복수의 유닛 중 하나 이상의 기능을 각각 수행하는 복수의 단계)를 포함할 수 있다. 또한, 여기에 설명된 다양한 예시적인 실시예 및/또는 측면의 특징은 구체적으로 달리 언급되지 않는 한 서로 결합될 수 있다는 것이 이해된다.
비디오 코딩은 전형적으로 비디오 또는 비디오 시퀀스를 형성하는 픽처의 시퀀스의 프로세싱을 지칭한다. "픽처"라는 용어 대신에 "프레임" 또는 "이미지"라는 용어가 비디오 코딩 분야에서 동의어로 사용될 수 있다. 비디오 코딩(또는 일반적으로 코딩)은 비디오 인코딩과 비디오 디코딩의 두 부분으로 구성된다. 비디오 인코딩은 소스 측에서 수행되고, 전형적으로 (더 효율적인 저장 및/또는 전송을 위해) 비디오 픽처를 표현하는 데 필요한 데이터의 양을 줄이기 위해 (예를 들어, 압축에 의해) 원본 비디오 픽처를 프로세싱하는 것을 포함한다. 비디오 디코딩은 목적지 측에서 수행되고, 전형적으로 비디오 픽처를 재구성하기 위해 인코더에 대해 반대의 프로세싱을 포함한다. 비디오 픽처(또는 일반적으로 픽처)의 "코딩"을 언급하는 실시예는 비디오 픽처 또는 각각의 비디오 시퀀스의 "인코딩" 또는 "디코딩"과 관련되는 것으로 이해되어야 한다. 인코딩 부분과 디코딩 부분의 조합은 또한 CODEC(Coding and Decoding)으로 지칭된다.
무손실 비디오 코딩의 경우, 원본 비디오 픽처는 재구성될 수 있다. 즉, (저장 또는 전송 중에 전송 손실이나 다른 데이터 손실이 없다는 가정 하에) 재구성된 비디오 픽처가 원본 비디오 픽처와 같은 품질을 갖는다. 손실 비디오 코딩의 경우, 비디오 픽처를 나타내는 데이터의 양을 줄이기 위해, 예를 들어 양자화에 의한 추가 압축이 수행되고, 이는 디코더에서 완전히 재구성될 수 없다. 즉, 재구성된 비디오 픽처의 품질은 원본 비디오 픽처의 품질에 비해 낮거나 또는 나쁘다.
여러 비디오 코딩 표준은 "손실 하이브리드 비디오 코덱" 그룹에 속한다(즉, 샘플 도메인에서 공간적 및 시간적 예측과 변환 도메인에서 양자화를 적용하기 위한 2D 변환 코딩을 결합). 비디오 시퀀스의 각각의 픽처는 전형적으로 겹치지 않는 블록의 세트로 파티셔닝되고 코딩은 전형적으로 블록 레벨에서 수행된다. 즉, 인코더에서, 비디오는 전형적으로, 공간적(인트라 픽처) 예측 및/또는 시간적(인터 픽처) 예측을 사용하여 예측 블록을 생성하고, 현재 블록(현재 처리되고 있는/처리될 블록)에서 예측 블록을 감산하여 잔차 블록을 획득하고, 전송될 (압축) 데이터의 양을 줄이기 위해 잔차 블록을 변환하고 변환 도메인에서 잔차 블록을 양자화함으로써 블록(비디오 블록) 레벨에서 처리, 즉 인코딩되고, 디코더에서는 인코딩되거나 또는 압축된 블록에 인코더과 비교하여 반대의 프로세싱을 적용하여 표시를 위해 현재 블록을 재구성한다. 또한, 인코더는 후속 블록을 프로세싱, 즉 코딩하기 위해 인코더와 디코더 모두가 동일한 예측(예를 들어, 인트라 및 인터 예측) 및/또는 재구성을 생성하도록 디코더 프로세싱 루프를 복제한다.
비디오 코딩 시스템(10)의 이하의 실시예에서, 비디오 인코더(20) 및 비디오 디코더(30)는 도 1 내지 도 3에 근거하여 설명된다.
도 1a는 본 출원의 기술을 활용할 수 있는 예시적인 코딩 시스템(10), 예를 들어 비디오 코딩 시스템(10)(또는 줄여서 코딩 시스템(10))을 도시하는 개략적인 블록도이다. 비디오 코딩 시스템(10)의 비디오 인코더(20)(또는 줄여서 인코더(20)) 및 비디오 디코더(30)(또는 줄여서 디코더(30))는 본 출원에서 설명된 다양한 예에 따른 기술을 수행하도록 구성될 수 있는 장치의 예를 나타낸다.
도 1a에 도시된 것과 같이, 코딩 시스템(10)은 인코딩된 픽처 데이터(21)를, 예를 들어 인코딩된 픽처 데이터(13)를 디코딩하는 목적지 장치(14)에 제공하도록 구성된 소스 장치(12)를 포함한다.
소스 장치(12)는 인코더(20)를 포함하고, 추가적으로, 즉 선택적으로 픽처 소스(16), 전처리기(또는 전처리 유닛)(18), 예를 들어 픽처 전처리기(18) 및 통신 인터페이스 또는 통신 유닛(22)을 포함할 수 있다.
픽처 소스(16)는 임의의 종류의 픽처 캡처 장치, 예를 들어 실제 픽처를 캡처하기 위한 카메라 및/또는 임의의 종류의 픽처 생성 장치, 예를 들어 컴퓨터 애니메이션 픽처를 생성하기 위한 컴퓨터 그래픽 프로세서, 또는 실제 픽처, 컴퓨터 생성 픽처(예를 들어, 화면 콘텐츠, 가상 현실(VR) 픽처) 및/또는 이들의 임의의 조합(예를 들어, 증강 현실(AR) 픽처)을 획득 및/또는 제공하기 위한 임의의 종류의 다른 장치를 포함할 수 있다. 픽처 소스는 전술된 픽처 중 임의의 것을 저장하는 임의의 종류의 메모리 또는 저장 장치일 수 있다.
전처리기(18)와 전처리 유닛(18)에 의해 수행되는 프로세싱을 구분하여, 픽처 또는 픽처 데이터(17)는 또한 원시 픽처 또는 원시 픽처 데이터(17)로 지칭될 수 있다.
전처리기(18)는 (원시) 픽처 데이터(17)를 수신하고 픽처 데이터(17)에 대해 전처리를 수행하여 전처리된 픽처(19) 또는 전처리된 픽처 데이터(19)를 획득하도록 구성된다. 전처리기(18)에 의해 수행되는 전처리는, 예를 들어 트리밍(trimming), (예를 들어, RGB로부터 YCbCr로의) 색상 포맷 변환, 색상 보정 또는 노이즈 제거를 포함할 수 있다. 전처리 유닛(18)은 선택적 컴포넌트일 수 있다는 것이 이해될 수 있다.
비디오 인코더(20)는 전처리된 픽처 데이터(19)를 수신하고 인코딩된 픽처 데이터(21)를 제공하도록 구성된다(더 자세한 사항은, 예를 들어 도 2에 근거하여 후술될 것이다).
소스 장치(12)의 통신 인터페이스(22)는 인코딩된 픽처 데이터(21)를 수신하고, 인코딩된 픽처 데이터(21)(또는 이의 임의의 추가 처리된 버전)를 저장 또는 직접 재구성을 위해 통신 채널(16)을 통해 다른 장치, 예를 들어 목적지 장치(14) 또는 임의의 다른 장치로 전송하도록 구성될 수 있다.
목적지 장치(14)는 디코더(30)(예를 들어, 비디오 디코더(30))를 포함하고, 추가적으로, 즉 선택적으로 통신 인터페이스 또는 통신 유닛(28), 후처리기(32)(또는 후처리 유닛(32)) 및 디스플레이 장치(34)를 포함할 수 있다.
목적지 장치(14)의 통신 인터페이스(28)는, 예를 들어 소스 장치(12)로부터 직접 또는 임의 다른 소스, 예를 들어 저장 장치, 예를 들어, 인코딩된 픽처 데이터 저장 장치로부터 인코딩된 픽처 데이터(21)(또는 이의 임의의 추가 처리된 버전)를 수신하고, 인코딩된 픽처 데이터(21)를 디코더(30)에 제공하도록 구성된다.
통신 인터페이스(22) 및 통신 인터페이스(28)는 소스 장치(12)와 목적지 장치(14) 사이의 직접 통신 링크, 예를 들어 직접 유선 또는 무선 접속을 통해, 또는 임의의 종류의 네트워크, 예를 들어 유선 또는 무선 네트워크 또는 이들의 조합, 또는 모든 종류의 사설 및 공용 네트워크, 또는 이들의 임의의 종류의 조합을 통해 인코딩된 픽처 데이터(21) 또는 인코딩된 데이터(13)를 송신 또는 수신하도록 구성될 수 있다.
통신 인터페이스(22)는 인코딩된 픽처 데이터(21)를 적절한 포맷, 예를 들어 패킷으로 패키징하고, 및/또는 통신 링크 또는 통신 네트워크를 통한 전송을 위해 임의의 종류의 전송 인코딩 또는 프로세싱을 사용하여 인코딩된 픽처 데이터를 처리하도록, 예를 들어 구성될 수 있다.
통신 인터페이스(22)의 짝을 이루는 통신 인터페이스(28)는 전송된 데이터를 수신하고 인코딩된 픽처 데이터(21)를 획득하기 위해 임의의 종류의 대응하는 전송 디코딩 또는 프로세싱 및/또는 디패키징을 사용하여 전송 데이터를 처리하도록, 예를 들어 구성될 수 있다.
통신 인터페이스(22)와 통신 인터페이스(28)는 모두 소스 장치(12)로부터 목적지 장치(14)로 향하는 도 1a의 통신 채널(16)에 대해 화살표로 표시된 단방향 통신 인터페이스 또는 양방향 통신 인터페이스로 구성될 수 있고, 통신 링크 및/또는 데이터 전송, 예를 들어 인코딩된 픽처 데이터 전송과 관련된 임의의 다른 정보를 확인하고 교환하기 위해, 예를 들어 메시지를 보내고 받고, 예를 들어 접속을 설정하도록 구성될 수 있다.
디코더(30)는 인코딩된 픽처 데이터(21)를 수신하고 디코딩된 픽처 데이터(31) 또는 디코딩된 픽처(31)를 제공하도록 구성된다(더 자세한 사항은, 예를 들어 도 3 또는 도 5에 근거하여 후술될 것이다).
목적지 장치(14)의 후처리기(32)는 디코딩된 픽처 데이터(31)(또한 재구성된 픽처 데이터로도 지칭됨), 예를 들어 디코딩된 픽처(31)를 후처리하여 후처리된 픽처 데이터(33), 예를 들어 후처리된 픽처(33)을 획득하도록 구성된다. 후처리 유닛(32)에 의해 수행되는 후처리는, 예를 들어 (예를 들어, YCbCr로부터 RGB로의) 색상 포맷 변환, 색상 보정, 트리밍 또는 재샘플링 또는, 예를 들어 디스플레이 장치(34)에 의한 디스플레이를 위해, 예를 들어 디코딩된 픽처 데이터(31)를 준비하는 임의의 다른 프로세싱을 포함할 수 있다.
목적지 장치(14)의 디스플레이 장치(34)는 픽처를, 예를 들어 사용자 또는 뷰어에 디스플레이하기 위해 후처리된 사진 데이터(33)를 수신하도록 구성된다. 디스플레이 장치(34)는 재구성된 픽처를 나타내기 위한 임의의 종류의 디스플레이, 예를 들어 통합 또는 외부 디스플레이 또는 모니터이거나 이를 포함할 수 있다. 디스플레이는, 예를 들어 LCD(liquid crystal display), OLED(organic light emitting diodes) 디스플레이, 플라즈마 디스플레이, 프로젝터, 마이크로 LED 디스플레이, LCoS(liquid crystal on silicon), DLP(digital light processor) 또는 임의의 종류의 다른 디스플레이를 포함할 수 있다.
도 1a는 소스 장치(12) 및 목적지 장치(14)를 별개의 장치로서 도시하지만, 장치의 실시예는 또한 둘 모두 또는 둘 모두의 기능, 즉 소스 장치(12) 또는 대응하는 기능과 목적지 장치(14) 또는 대응하는 기능을 포함할 수 있다. 이러한 실시예에서, 소스 장치(12) 또는 대응하는 기능과 목적지 장치(14) 또는 대응하는 기능은 같은 하드웨어 및/또는 소프트웨어를 사용하거나 또는 별개의 하드웨어 및/또는 소프트웨어 또는 이들의 임의의 조합에 의해 구현될 수 있다.
본 설명에 근거하여 통상의 기술자에게 명백한 것과 같이, 다른 유닛의 기능 또는 도 1a에 도시된 것과 같은 소스 장치(12) 및/또는 목적지 장치(14) 내의 기능의 존재 및 (정확한) 분리는 실제 장치 및 애플리케이션에 따라 달라질 수 있다.
인코더(20)(예를 들어, 비디오 인코더(20)) 또는 디코더(30)(예를 들어, 비디오 디코더(30)) 또는 인코더(20)와 디코더(30) 모두는 하나 이상의 마이크로프로세서, DSP(digital signal processor), ASIC(application-specific integrated circuit), FPGA(field-programmable gate array), 개별 로직, 하드웨어, 전용 비디오 코딩 또는 이들의 조합과 같은, 도 1b에 도시된 프로세싱 회로를 통해 구현될 수 있다. 인코더(20)는 도 2의 인코더(20)와 관련하여 설명된 것과 같이 다양한 모듈을 구현하기 위해 프로세싱 회로(46) 및/또는 여기에 설명된 임의의 다른 인코더 시스템 또는 서브시스템을 통해 구현될 수 있다. 디코더(30)는 도 3의 디코더(30)와 관련하여 설명된 것과 같이 다양한 모듈을 구현하기 위해 프로세싱 회로(46) 및/또는 여기에 설명된 임의의 다른 디코더 시스템 또는 서브시스템을 통해 구현될 수 있다. 프로세싱 회로는 후술되는 것과 같은 다양한 연산을 수행하도록 구성될 수 있다. 도 5에 도시된 것과 같이, 기술이 부분적으로 소프트웨어로 구현되는 경우, 장치는 소프트웨어에 대한 명령어를 적절한 비일시적인 컴퓨터 판독 가능 저장 매체에 저장할 수 있고, 명령어를 하나 이상의 프로세서를 사용하는 하드웨어에서 실행하여 본 개시의 기술을 수행할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30) 중 하나는, 예를 들어 도 1b에 도시된 것과 같이, 단일 장치에서 결합된 인코더/디코더(CODEC)의 일부로서 통합될 수 있다.
소스 장치(12) 및 목적지 장치(14)는 임의의 종류의 휴대용 또는 고정된 장치, 예를 들어 노트북 또는 랩톱 컴퓨터, 휴대폰, 스마트 폰, 태블릿 또는 태블릿 컴퓨터, 카메라, 데스크톱 컴퓨터, 셋톱 박스, 텔레비전, 디스플레이 장치, 디지털 미디어 플레이어, 비디오 게임 콘솔, 비디오 스트리밍 장치(예를 들어, 콘텐츠 서비스 서버 또는 콘텐츠 전송 서버), 방송 수신기 장치, 방송 송신기 장치 등을 포함하는 매우 다양한 장치의 임의의 것을 포함할 수 있고, 운영 체제를 전혀 사용하지 않거나 또는 임의의 종류의 운영 체제를 사용할 수 있다. 일부 경우에, 소스 장치(12) 및 목적지 장치(14)는 무선 통신을 위해 장착될 수 있다. 따라서, 소스 장치(12) 및 목적지 장치(14)는 무선 통신 장치일 수 있다.
일부 경우에, 도 1a에 도시된 비디오 코딩 시스템(10)은 단지 예일 뿐, 본 출원의 기술은 인코딩 장치와 디코딩 장치 사이의 임의의 데이터 통신을 반드시 포함하지는 않는 비디오 코딩 설정(예를 들어, 비디오 인코딩 또는 비디오 디코딩)에 적용될 수 있다. 다른 예에서, 데이터는 로컬 메모리로부터 검색되고, 네트워크를 통해 스트리밍 등이 될 수 있다. 비디오 인코딩 장치는 데이터를 인코딩하고 메모리에 저장할 수 있고, 및/또는 비디오 디코딩 장치는 메모리로부터 데이터를 검색하고 디코딩할 수 있다. 일부 예에서, 인코딩 및 디코딩은 서로 통신하지 않고 단순히 데이터를 메모리로 인코딩하고 및/또는 메모리로부터 데이터를 검색 및 디코딩하는 장치에 의해 수행된다.
설명의 편의를 위해, 본 발명의 실시예는, 예를 들어 ITU-T VCEG(Video Coding Experts Group) 및 ISO/IEC MPEG(Motion Picture Experts Group)의 JCT-VC(Joint Collaboration Team on Video Coding)에 의해 개발된 차세대 비디오 코딩 표준인 HEVC(High-Efficiency Video Coding) 또는 VVC(Versatile Video Coding)의 레퍼런스 소프트웨어를 참조하여 여기에 설명된다. 이 분야의 통상의 기술자는 본 발명의 실시예가 HEVC 또는 VVC에 한정되지 않음을 이해할 것이다.
인코더 및 인코딩 방법
도 2는 본 출원의 기술을 구현하도록 구성된 예시적인 비디오 인코더(20)의 개략적인 블록도를 도시한다. 도 2의 예에서, 비디오 인코더(20)는 입력(201)(또는 입력 인터페이스(201)), 잔차(residual) 계산 유닛(204), 변환 프로세싱 유닛(206), 양자화 유닛(208), 역양자화 유닛(210) 및 역변환 프로세싱 유닛(212), 재구성 유닛(214), 루프 필터 유닛(220), DPB(decoded picture buffer)(230), 모드 선택 유닛(260), 엔트로피 인코딩 유닛(270) 및 출력(272)(또는 출력 인터페이스(272))를 포함한다. 모드 선택 유닛(260)은 인터 예측 유닛(244), 인트라 예측 유닛(254) 및 파티셔닝 유닛(262)을 포함할 수 있다. 인터 예측 유닛(244)은 움직임 추정 유닛 및 움직임 보상 유닛(도시 안됨)을 포함할 수 있다. 도 2에 도시된 것과 같은 비디오 인코더(20)는 또한 하이브리드 비디오 인코더 또는 하이브리드 비디오 코덱에 따른 비디오 인코더로 지칭될 수 있다.
잔차 계산 유닛(204), 변환 프로세싱 유닛(206), 양자화 유닛(208), 모드 선택 유닛(260)은 인코더(20)의 순방향 신호 경로를 형성하는 것으로 지칭될 수 있고, 역양자화 유닛(210), 역변환 프로세싱 유닛(212), 재구성 유닛(214), 버퍼(216), 루프 필터(220), DPB(230), 인터 예측 유닛(244) 및 인트라 예측 유닛(254)은 비디오 인코더의 역방향 신호 경로를 형성하는 것으로 지칭될 수 있으며, 비디오 인코더(20)의 역방향 신호 경로는 디코더의 신호 경로에 대응한다(도 3의 비디오 디코더(30) 참조). 역양자화 유닛(210), 역변환 프로세싱 유닛(212), 재구성 유닛(214), 루프 필터(220), DPB(230), 인터 예측 유닛(244) 및 인트라 예측 유닛(254)은 또한 비디오 인코더(20)의 "내장(built-in) 디코더"를 형성하는 것으로 지칭될 수 있다.
픽처 및 픽처 파티셔닝(픽처 및 블록)
인코더(20)는, 예를 들어 입력(201)을 통해, 픽처(17)(또는 픽처 데이터(17)), 예를 들어 비디오 또는 비디오 시퀀스를 형성하는 픽처의 시퀀스의 픽처를 수신하도록 구성될 수 있다. 수신된 픽처 또는 픽처 데이터는 또한 전처리된 픽처(19)(또는 전처리된 픽처 데이터(19))일 수 있다. 간단하게 하기 위해, 이하의 설명에서는 픽처(17)로 지칭한다. 픽처(17)는 또한 (특히, 비디오 코딩에서 현재 픽처를 다른 픽처, 예를 들어 동일한 비디오 시퀀스, 즉 현재 픽처를 또한 포함하는 비디오 시퀀스의 이전에 인코딩된 및/또는 디코딩된 픽처와 구별하기 위해) 현재 픽처 또는 코딩될 픽처로 지칭될 수 있다.
(디지털) 픽처는 강도(intensity) 값을 갖는 샘플의 2차원 어레이 또는 매트릭스이거나 또는 이것으로 간주될 수 있다. 어레이의 샘플은 또한 픽셀(픽처 요소의 짧은 형태) 또는 화소(pel)로 지칭될 수 있다. 어레이 또는 픽처의 수평 및 수직 방향(또는 축)에서 샘플의 개수는 픽처의 크기 및/또는 해상도를 정의한다. 색상의 표현을 위해, 전형적으로 3가지 색상 컴포넌트가 사용된다. 즉, 픽처는 3개의 샘플 어레이로 표현되거나 또는 이를 포함할 수 있다. RGB 포맷 또는 색 공간에서 픽처는 대응하는 적색, 녹색 및 청색 샘플 어레이를 포함한다. 그러나, 비디오 코딩에서 각각의 픽셀은 전형적으로 휘도 및 색차 포맷 또는 색 공간, 예를 들어, Y로 표시된 휘도 컴포넌트(때로는 대신 L이 사용됨)와 Cb 및 Cr로 표시된 2개의 색차 컴포넌트를 포함하는 YCbCr로 표현된다. 휘도(또는 줄여서 루마) 컴포넌트 Y는 밝기 또는 (예를 들어, 그레이 스케일 픽처에서와 같이) 그레이 레벨 강도를 표현하고, 2개의 색차(또는 줄여서 크로마) 컴포넌트 Cb 및 Cr은 색도 또는 색상 정보 컴포넌트를 표현한다. 따라서, YCbCr 포맷의 픽처는 휘도 샘플 값(Y)의 휘도 샘플 어레이와 색차 값(Cb 및 Cr)의 2개의 색차 샘플 어레이를 포함한다. RGB 포맷의 픽처는 YCbCr 포맷으로 변형되거나 또는 변환될 수 있고 그 반대의 경우도 마찬가지이고, 이 프로세스는 또한 색상 변환 또는 변형으로 알려져 있다. 픽처가 단색인 경우, 픽처는 휘도 샘플 어레이만을 포함할 수 있다. 따라서, 픽처는, 예를 들어 단색 포맷의 루마 샘플 어레이 또는 루마 샘플 어레이와 4:2:0, 4:2:2 및 4:4:4 색상 포맷의 2개의 대응하는 크로마 샘플 어레이일 수 있다.
비디오 인코더(20)의 실시예는 픽처(17)를 복수의(전형적으로 겹치지 않는) 픽처 블록(203)으로 파티셔닝하도록 구성된 픽처 파티셔닝 유닛(도 2에 도시 안됨)을 포함할 수 있다. 이들 블록은 또한 루트 블록, 매크로 블록(H.264/AVC) 또는 CTB(coding tree block) 또는 CTU(coding tree unit)(H.265/HEVC 및 VVC)로 지칭될 수 있다. 픽처 파티셔닝 유닛은 비디오 시퀀스의 모든 픽처에 대해 같은 블록 크기 및 블록 크기를 정의하는 대응하는 그리드를 사용하거나 또는 픽처 또는 서브세트 또는 픽처의 그룹 사이의 블록 크기를 변경하여, 각각의 픽처를 대응하는 블록으로 파티셔닝하도록 구성될 수 있다.
다른 실시예에서, 비디오 인코더는 픽처(17)의 블록(203), 예를 들어 픽처(17)를 형성하는 하나, 몇 개 또는 모든 블록을 직접 수신하도록 구성될 수 있다. 픽처 블록(203)은 또한 현재 픽처 블록 또는 코딩될 픽처 블록으로 지칭될 수 있다.
픽처(17)와 같이, 픽처 블록(203)도, 픽처(17)보다는 더 작은 크기이지만, 강도 값(샘플 값)을 갖는 샘플의 2차원 어레이 또는 매트릭스이거나 또는 이것으로 간주될 수 있다. 즉, 블록(203)은, 예를 들어 하나의 샘플 어레이(예를 들어, 단색 픽처(17)의 경우 루마 어레이, 또는 컬러 픽처의 경우 루마 또는 크로마 어레이) 또는 3개의 샘플 어레이(예를 들어, 컬러 픽처(17)의 경우 루마와 2개의 크로마 어레이) 또는 적용된 색상 포맷에 따라 임의의 다른 개수 및/또는 종류의 어레이를 포함할 수 있다. 블록(203)의 수평 및 수직 방향(또는 축)에서 샘플의 개수는 블록(201)의 크기를 정의한다. 따라서, 블록은, 예를 들어 샘플의 MxN(M열xN행) 어레이 또는 변환 계수의 MxN 어레이일 수 있다.
도 2에 도시된 비디오 인코더(20)의 실시예는 블록 마다 픽처(17)를 인코딩하도록 구성될 수 있고, 예를 들어 인코딩 및 예측은 블록(203)마다 수행된다.
잔차 계산
잔차 계산 유닛(204)은 픽처 블록(203) 및 예측 블록(265)(예측 블록(265)에 대한 더 자세한 사항은 후술됨)에 근거하여, 예를 들어 픽처 블록(203)의 샘플 값으로부터 예측 블록(265)의 샘플 값을 감산함으로써, 샘플 마다(픽셀 마다) 잔차 블록(205)(잔차(205)로도 지칭됨)을 계산하여 샘플 도메인에서 잔차 블록(205)를 획득하도록 구성될 수 있다.
변환
변환 프로세싱 유닛(206)은 잔차 블록(205)의 샘플 값에 대해, 예를 들어 DCT(discrete cosine transform) 또는 DST(discrete sine transform)를 적용하여 변환 도메인에서 변환 계수(207)를 획득하도록 구성될 수 있다. 변환 계수(207)는 또한 변환 잔차 계수로 지칭될 수 있고 변환 도메인에서의 잔차 블록(205)을 나타낸다.
변환 프로세싱 유닛(206)은 H.265/HEVC에서 지정된 변환과 같은 DCT/DST의 정수 근사치를 적용하도록 구성될 수 있다. 직교 DCT 변환과 비교할 때, 이러한 정수 근사는 전형적으로 특정 요소에 의해 스케일링된다. 순변환 및 역변환에 의해 처리되는 잔차 블록의 놈(norm)을 보존하기 위해, 추가 스케일링 요소가 변환 프로세스의 일부로서 적용된다. 스케일링 요소는 전형적으로 시프트 연산에 대해 2의 거듭제곱인 스케일링 요소, 변환 계수의 비트 깊이, 정확도와 구현 비용 간의 트레이드오프 등 특정 제약 조건에 근거하여 선택된다. 구체적인 스케일링 요소는, 예를 들어 역변환에 대해서는, 예를 들어 역변환 프로세싱 유닛(212)(및 대응하는 역변환, 예를 들어 비디오 디코더(30)에서 역변환 프로세싱 유닛(312))에 의해 지정되고, 순변환에 대한 대응하는 스케일링 요소는, 예를 들어 변환 프로세싱 유닛(206)에 의해, 인코더(20)에서 상응하게 지정될 수 있다.
비디오 인코더(20)(각각 변환 프로세싱 유닛(206))의 실시예는 변환 파라미터, 예를 들어 변환 또는 변환들의 타입을, 예를 들어 직접 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩되거나 또는 압축된 형태로 출력하도록 구성될 수 있으므로, 예를 들어 비디오 디코더(30)는 디코딩을 위해 변환 파라미터를 수신하여 사용할 수 있다.
양자화
양자화 유닛(208)은, 예를 들어 스칼라 양자화 또는 벡터 양자화를 적용함으로써 변환 계수(207)를 양자화하여 양자화된 계수(209)를 획득하도록 구성될 수 있다. 양자화된 계수(209)는 또한 양자화된 변환 계수(209) 또는 양자화된 잔차 계수(209)로 지칭될 수 있다.
양자화 프로세스는 변환 계수(207)의 일부 또는 전부와 관련된 비트 깊이를 감소시킬 수 있다. 예를 들어, n-비트 변환 계수는 양자화 동안 m-비트 변환 계수로 내림될 수 있고, 여기서 n은 m보다 크다. 양자화의 정도는 QP(quantization parameter)를 조정함으로써 수정될 수 있다. 예를 들어, 스칼라 양자화의 경우, 더 미세하거나 또는 더 거친 양자화를 달성하기 위해 다른 스케일링이 적용될 수 있다. 더 작은 양자화 스텝의 크기는 더 미세한 양자화에 대응하고, 더 큰 양자화 스텝의 크기는 더 거친 양자화에 대응한다. 적용 가능한 양자화 스텝의 크기는 QP로 표시될 수 있다. 양자화 파라미터는, 예를 들어 적용 가능한 양자화 스텝의 크기의 미리 정의된 세트에 대한 인덱스일 수 있다. 예를 들어, 작은 양자화 파라미터는 미세 양자화(작은 양자화 스텝의 크기)에 대응할 수 있고 큰 양자화 파라미터는 거친 양자화(큰 양자화 스텝의 크기)에 대응하고, 또는 그 반대일 수 있다. 양자화는 양자화 스텝의 크기로 나누는 것을 포함할 수 있고, 예를 들어 역양자화 유닛(210)에 의한 대응하는 및/또는 역양자화는 양자화 스텝의 크기로 곱하는 것을 포함할 수 있다. 일부 표준, 예를 들어 HEVC에 따른 실시예는 양자화 스텝의 크기를 결정하기 위해 양자화 파라미터를 사용하도록 구성될 수 있다. 일반적으로, 양자화 스텝의 크기는 양자화 파라미터에 근거하여 나누기를 포함하는 방정식의 고정 소수점 근사를 사용하여 계산될 수 있다. 잔차 블록의 놈(norm)을 복원하기 위해 양자화 및 역양자화에 추가 스케일링 요소가 도입될 수 있고, 이는 양자화 스텝의 크기 및 양자화 파라미터에 대한 방정식의 고정 소수점 근사에 사용되는 스케일링으로 인해 수정될 수 있다. 하나의 예시적인 구현예에서, 역변환 및 역양자화의 스케일링은 결합될 수 있다. 이와 달리, 맞춤형 양자화 테이블이 사용되고 인코더로부터 디코더로, 예를 들어 스트림으로 시그널링될 수 있다. 양자화는 손실 연산이고, 양자화 스텝의 크기가 증가할수록 손실은 증가한다.
비디오 인코더(20)(각각 양자화 유닛(208))의 실시예는 양자화 파라미터(QP)를, 예를 들어 직접 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩된 형태로 출력할 수 있도록 구성될 수 있으므로, 예를 들어 비디오 디코더(30)는 디코딩을 위해 양자화 파라미터를 수신하여 적용할 수 있다.
역양자화
역양자화 유닛(210)은 양자화된 계수에 양자화 유닛(208)의 역양자화를 적용, 예를 들어 양자화 유닛(208)에서와 같은 양자화 스텝의 크기에 근거하거나 또는 이를 사용하여 양자화 유닛(208)에 의해 적용된 양자화 방식의 역을 적용함으로써, 역양자화된 계수(211)을 획득하도록 구성된다. 역양자화된 계수(211)는 또한 역양자화된 잔차 계수(211)로 지칭될 수 있고, 전형적으로 양자화에 의한 손실로 인해 변환 계수와 일치하지는 않지만, 변환 계수(207)에 대응할 수 있다.
역변환
역변환 프로세싱 유닛(212)은 변환 프로세싱 유닛(206)에 의해 적용된 변환의 역변환, 예를 들어 역DCT(inverse discrete cosine transform) 또는 역DST(inverse discrete sine transform) 또는 다른 역변환을 적용하여, 샘플 도메인에서 재구성된 잔차 블록(213)(또는 대응하는 역양자화 계수(213))을 획득하도록 구성된다. 재구성된 잔차 블록(213)은 또한 역변환된 블록(213)으로 지칭될 수 있다.
재구성
재구성 유닛(214)(예를 들어, 가산기 또는 합산기(214))은 역변환된 블록(213)(즉, 재구성된 잔차 블록(213))을 예측 블록(265)에 가산, 예를 들어 샘플 마다 재구성된 잔차 블록(213)의 샘플 값과 예측 블록(265)의 샘플 값을 가산함으로써, 샘플 도메인에서 재구성된 블록(215)을 획득하도록 구성된다.
필터링
루프 필터 유닛(220)(또는 줄여서 "루프 필터"(220))은 재구성된 블록(215)을 필터링하여 필터링된 블록(221)을 획득하거나, 또는 일반적으로 재구성된 샘플을 필터링하여 필터링된 샘플을 획득하도록 구성된다. 루프 필터 유닛은, 예를 들어 픽셀 전환을 부드럽게 하거나 또는 이와 달리 비디오 품질을 개선하도록 구성된다. 루프 필터 유닛(220)은 디블로킹 필터, SAO(sample-adaptive offset) 필터 또는 양방향 필터와 같은 하나 이상의 다른 필터, ALF(adaptive loop filter), 샤프닝, 평활화 필터 또는 협동 필터 또는 이들의 임의의 조합과 같은 하나 이상의 루프 필터를 포함할 수 있다. 도 2에는 루프 필터 유닛(220)이 인루프(in-loop) 필터인 것으로 도시되어 있지만, 다른 구성에서 루프 필터 유닛(220)은 포스트 루프(post loop) 필터로 구현될 수 있다. 필터링된 블록(221)은 또한 필터링된 재구성된 블록(221)으로 지칭될 수 있다.
비디오 인코더(20)(각각 루프 필터 유닛(220))의 실시예는 (샘플 적응 오프셋 정보와 같은) 루프 필터 파라미터를, 예를 들어 직접 또는 엔트로피 인코딩 유닛(270)을 통해 인코딩된 형태로 출력하도록 구성될 수 있으므로, 예를 들어 디코더(30)는 디코딩을 위해 같은 루프 필터 파라미터 또는 각각의 루프 필터를 수신하여 적용할 수 있다.
DPB(Decoded Picture Buffer)
DPB(230)는 비디오 인코더(20)에 의해 비디오 데이터를 인코딩하기 위한 참조 픽처 또는 일반적으로 참조 픽처 데이터를 저장하는 메모리일 수 있다. DPB(230)는 SDRAM(synchronous DRAM), MRAM(magnetoresistive RAM), RRAM(resistive RAM)를 포함하는 DRAM(dynamic random access memory) 또는 다른 타입의 메모리 장치와 같은 다양한 메모리 장치의 임의의 것에 의해 형성될 수 있다. DPB(230)는 하나 이상의 필터링된 블록(221)을 저장하도록 구성될 수 있다. 디코딩된 픽처 버퍼(230)는 같은 현재 픽처 또는 다른 픽처, 예를 들어 이전에 재구성된 픽처의 이전에 필터링된 다른 블록, 예를 들어 이전에 재구성되고 필터링된 블록(221)을 저장하도록 더 구성될 수 있고, 예를 들어 인터 예측을 위해, 이전에 완전히 재구성된, 즉 디코딩된 픽처(및 대응하는 참조 블록 및 샘플) 및/또는 부분적으로 재구성된 현재 픽처(및 대응하는 참조 블록 및 샘플)를 제공할 수 있다. DPB(230)는 또한, 예를 들어 재구성된 블록(215)이 루프 필터 유닛(220)에 의해 필터링되지 않는 경우, 하나 이상의 필터링되지 않은 재구성된 블록(215) 또는 일반적으로 필터링되지 않은 재구성된 샘플, 또는 재구성된 블록 또는 샘플을 추가 처리한 다른 버전을 저장하도록 구성될 수 있다.
모드 선택(파티셔닝 및 예측)
모드 선택 유닛(260)은 파티셔닝 유닛(262), 인터-예측 유닛(244) 및 인트라-예측 유닛(254)을 포함하고, 원본 픽처 데이터, 예를 들어 원본 블록(203)(현재 픽처(17)의 현재 블록(203)) 및 재구성된 픽처 데이터, 예를 들어 같은(현재) 픽처 및/또는 하나 이상의 이전에 디코딩된 픽처, 예를 들어 디코딩된 픽처 버퍼(230) 또는 다른 버퍼(예를 들어, 도시되지 않은 라인 버퍼)로부터의 필터링 및/또는 필터링되지 않은 재구성된 샘플 또는 블록을 수신하거나 또는 획득하도록 구성된다. 재구성된 픽처 데이터는 예측 블록(265) 또는 예측자(predictor)(265)를 획득하기 위해 예측, 예를 들어 인터-예측 또는 인트라-예측을 위한 참조 픽처 데이터로 사용된다.
모드 선택 유닛(260)은 현재 블록 예측 모드(파티셔닝을 포함하지 않음)를 위한 파티셔닝과 예측 모드(예를 들어, 인트라 또는 인터 예측 모드)를 결정 또는 선택하고, 잔여 블록(205)의 계산 및 재구성된 블록(215)의 재구성에 사용되는 대응하는 예측 블록(265)을 생성하도록 구성될 수 있다.
모드 선택 유닛(260)의 실시예는 최상의 매칭, 즉 최소 잔차(최소 잔차는 전송 또는 저장을 위한 더 나은 압축을 의미함), 또는 최소 시그널링 오버헤드(최소 시그널링 오버 헤드는 전송 또는 저장을 위한 더 나은 압축을 의미함)를 제공하거나 또는 둘 모두를 고려하거나 또는 균형을 유지하는 파티셔닝 및 예측 모드를 (예를 들어, 모드 선택 유닛(260)이 지원하거나 또는 이에 사용 가능한 것들로부터) 선택하도록 구성될 수 있다. 모드 선택 유닛(260)은 RDO(rate distortion optimization)에 근거하여 파티셔닝 및 예측 모드를 결정, 즉 최소 레이트 왜곡을 제공하는 예측 모드를 선택하도록 구성될 수 있다. 이러한 맥락에서 "최상", "최소", "최적"등과 같은 용어가 반드시 전체적으로 "최상", "최소", "최적"등을 의미하는 것은 아니지만, 잠재적으로 "차선의 선택"이지만 복잡성과 프로세싱 시간을 줄이는 임계값 또는 다른 제약 조건을 넘거나 또는 넘지 못하는 값과 같은 종료 또는 선택 기준의 충족을 또한 지칭할 수 있다.
다시 말해, 파티셔닝 유닛(262)은, 예를 들어 반복적으로 QT(quad-tree-partitioning), BT(binary-tree-partitioning) 또는 TT(triple-tree-partitioning) 또는 이들의 임의의 조합을 사용하여 블록(203)을 더 작은 블록 파티션 또는 서브-블록(이는 다시 블록을 형성함)으로 파티셔닝하고, 예를 들어 블록 파티션 또는 서브-블록의 각각에 대한 예측을 수행하도록 구성될 수 있고, 모드 선택은 파티션된 블록(203)의 트리 구조의 선택을 포함하고 예측 모드는 각각의 블록 파티션 또는 서브-블록에 적용된다.
이하에서, 예시적인 비디오 인코더(20)에 의해 수행되는 (예를 들어, 파티셔닝 유닛(262)에 의한) 파티셔닝 및 (인터-예측 유닛(244) 및 인트라-예측 유닛(254)에 의한) 예측 프로세싱이 더 자세하게 설명될 것이다.
파티셔닝
파티셔닝 유닛(262)은 현재 블록(203)을 더 작은 파티션, 예를 들어 정사각형 또는 직사각형 크기의 더 작은 블록으로 파티셔닝(또는 분할)할 수 있다. 이들 더 작은 블록(이는 또한 서브-블록으로 지칭될 수 있음)은 더 작은 파티션으로 더 파티셔닝될 수 있다. 이것은 또한 트리-파티셔닝 또는 계층적 트리-파티셔닝으로 지칭되고, 예를 들어 루트 트리-레벨 0(계층-레벨 0, 깊이 0)의 루트 블록은, 예를 들어 최대 트리 깊이 또는 최소 블록 크기에 도달하는 것과 같이 종료 조건이 충족되어 파티셔닝이 종료될 때까지 다음 하위 트리-레벨의 2개 이상의 블록, 예를 들어 트리 레벨 1(계층-레벨 1, 깊이 1)의 노드로 파티셔닝되고, 이들 블록은 다시 다음 하위 레벨, 예를 들어 트리 레벨 2(계층-레벨 2, 깊이 2)의 2개 이상의 블록으로 재귀적으로 파티셔닝될 수 있다. 더 이상 파티셔닝되지 않은 블록은 또한 트리의 리프-블록 또는 리프 노드로 지칭된다. 2개의 파티션으로 파티셔닝하는 트리는 BT(binary-tree)로 지칭되고, 3개의 파티션으로 파티셔닝하는 트리는 TT(ternary-tree)로 지칭되고, 4개의 파티션으로 파티셔닝하는 트리는 QT(quad-tree)로 지칭된다.
전술된 것과 같이, 여기에 사용된 것과 같이 "블록"이라는 용어는 픽처의 일부, 특히 정사각형 또는 직사각형 부분일 수 있다. 예를 들어, HEVC 및 VVC를 참조하면, 블록은 CTU(coding tree unit), CU(coding unit), PU(prediction unit) 및 TU(transform unit) 및/또는 대응하는 블록, 예를 들어 CTB(coding tree block), CB(coding block), TB(transform block) 또는 PB(prediction block)이거나 또는 이에 대응할 수 있다.
예를 들어, CTU(coding tree unit)는 3개의 샘플 어레이를 갖는 픽처의 루마 샘플의 1개의 CTB, 크로마 샘플의 2개의 대응하는 CTB이거나 또는 이를 포함할 수 있거나, 또는 단색 픽처 또는 샘플을 코딩하는 데 사용되는 3개의 개별 색상 평면과 신택스 구조를 사용하여 코딩된 픽처의 샘플의 1개의 CTB이거나 또는 이를 포함할 수 있다. 상응하게, CTB(coding tree block)는 N이 일부 값인 샘플의 NxN 블록일 수 있으므로, 컴포넌트를 CTB로 나누는 것은 파티셔닝이다. CU(coding unit)는 루마 샘플의 1개의 코딩 블록, 3개의 샘플 어레이를 갖는 픽처의 크로마 샘플의 2개의 대응하는 코딩 블록이거나 또는 이를 포함할 수 있거나, 또는 단색 픽처 또는 샘플을 코딩하는 데 사용되는 3개의 개별 색상 평면과 신택스 구조를 사용하여 코딩된 픽처의 샘플의 1개의 코딩 블록이거나 또는 이를 포함할 수 있다. 상응하게, CB(coding block)는 M 및 N이 일부 값인 샘플의 MxN 블록일 수 있으므로, CTB를 코딩 블록으로 나누는 것은 파티셔닝이다.
실시예에서, 예를 들어 HEVC에 따르면, CTU(coding tree unit)는 코딩 트리로 지시된 쿼드-트리 구조를 사용하여 CU로 분할될 수 있다. 픽처 영역을 인터-픽처(시간적) 또는 인트라-픽처(공간적) 예측을 사용하여 코딩할지 여부는 CU 레벨에서 결정된다. 각각의 CU는 PU 분할 타입에 따라 1개, 2개 또는 4개의 PU로 더 분할될 수 있다. 하나의 PU 내에서는 같은 예측 프로세스가 적용되고 관련 정보가 PU 단위로 디코더에 전송된다. PU 분할 타입에 근거하여 예측 프로세스를 적용함으로써 잔차 블록을 획득한 이후, CU는 CU에 대한 코딩 트리와 유사한 또 다른 쿼드-트리 구조에 따라 TU(transform unit)로 파티셔닝될 수 있다.
실시예에서, 예를 들어 VVC(Versatile Video Coding)로 지칭되는 현재 개발중인 최신 비디오 코딩 표준에 따르면, QTBT(Quad-tree and binary tree) 파티셔닝이 코딩 블록을 파티셔닝하는 데 사용된다. QTBT 블록 구조에서, CU는 정사각형 또는 직사각형 모양을 가질 수 있다. 예를 들어, CTU(coding tree unit)는 먼저 쿼드-트리 구조로 파티셔닝된다. 쿼드-트리 리프 노드는 이진 트리 또는 삼진(또는 삼중) 트리 구조로 더 파티셔닝된다. 파티셔닝 트리 리프 노드는 CU(coding unit)로 불리고, 해당 세그먼트는 추가 파티셔닝 없이 예측 및 변환 프로세싱에 사용된다. 이는 CU, PU 및 TU가 QTBT 코딩 블록 구조에서 동일한 블록 크기를 가짐을 의미한다. 이와 함께, 다중 파티션, 예를 들어 삼중 트리 파티션은 또한 QTBT 블록 구조와 함께 사용되도록 제안되었다.
일 예에서, 비디오 인코더(20)의 모드 선택 유닛(260)은 여기에 설명된 파티셔닝 기술의 임의의 조합을 수행하도록 구성될 수 있다.
전술된 것과 같이, 비디오 인코더(20)는 예측 모드의 (미리 결정된) 세트로부터 최상 또는 최적 예측 모드를 결정하거나 또는 선택하도록 구성된다. 예측 모드의 세트는, 예를 들어 인트라-예측 모드 및/또는 인터-예측 모드를 포함할 수 있다.
인트라-예측
인트라-예측 모드의 세트는 35개의 다른 인트라-예측 모드, 예를 들어 DC(또는 평균) 모드 및 평면 모드와 같은 비방향성 모드 또는 예를 들어 HEVC에 정의되어 있는 것과 같은 방향성 모드를 포함하거나, 또는 67개의 다른 인트라-예측 모드, 예를 들어 DC(또는 평균) 모드 및 평면 모드와 같은 비방향성 모드 또는 예를 들어 VVC에 정의되어 있는 것과 같은 방향성 모드를 포함할 수 있다.
인트라-예측 유닛(254)은 인트라-예측 모드 세트의 인트라-예측 모드에 따라 같은 현재 픽처의 이웃하는 블록의 재구성된 샘플을 사용하여 인트라-예측 블록(265)을 생성하도록 구성된다.
인트라 예측 유닛(254)(또는 일반적으로 모드 선택 유닛(260))은 인트라-예측 파라미터(또는 일반적으로 블록에 대해 선택된 인트라 예측 모드를 표시하는 정보)를 인코딩된 픽처 데이터(21)에 포함시키기 위해 신택스 요소(266)의 형태로 엔트로피 인코딩 유닛(270)에 출력하도록 더 구성되므로, 예를 들어 비디오 디코더(30)는 디코딩을 위해 예측 파라미터를 수신하여 사용할 수 있다.
인터-예측
인터-예측 모드(또는 가능한 인터-예측 모드)의 세트는 이용 가능한 참조 픽처(즉, 예를 들어 DBP(230)에 저장되어 있는, 적어도 부분적으로 이전에 디코딩된 픽처) 및 다른 인터-예측 파라미터, 예를 들어 최상으로 매칭하는 참조 블록을 검색하는 데 전체 참조 픽처 또는 참조 픽처의 일부, 예를 들어 현재 블록 영역 주변의 검색 창 영역이 사용되는지, 및/또는 예를 들어 반 화소(half/semi-pel) 및/또는 1/4 화소(quarter-pel) 보간과 같은 픽셀 보간이 적용되는지에 따라 달라진다.
위 예측 모드 외에 스킵 모드 및/또는 다이렉트 모드가 적용될 수 있다.
인터 예측 유닛(244)은 움직임 추정(motion estimation, ME) 유닛 및 움직임 보상(motion compensation, MC) 유닛(모두 도 2에는 도시 안됨)을 포함할 수 있다. 움직임 추정 유닛은 움직임 추정을 위해 픽처 블록(203)(현재 픽처(17)의 현재 픽처 블록(203)) 및 디코딩된 픽처(231), 또는 적어도 하나 또는 복수의 이전에 재구성된 블록, 예를 들어 다른 이전에 디코딩된 픽처(231)의 하나 또는 복수의 재구성된 블록을 수신 또는 획득하도록 구성될 수 있다. 예를 들어, 비디오 시퀀스는 현재 픽처 및 이전에 디코딩된 픽처(231)를 포함할 수 있거나, 또는 다시 말해 현재 픽처 및 이전에 디코딩된 픽처(231)는 비디오 시퀀스를 형성하는 픽처의 시퀀스의 일부이거나 이를 형성할 수 있다.
인코더(20)는, 예를 들어 복수의 다른 픽처의 같거나 또는 다른 픽처의 복수의 참조 블록으로부터 참조 블록을 선택하고 참조 픽처(또는 참조 픽처 인덱스) 및/또는 참조 블록의 위치(x, y 좌표)와 현재 블록의 위치 사이의 오프셋(공간 오프셋)을 인터 예측 파라미터로서 움직임 추정 유닛에 제공하도록 구성될 수 있다. 이 오프셋은 또한 움직임 벡터(motion vector, MV)로 지칭된다.
움직임 보상 유닛은, 예를 들어 인터 예측 파라미터를 획득, 예를 들어 수신하고 인터 예측 파라미터에 근거하거나 또는 이를 사용하여 인터 예측을 수행하여 인터 예측 블록(265)을 획득하도록 구성된다. 움직임 보상 유닛에 의해 수행되는 움직임 보상은 움직임 추정에 의해 결정된 움직임/블록 벡터에 근거하여 예측 블록을 페칭(fetching)하거나 또는 생성하고, 가능하면 서브-픽셀 정밀도로 보간을 수행하는 것을 포함할 수 있다. 보간 필터링은 알려진 픽셀 샘플로부터 추가 픽셀 샘플을 생성할 수 있으므로, 픽처 블록을 코딩하는 데 사용될 수 있는 후보 예측 블록의 개수를 잠재적으로 증가시킬 수 있다. 현재 픽처 블록의 PU에 대한 움직임 벡터를 수신하면, 움직임 보상 유닛은 참조 픽처 리스트 중 하나에서 움직임 벡터가 지시하는 예측 블록의 위치를 찾을 수 있다.
움직임 보상 유닛은 또한 비디오 슬라이스의 픽처 블록을 디코딩할 때 비디오 디코더(30)가 사용하는 블록 및 비디오 슬라이스와 관련된 신택스 요소를 생성할 수 있다.
엔트로피 코딩
엔트로피 인코딩 유닛(270)은, 예를 들어 엔트로피 인코딩 알고리즘 또는 방식(예를 들어, VLC(variable length coding) 방식, CAVLC(context adaptive VLC) 방식, 산술 코딩 방식, 이진화, CABAC(context adaptive binary arithmetic coding), SBAC(syntax-based context-adaptive binary arithmetic coding), PIPE(probability interval partitioning entropy) 코딩 또는 또 다른 엔트로피 인코딩 방법론 또는 기술) 또는 양자화된 계수(209)에 대한 바이패스(압축 없음), 인터 예측 파라미터, 인트라 예측 파라미터, 루프 필터 파라미터 및/또는 다른 신택스 요소를 적용하여 출력(272)을 통해, 예를 들어 인코딩된 비트스트림(271)의 형태로 출력될 수 있는 인코딩된 픽처 데이터(271)를 획득하도록 구성되므로, 예를 들어 비디오 디코더(30)는 디코딩을 위해 파라미터를 수신하여 사용할 수 있다. 인코딩된 비트스트림(271)은 비디오 디코더(30)로 전송되거나, 또는 비디오 디코더(30)에 의한 추후 전송 또는 검색을 위해 메모리에 저장될 수 있다.
비디오 인코더(20)의 다른 구조적 변형이 비디오 스트림을 인코딩하는 데 사용될 수 있다. 예를 들어, 비변환 기반 인코더(20)는 특정 블록 또는 프레임에 대해 변환 프로세싱 유닛(206) 없이 직접 잔차 신호를 양자화할 수 있다. 또 다른 구현예에서, 인코더(20)는 단일 유닛으로 결합된 양자화 유닛(208) 및 역양자화 유닛(210)을 가질 수 있다.
디코더 및 디코딩 방법
도 3은 본 출원의 기술을 구현하도록 구성된 비디오 디코더(30)의 예를 도시한다. 비디오 디코더(30)는, 예를 들어 인코더(20)에 의해 인코딩된 인코딩된 픽처 데이터(271)(예를 들어, 인코딩된 비트스트림(271))를 수신하여 디코딩된 픽처를 획득하도록 구성된다. 인코딩된 픽처 데이터 또는 비트스트림은 인코딩된 픽처 데이터를 디코딩하기 위한 정보, 예를 들어 인코딩된 비디오 슬라이스의 픽처 블록 및 관련된 신택스 요소를 나타내는 데이터를 포함한다.
도 3의 예에서, 디코더(30)는 엔트로피 디코딩 유닛(304), 역양자화 유닛(310), 역변환 프로세싱 유닛(312), 재구성 유닛(314)(예를 들어, 합산기(314)), 루프 필터(320), DPB(decoded picture buffer)(330), 인터 예측 유닛(344) 및 인트라 예측 유닛(354)을 포함한다. 인터 예측 유닛(344)은 움직임 보상 유닛이거나 또는 이를 포함할 수 있다. 비디오 디코더(30)는, 일부 예에서, 도 2의 비디오 인코더(100)와 관련하여 설명된 인코딩 패스(pass)와 일반적으로 반대인 디코딩 패스를 수행할 수 있다.
인코더(20), 역양자화 유닛(210), 역변환 프로세싱 유닛(212), 재구성 유닛(214), 루프 필터(220), DPB(230)에 대해 설명된 것과 같이, 인터 예측 유닛(344) 및 인트라 예측 유닛(354)은 또한 비디오 인코더(20)의 "내장 디코더"를 형성하는 것으로 지칭될 수 있다. 따라서, 역양자화 유닛(310)은 역양자화 유닛(110)과 기능이 동일할 수 있고, 역변환 프로세싱 유닛(312)은 역변환 프로세싱 유닛(212)과 기능이 동일할 수 있고, 재구성 유닛(314)은 재구성 유닛(214)과 기능이 동일할 수 있고, 루프 필터(320)는 루프 필터(220)와 기능이 동일할 수 있고, 디코딩된 픽처 버퍼(330)는 디코딩된 픽처 버퍼(230)와 기능이 동일할 수 있다. 따라서, 비디오 인코더(20)의 각각의 유닛 및 기능과 관련하여 제공된 설명은 비디오 디코더(30)의 각각의 유닛 및 기능에 상응하게 적용된다.
엔트로피 디코딩
엔트로피 디코딩 유닛(304)은 비트스트림(271)(또는 일반적으로 인코딩된 픽처 데이터(21))을 파싱하고, 인코딩된 픽처 데이터(271)에, 예를 들어 엔트로피 디코딩을 수행하여, 예를 들어 양자화된 계수(309) 및/또는 디코딩된 코딩 파라미터(도 3에는 도시 안됨), 예를 들어 인터 예측 파라미터(예를 들어, 참조 픽처 인덱스 및 움직임 벡터), 인트라 예측 파라미터(예를 들어, 인트라 예측 모드 또는 인덱스), 변환 파라미터, 양자화 파라미터, 루프 필터 파라미터 및/또는 다른 신택스 요소의 임의의 것 또는 전부를 획득하도록 구성된다. 엔트로피 디코딩 유닛(304)은 인코더(20)의 엔트로피 인코딩 유닛(270)과 관련하여 설명된 인코딩 방식에 대응하는 디코딩 알고리즘 또는 방식을 적용하도록 구성될 수 있다. 엔트로피 디코딩 유닛(304)은 인터 예측 파라미터, 인트라 예측 파라미터 및/또는 다른 신택스 요소를 모드 선택 유닛(360)에 제공하고 다른 파라미터를 디코더(30)의 다른 유닛에 제공하도록 더 구성될 수 있다. 비디오 디코더(30)는 신택스 요소를 비디오 슬라이스 레벨 및/또는 비디오 블록 레벨에서 수신할 수 있다.
역양자화
역양자화 유닛(310)은 인코딩된 픽처 데이터(271)로부터 (예를 들어, 엔트로피 디코딩 유닛(304)에 의한, 예를 들어 파싱 및/또는 디코딩에 의해) 양자화 파라미터(quantization parameter, QP)(또는 일반적으로 역양자화와 관련된 정보) 및 양자화된 계수를 수신하고 양자화 파라미터에 근거하여 역양자를 디코딩되고 양자화된 계수(309)에 적용하여, 변환 계수(311)로도 지칭될 수 있는 역양자화된 계수(311)를 획득하도록 구성될 수 있다. 역양자화 프로세스는 양자화의 정도 및 마찬가지로 적용되어야 하는 역양자화 정도를 결정하기 위해 비디오 인코더(20)에 의해 결정된 양자화 파라미터를 비디오 슬라이스의 각각의 비디오 블록에 대해 사용하는 것을 포함할 수 있다.
역변환
역변환 프로세싱 유닛(312)은 변환 계수(311)로도 지칭되는 역양자화된 계수(311)를 수신하고, 샘플 도메인에서 재구성된 잔차 블록(313)을 얻기 위해 역양자화된 계수(311)에 변환을 적용하도록 구성될 수 있다. 재구성된 잔차 블록(313)은 또한 변환 블록(313)으로 지칭될 수 있다. 변환은 역변환, 예를 들어 역DCT, 역DST, 역정수 변환 또는 개념적으로 유사한 역변환 프로세스일 수 있다. 역변환 프로세싱 유닛(312)은 역양자화된 계수(311)에 적용될 변환을 결정하기 위해 (예를 들어, 엔트로피 디코딩 유닛(304)에 의한 파싱 및/또는 디코딩에 의해) 인코딩된 픽처 데이터(271)로부터 변환 파라미터 또는 대응하는 정보를 수신하도록 더 구성될 수 있다.
재구성
재구성 유닛(314)(예를 들어, 가산기 또는 합산기(314))은 재구성된 잔차 블록(313)을 예측 블록(365)에 가산, 예를 들어, 재구성된 잔차 블록(313)의 샘플 값과 예측 블록(365)의 샘플 값을 가산함으로써, 샘플 도메인에서 재구성된 블록(315)을 획득하도록 구성될 수 있다.
필터링
(코딩 루프에서 또는 코딩 루프 이후에) 루프 필터 유닛(320)은 재구성된 블록(315)을 필터링하여 필터링된 블록(321)를 획득, 예를 들어 픽셀 전환을 부드럽게 하거나 또는 이와 달리 비디오 품질을 향상시키도록 구성된다. 루프 필터 유닛(320)은 디블로킹 필터, SAO(sample-adaptive offset) 필터 또는 양방향 필터와 같은 하나 이상의 다른 필터, ALF(adaptive loop filter), 샤프닝, 평활화 필터 또는 협동 필터 또는 이들의 임의의 조합과 같은 하나 이상의 루프 필터를 포함할 수 있다. 도 3에는 루프 필터 유닛(320)이 인루프(in-loop) 필터인 것으로 도시되어 있지만, 다른 구성에서 루프 필터 유닛(220)은 포스트 루프(post loop) 필터로 구현될 수 있다.
DPB(Decoded Picture Buffer)
이후 픽처의 디코딩된 비디오 블록(321)은 디코딩된 픽처 버퍼(330)에 저장되고, 디코딩된 픽처(331)는 다른 픽처에 대한 후속 움직임 보상을 위한 참조 픽처로서 및/또는 각각의 디스플레이에 출력하기 위해 저장된다.
디코더(30)는, 예를 들어 출력(332)을 통해 사용자에게 제시 또는 표시를 위해 디코딩된 픽처(331)를 출력하도록 구성된다.
예측
인터 예측 유닛(344)은 인터 예측 유닛(244)(특히 움직임 보상 유닛)과 동일할 수 있고, 인트라 예측 유닛(354)은 기능이 인터 예측 유닛(254)과 동일할 수 있고, (예를 들어, 엔트로피 디코딩 유닛(304)에 의한 파싱 및/또는 디코딩에 의해) 인코딩된 픽처 데이터(271)로부터 수신된 파티셔닝 및/또는 예측 파라미터 또는 각각의 정보에 근거하여 분할 또는 파티셔닝을 결정할 수 있다. 모드 선택 유닛(360)은 재구성된 픽처, 블록 또는 각각의 샘플(필터링되었거나 또는 필터링되지 않은)에 근거하여 블록마다 예측(인트라 또는 인터 예측)을 수행하여 예측 블록(365)을 획득하도록 구성될 수 있다.
비디오 슬라이스가 인트라 코딩된(I) 슬라이스로 코딩될 때, 모드 선택 유닛(360)의 인트라 예측 유닛(354)은 시그널링된 인트라 예측 모드 및 현재 픽처의 이전에 디코딩된 블록으로부터의 데이터에 근거하여 현재 비디오 슬라이스의 픽처 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 비디오 픽처가 인터 코딩된(즉, B 또는 P) 슬라이스로 코딩될 때, 모드 선택 유닛(360)의 인터 예측 유닛(344)(예를 들어, 움직임 보상 유닛)은 엔트로피 디코딩 유닛(304)으로부터 수신된 움직임 벡터 및 다른 신택스 요소에 근거하여 현재 비디오 슬라이스의 비디오 블록에 대한 예측 블록(365)을 생성하도록 구성된다. 인터 예측을 위해, 예측 블록은 참조 픽처 리스트 중 하나 내의 참조 픽처 중 하나로부터 생성될 수 있다. 비디오 디코더(30)는 DPB(330)에 저장된 참조 픽처에 근거한 디폴트 구성 기술을 사용하여 참조 프레임 리스트인 리스트 0 및 리스트 1을 구성할 수 있다.
모드 선택 유닛(360)은 움직임 벡터 및 다른 신택스 요소를 파싱함으로써 현재 비디오 슬라이스의 비디오 블록에 대한 예측 정보를 결정하고, 예측 정보를 사용하여 디코딩되고 있는 현재 비디오 블록에 대한 예측 블록을 생성하도록 구성된다. 예를 들어, 모드 선택 유닛(360)은 수신된 신택스 요소의 일부를 사용하여 비디오 슬라이스의 비디오 블록을 코딩하는 데 사용된 예측 모드(예를 들어, 인트라 또는 인터 예측), 인터 예측 슬라이스 타입(예를 들어, B 슬라이스, P 슬라이스 또는 GPB 슬라이스), 슬라이스에 대한 참조 픽처 리스트 중 하나 이상에 대한 구성 정보, 슬라이스의 각각의 인터 인코딩된 비디오 블록에 대한 움직임 벡터, 슬라이스의 각각의 인터 코딩된 비디오 블록에 대한 인터 예측 상태 및 현재 비디오 슬라이스의 비디오 블록을 디코딩하기 위한 다른 정보를 결정한다.
비디오 디코더(30)의 다른 변형이 인코딩된 픽처 데이터(21)를 디코딩하는 데 사용될 수 있다. 예를 들어, 디코더(30)는 루프 필터링 유닛(320) 없이 출력 비디오 스트림을 생성할 수 있다. 예를 들어, 비변환 기반 디코더(30)는 특정 블록 또는 프레임에 대해 역변환 프로세싱 유닛(312) 없이 잔차 신호를 직접 역양자화할 수 있다. 다른 구현예에서, 비디오 디코더(30)는 단일 유닛으로 결합된 역양자화 유닛(310) 및 역변환 프로세싱 유닛(312)을 가질 수 있다.
인코더(20) 및 디코더(30)에서는 현재 단계의 프로세싱 결과가 더 처리된 이후 다음 단계로 출력될 수 있음을 이해해야 한다. 예를 들어, 보간 필터링, 움직임 벡터 도출 또는 루프 필터링 이후에, 보간 필터링, 움직임 벡터 도출 또는 루프 필터링의 프로세싱 결과에 대해 클리핑(Clip) 또는 시프팅(Shift)과 같은 추가 연산이 수행될 수 있다.
추가 연산이 (아핀(affine) 모드의 제어점 움직임 벡터, 아핀, 평면, ATMVP 모드에서의 서브-블록 움직임 벡터, 시간적 움직임 벡터 등을 포함하지만 이에 한정되지 않는) 현재 블록의 도출된 움직임 벡터에 적용될 수 있음에 유의해야 한다. 예를 들어, 움직임 벡터의 값은 그 표현 비트(representing bit)에 따라 미리 정의된 범위로 제한된다. 움직임 벡터의 표현 비트가 bitDepth이면 범위는 -2^(bitDepth-1) ~ 2^(bitDepth-1)-1이고, 여기서 "^"는 지수를 의미한다. 예를 들어, bitDepth를 16으로 설정하면, 범위는 -32768 ~ 32767이고, bitDepth를 18로 설정하면, 범위는 -131072 ~ 131071이다. 예를 들어, 도출된 움직임 벡터의 값(예를 들어, 하나의 8x8 블록 내의 4개의 4x4 서브-블록의 MV)은 4개의 4x4 서브-블록 MV의 정수 부분 사이의 최대 차이가 N 픽셀, 예를 들어 1 픽셀보다 크지 않도록 제한된다.
여기에서는 bitDepth에 따라 움직임 벡터를 제한하는 2가지 방법을 제공한다.
방법 1 : 흐름 연산에 의해 오버플로우 MSB(최상위 비트)를 제거
ux = (mvx + 2bitDepth) % 2bitDepth (1)
mvx = (ux >= 2bitDepth-1)?(ux - 2bitDepth):ux (2)
uy = (mvy + 2bitDepth) % 2bitDepth (3)
mvy = (uy >= 2bitDepth-1)?(uy - 2bitDepth):uy (4)
여기서 mvx는 이미지 블록 또는 서브-블록의 움직임 벡터의 수평 컴포넌트이고, mvy는 이미지 블록 또는 서브-블록의 움직임 벡터의 수직 컴포넌트이고, ux와 uy는 중간값을 나타낸다.
예를 들어, mvx의 값이 -32769인 경우, 식 (1) 과 식 (2)를 적용한 이후 결과 값은 32767이다. 컴퓨터 시스템에서, 십진수는 2의 보수로 저장된다. -32769의 2의 보수는 1,0111,1111,1111,1111(17비트)이고, MSB는 버려지므로, 그 결과 2의 보수는 0111,1111,1111,1111(십진수로는 32767)이고, 이는 식 (1) 및 식 (2)를 적용한 결과와 같다.
ux = (mvpx + mvdx + 2bitDepth) % 2bitDepth (5)
mvx = (ux >= 2bitDepth-1)?(ux - 2bitDepth):ux (6)
uy = (mvpy + mvdy + 2bitDepth) % 2bitDepth (7)
mvy = (uy >= 2bitDepth-1)?(uy - 2bitDepth):uy (8)
연산은, 식 (5) 내지 식 (8)에서와 같이, mvp와 mvd을 가산하는 동안 적용될 수 있다.
방법 2 : 값을 클리핑하여 오버플로우 MSB를 제거
vx = Clip3(-2bitDepth-1, 2bitDepth-1-1, vx)
vy = Clip3(-2bitDepth-1, 2bitDepth-1-1, vy)
여기서 vx는 이미지 블록 또는 서브-블록의 움직임 벡터의 수평 컴포넌트이고, vy는 이미지 블록 또는 서브-블록의 움직임 벡터의 수직 컴포넌트이고, x, y 및 z는 각각 MV 클리핑 프로세스의 3개의 입력 값에 대응하고, Clip3 함수의 정의는 다음과 같다.
Clip3(x, y, z) =
도 4는 본 개시의 실시예에 따른 비디오 코딩 장치(400)의 개략도이다. 비디오 코딩 장치(400)는 여기에 설명된 것과 같이 개시된 실시예를 구현하는데 적합하다. 실시예에서, 비디오 코딩 장치(400)는 도 1a의 비디오 디코더(30)와 같은 디코더이거나 또는 도 1a의 비디오 인코더(20)와 같은 인코더일 수 있다.
비디오 코딩 장치(400)는 데이터를 수신하기 위한 입구(ingress) 포트(410)(또는 입력 포트(410)) 및 수신기 유닛(Rx)(420), 데이터를 처리하기 위한 프로세서, 로직 유닛 또는 중앙 처리 장치(CPU)(430), 데이터를 전송하기 위한 송신기 유닛(Tx)(440) 및 출구(egress) 포트(450)(또는 출력 포트(450)) 및 데이터를 저장하기 위한 메모리(460)를 포함한다. 비디오 코딩 장치(400)는 또한 광학적 또는 전기적 신호의 유출 또는 유입을 위해 입구 포트(410), 수신기 유닛(420), 송신기 유닛(440) 및 출구 포트(450)에 연결된 광-전기(optical-to-electrical, OE) 컴포넌트 및 전기-광(electrical-to-optical) 컴포넌트를 포함할 수 있다.
프로세서(430)는 하드웨어 및 소프트웨어로 구현된다. 프로세서(430)는 하나 이상의 CPU 칩, 코어(예를 들어, 다중-코어 프로세서), FPGA, ASIC 및 DSP로서 구현될 수 있다. 프로세서(430)는 입구 포트(410), 수신기 유닛(420), 송신기 유닛(440), 출구 포트(450) 및 메모리(460)와 통신한다. 프로세서(430)는 코딩 모듈(470)을 포함한다. 코딩 모듈(470)은 전술되고 개시된 실시예를 구현한다. 예를 들어, 코딩 모듈(470)은 다양한 코딩 연산을 구현, 처리, 준비 또는 제공한다. 따라서, 코딩 모듈(470)을 포함함으로써 비디오 코딩 장치(400)의 기능을 실질적으로 개선하고 비디오 코딩 장치(400)의 다른 상태로의 변환시킨다. 이와 달리, 코딩 모듈(470)은 메모리(460)에 저장되고 프로세서(430)에 의해 실행되는 명령어로서 구현된다.
메모리(460)는 하나 이상의 디스크, 테이프 드라이브 및 솔리드-스테이트 드라이브를 포함할 수 있고 오버-플로우 데이터 저장 장치로 사용될 수 있으며, 프로그램이 실행을 위해 선택될 때 이러한 프로그램을 저장하고, 프로그램 실행 중에 판독된 명령어 및 데이터를 저장한다. 메모리(460)는, 예를 들어 휘발성 및/또는 비휘발성일 수 있고 ROM(read-only memory), RAM(random access memory), TCAM(ternary content-addressable memory) 및/또는 SRAM(static random-access memory)일 수 있다.
도 5는 예시적인 실시예에 따라 도 1의 소스 장치(12) 및 목적지 장치(14) 중 하나 또는 둘 모두로서 사용될 수 있는 장치(500)의 단순화된 블록도이다.
장치(500)의 프로세서(502)는 중앙 처리 장치일 수 있다. 이와 달리, 프로세서(502)는 현재 존재하거나 향후 개발될 정보를 조작하거나 또는 프로세싱할 수 있는 임의의 다른 타입의 장치 또는 복수의 장치일 수 있다. 개시된 구현예는 도시된 것과 같이 단일 프로세서, 예를 들어 프로세서(502)로 실시될 수 있지만, 2개 이상의 프로세서를 사용하면 속도 및 효율의 이점을 누릴 수 있다.
구현예에서 장치(500)의 메모리(504)는 ROM(read only memory) 장치 또는 RAM(random access memory) 장치일 수 있다. 임의의 다른 적절한 타입의 저장 장치가 메모리(504)로서 사용될 수 있다. 메모리(504)는 버스(512)를 사용하여 프로세서(502)에 의해 액세스되는 코드 및 데이터(506)를 포함할 수 있다. 메모리(504)는 운영 체제(508) 및 애플리케이션 프로그램(510)을 더 포함할 수 있고, 애플리케이션 프로그램(510)은 프로세서(502)가 여기에 설명된 방법을 수행하도록 하는 적어도 하나의 프로그램을 포함한다. 예를 들어, 애플리케이션 프로그램(510)은 애플리케이션 1 내지 N을 포함할 수 있고, 여기에 설명된 방법을 수행하는 비디오 코딩 애플리케이션을 더 포함한다. 장치(500)는 또한 디스플레이(518)와 같은 하나 이상의 출력 장치를 포함할 수 있다. 디스플레이(518)는, 한 예에서, 디스플레이와 터치 입력을 감지하도록 작동 가능한 터치 감지 요소를 결합한 터치 감지 디스플레이일 수 있다. 디스플레이(518)는 버스(512)를 통해 프로세서(502)에 연결될 수 있다.
여기에서는 단일 버스로 도시되어 있지만, 장치(500)의 버스(512)는 복수의 버스로 구성될 수 있다. 또한, 보조 저장 장치(514)는 장치(500)의 다른 컴포넌트에 직접 연결될 수 있거나 또는 네트워크를 통해 액세스될 수 있고 메모리 카드와 같은 단일 통합 유닛 또는 복수의 메모리 카드와 같은 복수의 유닛을 포함할 수 있다. 따라서, 장치(500)는 매우 다양한 구성으로 구현될 수 있다.
결합된 인터-인트라 예측(combined inter-intra prediction, CIIP)
통상적으로, 코딩 단위는 인트라 예측(즉, 같은 픽처의 참조 샘플을 사용) 또는 인터 예측(즉, 다른 픽처의 참조 샘플을 사용)된다. 다중-가설 예측(multi-hypothesis prediction)은 이들 2가지 예측 접근 방식을 결합한다. 따라서, 이는 때로 CIIP(Combined Inter-Intra Prediction)로도 지칭된다. 결합된 인터-인트라 예측이 가능할 때, 인트라-예측되고 인터-예측된 샘플에 가중치가 적용되고, 최종 예측이 가중된 평균 샘플로서 도출된다.
플래그, 즉 다중-가설 예측(CIIP) 플래그는 블록에 결합된 인터-인트라 예측이 적용될 때를 표시하는 데 사용된다.
CIIP가 적용된 블록은 도 6a에 도시된 것과 같이 여러 서브-블록으로 더 나누어질 수 있다. 하나의 예에서, 이들 서브-블록은 블록을 수평 방향으로 나눔으로써 도출되고, 각각의 서브-블록은 원본 블록과 같은 폭을 갖지만 원본 블록의 1/4의 높이를 갖는다.
한 예에서, 이들 서브-블록은 블록을 수직 방향으로 나눔으로써 도출되고, 각각의 서브-블록은 원본 블록과 같은 높이를 갖지만 원본 블록의 1/4의 폭을 갖는다.
블로킹 아티팩트(blocking artifact)는 일반적으로 더 많은 잔차 신호를 갖는 인트라 예측의 결과와 관련되어 있으므로 CIIP 예측으로 인해 발생될 수 있다. 블로킹 아티팩트는 CIIP 블록의 경계에서뿐만 아니라 도 6a의 수직 서브-블록 에지 A, B, C와 같은 CIIP 블록 내부의 서브-블록 에지에서도 발생한다. 수평 서브-블록 에지는 상응하게 식별될 수 있다.
블록 아티팩트가 CIIP 경계와 CIIP 블록 내부의 서브-블록 에지 모두에서 발생할 수 있지만, 이들 두 경계로 인한 왜곡은 다를 수 있고, 다른 경계 강도가 필요할 수 있다.
이하의 본 출원에서는 다음의 용어가 사용된다.
CIIP 블록: 다중-가설 예측(CIIP)을 적용하여 예측되는 코딩 블록
인트라 블록: CIIP 예측이 아닌 인트라 예측을 적용하여 예측되는 코딩 블록
인터 블록: CIIP 예측이 아닌 인터 예측을 적용하여 예측되는 코딩 블록
디블로킹 필터 및 경계 강도
HEVC 및 VVC와 같은 비디오 코딩 방식은 블록 기반의 하이브리드 비디오 코딩의 성공적인 원리에 따라 설계되었다. 이 원리를 사용하면 픽처는 먼저 블록으로 파티셔닝된 다음 각각의 블록은 인트라 픽처 또는 인터 픽처 예측을 사용하여 예측된다. 이들 블록은 이웃하는 블록에 대해 상대적으로 코딩되고 원본 신호와 어느 정도 비슷하다. 코딩된 블록은 오직 원본 신호와 비슷하기 때문에, 유사성 정도 사이의 차이로 인해 예측 및 변환 블록 경계에서 불연속성을 유발할 수 있다. 이들 불연속성은 디블로킹 필터(deblocking filter)에 의해 감쇠된다.
블록 경계를 필터링할지 여부는 예측 모드 및 움직임 벡터와 같은 비트스트림 정보를 사용하여 결정된다. 일부 코딩 조건은 강한 블로킹 아티팩트를 발생시킬 가능성이 더 높고, 이는 모든 블록 경계에 할당되고 표 1에서와 같이 결정되는 소위 경계 강도(Bs 또는 BS) 변수로 표현된다.
조건 Bs
인접 블록의 적어도 하나가 인트라 2
인접 블록의 적어도 하나가 0이 아닌 변환 계수를 가짐 1
인접 블록에 속하는 움직임 벡터 사이의 차의 절대값이 하나의 정수 루마 샘플 보다 크거나 같음 1
인접 블록의 움직임 예측이 다른 참조 픽처를 참조하거나 또는 움직임 벡터의 개수가 다름 1
기타 0
디블로킹은 루마 컴포넌트에 대해 Bs가 0보다 크고 크로마 컴포넌트에 대해 Bs가 1보다 큰 블록 경계에만 적용된다. Bs 값이 클수록 더 높은 클리핑 파라미터 값을 사용하여 더 강한 필터링이 가능하다. Bs 도출 조건은 가장 강한 블록 아티팩트가 인트라 예측된 블록 경계에 나타날 가능성을 반영한다.일반적으로, 경계의 인접한 2개의 블록은, 도 6b에 도시된 것과 같이, P와 Q로 표시된다. 도 6b는 수직 경계의 경우를 도시한다. 수평 경계를 고려하는 경우, 도 6b는 시계 방향으로 90도 회전되어야 하고, 이때 P는 위쪽에 있고 Q는 아래쪽에 있게 된다.MPM(most probable mode) 리스트 구성
MPM 리스트는 인트라 모드 코딩에서 코딩 효율을 개선하는 데 사용된다. 많은 수의 인트라 모드(예를 들어, HEVC에서 35개, VVC에서 67개)로 인해, 현재 블록의 인트라 모드는 직접 시그널링되지 않는다. 대신, 현재 블록의 MPM 리스트가 이웃하는 블록의 인트라 예측 모드에 근거하여 구성된다. 현재 블록의 인트라 모드는 그 이웃 블록의 인트라 모드와 관련이 있으므로, MPM 리스트는 그 이름(가장 가능성 있는 모드 리스트(Most Probable Mode list))에서 알 수 있듯이 일반적으로 좋은 예측을 제공하고, 따라서 현재 블록의 인트라 모드는 MPM 리스트에 포함될 가능성이 매우 높다. 이러한 방식으로, 현재 블록의 인트라 모드를 도출하기 위해, MPM리스트의 인덱스만이 시그널링된다. 전체 인트라 모드의 개수에 비해 MPM 리스트의 길이가 훨씬 작기 때문에(예를 들어, HEVC에서는 3개의 MPM 리스트가 사용되고 VVC에서는 6개의 MPM 리스트가 사용됨), 인트라 모드를 코딩하는 데 필요한 비트 수가 더 적다. 플래그(mpm_flag)는 현재 블록의 인트라 모드가 MPM 리스트에 속하는지 여부를 표시하는 데 사용된다. 참인 경우, 현재 블록의 인트라 모드는 MPM 리스트를 이용하여 인덱싱될 수 있다. 그렇지 않으면, 인트라 모드가 이진화된 코드를 사용하여 직접 시그널링된다. VVC와 HEVC 모두에서, MPM 리스트는 이웃하는 좌상 블록에 근거하여 구성된다. 현재 블록의 왼쪽 이웃 블록과 위쪽 이웃 블록을 예측에 이용할 수 없는 때에는 기본 모드 리스트가 사용된다.
움직임 벡터 예측
움직임 벡터 예측은 움직임 데이터 코딩에 사용되는 기술이다. 움직임 벡터는 일반적으로 각각 가로 및 세로 방향의 움직임을 참조하는 2개의 컴포넌트 x 및 y를 갖는다. 현재 블록의 움직임 벡터는 일반적으로 현재 픽처 또는 이전에 코딩된 픽처의 이웃하는 블록의 움직임 벡터와 상관한다. 이것은 이웃하는 블록이 유사한 움직임을 가진 동일한 움직이는 물체에 대응할 가능성이 높고 물체의 움직임은 시간에 따라 갑작스럽게 변하지는 않을 것이기 때문이다. 결과적으로, 이웃하는 블록의 움직임 벡터를 예측자로 사용하여 시그널링된 움직임 벡터 차이의 크기를 줄인다. 움직임 벡터 예측자(motion vector predictor, MVP)는 일반적으로 함께 위치하는 픽처에서 공간적으로 이웃하는 블록 또는 시간적으로 이웃하는 블록의 이미 디코딩된 움직임 벡터로부터 도출된다.
블록이 CIIP 예측을 적용하여 예측되는 것으로 결정되는 경우, 이것의 최종 예측된 샘플은 인트라 예측된 샘플에 부분적으로 근거한다. 인트라 예측도 관련되어 있기 때문에, 일반적으로 인터 블록(mvd, merge, skip)과 비교할 때, 잔차 및 변환 계수가 더 많다. 따라서, 이들 MH 블록이 다른 블록에 인접할 때, 이후 경계를 가로질러 더 많은 불연속성이 있게 될 것이다. HEVC 및 VVC에서, 경계의 인접하는 2개의 블록 중 어느 하나가 인트라 예측될 때, 이 경계에 대해 강한 디블로킹 필터가 적용되고, 경계 강도(boundary strength, BS)의 파라미터는 2(가장 강함)로 설정된다.
그러나, VTM3.0에서는, CIIP 예측에 의해 예측된 블록으로 인한 잠재적 블록 아티팩트는 고려되지 않는다. 경계 강도 도출은 여전히 CIIP 예측을 적용하는 블록을 인터 블록으로 간주한다. 특정 상황에서, 이러한 프로세싱 방식은 주관적 및 객관적인 품질 저하를 유발할 수 있다.
본 발명의 실시예는 디블로킹 필터를 개선하기 위해 MH 블록을 통합하는 여러 대안을 제공하고, 여기에서 특정 경계의 경계 강도 도출은 MH 블록에 의해 영향을 받는다.
참조 문서 Versatile Video Coding(Draft 3)은 VVC Draft 3.0으로 정의되고, 다음의 링크를 통해 입수할 수 있다.
http://phenix.it-sudparis.eu/jvet/doc_end_user/documents/12_Macao/wg11/JVET-L1001-v3.zip.
실시예 1
2개의 측면을 갖는 경계(각각의 측면에서 공간적으로 인접하는 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 결정된다.
· 도 7에 도시된 것과 같이, P와 Q 중 적어도 하나의 블록이 CIIP 예측을 적용하는 블록인 경우, 이 경계의 경계 강도 파라미터는 제 1 값으로 설정되고, 예를 들어 제 1 값은 2일 수 있다.
· P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록 또는 P 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는 경우, 경계 강도는 2로 결정된다.
· P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록과 P 블록 모두가 인터 예측을 적용하여 예측되는 경우, 경계 강도는 2보다 작은 것으로 결정되고(경계 강도의 정확한 값은 추가 조건부 평가에 따라 결정됨), 이 경계의 경계 강도 도출은 도 7에 도시된다.
· 비교를 위해, VVC 또는 ITU-H.265 비디오 코딩 표준에 지정된 방법은 도 8에 도시된다.
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 2
도 9에 도시된 것과 같이, 2개의 측면을 갖는 경계(각각의 측면에서 공간적으로 인접하는 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 도출된다.
· P와 Q 중 적어도 하나의 블록이 인트라 예측을 적용하는 블록인 경우, 경계 강도는 2로 설정된다.
· 이와 달리, P와 Q 중 적어도 하나의 블록이 CIIP 예측을 적용하는 블록인 경우, 이 경계의 경계 강도 파라미터는 제 1 값, 예를 들어 1 또는 2로 설정된다.
· 이와 달리, 인접하는 P 블록과 Q 블록 중 적어도 하나가 0이 아닌 변환 계수를 갖는 경우, 이 경계의 경계 강도 파라미터는 제 2 값, 예를 들어 1로 설정된다.
· 이와 달리, P와 Q 블록에 속하는 움직임 벡터 사이의 차의 절대값이 하나의 정수 루마 샘플보다 크거나 같은 경우, 이 경계의 경계 강도 파라미터는 제 2 값, 예를 들어 1로 설정된다.
· 이와 달리, 인접하는 블록의 움직임 예측이 다른 참조 픽처를 참조하거나 또는 움직임 벡터의 개수가 다른 경우, 이 경계의 경계 강도 파라미터는 1로 설정된다.
· 이와 다른 경우, 이 경계의 경계 강도 파라미터는 0으로 설정된다.
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 3
도 10에 도시된 것과 같이, 2개의 측면을 갖는 경계(각각의 측면에서 공간적으로 인접하는 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 이 경계의 경계 강도 파라미터는 다음과 같이 설정된다.
· P와 Q 중 적어도 하나의 블록이 CIIP 예측을 적용하지 않고 인트라 예측을 적용하여 예측되는 경우(P 블록은 다중-가설 예측이 아닌 인트라 예측에 의해 예측되고 Q 블록은 임의의 예측 함수에 의해 예측되는 경우 및 그 반대의 경우를 포함), 경계 강도는 2로 설정된다.
· Q와 P 블록 모두가 인터 예측 또는 CIIP 예측을 적용하여 예측되고(P 블록은 인터 블록이고 Q 블록은 인터 블록이거나, 또는 이와 달리 P 블록은 인터 블록이고 Q 블록은 MH 블록이거나, 또는 이와 달리 P 블록은 MH 블록이고 Q 블록은 인터 블록이거나, 또는 이와 달리 P 블록은 MH 블록이고 Q 블록은 MH 블록인 경우를 포함),
o P와 Q 블록 중 적어도 하나가 0이 아닌 변환 계수를 갖는 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
o 이와 달리(Q와 P 블록이 0이 아닌 변환 계수를 갖지 않는 경우), P와 Q 블록을 예측하는 데 사용되는 움직임 벡터 사이의 차의 절대값이 하나의 정수 샘플보다 크거나 같은 경우, 이 경계의 경계 강도 파라미터는 1로 설정된다.
o 이와 달리(Q와 P 블록이 0이 아닌 변환 계수를 갖지 않고 움직임 벡터 사이의 차의 절대값이 하나의 샘플보다 작은 경우), P와 Q 블록이 다른 참조 픽처에 근거하여 예측되거나 또는 Q 블록과 P 블록을 예측하는 데 사용되는 움직임 벡터의 개수가 같지 않은 경우, 이 경계의 경계 강도 파라미터는 1로 설정된다.
o 이와 다른 경우(위의 3개의 조건이 거짓으로 평가되는 경우), 이 경계의 경계 강도 파라미터는 0으로 설정된다.
· P와 Q 중 적어도 하나의 블록이 CIIP 예측을 적용하는 블록인 경우, 경계 강도는 다음과 같이 수정된다.
o (미리 정의된 제 1 값이 2인 한 예에서) 경계 강도가 미리 정의된 제 1 값과 같지 않은 경우, (미리 정의된 제 2 값이 1인 한 예에서) 경계 강도는 미리 정의된 제 2 값만큼 증분된다.
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 4
2개의 측면을 갖는 경계(VVC Draft 3.0에 설명된 것과 같이, P 및 Q)의 경우, 경계 강도는 다음과 같이 도출된다.
· 이 경계가 수평 경계이고 P와 Q가 다른 CTU에 속하고,
o Q 블록이 CIIP 예측을 적용하는 블록인 경우, 경계 강도는 2로 설정된다.
o 이와 다른 경우, 경계 강도는 VVC Draft 3.0에 정의된 것과 같이 도출된다.
· 이와 달리,
o P와 Q 중 적어도 하나의 블록이 CIIP 예측을 적용하는 블록인 경우, 이 경계의 경계 강도 파라미터는 2로 설정된다.
이와 다른 경우, 이 경계의 경계 강도를 VVC Draft 3.0에 정의된 것과 같이 도출한다.
실시예 5
2개의 측면을 갖는 경계(각각의 측면에서 공간적으로 인접하는 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 결정된다.
· P 블록 또는 Q 블록 중 적어도 하나가 CIIP 예측을 적용하지 않고 인트라 예측을 적용하여 예측되는 경우(P 블록은 다중-가설 예측이 아닌 인트라 예측에 의해 예측되고 Q 블록은 임의의 예측 함수에 의해 예측되는 경우 및 그 반대의 경우를 포함), 경계 강도는 2로 설정된다.
· 블록 모두가 인터 예측 또는 CIIP 예측을 적용하여 예측되고(P 블록은 인터 블록이고 Q 블록은 인터 블록이거나, 또는 이와 달리 P 블록은 인터 블록이고 Q 블록은 MH 블록이거나, 또는 이와 달리 P 블록은 MH 블록이고 Q 블록은 인터 블록이거나, 또는 이와 달리 P 블록은 MH 블록이고 Q 블록은 MH 블록인 경우를 포함),
o 상기 경계가 수평 경계이고 P와 Q가 2개의 다른 CTU에 위치하고,
■ Q 블록(Q 블록은 P 블록과 비교하여 아래 방향에 위치한 블록을 지시함)이 CIIP 예측을 적용하여 예측되는 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
■ 이와 달리(Q 블록이 CIIP 예측을 적용하여 예측되지 않는 경우), 인접하는 P와 Q 블록 중 적어도 하나가 0이 아닌 변환 계수를 갖는 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
■ 이와 달리, P와 Q 블록을 예측하는 데 사용되는 움직임 벡터 사이의 차의 절대값이 하나의 정수 루마 샘플보다 크거나 같은 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
■ 이와 달리, 인접하는 P와 Q 블록의 움직임 보상된 예측이 다른 참조 픽처에 근거하여 수행되거나 또는 Q와 P 블록을 예측하는 데 사용되는 움직임 벡터의 개수가 동일하지 않은 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
■ 이와 다른 경우, 해당 경계의 경계 강도 파라미터는 0으로 설정된다.
o 이와 달리(해당 경계가 수직 경계이거나 또는 Q 블록과 P 블록이 같은 CTU 내부에 포함된 경우),
■ P와 Q 블록 중 적어도 하나가 CIIP 예측을 적용하여 예측되는 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
■ 이와 달리, 인접하는 P와 Q 블록 중 적어도 하나가 0이 아닌 변환 계수를 갖는 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
■ 이와 달리, P 블록과 Q 블록을 예측하는 데 사용되는 움직임 벡터 사이의 차의 절대값이 하나의 정수 루마 샘플보다 크거나 같으면, 해당 경계의 경계 강도 파라미터가 1로 설정된다.
■ 이와 달리, 인접하는 P와 Q 블록의 움직임 보상된 예측이 다른 참조 픽처에 근거하여 수행되거나 또는 Q와 P 블록을 예측하는 데 사용되는 움직임 벡터의 개수가 동일하지 않은 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
■ 이와 다른 경우, 이 경계의 경계 강도 파라미터는 0으로 설정된다.
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 6
2개의 측면을 갖는 경계(각각의 측면에 공간적으로 인접한 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 결정된다.
· 먼저 VVC 또는 ITU-H.265 비디오 코딩 표준에 지정된 방법에 따라 해당 경계의 경계 강도를 결정한다.
· 해당 경계가 수평 경계이고 P와 Q가 2개의 다른 CTU에 위치하고,
o Q 블록이 CIIP 예측을 적용하여 예측되는 경우, 경계 강도는 다음과 같이 수정된다.
■ 경계 강도가 2가 아닌 경우, 경계 강도는 1씩 증분된다.
· 이와 달리(해당 경계가 수직 경계이거나 또는 Q 블록과 P 블록이 같은 CTU 내부에 포함된 경우),
o P 블록 또는 Q 블록 중 적어도 하나가 CIIP 예측을 적용하여 예측되는 경우, 해당 경계의 경계 강도 파라미터는 다음과 같이 조정된다.
■ 경계 강도가 2가 아닌 경우, 경계 강도는 1씩 증분된다.
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 7
2개의 측면을 갖는 경계(각각의 측면에 공간적으로 인접하는 블록은 P 블록 및 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 도출된다.
· 해당 경계가 수평 경계이고 P와 Q 블록이 다른 CTU에 위치하고,
o Q 블록(Q 블록은 P 블록과 비교하여 아래 방향에 위치한 블록을 지시함)이 CIIP 예측을 적용하여 예측되는 경우, 경계 강도는 2로 설정된다.
o Q 블록이 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록 또는 P 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는 경우, 경계 강도는 2로 결정된다.
o Q 블록이 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q와 P 블록 모두가 인터 예측을 적용하여 예측되는 경우, 경계 강도는 2보다 작은 것으로 결정된다(경계 강도의 정확한 값은 추가 조건부 평가에 따라 결정됨).
· 이와 달리(해당 경계가 수직 경계인 경우 또는 Q 블록과 P 블록이 같은 CTU 내부에 포함된 경우),
o P 또는 Q 블록 중 적어도 하나가 CIIP 예측을 적용하여 예측되는 경우, 해당 경계의 경계 강도 파라미터는 2로 설정된다.
o P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록 또는 P 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는 경우, 경계 강도는 2로 결정된다.
o P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q와 P 블록 모두가 인터 예측을 적용하여 예측되는 경우, 경계 강도는 2보다 작은 것으로 결정된다(경계 강도의 정확한 값은 추가 조건부 평가에 따라 결정됨).
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 8
2개의 측면을 갖는 경계(각각의 측면에 공간적으로 인접하는 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 결정된다.
· P와 Q 중 적어도 하나의 블록이 CIIP 예측을 적용하지 않고 인트라 예측을 적용하여 예측되는 경우(P 블록이 다중-가설 예측이 아닌 인트라 예측에 의해 예측되고 Q 블록이 임의의 예측 함수에 의해 예측되는 경우 및 그 반대의 경우를 포함), 경계 강도는 2로 설정된다.
· Q와 P 블록 모두가 인터 예측을 적용하거나 또는 CIIP 예측을 적용하여 예측되고(P 블록은 인터 블록이고 Q 블록은 인터 블록이거나, 또는 이와 달리 P 블록은 인터 블록이고 Q 블록은 MH 블록이거나, 또는 이와 달리 P 블록은 MH 블록이고 Q 블록은 인터 블록이거나, 또는 이와 달리 P 블록은 MH 블록이고 Q 블록은 MH 블록인 경우를 포함),
o P와 Q 블록 중 적어도 하나가 0이 아닌 변환 계수를 갖는 경우, 해당 경계의 경계 강도 파라미터는 1로 설정된다.
o 이와 달리(Q와 P 블록이 0이 아닌 변환 계수를 갖지 않는 경우), P와 Q 블록을 예측하는 데 사용되는 움직임 벡터 사이의 차의 절대값이 하나의 정수 샘플보다 크거나 같은 경우, 이 경계의 경계 강도 파라미터는 1로 설정된다.
o 이와 달리(Q와 P 블록이 0이 아닌 변환 계수가 갖지 않고 움직임 벡터 사이의 차의 절대값이 하나의 샘플보다 작은 경우), P와 Q 블록이 다른 참조 픽처에 근거하여 예측되거나 또는 Q 블록과 P 블록을 예측하는 데 사용되는 움직임 벡터의 개수가 동일하지 않는 경우, 이 경계의 경계 강도 파라미터는 1로 설정된다.
o 이와 다른 경우(위의 3개의 조건이 거짓으로 평가되는 경우), 이 경계의 경계 강도 파라미터는 0으로 설정된다.
· 해당 경계가 수평 경계이고 P와 Q가 2개의 다른 CTU에 위치하고,
o Q 블록이 CIIP 예측을 적용하여 예측되는 경우, 결정된 경계 강도는 다음과 같이 수정된다.
■ 경계 강도가 2가 아닌 경우, 경계 강도는 1씩 증분된다.
· 해당 경계가 수직 경계인 경우 또는 Q 블록과 P 블록이 같은 CTU 내에 포함되고,
o P 블록과 Q 블록 중 적어도 하나가 CIIP 예측을 적용하여 예측되는 경우, 해당 경계의 경계 강도 파라미터는 다음과 같이 조정된다.
■ 경계 강도가 2가 아닌 경우, 경계 강도는 1씩 증분된다.
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 9
한 예에서, CIIP 블록의 경계의 경계 강도(Bs)를 2로 설정하고 CIIP 내부의 서브-블록의 경계의 경계 강도를 1로 설정한다. 서브-블록의 경계가 8x8 샘플 그리드로 정렬되지 않을 때, 이러한 에지의 경계 강도는 0 값으로 설정한다. 8x8 그리드는 도 11에 도시되어 있다.
또 다른 예에서, 에지의 경계 강도를 다음과 같이 결정한다.
2개의 측면을 갖는 경계(각각의 측면에 공간적으로 인접하는 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 도출된다.
· 해당 경계가 수평 경계이고 P와 Q 블록이 다른 CTU에 위치하고,
o Q 블록(Q 블록은 P 블록과 비교하여 아래 방향에 위치한 블록을 지시함)이 CIIP 예측을 적용하여 예측되는 경우, 경계 강도는 2로 설정된다.
o Q 블록이 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록 또는 P 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는 경우, 경계 강도는 2로 결정된다.
o Q 블록이 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q와 P 블록 모두가 인터 예측을 적용하여 예측되는 경우, 경계 강도는 2보다 작은 것으로 결정된다(경계 강도의 정확한 값은 추가 조건부 평가에 따라 결정됨).
· 이와 달리(P와 Q가 CIIP 블록 내부의 2개의 서브-블록에 대응하는 경우, 즉 대상 경계가 CIIP 블록의 내부의 서브-블록 경계인 경우),
o 서브-블록 경계가 8x8 그리드로 정렬되는 경우, 경계 강도는 1로 설정된다.
o 이와 다른 경우(서브-블록 경계가 8x8 그리드로 정렬되지 않음), 경계 강도는 0으로 설정된다.
· 이와 달리(해당 경계가 수직 경계인 경우 또는 Q 블록과 P 블록이 동일한 CTU 내에 포함되고, P와 Q가 같은 CIIP 블록에 없는 경우)
o P 또는 Q 블록 중 적어도 하나가 CIIP 예측을 적용하여 예측되는 경우, 해당 경계의 경계 강도 파라미터는 2로 설정된다.
o P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록 또는 P 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는 경우, 경계 강도는 2로 결정된다.
o P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q와 P 블록 모두가 인터 예측을 적용하여 예측되는 경우, 경계 강도는 2보다 작은 것으로 결정된다(경계 강도의 정확한 값은 추가 조건부 평가에 따라 결정됨).
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
실시예 10
한 예에서, CIIP 블록의 경계의 경계 강도(Bs)를 2로 설정하고 CIIP 내부의 서브-블록의 경계의 경계 강도를 1로 설정한다. 서브-블록의 경계가 4x4 샘플 그리드로 정렬되지 않을 때, 이러한 에지의 경계 강도는 0 값으로 설정한다. 4x4 그리드는 도 12에 도시되어 있다.
또 다른 예에서, 에지의 경계 강도를 다음과 같이 결정한다.
2개의 측면을 갖는 경계(각각의 측면에 공간적으로 인접하는 블록은 P 블록과 Q 블록으로 표시됨)의 경우, 경계 강도는 다음과 같이 도출된다.
· 해당 경계가 수평 경계이고 P와 Q 블록이 다른 CTU에 위치하고,
o Q 블록(Q 블록은 P 블록과 비교하여 아래 방향에 위치한 블록을 지시함)이 CIIP 예측을 적용하여 예측되는 경우, 경계 강도는 2로 설정된다.
o Q 블록이 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록 또는 P 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는 경우, 경계 강도는 2로 결정된다.
o Q 블록이 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q와 P 블록 모두가 인터 예측을 적용하여 예측되는 경우, 경계 강도는 2보다 작은 것으로 결정된다(경계 강도의 정확한 값은 추가 조건부 평가에 따라 결정됨).
· 이와 달리(P와 Q가 CIIP 블록 내부의 2개의 서브-블록에 대응하는 경우, 즉 대상 경계가 CIIP 블록의 내부의 서브-블록 경계인 경우),
o 서브-블록 경계가 4x4 그리드로 정렬되는 경우, 경계 강도는 1로 설정된다.
o 이와 다른 경우(서브-블록 경계가 4x4 그리드로 정렬되지 않음), 경계 강도는 0으로 설정된다.
· 이와 달리(해당 경계가 수직 경계인 경우 또는 Q 블록과 P 블록이 동일한 CTU 내에 포함되고 P와 Q가 같은 CIIP 블록에 없는 경우)
o P 또는 Q 블록 중 적어도 하나가 CIIP 예측을 적용하여 예측되는 경우, 해당 경계의 경계 강도 파라미터는 2로 설정된다.
o P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q 블록 또는 P 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는 경우, 경계 강도는 2로 결정된다.
o P와 Q 블록 모두가 CIIP 예측을 적용하여 예측되지 않는 경우 및 Q와 P 블록 모두가 인터 예측을 적용하여 예측되는 경우, 경계 강도는 2보다 작은 것으로 결정된다(경계 강도의 정확한 값은 추가 조건부 평가에 따라 결정됨).
· Q 블록과 P 블록에 포함된 픽셀 샘플은 결정된 경계 강도에 따른 디블로킹 필터를 적용하여 필터링된다.
본 출원은 다음의 실시예를 추가로 제공한다.
실시예 1. 코딩 방법으로서, 코딩은 디코딩 또는 인코딩을 포함하고, 방법은, 현재 코딩 단위(또는 코딩 블록)가 결합된 인터-인트라 예측을 적용하여 예측되는지를 결정하는 것과, 현재 코딩 단위가 결합된 인터-인트라 예측을 적용하여 예측될 때, 현재 코딩 단위의 경계의 경계 강도(Bs)를 제 1 값으로 설정는 것과, 서브-코딩 단위의 경계의 경계 강도(Bs)를 제 2 값으로 설정하는 것을 포함하고, 현재 코딩 단위는 적어도 2개의 서브-코딩 단위를 포함하고, 서브-코딩 단위의 경계는 적어도 2개의 서브-코딩 단위 사이의 경계이다.
실시예 2. 실시예 1의 방법에 있어서, 방법은, 루마 컴포넌트에 대해 Bs의 값이 0보다 클 때 디블로킹을 수행하거나, 또는 크로마 컴포넌트에 대해 Bs의 값이 1보다 클 때 디블로킹을 수행하고, Bs의 값은 제 1 값 또는 제 2 값 중 하나이다.
실시예 3. 실시예 1 또는 2의 방법에 있어서, 현재 코딩 단위(또는 블록)가 결합된 인트라-인터 예측을 적용하여 예측될 때, 현재 코딩 단위는 디블로킹을 수행할 때 인트라 예측을 적용한 단위로 간주된다.
도 13은 경계 강도의 도출 프로세스를 위한 장치(1300)의 예시적인 구조를 도시하는 블록도이다. 장치(1300)는 위의 방법을 수행하도록 구성되고, 2개의 블록 중 적어도 하나가 결합된 인터-인트라 예측(CIIP)을 적용하여 예측되는지를 결정하도록 구성되고, 2개의 블록은 제 1 블록(Q 블록) 및 제 2 블록(P 블록)을 포함하고, 2개의 블록은 경계와 관련되는, 결정 유닛(1302)과, 2개의 블록 중 적어도 하나가 CIIP를 적용하여 예측될 때 경계의 경계 강도(Bs)를 제 1 값으로 설정하고, 2개의 블록 모두가 CIIP를 적용하여 예측되지 않을 때 경계의 경계 강도(Bs)를 제 2 값으로 설정하도록 구성된 설정 유닛(1304)를 포함한다.
예를 들어, 설정 유닛은 제 1 블록이 CIIP를 적용하여 예측될 때, 또는 제 2 블록이 CIIP를 적용하여 예측될 때 경계의 Bs를 제 1 값으로 설정하도록 구성된다.
장치(1300)는 비트스트림을 파싱하여 플래그를 획득하도록 구성된 파싱 유닛(도 13에는 도시 안됨)을 더 포함하고, 플래그는 2개의 블록 중 적어도 하나가 CIIP를 적용하여 예측되는지를 표시하는 데 사용된다.
결정 유닛(1302)은 2개의 블록 중 적어도 하나가 인트라 예측을 적용하여 예측되는지를 결정하도록 더 구성될 수 있다. 설정 유닛(1304)은 2개의 블록 모두가 인트라 예측을 적용하여 예측되지 않을 때 및 2개의 블록 중 적어도 하나가 CIIP를 적용하여 예측될 때 경계의 Bs를 제 1 값으로 설정하도록 구성된다. 예를 들어, 제 1 값은 1 또는 2일 수 있다.
설정 유닛(1304)은 2개의 블록 모두가 인트라 예측을 적용하여 예측되지 않을 때 및 2개의 블록 모두가 CIIP를 적용하여 예측되지 않을 때 경계의 Bs를 제 2 값으로 설정하도록 구성된다. 예를 들어, 2개의 블록(P 및 Q) 중 적어도 하나가 0이 아닌 변환 계수를 가질 때 제 2 값은 1일 수 있다.
실시예의 이점
다중-가설 예측을 적용하여 예측된 블록의 디블로킹 필터링은 (경계 강도가 1인) 중간 강도를 갖는 디블로킹 필터를 사용하여 수행된다.
블록이 CIIP 예측을 적용하여 예측되는 경우, 제 1 예측은 인터 예측을 적용하여 획득되고 제 2 예측은 인트라 예측을 적용하여 획득되고, 이후 이들은 결합된다. 최종 예측은 인트라 예측 부분을 포함하므로, 일반적으로 더 많은 블록 아티팩트가 관찰된다. 그러므로, CIIP 예측에 의해 예측되는 블록의 경계에도 또한 블록 아티팩트가 존재할 수 있다. 이러한 문제를 완화하기 위해, 본 발명의 실시예에 따라 경계 강도를 2로 설정하면, CIIP 예측을 적용하여 예측되는 블록 에지의 디블로킹 필터링 가능성이 증가된다.
또한, 본 발명의 실시예는 다음과 같이 필요한 라인 메모리를 감소시킨다. 라인 메모리는 상위 CTU 행에 대응하는 정보를 저장하는 데 필요한 메모리로 정의되고 이웃하는 하위 CTU 행의 프로세싱 동안 요구된다. 예를 들어, 2개의 CTU 행 사이의 수평 경계를 필터링하기 위해서는 상위 CTU의 예측 모드 정보(인트라 예측/인터 예측/다중-가설 예측)를 리스트 메모리에 저장할 필요가 있다. 3가지 상태(인트라 예측/인터 예측/다중-가설 예측)로 블록의 예측 모드를 설명할 수 있으므로, 라인 메모리 요구 사항은 블록 당 2비트로 정의될 수 있다.
본 발명의 실시예에 따르면, 블록(실시예에서 P 블록)이 상위 CTU 행에 속하는 경우, 디블로킹 연산은 블록이 인터 예측에 의해 예측되는지 또는 인트라 예측에 의해 예측되는지에 대한 정보만을 필요로 한다(따라서, 단지 2개의 상태이므로 이는 블록 당 1비트를 사용하여 저장할 수 있음). 그 이유는 다음과 같다.
P 블록과 Q 블록 사이의 경계가 수평 경계인 경우 및 Q 블록과 P 블록이 2개의 다른 CTU에 속하는 경우(모든 실시예에서 Q 블록은 P 블록에 비해 아래에 있음), P 블록이 CIIP 예측을 적용하여 예측되는지에 대한 정보는 경계 강도 파라미터 결정에 활용되지 않는다. 따라서, 저장할 필요가 없다. 하드웨어 구현예에서 본 발명의 실시예의 도움으로 P 블록의 예측 모드는 (P 블록이 CIIP 예측에 의해 예측될 때) 일시적으로 인터 예측으로 변경될 수 있고, 변경된 예측 모드에 따라 경계 강도가 결정될 수 있다. 이후(경계 강도 결정 이후) 예측 모드는 CIIP 예측으로 다시 변경될 수 있다. 하드웨어 구현예는 여기에 설명된 방법(CTU 경계에서 P 블록의 예측 모드를 변경)에 한정되지 않고, 본 발명의 실시예에 따라 P 블록이 CIIP 예측에 의해 예측되지는에 관한 정보는 단지 (수평 CTU 경계에서) 경계 강도 결정에 필요하지 않다는 것을 설명하기 위한 예로서 제공된다.
따라서, 본 발명의 실시예에 따르면, 요구되는 라인 메모리는 블록 당 2비트에서 블록 당 1비트로 감소된다. 하드웨어로 구현하는 데 필요한 총 라인 메모리는 픽처 폭에 비례하고 최소 블록 폭에 반비례한다.
위의 모든 실시예에 따르면, 블록이 CIIP 예측을 적용하여 예측되는 경우, 제 1 예측은 인터 예측을 적용하여 획득되고, 제 2 예측은 인트라 예측을 적용하여 획득되고, 이후 이들은 결합된다.
위의 실시예는 디블로킹 필터링를 수행할 때 CIIP 블록은 인트라 블록과 다르게 간주된다는 것을 나타낸다. 실시예 1, 2 및 3은 경계의 경계 강도를 조정하기 위해 3가지 다른 전략을 사용한다. 실시예 1은 MH 블록을 완전히 인트라 블록으로 간주한다. 따라서, Bs를 2로 설정하는 조건은 표 1과 같다.
실시예 2는 또한 MH 블록으로 인한 왜곡이 인트라 블록만큼 높지 않다는 것을 고려한다. 따라서, 경계 강도 조건을 먼저 인트라 블록에 대해 확인한 다음 CIIP 블록을 확인한다. 그러나, CIIP 블록이 검출될 때, Bs는 여전히 2로 간주된다.
실시예 3은 MH 블록을 부분적으로 인트라 블록으로 간주하고, 경계의 적어도 하나의 인접하는 블록이 MH 블록인 경우 Bs는 1씩 증가된다. 종래의 도출 전략을 사용하여 Bs가 이미 2인 경우, Bs는 변경되지 않는다.
도 8은 VVC Draft 3.0에서 Bs의 도출을 도시한다. 도 7, 9 및 10은 각각 실시예 1, 2 및 3에서 Bs 도출에 대한 변경을 도시한다.
실시예 1 및 2의 경우, 잠재적 왜곡이 감소될 뿐만 아니라 프로세싱 로직도 감소된다는 점에 주목할 필요가 있다. 실시예 1 및 2에서, P 또는 Q 블록이 MH 블록인 경우, 계수 및 움직임 벡터에 대한 확인은 더 이상 필요하지 않으므로, 조건 확인을 위한 대기 시간이 단축된다.
실시예 4, 5, 6은 라인 버퍼 메모리가 고려되는 실시예 1, 2 및 3의 각각의 변형이다. 실시예 1, 2 및 3에 대한 핵심 변경 내용은, 2개의 측면 P와 Q가 다른 CTU에 위치하고 에지가 수평일 때, MH 블록에 대한 확인은 비대칭적으로 수행된다는 것이다. 즉, P쪽 블록(즉, 위쪽)은 확인되지 않고, Q쪽(즉, 아래쪽)만 확인된다. 이러한 방식으로, 또 다른 CTU에 위치한 P쪽 블록의 CIIP 플래그를 저장하기 위해 추가 라인 버퍼 메모리는 할당되지 않는다.
위의 6개의 실시예에 추가하여, MH 블록의 하나의 추가적인 특징은 MH 블록이 일관되게 인트라 블록으로 간주될 필요는 없다는 것일 수 있다. 한 예에서, 현재 블록의 움직임 벡터 예측자를 검색할 때, 그 이웃하는 블록이 MH 블록인 경우 이들 MH 블록의 움직임 벡터는 움직임 벡터 예측자로 간주될 수 있다. 이 경우, MH 블록의 인터-예측 정보가 사용되므로 MH 블록은 더 이상 인트라 블록으로 간주되지 않는다. 또 다른 예에서, 인트라 블록에 대한 MPM 리스트를 구성할 때, 현재 블록의 이웃하는 MH 블록은 인트라 정보를 포함하지 않는 것으로 간주될 수 있다. 따라서, 현재 블록의 MPM 리스트 구성에 대한 MH 블록의 이용 가능성을 확인할 때, 이들은 이용 불가로 표시된다. 이 단락에서 언급된 MH 블록은 디블로킹 필터의 Bs 값을 결정하는 데 사용되는 MH 블록으로만 한정되지는 않는다.
위 6개의 실시예에 추가하여, MH 블록의 하나의 추가적인 특징은 MH 블록이 일관되게 인트라 블록으로 간주된다는 것일 수 있다. 한 예에서, 현재 블록의 움직임 벡터 예측자를 검색할 때, 그 이웃하는 블록이 MH 블록인 경우 이들 MH 블록의 움직임 벡터는 움직임 벡터 예측기로부터 제외된다. 이 경우, MH 블록의 인터-예측 정보는 사용되지 않으므로 MH 블록은 인트라 블록으로 간주된다. 또 다른 예에서, 인트라 블록에 대한 MPM 리스트를 구성할 때, 현재 블록의 이웃하는 MH 블록은 인트라 정보를 포함하는 것으로 간주될 수 있다. 따라서, 현재 블록의 MPM 리스트 구성에 대한 MH 블록의 이용 가능성을 확인할 때, 이들은 이용 가능으로 표시된다. 이 단락에서 언급된 MH 블록은 디블로킹 필터의 Bs 값을 결정하는 데 사용되는 MH 블록으로만 한정되지는 않는다.
이하는 전술된 실시예에서 설명된 인코딩 방법 및 디코딩 방법의 적용 및 이를 사용하는 시스템에 대한 설명이다.
도 14는 콘텐츠 분배 서비스를 실현하기 위한 콘텐츠 공급 시스템(3100)을 도시하는 블록도이다. 이 콘텐츠 공급 시스템(3100)은 캡처 장치(3102), 단말 장치(3106)를 포함하고, 선택적으로 디스플레이(3126)를 포함한다. 캡처 장치(3102)는 통신 링크(3104)를 통해 단말 장치(3106)와 통신한다. 통신 링크는 전술된 통신 채널(16)을 포함할 수 있다. 통신 링크(3104)는 WIFI, 이더넷, 케이블, 무선(3G/4G/5G), USB 또는 이들의 임의의 종류의 조합 등을 포함하지만 이에 한정되는 것은 아니다.
캡처 장치(3102)는 데이터를 생성하고, 위 실시예에서 설명된 것과 같은 인코딩 방법으로 데이터를 인코딩할 수 있다. 이와 달리, 캡처 장치(3102)는 데이터를 스트리밍 서버(도면에 도시 안됨)에 배포할 수 있고, 서버는 데이터를 인코딩하고 인코딩된 데이터를 단말 장치(3106)로 전송한다. 캡처 장치(3102)는 카메라, 스마트 폰 또는 패드, 컴퓨터 또는 랩톱, 비디오 회의 시스템, PDA, 차량 탑재 장치 또는 이들의 임의의 것의 조합 등을 포함하지만 이에 한정되는 것은 아니다. 예를 들어, 캡처 장치(3102)는 전술된 것과 같이 소스 장치(12)를 포함할 수 있다. 데이터가 비디오를 포함할 때, 캡처 장치(3102)에 포함된 비디오 인코더(20)는 실제로 비디오 인코딩 프로세싱을 수행할 수 있다. 데이터가 오디오(즉, 음성)를 포함할 때, 캡처 장치(3102)에 포함된 오디오 인코더는 실제로 오디오 인코딩 프로세싱을 수행할 수 있다. 일부 실제 시나리오에서, 캡처 장치(3102)는 인코딩된 비디오 및 오디오 데이터를 함께 다중화함으로써 배포한다. 다른 실제 시나리오의 경우, 예를 들어 비디오 회의 시스템에서, 인코딩된 오디오 데이터와 인코딩된 비디오 데이터는 다중화되지 않는다. 캡처 장치(3102)는 인코딩된 오디오 데이터 및 인코딩된 비디오 데이터를 단말 장치(3106)에 따로 배포한다.
콘텐츠 공급 시스템(3100)에서, 단말 장치(3106)는 인코딩된 데이터를 수신하여 재생한다. 단말 장치(3106)는 스마트 폰 또는 패드(3108), 컴퓨터 또는 랩탑(3110), NVR(network video recorder)/DVR(digital video recorder)(3112), TV(3114), 셋톱 박스(STB)(3116), 비디오 회의 시스템(3118), 비디오 감시 시스템(3120), PDA(Personal Digital Assistant)(3122), 차량 탑재 장치(3124), 또는 이들 중 임의의 것의 조합 또는 앞서 언급된 인코딩된 데이터를 디코딩할 수 있는 것과 같이 데이터 수신 및 복구 기능을 갖춘 장치일 수 있다. 예를 들어, 단말 장치(3106)는 전술한 것과 같은 목적지 장치(14)를 포함할 수 있다. 인코딩된 데이터가 비디오를 포함할 때, 단말 장치에 포함된 비디오 디코더(30)는 비디오 디코딩을 수행하는 것에 우선 순위를 갖는다. 인코딩된 데이터가 오디오를 포함할 때, 단말 장치에 포함된 오디오 디코더는 오디오 디코딩 프로세싱을 수행하는 것에 우선 순위를 갖는다.
디스플레이를 구비한 단말 장치, 예를 들어 스마트 폰 또는 패드(3108), 컴퓨터 또는 랩톱(3110), NVR(network video recorder)/DVR(digital video recorder)(3112), TV(3114), PDA(Personal Digital Assistant)(3122) 또는 차량 탑재 장치(3124)의 경우, 단말 장치는 디코딩된 데이터를 그 디스플레이에 공급할 수 있다. 디스플레이를 구비하지 않은 단말 장치, 예를 들어 STB(3116), 비디오 회의 시스템(3118) 또는 비디오 감시 시스템(3120)의 경우, 외부 디스플레이(3126)가 이에 연결되어 디코딩된 데이터를 수신하여 표시한다.
이 시스템의 각각의 장치가 인코딩 또는 디코딩을 수행할 때, 전술된 실시예에서 설명된 것과 같은, 픽처 인코딩 장치 또는 픽처 디코딩 장치가 사용될 수 있다.
도 15는 단말 장치(3106)의 한 예의 구조를 도시하는 도면이다. 단말 장치(3106)가 캡처 장치(3102)로부터 스트림을 수신한 이후, 프로토콜 프로시딩 유닛(3202)은 스트림의 전송 프로토콜을 분석한다. 프로토콜은 RTSP(Real Time Streaming Protocol), HTTP(Hyper Text Transfer Protocol), HLS(HTTP Live Streaming Protocol), MPEG-DASH, RTP(Real-time Transport Protocol), RTMP(Real Time Messaging Protocol), 또는 이들의 임의의 종류의 조합 등을 포함하지만 이에 한정되는 것은 아니다.
프로토콜 프로시딩 유닛(3202)이 스트림을 처리한 이후, 스트림 파일이 생성된다. 이 파일은 역다중화 유닛(3204)으로 출력된다. 역다중화 유닛(3204)은 다중화된 데이터를 인코딩된 오디오 데이터와 인코딩된 비디오 데이터로 분리할 수 있다. 전술된 것과 같이, 예를 들어 비디오 회의 시스템과 같은 일부 실제 시나리오에서, 인코딩된 오디오 데이터와 인코딩된 비디오 데이터는 다중화되지 않는다. 이러한 상황에서는, 인코딩된 데이터는 역다중화 유닛(3204)을 거치지 않고 비디오 디코더(3206) 및 오디오 디코더(3208)로 전송된다.
역다중화 프로세싱을 통해, 비디오 ES(elementary stream), 오디오 ES 및 선택적으로 자막이 생성된다. 전술된 실시예에서 설명된 것과 같은 비디오 디코더(30)를 포함하는 비디오 디코더(3206)는 전술한 실시예에 설명된 것과 같은 디코딩 방법에 의해 비디오 ES를 디코딩하여 비디오 프레임을 생성하고, 이 데이터를 동기화 유닛(3212)에 공급한다. 오디오 디코더(3208)는 오디오 ES를 디코딩하여 오디오 프레임을 생성하고, 이 데이터를 동기화 유닛(3212)에 공급한다. 이와 달리, 비디오 프레임은 동기화 유닛(3212)에 공급되기 이전에 버퍼(도 15에 도시 안됨)에 저장될 수 있다. 마찬가지로, 오디오 프레임은 동기화 유닛(3212)에 공급되기 이전에 버퍼(도 15에 도시 안됨)에 저장될 수 있다.
동기화 유닛(3212)은 비디오 프레임과 오디오 프레임을 동기화하고, 비디오/오디오를 비디오/오디오 디스플레이(3214)에 제공한다. 예를 들어, 동기화 유닛(3212)은 비디오 및 오디오 정보의 표현을 동기화한다. 정보는 코딩된 오디오 및 비디오 데이터의 표현에 관한 타임 스탬프와 데이터 스트림 자체의 전달에 관한 타임 스탬프를 사용하여 신택스로 코딩될 수 있다.
스트림에 자막이 포함되는 경우, 자막 디코더(3210)는 자막을 디코딩하여 비디오 프레임 및 오디오 프레임과 동기화하고, 비디오/오디오/자막을 비디오/오디오/자막 디스플레이(3216)에 제공한다.
본 발명은 전술된 시스템에 한정되지 않고, 전술된 실시예에서 픽처 인코딩 장치 또는 픽처 디코딩 장치는 다른 시스템, 예를 들어 자동차 시스템에 통합될 수 있다.
본 발명의 실시예가 주로 비디오 코딩에 근거하여 설명되었지만, 코딩 시스템(10), 인코더(20) 및 디코더(30)(및 이에 대응하는 시스템(10))의 실시예 및 여기에 설명된 다른 실시예는 또한 여전히 픽처 프로세싱 또는 코딩, 즉 비디오 코딩에서와 같이 임의의 선행 또는 연속하는 픽처와 독립적으로 개별 픽처의 프로세싱 또는 코딩을 위해 구성될 수 있음에 유의해야 한다. 일반적으로 픽처 프로세싱 코딩이 단일 픽처(17)로 제한되는 경우, 인터 예측 유닛(244(인코더), 344(디코더))만이 이용 불가능할 수 있다. 비디오 인코더(20) 및 비디오 디코더(30)의 다른 모든 기능(도구 또는 기술으로도 지칭됨), 예를 들어 잔차 계산(204/304), 변환(206), 양자화(208), 역양자화(210/310), (역)변환(212/312), 파티셔닝(262/362), 인트라-예측(254/354) 및/또는 루프 필터링(220, 320) 및 엔트로피 코딩(270) 및 엔트로피 디코딩(304)은 정지 픽처 프로세싱에 대해서도 동일하게 사용될 수 있다.
예를 들어, 인코더(20) 및 디코더(30), 및 여기에서, 예를 들어 인코더(20) 및 디코더(30)를 참조하여 설명된 기능의 실시예는, 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수 있다. 소프트웨어로 구현되는 경우, 기능은 컴퓨터 판독 가능 매체에 저장되거나 또는 통신 매체를 통해 하나 이상의 명령어 또는 코드로서 전송되고 하드웨어-기반 프로세싱 유닛에 의해 실행될 수 있다. 컴퓨터 판독 가능 매체는 데이터 저장 매체와 같은 유형의(tangible) 매체에 대응하는 컴퓨터 판독 가능 저장 매체 또는, 예를 들어 통신 프로토콜에 따라 컴퓨터 프로그램을 한 장소에서 다른 장소로 전송할 수 있도록 하는 임의의 매체를 포함하는 통신 매체를 포함할 수 있다. 이러한 방식으로, 컴퓨터 판독 가능 매체는 일반적으로 (1) 비일시적인 유형의 컴퓨터 판독 가능 저장 매체 또는 (2) 신호 또는 반송파와 같은 통신 매체에 대응할 수 있다. 데이터 저장 매체는 본 개시에 설명된 기술의 구현예를 위한 명령어, 코드 및/또는 데이터 구조를 검색하기 위해 하나 이상의 컴퓨터 또는 하나 이상의 프로세서에 의해 액세스될 수 있는 임의의 이용 가능한 매체일 수 있다. 컴퓨터 프로그램 제품은 컴퓨터 판독 가능 매체를 포함할 수 있다.
제한이 아닌 예로서, 이러한 컴퓨터 판독 가능 저장 매체는 RAM, ROM, EEPROM, CD-ROM 또는 기타 광학 디스크 저장 장치, 자기 디스크 저장 장치, 또는 다른 자기 저장 장치, 플래시 메모리, 또는 명령어 또는 데이터 구조의 형태로 원하는 프로그램 코드를 저장하는 데 사용될 수 있고 컴퓨터에 의해 액세스될 수 있는 임의의 다른 매체를 포함할 수 있다. 또한, 임의의 접속을 컴퓨터 판독 가능 매체로 지칭하는 것은 적절하다. 예를 들어, 명령어가 웹 사이트, 서버 또는 다른 원격 소스로부터 동축 케이블, 광섬유 케이블, 연선(twisted pair), DSL(digital subscriber line) 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술을 사용하여 전송되는 경우, 동축 케이블, 광섬유 케이블, 연선, DSL 또는 적외선, 라디오 및 마이크로파와 같은 무선 기술은 매체의 정의에 포함된다. 그러나, 컴퓨터 판독 가능 저장 매체 및 데이터 저장 매체는 접속, 반송파, 신호 또는 다른 일시적인 매체를 포함하지 않고, 대신 비일시적인 유형의 저장 매체를 가리키는 것임을 이해해야 한다. 여기에 사용된 것과 같이, 디스크(disk) 및 디스크(disc)는 CD(compact disc), 레이저 디스크, 광 디스크, DVD(digital versatile disc), 플로피 디스크(floppy disk) 및 Blu-ray 디스크를 포함하고, 디스크(disk)는 일반적으로 데이터를 자기적으로 재생하고, 디스크(disc)는 레이저를 이용하여 데이터를 광학적으로 재생한다. 위 조합은 또한 컴퓨터 판독 가능 매체의 범위 내에 포함되어야 한다.
명령어는 하나 이상의 DSP(digital signal processor), 범용 마이크로프로세서, ASIC(application specific integrated circuits), FPGA(field programmable logic array) 또는 다른 동등한 통합 또는 이산 로직 회로와 같은 하나 이상의 프로세서에 의해 실행될 수 있다. 따라서, 여기에 사용되는 것과 같이 "프로세서"라는 용어는 전술한 구조의 임의의 것 또는 여기에 설명된 기술을 구현하기에 적합한 임의의 다른 구조를 지칭할 수 있다. 또한, 일부 측면에서, 여기에 설명된 기능은 인코딩 및 디코딩을 위해 구성된 전용 하드웨어 및/또는 소프트웨어 모듈 내에 제공되거나, 또는 결합된 코덱에 통합될 수 있다. 또한, 기술은 하나 이상의 회로 또는 로직 요소로 완전히 구현될 수 있다.
본 개시의 기술은 무선 핸드셋, 집적 회로(IC) 또는 IC 세트(예를 들어, 칩 세트)를 포함하는 매우 다양한 장치 또는 기기에서 구현될 수 있다. 개시된 기술을 수행하도록 구성된 장치의 기능적 측면을 강조하기 위해 다양한 컴포넌트, 모듈 또는 유닛이 본 개시에 설명되지만, 반드시 상이한 하드웨어 유닛에 의한 실현을 필요로 하는 것은 아니다. 오히려, 전술된 것과 같이, 다양한 유닛은 하나의 코덱 하드웨어 유닛에 결합되거나, 또는 적절한 소프트웨어 및/또는 펌웨어와 함께, 전술된 것과 같은 하나 이상의 프로세서를 포함하는, 상호 동작하는 하드웨어 유닛의 집합으로 제공될 수 있다.

Claims (16)

  1. 코딩 방법으로서,
    상기 코딩은 디코딩 또는 인코딩을 포함하고,
    상기 방법은,
    이미지의 2개의 블록 중 적어도 하나가 결합된 인터-인트라 예측(combined inter-intra prediction, CIIP)을 이용하여 예측되는지를 결정하는 것 - 상기 2개의 블록은 제 1 블록(Q 블록)과 제 2 블록(P 블록)을 포함하고, 상기 2개의 블록은 경계와 관련됨 - 과,
    상기 2개의 블록 중 상기 적어도 하나가 상기 CIIP를 이용하여 예측될 때 상기 경계에 대한 경계 강도(boundary strength, Bs)를 제 1 값 - 상기 제 1 값은 2 임 - 으로 설정하는 것, 또는 상기 2개의 블록 중 어느 것도 상기 CIIP를 이용하여 예측되지 않을 때 상기 경계에 대한 상기 경계 강도(Bs)를 제 2 값으로 설정하는 것과,
    상기 경계 강도(Bs)에 기초하여 필터링을 수행하는 것을 포함하는,
    코딩 방법.
  2. 제 1 항에 있어서,
    상기 방법은, 비트스트림을 파싱하여 플래그를 획득하는 것을 더 포함하고,
    상기 플래그는 상기 2개의 블록 중 적어도 하나가 상기 CIIP를 이용하여 예측되는지를 표시하는 데 사용되는,
    코딩 방법.
  3. 제 1 항에 있어서,
    상기 방법은, 상기 2개의 블록이 인트라 예측을 이용하여 예측되는지를 결정하는 것을 더 포함하고,
    상기 경계에 대한 상기 Bs는 상기 2개의 블록 중 어느 것도 상기 인트라 예측을 이용하여 예측되지 않을 때 및 상기 2개의 블록 중 상기 적어도 하나가 상기 CIIP를 이용하여 예측될 때 상기 제 1 값으로 설정되는,
    코딩 방법.
  4. 제 1 항에 있어서,
    상기 방법은, 상기 2개의 블록이 인트라 예측을 이용하여 예측되는지를 결정하는 것을 더 포함하고,
    상기 경계에 대한 상기 Bs는 상기 2개의 블록 중 어느 것도 상기 인트라 예측을 이용하여 예측되지 않고 상기 2개의 블록 중 어느 것도 상기 CIIP를 이용하여 예측되지 않을 때 상기 제 2 값으로 설정되는,
    코딩 방법.
  5. 제 1 항에 있어서,
    상기 2개의 블록(P 및 Q) 중 적어도 하나가 0이 아닌 변환 계수를 가질 때 상기 제 2 값은 1인,
    코딩 방법.
  6. 제 1 항에 있어서,
    상기 제 1 블록 및 상기 제 2 블록 각각은 루마 컴포넌트 및 크로마 컴포넌트를 포함하며, 상기 방법은,
    상기 Bs의 값이 0보다 클 때, 상기 제 1 블록 및 상기 제 2 블록의 루마 컴포넌트들 사이의 경계에 대해 필터링을 수행하는 것, 또는
    상기 Bs의 값이 1보다 클 때, 상기 제 1 블록 및 상기 제 2 블록의 크로마 컴포넌트들 사이의 경계에 대해 필터링을 수행하는 것을 더 포함하는,
    코딩 방법.
  7. 비디오 코딩을 위한 장치로서,
    상기 장치는 인코더 또는 디코더이고,
    상기 장치는,
    이미지의 2개의 블록 중 적어도 하나가 결합된 인터-인트라 예측(combined inter-intra prediction, CIIP)을 이용하여 예측되는지를 결정하도록 구성된 결정 유닛 - 상기 2개의 블록은 제 1 블록(Q 블록)과 제 2 블록(P 블록)을 포함하고, 상기 2개의 블록은 경계와 관련됨 - 과,
    상기 2개의 블록 중 상기 적어도 하나가 상기 CIIP를 이용하여 예측될 때 상기 경계에 대한 경계 강도(boundary strength, Bs)를 제 1 값 - 상기 제 1 값은 2 임 - 으로 설정하거나, 또는 상기 2개의 블록 중 어느 것도 상기 CIIP를 이용하여 예측되지 않을 때 상기 경계에 대한 상기 경계 강도(Bs)를 제 2 값으로 설정하도록 구성된 설정 유닛을 포함하고,
    상기 경계 강도(Bs)에 기초하여 필터링이 수행되는,
    장치.
  8. 제 7 항에 있어서,
    상기 장치는, 비트스트림을 파싱하여 플래그를 획득하도록 구성된 파싱 유닛을 더 포함하고,
    상기 플래그는 상기 2개의 블록 중 적어도 하나가 상기 CIIP를 이용하여 예측되는지를 표시하는 데 사용되는,
    장치.
  9. 제 7 항 또는 제 8 항에 있어서,
    상기 경계에 대한 상기 Bs는 상기 2개의 블록 중 어느 것도 인트라 예측을 이용하여 예측되지 않을 때 및 상기 2개의 블록 중 상기 적어도 하나가 상기 CIIP를 이용하여 예측될 때 상기 제 1 값으로 설정되는,
    장치.
  10. 제 7 항 또는 제 8 항에 있어서,
    상기 경계에 대한 상기 Bs는 상기 2개의 블록 중 어느 것도 인트라 예측을 이용하여 예측되지 않고 상기 2개의 블록 중 어느 것도 상기 CIIP를 이용하여 예측되지 않을 때 상기 제 2 값으로 설정되는,
    장치.
  11. 제 7 항 또는 제 8 항에 있어서,
    상기 2개의 블록(P 및 Q) 중 적어도 하나가 0이 아닌 변환 계수를 가질 때 상기 제 2 값은 1인,
    장치.
  12. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 방법을 수행하기 위한 프로세싱 회로를 포함하는 인코더(20).
  13. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 방법을 수행하기 위한 프로세싱 회로를 포함하는 디코더(30).
  14. 제 1 항 내지 제 6 항 중 어느 한 항에 따른 방법을 수행하기 위한 프로그램 코드를 포함하는, 컴퓨터 판독 가능 저장 매체에 저장된 컴퓨터 프로그램.
  15. 디코더로서,
    하나 이상의 프로세서와,
    상기 프로세서에 연결되고 상기 프로세서에 의해 실행되는 프로그래밍을 저장하는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하고,
    상기 프로그래밍은 상기 프로세서에 의해 실행될 때, 제 1 항 내지 제 6 항 중 어느 한 항에 따른 방법을 수행하도록 상기 디코더를 구성하는,
    디코더.
  16. 인코더로서,
    하나 이상의 프로세서와,
    상기 프로세서에 연결되고 상기 프로세서에 의해 실행되는 프로그래밍을 저장하는 비일시적 컴퓨터 판독 가능 저장 매체를 포함하고,
    상기 프로그래밍은 상기 프로세서에 의해 실행될 때, 제 1 항 내지 제 6 항 중 어느 한 항에 따른 방법을 수행하도록 상기 인코더를 구성하는,
    인코더.
KR1020237039954A 2018-12-07 2019-12-07 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법 KR20230165354A (ko)

Applications Claiming Priority (6)

Application Number Priority Date Filing Date Title
US201862776491P 2018-12-07 2018-12-07
US62/776,491 2018-12-07
US201962792380P 2019-01-14 2019-01-14
US62/792,380 2019-01-14
PCT/CN2019/123845 WO2020114513A1 (en) 2018-12-07 2019-12-07 An encoder, a decoder and corresponding methods of boundary strength derivation of deblocking filter
KR1020217000552A KR102606414B1 (ko) 2018-12-07 2019-12-07 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020217000552A Division KR102606414B1 (ko) 2018-12-07 2019-12-07 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법

Publications (1)

Publication Number Publication Date
KR20230165354A true KR20230165354A (ko) 2023-12-05

Family

ID=70974090

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020237039954A KR20230165354A (ko) 2018-12-07 2019-12-07 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법
KR1020217000552A KR102606414B1 (ko) 2018-12-07 2019-12-07 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법

Family Applications After (1)

Application Number Title Priority Date Filing Date
KR1020217000552A KR102606414B1 (ko) 2018-12-07 2019-12-07 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법

Country Status (12)

Country Link
US (2) US11240493B2 (ko)
JP (2) JP7275270B2 (ko)
KR (2) KR20230165354A (ko)
CN (4) CN117857806A (ko)
AU (1) AU2019394248B2 (ko)
BR (1) BR112020026818A2 (ko)
CA (1) CA3122137C (ko)
IL (1) IL283789A (ko)
MX (1) MX2021001607A (ko)
NZ (1) NZ777166A (ko)
WO (1) WO2020114513A1 (ko)
ZA (1) ZA202104007B (ko)

Families Citing this family (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CA3117627A1 (en) * 2018-10-27 2020-04-30 Huawei Technologies Co., Ltd. Separate merge list for subblock merge candidates and intra-inter techniques harmonization for video coding
KR20200073124A (ko) * 2018-12-13 2020-06-23 에스케이텔레콤 주식회사 필터링 방법 및 영상 복호화 장치
JP7418152B2 (ja) * 2018-12-17 2024-01-19 キヤノン株式会社 画像符号化装置、画像符号化方法、画像復号装置、画像復号方法
JP7303255B2 (ja) * 2019-01-09 2023-07-04 ベイジン ダジア インターネット インフォメーション テクノロジー カンパニー リミテッド ビデオコーディングの方法、ビデオコーディングデバイス、コンピュータ可読記憶媒体およびコンピュータプログラム
CN113661704A (zh) 2019-01-09 2021-11-16 北京达佳互联信息技术有限公司 用于改进帧间帧内联合预测的系统和方法
CA3120828A1 (en) 2019-01-17 2020-07-23 Huawei Technologies Co., Ltd. An encoder, a decoder and corresponding methods of deblocking filter adaptation
WO2020228661A1 (en) * 2019-05-11 2020-11-19 Beijing Bytedance Network Technology Co., Ltd. Deblocking filter for video coding
US11936916B2 (en) * 2019-06-25 2024-03-19 Lg Electronics Inc. Image decoding method using lossless coding in image coding system and apparatus therefor

Family Cites Families (17)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN1843038B (zh) * 2003-08-26 2010-09-22 汤姆森特许公司 用于解码混合内部-相互编码块的方法和装置
CN101779464B (zh) * 2007-06-08 2014-02-12 汤姆森特许公司 多格点基于稀疏性滤波基础上环内去伪像滤波方法和装置
KR101590500B1 (ko) * 2008-10-23 2016-02-01 에스케이텔레콤 주식회사 동영상 부호화/복호화 장치, 이를 위한 인트라 예측 방향에기반한 디블록킹 필터링 장치 및 필터링 방법, 및 기록 매체
JP2011139208A (ja) * 2009-12-28 2011-07-14 Sony Corp 画像処理装置および方法
MY191783A (en) * 2010-04-13 2022-07-15 Samsung Electronics Co Ltd Video encoding method and video encoding apparatus and video decoding method and video decoding apparatus, which perform deblocking filtering based on tree-structure encoding units
CN104811712B (zh) 2010-08-17 2016-12-14 三星电子株式会社 视频解码方法
US9025675B2 (en) * 2011-06-22 2015-05-05 Texas Instruments Incorporated Systems and methods for reducing blocking artifacts
EP4336841A3 (en) * 2011-07-19 2024-03-20 Tagivan Ii Llc Coding method
CN108696753B (zh) * 2011-09-20 2021-07-27 Lg 电子株式会社 用于编码/解码图像信息的方法和装置
KR20130079261A (ko) * 2011-12-30 2013-07-10 (주)휴맥스 3차원 영상 부호화 방법 및 장치, 및 복호화 방법 및 장치
US9374578B1 (en) * 2013-05-23 2016-06-21 Google Inc. Video coding using combined inter and intra predictors
US9609343B1 (en) * 2013-12-20 2017-03-28 Google Inc. Video coding using compound prediction
US9924175B2 (en) * 2014-06-11 2018-03-20 Qualcomm Incorporated Determining application of deblocking filtering to palette coded blocks in video coding
EP3376764A4 (en) * 2015-11-12 2019-12-04 LG Electronics Inc. METHOD AND DEVICE FOR COEFFICIENT-INDUCED INTRAPREDICATION IN A BILDCODING SYSTEM
WO2020005031A1 (ko) * 2018-06-28 2020-01-02 한국전자통신연구원 영상 부호화/복호화 방법, 장치 및 비트스트림을 저장한 기록 매체
KR102499384B1 (ko) * 2018-07-30 2023-02-13 삼성전자주식회사 영상 부호화 방법 및 장치, 영상 복호화 방법 및 장치
US11240497B2 (en) * 2018-11-15 2022-02-01 Telefonaktiebolaget Lm Ericsson (Publ) Deblocking in a video encoder and/or video decoder

Also Published As

Publication number Publication date
JP2022511850A (ja) 2022-02-01
JP2023090864A (ja) 2023-06-29
EP3881545A1 (en) 2021-09-22
US11240493B2 (en) 2022-02-01
AU2019394248A1 (en) 2021-07-01
NZ777166A (en) 2022-11-25
WO2020114513A1 (en) 2020-06-11
KR20210018470A (ko) 2021-02-17
CN113170143A (zh) 2021-07-23
US20200404258A1 (en) 2020-12-24
IL283789A (en) 2021-07-29
MX2021001607A (es) 2021-04-19
CN117956166A (zh) 2024-04-30
BR112020026818A2 (pt) 2021-07-27
JP7275270B2 (ja) 2023-05-17
AU2019394248B2 (en) 2023-03-16
US20220124314A1 (en) 2022-04-21
CN117857806A (zh) 2024-04-09
CA3122137A1 (en) 2020-06-11
CN113170143B (zh) 2024-01-02
ZA202104007B (en) 2022-07-27
KR102606414B1 (ko) 2023-11-24
CA3122137C (en) 2024-01-02
US11895292B2 (en) 2024-02-06
CN117857807A (zh) 2024-04-09

Similar Documents

Publication Publication Date Title
KR102606414B1 (ko) 디블로킹 필터의 경계 강도를 도출하는 인코더, 디코더 및 대응 방법
JP2023162214A (ja) コーディングブロックの三角形パーティションのインター予測のための装置および方法
KR20210113390A (ko) 인트라 예측의 인코더, 디코더 및 대응하는 방법
KR20220024817A (ko) 인코더, 디코더 및 해당 방법
KR102622148B1 (ko) 병합 모드를 위한 인코더, 디코더 및 대응 방법
CN112954367B (zh) 使用调色板译码的编码器、解码器和相应方法
KR102625986B1 (ko) 인트라 서브파티션 코딩 툴로 인한 서브파티션 경계를 위한 디블로킹 필터
KR20210125088A (ko) 매트릭스 기반 인트라 예측 및 2차 변환 코어 선택을 조화시키는 인코더, 디코더 및 대응 방법
JP7469475B2 (ja) 交差成分線形モデル予測のためのフィルタリングの方法及び装置
US11843806B2 (en) Encoder, a decoder and corresponding methods of deblocking filter adaptation
KR20210139446A (ko) 인트라 스무딩을 위한 방법 및 장치
KR20240064039A (ko) 인코더, 디코더 및 대응하는 디블록킹 필터 적응의 방법
CN113615173A (zh) 对仿射译码块进行光流预测修正的方法及装置
KR20210103562A (ko) 인트라 예측을 위한 교차-성분 선형 모델링의 방법 및 장치
CN113228632B (zh) 用于局部亮度补偿的编码器、解码器、以及对应方法
RU2783348C1 (ru) Кодер, декодер и соответствующие способы получения граничной мощности фильтра деблокинга
RU2809841C2 (ru) Способ и устройство для внутрикадрового предсказания с использованием линейной модели
KR20210129180A (ko) 평면 모드를 위한 인트라 예측에 대한 복잡도 감소의 인코더, 디코더 및 대응하는 방법
KR20240074918A (ko) 인코더, 디코더 및 디블로킹 필터 적응 방법
CN118101948A (zh) 一种编码器、解码器及去块滤波器的边界强度的对应推导方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal