KR20230161385A - 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법 - Google Patents

저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법 Download PDF

Info

Publication number
KR20230161385A
KR20230161385A KR1020230155466A KR20230155466A KR20230161385A KR 20230161385 A KR20230161385 A KR 20230161385A KR 1020230155466 A KR1020230155466 A KR 1020230155466A KR 20230155466 A KR20230155466 A KR 20230155466A KR 20230161385 A KR20230161385 A KR 20230161385A
Authority
KR
South Korea
Prior art keywords
tin
germanium
layer
forming
crystalline
Prior art date
Application number
KR1020230155466A
Other languages
English (en)
Inventor
존 톨
Original Assignee
에이에스엠 아이피 홀딩 비.브이.
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from US15/203,642 external-priority patent/US9793115B2/en
Application filed by 에이에스엠 아이피 홀딩 비.브이. filed Critical 에이에스엠 아이피 홀딩 비.브이.
Publication of KR20230161385A publication Critical patent/KR20230161385A/ko

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02532—Silicon, silicon germanium, germanium
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B25/00—Single-crystal growth by chemical reaction of reactive gases, e.g. chemical vapour-deposition growth
    • C30B25/02—Epitaxial-layer growth
    • C30B25/18—Epitaxial-layer growth characterised by the substrate
    • C30B25/183—Epitaxial-layer growth characterised by the substrate being provided with a buffer layer, e.g. a lattice matching layer
    • C—CHEMISTRY; METALLURGY
    • C30—CRYSTAL GROWTH
    • C30B—SINGLE-CRYSTAL GROWTH; UNIDIRECTIONAL SOLIDIFICATION OF EUTECTIC MATERIAL OR UNIDIRECTIONAL DEMIXING OF EUTECTOID MATERIAL; REFINING BY ZONE-MELTING OF MATERIAL; PRODUCTION OF A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; SINGLE CRYSTALS OR HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; AFTER-TREATMENT OF SINGLE CRYSTALS OR A HOMOGENEOUS POLYCRYSTALLINE MATERIAL WITH DEFINED STRUCTURE; APPARATUS THEREFOR
    • C30B29/00—Single crystals or homogeneous polycrystalline material with defined structure characterised by the material or by their shape
    • C30B29/10—Inorganic compounds or compositions
    • C30B29/52—Alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02367—Substrates
    • H01L21/0237—Materials
    • H01L21/02373—Group 14 semiconducting materials
    • H01L21/02381—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02436—Intermediate layers between substrates and deposited layers
    • H01L21/02439—Materials
    • H01L21/02441—Group 14 semiconducting materials
    • H01L21/0245—Silicon, silicon germanium, germanium
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/02521—Materials
    • H01L21/02524—Group 14 semiconducting materials
    • H01L21/02535—Group 14 semiconducting materials including tin
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02576—N-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02518—Deposited layers
    • H01L21/0257—Doping during depositing
    • H01L21/02573—Conductivity type
    • H01L21/02579—P-type
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/02104—Forming layers
    • H01L21/02365—Forming inorganic semiconducting materials on a substrate
    • H01L21/02612—Formation types
    • H01L21/02617—Deposition types
    • H01L21/0262—Reduction or decomposition of gaseous compounds, e.g. CVD
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/04—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices
    • H01L31/06—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers
    • H01L31/072—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type
    • H01L31/0745—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof adapted as photovoltaic [PV] conversion devices characterised by potential barriers the potential barriers being only of the PN heterojunction type comprising a AIVBIV heterojunction, e.g. Si/Ge, SiGe/Si or Si/SiC solar cells
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L31/00—Semiconductor devices sensitive to infrared radiation, light, electromagnetic radiation of shorter wavelength or corpuscular radiation and specially adapted either for the conversion of the energy of such radiation into electrical energy or for the control of electrical energy by such radiation; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L31/18—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof
    • H01L31/1804—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table
    • H01L31/1812—Processes or apparatus specially adapted for the manufacture or treatment of these devices or of parts thereof comprising only elements of Group IV of the Periodic Table including only AIVBIV alloys, e.g. SiGe
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02P—CLIMATE CHANGE MITIGATION TECHNOLOGIES IN THE PRODUCTION OR PROCESSING OF GOODS
    • Y02P70/00—Climate change mitigation technologies in the production process for final industrial or consumer products
    • Y02P70/50—Manufacturing or production processes characterised by the final manufactured product

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Physics & Mathematics (AREA)
  • Manufacturing & Machinery (AREA)
  • Chemical & Material Sciences (AREA)
  • Materials Engineering (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electromagnetism (AREA)
  • Organic Chemistry (AREA)
  • Metallurgy (AREA)
  • Ceramic Engineering (AREA)
  • General Chemical & Material Sciences (AREA)
  • Chemical Kinetics & Catalysis (AREA)
  • Sustainable Energy (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Inorganic Chemistry (AREA)
  • Chemical Vapour Deposition (AREA)

Abstract

저메인을 전구체로 사용하여 저마늄-주석 막들을 형성하는 방법들이 개시된다. 예시적인 방법들은 에피택시얼 화학적 기상 퇴적 반응기 내에서 저마늄 및 주석을 포함하는 막들을 성장시키는 단계를 포함하며, 저메인에 대한 주석 전구체의 비율은 0.1 미만이다. 본원에 기술된 방법들을 사용하여 형성된 저마늄-주석 막들을 포함하는 구조들 및 소자들이 또한 개시된다.

Description

저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법{Structures and devices including germanium-tin films and methods of forming same}
본 출원은 "Methods of Forming Films Including Germanium Tin and Structures and Devices Including the Films"라는 명칭으로 2013년 8월 14일 출원된 미국 특허 출원 제13/966,782호의 일부 계속 출원(continuation-in part)이다.이의 개시가 본원에 참조문헌으로서 병합된다.
본 개시는 개괄적으로 저마늄 및 주석을 포함하는 막들을 퇴적하기 위한 기술들 및 이러한 막들을 포함하는 구조들 및 소자들에 관한 것이다. 보다 구체적으로, 본 개시는 저메인(germane)을 전구체로 사용하여 저마늄 및 주석을 포함하는 막들을 형성하는 방법들, 상기 막들을 포함하는 구조들 및 소자들을 형성하는 방법들, 및 상기 막들을 포함하는 구조들 및 소자들에 관한 것이다.
반도체 소자들과 같은 다양한 전자 소자들, 및 레이저들 및 태양 장치들과 같은 광학 소자들은 GeSn, GeSiSn 등과 같은 저마늄-주석 층들을 포함할 수 있거나 바람직하게 포함할 수 있다. 예를 들어, GeSn 층들은 다이렉트 밴드 갭(direct band gap) 소자들을 형성하기 위해 사용될 수 있고 및/또는 인접한 저마늄 층에 변형(strain)을 제공하여 상기 저마늄 층 내에서 이동도를 증가시키기 위하여 사용될 수 있다. 유사하게, GeSiSn 층들은 조절 가능한 광학적 성질들을 갖는 광학 소자들뿐만 아니라 조절 가능한 밴드 갭 소자들(tunable band gap devices)을 형성하기 위해 사용될 수 있다. 원하는 소자 특성들을 얻기 위하여, 상기 저마늄-주석 막들은 일반적으로 결정 구조(crystalline structure)를 가지며, 이는 일반적으로 하부 층의 결정 구조를 따른다.
GeSn 층들은 다양한 기술들을 사용하여 퇴적되거나 성장될 수 있다. 예를 들어, 분자선 에피택시(molecular beam epitaxy) 및 초고진공 화학적 기상 퇴적(ultra-high vacuum chemical vapor deposition)을 포함하는 진공 공정들이 GeSn 막들을 형성하기 위해 사용되어 왔다. 이러한 공정들을 위한 저마늄 전구체는 전형적으로 디저메인(digermane, Ge2H6) 또는 트리저메인(trigermane, Ge3H8)을 포함한다. 상기 막이 실리콘을 포함하는 경우, 상기 실리콘 전구체는 디실레인(disilane), 트리실레인(trisilane), 또는 다른 더 높은 차수의 실레인 화합물들, 또는 (H3Ge)xSiH4-x(x=1~4), (H3Si)xGeH4-x(x=1~4)의 일반식을 갖는 이종핵(hetero-nuclear) Si-Ge 화합물들을 포함할 수 있다.
비록 이러한 공정들이 결정질 GeSn 및 GeSiSn 층들을 퇴적 또는 성장시키기 위해 사용되어 왔으나, 디저메인, 트리저메인, 또는 더 높은 차수 저메인 전구체의 사용은 여러 점들에서 문제가 될 수 있다. 예를 들어, 디저메인 또는 트리저메인과 같은 더 높은 차수 저메인 전구체들을 사용한 GeSn을 포함하는 막들 또는 층들의 형성은 특정한 운반 가스들(예를 들어, 수소) 및/또는 도펀트들(예를 들어, p타입 도펀트들)이 상기 전구체와 함께 사용되었을 때 선택적이지 않다. 또한, 디저메인은 농축된 형태에서 상대적으로 불안정하다(폭발성이 있다); 그 결과, 베셀(vessel)에 들어가는 상기 전구체의 양이 일반적으로 154 그램 미만으로 제한될 수 있으며, 이는 결국 이러한 전구체를 사용하는 공정들의 스루풋(throughput)이 상대적으로 낮아지도록 한다. 또한, 디저메인 및 더 높은 차수 저메인들은 비교적 비싸다. 따라서, GeSn을 포함하는 결정질 막들을 형성하기 위한 개선된 공정들이 요구된다.
본 발명의 목적은 전술한 문제들을 극복하기 위한 것이다.
본 개시의 다양한 실시예들은 GeSn 막들 및 상기 막들을 포함하는 구조들 및 소자들을 형성하는 방법들과 관련된다. 본 명세서에 기술된 방법들을 사용하여 형성된 막들은 예를 들어 반도체, 다이렉트 밴드 갭, 광학, 또는 상기 막을 포함하는 다른 임의의 소자에 사용될 수 있다. 본 개시의 다양한 실시예들이 선행 기술 방법들의 단점들을 다루는 방법들이 아래 보다 자세히 설명되나, 일반적으로, 본 개시는 기판의 표면 상에 저메인(GeH4) 전구체를 사용하여 (예를 들어 결정질의) 저마늄-주석 층들 및 이러한 막들을 포함하는 구조들 및 소자들을 형성하는 방법들을 제공한다.
본원에 사용된 바와 같이, 저마늄-주석(GeSn) 층들 (본원에서 또한 막들로 지칭되는) 또는 저마늄 및 주석을 포함하는 층들이란 저마늄 및 주석 원소들을 포함하는 층들이다. 상기 층들은 예를 들어 실리콘(예를 들어 GeSnSi) 또는 탄소(예를 들어 GeSnSiC)와 같은 추가적인 원소들, 또는 붕소, 갈륨, 인, 비소, 또는 안티모니와 같은 도펀트들을 포함할 수 있다.
본 개시의 다양한 실시예들에 따르면, GeSn을 포함하는 층을 형성하는 방법들은 기상 반응기를 제공하는 단계, 상기 기상 반응기와 연결된 저메인 전구체 소스를 제공하는 단계, 상기 기상 반응기와 연결된 주석 전구체 소스를 제공하는 단계, 상기 기상 반응기의 반응 챔버 내에 기판을 제공하는 단계, 상기 반응 챔버로 저메인 전구체 및 주석 전구체를 제공하는 단계, 및 상기 기판의 표면 상에 결정질 저마늄 주석 층을 형성하는(예를 들어 에피택시얼 성장 시키는) 단계를 포함한다. 이 실시예들의 다양항 양상들에 따르면, 상기 반응 챔버로 저메인 전구체 및 주석 전구체를 제공하는 단계는 약 0.001 내지 약 0.1, 약 0.005 내지 약 0.05, 약 0.1 미만, 또는 약 0.05 미만의 저메인에 대한 주석 전구체의 부피 비율을 갖는 상기 주석 전구체 및 상기 저메인 전구체의 혼합물을 제공하는 단계를 포함한다. 저마늄 주석 결정질 층을 형성하는 상기 단계 동안 반응 챔버 온도 및 압력은 다양한 인자들에 따라 변화할 수 있다. 예시적인 반응 챔버 온도들은 약 200℃ 내지 약 500℃, 약 250℃ 내지 약 450℃, 또는 약 300℃ 내지 약 420℃의 범위이다. 이 단계 동안 예시적인 반응 챔버 압력들은 약 300Torr 내지 약 850Torr, 약 400Torr 내지 약 800Torr, 약 500Torr 내지 약 760Torr, 주위의 대기압±약 20Torr, 주위의 대기압±약 10Torr, 또는 주위의 대기압±약 5Torr 범위이다. 이 실시예들의 추가적인 양상들에 따르면, 상기 저마늄-주석 층은 실리콘을 포함한다. 이 경우, 상기 방법은 상기 반응 챔버로 실리콘 소스 전구체를 제공하는 단계를 더 포함한다. 예시적인 실리콘 소스 전구체들은 디실레인, 트리실레인, 테트라실레인, 네오펜타실레인, 및 더 높은 차수의 실레인 화합물들을 포함한다. 상기 결정질 저마늄-주석 층에 포함되는 주석의 양은 1at%(원자%) 초과, 2at%초과, 또는 5at% 초과, 또는 약 0at% 내지 약 15at% 주석, 약 2at% 내지 약 15at% 주석, 약 0.2at% 내지 약 5at% 주석, 또는 약 0.2at% 내지 약 15at% 주석일 수 있다. 상기 결정질 저마늄-주석층이 실리콘을 포함하는 경우, 상기 층은 0at% 초과 실리콘, 약 1at% 초과 실리콘, 또는 약 1at% 실리콘 내지 약 20at% 실리콘, 약 2at% 내지 약 16at% 실리콘, 또는 약 4at% 실리콘 내지 약 12at% 실리콘을 포함할 수 있다. 이 실시예들의 추가적인 양상들에 따르면, 상기 기판은 실리콘을 포함한다. 다른 양상들에 따르면, 상기 기판은 (예를 들어 실리콘 상에 놓인) 저마늄 층을 포함한다. 이 실시예들에 따른 예시적인 방법들은 상기 기판 상에 놓이는 절연층을 형성하는 단계, 상기 절연층 내에 비아를 형성하는 단계, 및 상기 비아 내에 상기 기판 위에 놓이도록 상기 (예를 들어 결정질인) 저마늄-주석 층을 (예를 들어 선택적으로) 형성하는 단계를 추가적으로 포함하고, 상기 기판은 이전에 형성된 하나 이상의 층들을 포함할 수 있다.
본 개시의 추가적인 예시적인 실시예들에 따르면, (예를 들어 결정질인)저마늄-주석 층을 포함하는 구조를 형성하는 방법은 기상 반응기를 제공하는 단계, 상기 기상 반응기의 반응 챔버 내에 기판을 제공하는 단계, 및 저메인(GeH4)을 포함하는 하나 이상의 전구체들을 사용하여 상기 기판의 표면 상에 (예를 들면 결정질인) 저마늄 및 주석을 포함하는 층을 형성하는 단계를 포함한다. 이 실시예들의 다양한 양상들에 따르면, 저마늄 및 주석을 포함하는 층을 형성하는 상기 단계는 약 0.001 내지 약 0.1, 약 0.005 내지 약 0.05, 약 0.1 미만, 또는 약 0.05 미만의 저메인에 대한 주석 전구체의 부피 비율을 갖는 주석 전구체 및 상기 저메인의 혼합물을 제공하는 단계를 포함한다. 추가적인 양상들에 따르면, 저마늄 주석 결정질 층을 형성하는 상기 단계 동안 반응 챔버 온도는 약 200℃ 내지 약 500℃, 약 250℃ 내지 약 450℃, 또는 약 300℃ 내지 약 420℃의 범위이다. 또 다른 추가적인 양상들에 따르면, 저마늄 주석을 포함하는 층을 형성하는 상기 단계 동안 반응 챔버 압력은 약 300Torr 내지 약 850Torr, 약 400Torr 내지 약 800Torr, 약 500Torr 내지 약 760Torr, 주위의 대기압±약 20Torr, 주위의 대기압±약 10Torr, 또는 주위의 대기압±약 5Torr 범위이다. 이 실시예들의 또 다른 추가적인 양상들에 따르면, 저마늄 및 주석을 포함하는 층을 형성하는 상기 단계는 실리콘 저마늄 주석을 포함하는 층을 형성하는 단계를 포함한다. 이 경우, 상기 반응 챔버로 실리콘 전구체가 제공된다. 예시적인 실리콘 소스 전구체들은 디실레인, 트리실레인, 테트라실레인, 네오펜타실레인, 및 더 높은 차수의 실레인 화합물들을 포함한다. 상기 저마늄-주석 층에 포함되는 주석의 양은 1at% 초과, 2at%초과, 또는 5at% 초과, 또는 약 0at% 내지 약 15at% 주석, 약 2at% 내지 약 15at% 주석, 약 0.2at% 내지 약 5at% 주석, 또는 약 0.2at% 내지 약 15at% 주석일 수 있다. 상기 결정질 저마늄-주석 층이 실리콘을 포함하는 경우, 상기 층은 0at% 초과 실리콘, 약 1at% 초과 실리콘, 또는 약 1at% 실리콘 내지 약 20at% 실리콘, 약 2at% 내지 약 16at% 실리콘, 또는 약 4at% 실리콘 내지 약 12at% 실리콘을 포함할 수 있다. 이 실시예들의 다양한 양상들에 따르면, 상기 기판은 실리콘을 포함한다. 다른 양상들에 따르면, 상기 기판은 (예를 들어 실리콘 상에 놓인) 저마늄 층을 포함한다. 이 실시예들에 따른 예시적인 방법들은 상기 기판 상에 놓이는 절연층을 형성하는 단계, 상기 절연층 내에 비아를 형성하는 단계, 및 상기 비아 내에 상기 기판 위에 놓이도록 상기 저마늄-주석 층을 (예를 들어 선택적으로) 형성하는 단계를 추가적으로포함한다.
본 개시의 또 다른 추가적인 실시예들에 따르면, 구조는 본 개시의 방법에 따라 형성된 결정질 저마늄-주석 층을 포함한다. 상기 구조는 전자(예를 들어 반도체) 또는 광학(예를 들어 태양 또는 발광) 소자들을 형성하기 위해 사용될 수 있다.
그리고 본 개시의 또 다른 추가적인 예시적인 실시예들에 따르면, 소자는 본 개시의 방법에 따라 형성된 결정질 저마늄-주석 층을 포함한다.
본 개시의 예시적인 실시예들에 대한 보다 완전한 이해는 하기 도시적인 도면들과 관련 지어 고려될 때 발명을 실시하기 위한 구체적인 내용 및 청구 범위를 참조함으로써 도출될 수 있다.
도 1은 본 개시의 예시적인 실시예들에 따라 결정질 저마늄 주석 층을 형성하기 위한 시스템을 도시한다.
도 2는 본 개시의 추가적인 예시적인 실시예들에 따라 저마늄 주석을 포함하는 층을 형성하는 방법을 도시한다.
도 3은 본 개시의 예시적인 실시예들에 따라 저마늄 주석을 포함하는 층을 형성하는 다른 방법을 도시한다.
도 4는 본 개시의 예시적인 실시예들에 따른 구조를 도시한다.
도 5는 본 개시의 예시적인 실시예들에 따른 구조의 라킹 스캔(rocking scan)을 도시한다.
도 6은 본 개시의 또 다른 추가적인 예시적인 실시예들에 따른 다른 구조를 도시한다.
도 7은 본 개시의 추가적인 예시적인 실시예들에 따른 또 다른 구조를 도시한다.
상기 도면들 내의 구성요소들은 간결성 및 명확성을 위해 도시되었으며 반드시 축척대로 그려진 것은 아니라는 것이 이해될 것이다. 예를 들어, 본 개시의 도시된 실시예들에 대한 이해를 향상시키는 것을 돕기 위하여 도면들 내의 구성요소들 중 일부의 치수들은 다른 구성요소들에 비하여 과장되었을 수 있다.
이하에서 제공되는 방법들, 구조들, 및 소자들의 예시적인 실시예들에 대한 설명은 단지 예시적이며 오직 설명만을 목적으로 의도된 것이다; 이하의 설명은 본 개시 또는 청구범위의 범위를 제한하도록 의도된 것이 아니다. 더욱이, 언급된 특징들을 갖는 복수의 실시예들의 설명은 추가적인 특징들을 갖는 다른 실시예들 또는 언급된 특징들의 상이한 조합들을 포함하는 다른 실시예들을 배제하도록 의도된 것은 아니다.
본 개시는 개괄적으로 기판 위에 놓인 저마늄 및 주석을 포함하는 결정질 층과 같은 층들을 형성하는 방법들에 관한 것이다. 상기 저마늄-주석 층들은 상기 저마늄-주석 층과 함께 결정 격자의 일부를 형성하는 실리콘 및/또는 탄소와 같은 추가적인 원소들을 포함할 수 있다.
본 명세서에 사용된 바와 같이, "기판"은 그 위에 물질이 퇴적될 수 있는 표면을 갖는 임의의 물질을 지칭한다. 기판은 실리콘과 같은 벌크 물질(예를 들어, 단결정 실리콘, 단결정 저마늄, 또는 다른 반도체 웨이퍼)을 포함하거나 벌크 물질 상에 놓이는 하나 이상의 층들을 포함할 수 있다. 뿐만 아니라, 상기 기판은 상기 기판의 층의 적어도 일부분 내 또는 상에 형성된 트렌치들, 비아들, 라인들 등과 같은 다양한 토폴로지(topology)들을 가질 수 있다. 예시적인 기판들은 실리콘 웨이퍼, 실리콘 상에 놓인 저마늄을 포함하는 층, 및 실리콘 상에 놓인 저마늄 실리콘 주석을 포함하는 층을 포함한다.
도 1은 본원에 기술된 방법들을 사용하여 저마늄-주석을 형성하기에 적합한 시스템(100)을 도시한다. 도시된 예에서, 시스템(100)은 반응기(102), 저메인 전구체 소스(104), 주석 전구체 소스(106), 선택적인 제3 전구체 소스(108) (예를 들어, 형성된 층 내에 실리콘 또는 다른 원소(들)을 포함시키기 위한), 퍼지(purge) 및/또는 운반 가스 소스(110), 선택적인 믹서(112), 선택적인 흡입 플리넘(intake plenum)(114), 및 진공 소스(116)를 포함한다. 소스들(104-110)은 라인들 (118-132) 및 밸브들(134-140)을 사용하여 믹서(112) 또는 반응기(102)와 연결될 수 있다. 비록 도시되지 않았으나, 상기 시스템(100)과 같은 시스템은 도펀트들(예를 들어 인또는 비소와 같은 n형 도펀트들 또는 붕소와 같은 p형 도펀트들)을 위한 추가적인 소스들 및 상응하는 운반 라인들을 포함할 수 있다. 부가적으로 또는 대체적으로, 상기 도펀트들은 상기 전구체 소스들(102-108) 중 하나 이상 내에 포함될 수 있다.
반응기(102)는 독립형 반응기 또는 클러스터 툴의 일부일 수 있다. 뿐만 아니라, 반응기(102)는 퇴적 공정들과 같은 특정한 공정들에 전용될 수 있거나, 반응기(102)는 층 패시베이션 및/또는 식각 공정들과 같은 다른 공정들에 사용될 수 있다. 예를 들어, 반응기(102)는 ASM으로부터 입수할 수 있는 Epsilon®2000Plus 또는 IntrepidTM XP와 같은 에피택시얼 화학적 기상 퇴적(epitaxial chemical vapor deposition, expitaxial CVD) 공정에 통상적으로 사용되는 반응기를 포함할 수 있으며, 직접 플라즈마, 및/또는 원격 플라지마 장치(미도시) 및/또는 복사, 유도, 및/또는 저항 가열 시스템들(미도시)과 같은 다양한 가열 시스템들을 포함할 수 있다. 플라즈마를 사용하는 것은 하나 이상의 전구체들의 반응성을 증가시킬 수 있다. 도시된 반응기는 상대적으로 빠른 연속적 기판 공정을 가능하게 하는 낮은 체류 시간을 가지며, 기판(142) 상에 반응물들의 층류(laminar flow)를 가능하게 하는 단일 기판, 수평 흐름 반응기이다. 그 내용들이 본 개시와 충돌하지 않는 범위 내에서 그 내용이 여기에서 본원에 참조에 의해 결합되는 2009년 1월 13일 Pomarede 등에 발행(issue)된 미국 특허 제7,476,627호에 시스템(100)에 적합한 예시적인 CVD 반응기가 기술되어 있다. 비록 수평-흐름 반응기로 도시되어 있으나, 대체적인 실시예들에 따른 반응기(102)는 예를 들어, 샤워헤드로부터 방출되어 기판 상으로 실질적으로 하향하며 흐르는 흐름과 같은 수직 흐름을 포함할 수 있다.
반응기(102)의 반응 챔버(144)의 동작 압력은 다양한 요인들에 따라 변할 수 있다. 반응기(102)는 주위의 대기압 근처에서 동작하도록 구성될 수 있다. 주위의 대기압 근처에서 동작하는 것은 비교적 빠른 막 형성을 가능하게 한다. 예를 들어, 층 형성 단계들 동안 반응기(102)의 동작 압력은 약 300Torr 내지 약 850Torr, 약 400Torr 내지 약 800Torr, 약 500Torr 내지 약 760Torr, 주위의 대기압±약 20Torr, 주위의 대기압±약10Torr, 또는 주위의 대기압±약 5Torr 범위이다.
소스(104)는 저메인(GeH4)을 포함하고, 광 및/또는 반도체 소자들을 제조하기 위해 통상적으로 사용되는 화합물들과 같은 하나 이상의 도펀트 화합물들을 선택적으로 포함할 수 있다. 예시적인 p형 도펀트 화합물들은 B2H6를 포함하고, 예시적인 n형 도펀트 화합물들은 AsH3를 포함한다.
저메인은 다양한 운반 가스들(예를 들면 수소, 질소, 등)과 섞였을 때 상대적으로 선택적이며, 심지어 도펀트들(예를 들어 p형 도펀트들)이 전구체와 함께 사용되었을 때에도(예를 들어, 본원에 제시된 다양한 공정 조건들을 사용하여) 비교적 선택적일 수 있으므로, 저메인의 사용은 디저메인, 트리저메인, 및 다른 더 높은 차수의 저메인들과 같은 저마늄-주석 층들을 형성하기 위해 사용되는 다른 전구체들에 비하여 장점이 있다. 또한, 저메인은 더 높은 차수의 디저메인들과 비교할 때 상대적으로 안전하며, 따라서 더 높은 차수의 저메인들과 비교하여 더 많은 양들로 사용 및/또는 운반될 수 있다. 또한, 저메인은 저마늄과 같은 다른 층들의 전구체로 사용되며, 더 높은 차수의 저메인 화합물들에 비하여 더 용이하게 입수할 수 있으며 덜 비싸다.
주석 전구체 소스(106)는 저마늄-주석 층에 주석을 공급하기에 적합한 임의의 화합물을 포함한다. 예시적인 주석 전구체들은 염화 주석(SnCl4), 듀테륨화 주석(SnD4), 및 Sn(CH3)4-nXn (X는 H, D(듀테륨), Cl, 또는 Br이고, n은 0, 1, 2, 또는 3); ZSn(CH3)3-nXn(Z는 H 또는 D, X는 Cl 또는 Br이고, n은 0, 1, 또는 2); Z2Sn(CH3)2-nXn(Z는 H 또는 D, X는 Cl 또는 Br이고, n은 0 또는 1); 또는 SnBr4의 화학식을 갖는 화합물들과 같은 메틸(methyl) 및/또는 할라이드(halide) 치환된 주석 화합물들을 포함한다. 본 개시와 내용들이 충돌하지 않는 범위에서 그 내용들이 여기에서 본원에 참조에 의해 결합되는 "TIN PRECURSORS FOR VAPOR DEPOSITION AND DEPOSITION PROCESSES"라는 제목으로 2013년 3월 4일 출원된 제13/783,762호 출원에서 본 개시에 사용되기 적합한 일부 예시적인 주석 전구체들이 보다 자세히 논의된다.
선택적인 제3 전구체 소스(108)는, 사용되는 경우, 퇴적된 층에 포함될 수 있는 추가적인 원소들 또는 화합물들을 위한 전구체를 포함한다. 예를 들어, 전구체 소스(108)는 디실레인, 트리실레인, 테트라실레인, 네오펜타실레인, 및 더 높은 차수의 실레인들과 같은 실리콘 전구체, H3SiCH3, (H3Si)4C, CH4, H3GeCH3, 및 (H3Ge)2CH2와 같은 탄소 전구체를 포함할 수 있으며, 및/또는 도펀트 전구체/화합물로 적합한 하나 이상의 화합물들을 포함할 수 있다. 소스(108)가 실리콘 전구체를 포함한다면, 위에 언급된 바와 같이, 시스템(100)은 추가적인 도펀트 소스들 및 상응하는 공급 라인들을 포함할 수 있다.
가스 소스(110)는 임의의 적합한 퍼지 또는 운반 가스를 포함할 수 있다. 운반 및 퍼지 가스들로서 적합한 예시적인 가스들은 질소, 아르곤, 헬륨, 및 수소를 포함한다.
시스템(100)은 가스 분배 시스템을 포함할 수 있다. 본 개시와 내용들이 충돌하지 않는 범위에서, 여기에서 그 내용이 본원에 참조에 의해 결합되는 "Gas Mixer and Manifold Assembly for ALD Reactor"라는 제목으로 2012년 4월 10일 Schmidt 등에게 발행된 미국 특허 제8,152,922호에 (예를 들어 소스들(104-110)로 부터의) 가스들 사이 빠른 스위칭을 가능하게 하는 예시적인 가스 분배 시스템이 제시된다. 상기 가스 분배 시스템은 예를 들어 하나 이상의 전구체 가스들 및 운반 가스(가스 소스(108)로부터의 퍼지 가스와 동일하거나 상이할 수 있다.)를 상기 가스들이 플리넘(114) 또는 반응기(102)에 도달하기 전에 혼합하기 위하여 사용될 수 있다.
이제 도 2를 참조하면, 결정질 저마늄-주석 층을 형성하는 예시적인 방법(200)이 도시된다. 방법(200)은 기상 반응기를 제공하는 단계(단계 202), 상기 기상 반응기와 연결된 저메인 소스를 제공하는 단계(단계 204), 상기 기상 반응기와 연결된 주석 전구체 소스를 제공하는 단계(단계 206), 상기 기상 반응기의 반응 챔버 내에 기판을 제공하는 단계(단계 208), 상기 반응 챔버로 저메인 및 주석 전구체를 제공하고, 상기 저메인에 대한 상기 주석 전구체의 비율은 0.1 미만인 단계(단계 210), 및 상기 기판의 표면 상에 결정질 저마늄 주석 층을 형성하는 단계(단계 212)(을) 포함, (로) 구성, 또는 필수적으로 구성될 수 있다. 방법(200)은 상기 기판의 표면 상에 저마늄 주석 결정질 층을 형성하는 상기 단계 212 동안 및/또는 그 전에 에천트 없이 저마늄 주석 막들을 형성하기(예를 들어 선택적으로 성장시키기) 위해 사용될 수 있다.
단계 202 동안, 에피택시얼 성장에 적합한 CVD 반응기와 같은 기상 반응기가 제공된다. 상기 반응기는 단일-기판, 층류 반응기일 수 있다. 이러한 반응기들은 Epsilon®2000Plus 및 IntrepidTMXP와 같이 ASM으로부터 입수 가능하다.
단계 204 및 단계 206 동안, 적절한 저메인(GeH4) 및 주석 전구체 소스들이 상기 반응기와 연결된다. 위에 언급한 바와 같이, 상기 저메인 소스는 p형 도펀트 화합물들과 같은 도펀트 화합물들을 포함할 수 있다. 또는, 도펀트들은 추가적인 소스들(미도시)로부터 공급될 수 있다. 상기 주석 전구체 소스는 예를 들어 염화 주석 및/또는 듀테륨화 주석 및/또는 본원에 언급된 다른 주석 전구체들을 포함할 수 있다.
단계 208 동안, 기판이 반응기의 반응 챔버 내로 로딩된다. 상기 기판은 반응기 시스템의 로딩 로드 락으로부터 수용 될 수 있으며 적절한 운반 매커니즘을 이용하여 상기 반응 챔버로 운반될 수 있다.
단계 210에서, 상기 주석 전구체 및 저메인이 반응기의 반응 챔버로 제공된다. 상기 주석 전구체 및 저메인은 상기 챔버에 들어가기 전에 (예를 들어 믹서 112에서)혼합될 수 있다. 또, 상기 저메인 및 주석 전구체는 개별적으로 또는 결합되어 하나 이상의 운반 가스들과 혼합될 수 있다. 상기 저메인 및/또는 주석 전구체는 믹서에서와 같이 상기 반응 챔버의 상류에서, 또는 믹서의 상류에서 운반 가스와 혼합될 수 있다.
위에서 언급한 바와 같이, 저메인의 사용은 저마늄 및 주석을 포함하는 층들을 형성하기 위해 사용되는 통상적인 전구체들의 사용에 비하여 몇가지 이점들을 갖는다. 놀랍고도 예상치 못하게도, 주석 전구체에 비하여 저메인의 상대적으로 높은 부분 압력들을 사용하는 것은 고품질의 결정질 저마늄 주석 층들을 형성한다는 것이 밝혀졌다. 본 개시의 예시적인 실시예들의 다양한 양상들에 따르면, 상기 반응 챔버에 저메인 및 주석 전구체를 제공하는 상기 단계는 약 0.001 내지 약 0.1, 약 0.005 내지 약 0.05, 약 0.1 미만, 또는 약 0.05 미만의 저메인에 대한 주석 전구체의 부피 비율을 갖는 주석 전구체 및 저메인의 혼합물을 제공하는 단계를 포함한다.
단계 212 동안, 결정질 층(예를 들어, 에피택시얼 층)이 기판 위에 놓이도록 형성된다. 단계 212 동안 예시적인 반응 챔버 온도들은 약 200℃ 내지 약 500℃, 약 250℃ 내지 약 450℃, 또는 약 300℃ 내지 약 420℃의 범위일 수 있다. 그리고, 이 단계 동안 예시적인 반응 챔버 압력들은 약 300Torr 내지 약 850Torr, 약 400Torr 내지 약 800Torr, 약 500Torr 내지 약 760Torr, 주위의 대기압±약 20Torr, 주위의 대기압±약 10Torr, 또는 주위의 대기압±약 5Torr 범위일 수 있다. 비교적 높은 압력들에서 동작하는 것은 상기 저마늄 주석 막들을 포함하는 구조들의 빠른 스루풋을 가능하게 한다.
단계 212는 저마늄 실리콘 주석을 포함하는 층을 형성하는 단계를 포함할 수 있다. 이 경우, 실리콘 전구체가 상기 반응 챔버로 제공된다. 예시적인 실리콘 소스 전구체들은 디실레인, 트리실레인, 테트라실레인, 네오펜타실레인, 및 더 높은 차수의 실레인 화합물들을 포함한다. 부가적으로 또는 대체적으로 단계 212는 탄소를 포함하는 층을 형성하는 단계를 포함한다. 이 경우, 탄소 소스는 H3SiCH3, (H3Si)4C, CH4, H3GeCH3, 및 (H3Ge)2CH2 중 하나 이상을 포함할 수 있다. 상기 실리콘 및/또는 탄소 전구체 또는 다른 적절한 전구체는 운반 가스와 혼합될 수 있고 선택적으로 본원에 기술된 바와 같이 하나 이상의 다른 전구체들과 혼합될 수 있다. 단계 212는 단계 212 동안 또는 전에 에천트의 사용 없는 선택적인 퇴적을 포함할 수 있다.
방법(200)은 기판 상에 놓이는 절연층을 형성하는 단계 및 상기 절연층 내에 비아를 형성하는 단계를 더 포함할 수 있다. 절연층 및 상기 절연층 내의 비아를 형성하는 예시적인 기술들이 아래에서 보다 자세히 설명된다. 이러한 경우, 상기 저마늄-주석 층은 아래 설명되는 바와 같이 (예를 들어, 상기 저마늄-주석 막을 선택적으로 퇴적하기 위하여 상기 기판을 에천트에 노출시키는 추가적인 단계의 사용 없이) 상기 비아 내의 상기 기판 상에 선택적으로 형성될 수 있다.
도 3은 본 개시의 추가적인 실시예들에 따른 다른 방법(300)을 도시한다. 방법(300)은 기상 반응기를 제공하는 단계(단계 302), 상기 기상 반응기의 반응 챔버 내에 기판을 제공하는 단계(단계 304), 및 저메인을 포함하는 하나 이상의 전구체들을 사용하여 상기 기판의 표면 상에 저마늄 주석을 포함하는 결정질 층을 형성하는 단계(단계 306)(를)포함, (로) 필수적으로 구성, 또는 구성된다. 방법 200과 유사하게, 방법(300)은 저마늄 주석을 포함하는 결정질 층을 형성하는 상기 단계 동안 또는 전에 에천트를 필요로 하지 않고 저마늄-주석 층들을 (예를 들어 선택적으로) 형성하기 위하여 사용될 수 있다.
단계 302 동안, 저마늄 주석을 포함하는 결정질 층을 성장시키기 적합한 반응기가 제공된다. 상기 반응기는 수평-흐름 에피택시얼 CVD 반응기와 같이 본원에 기술된 임의의 반응기를 포함할 수 있다.
단계 304 동안, 반응기의 반응 챔버 내에 기판이 제공된다. 단계 304는 방법(200)의 단계 208과 동일하거나 유사할 수 있다.
단계 308에서, 저마늄 주석을 포함하는 결정질 층이 형성된다. 본 개시의 예시적인 실시예들의 다양한 양상들에 따라, 저마늄 주석을 포함하는 층을 형성하는 상기 단계는 약 0.001 내지 약 0.1, 약 0.005 내지 약 0.05, 약 0.1 미만, 또는 약 0.05 미만의 저메인에 대한 주석 전구체의 부피 비율을 갖는 주석 전구체 및 저메인의 혼합물을 제공하는 것을 포함한다. 다른 양상들에 따르면, 저마늄 주석을 포함하는 결정질 층을 형성하는 상기 단계 동안 반응 챔버 온도는 약 200℃ 내지 약 500℃, 약 250℃ 내지 약 450℃, 또는 약 300℃ 내지 약 420℃의 범위이다. 그리고, 또 다른 양상들에 따르면, 저마늄 주석을 포함하는 층을 형성하는 상기 단계 동안 반응 챔버 압력은 약 300Torr 내지 약 850Torr, 약 400Torr 내지 약 800Torr, 약 500Torr 내지 약 760Torr, 주위의 대기압±약 20Torr, 주위의 대기압±약 10Torr, 또는 주위의 대기압±약 5Torr 범위이다.
단계 306은 실리콘 저마늄 주석을 포함하는 층을 형성하는 단계를 포함할 수 있다. 이 경우, 실리콘 전구체가 상기 반응 챔버로 제공된다. 예시적인 실리콘 소스 전구체들은 디실레인, 트리실레인, 테트라실레인, 네오펜타실레인, 및 더 높은 차수의 실레인 화합물들을 포함한다. 부가적으로 또는 대체적으로 단계 306는 탄소를 포함하는 저마늄 주석 층을 형성하는 단계를 포함한다. 예시적인 탄소 전구체들은 H3SiCH3, (H3Si)4C, CH4, H3GeCH3, 및 (H3Ge)2CH2 중 하나 이상을 포함한다.
방법(300)은 또한 기판 상에 놓이는 절연층을 형성하는 단계(단계 308) 및 상기 절연층 내에 비아를 형성하는 단계(단계 310)를 포함할 수 있다. 단계 308 동안, 실리콘 산화물 또는 실리콘 질화물과 같은 임의의 적합한 절연층이 상기 기판 상에 퇴적될 수 있다. 이후, 단계 310 동안, 하나 이상의 비아들이 상기 절연층 내에 형성될 수 있다. 반응성 이온 식각(reactive ion etching) 또는 다른 적합한 기술이 하나 이상의 비아를 형성하기 위하여 사용될 수 있다.
단계 308 및 단계 310이 수행되는 경우, 단계 306 동안 형성되는 상기 결정질 층은 상기 비아 내에 선택적으로 형성될 수 있다. 위에 언급한 바와 같이, 저메인 전구체는 수소와 같은 다양한 운반 가스들을 사용할 때 및 상기 층이 p형 도펀트들과 같이 하나 이상의 도펀트들을 포함할 때 상대적으로 선택적이므로 이점이 있다. 위에 언급한 바와 같이, 방법(300)은 에천트의 사용을 필요로 하지 않으면서 저마늄-주석 막들을 선택적으로 퇴적하기 위해 사용될 수 있다.
방법(200) 또는 방법(300)을 사용하여 (예를 들어 단계 212 또는 단계 306 동안) 형성된 층들은 예를 들어 1at% 초과, 2at%초과, 또는 5at% 초과, 또는 약 0at% 내지 약 15at% 주석, 약 2at% 내지 약 15at% 주석, 약 0.2at% 내지 약 5at% 주석, 또는 약 0.2at% 내지 약 15at% 주석을 포함할 수 있다. 상기 저마늄 주석 결정질 층이 실리콘을 포함하는 경우, 상기 층은 0at% 초과 실리콘, 약 1at% 초과 실리콘, 또는 약 1at% 실리콘 내지 약 20at% 실리콘, 약 2at% 내지 약 16at% 실리콘, 또는 약 4at% 실리콘 내지 약 12at% 실리콘을 포함할 수 있다. 상기 막이 탄소를 포함하는 경우, 상기 막들은 추가적인 주석을 포함할 수 있다. 탄소를 포함하는 예시적인 저마늄 주석 막들은 약 0.2 내지 약 20at% 주석, 약 0 내지 약 20at% 실리콘, 및 약 0 내지 약 10at% 탄소를 포함할 수 있다.
도 4는 방법(200) 또는 방법(300)과 같은 본 발명의 다양한 실시예들에 따라 형성된 구조(400)의 투과 전자 현미경 이미지를 도시한다. 구조(400)는 실리콘 기판(402), 기판(402) 상에 놓인 저마늄 버퍼층(404), 및 저메인을 전구체로 사용하여 형성된 저마늄-주석 층(406)을 포함한다. 도시된 예에서, 층(406)은 약 8at% 주석을 포함한다. 도시된 구조에서 어떠한 스레딩 결함들(threading defects)도 관찰되지 않았다.
도 5는 구조(400)와 같은 구조의 라킹 스캔을 도시한다. 상기 스캔은 상기 저마늄 주석 층, 상기 저마늄 층, 및 상기 실리콘 기판과 연관된 불연속적인 피크들을 도시한다. 도시된 바와 같이, 저마늄-주석 피크는 펜델로성 프린지(Pendellosung fringe)들과 관련되며, 이는 상기 저마늄-주석 층에서 고도의 결정성을 나타낸다.
이제 도 6을 참조하면, 본 개시의 추가적인 예시적인 실시예들에 따른 구조(600)가 도시된다. 구조(600)는 기판(602), 절연층(604), 절연층(604) 내에 형성된 비아(606), 저마늄 층(608) (예를 들어 기판(602) 상에 놓이도록 에피택시얼 성장된), 및 저마늄-주석 층(610) (예를 들어 층 (608) 상에 놓이도록 에피택시얼 성장된)을 포함한다. 층(608) 및/또는 층(610)은 (예를 들어 방법(200) 또는 방법(300)을 사용하여) 비아(606) 내에 선택적으로 형성될 수 있다.
도 7은 본 개시의 추가적인 실시예들에 따른 또 다른 구조(700)를 도시한다. 구조(700)는 기판(702), 제1층(예를 들어, 저마늄-실리콘-주석 층, 저마늄-실리콘-탄소-주석 층, 저마늄 주석 층, 저마늄-실리콘 층, 또는 저마늄 층 중 하나 이상)(704), 저마늄-주석 층(706), 및 제2 층(예를 들어 저마늄-실리콘-주석 층, 저마늄-실리콘-탄소-주석 층, 저마늄 주석 층, 저마늄-실리콘 층, 또는 저마늄 층 중 하나 이상)(708)을 포함한다. 도시된 예에서, 저마늄-주석 층(706)이 제1 층(704) 및 제2 층(708) 사이에 있다; 층(704) 및 층(708)은 (동일한 또는 상이한 조성들로)동일한 물질 또는 상이한 물질들을 포함할 수 있다. 아래 표 1은 층(704) 및 층(708) 물질들의 예시적인 조합들을 나타낸다.
예 층(704) 층(708)
1 GeSiCSn GeSiCSn
2 GeSnx GeSny (x≠y)
3 GeSix GeSiy (x≠y)
4 Ge Ge
층들(704-708)은 본원에 기술된 방법들에 따라 형성될 수 있다. 또한, 도시되지 않았으나, 도 6을 참조하여 위에서 기술된 바와 같이, 하나 이상의 층들 (704-708)이 절연 물질의 비아 내에 형성될 수 있다. 예를 들어, 제1 층(704)은 GeSnx를 포함할 수 있고 제2 층(708)은 GeSny를 포함할 수 있으며, x와 y는 동일하지 않다.
본원에 설명된 구성들 및/또는 접근방법들은 본질적으로 예시적인 것이며, 상기 특정한 실시예들 또는 실험예들은 제한적인 의미로 여겨지지 말아야 한다는 것이 이해되어야 할 것이다. 본원에 설명된 특정한 루틴들 또는 방법들은 임의의 수의 공정 전략들 중 하나 또는 그 이상을 나타낼 수 있다. 따라서, 도시된 다양한 행위들은 도시된 순서에 따라 수행되거나, 다른 순서들에 따라 수행되거나, 동시에 수행되거나, 또는 몇몇의 경우들에는 생략될 수 있다.
본 개시의 주제는 본원에 개시된 다양한 공정들, 시스템들, 및 구성들의 모든 신규하고 비자명한 조합(combination)들 및 하위조합(subcombination)들 및 다른 특징들, 기능들, 행위들, 및/또는 속성들뿐만 아니라, 이들의 임의의 및 모든 균등물들을 포함한다.

Claims (20)

  1. 결정질 저마늄-주석 층을 형성하는 방법으로서, 상기 방법은:
    기상 반응기를 제공하는 단계;
    상기 기상 반응기와 연결된 저메인(GeH4, germane) 소스를 제공하는 단계;
    상기 기상 반응기와 연결된 주석 전구체 소스를 제공하는 단계;
    상기 기상 반응기의 반응 챔버 내에 기판을 제공하는 단계;
    상기 반응 챔버로 저메인 및 주석 전구체를 제공하는 단계-여기서 상기 저메인에 대한 상기 주석 전구체의 부피 비율은 약 0.001 내지 약 0.1임-; 및
    약 300Torr 내지 약 850Torr의 압력에서 반응 챔버 내 상기 기판의 표면 상에 결정질 저마늄 주석 층을 형성하는 단계
    를 포함하고,
    상기 결정질 저마늄 주석 층을 형성하는 단계 동안 에천트(etchant)를 사용하지 않는 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  2. 제1 항에 있어서,
    상기 결정질 저마늄 주석 층은 실리콘을 포함하고,
    상기 방법은 실리콘 소스 전구체를 제공하는 단계를 더 포함하는 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  3. 제2 항에 있어서,
    상기 실리콘 소스 전구체를 제공하는 단계는 디실레인(disilane), 트리실레인(trisilane), 테트라실레인(tetrasilane), 및 네오펜타실레인(neopentasilane)으로 구성된 군에서 선택된 전구체를 제공하는 단계를 포함하는 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  4. 제1 항에 있어서,
    상기 기판의 표면 상에 결정질 저마늄 주석 층을 성장시키는 단계 동안 상기 반응 챔버의 동작 압력은 약 400Torr 내지 약 800Torr인 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  5. 제1 항에 있어서,
    상기 기판의 표면 상에 결정질 저마늄 주석 층을 성장시키는 단계 동안 상기 반응 챔버의 동작 압력은 약 500Torr 내지 약 760Torr인 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  6. 제1 항에 있어서,
    상기 기판의 표면 상에 결정질 저마늄 주석 층을 성장시키는 단계 동안 상기 반응 챔버의 동작 압력은 주위의 대기압±약 20Torr인 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  7. 제1 항에 있어서,
    상기 저메인에 대한 상기 주석 전구체의 부피 비율은 약 0.005 내지 약 0.05인 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  8. 제1 항에 있어서,
    상기 기판의 표면 상에 결정질 저마늄 주석 층을 성장시키는 단계 동안 상기 반응 챔버 내에서 동작 온도는 약 200℃ 내지 약 500℃인 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  9. 제1 항에 있어서,
    상기 기판의 표면 상에 결정질 저마늄 주석 층을 성장시키는 단계 동안 상기 반응 챔버 내에서 동작 온도는 약 250℃ 내지 약 450℃인 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  10. 제1 항에 있어서,
    상기 주석 전구체 소스를 제공하는 단계는 SnCl4, SnD4, 및 메틸(methyl) 및 할라이드(halide) 치환된 주석 화합물로 구성된 군에서 선택된 주석 소스를 제공하는 단계를 포함하는 것을 특징으로 하는 결정질 저마늄-주석층을 형성하는 방법.
  11. 제1 항에 있어서,
    상기 기판의 표면 상에 결정질 저마늄 주석 층을 성장시키는 단계는 약 2at% 내지 약 15at% 주석을 포함하는 결정질 층을 성장시키는 단계를 포함하는 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  12. 제1 항에 있어서,
    상기 저메인 전구체에 대한 상기 주석 전구체의 비율은 0.05 미만인 것을 특징으로 하는 결정질 저마늄-주석 층을 형성하는 방법.
  13. 저마늄-주석 층을 포함하는 구조를 형성하는 방법으로서, 상기 방법은:
    기판 위에 놓이는 절연층을 형성하는 단계;
    상기 절연층 내에 비아를 형성하는 단계;
    기상 반응기를 제공하는 단계;
    상기 기상 반응기의 반응 챔버 내에 기판을 제공하는 단계;
    저메인을 포함하는 하나 이상의 전구체들을 사용하여 상기 기판의 표면 상에 저마늄 주석을 포함하는 결정질 층을 형성하는 단계; 및
    상기 비아 내에 저마늄 주석을 포함하는 상기 결정질 층을 선택적으로 형성하는 단계
    를 포함하고,
    상기 반응 챔버 내 압력은 약 300Torr 내지 약 850Torr인 것을 특징으로 하는 저마늄-주석 층을 포함하는 구조를 형성하는 방법.
  14. 제13 항에 있어서,
    상기 기판은 실리콘 상에 놓인 저마늄을 포함하는 층을 포함하는 것을 특징으로 하는 저마늄-주석 층을 포함하는 구조를 형성하는 방법.
  15. 제13 항에 있어서,
    상기 저메인-주석 층은 약 2at% 주석 내지 약 15at% 주석을 포함하는 것을 특징으로 하는 저마늄-주석 층을 포함하는 구조를 형성하는 방법.
  16. 제13 항에 있어서,
    상기 기판의 표면 상에 저마늄 주석을 포함하는 결정질 층을 형성하는 단계는 상기 기판을 에천트에 노출시키는 단계를 포함하지 않는 것을 특징으로 하는 저마늄-주석 층을 포함하는 구조를 형성하는 방법.
  17. 제13 항에 있어서,
    상기 기판은 실리콘 상에 놓인 저마늄 실리콘 주석을 포함하는 층을 포함하는 것을 특징으로 하는 저마늄-주석층을 포함하는 구조를 형성하는 방법.
  18. 제13 항에 있어서,
    상기 기판의 표면 상에 저마늄 주석을 포함하는 결정질 층을 형성하는 단계 동안, 저메인에 대한 주석 전구체의 부피 비율은 약 0.001 내지 약 0.1인 것을 특징으로 하는 저마늄-주석 층을 포함하는 구조를 형성하는 방법.
  19. 제13 항의 방법에 따라 형성된 결정질 저마늄 주석 층을 포함하는 구조.
  20. 제19 항에 있어서,
    상기 구조는 두 개의 저마늄 실리콘 주석 층들 사이의 저마늄 주석 층을 포함하는 것을 특징으로 하는 결정질 저마늄 주석 층을 포함하는 구조.
KR1020230155466A 2016-07-06 2023-11-10 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법 KR20230161385A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US15/203,642 2016-07-06
US15/203,642 US9793115B2 (en) 2013-08-14 2016-07-06 Structures and devices including germanium-tin films and methods of forming same
KR1020170086083A KR102602680B1 (ko) 2016-07-06 2017-07-06 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법

Related Parent Applications (1)

Application Number Title Priority Date Filing Date
KR1020170086083A Division KR102602680B1 (ko) 2016-07-06 2017-07-06 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법

Publications (1)

Publication Number Publication Date
KR20230161385A true KR20230161385A (ko) 2023-11-27

Family

ID=61066780

Family Applications (2)

Application Number Title Priority Date Filing Date
KR1020170086083A KR102602680B1 (ko) 2016-07-06 2017-07-06 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법
KR1020230155466A KR20230161385A (ko) 2016-07-06 2023-11-10 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법

Family Applications Before (1)

Application Number Title Priority Date Filing Date
KR1020170086083A KR102602680B1 (ko) 2016-07-06 2017-07-06 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법

Country Status (2)

Country Link
KR (2) KR102602680B1 (ko)
TW (1) TWI751158B (ko)

Family Cites Families (8)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7582891B2 (en) * 2004-09-16 2009-09-01 Arizona Board Of Regents, A Corporate Body Organized Under Arizona Law, Acting On Behalf Of Arizona State University Materials and optical devices based on group IV quantum wells grown on Si-Ge-Sn buffered silicon
WO2010044978A1 (en) * 2008-10-15 2010-04-22 Arizona Board of Regents, a body corporate acting for and on behalf of Arizona State University Hybrid group iv/iii-v semiconductor structures
SG10201601916TA (en) * 2011-03-28 2016-04-28 Applied Materials Inc Method and apparatus for the selective deposition of epitaxial germanium stressor alloys
US8927318B2 (en) * 2011-06-14 2015-01-06 International Business Machines Corporation Spalling methods to form multi-junction photovoltaic structure
US9082684B2 (en) * 2012-04-02 2015-07-14 Applied Materials, Inc. Method of epitaxial doped germanium tin alloy formation
US20130330911A1 (en) * 2012-06-08 2013-12-12 Yi-Chiau Huang Method of semiconductor film stabilization
US8912070B2 (en) * 2012-08-16 2014-12-16 The Institute of Microelectronics Chinese Academy of Science Method for manufacturing semiconductor device
US9396934B2 (en) * 2013-08-14 2016-07-19 Asm Ip Holding B.V. Methods of forming films including germanium tin and structures and devices including the films

Also Published As

Publication number Publication date
KR102602680B1 (ko) 2023-11-16
KR20180005628A (ko) 2018-01-16
TWI751158B (zh) 2022-01-01
TW201821657A (zh) 2018-06-16

Similar Documents

Publication Publication Date Title
KR102390236B1 (ko) 게르마늄 주석을 포함하는 막의 형성 방법 그리고 그 막을 포함하는 구조물 및 디바이스
US9793115B2 (en) Structures and devices including germanium-tin films and methods of forming same
KR102544300B1 (ko) 실리콘 게르마늄 주석 필름들을 형성하는 방법들 및 필름들을 포함하는 구조체들 및 디바이스들
US10388509B2 (en) Formation of epitaxial layers via dislocation filtering
US9647114B2 (en) Methods of forming highly p-type doped germanium tin films and structures and devices including the films
US7115521B2 (en) Epitaxial semiconductor deposition methods and structures
US8530340B2 (en) Epitaxial semiconductor deposition methods and structures
US20110244617A1 (en) Forming a compound-nitride structure that includes a nucleation layer
KR20130044312A (ko) 시클로헥사실란을 이용한 박막 및 이의 제조방법
JP2008501226A (ja) ゲルマニウム堆積
CN101460654A (zh) 使用含碳的硅薄膜形成超浅接合区的方法
KR102602680B1 (ko) 저마늄-주석 막들을 포함하는 구조들과 소자들 및 이들의 제조 방법
JP4782670B2 (ja) エピタキシャルＧｅ含有膜の成長方法及びエピタキシャル半導体成膜システム
JP2014526145A (ja) モノリシック集積半導体構造
KR20210128924A (ko) 실리콘 게르마늄 및 실리콘 층을 포함한 구조체를 형성하는 방법, 본 방법을 사용하여 형성된 장치, 및 본 방법을 수행하기 위한 시스템
US20180261454A9 (en) Semiconductor device
JP2004087669A (ja) 受光素子用エピタキシャルウェーハおよびその製造方法

Legal Events

Date Code Title Description
A107 Divisional application of patent
E902 Notification of reason for refusal