KR20230152991A - 인터포저 및 이를 구비하는 테스트 소켓 - Google Patents

인터포저 및 이를 구비하는 테스트 소켓 Download PDF

Info

Publication number
KR20230152991A
KR20230152991A KR1020220052627A KR20220052627A KR20230152991A KR 20230152991 A KR20230152991 A KR 20230152991A KR 1020220052627 A KR1020220052627 A KR 1020220052627A KR 20220052627 A KR20220052627 A KR 20220052627A KR 20230152991 A KR20230152991 A KR 20230152991A
Authority
KR
South Korea
Prior art keywords
interposer
test
test pin
semiconductor device
conductive
Prior art date
Application number
KR1020220052627A
Other languages
English (en)
Inventor
전진국
이찬호
이용관
Original Assignee
주식회사 오킨스전자
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 오킨스전자 filed Critical 주식회사 오킨스전자
Priority to KR1020220052627A priority Critical patent/KR20230152991A/ko
Publication of KR20230152991A publication Critical patent/KR20230152991A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R1/00—Details of instruments or arrangements of the types included in groups G01R5/00 - G01R13/00 and G01R31/00
    • G01R1/02—General constructional details
    • G01R1/04—Housings; Supporting members; Arrangements of terminals
    • G01R1/0408—Test fixtures or contact fields; Connectors or connecting adaptors; Test clips; Test sockets
    • G01R1/0433—Sockets for IC's or transistors
    • G01R1/0441—Details
    • G01R1/0466—Details concerning contact pieces or mechanical details, e.g. hinges or cams; Shielding
    • G—PHYSICS
    • G01—MEASURING; TESTING
    • G01R—MEASURING ELECTRIC VARIABLES; MEASURING MAGNETIC VARIABLES
    • G01R31/00—Arrangements for testing electric properties; Arrangements for locating electric faults; Arrangements for electrical testing characterised by what is being tested not provided for elsewhere
    • G01R31/28—Testing of electronic circuits, e.g. by signal tracer
    • G01R31/2851—Testing of integrated circuits [IC]
    • G01R31/2855—Environmental, reliability or burn-in testing
    • G01R31/286—External aspects, e.g. related to chambers, contacting devices or handlers
    • G01R31/2863—Contacting devices, e.g. sockets, burn-in boards or mounting fixtures

Landscapes

  • Engineering & Computer Science (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Environmental & Geological Engineering (AREA)
  • General Engineering & Computer Science (AREA)
  • Testing Of Individual Semiconductor Devices (AREA)

Abstract

인터포저가 제공된다. 본 발명의 일 측면에 따른 인터포저는 반도체 기기의 일면으로부터 돌출되는 복수의 도전 볼과 복수의 테스트 핀의 사이에 배치되어 복수의 상기 도전 볼 및 복수의 상기 테스트 핀을 각각 통전 가능하게 연결하는 인터포저로서, 판상의 플레이트; 상기 플레이트에 상기 플레이트의 두께 방향으로 관통되는 복수의 홀; 및 복수의 상기 홀에 각각 충진되고 일 측에 상기 도전 볼이 접촉되고 타 측에 상기 테스트 핀이 접촉되어 상기 도전 볼과 상기 테스트 핀을 통전 가능하게 연결하는 도전 부재; 을 포함할 수 있다.

Description

인터포저 및 이를 구비하는 테스트 소켓{Interposer and test socket having the same}
본 발명은 인터포저 및 이를 구비하는 테스트 소켓에 관한 것으로서, 보다 상세하게는 반도체 기기에 형성되는 회로를 전기적으로 테스트하기 위하여 반도체 기기의 도전 볼과 테스트 핀의 접촉을 매개하는 인터포저 및 이를 구비하는 테스트 소켓에 관한 것이다.
일반적으로, 복잡한 공정을 거쳐 제조된 반도체 기기는 각종 전기적인 시험을 통하여 특성 및 불량 상태를 검사하게 된다.
구체적으로는 패키지 IC, MCM 등의 반도체 집적 회로 장치, 집적 회로가 형성된 웨이퍼 등의 반도체 기기의 전기적 검사에서, 검사 대상인 반도체 기기의 한쪽 면에 형성된 단자로서 도전 볼과 테스트 장치의 단자를 서로 전기적으로 접속하기 위하여, 반도체 기기와 테스트 장치 사이에 테스트 소켓이 배치된다.
이때, 테스트 소켓은 일 측이 반도체 기기의 도전 볼과 접촉하고 타 측이 테스트 장치에 구비된 단자들과 접촉하기 위한 테스트 핀(와이어 혹은 스프링 등)을 구비한다.
이와 같은, 테스트 핀은 콘택트 시 각각 개별적으로 상하 운동하는 것이 바람직하며, 이웃 테스트 핀의 상하 운동에 영향을 받거나 주는 것은 테스트 불량을 발생시킬 수 있다.
이에 따라, 상하 방향으로 탄성적으로 운동이 가능한 테스트 핀은 도전 볼과 확실한 접촉을 위해 도전 볼을 소정의 힘으로 가압하게 된다. 다만, 이러한 과정에서 도전 볼이 손상을 입는 문제가 발생할 수 있게 된다.
본 발명은 상기와 같은 문제점을 해결하기 위한 것으로, 본 발명의 목적은 도전 볼이 테스트 핀에 의하여 손상이 되는 것을 방지할 수 있는 인터포저 및 이를 구비하는 테스트 소켓을 제공하는데 목적이 있다.
또한, 본 발명은 도전 볼의 크기 차이가 있더라도 테스트 핀의 가압에 의하여 도전 부재가 도전 볼에 충분히 접촉할 수 있는 인터포저 및 이를 구비하는 테스트 소켓을 제공하는데 목적이 있다.
본 발명의 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야의 통상의 기술자에게 명확하게 이해될 수 있을 것이다.
본 발명의 일 측면에 따른 인터포저는, 반도체 기기의 일면으로부터 돌출되는 복수의 도전 볼와 복수의 테스트 핀의 사이에 배치되어 복수의 상기 도전 볼 및 복수의 상기 테스트 핀을 각각 통전 가능하게 연결하는 인터포저로서, 판상의 플레이트; 상기 플레이트에 상기 플레이트의 두께 방향으로 관통되는 복수의 홀; 및 복수의 상기 홀에 각각 충진되고 일 측에 상기 도전 볼가 접촉되고 타 측에 상기 테스트 핀이 접촉되어 상기 도전 볼와 상기 테스트 핀을 통전 가능하게 연결하는 도전 부재; 을 포함할 수 있다.
이때, 복수의 상기 홀을 각각 포함하는 상기 플레이트 상의 복수의 영역의 둘레부의 일 부분을 따라 상기 플레이트의 두께 방향으로 각각 관통되는 복수의 탄성 제공 홀; 을 더 포함할 수 있다.
이때, 상기 탄성 제공 홀은 ㄴ자 형 또는 ㄷ자 형으로 형성될 수 있다.
이때, 상기 도전 부재는 일 단부가 상기 홀의 일 단부의 외측으로 돌출되도록 형성될 수 있다.
이때, 상기 홀의 일 단부의 외측으로 돌출된 상기 도전 부재의 일 단부는 원판형으로 형성될 수 있다.
이때, 복수의 상기 홀의 내주면은 전도성 물질로 도금될 수 있다.
본 발명의 일 측면에 따른 인터포저를 구비하는 테스트 소켓은, 상술한 내용에 따른 인터포저; 내부에 상기 인터포저가 고정되되, 일 측에 상기 도전 볼가 상기 도전 부재의 일 측에 접촉되도록 상기 반도체 기기이 삽입될 수 있는 반도체 기기 삽입부가 형성되고, 타 측에 상기 테스트 핀이 상기 도전 부재의 타 측에 접촉되도록 복수의 상기 테스트 핀의 일 단부가 각각 삽입될 수 있는 복수의 테스트 핀 홀이 형성되는 어답터; 및 상기 어답터를 사이에 두고 상기 인터포저와 대향하여 배치되되 복수의 상기 테스트 핀을 고정하는 테스트 핀 하우징; 을 포함할 수 있다.
이때, 상기 어답터는 일 측에 상기 인터포저의 일 면의 적어도 일부를 지지하는 지지면이 형성되고, 복수의 상기 테스트 핀의 선단부가 타 측으로 삽입되도록 상기 지지면에 복수의 상기 테스트 핀 홀이 형성되는 베이스 어답터; 및 상기 인터포저의 타 면의 둘레부를 지지하도록 상기 베이스 어답터에 결합되는 커버 어답터; 를 포함할 수 있다.
이때, 상기 어답터의 상기 테스트 핀 홀로 상기 테스트 핀의 일 단부가 삽입되도록 상기 어답터 및 상기 테스트 핀 하우징을 순차적으로 고정하는 베이스; 상기 베이스의 일 측에 결합되고 상기 반도체 기기의 일 면이 상기 인터포저의 타 면을 향한 상태로 삽입되도록 삽입부가 형성되는 커버; 및 상기 커버에 설치되어 상기 반도체 기기의 복수의 상기 도전 볼이 상기 인터포저의 상기 도전 부재의 일 측에 접촉되도록 상기 반도체 기기의 타 면을 가압하는 고정 부재; 를 더 포함할 수 있다.
이때, 상기 고정 부재는 상기 반도체 기기의 타 면의 일 측을 가압하도록 상기 커버의 일 측에 피벗 회전 가능하게 결합되는 제1 래치; 및 상기 반도체 기기의 타 면의 타 측을 가압하도록 상기 커버의 타 측에 피벗 회전 가능하게 결합되는 제2 래치; 를 포함할 수 있다.
이때, 상기 인터포저는 복수의 상기 홀을 각각 포함하는 상기 플레이트 상의 복수의 영역의 둘레부의 일 부분을 따라 상기 플레이트의 두께 방향으로 각각 관통되는 복수의 탄성 제공 홀; 을 더 포함하고, 상기 테스트 핀 홀은 상기 도전 부재의 위치에 대응되도록 형성되되, 상기 플레이트의 두께 방향에 수직한 상기 테스트 핀 홀의 단면적이 상기 플레이트의 두께 방향에 수직한 상기 도전 부재의 단면적보다 작게 형성될 수 있다.
이때, 상기 테스트 핀 홀은 상기 영역 중 상기 탄성 제공 홀에 인접한 위치에 대응되도록 형성될 수 있다.
본 발명의 일 실시예에 따른 인터포저 및 이를 구비하는 테스트 소켓은, 도전 볼과 테스트 핀 사이에 배치되는 도전 부재를 구비함으로써, 도전 볼이 테스트 핀에 의하여 손상이 되는 것을 방지할 수 있다.
또한, 본 발명의 일 실시예에 따른 인터포저 및 이를 구비하는 테스트 소켓은, 도전 부재의 외측에 탄성 제공 홀이 형성됨으로써, 도전 볼의 크기 차이가 있더라도 테스트 핀의 가압에 의하여 도전 부재가 도전 볼에 충분히 접촉할 수 있다.
본 발명의 효과는 상기한 효과로 한정되는 것은 아니며, 본 발명의 설명 또는 청구범위에 기재된 발명의 구성으로부터 추론 가능한 모든 효과를 포함하는 것으로 이해되어야 한다.
도 1은 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 사시도이다.
도 2는 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 분해사시도이다.
도 3은 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 단면도이다.
도 4는 본 발명의 일 실시예에 따른 인터포저의 상면도이다.
도 5는 본 발명의 일 실시예의 변형예에 따른 인터포저의 상면도이다.
이하, 첨부한 도면을 참고로 하여 본 발명의 실시예에 대하여 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 본 발명은 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다. 본 발명을 명확하게 설명하기 위해서 도면에서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 동일 또는 유사한 구성요소에 대해서는 동일한 참조부호를 붙였다.
본 명세서 및 청구범위에 사용된 단어와 용어는 통상적이거나 사전적인 의미로 한정 해석되지 않고, 자신의 발명을 최선의 방법으로 설명하기 위해 발명자가 용어와 개념을 정의할 수 있는 원칙에 따라 본 발명의 기술적 사상에 부합하는 의미와 개념으로 해석되어야 한다.
그러므로 본 명세서에 기재된 실시예와 도면에 도시된 구성은 본 발명의 바람직한 일 실시예에 해당하고, 본 발명의 기술적 사상을 모두 대변하는 것이 아니므로 해당 구성은 본 발명의 출원시점에서 이를 대체할 다양한 균등물과 변형예가 있을 수 있다.
본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것이 존재함을 설명하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성 요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
어떤 구성 요소가 다른 구성 요소의 "전방", "후방", "상부" 또는 "하부"에 있다는 것은 특별한 사정이 없는 한 다른 구성 요소와 바로 접하여 "전방", "후방", "상부" 또는 "하부"에 배치되는 것뿐만 아니라 그 중간에 또 다른 구성 요소가 배치되는 경우도 포함한다. 또한, 어떤 구성 요소가 다른 구성 요소와 "연결"되어 있다는 것은 특별한 사정이 없는 한 서로 직접 연결되는 것뿐만 아니라 간접적으로 서로 연결되는 경우도 포함한다.
이하에서는 도면을 참조하여 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓을 설명한다. 도 1은 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 사시도이다. 도 2는 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 분해사시도이다. 도 3은 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓의 단면도이다. 도 4는 본 발명의 일 실시예에 따른 인터포저의 상면도이다. 도 5는 본 발명의 일 실시예의 변형예에 따른 인터포저의 상면도이다. 이때, 도 1의 X축이 향하는 방향은 전방, Y축이 향하는 방향은 측방, Z축이 향하는 방향은 상방으로 규정하여 설명한다.
도 1에 도시된 바와 같이, 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓(1)은 패키지 IC, MCM 등의 반도체 집적 회로 장치, 집적 회로가 형성된 웨이퍼 등의 반도체 기기(10)의 전기적 검사에서 검사 대상인 반도체 기기(10)의 접속 단자로서 도전 볼과 테스트 장치(미도시)의 접속 단자(예컨대, 콘택트 패드)를 서로 전기적으로 연결하기 위하여, 반도체 기기(10)와 테스트 장치(미도시) 사이에 배치된다.
이를 위하여, 본 발명의 일 실시예에 따른 인터포저를 구비하는 테스트 소켓(1)은 인터포저(100), 커버(200), 베이스(300), 어답터(400), 고정 부재(500), 테스트 핀 하우징(600) 및 테스트 핀(700)을 포함한다.
인터포저(100)는 반도체 기기(10)의 일 면으로부터 돌출되는 복수의 도전 볼(11)과 복수의 테스트 핀(700)의 사이에 배치되어 복수의 상기 도전 볼(11) 및 복수의 상기 테스트 핀(700)을 각각 통전 가능하게 연결한다.
이때, 반도체 기기(10)에는 집적회로가 형성된다. 집적회로는 반도체 기기(10)의 일 면으로서 하부면으로부터 돌출되는 복수의 도전 볼(11)에 의하여 통전 가능하게 형성된다.
도전 볼(11)이 돌출되는 형태에는 제한이 없다. 본 실시예에서는 도 3에 도시된 바와 같이, 도전 볼(11)이 반도체 기기(10)의 하부면으로부터 돌출된 반구형의 단자이다.
본 발명의 일 실시예에 따른 인터포저(100)는 플레이트(110), 홀(120), 도전 부재(130) 및 탄성 제공 홀(140)을 포함한다.
플레이트(110)는 판상으로 형성된다. 이때, 플레이트(110)는 반도체 기기(10)의 형상에 따라 따르게 설계될 수 있다. 본 실시예에서는 도 1에 도시된 바와 같이, 두께에 비하여 넓이가 넓은 장방형으로 형성된다.
플레이트(110)의 가장자리에는 도면에 도시되지 않았으나, 프레임이 형성될 수 있다. 프레임은 후술하는 어답터(400)에 지지되는 위치일 수 있다.
플레이트(110)의 두께는 0.01~0.05mm일 수 있다. 다만, 플레이트(110)의 두께에는 제한이 없다.
플레이트(110)는 연성을 가지는 절연체로 형성된다. 예를 들면, 플레이트(110)는 연성이 우수한 폴리아미드(polyimide)로 형성될 수 있다. 이에 따라 플레이트(110)는 두께 방향으로 탄성적으로 휨 변형이 이루어질 수 있다.
다만, 플레이트(110)를 형성하는 재질이 폴리아미드로 제한되는 것은 아니다. 예를 들면, 폴리페닐렌 술파이드(PPS), 폴리에테르에테르케톤(PEEK), 폴리프탈아마이드(PPA), 폴리술폰(PSU), 폴리에테르술폰(PES), 폴리에테르이미드(PEI) 또는 폴리에틸렌-2,6-나프탈렌디카르복실레이트(PEN) 등으로 제조될 수 있다.
도 3에 도시된 바와 같이, 플레이트(110)에는 플레이트(110)의 두께 방향으로 관통되는 복수의 홀(120)이 형성된다. 복수로 형성되는 홀(120)의 개수에는 제한이 없다.
복수의 홀(120)의 배치는 검사 대상인 반도체 기기(10)의 하면에 형성되는 도전 볼(11)의 위치에 따라 다르게 설계된다. 즉, 복수의 홀(120)은 반도체 기기(10)의 도전 볼(11)의 위치에 대응되도록 형성된다.
홀(120)의 관통 방향에 수직한 단면의 형상에는 제한이 없다. 도 4에 도시된 바와 같이, 홀(120)은 원형일 수도 있고 원형이 아닌 다각형일 수 있다.
홀(120)의 내주면은 전도성 물질로 도금될 수 있다. 이를 통해, 도전 볼(11)과 테스트 핀(700) 사이의 전기 전도성을 높일 수 있게 된다. 전도성 물질에는 금(Au), 은(Ag), 구리(Cu), 니켈(Ni) 등이 포함될 수 있다. 다만, 전도성 물질에 포함되는 물질에 제한이 있는 것은 아니다.
도 3에 도시된 바와 같이, 복수의 홀(120)에는 일 측에 도전 볼(11)이 접촉되고 타 측에 테스트 핀(700)이 접촉되어 도전 볼(11)과 테스트 핀(700)을 통전 가능하게 연결하는 복수의 도전 부재(130)가 각각 충진된다.
도전 부재(130)는 도전성을 가지는 다양한 재질로 형성될 수 있으며, 이에 제한이 있는 것은 아니다.
이때, 도전 부재(130)는 탄성 변형이 불가한 전도체일 수도 있고, 내부에 도전 파티클(conductive particle)이 배치되어 압축되는 경우 전도성을 가지는 도전 실리콘 고무(silicon rubber)일 수도 있다.
도 3에 도시된 바와 같이, 도전 볼(11)에 접촉하는 도전 부재(130)의 일 단부는 홀(120)의 상측으로 돌출되도록 형성될 수 있다. 이에 따라, 도전 볼(11)과 도전 부재(130)의 일 측을 확실하게 접촉성을 높일 수 있게 된다.
도 3 및 도 4에 도시된 바와 같이, 홀(120)의 일 단부의 외측, 즉 상측으로 돌출된 도전 부재(130)의 일 단부는 원판형으로 형성될 수 있다.
도면에 도시되지는 않았으나, 도전 부재(130)와 도전 볼(11)의 접촉성을 높이기 위하여 도전 부재(130)는 상측으로 돌출되는 일 단부의 단면적이 홀(120)의 단면적보다 넓게 형성될 수 있다.
도전 부재(130)는 후술하는 테스트 핀(700)과의 접촉성을 높이기 위하여 하측으로도 돌출되도록 형성될 수 있으며, 도전 부재(130)의 일 단부와 같이 원판형으로 형성될 수 있다. 또한, 하측으로 돌출되는 타 단부의 단면적이 홀(120)의 단면적보다 넓게 형성될 수 있다.
한편, 반도체 기기(10)의 도전 볼(11)의 돌출되는 길이에는 미세한 차이가 있을 수 있다. 이에 따라, 도전 부재(130)의 일 측과 도전 볼(11) 사이의 거리가 미세하게 차이가 있을 수 있기 때문에 도전 부재(130)와 도전 볼(11)의 접촉이 충분히 이루어지지 않을 수 있다.
이를 방지하기 위하여, 도 4에 도시된 바와 같이, 복수의 홀(120)을 각각 포함하는 플레이트(110) 상의 복수의 영역(111)의 둘레부의 일 부분을 따라 플레이트(110)의 두께 방향으로 각각 관통되는 복수의 탄성 제공 홀(140)이 형성된다.
탄성 제공 홀(140)에 의하여 연성을 가지는 플레이트(110)의 소정의 영역(111)이 도전 볼(11) 측으로 탄성적으로 변형될 수 있게 된다.
이를 보다 상세하게 설명하면, 후술하는 테스트 핀(700)이 도전 부재(130)의 타 측에 접촉하여 타 측을 가압하게 되는 경우, 연성을 가지는 플레이트(110)는 탄성 제공 홀(140)에 의하여 구획되는 소정의 영역(111)이 도전 볼(11) 측으로 탄성적으로 변형될 수 있게 되므로 도전 부재(130)의 일 측과 도전 볼(11) 사이의 거리 오차를 극복하여 도전 부재(130)가 도전 볼(11)에 접촉할 수 있게 된다.
이때, 소정의 영역(111)은 도전 부재(130)의 형성되는 홀(120)의 단면적의 크기보다 크게 형성된다. 다만, 도전 부재(130)의 돌출된 일 단부가 홀(120)의 단면적보다 크게 형성되는 경우에는 도전 부재(130)의 일 단부의 단면적보다 크게 형성된다.
소정의 영역(111)은 홀(120)의 단면적 및 도전 부재(130)의 돌출된 일 단부의 형상의 단면적보다 크게 형성되는 형상에 제한이 있는 것은 아니다. 본 실시예에서는 도전 부재(130)의 돌출된 일 단부의 형상이 원판형으로 형성되고, 소정의 영역(111)은 이러한 도전 부재(130)의 일 단부를 포함하는 사각형의 영역으로 형성된다.
이때, 도 4에 도시된 바와 같이, 소정의 영역(111)이 사각형으로 형성되는 경우, 탄성 제공 홀(140)은 사각형의 인접한 두 변을 따라 연장되는 ㄴ자 형으로 형성되거나, 도 5에 도시된 바와 같이 사각형의 인접한 세 변을 따라 연장되는 ㄷ자 형으로 형성될 수 있다.
이때, 연장되는 길이에 제한이 있는 것은 아니다. 예를 들면, 도 4에 도시된 바와 같이, 탄성 제공 홀(140)이 ㄴ자 형으로 형성되는 경우, 각 변의 길이보다 작은 길이로 연장되어 형성될 수 있다.
또한 도 5에 도시된 바와 같이 탄성 제공 홀(140')이 ㄷ자 형으로 형성되는 경우, 좌우 변의 길이보다는 짧지만 전방 변의 길이와 동일한 길이로 연속적으로 연장되어 형성될 수 있다.
반면, 도면에 도시되지는 않았으나 소정의 영역(111)이 원형으로 형성될 수 있다. 이러한 경우에는 탄성 제공 홀(140)이 반원의 호를 따라 형성되거나, 4 분의 3의 호를 따라 형성될 수도 있다.
즉, 소정의 영역(111)의 일 측이 플레이트(110)와 이어진 상태에서 타 측이 탄성 변형될 수 있다면, 탄성 제공 홀(140)의 형상은 다양하게 설계될 수 있다.
이에 따라, 소정의 영역(111) 중 탄성 제공 홀(140)에 형성된 측이 반도체 기기(10) 측으로 탄성 변형되어 도전 부재(130)의 일 측이 도전 볼(11)에 확실하게 접촉할 수 있게 된다.
도 2에 도시된 바와 같이, 어답터(400)는 인터포저(100)를 내부에 고정한다. 이를 위하여, 본 발명의 일 실시예에 따른 인터포저(100)의 어답터(400)는 베이스 어답터(420) 및 커버 어답터(410)를 포함한다.
베이스 어답터(420)는 일 측에 인터포저(100)의 일 면의 적어도 일부를 지지하는 지지면(422)이 형성된다. 즉, 인터포저(100)의 일 면으로서 후술하는 테스트 핀(700) 측에 배치되는 하면의 적어도 일부를 지지하기 위하여 지지면(422)이 상측을 향하도록 형성된다.
지지면(422)에는 후술하는 복수의 테스트 핀(700)의 선단부가 타 측으로 삽입되도록 복수의 테스트 핀 홀(120)이 형성된다. 복수의 테스트 핀 홀(120)의 배치는 베이스 어답터(420)의 지지면(422)에 인터포저(100)가 배치된 상태에서의 도전 부재(130)의 위치에 대응되도록 형성된다.
이때, 테스트 핀 홀(120)의 상하 방향 단면적의 형상은 후술하는 테스트 핀(700)의 선단부를 가이드하는 역할을 할 수 있으면 형상에 제한이 없다. 본 실시예에서는 테스트 핀(700)의 상단부의 단면적이 사각형으로 형성되고 테스트 핀 홀(120)의 단면적의 형상이 이에 대응되도록 사각형으로 형성된다.
테스트 핀 홀(120) 및 테스트 핀(700)의 단면적의 면적은 플레이트(110)의 두께 방향에 수직한 도전 부재(130)의 단면적보다 작게 형성된다. 즉, 테스트 핀 홀(120)의 단면적과 이에 의하여 가이드되는 테스트 핀(700)의 단면적이 도전 부재(130)의 하단부 단면적보다 넓게 형성되어 테스트 핀(700)과 도전 부재(130)의 접촉성을 높이게 된다.
이때, 도 4 및 도 5에 도시된 바와 같이, 테스트 핀 홀(120)의 위치는 베이스 어답터(420)의 지지면(422)에 인터포저(100)가 배치된 상태에서 플레이트(110)에 형성되는 탄성 제공 홀(140)에 인접하게 배치된다.
이에 따라, 테스트 핀(700)이 가압하는 부분이 소정의 영역(111) 중 탄성 제공 홀(140)이 형성되는 측 부분이 됨으로써 소정의 영역(111)에 해당하는 플레이트(110)의 탄성 변형으로 보다 용이하게 유도할 수 있게 된다.
이때, 탄성 제공 홀(140)에 인접하게 배치되는 테스트 핀 홀(120)의 위치는 제한이 없다. 즉, 도 4에 도시된 바와 같이, 탄성 제공 홀(140)이 ㄴ자 형으로 형성되는 경우, 어느 한 변에 치우쳐 형성될 수도 있고, ㄴ자 형의 꺽인 점 부근에 대응되도록 형성될 수도 있다. 또한, 도 5에 도시된 바와 같이, 탄성 제공 홀(140')이 ㄷ자 형으로 형성되는 경우, ㄷ자 형의 중앙 변이 중심부에 인접하도록 형성될 수도 있다.
이에 따라, 소정의 영역(111) 중 탄성 제공 홀(140)에 형성된 측이 반도체 기기(10) 측으로 탄성 변형되어 도전 부재(130)의 일 측이 도전 볼(11)에 확실하게 접촉할 수 있게 된다.
커버 어답터(410)는 인터포저(100)의 타 면의 둘레부를 지지함으로써 인터포저(100)의 둘레부가 커버 어답터(410)와 베이스 어답터(420)에 의하여 고정될 수 있도록 한다.
이때, 커버 어답터(410)와 베이스 어답터(420)에 인터포저(100)를 사이에 두고 결합 가능하도록 형성된다. 커버 어답터(410)와 베이스 어답터(420)가 결합되는 방식에는 제한이 있는 것은 아니며, 공지된 다양한 결합 방식으로 결합될 수 있다.
커버 어답터(410)에는 도 2에 도시된 바와 같이, 반도체 기기 삽입부(411)가 형성된다. 반도체 기기 삽입부(411)는 반도체 기기(10)가 도전 볼(11)이 형성되는 하면이 인터포저(100)의 상면을 향한 상태에서 삽입될 수 있는 공간을 제공한다.
또한, 반도체 기기 삽입부(411)는 반도체 기기(10)의 테두리부 외주면을 가이드하도록 형성된다. 즉, 반도체 기기 삽입부(411)의 단면적이 반도체 기기(10)의 평면 방향의 단면적과 동일하게 형성된다.
이에 따라, 반도체 기기 삽입부(411)로 반도체를 삽입하는 경우, 복수의 도전 볼(11)이 인터포저(100)의 도전 부재(130)의 일 측에 접촉하도록 배치된다.
한편, 도 2에 도시된 바와 같이, 베이스(300)는 어답터(400)의 테스트 핀 홀(120)로 테스트 핀(700)의 일 단부가 삽입되도록 어답터(400)와 후술하는 테스트 핀 하우징(600)을 순차적으로 고정한다. 즉, 테스트 핀 하우징(600)이 고정된 상태에서 테스트 핀 하우징(600)의 상측에 어답터(400)가 고정된다.
이에 의하여, 커버 어답터(410)의 반도체 기기 삽입부(411)로 반도체 기기(10)가 삽입되면 테스트 핀 하우징(600)은 어답터(400)를 사이에 두고 인터포저(100)와 대향하여 배치된다.
이때, 베이스(300)에 어답터(400)와 테스트 핀 하우징(600)이 고정되는 구조에는 제한이 없다. 예를 들면, 본 실시예에서와 같이, 베이스(300)에 홈이 형성되고, 홈에 테스트 핀 하우징(600)과 어답터(400)가 순차적으로 삽입되어 고정될 수 있다. 또한, 이에 한정되는 것이 아니라, 베이스(300), 테스트 핀 하우징(600) 및 어답터(400)가 일체로 형성될 수도 있다.
베이스(300)에 고정되는 테스트 핀 하우징(600)은 내부에 테스트 핀(700)이 고정된다. 테스트 핀(700)은 일 측이 도전 볼(11)에 연결되고 타 측이 테스트 장치(미도시)에 연결되어 도전 볼(11)으로 반도체 기기(10)를 검사하기 위한 전기적 신호를 전달한다.
테스트 핀(700)은 테스트 핀 하우징(600)의 상측으로 돌출될 수 있는 일단부를 구비하면 형상에 제한이 있는 것은 아니다. 본 실시예에서는 상단부가 테스트 핀 하우징(600)의 상측으로 돌출되고, 하단부가 테스트 핀 하우징(600)의 하측으로 돌출되도록 연장된다.
이때, 도 3에 도시된 바와 같이, 테스트 핀 하우징(600)의 상측으로 돌출된 테스트 핀(700)의 상단부는 베이스 어답터(420)의 테스트 핀 홀(120)에 삽입되어 도전 부재(130)의 하측에 접촉하게 된다. 테스트 핀 하우징(600)의 하측으로 돌출된 테스트 핀(700)의 하단부는 테스트 장치(미도시)에 형성되는 단자에 접촉하게 된다.
이때, 테스트 핀(700)은 상하 방향으로 탄성적으로 변형될 수 있다. 이를 위하여 도 2에 도시된 바와 같이 테스트 핀(700)의 중앙부가 굴곡 형성될 수 있다. 테스트 핀(700)은 굴곡부의 형상을 따라 상하 방향으로 탄성 변형 가능한다.
또한, 도면에 도시되어 있지는 않으나, 테스트 핀(700)은 상단부와 하단부가 분리되고 상단부화 하단부를 연결하는 스프링을 구비함으로써 스프링에 의해 탄성 변형될 수도 있다.
이에 의하여 인터포저(100)의 도전 부재(130)의 하측에 접촉되는 과정에서 탄성 변형되어 접촉성을 높일 수 있게 된다. 또한, 도전 부재(130)가 손상될 정도의 가압력 이 작용하는 경우 탄성 변형에 의하여 도전 부재(130)가 손상되는 것을 방지할 수 있게 된다.
도 2에 도시된 바와 같이, 베이스(300)의 상측에는 커버(200)가 결합된다. 커버(200)에는 반도체 기기(10)의 일 면이 인터포저(100)의 타 면을 향한 상태로 삽입되도록 삽입부(210)가 형성된다. 삽입부(210)는 반도체 기기(10)를 가이드할 필요가 없기 때문에 커버 어답터(410)의 반도체 기기 삽입부(411)보다 크게 형성된다.
커버(200)는 후술하는 고정 부재(500)로 반도체 기기(10)를 인터포저(100)의 상면에 고정한 상태에서 상하로 움직일 수 있다. 이에 따라, 전술한 테스트 핀(700)이 탄성 변형됨으로써 반도체 기기(10)의 도전 볼(11)과 인터포저(100)의 도전 부재(130) 및 테스트 핀(700)의 접촉성을 높여 검사의 정확도를 높일 수 있게 된다.
커버(200)가 상하로 움직이는 구조에는 제한이 있는 것은 아니다. 예를 들면 베이스(300)에 상하 방향으로 연장되는 레일이 형성되고 커버(200)가 레일을 통해 베이스(300)에 결합될 수 있다.
도 3에 도시된 바와 같이 고정 부재(500)는 커버(200)에 설치되어 반도체 기기(10)의 복수의 도전 볼(11)이 인터포저(100)의 도전 부재(130)의 일 측에 접촉되도록 반도체 기기(10)의 타 면을 가압한다. 고정 부재(500)가 반도체 기기(10)의 타 면으로서 상면을 가압하는 방식에는 제한이 없으며 공지된 다양한 부품이 사용될 수 있다.
본 실시예에서는 이를 위하여, 고정 부재(500)가 제1 래치(510) 및 제2 래치(520)를 포함할 수 있다.
제1 래치(510) 및 제2 래치(520)는 동일하게 형성되고, 대향하여 배치된다. 즉, 제1 래치(510)와 제2 래치(520)는 동일한 매커니즘에 의하여 반도체 기기(10)를 고정한다.
제1 래치(510)는 반도체 기기(10)의 상면의 일 측을 가압하도록 커버(200)의 일 측에 피벗 회전 가능하게 결합된다. 제1 래치(510)의 선단부는 반도체 기기(10)의 일면을 넓은 면적으로 가압할 수 있도록 지지부가 소정의 면적을 가지도록 형성될 수 있다.
제1 래치(510)는 반도체 기기(10)를 가압한 상태에서 잠금 상태가 될 수 있다. 이에 따라 제1 래치(510)가 잠금 상태를 유지한 상태에서 커버(200)가 하측으로 이동할 수 있게 된다.
제2 래치(520)는 반도체 기기(10)의 상면의 타 측을 가압하도록 커버(200)의 타 측에 피벗 회전 가능하게 결합된다. 제2 래치(520)의 선단부도 반도체 기기(10)의 일면을 넓은 면적으로 가압할 수 있도록 지지부가 소정의 면적을 가지도록 형성될 수 있다.
도 3에 도시된 바와 같이, 제1 래치(510)와 제2 래치(520)는 반도체 기기(10)를 안정적으로 고정하기 위하여 서로 대향하여 배치될 수 있다.
제1 래치(510) 및 제2 래치(520)는 반도체 기기(10)를 가압한 상태에서 잠금 상태가 될 수 있다. 이에 따라 제1 래치(510)가 잠금 상태를 유지한 상태에서 커버(200)가 하측으로 이동할 수 있게 된다.
이상과 같이 본 발명에 따른 바람직한 실시예를 살펴보았으며, 앞서 설명된 실시예 이외에도 본 발명이 그 취지나 범주에서 벗어남이 없이 다른 특정 형태로 구체화될 수 있다는 사실은 해당 기술에 통상의 지식을 가진 이들에게는 자명한 것이다. 그러므로, 상술한 실시예는 제한적인 것이 아니라 예시인 것으로 여겨져야 하고, 이에 따라 본 발명은 상술한 설명에 한정되지 않고 첨부된 청구항의 범주 및 그 동등 범위 내에서 변경될 수도 있다.
1 테스트 소켓 400 어답터
10 반도체 기기 410 커버 어답터
11 도전 볼 411 반도체 기기 삽입부
100 인터포저 420 베이스 어답터
110 플레이트 421 커넥터 핀 홀
111 영역 422 지지면
120 홀 500 고정 부재
130 도전 부재 510 제1 래치
140 탄성 제공 홀 520 제2 래치
200 커버 600 테스트 핀 하우징
210 삽입부 700 테스트 핀
300 베이스

Claims (12)

  1. 반도체 기기의 일면으로부터 돌출되는 복수의 도전 볼와 복수의 테스트 핀의 사이에 배치되어 복수의 상기 도전 볼 및 복수의 상기 테스트 핀을 각각 통전 가능하게 연결하는 인터포저로서,
    판상의 플레이트;
    상기 플레이트에 상기 플레이트의 두께 방향으로 관통되는 복수의 홀; 및
    복수의 상기 홀에 각각 충진되고 일 측에 상기 도전 볼가 접촉되고 타 측에 상기 테스트 핀이 접촉되어 상기 도전 볼와 상기 테스트 핀을 통전 가능하게 연결하는 도전 부재; 을 포함하는, 인터포저.
  2. 제1 항에 있어서,
    복수의 상기 홀을 각각 포함하는 상기 플레이트 상의 복수의 영역의 둘레부의 일 부분을 따라 상기 플레이트의 두께 방향으로 각각 관통되는 복수의 탄성 제공 홀; 을 더 포함하는, 인터포저.
  3. 제2 항에 있어서,
    상기 탄성 제공 홀은 ㄴ자 형 또는 ㄷ자 형으로 형성되는, 인터포저.
  4. 제1 항에 있어서,
    상기 도전 부재는 일 단부가 상기 홀의 일 단부의 외측으로 돌출되도록 형성되는, 인터포저.
  5. 제4 항에 있어서,
    상기 홀의 일 단부의 외측으로 돌출된 상기 도전 부재의 일 단부는 원판형으로 형성되는, 인터포저.
  6. 제1 항에 있어서,
    복수의 상기 홀의 내주면은 전도성 물질로 도금되는, 인터포저.
  7. 제1 항에 따른 인터포저;
    내부에 상기 인터포저가 고정되되, 일 측에 상기 도전 볼가 상기 도전 부재의 일 측에 접촉되도록 상기 반도체 기기이 삽입될 수 있는 반도체 기기 삽입부가 형성되고, 타 측에 상기 테스트 핀이 상기 도전 부재의 타 측에 접촉되도록 복수의 상기 테스트 핀의 일 단부가 각각 삽입될 수 있는 복수의 테스트 핀 홀이 형성되는 어답터; 및
    상기 어답터를 사이에 두고 상기 인터포저와 대향하여 배치되되 복수의 상기 테스트 핀을 고정하는 테스트 핀 하우징; 를 포함하는, 인터포저를 구비하는 테스트 소켓.
  8. 제7 항에 있어서,
    상기 어답터는
    일 측에 상기 인터포저의 일 면의 적어도 일부를 지지하는 지지면이 형성되고, 복수의 상기 테스트 핀의 선단부가 타 측으로 삽입되도록 상기 지지면에 복수의 상기 테스트 핀 홀이 형성되는 베이스 어답터; 및
    상기 인터포저의 타 면의 둘레부를 지지하도록 상기 베이스 어답터에 결합되는 커버 어답터; 를 포함하는, 인터포저를 구비하는 테스트 소켓.
  9. 제7 항에 있어서,
    상기 어답터의 상기 테스트 핀 홀로 상기 테스트 핀의 일 단부가 삽입되도록 상기 어답터 및 상기 테스트 핀 하우징을 순차적으로 고정하는 베이스;
    상기 베이스의 일 측에 결합되고 상기 반도체 기기의 일 면이 상기 인터포저의 타 면을 향한 상태로 삽입되도록 삽입부가 형성되는 커버; 및
    상기 커버에 설치되어 상기 반도체 기기의 복수의 상기 도전 볼이 상기 인터포저의 상기 도전 부재의 일 측에 접촉되도록 상기 반도체 기기의 타 면을 가압하는 고정 부재; 를 더 포함하는, 인터포저를 구비하는 테스트 소켓.
  10. 제9 항에 있어서,
    상기 고정 부재는
    상기 반도체 기기의 타 면의 일 측을 가압하도록 상기 커버의 일 측에 피벗 회전 가능하게 결합되는 제1 래치; 및
    상기 반도체 기기의 타 면의 타 측을 가압하도록 상기 커버의 타 측에 피벗 회전 가능하게 결합되는 제2 래치; 를 포함하는, 인터포저를 구비하는 테스트 소켓.
  11. 제7 항에 있어서,
    상기 인터포저는 복수의 상기 홀을 각각 포함하는 상기 플레이트 상의 복수의 영역의 둘레부의 일 부분을 따라 상기 플레이트의 두께 방향으로 각각 관통되는 복수의 탄성 제공 홀; 을 더 포함하고,
    상기 테스트 핀 홀은 상기 도전 부재의 위치에 대응되도록 형성되되, 상기 플레이트의 두께 방향에 수직한 상기 테스트 핀 홀의 단면적이 상기 플레이트의 두께 방향에 수직한 상기 도전 부재의 단면적보다 작게 형성되는, 인터포저를 구비하는 테스트 소켓.
  12. 제11 항에 있어서,
    상기 테스트 핀 홀은 상기 영역 중 상기 탄성 제공 홀에 인접한 위치에 대응되도록 형성되는, 인터포저를 구비하는 테스트 소켓.
KR1020220052627A 2022-04-28 2022-04-28 인터포저 및 이를 구비하는 테스트 소켓 KR20230152991A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220052627A KR20230152991A (ko) 2022-04-28 2022-04-28 인터포저 및 이를 구비하는 테스트 소켓

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220052627A KR20230152991A (ko) 2022-04-28 2022-04-28 인터포저 및 이를 구비하는 테스트 소켓

Publications (1)

Publication Number Publication Date
KR20230152991A true KR20230152991A (ko) 2023-11-06

Family

ID=88748555

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220052627A KR20230152991A (ko) 2022-04-28 2022-04-28 인터포저 및 이를 구비하는 테스트 소켓

Country Status (1)

Country Link
KR (1) KR20230152991A (ko)

Similar Documents

Publication Publication Date Title
US10670628B2 (en) Test probe and test device using the same
US9500673B2 (en) Electrically conductive kelvin contacts for microcircuit tester
US6439897B1 (en) Socket apparatus for removably mounting electronic packages with improved contacting system
US7898276B2 (en) Probe card with stacked substrate
US10247755B2 (en) Electrically conductive kelvin contacts for microcircuit tester
KR101366171B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR101353481B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR101806472B1 (ko) 와이어 실리콘 고무가 콘택 핀과 반도체 기기 사이에 인터포저 되는 번인 테스트 소켓
JP7198127B2 (ja) インタポーザ、ソケット、ソケット組立体、及び、配線板組立体
KR102271503B1 (ko) 신호 전송 커넥터
US8988090B2 (en) Electrically conductive kelvin contacts for microcircuit tester
KR101471116B1 (ko) 고밀도 도전부를 가지는 테스트용 소켓
KR102132232B1 (ko) 프로브 핀, 이의 제조 방법 및 이를 포함하는 반도체 검사 장치
KR101683018B1 (ko) 러버 콘택의 테스트 보드, 및 이를 포함하는 번인 테스트 소켓
US20190302145A1 (en) Electrically Conductive Kelvin Contacts For Microcircuit Tester
KR101882758B1 (ko) 더블 ｓ 와이어 콘택 구조의 테스트 소켓
KR20230152991A (ko) 인터포저 및 이를 구비하는 테스트 소켓
KR101802426B1 (ko) 와이어 실리콘 보드에 의하여 ｍｅｍｓ 필름의 콘택 특성이 개선되는 하이브리드 테스트 소켓
JP2002270320A (ja) 半導体パッケージ用ソケット
KR20090073745A (ko) 프로브 카드
KR101763369B1 (ko) 개별 ｐｃｂ 랜드를 포함하는 테스트 소켓
JP7301582B2 (ja) 電気的接触子及び電気的接続装置
CN114088997A (zh) 电触头的电接触构造以及电连接装置
KR20090073747A (ko) 프로브 유닛 및 프로브 카드
KR101266927B1 (ko) 반도체 테스트용 마이크로 가이드

Legal Events

Date Code Title Description
E902 Notification of reason for refusal