KR20230152971A - 반도체 장치 - Google Patents

반도체 장치 Download PDF

Info

Publication number
KR20230152971A
KR20230152971A KR1020220052580A KR20220052580A KR20230152971A KR 20230152971 A KR20230152971 A KR 20230152971A KR 1020220052580 A KR1020220052580 A KR 1020220052580A KR 20220052580 A KR20220052580 A KR 20220052580A KR 20230152971 A KR20230152971 A KR 20230152971A
Authority
KR
South Korea
Prior art keywords
nanosheets
active
horizontal direction
gate
cut
Prior art date
Application number
KR1020220052580A
Other languages
English (en)
Inventor
박범진
강명길
김동원
조근휘
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220052580A priority Critical patent/KR20230152971A/ko
Priority to US18/062,116 priority patent/US20240186392A1/en
Priority to CN202310228845.5A priority patent/CN116978908A/zh
Publication of KR20230152971A publication Critical patent/KR20230152971A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/423—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions not carrying the current to be rectified, amplified or switched
    • H01L29/42312—Gate electrodes for field effect devices
    • H01L29/42316—Gate electrodes for field effect devices for field-effect transistors
    • H01L29/4232—Gate electrodes for field effect devices for field-effect transistors with insulated gate
    • H01L29/42384—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor
    • H01L29/42392—Gate electrodes for field effect devices for field-effect transistors with insulated gate for thin film field effect transistors, e.g. characterised by the thickness or the shape of the insulator or the dimensions, the shape or the lay-out of the conductor fully surrounding the channel, e.g. gate-all-around
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H01L27/0886—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate including transistors with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • B—PERFORMING OPERATIONS; TRANSPORTING
    • B82—NANOTECHNOLOGY
    • B82Y—SPECIFIC USES OR APPLICATIONS OF NANOSTRUCTURES; MEASUREMENT OR ANALYSIS OF NANOSTRUCTURES; MANUFACTURE OR TREATMENT OF NANOSTRUCTURES
    • B82Y10/00—Nanotechnology for information processing, storage or transmission, e.g. quantum computing or single electron logic
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/04—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body
    • H01L27/08—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind
    • H01L27/085—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only
    • H01L27/088—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being a semiconductor body including only semiconductor components of a single kind including field-effect components only the components being field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0603—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by particular constructional design considerations, e.g. for preventing surface leakage, for controlling electric field concentration or for internal isolations regions
    • H01L29/0642—Isolation within the component, i.e. internal isolation
    • H01L29/0649—Dielectric regions, e.g. SiO2 regions, air gaps
    • H01L29/0653—Dielectric regions, e.g. SiO2 regions, air gaps adjoining the input or output region of a field-effect device, e.g. the source or drain region
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/0657—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body
    • H01L29/0665—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions characterised by the shape of the body the shape of the body defining a nanostructure
    • H01L29/0669—Nanowires or nanotubes
    • H01L29/0673—Nanowires or nanotubes oriented parallel to a substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/08—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/0843—Source or drain regions of field-effect devices
    • H01L29/0847—Source or drain regions of field-effect devices of field-effect transistors with insulated gate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/06—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions
    • H01L29/10—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by their shape; characterised by the shapes, relative sizes, or dispositions of the semiconductor regions ; characterised by the concentration or distribution of impurities within semiconductor regions with semiconductor regions connected to an electrode not carrying current to be rectified, amplified or switched and such electrode being part of a semiconductor device which comprises three or more electrodes
    • H01L29/1025—Channel region of field-effect devices
    • H01L29/1029—Channel region of field-effect devices of field-effect transistors
    • H01L29/1033—Channel region of field-effect devices of field-effect transistors with insulated gate, e.g. characterised by the length, the width, the geometric contour or the doping structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/02—Semiconductor bodies ; Multistep manufacturing processes therefor
    • H01L29/12—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed
    • H01L29/16—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table
    • H01L29/161—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys
    • H01L29/165—Semiconductor bodies ; Multistep manufacturing processes therefor characterised by the materials of which they are formed including, apart from doping materials or other impurities, only elements of Group IV of the Periodic Table including two or more of the elements provided for in group H01L29/16, e.g. alloys in different semiconductor regions, e.g. heterojunctions
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/40—Electrodes ; Multistep manufacturing processes therefor
    • H01L29/41—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions
    • H01L29/417—Electrodes ; Multistep manufacturing processes therefor characterised by their shape, relative sizes or dispositions carrying the current to be rectified, amplified or switched
    • H01L29/41725—Source or drain electrodes for field effect devices
    • H01L29/41775—Source or drain electrodes for field effect devices characterised by the proximity or the relative position of the source or drain electrode and the gate electrode, e.g. the source or drain electrode separated from the gate electrode by side-walls or spreading around or above the gate electrode
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/66007—Multistep manufacturing processes
    • H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
    • H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
    • H01L29/66409—Unipolar field-effect transistors
    • H01L29/66439—Unipolar field-effect transistors with a one- or zero-dimensional channel, e.g. quantum wire FET, in-plane gate transistor [IPG], single electron transistor [SET], striped channel transistor, Coulomb blockade transistor
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/775—Field effect transistors with one dimensional charge carrier gas channel, e.g. quantum wire FET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/785—Field effect transistors with field effect produced by an insulated gate having a channel with a horizontal current flow in a vertical sidewall of a semiconductor body, e.g. FinFET, MuGFET
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78696—Thin film transistors, i.e. transistors with a channel being at least partly a thin film characterised by the structure of the channel, e.g. multichannel, transverse or longitudinal shape, length or width, doping structure, or the overlap or alignment between the channel and the gate, the source or the drain, or the contacting structure of the channel

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Ceramic Engineering (AREA)
  • Chemical & Material Sciences (AREA)
  • Nanotechnology (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Materials Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Mathematical Physics (AREA)
  • Theoretical Computer Science (AREA)
  • Insulated Gate Type Field-Effect Transistor (AREA)

Abstract

반도체 장치가 제공된다. 반도체 장치는 기판, 기판 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 기판 상에서 제1 수평 방향으로 연장되고, 제1 액티브 패턴과 제1 수평 방향으로 이격된 제2 액티브 패턴, 제1 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제1 복수의 나노시트, 제1 및 제2 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제2 복수의 나노시트, 제1 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 복수의 나노시트를 둘러싸는 제1 게이트 전극, 제1 복수의 나노시트와 제2 복수의 나노시트 사이에 배치되는 소오스/드레인 영역, 제2 복수의 나노시트를 수직 방향으로 관통하여 기판까지 연장되고, 제1 및 제2 액티브 패턴을 분리하는 액티브 컷, 및 소오스/드레인 영역과 액티브 컷 사이에 배치되고, 액티브 컷과 접하고, 실리콘 게르마늄(SiGe)을 포함하는 희생막을 포함한다.

Description

반도체 장치{Semiconductor device}
본 발명은 반도체 장치에 관한 것이다. 구체적으로, 본 발명은 MBCFETTM(Multi-Bridge Channel Field Effect Transistor)를 포함하는 반도체 장치에 관한 것이다.
최근 정보 매체의 급속한 보급에 따라 반도체 장치의 기능도 비약적으로 발전하고 있다. 최근의 반도체 제품들의 경우, 경쟁력 확보를 위해 낮은 비용, 고품질을 위해 제품의 고집적화가 요구된다. 고집적화를 위해, 반도체 장치는 스케일링 다운이 진행되고 있다.
한편, 피치 크기가 줄어듦에 따라, 반도체 장치 내의 컨택들 사이에서 정전 용량 감소 및 전기적 안정성 확보하기 위한 연구가 필요하다.
본 발명이 해결하고자 하는 과제는, 액티브 컷이 형성되는 부분의 복수의 나노시트 사이에서 액티브 컷의 양 측벽 상에 실리콘 게르마늄(SiGe)을 포함하는 희생막을 배치하여, 액티브 컷이 형성되는 부분의 복수의 나노시트 사이에서 게이트 전극에 의한 쇼트가 발생하는 것을 방지함으로써 신뢰성이 향상된 반도체 장치를 제공하는 것이다.
본 발명이 해결하려는 과제는 이상에서 언급한 과제로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 몇몇 실시예는, 기판, 기판 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 기판 상에서 제1 수평 방향으로 연장되고, 제1 액티브 패턴과 제1 수평 방향으로 이격된 제2 액티브 패턴, 제1 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제1 복수의 나노시트, 제1 및 제2 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제2 복수의 나노시트, 제1 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 복수의 나노시트를 둘러싸는 제1 게이트 전극, 제1 복수의 나노시트와 제2 복수의 나노시트 사이에 배치되는 소오스/드레인 영역, 제2 복수의 나노시트를 수직 방향으로 관통하여 기판까지 연장되고, 제1 및 제2 액티브 패턴을 분리하는 액티브 컷, 및 소오스/드레인 영역과 액티브 컷 사이에 배치되고, 액티브 컷과 접하고, 실리콘 게르마늄(SiGe)을 포함하는 희생막을 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 다른 몇몇 실시예는, 기판, 기판 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 기판 상에서 제1 수평 방향으로 연장되고, 제1 액티브 패턴과 제1 수평 방향으로 이격된 제2 액티브 패턴, 제1 및 제2 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 복수의 나노시트, 복수의 나노시트를 수직 방향으로 관통하여 기판까지 연장되고, 제1 및 제2 액티브 패턴을 분리하는 액티브 컷, 제1 및 제2 액티브 패턴 각각과 복수의 나노시트 중 최하부 나노시트 사이에 배치되고, 액티브 컷과 접하고, 실리콘 게르마늄(SiGe)을 포함하는 희생막, 복수의 나노시트 중 최상부 나노시트 상에서 액티브 컷의 측벽을 따라 제1 수평 방향과 다른 제2 수평 방향으로 연장되는 게이트 스페이서, 및 복수의 나노시트 중 최상부 나노시트와 게이트 스페이서 사이에 배치되고, 액티브 컷과 접하고, 게이트 스페이서와 다른 물질을 포함하는 절연층을 포함한다.
상기 과제를 해결하기 위한 본 발명의 기술적 사상에 따른 반도체 장치의 또 다른 몇몇 실시예는, 기판, 기판 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴, 기판 상에서 제1 수평 방향으로 연장되고, 제1 액티브 패턴과 제1 수평 방향으로 이격된 제2 액티브 패턴, 제1 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제1 복수의 나노시트, 제2 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제2 복수의 나노시트, 제1 및 제2 액티브 패턴 각각 상에서 수직 방향으로 서로 이격되어 배치되는 제3 복수의 나노시트, 제1 액티브 패턴 상에서 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 제1 복수의 나노시트를 둘러싸는 제1 게이트 전극, 제2 액티브 패턴 상에서 제2 수평 방향으로 연장되고, 제2 복수의 나노시트를 둘러싸는 제2 게이트 전극, 제1 복수의 나노시트와 제3 복수의 나노시트 사이에 배치되는 제1 소오스/드레인 영역, 제3 복수의 나노시트와 제2 복수의 나노시트 사이에 배치되는 제2 소오스/드레인 영역, 제3 복수의 나노시트를 수직 방향으로 관통하여 기판까지 연장되고, 제1 및 제2 액티브 패턴을 분리하는 액티브 컷, 및 제1 및 제2 소오스/드레인 영역 각각과 액티브 컷 사이에 배치되고, 액티브 컷과 접하고, 실리콘 게르마늄(SiGe)을 포함하는 희생막을 포함하되, 제1 액티브 패턴과 제1 복수의 나노시트 사이에 배치되는 제1 게이트 전극의 제1 수평 방향의 폭은 제3 복수의 나노시트 중 최하부 나노시트의 하부에 배치되는 액티브 컷의 제1 수평 방향의 폭보다 크다.
본 발명의 기타 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다.
도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다.
도 3은 도 1의 B-B' 선을 따라 절단한 단면도이다.
도 4는 도 1의 C-C' 선을 따라 절단한 단면도이다.
도 5 내지 도 27은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 28은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 29는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다.
도 30은 도 29의 D-D' 선을 따라 절단한 단면도이다.
도 31은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다.
도 32는 도 31의 E-E' 선을 따라 절단한 단면도이다.
도 33은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다.
도 34는 도 33의 F-F' 선을 따라 절단한 단면도이다.
이하에서, 도 1 내지 도 4를 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명한다.
도 1은 본 발명의 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다. 도 2는 도 1의 A-A' 선을 따라 절단한 단면도이다. 도 3은 도 1의 B-B' 선을 따라 절단한 단면도이다. 도 4는 도 1의 C-C' 선을 따라 절단한 단면도이다.
도 1 내지 도 4를 참조하면, 본 발명의 몇몇 실시예에 따른 반도체 장치는 기판(100), 제1 내지 제4 액티브 패턴(F1, F2, F3, F4), 제1 내지 제4 복수의 나노시트(NW1, NW2, NW3, NW4), 희생막(101), 제1 및 제2 게이트 전극(G1, G2), 제1 및 제2 게이트 절연막(111, 112), 제1 내지 제3 게이트 스페이서(121, 122, 123), 제1 내지 제3 캡핑 패턴(131, 132, 133), 제1 내지 제3 내부 스페이서(141, 142, 143), 제1 내지 제3 절연층(151, 152, 153), 제1 및 제2 소오스/드레인 영역(SD1, SD2), 제1 층간 절연막(160), 소오스/드레인 컨택(CA), 게이트 컨택(CB), 실리사이드층(170), 식각 정지막(180), 제2 층간 절연막(190), 제1 비아(V1) 및 제2 비아(V2)를 포함한다.
기판(100)은 실리콘 기판 또는 SOI(silicon-on-insulator)일 수 있다. 이와 달리, 기판(100)은 실리콘 게르마늄, SGOI(silicon germanium on insulator), 안티몬화 인듐, 납 텔루르 화합물, 인듐 비소, 인듐 인화물, 갈륨 비소 또는 안티몬화 갈륨을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 내지 제4 액티브 패턴(F1, F2, F3, F4) 각각은 기판(100)으로부터 수직 방향(DR3)으로 돌출될 수 있다. 여기에서, 수직 방향(DR3)은 제1 수평 방향(DR1) 및 제1 수평 방향(DR1)과 다른 제2 수평 방향(DR2) 각각과 수직인 방향으로 정의될 수 있다. 제1 내지 제4 액티브 패턴(F1, F2, F3, F4) 각각은 기판(100)의 일부일 수도 있고, 기판(100)으로부터 성장된 에피층(epitaxial layer)을 포함할 수 있다. 제1 내지 제4 액티브 패턴(F1, F2, F3, F4) 각각은 제1 수평 방향(DR1)으로 연장될 수 있다.
제2 액티브 패턴(F2)은 제1 액티브 패턴(F1)과 제1 수평 방향(DR1)으로 이격될 수 있다. 제3 액티브 패턴(F3)은 제1 액티브 패턴(F1)과 제2 수평 방향(DR2)으로 이격될 수 있다. 제4 액티브 패턴(F4)은 제3 액티브 패턴(F3)과 제1 수평 방향(DR1)으로 이격될 수 있다. 또한, 제4 액티브 패턴(F4)은 제2 액티브 패턴(F2)과 제2 수평 방향(DR2)으로 이격될 수 있다.
필드 절연막(105)은 기판(100) 상에 배치될 수 있다. 필드 절연막(105)은 제1 내지 제4 액티브 패턴(F1, F2, F3, F4) 각각의 측벽을 둘러쌀 수 있다. 예를 들어, 도 3에는 제1 및 제3 액티브 패턴(F1, F3) 각각의 상면이 필드 절연막(105)의 상면과 동일 평면 상에 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 내지 제4 액티브 패턴(F1, F2, F3, F4) 각각의 상면은 필드 절연막(105)의 상면보다 수직 방향(DR3)으로 돌출될 수 있다.
제1 내지 제4 액티브 패턴(F1, F2, F3, F4) 각각 상에 복수의 나노시트가 배치될 수 있다. 제1 및 제2 액티브 패턴(F1, F2)에 걸쳐 복수의 나노시트가 배치될 수 있다. 제3 및 제4 액티브 패턴(F3, F4)에 걸쳐 복수의 나노시트가 배치될 수 있다. 복수의 나노시트는 수직 방향(DR3)으로 서로 이격되어 배치된 복수개의 나노시트를 포함할 수 있다.
예를 들어, 제1 복수의 나노시트(NW1)는 제1 액티브 패턴(F1) 상에 배치될 수 있다. 제2 복수의 나노시트(NW2)는 제1 및 제2 액티브 패턴(F1, F2) 상에 배치될 수 있다. 제3 복수의 나노시트(NW3)는 제2 액티브 패턴(F2) 상에 배치될 수 있다. 제4 복수의 나노시트(NW4)는 제3 액티브 패턴(F3) 상에 배치될 수 있다. 제1 복수의 나노시트(NW1), 제3 복수의 나노시트(NW3) 및 제2 복수의 나노시트(NW2)는 제1 수평 방향(DR1)으로 순차적으로 이격될 수 있다. 제4 복수의 나노시트(NW4)는 제1 복수의 나노시트(NW1)와 제2 수평 방향(DR2)으로 이격될 수 있다.
제1 내지 제4 복수의 나노시트(NW1, NW2, NW3, NW4) 각각은 수직 방향(DR3)으로 서로 이격된 복수개의 나노시트를 포함할 수 있다. 예를 들어, 제1 내지 제4 복수의 나노시트(NW1, NW2, NW3, NW4) 각각은 수직 방향(DR3)으로 서로 이격된 3개의 나노시트를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 내지 제4 복수의 나노시트(NW1, NW2, NW3, NW4) 각각은 수직 방향(DR3)으로 서로 이격된 4개 이상의 나노시트를 포함할 수 있다.
제1 게이트 전극(G1)은 제1 액티브 패턴(F1) 및 제3 액티브 패턴(F3) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제1 게이트 전극(G1)은 제1 복수의 나노시트(NW1) 및 제3 복수의 나노시트(NW3) 각각을 둘러쌀 수 있다. 제2 게이트 전극(G2)은 제2 액티브 패턴(F2) 및 제4 액티브 패턴(F4) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제2 게이트 전극(G2)은 제1 게이트 전극(G1)과 제1 수평 방향(DR1)으로 이격될 수 있다. 제2 게이트 전극(G2)은 제2 복수의 나노시트(NW2)를 둘러쌀 수 있다.
제1 및 제2 게이트 전극(G1, G2) 각각은 예를 들어, 티타늄 질화물(TiN), 탄탈륨 탄화물(TaC), 탄탈륨 질화물(TaN), 티타늄 실리콘 질화물(TiSiN), 탄탈륨 실리콘 질화물(TaSiN), 탄탈륨 티타늄 질화물(TaTiN), 티타늄 알루미늄 질화물(TiAlN), 탄탈륨 알루미늄 질화물(TaAlN), 텅스텐 질화물(WN), 루테늄(Ru), 티타늄 알루미늄(TiAl), 티타늄 알루미늄 탄질화물(TiAlC-N), 티타늄 알루미늄 탄화물(TiAlC), 티타늄 탄화물(TiC), 탄탈륨 탄질화물(TaCN), 텅스텐(W), 알루미늄(Al), 구리(Cu), 코발트(Co), 티타늄(Ti), 탄탈륨(Ta), 니켈(Ni), 백금(Pt), 니켈 백금(Ni-Pt), 니오븀(Nb), 니오븀 질화물(NbN), 니오븀 탄화물(NbC), 몰리브덴(Mo), 몰리브덴 질화물(MoN), 몰리브덴 탄화물(MoC), 텅스텐 탄화물(WC), 로듐(Rh), 팔라듐(Pd), 이리듐(Ir), 오스뮴(Os), 은(Ag), 금(Au), 아연(Zn), 바나듐(V) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 제1 및 제2 게이트 전극(G1, G2) 각각은 도전성 금속 산화물, 도전성 금속 산질화물 등을 포함할 수 있고, 상술한 물질이 산화된 형태를 포함할 수도 있다.
제1 소오스/드레인 영역(SD1)은 제1 액티브 패턴(F1) 상에서 제1 게이트 전극(G1)의 적어도 일 측에 배치될 수 있다. 예를 들어, 제1 소오스/드레인 영역(SD1)은 제1 액티브 패턴(F1) 상에서 제1 게이트 전극(G1)의 양 측에 배치될 수 있다. 예를 들어, 제1 소오스/드레인 영역(SD1)은 제1 복수의 나노시트(NW1)와 제3 복수의 나노시트(NW3) 사이에 배치될 수 있다. 제1 소오스/드레인 영역(SD1)은 제1 복수의 나노시트(NW1) 및 제3 복수의 나노시트(NW3) 각각과 접할 수 있다.
제2 소오스/드레인 영역(SD2)은 제2 액티브 패턴(F2) 상에서 제2 게이트 전극(G2)의 적어도 일 측에 배치될 수 있다. 예를 들어, 제2 소오스/드레인 영역(SD2)은 제2 액티브 패턴(F2) 상에서 제2 게이트 전극(G2)의 양 측에 배치될 수 있다. 예를 들어, 제2 소오스/드레인 영역(SD2)은 제3 복수의 나노시트(NW3)와 제2 복수의 나노시트(NW2) 사이에 배치될 수 있다. 제2 소오스/드레인 영역(SD2)은 제3 복수의 나노시트(NW3) 및 제2 복수의 나노시트(NW2) 각각과 접할 수 있다.
액티브 컷(FC)은 기판(100) 및 필드 절연막(105) 상에 배치될 수 있다. 액티브 컷(FC)은 제3 복수의 나노시트(NW3)를 수직 방향(DR3)으로 관통하여 기판(100)까지 연장될 수 있다. 예를 들어, 액티브 컷(FC)의 적어도 일부는 기판(100)의 내부로 연장될 수 있다. 액티브 컷(FC)은 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 액티브 컷(FC)의 상면은 제1 층간 절연막(160)의 상면과 동일 평면 상에 형성될 수 있다.
예를 들어, 액티브 컷(FC)의 하부에 배치되는 필드 절연막(105)의 상면은 제1 게이트 전극(G1)의 하부에 배치되는 필드 절연막(105)의 상면보다 낮게 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 필드 절연막(105)의 내부에 배치되는 액티브 컷(FC)의 제2 수평 방향(DR2)의 폭은 제1 액티브 패턴(F1)의 제2 수평 방향(DR2) 폭보다 클 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
액티브 컷(FC)은 제1 액티브 패턴(F1)과 제2 액티브 패턴(F2) 사이에 배치될 수 있다. 액티브 컷(FC)은 제1 액티브 패턴(F1)과 제2 액티브 패턴(F2)을 분리할 수 있다. 액티브 컷(FC)은 제1 액티브 패턴(F1) 및 제2 액티브 패턴(F2) 각각과 접할 수 있다. 또한, 액티브 컷(FC)은 제3 액티브 패턴(F3)과 제4 액티브 패턴(F4) 사이에 배치될 수 있다. 액티브 컷(FC)은 제3 액티브 패턴(F3)과 제4 액티브 패턴(F4)을 분리할 수 있다. 또한, 액티브 컷(FC)은 제3 액티브 패턴(F3)과 제4 액티브 패턴(F4) 각각과 접할 수 있다.
예를 들어, 액티브 컷(FC)의 제1 수평 방향(DR1)의 폭은 기판(100)에 인접할수록 감소할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 예를 들어, 제1 액티브 패턴(F1)과 제1 복수의 나노시트(NW1) 사이에 배치되는 제1 게이트 전극(G1)의 제1 수평 방향(DR1)의 폭(W1)은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC)의 제1 수평 방향(DR1)의 폭(W2)보다 클 수 있다. 또한, 제2 액티브 패턴(F2)과 제2 복수의 나노시트(NW2) 사이에 배치되는 제2 게이트 전극(G2)의 제1 수평 방향(DR1)의 폭은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC)의 제1 수평 방향(DR1)의 폭(W2)보다 클 수 있다.
액티브 컷(FC)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN) 또는 이들의 조합 중 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
게이트 컷(GC)은 제1 게이트 전극(G1), 액티브 컷(FC) 및 제2 게이트 전극(G2) 각각의 제2 수평 방향(DR2)의 말단에 배치될 수 있다. 예를 들어, 게이트 컷(GC)의 상면은 제1 층간 절연막(160)의 상면과 동일 평면 상에 형성될 수 있다. 예를 들어, 게이트 컷(GC)의 하면은 필드 절연막(105)에 내부에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 게이트 컷(GC)의 하면은 필드 절연막(105)의 최상면과 접할 수 있다. 게이트 컷(GC)은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN) 또는 이들의 조합 중 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 게이트 스페이서(121)는 제1 게이트 전극(G1)의 양 측벽 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제1 게이트 스페이서(121)는 제1 복수의 나노시트(NW1) 중 최상부 나노시트 상에서 제1 게이트 전극(G1)의 양 측벽 상에 배치될 수 있다. 도시되어 있지는 않지만, 제1 게이트 스페이서(121)는 필드 절연막(105) 상에서 제1 게이트 전극(G1)의 양 측벽 상에 배치될 수 있다.
제2 게이트 스페이서(122)는 제2 게이트 전극(G2)의 양 측벽 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제2 게이트 스페이서(122)는 제2 복수의 나노시트(NW2) 중 최상부 나노시트 상에서 제2 게이트 전극(G2)의 양 측벽 상에 배치될 수 있다. 도시되어 있지는 않지만, 제2 게이트 스페이서(122)는 필드 절연막(105) 상에서 제2 게이트 전극(G2)의 양 측벽 상에 배치될 수 있다.
제3 게이트 스페이서(123)는 액티브 컷(FC)의 양 측벽 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 제3 게이트 스페이서(123)는 제3 복수의 나노시트(NW3) 중 최상부 나노시트 상에서 액티브 컷(FC)의 양 측벽 상에 배치될 수 있다. 도시되어 있지는 않지만, 제3 게이트 스페이서(123)는 필드 절연막(105) 상에서 액티브 컷(FC)의 양 측벽 상에 배치될 수 있다.
제1 내지 제3 게이트 스페이서(121, 122, 123) 각각은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 게이트 절연막(111)은 제1 게이트 전극(G1)과 제1 게이트 스페이서(121) 사이에 배치될 수 있다. 제1 게이트 절연막(111)은 제1 게이트 전극(G1)과 제1 소오스/드레인 영역(SD1) 사이에 배치될 수 있다. 제1 게이트 절연막(111)은 제1 게이트 전극(G1)과 제1 및 제3 액티브 패턴(F1, F3) 각각 사이에 배치될 수 있다. 제1 게이트 절연막(111)은 제1 게이트 전극(G1)과 제1 복수의 나노시트(NW1) 사이에 배치될 수 있다. 제1 게이트 절연막(111)은 제1 게이트 전극(G1)과 필드 절연막(105) 사이에 배치될 수 있다. 제1 게이트 절연막(111)은 제1 게이트 전극(G1)과 게이트 컷(GC) 사이에 배치될 수 있다.
제2 게이트 절연막(112)은 제2 게이트 전극(G2)과 제2 게이트 스페이서(122) 사이에 배치될 수 있다. 제2 게이트 절연막(112)은 제2 게이트 전극(G2)과 제2 소오스/드레인 영역(SD2) 사이에 배치될 수 있다. 제2 게이트 절연막(112)은 제2 게이트 전극(G2)과 제2 및 제4 액티브 패턴(F2, F4) 각각 사이에 배치될 수 있다. 제2 게이트 절연막(112)은 제2 게이트 전극(G2)과 제2 복수의 나노시트(NW2) 사이에 배치될 수 있다. 제2 게이트 절연막(112)은 제2 게이트 전극(G2)과 필드 절연막(105) 사이에 배치될 수 있다. 제2 게이트 절연막(112)은 제2 게이트 전극(G2)과 게이트 컷(GC) 사이에 배치될 수 있다.
제1 및 제2 게이트 절연막(111, 112) 각각은 실리콘 산화물, 실리콘 산질화물, 실리콘 질화물, 또는 실리콘 산화물보다 유전 상수가 큰 고유전율 물질 중 적어도 하나를 포함할 수 있다. 고유전율 물질은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 실리콘 산화물(hafnium silicon oxide), 하프늄 알루미늄 산화물(hafnium aluminum oxide), 란타늄 산화물(lanthanum oxide), 란타늄 알루미늄 산화물(lanthanum aluminum oxide), 지르코늄 산화물(zirconium oxide), 지르코늄 실리콘 산화물(zirconium silicon oxide), 탄탈륨 산화물(tantalum oxide), 티타늄 산화물(titanium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide), 스트론튬 티타늄 산화물(strontium titanium oxide), 이트륨 산화물(yttrium oxide), 알루미늄 산화물(aluminum oxide), 납 스칸듐 탄탈륨 산화물(lead scandium tantalum oxide), 또는 납 아연 니오브산염(lead zinc niobate) 중에서 하나 이상을 포함할 수 있다.
다른 몇몇 실시예들에 따른 반도체 장치는 네거티브 커패시터(Negative Capacitor)를 이용한 NC(Negative Capacitance) FET을 포함할 수 있다. 예를 들어, 제1 및 제2 게이트 절연막(111, 112) 각각은 강유전체 특성을 갖는 강유전체 물질막과, 상유전체 특성을 갖는 상유전체 물질막을 포함할 수 있다.
강유전체 물질막은 음의 커패시턴스를 가질 수 있고, 상유전체 물질막은 양의 커패시턴스를 가질 수 있다. 예를 들어, 두 개 이상의 커패시터가 직렬 연결되고, 각각의 커패시터의 커패시턴스가 양의 값을 가질 경우, 전체 커패시턴스는 각각의 개별 커패시터의 커패시턴스보다 감소하게 된다. 반면, 직렬 연결된 두 개 이상의 커패시터의 커패시턴스 중 적어도 하나가 음의 값을 가질 경우, 전체 커패시턴스는 양의 값을 가지면서 각각의 개별 커패시턴스의 절대값보다 클 수 있다.
음의 커패시턴스를 갖는 강유전체 물질막과, 양의 커패시턴스를 갖는 상유전체 물질막이 직렬로 연결될 경우, 직렬로 연결된 강유전체 물질막 및 상유전체 물질막의 전체적인 커패시턴스 값은 증가할 수 있다. 전체적인 커패시턴스 값이 증가하는 것을 이용하여, 강유전체 물질막을 포함하는 트랜지스터는 상온에서 60 mV/decade 미만의 문턱전압 이하 스윙(subthreshold swing(SS))을 가질 수 있다.
강유전체 물질막은 강유전체 특성을 가질 수 있다. 강유전체 물질막은 예를 들어, 하프늄 산화물(hafnium oxide), 하프늄 지르코늄 산화물(hafnium zirconium oxide), 바륨 스트론튬 티타늄 산화물(barium strontium titanium oxide), 바륨 티타늄 산화물(barium titanium oxide) 및 납 지르코늄 티타늄 산화물(lead zirconium titanium oxide) 중 적어도 하나를 포함할 수 있다. 여기에서, 일 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄 산화물(hafnium oxide)에 지르코늄(Zr)이 도핑된 물질일 수 있다. 다른 예로, 하프늄 지르코늄 산화물(hafnium zirconium oxide)은 하프늄(Hf)과 지르코늄(Zr)과 산소(O)의 화합물일 수도 있다.
강유전체 물질막은 도핑된 도펀트를 더 포함할 수 있다. 예를 들어, 도펀트는 알루미늄(Al), 티타늄(Ti), 니오븀(Nb), 란타넘(La), 이트륨(Y), 마그네슘(Mg), 실리콘(Si), 칼슘(Ca), 세륨(Ce), 디스프로슘(Dy), 어븀(Er), 가돌리늄(Gd), 게르마늄(Ge), 스칸듐(Sc), 스트론튬(Sr) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 강유전체 물질막이 어떤 강유전체 물질을 포함하냐에 따라, 강유전체 물질막에 포함된 도펀트의 종류는 달라질 수 있다.
강유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 도펀트는 예를 들어, 가돌리늄(Gd), 실리콘(Si), 지르코늄(Zr), 알루미늄(Al) 및 이트륨(Y) 중 적어도 하나를 포함할 수 있다.
도펀트가 알루미늄(Al)일 경우, 강유전체 물질막은 3 내지 8 at%(atomic %)의 알루미늄을 포함할 수 있다. 여기에서, 도펀트의 비율은 하프늄 및 알루미늄의 합에 대한 알루미늄의 비율일 수 있다.
도펀트가 실리콘(Si)일 경우, 강유전체 물질막은 2 내지 10 at%의 실리콘을 포함할 수 있다. 도펀트가 이트륨(Y)일 경우, 강유전체 물질막은 2 내지 10 at%의 이트륨을 포함할 수 있다. 도펀트가 가돌리늄(Gd)일 경우, 강유전체 물질막은 1 내지 7 at%의 가돌리늄을 포함할 수 있다. 도펀트가 지르코늄(Zr)일 경우, 강유전체 물질막은 50 내지 80 at%의 지르코늄을 포함할 수 있다.
상유전체 물질막은 상유전체 특성을 가질 수 있다. 상유전체 물질막은 예를 들어, 실리콘 산화물(silicon oxide) 및 고유전율을 갖는 금속 산화물 중 적어도 하나를 포함할 수 있다. 상유전체 물질막에 포함된 금속 산화물은 예를 들어, 하프늄 산화물(hafnium oxide), 지르코늄 산화물(zirconium oxide) 및 알루미늄 산화물(aluminum oxide) 중 적어도 하나를 포함할 수 있지만, 이에 제한되는 것은 아니다.
강유전체 물질막 및 상유전체 물질막은 동일한 물질을 포함할 수 있다. 강유전체 물질막은 강유전체 특성을 갖지만, 상유전체 물질막은 강유전체 특성을 갖지 않을 수 있다. 예를 들어, 강유전체 물질막 및 상유전체 물질막이 하프늄 산화물을 포함할 경우, 강유전체 물질막에 포함된 하프늄 산화물의 결정 구조는 상유전체 물질막에 포함된 하프늄 산화물의 결정 구조와 다르다.
강유전체 물질막은 강유전체 특성을 갖는 두께를 가질 수 있다. 강유전체 물질막의 두께는 예를 들어, 0.5 내지 10nm 일 수 있지만, 이에 제한되는 것은 아니다. 각각의 강유전체 물질마다 강유전체 특성을 나타내는 임계 두께가 달라질 수 있으므로, 강유전체 물질막의 두께는 강유전체 물질에 따라 달라질 수 있다.
일 예로, 제1 및 제2 게이트 절연막(111, 112) 각각은 하나의 강유전체 물질막을 포함할 수 있다. 다른 예로, 제1 및 제2 게이트 절연막(111, 112) 각각은 서로 간에 이격된 복수의 강유전체 물질막을 포함할 수 있다. 제1 및 제2 게이트 절연막(111, 112) 각각은 복수의 강유전체 물질막과, 복수의 상유전체 물질막이 교대로 적층된 적층막 구조를 가질 수 있다.
제1 캡핑 패턴(131)은 제1 게이트 전극(G1) 및 제1 게이트 절연막(111) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 제1 캡핑 패턴(131)은 제1 게이트 스페이서(121)의 상면과 접할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 캡핑 패턴(131)은 제1 게이트 스페이서(121) 사이에 배치될 수 있다. 이 경우, 제1 캡핑 패턴(131)의 상면은 제1 게이트 스페이서(121)의 상면과 동일 평면 상에 형성될 수 있다.
제2 캡핑 패턴(132)은 제2 게이트 전극(G2) 및 제2 게이트 절연막(112) 상에서 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 제2 캡핑 패턴(132)은 제2 게이트 스페이서(122)의 상면과 접할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제2 캡핑 패턴(132)은 제2 게이트 스페이서(122) 사이에 배치될 수 있다. 이 경우, 제2 캡핑 패턴(132)의 상면은 제2 게이트 스페이서(122)의 상면과 동일 평면 상에 형성될 수 있다.
제3 캡핑 패턴(133)은 제3 게이트 스페이서(123)의 상면 상에서 액티브 컷(FC)의 측벽을 따라 제2 수평 방향(DR2)으로 연장될 수 있다. 예를 들어, 제3 캡핑 패턴(133)은 제3 게이트 스페이서(123)의 상면과 접할 수 있다. 예를 들어, 제3 캡핑 패턴(133)은 액티브 컷(FC)의 측벽과 접할 수 있다.
제1 내지 제3 캡핑 패턴(131, 132, 133) 각각의 상면은 제1 층간 절연막(160)의 상면과 동일 평면 상에 형성될 수 있다. 또한, 제1 내지 제3 캡핑 패턴(131, 132, 133) 각각의 상면은 액티브 컷(FC)의 상면과 동일 평면 상에 형성될 수 있다. 제1 내지 제3 캡핑 패턴(131, 132, 133) 각각은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 탄질화물(SiCN), 실리콘 산탄질화물(SiOCN) 및 이들의 조합 중 적어도 하나를 포함할 수 있다.
제1 절연층(151)은 제1 복수의 나노시트(NW1) 중 최상부 나노시트와 제1 게이트 스페이서(121) 사이에 배치될 수 있다. 도시되어 있지는 않지만, 제1 절연층(151)은 필드 절연막(105) 상에서 필드 절연막(105)과 제1 게이트 스페이서(121) 사이에 배치될 수 있다. 예를 들어, 제1 절연층(151)은 제1 게이트 절연막(111)과 접할 수 있다.
제2 절연층(152)은 제2 복수의 나노시트(NW2) 중 최상부 나노시트와 제2 게이트 스페이서(122) 사이에 배치될 수 있다. 도시되어 있지는 않지만, 제2 절연층(152)은 필드 절연막(105) 상에서 필드 절연막(105)과 제2 게이트 스페이서(122) 사이에 배치될 수 있다. 예를 들어, 제2 절연층(152)은 제2 게이트 절연막(112)과 접할 수 있다.
제3 절연층(153)은 제3 복수의 나노시트(NW3) 중 최상부 나노시트와 제3 게이트 스페이서(123) 사이에 배치될 수 있다. 도시되어 있지는 않지만, 제3 절연층(153)은 필드 절연막(105) 상에서 필드 절연막(105)과 제3 게이트 스페이서(123) 사이에 배치될 수 있다. 예를 들어, 제3 절연층(153)은 액티브 컷(FC)의 측벽과 접할 수 있다.
예를 들어, 제1 및 제3 절연층(151, 153) 각각은 제1 소오스/드레인 영역(SD1)과 접하고, 제2 및 제3 절연층(152, 153) 각각은 제2 소오스/드레인 영역(SD2)과 접할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 제1 내지 제3 절연층(151, 152, 153) 각각은 제1 내지 제3 게이트 스페이서(121, 122, 123) 각각과 다른 물질을 포함할 수 있다. 예를 들어, 제1 내지 제3 절연층(151, 152, 153) 각각은 실리콘 산화물(SiO2)을 포함할 수 있다.
예를 들어, 희생막(101)은 제3 복수의 나노시트(NW3) 각각 사이에 배치될 수 있다. 희생막(101)은 제1 액티브 패턴(F1)과 제3 복수의 나노시트(NW3) 중 최하부 나노시트 사이에 배치될 수 있다. 희생막(101)은 제2 액티브 패턴(F2)과 제3 복수의 나노시트(NW3) 중 최하부 나노시트 사이에 배치될 수 있다. 희생막(101)은 액티브 컷(FC)의 측벽과 접할 수 있다. 희생막(101)은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다.
예를 들어, 제1 내부 스페이서(141)는 제1 복수의 나노시트(NW1) 각각 사이에 배치될 수 있다. 제1 내부 스페이서(141)는 제1 액티브 패턴(F1)과 제1 복수의 나노시트(NW1) 중 최하부 나노시트 사이에 배치될 수 있다. 제1 내부 스페이서(141)는 제1 게이트 전극(G1)의 양 측벽 상에 배치될 수 있다. 제1 내부 스페이서(141)는 제1 소오스/드레인 영역(SD1)과 제1 게이트 절연막(111) 사이에 배치될 수 있다. 제1 내부 스페이서(141)는 제1 소오스/드레인 영역(SD1)과 접할 수 있다.
예를 들어, 제2 내부 스페이서(142)는 제2 복수의 나노시트(NW2) 각각 사이에 배치될 수 있다. 제2 내부 스페이서(142)는 제2 액티브 패턴(F2)과 제2 복수의 나노시트(NW2) 중 최하부 나노시트 사이에 배치될 수 있다. 제2 내부 스페이서(142)는 제2 게이트 전극(G2)의 양 측벽 상에 배치될 수 있다. 제2 내부 스페이서(142)는 제2 소오스/드레인 영역(SD2)과 제2 게이트 절연막(112) 사이에 배치될 수 있다. 제2 내부 스페이서(142)는 제2 소오스/드레인 영역(SD2)과 접할 수 있다.
예를 들어, 제3 내부 스페이서(143)는 제3 복수의 나노시트(NW3) 각각 사이에 배치될 수 있다. 제3 내부 스페이서(143)는 제1 액티브 패턴(F1)과 제3 복수의 나노시트(NW3) 중 최하부 나노시트 사이에 배치될 수 있다. 제3 내부 스페이서(143)는 제2 액티브 패턴(F2)과 제3 복수의 나노시트(NW3) 중 최하부 나노시트 사이에 배치될 수 있다.
제3 내부 스페이서(143)는 액티브 컷(FC)의 양 측벽 상에 배치될 수 있다. 제3 내부 스페이서(143)는 제1 소오스/드레인 영역(SD1)과 액티브 컷(FC)의 일 측벽 상에 배치된 희생막(101) 상에 배치될 수 있다. 또한, 제3 내부 스페이서(143)는 제2 소오스/드레인 영역(SD2)과 액티브 컷(FC)의 타 측벽 상에 배치된 희생막(101) 상에 배치될 수 있다. 제3 내부 스페이서(143)는 제1 및 제2 소오스/드레인 영역(SD1, SD2) 각각과 접할 수 있다. 제3 내부 스페이서(143)는 희생막(101)과 접할 수 있다. 다른 몇몇 실시예에서, 제1 내지 제3 내부 스페이서(141, 142, 143) 각각은 생략될 수 있다.
제1 내지 제3 내부 스페이서(141, 142, 143) 각각은 예를 들어, 실리콘 질화물(SiN), 실리콘 산질화물(SiON), 실리콘 산화물(SiO2), 실리콘 산탄질화물(SiOCN), 실리콘 붕소질화물(SiBN), 실리콘 산붕소질화물(SiOBN), 실리콘 산탄화물(SiOC) 및 이들의 조합 중 적어도 하나를 포함할 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
제1 층간 절연막(160)은 필드 절연막(105) 상에 배치될 수 있다. 제1 층간 절연막(160)은 제1 및 제2 소오스/드레인 영역(SD1, SD2) 각각을 둘러쌀 수 있다. 제1 층간 절연막(160)은 제1 및 제2 소오스/드레인 영역(SD1, SD2) 상에서 제1 게이트 전극(G1), 액티브 컷(FC) 및 제2 게이트 전극(G2) 각각의 측벽을 둘러쌀 수 있다. 예를 들어, 제1 층간 절연막(160)의 상면은 제1 내지 제3 캡핑 패턴(131, 132, 133) 각각의 상면과 동일 평면 상에 형성될 수 있다. 예를 들어, 제1 층간 절연막(160)의 상면은 액티브 컷(FC)의 상면과 동일 평면 상에 형성될 수 있다.
제1 층간 절연막(160)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다. 저유전율 물질은 예를 들어, Fluorinated TetraEthylOrthoSilicate (FTEOS), Hydrogen SilsesQuioxane (HSQ), Bis-benzoCycloButene (BCB), TetraMethylOrthoSilicate (TMOS), OctaMethyleyCloTetraSiloxane (OMCTS), HexaMethylDiSiloxane (HMDS), TriMethylSilyl Borate (TMSB), DiAcetoxyDitertiaryButoSiloxane (DADBS), TriMethylSilil Phosphate (TMSP), PolyTetraFluoroEthylene (PTFE), TOSZ(Tonen SilaZen), FSG(Fluoride Silicate Glass), polypropylene oxide와 같은 polyimide nanofoams, CDO(Carbon Doped silicon Oxide), OSG(Organo Silicate Glass), SiLK, Amorphous Fluorinated Carbon, silica aerogels, silica xerogels, mesoporous silica 또는 이들의 조합을 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
소오스/드레인 컨택(CA)은 제1 층간 절연막(160)을 수직 방향(DR3)으로 관통하여 제1 소오스/드레인 영역(SD1)에 연결될 수 있다. 소오스/드레인 컨택(CA)의 적어도 일부는 제1 소오스/드레인 영역(SD1)의 내부로 연장될 수 있다. 또한, 소오스/드레인 컨택(CA)은 제1 층간 절연막(160)을 수직 방향(DR3)으로 관통하여 제2 소오스/드레인 영역(SD2)에 연결될 수 있다. 소오스/드레인 컨택(CA)의 적어도 일부는 제2 소오스/드레인 영역(SD2)의 내부로 연장될 수 있다.
예를 들어, 소오스/드레인 컨택(CA)의 상면은 제1 층간 절연막(160)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 도 2에는 소오스/드레인 컨택(CA)이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 소오스/드레인 컨택(CA)은 다중막으로 형성될 수 있다. 소오스/드레인 컨택(CA)은 도전성 물질을 포함할 수 있다.
실리사이드층(170)은 제1 소오스/드레인 영역(SD1)과 소오스/드레인 컨택(CA) 사이에 배치될 수 있다. 또한, 실리사이드층(170)은 제2 소오스/드레인 영역(SD2)과 소오스/드레인 컨택(CA) 사이에 배치될 수 있다. 실리사이드층(170)은 예를 들어, 금속 실리사이드 물질을 포함할 수 있다.
예를 들어, 게이트 컨택(CB)은 제1 캡핑 패턴(131)을 수직 방향(DR3)으로 관통하여 제1 게이트 전극(G1)에 연결될 수 있다. 도시되어 있지는 않지만, 게이트 컨택(CB)은 제2 캡핑 패턴(132)을 수직 방향(DR3)으로 관통하여 제2 게이트 전극(G2)에 연결될 수 있다.
예를 들어, 게이트 컨택(CB)의 상면은 제1 층간 절연막(160)의 상면과 동일 평면 상에 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 도 3에는 게이트 컨택(CB)이 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 즉, 게이트 컨택(CB)은 다중막으로 형성될 수 있다. 게이트 컨택(CB)은 도전성 물질을 포함할 수 있다.
식각 정지막(180)은 제1 층간 절연막(160), 액티브 컷(FC), 게이트 컷(GC), 제1 내지 제3 캡핑 패턴(131, 132, 133) 각각의 상면 상에 배치될 수 있다. 식각 정지막(180)은 예를 들어, 컨포말하게 형성될 수 있다. 도 2 내지 도 4에는 식각 정지막(180)이 단일막으로 형성되는 것으로 도시되어 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 식각 정지막(180)은 다중막으로 형성될 수 있다. 식각 정지막(180)은 예를 들어, 알루미늄 산화물, 알루미늄 질화물, 하프늄 산화물, 지르코늄 산화물, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
제2 층간 절연막(190)은 식각 정지막(180) 상에 배치될 수 있다. 제2 층간 절연막(190)은 예를 들어, 실리콘 산화물, 실리콘 질화물, 실리콘 산질화물 및 저유전율 물질 중 적어도 하나를 포함할 수 있다.
제1 비아(V1)는 제2 층간 절연막(190) 및 식각 정지막(180)을 수직 방향(DR3)으로 관통하여 소오스/드레인 컨택(CA)에 연결될 수 있다. 도 2에는 제1 비아(V1)가 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제1 비아(V1)는 다중막으로 형성될 수 있다. 제1 비아(V1)는 도전성 물질을 포함할 수 있다.
제2 비아(V2)는 제2 층간 절연막(190) 및 식각 정지막(180)을 수직 방향(DR3)으로 관통하여 게이트 컨택(CB)에 연결될 수 있다. 도 3에는 제2 비아(V2)가 단일막으로 형성되는 것으로 도시되어 있지만, 이는 설명의 편의를 위한 것이고, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 제2 비아(V2)는 다중막으로 형성될 수 있다. 제2 비아(V2)는 도전성 물질을 포함할 수 있다.
이하에서, 도 2 내지 도 27을 참조하여 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명한다.
도 5 내지 도 27은 본 발명의 몇몇 실시예에 따른 반도체 장치의 제조 방법을 설명하기 위한 중간 단계 도면들이다.
도 5 및 도 6을 참조하면, 기판(100) 상에 희생막(101) 및 반도체 층(102)이 교대로 적층된 적층 구조체(10)가 형성될 수 있다. 예를 들어, 적층 구조체(10)의 최하부에는 희생막(101)이 형성되고, 적층 구조체(10)의 최상부에는 반도체 층(102)이 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다. 다른 몇몇 실시예에서, 희생막(101)은 적층 구조체(10)의 최상부에도 형성될 수 있다. 희생막(101)은 예를 들어, 실리콘 게르마늄(SiGe)을 포함할 수 있다. 반도체 층(102)은 예를 들어, 실리콘(Si)을 포함할 수 있다.
도 7 및 도 8을 참조하면, 적층 구조체(도 5 및 도 6의 10) 및 기판(100)의 일부를 식각하여 기판(100) 상에서 각각이 제1 수평 방향(DR1)으로 연장되는 제1 액티브 층(AL1) 및 제2 액티브 층(AL2)이 형성될 수 있다. 제2 액티브 층(AL2)은 제1 액티브 층(AL1)과 제2 수평 방향(DR2)으로 이격될 수 있다. 제1 액티브 층(AL1) 및 제2 액티브 층(AL2)은 기판(100)의 상면으로부터 수직 방향(DR3)으로 돌출될 수 있다.
이어서, 기판(100) 상에서 제1 액티브 층(AL1) 및 제2 액티브 층(AL2) 각각의 측벽을 둘러싸는 필드 절연막(105)이 형성될 수 있다. 이어서, 제1 액티브 층(AL1) 및 제2 액티브 층(AL2) 각각 상에 남아있는 희생막(101) 및 반도체 층(102)의 측벽 상에 절연 물질층(150)이 형성될 수 있다. 절연 물질층(150)은 최상부에 형성된 반도체 층(102)의 상면 및 필드 절연막(105)의 상면 상에도 형성될 수 있다. 예를 들어, 절연 물질층(150)은 컨포말하게 형성될 수 있다. 절연 물질층(150)은 예를 들어, 실리콘 산화물(SiO2)을 포함할 수 있다.
도 9 및 도 10을 참조하면, 절연 물질층(150) 상에서 제2 수평 방향(DR2)으로 연장되는 제1 내지 제3 더미 게이트(DG1, DG2, DG3)가 형성될 수 있다. 제3 더미 게이트(DG3)는 제1 더미 게이트(DG1)와 제1 수평 방향(DR1)으로 이격될 수 있다. 또한, 제2 더미 게이트(DG2)는 제3 더미 게이트(DG3)와 제1 수평 방향(DR1)으로 이격될 수 있다. 즉, 제3 더미 게이트(DG3)는 제1 더미 게이트(DG1)와 제2 더미 게이트(DG2) 사이에 형성될 수 있다.
이어서, 제1 내지 제3 더미 게이트(DG1, DG2, DG3) 각각의 양 측벽을 따라 제2 수평 방향(DR2)으로 연장되는 제1 내지 제3 게이트 스페이서(121, 122, 123)가 형성될 수 있다. 예를 들어, 제1 더미 게이트(DG1)의 양 측벽을 따라 제1 게이트 스페이서(121)가 형성되고, 제2 더미 게이트(DG2)의 양 측벽을 따라 제2 게이트 스페이서(122)가 형성되고, 제3 더미 게이트(DG3)의 양 측벽을 따라 제3 게이트 스페이서(123)가 형성될 수 있다.
도 11을 참조하면, 제1 내지 제3 더미 게이트(DG1, DG2, DG3) 및 제1 내지 제3 게이트 스페이서(121, 122, 123)를 마스크 패턴으로 이용하여 절연 물질층(도 9 및 도 10의 150), 희생막(101) 및 반도체 층(도 9 및 도 10의 102)이 식각될 수 있다. 예를 들어, 희생막(101) 및 반도체 층(102)이 식각되는 동안 제1 액티브 층(AL1)의 일부 및 제2 액티브 층(AL2)의 일부도 식각될 수 있다.
제1 더미 게이트(DG1)의 하부에서 식각되지 않고 남아있는 절연 물질층(도 9 및 도 10의 150)은 제1 절연층(151)으로 정의될 수 있다. 제2 더미 게이트(DG2)의 하부에서 식각되지 않고 남아있는 절연 물질층(도 9 및 도 10의 150)은 제2 절연층(152)으로 정의될 수 있다. 제3 더미 게이트(DG3)의 하부에서 식각되지 않고 남아있는 절연 물질층(도 9 및 도 10의 150)은 제3 절연층(153)으로 정의될 수 있다.
또한, 제1 더미 게이트(DG1)의 하부에서 식각되지 않고 남아있는 반도체 층(도 9 및 도 10의 102)은 제1 복수의 나노시트(NW1)로 정의될 수 있다. 제2 더미 게이트(DG2)의 하부에서 식각되지 않고 남아있는 반도체 층(도 9 및 도 10의 102)은 제2 복수의 나노시트(NW2)로 정의될 수 있다. 제3 더미 게이트(DG3)의 하부에서 식각되지 않고 남아있는 반도체 층(도 9 및 도 10의 102)은 제3 복수의 나노시트(NW3)로 정의될 수 있다.
이어서, 남아있는 희생막(101)의 양 측벽의 일부가 습식 식각 공정을 통해 식각될 수 있다. 이어서, 희생막(101)의 양 측벽의 일부가 식각된 부분에 제1 내지 제3 내부 스페이서(141, 142, 143)가 형성될 수 있다. 예를 들어, 제1 더미 게이트(DG1)의 하부에서 희생막(101)의 양 측벽의 일부가 식각된 부분에 제1 내부 스페이서(141)가 형성될 수 있다. 제2 더미 게이트(DG2)의 하부에서 희생막(101)의 양 측벽의 일부가 식각된 부분에 제2 내부 스페이서(142)가 형성될 수 있다. 제3 더미 게이트(DG3)의 하부에서 희생막(101)의 양 측벽의 일부가 식각된 부분에 제3 내부 스페이서(143)가 형성될 수 있다.
이어서, 제1 액티브 층(AL1) 상에서 제1 복수의 나노시트(NW1)의 양 측벽 상에 제1 소오스/드레인 영역(SD1)이 형성될 수 있다. 즉, 제1 복수의 나노시트(NW1)와 제3 복수의 나노시트(NW3) 사이에 형성되는 소오스/드레인 영역은 제1 소오스/드레인 영역(SD1)으로 정의될 수 있다. 또한, 제1 액티브 층(AL1) 상에서 제2 복수의 나노시트(NW2)의 양 측벽 상에 제2 소오스/드레인 영역(SD2)이 형성될 수 있다. 즉, 제3 복수의 나노시트(NW3)와 제2 복수의 나노시트(NW2) 사이에 형성되는 소오스/드레인 영역은 제2 소오스/드레인 영역(SD2)으로 정의될 수 있다.
제1 소오스/드레인 영역(SD1)은 제1 복수의 나노시트(NW1) 및 제3 복수의 나노시트(NW3)의 일 측벽과 접할 수 있다. 제1 소오스/드레인 영역(SD1)은 제1 내부 스페이서(141) 및 제3 복수의 나노시트(NW3)의 일 측벽 상에 형성된 제3 내부 스페이서(143) 각각과 접할 수 있다. 제2 소오스/드레인 영역(SD2)은 제2 복수의 나노시트(NW2) 및 제3 복수의 나노시트(NW3)의 타 측벽과 접할 수 있다. 제2 소오스/드레인 영역(SD2)은 제2 내부 스페이서(142) 및 제3 복수의 나노시트(NW3)의 타 측벽 상에 형성된 제3 내부 스페이서(143) 각각과 접할 수 있다.
예를 들어, 제1 및 제2 소오스/드레인 영역(SD1, SD2) 각각의 상면은 제1 내지 제3 절연층(151, 152, 153) 각각의 최상면보다 높게 형성될 수 있다. 다만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
도 12를 참조하면, 제1 및 제2 소오스/드레인 영역(SD1, SD2) 각각 상에서 제1 내지 제3 더미 게이트(DG1, DG2, DG3) 각각을 덮도록 제1 층간 절연막(160)이 형성될 수 있다. 이어서, 평탄화 공정(예를 들어, CMP 공정)을 수행하여 제1 내지 제3 더미 게이트(DG1, DG2, DG3)의 상면이 노출될 수 있다.
도 13을 참조하면, 예를 들어, 제1 더미 게이트(DG1)를 수직 방향(DR3)으로 관통하여 제1 더미 게이트(DG1)를 분리하는 게이트 컷(GC)이 형성될 수 있다. 예를 들어, 게이트 컷(GC)은 제1 및 제2 액티브 층(AL1, AL2) 상에 형성된 제1 더미 게이트(DG1)의 제2 수평 방향(DR2)의 양 말단에 형성될 수 있다. 도 13에 도시되어 있지는 않지만, 게이트 컷(GC)은 제2 더미 게이트(도 12의 DG2) 및 제3 더미 게이트(도 12의 DG3) 각각의 제2 수평 방향(DR2)의 양 말단에도 형성될 수 있다. 도 13에서 제2 액티브 층(AL2) 상에서 제1 더미 게이트(DG1)의 하부에 형성되는 복수의 나노시트는 제4 복수의 나노시트(NW4)로 정의될 수 있다.
도 14 및 도 15를 참조하면, 제1 내지 제3 더미 게이트(도 12의 DG1, DG2, DG3) 각각이 제거될 수 있다. 이로 인해, 제1 내지 제3 절연층(151, 152, 153)이 노출될 수 있다.
도 16 내지 도 18을 참조하면, 제3 더미 게이트(도 12의 DG3)가 제거된 부분에 보호층(20)이 형성될 수 있다. 보호층(20)은 제3 절연층(153)을 덮도록 형성될 수 있다. 보호층(20)은 예를 들어, SOH를 포함할 수 있지만, 본 발명의 기술적 사상이 이에 제한되는 것은 아니다.
이어서, 제1 더미 게이트(도 12의 DG1)가 제거된 부분에 노출된 제1 절연층(151)의 일부 및 제2 더미 게이트(도 12의 DG2)가 제거된 부분에 노출된 제2 절연층(152)의 일부가 식각될 수 있다. 이어서, 제1 복수의 나노시트(NW1)를 둘러싸는 희생막(101) 및 제2 복수의 나노시트(NW2)를 둘러싸는 희생막(101)이 제거될 수 있다. 이 경우, 제3 복수의 나노시트(NW3)를 둘러싸는 희생막(101)은 제거되지 않는다. 도 18에서 제2 액티브 층(AL2) 상에서 보호층(20)의 하부에 형성되는 복수의 나노시트는 제5 복수의 나노시트(NW5)로 정의될 수 있다.
도 19 내지 도 21을 참조하면, 보호층(도 16 및 도 18의 20)이 제거될 수 있다. 이어서, 제1 더미 게이트(도 12의 DG1)가 제거된 부분, 제2 더미 게이트(도 12의 DG2)가 제거된 부분 및 보호층(도 16 및 도 18의 20)이 제거된 부분에 게이트 절연막 및 게이트 전극이 형성될 수 있다.
예를 들어, 제1 더미 게이트(도 12의 DG1)가 제거된 부분에 제1 게이트 절연막(111) 및 제1 게이트 전극(G1)이 순차적으로 형성될 수 있다. 제2 더미 게이트(도 12의 DG2)가 제거된 부분에 제2 게이트 절연막(112) 및 제2 게이트 전극(G2)이 순차적으로 형성될 수 있다. 보호층(도 16 및 도 18의 20)이 제거된 부분에 제3 게이트 절연막(113) 및 제3 게이트 전극(G3)이 순차적으로 형성될 수 있다. 예를 들어, 제3 게이트 절연막(113)은 제3 절연층(153) 상에 형성될 수 있다. 제3 게이트 전극(G3)은 제3 게이트 절연막(113) 상에 형성될 수 있다.
이어서, 제1 내지 제3 게이트 절연막(111, 112, 113), 제1 내지 제3 게이트 전극(G1, G2, G3), 제1 내지 제3 게이트 스페이서(121, 122, 123) 각각 상에 제1 내지 제3 캡핑 패턴(131, 132, 133)이 형성될 수 있다. 예를 들어, 제1 캡핑 패턴(131)은 제1 게이트 절연막(111), 제1 게이트 전극(G1) 및 제1 게이트 스페이서(121) 상에 형성될 수 있다. 제2 캡핑 패턴(132)은 제2 게이트 절연막(112), 제2 게이트 전극(G2) 및 제2 게이트 스페이서(122) 상에 형성될 수 있다. 제3 캡핑 패턴(133)은 제3 게이트 절연막(113), 제3 게이트 전극(G3) 및 제3 게이트 스페이서(123) 상에 형성될 수 있다.
도 22 내지 도 24를 참조하면, 제1 층간 절연막(160) 상에서 제3 게이트 전극(도 19의 G3) 및 제3 게이트 절연막(도 19의 113)을 노출시키는 마스크 패턴(M)이 형성될 수 있다. 이어서, 마스크 패턴(M)을 마스크로 이용하여 제3 캡핑 패턴(133)의 일부, 제3 게이트 전극(도 19의 G3), 제3 게이트 절연막(도 19의 113), 제3 절연층(153)의 일부, 제3 복수의 나노시트(NW3)의 일부, 희생막(101)의 일부, 제1 액티브 층(AL1)의 일부 및 제2 액티브 층(AL2)의 일부가 식각되어 액티브 컷 트렌치(T)가 형성될 수 있다.
예를 들어, 액티브 컷 트렌치(T)가 형성되는 동안, 제3 게이트 전극(도 19의 G3)의 하부에 형성된 필드 절연막(105)의 상면의 일부가 식각될 수 있다. 또한, 액티브 컷 트렌치(T)가 형성되는 동안, 제1 액티브 층(AL1) 및 제2 액티브 층(AL2) 각각의 측벽에 형성된 필드 절연막(105)의 측벽의 일부가 식각될 수 있다.
예를 들어, 액티브 컷 트렌치(T)는 기판(100)까지 연장될 수 있다. 예를 들어, 액티브 컷 트렌치(T)는 기판(100)의 내부까지 연장될 수 있다. 즉, 액티브 컷 트렌치(T)에 의해 기판(100)이 노출될 수 있다. 또한, 액티브 컷 트렌치(T)에 의해 게이트 컷(GC)의 측벽이 노출될 수 있다. 액티브 컷 트렌치(T)는 제1 액티브 층(도 19의 AL1)을 분리할 수 있다. 제1 복수의 나노시트(NW1)의 하부에서 제1 액티브 층(도 19의 AL1)이 분리된 부분은 제1 액티브 패턴(F1)으로 정의될 수 있다. 또한, 제2 복수의 나노시트(NW2)의 하부에서 제1 액티브 층(도 19의 AL1)이 분리된 부분은 제2 액티브 패턴(F2)으로 정의될 수 있다. 즉, 제1 액티브 패턴(F1) 및 제2 액티브 패턴(F2)은 액티브 컷 트렌치(T)에 의해 제1 수평 방향(DR1)으로 분리될 수 있다.
도 25 내지 도 27을 참조하면, 마스크 패턴(도 22 내지 도 24의 M)이 제거될 수 있다. 이어서, 액티브 컷 트렌치(T)의 내부에 액티브 컷(FC)이 형성될 수 있다. 예를 들어, 액티브 컷(FC)의 상면은 제1 층간 절연막(160)의 상면과 동일 평면 상에 형성될 수 있다.
도 2 내지 도 4를 참조하면, 제1 층간 절연막(160)을 수직 방향(DR3)으로 관통하여 제1 및 제2 소오스/드레인 영역(SD1, SD2) 중 어느 하나와 연결되는 소오스/드레인 컨택(CA)이 형성될 수 있다. 제1 및 제2 소오스/드레인 영역(SD1, SD2) 각각과 소오스/드레인 컨택(CA) 사이에 실리사이드층(170)이 형성될 수 있다. 또한, 제1 및 제2 캡핑 패턴(131, 132) 중 어느 하나를 수직 방향(DR3)으로 관통하여 제1 및 제2 게이트 전극(G1, G2) 중 어느 하나와 연결되는 게이트 컨택(CB)이 형성될 수 있다.
이어서, 제1 층간 절연막(160), 액티브 컷(FC), 게이트 컷(GC), 제1 내지 제3 캡핑 패턴(131, 132, 133), 소오스/드레인 컨택(CA) 및 게이트 컨택(CB) 각각 상에 식각 정지막(180) 및 제2 층간 절연막(190)이 순차적으로 형성될 수 있다. 이어서, 제2 층간 절연막(190) 및 식각 정지막(180)을 수직 방향(DR3)으로 관통하여 소오스/드레인 컨택(CA)에 연결되는 제1 비아(V1)가 형성될 수 있다. 또한, 제2 층간 절연막(190) 및 식각 정지막(180)을 수직 방향(DR3)으로 관통하여 게이트 컨택(CB)에 연결되는 제2 비아(V2)가 형성될 수 있다. 이러한 제조 공정을 통해, 도 2 내지 도 4에 도시된 반도체 장치가 제조될 수 있다.
본 발명의 몇몇 실시예에 따른 반도체 장치는 액티브 컷(FC)이 형성되는 부분의 복수의 나노시트 사이에서 액티브 컷(FC)의 양 측벽 상에 실리콘 게르마늄(SiGe)을 포함하는 희생막(101)이 배치될 수 있다. 이러한 구조는 제조 공정 상에서 액티브 컷(FC)이 형성되는 부분의 복수의 나노시트 사이에서 게이트 전극이 형성되지 않고, 복수의 나노시트를 수직 방향(DR3)으로 관통하는 액티브 컷(FC)이 형성되는 것에 기인할 수 있다. 이로 인해, 본 발명의 몇몇 실시예에 따른 반도체 장치는 액티브 컷(FC)이 형성되는 부분의 복수의 나노시트 사이에서 게이트 전극에 의한 쇼트(short)가 발생하는 것을 방지함으로써 반도체 장치의 신뢰성을 향상시킬 수 있다.
이하에서, 도 28을 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 28은 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 단면도이다.
도 28을 참조하면, 본 발명의 다른 몇몇 실시예에 따른 반도체 장치는 제1 내지 제3 내부 스페이서(도 2의 141, 142, 143)이 배치되지 않는다.
예를 들어, 제1 복수의 나노시트(NW1) 각각 사이에서 제1 게이트 절연막(211)은 제1 소오스/드레인 영역(SD1)과 접할 수 있다. 제2 복수의 나노시트(NW2) 각각 사이에서 제2 게이트 절연막(212)은 제2 소오스/드레인 영역(SD2)과 접할 수 있다. 제3 복수의 나노시트(NW3) 각각 사이에서 희생막(201)은 제1 소오스/드레인 영역(SD1) 및 제2 소오스/드레인 영역(SD2) 각각과 접할 수 있다.
예를 들어, 제1 액티브 패턴(F1)과 제1 복수의 나노시트(NW1) 사이에 배치되는 제1 게이트 전극(G21)의 제1 수평 방향(DR1)의 폭(W3)은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC)의 제1 수평 방향(DR1)의 폭(W2)보다 클 수 있다. 또한, 제2 액티브 패턴(F2)과 제2 복수의 나노시트(NW2) 사이에 배치되는 제2 게이트 전극(G22)의 제1 수평 방향(DR1)의 폭은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC)의 제1 수평 방향(DR1)의 폭(W2)보다 클 수 있다.
이하에서, 도 29 및 도 30을 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 29는 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다. 도 30은 도 29의 D-D' 선을 따라 절단한 단면도이다.
도 29 및 도 30을 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 제1 게이트 전극(G31)과 게이트 컷(GC) 사이에 제1 게이트 절연막(311)이 미배치될 수 있다. 예를 들어, 제1 게이트 전극(G31)은 게이트 컷(GC)과 접할 수 있다. 또한, 도시되어 있지는 않지만, 제2 게이트 전극(G32)과 게이트 컷(GC) 사이에 제2 게이트 절연막(312)이 미배치될 수 있다. 예를 들어, 제2 게이트 전극(G32)은 게이트 컷(GC)과 접할 수 있다.
이하에서, 도 31 및 도 32를 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 31은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다. 도 32는 도 31의 E-E' 선을 따라 절단한 단면도이다.
도 31 및 도 32를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 액티브 컷(FC4)의 측벽 상에 제3 게이트 절연막(113)이 배치될 수 있다.
예를 들어, 제3 복수의 나노시트(NW3) 중 최상부 나노시트 상에서 액티브 컷(FC4)의 양 측벽과 제3 게이트 스페이서(123) 사이에 제3 게이트 절연막(113)이 배치될 수 있다. 제3 게이트 절연막(113)은 액티브 컷(FC4)의 양 측벽과 접할 수 있다. 제3 게이트 절연막(113)은 제3 복수의 나노시트(NW3) 중 최상부 나노시트 상에서 제3 절연층(153)의 상면과 접할 수 있다. 제3 게이트 절연막(113)의 최상면은 제3 캡핑 패턴(133)과 접할 수 있다.
제3 게이트 절연막(113)은 제1 액티브 패턴(F41) 및 제2 액티브 패턴(F42) 각각과 수직 방향(DR3)으로 오버랩될 수 있다. 또한, 제3 게이트 절연막(113)은 제3 액티브 패턴(F43) 및 제4 액티브 패턴(F44) 각각과 수직 방향(DR3)으로 오버랩될 수 있다.
예를 들어, 제1 액티브 패턴(F41)과 제1 복수의 나노시트(NW1) 사이에 배치되는 제1 게이트 전극(G1)의 제1 수평 방향(DR1)의 폭(W1)은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC4)의 제1 수평 방향(DR1)의 폭(W4)보다 클 수 있다. 또한, 제2 액티브 패턴(F42)과 제2 복수의 나노시트(NW2) 사이에 배치되는 제2 게이트 전극(G2)의 제1 수평 방향(DR1)의 폭은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC4)의 제1 수평 방향(DR1)의 폭(W4)보다 클 수 있다.
이하에서, 도 33 및 도 34를 참조하여 본 발명의 다른 몇몇 실시예에 따른 반도체 장치를 설명한다. 도 1 내지 도 4에 도시된 반도체 장치와의 차이점을 중심으로 설명한다.
도 33은 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치를 설명하기 위한 개략적인 레이아웃도이다. 도 34는 도 33의 F-F' 선을 따라 절단한 단면도이다.
도 33 및 도 34를 참조하면, 본 발명의 또 다른 몇몇 실시예에 따른 반도체 장치는 액티브 컷(FC5)의 측벽 상에 제3 게이트 절연막(113) 및 제3 게이트 전극(G3)이 배치될 수 있다.
예를 들어, 제3 복수의 나노시트(NW3) 중 최상부 나노시트 상에서 액티브 컷(FC5)의 양 측벽과 제3 게이트 스페이서(123) 사이에 제3 게이트 전극(G3)이 배치될 수 있다. 제3 게이트 전극(G3)은 액티브 컷(FC5)의 양 측벽과 접할 수 있다. 제3 게이트 전극(G3)은 액티브 컷(FC5)의 양 측벽을 따라 제2 수평 방향(DR2)으로 연장될 수 있다.
제3 복수의 나노시트(NW3) 중 최상부 나노시트 상에서 제3 게이트 전극(G3)과 제3 게이트 스페이서(123) 사이에 제3 게이트 절연막(113)이 배치될 수 있다. 또한, 제3 게이트 절연막(113)은 제3 복수의 나노시트(NW3) 중 최상부 나노시트 상에서 제3 절연층(153)과 제3 게이트 전극(G3) 사이에 배치될 수 있다. 제3 게이트 절연막(113)은 제3 복수의 나노시트(NW3) 중 최상부 나노시트 상에서 제3 절연층(153)의 상면과 접할 수 있다. 제3 게이트 전극(G3)의 상면 및 제3 게이트 절연막(113)의 최상면은 제3 캡핑 패턴(133)과 접할 수 있다.
제3 게이트 전극(G3) 및 제3 게이트 절연막(113) 각각은 제1 액티브 패턴(F51) 및 제2 액티브 패턴(F52) 각각과 수직 방향(DR3)으로 오버랩될 수 있다. 또한, 제3 게이트 전극(G3) 및 제3 게이트 절연막(113) 각각은 제3 액티브 패턴(F53) 및 제4 액티브 패턴(F54) 각각과 수직 방향(DR3)으로 오버랩될 수 있다.
예를 들어, 제1 액티브 패턴(F51)과 제1 복수의 나노시트(NW1) 사이에 배치되는 제1 게이트 전극(G1)의 제1 수평 방향(DR1)의 폭(W1)은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC5)의 제1 수평 방향(DR1)의 폭(W5)보다 클 수 있다. 또한, 제2 액티브 패턴(F52)과 제2 복수의 나노시트(NW2) 사이에 배치되는 제2 게이트 전극(G2)의 제1 수평 방향(DR1)의 폭은 제3 복수의 나노시트(NW3) 중 최하부 나노시트의 하부에 배치되는 액티브 컷(FC5)의 제1 수평 방향(DR1)의 폭(W5)보다 클 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
100: 기판 101: 희생막
105: 필드 절연막
F1 내지 F4: 제1 내지 제4 액티브 패턴
NW1 내지 NW5: 제1 내지 제5 복수의 나노시트
G1 내지 G3: 제1 내지 제3 게이트 전극
111 내지 113: 제1 내지 제3 게이트 절연막
121 내지 123: 제1 내지 제3 게이트 스페이서
131 내지 133: 제1 내지 제3 캡핑 패턴
141 내지 143: 제1 내지 제3 내부 스페이서
151 내지 153: 제1 내지 제3 절연층
SD1, SD2: 제1 및 제2 소오스/드레인 영역
GC: 게이트 컷 FC: 액티브 컷
160: 제1 층간 절연막 170: 실리사이드층
180: 식각 정지막 190: 제2 층간 절연막
CA: 소오스/드레인 컨택 CB: 게이트 컨택
V1: 제1 비아 V2: 제2 비아

Claims (10)

  1. 기판;
    상기 기판 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴;
    상기 기판 상에서 상기 제1 수평 방향으로 연장되고, 상기 제1 액티브 패턴과 상기 제1 수평 방향으로 이격된 제2 액티브 패턴;
    상기 제1 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제1 복수의 나노시트;
    상기 제1 및 제2 액티브 패턴 상에서 상기 수직 방향으로 서로 이격되어 배치되는 제2 복수의 나노시트;
    상기 제1 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 상기 제1 복수의 나노시트를 둘러싸는 제1 게이트 전극;
    상기 제1 복수의 나노시트와 상기 제2 복수의 나노시트 사이에 배치되는 소오스/드레인 영역;
    상기 제2 복수의 나노시트를 상기 수직 방향으로 관통하여 상기 기판까지 연장되고, 상기 제1 및 제2 액티브 패턴을 분리하는 액티브 컷; 및
    상기 소오스/드레인 영역과 상기 액티브 컷 사이에 배치되고, 상기 액티브 컷과 접하고, 실리콘 게르마늄(SiGe)을 포함하는 희생막을 포함하는 반도체 장치.
  2. 제 1항에 있어서,
    상기 제1 액티브 패턴과 상기 제1 복수의 나노시트 사이에 배치되는 상기 제1 게이트 전극의 상기 제1 수평 방향의 폭은 상기 제2 복수의 나노시트 중 최하부 나노시트의 하부에 배치되는 상기 액티브 컷의 상기 제1 수평 방향의 폭보다 큰 반도체 장치.
  3. 제 1항에 있어서,
    상기 제2 복수의 나노시트 중 최상부 나노시트 상에서 상기 액티브 컷의 측벽을 따라 상기 제2 수평 방향으로 연장되는 게이트 스페이서; 및
    상기 제2 복수의 나노시트 중 최상부 나노시트와 상기 게이트 스페이서 사이에 배치되고, 상기 액티브 컷과 접하고, 상기 게이트 스페이서와 다른 물질을 포함하는 절연층을 더 포함하는 반도체 장치.
  4. 제 1항에 있어서,
    상기 소오스/드레인 영역과 상기 희생막 사이에 배치되고, 상기 소오스/드레인 영역과 접하는 내부 스페이서를 더 포함하는 반도체 장치.
  5. 제 1항에 있어서,
    상기 희생막은 상기 소오스/드레인 영역과 접하는 반도체 장치.
  6. 제 1항에 있어서,
    상기 제2 복수의 나노시트 중 최상부 나노시트 상에서 상기 액티브 컷의 측벽을 따라 상기 제2 수평 방향으로 연장되는 게이트 스페이서; 및
    상기 게이트 스페이서와 상기 액티브 컷 사이에 배치되고, 상기 액티브 컷과 접하는 게이트 절연막을 더 포함하는 반도체 장치.
  7. 제 1항에 있어서,
    상기 제2 복수의 나노시트 중 최상부 나노시트 상에서 상기 액티브 컷의 측벽을 따라 상기 제2 수평 방향으로 연장되고, 상기 액티브 컷과 접하는 제2 게이트 전극을 더 포함하는 반도체 장치.
  8. 기판;
    상기 기판 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴;
    상기 기판 상에서 상기 제1 수평 방향으로 연장되고, 상기 제1 액티브 패턴과 상기 제1 수평 방향으로 이격된 제2 액티브 패턴;
    상기 제1 및 제2 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 복수의 나노시트;
    상기 복수의 나노시트를 상기 수직 방향으로 관통하여 상기 기판까지 연장되고, 상기 제1 및 제2 액티브 패턴을 분리하는 액티브 컷;
    상기 제1 및 제2 액티브 패턴 각각과 상기 복수의 나노시트 중 최하부 나노시트 사이에 배치되고, 상기 액티브 컷과 접하고, 실리콘 게르마늄(SiGe)을 포함하는 희생막;
    상기 복수의 나노시트 중 최상부 나노시트 상에서 상기 액티브 컷의 측벽을 따라 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되는 게이트 스페이서; 및
    상기 복수의 나노시트 중 최상부 나노시트와 상기 게이트 스페이서 사이에 배치되고, 상기 액티브 컷과 접하고, 상기 게이트 스페이서와 다른 물질을 포함하는 절연층을 포함하는 반도체 장치.
  9. 제 8항에 있어서,
    상기 게이트 스페이서는 상기 액티브 컷의 측벽과 접하는 반도체 장치.
  10. 기판;
    상기 기판 상에서 제1 수평 방향으로 연장되는 제1 액티브 패턴;
    상기 기판 상에서 상기 제1 수평 방향으로 연장되고, 상기 제1 액티브 패턴과 상기 제1 수평 방향으로 이격된 제2 액티브 패턴;
    상기 제1 액티브 패턴 상에서 수직 방향으로 서로 이격되어 배치되는 제1 복수의 나노시트;
    상기 제2 액티브 패턴 상에서 상기 수직 방향으로 서로 이격되어 배치되는 제2 복수의 나노시트;
    상기 제1 및 제2 액티브 패턴 각각 상에서 상기 수직 방향으로 서로 이격되어 배치되는 제3 복수의 나노시트;
    상기 제1 액티브 패턴 상에서 상기 제1 수평 방향과 다른 제2 수평 방향으로 연장되고, 상기 제1 복수의 나노시트를 둘러싸는 제1 게이트 전극;
    상기 제2 액티브 패턴 상에서 상기 제2 수평 방향으로 연장되고, 상기 제2 복수의 나노시트를 둘러싸는 제2 게이트 전극;
    상기 제1 복수의 나노시트와 상기 제3 복수의 나노시트 사이에 배치되는 제1 소오스/드레인 영역;
    상기 제3 복수의 나노시트와 상기 제2 복수의 나노시트 사이에 배치되는 제2 소오스/드레인 영역;
    상기 제3 복수의 나노시트를 상기 수직 방향으로 관통하여 상기 기판까지 연장되고, 상기 제1 및 제2 액티브 패턴을 분리하는 액티브 컷; 및
    상기 제1 및 제2 소오스/드레인 영역 각각과 상기 액티브 컷 사이에 배치되고, 상기 액티브 컷과 접하고, 실리콘 게르마늄(SiGe)을 포함하는 희생막을 포함하되,
    상기 제1 액티브 패턴과 상기 제1 복수의 나노시트 사이에 배치되는 상기 제1 게이트 전극의 상기 제1 수평 방향의 폭은 상기 제3 복수의 나노시트 중 최하부 나노시트의 하부에 배치되는 상기 액티브 컷의 상기 제1 수평 방향의 폭보다 큰 반도체 장치.
KR1020220052580A 2022-04-28 2022-04-28 반도체 장치 KR20230152971A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020220052580A KR20230152971A (ko) 2022-04-28 2022-04-28 반도체 장치
US18/062,116 US20240186392A1 (en) 2022-04-28 2022-12-06 Semiconductor device
CN202310228845.5A CN116978908A (zh) 2022-04-28 2023-03-10 半导体器件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220052580A KR20230152971A (ko) 2022-04-28 2022-04-28 반도체 장치

Publications (1)

Publication Number Publication Date
KR20230152971A true KR20230152971A (ko) 2023-11-06

Family

ID=88477297

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220052580A KR20230152971A (ko) 2022-04-28 2022-04-28 반도체 장치

Country Status (3)

Country Link
US (1) US20240186392A1 (ko)
KR (1) KR20230152971A (ko)
CN (1) CN116978908A (ko)

Also Published As

Publication number Publication date
CN116978908A (zh) 2023-10-31
US20240186392A1 (en) 2024-06-06

Similar Documents

Publication Publication Date Title
KR20220124426A (ko) 반도체 장치 및 이의 제조 방법
KR20220147293A (ko) 반도체 장치
KR20230007702A (ko) 반도체 장치
KR20220138197A (ko) 반도체 장치
KR20230152971A (ko) 반도체 장치
EP4293712A2 (en) Semiconductor device
EP4443486A1 (en) Semiconductor device
KR20240020393A (ko) 반도체 장치
US20230378264A1 (en) Semiconductor device
US20230402382A1 (en) Semiconductor device
KR20230154625A (ko) 반도체 장치
KR20220137504A (ko) 반도체 장치
EP4318576A1 (en) Semiconductor device
EP4276893A2 (en) Semiconductor device
US20240222468A1 (en) Method for fabricating semiconductor device
KR20230174550A (ko) 반도체 장치
KR20240038424A (ko) 반도체 장치
EP4369388A1 (en) Semiconductor device
KR20240147042A (ko) 반도체 장치의 제조 방법
KR20240050991A (ko) 반도체 장치
KR20220156290A (ko) 반도체 장치
KR20230131544A (ko) 반도체 장치
KR20230026747A (ko) 반도체 장치
KR20240051002A (ko) 반도체 장치
KR20240050236A (ko) 반도체 장치