KR20230152524A - Display module - Google Patents
Display module Download PDFInfo
- Publication number
- KR20230152524A KR20230152524A KR1020220068283A KR20220068283A KR20230152524A KR 20230152524 A KR20230152524 A KR 20230152524A KR 1020220068283 A KR1020220068283 A KR 1020220068283A KR 20220068283 A KR20220068283 A KR 20220068283A KR 20230152524 A KR20230152524 A KR 20230152524A
- Authority
- KR
- South Korea
- Prior art keywords
- barrier
- barriers
- electrode pads
- display module
- pair
- Prior art date
Links
- 230000004888 barrier function Effects 0.000 claims abstract description 264
- 239000000758 substrate Substances 0.000 claims abstract description 100
- 239000010409 thin film Substances 0.000 claims description 48
- 229910010272 inorganic material Inorganic materials 0.000 claims description 20
- 239000011147 inorganic material Substances 0.000 claims description 20
- 239000011368 organic material Substances 0.000 claims description 15
- 239000011810 insulating material Substances 0.000 claims description 7
- 238000000034 method Methods 0.000 description 20
- 238000012545 processing Methods 0.000 description 11
- 229920005989 resin Polymers 0.000 description 10
- 239000011347 resin Substances 0.000 description 10
- 238000010586 diagram Methods 0.000 description 9
- 230000008569 process Effects 0.000 description 8
- 238000007906 compression Methods 0.000 description 7
- 239000000463 material Substances 0.000 description 6
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 5
- 239000010408 film Substances 0.000 description 4
- 239000011521 glass Substances 0.000 description 4
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 3
- 230000006835 compression Effects 0.000 description 3
- 239000011159 matrix material Substances 0.000 description 3
- 238000012546 transfer Methods 0.000 description 3
- 229920000106 Liquid crystal polymer Polymers 0.000 description 2
- 239000004642 Polyimide Substances 0.000 description 2
- 229910021417 amorphous silicon Inorganic materials 0.000 description 2
- 239000003086 colorant Substances 0.000 description 2
- 230000006870 function Effects 0.000 description 2
- 239000010931 gold Substances 0.000 description 2
- 210000004185 liver Anatomy 0.000 description 2
- 238000013507 mapping Methods 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 239000002245 particle Substances 0.000 description 2
- 229920000139 polyethylene terephthalate Polymers 0.000 description 2
- 239000005020 polyethylene terephthalate Substances 0.000 description 2
- 229920001721 polyimide Polymers 0.000 description 2
- 229920000642 polymer Polymers 0.000 description 2
- 230000004044 response Effects 0.000 description 2
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 239000004925 Acrylic resin Substances 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- 229920012266 Poly(ether sulfone) PES Polymers 0.000 description 1
- 238000013473 artificial intelligence Methods 0.000 description 1
- 238000004364 calculation method Methods 0.000 description 1
- 239000000919 ceramic Substances 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 1
- 229910052737 gold Inorganic materials 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000002184 metal Substances 0.000 description 1
- 229910052751 metal Inorganic materials 0.000 description 1
- 230000001537 neural effect Effects 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000004417 polycarbonate Substances 0.000 description 1
- 229920000515 polycarbonate Polymers 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- 239000011112 polyethylene naphthalate Substances 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920005591 polysilicon Polymers 0.000 description 1
- 239000004814 polyurethane Substances 0.000 description 1
- 229920005749 polyurethane resin Polymers 0.000 description 1
- 239000004065 semiconductor Substances 0.000 description 1
- 230000035939 shock Effects 0.000 description 1
- 229910052710 silicon Inorganic materials 0.000 description 1
- 239000010703 silicon Substances 0.000 description 1
- 229920003002 synthetic resin Polymers 0.000 description 1
- 239000000057 synthetic resin Substances 0.000 description 1
- 229920001187 thermosetting polymer Polymers 0.000 description 1
- 230000000007 visual effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
- H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
- H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
- H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
- H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
- H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
- H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
- H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/483—Containers
- H01L33/486—Containers adapted for surface mounting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
- H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Computer Hardware Design (AREA)
- Physics & Mathematics (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Led Device Packages (AREA)
Abstract
디스플레이 모듈이 개시된다. 개시된 디스플레이 모듈은 일면에 다수의 전극 패드가 배열된 기판과, 인접한 전극 패드들 사이에 배치된 다수의 제1 배리어와, 다수의 전극 패드에 접속되는 소자 전극들을 가지는 다수의 무기 발광 다이오드를 포함하고, 다수의 제1 배리어는 각각 하나의 무기 발광 다이오드에 대응하는 한 쌍의 전극 패드 사이에 배치될 수 있다.A display module is disclosed. The disclosed display module includes a substrate with a plurality of electrode pads arranged on one surface, a plurality of first barriers disposed between adjacent electrode pads, and a plurality of inorganic light emitting diodes having device electrodes connected to the plurality of electrode pads, , a plurality of first barriers may be disposed between a pair of electrode pads, each corresponding to one inorganic light emitting diode.
Description
본 개시는 디스플레이 모듈에 관한 것이다.This disclosure relates to a display module.
디스플레이 패널은 다수의 TFT(thin film transistor)를 구비한 TFT 기판과 기판에 실장된 다수의 발광 다이오드를 포함한다.The display panel includes a TFT substrate with a plurality of thin film transistors (TFTs) and a plurality of light emitting diodes mounted on the substrate.
다수의 발광 다이오드는 스스로 광을 방출하는 무기 발광 다이오드일 수 있다. 다수의 발광 다이오드는 픽셀 또는 서브 픽셀 단위로 동작되면서 다양한 색을 표현한다. 각각의 픽셀 또는 서브 픽셀은 다수의 TFT에 의해 동작이 제어된다. 각 발광 다이오드는 다양한 색상 예를 들면, 적색, 녹색, 청색을 방출한다.Many of the light emitting diodes may be inorganic light emitting diodes that emit light on their own. Multiple light emitting diodes operate on a pixel or sub-pixel basis to express various colors. The operation of each pixel or subpixel is controlled by multiple TFTs. Each light emitting diode emits a different color, such as red, green, and blue.
다수의 발광 다이오드는 픽 앤 플레이스(pick and place) 전사 방식, 스탬핑 전사 방식, 또는 레이저 전사 방식에 의해 웨이퍼 또는 중계 기판으로부터 TFT 기판에 전사될 수 있다.A plurality of light emitting diodes may be transferred from a wafer or relay substrate to a TFT substrate by a pick and place transfer method, a stamping transfer method, or a laser transfer method.
본 개시의 목적은 ACF(anisotropic conductive film)의 도전 볼들로 인해 TFT 기판의 전극 패드들 간 단락(short)을 방지하는 디스플레이 모듈을 제공하는데 있다.The purpose of the present disclosure is to provide a display module that prevents short circuits between electrode pads of a TFT substrate due to conductive balls of anisotropic conductive film (ACF).
본 개시는 상기 목적을 달성하기 위해, 일면에 다수의 전극 패드가 배열된 기판; 인접한 전극 패드들 사이에 배치된 다수의 제1 배리어(barrier); 및 상기 다수의 전극 패드에 접속되는 소자 전극들을 가지는 다수의 무기 발광 다이오드;를 포함하고, 상기 다수의 제1 배리어는 각각 하나의 무기 발광 다이오드에 대응하는 한 쌍의 전극 패드 사이에 배치되는 디스플레이 모듈을 제공한다.In order to achieve the above object, the present disclosure includes a substrate having a plurality of electrode pads arranged on one surface; A plurality of first barriers disposed between adjacent electrode pads; and a plurality of inorganic light emitting diodes having device electrodes connected to the plurality of electrode pads, wherein the plurality of first barriers are a display module disposed between a pair of electrode pads each corresponding to one inorganic light emitting diode. provides.
상기 다수의 제1 배리어 각각은 상기 다수의 전극 패드의 높이보다 더 높은 높이를 가질 수 있다.Each of the plurality of first barriers may have a height higher than the height of the plurality of electrode pads.
상기 다수의 제1 배리어 중 적어도 하나는 상부에 경사면이 형성될 수 있다.At least one of the plurality of first barriers may have an inclined surface formed on the top.
상기 다수의 제1 배리어 중 적어도 하나는 상기 한 쌍의 전극 패드 측으로 각각 경사진 제1 경사면 및 제2 경사면을 가질 수 있다.At least one of the plurality of first barriers may have a first inclined surface and a second inclined surface respectively inclined toward the pair of electrode pads.
상기 다수의 제1 배리어 중 적어도 하나는 상기 한 쌍의 전극 패드 측으로 각각 형성된 제1 곡면 및 제2 곡면을 가질 수 있다.At least one of the plurality of first barriers may have a first curved surface and a second curved surface respectively formed toward the pair of electrode pads.
상기 다수의 제1 배리어 중 적어도 하나는 상부가 곡면으로 형성될 수 있다.At least one of the plurality of first barriers may have a curved top.
상기 다수의 제1 배리어는 절연성을 가지는 소재로 이루어질 수 있다.The plurality of first barriers may be made of an insulating material.
상기 다수의 제1 배리어 각각은, 유기 물질로 이루어지는 몸체; 및 무기 물질로 이루어지며 상기 몸체를 덮는 제1 박막;을 포함할 수 있다.Each of the plurality of first barriers includes a body made of an organic material; and a first thin film made of an inorganic material and covering the body.
상기 다수의 제1 배리어 각각은, 상기 기판과 상기 몸체 사이에 형성되는 제2 박막을 더 포함할 수 있다.Each of the plurality of first barriers may further include a second thin film formed between the substrate and the body.
일 실시 예에 따른 디스플레이 모듈은 상기 기판에 형성된 한 쌍의 제1 전극 패드와 상기 한 쌍의 제1 전극 패드에 인접한 한 쌍의 제2 전극 패드 사이에 배치된 적어도 하나의 제2 배리어를 더 포함할 수 있고, 상기 적어도 하나의 제2 배리어는 상기 다수의 전극 패드보다 높은 높이를 가질 수 있다.The display module according to an embodiment further includes at least one second barrier disposed between a pair of first electrode pads formed on the substrate and a pair of second electrode pads adjacent to the pair of first electrode pads. The at least one second barrier may have a height higher than the plurality of electrode pads.
상기 적어도 하나의 제2 배리어는 상기 제1 배리어의 높이보다 작거나 같은 높이를 가질 수 있다.The at least one second barrier may have a height that is less than or equal to the height of the first barrier.
상기 적어도 하나의 제2 배리어는 상부에 경사면 또는 곡면이 형성될 수 있다.The at least one second barrier may have an inclined or curved surface formed on its top.
상기 적어도 하나의 제2 배리어는 절연성을 가지는 소재로 이루어질 수 있다.The at least one second barrier may be made of an insulating material.
일 실시 예에 따른 디스플레이 모듈은 상기 다수의 제1 배리어 및 상기 적어도 하나의 제2 배리어와 연결되고 다수의 전극 패드들을 둘러싸는 제3 배리어를 더 포함할 수 있고, 상기 제3 배리어는 상기 다수의 전극 패드보다 높은 높이를 가질 수 있다.The display module according to an embodiment may further include a third barrier connected to the plurality of first barriers and the at least one second barrier and surrounding a plurality of electrode pads, wherein the third barrier is connected to the plurality of first barriers and the at least one second barrier. It can have a height higher than the electrode pad.
상기 제1 배리어, 상기 제2 배리어, 및 상기 제3 배리어는 동일한 높이를 가질 수 있다.The first barrier, the second barrier, and the third barrier may have the same height.
상기 제3 배리어는 상기 제1 배리어의 높이 또는 상기 제2 배리어의 높이보다 크거나 같은 높이를 가질 수 있다.The third barrier may have a height greater than or equal to the height of the first barrier or the second barrier.
상기 제3 배리어는 상부에 경사면 또는 곡면이 형성될 수 있다.The third barrier may have an inclined or curved surface formed on its top.
상기 제3 배리어는 절연성을 가지는 소재로 이루어질 수 있다.The third barrier may be made of an insulating material.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치를 나타낸 블록도이다.
도 2는 본 개시의 일 실시 예에 따른 디스플레이 장치에 포함된 디스플레이 패널을 나타낸 평면도이다.
도 3은 본 개시의 일 실시 예에 따른 디스플레이 패널에 구비된 픽셀의 일 예를 나타낸 도면이다.
도 4는 도 3에 표시된 A-A'선을 따라 나타낸 단면도이다.
도 5는 TFT 기판의 전극 패드들 사이에 배치된 제1 배리어를 나타낸 도면이다.
도 6은 도 5에 표시된 B-B'선을 따라 나타낸 단면도이다.
도 7a 내지 도 7c는 기판의 전극 패드들 사이에 배치된 제1 배리어의 다양한 형상들을 나타낸 단면도들이다.
도 8 및 도 9는 기판의 전극 패드들 사이에 배치된 제1 배리어가 무기 재료와 유기 재료를 이용하여 형성된 예들을 나타낸 단면도들이다.
도 10은 본 개시의 일 실시 예에 따른 디스플레이 패널에 구비된 픽셀의 다른 예를 나타낸 도면이다.
도 11은 도 10에 표시된 C-C'선을 따라 나타낸 단면도이다.
도 12 및 도 13은 기판의 전극 패드들 사이에 배치된 제1 배리어 및 제2 배리어가 무기 재료와 유기 재료를 이용하여 형성된 다양한 예들을 나타낸 단면도들이다.
도 14는 본 개시의 일 실시 예에 따른 디스플레이 패널에 구비된 픽셀의 또 다른 예를 나타낸 도면이다.
도 15는 도 14에 표시된 D-D'선을 따라 나타낸 단면도이다.
도 16 내지 도 18은 기판의 전극 패드들 사이에 배치된 제1 배리어 및 제2 배리어와 기판의 전극 패드들을 둘러싸는 제3 배리어가 무기 재료와 유기 재료를 이용하여 형성된 다양한 예들을 나타낸 단면도들이다.1 is a block diagram showing a display device according to an embodiment of the present disclosure.
Figure 2 is a plan view showing a display panel included in a display device according to an embodiment of the present disclosure.
FIG. 3 is a diagram illustrating an example of pixels provided in a display panel according to an embodiment of the present disclosure.
Figure 4 is a cross-sectional view taken along line A-A' shown in Figure 3.
Figure 5 is a diagram showing a first barrier disposed between electrode pads of a TFT substrate.
Figure 6 is a cross-sectional view taken along line B-B' shown in Figure 5.
7A to 7C are cross-sectional views showing various shapes of the first barrier disposed between electrode pads of the substrate.
Figures 8 and 9 are cross-sectional views showing examples in which the first barrier disposed between electrode pads of the substrate is formed using an inorganic material and an organic material.
FIG. 10 is a diagram illustrating another example of pixels provided in a display panel according to an embodiment of the present disclosure.
FIG. 11 is a cross-sectional view taken along line C-C' shown in FIG. 10.
12 and 13 are cross-sectional views showing various examples in which the first barrier and the second barrier disposed between electrode pads of the substrate are formed using inorganic materials and organic materials.
FIG. 14 is a diagram illustrating another example of pixels provided in a display panel according to an embodiment of the present disclosure.
FIG. 15 is a cross-sectional view taken along line D-D' shown in FIG. 14.
16 to 18 are cross-sectional views showing various examples in which the first barrier and the second barrier disposed between the electrode pads of the substrate and the third barrier surrounding the electrode pads of the substrate are formed using inorganic materials and organic materials.
이하에서는 첨부된 도면을 참조하여 다양한 실시 예를 보다 상세하게 설명한다. 본 명세서에 기재된 실시 예는 다양하게 변형될 수 있다. 특정한 실시 예가 도면에서 묘사되고 상세한 설명에서 자세하게 설명될 수 있다. 그러나, 첨부된 도면에 개시된 특정한 실시 예는 다양한 실시 예를 쉽게 이해하도록 하기 위한 것일 뿐이다. 따라서, 첨부된 도면에 개시된 특정 실시 예에 의해 기술적 사상이 제한되는 것은 아니며, 발명의 사상 및 기술 범위에 포함되는 모든 균등물 또는 대체물을 포함하는 것으로 이해되어야 한다.Hereinafter, various embodiments will be described in more detail with reference to the attached drawings. The embodiments described herein may be modified in various ways. Specific embodiments may be depicted in the drawings and described in detail in the detailed description. However, the specific embodiments disclosed in the attached drawings are only intended to facilitate understanding of the various embodiments. Accordingly, the technical idea is not limited to the specific embodiments disclosed in the attached drawings, and should be understood to include all equivalents or substitutes included in the spirit and technical scope of the invention.
본 개시에서, 제1, 제2 등과 같이 서수를 포함하는 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 이러한 구성요소들은 상술한 용어에 의해 한정되지는 않는다. 상술한 용어는 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다.In the present disclosure, terms including ordinal numbers, such as first, second, etc., may be used to describe various components, but these components are not limited by the above-described terms. The above-mentioned terms are used only for the purpose of distinguishing one component from another.
본 개시에서, "포함한다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다. 어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.In the present disclosure, terms such as “comprise” or “have” are intended to designate the presence of features, numbers, steps, operations, components, parts, or combinations thereof described in the specification, but are not intended to indicate the presence of one or more other features. It should be understood that this does not exclude in advance the possibility of the existence or addition of elements, numbers, steps, operations, components, parts, or combinations thereof. When a component is said to be "connected" or "connected" to another component, it is understood that it may be directly connected to or connected to the other component, but that other components may exist in between. It should be. On the other hand, when it is mentioned that a component is “directly connected” or “directly connected” to another component, it should be understood that there are no other components in between.
본 개시에서, '동일하다'는 표현은 완전하게 일치하는 것뿐만 아니라, 가공 오차 범위를 감안한 정도의 상이함을 포함한다는 것을 의미한다.In the present disclosure, the expression 'same' means not only complete matching but also including a degree of difference taking into account the processing error range.
그 밖에도, 본 개시를 설명함에 있어서, 관련된 공지 기능 혹은 구성에 대한 구체적인 설명이 본 개시의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그에 대한 상세한 설명은 축약하거나 생략한다.In addition, when describing the present disclosure, if it is determined that a detailed description of a related known function or configuration may unnecessarily obscure the gist of the present disclosure, the detailed description thereof is abbreviated or omitted.
본 개시에서, 디스플레이 모듈은 영상 표시용 무기 발광 다이오드(inorganic light emitting diode)를 구비한 디스플레이 패널을 포함할 수 있다. 여기서, 디스플레이 패널은 평판 디스플레이 패널 또는 커브드 디스플레이 패널일 수 있으며, 100㎛ 이하인 복수의 무기 발광 다이오드(예를 들면, 마이크로 LED 또는 미니 LED)가 실장되어 있어 백 라이트가 필요한 LCD에 비해 더 나은 대비, 응답 시간 및 에너지 효율을 제공한다.In the present disclosure, the display module may include a display panel equipped with an inorganic light emitting diode for displaying images. Here, the display panel may be a flat display panel or a curved display panel, and is equipped with a plurality of inorganic light emitting diodes (e.g., micro LED or mini LED) of 100㎛ or less, providing better contrast compared to LCD that requires a backlight. , response time and energy efficiency.
본 개시에 적용하는 무기 발광 다이오드는 OLED(organic light emitting diode)보다 밝기, 발광 효율, 수명이 길다. 무기 발광 소자는 전원이 공급되는 경우 스스로 광을 발산할 수 있는 반도체 칩일 수 있다. 무기 발광 다이오드인 마이크로 LED는 빠른 반응속도, 낮은 전력, 높은 휘도를 가지고 있다. 예를 들면, 마이크로 LED는 LCD 또는 OLED에 비해 전기를 광자로 변환시키는 효율이 더 높다. 즉, LCD 또는 OLED 디스플레이에 비해 "와트당 밝기"가 더 높다. 이에 따라 마이크로 LED는 100㎛를 초과하는 LED 또는 OLED에 비해 약 절반 정도의 에너지로도 동일한 밝기를 낼 수 있게 된다. 이외에도 마이크로 LED는 높은 해상도, 우수한 색상, 명암 및 밝기 구현이 가능하여, 넓은 범위의 색상을 정확하게 표현할 수 있으며, 햇빛이 밝은 야외에서도 선명한 화면을 구현할 수 있다. 그리고 마이크로 LED는 번인(burn in) 현상에 강하고 발열이 적어 변형 없이 긴 수명이 보장된다. 마이크로 LED는 애노드 및 캐소드 전극이 동일한 제1 면에 형성되고 발광면이 상기 전극들이 형성된 제1 면의 반대 측에 위치한 제2 면에 형성된 플립 칩(Flip chip) 구조를 가질 수 있다.The inorganic light emitting diode applied to the present disclosure has longer brightness, luminous efficiency, and lifetime than OLED (organic light emitting diode). An inorganic light-emitting device may be a semiconductor chip that can emit light on its own when power is supplied. Micro LED, an inorganic light emitting diode, has fast response speed, low power, and high brightness. For example, micro LEDs are more efficient at converting electricity into photons than LCDs or OLEDs. That is, it has higher “brightness per watt” compared to LCD or OLED displays. Accordingly, micro LED can produce the same brightness with about half the energy compared to LED or OLED that exceeds 100㎛. In addition, micro LED is capable of realizing high resolution, excellent color, contrast, and brightness, so it can accurately express a wide range of colors and produce a clear screen even outdoors in bright sunlight. In addition, micro LED is resistant to burn-in and generates less heat, ensuring a long lifespan without deformation. Micro LED may have a flip chip structure in which an anode and a cathode electrode are formed on the same first side and a light emitting surface is formed on a second side located on an opposite side of the first side on which the electrodes are formed.
본 개시에서, 타겟 기판은 전면(front surface)에 TFT(Thin Film Transistor) 회로가 형성된 TFT 층이 배치되고, 후면(rear surface)에 TFT 회로에 전원을 공급하는 전원 공급 회로와 데이터 구동 드라이버, 게이트 구동드라이버 및 각 구동 드라이버를 제어하는 타이밍 컨트롤러가 배치될 수 있다. TFT 층에 배열된 다수의 픽셀은 TFT 회로에 의해 구동될 수 있다.In the present disclosure, the target substrate has a TFT layer on which a TFT (Thin Film Transistor) circuit is formed on the front surface, and a power supply circuit that supplies power to the TFT circuit, a data drive driver, and a gate on the rear surface. A driving driver and a timing controller that controls each driving driver may be disposed. Multiple pixels arranged in the TFT layer can be driven by a TFT circuit.
본 개시에서, 디스플레이 모듈에 제공되는 TFT는 LTPS(low-temperature polycrystalline silicon) TFT, LTPO(low-temperature polycrystalline oxide) TFT, 또는 산화물 TFT일 수 있다.In the present disclosure, the TFT provided in the display module may be a low-temperature polycrystalline silicon (LTPS) TFT, a low-temperature polycrystalline oxide (LTPO) TFT, or an oxide TFT.
본 개시에서, 타겟 기판은 글라스 기판, 가요성(flexibility) 재질을 가지는 합성수지 계열(예를 들면, PI(polyimide), PET(polyethylene terephthalate), PES(polyethersulfone), PEN(polyethylene naphthalate), PC(polycarbonate) 등)의 기판이나 세라믹 기판을 사용할 수 있다.In the present disclosure, the target substrate is a glass substrate, a synthetic resin series having flexibility (e.g., polyimide (PI), polyethylene terephthalate (PET), polyethersulfone (PES), polyethylene naphthalate (PEN), and polycarbonate (PC). ), etc.) substrates or ceramic substrates can be used.
본 개시에서, 타겟 기판의 전면에는 TFT 회로가 형성된 TFT 층이 배치되고, 타겟 기판의 후면에는 회로가 배치되지 않을 수 있다. TFT 층은 타겟 기판 상에 일체로 형성되거나 별도의 필름 형태로 제작되어 글라스 기판의 일면에 부착될 수 있다.In the present disclosure, a TFT layer with a TFT circuit formed may be disposed on the front surface of the target substrate, and no circuit may be disposed on the rear surface of the target substrate. The TFT layer may be formed integrally on the target substrate or may be produced as a separate film and attached to one side of the glass substrate.
본 개시에서, 타겟 기판의 전면은 활성 영역과 비활성 영역으로 구분될 수 있다. 활성 영역은 타겟 기판의 전면에서 TFT 층이 점유하는 영역에 해당할 수 있고, 비활성 영역은 타겟 기판의 전면에서 TFT 층이 점유하는 영역을 제외한 영역일 수 있다.In the present disclosure, the front surface of the target substrate may be divided into an active area and an inactive area. The active area may correspond to an area occupied by the TFT layer on the front surface of the target substrate, and the inactive area may correspond to an area excluding the area occupied by the TFT layer on the front surface of the target substrate.
본 개시에서, 타겟 기판의 에지 영역은 글라스 기판의 최 외곽 영역일 수 있다. 또한, 타겟 기판의 에지 영역은 타겟 기판의 회로가 형성된 영역을 제외한 나머지 영역일 수 있다. 또한, 타겟 기판의 에지 영역은 타겟 기판의 측면에 인접한 타겟 기판의 전면 일부와 타겟 기판의 측면에 인접한 타겟 기판의 후면 일부를 포함할 수 있다. 타겟 기판은 사각형(quadrangle type)으로 형성될 수 있다. 예를 들면, 타겟 기판은 직사각형(rectangle) 또는 정사각형(square)으로 형성될 수 있다. 타겟 기판의 에지 영역은 글라스 기판의 4변 중 적어도 하나의 변을 포함할 수 있다.In the present disclosure, the edge area of the target substrate may be the outermost area of the glass substrate. Additionally, the edge area of the target substrate may be the remaining area excluding the area where the circuit of the target substrate is formed. Additionally, the edge area of the target substrate may include a portion of the front surface of the target substrate adjacent to the side surface of the target substrate and a portion of the rear surface of the target substrate adjacent to the side surface of the target substrate. The target substrate may be formed in a quadrangle type. For example, the target substrate may be formed in a rectangle or square. The edge area of the target substrate may include at least one side of the four sides of the glass substrate.
본 개시에서, TFT 층(또는 백 플레인(backplane))을 구성하는 TFT는 특정 구조나 타입으로 한정되지 않는다, 예를 들면, 본 개시에서 인용된 TFT는 LTPS TFT(Low-temperature polycrystalline silicon TFT) 외 oxide TFT 및 Si TFT(poly silicon, a-silicon), 유기 TFT, 그래핀 TFT 등으로도 구현될 수 있으며, Si 웨이퍼 CMOS 공정에서 P 타입(or N 타입) MOSFET만 만들어 적용할 수도 있다.In the present disclosure, the TFTs constituting the TFT layer (or backplane) are not limited to a specific structure or type. For example, the TFTs cited in the present disclosure include low-temperature polycrystalline silicon TFT (LTPS TFT) and others. It can be implemented with oxide TFT, Si TFT (poly silicon, a-silicon), organic TFT, graphene TFT, etc., and only P-type (or N-type) MOSFET can be made and applied in the Si wafer CMOS process.
본 개시에서는 디스플레이 모듈에 포함되는 타겟 기판을 TFT 기판에 한정하지 않는다. 예를 들면, 타겟 기판은 TFT 회로가 형성된 TFT 층이 없는 기판일 수 있다. 이 경우, 디스플레이 모듈은 마이크로 IC를 별도로 실장하고 배선만 패터닝된 기판을 포함할 수 있다.In the present disclosure, the target substrate included in the display module is not limited to the TFT substrate. For example, the target substrate may be a substrate without a TFT layer on which a TFT circuit is formed. In this case, the display module may include a substrate on which the micro IC is separately mounted and only the wiring is patterned.
본 개시에서, 디스플레이 모듈의 픽셀 구동 방식은 AM(Active Matrix) 구동 방식 또는 PM(Passive Matrix) 구동 방식일 수 있다. 디스플레이 모듈은 AM 구동 방식 또는 PM 구동 방식에 따라 각 마이크로 LED가 전기적으로 접속되는 배선의 패턴을 형성할 수 있다.In the present disclosure, the pixel driving method of the display module may be an active matrix (AM) driving method or a passive matrix (PM) driving method. The display module can form a wiring pattern in which each micro LED is electrically connected depending on the AM driving method or the PM driving method.
본 개시에서, 디스플레이 모듈은 단일 단위로 웨어러블 기기(wearable device), 포터블 기기(portable device), 핸드헬드 기기(handheld device) 및 각종 디스플레이가 필요가 전자 제품이나 전장에 설치되어 적용될 수 있으며, 매트릭스 타입으로 복수의 조립 배치를 통해 PC(personal computer)용 모니터, 고해상도 TV 및 사이니지(signage)(또는, 디지털 사이니지(digital signage)), 전광판(electronic display) 등과 같은 디스플레이 장치에 적용될 수 있다.In the present disclosure, the display module is a single unit that can be installed and applied to wearable devices, portable devices, handheld devices, and electronic products or battlefields that require various displays, and is a matrix type. It can be applied to display devices such as personal computer (PC) monitors, high-resolution TVs, signage (or digital signage), and electronic displays through multiple assembly arrangements.
본 개시의 디스플레이 모듈은 박막 트랜지스터가 일면에 형성된 타겟 기판 상에 배열된 복수의 영상 표시용 무기 발광 소자를 포함할 수 있다. 복수의 무기 발광 소자는 단일 픽셀을 이루는 서브 픽셀일 수 있다. 본 개시에서 하나의 '발광 소자'와, 하나의 '마이크로 LED'와, 하나의 '서브 픽셀'은 동일한 의미로서 혼용할 수 있다.The display module of the present disclosure may include a plurality of inorganic light-emitting devices for image display arranged on a target substrate on which a thin film transistor is formed on one surface. The plurality of inorganic light emitting devices may be subpixels forming a single pixel. In the present disclosure, one 'light emitting device', one 'micro LED', and one 'subpixel' can be used interchangeably with the same meaning.
아래에서는 첨부한 도면을 참고하여 본 개시의 실시 예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 본 개시는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시 예에 한정되지 않는다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하였으며, 명세서 전체를 통하여 유사한 부분에 대해서는 유사한 도면 부호를 붙였다.Below, with reference to the attached drawings, embodiments of the present disclosure will be described in detail so that those skilled in the art can easily practice them. However, the present disclosure may be implemented in many different forms and is not limited to the embodiments described herein. In order to clearly explain the present disclosure in the drawings, parts that are not related to the description are omitted, and similar parts are given similar reference numerals throughout the specification.
나아가, 이하 첨부 도면들 및 첨부 도면들에 기재된 내용을 참조하여 본 개시의 실시 예를 상세하게 설명하지만, 본 개시가 실시 예들에 의해 제한되거나 한정되는 것은 아니다.Furthermore, embodiments of the present disclosure will be described in detail below with reference to the accompanying drawings and the contents described in the accompanying drawings, but the present disclosure is not limited or limited by the embodiments.
이하에서는 도면을 참고하여, 본 개시의 다양한 실시 예에 따른 디스플레이 장치를 설명한다.Hereinafter, a display device according to various embodiments of the present disclosure will be described with reference to the drawings.
도 1은 본 개시의 일 실시 예에 따른 디스플레이 장치를 나타낸 블록도이다.1 is a block diagram showing a display device according to an embodiment of the present disclosure.
도 1을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 장치(1)는 디스플레이 모듈(3)과 프로세서(5)를 포함할 수 있다.Referring to FIG. 1, a
본 개시의 일 실시 예에 따른 디스플레이 모듈(3)은 다양한 영상을 표시할 수 있다. 여기에서, 영상은 정지 영상 및/또는 동영상을 포함하는 개념이다. 디스플레이 모듈(3)은 방송 콘텐츠, 멀티미디어 콘텐츠 등과 같은 다양한 영상을 표시할 수 있다. 또한, 디스플레이 모듈(3)은 유저 인터페이스(user interface) 및 아이콘을 표시할 수도 있다.The
디스플레이 모듈(3)은 디스플레이 패널(10) 및 디스플레이 패널(10)을 제어하기 위한 디스플레이 드라이버 IC(DDI, display driver IC)(7)를 포함할 수 있다.The
디스플레이 드라이버 IC(7)는 인터페이스 모듈(7a), 메모리(7b)(예: 버퍼 메모리), 이미지 처리 모듈(7c), 또는 맵핑 모듈(7d)을 포함할 수 있다. 디스플레이 드라이버 IC(7)는, 예를 들면, 영상 데이터, 또는 상기 영상 데이터를 제어하기 위한 명령에 대응하는 영상 제어 신호를 포함하는 영상 정보를 인터페이스 모듈(7a)을 통해 디스플레이 장치(1)의 다른 구성요소로부터 수신할 수 있다. 예를 들면, 일 실시 예에 따르면, 영상 정보는 프로세서(5)(예: 메인 프로세서(예: 어플리케이션 프로세서) 또는 메인 프로세서의 기능과 독립적으로 운영되는 보조 프로세서(예: 그래픽 처리 장치)로부터 수신될 수 있다.The
디스플레이 드라이버 IC(7)는 상기 수신된 영상 정보 중 적어도 일부를 메모리(7b)에, 예를 들면, 프레임 단위로 저장할 수 있다. 이미지 처리 모듈(7c)은, 예를 들면, 상기 영상 데이터의 적어도 일부를 상기 영상 데이터의 특성 또는 디스플레이 패널(10)의 특성에 기반하여 전처리 또는 후처리(예: 해상도, 밝기, 또는 크기 조정)를 수행할 수 있다. 맵핑 모듈(7d)은 이미지 처리 모듈(7c)을 통해 전처리 또는 후처리 된 상기 영상 데이터에 대응하는 전압 값 또는 전류 값을 생성할 수 있다. 일 실시 예에 따르면, 전압 값 또는 전류 값의 생성은 예를 들면, 디스플레이 패널(10)의 픽셀들의 속성(예: 픽셀들의 배열(RGB stripe 구조 또는 RGB pentile 구조), 또는 서브 픽셀들 각각의 크기)에 적어도 일부 기반하여 수행될 수 있다. 디스플레이 패널(10)의 적어도 일부 픽셀들은, 예를 들면, 상기 전압 값 또는 전류 값에 적어도 일부 기반하여 구동됨으로써 상기 영상 데이터에 대응하는 시각적 정보(예: 텍스트, 이미지, 또는 아이콘)가 디스플레이 패널(10)을 통해 표시될 수 있다.The
디스플레이 드라이버 IC(7)는, 프로세서(5)로부터 수신된 영상 정보에 기반하여, 디스플레이로 구동 신호(예: 드라이버 구동 신호, 게이트 구동 신호 등)를 전송할 수 있다.The
디스플레이 드라이버 IC(7)는 프로세서(5)로부터 수신된 영상 신호에 기초하여 영상을 표시할 수 있다. 일 예로, 디스플레이 드라이버 IC(7)는 프로세서(5)로부터 수신된 영상 신호에 기초하여 복수의 서브 픽셀들의 구동 신호를 생성하고, 구동 신호에 기초하여 복수의 서브 픽셀의 발광을 제어함으로써 영상을 표시할 수 있다.The
디스플레이 모듈(3)은 터치 회로(미도시)를 더 포함할 수 있다. 터치 회로는 터치 센서 및 이를 제어하기 위한 터치 센서 IC를 포함할 수 있다. 터치 센서 IC는, 예를 들면, 디스플레이 패널(10)의 지정된 위치에 대한 터치 입력 또는 호버링 입력을 감지하기 위해 터치 센서를 제어할 수 있다. 예를 들면, 터치 센서 IC는 디스플레이 패널(10)의 지정된 위치에 대한 신호(예: 전압, 광량, 저항, 또는 전하량)의 변화를 측정함으로써 터치 입력 또는 호버링 입력을 감지할 수 있다. 터치 센서 IC는 감지된 터치 입력 또는 호버링 입력에 관한 정보(예: 위치, 면적, 압력, 또는 시간)를 프로세서(5)에 제공할 수 있다. 일 실시 예에 따르면, 터치 회로의 적어도 일부(예: 터치 센서 IC)는 디스플레이 드라이버 IC(7), 또는 디스플레이 패널(10)의 일부로, 또는 디스플레이 모듈(3)의 외부에 배치된 다른 구성요소(예: 보조 프로세서)의 일부로 포함될 수 있다.The
프로세서(5)는 디지털 영상 신호를 처리하는 디지털 시그널 프로세서(digital signal processor(DSP), 마이크로 프로세서(microprocessor), GPU(graphics processing unit), AI(artificial intelligence) 프로세서, NPU (neural processing unit), TCON(time controller)으로 구현될 수 있다. 다만, 이에 한정되는 것은 아니며, 중앙처리장치(central processing unit(CPU)), MCU(micro controller unit), MPU(micro processing unit), 컨트롤러(controller), 어플리케이션 프로세서(application processor(AP)), 또는 커뮤니케이션 프로세서(communication processor(CP)), ARM 프로세서 중 하나 또는 그 이상을 포함하거나, 해당 용어로 정의될 수 있다. 또한, 프로세서(5)는 프로세싱 알고리즘이 내장된 SoC(system on chip), LSI(large scale integration)로 구현될 수도 있고, ASIC(application specific integrated circuit), FPGA(field programmable gate array) 형태로 구현될 수도 있다.The
프로세서(5)는 운영 체제 또는 응용 프로그램을 구동하여 프로세서(5)에 연결된 하드웨어 또는 소프트웨어 구성요소들을 제어할 수 있고, 각종 데이터 처리 및 연산을 수행할 수 있다. 또한, 프로세서(5)는 다른 구성요소들 중 적어도 하나로부터 수신된 명령 또는 데이터를 휘발성 메모리에 로드하여 처리하고, 다양한 데이터를 비휘발성 메모리에 저장할 수 있다.The
도 2는 본 개시의 일 실시 예에 따른 디스플레이 장치에 포함된 디스플레이 패널을 나타낸 평면도이고, 도 3은 도 2에 표시된 A 부분의 픽셀들을 확대한 도면이고, 도 4는 도 3에 표시된 A-A'선을 따라 나타낸 단면도이다.FIG. 2 is a plan view illustrating a display panel included in a display device according to an embodiment of the present disclosure, FIG. 3 is an enlarged view of pixels of portion A shown in FIG. 2, and FIG. 4 is a line A-A shown in FIG. 3. 'It is a cross-sectional view shown along a line.
도 2를 참조하면, 디스플레이 패널(10)은 TFT(thin film transistor) 기판(50)과 TFT 기판(50)의 일면에 실장되는 다수의 픽셀을 포함할 수 있다. 각 픽셀(100)은 해당 픽셀 영역 내에 배열된 적어도 3개의 서브 픽셀을 포함할 수 있다.Referring to FIG. 2 , the
도 3을 참조하면, 하나의 픽셀(100)은 적색 파장 대역의 광을 출사하는 제1 서브 픽셀(310), 녹색 파장 대역의 광을 출사하는 제2 서브 픽셀(320)및 청색 파장 대역의 광을 출사하는 제3 서브 픽셀(330)을 포함할 수 있다.Referring to FIG. 3, one
본 개시에서 서브 픽셀은 100 ㎛ 미만의 사이즈를 가지는 무기 발광 다이오드인 마이크로 LED 또는 미니 LED일 수 있다. 이하에서는, 편의상 서브 픽셀을 마이크로 LED로 칭한다.In the present disclosure, the subpixel may be a micro LED or mini LED, which is an inorganic light emitting diode with a size of less than 100 ㎛. Hereinafter, for convenience, the subpixel is referred to as micro LED.
하나의 픽셀(100)은 제1 마이크로 LED(310), 제2 마이크로 LED(320) 및 제3 마이크로 LED(330)가 점유하지 않는 영역에 제1 내지 제3 서브 픽셀(310, 320, 330)을 구동하기 위한 복수의 TFT를 포함할 수 있다.One
제1 내지 제3 마이크로 LED(310, 320, 330)는 일정한 간격을 두고 일렬로 배열될 수 있으나, 이에 한정되지 않는다. 예를 들면, 제1 내지 제3 마이크로 LED(310, 320, 330)는 L자 형태로 배열되거나, 펜타일(pentile) RGBG 방식으로 배열될 수 있다. 펜타일 RGBG 방식은 인간이 파란색을 덜 식별하고 녹색을 가장 잘 식 별하는 특성을 이용하여 빨강, 초록 및 파랑의 서브 픽셀의 개수를 1:1:2(RGBG)의 비율로 배열하는 방식이다. 펜타일 RGBG 방식은 수율을 높이고 단가를 낮추며 작은 화면에서 고해상도를 구현할 수 있어 효과적이다.The first to third
디스플레이 모듈(3)은 터치 센서와 결합된 터치 스크린, 플렉시블 디스플레이(flexible display), 롤러블 디스플레이(rollable display), 및/또는 3차원 디스플레이(3D display)일 수 있다. 또한, 일 실시 예에 따르면 본 개시의 디스플레이 모듈을 복수 제공하고 이 모듈들을 물리적으로 연결하여 대형 디스플레이(예를 들면, LFD, large format display)를 구현할 수 있다.The
TFT 기판(50)은 a-Si(amorphous silicon) TFT, LTPS(low temperature polycrystalline silicon) TFT, LTPO(low temperature polycrystalline oxide) TFT, HOP(hybrid oxide and polycrystalline silicon) TFT, LCP(liquid crystalline polymer) TFT, 또는 OTFT(organic TFT) 등과 같은 형태로 구현될 수 있는 기판일 수 있다.The
도 3을 참조하면, TFT 기판(50)에는 복수의 전극 패드가 배열될 수 있다. 예를 들면, 하나의 픽셀(100)에는 제1 내지 제3 마이크로 LED(310, 320, 330)가 각각 전기적으로 접속되는 한 쌍의 제1 전극 패드(101. 102), 한 쌍의 제2 전극 패드(103, 104) 및 한 쌍의 제3 전극 패드(105, 106)가 배치될 수 있다.Referring to FIG. 3, a plurality of electrode pads may be arranged on the
한 쌍의 제1 전극 패드(101, 102)는 제1 마이크로 LED(310)의 일면에 구비된 한 쌍의 제1 소자 전극(311, 312)과 각각 전기적으로 연결될 수 있다. 제1 마이크로 LED(310)는 플립 칩 타입 발광 다이오드로서 한 쌍의 제1 소자 전극(311, 312)이 배치된 면의 반대 면이 발광 면일 수 있다. A pair of
한 쌍의 제2 전극 패드(103, 104)는 제2 마이크로 LED(320)의 일면에 구비된 한 쌍의 제2 소자 전극(321, 322)과 각각 전기적으로 연결될 수 있다. 한 쌍의 제3 전극 패드(105, 106)는 제3 마이크로 LED(330)의 일면에 구비된 한 쌍의 제3 소자 전극(331, 332)과 각각 전기적으로 연결될 수 있다. 제2 마이크로 LED(320)와 제3 마이크로 LED(330)는 제1 마이크로 LED(310)와 마찬가지로 플립 칩 타입 발광 다이오드일 수 있다.A pair of
도 4를 참조하면, 제1 마이크로 LED(310)는 TFT 기판(50)의 일면을 덮는 ACF(anisotropic conductive film)(400)를 통해 TFT 기판(50)에 접속될 수 있다.Referring to FIG. 4 , the first
ACF(400)는 열경화성 소재(예: 에폭시 수지, 폴리우레탄 또는 아크릴 수지)로 이루어진 수지(resin)(410)와, 전도성을 띄며 지름이 3∼15㎛로 미세한 다수의 도전 볼(421, 423, 425)을 포함할 수 있다. 다수의 도전 볼(421, 423, 425)은 ACF(400) 전체 부피 중 대략 0.5%∼5% 수준을 차지할 수 있다. 다수의 도전 볼(421, 423, 425)은 폴리머 입자와 폴리머 입자의 외주면에 코팅된 전기가 통하는 금속 막(예: 금(Au), 니켈(Ni) 또는 납(Pd))으로 이루어질 수 있다.The ACF (400) includes a resin (410) made of a thermosetting material (e.g., epoxy resin, polyurethane, or acrylic resin), and a plurality of conductive conductive balls (421, 423, 425) may be included. The plurality of
제1 마이크로 LED(310)는 중계 기판(미도시)으로부터 TFT 기판(50)으로 전사될 수 있다. 이 경우, 제1 마이크로 LED(310)의 한 쌍의 제1 소자 전극(311, 312)은 TFT 기판(50)의 덮고 있는 ACF(400) 상에 안착되며 TFT 기판(50)의 한 쌍의 제1 전극 패드(101, 102)에 대응하는 위치에 배치될 수 있다.The first
이 상태에서 열 압착 공정을 통해 제1 마이크로 LED(310)를 미리 설정된 압력으로 TFT 기판(50) 측을 향해 가압한다. 이때 ACF(400)로 고온의 열이 전달될 수 있다. 이에 따라, ACF(400)의 수지(410)는 유동성을 가지면서 제1 배리어(200)의 양측으로 이동하게 된다.In this state, the first
이와 같은 레진 플로우(resin flow)에 의해 제1 배리어(200)의 상측에 위치한 다수의 도전 볼(425)은 유동하는 수지(410)와 함께 제1 배리어(200)의 양측으로 이동하게 된다. 제1 배리어(200)는 한 쌍의 제1 전극 패드(101, 102) 사이에 배치되며 절연 소재로 형성될 수 있다.Due to this resin flow, the plurality of
이에 따라, 하나의 제1 전극 패드(101)와 이에 대응하는 하나의 제1 소자 전극(311) 사이, 그리고 나머지 제1 전극 패드(102)와 이에 대응하는 나머지 제1 소자 전극(312) 사이에 각각 다수의 도전 볼(423, 425)이 위치하게 된다.Accordingly, between one
따라서, 제1 마이크로 LED(310)의 한 쌍의 제1 소자 전극(311, 312)은 다수의 도전 볼(425)을 통해 TFT 기판(50)의 한 쌍의 제1 전극 패드(101, 102)와 전기적으로 연결될 수 있다.Accordingly, the pair of
이 때, 제1 마이크로 LED(310)의 한 쌍의 제1 소자 전극(311, 312)은 제1 배리어(200)에 의해 서로 단락(short)되지 않고, 한 쌍의 제1 전극 패드(101, 102) 역시 제1 배리어(200)에 서로 단락(short)되지 않는다.At this time, the pair of
이하, 도면을 참조하여 본 개시에 따른 제1 배리어(200)의 구조에 대해 상세히 설명한다.Hereinafter, the structure of the
도 5는 TFT 기판의 전극 패드들 사이에 배치된 제1 배리어를 나타낸 도면이고, 도 6은 도 5에 표시된 B-B'선을 따라 나타낸 단면도이다.FIG. 5 is a diagram showing a first barrier disposed between electrode pads of a TFT substrate, and FIG. 6 is a cross-sectional view taken along line B-B' shown in FIG. 5.
도 5를 참조하면, 제1 배리어(200)는 TFT 기판(50)의 일면에 형성되며 한 쌍의 제1 전극 패드(101, 102) 사이에 배치될 수 있다. 제1 배리어(200)는 도 5와 같이 좌측(200a) 및 우측(200b)이 한 쌍의 제1 전극 패드(101, 102)에 밀착된 상태로 배치될 수 있다.Referring to FIG. 5, the
하지만 이에 한정되지 않고, 제1 배리어(200)는 좌측(200a) 및 우측(200b) 중 한 측만 한 쌍의 제1 전극 패드(101, 102) 중 하나에 밀착될 수 있다. 또한, 제1 배리어(200)는 좌측(200a) 및 우측(200b) 모두 한 쌍의 제1 전극 패드(101, 102)와 각각 이격될 수 있다.However, the present invention is not limited to this, and the
제1 배리어(200)의 길이(L1)는 ACF(400)의 다수의 도전 볼에 의해 한 쌍의 제1 소자 전극(311, 312)이 서로 단락되지 않고 한 쌍의 제1 전극 패드(101, 102)가 서로 단락되는 것을 방지하는 길이로 이루어질 수 있다.The length L1 of the
예를 들면, 제1 배리어(200)의 길이(L1)는 한 쌍의 제1 전극 패드(101, 102)의 길이(L2)보다 더 길게 형성될 수 있다. 이 경우, 제1 배리어(200)는 도 5에 도시된 바와 같이 선단(200c)이 한 쌍의 제1 전극 패드(101, 102)의 선단(101c, 102c)보다 더 돌출되고 후단(200d)이 한 쌍의 제1 전극 패드(101, 102)의 후단(101d, 102d)보다 더 돌출될 수 있다.For example, the length L1 of the
하지만 이에 한정되지 않고, 제1 배리어(200)의 선단(200c)은 한 쌍의 제1 전극 패드(101, 102)의 선단(101c, 102c)에 대응하는 위치에 있을 수 있다. 또는, 제1 배리어(200)의 후단(200d)은 한 쌍의 제1 전극 패드(101, 102)의 후단(101d, 102d)에 대응하는 위치에 있을 수 있다. 또는, 제1 배리어(200)의 선단(200c) 및 후단(200d)은 한 쌍의 제1 전극 패드(101, 102)의 선단(101c, 102c) 및 후단(101d, 102d)에 각각 대응하는 위치에 있을 수 있다.However, it is not limited to this, and the
도 6을 참조하면, 제1 배리어(200)는 대략 평면으로 형성된 상단(201)과, 상단(201)으로부터 좌측 및 우측으로 각각 소정 각도로 경사지게 연장된 제1 경사면(203)과 제2 경사면(205)을 포함할 수 있다.Referring to FIG. 6, the
제1 경사면(203) 및 제2 경사면(205)은 열 압착 공정 시 ACF(400)의 수지(410)와 수지(410)에 포함된 다수의 도전 볼을 제1 배리어(200)의 좌측 및 우측으로 원활하게 유동할 수 있도록 안내할 수 있다.The first
제1 경사면(203) 또는 제2 경사면(205)은 열 압착 시 TFT 기판(50) 측으로 가압되는 제1 마이크로 LED(310)의 한 쌍의 제1 전극 소자 중 하나를 접속 위치로 안내할 수 있다. 이는, 제1 마이크로 LED(310)의 한 쌍의 제1 전극 소자(311, 312)가 TFT 기판(50)의 한 쌍의 제1 전극 패드(101, 102)와 정렬되지 않고 좌측 또는 우측으로 약간 시프트된 경우에 해당할 수 있다.The first
TFT 기판(50)의 상면으로부터 제1 배리어(200)의 상단까지의 높이(H1)는 TFT 기판(50)의 상면으로부터 한 쌍의 제1 전극 패드(101, 102)의 상단까지의 높이(H2)보다 높게 형성될 수 있다. 제1 배리어(200)의 높이(H1)는 제1 배리어(200)의 좌측 및 우측에 배치된 다수의 도전 볼(425)이 서로 연결되지 않고 격리될 수 있는 정도의 높이일 수 있다.The height H1 from the top surface of the
또한, 제1 배리어(200)의 높이(H1)가 한 쌍의 제1 전극 패드(101, 102)의 높이(H2)보다 높게 형성됨에 따라, 한 쌍의 제1 전극 패드(101, 102)는 제1 배리어(200)에 의해 스크래치 등의 외부에서 가해지는 충격으로부터 보호될 수 있다.In addition, as the height H1 of the
제1 배리어(200)는 복수로 구비되어 도 3에 도시된 바와 같이 한 쌍의 제1 전극 패드(101, 102) 사이, 한 쌍의 제2 전극 패드(103, 104) 사이, 및 한 쌍의 제3 전극 패드(105, 106) 사이에 배치될 수 있다.The
제1 배리어(200)의 단면 형상은 도 6에 도시된 형상에 한정되지 않고 다양하게 이루어질 수 있다. 이하에서는 제1 배리어(200)의 다양한 단면 형상의 실시 예들을 도 7a 내지 도 7c를 참고하여 설명한다. 도 7a 내지 도 7c에 각각 도시된 제1 배리어는 대부분의 구성이 전술한 제1 배리어(200)와 실질적으로 동일하며 단면 형상이 상이할 수 있다.The cross-sectional shape of the
도 7a 내지 도 7c는 기판의 전극 패드들 사이에 배치된 제1 배리어의 다양한 형상들을 나타낸 단면도들이다.FIGS. 7A to 7C are cross-sectional views showing various shapes of the first barrier disposed between electrode pads of the substrate.
도 7a를 참조하면, 일 실시 예에 따른 제1 배리어(200a)는 상단(201a)이 모서리 형태로 이루어지고 상단(201a)으로부터 좌측 및 우측으로 각각 소정 각도로 경사지게 연장된 제1 경사면(203a)과 제2 경사면(205a)을 포함할 수 있다.Referring to FIG. 7A, the
도 7b를 참조하면, 일 실시 예에 따른 제1 배리어(200b)는 상부(201b)가 소정 곡률을 가지는 곡면으로 형성될 수 있다. 여기서, 제1 배리어(200b)의 상부(201b)는 제1 배리어(200b)의 상단으로부터 좌측 및 우측으로 일정 길이만큼 연장된 좌측 및 우측 면을 포함할 수 있다.Referring to FIG. 7B, the
도 7c를 참조하면, 일 실시 예에 따른 제1 배리어(200c)는 상단(201c)이 대략 평면으로 이루어지고 상단(201c)으로부터 좌측 및 우측으로 각각 곡면 형태로 연장된 제1 경사면(203c)과 제2 경사면(205c)을 포함할 수 있다.Referring to FIG. 7C, the
이와 같은 단면 형상을 가지는 제1 배리어들(200a, 200b, 200c)은 열 압착 공정 시 수지(410) 및 다수의 도전 볼(425)가 제1 배리어들(200a, 200b, 200c)의 좌측 및 우측으로 원활하게 유동하도록 안내할 수 있다.The first barriers (200a, 200b, 200c) having this cross-sectional shape are formed so that the
도 8 및 도 9는 기판의 전극 패드들 사이에 배치된 제1 배리어가 무기 재료와 유기 재료를 이용하여 형성된 예들을 나타낸 단면도들이다. Figures 8 and 9 are cross-sectional views showing examples in which the first barrier disposed between electrode pads of the substrate is formed using an inorganic material and an organic material.
일 실시 예에 따른 제1 배리어(200)의 소재는 절연성을 가지는 유기 및 무기 물질로 이루어질 수 있다. 또한, 제1 배리어(200)의 소재는 광을 흡수할 수 있는 블랙 컬러를 가질 수 있다. 이에 따라, 제1 배리어(200)는 디스플레이 패널(10)로 입사되는 빛을 흡수하여 디스플레이 장치의 광 효율 개선 및 색 재현성을 향상하는데 일조할 수 있다.The material of the
도 8을 참조하면, 일 실시 예에 따른 제1 배리어(210a)는 유기 물질로 이루어지는 몸체(211)와 무기 물질로 이루어지는 제1 박막(213)을 포함할 수 있다.Referring to FIG. 8, the
제1 배리어(210a)의 전체적인 형상은 제1 배리어(210a)의 몸체(211)의 형상에 의해 결정될 수 있다. 제1 배리어(210a)의 몸체(211)는 제1 배리어(210a)와 TFT 기판(50)의 한 쌍의 제1 전극 패드(101, 102) 간 단차를 형성할 수 있다. 이러한 단차에 의해, 제1 배리어(210a)의 높이가 한 쌍의 제1 전극 패드(101, 102)의 높이보다 상대적으로 높기 때문에 스크래치 등의 외부 충격으로부터 TFT 기판(50)의 한 쌍의 제1 전극 패드(101, 102)를 보호할 수 있다.The overall shape of the
제1 배리어(210a)의 제1 박막(213)은 제1 배리어(210a)의 몸체(211)의 노출된 부분을 덮을 수 있다. 제1 배리어(210a)의 제1 박막(213)은 무기 물질로 이루어짐에 따라 제1 배리어(210a)의 몸체(211)를 수분으로부터 보호할 수 있다.The first
도 9를 참조하면, 일 실시 예에 따른 제1 배리어(210b)는 전술한 제1 배리어(210a)과 같이 몸체(211)와 제1 박막(213)을 포함하고 있다. 제1 배리어(210b)는 전술한 제1 배리어(210a)와 상이하게 제2 박막(215)을 더 포함할 수 있다.Referring to FIG. 9, the
제1 배리어(210b)의 제2 박막(215)은 무기 물질로 이루어질 수 있다. 제1 배리어(210b)의 박막(215)은 몸체(211)를 형성하기 전에 TFT 기판(50) 상에 형성될 수 있다. 이 경우, TFT 기판(50) 상에 형성된 제1 배리어(210b)의 제2 박막(215)은 한 쌍의 제1 전극 패드(101, 102)의 상면을 덮지 않도록 형성될 수 있다.The second
제1 배리어(210b)의 제2 박막(215)은 제1 배리어(210b)의 몸체(211)와 TFT 기판(50)의 표면 사이에 위치한다. 제1 배리어(210b)의 몸체(211)는 한 쌍의 제1 전극 패드(101, 102) 사이에 형성된 제2 박막(215) 상에 형성될 수 있다.The second
제1 배리어(210b)의 몸체(211)와 제1 배리어(210b)의 제2 박막(215) 간의 결합력은 제1 배리어(210b)의 몸체(211)와 TFT 기판(50)의 표면 간의 결합력 보다 더 클 수 있다. 따라서, 제1 배리어(210b)의 몸체(211)는 제1 배리어(210b)의 제2 박막(215)을 통해 간접적으로 TFT 기판(50)의 표면에 견고하게 결합될 수 있다. The bonding force between the
도 10은 본 개시의 일 실시 예에 따른 디스플레이 패널에 구비된 픽셀의 다른 예를 나타낸 도면이고, 도 11은 도 10에 표시된 C-C'선을 따라 나타낸 단면도이다.FIG. 10 is a diagram showing another example of pixels provided in a display panel according to an embodiment of the present disclosure, and FIG. 11 is a cross-sectional view taken along line C-C' shown in FIG. 10.
도 10을 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 패널에 구비된 픽셀(100a)에는 다수의 제1 배리어(200)와 함께 다수의 제2 배리어(230)가 배치될 수 있다.Referring to FIG. 10 , a plurality of
다수의 제1 배리어(200)는 각각 한 쌍의 제1 전극 패드(101, 102) 사이, 한 쌍의 제2 전극 패드(103, 104) 사이, 그리고 한 쌍의 제3 전극 패드(105, 106) 사이에 배치될 수 있다.The plurality of
일 실시 예에 따른 픽셀(100a)에 배치된 다수의 제1 배리어(200)의 길이 및 높이는 전술한 픽셀(100, 도 3 참조)에 배치된 다수의 제1 배리어(200)의 길이 및 높이와 실질적으로 동일할 수 있다. 일 실시 예에 따른 픽셀(100a)에 배치된 다수의 제1 배리어(200)의 단면 형상은 전술한 픽셀(100, 도 3 참조)에 배치된 다수의 제1 배리어(200)의 단면 형상과 실질적으로 동일할 수 있다.The length and height of the plurality of
다수의 제2 배리어(230)는 한 쌍의 제1 전극 패드(101, 102)와 한 쌍의 제2 전극 패드(103, 104) 사이, 그리고 한 쌍의 제2 전극 패드(103, 104)와 한 쌍의 제3 전극 패드(105, 106) 사이에 배치될 수 있다. 구체적으로, 다수의 제2 배리어(230) 중 하나는 전극 패드(102) 및 이에 인접한 전극 패드(103) 사이, 그리고 다수의 제2 배리어(230) 중 나머지는 전극 패드(104) 및 이에 인접한 전극 패드(105) 사이에 배치될 수 있다.The plurality of
다수의 제2 배리어(230)의 길이 및 높이는 다수의 제1 배리어(200)의 길이 및/또는 높이와 실질적으로 동일할 수 있다. 다수의 제2 배리어(230)의 폭은 다수의 제1 배리어(200)의 폭보다 넓을 수 있다.The length and height of the second plurality of
도 11을 참조하면, 다수의 제1 배리어(200)는 각각 좌측 및 우측으로 다수의 도전 볼(425)을 격리한다. 따라서, 다수의 도전 볼(425)로 인해 한 쌍의 제1 전극 기판(101, 102) 간 단락, 한 쌍의 제2 전극 기판(103, 104) 간 단락, 그리고 한 쌍의 제3 전극 기판(105, 106) 간 단락을 방지할 수 있다. 또한, 다수의 도전 볼(425)로 인해 제2 마이크로 LED(320)의 한 쌍의 제2 소자 전극(321, 322) 간 단락, 그리고 제3 마이크로 LED(330)의 한 쌍의 제3 소자 전극(331, 332) 간 단락을 방지할 수 있다.Referring to FIG. 11, a plurality of
다수의 제2 배리어(230)는 다수의 도전 볼로 인한 서로 인접한 전극 패드들(102, 103) 간 단락, 그리고 서로 인접한 전극 패드들(104, 105) 간 단락을 방지할 수 있다.The plurality of
다수의 제2 배리어(230)는 각각 상단(231a)이 평면으로 형성되고, 좌측 및 우측으로 제1 경사면(233a) 및 제2 경사면(235a)이 형성될 수 있다. 열 압착 공정 시 ACF(400)로 전달되는 고온의 열에 의해 ACF(400)의 수지(410)가 유동성을 가지면서 다수의 제2 배리어(200)의 제1 및 제2 경사면(233a, 235a)을 따라 제2 배리어(230)의 좌측 및 우측으로 이동할 수 있다. 이때, 일부 도전 볼들은 수지(410)와 함께 다수의 제2 배리어(230)의 제1 및 제2 경사면(233a, 235a)에 전극 패드들(102, 103,104, 105) 측으로 이동될 수 있다.Each of the plurality of
다수의 제2 배리어(230)는 상부에 제1 및 제2 경사면(233a, 235a)을 가지는 단면 형상에 한정되지 않고, 다수의 제2 배리어(230)의 상부 좌측 및 우측이 곡면으로 형성되는 단면 형상을 가질 수 있다.The plurality of
제1 내지 제3 마이크로 LED(310, 320, 330)의 한 쌍의 제1 내지 제3 전극 소자(311, 312, 321, 322, 331, 323)가 각각 대응하는 TFT 기판(50)의 한 쌍의 제1 내지 제3 전극 패드(101, 102, 103, 104, 105, 106)와 정렬되지 않고 좌측 또는 우측으로 약간 시프트된 경우, 제2 배리어(230)의 제1 경사면(233a) 및/또는 제2 경사면(235a)은 열 압착 시 TFT 기판(50) 측으로 가압되는 제1 내지 제3 마이크로 LED(310, 320, 330)의 한 쌍의 제1 내지 제3 전극 소자(311, 312, 321, 322, 331, 323)를 안내할 수 있다. 이에 따라, 제1 내지 제3 마이크로 LED(310, 320, 330)의 접속 위치가 조정될 수 있다.A pair of first to
도 12 및 도 13은 기판의 전극 패드들 사이에 배치된 제1 배리어 및 제2 배리어가 무기 재료와 유기 재료를 이용하여 형성된 다양한 예들을 나타낸 단면도들이다.12 and 13 are cross-sectional views showing various examples in which the first barrier and the second barrier disposed between electrode pads of the substrate are formed using inorganic materials and organic materials.
일 실시 예에 따른 다수의 제1 배리어(200) 및 제2 배리어(230)의 소재는 절연성을 가지는 유기 및 무기 물질로 이루어질 수 있다. 또한, 제1 배리어(200) 및 제2 배리어(230)의 소재는 광을 흡수할 수 있는 블랙 컬러를 가질 수 있다. 이에 따라, 제1 및 제2 배리어(210, 230)는 디스플레이 패널(10)로 입사되는 빛을 흡수하여 디스플레이 장치의 광 효율 개선 및 색 재현성을 향상하는데 일조할 수 있다.The materials of the plurality of
도 12를 참조하면, 일 실시 예에 따른 다수의 제1 배리어(210a)는 유기 물질로 이루어지는 몸체(211)와 무기 물질로 이루어지는 제1 박막(213)을 포함할 수 있다. 제1 배리어(210a)의 제1 박막(213)은 제1 배리어(210a)의 몸체(211)의 노출된 부분을 덮을 수 있다.Referring to FIG. 12, the plurality of
일 실시 예에 따른 다수의 제2 배리어(230a)는 유기 물질로 이루어지는 몸체(231)와 무기 물질로 이루어지는 제1 박막(233)을 포함할 수 있다. 제2 배리어(230a)의 제1 박막(233)은 제2 배리어(230a)의 몸체(231)의 노출된 부분을 덮을 수 있다.The plurality of
다수의 제1 배리어(210a)의 몸체(211)와 다수의 제2 배리어(230a)의 몸체(231)는 동일한 공정에서 TFT 기판(50)에 형성될 수 있다. 다수의 제1 배리어(210a)의 제1 박막(213)과 다수의 제2 배리어(230a)의 제1 박막(233)은 동일한 공정에서 제1 배리어(210a)의 몸체(211)와 다수의 제2 배리어(230a)의 몸체(231) 상에 형성될 수 있다.The
다수의 제1 배리어(210a)의 높이(H11)와 다수의 제2 배리어(230a)의 높이(H13)는 실질적으로 동일할 수 있다. 이 경우, 다수의 제1 및 제2 배리어(210a, 230a)의 높이(H11, H13)는 전극 패드들(101, 102, 103, 104, 105, 106)의 높이보다 높게 형성될 수 있다. 이에 따라, 다수의 제1 및 제2 배리어(210a, 230a)와 전극 패드들(101, 102, 103, 104, 105, 106) 사이에 단차가 형성될 수 있다. 이러한 단차에 의해 다수의 제1 및 제2 배리어(210a, 230a)는 스크래치 등의 외부 충격으로부터 TFT 기판(50)의 전극 패드들(101, 102, 103, 104, 105, 106)을 보호할 수 있다.The height H11 of the first plurality of
도 13을 참조하면, 일 실시 예에 따른 다수의 제1 배리어(210b)는 전술한 제1 배리어(210a)와 같이 몸체(211)와 제1 박막(213)을 포함하고 있다. 다수의 제1 배리어(210b)는 전술한 다수의 제1 배리어(210a)와 상이하게 제2 박막(215)을 더 포함할 수 있다. Referring to FIG. 13, a plurality of
다수의 제1 배리어(210b)의 박막(215)은 무기 물질로 이루어질 수 있다. 다수의 제1 배리어(210b)의 제2 박막(215)은 다수의 제1 배리어(210b)의 몸체(211)를 형성하기 전에 TFT 기판(50) 상에 형성될 수 있다. 이 경우, TFT 기판(50) 상에 형성된 다수의 제1 배리어(210b)의 제2 박막(215)은 한 쌍의 제1 전극 패드(101, 102) 사이, 한 쌍의 제2 전극 패드(103, 104) 사이, 그리고 한 쌍의 제3 전극 패드(105, 106) 사이에 배치될 수 있다.The
일 실시 예에 따른 다수의 제2 배리어(230b)는 전술한 다수의 제2 배리어(230a)와 같이 몸체(231)와 제1 박막(233)을 포함하고 있다. 제2 배리어(230b)는 전술한 제2 배리어(230a)와 상이하게 제2 박막(235)을 더 포함할 수 있다.The plurality of
다수의 제2 배리어(230b)의 제2 박막(235)은 무기 물질로 이루어질 수 있다. 다수의 제2 배리어(230b)의 제2 박막(235)은 다수의 제2 배리어(230b)의 몸체(211)를 형성하기 전에 TFT 기판(50) 상에 형성될 수 있다. 이 경우, TFT 기판(50) 상에 형성된 다수의 제2 배리어(230b)의 제2 박막(235)은 서로 인접한 전극 패드들(102, 103) 사이 그리고 서로 인접한 다른 전극 패드들(104, 105) 사이에 배치될 수 있다.The second
다수의 제1 배리어(210b)의 제2 박막(211)과 다수의 제2 배리어(230b)의 제2 박막(231)은 동일한 공정에서 TFT 기판(50)에 형성될 수 있다.The second
도 14는 본 개시의 일 실시 예에 따른 디스플레이 패널에 구비된 픽셀의 또 다른 예를 나타낸 도면이고, 도 15는 도 14에 표시된 D-D'선을 따라 나타낸 단면도이다.FIG. 14 is a diagram illustrating another example of pixels provided in a display panel according to an embodiment of the present disclosure, and FIG. 15 is a cross-sectional view taken along line D-D' indicated in FIG. 14.
도 14를 참조하면, 본 개시의 일 실시 예에 따른 디스플레이 패널에 구비된 픽셀(100b)에는 다수의 제1 및 제2 배리어(210c, 230c)와 함께 제3 배리어(250c)가 배치될 수 있다.Referring to FIG. 14, a
픽셀(100b)에 배치된 다수의 제1 및 제2 배리어(210c, 230c)는 전술한 다수의 제1 및 제2 배리어(200, 230, 도 10 참조)의 구성과 실질적으로 동일하므로 설명을 생략한다.Since the configuration of the plurality of first and
제3 배리어(250c)는 하나의 픽셀 영역 내에서 한 쌍의 제1 내지 제3 전극 패드(101, 102, 103, 104, 105, 106)를 둘러싸도록 TFT 기판(50) 상에 형성될 수 있다.The
제3 배리어(250c)는 다수의 제1 배리어(210c) 및 다수의 제2 배리어(230c)와 연결될 수 있다. 이 경우, TFT 기판(50)은 다수의 전극 패드들이 노출되는 상태로 제1 내지 제3 배리어(210c, 230c, 250c)에 의해 덮일 수 있다.The
도 15를 참조하면, 제3 배리어(250c)는 평면으로 이루어진 상단(251a)으로부터 제1 마이크로 LED(310)와 제3 마이크로 LED(330)가 배치된 측으로 각각 경사면들(253a)이 형성될 수 있다.Referring to FIG. 15, the
제1 및 제3 마이크로 LED(310, 330)는 제3 배리어(250c)의 경사면들(253a)에 의해 접속 위치가 조정될 수 있다.The connection positions of the first and third
예를 들면, 제1 및 제3 마이크로 LED(310, 330)의 한 쌍의 제1 및 제3 전극 소자(311, 312, 331, 323)가 각각 대응하는 TFT 기판(50)의 한 쌍의 제1 및 제3 전극 패드(101, 102, 105, 106)와 정렬되지 않고 좌측 또는 우측으로 약간 시프트된 경우, 제3 배리어(250)의 경사면들(253a)은 열 압착 시 TFT 기판(50) 측으로 가압되는 제1 및 제3 마이크로 LED(310, 330)의 한 쌍의 제1 및 제3 전극 소자(311, 312, 331, 323)를 안내할 수 있다. 이에 따라, 제1 내지 제3 마이크로 LED(310, 320, 330)의 접속 위치가 조정될 수 있다.For example, a pair of first and
일 실시 예에 따른 제1 내지 제3 배리어(210c, 230c, 250c)의 소재는 절연성을 가지는 유기 및 무기 물질로 이루어질 수 있다. 또한, 제1 내지 제3 배리어(210c, 230c, 250c)의 소재는 광을 흡수할 수 있는 블랙 컬러를 가질 수 있다. 이에 따라, 제1 내지 제3 배리어(210c, 230c, 250c)는 디스플레이 패널(10)로 입사되는 빛을 흡수하여 디스플레이 장치의 광 효율 개선 및 색 재현성을 향상하는데 일조할 수 있다.The first to
도 16 내지 도 18은 기판의 전극 패드들 사이에 배치된 제1 배리어 및 제2 배리어와 기판의 전극 패드들을 둘러싸는 제3 배리어가 무기 재료와 유기 재료를 이용하여 형성된 다양한 예들을 나타낸 단면도들이다. 16 to 18 are cross-sectional views showing various examples in which the first barrier and the second barrier disposed between the electrode pads of the substrate and the third barrier surrounding the electrode pads of the substrate are formed using inorganic materials and organic materials.
도 16을 참조하면, 일 실시 예에 따른 다수의 제1 배리어(210d) 및 제2 배리어(230d)는 전술한 제1 및 제2 배리어(210a, 230a, 도 12 참조)의 구조와 실질적으로 동일하므로 설명을 생략한다.Referring to FIG. 16, a plurality of
제3 배리어(250d)는 유기 물질로 이루어지는 몸체(251)와 무기 물질로 이루어지는 제1 박막(253)을 포함할 수 있다. 제3 배리어(250d)의 제1 박막(253)은 제3 배리어(250d)의 몸체(251)의 노출된 부분을 덮을 수 있다.The
다수의 제1 배리어(210d)의 높이(H21), 다수의 제2 배리어(230d)의 높이(H23), 그리고 제3 배리어(250d)의 높이(H25)는 실질적으로 동일할 수 있다. 이 경우, 다수의 제1 및 제2 배리어(210a, 230a)의 높이(H21, H23)와 제3 배리어(250d)의 높이(H25)는 전극 패드들(101, 102, 103, 104, 105, 106)의 높이보다 높게 형성될 수 있다. 이에 따라, 다수의 제1 및 제2 배리어(210a, 230a) 및 제3 배리어(250d)와 전극 패드들(101, 102, 103, 104, 105, 106) 사이에 단차가 형성될 수 있다. 이러한 단차에 의해 다수의 제1 및 제2 배리어(210a, 230a) 및 제3 배리어(250d)는 스크래치 등의 외부 충격으로부터 TFT 기판(50)의 전극 패드들(101, 102, 103, 104, 105, 106)을 보호할 수 있다.The height H21 of the first plurality of
도 17을 참조하면, 일 실시 예에 따른 다수의 제1 배리어(210e) 및 제2 배리어(230e)는 전술한 제1 및 제2 배리어(210a, 230a, 도 12 참조)의 구조와 실질적으로 동일하므로 설명을 생략한다.Referring to FIG. 17, a plurality of
일 실시 예에 따른 제3 배리어(250e)는 전술한 제3 배리어(250d)와 같이 몸체(251)와 제1 박막(253)을 포함하고 있다. 제3 배리어(250e)는 전술한 제3 배리어(250d)와 상이하게 제2 박막(255)을 더 포함할 수 있다. The
제3 배리어(250e)의 제2 박막(255)은 무기 물질로 이루어질 수 있다. 제3 배리어(250e)의 제2 박막(255)은 제3 배리어(250e)의 몸체(251)를 형성하기 전에 TFT 기판(50) 상에 형성될 수 있다.The second
제3 배리어(250e)의 제2 박막(255)은 다수의 제1 배리어(210e)의 제2 박막(211) 및 다수의 제2 배리어(230e)의 제2 박막(231)과 함께 동일한 공정에서 TFT 기판(50)에 형성될 수 있다.The second
도 18을 참조하면, 제3 배리어(250f)의 높이(H26)는 제1 배리어(210f)의 높이(H21) 및 제2 배리어(230f)의 높이(H23)보다 더 높게 형성될 수 있다.Referring to FIG. 18, the height H26 of the
이 경우, 제1 배리어(210f)의 높이(H21)와 제2 배리어(230f)의 높이(H23)는 실질적으로 동일할 수 있다. 이에 제한되지 않고, 제2 배리어(230f)의 높이(H23)는 제1 배리어(210f)의 높이(H21)보다 다소 낮게 형성될 수 있다.In this case, the height H21 of the
제1 배리어(210f), 제2 배리어(230f) 및 제3 배리어(250f)의 구조는 각각 도 16에 도시된 제1 배리어(210d), 제2 배리어(230d) 및 제3 배리어(250d)의 구조와 실질적으로 동일하므로 설명을 생략한다.The structures of the
이상에서는 본 개시의 바람직한 실시 예에 대하여 도시하고 설명하였지만, 본 개시는 상술한 특정의 실시 예에 한정되지 아니하며, 청구범위에서 청구하는 본 개시의 요지를 벗어남이 없이 본 개시에 속하는 기술분야에서 통상의 지식을 가진 자에 의해 다양한 변형실시가 가능한 것은 물론이고, 이러한 변형실시들은 본 개시의 기술적 사상이나 전망으로부터 개별적으로 이해되서는 안될 것이다.In the above, preferred embodiments of the present disclosure have been shown and described, but the present disclosure is not limited to the specific embodiments described above, and may be used in the technical field belonging to the present disclosure without departing from the gist of the present disclosure as claimed in the claims. Of course, various modifications can be made by those skilled in the art, and these modifications should not be understood individually from the technical ideas or perspectives of the present disclosure.
50: TFT 기판
100: 픽셀
101, 102, 103, 104, 105, 106: 전극 패드
200: 제1 배리어
230: 제2 배리어
250: 제3 배리어
310, 320, 330: 마이크로 LED
311, 312, 321, 322, 331, 332: 소자 전극
400: ACF
410: 수지
421, 432, 425: 도전 볼50: TFT substrate
100: pixel
101, 102, 103, 104, 105, 106: electrode pad
200: first barrier
230: second barrier
250: Third barrier
310, 320, 330: Micro LED
311, 312, 321, 322, 331, 332: element electrode
400:ACF
410: Resin
421, 432, 425: Challenge Ball
Claims (20)
일면에 다수의 전극 패드가 배열된 기판;
인접한 전극 패드들 사이에 배치된 다수의 제1 배리어(barrier); 및
상기 다수의 전극 패드에 접속되는 소자 전극들을 가지는 다수의 무기 발광 다이오드;를 포함하고,
상기 다수의 제1 배리어는 각각 하나의 무기 발광 다이오드에 대응하는 한 쌍의 전극 패드 사이에 배치되는 디스플레이 모듈.In the display module,
A substrate with a plurality of electrode pads arranged on one side;
A plurality of first barriers disposed between adjacent electrode pads; and
A plurality of inorganic light emitting diodes having element electrodes connected to the plurality of electrode pads,
A display module wherein the plurality of first barriers are disposed between a pair of electrode pads, each corresponding to one inorganic light emitting diode.
상기 다수의 제1 배리어 각각은 상기 다수의 전극 패드의 높이보다 더 높은 높이를 가지는 디스플레이 모듈.According to paragraph 1,
A display module wherein each of the plurality of first barriers has a height higher than the height of the plurality of electrode pads.
상기 다수의 제1 배리어 중 적어도 하나는 상부에 경사면이 형성된 디스플레이 모듈.According to paragraph 2,
A display module wherein at least one of the plurality of first barriers has an inclined surface formed on an upper portion.
상기 다수의 제1 배리어 중 적어도 하나는 상기 한 쌍의 전극 패드 측으로 각각 경사진 제1 경사면 및 제2 경사면을 가지는 디스플레이 모듈.According to paragraph 2,
A display module wherein at least one of the plurality of first barriers has a first inclined surface and a second inclined surface respectively inclined toward the pair of electrode pads.
상기 다수의 제1 배리어 중 적어도 하나는 상기 한 쌍의 전극 패드 측으로 각각 형성된 제1 곡면 및 제2 곡면을 가지는 디스플레이 모듈.According to paragraph 2,
At least one of the plurality of first barriers has a first curved surface and a second curved surface respectively formed toward the pair of electrode pads.
상기 다수의 제1 배리어 중 적어도 하나는 상부가 곡면으로 형성된 디스플레이 모듈.According to paragraph 2,
A display module wherein at least one of the plurality of first barriers has a curved upper portion.
상기 다수의 제1 배리어는 절연성을 가지는 소재로 이루어지는 디스플레이 모듈.According to paragraph 1,
A display module wherein the plurality of first barriers are made of an insulating material.
상기 다수의 제1 배리어 각각은,
유기 물질로 이루어지는 몸체; 및
무기 물질로 이루어지며 상기 몸체를 덮는 제1 박막;을 포함하는 디스플레이 모듈.In clause 7,
Each of the plurality of first barriers,
A body made of organic material; and
A display module comprising: a first thin film made of an inorganic material and covering the body.
상기 다수의 제1 배리어 각각은,
상기 기판과 상기 몸체 사이에 형성되는 제2 박막을 더 포함하는 디스플레이 모듈.According to clause 8,
Each of the plurality of first barriers,
A display module further comprising a second thin film formed between the substrate and the body.
상기 기판에 형성된 한 쌍의 제1 전극 패드와 상기 한 쌍의 제1 전극 패드에 인접한 한 쌍의 제2 전극 패드 사이에 배치된 적어도 하나의 제2 배리어를 더 포함하고,
상기 적어도 하나의 제2 배리어는 상기 다수의 전극 패드보다 높은 높이를 가지는 디스플레이 모듈.According to paragraph 1,
Further comprising at least one second barrier disposed between a pair of first electrode pads formed on the substrate and a pair of second electrode pads adjacent to the pair of first electrode pads,
The display module wherein the at least one second barrier has a height higher than the plurality of electrode pads.
상기 적어도 하나의 제2 배리어는
상기 제1 배리어의 높이보다 작거나 같은 높이를 가지는 디스플레이 모듈.According to clause 10,
The at least one second barrier is
A display module having a height less than or equal to the height of the first barrier.
상기 적어도 하나의 제2 배리어는 상부에 경사면이 형성된 디스플레이 모듈.According to clause 11,
A display module wherein the at least one second barrier has an inclined surface formed on an upper portion.
상기 적어도 하나의 제2 배리어는 상부에 곡면이 형성된 디스플레이 모듈.According to clause 11,
A display module wherein the at least one second barrier has a curved upper portion.
상기 적어도 하나의 제2 배리어는 절연성을 가지는 소재로 이루어지는 디스플레이 모듈.According to clause 10,
A display module wherein the at least one second barrier is made of an insulating material.
상기 다수의 제1 배리어 및 상기 적어도 하나의 제2 배리어와 연결되고 다수의 전극 패드들을 둘러싸는 제3 배리어를 더 포함하고,
상기 제3 배리어는 상기 다수의 전극 패드보다 높은 높이를 가지는 디스플레이 모듈.According to clause 10,
Further comprising a third barrier connected to the plurality of first barriers and the at least one second barrier and surrounding a plurality of electrode pads,
The third barrier is a display module having a height higher than the plurality of electrode pads.
상기 제1 배리어, 상기 제2 배리어, 및 상기 제3 배리어는 동일한 높이를 가지는 디스플레이 모듈.According to clause 15,
The first barrier, the second barrier, and the third barrier have the same height.
상기 제3 배리어는 상기 제1 배리어의 높이 또는 상기 제2 배리어의 높이보다 크거나 같은 높이를 가지는 디스플레이 모듈.According to clause 15,
The display module wherein the third barrier has a height greater than or equal to the height of the first barrier or the height of the second barrier.
상기 제3 배리어는 상부에 경사면이 형성된 디스플레이 모듈.According to clause 17,
The third barrier is a display module with an inclined surface formed at the top.
상기 제3 배리어는 상부에 곡면이 형성된 디스플레이 모듈.According to clause 17,
The third barrier is a display module with a curved surface formed on the top.
상기 제3 배리어는 절연성을 가지는 소재로 이루어지는 디스플레이 모듈.According to clause 15,
The third barrier is a display module made of an insulating material.
Priority Applications (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
PCT/KR2023/003101 WO2023210953A1 (en) | 2022-04-27 | 2023-03-07 | Display module |
US18/197,847 US20230352645A1 (en) | 2022-04-27 | 2023-05-16 | Display module |
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR20220052135 | 2022-04-27 | ||
KR1020220052135 | 2022-04-27 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230152524A true KR20230152524A (en) | 2023-11-03 |
Family
ID=88745613
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220068283A KR20230152524A (en) | 2022-04-27 | 2022-06-03 | Display module |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230152524A (en) |
-
2022
- 2022-06-03 KR KR1020220068283A patent/KR20230152524A/en unknown
Similar Documents
Publication | Publication Date | Title |
---|---|---|
CN113707020B (en) | Display device | |
US10892313B2 (en) | Display device | |
KR20210054323A (en) | Stretchable display device | |
KR20190004608A (en) | Display apparatus and driving method thereof | |
KR20230152524A (en) | Display module | |
US20220165834A1 (en) | Display device | |
US20220206619A1 (en) | Display device | |
US20230352645A1 (en) | Display module | |
US20210335988A1 (en) | Display device and electronic device including the same | |
KR20240034480A (en) | Display module | |
US20240079540A1 (en) | Display module | |
WO2023210953A1 (en) | Display module | |
KR20230073938A (en) | Manufacturing method of display panel | |
KR20240020579A (en) | Light emitting diode unit for harvesting energy and display module | |
KR20230165654A (en) | Display module including micro light emitting diodes | |
US20240194840A1 (en) | Display module including optical film | |
KR20240002651A (en) | Connection structure between light emitting diode and substrate and display module including the same | |
KR20230127826A (en) | Display module and manufacturing method thereof | |
KR20240031716A (en) | Display module including bonding member connecting between light emitting diode and substrate | |
US20240079365A1 (en) | Display module including bonding member connecting between light emitting diode and substrate | |
EP4258367A1 (en) | Light-emitting diode and display module using same | |
WO2023090621A1 (en) | Display panel manufacturing method | |
US20230275071A1 (en) | Display module and manufacturing method thereof | |
EP4383339A1 (en) | Display module and manufacturing method therefor | |
KR20230114661A (en) | Light emitting diode |