KR20230149598A - 유연 표시 패널 및 전자 장치 - Google Patents

유연 표시 패널 및 전자 장치 Download PDF

Info

Publication number
KR20230149598A
KR20230149598A KR1020220049004A KR20220049004A KR20230149598A KR 20230149598 A KR20230149598 A KR 20230149598A KR 1020220049004 A KR1020220049004 A KR 1020220049004A KR 20220049004 A KR20220049004 A KR 20220049004A KR 20230149598 A KR20230149598 A KR 20230149598A
Authority
KR
South Korea
Prior art keywords
stretched
display panel
flexible display
thin film
film transistor
Prior art date
Application number
KR1020220049004A
Other languages
English (en)
Inventor
이계황
윤영준
강현범
정종원
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020220049004A priority Critical patent/KR20230149598A/ko
Priority to US18/175,962 priority patent/US20230341902A1/en
Priority to EP23167344.3A priority patent/EP4266852A1/en
Priority to CN202310412576.8A priority patent/CN116916686A/zh
Publication of KR20230149598A publication Critical patent/KR20230149598A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
    • H10K77/10—Substrates, e.g. flexible substrates
    • H10K77/111—Flexible substrates
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F1/00—Details not covered by groups G06F3/00 - G06F13/00 and G06F21/00
    • G06F1/16—Constructional details or arrangements
    • G06F1/1613—Constructional details or arrangements for portable computers
    • G06F1/1633—Constructional details or arrangements of portable computers not specific to the type of enclosures covered by groups G06F1/1615 - G06F1/1626
    • G06F1/1637—Details related to the display arrangement, including those related to the mounting of the display in the housing
    • G06F1/1652—Details related to the display arrangement, including those related to the mounting of the display in the housing the display being flexible, e.g. mimicking a sheet of paper, or rollable
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/301—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements flexible foldable or roll-able electronic displays, e.g. thin LCD, OLED
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G09F9/33—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes
    • G09F9/335—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements being semiconductor devices, e.g. diodes being organic light emitting diodes [OLED]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/125—Active-matrix OLED [AMOLED] displays including organic TFTs [OTFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K10/00—Organic devices specially adapted for rectifying, amplifying, oscillating or switching; Organic capacitors or resistors having potential barriers
    • H10K10/40—Organic transistors
    • H10K10/46—Field-effect transistors, e.g. organic thin-film transistors [OTFT]
    • H10K10/462—Insulated gate field-effect transistors [IGFETs]
    • H10K10/468—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics
    • H10K10/471—Insulated gate field-effect transistors [IGFETs] characterised by the gate dielectrics the gate dielectric comprising only organic materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2102/00—Constructional details relating to the organic devices covered by this subclass
    • H10K2102/301—Details of OLEDs
    • H10K2102/311—Flexible OLED
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E10/00—Energy generation through renewable energy sources
    • Y02E10/50—Photovoltaic [PV] energy
    • Y02E10/549—Organic PV cells

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Geometry (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Human Computer Interaction (AREA)
  • General Engineering & Computer Science (AREA)
  • Optics & Photonics (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

제1 방향으로 뻗은 적어도 하나의 축(axis)을 따라 접거나 구부리거나 말 수 있는 유연 표시 패널에서, 상기 유연 표시 패널은 연신 영역과 비연신 영역을 포함한 기판, 상기 기판 위에 반복적으로 배열되어 있는 복수의 화소 회로, 그리고 상기 기판 위에 반복적으로 배열되어 있고 상기 각 화소 회로에 전기적으로 연결되어 있는 단위 소자를 포함하는 단위 소자 어레이를 포함하고, 상기 각 화소 회로는 복수의 박막 트랜지스터를 포함하며, 상기 복수의 박막 트랜지스터는 상기 기판의 상기 연신 영역 위에 위치하는 제1 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터의 채널 길이 방향은 상기 제1 방향과 실질적으로 나란한 유연 표시 패널 및 이를 포함하는 전자 장치에 관한 것이다.

Description

유연 표시 패널 및 전자 장치{FLEXIBLE DISPLAY PANEL AND ELECTRONIC DEVICE}
유연 표시 패널 및 전자 장치에 관한 것이다.
근래 유연 표시 패널(flexible display panel)을 채용한 전자 장치가 상용화되어 있다. 특히 모바일 폰과 같은 휴대용 전자 장치에 효과적으로 적용될 수 있거나 공간 활용에 유리한 폴더블(foldable), 벤더블(bendable) 또는 롤러블(rollable) 표시 패널에 대한 연구가 진행되고 있다.
폴더블, 벤더블 또는 롤러블 표시 패널과 같이 소정 방향으로 접거나 구부리거나 말 수 있는 유연 표시 패널은 특정 영역에 스트레스가 집중될 수 있으며 그러한 스트레스가 집중되는 영역에 구조적 기능적 변형 및 손상이 발생되어 표시 품질의 저하가 발생될 수 있다.
일 구현예는 유연성을 확보하면서 구조적 기능적 변형 및 손상을 줄이고 표시 품질의 저하를 방지할 수 있는 유연 표시 패널을 제공한다.
다른 구현예는 상기 유연 표시 패널을 포함한 전자 장치를 제공한다.
일 구현예는 제1 방향으로 뻗은 적어도 하나의 축(axis)을 따라 접거나 구부리거나 말 수 있는 유연 표시 패널에서, 상기 유연 표시 패널은 연신 영역과 비연신 영역을 포함한 기판, 상기 기판 위에 반복적으로 배열되어 있는 복수의 화소 회로, 그리고 상기 기판 위에 반복적으로 배열되어 있고 상기 각 화소 회로에 전기적으로 연결되어 있는 단위 소자를 포함하는 단위 소자 어레이를 포함하고, 상기 각 화소 회로는 복수의 박막 트랜지스터를 포함하며, 상기 복수의 박막 트랜지스터는 상기 기판의 상기 연신 영역 위에 위치하는 제1 박막 트랜지스터를 포함하며, 상기 제1 박막 트랜지스터의 채널 길이 방향은 상기 제1 방향과 실질적으로 나란한 유연 표시 패널을 제공한다.
상기 단위 소자는 상기 기판의 상기 비연신 영역 위에 위치할 수 있다.
상기 단위 소자는 발광 다이오드를 포함할 수 있다.
상기 복수의 박막 트랜지스터는 상기 기판의 상기 비연신 영역 위에 위치하는 제2 박막 트랜지스터를 더 포함할 수 있다.
상기 제1 박막 트랜지스터는 스위칭 박막 트랜지스터일 수 있고, 상기 제2 박막 트랜지스터는 구동 박막 트랜지스터일 수 있다.
상기 제1 박막 트랜지스터는 연신 반도체 층을 포함할 수 있고, 상기 제2 박막 트랜지스터는 비연신 반도체 층을 포함할 수 있다.
상기 연신 반도체 층은 유기 반도체, 산화물 반도체 또는 이들의 조합을 포함할 수 있고, 상기 비연신 반도체 층은 실리콘, 산화물 반도체 또는 이들의 조합을 포함할 수 있다.
상기 연신 반도체 층은 탄성체를 더 포함할 수 있다.
상기 유연 표시 패널은 상기 축을 따라 접히거나 구부려지거나 말리는 변형 구간 및 상기 변형 구간을 제외한 비변형 구간을 포함할 수 있고, 상기 변형 구간은 상기 연신 영역 및 상기 비연신 영역을 포함할 수 있다.
상기 변형 구간에서 상기 기판의 상기 연신 영역과 상기 비연신 영역은 상기 제1 방향을 따라 교대로 위치할 수 있다.
상기 비변형 구간에서 상기 기판은 상기 비연신 영역으로 이루어질 수 있다.
상기 연신 영역은 섬형, 스트라이프형 또는 이들의 조합일 수 있고, 상기 비연신 영역은 상기 연신 영역을 제외한 영역일 수 있다.
상기 비연신 영역은 섬형, 스트라이프형 또는 이들의 조합일 수 있고, 상기 연신 영역은 상기 비연신 영역을 제외한 영역일 수 있다.
상기 기판의 상기 연신 영역은 외부 힘에 의해 변형되는 복수의 절개선을 가질 수 있다.
상기 기판의 상기 연신 영역의 탄성 모듈러스는 약 100 Pa 내지 103 Pa일 수 있고, 상기 기판의 상기 비연신 영역의 탄성 모듈러스는 약 105 Pa 내지 1012 Pa일 수 있다.
상기 기판의 상기 연신 영역은 폴리오가노실록산, 부타디엔 모이어티를 포함하는 중합체, 우레탄 모이어티를 포함하는 중합체, 아크릴 모이어티를 포함하는 중합체, 올레핀 모이어티를 포함하는 중합체 또는 이들의 조합을 포함할 수 있고, 상기 비연신 영역은 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르술폰 또는 이들의 조합을 포함할 수 있다.
상기 유연 표시 패널은 상기 단위 소자와 상기 제1 박막 트랜지스터를 전기적으로 연결하는 연결 배선을 더 포함할 수 있고, 상기 연결 배선은 연신 전극일 수 있다.
다른 구현예에 따르면, 제1 방향으로 뻗은 적어도 하나의 축(axis)을 따라 접거나 구부리거나 말 수 있는 유연 표시 패널에서, 상기 유연 표시 패널은 상기 축을 따라 접히거나 구부려지거나 말리는 변형 구간, 그리고 상기 변형 구간을 제외한 비변형 구간을 포함하고, 상기 변형 구간은 연신 영역과 비연신 영역을 포함하며, 상기 연신 영역은 연신 반도체 층을 포함하는 제1 박막 트랜지스터를 포함하고, 상기 비연신 영역은 발광 다이오드를 포함하는 유연 표시 패널을 제공한다.
상기 제1 박막 트랜지스터의 채널 길이 방향은 상기 제1 방향과 실질적으로 나란할 수 있다.
상기 비연신 영역은 캐패시터, 비연신 반도체 층을 포함하는 제2 박막 트랜지스터 또는 이들의 조합을 더 포함할 수 있다.
상기 제1 박막 트랜지스터는 스위칭 박막 트랜지스터일 수 있고, 상기 제2 박막 트랜지스터는 구동 박막 트랜지스터일 수 있다.
상기 변형 구간 내의 상기 연신 영역과 상기 비연신 영역은 상기 제1 방향을 따라 교대로 위치할 수 있다.
상기 변형 구간 내의 상기 연신 영역과 상기 비연신 영역은 상기 제1 방향과 수직인 제2 방향을 따라 교대로 위치할 수 있다.
상기 비변형 구간은 비연신 영역으로 이루어질 수 있다.
상기 유연 표시 패널은 상기 제1 박막 트랜지스터와 상기 발광 소자를 전기적으로 연결하는 연결 배선을 더 포함할 수 있고, 상기 연결 배선은 연신 전극일 수 있다.
또 다른 구현예에 따르면, 상기 유연 표시 패널을 포함하는 전자 장치를 제공한다.
폴더블 표시 패널, 벤더블 표시 패널 또는 롤러블 표시 패널과 같은 유연 표시 패널의 폴딩 구간, 벤딩 구간 또는 롤링 구간에서 스트레스로 인한 구조적 손상을 줄이고 표시 품질의 저하를 방지할 수 있으며 더 작은 곡률의 유연 표시 패널을 구현할 수 있다.
도 1 내지 4는 각각 일 구현예에 따른 유연 표시 패널의 일 예들을 보여주는 개략도이고,
도 5는 도 1 내지 4의 유연 표시 패널의 변형 구간(C)을 확대하여 도시한 평면도이고,
도 6은 도 5의 B 부분의 단면도이고,
도 7은 도 5 및 6의 유연 표시 패널의 연신 영역에 배치된 제1 박막 트랜지스터의 일 예를 보여주는 평면도이고,
도 8은 유연 표시 패널의 비연신 영역에 배치된 단위 소자의 일 예를 보여주는 단면도이고,
도 9는 일 구현예에 따른 유연 표시 패널의 일 예에 따른 변형 구간(C)을 확대하여 도시한 평면도이고,
도 10은 도 9의 변형 구간(C)에서의 기판의 일 예를 보여주는 평면도이고,
도 11은 실시예에 따른 연신 박막 트랜지스터의 연신에 따른 전기적 특성을 보여주는 그래프이고,
도 12는 비교예에 따른 연신 박막 트랜지스터의 연신에 따른 전기적 특성을 보여주는 그래프이다.
이하, 구현예에 대하여 해당 기술분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 실제 적용되는 구조는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 구현예에 한정되지 않는다.
도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다. 반대로 어떤 부분이 다른 부분 "바로 위에" 있다고 할 때에는 중간에 다른 부분이 없는 것을 뜻한다.
이하에서 '조합'이란 혼합, 복합체 또는 둘 이상의 적층 구조를 포함한다.
이하 도면을 참고하여 일 구현예에 따른 유연 표시 패널(flexible display panel)을 설명한다.
일 구현예에 따른 유연 표시 패널은 이미지를 표시하는 화면(screen) 내에 구조적으로 변형 가능한 부분을 도입함으로써 사용자에 의해 또는 외부 힘에 의해 유연하게 형태를 변형시킬 수 있는 표시 패널일 수 있다. 일 예로, 유연 표시 패널은 소정 방향을 따라 화면을 하나 또는 둘 이상으로 접을 수 있는 폴더블 표시 패널(foldable display panel), 소정 방향을 따라 화면을 구부릴 수 있는 벤더블 표시 패널(bendable display panel) 및 소정 방향을 따라 화면을 말 수 있는 롤러블 표시 패널(rollable display panel)을 포함할 수 있다.
도 1 내지 4는 각각 일 구현예에 따른 유연 표시 패널의 일 예들을 보여주는 개략도이다.
일 구현예에 따른 유연 표시 패널(100)은 도 1 및 2에 예시적으로 도시된 폴더블 표시 패널, 도 3에 예시적으로 도시된 벤더블 표시 패널 또는 도 4에 예시적으로 도시된 롤러블 표시 패널일 수 있다. 도 1에 도시된 폴더블 표시 패널은 하나의 축(axis)(A)을 따라 화면을 접을 수 있는 단축 폴더블 표시 패널이고 도 2에 도시된 폴더블 표시 패널은 두 개의 축(A)을 따라 화면을 접을 수 있는 다축 폴더블 표시 패널일 수 있다. 그러나 이에 한정되지 않고 축(A)의 개수는 3개 이상일 수 있다. 도 1에서는 화면이 안쪽으로 접히는 인폴딩(In-Folding) 방식을 예시적으로 도시하였으나, 이에 한정되지 않고 화면이 바깥쪽으로 접히는 아웃 폴딩(Out-Folding) 방식에도 마찬가지로 적용될 수 있다.
도 1 내지 4를 참고하면, 유연 표시 패널(100)은 각각 제1 방향(D1)으로 뻗은 적어도 하나의 축(A)을 따라 접거나 구부리거나 말 수 있다. 유연 표시 패널(100)은 축(A)을 따라 접히거나 구부려지거나 말리는 변형 구간(C)과 변형 구간(C)을 제외한 비변형 구간(NC)을 포함할 수 있다.
변형 구간(C)은 각각 축(A)을 중심으로 곡선으로 변형되는 폴딩 구간, 벤딩 구간 또는 롤링 구간일 수 있으며, 유연 표시 패널(100) 내에 하나 또는 둘 이상 포함될 수 있다. 변형 구간(C)은 실질적인 손상 없이 최대로 접거나 구부리거나 말 수 있는 정도를 뜻하는 곡률(radius of curvature)을 정의할 수 있는 영역일 수 있으며, 반복적으로 접히거나 구부려지거나 말릴 때 스트레스가 집중되는 영역일 수 있다. 변형 구간(C)에 작용하는 스트레스 방향은 반복적으로 접히거나 구부려지거나 말리는 방향일 수 있으며, 예컨대 제1 방향(D1)과 실질적으로 수직인 제2 방향(D2)일 수 있다. 비변형 구간(NC)은 평면(flat) 구간이거나 변형 구간(C)에 비해 스트레스가 비교적 적은 구간일 수 있으나, 이에 한정되는 것은 아니다.
도 5는 도 1 내지 4의 유연 표시 패널의 변형 구간(C)을 확대하여 도시한 평면도이고, 도 6은 도 5의 B 부분의 단면도이고, 도 7은 도 5 및 6의 유연 표시 패널의 연신 영역에 배치된 제1 박막 트랜지스터의 일 예를 보여주는 평면도이고, 도 8은 유연 표시 패널의 비연신 영역에 배치된 단위 소자의 일 예를 보여주는 단면도이다.
도 5를 참고하면, 유연 표시 패널(100)의 변형 구간(C)은 연신 영역(stretchable region)(C10)과 비연신 영역(non-stretchable region)(C20)을 포함한다.
연신 영역(C10)은 비틀고 누르고 잡아당기는 것과 같은 외력에 유연하게 반응할 수 있는 영역으로, 유연 표시 패널(100)의 변형 구간(C)에 연신성을 제공하여 반복적으로 접히거나 구부리거나 말릴 때 작용하는 스트레스를 낮추어 변형 구간(C)에서의 손상을 줄이거나 방지할 수 있다.
일 예로, 연신 영역(C10)은 섬형, 스트라이프형 또는 이들의 조합일 수 있고, 예컨대 행 및/또는 열을 따라 반복적으로 배열된 매트릭스 배열을 가질 수 있다. 그러나 이에 한정되지 않고, 비연신 영역(C20)이 섬형, 스트라이트형 또는 이들의 조합일 수 있으며 연신 영역(C10)이 비연신 영역(C20)을 제외한 영역으로 서로 연결되어 있을 수도 있다. 연신 영역(C10)은 비교적 낮은 탄성 모듈러스를 가진 연신성 재료를 포함할 수 있으며, 여기서 탄성 모듈러스는 영스 모듈러스(Young’s modulus)일 수 있다.
비연신 영역(C20)은 비틀고 누르고 잡아당기는 것과 같은 외력에 상대적으로 저항이 높아서 외력에 의해 실질적으로 변형되지 않거나 변형 정도가 매우 작은 영역으로, 비교적 높은 탄성 모듈러스를 가진 비연신성 재료를 포함할 수 있다. 비연신 영역(C20)은 유연 표시 패널(100)에서 색을 표시하는 화소(pixels, PX)(또는 서브화소)에 대응하는 영역을 포함할 수 있으며, 후술하는 화소 회로(120)의 일부 및 단위 소자(130)가 배치될 수 있다.
예컨대 비연신 영역(C20)의 탄성 모듈러스(비연신 영역(C20)에 포함된 비연신 재료의 탄성 모듈러스)는 연신 영역(C10)의 탄성 모듈러스(연신 영역(C10)에 포함된 연신 재료의 탄성 모듈러스)보다 적어도 100배 높을 수 있으며, 상기 범위 내에서 약 200배 이상, 약 300배 이상, 약 500배 이상 또는 약 1000배 이상일 수 있으며, 상기 범위 내에서 약 100배 내지 108배, 약 200배 내지 108배, 약 300 내지 108배, 약 500 내지 108배 또는 약 1000배 내지 108배 높을 수 있다. 예컨대 연신 영역(C10)의 탄성 모듈러스는 약 100 Pa 내지 103 Pa일 수 있고 비연신 영역(C20)의 탄성 모듈러스는 약 105 Pa 내지 1012 Pa일 수 있으나, 이에 한정되는 것은 아니다.
유연 표시 패널(100)의 변형 구간(C)에서 연신 영역(C10)과 비연신 영역(C20)은 일 방향을 따라 교대로 배치되어 있을 수 있다. 예컨대 제1 방향(D1)을 따라 연신 영역(C10)과 비연신 영역(20)은 교대로 위치할 수 있다. 예컨대 제1 방향(D2)에 수직인 제2 방향(D2)을 따라 연신 영역(C10)과 비연신 영역(20)은 교대로 위치할 수 있다. 예컨대 제1 방향(D1) 및 제2 방향(D2)을 따라 연신 영역(C10)과 비연신 영역(20)은 교대로 위치할 수 있다.
도 5 및 6을 참고하면, 일 구현예에 따른 유연 표시 패널(100)의 변형 구간(C)은 기판(110), 기판(110) 위에 반복적으로 배열되어 있는 복수의 화소 회로(120), 기판(110) 위에 반복적으로 배열되어 있는 복수의 단위 소자(130) 및 연결 배선(140)을 포함한다.
기판(110)은 소정의 유연성을 가진 유연 기판(flexible substrate) 및/또는 소정의 연신성을 가진 연신 기판(stretchable substrate)일 수 있다. 기판(110)은 유연 재료 및/또는 연신 재료를 포함할 수 있으며, 유연 재료 및/또는 연신 재료는 예컨대 중합체(유무기 중합체 포함), 무기 탄성체형 물질(inorganic elastomer-like material) 또는 이들의 조합을 포함할 수 있다. 중합체는 예컨대 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르술폰, 폴리디메틸실록산(polydimethylsiloxane)과 같은 치환 또는 비치환된 폴리오가노실록산, 스티렌-에틸렌-부틸렌-스티렌(styrene-ethylene-butylene-styrene)과 같은 치환 또는 비치환된 부타디엔 모이어티를 포함하는 중합체, 우레탄 모이어티를 포함하는 중합체, 아크릴 모이어티를 포함하는 중합체, 올레핀 모이어티를 포함하는 중합체 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다. 무기 탄성체형 물질은 탄성을 가진 세라믹, 고체 금속, 액체 금속 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다. 기판(110)은 1층 또는 서로 다른 물질로 이루어진 2층 이상일 수 있다.
기판(110)은 연신 영역(110-C10)과 비연신 영역(110-C20)을 포함할 수 있으며, 연신 영역(110-C10)은 전술한 유연 표시 패널(100)의 연신 영역(C10)에 대응할 수 있으며 비연신 영역(110-C20)은 전술한 유연 표시 패널(100)의 비연신 영역(C20)에 대응할 수 있다. 즉 유연 표시 패널(100)의 연신 영역(C10)과 비연신 영역(C20)은 기판(110)의 연신성에 의해 결정될 수 있으며, 유연 표시 패널(100)의 연신 영역(C10)과 비연신 영역(C20)의 탄성 모듈러스는 기판(110)의 연신 영역(110-C10)과 비연신 영역(110-C20)의 탄성 모듈러스에 의해 결정될 수 있다.
일 예로, 기판(110)의 비연신 영역(110-C20)의 탄성 모듈러스는 기판(110)의 연신 영역(110-C10)의 탄성 모듈러스보다 적어도 100배 높을 수 있으며, 상기 범위 내에서 약 200배 이상, 약 300배 이상, 약 500배 이상 또는 약 1000배 이상일 수 있으며, 상기 범위 내에서 약 100배 내지 108배, 약 200배 내지 108배, 약 300 내지 108배, 약 500 내지 108배 또는 약 1000배 내지 108배 높을 수 있다. 예컨대 기판(110)의 연신 영역(110-C10)의 탄성 모듈러스는 약 100 Pa 내지 103 Pa일 수 있고 기판(110)의 비연신 영역(110-C20)의 탄성 모듈러스는 약 105 Pa 내지 1012 Pa일 수 있으나, 이에 한정되는 것은 아니다.
일 예로, 기판(110)의 연신 영역(110-C10)은 비교적 낮은 탄성 모듈러스를 가진 연신 재료를 포함하는 연신 기판(110a)을 포함할 수 있다. 연신 재료는 예컨대 폴리오가노실록산, 부타디엔 모이어티를 포함하는 중합체, 우레탄 모이어티를 포함하는 중합체, 아크릴 모이어티를 포함하는 중합체, 올레핀 모이어티를 포함하는 중합체 또는 이들의 조합을 포함할 수 있고, 예컨대 폴리디메틸실록산(polydimethylsiloxane, PDMS), 열가소성 폴리우레탄(thermoplastic polyurethane, TPU), 스타이렌-에틸렌-부틸렌-스타이렌(styrene-ethylene-butylene-styrene, SEBS), 스타이렌-에틸렌-프로필렌-스타이렌(styrene-ethylene-propylene-styrene, SEPS), 스타이렌-부타디엔-스타이렌(styrene-butadiene-styrene, SBS), 스타이렌-이소프렌-스타이렌(styrene-isoprene-styrene, SIS), 스타이렌-이소부틸렌-스타이렌(styrene-isobutylene-styrene, SIBS) 및 이들의 조합에서 선택된 하나를 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 예로, 기판(110)의 비연신 영역(110-C20)은 비교적 높은 탄성 모듈러스를 가진 유연 재료를 포함하는 유연 기판(110b)을 포함할 수 있다. 유연 재료는 예컨대 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르술폰 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 예로, 도 6에 도시된 바와 같이, 기판(110)의 비연신 영역(110-C20)은 연신 기판(110a) 위에 높은 탄성 모듈러스를 가진 유연 기판(110b)이 적층되어 형성될 수 있다. 이러한 적층 구조의 기판(110)은 예컨대 연신 기판(110a) 위에 유연 기판(110b)을 형성한 후 연신 영역(110-C10)에 대응하는 부분의 유연 기판(110b)을 예컨대 식각에 의해 제거하고 비연신 영역(110-C20)에 대응하는 부분에만 유연 기판(110b)을 남김으로써 형성될 수 있다. 이때 기판(110)의 비연신 영역(110-C20)의 탄성 모듈러스는 탄성 모듈러스가 높은 유연 재료에 의해 결정될 수 있다.
그러나 도 6에 도시된 적층 구조의 기판(110)에 한정되지 않고 다양한 방법으로 기판(110)의 비연신 영역(110-C20)이 형성될 수 있다.
일 예로, 기판(110)의 비연신 영역(110-C20)은 연신 기판(110a) 내부에 높은 탄성 모듈러스를 가진 유연 재료를 매립하여 형성될 수 있다. 예컨대 기판(110)의 연신 영역(110-C10)과 비연신 영역(110-C20)은 동일한 중합체를 기반으로 만들어지되 중합도 및/또는 경화도와 같은 조건을 다르게 하여 다른 탄성 모듈러스를 가질 수 있다. 예컨대, 기판(110)은 폴리디메틸실록산(PDMS)을 기반으로 하여 중합도, 경화제의 종류 및 함량 및/또는 경화 온도 등을 다르게 하여 상대적으로 낮은 탄성 모듈러스를 가진 연신 영역(110-C10)과 상대적으로 높은 탄성 모듈러스를 가진 비연신 영역(110-C20)을 형성할 수 있다.
일 예로, 기판(110)의 연신 영역(110-C10)과 비연신 영역(110-C20)은 서로 다른 중합체로 만들어지되 적어도 하나의 구조 단위를 공통적으로 포함할 수 있다. 예컨대 기판(110)의 연신 영역(110-C10)은 제1 중합체를 포함할 수 있고 기판(110)의 비연신 영역(110-C20)은 제2 중합체를 포함할 수 있으며 제1 중합체와 제2 중합체는 적어도 하나의 구조 단위를 공통적으로 포함할 수 있다. 제1 중합체와 제2 중합체는 예컨대 각각 열가소성 중합체(thermoplastic polymer)일 수 있다. 예컨대 제1 중합체와 제2 중합체는 2종의 구조 단위를 포함할 수 있고, 이 중 1종 또는 2종의 구조 단위를 공통적으로 포함할 수 있다. 예컨대 제1 중합체와 제2 중합체는 3종의 구조 단위를 포함할 수 있고, 이 중 1종, 2종 또는 3종의 구조 단위를 공통적으로 포함할 수 있다. 이와 같이 제1 중합체와 제2 중합체는 적어도 하나의 구조 단위를 공통적으로 포함함으로써 기판(110)의 연신 영역(110-C10)과 비연신 영역(110-C20)의 계면에서 이질성을 줄이는 동시에 제1 중합체와 제2 중합체의 열가소 특성으로 인해 유리전이온도(glss transition temperature, Tg) 또는 녹는점(melting temperature, Tm) 이상의 온도에서 제1 중합체와 제2 중합체 사이에 형성된 가교결합과 같은 화학 결합에 의해 기판(110)의 연신 영역(110-C10)과 비연신 영역(110-C20)의 계면의 접착성을 높일 수 있다.
복수의 화소 회로(120)는 기판(110) 위에서 반복적으로 배열되어 있다. 각 화소 회로(120)는 각 화소(또는 서브화소)를 독립적으로 제어 및/또는 구동하는데 필요한 소자들을 포함할 수 있으며, 예컨대 복수의 박막 트랜지스터(thin film transistor, TFT) 및 캐패시터(capacitor)를 포함할 수 있다. 복수의 박막 트랜지스터는 적어도 하나의 스위칭 박막 트랜지스터(switching TFT)와 적어도 하나의 구동 박막 트랜지스터(driving TFT)를 포함할 수 있다.
복수의 박막 트랜지스터는 신호선(도시하지 않음)에 전기적으로 연결되어 있을 수 있으며 신호선은 게이트 신호(또는 주사 신호)를 전달하는 게이트선, 데이터 신호를 전달하는 데이터선 및/또는 구동 전압을 전달하는 구동 전압선을 포함할 수 있다. 복수의 신호선 중 적어도 일부는 연신 배선(stretchable wires)일 수 있다.
각 화소 회로(120)에 포함된 복수의 박막 트랜지스터 중 적어도 일부는 연신 영역(C10)에 배치될 수 있다. 즉, 각 화소 회로(120)에 포함된 복수의 박막 트랜지스터 중 적어도 일부는 기판(110)의 연신 영역(110-C10) 위에 위치할 수 있다. 이와 같이 유연 표시 패널(100)의 변형 구간(C) 내의 연신 영역(C10)에 박막 트랜지스터 중 적어도 일부를 배치함으로써 비연신 영역(C20)에 모든 박막 트랜지스터가 배치된 구조와 비교하여 화소(PX) 내에서 박막 트랜지스터가 차지하는 면적을 줄일 수 있고 이에 따라 화소 크기의 감소의 한계를 극복하고 화소 크기를 효과적으로 줄일 수 있다.
구체적으로, 전술한 바와 같이 유연 표시 패널(100)의 변형 구간(C)은 효과적인 연신성을 제공하기 위한 별도의 연신 영역(C10)을 가지므로 기판(110)의 비변형 구간(NC)과 비교하여 화소(PX)가 차지하는 면적이 상대적으로 감소할 수밖에 없다. 한편 일반적으로 화소(PX)의 크기는 화소(PX) 내에 화소 회로(120)가 차지하는 면적보다 작을 수 없다. 본 구현예에서는 이러한 한계를 극복하고 화소 회로(120)의 일부, 즉 박막 트랜지스터의 적어도 일부를 화소(PX) 이외의 영역인 연신 영역(C10)에 배치함으로써 화소(PX) 내에서 화소 회로(120)가 차지하는 면적을 효과적으로 줄일 수 있고 이에 따라 화소(PX)의 크기 또한 효과적으로 줄일 수 있다. 이에 따라 유연 표시 패널(100)의 변형 구간(C)에서 화소(PX)가 차지하는 면적이 감소하는 한계를 극복하고 화소(PX)의 크기를 효과적으로 줄이고 단위 면적당 화소(PX)의 개수를 늘려 비변형 구간(NC)과 실질적으로 같은 해상도를 구현할 수 있다.
따라서 유연 표시 패널(100)의 폴딩 구간, 벤딩 구간 또는 롤링 구간과 같은 변형 구간(C)에 연신 영역(C10)을 배치하여 반복적으로 접히거나 구부리거나 말릴 때 작용하는 스트레스를 낮추어 유연 표시 패널(100)의 변형 구간(C)에서의 손상을 줄이거나 방지할 수 있는 동시에 박막 트랜지스터 중 적어도 일부를 연신 영역(C10)에 배치하여 화소 크기를 효과적으로 줄이고 단위 면적당 화소의 개수를 늘려 비변형 구간(NC)과 실질적으로 같은 해상도를 구현할 수 있고, 궁극적으로 폴딩 구간, 벤딩 구간 또는 롤링 구간과 같은 변형 구간(C)에 화질 저하 없이 화면 전체에 균일한 표시 품질을 제공할 수 있다.
일 예로, 연신 영역(C10)에 배치된 박막 트랜지스터(이하 ‘제1 박막 트랜지스터’라 한다)(120a)는 활성층으로서 연신 반도체 층을 포함하는 연신 박막 트랜지스터일 수 있다. 연신 반도체 층은 예컨대 유기 반도체를 포함할 수 있으며 예컨대 저분자 반도체, 고분자 반도체 또는 이들의 조합을 포함할 수 있다. 연신 반도체 층은 예컨대 반도체 물질과 탄성체를 포함할 수 있고, 반도체 물질은 예컨대 유기 반도체, 산화물 반도체 또는 이들의 조합을 포함할 수 있고, 탄성체는 예컨대 폴리디메틸실록산(PDMS), 스타이렌-에틸렌-부틸렌-스타이렌(SEBS), 스타이렌-에틸렌-프로필렌-스타이렌(SEPS), 스타이렌-부타디엔-스타이렌(SBS), 스타이렌-이소프렌-스타이렌(SIS), 스타이렌-이소부틸렌-스타이렌(SIBS) 또는 이들의 조합을 포함할 수 있으나, 이에 한정되는 것은 아니다.
일 예로, 도 7을 도 6과 함께 참고하면, 제1 박막 트랜지스터(120a)는 기판(110)의 연신 영역(110-C10) 위에 위치하는 게이트 전극(124), 게이트 전극(124)과 중첩하는 연신 반도체 층(154), 게이트 전극(124)과 연신 반도체 층(154) 사이에 개재되어 있는 게이트 절연층(도시하지 않음), 연신 반도체 층(154)과 전기적으로 연결되어 있는 소스 전극(173)과 드레인 전극(175)을 포함할 수 있다. 제1 박막 트랜지스터(120a)는 바텀 게이트 구조, 탑 게이트 구조, 바텀 컨택 구조 및/또는 탑 컨택 구조일 수 있으며, 특별히 한정되는 것은 아니다. 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175)은 예컨대 연신 도전체를 포함할 수 있고 게이트 절연층은 예컨대 연신 절연체를 포함할 수 있다. 예컨대 게이트 전극(124), 소스 전극(173) 및 드레인 전극(175) 중 적어도 하나는 연신 전극일 수 있으며, 연신 전극은 예컨대 연신성 도전체를 포함하거나 물결 모양, 주름 모양, 팝업 모양 또는 비평면 메쉬 모양과 같은 연신 가능한 모양을 가질 수 있다. 연신 전극은 예컨대 복수의 미세크랙(microcracks)을 가질 수 있으며, 복수의 미세크랙은 작은 홀(hole)과 같이 서로 분리되어 있으므로 연신 전극 내의 전기적 이동 통로를 유지하면서 연신시 연신 방향을 따라 확장되어 연신 전극에 유연성을 부여할 수 있다.
일 예로, 제1 박막 트랜지스터(120a)의 채널 길이 방향(channel length direction), 즉 소스 전극(173)으로부터 드레인 전극(175)으로 향하는 방향은 유연 표시 패널(100)의 접히거나 구부러지거나 말리는 축의 방향인 제1 방향(D1)에 실질적으로 나란할 수 있다. 다시 말해서, 제1 박막 트랜지스터(120a)의 채널 길이 방향은 유연 표시 패널(100)의 변형 구간(C)에 작용하는 스트레스 방향인 제2 방향(D2)에 실질적으로 수직일 수 있다. 여기서 실질적이라 함은 오차 범위를 고려하여 0도 내지 ±10도, 0도 내지 ±7도, 0도 내지 ±5도, 0도 내지 ±3도, 0도 내지 ±2도 또는 0도 내지 ±1도일 수 있다.
이와 같이 제1 박막 트랜지스터(120a)의 채널 길이 방향을 유연 표시 패널(100)의 변형 구간(C)의 축의 방향인 제1 방향(D1)에 실질적으로 나란하고 스트레스 작용 방향인 제2 방향(D2)에 실질적으로 수직하게 배치함으로써 유연 표시 패널(100)을 접거나 구부리거나 말 때 스트레인에 따른 채널 길이의 변화를 효과적으로 줄일 수 있다. 따라서 유연 표시 패널(100)을 접거나 구부리거나 말 때 변형 구간(C) 내의 연신 영역(C10)에 위치한 박막 트랜지스터의 전류 특성의 변화를 줄일 수 있어 안정적인 전기적 특성을 나타낼 수 있고 이에 따라 변형 구간(C)에서 전기적 특성의 변화 및 그로 인한 표시 품질의 저하를 효과적으로 방지할 수 있다.
제1 박막 트랜지스터(120a)를 제외한 화소 회로(120)는 비연신 영역(C20)에 배치되어 있을 수 있다. 비연신 영역(C20)에 배치된 화소 회로(120)는 박막 트랜지스터(이하 ‘제2 박막 트랜지스터’라 한다)(120b) 및 캐패시터(capacitor)(도시하지 않음)를 포함할 수 있다.
제2 박막 트랜지스터(120b)는 활성층으로서 비연신 반도체 층을 포함하는 비연신 박막 트랜지스터일 수 있다. 비연신 반도체 층은 예컨대 무기 반도체 층을 포함할 수 있으며 예컨대 실리콘, 산화물 반도체 또는 이들의 조합을 포함할 수 있다.
제1 박막 트랜지스터(120a)와 제2 박막 트랜지스터(120b)는 각각 스위칭 박막 트랜지스터 및/또는 구동 박막 트랜지스터일 수 있다. 스위칭 박막 트랜지스터는 게이트선 및 데이터선에 전기적으로 연결되어 있으며 화소(PX)의 온/오프를 제어할 수 있고, 구동 박막 트랜지스터는 스위칭 박막 트랜지스터 및 구동 전압선에 전기적으로 연결되어 있으며 화소(PX)를 구동시킬 수 있다.
예컨대 스위칭 박막 트랜지스터는 게이트선에 전기적으로 연결되어 있는 제1 게이트 전극; 데이터선에 전기적으로 연결되어 있는 제1 소스 전극; 제1 소스 전극과 마주하는 제1 드레인 전극; 및 제1 소스 전극과 제1 드레인 전극에 각각 전기적으로 연결되어 있는 제1 반도체 층을 포함할 수 있다. 예컨대 구동 박막 트랜지스터는 제1 드레인 전극에 전기적으로 연결되어 있는 제2 게이트 전극; 구동 전압선에 연결되어 있는 제2 소스 전극; 제2 소스 전극과 마주하는 제2 드레인 전극; 제2 소스 전극과 제2 드레인 전극에 각각 전기적으로 연결되어 있는 제2 반도체 층을 포함할 수 있다. 스위칭 박막 트랜지스터와 구동 박막 트랜지스터는 서로 같거나 다른 반도체 층을 포함할 수 있다.
예컨대 제1 박막 트랜지스터(120a)는 스위칭 박막 트랜지스터일 수 있고 제2 박막 트랜지스터(120b)는 구동 박막 트랜지스터일 수 있다. 스위칭 박막 트랜지스터는 높은 온/오프 특성을 위하여 낮은 누설전류 특성이 요구될 수 있으며 활성층으로서 이러한 낮은 누설전류 특성을 가지는 유기 반도체 층, 산화물 반도체 층 또는 이들의 조합을 포함할 수 있고, 전술한 바와 같이 연신 반도체 층을 포함하는 제1 박막 트랜지스터(120a)일 수 있다. 구동 박막 트랜지스터는 높은 전하 이동 특성이 요구될 수 있으며 활성층으로서 이러한 높은 전하 이동 특성을 가진 실리콘 반도체 층, 산화물 반도체 층 또는 이들의 조합을 포함할 수 있고, 전술한 바와 같이 비연신 반도체 층을 포함하는 제2 박막 트랜지스터(120b)일 수 있다.
그러나 이에 한정되지 않고 제1 박막 트랜지스터(120a)가 구동 박막 트랜지스터이고 제2 박막 트랜지스터(120b)는 스위칭 박막 트랜지스터일 수 있다. 또한 제1 박막 트랜지스터(120a)는 스위칭 박막 트랜지스터와 구동 박막 트랜지스터일 수 있고 제2 박막 트랜지스터(120b)는 생략될 수도 있다.
복수의 단위 소자(130)는 기판(110) 위에서 반복적으로 배열되어 있고 각 단위 소자(130)는 유연 표시 패널(100)의 각 화소(PX)(또는 서브화소)를 정의할 수 있다. 복수의 단위 소자(130)는 예컨대 행 및/또는 열을 따라 배열되어 단위 소자 어레이를 형성할 수 있다. 단위 소자 어레이는 화소(PX)의 배열과 마찬가지로 예컨대 바이어 매트릭스, 펜타일 매트릭스 및/또는 다이아몬드 매트릭스 등으로 배열될 수 있으나, 이에 한정되는 것은 아니다.
각 단위 소자(130)는 적색, 녹색, 청색 또는 이들의 조합을 독립적으로 표시하는 발광 다이오드(light-emitting diode)일 수 있으며, 예컨대 유기 발광 다이오드, 무기 발광 다이오드, 양자점 발광 다이오드, 마이크로 발광 다이오드 또는 페로브스카이트 발광 다이오드일 수 있으나 이에 한정되는 것은 아니다.
일 예로, 도 8을 참고하면, 단위 소자(130)는 애노드(131); 캐소드(132); 애노드(131)와 캐소드(132) 사이에 위치하는 발광층(133), 그리고 선택적으로 애노드(131)와 발광층(133) 사이 및/또는 캐소드(132)와 발광층(133) 사이에 위치하는 보조층(134a, 134b)을 포함할 수 있다.
애노드(131)와 캐소드(132) 중 적어도 하나는 투광 전극일 수 있다. 예컨대 애노드(131)는 투광 전극이고 캐소드(132)는 반사 전극일 수 있다. 예컨대 애노드(131)는 반사 전극이고 캐소드(132)는 투광 전극일 수 있다. 예컨대 애노드(131)와 캐소드(132)는 각각 투광 전극일 수 있다.
발광층(133)은 적색 파장 영역, 녹색 파장 영역, 청색 파장 영역, 적외선 파장 영역 또는 이들의 조합의 광을 낼 수 있으며, 예컨대 유기 발광층, 무기 발광층, 유무기 발광층 또는 이들의 조합을 포함할 수 있다. 발광층(133)은 적어도 하나의 호스트 물질과 적어도 하나의 도펀트를 포함할 수 있다.
보조층(134a, 134b)은 예컨대 전하 보조층일 수 있으며, 예컨대 정공 수송층, 정공 주입층, 전자 차단층, 전자 수송층, 전자 주입층, 정공 차단층 또는 이들의 조합일 수 있으나, 이에 한정되는 것은 아니다.
다시 도 6을 참고하면, 연결 배선(140)은 연신 영역(C10)에 배치된 제1 박막 트랜지스터(120a)와 비연신 영역(C20)에 배치된 제2 박막 트랜지스터(120b) 및/또는 단위 소자(130)를 전기적으로 연결시킬 수 있으며, 예컨대 기판(110)의 연신 영역(110-C10)과 비연신 영역(110-C20) 위에 걸쳐 위치할 수 있다. 연신 배선(140)은 또한 인접한 단위 소자(130) 사이에 위치하여 인접한 단위 소자(130)를 전기적으로 연결시킬 수 있다. 연결 배선(140)은 하나 또는 둘 이상일 수 있으며, 행 및/또는 열을 따라 배열된 단위 소자(130) 사이에서 행 방향(예컨대 x방향) 및 열 방향(예컨대 y방향)을 따라 배열되어 있을 수 있다. 연결 배선(140)은 신호선(도시하지 않음)에 연결되어 있을 수 있으며, 신호선은 예컨대 게이트 신호(또는 주사 신호)를 전달하는 게이트선, 데이터 신호를 전달하는 데이터선, 구동 전압을 인가하는 구동 전압선 및/또는 공통 전압을 인가하는 공통 전압선을 포함할 수 있으나, 이에 한정되는 것은 아니다.
연결 배선(140)은 예컨대 저저항 도전체를 포함할 수 있으며, 예컨대 은, 금, 구리, 알루미늄 또는 이들의 합금을 포함할 수 있다. 연결 배선(140)은 예컨대 연신 배선일 수 있다. 연결 배선(140)은 생략될 수 있다.
유연 표시 패널(100)의 비변형 구간(NC)은 전술한 변형 구간(C)을 제외한 영역일 수 있으며 예컨대 폴더블 표시 패널의 경우 평면부일 수 있다. 유연 표시 패널(100)의 비변형 구간(NC)은 전술한 변형 구간(C)과 마찬가지로 기판(110) 위에 반복적으로 배열되어 있는 복수의 화소 회로(120)와 복수의 단위 소자(130), 그리고 선택적으로 연결 배선(140)을 포함할 수 있다.
유연 표시 패널(100)의 비변형 구간(NC)는 변형 구간(C)과 달리 별도의 연신 영역(C10)을 포함하지 않을 수 있으며 비연신 영역(C20)으로 이루어질 수 있다. 따라서 유연 표시 패널(100)의 비변형 구간(NC)의 기판(110)은 비교적 높은 탄성 모듈러스를 가진 비연신성 재료를 포함할 수 있으며, 예컨대 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르술폰 또는 이들의 조합을 포함할 수 있다. 예컨대 유연 표시 패널(100)의 비변형 구간(NC)의 기판(110)은 전술한 연신 기판(110a)과 유연 기판(110b)의 적층체일 수 있으며, 비변형 구간(NC) 전체에 걸쳐 유연 기판(110b)이 위치하며 유연 기판(110b)의 높은 탄성 모듈러스에 의해 비연신성을 나타낼 수 있다.
유연 표시 패널(100)의 비변형 구간(NC)에서 복수의 화소 회로(120) 및 복수의 단위 화소(130)는 기판(110)의 비연신 영역(C20) 위에 배열될 수 있으며 각 화소(PX) 내에 배치되어 있을 수 있다. 복수의 화소 회로(120)는 스위칭 박막 트랜지스터와 구동 박막 트랜지스터를 포함한 복수의 박막 트랜지스터와 캐패시터를 포함할 수 있으며, 스위칭 박막 트랜지스터와 구동 박막 트랜지스터는 각각 예컨대 실리콘, 산화물 반도체, 유기 반도체 또는 이들의 조합을 포함할 수 있으며, 예컨대 각각 비연신 반도체 층을 포함할 수 있다. 복수의 단위 소자(130)는 전술한 바와 같이 발광 다이오드를 포함할 수 있으며, 구체적인 내용은 전술한 바와 같다.
전술한 바와 같이, 본 구현예에 따른 유연 표시 패널(100)은 폴딩 구간, 벤딩 구간 또는 롤링 구간과 같은 변형 구간(C)에 연신 영역(C10)을 배치하여 반복적으로 접히거나 구부리거나 말릴 때 작용하는 스트레스를 효과적으로 낮추어 유연 표시 패널(100)의 변형 구간(C)에서의 손상을 줄이거나 방지할 수 있다. 또한 이와 같이 변형 구간(C)에서 작용하는 스트레스를 줄임으로써 작은 곡률을 가진 폴더블, 벤더블 또는 롤러블 표시 패널을 구현할 수 있으며, 예컨대 약 1mm 미만, 약 0.8mm 이하, 약 0.5mm 이하, 약 0.3mm 이하, 약 0.2mm 이하 또는 약 0.1mm 이하의 곡률을 가진 폴더블 또는 롤러블 표시 패널을 구현할 수 있다.
또한 일반적으로 화소 내에 전부 배치되는 화소 회로의 일부(예컨대 박막 트랜지스터의 적어도 일부)를 변형 구간(C) 내의 연신 영역(C10)에 분산하여 배치함으로써 화소 크기를 효과적으로 줄일 수 있고 이에 따라 변형 구간(C) 내에 연신 영역(C10)으로 인한 화소 배치 공간의 한계를 극복하고 단위 면적당 화소의 개수를 늘릴 수 있다. 예컨대 변형 구간(C)에서의 단위 면적당 화소의 개수는 약 150ppi (pixel per inch) 이상, 약 200ppi 이상, 약 250ppi 이상, 약 300ppi 이상, 약 350ppi 이상, 약 400ppi 이상, 약 450ppi 이상 또는 약 500ppi 이상일 수 있고, 예컨대 약 150ppi 내지 1000ppi, 약 200ppi 내지 1000ppi, 약 250ppi 내지 1000ppi, 약 300ppi 내지 1000ppi, 약 350ppi 내지 1000ppi, 약 400ppi 내지 1000ppi, 약 450ppi 내지 1000ppi 또는 약 500ppi 내지 1000ppi 일 수 있다. 이에 따라 유연 표시 패널(100)의 변형 구간(C)은 비변형 구간(NC)과 실질적으로 같은 해상도를 구현할 수 있으며, 유연 표시 패널(100)의 폴딩 구간, 벤딩 구간 또는 롤링 구간과 같은 변형 구간(C)에서 화질 저하 없이 화면 전체에 균일한 표시 품질을 구현할 수 있다.
또한 유연 표시 패널(100)의 변형 구간(C) 내의 연신 영역(C10)에 배치된 제1 박막 트랜지스터(120a)의 채널 길이 방향을 유연 표시 패널(100)의 접히거나 구부러지거나 말리는 축의 방향인 제1 방향(D1)에 실질적으로 나란하고 유연 표시 패널(100)의 변형 구간(C)에 작용하는 스트레스 방향인 제2 방향(D2)에 실질적으로 수직하게 배치함으로써 유연 표시 패널(100)을 접거나 구부리거나 말 때 박막 트랜지스터의 채널 길이에 미치는 영향을 줄여 박막 트랜지스터의 전류 특성의 변화를 줄일 수 있어 안정적인 전기적 특성을 나타낼 수 있고 이에 따라 변형 구간(C)에서 표시 품질의 저하를 효과적으로 방지할 수 있다.
이하 일 구현예에 따른 유연 표시 패널의 다른 예를 설명한다.
도 9는 일 구현예에 따른 유연 표시 패널의 다른 일 예에 따른 변형 구간(C)을 확대하여 도시한 평면도이고, 도 10은 도 9의 변형 구간(C)에서의 기판의 일 예를 보여주는 평면도이다.
도 9를 참고하면, 유연 표시 패널(100)의 변형 구간(C)은 전술한 예와 마찬가지로 기판(110), 화소 회로(120), 단위 소자(130) 및 연결 배선(140)을 포함한다.
복수의 화소 회로(120)는 기판(110) 위에서 반복적으로 배열되어 있다. 각 화소 회로(120)는 각 화소(또는 서브화소)를 독립적으로 제어 및/또는 구동하는데 필요한 소자들을 포함할 수 있으며, 예컨대 복수의 박막 트랜지스터 및 캐패시터를 포함할 수 있다. 복수의 박막 트랜지스터는 적어도 하나의 스위칭 박막 트랜지스터와 적어도 하나의 구동 박막 트랜지스터를 포함할 수 있다. 각 화소 회로(120)에 포함된 복수의 박막 트랜지스터 중 적어도 일부인 제1 박막 트랜지스터(120a)는 연신 영역(C10)에 배치될 수 있고 복수의 박막 트랜지스터 중 일부인 제2 박막 트랜지스터(120b) 및 캐패시터(도시하지 않음)는 비연신 영역(C20)에 위치할 수 있다. 제1 및 제2 박막 트랜지스터(120a, 120b)에 대한 설명은 전술한 바와 같다. 단위 소자(130)는 비연신 영역(C20)에 배치되어 있고 각 단위 소자(130)는 유연 표시 패널(100)의 각 화소(PX)(또는 서브화소)를 정의할 수 있다. 각 단위 소자(130)는 예컨대 발광 다이오드일 수 있다. 화소 회로(120), 단위 소자(130) 및 연결 배선(140)에 대한 구체적인 설명은 전술한 바와 같다.
도 10을 참고하면, 유연 표시 패널(100)의 변형 구간(C)에서의 기판(110)은 연신 영역(110-C10)과 비연신 영역(110-C20)을 포함할 수 있다. 연신 영역(110-C10)은 비연신 영역(110-C20)에 의해 둘러싸인 섬형일 수 있다. 비연신 영역(110-C20)은 단위 소자(130)가 배치되는 섬형 영역(110-C20-1)과 인접한 섬형 영역(110-C20-1)을 연결하고 연결 배선(140)이 배치되는 연결 영역(110-C20-2)을 포함할 수 있다.
기판(110)의 연신 영역(110-C10)에는 외부 힘에 의해 변형되는 복수의 절개선(도시하지 않음)이 형성되어 있다. 유연 표시 패널(100)을 접거나 구부리거나 말릴 때 절개선은 벌어지거나 뒤틀어지면서 기하학적으로 변형될 수 있으며 이에 따라 기판(110)의 변형 구간(C)에 연신성을 제공할 수 있다. 복수의 절개선의 모양, 위치 및/또는 크기는 기판(110)에 작용하는 스트레스 방향 및 단위 소자(130)의 배치 등을 고려하여 기하학적으로 미리 계산되어 결정될 수 있다. 복수의 절개선은 기판(110)의 변형 구간(C) 내에서 반복하여 배치될 수 있으며 이에 따라 소정 방향(예컨대 제2 방향(D2))으로 스트레스 작용시 기판(110)에 반복적인 기하학적 변형이 발생할 수 있다. 이러한 구조는 소위 "키리가미(kirigami) 구조" 라고 불리울 수 있으며, 절개선 및 절개선에 의해 갈라진 인접 패턴들(절단 패턴들)은 벌어지거나 늘어나거나 뒤틀어질 수 있으며 이에 따라 연신 유무 또는 연신 세기에 따라 인접 패턴들(절단 패턴들) 사이의 이격 거리가 변할 수 있다. 예컨대 연신 유무 또는 연신 세기에 따라 인접한 연결 영역(110-C20-2) 사이의 이격 거리(L1, L2)가 변할 수 있다. 이러한 2차원 및/또는 3차원적인 구조 변형에 의해 스트레스 방향으로의 신장 및 복원이 용이하여 기판(110)의 연신 영역(110-C10)에 효과적인 연신성을 제공할 수 있다. 기판(110)의 연신 영역(110-C10) 및 비연신 영역(110-C20)의 재료는 전술한 바와 같다.
도 9 및 10에서는 연신 영역(C10)(기판(110)의 연신 영역(110-C10))이 비연신 영역(C20)(기판(110)의 비연신 영역(110-C20))에 의해 둘러싸인 섬형인 예를 도시하였으나, 이에 한정되지 않고 연신 영역(C10)(기판(110)의 연신 영역(110-C10))은 스트라이프형 또는 그 외의 다양한 모양일 수 있다.
전술한 유연 표시 패널(100)은 폴러블 표시 패널, 벤더블 표시 패널 또는 롤러블 표시 패널일 수 있으나, 이에 한정되지 않고 유연성이 요구되는 표시 패널이면 특별히 한정되지 않는다.
전술한 유연 표시 패널(100)은 표시 장치와 같은 다양한 전자 장치에 포함될 수 있다. 전자 장치는 예컨대 모바일 폰, 비디오 폰, 스마트 폰, 스마트 패드, 스마트 워치, 디지털 카메라, 태블릿 PC, 랩탑 PC, 노트북, 컴퓨터 모니터, 웨어러블 컴퓨터, 텔레비전, 디지털방송용 단말기, 전자 책, PDA(Personal Digital Assistants), PMP(Portable Multimedia Player), EDA(enterprise digital assistant), 헤드 마운트 디스플레이 장치(head mounted display, HMD), 차량용 네비게이션, 사물 인터넷 장치(IoT), 만물 인터넷 장치(IoE), 보안 장치, 의료 장치 또는 자동차 전장부품 등에 적용될 수 있으나 이에 한정되는 것은 아니다.
이하 실시예를 통하여 상술한 구현예를 보다 상세하게 설명한다. 　다만 하기의 실시예는 단지 설명의 목적을 위한 것이며 권리범위를 제한하는 것은 아니다.
제조예: 연신 박막 트랜지스터의 제조
스티렌-에틸렌-부틸렌-스티렌(SEBS) 기판 위에 Au를 열증착하여 게이트 전극을 형성한 후 SEBS 용액을 도포하고 100℃에서 0.5시간 동안 어닐링하여 게이트 절연체를 형성한다. 게이트 절연체 위에 화학식 A로 표현되는 유기 반도체와 SEBS(탄성체)를 3:7의 중량비로 클로로벤젠에서 0.6중량% 농도로 혼합한 유기 반도체 용액을 1000rpm에서 1000Å 두께로 스핀코팅하고 질소 분위기 하에서 100℃에서 1시간 열처리하여 유기 반도체 층을 형성한다. 이어서 유기 반도체 층 위에 Au을 열증착하여 소스 전극 및 드레인 전극을 형성하여 연신 박막 트랜지스터를 제조한다. 연신 박막 트랜지스터의 폭(width)/길이(length)의 비율은 25/10이다.
<화학식 A>
실시예 및 비교예
제조예에 따른 연신 박막 트랜지스터를 소스 전극-드레인 전극 방향(채널 길이 방향, 제1 방향(D1))에 수직한 제2 방향(D2)으로 연신(연신율: 0 내지 50%)하면서 전기적 특성을 평가한다(실시예). 여기서 연신율은 초기 길이에 대한 길이 변화율을 의미하며, 연신 방향은 스트레스 방향이다.
또한 제조예에 따른 연신 박막 트랜지스터를 소스 전극-드레인 전극 방향(채널 길이 방향, 제1 방향(D1))으로 연신(연신율: 0 내지 50%)하면서 전기적 특성을 평가한다(비교예).
도 11은 실시예에 따른 연신 박막 트랜지스터의 연신에 따른 전기적 특성을 보여주는 그래프이고, 도 12는 비교예에 따른 연신 박막 트랜지스터의 연신에 따른 전기적 특성을 보여주는 그래프이다.
도 11 및 12를 참고하면, 채널 길이 방향이 연신 방향(스트레스 방향)에 수직으로 배치된 실시예에 따른 연신 박막 트랜지스터는 연신율에 따라 전기적 특성의 변화가 거의 없는 반면, 채널 길이 방향이 연신 방향(스트레스 방향)과 나란하게 배치된 비교예에 따른 연신 박막 트랜지스터는 연신율이 커짐에 따라 전기적 특성의 변화가 큰 것을 확인할 수 있다.
이로부터 연신 박막 트랜지스터의 전기적 안정성은 연신 박막 트랜지스터에 작용하는 스트레스의 방향(연신 방향)에 따라 크게 영향을 받는 것을 확인할 수 있으며, 소정 방향으로 반복적으로 스트레스가 작용하는 유연 표시 패널에서 연신 박막 트랜지스터의 채널 길이 방향을 스트레스 방향과 실질적으로 수직하게 배치함으로써 전기적 안정성을 높일 수 있음을 예상할 수 있다.
이상에서 실시예들에 대하여 상세하게 설명하였지만 권리범위는 이에 한정되는 것은 아니고 다음의 청구 범위에서 정의하고 있는 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 권리범위에 속하는 것이다.
100: 유연 표시 패널
110: 기판
110a: 연신 기판 110b: 유연 기판
120: 박막 트랜지스터
120a: 제1 박막 트랜지스터 120b: 제2 박막 트랜지스터
130: 단위 소자 140: 연결 전극
C: 변형 구간 NC: 비변형 구간
C10: 연신 영역 C20: 비연신 영역
D1: 제1 방향 D2: 제2 방향

Claims (26)

  1. 제1 방향으로 뻗은 적어도 하나의 축(axis)을 따라 접거나 구부리거나 말 수 있는 유연 표시 패널에서,
    상기 유연 표시 패널은
    연신 영역과 비연신 영역을 포함한 기판,
    상기 기판 위에 반복적으로 배열되어 있는 복수의 화소 회로, 그리고
    상기 기판 위에 반복적으로 배열되어 있고 상기 각 화소 회로에 전기적으로 연결되어 있는 단위 소자를 포함하는 단위 소자 어레이
    를 포함하고,
    상기 각 화소 회로는 복수의 박막 트랜지스터를 포함하며,
    상기 복수의 박막 트랜지스터는 상기 기판의 상기 연신 영역 위에 위치하는 제1 박막 트랜지스터를 포함하며,
    상기 제1 박막 트랜지스터의 채널 길이 방향은 상기 제1 방향과 실질적으로 나란한 유연 표시 패널.
  2. 제1항에서,
    상기 단위 소자는 상기 기판의 상기 비연신 영역 위에 위치하는 유연 표시 패널.
  3. 제2항에서,
    상기 단위 소자는 발광 다이오드를 포함하는 유연 표시 패널.
  4. 제1항에서,
    상기 복수의 박막 트랜지스터는 상기 기판의 상기 비연신 영역 위에 위치하는 제2 박막 트랜지스터를 더 포함하는 유연 표시 패널.
  5. 제4항에서,
    상기 제1 박막 트랜지스터는 스위칭 박막 트랜지스터이고,
    상기 제2 박막 트랜지스터는 구동 박막 트랜지스터인
    유연 표시 패널.
  6. 제4항에서,
    상기 제1 박막 트랜지스터는 연신 반도체 층을 포함하고,
    상기 제2 박막 트랜지스터는 비연신 반도체 층을 포함하는
    유연 표시 패널.
  7. 제6항에서,
    상기 연신 반도체 층은 유기 반도체, 산화물 반도체 또는 이들의 조합을 포함하고,
    상기 비연신 반도체 층은 실리콘, 산화물 반도체 또는 이들의 조합을 포함하는
    유연 표시 패널.
  8. 제7항에서,
    상기 연신 반도체 층은 탄성체를 더 포함하는 유연 표시 패널.
  9. 제1항에서,
    상기 유연 표시 패널은 상기 축을 따라 접히거나 구부려지거나 말리는 변형 구간 및 상기 변형 구간을 제외한 비변형 구간을 포함하고,
    상기 변형 구간은 상기 연신 영역 및 상기 비연신 영역을 포함하는 유연 표시 패널.
  10. 제9항에서,
    상기 변형 구간에서 상기 기판의 상기 연신 영역과 상기 비연신 영역은 상기 제1 방향을 따라 교대로 위치하는 유연 표시 패널.
  11. 제9항에서,
    상기 비변형 구간에서 상기 기판은 상기 비연신 영역으로 이루어진 유연 표시 패널.
  12. 제9항에서,
    상기 연신 영역은 섬형, 스트라이프형 또는 이들의 조합이고,
    상기 비연신 영역은 상기 연신 영역을 제외한 영역인
    유연 표시 패널.
  13. 제9항에서,
    상기 비연신 영역은 섬형, 스트라이프형 또는 이들의 조합이고,
    상기 연신 영역은 상기 비연신 영역을 제외한 영역인
    유연 표시 패널.
  14. 제9항에서,
    상기 기판의 상기 연신 영역은 외부 힘에 의해 변형되는 복수의 절개선을 가지는 유연 표시 패널.
  15. 제1항에서,
    상기 기판의 상기 연신 영역의 탄성 모듈러스는 100 Pa 내지 103 Pa이고,
    상기 기판의 상기 비연신 영역의 탄성 모듈러스는 105 Pa 내지 1012 Pa인
    유연 표시 패널.
  16. 제1항에서,
    상기 기판의 상기 연신 영역은 폴리오가노실록산, 부타디엔 모이어티를 포함하는 중합체, 우레탄 모이어티를 포함하는 중합체, 아크릴 모이어티를 포함하는 중합체, 올레핀 모이어티를 포함하는 중합체 또는 이들의 조합을 포함하고,
    상기 비연신 영역은 폴리카보네이트, 폴리메틸메타크릴레이트, 폴리에틸렌테레프탈레이트, 폴리에틸렌나프탈레이트, 폴리이미드, 폴리아미드, 폴리아미드이미드, 폴리에테르술폰 또는 이들의 조합을 포함하는
    유연 표시 패널.
  17. 제1항에서,
    상기 단위 소자와 상기 제1 박막 트랜지스터를 전기적으로 연결하는 연결 배선을 더 포함하고,
    상기 연결 배선은 연신 전극인 유연 표시 패널.
  18. 제1 방향으로 뻗은 적어도 하나의 축(axis)을 따라 접거나 구부리거나 말 수 있는 유연 표시 패널에서,
    상기 유연 표시 패널은
    상기 축을 따라 접히거나 구부려지거나 말리는 변형 구간, 그리고
    상기 변형 구간을 제외한 비변형 구간
    을 포함하고,
    상기 변형 구간은 연신 영역과 비연신 영역을 포함하며,
    상기 연신 영역은 연신 반도체 층을 포함하는 제1 박막 트랜지스터를 포함하고,
    상기 비연신 영역은 발광 다이오드를 포함하는
    유연 표시 패널.
  19. 제18항에서,
    상기 제1 박막 트랜지스터의 채널 길이 방향은 상기 제1 방향과 실질적으로 나란한 유연 표시 패널.
  20. 제18항에서,
    상기 비연신 영역은 캐패시터, 비연신 반도체 층을 포함하는 제2 박막 트랜지스터 또는 이들의 조합을 더 포함하는 유연 표시 패널.
  21. 제20항에서,
    상기 제1 박막 트랜지스터는 스위칭 박막 트랜지스터이고,
    상기 제2 박막 트랜지스터는 구동 박막 트랜지스터인
    유연 표시 패널.
  22. 제18항에서,
    상기 변형 구간 내의 상기 연신 영역과 상기 비연신 영역은 상기 제1 방향을 따라 교대로 위치하는 유연 표시 패널.
  23. 제18항에서,
    상기 변형 구간 내의 상기 연신 영역과 상기 비연신 영역은 상기 제1 방향과 수직인 제2 방향을 따라 교대로 위치하는 유연 표시 패널.
  24. 제18항에서,
    상기 비변형 구간은 비연신 영역으로 이루어진 유연 표시 패널.
  25. 제18항에서,
    상기 제1 박막 트랜지스터와 상기 발광 소자를 전기적으로 연결하는 연결 배선을 더 포함하고,
    상기 연결 배선은 연신 전극인 유연 표시 패널.
  26. 제1항 내지 제25항 중 어느 한 항에 따른 유연 표시 패널을 포함하는 전자 장치.
KR1020220049004A 2022-04-20 2022-04-20 유연 표시 패널 및 전자 장치 KR20230149598A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220049004A KR20230149598A (ko) 2022-04-20 2022-04-20 유연 표시 패널 및 전자 장치
US18/175,962 US20230341902A1 (en) 2022-04-20 2023-02-28 Flexible display panel and electronic device
EP23167344.3A EP4266852A1 (en) 2022-04-20 2023-04-11 Flexible display panel and electronic device
CN202310412576.8A CN116916686A (zh) 2022-04-20 2023-04-18 柔性显示面板以及电子装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220049004A KR20230149598A (ko) 2022-04-20 2022-04-20 유연 표시 패널 및 전자 장치

Publications (1)

Publication Number Publication Date
KR20230149598A true KR20230149598A (ko) 2023-10-27

Family

ID=86006742

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220049004A KR20230149598A (ko) 2022-04-20 2022-04-20 유연 표시 패널 및 전자 장치

Country Status (4)

Country Link
US (1) US20230341902A1 (ko)
EP (1) EP4266852A1 (ko)
KR (1) KR20230149598A (ko)
CN (1) CN116916686A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN107437400B (zh) * 2017-09-04 2020-08-07 上海天马有机发光显示技术有限公司 显示面板和显示装置
CN109659347B (zh) * 2018-12-19 2021-02-26 武汉华星光电半导体显示技术有限公司 柔性oled显示面板以及显示装置
KR102236481B1 (ko) * 2018-12-20 2021-04-06 고려대학교 세종산학협력단 신축성 디스플레이

Also Published As

Publication number Publication date
EP4266852A1 (en) 2023-10-25
US20230341902A1 (en) 2023-10-26
CN116916686A (zh) 2023-10-20

Similar Documents

Publication Publication Date Title
US11782482B2 (en) Flexible display device
US11233112B2 (en) Display device
US10672755B2 (en) Conductive layer structures for substrates
US11119591B2 (en) Display apparatus and manufacturing method thereof
US20230101486A1 (en) Organic light-emitting disiplay device
US11367845B2 (en) Stretchable display panel and stretchable display device
US11237668B2 (en) Touch sensor including various sensing electrodes of different sizes and display device including the touch sensor
US11079890B2 (en) Touch sensing unit and display device including the same
US11917848B2 (en) Protective window including protected edge glass substrate
TW201824234A (zh) 顯示裝置
US20230422593A1 (en) Stretchable panel and electronic device
US11714504B2 (en) Display device
KR20230149598A (ko) 유연 표시 패널 및 전자 장치
US11551609B2 (en) Array substrate and display device
US8576207B2 (en) Self-emission type display and method for fabricating the same
US20230082602A1 (en) Display apparatus
US20240179982A1 (en) Light emitting display apparatus
CN115458536A (zh) 可拉伸像素阵列基板