KR20230143663A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20230143663A
KR20230143663A KR1020220042442A KR20220042442A KR20230143663A KR 20230143663 A KR20230143663 A KR 20230143663A KR 1020220042442 A KR1020220042442 A KR 1020220042442A KR 20220042442 A KR20220042442 A KR 20220042442A KR 20230143663 A KR20230143663 A KR 20230143663A
Authority
KR
South Korea
Prior art keywords
transistor
pixel
light emitting
gate electrode
electrode
Prior art date
Application number
KR1020220042442A
Other languages
English (en)
Inventor
김근우
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020220042442A priority Critical patent/KR20230143663A/ko
Priority to CN202310333447.XA priority patent/CN116895246A/zh
Priority to US18/130,612 priority patent/US20230317701A1/en
Priority to EP23166817.9A priority patent/EP4258252A3/en
Publication of KR20230143663A publication Critical patent/KR20230143663A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having at least one potential-jump barrier or surface barrier; including integrated passive circuit elements with at least one potential-jump barrier or surface barrier the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof  ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/043—Compensation electrodes or other additional electrodes in matrix displays related to distortions or compensation signals, e.g. for modifying TFT threshold voltage in column driver
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0819—Several active elements per pixel in active matrix panels used for counteracting undesired variations, e.g. feedback or autozeroing
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G09G2300/0861—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor with additional control of the display period without amending the charge stored in a pixel memory, e.g. by means of additional select electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0238—Improving the black level
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/02—Improving the quality of display appearance
    • G09G2320/0242—Compensation of deficiencies in the appearance of colours
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs

Abstract

일 실시예에 따른 발광 표시 장치는 제1 색을 표시하며 제1 발광 다이오드 및 이와 연결된 제1 화소 회로부를 포함하는 제1 화소, 그리고 제2 색을 표시하며 제2 발광 다이오드 및 이와 연결된 제2 화소 회로부를 포함하는 제2 화소를 포함한다. 상기 제1 화소 회로부는 상기 제1 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함하고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제1 게이트 전극 및 제2 게이트 전극을 포함한다. 상기 제2 화소 회로부는 상기 제2 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함하고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제1 게이트 전극을 포함한다.

Description

발광 표시 장치{LIGHT EMITTING DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것으로서, 보다 구체적으로 발광 다이오드들을 포함하는 발광 표시 장치에 관한 것이다.
발광 표시 장치는 화소들에 대응하는 발광 다이오드들(light emitting diodes)을 포함하고, 각각의 발광 다이오드의 밝기를 제어하여 영상을 표시할 수 있다. 발광 표시 장치는 액정 표시 장치와 같은 수광형 표시 장치와 달리 백라이트(backlight)와 같은 광원을 요하지 않으므로 두께와 무게를 줄일 수 있다. 또한, 발광 표시 장치는 높은 휘도, 높은 명암비, 높은 색 재현, 높은 반응 속도 등의 특성이 있어, 고품질의 영상을 표시할 수 있다.
이러한 장점으로 인해, 발광 표시 장치는 스마트폰, 태블릿, 노트북 컴퓨터와 같은 모바일 장치, 모니터, 텔레비전 등의 다양한 전자 장치에 적용되고 있고, 자동차용 표시 장치로서 각광받고 있다.
실시예들은 화소들의 특성 차이로 인한 표시 품질 저하를 개선할 수 있는 발광 표시 장치를 제공하기 위한 것이다.
일 실시예에 따른 발광 표시 장치는 제1 색을 표시하며 제1 발광 다이오드 및 이와 연결된 제1 화소 회로부를 포함하는 제1 화소, 그리고 제2 색을 표시하며 제2 발광 다이오드 및 이와 연결된 제2 화소 회로부를 포함하는 제2 화소를 포함한다. 상기 제1 화소 회로부는 상기 제1 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함하고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제1 게이트 전극 및 제2 게이트 전극을 포함한다. 상기 제2 화소 회로부는 상기 제2 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함하고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제1 게이트 전극을 포함한다.
상기 제1 화소 회로부의 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 전기적으로 연결되어 있을 수 있다.
상기 제1 화소 회로부는 상기 제1 발광 다이오드에 구동 전류를 전달하는 발광 제어 트랜지스터를 더 포함할 수 있다. 상기 제1 화소 회로부의 상기 초기화 트랜지스터 및 상기 발광 제어 트랜지스터는 동일한 게이트 신호를 인가받을 수 있다.
상기 제1 화소 회로부의 상기 초기화 트랜지스터는 n형 트랜지스터일 수 있고, 상기 발광 제어 트랜지스터는 p형 트랜지스터일 수 있다.
상기 제1 화소 회로부는 상기 제1 발광 다이오드로 출력되는 구동 전류의 크기를 조절하는 구동 트랜지스터 및 상기 구동 트랜지스터에 바이어스 전압을 인가하는 바이어스 트랜지스터를 더 포함할 수 있다. 상기 제1 화소 회로부의 상기 초기화 트랜지스터 및 상기 바이어스 트랜지스터는 동일한 게이트 신호를 인가받을 수 있다.
상기 제1 화소 회로부의 상기 초기화 트랜지스터 및 상기 바이어스 트랜지스터는 p형 트랜지스터일 수 있다.
상기 제1 화소 회로부의 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 초기화 트랜지스터의 반도체층의 상부 및 하부에 각각 위치할 수 있다.
상기 발광 표시 장치는 상기 제1 화소 회로부의 상기 제1 게이트 전극과 상기 반도체층 사이에 위치하는 제1 절연층, 그리고 상기 제1 화소 회로부의 상기 제2 게이트 전극과 상기 반도체층 사이에 위치하며 상기 제1 절연층보다 두꺼운 제2 절연층을 더 포함할 수 있다.
상기 제2 화소 회로부의 상기 제1 게이트 전극은 상기 초기화 트랜지스터의 반도체층의 상부에 위치할 수 있다.
상기 제2 화소 회로부의 상기 초기화 트랜지스터는 상기 반도체층의 하부에 위치하며 전기적으로 플로팅 상태인 제2 게이트 전극을 더 포함할 수 있다.
상기 제1 화소의 발광 영역이 상기 제2 화소의 발광 영역보다 클 수 있다.
상기 발광 표시 장치는 제3 색을 표시하며 제3 발광 다이오드 및 이와 연결된 제3 화소 회로부를 포함하는 제3 화소를 더 포함할 수 있다. 상기 제3 화소 회로부는 상기 제3 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함할 수 있고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제2 게이트 전극을 포함할 수 있다.
상기 제3 화소 회로부의 상기 제2 게이트 전극은 상기 초기화 트랜지스터의 반도체층의 하부에 위치할 수 있다.
상기 제3 화소 회로부의 상기 초기화 트랜지스터는 상기 반도체층의 상부에 위치하며 전기적으로 플로팅 상태인 제1 게이트 전극을 더 포함할 수 있다.
상기 제3 화소의 발광 영역이 상기 제2 화소의 발광 영역보다 작을 수 있다.
일 실시예에 따른 발광 표시 장치는 서로 다른 색을 표시하는 제1 화소, 제2 화소 및 제3 화소를 포함한다. 상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 각각 발광 다이오드 및 이와 연결된 화소 회로부를 포함하고, 상기 화소 회로부는 상기 발광 다이오드에 초기화 전압을 전달하는 트랜지스터를 포함한다. 상기 제1 화소의 상기 트랜지스터는 반도체층의 상부 및 하부에 각각 위치하며 게이트 신호를 인가받는 상부 게이트 전극 및 하부 게이트 전극을 포함하고, 상기 제2 화소의 상기 트랜지스터는 반도체층의 상부에 위치하며 게이트 신호를 인가받는 상부 게이트 전극을 포함하고, 상기 제3 화소의 상기 트랜지스터는 반도체층의 하부에 위치하며 게이트 신호를 인가받는 하부 게이트 전극을 포함한다.
상기 제1 화소의 상기 발광 다이오드의 커패시턴스는 상기 제2 화소의 상기 발광 다이오드의 커패시턴스보다 클 수 있다. 상기 제2 화소의 상기 발광 다이오드의 상기 커패시턴스는 상기 제3 화소의 상기 발광 다이오드의 커패시턴스보다 클 수 있다.
상기 발광 표시 장치는 상기 제1 화소의 상기 트랜지스터의 상기 상부 게이트 전극과 상기 반도체층 사이에 위치하는 상부 절연층, 그리고 상기 제1 화소의 상기 트랜지스터의 하부 게이트 전극과 상기 반도체층 사이에 위치하며 상기 상부 절연층보다 두꺼운 하부 절연층을 더 포함할 수 있다.
상기 제2 화소의 상기 트랜지스터는 상기 반도체층의 하부에 위치하며 전기적으로 플로팅 상태인 하부 게이트 전극을 더 포함할 수 있다.
상기 제3 화소의 상기 트랜지스터는 상기 반도체층의 상부에 위치하며 전기적으로 플로팅 상태인 상부 게이트 전극을 더 포함할 수 있다.
실시예들에 따르면, 화소들의 특성 차이로 인한 표시 품질 저하를 개선할 수 있는 발광 표시 장치를 제공할 수 있다. 또한, 실시예들에 따르면, 명세서 전반에 걸쳐 인식될 수 있는 유리한 효과가 있다.
도 1은 일 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 일 실시예에 따른 발광 표시 장치에서 표시 영역에 배치되는 화소들의 개략적인 평면도이다.
도 3, 도 4 및 도 5는 각각 일 실시예에 따른 발광 표시 장치의 한 화소의 회로도이다.
도 6은 일 실시예에 따른 발광 표시 장치에서 화소의 제7 트랜지스터에 사용될 수 있는 트랜지스터의 단면 구조를 개략적으로 나타낸 도면이다.
도 7은 도 6에 도시되는 트랜지스터의 회로도이다.
도 8, 도 9 및 도 10은 각각 도 6에 도시되는 트랜지스터의 동작을 나타내는 개념도이다.
도 11은 일 실시예에 따른 발광 표시 장치에서 제7 트랜지스터의 모드에 따른 전압-전류 특성을 나타내는 그래프이다.
도 12는 일 실시예에 따른 표시 패널의 개략적인 단면도이다.
도 13, 도 14 및 도 15는 각각 일 실시예에 따른 발광 표시 장치의 한 화소의 회로도이다.
도 16은 일 실시예에 따른 표시 패널의 개략적인 단면도이다.
첨부한 도면을 참고하여 실시예들에 대하여 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다.
층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 또는 "상에" 있다고 할 때, 이는 다른 구성 "바로 위에" 있는 경우뿐만 아니라 그 중간에 또 다른 구성이 있는 경우도 포함한다. 반대로 어떤 구성이 다른 구성 "바로 위에" 있다고 할 때에는 중간에 다른 구성이 없는 것을 뜻한다.
명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다는 반대되는 기재가 없는 한 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
명세서 전체에서, "연결"된다는 둘 이상의 구성요소가 직접적으로 연결되는 경우만을 의미하는 것이 아니고, 둘 이상의 구성요소가 다른 구성요소를 통하여 간접적으로 연결되는 경우, 물리적으로 연결되는 경우나 전기적으로 연결되는 경우뿐만 아니라, 위치나 기능에 따라 상이한 명칭으로 지칭되었으나 실질적으로 일체인 각 부분이 서로 연결되는 경우를 포함할 수 있다.
도면에서, 방향을 나타내는데 부호 "x", "y" 및 "z"가 사용되고, 여기서 "x"는 제1 방향이고, "y"는 제1 방향과 수직인 제2 방향이고, "z"는 제1 방향 및 제2 방향과 수직인 제3 방향이다.
도 1은 일 실시예에 따른 발광 표시 장치를 개략적으로 나타낸 사시도이다.
도 1을 참고하면, 발광 표시 장치(이하, 간단하게 "표시 장치"라고도 함)는 모바일폰, 스마트폰, 태블릿, 노트북 컴퓨터, 모니터, 멀티미디어 플레이어, 게임기와 같은 전자 기기에서 영상을 표시하는데 사용될 수 있다. 표시 장치는 표시 패널(10), 표시 패널(10)에 접합되어 있는 연성 인쇄 회로막(20), 그리고 집적회로 칩(30) 등을 포함하는 구동 장치를 포함할 수 있다.
표시 패널(10)은 영상이 표시되는 화면에 해당하는 표시 영역(display area)(DA), 그리고 표시 영역(DA)에 인가되는 각종 신호들을 생성 및/또는 전달하기 위한 회로들 및/또는 신호선들이 배치되어 있는 비표시 영역(non-display area)(NA)을 포함할 수 있다. 비표시 영역(NA)은 표시 영역(DA)을 둘러쌀 수 있다. 도 1에서 점선 사각형 내측과 외측이 각각 표시 영역(DA)과 비표시 영역(NA)에 해당할 수 있다.
표시 패널(10)의 표시 영역(DA)에는 화소들(PX)이 행렬로 배치될 수 있다. 또한, 표시 영역(DA)에는 게이트선(gate line)(스캔선(scan line)이라고도 함), 데이터선(data line), 구동 전압선(driving voltage line)과 같은 신호선들이 배치될 수 있다. 게이트선은 대략 제1 방향(x)으로 연장할 수 있고, 데이터선 및 구동 전압선은 대략 제2 방향(y)으로 연장할 수 있다. 각각의 화소(PX)에는 게이트선, 데이터선, 구동 전압선 등이 연결되어, 각각의 화소(PX)는 이들 신호선으로부터 게이트 신호(스캔 신호라고도 함), 데이터 전압, 구동 전압 등을 인가받을 수 있다. 각각의 화소(PX)는 발광 다이오드 및 이와 연결된 화소 회로부를 포함할 수 있다. 화소 회로부는 게이트선, 데이터선 등의 신호선들을 통해 인가되는 신호들에 기초하여 구동 전류를 생성하여 발광 다이오드에 인가할 수 있다.
표시 영역(DA)에는 사용자의 접촉 및/또는 비접촉 터치를 감지하기 위한 터치 센서가 배치될 수 있다. 대체로 사각형인 표시 영역(DA)이 도시되어 있지만, 표시 영역(DA)은 사각형 외의 다각형, 원형, 타원형 등 다양한 형상을 가질 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)의 외부로부터 신호들을 전달받기 위한 패드들이 배열되어 있는 패드부(pad portion)(PP)가 위치할 수 있다. 패드부(PP)는 표시 패널(10)의 한 가장자리를 따라 제1 방향(x)으로 길게 위치할 수 있다. 패드부(PP)에는 연성 인쇄 회로막(20)이 접합(bonding)될 수 있고, 연성 인쇄 회로막(20)의 패드들은 패드부(PP)의 패드들에 전기적으로 연결될 수 있다.
표시 패널(10)의 비표시 영역(NA)에는 표시 패널(10)을 구동하기 위한 각종 신호를 생성 및/또는 처리하는 구동 장치(driving unit)가 위치할 수 있다. 구동 장치는 데이터선들에 데이터 전압을 인가하는 데이터 구동부(data driver), 게이트선들에 게이트 신호를 인가하는 게이트 구동부(gate driver), 그리고 데이터 구동부 및 게이트 구동부를 제어하는 신호 제어부(signal controller)를 포함할 수 있다. 화소들(PX)은 게이트 구동부에서 생성되는 게이트 신호에 따라 소정 타이밍에 데이터 전압을 인가받을 수 있다. 게이트 구동부는 표시 패널(10)에 집적될 수 있고, 표시 영역(DA)의 적어도 일측에 위치할 수 있다. 데이터 구동부 및 신호 제어부는 집적회로 칩(구동 IC 칩이라고도 함)(30)으로 제공될 수 있고, 집적회로 칩(30)은 표시 패널(10)의 비표시 영역(NA)에 실장될 수 있다. 집적회로 칩(30)은 연성 인쇄 회로막(20) 등에 실장되어 표시 패널(10)에 전기적으로 연결될 수도 있다.
도 2는 일 실시예에 따른 발광 표시 장치에서 표시 영역에 배치되는 화소들의 개략적인 평면도이다.
도 2를 참고하면, 표시 패널(10)의 표시 영역(DA)에 배치되는 화소들(PXa, PXb, PXc)이 도시되어 있다. 화소들(PXa, PXb, PXc)은 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)를 포함할 수 있다. 8개의 화소가 도시되어 있지만, 표시 영역(DA)에는 화소들(PXa, PXb, PXc)이 행렬 방향으로 규칙적으로 배치될 수 있다. 도시된 실시예에서, 짝수 행에는 제1 화소(PXa)와 제2 화소(PXb)가 제1 방향(x)을 따라 번갈아 가며 배치될 수 있고, 홀수 행에는 제3 화소들(PXc)이 배치될 수 있다. 화소들(PXa, PXb, PXc)의 배치는 다양하게 변경될 수 있다.
제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)는 서로 다른 색을 표시할 수 있고, 각각 기본색들 중 하나를 표시할 수 있다. 예컨대, 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc) 중 하나는 적색을 표시하고, 다른 하나는 녹색을 표시하고, 나머지 하나는 청색을 표시할 수 있다. 일례로, 제1 화소(PXa)는 청색을 표시할 수 있고, 제2 화소(PXb)는 적색을 표시할 수 있고, 제3 화소(PXc)는 녹색을 표시할 수 있다. 제1 화소(PXa)의 영역은 제2 화소(PXb)의 영역보다 넓을 수 있고, 제2 화소(PXb)의 영역은 제3 화소(PXc)의 영역보다 넓을 수 있다.
제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)는 각각 제1 전극(E1a), 제2 전극(E1b) 및 제3 전극(E1c)을 포함할 수 있다. 각각의 제1 전극(E1a, E1b, E1c)은 화소 회로부(도시되지 않음)와 연결되는 연장부를 포함할 수 있다. 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)는 각각 제1 발광층(ELa), 제2 발광층(ELb) 및 제3 발광층(ELc)을 포함할 수 있다. 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)는 각각 제1 발광층(ELa), 제2 발광층(ELb) 및 제3 발광층(ELc)을 포함할 수 있다. 제1 발광층(ELa)은 제2 발광층(ELb)보다 넓을 수 있고, 제2 발광층(ELb)은 제3 발광층(ELc)보다 넓을 수 있다. 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)는 각각 제2 전극(도시되지 않음)을 포함할 수 있다. 제2 전극은 표시 영역(DA) 전체에 걸쳐 위치할 수 있다. 제1 전극(E1a), 제1 발광층(ELa) 및 제2 전극은 제1 화소(PXa)의 발광 다이오드를 구성할 수 있고, 제2 전극(E1b), 제2 발광층(ELb) 및 제2 전극은 제2 화소(PXb)의 발광 다이오드를 구성할 수 있고, 제3 전극(E1c), 제3 발광층(ELc) 및 제2 전극은 제3 화소(PXc)의 발광 다이오드를 구성할 수 있다. 제1 전극(E1a, E1b, E1c)은 발광 다이오드들의 애노드(anode)일 수 있고, 제2 전극은 발광 다이오드들의 캐소드(cathode)일 수 있다. 제1 전극(E1a, E1b, E1c)은 화소 전극으로 불릴 수 있고, 제2 전극은 공통 전극으로 불릴 수 있다. 각 화소(PXa, PXb, PXc)의 발광 영역은 대응하는 발광층(ELa, ELb, ELc)의 영역과 실질적으로 동일하거나 그보다 작을 수 있다.
화소들(PXa, PXb, PXc)의 구동 시 제1 전극들(E1a, E1b, E1c)은 프레임마다 초기화 전압이 인가되어 초기화될 수 있다. 제1 발광층(ELa), 제2 발광층(ELb) 및 제3 발광층(ELc) 간의 면적 차이로 인해, 화소들(PXa, PXb, PXc)의 발광 다이오드들 간에 커패시턴스 차이가 발생할 수 있다. 이로 인해 제1 전극들(E1a, E1b, E1c)의 초기화 시 화소들(PXa, PXb, PXc) 간에 초기 휘도 차이가 발생할 수 있다. 화소들(PXa, PXb, PXc) 간에 초기 휘도 차이 발생을 방지하기 위해, 화소들(PXa, PXb, PXc)의 화소 회로부를 다르게 설계할 수 있다. 이와 관련하여 도 3 내지 도 5를 참고하여 상세하게 설명한다.
도 3, 도 4 및 도 5는 각각 일 실시예에 따른 발광 표시 장치의 한 화소의 회로도이다.
도 3, 도 4 및 도 5에 도시되는 화소들(PXa, PXb, PXc)은 각각 도 2에서 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)에 대응할 수 있다. 먼저 도 3에 도시되는 제1 화소(PXa)를 설명하고, 도 4 및 도 5에 도시되는 제2 화소(PXb) 및 제3 화소(PXc)는 제1 화소(PXa)와의 차이점을 위주로 설명한다.
도 3을 참고하면, 제1 화소(PXa)는 제1 발광 다이오드(LEDa) 및 이와 완결된 제1 화소 회로부를 포함할 수 있다. 제1 화소 회로부는 트랜지스터들(T1-T8) 및 스토리지 커패시터(CST)를 포함할 수 있다. 제1 화소 회로부에는 여러 신호선(GL1-GL5, DL, VL1-VL5)이 연결될 수 있다.
신호선들(GL1-GL5, DL, VL1-VL5)은 게이트선들(GL1-GL5), 데이터선(DL) 및 전압선들(VL1-VL5)을 포함할 수 있다. 게이트선들(GL1-GL5)은 게이트 구동부에 전기적으로 연결될 수 있고, 데이터선(DL)은 데이터 구동부에 전기적으로 연결될 수 있다. 게이트선들(GL1-GL5)은 제1 스캔선(GL1), 제2 스캔선(GL2), 초기화 제어선(GL3), 발광 제어선(GL4) 및 바이어스 제어선(GL5)을 포함할 수 있다. 전압선들(VL1-VL5)은 구동 전압선(VL1), 바이어스 전압선(VL2), 제1 초기화 전압선(VL3), 제2 초기화 전압선(VL4) 및 공통 전압선(VL5)을 포함할 수 있다. 구동 전압선(VL1), 바이어스 전압선(VL2), 제1 초기화 전압선(VL3), 제2 초기화 전압선(VL4) 및 공통 전압선(VL5)은 각각 전압 생성부에 연결될 수 있다.
트랜지스터들(T1-T8)은 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5), 제6 트랜지스터(T6), 제7 트랜지스터(T7) 및 제8 트랜지스터(T8)를 포함할 수 있다. 트랜지스터들(T1-T8)은 박막 트랜지스터로 구현될 수 있다. 트랜지스터들(T1-T8)은 각각 게이트 전극, 제1 전극 및 제2 전극을 포함할 수 있다. 트랜지스터들(T1-T8)의 종류 및/또는 동작 조건에 따라 제1 전극 및 제2 전극 중 하나는 소스 전극을 수 있고 다른 하나는 드레인 전극을 수 있다. 제2 내지 제8 트랜지스터들(T2-T8)은 게이트선들(GL1-GL5)을 통해 각각의 게이트 신호를 인가받을 수 있다.
제1 스캔선(GL1)은 제1 스캔 신호(GW)를 제2 트랜지스터(T2)에 전달할 수 있다. 제2 스캔선(GL2)은 제2 스캔 신호(GC)를 제3 트랜지스터(T3)에 전달할 수 있다. 제1 스캔 신호(GW)와 제2 스캔 신호(GC)는 극성이 반대일 수 있다. 예컨대, 제1 스캔선(GL1)에 고전압이 인가될 때, 제2 스캔선(GL2)에 저전압이 인가될 수 있다.
초기화 제어선(GL3)은 초기화 제어 신호(GI)를 제4 트랜지스터(T4)에 전달할 수 있다. 발광 제어선(GL4)은 발광 제어 신호(EM)를 제5 트랜지스터(T5), 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)에 전달할 수 있다. 바이어스 제어선(GL5)은 바이어스 제어 신호(EB)를 제8 트랜지스터(T8)에 전달할 수 있다. 데이터선(DL)은 데이터 전압(VDATA)을 전달할 수 있다. 구동 전압선(VL1)은 구동 전압(ELVDD)(제1 전원 전압 또는 고전위 전원 전압이라고도 함)을 전달할 수 있다. 바이어스 전압선(VL2)은 바이어스 전압(VB)을 전달할 수 있다. 제1 초기화 전압선(VL3)은 제1 초기화 전압(VINT1)을 전달할 수 있고, 제2 초기화 전압선(VL4)은 제2 초기화 전압(VINT2)을 전달할 수 있고, 공통 전압선(VL5)은 공통 전압(ELVSS)(제2 전원 전압 또는 저전위 전원 전압이라고도 함)을 전달할 수 있다. 제1 화소(PXa)에 인가되는 데이터 전압(VDATA)의 크기에 따라서 제1 발광 다이오드(LEDa)의 휘도를 조절할 수 있다. 구동 전압(ELVDD), 바이어스 전압(VB), 제1 초기화 전압(VINT1), 제2 초기화 전압(VINT2) 및 공통 전압(ELVSS)은 각각 소정의 레벨을 가진 직류 전압일 수 있다.
트랜지스터들(T1-T8)에 대해 설명하면, 구동 트랜지스터인 제1 트랜지스터(T1)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제1 트랜지스터(T1)의 게이트 전극에 인가되는 데이터 전압(VDATA)에 따라서 제1 발광 다이오드(LEDa)의 제1 전극으로 출력되는 구동 전류의 크기를 조절하는 트랜지스터일 수 있다. 제1 트랜지스터(T1)의 게이트 전극은 스토리지 커패시터(CST)의 제1 전극과 연결될 수 있다. 제1 트랜지스터(T1)의 제1 전극은 제2 트랜지스터(T2)의 제2 전극과 연결될 수 있고, 제5 트랜지스터(T5)를 경유하여 구동 전압선(VL1)과 연결될 수 있다. 제1 트랜지스터(T1)의 제2 전극은 제6 트랜지스터(T6)를 경유하여 제1 발광 다이오드(LEDa)의 제1 전극과 연결될 수 있다.
스위칭 트랜지스터인 제2 트랜지스터(T2)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제2 트랜지스터(T2)의 게이트 전극은 제1 스캔선(GL1)과 연결될 수 있고, 제2 트랜지스터(T2)의 제1 전극은 데이터선(DL)과 연결될 수 있고, 제2 트랜지스터(T2)의 제2 전극은 제1 트랜지스터(T1)의 제1 전극과 연결될 수 있다. 제1 스캔선(GL1)을 통해 전달되는 제1 스캔 신호(GW)의 게이트 온 전압(저전압)에 의해 제2 트랜지스터(T2)가 켜지면, 데이터선(DL)을 통해 전달되는 데이터 전압(VDATA)이 제1 트랜지스터(T1)의 제1 전극으로 전달될 수 있다. 제2 트랜지스터(T2)는 스위칭 트랜지스터로 불릴 수 있다.
제3 트랜지스터(T3)는 n형 트랜지스터일 수 있고, 산화물 반도체를 포함할 수 있다. 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 제2 전극과 게이트 전극을 전기적으로 연결할 수 있다. 그 결과 데이터 전압(VDATA)이 제1 트랜지스터(T1)를 거쳐 변화된 보상 전압이 스토리지 커패시터(CST)의 제1 전극에 전달될 수 있다. 제3 트랜지스터는 보상 트랜지스터로 불릴 수 있다. 제3 트랜지스터(T3)의 게이트 전극은 제2 스캔선(GL2)과 연결될 수 있고, 제3 트랜지스터(T3)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극과 연결될 수 있다. 제3 트랜지스터(T3)의 제2 전극은 스토리지 커패시터(CST)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극과 연결될 수 있다. 제3 트랜지스터(T3)가 제2 스캔선(GL2)을 통해 전달받은 제2 스캔 신호(GC)의 게이트 온 전압(고전압)에 의해 켜지면, 제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결할 수 있다. 제1 트랜지스터(T1)의 게이트 전극에 인가된 전압은 스토리지 커패시터(CST)에 저장될 수 있고, 스토리지 커패시터(CST)는 한 프레임 동안 제1 트랜지스터(T1)의 게이트 전극의 전압을 일정하게 유지시킬 수 있다.
제4 트랜지스터(T4)는 n형 트랜지스터일 수 있고, 산화물 반도체를 포함할 수 있다. 제4 트랜지스터(T4)는 제1 트랜지스터(T1)의 게이트 전극 및 스토리지 커패시터(CST)의 제1 전극을 제1 초기화 전압(VINT1)으로 초기화할 수 있다. 제4 트랜지스터(T4)는 제1 초기화 트랜지스터로 불릴 수 있다. 제4 트랜지스터(T4)의 게이트 전극은 초기화 제어선(GL3)과 연결될 수 있고, 제4 트랜지스터(T4)의 제1 전극은 제1 초기화 전압선(VL3)과 연결될 수 있다. 제4 트랜지스터(T4)의 제2 전극은 스토리지 커패시터(CST)의 제1 전극 및 제1 트랜지스터(T1)의 게이트 전극과 연결될 수 있다. 초기화 제어선(GL3)을 통해 전달받은 초기화 제어 신호(GI)의 게이트 온 전압(고전압)에 의해 제4 트랜지스터(T4)가 켜지면, 제1 초기화 전압(VINT1)이 제1 트랜지스터(T1)의 게이트 전극 및 스토리지 커패시터(CST)의 제1 전극에 인가될 수 있다.
제5 트랜지스터(T5)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제5 트랜지스터(T5)는 구동 전압선(VL1)을 통해 인가되는 구동 전압(ELVDD)을 제1 트랜지스터(T1)에 전달할 수 있다. 제5 트랜지스터(T5)의 게이트 전극은 발광 제어선(GL4)과 연결될 수 있고, 제5 트랜지스터(T5)의 제1 전극은 구동 전압선(VL1)과 연결될 수 있고, 제5 트랜지스터(T5)의 제2 전극은 제1 트랜지스터(T1)의 제1 전극과 연결될 수 있다.
제6 트랜지스터(T6)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제6 트랜지스터(T6)는 제1 트랜지스터(T1)에서 출력되는 구동 전류를 제1 발광 다이오드(LEDa)로 전달할 수 있다. 제6 트랜지스터(T6)의 게이트 전극은 발광 제어선(GL4)과 연결될 수 있고, 제6 트랜지스터(T6)의 제1 전극은 제1 트랜지스터(T1)의 제2 전극과 연결될 수 있고, 제6 트랜지스터(T6)의 제2 전극은 제1 발광 다이오드(LEDa)의 제1 전극과 연결될 수 있다. 발광 제어 신호(EM)의 게이트 온 전압(저전압)에 의해 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)가 켜지면, 제1 발광 다이오드(LEDa)로 구동 전류가 흐를 수 있다. 제5 트랜지스터(T5) 및 제6 트랜지스터(T6)는 각각 제1 발광 제어 트랜지스터 및 제2 발광 제어 트랜지스터로 불릴 수 있다.
제7 트랜지스터(T7)는 n형 트랜지스터일 수 있고, 산화물 반도체를 포함할 수 있다. 제7 트랜지스터(T7)는 제1 발광 다이오드(LEDa)의 제1 전극을 초기화할 수 있다. 제7 트랜지스터(T7)는 제2 초기화 트랜지스터로 불릴 수 있다. 제7 트랜지스터(T7)는 반도체층(액티브층(active layer)이라고도 함)의 상부 및 하부에 각각 위치하는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)의 제1 게이트 전극 및 제2 게이트 전극은 발광 제어선(GL4)과 연결될 수 있고, 제7 트랜지스터(T7)의 제1 전극은 제1 발광 다이오드(LEDa)의 제1 전극과 연결될 수 있고, 제7 트랜지스터(T7)의 제2 전극은 제2 초기화 전압선(VL4)과 연결될 수 있다. 제1 게이트 전극과 제2 게이트 전극은 전기적으로 연결될 수 있다. 제7 트랜지스터(T7)는 제1 게이트 전극과 제2 게이트 전극에 게이트 온 전압이 인가되는 더블 게이트(double gate) 모드의 트랜지스터일 수 있다. 발광 제어 신호(EM)는 제7 트랜지스터(T7)의 게이트 신호로 사용될 수 있다. 발광 제어 신호(EM)의 게이트 온 전압(고전압)이 제1 게이트 전극 및 제2 게이트 전극에 인가되어 제7 트랜지스터(T7)가 켜지면, 제2 초기화 전압(VINT2)이 제1 발광 다이오드(LEDa)의 제1 전극으로 인가될 수 있다. 이에 따라 제1 발광 다이오드(LEDa)의 커패시터(CELa)는 제2 초기화 전압(VINT2)과 공통 전압(ELVSS)의 차이에 해당하는 전압 값으로 초기화될 수 있다.
제8 트랜지스터(T8)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제8 트랜지스터(T8)의 게이트 전극은 바이어스 제어선(GL5)과 연결될 수 있고, 제8 트랜지스터(T8)의 제1 전극은 바이어스 전압선(VL2)과 연결되어 있고, 제8 트랜지스터(T8)의 제2 전극은 제1 트랜지스터(T1)의 제1 전극과 연결될 수 있다. 바이어스 제어 신호(EB)의 게이트 온 전압(저전압)에 의해 제8 트랜지스터(T8)가 켜지면, 바이어스 전압(VB)이 제1 트랜지스터(T1)의 제1 전극에 인가될 수 있다. 이에 따라, 제1 트랜지스터(T1)의 제1 전극과 제2 전극 간의 전류(구동 전류)를 제어할 수 있다. 제8 트랜지스터(T8)는 바이어스 트랜지스터로 불릴 수 있다.
스토리지 커패시터(CST)의 제2 전극은 구동 전압선(VL1)과 연결될 수 있다. 제1 발광 다이오드(LEDa)의 제2 전극은 공통 전압(ELVSS)을 전달하는 공통 전압선(VL5)과 연결될 수 있다.
도 4를 참고하면, 제2 화소(PXb)는 제2 발광 다이오드(LEDb) 및 이와 완결된 제2 화소 회로부를 포함할 수 있다. 제2 화소(PXb)는 제2 화소 회로부를 구성하는 제7 트랜지스터(T7)에 있어서 도 3에 도시된 제1 화소 회로부와 차이가 있다.
제2 발광 다이오드(LEDb)의 제1 전극을 초기화할 수 있는 제7 트랜지스터(T7)는 n형 트랜지스터일 수 있고, 산화물 반도체를 포함할 수 있다. 제7 트랜지스터(T7)는 반도체층의 상부 및 하부에 각각 위치하는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)의 제1 게이트 전극은 발광 제어선(GL4)과 연결될 수 있고, 제7 트랜지스터(T7)의 제1 전극은 제1 발광 다이오드(LEDa)의 제1 전극과 연결될 수 있고, 제7 트랜지스터(T7)의 제2 전극은 제2 초기화 전압선(VL4)과 연결될 수 있다. 제7 트랜지스터(T7)의 제2 게이트 전극은 전기적으로 플로팅(floating) 상태일 수 있다. 제7 트랜지스터(T7)는 제2 게이트 전극을 포함하지 않고 제1 게이트 전극만을 포함할 수도 있다. 제7 트랜지스터(T7)는 제1 게이트 전극에 게이트 온 전압이 인가되는 제1 게이트 모드의 트랜지스터일 수 있다. 발광 제어 신호(EM)의 게이트 온 전압(고전압)이 제1 게이트 전극에 인가되어 제7 트랜지스터(T7)가 켜지면, 제2 초기화 전압(VINT2)이 제2 발광 다이오드(LEDb)의 제1 전극으로 인가될 수 있다. 이에 따라 제2 발광 다이오드(LEDb)의 커패시터(CELb)는 제2 초기화 전압(VINT2)과 공통 전압(ELVSS)의 차이에 해당하는 전압 값으로 초기화될 수 있다.
도 5를 참고하면, 제3 화소(PXc)는 제3 발광 다이오드(LEDc) 및 이와 완결된 제3 화소 회로부를 포함할 수 있다. 제3 화소(PXc)는 제3 화소 회로부를 구성하는 제7 트랜지스터(T7)에 있어서 도 3에 도시된 제1 화소 회로부와 차이가 있다.
제3 발광 다이오드(LEDc)의 제1 전극을 초기화할 수 있는 제7 트랜지스터(T7)는 n형 트랜지스터일 수 있고, 산화물 반도체를 포함할 수 있다. 제7 트랜지스터(T7)는 반도체층의 상부 및 하부에 각각 위치하는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)의 제2 게이트 전극은 발광 제어선(GL4)과 연결될 수 있고, 제7 트랜지스터(T7)의 제1 전극은 제1 발광 다이오드(LEDa)의 제1 전극과 연결될 수 있고, 제7 트랜지스터(T7)의 제2 전극은 제2 초기화 전압선(VL4)과 연결될 수 있다. 제7 트랜지스터(T7)의 제1 게이트 전극은 전기적으로 플로팅 상태일 수 있다. 제7 트랜지스터(T7)는 제1 게이트 전극을 포함하지 않고 제2 게이트 전극만을 포함할 수도 있다. 제7 트랜지스터(T7)는 제2 게이트 전극에 게이트 온 전압이 인가되는 제2 게이트 모드의 트랜지스터일 수 있다. 발광 제어 신호(EM)의 게이트 온 전압(고전압)이 제2 게이트 전극에 인가되어 제7 트랜지스터(T7)가 켜지면, 제2 초기화 전압(VINT2)이 제3 발광 다이오드(LEDc)의 제1 전극으로 인가될 수 있다. 이에 따라 제3 발광 다이오드(LEDc)의 커패시터(CELc)는 제2 초기화 전압(VINT2)과 공통 전압(ELVSS)의 차이에 해당하는 전압 값으로 초기화될 수 있다.
제1 발광 다이오드(LEDa)의 커패시턴스(CELa)는 제2 발광 다이오드(LEDb)의 커패시턴스(CELb)보다 클 수 있고, 제2 발광 다이오드(LEDb)의 커패시턴스(CELb)는 제3 발광 다이오드(LEDc)의 커패시턴스(CELc)보다 클 수 있다. 이에 따라 동일한 타이밍에 동일한 크기의 제2 초기화 전압(VINT2)이 발광 다이오드들(LEDa, LEDb, LEDc)에 인가되더라도 제1 화소(PXa)에서 응답이 제2 화소(PXb)에서 응답보다 느릴 수 있고, 제2 화소(PXb)에서 응답이 제3 화소(PXc)에서 응답보다 느릴 수 있다. 이것은 제7 트랜지스터(T7)를 흐르는 전류(ION)의 시정수(τ)가 다음 식과 같이 발광 다이오드의 커패시턴스(CEL)에 비례하기 때문이다.
, 여기서 VE1은 제2 초기화 전압(VINT2) 인가 시 발광다이오드의 제1 전극의 전압이다.
발광 다이오드들(LEDa, LEDb, LEDc)의 제1 전극(E1a, E1b, E1c)의 초기화 시 화소들(PXa, PXb, PXc)의 응답 차이로 인해, 화소들(PXa, PXb, PXc) 간에 초기 휘도 차이가 발생할 수 있다. 이는 저계조에서 가변 주사율(variable refresh rate) 특성을 악화시키거나, 저계조에서 컬러 시프트(color shift) 및/또는 블랙(black) 시감을 악화시킬 수 있다. 실시예와 같이, 화소들(PXa, PXb, PXc)의 화소 회로부의 제7 트랜지스터(T7)를 서로 다른 모드로 동작시키거나 설계함으로써, 발광 다이오드들(LEDa, LEDb, LEDc)의 커패시턴스(CELa, CELb, CELc) 차이로 인한 응답 차이 및 이로 인한 화질 불량을 개선할 수 있다.
한편, 도시된 실시예와 달리, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 다결정 반도체를 포함할 수 있고, p형 트랜지스터일 수 있다. 도시된 실시예에서 화소 회로부는 8개의 트랜지스터(T1-T8) 및 1개의 스토리지 커패시터(CST)를 포함하지만, 트랜지스터의 개수, 커패시터의 개수, 그리고 이들의 연결 관계는 다양하게 변경될 수 있다.
도 6은 일 실시예에 따른 발광 표시 장치에서 화소의 제7 트랜지스터에 사용될 수 있는 트랜지스터의 단면 구조를 개략적으로 나타낸 도면이고, 도 7은 도 6에 도시되는 트랜지스터의 회로도이다.
도 6 및 도 7을 참고하면, 화소들(PXa, PXb, PXc)의 제7 트랜지스터(T7)는 더블 게이트 구조를 가질 수 있다. 더블 게이트 트랜지스터는 제1 영역(S), 제2 영역(D) 및 이들 사이에 채널 영역을 포함하는 반도체층 위 및 아래에 위치하는 제1 게이트 전극(FG) 및 제2 게이트 전극(SG)을 포함할 수 있다. 반도체층과 제1 게이트 전극(FG) 사이에는 제1 절연층(FIL)이 위치할 수 있고, 반도체층과 제2 게이트 전극(SG) 사이에는 제2 절연층(SIL)이 위치할 수 있다. 제2 절연층(SIL)은 제1 절연층(FIL)보다 두꺼울 수 있다.
도 8, 도 9 및 도 10은 각각 도 6에 도시되는 트랜지스터의 동작을 나타내는 개념도이다.
더블 게이트 트랜지스터는 더블 게이트 모드 또는 독립 게이트 모드로 사용될 수 있다. 도 8을 참고하면, 더블 게이트 모드에서 제1 게이트 전극(FG)과 제2 게이트 전극(SG)에 동일한 게이트 신호가 인가될 수 있다. 제1 게이트 전극(FG)에 인가되는 게이트 온 전압에 의해 채널 영역 상부에 제1 채널이 형성될 수 있고, 제2 게이트 전극(SG)에 인가되는 게이트 온 전압에 의해 채널 영역 하부에 제2 채널이 형성될 수 있다. 도 9를 참고하면, 제1 게이트 모드에서 제1 게이트 전극(FG)에 게이트 온 전압을 인가하면 채널 영역 상부에 제1 채널이 형성될 수 있다. 도 10를 참고하면, 제2 게이트 모드에서 제2 게이트 전극(SG)에 게이트 온 전압을 인가하면 채널 영역 상부에 제2 채널이 형성될 수 있다.
제1 절연층(FIL)의 두께(TFIL) 제2 절연층(SIL)의 두께(TSIL)보다 얇으므로 제1 채널이 제2 채널보다 두꺼울 수 있다. 따라서 더블 게이트 모드의 채널 두께가 제1 게이트 전극(FG)에만 게이트 신호를 인가하는 제1 게이트 모드의 채널 두께보다 두꺼울 수 있고, 제2 게이트 모드의 채널 두께는 제2 게이트 전극(SG)에 게이트 신호를 인가하는 제2 게이트 모드의 채널 두께보다 두꺼울 수 있다. 제1 화소(PXa)의 제7 트랜지스터(T7)를 더블 게이트 모드로 동작시키고, 제2 화소(PXb)의 제7 트랜지스터(T7)를 제1 게이트 모드로 동작시키고, 제3 화소(PXc)의 제7 트랜지스터(T7)를 제2 게이트 모드로 동작시킴으로써, 발광 다이오드들(LEDa, LEDb, LEDc)의 커패시턴스(CELa, CELb, CELc) 차이로 인한 응답 차이를 개선할 수 있다.
도 11은 일 실시예에 따른 발광 표시 장치에서 제7 트랜지스터의 모드에 따른 전압-전류 특성을 나타내는 그래프이다.
도 11에서 적색 그래프는 더블 게이트 모드인 제1 화소(PXa)의 제7 트랜지스터(T7)의 특성이고, 청색 그래프는 제1 게이트 모드인 제2 화소(PXb)의 제7 트랜지스터(T7)의 특성이고, 녹색 그래프는 제2 게이트 모드인 제3 화소(PXc)의 제7 트랜지스터(T7)의 특성이다. 시뮬레이션에서 사용된 제1 절연층(FIL)의 두께는 140nm이고, 제2 절연층(SIL)의 두께는 260nm이고, 반도체층은 IGZO를 포함한다. 동일한 게이트-소스 전압(VGS)에서 전류(IDS)가 더블 게이트 모드에서 가장 크고 제2 게이트 모드에서 가장 작은 것으로 나타났다. 전류(IDS)가 크면 시정수(τ)가 작아지므로, 제1 절연층(FIL)과 제2 절연층(SIL)의 두께가 다른 더블 게이트 트랜지스터의 모드를 변경함으로써 발광 다이오드들(LEDa, LEDb, LEDc)의 커패시턴스(CELa, CELb, CELc) 차이로 인한 응답 차이를 개선할 수 있다.
도 12는 일 실시예에 따른 표시 패널의 개략적인 단면도이다.
도 12는 도 3, 도 4 및 도 5에 도시되는 화소들(PXa, PXb, PXc)을 포함하는 표시 패널(10)의 단면 구조를 개략적으로 나타낼 수 있고, 대략 3개의 화소(PXa, PXb, PXc)에 대응하는 화소 영역을 도시할 수 있다. 표시 패널(10)은 표시부(100), 터치부(200) 및 반사 방지부(300)를 포함할 수 있다.
표시부(100)는 기본적으로 기판(110), 기판(110) 위에 형성된 트랜지스터들(T6, T7), 스토리지 커패시터(CST) 및 발광 다이오드들(LEDa, LEDb, LEDc)을 포함할 수 있다. 도 12는 전술한 트랜지스터들(T1-T8) 중 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 도시하고 있지만, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제5 트랜지스터(T5) 및 제8 트랜지스터(T8)는 제6 트랜지스터(T6)와 실질적으로 동일한 적층 구조를 가질 수 있고, 제3 트랜지스터(T3) 및 제4 트랜지스터(T4)는 제7 트랜지스터(T7)와 실질적으로 동일한 적층 구조를 가질 수 있다.
기판(110)은 폴리이미드(polyimide), 폴리아미드(polyamide), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate) 등의 고분자를 포함하는 플렉서블 기판일 수 있다. 기판(110)은 글라스 기판일 수도 있다.
기판(110) 위에는 수분, 산소 등이 침투하는 것을 방지하는 배리어층(111)이 위치할 수 있다. 배리어층(111)은 규소 질화물(SiNx), 규소 질화물(SiOx), 규소 질산화물(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
배리어층(111) 위에는 버퍼층(120)이 위치할 수 있다. 버퍼층(120)은 반도체층(A6)의 형성 시 기판(110)으로부터 불순물을 차단하여 반도체층(A6)의 특성을 향상시키고, 기판(110)의 표면을 평탄화하여 반도체층(A6)의 응력을 완화할 수 있다. 버퍼층(120)은 규소 산화물, 규소 질화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있다. 버퍼층(120)은 비정질 규소를 포함할 수도 있다.
버퍼층(120) 위에는 반도체층(A6)이 위치할 수 있다. 반도체층(A6)은 제1 영역, 제2 영역 및 이들 영역 사이의 채널 영역을 포함할 수 있다. 반도체층(A6)은 다결정 규소를 포함할 수 있다.
반도체층(A6) 위에는 제1 게이트 절연층(141)이 위치할 수 있다. 제1 게이트 절연층(141)은 규소 질화물(SiNx), 규소 산화물(SiOx), 규소 질산화물(SiOxNy) 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제1 게이트 절연층(141) 위에는 게이트 전극(G6), 스토리지 커패시터(CST)의 제1 전극(C1) 등을 포함할 수 있는 제1 게이트 도전층이 위치할 수 있다. 제1 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제1 게이트 도전층 위에는 제2 게이트 절연층(142)이 위치할 수 있다. 제2 게이트 절연층(142)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제2 게이트 절연층(142) 위에는 광차단층(LB), 스토리지 커패시터(CST)의 제2 전극(C2) 등을 포함할 수 있는 제2 게이트 도전층이 위치할 수 있다. 제2 전극(C2), 제1 전극(C1) 및 이들 사이의 제2 게이트 절연층(142)은 스토리지 커패시터(CST)를 구성할 수 있다. 광차단층(LB)은 반도체층(A7)에 외부 광이 도달하는 것을 차단하여, 반도체층(A7)의 특성 저하를 막을 수 있다. 광차단층(LB)은 제7 트랜지스터(T7)의 게이트 전극으로 기능할 수도 있다. 예컨대, 제1 화소(PXa) 및 제3 화소(PXc)에서 광차단층(LB)은 발광 제어선(GL4)과 연결되어 발광 제어 신호(EM)가 인가될 수 있고, 발광 제어 신호(EM)의 게이트 온 전압(고전압)에 의해 제7 트랜지스터(T7)가 켜질 수 있다. 제2 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다.
제2 게이트 도전층 위에는 제1 층간 절연층(161)이 위치할 수 있다. 제1 층간 절연층(161)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 제1 층간 절연층(161)이 복층인 경우, 하부층은 규소 질화물을 포함할 수 있고, 상부층은 규소 산화물을 포함할 수 있다. 도 6에 도시되는 제2 절연층(SIL)은 제1 층간 절연층(161)에 대응할 수 있다.
제1 층간 절연층(161) 위에는 반도체층(A7)이 위치할 수 있다. 반도체층(A7)은 광차단층(LB)과 중첩할 수 있다. 반도체층(A7)은 제1 영역, 제2 영역 및 이들 영역 사이의 채널 영역을 포함할 수 있다. 반도체층(A7)은 산화물 반도체를 포함할 수 있다. 반도체층(A7)은 아연(Zn),　인듐(In), 갈륨(Ga) 및 주석(Sn) 중 적어도 하나를 포함할 수 있다. 일례로, 반도체층(A7)은 IGZO(indium-gallium-zinc oxide)를 포함할 수 있다.
반도체층(A7) 위에는 제3 게이트 절연층(143)이 위치할 수 있다. 제3 게이트 절연층(143)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 도 6에 도시되는 제1 절연층(FIL)은 제3 게이트 절연층(143)에 대응할 수 있다. 제3 게이트 절연층(143)은 제1 층간 절연층(161)보다 얇은 두께를 가질 수 있다.
제3 게이트 절연층(143) 위에는 게이트 전극(G7) 등을 포함할 수 있는 제3 게이트 도전층이 위치할 수 있다. 제1 화소(PXa)에서 게이트 전극(G7)은 광차단층(LB)과 전기적으로 연결될 수 있다. 제2 화소(PXb)에서 게이트 전극(G7)은 전기적으로 플로팅 상태일 수 있다. 제3 게이트 도전층은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 예컨대, 제3 게이트 도전층은 티타늄을 포함하는 하부층과 몰리브덴을 포함하는 상부층을 포함할 수 있고, 하부층은 상부층의 건식 식각 시 식각 기체인 불소(F)가 확산되는 것을 방지할 수 있다.
제3 게이트 도전층 위에는 제2 층간 절연층(162)이 위치할 수 있다. 제2 층간 절연층(162)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 제2 층간 절연층(162)은 예컨대, 규소 질화물을 포함하는 하부층과, 규소 산화물을 포함하는 상부층을 포함할 수 있다.
제2 층간 절연층(162) 위에는 제1 전극(S6, S7), 제2 전극(D6, D7), 게이트선(GL) 등을 포함할 수 있는 제1 데이터 도전층이 위치할 수 있다. 제1 전극(S6) 및 제2 전극(D6)은 절연층들(141 142, 161, 143, 162)에 형성된 접촉 구멍들을 통해 반도체층(A6)의 제1 영역 및 제2 영역에 각각 연결될 수 있다. 제1 전극(S7) 및 제2 전극(D7)은 절연층들(143, 162)에 형성된 접촉 구멍들을 통해 반도체층(A7)의 제1 영역 및 제2 영역에 각각 연결될 수 있다. 게이트선(GL)은 제1 스캔선(GL1), 제2 스캔선(GL2), 초기화 제어선(GL3), 발광 제어선(GL4) 및/또는 바이어스 제어선(GL5)일 수 있다. 제1 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 예컨대, 제1 데이터 도전층은 몰리브덴, 크롬, 탄탈륨, 티타늄 등의 내화성 금속(refractory metal)을 포함하는 하부층, 알루미늄, 구리, 은 등의 비저항이 낮은 금속을 포함하는 중간층, 그리고 내화성 금속을 포함하는 상부층을 포함할 수 있다. 일례로, 제1 데이터 도전층은 티타늄(Ti)-알루미늄(Al)-티타늄(Ti) 같은 3중층 구조를 가질 수 있다.
반도체층(A6), 게이트 전극(G6), 제1 전극(S6) 및 제2 전극(D6)은 제6 트랜지스터(T6)를 구성할 수 있다. 반도체층(A7), 게이트 전극(G7), 제1 전극(S7) 및 제2 전극(D7)은 제7 트랜지스터(T7)를 구성할 수 있다. 제1 화소(PXa)에서 광차단층(LB)은 게이트 전극(G7)과 전기적으로 연결되어 제7 트랜지스터(T7)의 하부 게이트 전극으로 기능할 수 있다. 제3 화소(PXc)에서 게이트 전극(G7) 대신 광차단층(LB)이 제7 트랜지스터(T7)의 게이트 전극으로 기능할 수 있다.
제1 데이터 도전층 위에는 제1 평탄화층(181)이 위치할 수 있다. 제1 평탄화층(181)은 유기 절연층일 수 있다. 예컨대, 제1 평탄화층(181)은 폴리메틸메타크릴레이트(poly(methyl methacrylate)), 폴리스티렌(polystyrene) 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자(예컨대, 폴리이미드), 실록산계 고분자 등의 유기 절연 물질을 포함할 수 있다.
제1 평탄화층(181) 위에는 데이터선들(DLa, DLb, DLc), 전압선(VL), 연결 전극(LE) 등을 포함할 수 있는 제2 데이터 도전층이 위치할 수 있다. 전압선(VL)은 구동 전압선(VL1), 바이어스 전압선(VL2), 제1 초기화 전압선(VL3), 제2 초기화 전압선(VL4) 및/또는 공통 전압선(VL5)일 수 있다. 바이어스 전압선(VL2), 제1 초기화 전압선(VL3), 제2 초기화 전압선(VL4) 및/또는 공통 전압선(VL5)일 수 있다. 연결 전극(LE)은 제1 평탄화층(181)에 형성된 접촉 구멍을 통해 제6 트랜지스터(T6)의 제2 전극(D6)에 연결될 수 있다. 제2 데이터 도전층은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 구리(Cu) 등을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 예컨대, 제2 데이터 도전층은 티타늄/알루미늄/티타늄(Ti/Al/Ti) 같은 3중층 구조를 가질 수 있다.
제2 데이터 도전층 위에는 제2 평탄화층(182)이 위치할 수 있다. 제2 평탄화층(182)은 유기 절연층일 수 있다. 예컨대, 제2 평탄화층(182)은 폴리메틸메타크릴레이트, 폴리스티렌 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 실록산계 고분자 등의 유기 절연 물질을 포함할 수 있다.
제2 평탄화층(182) 위에는 제1 전극들(E1a, E1b, E1c)을 포함하는 화소 도전층이 위치할 수 있다. 제1 전극(E1a, E1b, E1c)은 제2 평탄화층(182)에 형성된 접촉 구멍을 통해 연결 전극(LE)과 연결될 수 있다. 제1 전극(E1a, E1b, E1c)은 제2 전극(D6)과 전기적으로 연결되어 발광 다이오드(LEDa, LEDb, LEDc)의 휘도를 제어하는 구동 전류를 인가받을 수 있다. 화소 도전층은 은(Ag), 리튬(Li), 칼슘(Ca), 알루미늄(Al), 마그네슘(Mg), 금(Au) 같은 금속을 포함할 수 있다. 화소 도전층은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수도 있다. 화소 도전층은 다중층일 수 있으며, 예컨대 ITO-은(Ag)-ITO의 3중층 구조를 가질 수 있다.
화소 도전층 위에는 화소 정의층(190)이 위치할 수 있다. 화소 정의층(190)은 제1 전극들(E1a, E1b, E1c)과 중첩하는 개구들(195a, 195b, 195c)을 가질 수 있다. 화소 정의층(190)은 폴리메틸메타크릴레이트, 폴리스티렌 같은 일반 범용 고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 폴리이미드, 실록산계 고분자 등의 유기 절연 물질을 포함할 수 있다. 화소 정의층(190)은 블랙 염료 또는 안료를 포함하는 블랙 화소 정의층(190)일 수 있다. 블랙 화소 정의층(190)은 명암비를 향상시킬 수 있고, 아래에 위치하는 금속층에 의한 반사를 방지할 수 있다.
제1 전극(E1a, E1b, E1c) 위에는 발광층(ELa, ELb, ELc)이 위치할 수 있다. 발광층(ELa, ELb, ELc)은 개구(195a, 195b, 195c) 내에 위치할 수 있지만, 개구들(195a, 195b, 195c) 외부에 위치하는 부분을 포함할 수도 있다. 발광층(ELa, ELb, ELc)은 적색, 녹색, 청색 등의 기본색의 광을 고유하게 내는 물질층을 포함할 수 있다. 제1 전극(E1a, E1b, E1c) 위에는 발광층(ELa, ELb, ELc) 외에도, 정공 주입층, 정공 수송층, 전자 수송층 및 전자 주입층 중 적어도 하나가 위치할 수 있다.
발광층(ELa, ELb, ELc) 및 화소 정의층(190) 위에는 제2 전극(E2)이 위치할 수 있다. 제2 전극(E2)은 모든 화소(PXa, PXb, PXc)에 공통으로 제공될 수 있다. 제2 전극(E2)은 칼슘(Ca), 바륨(Ba), 마그네슘(Mg), 알루미늄(Al), 은(Ag), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li) 등의 금속을 포함할 수 있다. 제2 전극(E2)은 인듐 주석 산화물(ITO), 인듐 아연 산화물(IZO) 같은 투명 도전성 산화물(TCO)을 포함할 수 있다.
제1 전극(E1a), 제1 발광층(ELa) 및 제2 전극(E2)은 제1 발광 다이오드(LEDa) 및 커패시터(CELa)를 구성할 수 있다. 제2 전극(E1b), 제2 발광층(ELb) 및 제2 전극(E2)은 제2 발광 다이오드(LEDb) 및 커패시터(CELb)를 구성할 수 있다. 제3 전극(E1c), 제3 발광층(ELc) 및 제2 전극(E2)은 제3 발광 다이오드(LEDc) 및 커패시터(CELc)를 구성할 수 있다.
제2 전극(E2) 위에 봉지층(EN)이 위치할 수 있다. 봉지층(EN)은 발광 다이오드들(LEDa, LEDb, LEDc)을 봉지하여 외부로부터 수분과 산소가 침투하는 것을 방지할 수 있다. 봉지층(EN)은 하나 이상의 무기층과 하나 이상의 유기층을 포함하는 박막 봉지층일 수 있다. 예컨대, 봉지층(EN)은 무기층-유기층-무기층의 3중층 구조를 가질 수 있다.
봉지층(EN) 위에 터치부(200)가 위치할 수 있다.
터치부(200)는 봉지층(EN) 위에 위치하는 제1 절연층(210)을 포함할 수 있다. 제1 절연층(210)은 봉지층(EN)을 덮어 봉지층(EN)을 보호하고, 투습을 방지할 수 있다. 제1 절연층(210)은 제2 전극(E2)과 터치 전극(TE) 사이의 기생 커패시턴스를 줄일 수 있다.
제1 절연층(210) 위에는 브리지(BR) 등을 포함할 수 있는 제1 터치 도전층이 위치할 수 있고, 제1 터치 도전층 위에는 제2 절연층(220)이 위치할 수 있다. 제2 절연층(220) 위에는 터치 전극(TE)을 포함할 수 있는 제2 터치 도전층이 위치할 수 있고, 제2 터치 도전층 위에는 패시베이션층(230)이 위치할 수 있다.
터치 전극(TE)은 상호 감지 축전기를 형성하는 제1 터치 전극들 및 제2 터치 전극들을 포함할 수 있다. 브리지(BR)는 제1 터치 전극들 또는 제2 터치 전극들을 전기적으로 연결할 수 있다. 예컨대, 인접하면서 서로 분리되어 있는 제1 터치 전극들은 제2 절연층(220)에 형성된 접촉 구멍들을 통해 브리지(BR)에 연결되어, 브리지(BR)를 통해 전기적으로 연결될 수 있다.
제1 절연층(210) 및 제2 절연층(220)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질을 포함할 수 있고, 단일층 또는 다중층일 수 있다. 패시베이션층(230)은 규소 질화물, 규소 산화물, 규소 질산화물 등의 무기 절연 물질이나, 아크릴계 고분자, 이미드계 수지 등의 유기물을 포함할 수 있다.
제1 터치 전극층 및 제2 터치 전극층은 화소들(PXa, PXb, PXc)과 중첩하는 개구들을 가진 메시(mesh) 형상일 수 있다. 제1 터치 전극층 및 제2 터치 전극층은 각각 알루미늄(Al), 구리(Cu), 티타늄(Ti), 몰리브덴(Mo), 은(Ag), 크롬(Cr), 니켈(Ni) 등의 금속을 포함할 수 있다.
터치부(200) 위에 반사 방지부(300)가 위치할 수 있다.
반사 방지부(300)는 차광층(320)과 색필터들(330a, 330b, 330c)을 포함할 수 있다.
차광층(320)은 표시부(100)의 화소 정의층(190)과 중첩할 수 있고, 화소 정의층(190)보다 폭이 좁을 수 있다. 차광층(320)은 화소 정의층(190)의 개구들(195a, 195b, 195c)과 중첩하는 개구들(325a, 325b, 325c)을 가질 수 있다.
색필터들(330a, 330b, 330c)은 차광층(320) 위에 위치할 수 있다. 색필터들(330a, 330b, 330c)은 제1 색을 투과시키는 제1 색필터(330a), 제2 색을 투과시키는 제2 색필터(330b), 제3 색을 투과시키는 제3 색필터(330c)를 포함할 수 있다. 색필터들(330a, 330b, 330c) 위에는 오버코트층(340)이 위치할 수 있다.
반사 방지부(300)는 외부로부터 입사되는 외광이 배선 등에 의해 반사되어 시인되는 것을 방지할 수 있다. 차광층(320)과 색필터(330a, 330b, 330c)는 조합하여 반사 방지층으로서 기능할 수 있다. 이와 같은 구조에서는 반사 방지층으로서 편광층을 요하지 않을 수 있고, 따라서 출광 효율을 높일 수 있고 표시 패널(10)의 두께를 줄일 수 있다.
표시 패널(10)의 적층 구조 및 구성 요소들의 배치는 다양하게 변경될 수 있다.
도 13, 도 14 및 도 15는 각각 일 실시예에 따른 발광 표시 장치의 한 화소의 회로도이다.
도 13, 도 14 및 도 15에 도시되는 화소들(PXa, PXb, PXc)은 각각 도 2에서 제1 화소(PXa), 제2 화소(PXb) 및 제3 화소(PXc)에 대응할 수 있다. 먼저 도 13에 도시되는 제1 화소(PXa)를 설명하고, 도 14 및 도 15에 도시되는 제2 화소(PXb) 및 제3 화소(PXc)는 제1 화소(PXa)와의 차이점을 위주로 설명한다.
도 13을 참고하면, 도 3에 도시되는 제1 화소(PXa)와 전체적으로 유사하지만, 제1 화소 회로부의 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)에 있어 차이가 있다. 구체적으로, 제3 트랜지스터(T3), 제4 트랜지스터(T4) 및 제7 트랜지스터(T7)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제3 트랜지스터(T3)는 제2 스캔선(GL2)을 통해 전달받은 제2 스캔 신호(GC)의 게이트 온 전압(저전압)에 의해 켜져서 제1 트랜지스터(T1)의 게이트 전극과 제1 트랜지스터(T1)의 제2 전극을 연결할 수 있다. 제4 트랜지스터(T4)는 초기화 제어선(GL3)을 통해 전달받은 초기화 제어 신호(GI)의 게이트 온 전압(저전압)에 의해 켜져서, 제1 초기화 전압(VINT1)이 제1 트랜지스터(T1)의 게이트 전극 및 스토리지 커패시터(CST)의 제1 전극에 인가될 수 있다. 제7 트랜지스터(T7)는 반도체층의 상부 및 하부에 각각 위치하는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있고, 제1 게이트 전극은 상부 게이트 전극으로 불릴 수 있고 제2 게이트 전극은 하부 게이트 전극으로 불릴 수 있다. 제1 게이트 전극 및 제2 게이트 전극은 바이어스 제어선(GL5)과 연결될 수 있다. 제1 게이트 전극 및 제2 게이트 전극은 전기적으로 연결될 수 있다. 바이어스 제어 신호(EB)는 제7 트랜지스터(T7)의 게이트 신호로 사용될 수 있다. 제7 트랜지스터(T7)는 바이어스 제어 신호(EB)의 게이트 온 전압(저전압)에 의해 켜져서, 제2 초기화 전압(VINT2)이 제1 발광 다이오드(LEDa)의 제1 전극으로 인가될 수 있다. 이에 따라 제1 발광 다이오드(LEDa)의 커패시터(CELa)는 제2 초기화 전압(VINT2)과 공통 전압(ELVSS)의 차이에 해당하는 전압 값으로 초기화될 수 있다
도 14를 참고하면, 제2 화소(PXb)는 제2 발광 다이오드(LEDb) 및 이와 완결된 제2 화소 회로부를 포함할 수 있다. 제2 화소(PXb)는 제2 화소 회로부를 구성하는 제7 트랜지스터(T7)에 있어서 도 13에 도시된 제1 화소 회로부와 차이가 있다.
제7 트랜지스터(T7)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제7 트랜지스터(T7)는 독립 게이트 모드일 수 있다. 제7 트랜지스터(T7)는 반도체층의 상부 및 하부에 각각 위치하는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)의 제1 게이트 전극은 바이어스 제어선(GL5)과 연결될 수 있다. 제7 트랜지스터(T7)의 제2 게이트 전극은 전기적으로 플로팅 상태일 수 있다. 제7 트랜지스터(T7)는 제2 게이트 전극을 포함하지 않고 제1 게이트 전극만을 포함할 수도 있다. 제7 트랜지스터(T7)는 바이어스 제어 신호(EB)의 게이트 온 전압(저전압)에 의해 켜져서, 제2 초기화 전압(VINT2)이 제2 발광 다이오드(LEDb)의 제1 전극으로 인가될 수 있다. 이에 따라 제2 발광 다이오드(LEDb)의 커패시터(CELb)는 제2 초기화 전압(VINT2)과 공통 전압(ELVSS)의 차이에 해당하는 전압 값으로 초기화될 수 있다.
도 15를 참고하면, 제3 화소(PXc)는 제3 발광 다이오드(LEDc) 및 이와 완결된 제3 화소 회로부를 포함할 수 있다. 제3 화소(PXc)는 제3 화소 회로부를 구성하는 제7 트랜지스터(T7)에 있어서 도 13에 도시된 제1 화소 회로부와 차이가 있다.
제7 트랜지스터(T7)는 p형 트랜지스터일 수 있고, 다결정 반도체를 포함할 수 있다. 제7 트랜지스터(T7)는 독립 게이트 모드일 수 있다. 제7 트랜지스터(T7)는 반도체층의 상부 및 하부에 각각 위치하는 제1 게이트 전극 및 제2 게이트 전극을 포함할 수 있다. 제7 트랜지스터(T7)의 제2 게이트 전극은 바이어스 제어선(GL5)과 연결될 수 있고, 제7 트랜지스터(T7)의 제1 게이트 전극은 전기적으로 플로팅 상태일 수 있다. 제7 트랜지스터(T7)는 제1 게이트 전극을 포함하지 않고 제2 게이트 전극만을 포함할 수도 있다. 제7 트랜지스터(T7)는 바이어스 제어 신호(EB)의 게이트 온 전압(저전압)에 의해 켜져서, 제2 초기화 전압(VINT2)이 제3 발광 다이오드(LEDc)의 제1 전극으로 인가될 수 있다. 이에 따라 제3 발광 다이오드(LEDc)의 커패시터(CELc)는 제2 초기화 전압(VINT2)과 공통 전압(ELVSS)의 차이에 해당하는 전압 값으로 초기화될 수 있다.
위와 같이, 화소들(PXa, PXb, PXc)의 화소 회로부의 트랜지스터들을 모두 p형으로 구성할 수 있다. 이러한 구성에서도, 화소들(PXa, PXb, PXc)의 화소 회로부의 제7 트랜지스터(T7)를 서로 다른 모드로 동작시키거나 설계함으로써, 발광 다이오드들(LEDa, LEDb, LEDc)의 커패시턴스(CELa, CELb, CELc) 차이로 인한 응답 차이 및 이로 인한 화질 불량을 개선할 수 있다.
도 16은 일 실시예에 따른 표시 패널의 개략적인 단면도이다.
도 16은 도 13, 도 14 및 도 15에 도시되는 화소들(PXa, PXb, PXc)을 포함하는 표시 패널의 단면 구조를 개략적으로 나타낼 수 있고, 대략 3개의 화소(PXa, PXb, PXc)에 대응하는 화소 영역을 도시할 수 있다.
도 16을 참고하면, 표시 패널(10)은 표 12에 도시된 표시 패널(10)과 표시부(100)에 있어 차이가 있으며, 동일한 구성에 대해서는 설명을 간략하게 하거나 생략한다.
표시부(100)는 기본적으로 기판(110), 기판(110) 위에 형성된 트랜지스터들(T6, T7), 스토리지 커패시터(CST) 및 발광 다이오드들(LEDa, LEDb, LEDc)을 포함할 수 있다. 도 16은 전술한 트랜지스터들(T1-T8) 중 제6 트랜지스터(T6) 및 제7 트랜지스터(T7)를 도시하고 있지만, 제1 트랜지스터(T1), 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 제5 트랜지스터(T5) 및 제8 트랜지스터(T8)는 제6 트랜지스터(T6)와 실질적으로 동일한 적층 구조를 가질 수 있다.
기판(110) 위에는 배리어층(111)이 위치할 수 있다. 배리어층(111) 위에는 제7 트랜지스터(T7)의 제2 게이트 전극(SG)이 위치할 수 있다. 제1 화소(PXa) 및 제3 화소(PXc)에서 제2 게이트 전극(SG)은 바이어스 제어선(GL5)과 연결되어 바이어스 제어 신호(EB)가 인가될 수 있고, 바이어스 제어 신호(EB)의 게이트 온 전압(저전압)에 의해 제7 트랜지스터(T7)가 켜질 수 있다.
제2 게이트 전극(SG) 위에는 버퍼층(120)이 위치할 수 있다. 도 6에 도시되는 제2 절연층(SIL)은 버퍼층(120)에 대응할 수 있다.
버퍼층(120) 위에는 반도체층(A6, A7)이 위치할 수 있다. 반도체층(A6, A7)은 다결정 규소를 포함할 수 있다. 반도체층(A6, A7) 위에는 제1 게이트 절연층(141)이 위치할 수 있다. 도 6에 도시되는 제1 절연층(FIL)은 제1 게이트 절연층(141)에 대응할 수 있다 제1 게이트 절연층(141)은 버퍼층(120)보다 얇은 두께를 가질 수 있다.
제1 게이트 절연층(141) 위에는 게이트 전극(G6, G7), 스토리지 커패시터(CST)의 제1 전극(C1) 등을 포함할 수 있는 제1 게이트 도전층이 위치할 수 있다. 제1 화소(PXa)에서 게이트 전극(G7)은 제2 게이트 전극(SG)과 전기적으로 연결될 수 있다. 제2 화소(PXb)에서 게이트 전극(G7)은 전기적으로 플로팅 상태일 수 있다.
제1 게이트 도전층 위에는 제2 게이트 절연층(142)이 위치할 수 있다. 제2 게이트 절연층(142) 위에는 스토리지 커패시터(CST)의 제2 전극(C2) 등을 포함할 수 있는 제2 게이트 도전층이 위치할 수 있다. 제2 전극(C2), 제1 전극(C1) 및 이들 사이의 제2 게이트 절연층(142)은 스토리지 커패시터(CST)를 구성할 수 있다.
제2 게이트 도전층 위에는 층간 절연층(161)이 위치할 수 있다. 층간 절연층(161) 위에는 제1 전극(S6, S7), 제2 전극(D6, D7), 게이트선(GL) 등을 포함할 수 있는 제1 데이터 도전층이 위치할 수 있다. 제1 전극(S6) 및 제2 전극(D6)은 절연층들(141 142, 161)에 형성된 접촉 구멍들을 통해 반도체층(A6)의 제1 영역 및 제2 영역에 각각 연결될 수 있다. 제1 전극(S7) 및 제2 전극(D7)은 절연층들(141, 142, 161)에 형성된 접촉 구멍들을 통해 반도체층(A7)의 제1 영역 및 제2 영역에 각각 연결될 수 있다.
반도체층(A6), 게이트 전극(G6), 제1 전극(S6) 및 제2 전극(D6)은 제6 트랜지스터(T6)를 구성할 수 있다. 반도체층(A7), 게이트 전극(G7), 제1 전극(S7) 및 제2 전극(D7)은 제7 트랜지스터(T7)를 구성할 수 있다. 제1 화소(PXa)에서 제2 게이트 전극(SG)은 게이트 전극(G7)과 전기적으로 연결되어 제7 트랜지스터(T7)의 하부 게이트 전극으로 기능할 수 있다. 제3 화소(PXc)에서 게이트 전극(G7) 대신 제2 게이트 전극(SG)이 제7 트랜지스터(T7)의 게이트 전극으로 기능할 수 있다.
제1 데이터 도전층 위에 위치하는 구성들은 도 12에 도시된 것과 실질적으로 동일할 수 있으며, 이에 대한 설명은 생략한다.
이상에서 본 발명의 실시예에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
10: 표시 패널 110: 기판
111: 배리어층 120: 버퍼층
141, 142, 143: 게이트 절연층 161, 162: 층간 절연층
181, 182: 평탄화층 190: 화소 정의층
A6, A7: 반도체층 E1a, E1b, E1c: 제1 전극
ELa, ELb, ELc: 발광층 FG: 제1 게이트 전극
FIL: 제1 절연층 G6, G7: 게이트 전극
LB: 광차단층 LEDa: 제1 발광 다이오드
LEDb: 제2 발광 다이오드 LEDc: 제3 발광 다이오드
PXa: 제1 화소 PXb: 제2 화소
PXc: 제3 화소 SG: 제2 게이트 전극
SIL: 제2 절연층 T1-T8: 트랜지스터

Claims (20)

  1. 제1 색을 표시하며, 제1 발광 다이오드 및 이와 연결된 제1 화소 회로부를 포함하는 제1 화소, 그리고
    제2 색을 표시하며, 제2 발광 다이오드 및 이와 연결된 제2 화소 회로부를 포함하는 제2 화소
    를 포함하며,
    상기 제1 화소 회로부는 상기 제1 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함하고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제1 게이트 전극 및 제2 게이트 전극을 포함하고,
    상기 제2 화소 회로부는 상기 제2 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함하고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제1 게이트 전극을 포함하는 발광 표시 장치.
  2. 제1항에서,
    상기 제1 화소 회로부의 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 전기적으로 연결되어 있는 발광 표시 장치.
  3. 제1항에서,
    상기 제1 화소 회로부는 상기 제1 발광 다이오드에 구동 전류를 전달하는 발광 제어 트랜지스터를 더 포함하며,
    상기 제1 화소 회로부의 상기 초기화 트랜지스터 및 상기 발광 제어 트랜지스터는 동일한 게이트 신호를 인가받는 발광 표시 장치.
  4. 제3항에서,
    상기 제1 화소 회로부의 상기 초기화 트랜지스터는 n형 트랜지스터이고, 상기 발광 제어 트랜지스터는 p형 트랜지스터인 발광 표시 장치.
  5. 제1항에서,
    상기 제1 화소 회로부는 상기 제1 발광 다이오드로 출력되는 구동 전류의 크기를 조절하는 구동 트랜지스터 및 상기 구동 트랜지스터에 바이어스 전압을 인가하는 바이어스 트랜지스터를 더 포함하며,
    상기 제1 화소 회로부의 상기 초기화 트랜지스터 및 상기 바이어스 트랜지스터는 동일한 게이트 신호를 인가받는 발광 표시 장치.
  6. 제5항에서,
    상기 제1 화소 회로부의 상기 초기화 트랜지스터 및 상기 바이어스 트랜지스터는 p형 트랜지스터인 발광 표시 장치.
  7. 제1항에서,
    상기 제1 화소 회로부의 상기 제1 게이트 전극 및 상기 제2 게이트 전극은 상기 초기화 트랜지스터의 반도체층의 상부 및 하부에 각각 위치하는 발광 표시 장치.
  8. 제7항에서,
    상기 제1 화소 회로부의 상기 제1 게이트 전극과 상기 반도체층 사이에 위치하는 제1 절연층, 그리고
    상기 제1 화소 회로부의 상기 제2 게이트 전극과 상기 반도체층 사이에 위치하며 상기 제1 절연층보다 두꺼운 제2 절연층
    을 더 포함하는 발광 표시 장치.
  9. 제1항에서,
    상기 제2 화소 회로부의 상기 제1 게이트 전극은 상기 초기화 트랜지스터의 반도체층의 상부에 위치하는 발광 표시 장치.
  10. 제9항에서,
    상기 제2 화소 회로부의 상기 초기화 트랜지스터는 상기 반도체층의 하부에 위치하며 전기적으로 플로팅 상태인 제2 게이트 전극을 더 포함하는 발광 표시 장치.
  11. 제1항에서,
    상기 제1 화소의 발광 영역이 상기 제2 화소의 발광 영역보다 큰 발광 표시 장치.
  12. 제1항에서,
    제3 색을 표시하며, 제3 발광 다이오드 및 이와 연결된 제3 화소 회로부를 포함하는 제3 화소를 더 포함하며,
    상기 제3 화소 회로부는 상기 제3 발광 다이오드의 제1 전극과 연결되어 초기화 전압을 전달하는 초기화 트랜지스터를 포함하고, 상기 초기화 트랜지스터는 게이트 온 전압을 인가받는 제2 게이트 전극을 포함하는 발광 표시 장치.
  13. 제12항에서,
    상기 제3 화소 회로부의 상기 제2 게이트 전극은 상기 초기화 트랜지스터의 반도체층의 하부에 위치하는 발광 표시 장치.
  14. 제13항에서,
    상기 제3 화소 회로부의 상기 초기화 트랜지스터는 상기 반도체층의 상부에 위치하며 전기적으로 플로팅 상태인 제1 게이트 전극을 더 포함하는 발광 표시 장치.
  15. 제12항에서,
    상기 제3 화소의 발광 영역이 상기 제2 화소의 발광 영역보다 작은 발광 표시 장치.
  16. 서로 다른 색을 표시하는 제1 화소, 제2 화소 및 제3 화소를 포함하며,
    상기 제1 화소, 상기 제2 화소 및 상기 제3 화소는 각각 발광 다이오드 및 이와 연결된 화소 회로부를 포함하고,
    상기 화소 회로부는 상기 발광 다이오드에 초기화 전압을 전달하는 트랜지스터를 포함하고,
    상기 제1 화소의 상기 트랜지스터는 반도체층의 상부 및 하부에 각각 위치하며 게이트 신호를 인가받는 상부 게이트 전극 및 하부 게이트 전극을 포함하고,
    상기 제2 화소의 상기 트랜지스터는 반도체층의 상부에 위치하며 게이트 신호를 인가받는 상부 게이트 전극을 포함하고,
    상기 제3 화소의 상기 트랜지스터는 반도체층의 하부에 위치하며 게이트 신호를 인가받는 하부 게이트 전극을 포함하는 발광 표시 장치.
  17. 제16항에서,
    상기 제1 화소의 상기 발광 다이오드의 커패시턴스는 상기 제2 화소의 상기 발광 다이오드의 커패시턴스보다 크고, 상기 제2 화소의 상기 발광 다이오드의 상기 커패시턴스는 상기 제3 화소의 상기 발광 다이오드의 커패시턴스보다 큰 발광 표시 장치.
  18. 제16항에서,
    상기 제1 화소의 상기 트랜지스터의 상기 상부 게이트 전극과 상기 반도체층 사이에 위치하는 상부 절연층, 그리고
    상기 제1 화소의 상기 트랜지스터의 하부 게이트 전극과 상기 반도체층 사이에 위치하며 상기 상부 절연층보다 두꺼운 하부 절연층
    을 더 포함하는 발광 표시 장치.
  19. 제16항에서,
    상기 제2 화소의 상기 트랜지스터는 상기 반도체층의 하부에 위치하며 전기적으로 플로팅 상태인 하부 게이트 전극을 더 포함하는 발광 표시 장치.
  20. 제19항에서,
    상기 제3 화소의 상기 트랜지스터는 상기 반도체층의 상부에 위치하며 전기적으로 플로팅 상태인 상부 게이트 전극을 더 포함하는 발광 표시 장치.
KR1020220042442A 2022-04-05 2022-04-05 발광 표시 장치 KR20230143663A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020220042442A KR20230143663A (ko) 2022-04-05 2022-04-05 발광 표시 장치
CN202310333447.XA CN116895246A (zh) 2022-04-05 2023-03-31 发光显示装置
US18/130,612 US20230317701A1 (en) 2022-04-05 2023-04-04 Light emitting display device
EP23166817.9A EP4258252A3 (en) 2022-04-05 2023-04-05 Light emitting display device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220042442A KR20230143663A (ko) 2022-04-05 2022-04-05 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20230143663A true KR20230143663A (ko) 2023-10-13

Family

ID=85979503

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220042442A KR20230143663A (ko) 2022-04-05 2022-04-05 발광 표시 장치

Country Status (4)

Country Link
US (1) US20230317701A1 (ko)
EP (1) EP4258252A3 (ko)
KR (1) KR20230143663A (ko)
CN (1) CN116895246A (ko)

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US10157572B2 (en) * 2016-11-01 2018-12-18 Innolux Corporation Pixel driver circuitry for a display device
KR102566551B1 (ko) * 2016-12-05 2023-08-14 삼성디스플레이주식회사 표시장치 및 그의 구동방법
US20210193049A1 (en) * 2019-12-23 2021-06-24 Apple Inc. Electronic Display with In-Pixel Compensation and Oxide Drive Transistors
KR20210137328A (ko) * 2020-05-08 2021-11-17 삼성디스플레이 주식회사 발광 표시 장치 및 발광 표시 장치의 구동 방법
US11847965B2 (en) * 2020-09-28 2023-12-19 Chengdu Boe Optoelectronics Technology Co., Ltd. Pixel structure, driving method thereof and display device

Also Published As

Publication number Publication date
CN116895246A (zh) 2023-10-17
US20230317701A1 (en) 2023-10-05
EP4258252A3 (en) 2023-11-29
EP4258252A2 (en) 2023-10-11

Similar Documents

Publication Publication Date Title
US20230189593A1 (en) Display apparatus
US9299949B2 (en) Display panel and display device
US10923544B2 (en) Display device having first light emitting element in a non-transmission portion and a second light emitting element in a transmission portion
US11678555B2 (en) Display device having transmissive area
US20210200357A1 (en) Organic light emitting diode display device including touch sensor and manufacturing method of same
US11749688B2 (en) Light emitting display panel
CN111326673B (zh) 显示装置
US11574593B2 (en) Light emitting display panel
US11502147B2 (en) Display device
US20210273145A1 (en) Display device
KR20210052700A (ko) 표시 장치
KR20200131401A (ko) 표시 장치
KR20230143663A (ko) 발광 표시 장치
US9286829B2 (en) Display device
CN112242426A (zh) 显示装置
US20230157100A1 (en) Light emitting display device
KR102657279B1 (ko) 미러 겸용 표시장치
US11839123B2 (en) Display substrate and display device
US20230026192A1 (en) Display device and electronic device
KR20240040176A (ko) 표시 장치 및 그 제조 방법
KR20230048189A (ko) 표시 장치
KR20240040175A (ko) 표시 장치
KR20230003702A (ko) 표시 장치
KR20220149841A (ko) 표시 장치
KR20230171538A (ko) 발광 표시 장치 및 이의 제조 방법