KR20230142990A - 병렬 3상 2-레벨 인버터의 전류 왜곡 및 순환전류 억제 장치 및 장치의 동작 방법 - Google Patents
병렬 3상 2-레벨 인버터의 전류 왜곡 및 순환전류 억제 장치 및 장치의 동작 방법 Download PDFInfo
- Publication number
- KR20230142990A KR20230142990A KR1020220041727A KR20220041727A KR20230142990A KR 20230142990 A KR20230142990 A KR 20230142990A KR 1020220041727 A KR1020220041727 A KR 1020220041727A KR 20220041727 A KR20220041727 A KR 20220041727A KR 20230142990 A KR20230142990 A KR 20230142990A
- Authority
- KR
- South Korea
- Prior art keywords
- inverter
- phase
- current
- control device
- obtaining
- Prior art date
Links
- 238000011017 operating method Methods 0.000 title 1
- 238000000034 method Methods 0.000 claims abstract description 44
- 238000004891 communication Methods 0.000 description 19
- 238000010586 diagram Methods 0.000 description 16
- 230000000694 effects Effects 0.000 description 8
- 230000008569 process Effects 0.000 description 6
- 230000014509 gene expression Effects 0.000 description 5
- 230000003071 parasitic effect Effects 0.000 description 4
- 239000003990 capacitor Substances 0.000 description 3
- 230000006870 function Effects 0.000 description 3
- 230000000630 rising effect Effects 0.000 description 3
- 238000007796 conventional method Methods 0.000 description 2
- 230000001934 delay Effects 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- 238000012545 processing Methods 0.000 description 2
- 238000003491 array Methods 0.000 description 1
- 230000005540 biological transmission Effects 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 230000008859 change Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 230000000295 complement effect Effects 0.000 description 1
- 238000012937 correction Methods 0.000 description 1
- 230000008878 coupling Effects 0.000 description 1
- 238000010168 coupling process Methods 0.000 description 1
- 238000005859 coupling reaction Methods 0.000 description 1
- 238000013500 data storage Methods 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 230000020169 heat generation Effects 0.000 description 1
- 230000006872 improvement Effects 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
Classifications
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/483—Converters with outputs that each can have more than two voltages levels
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/0067—Converter structures employing plural converter units, other than for parallel operation of the units on a single load
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M1/00—Details of apparatus for conversion
- H02M1/12—Arrangements for reducing harmonics from ac input or output
- H02M1/123—Suppression of common mode voltage or current
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/493—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode the static converters being arranged for operation in parallel
-
- H—ELECTRICITY
- H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
- H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
- H02M7/00—Conversion of ac power input into dc power output; Conversion of dc power input into ac power output
- H02M7/42—Conversion of dc power input into ac power output without possibility of reversal
- H02M7/44—Conversion of dc power input into ac power output without possibility of reversal by static converters
- H02M7/48—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode
- H02M7/53—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal
- H02M7/537—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters
- H02M7/5387—Conversion of dc power input into ac power output without possibility of reversal by static converters using discharge tubes with control electrode or semiconductor devices with control electrode using devices of a triode or transistor type requiring continuous application of a control signal using semiconductor devices only, e.g. single switched pulse inverters in a bridge configuration
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Inverter Devices (AREA)
Abstract
본 개시는 제 2 인버터의 제어 방법에 관련된 것으로써, 제어 장치에 의하여 생성된 제 1 인버터의 3상 지령 전압을 수신하는 단계, 제 2 인버터의 3상 영상 전류에 기초하여 3상 보상전압을 획득하는 단계, 제 1 인버터의 3상 지령 전압 및 3상 보상전압에 기초하여 제 2 인버터의 3상 지령 전압을 획득하는 단계, 및 제 2 인버터의 3상 지령 전압에 기초하여 제 2 인버터를 동작시키는 단계를 포함한다.
Description
본 개시는 병렬로 연결된 3상 2-레벨 인버터의 전류 왜곡 및 순환전류를 억제하기 위한 장치에 대한 것이다. 보다 구체적으로 제 1 인버터의 제어 신호를 최소로 수신하여 제 2 인버터를 제어하는 장치에 관련된 것이다.
태양광 및 풍력 에너지의 용량이 증대함에 따라, 단일의 인버터 모듈을 사용할 경우보다 복수의 인버터를 병렬로 연결하여 대용량의 전력을 전달할 수 있도록 사용하고 있다. 인버터의 병렬 운전 방법에서 가장 큰 문제점은 각각의 인버터가 만드는 출력전압의 차이로 인해 병렬의 인버터에 순환하는 전류가 발생하는 것이다. 이는 각각의 전류 및 전압센서로 인한 센싱 오차, 필터 공차(Filter parameter tolerance), 캐리어의 비동기화(Asynchronization) 등으로 인해 PWM 신호가 서로 다를 경우 병렬의 인버터 모듈 간 인버터 출력전압의 차이가 발생하게 되며, 이로 인해 병렬의 인버터 모듈 간 순환하는 순환전류가 발생하게 된다. 순환전류가 발생하는 것을 억제하기 위해, 물리적인 차단을 하기 위해 병렬의 인버터 모듈에 절연을 시켜 순환하는 전류를 차단하는 방법이 있다. 또한 결합 인덕터를 사용하여, 순환하는 전류의 크기를 감소하는 방법이 소개된 바도 있지만, 앞선 두 방법 모두 하드웨어를 추가하는 방법이기에 시스템 비용이 증가하는 부담이 발생하게 된다. 따라서 소프트웨어적인 방법을 통해 해결하는 방법들이 있다. 그 중 병렬의 인버터 모듈의 인버터 출력전압을 일치시키기 위해, 마스터 인버터 모듈에서 만든 PWM 신호를 슬레이브 인버터 모듈에 공유하는 마스터-슬레이브 방법이 개시된 바 있다. 하지만 인버터 모듈의 각 상(Phase)의 턴-온, 턴-오프, 그리고 기생 캐패시터에 의한 인버터의 비선형성으로 인해, 병렬의 인버터 모듈이 만드는 인버터의 출력전압은 서로 차이를 가지게 된다. 이로 인해 병렬의 인버터 모듈 사이에 순환하는 순환전류가 발생하게 되며, PWM 신호를 받은 슬레이브 모듈 인버터에는 인버터 출력 전류의 왜곡이 발생하게 된다. 이를 해결하기 위해서 종래의 인버터 병렬 운전 방법에서는, 슬레이브 모듈에 영상분 제어기를 사용하여 순환전류를 저감하거나, 모든 인버터의 출력 전류를 측정 후 제어기를 구성하여 해결하려는 방법이 개시된 바 있다. 그러나 영상분 제어기를 구성할 경우, 영상분 순환전류를 저감할 수 있지만, 인버터 비선형성 차이에 의한 슬레이브의 인버터 출력 전류 왜곡은 해결할 수 없다. 모든 인버터 출력 전류를 센싱하여 전류 제어기를 구현할 경우, 모든 인버터의 출력 전류를 알아야하기 때문에 마스터-슬레이브 간 통신을 해야하는 데이터가 증가하게 된다. 따라서, 순환전류와 인버터 간의 출력전류 왜곡을 방지하여 계통에 전달되는 에너지 변환 효율을 증가시키며, 통신의 부담을 줄여줄 수 있는 보정 방법이 필요하다.
본 개시의 일 실시예에 따른 제 1 인버터에 대하여 병렬 연결된 제 2 인버터의 순환전류를 억제하기 위한 제 2 인버터의 제어 방법은 제 1 인버터의 제어 장치에 의하여 생성된 제 1 인버터의 3상 지령 전압을 수신하는 단계, 제 2 인버터의 3상 영상 전류에 기초하여 3상 보상전압을 획득하는 단계, 제 1 인버터의 3상 지령 전압 및 3상 보상전압에 기초하여 제 2 인버터의 3상 지령 전압을 획득하는 단계, 및 제 2 인버터의 3상 지령 전압에 기초하여 제 2 인버터를 동작시키는 단계를 포함한다.
본 개시의 일 실시예에 따른 제어 방법의 3상 보상전압을 획득하는 단계는 3상 목적 전류 신호를 획득하는 단계, 제 2 인버터의 3상 전류를 측정하는 단계, 제 2 인버터의 3상 전류에 기초하여 제 2 인버터의 3상 영상 전류를 획득하는 단계, 제 2 인버터의 3상 영상 전류 및 3상 목적 전류 신호에 기초하여 제 1 인버터의 3상 추정 전류를 획득하는 단계, 제 1 인버터의 3상 추정 전류 및 제 2 인버터의 3상 전류에 기초하여 제 2 인버터에 대한 3상 오차 전류를 획득하는 단계, 및 제 2 인버터에 대한 3상 오차 전류에 기초하여 3상 보상전압을 획득하는 단계를 포함한다.
본 개시의 일 실시예에 따른 제어 방법의 제 1 인버터의 3상 추정 전류를 획득하는 단계는 3상 목적 전류 신호에서 제 2 인버터의 3상 영상 전류를 차감하여 제 1 인버터의 3상 추정 전류를 획득하는 단계를 포함한다.
본 개시의 일 실시예에 따른 제어 방법의 제 2 인버터에 대한 3상 오차 전류를 획득하는 단계는 제 2 인버터의 3상 전류에서 제 1 인버터의 3상 추정 전류를 차감하여 제 2 인버터에 대한 3상 오차 전류를 획득하는 단계를 포함한다.
본 개시의 일 실시예에 따른 제어 방법의 3상 보상전압을 획득하는 단계는 아래의 식에 의하여 수행되며,
는 3상 보상전압이며, 는 비례이득이며, 는 적분이득이며, 는 제 2 인버터에 대한 3상 오차 전류에 대한 지령 전류이며, s는 라플라스 연산자이며 1/s는 적분기를 의미하며, 제 2 인버터에 대한 3상 오차 전류이다.
본 개시의 일 실시예에 따른 제어 방법의 제 2 인버터의 3상 지령 전압을 획득하는 단계는 3상 보상전압에 제 1 인버터의 3상 지령 전압을 더하여 제 2 인버터의 3상 지령 전압을 획득하는 단계를 포함한다.
본 개시의 일 실시예에 따른 제어 방법의 제 2 인버터의 3상 영상 전류를 획득하는 단계는 측정된 제 2 인버터의 A상의 전류, 측정된 제 2 인버터의 B상의 전류, 및 측정된 제 2 인버터의 C상의 전류의 평균을 제 2 인버터의 3상 영상 전류로써 획득하는 단계를 포함한다.
본 개시의 일 실시예에 따른 제어 방법의 제 1 인버터의 3상 추정 전류를 획득하는 단계는 제 2 인버터에 포함된 센서를 이용하여 3상 영상 전류를 측정하는 단계를 포함한다.
본 개시의 일 실시예에 따른 제어 방법의 제 1 인버터의 3상 추정 전류를 획득하는 단계는 미리 정해진 3상 영상 전류를 획득하는 단계를 포함하고, 3상 영상 전류의 크기는 0보다 크거나 같다.
본 개시의 일 실시예에 따른 제 1 인버터에 대하여 병렬 연결된 제 2 인버터의 순환전류를 억제하기 위한 제 2 인버터의 제어 장치는. 제 2 인버터의 제어 장치는 프로세서 및 메모리를 포함하고, 프로세서는 메모리에 저장된 명령어에 기초하여, 제 1 인버터의 제어 장치에 의하여 생성된 제 1 인버터의 3상 지령 전압을 수신하고, 제 2 인버터의 3상 영상 전류에 기초하여 3상 보상전압을 획득하고, 제 1 인버터의 3상 지령 전압 및 3상 보상전압에 기초하여 제 2 인버터의 3상 지령 전압을 획득하고, 제 2 인버터의 3상 지령 전압에 기초하여 제 2 인버터를 동작시킨다.
본 개시의 일 실시예에 따른 제 2 인버터의 제어 장치는 프로세서는 메모리에 저장된 명령어에 기초하여, 3상 목적 전류 신호를 획득하고, 제 2 인버터의 3상 전류를 측정하고, 제 2 인버터의 3상 전류에 기초하여 제 2 인버터의 3상 영상 전류를 획득하고, 제 2 인버터의 3상 영상 전류 및 3상 목적 전류 신호에 기초하여 제 1 인버터의 3상 추정 전류를 획득하고, 제 1 인버터의 3상 추정 전류 및 제 2 인버터의 3상 전류에 기초하여 제 2 인버터에 대한 3상 오차 전류를 획득하고, 제 2 인버터에 대한 3상 오차 전류에 기초하여 3상 보상전압을 획득한다.
본 개시의 일 실시예에 따른 제 1 인버터에 대하여 병렬 연결된 제 2 인버터의 순환전류를 억제하기 위한 제 2 인버터의 제어 방법 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체에 있어서, 제 1 인버터의 제어 장치에 의하여 생성된 제 1 인버터의 3상 지령 전압을 수신하는 단계, 제 2 인버터의 3상 영상 전류에 기초하여 3상 보상전압을 획득하는 단계, 제 1 인버터의 3상 지령 전압 및 3상 보상전압에 기초하여 제 2 인버터의 3상 지령 전압을 획득하는 단계, 및 제 2 인버터의 3상 지령 전압에 기초하여 제 2 인버터를 동작시키는 단계를 포함한다.
본 발명의 3상 2-레벨 인버터 병렬 운전 시스템의 전류 왜곡 및 순환전류 억제하는 방법은, 인버터의 비선형적인 턴-온, 턴-오프, 기생 캐패시턴스의 차이에 의한 지연으로 인해 발생하는 물리적인 차이를 보정하는 효과가 있다.
마스터-슬레이브 간 전류 정보에 대해 별도의 통신을 하지 않고 인버터의 비선형적인 차이를 보정함에 따라 통신의 부담을 줄여주는 효과가 있다.
병렬 인버터 모듈 사이의 순환전류가 감소함에 따라 병렬 운전 시스템 전체의 효율을 증가시킬 수 있다.
인버터 모듈의 비선형성 차이로 인해 발생하는 슬레이브 인버터 모듈의 전류 왜곡을 억제하여 각각의 인버터 모듈의 효율적인 운전을 제공할 수 있다.
별도의 하드웨어를 추가하지 않고 비선형적인 차이를 보정함에 따라 계통 연계 인버터, 신재생 에너지 발전, 대용량 모터 드라이브 등 인버터의 병렬 운전을 요구하는 산업분야에 활용될 수 있다.
도 1은 종래의 병렬로 연결된 인버터 제어 방법을 나타낸 도면이다.
도 2는 본 개시의 일 실시예에 제어 장치의 회로도를 나타낸다.
도 3은 본 개시의 일 실시예에 따라 마스터 인버터 및 슬레이브 인버터에 순환전류가 생기는 이유를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시예에 따라 마스터 인버터 및 슬레이브 인버터에 순환전류가 생기는 이유를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시예에 따라 마스터 인버터 및 슬레이브 인버터에 순환전류가 생기는 이유를 설명하기 위한 도면이다.
도 6은 를 유도하는 과정을 나타낸 도면이다.
도 7은 본 개시의 일 실시예에 따른 제어 장치의 하드웨어적 구성을 개시한다.
도 8은 본 개시의 일 실시예에 따른 제어 장치의 동작을 나타낸 흐름도이다.
도 9는 본 개시의 일 실시예에 따른 제어 장치의 동작을 나타낸 흐름도이다.
도 10은 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 11은 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 12는 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 2는 본 개시의 일 실시예에 제어 장치의 회로도를 나타낸다.
도 3은 본 개시의 일 실시예에 따라 마스터 인버터 및 슬레이브 인버터에 순환전류가 생기는 이유를 설명하기 위한 도면이다.
도 4는 본 개시의 일 실시예에 따라 마스터 인버터 및 슬레이브 인버터에 순환전류가 생기는 이유를 설명하기 위한 도면이다.
도 5는 본 개시의 일 실시예에 따라 마스터 인버터 및 슬레이브 인버터에 순환전류가 생기는 이유를 설명하기 위한 도면이다.
도 6은 를 유도하는 과정을 나타낸 도면이다.
도 7은 본 개시의 일 실시예에 따른 제어 장치의 하드웨어적 구성을 개시한다.
도 8은 본 개시의 일 실시예에 따른 제어 장치의 동작을 나타낸 흐름도이다.
도 9는 본 개시의 일 실시예에 따른 제어 장치의 동작을 나타낸 흐름도이다.
도 10은 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 11은 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 12는 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
개시된 실시예의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 개시는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 개시가 완전하도록 하고, 본 개시가 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것일 뿐이다.
본 명세서에서 사용되는 용어에 대해 간략히 설명하고, 개시된 실시예에 대해 구체적으로 설명하기로 한다.
본 명세서에서 사용되는 용어는 본 개시에서의 기능을 고려하면서 가능한 현재 널리 사용되는 일반적인 용어들을 선택하였으나, 이는 관련 분야에 종사하는 기술자의 의도 또는 판례, 새로운 기술의 출현 등에 따라 달라질 수 있다. 또한, 특정한 경우는 출원인이 임의로 선정한 용어도 있으며, 이 경우 해당되는 발명의 설명 부분에서 상세히 그 의미를 기재할 것이다. 따라서 본 개시에서 사용되는 용어는 단순한 용어의 명칭이 아닌, 그 용어가 가지는 의미와 본 개시의 전반에 걸친 내용을 토대로 정의되어야 한다.
본 명세서에서의 단수의 표현은 문맥상 명백하게 단수인 것으로 특정하지 않는 한, 복수의 표현을 포함한다. 또한 복수의 표현은 문맥상 명백하게 복수인 것으로 특정하지 않는 한, 단수의 표현을 포함한다.
명세서 전체에서 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있음을 의미한다.
또한, 명세서에서 사용되는 "부"라는 용어는 소프트웨어 또는 하드웨어 구성요소를 의미하며, "부"는 어떤 역할들을 수행한다. 그렇지만 "부"는 소프트웨어 또는 하드웨어에 한정되는 의미는 아니다. "부"는 어드레싱할 수 있는 저장 매체에 있도록 구성될 수도 있고 하나 또는 그 이상의 프로세서들을 재생시키도록 구성될 수도 있다. 따라서, 일 예로서 "부"는 소프트웨어 구성요소들, 객체지향 소프트웨어 구성요소들, 클래스 구성요소들 및 태스크 구성요소들과 같은 구성요소들과, 프로세스들, 함수들, 속성들, 프로시저들, 서브루틴들, 프로그램 코드의 세그먼트들, 드라이버들, 펌웨어, 마이크로 코드, 회로, 데이터, 데이터베이스, 데이터 구조들, 테이블들, 어레이들 및 변수들을 포함한다. 구성요소들과 "부"들 안에서 제공되는 기능은 더 작은 수의 구성요소들 및 "부"들로 결합되거나 추가적인 구성요소들과 "부"들로 더 분리될 수 있다.
본 개시의 일 실시예에 따르면 "부"는 프로세서 및 메모리로 구현될 수 있다. 용어 "프로세서" 는 범용 프로세서, 중앙 처리 장치 (CPU), 마이크로프로세서, 디지털 신호 프로세서 (DSP), 제어기, 마이크로제어기, 상태 머신 등을 포함하도록 넓게 해석되어야 한다. 몇몇 환경에서는, "프로세서" 는 주문형 반도체 (ASIC), 프로그램가능 로직 디바이스 (PLD), 필드 프로그램가능 게이트 어레이 (FPGA) 등을 지칭할 수도 있다. 용어 "프로세서" 는, 예를 들어, DSP 와 마이크로프로세서의 조합, 복수의 마이크로프로세서들의 조합, DSP 코어와 결합한 하나 이상의 마이크로프로세서들의 조합, 또는 임의의 다른 그러한 구성들의 조합과 같은 처리 디바이스들의 조합을 지칭할 수도 있다.
용어 "메모리" 는 전자 정보를 저장 가능한 임의의 전자 컴포넌트를 포함하도록 넓게 해석되어야 한다. 용어 메모리는 임의 액세스 메모리 (RAM), 판독-전용 메모리 (ROM), 비-휘발성 임의 액세스 메모리 (NVRAM), 프로그램가능 판독-전용 메모리 (PROM), 소거-프로그램가능 판독 전용 메모리 (EPROM), 전기적으로 소거가능 PROM (EEPROM), 플래쉬 메모리, 자기 또는 광학 데이터 저장장치, 레지스터들 등과 같은 프로세서-판독가능 매체의 다양한 유형들을 지칭할 수도 있다. 프로세서가 메모리로부터 정보를 판독하고/하거나 메모리에 정보를 기록할 수 있다면 메모리는 프로세서와 전자 통신 상태에 있다고 불린다. 프로세서에 집적된 메모리는 프로세서와 전자 통신 상태에 있다.
아래에서는 첨부한 도면을 참고하여 실시예에 대하여 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그리고 도면에서 본 개시를 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략한다.
도 1은 종래의 병렬로 연결된 인버터 제어 방법을 나타낸 도면이다.
종래 기술에 따르면 모든 상별로 전류를 측정하여, dq축 좌표변환 이후, 전류의 합과, 전류의 차이에 대해 제어기를 구성하여 각각의 PWM 신호를 만들었다. 도 1에서 Inverter #1은 제 1 인버터 또는 마스터 인버터를 나타낸다. 또한 Inverter #2는 제 2 인버터 또는 슬레이브 인버터를 나타낸다. 도 1의 경우 마스터 인버터의 출력 전류에 대한 정보를 알아야 슬레이브 인버터를 제어할 수 있었다. 즉, 슬레이브 인버터와 마스터 인버터 사이에 통신 데이터의 크기가 크며, 마스터 인버터와 슬레이브 인버터 사이에 거리가 멀어 통신 지연이 생기는 경우, 신호의 변화에 따른 즉각적인 대응이 어려워, 슬레이브 인버터의 제어가 어려워 지는 경우가 있었다. 본 개시에 따른 슬레이브 인버터의 제어 방법은 마스터 인버터와 슬레이브 인버터의 제어 장치 사이의 통신 데이터의 량을 대폭 축소하면서 슬레이브 인버터가 정상적으로 제어되게 하는데에 그 목적이 있다. 보다 구체적으로 본 개시는 통신 데이터의 양을 줄이면서도 슬레이브 인버터의 제어에 의하여 마스터 인버터와 슬레이브 인버터 사이에 순환 전류가 생기지 않도록 하기 위한 제어 방법에 대하여 설명한다.
이하에서는 본 개시의 일 실시예에 따른 회로의 구성에 대하여 설명하며, 동일 소자로 동일하게 구현된 마스터 인버터 및 슬레이브 인버터 사이에 순환 전류가 생기는 이유에 대하여 설명한다. 또한, 본 개시의 일 실시예에 따른 제어 방법이 마스터 인버터의 제어부와 슬레이브 인버터 사이의 통신 데이터량을 줄이면서도 순환 전류를 방지하는 과정을 설명한다.
도 2는 본 개시의 일 실시예에 제어 장치의 회로도를 나타낸다.
도 3 내지 도 5는 본 개시의 일 실시예에 따라 마스터 인버터 및 슬레이브 인버터에 순환전류가 생기는 이유를 설명하기 위한 도면이다.
도 2는 본 개시의 일 실시예에 따른 3상 2-레벨 인버터의 병렬 운전 시스템을 나타낸다. 본 개시에서 마스터 인버터는 제 1 인버터(220)와 동일하다. 또한 본 개시에서 슬레이브 인버터는 제 2 인버터(240)와 동일하다. 또한 도 2에서 Inverter #1은 제 1 인버터 또는 마스터 인버터를 나타낸다. 또한 도 2에서 Inverter #2는 제 2 인버터 또는 슬레이브 인버터를 나타낸다.
제 1 인버터(220) 및 제 2 인버터(240)에 포함된 스위칭 소자인 IGBT(Insulated Gate Bipolar Transistor)가 이상적일 경우에는 병렬 인버터 모듈 내에 순환하는 전류나, 전류의 왜곡이 발생하지 않는다. 하지만 각 인버터의 상(phase)마다 턴-온, 턴-오프, 기생 캐패시터에 의한 시간 지연의 차이로 인해 병렬 운전 시스템에 문제가 발생하게 된다.
A상을 예시로 들 경우, 한 스위칭 주기()에서 이상적인 PWM 신호를 만들면 도 3과 같이 나타낼 수 있다.
도 3에서 는 에 의해 만들어진 PWM 신호일 수 있다. 는 도 2의 블록(210)에 의하여 도출된 제 1 인버터(220)의 A상 지령 전압일 수 있다. 제 1 인버터(220)의 A상 지령 전압은 제 1 인버터의 3상 지령 전압에 포함될 수 있다. 제 1 인버터의 제어 장치는 를 삼각파와 비교하여 와 같은 신호를 획득할 수 있다. 는 A상의 양극 스위치(221)의 PWM신호라면 는 A상의 음극 스위치(222)의 PWM신호일 수 있다. 는 와 상보적일 수 있다. 양극 스위치와 음극 스위치는 IGBT일 수 있다.
도 3에서 및 가 모두 'ON'인 경우 DC 전원부(230)의 쇼트의 가능성이 있기 때문에 제 1 인버터(220)의 제어 장치는 및 에 데드타임(dead-time, )을 적용할 수 있다. 데드타임이 적용된 제 1 인버터의 PWM 신호는 및 일 수 있다. 하드웨어 특성 및 동작 조건에 따라 데드타임 구간 내 스위치 신호는 와 에 의도된 신호 변화에서 달라질 수 있다.
도 4는 제 1 인버터가 이상적이라고 가정하고, 제 2 인버터에 비선형적인 요소가 있는 경우, 인버터 주변의 전압을 나타낸다. 이러한 비선형적인 요소가 생기는 경우, 제 1 인버터의 하나의 상 및 제 2 인버터의 하나의 상에 전압차이가 생기며 전압차이에 의하여 순환 전류가 생길 수 있다.
도 4의 (A)는 제 1 인버터의 스위치에 흐르는 전류의 방향이 양일 경우를 나타낸다. 제 1 인버터의 스위치에 흐르는 전류의 방향이 양일 때, 제 2 인버터의 스위치에 흐르는 전류의 방향도 양일 수 있다. 도 4의 (B)는 제 1 인버터의 스위치에 흐르는 전류의 방향이 음일 경우를 나타낸다. 제 1 인버터의 스위치에 흐르는 전류의 방향이 음일 때, 제 2 인버터의 스위치에 흐르는 전류의 방향도 음일 수 있다.
도 4에서 는 제 1 인버터(220)의 출력전압을 나타낸다. 제 1 인버터(220)는 이상적이라 가정하였으므로, 는 완전한 사각파를 가질 수 있다. 제 1 인버터(220)의 출력전압은 도 2에서 A1 지점 및 N 지점 사이의 전압을 의미할 수 있다.
는 제 2 인버터(240)의 출력전압을 나타낸다. 제 2 인버터(240)의 출력전압은 도 2에서 A2 지점 및 N 지점 사이의 전압을 의미할 수 있다. 제 2 인버터(240)의 출력전압은 이상적이지 않으므로 지연이 발생할 수 있다.
는 제 2 인버터(240)의 A상 양극 스위치(241)의 턴-온 딜레이를 의미한다. 은 제 2 인버터(240)의 A상 음극 스위치(242)의 턴-온 딜레이를 의미한다. 는 제 2 인버터(240)의 A상 양극 스위치(241)의 턴-오프 딜레이를 의미한다. 는 제 2 인버터(240)의 A상 음극 스위치(242)의 턴-오프 딜레이를 의미한다. 는 제 2 인버터(240)의 A상 스위치(241, 242)의 기생 캐패시터에 의한 딜레이를 의미한다.
도 4의 (A)에서 본 개시의 일 실시예에 따르면, 제 2 인버터(240)의 출력전압은 파형(411)과 같을 수 있다. 또한 도 4의 (A)에서 본 개시의 다른 실시예에 따르면, 제 2 인버터(240)의 출력전압은 파형(421)과 같을 수 있다.
도 4의 (A)에서 본 개시의 일 실시예에 따라, 제 2 인버터(240)의 출력전압이 파형(411)과 같은 경우, 제 1 인버터(220)의 출력전압과 제 2 인버터(240)의 출력전압의 차이()는 파형(412)과 같을 수 있다. 또한, 도 4의 (A)에서 본 개시의 다른 실시예에 따라, 제 2 인버터(240)의 출력전압이 파형(421)과 같은 경우, 제 1 인버터(220)의 출력전압과 제 2 인버터(240)의 출력전압의 차이()는 파형(422)과 같을 수 있다. 이와 같은 제 1 인버터(220)의 출력전압과 제 2 인버터(240)의 출력전압의 차이()에 의하여 제 1 인버터(220) 및 제 2 인버터(240)의 사이에 순환 전류가 발생할 수 있다.
마찬가지로, 도 4의 (B)에서 본 개시의 일 실시예에 따라, 제 2 인버터(240)의 출력전압이 파형(431)과 같은 경우, 제 1 인버터(220)의 출력전압과 제 2 인버터(240)의 출력전압의 차이()는 파형(432)과 같을 수 있다. 또한, 도 4의 (B)에서 본 개시의 다른 실시예에 따라, 제 2 인버터(240)의 출력전압이 파형(441)과 같은 경우, 제 1 인버터(220)의 출력전압과 제 2 인버터(240)의 출력전압의 차이()는 파형(442)과 같을 수 있다. 이와 같은 제 1 인버터(220)의 출력전압과 제 2 인버터(240)의 출력전압의 차이()에 의하여 제 1 인버터(220) 및 제 2 인버터(240)의 사이에 순환 전류가 발생할 수 있다.
도 4는 A상을 중심으로 설명하였으나, B상 및 C상에 대해서도 동일한 설명이 적용될 수 있으므로 중복되는 설명은 생략한다. 도 4에서 설명한 바와 같이, 만약 제 1 인버터가 이상적이라고 가정하고, 제 2 인버터가 비선형적인 요소들을 포함한다고 할 때, 제 1 인버터와 제 2 인버터의 인버터 출력 전압은 도 4의 (A)와 도 4의 (B)와 같이 나타날 수 있다. 인버터의 비선형적인 요소로 인해 스위칭 주기마다 제 2 인버터의 전류 방향에 의해 인버터 출력전압에는 차이가 발생하게 되며, 이는 도 5의 식1 및 식2와 같이 나타낼 수 있다. 도 5를 참조하면, 제 1 인버터(220)의 출력 전압은 다음과 같은 식으로 나타낼 수 있다.
(식1)
또한, 도 5를 참조하면, 제 2 인버터(240)의 출력 전압은 다음과 같은 식으로 나타낼 수 있다.
(식2)
식2에서 는 제 2 인버터(240)의 A상 인버터 출력 전류의 방향에 따른 스위치의 비선형성 딜레이에 의한 전압이며, 이는 , , , , 에 의한 딜레이를 모두 포함할 수 있다.
도 6은 식2에서 를 유도하는 과정을 나타낸 도면이다. 는 도 6의 식(610)과 같이 나타날 수 있다. 도 6은 A상을 중심으로 설명하였으나, B상 및 C상에 대해서도 동일한 설명이 적용될 수 있으므로 중복되는 설명은 생략한다.
도 2의 제 1 인버터(220)의 (A1, B1, 또는 C1) 지점에서 (A, B, 또는 C) 지점을 통하여 (A2, B2, 또는 C2) 지점으로 향하는 순환 전류가 생기는 원인 전압인 를 식으로 나타내면 아래와 같을 수 있다.
(식3)
식 3에서 (단, x= a, b, 또는 c)는 (단, x= a, b, 또는 c)와 같을 수 있다.
본 개시의 다른 실시예에 따라, 를 식으로 나타내면 아래와 같을 수 있다.
(식3-1)
이미 설명한 바와 같이 제 1 인버터(220)가 이상적인 것으로 가정하였으나, 실제 제 1 인버터(220)는 비선형성을 가지고 있으므로 이를 반영하기 위하여, 식3은 식3-1과 같이 변형될 수 있다. 식3-1에서 (단, x= a, b, 또는 c)는 제 1 인버터(220)의 인버터 출력 전류의 방향에 따른 스위치의 비선형성 딜레이에 의한 전압일 수 있다. (단, x= a, b, 또는 c)는 (단, x= a, b, 또는 c)와 동일하게 도 6에 의하여 결정될 수 있다.
본 개시의 제 2 인버터의 제어 장치는 (단, x= a, b, 또는 c, y=1 또는 2)의 차이를 없애기 위한 제어 방법을 포함할 수 있다. 즉 본 개시의 제 2 인버터의 제어 장치는 순환 잔류를 제거하기 위한 제어 방법을 포함할 수 있다. 그 제어 방법에 대하여 이하에서 설명한다.
도 7은 본 개시의 일 실시예에 따른 제어 장치의 하드웨어적 구성을 개시한다.
제어 장치(700)는 프로세서(710) 및 메모리(720)를 포함할 수 있다. 프로세서(710)는 메모리(720)에 저장된 명령어들을 수행할 수 있다. 제어 장치(700)는 메모리(720)에 저장되어 있는 명령어에 기초하여, 제 2 인버터(240)를 제어할 수 있다. 제어 장치(700)는 하드웨어 또는 소프트웨어로 구현될 수 있다. 제어 장치(700)는 해당 기능을 수행하기 위한 하드웨어만으로 구현될 수 있다. 하지만 이에 한정되는 것은 아니며, 제어 장치(700)는 범용 프로세서(710)로 구현되고, 제어 장치(700)의 범용 프로세서(710)가 메모리(720)에 저장된 프로그램을 수행하도록 구현될 수 있다. 제 1 인버터의 제어 장치는 제 2 인버터의 제어 장치(700)와 동일한 구성을 포함할 수 있다. 제 1 인버터의 제어 장치 및 제 2 인버터의 제어 장치(700)는 통신부를 포함할 수 있다. 제 1 인버터의 제어 장치 및 제 2 인버터의 제어 장치(700)는 유무선으로 통신을 할 수 있다. 예를 들어 제 2 인버터의 제어 장치(700)는 제 1 인버터의 제어 장치로부터 제 1 인버터(220)의 3상 지령 전압을 수신할 수 있다. 하지만 이에 한정되는 것은 아니고, 하나의 제어 장치가 제 1 인버터 및 제 2 인버터를 모두 제어할 수 있다. 본 개시에서 제어 장치(700)라고만 기재하는 것은 제 2 인버터의 제어 장치를 의미할 수 있다.
도 8은 본 개시의 일 실시예에 따른 제어 장치의 동작을 나타낸 흐름도이다.
도 2를 참조하면, 제 2 인버터(240)는 제 1 인버터(220)에 대하여 병렬로 연결될 수 있다. 예를 들어 제 1 인버터(220)는 마스터 인버터일 수 있으며, 제 2 인버터(240)는 슬레이브 인버터일 수 있다. 마스터 인버터 및 슬레이브 인버터는 관리자에 의하여 결정될 수 있다. 마스터 인버터는 슬레이브 인버터의 제어 신호를 수신하지 않고 독자적으로 제어될 수 있다. 슬레이브 인버터는 마스터 인버터의 제어 신호를 수신하여 제어될 수 있다. 제 2 인버터(240)의 제어 장치(700)는 제 2 인버터(240)와 제 1 인버터(220) 사이의 순환전류를 억제하기 위하여 다음과 같은 제어 방법을 수행할 수 있다.
도 2, 도 7 및 도 8을 함께 참조하면, 제 2 인버터(240)의 제어 장치(700)는 제 1 인버터(220)의 3상 지령 전압()을 수신하는 단계(810)를 수행할 수 있다. 보다 구체적으로, 제 2 인버터(240)의 제어 장치(700)는 제어 블록(210)에 의하여 생성된 제 1 인버터(220)의 3상 지령 전압()을 수신하는 단계(810)를 수행할 수 있다. 제 1 인버터(220)의 제어 장치는 3상 지령 전압을 생성할 수 있다. 예를 들어, 제 1 인버터(220)의 3상 지령 전압은 블록(210)에 의하여 생성될 수 있다. 제 1 인버터(220)의 3상 지령 전압은 , ,및 을 포함할 수 있다. 는 A상의 지령 전압이고, 는 B상의 지령 전압이고, 은 C상의 지령 전압일 수 있다. 제 1 인버터(220)의 제어 장치는 제 1 인버터(220)의 3상 지령 전압을 삼각파와 비교하여 펄스파를 생성할 수 있으며, 펄스파를 제 1 인버터(220)의 스위치(IGBT; Insulated Gate Bipolar Transistor)에 입력할 수 있다. 또한 제 1 인버터(220)의 제어 장치는 제 1 인버터(220)의 3상 지령 전압을 제 2 인버터(240)의 제어 장치(700)로 송신할 수 있다. 제 2 인버터(240)의 제어 장치(700)는 제 1 인버터(220)의 3상 지령 전압을 수신할 수 있다.
제어 장치(700)는 제 2 인버터의 3상 영상 전류()에 기초하여 3상 보상전압을 획득하는 단계(820)를 수행할 수 있다. 제어 장치(700)는 제 2 인버터의 3상 영상 전류를 획득하기 위하여 다음과 같은 단계를 수행할 수 있다. 제어 장치(700)는 측정된 제 2 인버터의 A상의 전류, 측정된 제 2 인버터의 B상의 전류, 및 측정된 제 2 인버터의 C상의 전류의 평균을 제 2 인버터의 3상 영상 전류로써 획득하는 단계를 수행할 수 있다. 보다 구체적으로, 제 2 인버터의 3상 영상 전류()는 다음과 같은 식에 의하여 구해질 수 있다.
(식4)
식4에서 는 A2지점에서 A지점으로 흐르는 전류일 수 있다. 는 B2지점에서 B지점으로 흐르는 전류일 수 있다. 는 C2지점에서 C지점으로 흐르는 전류일 수 있다. 제 2 인버터의 제어 장치(700)는 제 1 인버터의 제어 장치와 통신할 필요 없이 제 2 인버터의 3상 영상 전류()를 획득할 수 있다. 제어 장치(700)는 제 2 인버터(240)에 포함된 센서를 이용하여 전류를 측정하여 3상 영상 전류()를 획득할 수 있다. 또한, 제어 장치(700)는 메모리에 미리 저장되어 있는 3상 영상 전류()를 획득할 수 있다. 3상 영상 전류()는 사용자에 의하여 설정된 값을 가질 수 있다. 제 1 인버터의 제어 장치 또는 제 2 인버터의 제어 장치(700)는 3상 영상 전류()를 사용자로부터 입력받을 수 있다. 미리 저장된 3상 영상 전류()의 크기는 0보다 크거나 같은 값을 가질 수 있다. 미리 저장된 3상 영상 전류()의 크기는 d-q 좌표계의 목적 전류 신호 또는 3상 목적 전류 신호보다 작을 수 있다. 따라서 제 1 인버터(220) 내지 제 2 인버터(240)의 통신 데이터의 크기는 줄어들 수 있고, 통신 딜레이로 인한 제 2 인버터(240)의 제어 오류가 감소할 수 있다. 단계(820)에 대해서는 도 9와 함께 자세히 설명한다.
3상 보상전압은 제 1 인버터(220)의 3상 지령 전압을 보상하여 제 2 인버터(240)의 3상 지령 전압을 획득하기 위한 구성일 수 있다.
제어 장치(700)는 제 1 인버터의 3상 지령 전압(, ,및 ) 및 3상 보상전압(, , )에 기초하여 제 2 인버터의 3상 지령 전압(, ,및 )을 획득하는 단계(830)를 수행할 수 있다. 제어 장치(700)는 제 2 인버터의 3상 지령 전압을 획득하는 단계(830)를 수행하기 위하여 다음과 같은 단계를 더 수행할 수 있다. 제어 장치(700)는 3상 보상전압(, , )에 제 1 인버터의 3상 지령 전압(, ,및 )을 더하여 제 2 인버터의 3상 지령 전압(, ,및 )을 획득하는 단계를 수행할 수 있다.
또한, 제 2 인버터의 3상 지령 전압에 기초하여 제 2 인버터를 동작시키는 단계(840)를 수행할 수 있다. 보다 구체적으로 제 2 인버터(240)의 제어 장치(700)는 제 2 인버터(240) 3상 지령 전압(, ,및 )을 삼각파와 비교하여 펄스인 PWM신호를 생성할 수 있으며, PWM신호를 제 2 인버터(240)에 포함된 양극 스위치 및 음극 스위치에 입력할 수 있다.
도 9는 본 개시의 일 실시예에 따른 제어 장치의 동작을 나타낸 흐름도이다.
보다 구체적으로 도 9는 도 8의 단계(820)를 구체화한 흐름도이다. 3상 보상전압을 획득하는 단계(820)는 다음과 같은 과정을 더 포함할 수 있다.
제어 장치(700)는 3상 목적 전류 신호를 획득하는 단계(910)를 수행할 수 있다. 3상 목적 전류 신호는 제 1 인버터(220) 또는 제 2 인버터(240)가 로드(250)에 공급하는 전류를 의미할 수 있다. 예를 들어 제 2 인버터(240)의 제어 장치(700)가 획득하는 3상 목적 전류 신호는 , , 및 를 포함할 수 있다. 3상 목적 전류 신호는 미리 정해진 값일 수 있다. 3상 목적 전류 신호는 제어 장치(700)의 관리자에 의하여 설정될 수 있다.
제 2 인버터(240)의 제어 장치(700)는 d-q 좌표계를 이용하여 제어를 수행할 수도 있다. 즉, 미리 정해진 d-q 좌표계의 목적 전류 신호는 및 와 같을 수 있다. 는 목적 전류 신호의 d축 성분일 수 있다. 또한, 는 목적 전류 신호의 q축 성분일 수 있다. 제 2 인버터(240)의 제어 장치(700)는 d-q 좌표계의 목적 전류 신호를 3상 목적 전류 신호로 변환할 수 있다.
제 1 인버터(220)의 제어 장치 및 제 2 인버터(240)의 제어 장치는 d-q 좌표계의 목적 전류 신호를 공유할 수 있다. 제 1 인버터(220)의 제어 장치 및 제 2 인버터(240)의 제어 장치는 d-q 좌표계의 목적 전류 신호를 이용하여 통신할 수 있다. 제 1 인버터(220)의 제어 장치 및 제 2 인버터(240)의 제어 장치는 d-q 좌표계의 목적 전류 신호를 송수신할 수 있다. 또한 제 1 인버터(220)의 제어 장치 및 제 2 인버터(240)의 제어 장치는 d-q 좌표계의 목적 전류 신호를 3상 목적 전류 신호로 변환하여, 3상 목적 전류 신호를 획득하는 단계(910)를 수행할 수 있다. d-q 좌표계의 목적 전류 신호는 d축과 q축성분이 DC성분으로 표현될 수 있다. 따라서 d-q 좌표계의 목적 전류 신호를 이용하여 통신하는 경우, 제 1 인버터(220)의 제어 장치 및 제 2 인버터(240)의 제어 장치는 통신 주기와 관계없이 일정한 값을 송수신하면 될 수 있다. 하지만, 3상은 변화하는 교류 성분이므로, 제 1 인버터(220)의 제어 장치 및 제 2 인버터(240)의 제어 장치가 3상 목적 전류 신호를 주고 받을 경우, 3상 목적 전류 신호가 통신 주기에 영향을 받게 되어 문제가 발생할 수 있다. 따라서 본 개시의 제 1 인버터(220)의 제어 장치 및 제 2 인버터(240)의 제어 장치는 d-q 좌표계의 목적 전류 신호를 송수신함으로써, 안정적으로 시스템을 운영할 수 있다.
예를 들어, 3상 목적 전류 신호(, , 및 )는 아래의 식에 의하여 d-q 좌표계의 목적 전류 신호( 및 )로부터 도출될 수 있다.
(식5)
여기서 는 다음과 같을 수 있다.
(식6)
여기서 는 계통의 선간 전압을 PLL(Phase-Locked Loop)을 통해 얻는 계통 전압의 위상일 수 있다.
제어 장치(700)는 제 2 인버터의 3상 전류(, , )를 측정하는 단계(920)를 수행할 수 있다. 제어 장치(700)는 제 2 인버터(240)에 포함된 센서를 이용하여 A2지점에서 A지점으로 흐르는 를 획득하고, B2지점에서 B지점으로 흐르는 를 획득하고, C2지점에서 C지점으로 흐르는 를 획득할 수 있다.
제 2 인버터(240)의 제어 장치(700)는 제 2 인버터의 3상 영상 전류를 측정하는 단계(930)를 수행할 수 있다. 제어 장치(700)는 단계(920)에서 측정된 제 2 인버터의 3상 전류(, , )에 기초하여 3상 영상 전류()를 획득할 수 있다. 제어 장치(700)는 측정된 제 2 인버터의 A상의 전류(), 측정된 제 2 인버터의 B상의 전류(), 및 측정된 제 2 인버터의 C상의 전류()의 평균을 제 2 인버터의 3상 영상 전류()로써 획득하는 단계를 수행할 수 있다. 보다 구체적으로 제어 장치(700)는 식4에 기초하여 3상 영상 전류()를 획득할 수 있다.
제 2 인버터(240)의 제어 장치(700)는 제 2 인버터의 3상 영상 전류() 및 d-q좌표계의의 목적 전류 신호( 및 )에 기초하여 제 1 인버터의 3상 추정 전류()를 획득하는 단계(940)를 수행할 수 있다. 또한, 제 2 인버터(240)의 제어 장치(700)는 제 2 인버터의 3상 영상 전류() 및 3상 목적 전류 신호(, , 및 )에 기초하여 제 1 인버터의 3상 추정 전류()를 획득하는 단계(940)를 수행할 수 있다. 보다 구체적으로 제 2 인버터(240)의 제어 장치(700)는 제 1 인버터의 3상 추정 전류()를 획득하기 위하여 다음과 같은 과정을 수행할 수 있다. 제어 장치(700)는 3상 목적 전류 신호(, , 및 )에서 제 2 인버터(240)의 3상 영상 전류()를 차감하여 제 1 인버터의 3상 추정 전류()를 획득하는 단계를 수행할 수 있다. 보다 구체적으로, 제어 장치(700)는 A상 목적 전류 신호()에서 제 2 인버터(240)의 3상 영상 전류()를 차감하여 제 1 인버터의 A상 추정 전류()를 획득하는 단계를 수행할 수 있다. 또한, 제어 장치(700)는 B상 목적 전류 신호()에서 제 2 인버터(240)의 3상 영상 전류()를 차감하여 제 1 인버터의 B상 추정 전류()를 획득하는 단계를 수행할 수 있다. 또한, 제어 장치(700)는 C상 목적 전류 신호()에서 제 2 인버터(240)의 3상 영상 전류()를 차감하여 제 1 인버터의 C상 추정 전류()를 획득하는 단계를 수행할 수 있다. 하지만 이에 한정되는 것은 아니며, 제어 장치(700)는 제 2 인버터(240)의 3상 영상 전류()에서 3상 목적 전류 신호(, , 및 )를 차감하여 제 1 인버터의 3상 추정 전류()를 획득하는 단계를 수행할 수도 있다.
제 2 인버터(240)의 3상 영상 전류()는 제 1 인버터(240)에도 흐를 것으로 추정된다. 왜냐하면, 제 2 인버터(240)의 3상 영상 전류()는 제 1 인버터(220) 및 제 2 인버터(240)에 흐르는 순환 전류인 것으로 가정하기 때문이다. 제 1 인버터(220) 및 제 2 인버터(240)는 3상 목적 전류 신호(, , 및 )를 로드(250)로 제공해야 하지만, 제 2 인버터(240)에 3상 영상 전류()가 측정되므로, 제 1 인버터(220)에서 로드(250)로 3상 영상 전류()만큼 차감된 전류가 흐르고 있다고 추정할 수 있다. 왜냐하면, 3상 영상 전류()는 순환 전류이므로 A2 지점에서 A로 흐른 후 A1으로 흐를 것이기 때문이다. 즉, 제 2 인버터에서 측정된 3상 영상 전류()는 제 2 인버터(240)의 3상 목적 전류 신호(, , 및 )에 대해 더해지며, 제 1 인버터(220)의 3상 목적 전류 신호(, , 및 )에 대해 차감될 수 있다. 이러한 추정에 기초하여 제어 장치(700)는 제 1 인버터의 3상 추정 전류()를 획득할 수 있다.
단계(940)에서 확인할 수 있는 바와 같이 본 개시에 따르면, 제 2 인버터의 제어 장치(700)는 제 1 인버터의 3상 추정 전류()를 이용하므로 제 1 인버터의 제어 장치로부터 3상 전류를 수신할 필요가 없다. 따라서 제 2 인버터의 제어 장치(700)와 제 1 인버터의 제어 장치 사이의 데이터 송수신이 최소화될 수 있다. 또한, 제 2 인버터(240)에 대한 제어 신호에 통신 지연에 의한 오차가 없을 수 있으며, 제 2 인버터의 제어 장치(700)는 제 2 인버터(240)에 대한 제어 신호를 신속하게 생성할 수 있다.
제 2 인버터(240)의 제어 장치(700)는 제 1 인버터의 3상 추정 전류() 및 제 2 인버터의 3상 전류(, , )에 기초하여 제 2 인버터에 대한 3상 오차 전류(, , )를 획득하는 단계(950)를 수행할 수 있다. 보다 구체적으로 제어 장치(700)는 제 2 인버터에 대한 3상 오차 전류를 획득하는 단계(950)를 수행하기 위하여 다음과 같은 단계를 수행할 수 있다. 제어 장치(700)는 제 2 인버터의 3상 전류(, , )에서 제 1 인버터(220)의 3상 추정 전류()를 차감하여 제 2 인버터에 대한 3상 오차 전류(, , )를 획득하는 단계를 수행할 수 있다. 하지만 이에 한정되는 것은 아니며, 제어 장치(700)는 제 1 인버터(220)의 3상 추정 전류()에서 제 2 인버터의 3상 전류(, , )를 차감하여 제 2 인버터에 대한 3상 오차 전류(, , )를 획득하는 단계를 수행할 수도 있다.
도 9의 단계(910) 내지 단계(950)를 식으로 정리하면, 제 2 인버터에 대한 3상 오차 전류(, , )를 이하와 같이 나타낼 수 있다.
(식7)
는 인버터의 d축 전류 지령이며 는 인버터의 q축 전류 지령이며, 는 제 2 인버터(240)의 영상 전류이다. 여기서 는 식6과 같을 수 있다. 식7에 따르면, 제 2 인버터(240)의 제어 장치(700)는 제 1 인버터(220)의 출력 전류에 대한 별도의 수신을 필요로 하지 않게 되며, 통신의 부담을 줄일 수 있다.
제어 장치(700)는 제 2 인버터(240)에 대한 3상 오차 전류(, , )에 기초하여 3상 보상전압((단, x= a, b, 또는 c))을 획득하는 단계(960)를 수행할 수 있다. 제어 장치(700)는 3상 보상전압(, , )을 획득하는 단계(960)를 위하여 다음과 같은 단계를 더 수행할 수 있다. 식3에 대해 delta current controller를 만들 경우, 각 상에 대해 PI제어기로 나타내면 식8과 같이 나타낼 수 있다. 즉, 단계(960)는 아래의 식8에 의하여 수행될 수 있다.
(식8)
여기서는 3상 보상전압이며, 는 미리 정해진 비례이득이며, 는 미리 정해진 적분이득이며, 는 제 2 인버터에 대한 3상 오차 전류에 대한 지령 전류이며, s는 라플라스 연산자이며, 제 2 인버터에 대한 3상 오차 전류일 수 있다. 1/s는 적분기를 의미할 수 있다.
제 2 인버터에 대한 3상 오차 전류에 대한 지령 전류()는 제 1 인버터에 대한 3상 오차 전류에 대한 지령 전류일 수도 있다. 또한, 제 2 인버터에 대한 3상 오차 전류에 대한 지령 전류는 0일 수 있다. 왜냐하면 3상 오차 전류를 0으로 만들어야 목적 전류에 도달할 수 있기 때문이다.
즉, 식8은 아래와 같을 수 있다.
이상에서 설명한 바와 같이 제 2 인버터(240)의 제어 장치(700)는 제 1 인버터(220)의 제어 장치로부터 제 1 인버터의 3상 지령 전압(, ,및 )을 수신할 뿐, 다른 신호를 수신할 필요가 없다. 따라서 제 1 인버터(220)와 제 2 인버터(240) 사이에 송수신 되는 데이터량이 크지 않을 수 있다. 따라서 통신에 따른 지연을 최소화할 수 있다. 또한 제 1 인버터의 전류를 추정함으로써, 영상 전류를 획기적으로 줄일 수 있으며, 발열을 줄일 수 있다.
도 10은 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 10의 (A)는 제 1 인버터(220)와 제 2 인버터(240)의 비선형성으로 인해 발생하는 제 2 인버터(240)에 발생하는 전류 왜곡과 영상분 전류를 나타낸다. 도 10의 (A)에서 는 제 2 인버터의 3상 전류에 포함된 A상 전류, 는 제 2 인버터의 3상 전류에 포함된 B상 전류, 는 제 2 인버터의 3상 전류에 포함된 C상 전류를 나타낸다. 는 제 2 인버터의 3상 영상 전류를 나타낸다. 또한, 도 10의 (A)에서 는 제 1 인버터의 3상 전류에 포함된 A상 전류, 는 제 1 인버터의 3상 전류에 포함된 B상 전류, 는 제 1 인버터의 3상 전류에 포함된 C상 전류를 나타낸다. 는 제 1 인버터의 3상 영상 전류를 나타낸다. 도 10의 (A)를 참조하면 는 의 역상임을 확인할 수 있다. 또한 제 1 인버터의 3상 영상 전류() 및 제 2 인버터의 3상 영상 전류()에 의하여 제 1 인버터의 3상 전류 및 제 2 인버터의 3상 전류에 왜곡이 있음을 확인할 수 있다.
도 10의 (B)는 종래 기술에 의하여 영상 전류를 제거한 것을 나타낸다.도 10의 (b)에 따르면, 종래 기술은 병렬의 인버터를 순환하는 영상 전류를 제거하지만, 제 2 인버터(240)에서의 전류 왜곡을 제거하지 못한다.
도 10 의 (C)는 도 2, 도 8 및 도 9에 따라 본 개시의 제어 장치(700)가 영상 전류와 제 2 인버터(240)의 전류 왜곡을 억제한 결과를 보여준다.
도 11은 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 11의 (A)는 보상전압이 없을 경우를 나타낸다. 도 11의 (A)를 참조하면, 비선형성 차이로 인해 인버터 출력 전압의 rising time과 falling time이 차이가 발생하는 것을 확인할 수 있다.
도 11의 (B)는 종래 기술에 의한 영상분 전류 제어기를 사용하는 경우를 나타낸다. 도 11의 (B)를 참조하면 각 상마다 보상 전압을 계산하는 것이 아닌, 영상분 전압을 모든 상에 더해주기 때문에, rising time과 falling time에서 인버터 출력 전압의 차이가 더 발생하는 것을 확인할 수 있다.
도 11의 (C)는 본 개시에 따른 보상전압을 사용할 경우를 나타낸다. 도 11의 (C)참조하면, 본 개시의 제어 장치(700)는 각 상마다 보상 전압을 계산하여 더해주기 때문에, rising time과 falling time에서 인버터 출력 전압의 차이가 도 11의 (A)와 도 11(B)에 비해 개선됨을 확인할 수 있다.
도 12는 본 개시의 일 실시예에 따른 제어 장치의 효과를 보여주는 파형 도면이다.
도 12의 (A)와 같이 보상전압이 없을 경우에는, 제 1 인버터(220) 및 제 2 인버터(240) 출력 전류의 방향에 따라 전류가 왜곡되는 정도가 다르게 나타나는 것을 확인할 수 있다.
도 12의 (B)는 본 개시의 제어 장치(700)에 따른 파형을 나타낸다. 본 개시의 제어 장치(700)에 따르면 3상 보상전압(, , )이 각 상마다 다른 것을 알 수 있다. 3상 보상전압(, , )은 식 (8)에 의해 상마다 따로 결정되기 때문이다. 본 개시의 제어 장치(700)에 따르면 인버터 출력 전류의 왜곡이 감소하여 인버터 출력 전류간의 차이가 발생하지 않는 것을 확인할 수 있다.
이제까지 다양한 실시예들을 중심으로 살펴보았다. 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자는 본 발명이 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 변형된 형태로 구현될 수 있음을 이해할 수 있을 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 본 발명의 범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 본 발명에 포함된 것으로 해석되어야 할 것이다.
한편, 상술한 본 발명의 실시예들은 컴퓨터에서 실행될 수 있는 프로그램으로 작성가능하고, 컴퓨터로 읽을 수 있는 기록매체를 이용하여 상기 프로그램을 동작시키는 범용 디지털 컴퓨터에서 구현될 수 있다. 상기 컴퓨터로 읽을 수 있는 기록매체는 마그네틱 저장매체(예를 들면, 롬, 플로피 디스크, 하드디스크 등), 광학적 판독 매체(예를 들면, 시디롬, 디브이디 등)와 같은 저장매체를 포함한다.
Claims (12)
- 제 1 인버터에 대하여 병렬 연결된 제 2 인버터의 순환전류를 억제하기 위한 상기 제 2 인버터의 제어 방법에 있어서,
상기 제 1 인버터의 제어 장치에 의하여 생성된 상기 제 1 인버터의 3상 지령 전압을 수신하는 단계;
제 2 인버터의 3상 영상 전류에 기초하여 3상 보상전압을 획득하는 단계;
상기 제 1 인버터의 3상 지령 전압 및 상기 3상 보상전압에 기초하여 상기 제 2 인버터의 3상 지령 전압을 획득하는 단계; 및
상기 제 2 인버터의 3상 지령 전압에 기초하여 상기 제 2 인버터를 동작시키는 단계를 포함하는 제 2 인버터의 제어 방법.
- 제 1 항에 있어서,
상기 3상 보상전압을 획득하는 단계는,
3상 목적 전류 신호를 획득하는 단계;
상기 제 2 인버터의 3상 전류를 측정하는 단계;
상기 제 2 인버터의 3상 전류에 기초하여 상기 제 2 인버터의 3상 영상 전류를 획득하는 단계;
상기 제 2 인버터의 상기 3상 영상 전류 및 상기 3상 목적 전류 신호에 기초하여 상기 제 1 인버터의 3상 추정 전류를 획득하는 단계;
상기 제 1 인버터의 3상 추정 전류 및 상기 제 2 인버터의 3상 전류에 기초하여 상기 제 2 인버터에 대한 3상 오차 전류를 획득하는 단계; 및
상기 제 2 인버터에 대한 상기 3상 오차 전류에 기초하여 3상 보상전압을 획득하는 단계를 포함하는 제어 방법.
- 제 2 항에 있어서,
상기 제 1 인버터의 상기 3상 추정 전류를 획득하는 단계는,
상기 3상 목적 전류 신호에서 상기 제 2 인버터의 상기 3상 영상 전류를 차감하여 상기 제 1 인버터의 3상 추정 전류를 획득하는 단계를 포함하는 제어 방법.
- 제 2 항에 있어서,
상기 제 2 인버터에 대한 3상 오차 전류를 획득하는 단계는,
상기 제 2 인버터의 3상 전류에서 상기 제 1 인버터의 3상 추정 전류를 차감하여 상기 제 2 인버터에 대한 상기 3상 오차 전류를 획득하는 단계를 포함하는 제어 방법.
- 제 2 항에 있어서,
상기 3상 보상전압을 획득하는 단계는,
아래의 식에 의하여 수행되며,
는 상기 3상 보상전압이며, 는 비례이득이며, 는 적분이득이며, 는 상기 제 2 인버터에 대한 상기 3상 오차 전류에 대한 지령 전류이며, s는 라플라스 연산자이며 1/s는 적분기를 의미하며, 상기 제 2 인버터에 대한 상기 3상 오차 전류인 제어 방법.
- 제 1 항에 있어서,
상기 제 2 인버터의 3상 지령 전압을 획득하는 단계는,
상기 3상 보상전압에 상기 제 1 인버터의 3상 지령 전압을 더하여 상기 제 2 인버터의 3상 지령 전압을 획득하는 단계를 포함하는 제어 방법.
- 제 1 항에 있어서,
상기 제 2 인버터의 3상 영상 전류를 획득하는 단계는,
측정된 상기 제 2 인버터의 A상의 전류, 측정된 상기 제 2 인버터의 B상의 전류, 및 측정된 상기 제 2 인버터의 C상의 전류의 평균을 상기 제 2 인버터의 3상 영상 전류로써 획득하는 단계를 포함하는 제어 방법.
- 제 3 항에 있어서,
상기 제 1 인버터의 3상 추정 전류를 획득하는 단계는,
상기 제 2 인버터에 포함된 센서를 이용하여 상기 3상 영상 전류를 측정하는 단계를 포함하는 제어 방법.
- 제 3 항에 있어서,
상기 제 1 인버터의 3상 추정 전류를 획득하는 단계는,
미리 정해진 상기 3상 영상 전류를 획득하는 단계를 포함하고,
상기 3상 영상 전류의 크기는 0보다 크거나 같은 제어 방법.
- 제 1 인버터에 대하여 병렬 연결된 제 2 인버터의 순환전류를 억제하기 위한 상기 제 2 인버터의 제어 장치에 있어서,
상기 제 2 인버터의 제어 장치는 프로세서 및 메모리를 포함하고,
상기 프로세서는 상기 메모리에 저장된 명령어에 기초하여,
상기 제 1 인버터의 제어 장치에 의하여 생성된 상기 제 1 인버터의 3상 지령 전압을 수신하고,
제 2 인버터의 3상 영상 전류에 기초하여 3상 보상전압을 획득하고,
상기 제 1 인버터의 3상 지령 전압 및 상기 3상 보상전압에 기초하여 상기 제 2 인버터의 3상 지령 전압을 획득하고,
상기 제 2 인버터의 3상 지령 전압에 기초하여 상기 제 2 인버터를 동작시키는 제 2 인버터의 제어 장치.
- 제 10 항에 있어서,
상기 프로세서는 상기 메모리에 저장된 명령어에 기초하여,
3상 목적 전류 신호를 획득하고,
상기 제 2 인버터의 3상 전류를 측정하고,
상기 제 2 인버터의 3상 전류에 기초하여 상기 제 2 인버터의 3상 영상 전류를 획득하고,
상기 제 2 인버터의 상기 3상 영상 전류 및 상기 3상 목적 전류 신호에 기초하여 상기 제 1 인버터의 3상 추정 전류를 획득하고,
상기 제 1 인버터의 3상 추정 전류 및 상기 제 2 인버터의 3상 전류에 기초하여 상기 제 2 인버터에 대한 3상 오차 전류를 획득하고,
상기 제 2 인버터에 대한 상기 3상 오차 전류에 기초하여 3상 보상전압을 획득하는 제 2 인버터의 제어 장치.
- 제 1 인버터에 대하여 병렬 연결된 제 2 인버터의 순환전류를 억제하기 위한 상기 제 2 인버터의 제어 방법 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체에 있어서,
상기 제 1 인버터의 제어 장치에 의하여 생성된 상기 제 1 인버터의 3상 지령 전압을 수신하는 단계;
제 2 인버터의 3상 영상 전류에 기초하여 3상 보상전압을 획득하는 단계;
상기 제 1 인버터의 3상 지령 전압 및 상기 3상 보상전압에 기초하여 상기 제 2 인버터의 3상 지령 전압을 획득하는 단계; 및
상기 제 2 인버터의 3상 지령 전압에 기초하여 상기 제 2 인버터를 동작시키는 단계를 포함하는 제어 방법 프로그램이 기록된 컴퓨터로 판독 가능한 기록 매체.
Priority Applications (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220041727A KR20230142990A (ko) | 2022-04-04 | 2022-04-04 | 병렬 3상 2-레벨 인버터의 전류 왜곡 및 순환전류 억제 장치 및 장치의 동작 방법 |
| PCT/KR2022/020039 WO2023195598A1 (ko) | 2022-04-04 | 2022-12-09 | 병렬 3상 2-레벨 인버터의 전류 왜곡 및 순환전류 억제 장치 및 장치의 동작 방법 |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020220041727A KR20230142990A (ko) | 2022-04-04 | 2022-04-04 | 병렬 3상 2-레벨 인버터의 전류 왜곡 및 순환전류 억제 장치 및 장치의 동작 방법 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230142990A true KR20230142990A (ko) | 2023-10-11 |
Family
ID=88242983
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220041727A KR20230142990A (ko) | 2022-04-04 | 2022-04-04 | 병렬 3상 2-레벨 인버터의 전류 왜곡 및 순환전류 억제 장치 및 장치의 동작 방법 |
Country Status (2)
| Country | Link |
|---|---|
| KR (1) | KR20230142990A (ko) |
| WO (1) | WO2023195598A1 (ko) |
Family Cites Families (5)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP5147624B2 (ja) * | 2008-09-30 | 2013-02-20 | 株式会社日立製作所 | インバータ装置 |
| FI125100B (en) * | 2013-11-14 | 2015-06-15 | Abb Technology Oy | Method and apparatus for minimizing inverter current or common-mode voltage |
| KR101735071B1 (ko) * | 2015-04-10 | 2017-05-12 | 삼성중공업 주식회사 | 3상 부하의 전류제어장치 |
| TWI535183B (zh) * | 2015-06-18 | 2016-05-21 | 台達電子工業股份有限公司 | 環流與電流振盪的抑制方法及並聯式逆變驅動系統 |
| JP6418093B2 (ja) * | 2015-07-16 | 2018-11-07 | 株式会社デンソー | 電力変換装置 |
-
2022
- 2022-04-04 KR KR1020220041727A patent/KR20230142990A/ko not_active Application Discontinuation
- 2022-12-09 WO PCT/KR2022/020039 patent/WO2023195598A1/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| WO2023195598A1 (ko) | 2023-10-12 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| Xia et al. | A simplified finite-control-set model-predictive control for power converters | |
| US8232753B2 (en) | Control device for electric motor drive apparatus | |
| EP3501091B1 (en) | Modulation of ac/ac mmc | |
| Sun et al. | A simplified MPFC with capacitor voltage offset suppression for the four-switch three-phase inverter-fed PMSM drive | |
| KR102485705B1 (ko) | 멀티 레벨 인버터의 3상 평형 전압 제어 방법 | |
| JP5829053B2 (ja) | 系統連系インバータ装置 | |
| EP2923438A1 (en) | Neutral point clamped multilevel converter | |
| CN111357186B (zh) | 电力变换系统 | |
| JP4775168B2 (ja) | ３相回転機の制御装置 | |
| US20220360183A1 (en) | Energy conversion device, power system and vehicle | |
| CN108966683B (zh) | 逆变器控制装置 | |
| JP5391698B2 (ja) | 回転機の制御装置及び制御システム | |
| Jabbarnejad et al. | Combined control of grid connected converters based on a flexible switching table for fast dynamic and reduced harmonics | |
| JP2010233350A (ja) | インバータ装置およびインバータの制御方法 | |
| Wang et al. | Analysis, measurement, and compensation of the system time delay in a three-phase voltage source rectifier | |
| EP2879289B1 (en) | Apparatus and method for controlling inverter | |
| Yuan et al. | Performance improvement for PMSM control system based on composite controller used adaptive internal model controller | |
| US11146179B2 (en) | Power conversion device, power conversion system, and power conversion method | |
| KR20230142990A (ko) | 병렬 3상 2-레벨 인버터의 전류 왜곡 및 순환전류 억제 장치 및 장치의 동작 방법 | |
| JP2010166715A (ja) | 回転機の制御装置及び制御システム | |
| JP2013009490A (ja) | 車両 | |
| JP5515787B2 (ja) | 回転電機制御システム | |
| Shi et al. | Performance evaluation of current control strategies in LCL-filtered high-power converters with low pulse ratios | |
| JP7062084B2 (ja) | 交流回転電機の制御装置 | |
| JP5708283B2 (ja) | 車両 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |