KR20230142508A - 더 높은 주파수 범위에 대한 pdcch 개선 방법 및 장치 - Google Patents
더 높은 주파수 범위에 대한 pdcch 개선 방법 및 장치 Download PDFInfo
- Publication number
- KR20230142508A KR20230142508A KR1020237027710A KR20237027710A KR20230142508A KR 20230142508 A KR20230142508 A KR 20230142508A KR 1020237027710 A KR1020237027710 A KR 1020237027710A KR 20237027710 A KR20237027710 A KR 20237027710A KR 20230142508 A KR20230142508 A KR 20230142508A
- Authority
- KR
- South Korea
- Prior art keywords
- scs
- pdcch
- type0
- khz
- pbch block
- Prior art date
Links
- 238000000034 method Methods 0.000 title claims abstract description 34
- 230000006872 improvement Effects 0.000 title description 18
- 238000004891 communication Methods 0.000 claims abstract description 49
- 238000001228 spectrum Methods 0.000 claims description 64
- 238000005259 measurement Methods 0.000 claims description 39
- 238000012544 monitoring process Methods 0.000 claims description 23
- 238000013468 resource allocation Methods 0.000 claims description 7
- 238000013507 mapping Methods 0.000 claims 3
- 230000005540 biological transmission Effects 0.000 description 33
- 238000012545 processing Methods 0.000 description 26
- 238000005516 engineering process Methods 0.000 description 21
- 230000006870 function Effects 0.000 description 15
- 238000013459 approach Methods 0.000 description 11
- 238000010295 mobile communication Methods 0.000 description 11
- 125000004122 cyclic group Chemical group 0.000 description 7
- 230000008569 process Effects 0.000 description 7
- 230000011664 signaling Effects 0.000 description 7
- 101150096310 SIB1 gene Proteins 0.000 description 6
- 238000013473 artificial intelligence Methods 0.000 description 6
- 238000010408 sweeping Methods 0.000 description 6
- 238000012986 modification Methods 0.000 description 4
- 230000004048 modification Effects 0.000 description 4
- 238000013461 design Methods 0.000 description 3
- 238000011161 development Methods 0.000 description 3
- 230000007774 longterm Effects 0.000 description 3
- 230000007246 mechanism Effects 0.000 description 3
- 238000004590 computer program Methods 0.000 description 2
- 238000001514 detection method Methods 0.000 description 2
- 238000001914 filtration Methods 0.000 description 2
- 230000002452 interceptive effect Effects 0.000 description 2
- 238000010801 machine learning Methods 0.000 description 2
- 230000003287 optical effect Effects 0.000 description 2
- MJSPPDCIDJQLRE-YUMQZZPRSA-N S-methionyl-L-thiocitrulline Chemical compound CSCC[C@@H](C(S/C(\N)=N/CCC[C@@H](C(O)=O)N)=O)N MJSPPDCIDJQLRE-YUMQZZPRSA-N 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 230000010267 cellular communication Effects 0.000 description 1
- 238000006243 chemical reaction Methods 0.000 description 1
- 238000010276 construction Methods 0.000 description 1
- 239000013256 coordination polymer Substances 0.000 description 1
- 230000009977 dual effect Effects 0.000 description 1
- 230000000694 effects Effects 0.000 description 1
- 239000002360 explosive Substances 0.000 description 1
- 230000001788 irregular Effects 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 230000006855 networking Effects 0.000 description 1
- 238000005457 optimization Methods 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 230000010363 phase shift Effects 0.000 description 1
- 238000007781 pre-processing Methods 0.000 description 1
- 230000009467 reduction Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 238000009877 rendering Methods 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 230000003595 spectral effect Effects 0.000 description 1
- 238000005728 strengthening Methods 0.000 description 1
- 230000001052 transient effect Effects 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0053—Allocation of signaling, i.e. of overhead other than pilot signals
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/20—Control channels or signalling for resource management
- H04W72/23—Control channels or signalling for resource management in the downlink direction of a wireless link, i.e. towards a terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04B—TRANSMISSION
- H04B17/00—Monitoring; Testing
- H04B17/30—Monitoring; Testing of propagation channels
- H04B17/309—Measuring or estimating channel quality parameters
- H04B17/318—Received signal strength
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04J—MULTIPLEX COMMUNICATION
- H04J11/00—Orthogonal multiplex systems, e.g. using WALSH codes
- H04J11/0069—Cell search, i.e. determining cell identity [cell-ID]
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L27/00—Modulated-carrier systems
- H04L27/26—Systems using multi-frequency codes
- H04L27/2601—Multicarrier modulation systems
- H04L27/2602—Signal structure
- H04L27/26025—Numerology, i.e. varying one or more of symbol duration, subcarrier spacing, Fourier transform size, sampling rate or down-clocking
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/003—Arrangements for allocating sub-channels of the transmission path
- H04L5/0048—Allocation of pilot signals, i.e. of signals known to the receiver
- H04L5/0051—Allocation of pilot signals, i.e. of signals known to the receiver of dedicated pilots, i.e. pilots destined for a single user or terminal
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04L—TRANSMISSION OF DIGITAL INFORMATION, e.g. TELEGRAPHIC COMMUNICATION
- H04L5/00—Arrangements affording multiple use of the transmission path
- H04L5/0091—Signaling for the administration of the divided path
- H04L5/0094—Indication of how sub-channels of the path are allocated
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W24/00—Supervisory, monitoring or testing arrangements
- H04W24/08—Testing, supervising or monitoring using real traffic
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W48/00—Access restriction; Network selection; Access point selection
- H04W48/08—Access restriction or access information delivery, e.g. discovery data delivery
- H04W48/10—Access restriction or access information delivery, e.g. discovery data delivery using broadcasted information
-
- H—ELECTRICITY
- H04—ELECTRIC COMMUNICATION TECHNIQUE
- H04W—WIRELESS COMMUNICATION NETWORKS
- H04W72/00—Local resource management
- H04W72/04—Wireless resource allocation
- H04W72/044—Wireless resource allocation based on the type of the allocated resource
- H04W72/0446—Resources in time domain, e.g. slots or frames
Landscapes
- Engineering & Computer Science (AREA)
- Signal Processing (AREA)
- Computer Networks & Wireless Communication (AREA)
- Physics & Mathematics (AREA)
- Mathematical Physics (AREA)
- Computer Security & Cryptography (AREA)
- Databases & Information Systems (AREA)
- Quality & Reliability (AREA)
- Electromagnetism (AREA)
- Mobile Radio Communication Systems (AREA)
Abstract
무선 통신 시스템에서 PDCCH(Physical Downlink Control Channel) 개선을 위한 방법 및 장치. UE(user equipment)를 동작시키는 방법은 SS/PBCH(synchronization signals and physical broadcast channel) 블록을 수신하는 단계 및 Type0-PDCCH를 위한 제어 자원 세트(CORESET#0)에 대한 설정들의 세트를 결정하는 단계를 포함한다. 설정들의 세트는 SS/PBCH 블록과 동일한 CORESET#0에 대한 SCS(subcarrier spacing); CORESET#0과 SS/PBCH 블록 사이의 다중화 패턴; Type0-PDCCH에 대한 모니터 오케이전들을 포함하는 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및 슬롯들의 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함한다. CORESET#0과 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 시간 도메인 오프셋(O)은 CORSET#0의 SCS에 기초하여 설정될 수 있다. 이 방법은 CORESET#0에 대한 설정들의 세트에 기초하여 Type0-PDCCH를 수신하는 단계를 더 포함한다.
Description
본 개시는 일반적으로 무선 통신 시스템에 관한 것이며, 보다 구체적으로는 무선 통신 시스템에서의 PDCCH(physical downlink control channel) 개선에 관한 것이다.
5G 이동 통신 기술은 빠른 전송 속도와 새로운 서비스가 가능하도록, 넓은 주파수 대역을 정의하고 있으며, 3.5GHz 등 6GHz 이하 주파수("Sub 6GHz") 대역은 물론 28GHz와 39GHz 등 밀리미터파(㎜Wave)로 불리는 초고주파 대역("Above 6GHz")에서도 구현이 가능하다. 또한, 6G 이동 통신 기술의 경우(비욘드 5G 시스템이라 불리어짐), 5G 이동 통신 기술 대비 50배 빨라진 전송 속도와, 10분의 1로 줄어든 초저(Ultra Low) 레이턴시를 달성하기 위해 테라헤르츠(Terahertz) 대역(예를 들면, 95GHz 내지 3THz 대역)에서의 구현이 고려되고 있다.
5G 이동 통신 기술의 초기에는, 초광대역 서비스(enhanced Mobile BroadBand, eMBB), 고신뢰/초저지연 통신(Ultra Reliable & Low Latency Communications, URLLC), 대규모 기계식 통신(massive Machine-Type Communications, mMTC)에 대한 서비스 지원과 성능 요구 사항 만족을 목표로, mmWave에서의 전파 경로 손실 완화 및 전파 전송 거리 증가를 위한 빔포밍 및 거대 배열 다중 입출력(Massive MIMO), 초고주파수 자원의 효율적 활용을 위한 뉴머롤로지(복수 개의 서브캐리어 간격 운용 등)와 슬롯 포맷에 대한 동적 운영, 다중 빔 전송 및 광대역을 지원하기 위한 초기 액세스 기술, BWP(BandWidth Part)의 정의 및 운영, 대용량 데이터 전송을 위한 LDPC(Low Density Parity Check) 부호와 제어 정보의 신뢰성 높은 전송을 위한 폴라 코드(Polar Code)와 같은 새로운 채널 코딩 방법, L2 선-처리(L2 pre-processing), 특정 서비스에 특화된 전용 네트워크를 제공하는 네트워크 슬라이싱 등에 대한 표준화가 진행되었다.
현재, 5G 이동 통신 기술이 지원하고자 했던 서비스들을 고려하여 초기의 5G 이동 통신 기술 개선 및 성능 향상을 위한 논의가 진행 중에 있으며, 차량이 전송하는 자신의 위치 및 상태 정보에 기반하여 자율주행 차량의 주행판단을 돕고 사용자의 편의를 증대하기 위한 V2X(Vehicle-to-Everything), 비면허 대역에서 각종 규제 상 요구 사항들에 부합하는 시스템 동작을 목적으로 하는 NR-U(New Radio Unlicensed), NR UE 전력 절감, 지상 네트워크와의 통신이 불가능한 지역에서 커버리지 확보를 위한 UE-위성 직접 통신인 NTN(Non-Terrestrial Network), 포지셔닝 등의 기술에 대한 물리 계층 표준화가 진행 중이다.
또한, 타 산업과의 연계 및 융합을 통한 새로운 서비스를 지원하는 IIoT(Industrial Internet of Things), 무선 백홀 링크와 액세스 링크를 통합 지원하여 네트워크 서비스 지역 확장을 위한 노드를 제공하는 IAB(Integrated Access and Backhaul), 조건부 핸드오버 및 DAPS(Dual Active Protocol Stack) 핸드오버를 포함하는 이동성 향상, 랜덤 액세스 절차를 간소화하는 2 스텝 랜덤 액세스(2-step RACH for NR) 등의 기술에 대한 무선 인터페이스 아키텍처/프로토콜 분야의 표준화가 진행 중에 있다. 또한 네트워크 기능 가상화(Network Functions Virtualization, NFV) 및 소프트웨어 정의 네트워킹(SDN) 기술의 접목을 위한 5G 베이스라인 아키텍처(예를 들면, Service based Architecture, Service based Interface), UE 위치에 기반하여 서비스를 제공받는 모바일 엣지 컴퓨팅(Mobile Edge Computing, MEC) 등에 대한 시스템 아키텍처/서비스 분야의 표준화도 진행 중이다.
이와 같은 5G 이동 통신 시스템이 상용화될 시에, 폭발적인 증가 추세에 있는 커넥티드 기기들이 통신 네트워크에 연결될 것이며, 이에 따라 5G 이동 통신 시스템의 기능 및 성능 강화와 커넥티드 기기들의 통합 운용이 필요할 것으로 예상된다. 이를 위해, AR(Augmented Reality), VR(Virtual Reality), MR(Mixed Reality) 등을 효율적으로 지원하기 위한 확장 현실(XR), 인공지능(Artificial Intelligence, AI) 및 머신러닝(Machine Learning, ML)을 활용한 5G 성능 개선 및 복잡도 감소, AI 서비스 지원, 메타버스 서비스 지원, 드론 통신 등에 대한 새로운 연구가 진행될 예정이다.
또한, 이러한 5G 이동 통신 시스템의 발전은 6G 이동 통신 기술의 테라헤르츠 대역에서의 커버리지 보장을 위한 신규 파형, 전차원 다중입출력(Full Dimensional MIMO:FD-MIMO), 어레이 안테나(Array Antenna), 대규모 안테나(Large Scale Antenna)와 같은 다중 안테나 전송 기술, 테라헤르츠 대역 신호의 커버리지를 개선하기 위해 메타물질(Metamaterial) 기반 렌즈 및 안테나, OAM(Orbital Angular Momentum)을 이용한 고차원 공간 다중화 기술, RIS(Reconfigurable Intelligent Surface) 기술 뿐만 아니라, 6G 이동 통신 기술의 주파수 효율 향상 및 시스템 네트워크 개선을 위한 전이중화 기술, 위성, AI(Artificial Intelligence)를 설계 단계에서부터 활용하고 종단간(End-to-End) AI 지원 기능을 내재화하여 시스템 최적화를 실현하는 AI 기반 통신 기술, UE 연산 능력의 한계를 넘어서는 복잡도의 서비스를 초고성능 통신과 컴퓨팅 자원을 활용하여 실현하는 차세대 분산 컴퓨팅 기술 등의 개발에 기반이 될 수 있을 것이다.
본 개시는 무선 통신 시스템에 관한 것이며, 보다 구체적으로는, 무선 통신 시스템에서의 PDCCH 개선에 관한 것이다.
일 실시예에서, 무선 통신 시스템에서의 기지국(BS)이 제공된다. BS는 Type0-PDCCH를 위한 제어 자원 세트(CORESET#0)에 대한 설정들의 세트를 결정하도록 구성된 프로세서를 포함한다. 설정들의 세트는 SS/PBCH(synchronization signals and physical broadcast channel) 블록의 SCS(subcarrier spacing)와 동일한 CORESET#0에 대한 SCS; CORESET#0과 SS/PBCH 블록 사이의 다중화 패턴; Type0-PDCCH를 송신할 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및 Type0-PDCCH를 송신할 슬롯들 중 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함한다. CORESET#0과 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 시간 도메인 오프셋(O)은 {0,5,X,5+X}로부터의 값으로 설정될 수 있으며, 여기서 X는 CORSET#0의 SCS에 기초하여 결정된다. BS는 프로세서에 동작 가능하게 커플링된 트랜시버를 더 포함한다. 트랜시버는 SS/PBCH 블록을 송신하고; 그리고 CORESET#0에 대한 설정들의 세트에 기초하여, 하향링크 채널을 통해, Type0-PDCCH를 송신하도록 구성된다.
다른 실시예에서, 무선 통신 시스템에서의 사용자 단말(UE)이 제공된다. UE는 BS로부터 SS/PBCH 블록을 수신하도록 구성된 트랜시버; 및 트랜시버에 동작 가능하게 커플링된 프로세서를 포함한다. 프로세서는 Type0-PDCCH를 위한 CORESET#0에 대한 설정들의 세트를 결정하도록 구성된다. 설정들의 세트는 SS/PBCH 블록의 SCS와 동일한 CORESET#0에 대한 SCS; CORESET#0과 SS/PBCH 블록 사이의 다중화 패턴; Type0-PDCCH에 대한 모니터 오케이전(monitor occasion)들을 포함하는 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및 Type0-PDCCH에 대한 모니터 오케이전들을 포함하는 슬롯들 중 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함한다. CORESET#0과 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 시간 도메인 오프셋(O)은 {0,5,X,5+X}로부터의 값으로 설정될 수 있으며, 여기서 X는 CORSET#0의 SCS에 기초하여 결정된다. 트랜시버는 CORESET#0에 대한 설정들의 세트에 기초하여, 하향링크 채널을 통해, Type0-PDCCH를 수신하도록 더 구성된다.
또 다른 실시예에서, 무선 통신 시스템에서 UE를 동작시키는 방법이 제공된다. 이 방법은 BS로부터 SS/PBCH 블록을 수신하는 단계 및 Type0-PDCCH를 위한 CORESET#0에 대한 설정들의 세트를 결정하는 단계를 포함한다. 설정들의 세트는 SS/PBCH 블록의 SCS와 동일한 CORESET#0에 대한 SCS; CORESET#0과 SS/PBCH 블록 사이의 다중화 패턴; Type0-PDCCH에 대한 모니터 오케이전들을 포함하는 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및 Type0-PDCCH에 대한 모니터 오케이전들을 포함하는 슬롯들 중 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함한다. CORESET#0과 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 시간 도메인 오프셋(O)은 {0,5,X,5+X}로부터의 값으로 설정될 수 있으며, 여기서 X는 CORSET#0의 SCS에 기초하여 결정된다. 이 방법은 CORESET#0에 대한 설정들의 세트에 기초하여, 하향링크 채널을 통해, Type0-PDCCH를 수신하는 단계를 더 포함한다.
다른 기술적 특징은 하기 도면, 설명 및 청구범위로부터 당업자에게 용이하게 명백할 수 있다.
아래의 상세한 설명에 들어가기 전에, 본 특허 명세서 전체에 걸쳐 사용되는 특정 단어 및 어구들의 정의를 기재하는 것이 도움이 될 수 있다. 용어 "커플(couple)" 및 그 파생어는 두 개 이상의 요소 사이의 어떤 직접 또는 간접 통신을 나타내거나, 이들 요소가 서로 물리적으로 접촉하고 있는지의 여부를 나타낸다. 용어 "송신", "수신" 및 "통신" 그리고 그 파생어는 직접 통신 및 간접 통신 모두를 포함한다. 용어 "포함한다" 및 "구성한다" 그리고 그 파생어는 제한이 아닌 포함을 의미한다. 용어 "또는(or)"은 포괄적 용어로써, '및/또는'을 의미한다. 어구 "~와 관련되다(associated with)" 및 그 파생어는 ~을 포함한다(include), ~에 포함된다(be included within), ~와 결합하다(interconnect with), ~을 함유하다(contain), ~에 함유되어 있다(be contained within), ~에 연결한다(connect to or with), ~와 결합하다(couple to or with), ~ 전달한다(be communicable with), 와 협력하다(cooperate with), ~를 끼우다(interleave), ~을 나란히 놓다(juxtapose), ~에 인접하다(be proximate to), 구속하다/구속되다(be bound to or with), 소유하다(have), 속성을 가지다(have a property of), ~와 관계를 가지다(have a relationship to or with) 등을 의미한다. 용어 "컨트롤러(controller)"는 적어도 하나의 동작을 제어하는 어떤 장치, 시스템 또는 그 일부를 의미한다. 이러한 컨트롤러는 하드웨어 또는 하드웨어와 소프트웨어의 조합 및/또는 펌웨어로 구현될 수 있다. 특정 컨트롤러와 관련된 기능은 로컬 또는 원격으로 중앙 집중식으로 처리(centralized)되거나 또는 분산식으로 처리(distributed)될 수 있다. 어구 "적어도 하나"는, 그것이 항목들의 나열과 함께 사용될 경우, 나열된 항목들 중 하나 이상의 상이한 조합이 사용될 수 있음을 의미한다. 예를 들어, "A, B 또는 C 중 적어도 하나"는 A, B, C, A와 B, A와 C, B와 C, A와 B와 C의 조합 중 하나를 포함한다.
또한, 아래에서 설명되는 다양한 기능들은 하나 이상의 컴퓨터 프로그램에 의해 구현되거나 지원될 수 있으며, 이들 각각은 컴퓨터 판독 가능한 프로그램 코드로 형성되고 컴퓨터 판독 가능한 매체에 구현된다. 용어 "애플리케이션" 및 "프로그램"은 하나 이상의 컴퓨터 프로그램, 소프트웨어 컴포넌트, 명령어 세트, 프로시저, 함수, 객체, 클래스, 인스턴스, 관련 데이터, 혹은 적합한 컴퓨터 판독 가능한 프로그램 코드에서의 구현용으로 설정된 그것의 일부를 지칭한다. 어구 "컴퓨터 판독 가능한 프로그램 코드"는 소스 코드, 오브젝트 코드, 및 실행 가능한 코드를 포함하는 컴퓨터 코드의 종류를 포함한다. 어구 "컴퓨터 판독 가능한 매체"는 ROM(read only memory), RAM(random access memory), 하드 디스크 드라이브, 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD), 혹은 임의의 다른 타입의 메모리와 같은, 컴퓨터에 의해 액세스될 수 있는 임의의 타입의 매체를 포함한다. "비일시적인" 컴퓨터 판독 가능한 매체는 유선, 무선, 광학, 일시적인 전기적 또는 다른 신호들을 전달시키는 통신 링크를 제외한다. 비일시적 컴퓨터 판독 가능한 매체는 데이터가 영구적으로 저장되는 매체 그리고 재기록이 가능한 광디스크 또는 소거 가능한 메모리 장치와 같은, 데이터가 저장되어 나중에 덮어 씌어지는 매체를 포함한다.
다른 특정 단어 및 어구에 대한 정의가 이 특허 명세서 전반에 걸쳐 제공된다. 당업자는 대부분의 경우가 아니더라도 다수의 경우에 있어서, 이러한 정의는 종래에 뿐만 아니라 그러한 정의된 단어 및 어구의 향후 사용에 적용될 수 있음을 이해해야 한다.
본 개시의 일 실시예에 따르면, 더 높은 주파수 범위에 대한 Type0-PDCCH의 모니터링 성능이 개선될 수 있다.
본 개시의 일 실시예에 따르면, 더 높은 주파수 범위에 대한 CORESET#0과 SS/PBCH 블록 사이의 다중화 패턴이 결정될 수 있다.
본 개시 및 그 이점에 대한 보다 완전한 이해를 위해, 이제 첨부 도면과 함께 취해지는 다음의 설명에 대한 참조가 이루어지며, 도면에서 유사한 참조 부호는 유사한 부분을 나타낸다.
도 1은 본 개시의 실시예들에 따른 무선 네트워크의 일 예를 도시한 것이다.
도 2는 본 개시의 실시예들에 따른 gNB의 일 예를 도시한 것이다.
도 3은 본 개시의 실시예들에 따른 UE의 일 예를 도시한 것이다.
도 4a는 본 개시에 따른 무선 송신 경로의 일 예를 도시한 것이다.
도 4b는 본 개시에 따른 무선 수신 경로의 일 예를 도시한 것이다.
도 5는 본 개시의 실시예들에 따른 패턴 2에서의 Type0-PDCCH의 일 예를 도시한 것이다.
도 6은 본 개시의 실시예들에 따른 패턴 2에서의 Type0-PDCCH의 일 예를 도시한 것이다.
도 7은 본 개시의 실시예들에 따른 SS/PBCH 블록 지시를 위한 UE 방법의 흐름도를 도시한 것이다.
도 8은 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들의 일 예를 도시한 것이다.
도 9는 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들의 다른 예를 도시한 것이다.
도 10은 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들의 또 다른 예를 도시한 것이다.
도 1은 본 개시의 실시예들에 따른 무선 네트워크의 일 예를 도시한 것이다.
도 2는 본 개시의 실시예들에 따른 gNB의 일 예를 도시한 것이다.
도 3은 본 개시의 실시예들에 따른 UE의 일 예를 도시한 것이다.
도 4a는 본 개시에 따른 무선 송신 경로의 일 예를 도시한 것이다.
도 4b는 본 개시에 따른 무선 수신 경로의 일 예를 도시한 것이다.
도 5는 본 개시의 실시예들에 따른 패턴 2에서의 Type0-PDCCH의 일 예를 도시한 것이다.
도 6은 본 개시의 실시예들에 따른 패턴 2에서의 Type0-PDCCH의 일 예를 도시한 것이다.
도 7은 본 개시의 실시예들에 따른 SS/PBCH 블록 지시를 위한 UE 방법의 흐름도를 도시한 것이다.
도 8은 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들의 일 예를 도시한 것이다.
도 9는 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들의 다른 예를 도시한 것이다.
도 10은 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들의 또 다른 예를 도시한 것이다.
이하에 설명되는 도 1 내지 도 10, 및 이 특허 명세서에 있어서의 본 개시의 원리들을 설명하기 위해 사용되는 각종 실시예들은 단지 설명을 위한 것이며, 어떤 방식으로도 본 개시의 범위를 제한하는 것으로 해석되어서는 안된다. 당업자는 본 개시의 원리가 임의의 적절하게 구성된 시스템 또는 장치에서 구현될 수 있음을 이해할 것이다.
다음의 문헌들 즉, 3GPP TS 38.211 v16.1.0, "NR; Physical channels and modulation"; 3GPP TS 38.212 v16.1.0, "NR; Multiplexing and Channel coding"; 3GPP TS 38.213 v16.1.0, "NR; Physical Layer Procedures for Control"; 3GPP TS 38.214 v16.4.0, "NR; Physical Layer Procedures for Data"; 및 3GPP TS 38.331 v16.4.1, "NR; Radio Resource Control (RRC) Protocol Specification."은 본 명세서에서 완전히 설명된 것처럼 본 개시에 참조로서 포함된다
아래의 도 1 내지 도 3에서는 무선 통신 시스템들에서 구현되고 또한 OFDM(orthogonal frequency division multiplexing) 또는 OFDMA(orthogonal frequency division multiple access) 통신 기술들을 사용하여 구현되는 다양한 실시예들을 설명한다. 도 1 내지 도 3의 설명은 상이한 실시예들이 구현될 수 있는 방식에 대한 물리적 또는 구조적 제한을 나타내는 것을 의미하지 않는다. 본 개시의 상이한 실시예들은 임의의 적절하게 구성된 통신 시스템에서 구현될 수 있다.
도 1은 본 개시의 실시예들에 따른, 예시적 무선 네트워크를 도시한 것이다. 도 1에 나타낸 무선 네트워크의 실시예는 단지 설명을 위한 것이다. 무선 네트워크(100)에 대한 다른 실시예들이 본 개시의 범위를 일탈하지 않는 범위 내에서 사용될 수 있다.
도 1에 도시된 바와 같이, 무선 네트워크는 gNB(101)(예를 들면, 기지국, BS), gNB(102), 및 gNB(103)을 포함한다. gNB(101)는 gNB(102) 및 gNB(103)와 통신한다. 또한, gNB(101)는 적어도 하나의 네트워크(130), 예를 들어, 인터넷, 전용 IP(Internet Protocol) 네트워크, 또는 다른 데이터 네트워크와도 통신한다.
gNB(102)는 gNB(102)의 커버리지 영역(120) 내에 있는 제 1 복수의 사용자 단말(UE)들에게, 네트워크(130)에의 무선 광대역 액세스를 제공한다. 제 1 복수의 UE들은 중소기업(SB)에 위치할 수 있는 UE(111); 대기업(E)에 위치할 수 있는 UE(112); 와이파이 핫 스팟(HS)에 위치할 수 있는 UE(113); 제 1 주거지역(R)에 위치할 수 있는 UE(114); 제 2 주거지역(R)에 위치할 수 있는 UE(115); 및 휴대 전화, 무선 랩탑, 무선 PDA 등과 같은 모바일 장치(M)일 수 있는 UE(116)를 포함한다. gNB(103)는 gNB(103)의 커버리지 영역(125) 내에 있는 제 2 복수의 UE들에게, 네트워크(130)에의 무선 광대역 액세스를 제공한다. 제 2 복수의 UE들은 UE(115) 및 UE(116)를 포함한다. 몇몇 실시예들에서, gNB들(101-103) 중 하나 이상의 gNB들은 5G/NR, LTE(long term evolution), LTE-A(long term evolution-advanced), WiMAX, WiFi 또는 다른 무선 통신 기술들을 사용하여 서로 간에 및 UE들(111-116)과 통신할 수 있다.
네트워크 타입에 따라 "기지국" 또는 "BS"라는 용어는 네트워크에 무선 액세스를 제공하도록 구성된 컴포넌트(또는 컴포넌트 집합), 예를 들면, 송신 포인트(TP), 송-수신 포인트(TRP), 향상된 기지국(eNodeB 또는 gNB), 5G/NR 기지국(gNB), 매크로셀, 펨토셀, WiFi 액세스 포인트(AP) 또는 기타 무선 가능 장치를 지칭할 수 있다. 기지국은 하나 이상의 무선 통신 프로토콜, 예컨대 5G/NR 3GPP NR, LTE(long term evolution), LTE-A(LTE-advanced), HSPA(high speed packet access), Wi-Fi 802.11a/b/g/n/ac 등에 따라 무선 액세스를 제공할 수 있다. 편의상, 용어 "BS" 및 "TRP"는 본 특허 명세서에서 원격 단말에 대한 무선 액세스를 제공하는 네트워크 인프라스트럭처를 나타내기 위해 상호 교환적으로 사용된다. 또한, 네트워크 타입에 따라, "사용자 단말" 또는 "UE"라는 용어는 "이동국", "가입자국", "원격 단말", "무선 단말", "수신 포인트" 또는 "사용자 장치"와 같은 임의의 컴포넌트를 지칭할 수 있다. 편의상, 용어들 "사용자 단말" 및 "UE"는, UE가 이동 장치(예컨대, 휴대 전화기 또는 스마트 폰)이든 일반적으로 고려되는 고정 장치(예컨대, 데스크탑 컴퓨터 또는 벤딩 머신)이든 간에, BS에 무선으로 액세스하는 원격 무선 장비를 지칭하는 것으로 본 특허 명세서에서는 사용된다.
점선은 예시 및 설명만을 위해 거의 원형으로 도시되는 커버리지 영역(120 및 125)의 대략적인 범위를 보여준다. gNB들과 연관된 커버리지 영역들, 예를 들어 커버리지 영역들(120 및 125)은 gNB들의 구성, 및 자연 및 인공 장애물들과 관련된 무선 환경의 변화에 따라, 불규칙한 형태들을 포함하는 다른 형태들을 가질 수 있음을 명확하게 이해해야 한다.
아래에서 더 자세히 설명되는 바와 같이, UE들(111-116)의 하나 이상은 무선 통신 시스템에서 PDCCH 개선을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다. 특정 실시예들에서, gNB들(101-103)의 하나 이상은 무선 통신 시스템에서 PDCCH 개선을 위한 회로, 프로그래밍 또는 이들의 조합을 포함한다.
도 1이 무선 네트워크의 일 예를 도시하고 있지만, 다양한 변경들이 도 1에 대하여 이루어질 수 있다. 예를 들어, 무선 네트워크는 임의의 수의 gNB 및 임의의 수의 UE를 임의의 적절한 구성으로 포함할 수 있다. 또한, gNB(101)는 임의의 개수의 UE들과 직접 통신하여, 이 UE들에게 네트워크(130)로의 무선 광대역 액세스를 제공할 수 있다. 이와 유사하게, 각 gNB(102-103)은 네트워크(130)와 직접 통신하여, UE들에게 네트워크(130)로의 직접 무선 광대역 액세스를 제공할 수 있다. 또한, gNB들(101, 102, 및/또는 103)은 외부 전화 네트워크들 또는 다른 타입의 데이터 네트워크들과 같은 다른 또는 추가의 외부 네트워크들에의 액세스를 제공할 수 있다.
도 2는 본 개시의 실시예들에 따른, 예시적 gNB(102)를 도시한 것이다. 도 2에 도시된 gNB(102)의 실시예는 단지 설명을 위한 것이며, 도 1의 gNB들(101 및 103)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, gNB들은 각종의 다양한 구성들로 이루어지며, 도 2는 gNB에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다.
도 2에 도시된 바와 같이, gNB(102)는 복수의 안테나들(205a-205n), 복수의 RF 트랜시버들(210a-210n), 송신(TX) 처리 회로(215), 및 수신(RX) 처리 회로(220)를 포함한다. 또한, gNB(102)는 컨트롤러/프로세서(225), 메모리(230), 및 백홀 또는 네트워크 인터페이스(235)를 포함한다.
RF 트랜시버들(210a-210n)은, 안테나들(205a-205n)로부터, 네트워크(100) 내에서 UE들에 의해 송신되는 신호들과 같은 내향(incoming) RF 신호들을 수신한다. RF 트랜시버들(210a-210n)은 내향 RF 신호들을 하향 변환(down-convert)하여, IF 또는 기저대역 신호들을 생성한다. IF 또는 기저대역 신호들은, 기저대역 또는 IF 신호들을 필터링하고, 디코딩하고, 및/또는 디지털화하는 것에 의하여 처리된 기저대역 신호들을 생성하는 RX 처리 회로(220)로 송신된다. RX 처리 회로(220)는 이 처리된 기저대역 신호들을, 추가의 처리를 위하여 컨트롤러/프로세서(225)로 송신한다.
TX 처리 회로(215)는, 컨트롤러/프로세서(225)로부터 아날로그 또는 디지털 데이터(예컨대, 음성 데이터, 웹 데이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신한다. TX 처리 회로(215)는, 외향(outgoing) 기저대역 데이터를 인코딩, 멀티플렉싱, 및/또는 디지털화하여, 처리된 기저대역 또는 IF 신호들을 생성한다. RF 트랜시버들(210a-210n)은 TX 처리 회로(215)로부터, 외향 처리된 기저대역 또는 IF 신호들을 수신하고, 그 기저대역 또는 IF 신호들을, 안테나들(205a-205n)을 통해 송신되는 RF 신호들로 상향 변환한다.
컨트롤러/프로세서(225)는 gNB(102)의 전반적인 동작을 제어하는 하나 이상의 프로세서들 또는 다른 처리 장치들을 포함할 수 있다. 예를 들어, 컨트롤러/프로세서(225)는, 잘 알려진 원리들에 따라 RF 트랜시버들(210a-210n), RX 처리 회로(220), 및 TX 처리 회로(215)에 의해 상향링크(UL) 신호들의 수신 및 하향링크(DL) 신호들의 송신을 제어할 수 있다. 컨트롤러/프로세서(225)는 더 진보된 무선 통신 기능들과 같은 추가 기능들도 지원할 수 있다. 예를 들어, 컨트롤러/프로세서(225)는 복수의 안테나들(205a-205n)로부터의 외향 신호들이 원하는 방향으로 효과적으로 조종하기 위해 다르게 가중 처리되는 빔포밍 또는 지향성 라우팅 동작들을 지원할 수 있다. 다양한 다른 기능들 중 임의의 기능이 컨트롤러/프로세서(225)에 의해 gNB(102)에서 지원될 수 있다.
또한, 컨트롤러/프로세서(225)는 메모리(230)에 상주하는 프로그램들 및 다른 프로세스들, 예를 들어 OS를 실행할 수 있다. 컨트롤러/프로세서(225)는 실행 프로세스에 의한 요구에 따라 데이터를 메모리(230) 내로 또는 외부로 이동시킬 수 있다.
또한, 컨트롤러/프로세서(225)는 백홀 또는 네트워크 인터페이스(235)에 커플링된다. 백홀 또는 네트워크 인터페이스(235)는, gNB(102)가 백홀 연결을 통해 또는 네트워크를 통해 다른 장치들 또는 시스템들과 통신하는 것을 가능하게 한다. 인터페이스(235)는 임의의 적절한 유선 또는 무선 연결(들)을 통한 통신들을 지원할 수 있다. 예를 들어, gNB(102)가 셀룰러 통신 시스템(예컨대, 5G/NR, LTE, 또는 LTE-A를 지원하는 것)의 일부로서 구현되는 경우, 인터페이스(235)는, gNB(102)가 유선 또는 무선 백홀 연결을 통해 다른 gNB들과 통신하는 것을 가능하게 할 수 있다. gNB(102)가 액세스 포인트로서 구현되는 경우, 인터페이스(235)는, gNB(102)가 유선 또는 무선 로컬 영역 네트워크를 통해 또는 유선 또는 무선 연결을 통해 더 큰 네트워크(예컨대, 인터넷)로 송신하는 것을 가능하게 한다. 인터페이스(235)는 유선 또는 무선 연결, 예를 들어 이더넷 또는 RF 트랜시버를 통한 통신들을 지원하는 임의의 적절한 구조를 포함한다.
메모리(230)는 컨트롤러/프로세서(225)에 커플링된다. 메모리(230)의 일부는 RAM을 포함할 수 있으며, 메모리(230)의 다른 일부는 플래시 메모리 또는 다른 ROM을 포함할 수 있다.
도 2가 gNB(102)의 일 예를 도시하고 있지만, 다양한 변경들이 도 2에 대하여 이루어질 수 있다. 예를 들어, gNB(102)는 도 2에 나타낸 각 컴포넌트에 대한 임의의 개수를 포함할 수 있다. 특정 예로서, 액세스 포인트는 다수의 인터페이스(들235)을 포함할 수 있고, 컨트롤러/프로세서(225)는 무선 통신 시스템에서 PDCCH 개선을 지원할 수 있다. 다른 특정 예로서, 단일 인스턴스의 TX 처리 회로(215) 및 단일 인스턴스의 RX 처리 회로(220)를 포함하는 것으로 도시되어 있지만, gNB(102)는 각각에 대한 복수의 인스턴스들을 포함할 수 있다(예컨대, RF 트랜시버당 하나). 또한, 도 2의 각종 컴포넌트들이 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가의 컴포넌트들이 부가될 수도 있다.
도 3은 본 개시의 실시예들에 따른, 예시적 UE(116)를 도시한 것이다. 도 3에 도시된 UE(116)의 실시예는 단지 설명을 위한 것이며, 도 1의 UE들(111-115)은 동일하거나 유사한 구성을 가질 수 있다. 그러나, UE들은 각종의 다양한 구성들로 이루어지며, 도 3은 UE에 대한 임의의 특정 구현으로 본 개시의 범위를 제한하지 않는다.
도 3에 도시된 바와 같이, UE(116)는 안테나(305), 무선 주파수(radio frequency, RF) 트랜시버(310), TX 처리 회로(315), 마이크로폰(320), 및 수신(RX) 처리 회로(325)를 포함한다. 또한, UE(116)는 스피커(330), 프로세서(340), 입/출력(I/O) 인터페이스(IF)(345), 터치스크린(350), 디스플레이(355), 및 메모리(360)를 포함한다. 메모리(360)는 운영 체제(OS)(361) 및 하나 이상의 애플리케이션들(362)을 포함한다.
RF 트랜시버(310)는 네트워크(100)의 gNB에 의해 송신되는 내향 RF 신호를 안테나(305)로부터 수신한다. RF 트랜시버(310)는 수신 RF 신호를 하향 변환하여 중간 주파수(IF)나 기저대역 신호를 생성한다. IF 또는 기저대역 신호는, 그 기저대역 또는 IF 신호를 필터링하고, 디코딩하고, 및/또는 디지털화하는 것에 의해 처리된 기저대역 신호를 생성하는 RX 처리 회로(325)로 송신된다. RX 처리 회로(325)는 그 처리된 기저대역 신호를, 스피커(330)로 송신하거나(예컨대, 음성 데이터), 또는 추가 처리를 위해 프로세서(340)로 송신한다(예컨대, 웹 브라우징 데이터).
TX 처리 회로(315)는 마이크로폰(320)으로부터 아날로그 또는 디지털 음성 데이터를 수신하거나 또는 프로세서(340)로부터 다른 외향 기저대역 데이터(예컨대, 웹 데이터, 이-메일, 또는 쌍방향 비디오 게임 데이터)를 수신한다. TX 처리 회로(315)는 그 외향 기저대역 데이터를 인코딩, 멀티플렉싱, 및/또는 디지털화하여, 처리된 기저대역 또는 IF 신호를 생성한다. RF 트랜시버(310)는 TX 처리 회로(315)로부터 외향 처리된 기저대역 또는 IF 신호를 수신하고, 기저대역 또는 IF 신호를 안테나(305)를 통해 송신되는 RF 신호로 상향 변환한다.
프로세서(340)는 하나 이상의 프로세서들 또는 다른 처리 장치들을 포함할 수 있으며, 메모리(360)에 저장된 OS(361)를 실행함으로써 UE(116)의 전반적인 동작을 제어할 수 있다. 예를 들어, 프로세서(340)는 잘 알려진 원리들에 따라 RF 트랜시버(310), RX 처리 회로(325), 및 TX 처리 회로(315)에 의해 DL 신호들의 수신 및 UL 신호들의 송신을 제어할 수 있다. 몇몇 실시예들에서, 프로세서(340)는 적어도 하나의 마이크로프로세서 또는 마이크로컨트롤러를 포함한다.
프로세서(340)는 또한 무선 통신 시스템에서 PDCCH 개선을 위한 프로세스와 같은 메모리(360)에 상주하는 다른 프로세스 및 프로그램을 실행할 수 있다. 프로세서(340)는 실행 프로세스에 의한 요구에 따라 메모리(360) 내로 또는 외부로 데이터를 이동할 수 있다. 몇몇 실시예들에서, 프로세서(340)는 OS(361)에 기초하여 또는 gNB들 또는 오퍼레이터로부터 수신된 신호들에 따라 애플리케이션들(362)을 실행하도록 구성된다. 또한, 프로세서(340)는, 랩탑 컴퓨터 및 휴대용 컴퓨터와 같은 다른 장치들에 연결되는 능력을 UE(116)에게 제공하는 I/O 인터페이스(345)에 커플링되어 있다. I/O 인터페이스(345)는 이 주변기기들과 프로세서(340) 간의 통신 경로이다.
또한, 프로세서(340)는 터치스크린(350) 및 디스플레이(355)에 커플링된다. UE(116)의 오퍼레이터는 터치스크린(350)을 사용하여 UE(116)에 데이터를 입력할 수 있다. 디스플레이(355)는 예를 들어, 웹 사이트들로부터의 텍스트 및/또는 적어도 제한된 그래픽들을 렌더링할 수 있는 액정 표시 장치, 발광 다이오드 디스플레이, 또는 다른 디스플레이일 수 있다.
메모리(360)는 프로세서(340)에 커플링된다. 메모리(360)의 일부는 랜덤 액세스 메모리(RAM)를 포함할 수 있으며, 메모리(360)의 다른 일부는 플래시 메모리 또는 다른 판독 전용 메모리(ROM)를 포함할 수 있다.
도 3이 UE(116)의 일 예를 도시하고 있지만, 다양한 변경들이 도 3에 대하여 이루어질 수 있다. 예를 들어, 도 3의 각종 컴포넌트들은 조합되거나, 더 세분화되거나, 생략될 수 있으며, 특정 필요들에 따라 추가 컴포넌트들이 부가될 수도 있다. 일 특정 예로서, 프로세서(340)는 복수의 프로세서들, 예를 들어 하나 이상의 중앙 처리 유닛(CPU)들 및 하나 이상의 그래픽 처리 유닛(GPU)들로 분할될 수 있다. 또한, 도 3이 이동 전화기나 스마트 폰과 같이 구성된 UE(116)를 도시하고 있지만, UE들은 다른 타입의 이동 또는 고정 장치들로서 동작하도록 구성될 수도 있다.
4G 통신 시스템의 구축 이래로 증가하는 무선 데이터 트래픽에 대한 수요를 충족하고 다양한 수직적 응용을 가능하게 하기 위해, 5G/NR 통신 시스템이 개발되어 현재 구축 중에 있다. 5G/NR 통신 시스템은 보다 높은 데이터 속도를 달성하도록 더 높은 주파수(mmWave) 대역(예컨대, 28GHz 또는 60GHz 대역)에서 구현되거나, 아니면 더 강건한 커버리지 및 이동성 지원을 가능하게 하기 위해 6GHz와 같은 더 낮은 주파수 대역에서 구현되도록 고려된다. 무선파의 전파 손실을 줄이고 전송 거리를 늘리기 위해, 빔포밍(beamforming), MIMO(Massive Multiple-Input Multiple-Output), FD-MIMO(Full dimensional MIMO), 어레이 안테나, 아날로그 빔포밍, 대규모 안테나 기술 등이 5G/NR 통신 시스템에서 논의된다.
또한, 5G/NR 통신 시스템에서는, 시스템 네트워크 개선을 위한 개발이 진화된 스몰 셀(advanced small cells), 클라우드 무선 접속 네트워크 RAN(Radio Access Network), 초 고밀도(ultra-dense) 네트워크, D2D(Device-to-Device) 통신, 무선 백홀, 이동 네트워크, 협력형 통신, CoMP(Coordinated Multi-Point), 수신단 간섭 제거 등에 기반하여 진행 중이다.
5G 시스템 및 이와 관련된 주파수 대역에 대한 논의는 본 개시의 특정 실시예가 5G 시스템에서 구현될 수 있기 때문에 단지 참조를 위한 것이다. 그러나, 본 개시는 5G 시스템 또는 이와 관련된 주파수 대역에만 제한되지 않으며, 본 개시의 실시예들은 임의의 주파수 대역과 관련하여 활용될 수 있다. 예를 들어, 본 개시의 양태들은 테라헤르츠(THz) 대역을 사용할 수 있는 5G 통신 시스템, 6G 또는 심지어 그 이후의 릴리스의 전개에 적용될 수도 있다.
5G 시스템 및 이와 관련된 주파수 대역에 대한 논의는 본 개시의 특정 실시예가 5G 시스템에서 구현될 수 있기 때문에 단지 참조를 위한 것이다. 그러나, 본 개시는 5G 시스템 또는 이와 관련된 주파수 대역에만 제한되지 않으며, 본 개시의 실시예들은 임의의 주파수 대역과 관련하여 활용될 수 있다. 예를 들어, 본 개시의 양태들은 테라헤르츠(THz) 대역을 사용할 수 있는 5G 통신 시스템, 6G 또는 심지어 그 이후의 릴리스의 전개에 적용될 수도 있다.
통신 시스템은 기지국 또는 송신 포인트로부터 UE로의 송신을 지칭하는 DL과 UE로부터 기지국 또는 수신 포인트로의 송신을 지칭하는 UL을 포함한다.
셀 상에서 DL 시그널링 또는 UL 시그널링을 위한 시간 유닛은 슬롯이라고 하며, 하나 이상의 심볼을 포함할 수 있다. 심볼은 또한 부가적인 시간 유닛의 역할을 할 수 있다. 주파수(또는 대역폭(BW)) 유닛은 자원 블록(RB)이라고 한다. 하나의 RB는 다수의 서브캐리어(SC)를 포함한다. 예를 들어, 슬롯은 0.5 밀리초 또는 1 밀리초의 지속 시간을 가질 수 있고, 14개의 심볼을 포함할 수 있으며, RB는 30KHz 또는 15KHz 등의 SC 간 간격을 갖는 12개의 SC를 포함할 수 있다.
DL 신호는 정보 컨텐츠를 전달하는 데이터 신호, DL 제어 정보(DL control information; DCI)를 전달하는 제어 신호 및 파일럿 신호(pilot signal)라고도 알려진 기준 신호(reference signal; RS)를 포함한다. gNB는 각각의 PDSCH(Physical DL Shared Channel) 또는 PDCCH를 통해 데이터 정보 또는 DCI를 송신한다. PDSCH 또는 PDCCH는 하나의 슬롯 심볼을 포함하는 다양한 슬롯 심볼의 수를 통해 송신될 수 있다. 간결성을 위해, UE에 의해 PDSCH 수신을 스케줄링하는 DCI 포맷은 DL DCI 포맷이라 하고, UE로부터 PUSCH(physical uplink shared channel) 송신을 스케줄링하는 DCI 포맷은 UL DCI 포맷이라 한다.
gNB는 채널 상태 정보 RS(channel state information RS; CSI-RS) 및 복조 RS(demodulation RS; DMRS)를 포함하는 여러 타입의 RS 중 하나 이상을 송신한다. CSI-RS는 주로 UE가 측정을 수행하고 CSI(channel state information)를 gNB에 제공하기 위한 것이다. 채널 측정을 위해, 비제로 전력 CSI-RS(non-zero power CSI-RS; NZP CSI-RS) 자원이 사용된다. 간섭 측정 보고(interference measurement report; IMR)의 경우, 제로 전력 CSI-RS(zero power CSI-RS; ZP CSI-RS) 설정과 연관된 CSI 간섭 측정(CSI interference measurement; CSI-IM) 자원이 사용된다. CSI 프로세스는 NZP CSI-RS 및 CSI-IM 자원으로 구성된다.
UE는 gNB로부터 DL 제어 시그널링 또는 RRC 시그널링과 같은 상위 계층 시그널링을 통해 CSI-RS 송신 파라미터를 결정할 수 있다. CSI-RS의 송신 인스턴스(transmission instance)는 DL 제어 시그널링에 의해 나타내어질 수 있거나 상위 계층 시그널링에 의해 설정될 수 있다. DMRS는 각각의 PDCCH 또는 PDSCH의 BW에서만 송신되며, UE는 DMRS를 사용하여 데이터 또는 제어 정보를 복조할 수 있다.
도 4a 및 도 4b는 본 개시에 따른 예시적인 무선 송수신 경로를 도시한 것이다. 다음의 설명에서, 송신 경로(400)는 gNB(예컨대, gNB(102))에서 구현되는 것으로서 설명될 수 있지만, 수신 경로(450)는 UE(예컨대, UE(116))에서 구현되는 것으로서 설명될 수 있다. 그러나, 수신 경로(450)는 gNB에서 구현될 수 있고, 송신 경로(400)는 UE에서 구현될 수 있다는 것이 이해될 수 있다. 일부 실시예들에서, 수신 경로(450)는 본 개시의 실시예들에서 설명된 바와 같이 2D 안테나 어레이를 갖는 시스템에 대한 코드북 설계 및 구조를 지원하도록 구성된다.
도 4a에 도시된 송신 경로(400)는 채널 코딩 및 변조 블록(405), 직렬-병렬(S-to-P) 블록(410), 크기 N 역 고속 푸리에 변환(Inverse Fast Fourier Transform, IFFT) 블록(415), 병렬-직렬(P-to-S) 블록(420), 부가 사이클릭 프리픽스 블록(add cyclic prefix block)(425) 및 상향 변환기(up-converter, UC)(430)를 포함한다. 도 5에 도시된 수신 경로(450)는 하향 변환기(down-converter, DC)(455), 제거 사이클릭 프리픽스 블록(460), 직렬-병렬(S-to-P) 블록(465), 크기 N 고속 푸리에 변환(Fast Fourier Transform, FFT) 블록(470), 병렬-직렬(P-to-S) 블록(475), 및 채널 디코딩 및 복조 블록(480)을 포함한다.
도 4a에 도시된 바와 같이, 채널 코딩 및 변조 블록(405)은 정보 비트(information bit)의 세트를 수신하고, 코딩(예컨대, LDPC(low-density parity check) 코딩)을 적용하며, 일련의 주파수 도메인 변조 심볼(frequency-domain modulation symbol)을 생성하기 위해 입력 비트(예컨대, QPSK(quadrature phase shift keying) 또는 QAM(quadrature amplitude modulation))를 변조시킨다.
직렬-병렬 블록(410)은 N개의 병렬 심볼 스트림을 생성하기 위해 직렬 변조된 심볼을 병렬 데이터로 변환(예컨대, 역다중화)하며, 여기서 N은 gNB(102) 및 UE(116)에서 사용되는 IFFT/FFT 크기이다. 크기 N IFFT 블록(415)은 시간 도메인 출력 신호를 생성하기 위해 N개의 병렬 심볼 스트림 상에서 IFFT 연산을 수행한다. 병렬-직렬 블록(420)은 직렬 시간 도메인 신호를 생성하기 위해 크기 N IFFT 블록(415)으로부터의 병렬 시간 도메인 출력 심볼을 변환한다(예컨대, 다중화). 부가 사이클릭 프리픽스 블록(425)은 사이클릭 프리픽스를 시간 도메인 신호에 삽입한다. 상향 변환기(430)는 무선 채널을 통한 송신을 위해 부가 사이클릭 프리픽스 블록(425)의 출력을 RF 주파수로 변조시킨다(예컨대, 상향 변환). 신호는 또한 RF 주파수로 변환하기 전에 기저 대역에서 필터링될 수 있다.
gNB(102)로부터 송신된 RF 신호는 무선 채널을 통과한 후에 UE(116)에 도달하고, gNB(102)에서의 동작과의 역 동작(reverse operation)이 UE(116)에서 수행된다.
도 4b에 도시된 바와 같이, 하향 변환기(455)는 수신된 신호를 기저 대역 주파수로 하향 변환하고, 제거 사이클릭 프리픽스 블록(460)은 직렬 시간 도메인 기저 대역 신호를 생성하기 위해 사이클릭 프리픽스를 제거한다. 직렬-병렬 블록(465)은 시간 도메인 기저 대역 신호를 병렬 시간 도메인 신호로 변환한다. 크기 N FFT 블록(470)은 N개의 병렬 주파수 도메인 신호를 생성하기 위해 FFT 알고리즘을 수행한다. 병렬-직렬 블록(475)은 병렬 주파수 도메인 신호를 일련의 변조된 데이터 심볼로 변환한다. 채널 디코딩 및 복조 블록(480)은 변조된 심볼들을 복조 및 디코딩하여, 원래의 입력 데이터 스트림을 복구한다.
gNB(101-103) 각각은 하향링크에서 UE(111-116)로 송신하는 것과 유사한 도 4a에 도시된 송신 경로(400)를 구현할 수 있고, 상향링크에서 UE(111-116)로부터 수신하는 것과 유사한 도 4b에 도시된 수신 경로(450)를 구현할 수 있다. 마찬가지로, UE(111-116)의 각각은 상향링크에서 gNB(101-103)로 송신하기 위한 송신 경로(400)를 구현할 수 있고, 하향링크에서 gNB(101-103)로부터 수신하기 위한 수신 경로(450)를 구현할 수 있다.
도 4a 및 도 4b에서의 각각의 구성 요소는 하드웨어만을 사용하거나 하드웨어와 소프트웨어/펌웨어의 조합을 사용하여 구현될 수 있다. 특정 예로서, 도 4a 및 도 4b의 구성 요소 중 적어도 일부는 소프트웨어로 구현될 수 있지만, 다른 구성 요소는 설정 가능한 하드웨어 또는 소프트웨어 및 설정 가능한 하드웨어의 혼합에 의해 구현될 수 있다. 예를 들어, FFT 블록(470) 및 IFFT 블록(415)은 설정 가능한 소프트웨어 알고리즘으로서 구현될 수 있으며, 여기서 크기 N의 값은 구현에 따라 수정될 수 있다.
또한, FFT 및 IFFT를 사용하는 것으로서 설명되었지만, 이는 예시일 뿐이며, 본 개시의 범위를 제한하는 것으로 해석될 수 없다. 이산 푸리에 변환(discrete Fourier transform, DFT) 및 역이산 푸리에 변환(inverse discrete Fourier transform, IDFT) 함수와 같은 다른 타입의 변환이 사용될 수 있다. DFT 및 IDFT 함수에 대해 N 변수의 값은 임의의 정수(예컨대, 1, 2, 3, 4 등)일 수 있지만, FFT 및 IFFT 함수에 대해서는 N 변수의 값은 2의 거듭 제곱인 임의의 정수(즉, 1, 2, 4, 8, 16 등)일 수 있다는 것이 이해될 수 있다.
도 4a 및 도 4b가 무선 송신 및 수신 경로의 예를 도시하고 있지만, 도 4a 및 도 4b에 대해 다양한 변경이 이루어질 수 있다. 예를 들어, 도 4a 및 도 4b에서의 다양한 구성 요소는 조합되거나, 더 세분화되거나 생략될 수 있으며, 특정 필요에 따라 추가적인 구성 요소가 부가될 수 있다. 또한, 도 4a 및 도 4b는 무선 네트워크에서 사용될 수 있는 타입의 송수신 경로의 예를 도시하기 위한 것이다. 무선 네트워크에서 무선 통신을 지원하기 위해 다른 적절한 아키텍처가 사용될 수 있다.
본 개시는 더 높은 주파수 범위, 예를 들어 120 kHz인 기존 지원되던 SCS 및 480 kHz 및 960 kHz인 새로운 SCS에 대한 Type0-PDCCH 모니터링의 개선에 초점을 맞춘 것이다.
특히, 본 개시는 다음과 같은 구성 요소들을 포함한다: (1) 패턴 1에서의 Type0-PDCCH에 대한 개선; (2) {120, 120} kHz에 대한 패턴 2에서의 Type0-PDCCH에 대한 개선; (3) {480, 480} kHz 및/또는 {960, 960} kHz에 대한 패턴 2에서의 Type0-PDCCH에 대한 개선; (4) {120, 120} kHz에 대한 패턴 3에서의 Type0-PDCCH에 대한 개선; (5) {480, 480} kHz 및/또는 {960, 960} kHz에 대한 패턴 3에서의 Type0-PDCCH에 대한 개선; 및 (6) 스팬 기반 Type0-PDCCH 모니터링.
NR Rel-15 및 Rel-16에서는, SS/PBCH(synchronization signal/physical broadcasting channel) 블록과 CORESET#0(control resource set #0)의 다중화 패턴에 따라 Type0-PDCCH의 설정이 결정된다.
공유 스펙트럼 채널 액세스가 있는 동작과 SS/PBCH 블록 및 CORESET 다중화 패턴 1의 경우, UE는 평균 이득, 준 공동 위치(quasi co-location) "typeA" 및 "typeD" 프로퍼티들과 관련하여(적용 가능한 경우) Type0-PDCCH CSS 세트에 대한 CORESET을 제공하는 SS/PBCH 블록과 준 공동 위치에 있는 SS/PBCH 블록들과 연관된 Type0-PDCCH 모니터링 오케이전들을 포함하는 슬롯들에 걸친 Type0-PDCCH CSS 세트에서 PDCCH를 모니터링한다.
후보 SS/PBCH 블록 인덱스 의 경우(여기서 ), 슬롯 n0에서 시작하는 2개의 연속적인 슬롯들은 연관된 Type0-PDCCH 모니터링 오케이전들을 포함한다. UE는 인 경우 SFNC mod 2 = 0을 만족하는 SFN(system frame number) SFNC를 갖는 프레임에 있거나, 또는 인 경우 SFNC mod 2 = 1을 만족하는 SFN을 갖는 프레임에 있는 으로서 슬롯 n0의 인덱스를 결정한다.
공유 스펙트럼 채널 액세스가 없는 동작과 SS/PBCH 블록 및 CORESET 다중화 패턴 1에 대해, UE는 슬롯 n0부터 시작하는 2개의 연속적인 슬롯들에 걸친 Type0-PDCCH CSS 세트에서 PDCCH를 모니터링한다. 인덱스 i를 갖는 SS/PBCH 블록에 대해, UE는 인 경우 SFNC mod 2 = 0를 만족하는 SFN(system frame number) SFNC를 갖는 프레임에 있거나, 또는 인 경우 SFNC mod 2 = 0을 만족하는 SFN을 갖는 프레임에 있는 로서 슬롯 n0의 인덱스를 결정한다.
SS/PBCH 블록 및 CORESET 다중화 패턴 2 및 3에 대해, UE는 SS/PBCH 블록의 주기와 동일한 Type0-PDCCH CSS 세트 주기를 갖는 하나의 슬롯에 걸친 Type0-PDCCH CSS 세트에서 PDCCH를 모니터링한다.
더 높은 주파수 범위, 예를 들어 52.6 GHz 내지 71 GHz의 경우, 480 kHz 및/또는 960 kHz와 같은 새로운 서브캐리어 간격들이 지원될 수 있으며, 새로운 SCS들을 지원하기 위한 Type0-PDCCH에 대한 개선이 필요하다.
다음의 예시적인 설명들 및 실시예들이 OFDM 또는 OFDMA를 가정하겠지만, 본 개시는 다른 OFDM 기반 송신 파형들 또는 F-OFDM(filtered OFDM)과 같은 다중 액세스 방식들로 확장될 수도 있다.
Rel-15에서, SS/PBCH 블록 및 CORESET#0의 다중화 패턴이 패턴 1인 경우, 슬롯 n0의 인덱스 결정에 있어서 파라미터 O가 FR2에 대해 {0, 2.5, 5, 7.5}로부터의 값을 취할 수 있으며, 항 
는 CORESET#0에서의 PDCCH의 SCS와 상관없이 O의 주어진 값에 대한 고정된 절대 시간에 대응한다. 52.6 내지 71 GHz에 대하여, 480 kHz 또는 960 kHz SS/PBCH 블록이 지원되는 경우, 파라미터 O에 대한 개선이 필요하다.
일 실시예에서, SS/PBCH 블록 및 CORESET#0의 다중화 패턴이 패턴 1인 경우, 슬롯 n0의 인덱스 결정에 있어서 파라미터 O는 CORESET#0에서의 PDCCH의 SCS에 따라 달라질 수 있으므로, 항 
는 CORESET#0에서 PDCCH의 다른 SCS에 대한 다른 절대 시간에 대응한다. 한 가지 추가 고려 사항에서, O의 일부 특정 값에 대하여 수정 사항이 적용될 수 있다.
일 예에서, 슬롯 n0의 인덱스 결정에 있어서 파라미터 O는 SS/PBCH 블록의 SCS에 대한 {0, 2.5, 5, 7.5}로부터의 값을 120 kHz로 취할 수 있다.
일 예에서, Type0-PDCCH에 대한 설정 테이블에서, 설정이 MIB에 의해 제공되는 경우, O의 값이 
로 설정될 수 있으며, 여기서 
는 120 kHz SCS와 SS/PBCH 블록의 SCS 간의 비율이다. v의 값은 SS/PBCH 블록의 지원되는 SCS에 따라 달라진다(예를 들면, v=1,2,3 또는 v=2,3). 이 예는 표 1과 같이 나타내질 수 있다.
[표 1]
다른 예에서는, Type0-PDCCH에 대한 설정 테이블에서, MIB에 의해 설정이 제공되는 경우, O의 값이 
로 설정될 수 있으며, 여기서 
는 120 kHz SCS와 SS/PBCH 블록의 SCS 간의 비율이다. v의 값은 SS/PBCH 블록의 지원되는 SCS에 따라 달라진다(예를 들면, v=1,2,3 또는 v=2,3). 또한 이 예는 표 2와 같이 나타내질 수 있다.
[표 2]
또 다른 예에서는, Type0-PDCCH에 대한 설정 테이블에서, MIB에 의해 설정이 제공되는 경우, O의 값이 
로 설정될 수 있으며, 여기서 
는 120 kHz SCS와 SS/PBCH 블록의 SCS 간의 비율이다. v의 값은 SS/PBCH 블록의 지원되는 SCS에 따라 달라진다(예를 들면, v=1,2,3 또는 v=2,3). 또한 이 예는 표 3과 같이 나타내질 수 있다.
[표 3]
또 다른 예에서는, Type0-PDCCH에 대한 설정 테이블에서, MIB에 의해 설정이 제공되는 경우, O의 값이 
로 설정될 수 있으며, 여기서 
는 120 kHz SCS와 SS/PBCH 블록의 SCS 간의 비율이다. v의 값은 SS/PBCH 블록의 지원되는 SCS에 따라 달라진다(예를 들면, v=2,3). 또한 이 예는 표 4와 같이 나타내질 수 있다.
[표 4]
이 예들에서, 
는 120 kHz SCS와 SS/PBCH 블록의 SCS 간의 비율이다. 예를 들어, SS/PBCH 블록의 SCS가 240 kHz이면 v=1, SS/PBCH 블록의 SCS가 480 kHz이면 v=2, SS/PBCH 블록의 SCS가 960 kHz이면 v=3이다. 한 가지 추가 고려 사항에서, SS/PBCH 블록의 SCS가 CORESET#0에서의 PDCCH의 SCS와 동일할 수 있으며(즉, 본 실시예의 테이블들에서 "SS/PBCH 블록의 SCS"는 "CORESET#0에서의 PDCCH의 SCS"로 대체될 수 있음), 이 경우 SS/PBCH 블록의 SCS에 대한 종속성은 CORESET#0에서의 PDCCH의 SCS에 대한 종속성과 동일하다. 이 경우, 
이고, 또한 슬롯 n0의 인덱스를 
로 결정함에 있어서 항 
를 수정하는 것과 동일하며, 이에 따라 대응하는 절대 시간 듀레이션이 고정되지 않고, SS/PBCH 블록의 SCS(또는 CORESET#에서의 PDCCH의 SCS)에 따라 달라지게 된다.
이러한 예들에 기초하는 본 실시예의 일 사례에 있어서, O의 설정 가능한 값은 {0,5,
,
}일 수 있으며, 여기서 v=1,2,3(예를 들어, 각각의 240, 480 및 960 kHz SCS에 대해), 또는 v=2,3(예를 들어, 각각의 480 및 960 kHz SCS에 대해) 또는 v=3(예를 들어, 960 kHz SCS에 대해)이다. 일 예에서, 이것은 공유 스펙트럼 채널 액세스가 있거나 없는 동작에 대해 지원된다. 다른 예에서, 이것은 공유 스펙트럼 채널 액세스가 없는 동작에 대해서만 지원된다.
이러한 예들에 기초한 본 실시예의 다른 사례에 있어서, O의 설정 가능한 값은 {0,5,2.5,7.5,
,
}일 수 있으며, 여기서 v=2,3(예를 들어, 각각의 480 및 960 kHz SCS에 대해), 또는 v=3(예를 들면, 960 kHz SCS에 대해)이다.
이러한 예들에 기초한 본 실시예의 또 다른 사례에 있어서, O의 설정 가능한 값은 {0,5,
,
}일 수 있으며, 여기서 v=1,2,3(예를 들어, 각각의 240, 480 및 960 kHz SCS에 대해), 또는 v=2,3(예를 들어, 각각의 480 및 960 kHz SCS에 대해 또는 v=3(예를 들어, 960 kHz SCS에 대해)이다. 일 예에서, 이것은 공유 스펙트럼 채널 액세스가 있거나 없는 동작에 대해 지원된다. 다른 예에서, 이것은 공유 스펙트럼 채널 액세스가 있는 동작에만 지원된다.
이러한 예들에 기초한 본 실시예의 또 다른 사례에 있어서, O의 설정 가능한 값은 {0,5,2.5,7.5,
,
}일 수 있으며, 여기서 v=2,3(예를 들어, 각각의 480 및 960 kHz SCS에 대해), 또는 v=3(예를 들면, 960 kHz SCS에 대해)이다.
이러한 예들에 기초한 본 실시예의 또 다른 사례에 있어서, O의 설정 가능한 값은 120 kHz SCS 및/또는 240 kHz SCS에 대해 {0,5,2.5,7.5}일 수 있다.
이러한 예들에 기초한 본 실시예의 또 다른 사례에 있어서, O의 설정 가능한 값은 120 kHz SCS에 대해 {0,5}일 수 있다.
패턴 1 및 더 높은 주파수 범위에서 지원되는 모든 SCS들에 대한 하나의 예시적인 Type0-PDCCH 설정이 표 5에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다. 이 예의 일 변형에서는, 예를 들어 gNB의 빔 스위핑 시간이 심볼보다 클 수 있는 경우, 
이 
+1에 의해 대체될 수 있다.
[표 5]
패턴 1 및 더 높은 주파수 범위에서 지원되는 모든 SCS들에 대한 다른 예시적인 Type0-PDCCH 설정이 표 6에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다. 이 예의 일 변형에서는, 예를 들어 gNB의 빔 스위핑 시간이 심볼보다 클 수 있는 경우, 
이 
+1에 의해 대체될 수 있다.
[표 6]
패턴 1 및 더 높은 주파수 범위에서 지원되는 모든 SCS들에 대한 또 다른 예시적인 Type0-PDCCH 설정이 표 7에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다.
[표 7]
패턴 1 및 더 높은 주파수 범위에서 지원되는 모든 SCS들에 대한 또 다른 예시적인 Type0-PDCCH 설정이 표 8에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 120 kHz SCS에 대해 C1=1, 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다.
[표 8]
패턴 1 및 더 높은 주파수 범위에서의 120 kHz SCS에 대한 하나의 예시적인 Type0-PDCCH 설정이 표 9에 나와 있다. 이 예에서는, 120 kHz SCS에 대해 최대 8개의 설정이 있으며, 상위 계층 파라미터 searchSpaceZero로부터의 한 비트(예를 들면, 가장 왼쪽 비트 또는 가장 오른쪽 비트 또는 MSB 또는 LSB)가 다른 목적(예를 들면, SSB에 대한 QCL 파라미터를 지시)을 위해 예비될 수 있다. 이 예의 일 변형에서는, 예를 들어 gNB의 빔 스위핑 시간이 심볼보다 클 수 있는 경우, 
이 
+1에 의해 대체될 수 있다.
[표 9]
패턴 1 및 더 높은 주파수 범위에서의 120 kHz SCS에 대한 다른 예시적인 Type0-PDCCH 설정이 표 10에 나와 있다. 이 예에서는, 120 kHz SCS에 대해 최대 8개의 설정이 있으며, 상위 계층 파라미터 searchSpaceZero로부터의 한 비트(예를 들면, 가장 왼쪽 비트 또는 가장 오른쪽 비트 또는 MSB 또는 LSB)가 다른 목적(예를 들면, SSB에 대한 QCL 파라미터를 지시)을 위해 예비될 수 있다.
[표 10]
패턴 1 및 더 높은 주파수 범위에서의 120 kHz SCS에 대한 또 다른 예시적인 Type0-PDCCH 설정이 표 11에 나와 있다. 이 예에서는, 120 kHz SCS에 대해 최대 6개의 설정이 있으며, 상위 계층 파라미터 searchSpaceZero로부터의 한 비트(예를 들면, 가장 왼쪽 비트 또는 가장 오른쪽 비트 또는 MSB 또는 LSB)가 다른 목적(예를 들면, SSB에 대한 QCL 파라미터를 지시)을 위해 예비될 수 있다.
[표 11]
패턴 1 및 더 높은 주파수 범위에서의 120 kHz SCS에 대한 또 다른 예시적인 Type0-PDCCH 설정이 표 12에 나와 있다. 이 예의 일 변형에서는, 예를 들어 gNB의 빔 스위핑 시간이 심볼보다 클 수 있는 경우, 
이 
+1에 의해 대체될 수 있다.
[표 12]
패턴 1 및 더 높은 주파수 범위에서의 480/960 kHz SCS들에 대한 하나의 예시적인 Type0-PDCCH 설정이 표 13에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다. 이 예의 일 변형에서는, 예를 들어 gNB의 빔 스위핑 시간이 심볼보다 클 수 있는 경우, 
이 
+1에 의해 대체될 수 있다.
[표 13]
패턴 1 및 더 높은 주파수 범위에서의 480/960 kHz SCS들에 대한 다른 예시적인 Type0-PDCCH 설정이 표 14에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다. 이 예의 일 변형에서는, 예를 들어 gNB의 빔 스위핑 시간이 심볼보다 클 수 있는 경우, 
이 
+1에 의해 대체될 수 있다.
[표 14]
패턴 1 및 더 높은 주파수 범위에서의 480/960 kHz SCS들에 대한 또 다른 예시적인 Type0-PDCCH 설정이 표 15에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다.
[표 15]
패턴 1 및 더 높은 주파수 범위에서의 480/960 kHz SCS들에 대한 또 다른 예시적인 Type0-PDCCH 설정이 표 16에 나와 있으며, 여기서 하나의 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 없는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=2, 960 kHz SCS에 대해 C1=4이고; 다른 하위 예의 경우(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작만의 경우 또는 공유 스펙트럼 채널 액세스가 있거나 없는 동작들 모두의 경우), 480 kHz SCS에 대해 C1=1, 960 kHz SCS에 대해 C1=2이다.
[표 16]
일 실시예에서, 패턴 2로서의 SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴은, {SS/PBCH 블록, CORESET#0에서의 PDCCH} SCSRK {120, 120} kHz일 때, 더 높은 주파수 범위에 대해 지원될 수 있다. 이 실시예에서는, Type0-PDCCH에 대한 개선이 필요하다.
이 실시예의 일 접근 방식에서는, 연관된 Type0-PDCCH에 대한 시작 심볼이 주어진 SS/PBCH 블록에 대해 고정될 수 있다.
도 5는 본 개시의 실시예들에 따른 패턴 2(500)에서의 Type0-PDCCH의 일 예를 도시한 것이다. 도 5에 도시된 패턴 2(500)에서의 Type0-PDCCH의 실시예는 단지 설명을 위한 것이다.
일 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 1일 수 있다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 1인 것으로, 도 5의 501에 나와 있다. 해당 설정은 표 17에서와 같은 인덱스 0을 갖는 행이 될 수 있다.
다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 서로 다른 심볼들로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 5의 502에 나와 있다. 해당 설정은 표 17에서와 같은 인덱스 1을 갖는 행이 될 수 있다.
또 다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 동일한 심볼로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 5의 503에 나와 있다. 해당 설정은 표 17에서와 같은 인덱스 2를 갖는 행이 될 수 있다.
[표 17]
이 실시예의 다른 접근 방식에서는, 연관된 Type0-PDCCH에 대한 시작 심볼이 설정 가능할 수 있으며, SS/PBCH 블록 인덱스 또는 후보 SS/PBCH 블록 인덱스와 연관되지 않을 수 있다.
일 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 1일 수 있다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 1인 것으로, 도 5의 501에 나와 있다. 해당 설정은 표 18에서 인덱스 0 및 1을 갖는 행들이 될 수 있다.
다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 서로 다른 심볼들로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 5의 502에 나와 있다. 해당 설정은 표 18에서와 같은 인덱스 0, 2 및 3을 갖는 행들이 될 수 있다.
또 다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 동일한 심볼로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 5의 503에 나와 있다. 해당 설정은 표 18에서와 같은 인덱스 0을 갖는 행이 될 수 있다.
[표 18]
본 실시예의 예들의 일 변형에서는(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작의 경우), SS/PBCH 블록 인덱스 i가 후보 SS/PBCH 블록 인덱스 로 대체될 수 있으며, 여기서 이고, 는 하프 프레임에서 후보 SS/PBCH 블록들의 수이다.
일 실시예에서, 패턴 2로서의 SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴은, {SS/PBCH 블록, CORESET#0에서의 PDCCH} SCS가 {480, 480} kHz 또는 {960, 960} kHz인 경우, 더 높은 주파수 범위에 대해 지원될 수 있다. 이 실시예에서는, Type0-PDCCH에 대한 개선이 필요하다.
이 실시예의 일 접근 방식에서는, 연관된 Type0-PDCCH에 대한 시작 심볼이 주어진 SS/PBCH 블록에 대해 고정될 수 있다.
도 6은 본 개시의 실시예들에 따른 패턴 2(600)에서의 Type0-PDCCH의 일 예를 도시한 것이다. 도 6에 도시된 패턴 2(600)에서의 Type0-PDCCH의 실시예는 단지 설명을 위한 것이다.
일 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 1일 수 있다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 1인 것으로, 도 6의 601에 나와 있다. 해당 설정은 표 19에서와 같은 인덱스 0을 갖는 행이 될 수 있다.
다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 서로 다른 심볼들로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 6의 602에 나와 있다. 해당 설정은 표 19에서와 같은 인덱스 1을 갖는 행이 될 수 있다.
또 다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 동일한 심볼로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 6의 603에 나와 있다. 해당 설정은 표 19에서와 같은 인덱스 2를 갖는 행이 될 수 있다.
[표 19]
이 실시예의 다른 접근 방식에서는, 연관된 Type0-PDCCH에 대한 시작 심볼이 설정 가능할 수 있으며, SS/PBCH 블록 인덱스 또는 후보 SS/PBCH 블록 인덱스와 연관되지 않을 수 있다.
일 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 1일 수 있다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 1인 것으로, 도 6의 601에 나와 있다. 해당 설정은 표 20에서 인덱스 0 및 1을 갖는 행들이 될 수 있다.
다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 서로 다른 심볼들로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 6의 602에 나와 있다. 해당 설정은 표 20에서와 같은 인덱스 0, 및 3을 갖는 행들이 될 수 있다.
또 다른 예에서, SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 패턴 2인 경우, CORESET#0에 대한 심볼의 수가 2일 수 있으며, 슬롯 내의 두 개의 Type0-PDCCH가 동일한 심볼로부터 시작한다. 이 예의 도시에서는 CORESET#0에 대한 심볼의 수가 2인 것으로, 도 6의 603에 나와 있다. 해당 설정은 표 20에서와 같은 인덱스 0을 갖는 행이 될 수 있다.
[표 20]
본 실시예의 예들의 일 변형에서는(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작의 경우), SS/PBCH 블록 인덱스 i가 후보 SS/PBCH 블록 인덱스 로 대체될 수 있으며, 여기서 이고, 는 하프 프레임에서 후보 SS/PBCH 블록들의 수이다.
일 실시예에서, 패턴 3으로서의 SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴이 더 높은 주파수 범위에 대해 지원될 수 있으며, 여기서 {SS/PBCH 블록, CORESET#0에서의 PDCCH} SCS가 {120, 120} kHz이고, 연관된 Type0-PDCCH에 대한 시작 심볼이 설정 가능할 수 있으며, SS/PBCH 블록 인덱스 또는 후보 SS/PBCH 블록 인덱스와 연관되지 않을 수 있다.
예를 들어, 이 설정들은 표 21과 같을 수 있다.
[표 21]
본 실시예의 예들의 일 변형에서는(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작의 경우), SS/PBCH 블록 인덱스 i가 후보 SS/PBCH 블록 인덱스 로 대체될 수 있으며, 여기서 이고, 는 하프 프레임에서 후보 SS/PBCH 블록들의 수이다.
일 실시예에서, 패턴 3으로서의 SS/PBCH 블록과 CORESET#0 사이의 다중화 패턴은, {SS/PBCH 블록, CORESET#0에서의 PDCCH} SCS가 {480, 480} kHz 또는 {960, 960} kHz인 경우, 더 높은 주파수 범위에 대해 지원될 수 있다.
이 실시예의 일 접근 방식에서는, 연관된 Type0-PDCCH에 대한 시작 심볼이 주어진 SS/PBCH 블록에 대해 고정될 수 있다. 예를 들어, 연관된 Type0-PDCCH에 대한 시작 심볼이 SS/PBCH 블록의 시작 심볼과 정렬될 수 있다.
일 예에서, 슬롯 내의 두 개의 후보 SS/PBCH 블록들의 시작 심볼들이 각각 N1 및 N2인 경우, Type0-PDCCH의 설정은 표 22와 같을 수 있다. 일 사례에서, N1=2 및 N2=8이다. 다른 사례에서, N1=2 및 N2=9이다.
[표 22]
다른 예에서, 2개의 연속적인 슬롯들에 있는 4개의 후보 SS/PBCH 블록들의 시작 심볼이 각각 N1, N2, N3 및 N4인 경우, Type0-PDCCH의 설정은 표 23과 같을 수 있다. 일 사례에서, N1=3, N2=8, N3=2 및 N4=7이다. 다른 사례에서, N1=4, N2=8, N3=2, N4=6이다.
[표 23]
이 실시예의 다른 접근 방식에서는, 연관된 Type0-PDCCH에 대한 시작 심볼이 설정 가능할 수 있으며, SS/PBCH 블록 인덱스 또는 후보 SS/PBCH 블록 인덱스와 연관되지 않을 수 있다.
예를 들어, 슬롯 내의 2개의 후보 SS/PBCH 블록들의 시작 심볼이 각각 N1 및 N2인 경우, Type0-PDCCH의 설정은 표 24와 같을 수 있다. 일 사례에서, N1=2 및 N2=8이다. 다른 사례에서, N1=2 및 N2=9이다.
[표 24]
다른 예에서, 2개의 연속적인 슬롯들에 있는 4개의 후보 SS/PBCH 블록들의 시작 심볼들이 각각 N1, N2, N3 및 N4인 경우, Type0-PDCCH의 설정은 표 25와 같을 수 있다. 일 사례에서, N1=3, N2=8, N3=2 및 N4=7이다. 다른 사례에서, N1=4, N2=8, N3=2, N4=6이다.
[표 25]
본 실시예의 예들의 일 변형에서는(예를 들어, 공유 스펙트럼 채널 액세스가 있는 동작의 경우), SS/PBCH 블록 인덱스 i가 후보 SS/PBCH 블록 인덱스 로 대체될 수 있으며, 여기서 이고, 는 하프 프레임에서 후보 SS/PBCH 블록들의 수이다.
일 실시예에서, 공통 탐색 공간 세트들의 모니터링에 있어서 UE에 대해 지원되는 다중 슬롯 기반 PDCCH 모니터링 능력이 있을 수 있다. 다중 슬롯 기반 PDCCH 모니터링 능력은 (X,Y)로 정의될 수 있으며, 여기서 X는 2개의 연속적인 다중 슬롯 그룹의 시작 심볼 사이의 최소 간격이고, Y는 다중 슬롯 그룹 내에서 모니터링의 최대 듀레이션이다(예를 들어, 탐색 공간 세트들의 적어도 일부에 대한).
일 예에서, 더 높은 주파수 범위에 대해, 새로운 SCS를 480 kHz 또는 960 kHz로서 사용하는 경우, X는 하나 이상의 슬롯일 수 있으며(예를 들면, 480 kHz SCS에 대한 X=4 및/또는 960 kHz SCS에 대한 X=8), Y는 하나의 슬롯보다 클 수 없다(예를 들면, Y=1). 일 사례에서, (X,Y) 다중 슬롯 기반 PDCCH 모니터링 능력(예를 들면, 480 kHz SCS에 대한 (X,Y)=(4,1) 및/또는 960 kHz SCS에 대한 (X,Y)=(8,1))은 (X,Y)의 임의 값이 보고되기 전(예를 들면, RRC 연결 전)에 디폴트값이 될 수 있다. 다른 예에서, (X,Y) 다중 슬롯 기반 PDCCH 모니터링 능력은 RRC 연결 후에 하나의 슬롯보다 크지 않은 Y를 갖는 보고되는 능력일 수 있다.
일 접근 방식에서, SS/PBCH 블록 및 CORESET 다중화 패턴 1에 대해, UE는 인덱스 n0을 갖는 단일 슬롯에 걸친 Type0-PDCCH CSS 세트에서 PDCCH를 모니터링한다.
이 접근 방식의 일 예에서는, 이 모니터링 동작이 적어도 IDLE/INACTIVE 모드에 대해 지원된다.
이 접근 방식의 다른 예에서는, 이 모니터링 동작이 적어도 CONNECTED 모드에 대해 지원되며, 보고되는 UE 능력은 Y가 최대 1개 슬롯임을 나타낸다.
이 접근 방식의 하나의 추가적인 양태에 있어서는, Type0-PDCCH 설정(예를 들어, MIB에서 제공됨)에서, M이 SS/PBCH 블록 및 CORESET 다중화 패턴 1에 대해 2로 설정될 수 없다.
다른 접근 방식인, SS/PBCH 블록 및 CORESET 다중화 패턴 1에서, UE는 단일 슬롯에 걸친 Type0-PDCCH CSS 세트에서 PDCCH를 모니터링하며, 단일 슬롯의 슬롯 인덱스는 M이 1 또는 1/2인 경우 n0이고, M이 2인 경우 n0 또는 n0+1로 설정될 수 있다.
SS/PBCH 블록 및 CORESET 다중화 패턴 1에서의 M=2에 대한 하나의 예시적인 Type0-PDCCH 설정이 표 26에 나와 있다(모든 예들 또는 예들의 서브세트가 지원될 수 있음).
[표 26]
일 실시예에서, UE는 다중 슬롯 기반 PDCCH 모니터링 능력에서, 지원되는 X의 값에 대한 다수의 능력을 보고할 수 있으며, 여기서 X는 전체 BD/CCE 버짓을 정의하기 위한 슬롯 그룹이다. 예를 들어, X는 480 kHz SCS에 대해 2 또는 4로부터의 값을 가질 수 있다. 다른 예에서, X는 960 kHz SCS에 대해 4 또는 8로부터의 값을 가질 수 있다.
적어도 하나의 X 값이 보고되는 경우, UE는 보고되는 X 값(들)을 기반으로 값 를 결정하며, Type0-PDCCH에 대한 슬롯 n0 및 n0+를 모니터링한다.
일 예에서, 는 보고되는 모든 X 값들 중의 최대값이다. 예를 들어, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {2, 4}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+4를 모니터링한다. 다른 사례에서, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {4, 8}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+8을 모니터링한다.
다른 예에서, 는 보고되는 모든 X 값들 중의 최소값이다. 예를 들어, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {2, 4}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+2를 모니터링한다. 다른 사례에서, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {4, 8}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+4를 모니터링한다.
또 다른 예에서, 는 보고되는 모든 X 값들의 최소 공배수이다. 예를 들어, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {2, 4}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+4를 모니터링한다. 다른 사례에서, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {4, 8}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+8을 모니터링한다.
또 다른 예에서, 는 보고되는 모든 X 값들의 최대 공약수이다. 예를 들어, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {2, 4}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+2를 모니터링한다. 다른 사례에서, UE가 480 kHz에 대한 자신의 능력으로서 지원되는 X의 값을 {4, 8}로 보고하는 경우, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+4를 모니터링한다.
X의 값이 보고되지 않은 경우(예를 들어, UE 능력 시그널링 전), UE는 X의 디폴트값을 이용하여 Type0-PDCCH 모니터링을 수행한다. 예를 들어, 480 kHz SCS에 대해, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+4를 모니터링한다(예를 들면, 480 kHz SCS에 대한 디폴트값은 4임). 다른 예에서, 960 kHz SCS에 대해, UE는 Type0-PDCCH에 대한 슬롯 n0 및 n0+8을 모니터링한다(예를 들어, 960 kHz SCS에 대한 X의 디폴트값은 8임).
일 예(예를 들어, 보고되는 X가 있거나 없는 일부 예들의 조합)에서, 480 kHz SCS에 대해, UE는 예를 들어 X가 보고되는지 여부에 관계없이, 그리고 보고되는 X의 값들의 수에 관계없이, Type0-PDCCH에 대한 슬롯 n0 및 n0+4를 모니터링한다.
또 다른 예(예를 들어, 보고되는 X가 있거나 없는 일부 예들의 조합)에서, 960 kHz SCS에 대해, UE는 예를 들어 X가 보고되는지 여부에 관계없이, 그리고 보고되는 X의 값들의 수에 관계없이, Type0-PDCCH에 대한 슬롯 n0 및 n0+8을 모니터링한다.
일 실시예에서, 디폴트 시간 도메인 자원 할당에 대한 개선이 있을 수 있다. 예를 들어, 이러한 개선은 480 kHz 및/또는 960 kHz의 서브캐리어 간격에 적용될 수 있다. 다른 예에서, 슬롯 내 후보 SS/PBCH 블록들의 시작 심볼들이 2와 9인 시간 도메인에서 SS/PBCH 블록 패턴의 경우에 이러한 개선이 적용될 수 있다.
일 예에서, SS/PBCH 블록 및 CORESET#0 다중화 패턴 1(예를 들어, 일반 CP에 대한 디폴트 PDSCH 시간 도메인 자원 할당 A를 사용함)에 대해, 표 27의 다음 행 중 적어도 하나가 지원될 수 있다. 이 예에 대한 추가 고려 사항에서, 표 27의 적어도 하나의 행이 지원되는 경우, Rel-15 설정 테이블의 동일한 수의 행들이 표 27의 적어도 하나의 행을 지원하도록 재해석된다. 예를 들어, Rel-15 설정 테이블의 행 "9" 및/또는 "11"은 표 27의 적어도 하나의 행을 지원하도록 재해석될 수 있다.
[표 27]
다른 예에서, SS/PBCH 블록 및 CORESET#0 다중화 패턴 2(예를 들어, 디폴트 PDSCH 시간 도메인 자원 할당 B 사용)에 대해, 표 28의 다음 행 중 적어도 하나가 지원될 수 있다. 이 예에 대한 추가 고려 사항에서, 표 28의 적어도 하나의 행이 지원되는 경우, Rel-15 설정 테이블의 다수의 행들이 표 28의 적어도 하나의 행을 지원하도록 재해석되며, 및/또는 Rel-15 설정 테이블의 예비된 행들이 표 28의 적어도 하나의 행을 지원하도록 이용된다. 예를 들어, Rel-15 설정 테이블의 행 "4" 및/또는 "11"은 표 28의 적어도 하나의 행을 지원하도록 재해석될 수 있다. 다른 사례에서, Rel-15 설정 테이블의 예비된 행 "16"은 표 28의 적어도 하나의 행을 지원하도록 이용될 수 있다.
[표 28]
또 다른 예에서, SS/PBCH 블록 및 CORESET#0 다중화 패턴 3(예를 들어, 디폴트 PDSCH 시간 도메인 자원 할당 C 사용)에 대해, 표 29의 다음 행 중 적어도 하나가 지원될 수 있다. 이 예에 대한 추가 고려 사항에서, 표 29의 적어도 하나의 행이 지원되는 경우, Rel-15 설정 테이블의 다수의 행들이 표 29의 적어도 하나의 행을 지원하도록 재해석되며, 및/또는 Rel-15 설정 테이블의 예비된 행들이 표 29의 적어도 하나의 행을 지원하도록 이용된다. 예를 들어, Rel-15 설정 테이블의 행 "4" 및/또는 "11"은 표 29의 적어도 하나의 행을 지원하도록 재해석될 수 있다. 다른 사례에서, Rel-15 설정 테이블의 예비된 행 "6" 및/또는 "7"은 표 29의 적어도 하나의 행을 지원하도록 이용될 수 있다.
[표 29]
일 실시예에서, 공유 스펙트럼 채널 액세스가 있는 동작과 패턴 2 또는 패턴 3 중 적어도 하나가 되는 SS/PBCH 블록 및 CORESET 다중화 패턴의 경우, UE는 평균 이득, 준 공동 위치 "typeA" 및 "typeD" 프로퍼티들과 관련하여 Type0-PDCCH CSS 세트에 대한 CORESET을 제공하는 SS/PBCH 블록과 준 공동 위치에 있는 SS/PBCH 블록들과 연관된 Type0-PDCCH 모니터링 오케이전들을 포함하는 슬롯들에 걸친 Type0-PDCCH CSS 세트에서 PDCCH를 모니터링한다.
일 예에서, 후보 SS/PBCH 블록 인덱스 의 경우, 여기서 (여기서 는 하프 프레임 내의 후보 SS/PBCH 블록 수임), 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯은 인덱스 를 가진 후보 SS/PBCH 블록을 포함하는 슬롯과 동일하다. 다른 고려 사항에서, 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯의 주기는 인덱스 를 가진 후보 SS/PBCH 블록의 주기와 동일하다.
다른 예에서, 후보 SS/PBCH 블록 인덱스 의 경우, 여기서 (여기서 는 하프 프레임 내의 후보 SS/PBCH 블록 수임), 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯은 본 개시의 예시적 테이블들에 의해 제공되는 파라미터들에 기초하여 UE에 의해 결정된다. 다른 고려 사항에서, 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯의 주기는 인덱스 를 가진 후보 SS/PBCH 블록의 주기와 동일하다.
일 예에서, SS/PBCH 블록 인덱스 i의 경우(여기서 0≤i≤-1), 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯은 인덱스 를 가진 후보 SS/PBCH 블록을 포함하는 슬롯과 동일하다. 추가적인 일 고려 사항에서, 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯의 주기는 인덱스 를 가진 후보 SS/PBCH 블록의 주기와 동일하다.
다른 예에서, SS/PBCH 블록 인덱스 i의 경우(여기서 0≤i≤-1), 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯은 본 개시의 예시적인 테이블들에 의해 제공되는 파라미터들에 기초하여 UE에 의해 결정된다. 추가적인 일 고려 사항에서, 연관된 Type0-PDCCH 모니터링 오케이전을 포함하는 슬롯의 주기는 인덱스 를 가진 후보 SS/PBCH 블록의 주기와 동일하다.
일 예에서, 동일한 후보 SS/PBCH 블록에 대응하는 연관된 Type0-PDCCH 모니터링 오케이전들을 포함하는 슬롯들은 후보 SS/PBCH 블록의 주기와 동일한 주기를 갖는다.
일 예에서, 이 실시예는 더 높은 주파수 범위(FR2-2)에만 적용 가능하다.
일 예에서, 이 실시예는 120 kHz SCS에만 적용 가능하다.
다른 예에서, 이 실시예는 120 kHz, 480 kHz 및 960 kHz SCS에 적용 가능하다.
일 예에서, FR2-2에서 공유 스펙트럼 채널 액세스가 있는 동작의 경우, SS/PBCH 블록 인덱스 i는 후보 SS/PBCH 블록 인덱스 와 동일하다.
다른 예에서, 120 kHz SCS를 사용하는 FR2-2에서 공유 스펙트럼 채널 액세스가 있는 동작의 경우, SS/PBCH 블록 인덱스 i는 후보 SS/PBCH 블록 인덱스 와 동일하다.
본 개시는 전송 및 측정을 위한 SS/PBCH 블록 지시의 개선에 초점을 맞춘 것이다. 본 개시는 다음의 양태들을 포함한다: (1) SS/PBCH 블록 지시 프레임워크; (2) SS/PBCH 블록 지시 프레임워크의 예; 및 (3) SS/PBCH 블록 지시를 결정하기 위한 예시적인 UE 절차.
NR Rel-15에서, SS/PBCH 블록의 서브캐리어 간격(SCS)은 FR1의 경우 15 kHz 또는 30 kHz 중 하나일 수 있고, FR2의 경우 120 kHz 또는 240 kHz 중 하나일 수 있다. 서빙 셀에서 SS/PBCH 블록의 전송은 브로드캐스트 시스템 정보 또는 전용 UE 특정 신호에서, RRC 파라미터(예를 들어, ssb-PositionsInBurst)에 의해 UE에 지시될 수 있으며, 여기서 이 지시는 비트맵에 의해 제공되고 비트맵의 각 비트는 서빙 셀의 SS/PBCH 블록에 대응한다.
한편, SS/PBCH 블록의 측정은 브로드캐스트 시스템 정보 또는 전용 UE 특정 신호에서, 다른 RRC 파라미터(예를 들어, ssb-ToMeasure)에 의해 UE에게 지시될 수 있으며, 이 지시도 또한 비트맵에 의해 제공되고 비트맵의 각 비트는 측정될 SS/PBCH 블록에 대응한다.
NR Rel-16에서는, 공유 스펙트럼 채널 액세스가 있는 동작을 위해, SS/PBCH 블록에 대한 전송 윈도우가 지원되었으며, 여기서 하나의 SS/PBCH 블록은 불확실한 채널 액세스의 영향에 저항하기 위한 윈도우 내의 여러 전송 기회와 연관될 수 있으며, 2개의 이웃한 전송 기회들 사이의 인터벌은 MIB 또는 RRC 파라미터에서, gNB에 의해 설정 가능하다. 유사한 메커니즘이 측정 윈도우에도 적용 가능하며, 하나의 SS/PBCH 블록이 측정될 여러 후보 위치에 대응할 수 있다.
더 높은 캐리어 주파수 범위(예를 들면, 52.6 내지71GHz)의 경우, SS/PBCH 블록에 대해 지원되는 새로운 SCS가 있을 수 있으며, SS/PBCH 블록들에 매핑되는 비연속 슬롯들에 대한 새로운 설계 요구 사항이 있을 수 있다. 이러한 양태들은 전송 및 측정을 위한 SS/PBCH 블록의 현재 지시 메커니즘에 대한 이슈들로 이어지고 있으며, NR Rel-15 및 Rel-16 지시 메커니즘에 대한 개선이 지원될 수 있다.
일 실시예에서, SS/PBCH 블록 지시 프레임워크는 다음 구성 요소들 중 적어도 하나를 포함한다: (1) 미리 정의된 시간 듀레이션(예를 들어, 하프 프레임)에서 후보 SS/PBCH 블록 위치들의 수(N1); (2) 길이(N2)를 갖는 설정 비트맵 - 이 비트맵의 각 비트는 적어도 하나의 후보 SS/PBCH 블록 위치들에 대응함 -; (3) 셀당 SS/PBCH 블록 인덱스의 최대 수(N3)(예를 들어, 셀당 전송/측정되는 SS/PBCH 블록의 최대 수 또는 셀당 SS/PBCH 블록 빔들의 최대 수와 동일함); 또는 (4) QCL 파라미터의 인터벌을 갖는 2개의 후보 SS/PBCH 블록 위치들이 QCL된 것으로 가정되도록, 후보 SS/PBCH 블록 위치들에 대해 설정된 QCL 파라미터(N4).
N1에 대한 일 사례에서, N1은 SS/PBCH 블록의 주어진 SCS에 대해 고정된다. 일 예에서, 120 kHz 및/또는 240 kHz 및/또는 480 kHz 및/또는 960 kHz로서의 SS/PBCH 블록의 SCS에 대해 N1은 64이다. 다른 예에서, SS/PBCH 블록의 SCS가 120 kHz인 경우 N1은 80이다. 또 다른 예에서, SS/PBCH 블록의 SCS가 240 kHz 및/또는 480 kHz 및/또는 960 kHz인 경우 N1은 128이다. 또 다른 예에서, SS/PBCH 블록의 SCS가 240 kHz인 경우 N1은 160이다. 또 다른 예에서, SS/PBCH 블록의 SCS가 480 kHz인 경우 N1은 320이다. 또 다른 예에서, SS/PBCH 블록의 SCS가 960 kHz인 경우 N1은 640이다.
다른 사례에서, N1,N1≥N2이다. 일 예에서, N1=N2인 경우, 비트맵의 k 번째 비트가 후보 SS/PBCH 블록 인덱스가 k-1인 단일 SS/PBCH 블록에 대응하며, 여기서 후보 SS/PBCH 블록 인덱스는 0으로 시작한다. 다른 예에서, N1=N2가 공유 스펙트럼 채널 액세스가 없는 동작에 적용될 수 있다. 또 다른 예에서, N1=N2가 공유 스펙트럼 채널 액세스가 있는 동작에 적용될 수 있으며, SS/PBCH 블록의 전송은 채널 감지 절차를 거치지 않는다(예를 들어, 비-LBT 동작 모드 및/또는 SS/PBCH 블록에 대한 전송 윈도우가 활성화되지 않음).
N2에 대한 일 사례에서, N2>64이다. 예를 들어, 이것은 높은 캐리어 주파수(예를 들면, 52.6 GHz 초과)에 대해 지원될 수 있다. 다른 예에서, 이것은 공유 스펙트럼 채널 액세스 및/또는 셀이 채널 감지 모드로 작동하도록 지원될 수 있다.
N2에 대한 다른 사례에서, N2는 gNB에 의해 지시될 수 있다. 예를 들어, 시스템 정보에 N2의 지시가 있을 수 있다. 다른 예에서, UE 특정 RRC 파라미터에 N2의 지시가 있을 수 있다.
N3에 대한 일 사례에서, N3≤N2이다. 일 예에서, N3<N2이고, UE는 길이 N2를 가진 비트맵에서 최대 N3 비트가 1의 값을 가질 수 있다고 가정한다(예를 들어, UE가 N4의 값을 제공받지 못하거나 N4의 값이 지원되지 않는 경우). 하나의 추가적인 양태에서, 최대 N3 비트가 비트맵에서의 첫 번째 최대 N3 비트일 필요는 없다.
N4에 대한 일 사례에서, N4가 gNB에 의해 지시될 수 있다. 예를 들어, 시스템 정보에 N4의 지시가 있을 수 있다. 다른 예에서, UE 특정 RRC 파라미터에 N4의 지시가 있을 수 있다.
N4에 대한 다른 사례에서, N4≤N2이다. 예를 들어, N4가 설정된 경우, UE는 길이 N2를 가진 비트맵의 첫 번째 N4 비트만이 1의 값을 가질 수 있고, 마지막 N2-N4 비트 수는 0인 것으로 가정한다. 다른 예에서, N4가 설정된 경우, 비트맵의 k 번째 비트(1≤k≤N4)는 후보 SS/PBCH 블록 인덱스가 
인 후보 SS/PBCH 블록 위치에 대응하며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이다.
N4에 대한 또 다른 사례에서, N4는 공유 스펙트럼 채널 액세스가 있는 동작에 대해서만 지원된다. 예를 들어, N4는 SS/PBCH 블록의 전송이 채널 감지 절차(예를 들어, LBT 동작 모드)를 거치는 경우에만 적용될 수 있다.
일 사례에서, SS/PBCH 블록 지시를 위한 프레임워크는 SS/PBCH 블록의 전송 지시에 적용될 수 있다. 예를 들어, N4가 설정된 경우, 비트맵의 k 번째 비트(1≤k≤N4)는 후보 SS/PBCH 블록 인덱스가 
인 후보 SS/PBCH 블록 위치에 대응하며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이며, k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 gNB에 의해 전송될 수 있다고 가정하고; 또한 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록들이 gNB에 의해 전송되지 않는다고 가정한다.
다른 사례에서, SS/PBCH 블록 지시를 위한 프레임워크는 측정될 SS/PBCH 블록들의 지시에 적용될 수 있다. 예를 들어, N4가 설정된 경우, 비트맵의 k 번째 비트(1≤k≤N4)는 후보 SS/PBCH 블록 인덱스가 
인 후보 SS/PBCH 블록 위치에 대응하며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이며, k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
을 가진 SS/PBCH 블록들 중 적어도 하나가 측정될 수 있다고 가정하고; k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 측정되지 않는다고 가정한다.
일 예에서, SS/PBCH 블록의 SCS가 120 kHz인 경우, 하프 프레임 내에 N1 = 80개의 후보 SS/PBCH 블록 위치가 있을 수 있다. UE는 첫 번째 비트맵 및/또는 두 번째 비트맵을 설정받을 수 있으며, 두 비트맵은 길이 N2 = 80이다. N4가 UE에 제공되지 않거나, N4가 적용 가능하지 않은 경우(예를 들어, 하프 프레임 내 QCL 가정이 지원되지 않음), UE는 비트맵의 각 비트가 하프 프레임 내 후보 SS/PBCH 블록 위치에 대응한다고 가정한다: 비트맵의 k 번째 비트는 후보 SS/PBCH 블록 인덱스가 k-1인 후보 SS/PBCH 블록 위치에 대응한다.
UE는 첫 번째 및/또는 두 번째 비트맵에서 최대 N3 = 64 비트가 1의 값을 가질 수 있다고 가정한다. 가 이러한 SS/PBCH 블록들에 대해 동일한 경우, UE는 후보 SS/PBCH 블록 인덱스 를 가진 SS/PBCK 블록들이 QCL되도록, 비트맵들 중 하나와 연관된 N4의 값을 추가 설정받을 수 있다. N4가 UE에 제공되는 경우, UE는 길이 N2를 갖는 첫 번째 및/또는 두 번째 비트맵의 첫 번째 N4 비트만이 1의 값을 가질 수 있고, 마지막 N2-N4 비트 수는 0이라고 가정한다.
UE는 또한 첫 번째 및/또는 두 번째 비트맵의 k 번째 비트(1≤k≤N4)가 후보 SS/PBCH 블록 인덱스 
를 가진 후보 SS/PBCH 블록 위치에 대응한다고 가정할 수 있으며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이다. 첫 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 gNB에 의해 전송될 수 있다고 가정하며; 첫 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 gNB에 의해 전송되지 않는다고 가정한다. 두 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 측정될 수 있다고 가정하며; 두 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 측정되지 않는다고 가정한다.
하나의 하위 예에서, N4는 MIB 또는 SIB1에 지시될 수 있다. 다른 하위 예에서, N4는 상위 계층 파라미터에서 지시될 수 있다. N4의 설정 가능한 값의 일 예에서, N4는 {1, 2, 4, 8, 16, 32, 64}의 세트 또는 서브세트로부터의 것일 수 있다. N4의 설정 가능한 값의 다른 예에서, N4는 {1, 2, 4, 8, 16, 32, 64, 80}의 세트 또는 서브세트로부터의 것일 수 있다.
다른 예에서, SS/PBCH 블록의 SCS가 240 kHz 또는 480 kHz 또는 960 kHz인 경우, 하프 프레임 내에 N1 = 128개의 후보 SS/PBCH 블록 위치가 있을 수 있다. UE는 첫 번째 비트맵 및/또는 두 번째 비트맵을 설정받을 수 있으며, 여기서 두 비트맵은 길이 N2 = 80이다. UE는 첫 번째 및/또는 두 번째 비트맵에서 최대 N3 = 64 비트가 1의 값을 가질 수 있다고 가정한다. 가 이러한 SS/PBCH 블록들에 대해 동일한 경우, UE는 후보 SS/PBCH 블록 인덱스 를 가진 SS/PBCK 블록들이 QCL되도록, 비트맵들 중 하나와 연관된 N4의 값을 추가 설정받을 수 있다. N4가 UE에 제공되는 경우, UE는 길이 N2를 갖는 첫 번째 및/또는 두 번째 비트맵의 첫 번째 N4 비트만이 1의 값을 가질 수 있고, 마지막 N2-N4 비트 수는 0이라고 가정한다.
UE는 또한 첫 번째 및/또는 두 번째 비트맵의 k 번째 비트(1≤k≤N4)가 후보 SS/PBCH 블록 인덱스 
를 가진 후보 SS/PBCH 블록 위치에 대응한다고 가정할 수 있으며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이다. 첫 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 gNB에 의해 전송될 수 있다고 가정하며; 첫 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 gNB에 의해 전송되지 않는다고 가정한다. 두 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 측정될 수 있다고 가정하며; 두 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 측정되지 않는다고 가정한다. 하나의 하위 예에서, N4는 MIB 또는 SIB1에 지시될 수 있다.
다른 하위 예에서, N4는 상위 계층 파라미터에서 지시될 수 있다. N4의 설정 가능한 값의 일 예에서, N4는 {1, 2, 4, 8, 16, 32, 64}의 세트 또는 서브세트로부터의 것일 수 있다. N4의 설정 가능한 값의 다른 예에서, N4는 {1, 2, 4, 8, 16, 32, 64, 80}의 세트 또는 서브세트로부터의 것일 수 있다.
또 다른 예에서, SS/PBCH 블록의 SCS가 240 kHz 또는 480 kHz 또는 960 kHz인 경우, 하프 프레임 내에 N1 = 128개의 후보 SS/PBCH 블록 위치가 있을 수 있다. UE는 첫 번째 비트맵 및/또는 두 번째 비트맵을 설정받을 수 있으며, 여기서 두 비트맵은 길이 N2 = 128이다. N4가 UE에 제공되지 않거나, N4가 적용 가능하지 않은 경우(예를 들어, 하프 프레임 내 QCL 가정이 지원되지 않음), UE는 비트맵의 각 비트가 하프 프레임 내 후보 SS/PBCH 블록 위치에 대응한다고 가정한다: 비트맵의 k 번째 비트는 후보 SS/PBCH 블록 인덱스가 k-1인 후보 SS/PBCH 블록 위치에 대응한다.
UE는 첫 번째 및/또는 두 번째 비트맵에서 최대 N3 = 64 비트가 1의 값을 가질 수 있다고 가정한다. 가 이러한 SS/PBCH 블록들에 대해 동일한 경우, UE는 후보 SS/PBCH 블록 인덱스 를 가진 SS/PBCK 블록들이 QCL되도록, 비트맵들 중 하나와 연관된 N4의 값을 추가 설정받을 수 있다. N4가 UE에 제공되는 경우, UE는 길이 N2를 갖는 첫 번째 및/또는 두 번째 비트맵의 첫 번째 N4 비트만이 1의 값을 가질 수 있고, 마지막 N2-N4 비트 수는 0이라고 가정한다.
UE는 또한 첫 번째 및/또는 두 번째 비트맵의 k 번째 비트(1≤k≤N4)가 후보 SS/PBCH 블록 인덱스 
를 가진 후보 SS/PBCH 블록 위치에 대응한다고 가정할 수 있으며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이다. 첫 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 gNB에 의해 전송될 수 있다고 가정하며; 첫 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 gNB에 의해 전송되지 않는다고 가정한다. 두 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 측정될 수 있다고 가정하며; 두 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 측정되지 않는다고 가정한다. 하나의 하위 예에서, N4는 MIB 또는 SIB1에 지시될 수 있다.
다른 하위 예에서, N4는 상위 계층 파라미터에서 지시될 수 있다. N4의 설정 가능한 값의 일 예에서, N4는 {1, 2, 4, 8, 16, 32, 64}의 세트 또는 서브세트로부터의 것일 수 있다. N4의 설정 가능한 값의 다른 예에서, N4는 {1, 2, 4, 8, 16, 32, 64, 80}의 세트 또는 서브세트로부터의 것일 수 있다.
또 다른 예에서, SS/PBCH 블록의 SCS가 240 kHz 또는 480 kHz 또는 960 kHz인 경우, 하프 프레임 내에 N1 = 128 또는 256 또는 512개의 후보 SS/PBCH 블록 위치가 대응하게 있을 수 있다. UE는 첫 번째 비트맵 및/또는 두 번째 비트맵을 설정받을 수 있으며, 여기서 두 비트맵은 길이 N2 = 128이다. UE는 첫 번째 및/또는 두 번째 비트맵에서 최대 N3 = 64 비트가 1의 값을 가질 수 있다고 가정한다. 후보 SS/PBCH 블록 인덱스가 있는 SS/PBCK 블록이 QCLed되도록 UE는 비트맵 중 하나와 연관된 N4의 값으로 추가 구성될 수 있다. N4가 UE에 제공되는 경우, UE는 길이 N2를 갖는 첫 번째 및/또는 두 번째 비트맵의 첫 번째 N4 비트만이 1의 값을 가질 수 있고, 마지막 N2-N4 비트 수는 0이라고 가정한다.
UE는 또한 첫 번째 및/또는 두 번째 비트맵의 k 번째 비트(1≤k≤N4)가 후보 SS/PBCH 블록 인덱스 
를 가진 후보 SS/PBCH 블록 위치에 대응한다고 가정할 수 있으며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이다. 첫 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 gNB에 의해 전송될 수 있다고 가정하며; 첫 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 gNB에 의해 전송되지 않는다고 가정한다. 두 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 측정될 수 있다고 가정하며; 두 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 측정되지 않는다고 가정한다.
하나의 하위 예에서, N4는 MIB 또는 SIB1에 지시될 수 있다. 다른 하위 예에서, N4는 상위 계층 파라미터에서 지시될 수 있다. N4의 설정 가능한 값의 일 예에서, N4는 {1, 2, 4, 8, 16, 32, 64}의 세트 또는 서브세트로부터의 것일 수 있다. N4의 설정 가능한 값의 다른 예에서, N4는 {1, 2, 4, 8, 16, 32, 64, 128}의 세트 또는 서브세트로부터의 것일 수 있다.
또 다른 예에서, SS/PBCH 블록의 SCS가 240 kHz 또는 480 kHz 또는 960 kHz인 경우, 하프 프레임 내에 N1 = 160 또는 320 또는 640개의 후보 SS/PBCH 블록 위치가 대응하게 있을 수 있다. UE는 첫 번째 비트맵 및/또는 두 번째 비트맵을 설정받을 수 있으며, 여기서 두 비트맵은 길이 N2 = 80이다. UE는 첫 번째 및/또는 두 번째 비트맵에서 최대 N3 = 64 비트가 1의 값을 가질 수 있다고 가정한다.
가 이러한 SS/PBCH 블록들에 대해 동일한 경우, UE는 후보 SS/PBCH 블록 인덱스 를 가진 SS/PBCK 블록들이 QCL되도록, 비트맵들 중 하나와 연관된 N4의 값을 추가 설정받을 수 있다. N4가 UE에 제공되는 경우, UE는 길이 N2를 갖는 첫 번째 및/또는 두 번째 비트맵의 첫 번째 N4 비트만이 1의 값을 가질 수 있고, 마지막 N2-N4 비트 수는 0이라고 가정한다. UE는 또한 첫 번째 및/또는 두 번째 비트맵의 k 번째 비트(1≤k≤N4)가 후보 SS/PBCH 블록 인덱스 
를 가진 후보 SS/PBCH 블록 위치에 대응한다고 가정할 수 있으며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이다. 첫 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 gNB에 의해 전송될 수 있다고 가정하며; 첫 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 gNB에 의해 전송되지 않는다고 가정한다. 두 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 측정될 수 있다고 가정하며; 두 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 측정되지 않는다고 가정한다.
하나의 하위 예에서, N4는 MIB 또는 SIB1에 지시될 수 있다. 다른 하위 예에서, N4는 상위 계층 파라미터에서 지시될 수 있다. N4의 설정 가능한 값의 일 예에서, N4는 {1, 2, 4, 8, 16, 32, 64}의 세트 또는 서브세트로부터의 것일 수 있다. N4의 설정 가능한 값의 다른 예에서, N4는 {1, 2, 4, 8, 16, 32, 64, 80}의 세트 또는 서브세트로부터의 것일 수 있다.
또 다른 예에서, SS/PBCH 블록의 SCS가 240 kHz 또는 480 kHz 또는 960 kHz인 경우, 하프 프레임 내에 N1 = 160 또는 320 또는 640개의 후보 SS/PBCH 블록 위치가 대응하게 있을 수 있다. UE는 첫 번째 비트맵 및/또는 두 번째 비트맵으로 설정될 수 있으며, 여기서 두 비트맵은 길이 N2 = 128이다. UE는 첫 번째 및/또는 두 번째 비트맵에서 최대 N3 = 64 비트가 1의 값을 가질 수 있다고 가정한다.
가 이러한 SS/PBCH 블록들에 대해 동일한 경우, UE는 후보 SS/PBCH 블록 인덱스 를 가진 SS/PBCK 블록들이 QCL되도록, 비트맵들 중 하나와 연관된 N4의 값을 추가 설정받을 수 있다. N4가 UE에 제공되는 경우, UE는 길이 N2를 갖는 첫 번째 및/또는 두 번째 비트맵의 첫 번째 N4 비트만이 1의 값을 가질 수 있고, 마지막 N2-N4 비트 수는 0이라고 가정한다.
UE는 또한 첫 번째 및/또는 두 번째 비트맵의 k 번째 비트(1≤k≤N4)가 후보 SS/PBCH 블록 인덱스 
를 가진 후보 SS/PBCH 블록 위치에 대응한다고 가정할 수 있으며, 여기서 m은 음이 아닌 정수이고 
≤N1-1이다. 첫 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 gNB에 의해 전송될 수 있다고 가정하며; 첫 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 gNB에 의해 전송되지 않는다고 가정한다. 두 번째 비트맵의 k 번째 비트가 1의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 SS/PBCH 블록들 중 적어도 하나가 측정될 수 있다고 가정하며; 두 번째 비트맵의 k 번째 비트가 0의 값을 갖는 경우, UE는 후보 SS/PBCH 블록 인덱스 
를 가진 모든 SS/PBCH 블록이 측정되지 않는다고 가정한다.
하나의 하위 예에서, N4는 MIB 또는 SIB1에 지시될 수 있다. 다른 하위 예에서, N4는 상위 계층 파라미터에서 지시될 수 있다. N4의 설정 가능한 값의 일 예에서, N4는 {1, 2, 4, 8, 16, 32, 64}의 세트 또는 서브세트로부터의 것일 수 있다. N4의 설정 가능한 값의 다른 예에서, N4는 {1, 2, 4, 8, 16, 32, 64, 80}의 세트 또는 서브세트로부터의 것일 수 있다.
도 7은 본 개시의 실시예들에 따른 SS/PBCH 블록 지시를 위한 UE 방법(700)의 흐름도를 도시한 것이다. 방법(700)은 UE(예를 들어, 도 1에 도시된 111-116)에 의해 수행될 수 있다. 도 7에 도시된 방법(700)의 실시예는 단지 설명을 위한 것이다. 도 7에 도시된 하나 이상의 구성 요소는 언급된 기능들을 수행하도록 구성된 특수 회로로 구현될 수 있거나, 하나 이상의 구성 요소는 언급된 기능들을 수행하기 위한 명령어들을 실행하는 적어도 하나의 프로세서에 의해 구현될 수 있다.
일 실시예에서, 본 개시의 구성 요소들에 기초한 예시적인 UE 절차가 도 7에 도시되어 있다. UE는 상위 계층 파라미터들로부터 SS/PBCH 블록에 대한 설정들을 수신한 다음(도 7의 701), 이 설정들로부터 첫 번째 비트맵 및/또는 두 번째 비트맵을 결정하며, 여기서 첫 번째 비트맵 및/또는 두 번째 비트맵은 길이가 N2이다(도 7의 702). UE는 또한 첫 번째 비트맵 및/또는 두 번째 비트맵에서 1의 값을 갖는 비트들의 수(N3)가 N2보다 작은 것으로 가정한다(도 7의 703). UE는 첫 번째 비트맵에 기초하여 송신되는 SS/PBCH 블록들의 세트를 결정하고(도 7의 704), 및/또는 두 번째 비트맵에 기초하여 측정될 SS/PBCH 블록들의 세트를 결정한다(도 7의 705).
일 실시예에서, NR 캐리어 RSSI 측정을 위한 측정 시간 자원들은 설정된 SMTC 윈도우 듀레이션 내로 제한되며, NR 캐리어 RSSI 측정을 수행하기 위한 슬롯들 및 슬롯들 내의 OFDM 심볼들은 상위 계층에 의해 설정될 수 있다. 상위 계층 파라미터(예를 들어, SS-RSSI-Measurement의 endSymbol)에 의해 제공되는 종료 심볼 인덱스들에 의해 기술되는, 설정된 슬롯 내 OFDM 심볼들의 설정들은, 슬롯의 SS/PBCH 블록에 대한 심볼(들)을 포함하는 DL 송신을 위한 모든 가능한 심볼들을 커버하려고 시도할 수 있다.
일 예에서, 각각 OFDM 심볼들 #N1 및 #N2에서 시작하는 슬롯 내의 2개의 후보 SS/PBCH 블록들에 대한, 종료 심볼(예를 들면, SS-RSSI-Measurement의 endSymbol)에 의해 기술되는, NR 캐리어 RSSI 측정을 위한 설정 가능한 심볼 인덱스들은, 표 30으로부터의 것일 수 있다.
[표 30]
도 8은 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들(800)의 일 예를 도시한 것이다. 도 8에 도시된 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들(800)의 실시예는 단지 설명을 위한 것이다.
일 사례에서, 480 kHz 및/또는 960 kHz 서브캐리어 간격에 대한, 각각의 OFDM 심볼들 #2 및 #9에서 시작하는 슬롯 내의 2개의 후보 SS/PBCH 블록들에 대해(도 8에 도시됨), 종료 심볼(예를 들어, SS-RSSI-Measurement의 endSymbol)에 의해 기술되는, NR 캐리어 RSSI 측정을 위한 설정 가능한 심볼 인덱스들은 표 31로부터의 것일 수 있다.
[표 31]
다른 예에서, 각각의 OFDM 심볼들 #N1 및 #N2에서 시작하는 슬롯 내의 2개의 후보 SS/PBCH 블록들에 대해, 종료 심볼(예를 들어, SS-RSSI-Measurement의 endSymbol)에 의해 기술되는 NR 캐리어 RSSI 측정을 위한 설정 가능한 심볼 인덱스들은 표 32로부터의 것일 수 있다.
[표 32]
도 9는 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들(900)의 다른 예를 도시한 것이다. 도 9에 도시된 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들의 실시예는 단지 설명을 위한 것이다.
일 사례에서, 480 kHz 및/또는 960 kHz 서브캐리어 간격에 대한, 각각의 OFDM 심볼들 #2 및 #9에서 시작하는 슬롯 내의 2개의 후보 SS/PBCH 블록들에 대해(도 9에 도시됨), 종료 심볼(예를 들어, SS-RSSI-Measurement의 endSymbol)에 의해 기술되는, NR 캐리어 RSSI 측정을 위한 설정 가능한 심볼 인덱스들은 표 33으로부터의 것일 수 있다.
[표 33]
또 다른 예에서, 각각의 OFDM 심볼들 #N1 및 #N2에서 시작하는 슬롯 내의 2개의 후보 SS/PBCH 블록들에 대해, 종료 심볼(예를 들어, SS-RSSI-Measurement의 endSymbol)에 의해 기술되는, NR 캐리어 RSSI 측정을 위한 설정 가능한 심볼 인덱스들은 표 34로부터의 것일 수 있다.
[표 34]
도 10은 본 개시의 실시예들에 따른 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들(1000)의 또 다른 예를 도시한 것이다. 도 10에 도시된 NR 캐리어 RSSI 측정을 수행하기 위한 심볼들(1000)의 실시예는 단지 설명을 위한 것이다.
일 사례에서, 480 kHz 및/또는 960 kHz 서브캐리어 간격에 대한, 각각의 OFDM 심볼들 #2 및 #9에서 시작하는 슬롯 내의 2개의 후보 SS/PBCH 블록들에 대해(도 10에 도시됨), 종료 심볼(예를 들어, SS-RSSI-Measurement의 endSymbol)에 의해 기술되는, NR 캐리어 RSSI 측정을 위한 설정 가능한 심볼 인덱스들은 표 35로부터의 것일 수 있다.
[표 35]
일 실시예에서, 적어도 캐리어 주파수 범위 2-2(FR2-2)에서는, 공유 스펙트럼 채널 액세스가 없는 동작에 대해 DBTW(discovery burst transmission window)가 지원되지 않으며, UE는 공유 스펙트럼 채널 액세스가 있는 동작과 상이하게 MIB(master information block) 내의 필드(들)를 해석한다.
일 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 subCarrierSpacingCommon 필드가 예비된 것으로 가정한다.
다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 spare 필드가 예비된 것으로 가정한다.
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 subCarrierSpacingCommon 필드가 고정된 값을 갖는 것으로 가정한다(예를 들어, subCarrierSpacingCommon가 "scs15or60"으로 제공됨).
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 subCarrierSpacingCommon 필드가 고정된 값을 갖는 것으로 가정한다(예를 들어, subCarrierSpacingCommon이 "scs30or120"으로 제공됨).
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 spare 필드가 고정된 값을 갖는 것으로 가정한다(예를 들어, spare가 "0"으로 제공됨).
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 spare 필드가 고정된 값을 갖는 것으로 가정한다(예를 들어, spare가 "1"로 제공됨).
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 subCarrierSpacingCommon 및 spare 필드들이 고정된 값을 갖는 것으로 가정한다(예를 들어, subCarrierSpacingCommon은 "scs15or60"으로 제공되고, spare는 "0"으로 제공됨).
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 subCarrierSpacingCommon 및 spare 필드들이 고정된 값을 갖는 것으로 가정한다(예를 들어, subCarrierSpacingCommon은 "scs15or60"으로 제공되고, spare는 "1"로 제공됨).
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 subCarrierSpacingCommon 및 spare 필드들이 고정된 값을 갖는 것으로 가정한다(예를 들어, subCarrierSpacingCommon은 "scs30or120"으로 제공되고, spare는 "0"으로 제공됨).
또 다른 예에서, 적어도 FR2-2에서 공유 스펙트럼 채널 액세스가 없는 동작에 대해, UE는 MIB 내의 subCarrierSpacingCommon 및 spare 필드들이 고정된 값을 갖는 것으로 가정한다(예를 들어, subCarrierSpacingCommon은 "scs30or120"으로 제공되고, spare는 "1"로 제공됨).
위의 흐름도들은 본 개시의 원리들에 따라 구현될 수 있는 예시적인 방법들을 도시한 것이며 다양한 변경 및 수정이 여기의 흐름도들에 도시된 방법들에 대하여 이루어질 수 있다. 예를 들어, 일련의 단계들로 도시되어 있지만 각 도면의 다양한 단계들은 중첩되거나 병렬로 발생하거나 다른 순서로 발생하거나 여러 번 발생할 수 있다. 다른 예에서, 단계들은 생략되거나 다른 단계들로 대체될 수도 있다.
본 개시가 예시적인 실시예로 설명되었지만, 당업자라면 다양한 변경 및 수정을 제안할 수 있다. 본 개시는 첨부된 청구항들의 범위 내에 속하는 그러한 변경 및 수정을 포함하는 것으로 의도된다. 본 출원의 어떠한 설명도 임의의 특정 요소, 단계 또는 기능이 청구 범위에 포함되어야 하는 필수 요소임을 나타내는 것으로 해석되어서는 안 된다. 특허된 주제의 범위는 청구범위에 의해 정의된다.
Claims (15)
- 무선 통신 시스템에서의 기지국(BS)으로서,
Type0-PDCCH(Type0 physical downlink control channel)를 위한 제어 자원 세트(CORESET#0)에 대한 설정들의 세트를 결정하도록 구성된 프로세서로서, 상기 설정들의 세트는,
SS/PBCH(synchronization signals and physical broadcast channel) 블록의 SCS(subcarrier spacing)와 동일한 상기 CORESET#0에 대한 SCS;
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴;
상기 Type0-PDCCH를 송신할 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및
상기 Type0-PDCCH를 송신할 상기 슬롯들 중 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함하며, 및
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 상기 시간 도메인 오프셋(O)은 {0,5,X,5+X}로부터의 값으로 설정될 수 있으며, 여기서 X는 상기 CORSET#0의 상기 SCS에 기초하여 결정되는, 상기 프로세서; 및
상기 프로세서에 동작 가능하게 연결된 트랜시버로서,
상기 SS/PBCH 블록을 송신하고; 그리고
상기 CORESET#0에 대한 상기 설정들의 세트에 기초하여, 하향링크 채널을 통해, 상기 Type0-PDCCH를 송신하도록 구성되는, 상기 트랜시버를 포함하는, 기지국(BS). - 제 1 항에 있어서,
상기 CORESET#0에 대한 상기 SCS는 120 kHz(kilohertz), 480 kHz 또는 960 kHz 중 하나이고;
상기 CORSET#0의 상기 SCS가 120 kHz일 때, X=2.5이고;
상기 CORSET#0의 상기 SCS가 480 kHz일 때, X=1.25이고; 및
상기 CORSET#0의 상기 SCS가 960 kHz일 때, X=0.625이며, 및
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 제 1 다중화 패턴에 대해, 상기 Type0-PDCCH를 송신할 상기 슬롯들은,
상기 CORSET#0의 상기 SCS가 480 kHz일 때, n0 및 n0+4이고; 및
상기 CORSET#0의 상기 SCS가 960 kHz일 때, n0 및 n0+8이며,
상기 n0은 상기 시간 도메인 오프셋(O)에 기초하여 결정되는, 기지국(BS). - 제 1 항에 있어서,
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제 3 다중화 패턴에 대해, 상기 Type0-PDCCH를 송신할 상기 슬롯들은 상기 송신되는 SS/PBCH 블록과 QCL되는(quasi co-located) SS/PBCH 블록들의 세트에 기초하여 결정되며, 및
인덱스 ()를 가진 상기 SS/PBCH 블록들의 세트 내의 SS/PBCH 블록에 대해,
상기 Type0-PDCCH를 송신할 상기 적어도 하나의 슬롯은 상기 인덱스 를 가진 상기 SS/PBCH 블록을 포함하는 슬롯과 동일하며, 및
상기 Type0-PDCCH를 송신할 상기 적어도 하나의 슬롯 내의 상기 시작 심볼의 인덱스는 가 짝수일 때 2이거나, 또는 가 홀수일 때 9인, 기지국(BS). - 제 1 항에 있어서,
상기 프로세서는 PDSCH(physical downlink shared channel)에 대한 시간 도메인 자원 할당의 설정을 결정하도록 더 구성되고, 및
상기 설정은,
type-A DM-RS(de-modulation reference signal) 위치를 2 또는 3으로 하는 것;
PDSCH 매핑 타입을 type-B로 하는 것;
K0 값을 0으로 하는 것;
시작 심볼 인덱스 S를 11로 하는 것; 및
심볼들의 길이를 2로 하는 것
을 포함하는, 기지국(BS). - 제 1 항에 있어서,
상기 프로세서는,
NR(new radio) 캐리어 RSSI(received signal strength indicator) 측정에 대한 설정을 결정하고, 및
상기 SS/PBCH 블록의 MIB(Master Information Block)에 포함된 subCarrierSpacingCommon 필드의 값을, 공유 스펙트럼 채널 액세스가 없는 동작에 대해 'scs30or120'으로 결정하도록 더 구성되며, 및
상기 설정은 측정을 위한 슬롯 내의 심볼들의 세트를, 480 kHz 또는 960 kHz인 상기 SS/PBCH 블록의 상기 SCS에 대해 {0, 1, ..., 12}로 하는 것을 포함하는, 기지국(BS). - 무선 통신 시스템에서의 사용자 단말(UE)로서,
기지국(BS)으로부터, SS/PBCH(synchronization signals and physical broadcast channel) 블록을 수신하도록 구성된 트랜시버; 및
상기 트랜시버에 동작 가능하게 연결되며, Type0-PDCCH(Type0 physical downlink control channel)를 위한 제어 자원 세트(CORESET#0)에 대한 설정들의 세트를 결정하도록 구성되는 프로세서로서, 상기 설정들의 세트는,
상기 SS/PBCH 블록의 SCS(subcarrier spacing)와 동일한 상기 CORESET#0에 대한 SCS;
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴;
상기 Type0-PDCCH에 대한 모니터 오케이전(monitor occasion)들을 포함하는 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및
상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 슬롯들 중 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함하며, 및
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 상기 시간 도메인 오프셋(O)은 {0,5,X,5+X}로부터의 값으로 설정될 수 있으며, 여기서 X는 상기 CORSET#0의 상기 SCS에 기초하여 결정되는, 상기 프로세서를 포함하며, 및
상기 트랜시버는 상기 CORESET#0에 대한 상기 설정들의 세트에 기초하여, 하향링크 채널을 통해, 상기 Type0-PDCCH를 수신하도록 더 구성되는, 사용자 단말(UE). - 제 6 항에 있어서,
상기 CORESET#0에 대한 상기 SCS는 120 kHz(kilohertz), 480 kHz 또는 960 kHz 중 하나이고;
상기 CORSET#0의 상기 SCS가 120 kHz일 때, X=2.5이고;
상기 CORSET#0의 상기 SCS가 480 kHz일 때, X=1.25이고; 및
상기 CORSET#0의 상기 SCS가 960 kHz일 때, X=0.625이며, 및
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 제 1 다중화 패턴에 대해, 상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 슬롯들은,
상기 CORSET#0의 상기 SCS가 480 kHz일 때, n0 및 n0+4이고; 및
상기 CORSET#0의 상기 SCS가 960 kHz일 때, n0 및 n0+8이며,
상기 n0은 상기 시간 도메인 오프셋(O)에 기초하여 결정되는, 사용자 단말(UE). - 제 6 항에 있어서,
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제 3 다중화 패턴에 대해, 상기 Type0-PDCCH에 대한 상기 모니터링 오케이전들을 포함하는 상기 슬롯들은 상기 수신되는 SS/PBCH 블록과 QCL되는(quasi co-located) SS/PBCH 블록들의 세트에 기초하여 결정되며, 및
인덱스 ()를 가진 상기 SS/PBCH 블록들의 세트 내의 SS/PBCH 블록에 대해:
상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 적어도 하나의 슬롯은 상기 인덱스 를 가진 상기 SS/PBCH 블록을 포함하는 슬롯과 동일하며, 및
상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 적어도 하나의 슬롯 내의 상기 시작 심볼의 인덱스는 가 짝수일 때 2이거나, 또는 가 홀수일 때 9인, 사용자 단말(UE). - 제 6 항에 있어서,
상기 프로세서는,
PDSCH(physical downlink shared channel)에 대한 시간 도메인 자원 할당의 제 1 설정을 식별하고,
NR(new radio) 캐리어 RSSI(received signal strength indicator) 측정에 대한 제 2 설정을 식별하고, 및
상기 SS/PBCH 블록의 MIB(Master Information Block)에 포함된 subCarrierSpacingCommon 필드의 값을, 공유 스펙트럼 채널 액세스가 없는 동작에 대해 'scs30or120'으로 식별하도록 더 구성되며,
상기 제 1 설정은,
type-A DM-RS(de-modulation reference signal) 위치를 2 또는 3으로 하는 것;
PDSCH 매핑 타입을 type-B로 하는 것;
K0 값을 0으로 하는 것;
시작 심볼 인덱스 S를 11로 하는 것; 및
심볼들의 길이를 2로 하는 것을 포함하며, 및
상기 제 2 설정은 측정을 위한 슬롯 내의 심볼들의 세트를, 480 kHz 또는 960 kHz인 상기 SS/PBCH 블록의 상기 SCS에 대해 {0, 1, ..., 12}로 하는 것을 포함하는, 사용자 단말(UE). - 무선 통신 시스템에서 기지국(BS)에 의해 수행되는 방법으로서,
Type0-PDCCH(Type0 physical downlink control channel)를 위한 제어 자원 세트(CORESET#0)에 대한 설정들의 세트를 결정하는 단계;
SS/PBCH(synchronization signals and physical broadcast channel) 블록을 송신하는 단계; 및
상기 CORESET#0에 대한 상기 설정들의 세트에 기초하여, 하향링크 채널을 통해 상기 Type0-PDCCH를 송신하는 단계를 포함하며,
상기 상기 설정들의 세트는,
상기 SS/PBCH 블록의 SCS(subcarrier spacing)와 동일한 상기 CORESET#0에 대한 SCS;
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴;
상기 Type0-PDCCH를 송신할 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및
상기 Type0-PDCCH를 송신할 상기 슬롯들 중 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함하며, 및
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 상기 시간 도메인 오프셋(O)은 {0,5,X,5+X}로부터의 값으로 설정될 수 있으며, 여기서 X는 상기 CORSET#0의 상기 SCS에 기초하여 결정되는, 방법. - 무선 통신 시스템에서 사용자 단말(UE)에 의해 수행되는 방법으로서,
기지국(BS)으로부터, SS/PBCH(synchronization signals and physical broadcast channel) 블록을 수신하는 단계;
Type0-PDCCH(Type0 physical downlink control channel)를 위한 제어 자원 세트(CORESET#0)에 대한 설정들의 세트를 결정하는 단계로서, 상기 설정들의 세트는,
상기 SS/PBCH 블록의 SCS(subcarrier spacing)와 동일한 상기 CORESET#0에 대한 SCS;
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 다중화 패턴;
상기 Type0-PDCCH에 대한 모니터 오케이전들을 포함하는 슬롯들을 결정하기 위한 시간 도메인 오프셋(O); 및
상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 슬롯들 중 적어도 하나의 슬롯 내의 시작 심볼의 인덱스를 포함하며, 및
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제 1 다중화 패턴에 대해, 상기 시간 도메인 오프셋(O)은 {0,5,X,5+X}로부터의 값으로 설정될 수 있으며, 여기서 X는 상기 CORSET#0의 상기 SCS에 기초하여 결정되는, 상기 결정하는 단계; 및
상기 CORESET#0에 대한 상기 설정들의 세트에 기초하여, 하향링크 채널을 통해, 상기 Type0-PDCCH를 수신하는 단계를 포함하는, 방법. - 제 11 항에 있어서,
상기 CORESET#0에 대한 상기 SCS는 120 kHz(kilohertz), 480 kHz 또는 960 kHz 중 하나이고;
상기 CORSET#0의 상기 SCS가 120 kHz일 때, X=2.5이고;
상기 CORSET#0의 상기 SCS가 480 kHz일 때, X=1.25이고; 및
상기 CORSET#0의 상기 SCS가 960 kHz일 때, X=0.625인, 방법. - 제 11 항에 있어서,
상기 CORESET#0과 상기 SS/PBCH 블록 사이의 상기 제 1 다중화 패턴에 대해, 상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 슬롯들은,
상기 CORSET#0의 상기 SCS가 480 kHz일 때, n0 및 n0+4이고; 및
상기 CORSET#0의 상기 SCS가 960 kHz일 때, n0 및 n0+8이며,
상기 n0은 상기 시간 도메인 오프셋(O)에 기초하여 결정되고,
여기서, 상기 CORESET#0과 상기 SS/PBCH 블록 사이의 제 3 다중화 패턴에 대해, 상기 Type0-PDCCH에 대한 상기 모니터링 오케이전들을 포함하는 상기 슬롯들은 상기 수신되는 SS/PBCH 블록과 QCL되는(quasi co-located) SS/PBCH 블록들의 세트에 기초하여 결정되며, 및
여기서, 인덱스 ()를 가진 상기 SS/PBCH 블록들의 세트 내의 SS/PBCH 블록에 대해:
상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 적어도 하나의 슬롯은 상기 인덱스 를 가진 상기 SS/PBCH 블록을 포함하는 슬롯과 동일하며, 및
상기 Type0-PDCCH에 대한 상기 모니터 오케이전들을 포함하는 상기 적어도 하나의 슬롯 내의 상기 시작 심볼의 인덱스는 가 짝수일 때 2이거나, 또는 가 홀수일 때 9인, 방법. - 제 11 항에 있어서,
PDSCH(physical downlink shared channel)에 대한 시간 도메인 자원 할당의 설정을 식별하는 단계를 더 포함하며, 상기 설정은,
type-A DM-RS(de-modulation reference signal) 위치를 2 또는 3으로 하는 것;
PDSCH 매핑 타입을 type-B로 하는 것;
K0 값을 0으로 하는 것;
시작 심볼 인덱스 S를 11로 하는 것; 및
심볼들의 길이를 2로 하는 것을 포함하는, 방법. - 제 11 항에 있어서,
NR(new radio) 캐리어 RSSI(received signal strength indicator) 측정에 대한 설정을 식별하는 단계 - 상기 설정은 측정을 위한 슬롯 내의 심볼들의 세트를, 480 kHz 또는 960 kHz인 상기 SS/PBCH 블록의 상기 SCS에 대해 {0, 1, ..., 12}로 하는 것을 포함함 -; 및
상기 SS/PBCH 블록의 MIB(Master Information Block)에 포함된 subCarrierSpacingCommon 필드의 값을, 공유 스펙트럼 채널 액세스가 없는 동작에 대해 'scs30or120'으로 식별하는 단계를 더 포함하는, 방법.
Applications Claiming Priority (21)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US202163150337P | 2021-02-17 | 2021-02-17 | |
| US63/150,337 | 2021-02-17 | ||
| US202163163264P | 2021-03-19 | 2021-03-19 | |
| US63/163,264 | 2021-03-19 | ||
| US202163236054P | 2021-08-23 | 2021-08-23 | |
| US63/236,054 | 2021-08-23 | ||
| US202163240592P | 2021-09-03 | 2021-09-03 | |
| US63/240,592 | 2021-09-03 | ||
| US202163248870P | 2021-09-27 | 2021-09-27 | |
| US63/248,870 | 2021-09-27 | ||
| US202163253828P | 2021-10-08 | 2021-10-08 | |
| US63/253,828 | 2021-10-08 | ||
| US202163255707P | 2021-10-14 | 2021-10-14 | |
| US63/255,707 | 2021-10-14 | ||
| US202163270811P | 2021-10-22 | 2021-10-22 | |
| US63/270,811 | 2021-10-22 | ||
| US202163280378P | 2021-11-17 | 2021-11-17 | |
| US63/280,378 | 2021-11-17 | ||
| US17/590,736 | 2022-02-01 | ||
| US17/590,736 US20220263619A1 (en) | 2021-02-17 | 2022-02-01 | Method and apparatus of pdcch enhancement for higher frequency range |
| PCT/KR2022/002331 WO2022177311A1 (en) | 2021-02-17 | 2022-02-17 | Method and apparatus of pdcch enhancement for higher frequency range |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230142508A true KR20230142508A (ko) | 2023-10-11 |
Family
ID=82801679
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020237027710A KR20230142508A (ko) | 2021-02-17 | 2022-02-17 | 더 높은 주파수 범위에 대한 pdcch 개선 방법 및 장치 |
Country Status (5)
| Country | Link |
|---|---|
| US (1) | US20220263619A1 (ko) |
| EP (1) | EP4275435A1 (ko) |
| KR (1) | KR20230142508A (ko) |
| CN (1) | CN116889053A (ko) |
| WO (1) | WO2022177311A1 (ko) |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102661968B1 (ko) * | 2021-08-05 | 2024-04-29 | 엘지전자 주식회사 | 무선 통신 시스템에서 pdcch 송수신 방법 및 장치 |
Family Cites Families (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| US10582486B2 (en) * | 2017-09-22 | 2020-03-03 | Samsung Electronics Co., Ltd. | Method and apparatus for control resource set configuration for common control |
-
2022
- 2022-02-01 US US17/590,736 patent/US20220263619A1/en active Pending
- 2022-02-17 WO PCT/KR2022/002331 patent/WO2022177311A1/en active Application Filing
- 2022-02-17 EP EP22756509.0A patent/EP4275435A1/en active Pending
- 2022-02-17 CN CN202280014990.7A patent/CN116889053A/zh active Pending
- 2022-02-17 KR KR1020237027710A patent/KR20230142508A/ko unknown
Also Published As
| Publication number | Publication date |
|---|---|
| EP4275435A1 (en) | 2023-11-15 |
| CN116889053A (zh) | 2023-10-13 |
| US20220263619A1 (en) | 2022-08-18 |
| WO2022177311A1 (en) | 2022-08-25 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US20220240260A1 (en) | Method and user equipment for determining resource for sidelink communication | |
| KR20230144537A (ko) | Pdcch 및 rs 기반 페이징 조기 지시의 통합 설계를위한 방법 및 장치 | |
| US20210235419A1 (en) | Method and apparatus for pbch payload in higher frequency ranges | |
| US20220225338A1 (en) | Method and apparatus for configuring and determining default beams in a wireless communication system | |
| KR20240035475A (ko) | 인터레이스 기반 사이드링크 자원 풀의 방법 및 장치 | |
| KR20230157317A (ko) | 셀 간 시스템에서 하향링크 채널 수신 방법 및 장치 | |
| KR20230147102A (ko) | 셀 간 빔 관리의 시그널링을 위한 방법 및 장치 | |
| KR20230128526A (ko) | 공동 및 개별 빔 표시를 위한 방법 및 장치 | |
| KR20230151008A (ko) | 무선 통신 네트워크에서 l2 sl 기반 ue 대 네트워크 릴레이 동작을 위한 방법 및 장치 | |
| US20220232573A1 (en) | Method and apparatus for indication of ul parameters in tci state | |
| KR20230169154A (ko) | Ue 개시 빔 활성화 방법 및 장치 | |
| KR20230142508A (ko) | 더 높은 주파수 범위에 대한 pdcch 개선 방법 및 장치 | |
| US20220022048A1 (en) | Method and apparatus for operation mode on unlicensed spectrum | |
| US20220287063A1 (en) | Method and apparatus for span pattern repetitions over multiple slots | |
| KR20240071397A (ko) | 업링크 프리코딩을 위한 멀티스테이지 dci를 위한 방법 및 장치 | |
| KR20230165784A (ko) | 무선 통신 시스템에서의 채널 및 간섭 측정 방법 및 장치 | |
| KR20240034762A (ko) | 무선 통신 시스템에서 사이드링크 통신을 위한 방법 및 장치 | |
| KR20230156717A (ko) | 비주기적 csi 측정과 보고 방법 및 장치 | |
| KR20230155546A (ko) | 무선 통신 시스템에서 pdcch 신뢰성 향상을 위한 방법 및 장치 | |
| JP2024509863A (ja) | 分散ｍｉｍｏにおけるｃｓｉ報告方法及び装置 | |
| CN116897583A (zh) | 分布式天线系统中的资源配置的方法和装置 | |
| US11903020B2 (en) | Channel access request in a downlink transmission | |
| US20220295529A1 (en) | Method and apparatus of quasi-colocation assumption determination for physical downlink shared channel | |
| US20240040485A1 (en) | Method and apparatus for network parameter adaptation | |
| KR20240039034A (ko) | 사이드링크를 통한 ue 채널 점유 공유 방법 및 장치 |