KR20230130157A

KR20230130157A - 인트라-웨이브 텍스처 루핑

Info

Publication number: KR20230130157A
Application number: KR1020237029282A
Authority: KR
Inventors: 앤드류 에반 그루버
Original assignee: 퀄컴 인코포레이티드
Priority date: 2021-03-03
Filing date: 2022-02-04
Publication date: 2023-09-11
Also published as: WO2022186948A1; CN116940922A; US11640647B2; BR112023017122A2; TW202301116A; EP4302181A1; US20220284537A1

Abstract

본 개시는 장치, 예를 들어, GPU를 포함하는 그래픽스 프로세싱을 위한 디바이스들 및 방법들에 관한 것이다. 그 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정할 수도 있고, 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관된다. 장치는 또한, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정하면, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 수도 있다. 부가적으로, 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들 중의 스레드들의 각각의 서브-그룹에 대해 셰이더 프로그램의 서브섹션을 실행할 수도 있다.

Description

인트라-웨이브 텍스처 루핑

관련 출원에 대한 상호 참조

이 출원은 "METHODS AND APPARATUS FOR INTRA-WAVE TEXTURE LOOPING"이라는 제목으로 2021년 3월 3일자로 출원된 미국 특허 출원 제 17/191,439 호의 이익을 청구하며, 이는 전문이 본원에 원용에 의해 명시적으로 포함된다.

기술 분야

본 개시는 일반적으로 프로세싱 시스템들에 관한 것으로, 더 상세하게는, 그래픽스 프로세싱을 위한 하나 이상의 기법들에 관한 것이다.

도입부

컴퓨팅 디바이스는 종종 (예를 들어, 그래픽스 프로세싱 장치(GPU), 중앙 처리 장치(CPU), 디스플레이 프로세서 등을 이용하여) 그래픽 및/또는 디스플레이 프로세싱을 수행하여 시각적 콘텐츠를 렌더링 및 표시한다. 이러한 컴퓨팅 디바이스들은 예를 들어, 컴퓨터 워크스테이션, 모바일 폰, 이를 테면, 스마트 폰, 임베디드 시스템들, 퍼스널 컴퓨터, 태블릿 컴퓨터, 및 비디오 게임 콘솔들을 포함할 수도 있다. GPU들은 그래픽스 프로세싱 커맨드들을 실행하고 프레임을 출력하기 위해 함께 동작하는 하나 이상의 프로세싱 스테이지들을 포함하는 그래픽스 프로세싱 파이프라인을 실행하도록 구성된다. 중앙 프로세싱 유닛 (CPU) 은 GPU 에 하나 이상의 그래픽스 프로세싱 커맨드들을 발행함으로써 GPU 의 동작을 제어할 수도 있다. 최근의 CPU들은 통상적으로 동시에 다수의 애플리케이션들을 실행가능하고, 애플리케이션들 각각은 실행 동안에 GPU 를 활용하는 것이 필요할 수도 있다. 디스플레이 프로세서는 CPU로부터 수신된 디지털 정보를 아날로그 값으로 변환하도록 구성되고 시각적 콘텐츠를 표시하기 위해 디스플레이 패널에 커맨드들을 발행할 수도 있다. 디스플레이 상의 시각적 표현을 위한 콘텐츠를 제공하는 디바이스는 GPU 및/또는 디스플레이 프로세서를 이용할 수도 있다.

디바이스의 GPU는 그래픽스 프로세싱 파이프라인에서 프로세스들을 수행하도록 구성될 수도 있다. 또한, 디스플레이 프로세서 또는 디스플레이 프로세싱 유닛(DPU)은 디스플레이 프로세싱의 프로세스들을 수행하도록 구성될 수도 있다. 그러나, 무선 통신 및 더 작은, 핸드헬드 디바이스들의 출현으로, 개선된 그래픽스 또는 디스플레이 프로세싱에 대한 필요가 증가하였다.

개요

다음은 하나 이상의 양태들의 간략화된 개요를, 그러한 양태들의 기본적인 이해를 제공하기 위해 제시한다. 이 개요는 모든 고려된 양태들의 광범위한 개관이 아니며, 모든 양태들의 핵심적 또는 결정적인 엘리먼트들을 식별하지도 않고 임의의 또는 모든 양태들의 범위를 묘사하지도 않도록 의도된 것이다. 그것의 유일한 목적은 이후에 제시되는 보다 상세한 설명에 대한 도입부로서 간략화된 형태로 하나 이상의 양태들의 몇몇 개념들을 제시하는 것이다.

본 개시의 양태에서, 방법, 컴퓨터 판독가능 매체, 및 장치가 제공된다. 장치는 그래픽스 프로세싱 유닛(graphics processing unit; GPU) 또는 그래픽스 프로세싱을 수행할 수 있는 임의의 장치일 수도 있다. 장치는 스레드들의 그룹(group of threads)을 스레드들의 복수의 서브-그룹들(sub-groups)로 분할할지 여부를 결정할 수도 있고, 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램(shader program)과 연관된다. 장치는 또한 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면(same surface)과 연관되는지 여부를 결정할 수도 있다. 또한, 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정할 때, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 수도 있다. 장치는 또한 셰이더 프로그램의 서브섹션(subsection)에 기초하여 스레드들의 복수의 서브-그룹들 각각에 대한 루프 마커(loop marker)를 삽입할 수도 있다. 부가적으로, 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대해 셰이더 프로그램의 서브섹션을 실행할 수도 있고, 여기서 셰이더 프로그램의 서브섹션은 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 스레드들의 하나의 서브-그룹에 대한 실행을 완료할 수도 있다. 장치는 또한 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트(memory footprint)를 캐시(cache)에 저장할 수도 있다.

본 개시의 하나 이상의 예들의 상세들은 첨부 도면들 및 하기의 설명에서 기술된다. 본 개시의 다른 특징들, 목적들 및 이점들은 상세한 설명 및 도면들, 및 청구항들로부터 명확해질 것이다.

도면들의 간단한 설명
도 1은 본 개시의 하나 이상의 기법들에 따른, 예시적인 콘텐츠 생성 시스템을 예시하는 블록 다이어그램이다.
도 2 는 본 개시의 하나 이상의 기법들에 따른, 예시적인 GPU 를 예시한다.
도 3 은 본 개시의 하나 이상의 기법들에 따른, 그래픽스 프로세싱을 위한 맵핑 프로세스를 예시하는 다이어그램이다.
도 4 은 본 개시의 하나 이상의 기법들에 따른, 그래픽스 프로세싱을 위한 맵핑 프로세스를 예시하는 다이어그램이다.
도 5 는 본 개시의 하나 이상의 기법들에 따른, 그래픽스 프로세싱을 위한 맵핑 프로세스를 예시하는 다이어그램이다.
도 6 은 본 개시의 하나 이상의 기법들에 따른, GPU 컴포넌트와 캐시 사이의 예시적인 통신들을 예시하는 통신 흐름도이다.
도 7 은 본 개시의 하나 이상의 기법들에 따른, 그래픽스 프로세싱의 예시적인 방법의 플로우차트이다.

상세한 설명

그래픽스 프로세싱에서, 특정 타입들의 셰이딩 또는 텍스처 명령들은 특정 양의 캐시 라인들을 이용하는 데이터를 페치(fetch)할 수도 있다. 이상적으로, 셰이딩 또는 텍스처 명령 실행에 사용되는 캐시 라인들의 양은 캐시의 사이즈보다 적을 수도 있다. 그러나, 대응하는 캐시의 사이즈는 셰이딩 또는 텍스처 명령에 대한 페치된 모든 데이터를 유지할 만큼 충분히 크지 않을 수도 있으므로, 이전에 페치된 데이터는 오버라이트될 수도 있다. 이와 같이, 다음 명령(instruction)은 이전 명령에 의해 페치된 데이터의 일부를 이용하지 못할 수도 있다. 따라서, 캐시에서 이전에 페치된 데이터는 후속 명령들에 의해 재사용되지 않을 수도 있으며, 이는 데이터가 캐시로부터가 아니라 시스템 메모리로부터 페치되는 결과를 초래할 수도 있다. 따라서, 후속 명령들은 이전에 페치된 데이터를 이용하지 못할 수도 있다. 예를 들어, 단일 텍스처 페치 명령에 대해 풀 웨이브(full wave)를 실행하는 것은 현재 텍스처 페치 명령에 의해 오버라이트되고 있는 다음의 텍스처 페치 명령에 대한 데이터와 같은, 비효율적인 텍스처 캐시 사용 및 캐시 스래싱(cache thrashing)을 초래할 수도 있다. 본 개시의 양태들은 전체 텍스처 페치 동작을 실행하기 이전에 텍스처 페치 동작의 일부를 실행할 수도 있다. 그렇게 함으로써, 본 개시의 실시양태들은 MIP 맵들을 보다 효율적으로 활용할 수도 있고, 이웃 픽셀들은 텍스처 공간에서 확산되지 않을 수도 있다. 본 개시의 양태들은 또한 효율적인 텍스처 캐시 사용을 제공하고 캐시 미스들 또는 캐시 스래싱의 양을 감소시킬 수도 있다. 또한, 본 개시의 양태들은 후속 텍스처 명령들이 시스템 메모리로부터 데이터를 페치할 필요 없이 캐시에서 이전에 페치된 데이터를 이용할 수 있게 할 수도 있다. 이와 같이, 본 개시의 양태들은 특정 데이터, 예를 들어, 텍스처 데이터가 시스템 메모리로부터, 즉, 작은 캐시 사이즈를 갖더라도 페치되는 시간들의 양을 감소시키거나 완화시킬 수도 있다. 또한, 본 개시의 양태들은 각각의 루프 반복 동안 웨이브의 일부에 대해 작업하는 다수의 텍스처 페치 명령들에 걸쳐 루핑 메커니즘(looping mechanism)을 제공할 수도 있다. 따라서, 본 개시의 양태들은 컴파일러 또는 그래픽스 셰이더에 의해 제어되는 하드웨어-보조 텍스처 루핑을 이용할 수도 있다.

시스템들, 장치들, 컴퓨터 프로그램 제품들, 및 방법들의 다양한 양태들이 첨부 도면들을 참조하여 이하에서 더 충분히 설명된다. 하지만, 본 개시는 많은 상이한 형태들로 구현될 수도 있고, 본 개시에 걸쳐 제시된 임의의 특정 구조 또는 기능으로 제한된다고 해석되어서는 안 된다. 오히려, 이 양태들은 본 개시가 철저하고 완전하게 되고 당업자에게 본 개시의 범위를 충분히 전달하도록 제공된다. 본 명세서에서의 교시들에 기초하여, 당업자는, 본 개시의 다른 양태들과 독립적으로 구현되든 또는 결합되든, 본 개시의 범위가 본 명세서에 개시된 시스템들, 장치들, 컴퓨터 프로그램 제품들 및 방법들의 임의의 양태를 커버하도록 의도된다는 것을 인식할 것이다. 예를 들어, 본 명세서에 전개된 임의의 수의 양태들을 이용하여 장치가 구현될 수도 있거나 방법이 실시될 수도 있다. 추가로, 본 개시의 범위는 본 명세서에 기재된 본 개시의 다양한 양태들에 더하여 또는 그 외에 다른 구조, 기능, 또는 구조 및 기능을 사용하여 실시되는 그러한 장치 또는 방법을 커버하도록 의도된다. 본원에 개시된 임의의 양태는 청구항의 하나 이상의 엘리먼트들에 의해 구체화될 수도 있다.

다양한 양태들이 본 명세서에서 설명되지만, 이 양태들의 많은 변형들 및 치환들이 본 개시의 범위에 속한다. 본 개시의 양태들의 일부 잠재적인 이익들 및 이점들이 언급되지만, 본 개시의 범위는 특정 이익들, 사용들, 또는 목적들로 한정되도록 의도되지 않는다. 오히려, 본 개시의 양태들은 상이한 무선 기술들, 시스템 구성들, 네트워크들, 및 송신 프로토콜들에 광범위하게 적용가능한 것으로 의도되고, 이들 중 일부는 예로써 도면들에서 그리고 다음의 설명에서 예시된다. 상세한 설명 및 도면들은 제한적이기보다는 본 개시의 예시일 뿐이며, 본 개시의 범위는 첨부된 청구항들 및 그 등가물들에 의해 정의된다.

여러 개의 양태들이 다양한 장치 및 방법들을 참조하여 제시된다. 이들 장치 및 방법들은 다양한 블록들, 컴포넌트들, 회로들, 프로세스들, 알고리즘들 등 ("엘리먼트들" 로 총칭됨) 에 의해 다음의 상세한 설명에서 설명되고 첨부 도면들에 예시될 것이다. 이 엘리먼트들은 전자 하드웨어, 컴퓨터 소프트웨어, 또는 이들의 임의의 조합을 이용하여 구현될 수도 있다. 그러한 엘리먼트들이 하드웨어 또는 소프트웨어로 구현될지 여부는, 전체 시스템에 부과된 특정 애플리케이션 및 설계 제약에 달려 있다.

예로서, 엘리먼트, 또는 엘리먼트의 임의의 부분, 또는 엘리먼트들의 임의의 조합은 하나 이상의 프로세서들 (또한 프로세싱 유닛들로 지칭될 수도 있음) 을 포함하는 "프로세싱 시스템" 으로서 구현될 수도 있다. 프로세서들의 예들은, 마이크로프로세서들, 마이크로제어기들, 그래픽스 프로세싱 유닛(GPU)들, 범용 GPU(GPGPU)들, 중앙 프로세싱 유닛(CPU)들, 애플리케이션 프로세서들, 디지털 신호 프로세서(DSP)들, RISC(reduced instruction set computing) 프로세서들, 시스템 온 칩(SOC)들, 기저대역 프로세서들, 주문형 집적회로(ASIC)들, 필드 프로그래밍가능 게이트 어레이(FPGA)들, 프로그래밍가능 로직 디바이스(PLD)들, 스테이트 머신들, 게이티드 로직, 이산 하드웨어 회로들, 및 본 개시 전반에 걸쳐 설명된 다양한 기능성을 수행하도록 구성된 다른 적합한 하드웨어를 포함한다. 프로세싱 시스템에서의 하나 이상의 프로세서들이 소프트웨어를 실행할 수도 있다. 소프트웨어는 소프트웨어, 펌웨어, 미들웨어, 마이크로코드, 하드웨어 기술 언어, 또는 다른 것으로 지칭되든지 간에, 명령들, 명령 세트, 코드, 코드 세그먼트, 프로그램 코드, 프로그램, 서브프로그램, 소프트웨어 컴포넌트, 애플리케이션, 소프트웨어 애플리케이션, 소프트웨어 패키지, 루틴, 서브루틴, 물체, 실행물 (executable), 실행의 스레드, 프로시저, 함수 (function) 등을 의미하는 것으로 폭넓게 해석될 수 있다. 용어 애플리케이션은 소프트웨어를 지칭할 수도 있다. 본 명세서에 설명된 바와 같이, 하나 이상의 기법은 하나 이상의 기능을 수행하도록 구성되는 애플리케이션, 즉 소프트웨어를 지칭할 수도 있다. 이러한 예들에서, 애플리케이션은 메모리, 예를 들어 프로세서의 온-칩 메모리, 시스템 메모리, 또는 임의의 다른 메모리 상에 저장될 수도 있다. 프로세서와 같은 본 명세서에 설명된 하드웨어는 애플리케이션을 실행하도록 구성될 수도 있다. 예를 들어, 애플리케이션은, 하드웨어에 의해 실행될 경우, 하드웨어로 하여금 본 명세서에서 설명된 하나 이상의 기법들을 수행하게 하는 코드를 포함하는 것으로 설명될 수도 있다. 일 예로서, 하드웨어는 메모리로부터 코드에 액세스하고 메모리로부터 액세스된 코드를 실행하여 본 명세서에서 설명된 하나 이상의 기법들을 수행할 수도 있다. 일부 예들에서, 컴포넌트들은 본 개시에서 식별된다. 그러한 예들에서, 컴포넌트들은 하드웨어, 소프트웨어, 또는 이들의 조합일 수도 있다. 컴포넌트들은 별개의 컴포넌트들 또는 단일 컴포넌트의 서브-컴포넌트들일 수도 있다.

따라서, 본 명세서에서 설명된 하나 이상의 예에서, 설명된 기능들은 하드웨어, 소프트웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 소프트웨어로 구현되는 경우, 기능들은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장되거나 또는 인코딩될 수도 있다. 컴퓨터 판독가능 매체는 컴퓨터 저장 매체를 포함한다. 저장 매체는 컴퓨터에 의해 액세스될 수 있는 임의의 가용 매체일 수도 있다. 비한정적 예로서, 이러한 컴퓨터 판독가능 매체는 RAM (random-access memory), ROM (read-only memory), EEPROM (electrically erasable programmable ROM), 광학 디스크 스토리지, 자기 디스크 스토리지, 다른 자기 스토리지 디바이스들, 전술한 타입의 컴퓨터 판독가능 매체의 조합, 또는 컴퓨터에 의해 액세스될 수 있는 명령들 또는 데이터 구조들의 형태의 컴퓨터 실행가능 코드를 저장하는데 사용될 수 있는 임의의 다른 매체를 포함할 수 있다.

일반적으로, 본 개시는 단일의 디바이스 또는 다중의 디바이스들에서 그래픽스 프로세싱 파이프라인을 갖고, 그래픽 콘텐츠의 렌더링을 개선하고, 및/또는 프로세싱 유닛, 즉, GPU 와 같은, 본 명세서에서 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 프로세싱 유닛의 로드(load)를 감소시키기 위한 기법들을 설명한다. 예를 들어, 본 개시는, 그래픽스 프로세싱을 활용하는 임의의 디바이스에서 그래픽스 프로세싱을 위한 기법들을 설명한다. 다른 예시적인 이익들이 본 개시 전반에 걸쳐 설명된다.

본 명세서에서 사용된 바와 같이, 용어 "콘텐츠" 의 인스턴스들은 "그래픽 콘텐츠", "이미지" 를 지칭할 수도 있으며, 그 반대도 마찬가지이다. 이것은 용어가 형용사, 명사 또는 다른 품사로 사용되는지 여부에 관계없이 사실이다. 일부 예들에서, 본 명세서에서 사용되는 바와 같이, 용어 "그래픽 콘텐츠(graphical content)" 는 그래픽스 프로세싱 파이프라인의 하나 이상의 프로세스들에 의해 생성된 콘텐츠를 지칭할 수도 있다. 일부 예들에서, 본 명세서에서 사용된 바와 같이, 용어 "그래픽 콘텐츠" 는 그래픽스 프로세싱을 수행하도록 구성된 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다. 일부 예들에서, 본 명세서에서 사용된 바와 같이, 용어 "그래픽 콘텐츠" 는 그래픽스 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다.

일부 예들에서, 본 명세서에서 사용되는 바와 같이, 용어 "디스플레이 콘텐츠(display content)" 는 디스플레 프로세싱을 수행하도록 구성된 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다. 일부 예들에서, 본 명세서에서 사용된 바와 같이, 용어 "디스플레이 콘텐츠" 는 디스플레이 프로세싱 유닛에 의해 생성된 콘텐츠를 지칭할 수도 있다. 그래픽 콘텐츠는 디스플레이 콘텐츠가 되도록 프로세싱될 수도 있다. 예를 들어, 그래픽스 프로세싱 유닛은 프레임과 같은 그래픽 콘텐츠를 버퍼 (프레임버퍼로 지칭될 수도 있음) 에 출력할 수도 있다. 디스플레이 프로세싱 유닛은 버퍼로부터 하나 이상의 프레임들과 같은 그래픽 콘텐츠를 판독하고, 그에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하여 디스플레이 콘텐츠를 생성할 수도 있다. 예를 들어, 디스플레이 프로세싱 유닛은 프레임을 생성하기 위해 하나 이상의 렌더링된 레이어들에 대해 구성을 수행하도록 구성될 수도 있다. 다른 예로서, 디스플레이 프로세싱 유닛은 둘 이상의 레이어들을 함께 단일 프레임으로 구성, 블렌딩, 또는 그 외에 결합하도록 구성될 수도 있다. 디스플레이 프로세싱 유닛은 프레임에 스케일링, 예컨대 업스케일링 또는 다운스케일링을 수행하도록 구성될 수도 있다. 일부 예들에서, 프레임은 레이어를 지칭할 수도 있다. 다른 예들에서, 프레임은 프레임을 형성하도록 이미 함께 블렌딩된 2 이상의 레이어들을 지칭할 수도 있으며, 즉, 프레임은 2 이상의 레이어들을 포함하고, 2 이상의 레이어들을 포함하는 프레임이 후속하여 블렌딩될 수도 있다.

도 1 은 본 개시의 하나 이상의 기술을 구현하도록 구성된 예시의 콘텐츠 생성 시스템 (100) 을 나타내는 블록도이다. 콘텐츠 생성 시스템 (100) 은 디바이스 (104) 를 포함한다. 디바이스 (104) 는 본 명세서에 설명된 다양한 기능들을 수행하기 위한 하나 이상의 컴포넌트 또는 회로를 포함할 수도 있다. 일부 예들에서, 디바이스 (104) 의 하나 이상의 컴포넌트는 SOC 의 컴포넌트들일 수도 있다. 디바이스 (104) 는 본 개시의 하나 이상의 기법을 수행하도록 구성된 하나 이상의 컴포넌트를 포함할 수도 있다. 나타낸 예에서, 디바이스 (104) 는 프로세싱 유닛 (120), 콘텐츠 인코더/디코더 (122) 및 시스템 메모리 (124) 를 포함할 수도 있다. 일부 양태들에서, 디바이스 (104) 는 다수의 옵션적인 컴포넌트들, 예를 들어, 통신 인터페이스 (126), 트랜시버 (132), 수신기 (128), 송신기 (130), 디스플레이 프로세서 (127), 및 하나 이상의 디스플레이들 (131) 을 포함할 수 있다. 디스플레이 (131) 에 대한 언급은 하나 이상의 디스플레이들 (131) 을 지칭할 수도 있다. 예를 들어, 디스플레이 (131) 는 단일의 디스플레이 또는 다중의 디스플레이들을 포함할 수도 있다. 디스플레이 (131) 는 제 1 디스플레이 및 제 2 디스플레이를 포함할 수도 있다. 제 1 디스플레이는 좌안 디스플레이이고, 제 2 디스플레이는 우안 디스플레이일 수도 있다. 일부 예들에서, 제 1 및 제 2 디스플레이는, 그것 상으로의 제시를 위해 상이한 프레임들을 수신할 수도 있다. 다른 예들에서, 제 1 및 제 2 디스플레이는, 그 상으로의 제시를 위해 동일한 프레임들을 수신할 수도 있다. 추가 예들에서, 그래픽스 프로세싱의 결과들이 디바이스 상에 디스플레이되지 않을 수도 있으며, 예를 들어, 제 1 및 제 2 디스플레이는, 그 상으로의 제시를 위해 임의의 프레임들을 수신하지 않을 수도 있다. 대신, 프레임들 또는 그래픽스 프로세싱 결과들은 다른 디바이스로 전송될 수도 있다. 일부 양태들에서, 이는 분할-렌더링으로서 지칭될 수 있다.

프로세싱 유닛 (120) 은 내부 메모리 (121) 를 포함할 수도 있다. 프로세싱 유닛 (120) 은 그래픽스 프로세싱 파이프라인 (107) 에서와 같이 그래픽스 프로세싱을 수행하도록 구성될 수도 있다. 콘텐츠 인코더/디코더 (122) 는 내부 메모리 (123) 를 포함할 수도 있다. 일부 예들에서, 디바이스 (104) 는 하나 이상의 디스플레이들 (131) 에 의한 제시 전에 프로세싱 유닛 (120) 에 의해 생성된 하나 이상의 프레임들에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하기 위해 디스플레이 프로세서 (127) 와 같은 디스플레이 프로세서를 포함할 수도 있다. 디스플레이 프로세서 (127) 는 디스플레이 프로세싱을 수행하도록 구성될 수도 있다. 예를 들어, 디스플레이 프로세서 (127) 는 프로세싱 유닛 (120) 에 의해 생성된 하나 이상의 프레임에 대해 하나 이상의 디스플레이 프로세싱 기법들을 수행하도록 구성될 수도 있다. 하나 이상의 디스플레이들 (131) 은 디스플레이 프로세서 (127) 에 의해 프로세싱된 프레임들을 디스플레이하거나 그렇지 않으면 제시하도록 구성될 수도 있다. 일부 예들에서, 하나 이상의 디스플레이들 (131) 은 액정 디스플레이 (LCD), 플라즈마 디스플레이, 유기 발광 다이오드 (OLED) 디스플레이, 프로젝션 디스플레이 디바이스, 증강 현실 디스플레이 디바이스, 가상 현실 디스플레이 디바이스, 머리 착용 디스플레이, 또는 임의의 다른 타입의 디스플레이 디바이스 중 하나 이상을 포함할 수도 있다.

프로세싱 유닛 (120) 및 콘텐츠 인코더/디코더 (122) 외부의 메모리, 이를 테면 시스템 메모리 (124) 는 프로세싱 유닛 (120) 및 콘텐츠 인코더/디코더 (122) 에 액세스가능할 수도 있다. 예를 들어, 프로세싱 유닛 (120) 및 콘텐츠 인코더/디코더 (122) 는 시스템 메모리 (124) 와 같은 외부 메모리로부터 판독되거나 및/또는 그에 기록되도록 구성될 수도 있다. 프로세싱 유닛(120) 및 콘텐츠 인코더/디코더(122)는 버스를 통해 시스템 메모리(124)에 통신 가능하게 결합될 수도 있다. 일부 예들에서, 프로세싱 유닛(120) 및 콘텐츠 인코더/디코더(122)는 버스 또는 상이한 연결을 통해 서로 통신적으로 결합될 수도 있다.

콘텐츠 인코더/디코더 (122) 는 시스템 메모리 (124) 및/또는 통신 인터페이스 (126) 와 같은 임의의 소스로부터 그래픽 콘텐츠를 수신하도록 구성될 수도 있다. 시스템 메모리 (124) 는, 수신된 인코딩된 또는 디코딩된 그래픽 콘텐츠를 저장하도록 구성될 수도 있다. 콘텐츠 인코더/디코더 (122) 는 인코딩된 또는 디코딩된 그래픽 콘텐츠를, 예를 들어, 시스템 메모리 (124) 및/또는 통신 인터페이스 (126) 로부터, 인코딩된 픽셀 데이터의 형태로, 수신하도록 구성될 수도 있다. 콘텐츠 인코더/디코더 (122) 는 임의의 그래픽 콘텐츠를 인코딩 또는 디코딩하도록 구성될 수도 있다.

내부 메모리 (121) 또는 시스템 메모리 (124) 는 하나 이상의 휘발성 또는 비휘발성 메모리 또는 저장 디바이스를 포함할 수도 있다. 일부 예들에서, 내부 메모리 (121) 또는 시스템 메모리 (124) 는 RAM, SRAM, DRAM, EPROM (erasable programmable ROM), EEPROM (electrically erasable programmable ROM), 플래시 메모리, 자기 데이터 매체 또는 광학 저장 매체, 또는 임의의 다른 타입의 메모리를 포함할 수도 있다.

내부 메모리(121) 또는 시스템 메모리(124)는 일부 예들에 따른 비일시적 저장 매체일 수도 있다. 용어 "비일시적(non-transitory)" 은, 저장 매체가 캐리어 파 또는 전파 신호에서 구현되지 않는다는 것을 나타낼 수도 있다. 그러나, 용어 "비일시적" 은 내부 메모리 (121) 또는 시스템 메모리 (124) 가 이동가능하지 않거나 또는 그것의 콘텐츠들이 정적임을 의미하는 것으로 해석되어서는 안 된다. 일 예로서, 시스템 메모리 (124) 는 디바이스 (104) 로부터 제거될 수도 있고, 다른 디바이스로 이동될 수도 있다. 다른 예로서, 시스템 메모리 (124) 는 디바이스 (104) 로부터 제거 가능하지 않을 수도 있다.

프로세싱 유닛 (120) 은 중앙 프로세싱 유닛 (CPU), 그래픽스 프로세싱 유닛 (GPU), 범용 GPU (GPGPU), 또는 그래픽스 프로세싱을 수행하도록 구성될 수도 있는 임의의 다른 프로세싱 유닛일 수도 있다. 일부 예들에서, 프로세싱 유닛 (120) 은 디바이스 (104) 의 마더보드에 통합될 수도 있다. 일부 예들에서, 프로세싱 유닛 (120) 은 디바이스 (104) 의 마더보드 내의 포트에 설치되는 그래픽스 카드 상에 존재할 수도 있거나, 또는 그렇지 않으면 디바이스 (104) 와 상호동작하도록 구성된 주변 디바이스 내에 통합될 수도 있다. 프로세싱 유닛 (120) 은 하나 이상의 마이크로프로세서들, GPU들, 주문형 집적 회로들 (ASIC들), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 산술 로직 유닛들 (ALU들), 디지털 신호 프로세서들 (DSP들), 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 다른 균등한 집적된 또는 별개의 로직 회로부, 또는 이들의 임의의 조합들과 같은 하나 이상의 프로세서들을 포함할 수도 있다. 기법들이 부분적으로 소프트웨어에서 구현되면, 프로세싱 유닛 (120) 은 적합한 비일시적 컴퓨터 판독가능 저장 매체, 예를 들어, 내부 메모리 (121) 에 소프트웨어에 대한 명령들을 저장할 수도 있고, 본 개시의 기법들을 수행하기 위해 하나 이상의 프로세서들을 사용하여 하드웨어에서 명령들을 실행할 수도 있다. 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합 등을 포함한 임의의 전술한 바는 하나 이상의 프로세서들인 것으로 고려될 수도 있다.

콘텐츠 인코더/디코더 (122) 는 콘텐츠 디코딩을 수행하도록 구성된 임의의 프로세싱 유닛일 수도 있다. 일부 예들에서, 콘텐츠 인코더/디코더 (122) 는 디바이스 (104) 의 마더보드에 통합될 수도 있다. 콘텐츠 인코더/디코더 (122) 는 하나 이상의 마이크로프로세서들, ASIC들 (application specific integrated circuits), 필드 프로그래밍가능 게이트 어레이들 (FPGA들), 산술 로직 유닛들 (ALU들), 디지털 신호 프로세서들 (DSP들), 비디오 프로세서들, 이산 로직, 소프트웨어, 하드웨어, 펌웨어, 다른 동등한 집적 또는 이산 로직 회로부, 또는 이들의 임의의 조합과 같은 하나 이상의 프로세서들을 포함할 수도 있다. 기법들이 부분적으로 소프트웨어에서 구현되면, 콘텐츠 인코더/디코더 (122) 는 적합한 비일시적 컴퓨터 판독가능 저장 매체, 예를 들어, 내부 메모리 (123) 에 소프트웨어에 대한 명령들을 저장할 수도 있고, 본 개시의 기법들을 수행하기 위해 하나 이상의 프로세서들을 사용하여 하드웨어에서 명령들을 실행할 수도 있다. 하드웨어, 소프트웨어, 하드웨어와 소프트웨어의 조합 등을 포함한 임의의 전술한 바는 하나 이상의 프로세서들인 것으로 고려될 수도 있다.

일부 양태들에서, 콘텐츠 생성 시스템 (100) 은 옵션의 통신 인터페이스 (126) 를 포함할 수 있다. 통신 인터페이스 (126) 는 수신기 (128) 및 송신기 (130) 를 포함할 수도 있다. 수신기 (128) 는 디바이스 (104) 에 대해 본 명세서에서 설명된 임의의 수신 기능을 수행하도록 구성될 수도 있다. 부가적으로, 수신기 (128) 는 정보, 예를 들어, 눈 또는 머리 포지션 정보, 렌더링 커맨드들, 또는 위치 정보를 다른 디바이스로부터 수신하도록 구성될 수도 있다. 송신기 (130) 는 디바이스 (104) 에 대해 본 명세서에서 설명된 임의의 송신 기능을 수행하도록 구성될 수도 있다. 예를 들어, 송신기 (130) 는 콘텐츠에 대한 요청을 포함할 수도 있는 정보를 다른 디바이스로 송신하도록 구성될 수도 있다. 수신기 (128) 및 송신기 (130) 는 트랜시버 (132) 로 결합될 수도 있다. 이러한 예들에서, 트랜시버 (132) 는 디바이스 (104) 와 관련하여 본 명세서에 설명된 임의의 수신 기능 및/또는 송신 기능을 수행하도록 구성될 수도 있다.

다시 도 1 을 참조하면, 특정 양태들에서, 프로세싱 유닛 (120) 은 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하도록 구성된 결정 컴포넌트 (198) 를 포함할 수도 있고, 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관된다. 결정 컴포넌트(198)는 또한 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면과 연관되는지 여부를 결정하도록 구성될 수도 있다. 결정 컴포넌트 (198) 는 또한, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정할 때, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하도록 구성될 수도 있다. 결정 컴포넌트(198)는 또한 셰이더 프로그램의 서브섹션에 기초하여 스레드들의 복수의 서브-그룹들 각각에 대한 루프 마커를 삽입하도록 구성될 수도 있다. 결정 컴포넌트 (198) 는 또한 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대해 셰이더 프로그램의 서브섹션을 실행하도록 구성될 수도 있고, 여기서 셰이더 프로그램의 서브섹션은 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 스레드들의 하나의 서브-그룹에 대한 실행을 완료할 수도 있다 . 결정 컴포넌트 (198) 는 또한, 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트를 캐시에 저장하도록 구성될 수도 있다. 다음의 설명은 그래픽스 프로세싱에 초점을 맞출 수도 있지만, 본 명세서에 설명된 개념들은 다른 유사한 프로세싱 기법들에 적용가능할 수도 있다.

본 명세서에서 설명된 바와 같이, 디바이스 (104) 와 같은 디바이스는 본 명세서에서 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 디바이스, 장치 또는 시스템을 지칭할 수도 있다. 예를 들어, 디바이스는 서버, 기지국, 사용자 장비, 클라이언트 디바이스, 스테이션, 액세스 포인트, 컴퓨터, 예를 들어, 개인용 컴퓨터, 데스크톱 컴퓨터, 랩톱 컴퓨터, 태블릿 컴퓨터, 컴퓨터 워크스테이션, 또는 메인프레임 컴퓨터, 최종 제품, 장치, 전화, 스마트폰, 서버, 비디오 게임 플랫폼 또는 콘솔, 핸드헬드 디바이스, 예를 들어, 휴대용 비디오 게임 디바이스 또는 PDA (personal digital assistant), 웨어러블 컴퓨팅 디바이스, 예를 들어, 스마트 워치, 증강 현실 디바이스, 또는 가상 현실 디바이스, 비-웨어러블 디바이스, 디스플레이 또는 디스플레이 디바이스, 텔레비전, 텔레비전 셋톱 박스, 중간 네트워크 디바이스, 디지털 미디어 플레이어, 비디오 스트리밍 디바이스, 콘텐츠 스트리밍 디바이스, 차내 컴퓨터 (in-car computer), 임의의 모바일 디바이스, 그래픽 콘텐츠를 생성하도록 구성된 임의의 디바이스, 또는 본 명세서에 설명된 하나 이상의 기법들을 수행하도록 구성된 임의의 디바이스일 수도 있다. 본 명세서에서의 프로세스들은 특정 컴포넌트 (예를 들어, GPU) 에 의해 수행되는 것으로서 설명될 수도 있지만, 추가 실시양태들에서, 개시된 실시양태들과 일치하는, 다른 컴포넌트들 (예를 들어, CPU) 을 사용하여 수행될 수 있다.

GPU들은 GPU 파이프라인에서 다중의 타입들의 데이터 또는 데이터 패킷들을 프로세싱할 수 있다. 예를 들어, 일부 양태들에서, GPU 는 2개 타입들의 데이터 또는 데이터 패킷들, 예를 들어, 컨텍스트 레지스터 패킷들 및 드로우 콜 (draw call) 데이터를 프로세싱할 수 있다. 컨텍스트 레지스터 패킷은, 그래픽스 컨텍스트가 프로세싱될 방법을 조정할 수 있는, 예를 들어, 글로벌 레지스터, 셰이딩 프로그램, 또는 상수 데이터에 관한 정보와 같은 글로벌 상태 정보의 세트일 수 있다. 예를 들어, 컨텍스트 레지스터 패킷들은 컬러 포맷에 관한 정보를 포함할 수 있다. 컨텍스트 레지스터 패킷들의 일부 양태들에서, 어느 워크로드가 컨텍스트 레지스터에 속하는지를 나타내는 비트가 있을 수 있다. 또한, 동시에 및/또는 병렬로 실행되는 다수의 기능들 또는 프로그래밍이 있을 수 있다. 예를 들어, 기능들 또는 프로그래밍은 소정의 동작, 예를 들어, 컬러 모드 또는 컬러 포맷을 기술할 수 있다. 이에 따라, 컨텍스트 레지스터는 GPU 의 다수의 상태들을 정의할 수 있다.

컨텍스트 상태들은, 개별 프로세싱 유닛, 예를 들어, 버텍스 페처 (VFD), 버텍스 셰이더 (VS), 셰이더 프로세서, 또는 지오메트리 프로세서가 어떻게 기능하는지, 및/또는 프로세싱 유닛이 어느 모드에서 기능하는지를 결정하는데 활용될 수 있다. 그렇게 하기 위해, GPU들은 컨텍스트 레지스터들 및 프로그래밍 데이터를 사용할 수 있다. 일부 양태들에서, GPU 는 모드 또는 상태의 컨텍스트 레지스터 정의에 기초하여 파이프라인에서 워크로드, 예를 들어, 버텍스 또는 픽셀 워크로드를 생성할 수 있다. 특정 프로세싱 유닛들, 예를 들어, VFD 는, 특정 기능들, 예를 들어, 버텍스가 어셈블링되는 방법을 결정하기 위해 이들 상태들을 사용할 수 있다. 이들 모드들 또는 상태들이 변경될 수 있기 때문에, GPU들은 대응하는 컨텍스트들을 변경할 필요가 있을 수도 있다. 부가적으로, 모드 또는 상태에 대응하는 워크로드는, 변경되는 모드 또는 상태를 따를 수도 있다.

도 2 는 본 개시의 하나 이상의 기법들에 따른 일 예의 GPU (200) 를 예시한다. 도 2에 도시된 바와 같이, GPU(200)는 커맨드 프로세서(CP)(210), 드로우 콜 패킷들(212), VFD(220), VS(222), 버텍스 캐시(VPC)(224), 삼각형 셋업 엔진(TSE)(226), 래스터라이저(RAS)(228), Z 프로세스 엔진(ZPE)(230), 픽셀 보간기(PI)(232), 프래그먼트 셰이더(FS)(234), 렌더 백엔드(RB)(236), 레벨 2(L2) 캐시(UCHE)(238), 및 시스템 메모리(240)를 포함한다. 도 2 는 GPU (200) 가 프로세싱 유닛들 (220-238) 을 포함하는 것을 디스플레이하지만, GPU (200) 는 다수의 부가 프로세싱 유닛들을 포함할 수 있다.　 추가적으로, 프로세싱 유닛들 (220-238) 은 단지 예일 뿐이고 프로세싱 유닛들의 임의의 조합 또는 순서가 본 개시에 따라 GPU들에 의해 사용될 수 있다. GPU (200) 는 또한, 커맨드 버퍼 (250), 컨텍스트 레지스터 패킷들 (260), 및 컨텍스트 상태들 (261) 을 포함한다.

도 2 에 도시된 바와 같이, GPU 는 커맨드 버퍼를 컨텍스트 레지스터 패킷들, 예를 들어, 컨텍스트 레지스터 패킷들 (260), 및/또는 드로우 콜 데이터 패킷들, 예를 들어, 드로우 콜 패킷들 (212) 로 파싱하기 위해 하드웨어 가속기, 또는 CP, 예를 들어, CP (210) 를 활용할 수 있다. 그 다음, CP (210) 는 컨텍스트 레지스터 패킷들 (260) 또는 드로우 콜 데이터 패킷들 (212) 을 별개의 경로들을 통해 GPU 에서의 프로세싱 유닛들 또는 블록들로 전송할 수 있다. 추가로, 커맨드 버퍼 (250) 는 컨텍스트 레지스터들 및 드로우 콜들의 상이한 상태들을 교번할 수 있다. 예를 들어, 커맨드 버퍼는 다음의 방식으로 구조화될 수 있다: 컨텍스트 (N) 의 컨텍스트 레지스터, 컨텍스트 (N) 의 드로우 콜(들), 컨텍스트 (N+1) 의 컨텍스트 레지스터, 및 컨텍스트 (N+1) 의 드로우 콜(들).

일부 타입의 그래픽스 프로세싱 유닛(GPU)들은 상이한 텍스처들을 액세스하거나 페치하기 위해 그래픽스 셰이더들을 이용할 수도 있다. 예를 들어, 일부 타입들의 그래픽스 셰이더들은 하나 이상의 픽셀 그룹에서 다수의 텍스처에 액세스할 수도 있다. 그래픽스 셰이더들은 또한, 픽셀들의 단일 그룹 내의 다수의 텍스처들에 액세스하기 위해, 상이한 텍스처 페치 동작들, 예를 들어, Texture_Fetch 를 이용할 수도 있다. 예를 들어, 그래픽스 셰이더들은 다음의 동작들을 이용할 수도 있다: (1) Texture_Fetch R0.xyzw <- Texture(i1,j1,Tex1); 및 (2) Texture_Fetch R1.xyzw <- Texture(i2,j2,Tex2). 일부 경우들에서, '재료' 페치 다음에 라이트 텍스처 또는 큐브-맵 텍스처로의 페치가 뒤따를 수도 있다. 또한, GPU들은 이들 텍스처들과 연관된 별개의 캐시, 예를 들어, 텍스처 캐시를 포함할 수도 있다.

추가적으로, 일부 타입들의 GPU들은 SIMD(single instruction/multiple data) 벡터들과 같은 SIMD 동작들을 실행할 수도 있다. 일부 경우들에서, SIMD 벡터는 웨이브(wave), 웨이브 동작, 워프(warp), 또는 워프 동작으로 지칭될 수도 있다. 웨이브는 일련의 명령들을 통해 잠금 단계(lock-step)에서 실행되는 픽셀들의 그룹일 수도 있다. 이 웨이브 또는 워프는 SIMD 벡터의 폭에 대응할 수도 있다. 예를 들어, SIMD 벡터에 대한 전형적인 웨이브 사이즈는 다수의 스레드들 또는 픽셀들, 예를 들어, 32 내지 128개의 스레드들 또는 픽셀들을 포함할 수도 있다. 일부 아키텍처는 또한 더 적은 양의 스레드들 또는 픽셀들, 예를 들어 16개의 스레드들 또는 픽셀들을 이용할 수도 있다. 이들 스레드들 또는 픽셀들은, 단일 명령이 각각의 스레드 또는 픽셀에 대해 실행될 수도 있도록, 잠금 단계에서 동작할 수도 있다.

그래픽스 프로세싱의 양태들에서, MIP ( multum in parvo)(즉, "적은 것에 많이") 맵들 또는 밉맵들, 이를테면 피라미드들은 이미지들 또는 이미지들의 해상도를 표현하기 위한 이미지들의 시퀀스들이다. 시퀀스 내의 각각의 밉맵은 미리 결정되거나 최적화된 이미지일 수도 있으며, 이는 이전 이미지의 점진적으로 더 낮은 해상도 표현일 수도 있다. 예를 들어, 밉맵에서의 각각의 이미지의 높이 및/또는 폭, 즉 레벨은 이전 레벨보다 작은 특정 양, 예를 들어 2의 거듭제곱일 수도 있다. 밉맵은 렌더링 속도를 증가시키고/시키거나 앨리어싱 아티팩트들을 감소시키는 것과 같은 다수의 의도된 이점과 연관된다. 예를 들어, 고해상도 밉맵 이미지들은 고밀도 샘플들, 예를 들어, 카메라에 가깝게 보이는 물체들에 대해 사용될 수도 있는 반면, 저해상도 이미지들은 저밀도 샘플들, 예를 들어, 카메라로부터 더 멀리 떨어져 보이는 물체들에 대해 사용될 수도 있다.

일부 양태들에서, 밉맵핑의 프로세스는 맵핑된 픽셀들이 서로 가깝게, 즉 텍스처 공간에서 분리된 텍스처 이하가 되게 할 수도 있다. 그렇게 함으로써, 웨이브(wave)가 실행될 때, 웨이브로부터 야기되는 텍스처 픽셀들, 즉 텍셀들이 로컬라이징될 수도 있고, 그에 따라 로컬리티(locality)는 단일 명령 내에 있을 수도 있다. 따라서, 다수의 텍셀들이 캐시에 동시에 저장될 수도 있으며, 이는 캐시, 예를 들어, 텍스처 캐시에서 적절한 히트 레이트를 초래할 수도 있다. 다음 명령으로 이동할 때, 상이한 텍스처가 이용될 수도 있고, 따라서 텍스처들을 재사용할 필요가 없을 수도 있다.

MIP 맵핑의 양태들은 텍스처 공간에서의 웨이브 풋프린트가 스크린 공간에서의 픽셀 풋프린트와 사이즈가 유사한 것을 보장할 수도 있다. 예를 들어, 하나의 웨이브에 대한 텍스처 영역은, 유사한 양의 캐시 '미스들(misses)'(예를 들어, 2개의 미스들)을 초래할 수도 있는 다수의 캐시 라인들(예를 들어, 2개의 캐시 라인들)로 쉽게 피팅될 수도 있다, 즉, 페치된 데이터가 후속 페치들로 인해 캐시에서 오버라이트되거나 버려질 때. 추가적으로, 후속 텍스처 페치는 상이한 표면으로부터의 것일 수도 있고, 상이한 캐시 라인들을 사용할 수도 있다(즉, 가능하게는 이전 캐시 라인들이 퇴거되게 함).

그래픽스 프로세싱의 일부 양태들은, 예컨대 캐시 스래싱을 피하기 위해, 하나의 텍스처 페치 동작 다음에 다른 텍스처 페치 동작을 완전히 실행할 수도 있다. 예를 들어, 공통 MIP 맵핑된 텍스처 페치 상황에서, 텍스처 페치들의 풀 웨이브 (full wave) (예를 들어, 64 또는 128 픽셀 웨이브) 는 다음 텍스처 페치 명령으로 이동하기 전에 실행될 수도 있는데, 이는 웨이브에서의 이웃하는 픽셀들이 텍스처 공간에 로컬라이징될 수도 있기 때문이다. 예를 들어, 특정 명령(Texture_Fetch R0.xyzw <- Texture(i1,j1,Tex1))이 다른 명령(Texture_Fetch R1.xyzw <- Texture(i2,j2,Tex2))을 완전히 실행하기 이전에 완전히 실행될 수도 있다.

도 3은 메모리에서의 텍스처 표면(texture surface)에 웨이브를 맵핑하는 것을 포함하는 그래픽스 프로세싱을 위한 맵핑 프로세스를 예시하는 다이어그램(300)이다. 도 3에 도시된 바와 같이, 다이어그램(300)은, 예를 들어, 64-픽셀 웨이브와 같은 웨이브(310), 및 예를 들어, 2개의 캐시 라인들에 대응하는 텍스처 표면(320)을 포함한다. 보다 구체적으로, 도 3은 텍스처 표면(320) 및 2개의 캐시 라인에 대한 웨이브(310)의 맵핑을 예시한다. 도 3에 도시된 바와 같이, 일부 타입들의 그래픽스 셰이더들, 예를 들어, 포스트-프로세싱을 위해 사용되는 그래픽스 셰이더들은 동일한 텍스처 표면에 대한 연속적인 페치들을 이용할 수도 있다. 이러한 타입의 그래픽스 셰이더들에서는, MIP 맵핑이 이용되지 않을 수도 있다. 예를 들어, 도 3에 도시된 바와 같이, 단일 웨이브는 로컬 캐시에 맞지 않을 수도 있는 매우 큰 영역에 맵핑될 수도 있다.

일부 다운샘플링 동작들은 다운샘플링 동작의 사이즈와 관련된 다수의 텍스처 페치 동작들을 이용할 수도 있다. 예를 들어, 4x4 다운샘플링 동작은 16개의 텍스처 페치 명령들: (1) Texture_Fetch R0.xyzw <- Texture(i1,j1,Tex1); (2) Texture_Fetch R1.xyzw <- Texture(i1+1,j1,Tex1); ... (16) Texture Fetch R15.xyzw <- Texture(i1+3,j1+3,Tex1) 을 이용할 수도 있다. 이러한 타입들의 다운샘플링 동작들, 예를 들어 필터링 동작을 위한 다운샘플링은 연속적인 명령들 사이에서 이동하는 많은 양의 캐시 히트를 가질 수도 있다. 이는 제 1 명령으로부터의 전체 풋프린트가 캐시에 맞는 경우 사실일 수도 있다. 캐시가 제한된 수의 라인들, 예를 들어, 16개의 라인들을 보유하는 경우, 즉, 페치된 데이터가 후속 페치들로 인해 캐시에서 오버라이트되거나 버려질 때 많은 양의 캐시 미스들(cache misses)이 존재할 수도 있다. 이것이 발생할 때, 데이터는 메인 메모리로부터 페치될 필요가 있을 수도 있으며, 이는 메인 메모리로부터의 더 많은 트래픽 및 증가된 메모리 대역폭을 초래한다. 따라서, 캐시에서 가능한 것보다 더 많은 양의 캐시 사이즈를 필요로 할 수도 있는 텍스처 명령들이 있다.

도 4는 메모리에서의 텍스처 표면에 웨이브를 맵핑하는 것을 포함하는 그래픽스 프로세싱을 위한 맵핑 프로세스를 예시하는 다이어그램(400)이다. 도 4에 도시된 바와 같이, 다이어그램(400)은, 예를 들어, 64-픽셀 웨이브와 같은 웨이브(410), 및 예를 들어, 24개의 캐시 라인들에 대응하는 텍스처 표면(420)을 포함한다. 보다 구체적으로, 도 4는 텍스처 표면(420) 및 24개의 캐시 라인들에 대한 웨이브(410)의 맵핑을 예시한다. 도 4는 맵핑 동작, 예를 들어, 필터링 또는 다운샘플링 동작에서 상이한 명령들 사이에 로컬리티가 존재함을 도시한다. 예를 들어, 고해상도 텍스처는 표준 화질 화면 해상도로 변환될 수도 있다. 도 4는 또한 캐시가 16개의 라인들을 유지할 수도 있음을 도시하지만, 웨이브로부터의 명령은 24개의 캐시 라인들에 대응할 수도 있다.

도 4에 도시된 바와 같이, 64-픽셀 웨이브(410)에서, 픽셀들 각각은 4x4 풋프린트를 페치할 수도 있다. 따라서, 64-픽셀 웨이브는 256x256 영역으로 맵핑될 수도 있다. 텍스처 표면(420)에서의 24개의 개별 블록들 각각은 단일 캐시 라인에 대응할 수도 있고, 24개의 캐시 라인들 각각은 16개의 텍스처 픽셀들 또는 텍셀들을 보유할 수도 있으며, 여기서 단일 픽셀은 16개의 텍셀들에 맵핑될 수도 있다. 이와 같이, 텍셀들은 텍스처 캐시에 저장된 정보에 대응할 수도 있고, 이 정보는 픽셀들을 셰이딩하는데 이용될 수도 있다. 일부 경우들에서, 캐시는 캐시 라인들 각각에 대한 텍스처 픽셀들 또는 텍셀들 모두를 보유할 수 없을 수도 있으므로, 캐시에 쓰여진 제 1 라인들은 후속 캐시 라인들에 의해 오버라이트될 수도 있다. 도 4에 도시된 바와 같이, 캐시는 16개의 라인들을 유지할 수도 있지만, 명령은 24개의 캐시 라인들에 대응할 수도 있다. 따라서, 제 17 캐시 라인을 페치할 때, 제 1 캐시 라인은 오버라이트되거나 폐기될 수도 있다. 따라서, 제 1 캐시 라인에 대한 데이터가 페치될 때, 그것은 더 이상 캐시에 있지 않기 때문에, 시스템 메모리로부터 다시 페치될 필요가 있을 수도 있다.

도 4에 도시된 바와 같이, 특정 타입들의 셰이딩 또는 텍스처 명령들은 특정 양의 캐시 라인들을 이용하는 데이터를 페치할 수도 있다. 이상적으로, 셰이딩 또는 텍스처 명령 실행에 사용되는 캐시 라인들의 양은 캐시의 사이즈보다 적을 수도 있다. 그러나, 대응하는 캐시의 사이즈는 셰이딩 또는 텍스처 명령에 대한 페치된 모든 데이터를 유지할 만큼 충분히 크지 않을 수도 있으므로, 이전에 페치된 데이터는 오버라이트될 수도 있다. 이와 같이, 다음 명령은 이전 명령에 의해 페치된 데이터의 일부를 이용하지 못할 수도 있다. 따라서, 이전 명령들에 의해 캐시로 페치된 데이터는 후속 명령들에 의해 재사용되지 않을 수도 있으며, 이는 데이터가 캐시로부터가 아니라 시스템 메모리로부터 페치되게 할 수도 있다. 따라서, 후속 명령들은 이전에 페치된 데이터를 이용하지 못할 수도 있다.

위에서 나타낸 바와 같이, 하나의 텍스처 페치 동작에 이어서 다른 텍스처 페치 동작을 완전히 실행하는 것이 오버라이트된 데이터, 예를 들어, 포스트-프로세싱 필터링 동작들을 초래할 수도 있는 일부 상황들이 존재한다. 이러한 경우들에서, MIP 맵들은 사용되지 않을 수도 있고, 이웃 픽셀들은 텍스처 공간에서 확산될 수도 있다. 또한, 단일 픽셀에서의 순차적 텍스처 페치 명령들은 픽셀들 사이보다 더 로컬라이징될 수도 있다. 단일 텍스처 페치 명령에 대해 풀 웨이브를 실행하는 것은, 다음의 텍스처 페치 명령에 대한 데이터가 현재 텍스처 페치 명령에 의해 오버라이트되는 것과 같이, 비효율적인 텍스처 캐시 사용 및 캐시 스래싱을 초래할 수도 있다. 예를 들어, 텍스처 캐시 라인에 16개의 텍스처 페치들이 있는 경우, 이웃 텍스처 픽셀이 다른 텍스처 페치들을 사용할 수 없을 수도 있기 때문에, 단일 텍스처 페치가 활용될 수도 있다. 따라서, 이웃 텍스처 픽셀은 그 자신의 텍스처 캐시 라인을 페치하도록 강제될 수도 있다. 따라서, 텍스처 명령들 사이에 많은 재사용이 있을 수도 있지만, 텍스처 명령 내의 많은 재사용은 없을 수도 있다.

상기한 바에 기초하여, 전체 텍스처 페치 동작을 실행하기 이전에 텍스처 페치 동작의 일부를 실행하는 것이 유리할 수도 있다. 효율적인 텍스처 캐시 사용을 제공하고 캐시 미스들 또는 캐시 스래싱의 양을 감소시키는 것이 또한 유익할 수도 있다. 추가적으로, 후속 텍스처 명령들이 시스템 메모리로부터 데이터를 페치할 필요 없이, 캐시에서 이전에 페치된 데이터를 이용할 수 있는 것이 유익할 수도 있다. 예를 들어, 각각의 루프 반복 동안 웨이브의 일부 상에서 동작하는 다수의 텍스처 페치 명령들에 걸친 메커니즘을 제공하는 것이 유익할 수도 있다.

본 개시의 양태들은 전체 텍스처 페치 동작을 실행하기 이전에 텍스처 페치 동작의 일부를 실행할 수도 있다. 그렇게 함으로써, 본 개시의 실시양태들은 MIP 맵들을 보다 효율적으로 활용할 수도 있고, 이웃 픽셀들은 텍스처 공간에서 확산되지 않을 수도 있다. 본 개시의 양태들은 또한 효율적인 텍스처 캐시 사용을 제공하고 캐시 미스들 또는 캐시 스래싱의 양을 감소시킬 수도 있다. 또한, 본 개시의 양태들은 후속 텍스처 명령들이 시스템 메모리로부터 데이터를 페치할 필요 없이 캐시에서 이전에 페치된 데이터를 이용하는 것을 허용할 수도 있다. 이와 같이, 본 개시의 양태들은 특정 데이터, 예를 들어, 텍스처 데이터가 시스템 메모리로부터, 즉, 작은 캐시 사이즈를 갖더라도 페치되는 시간들의 양을 감소시키거나 완화시킬 수도 있다. 또한, 본 개시의 양태들은 각각의 루프 반복 동안 웨이브의 일부에 대해 작업하는 다수의 텍스처 페치 명령들에 걸쳐 루핑 메커니즘을 제공할 수도 있다. 따라서, 본 개시의 양태들은 컴파일러 또는 그래픽스 셰이더에 의해 제어되는 하드웨어-보조 텍스처 루핑을 이용할 수도 있다.

본 개시의 양태들에서, 하드웨어 루핑 메커니즘은 다수의 텍스처 페치 명령들에 걸쳐 활용될 수도 있다. 이러한 하드웨어 루핑 메커니즘은 각각의 루프 반복 동안 픽셀들의 웨이브의 일부에 대해 작업할 수도 있다. 이를 통해 픽셀 로컬리티, 즉 픽셀 내 로컬리티(within pixel locality)를 최대한 활용할 수도 있다. 또한, 픽셀 로컬리티는 임의의 사이즈의 텍스처 캐시, 예를 들어, 작은 텍스처 캐시로 완전히 이용될 수도 있다.

일부 경우들에서, 인트라-웨이브 루프(intra-wave loop)를 수행할지 여부에 관한 결정은 컴파일러에 의해 이루어질 수 있다. 그렇게 하기 위해, 컴파일러는 순차적 텍스처 페치 명령들이 동일한 표면으로 지향되는지 여부를 검출할 수도 있다. 일부 양태들에서, 인트라-웨이브 루프 동작은 최적화될 수도 있고, 새로운 텍스처 루프 명령이 이용되는지 여부에 관계없이 기능성이 유지될 수도 있다. 추가적으로, 인트라-웨이브 루프 동작의 기능성은 그것이 하드웨어의 임의의 특정 부분에서 구현되는지 여부에 관계없이 유지될 수도 있다.

위에서 나타낸 바와 같이, 본 개시의 양태들은 인트라-웨이브 텍스처 루핑 동작, 예를 들어, 컴파일러-제어 인트라-웨이브 텍스처 루핑 하드웨어를 이용할 수도 있다. 예를 들어, 본 개시의 양태들은 컴파일러가 연속적인 텍스처 명령들이 동일한 텍스처 표면에 대응하는지 여부를 결정하게 할 수도 있다. 연속적인 텍스처 명령들이 동일한 텍스처 표면에 대응하면, 컴파일러는 이 위치에 텍스처 루프 마커, 예를 들어, Tex_Loop 마커를 삽입할 수도 있다. 이 텍스처 루프 마커는 동일한 표면 액세스들에 대한 인트라-웨이브 루프의 길이를 나타낼 수도 있다. 그 다음, 하드웨어는 서브-웨이브 내에서 루프할 수도 있으며, 이는 로컬 캐시에 대한 부담을 완화할 수도 있다. 그렇게 함으로써, 본 개시의 양태들은, 즉, 전체 영역이 캐시의 사이즈에 맞지 않는 경우에, 캐시 풋프린트를 감소시키고 캐시 히트들의 양을 증가시킬 수도 있다.

일 예에서, 본 개시의 양태들은 특정한 양의 텍스처 페치 명령들과 함께 텍스처 루프를 이용할 수도 있다. 예를 들어, 본 개시의 양태들은 다음의 동작들을 이용할 수도 있다: (0) Tex_Loop 16; (1) Texture_Fetch R0.xyzw <- Texture(i1,j1,Tex1); (2) Texture_Fetch R1.xyzw <- Texture(i1+1,j1,Tex1); ... (16) Texture Fetch R15.xyzw <- Texture(i1+3,j1+3,Tex1). 일부 경우들에서, 텍스처 루프, 예를 들어, Tex_Loop 16 은 새로운 명령일 수도 있다.

도 5 는 본 개시의 하나 이상의 기법들에 따른 그래픽스 프로세싱을 위한 맵핑 프로세스를 예시하는 다이어그램 (500) 이며, 이는 메모리 내의 텍스처 표면에 웨이브를 맵핑하는 것을 포함한다. 도 5에 도시된 바와 같이, 다이어그램(500)은 웨이브(510), 예를 들어, 4개의 상이한 16-픽셀 서브-웨이브들을 갖는 64-픽셀 웨이브를 포함한다. 예를 들어, 웨이브(510)는 서브-웨이브들(512, 514, 516, 518)을 포함하며, 이들 각각은 16개의 픽셀들이다. 다이어그램(500)은 또한, 예를 들어, 여덟(8) 개의 캐시 라인들에 대응하는 텍스처 표면(520)을 포함한다. 도 5는 텍스처 표면(520) 및 8개의 캐시 라인들 또는 서브웨이브들에 대한 (서브웨이브들(512, 514, 516, 518)을 포함하는) 웨이브(510)의 맵핑을 예시한다. 서브웨이브들(512, 514, 516, 518) 각각은 텍스처 표면(520)에 개별적으로 맵핑될 수도 있다.

도 5에 도시된 바와 같이, 본 개시의 양태들은 픽셀들의 웨이브, 예를 들어, 64개의 픽셀들을 포함하는 웨이브(510)를 픽셀들의 다수의 서브-웨이브들, 예를 들어, 각각 16개의 픽셀들을 포함하는 서브-웨이브들(512, 514, 516, 518)로 분할할 수도 있다. 이와 같이, 각 서브웨이브에 대한 16 픽셀들의 풋프린트는 웨이브(510)에 대한 64 픽셀들의 풋프린트보다 작다. 이어서, 명령들은 픽셀들의 서브웨이브들 각각에 대해 실행될 수도 있다. 따라서 캐시 사이즈가 픽셀의 전체 웨이브에 대한 데이터를 저장하기에 너무 작을 수도 있기 때문에, 명령은 전체 웨이브에 대해 실행되지 않는다. 그러나, 픽셀 웨이브의 사이즈가 감소함에 따라, 즉 16 픽셀의 서브-웨이브들로 분할됨에 따라, 캐시 라인들의 양은 각각의 서브-웨이브의 사이즈에 피팅될 수도 있다. 도 5에 도시된 바와 같이, 여덟(8) 개의 캐시 라인들이 페치될 수도 있고, 그 후 16개의 명령들은 이전 명령들에 의해 페치된 임의의 데이터를 오버라이트하지 않고 프로세싱될 수도 있다. 그렇게 함으로써, 서브웨이브에 대한 후속 명령들은, 명령들에 대한 모든 데이터가 어떠한 오버라이팅(overwriting)도 없이 캐시에 저장되기 때문에, 시스템 메모리로부터 어떠한 데이터도 페치할 필요가 없을 수도 있다. 따라서, 후속 명령들 각각은 캐시의 전체 이익을 받을 수도 있다.

도 5는 각각의 서브-웨이브, 예를 들어, 서브-웨이브(512)에 대한 명령들이 캐시의 사이즈에 피팅될 수도 있다는 것을 예시한다. 따라서, 서브-웨이브(512)에 대한 후속 명령들은 시스템 메모리로부터 임의의 데이터를 페치할 필요가 없을 수도 있는데, 이는 서브-웨이브(512)에 대한 명령들에 대한 모든 데이터가 임의의 오버라이팅 없이 캐시에 저장되기 때문이다. 따라서, 서브-웨이브(512)에 대한 후속 명령들 각각은 캐시의 전체 이점을 받을 수도 있다. 일단 서브-웨이브(512)에 대한 텍셀들 또는 데이터가 캐시에 저장되고 후속 명령들이 프로세싱되면, 다음 서브-웨이브, 예를 들어 서브-웨이브(514)가 프로세싱될 수 있다. 이 프로세스는 서브웨이브들 각각에 대한 명령들 모두가 프로세싱될 때까지 서브웨이브(516) 및 서브웨이브(518)에 대한 픽셀들로 계속될 수 있다. 따라서, 웨이브를 서브-웨이브들로 분할하는 것은 명령 재사용의 이점으로 더 작은 캐시들이 이용되게 할 수도 있으며, 그렇지 않으면 전체 웨이브가 한번에 프로세싱되는 경우 가능하지 않을 수도 있다. 이와 같이, 픽셀들 또는 스레드들의 웨이브를 서브-웨이브들로 분할하는 것은 연속적인 명령들 사이에 캐시 재사용을 제공하기 위해 더 작은 캐시들의 능력을 초래할 수도 있다.

본 개시의 양태들은 특정 명령, 예를 들어, 셰이더 프로그램의 서브섹션을 실행하는 데 필요한 데이터의 양이 캐시의 사이즈보다 클 수도 있는지 여부를 결정할 수 있다. 또한, 본 개시의 양태들은 픽셀들의 웨이브를 픽셀들의 다수의 서브-웨이브들로 분할할지 여부를 결정할 수도 있다. 그렇다면, 본 개시의 양태들은 픽셀들의 웨이브, 즉 스레드들의 그룹을 픽셀들의 다수의 서브-웨이브들, 즉 스레드들의 복수의 서브그룹들로 분할할 수도 있다. 이 후, 본 개시의 양태들은 특정 명령, 예를 들어, 셰이더 프로그램의 서브섹션을 실행할 수도 있다.

또한, 본 개시의 양태들은 텍스처 페치들의 그룹이 동일한 텍스처 표면에 대응하는지 여부를 결정할 수도 있다. 예를 들어, 컴파일러는 텍스처 페치들의 그룹이 동일한 표면에 대응할 때를 인식할 수도 있다. 텍스처 페치들의 그룹이 동일한 텍스처 표면에 대응하면, 특정 픽셀에 대한 텍스처 명령들 사이에 로컬리티가 존재할 수도 있다. 이와 같이, 연속적인 명령들 사이에 캐시에 저장된 데이터를 재사용할 가능성이 높을 수도 있다. 이것은, 명령들에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트가 캐시의 사이즈를 초과하지 않을 수도 있도록, 픽셀들의 웨이브가 픽셀들의 서브-웨이브들로 분할되어야 한다는 양호한 표시일 수도 있다.

본 개시의 일부 양태들은 하드웨어 보조를 이용하는 컴파일러-생성 서브-웨이브 동작을 제공할 수도 있다. 따라서, 컴파일러는 서브-웨이브 동작들이 유익할 것인지 여부를 결정할 수도 있는데, 즉 서브-웨이브 동작들은 GPU에서 이용되는 전력의 양을 감소시키거나 GPU의 성능을 증가시킬 수도 있다. 따라서, 컴파일러는 연속적인 텍스처 명령들이 동일한 텍스처 표면에 대응하는지 여부를 결정할 수도 있다. 그렇다면, 컴파일러는 다수의 텍스처 명령들에 걸쳐 서브-웨이브 동작들을 실행하는 것을 허용할 수 있는 텍스처 루프 하드웨어를 이용할 수도 있다. 이와 같이, 컴파일러가 연속적인 텍스처 명령들이 동일한 텍스처 표면에 대응한다고 결정하면, 컴파일러는 다수의 텍스처 명령들에 대해 셰이더 프로그램의 서브섹션을 실행할 수도 있다. 추가적으로, 연속적인 텍스처 명령들이 동일한 텍스처 표면에 대응한다고 결정할 시에, 본 개시의 양태들은 텍스처 루프 마커를 삽입할 수도 있다. 그렇게 함으로써, 하드웨어는 명령들의 다음 그룹에 대해 서브-웨이브 모드가 개시되어야 함을 검출할 수도 있다.

다수의 텍스처 페치 명령들에 걸쳐 전술한 루핑 메커니즘들을 이용하는 것에 대한 다수의 이익들 또는 이점들이 있을 수도 있다. 일 예에서, 예를 들어, 4x4 다운샘플 포스트-프로세싱에서, 특정 양의 성능 이익 또는 전력 감소, 예를 들어, 50% 성능 이익 또는 전력 감소가 있을 수도 있다. 또한, 텍스처 캐시 미스들의 양은 특정 팩터, 예를 들어, 팔(8)의 팩터만큼 감소될 수도 있다. 또한, 이러한 루핑 메커니즘들은 하드웨어 동작들에 더하여 소프트웨어 동작들과 함께 활용될 수도 있다. 또한, 본 개시의 양태들은 캐시 풋프린트를 감소시키고 캐시 히트의 양을 증가시킬 수도 있다.

도 6은 본 개시의 하나 이상의 기법들에 따른 그래픽스 프로세싱의 통신 흐름도(600)이다. 도 6에 도시된 바와 같이, 다이어그램 (600) 은 본 개시의 하나 이상의 기법들에 따른, GPU 컴포넌트 (602), 예를 들어, 그래픽스 셰이더 또는 컴파일러와, 캐시 (604), 예를 들어, GPU에서의 텍스처 캐시 사이의 예시적인 통신들을 포함한다.

610에서, GPU 컴포넌트 (602) 는 스레드들의 그룹, 예를 들어, 웨이브 (510) 를 스레드들의 복수의 서브-그룹들, 예를 들어, 서브-웨이브들 (512, 514, 516, 518) 로 분할할지 여부를 결정할 수도 있고, 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관된다. 일부 양태들에서, 스레드들의 그룹은 스레드들의 웨이브, 예를 들어 웨이브(510)일 수도 있고, 스레드들의 복수의 서브-그룹들은 스레드들의 복수의 서브-웨이브들, 예를 들어 서브-웨이브들(512, 514, 516, 518)일 수도 있다. 스레드들의 그룹은 픽셀들의 그룹, 예를 들어, 웨이브(510), 버텍스들의 그룹, 또는 작업 아이템들의 그룹 중 적어도 하나일 수도 있다. 또한, 픽셀들의 그룹, 예를 들어, 웨이브(510)는 텍스처 픽셀들의 그룹 또는 텍셀들의 그룹일 수도 있다. 스레드들의 그룹을 스레드의 복수의 서브-그룹으로 분할할지 여부의 결정은 컴파일러에 의해 수행될 수도 있다.

620에서, GPU 컴포넌트 (602) 는 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들, 예를 들어, 웨이브 (510) 가 동일한 표면과 연관되는지 여부를 결정할 수도 있다. 명령들의 세트는 텍스처 명령들일 수도 있고, 동일한 표면은 텍스처 표면일 수도 있다. 또한, 명령들의 세트는 다운샘플링 명령들에 대응할 수도 있다.

630에서, GPU 컴포넌트 (602) 는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정할 때, 스레드들의 그룹, 예를 들어, 웨이브 (510) 를 스레드들의 복수의 서브-그룹들, 예를 들어, 서브-웨이브들 (512, 514, 516, 518) 로 분할할 수도 있다.

640에서, GPU 컴포넌트(602)는 셰이더 프로그램의 서브섹션에 기초하여 스레드들의 복수의 서브-그룹들, 예를 들어, 서브-웨이브들(512, 514, 516, 518) 각각에 대한 루프 마커를 삽입할 수도 있다. 루프 마커는 셰이더 프로그램의 서브섹션의 범위를 정의할 수도 있다. 그 범위는 셰이더 프로그램의 서브섹션의 시작부 및 셰이더 프로그램의 서브섹션의 종단부를 포함할 수도 있다. 또한, 루프 마커는 개시 메커니즘 또는 하드웨어 개시 메커니즘과 연관될 수도 있다.

650에서, GPU 컴포넌트 (602) 는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대한 셰이더 프로그램의 서브섹션, 예를 들어, 서브-웨이브들 (512, 514, 516, 518) 을 실행할 수도 있고, 여기서 셰이더 프로그램의 서브섹션은 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 스레드들의 하나의 서브-그룹에 대한 실행을 완료할 수도 있다. 스레드들의 복수의 서브-그룹들, 예를 들어, 서브-웨이브들 (512, 514, 516, 518) 각각에 대한 셰이더 프로그램의 서브섹션은 그래픽스 프로세싱 유닛 (GPU)에서의 그래픽스 셰이더에 의해 실행될 수도 있다.

일부 양태들에서, 스레드들의 복수의 서브-그룹들, 예를 들어, 서브-웨이브들 (512, 514, 516, 518) 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트 (662) 는 캐시, 예를 들어, 캐시 (604) 의 사이즈와 연관될 수도 있다. 스레드들의 그룹에 대한 셰이더 프로그램의 모든 서브섹션들, 예를 들어, 서브웨이브들(512, 514, 516, 518)의 메모리 풋프린트는 캐시, 예를 들어, 캐시(604)의 사이즈를 초과할 수도 있다. 또한, 캐시, 예를 들어 캐시(604)는 텍스처 캐시 또는 레벨 1(L1) 텍스처 캐시일 수도 있다.

660에서, GPU 컴포넌트(602)는 스레드들의 복수의 서브-그룹들, 예를 들어, 서브-웨이브들(512, 514, 516, 518) 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트(662)를 캐시(604)에 저장할 수도 있다.

도 7 은 본 개시의 하나 이상의 기법들에 따른, 그래픽스 프로세싱의 예시적인 방법의 플로우차트(700)이다. 방법은 그래픽스 프로세싱을 위한 장치, GPU 또는 다른 그래픽스 프로세서, 그래픽스 셰이더, 컴파일러, GPU 파이프라인, 무선 통신 디바이스, 및/또는 도 1 내지 도 6 의 예들과 관련하여 사용되는 바와 같은 그래픽스 프로세싱을 수행할 수 있는 임의의 장치와 같은 장치에 의해 수행될 수도 있다.

702에서, 장치는 도 1 내지 도 6 의 예들과 관련하여 설명된 바와 같이, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정할 수도 있고, 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관된다. 예를 들어, GPU 컴포넌트 (602) 는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정할 수도 있고, 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관된다. 또한, 프로세싱 유닛(120)은 702를 수행할 수도 있다.

일부 양태들에서, 스레드들의 그룹은 스레드들의 웨이브일 수도 있고, 스레드들의 복수의 서브-그룹들은 도 1 내지 도 6에서의 예들과 관련하여 설명된 바와 같이, 스레드들의 복수의 서브-웨이브들일 수도 있다. 스레드들의 그룹은 도 1 내지 도 6에서의 예들과 관련하여 설명된 바와 같이, 픽셀들의 그룹, 버텍스들의 그룹, 또는 작업 아이템들의 그룹 중 적어도 하나일 수도 있다. 또한, 픽셀들의 그룹은 도 1 내지 도 6의 예들과 관련하여 설명된 바와 같이, 텍스처 픽셀들의 그룹 또는 텍셀들의 그룹일 수도 있다. 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부의 결정은 도 1 내지 도 6에서의 예들과 관련하여 설명된 바와 같이, 컴파일러에 의해 수행될 수도 있다.

704에서, 장치는 도 1 내지 도 6 의 예들과 관련하여 설명된 바와 같이, 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면과 연관되는지 여부를 결정할 수도 있다. 예를 들어, GPU 컴포넌트 (602) 는 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면과 연관되는지 여부를 결정할 수도 있다. 또한, 프로세싱 유닛(120)은 704를 수행할 수도 있다. 명령들의 세트는 텍스처 명령들일 수도 있고, 동일한 표면은 도 1 내지 도 6의 예들과 관련하여 설명된 바와 같이 텍스처 표면일 수도 있다. 또한, 명령들의 세트는 도 1 내지 도 6 의 예들과 관련하여 설명된 바와 같이, 다운샘플링 명령들에 대응할 수도 있다.

706에서, 장치는, 도 1 내지 도 6 의 예들과 관련하여 설명된 바와 같이, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정할 시에, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들의 스레드들로 분할할 수도 있다. 예를 들어, GPU 컴포넌트 (602) 는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정할 때, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 수도 있다. 또한, 프로세싱 유닛(120)은 706을 수행할 수도 있다.

708에서, 장치는 도 1 내지 도 6 의 예들과 관련하여 설명된 바와 같이, 셰이더 프로그램의 서브섹션에 기초하여 스레드들의 복수의 서브-그룹들 각각에 대한 루프 마커를 삽입할 수도 있다. 예를 들어, GPU 컴포넌트(602)는 셰이더 프로그램의 서브섹션에 기초하여 스레드들의 복수의 서브-그룹들 각각에 대한 루프 마커를 삽입할 수도 있다. 또한, 프로세싱 유닛(120)은 708을 수행할 수도 있다. 루프 마커는 도 1 내지 도 6의 예들과 관련하여 설명된 바와 같이, 셰이더 프로그램의 서브섹션의 범위를 정의할 수도 있다. 그 범위는 도 1 내지 도 6의 예들과 관련하여 설명된 바와 같이, 셰이더 프로그램의 서브섹션의 시작 및 셰이더 프로그램의 서브섹션의 종료를 포함할 수도 있다. 또한, 루프 마커는 도 1 내지 도 6의 예들과 관련하여 설명된 바와 같이 개시 메커니즘 또는 하드웨어 개시 메커니즘과 연관될 수도 있다.

710에서, 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대한 셰이더 프로그램의 서브섹션을 실행할 수도 있고, 여기서 셰이더 프로그램의 서브섹션은 도 1 내지 도 6에서의 예들과 관련하여 설명된 바와 같이, 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 스레드들의 하나의 서브-그룹에 대한 실행을 완료할 수도 있다. 예를 들어, GPU 컴포넌트 (602) 는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대해 셰이더 프로그램의 서브섹션을 실행할 수도 있다. 또한, 프로세싱 유닛(120)은 710을 수행할 수도 있다. 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션은 도 1 내지 도 6에서의 예들과 관련하여 설명된 바와 같이, 그래픽스 프로세싱 유닛 (GPU) 내의 그래픽스 셰이더에 의해 실행될 수도 있다.

일부 양태들에서, 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트는 도 1 내지 도 6에서의 예들과 관련하여 설명된 바와 같이 캐시의 사이즈와 연관될 수도 있다. 스레드들의 그룹에 대한 셰이더 프로그램의 모든 서브섹션들의 메모리 풋프린트는 도 1 내지 도 6에서의 예들과 관련하여 설명된 바와 같이, 캐시의 사이즈를 초과할 수도 있다. 또한, 캐시는 도 1 내지 도 6의 예들과 관련하여 설명된 바와 같이, 텍스처 캐시 또는 레벨 1(L1) 텍스처 캐시일 수도 있다.

712에서, 장치는 도 1 내지 도 6 의 예들과 관련하여 설명된 바와 같이, 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트를 캐시에 저장할 수도 있다. 예를 들어, GPU 컴포넌트 (602) 는 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트를 캐시에 저장할 수도 있다. 또한, 프로세싱 유닛(120)은 712를 수행할 수도 있다.

구성들에서, 그래픽스 프로세싱을 위한 방법 또는 장치가 제공된다. 장치는 GPU, 그래픽스 프로세서, 그래픽스 셰이더, 컴파일러, 또는 그래픽스 프로세싱을 수행할 수도 있는 일부 다른 프로세서일 수도 있다. 일 양태에서, 장치는 디바이스 (104) 내의 프로세싱 유닛 (120) 일 수도 있고, 또는 디바이스 (104) 또는 다른 디바이스 내의 일부 다른 하드웨어일 수도 있다. 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하기 위한 수단을 포함할 수도 있고, 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관된다. 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정할 시에, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기 위한 수단을 더 포함할 수도 있다. 장치는 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들 중의 스레드들의 각각의 서브-그룹에 대해 셰이더 프로그램의 서브섹션을 실행하기 위한 수단을 더 포함할 수도 있다. 장치는 셰이더 프로그램의 서브섹션에 기초하여 스레드들의 복수의 서브-그룹들 각각에 대한 루프 마커를 삽입하기 위한 수단을 더 포함할 수도 있다. 장치는 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면과 연관되는지 여부를 결정하기 위한 수단을 더 포함할 수도 있다. 장치는 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트를 캐시에 저장하기 위한 수단을 더 포함할 수도 있다.

본 명세서에서 설명된 주제는 하나 이상의 이익들 또는 이점들을 실현하기 위해 구현될 수 있다. 예를 들어, 설명된 그래픽스 프로세싱 기술들은 GPU, 그래픽스 프로세서, 그래픽스 셰이더, 컴파일러, 또는 본 명세서에 설명된 인트라-웨이브 텍스처 루핑 기술들을 구현하기 위해 그래픽스 프로세싱을 수행할 수 있는 일부 다른 프로세서에 의해 사용될 수 있다. 이것은 또한, 다른 그래픽스 프로세싱 기법들과 비교하여 낮은 비용으로 달성될 수 있다. 더욱이, 본 명세서에서의 그래픽스 프로세싱 기술들은 데이터 프로세싱 또는 실행을 개선 또는 가속화할 수 있다. 또한, 본 명세서에서의 그래픽스 프로세싱 기술들은 리소스 또는 데이터 활용 및/또는 리소스 효율성을 개선할 수 있다. 추가적으로, 본 개시의 양태들은 메모리 대역폭을 개선하고 그리고/또는 GPU에서의 성능 오버헤드를 감소시키기 위해 인트라-웨이브 텍스처 루핑을 이용할 수 있다.

개시된 프로세스들/플로우차트들에 있어서의 블록들의 특정 순서 또는 계층은 예시적인 접근법들의 예시임이 이해된다. 설계 선호들에 기초하여, 프로세스들/플로우차트들에서 블록들의 특정 순서 또는 계층은 재배열될 수도 있다는 것이 이해된다. 또한, 일부 블록들은 조합될 수도 있거나 생략될 수도 있다. 첨부 방법 청구항들은, 샘플 순서에서 다양한 블록들의 엘리먼트들을 제시하고, 제시된 특정 순서 또는 계층에 한정하는 것을 의미하지는 않는다.

이전의 설명은 당업자가 본원에 기재된 다양한 양태들을 실시하는 것을 가능하게 하기 위해서 제공된다. 이들 양태들에 대한 다양한 수정들이 당업자에게 자명할 것이고, 본원에 정의된 일반 원리들은 다른 양태들에 적용될 수도 있다. 따라서, 청구항들은 여기에 보여진 다양한 양태들에 한정되는 것으로 의도된 것이 아니라, 청구항 문언에 부합하는 전체 범위가 부여되야 하고, 단수형 엘리먼트에 대한 언급은, 특별히 그렇게 진술되지 않았으면 "하나 및 오직 하나만" 을 의미하도록 의도된 것이 아니라 오히려 "하나 이상" 을 의미하도록 의도된다. 단어 "예시적인" 은 "예, 사례, 또는 예시로서 작용하는 것" 을 의미하도록 본 명세서에서 사용된다.　 "예시적" 으로서 본원에 기술된 임의의 양태는 반드시 다른 양태들보다 바람직하거나 또는 유리한 것으로 해석될 필요는 없다.

달리 구체적으로 언급되지 않는 한, 용어 "일부"는 하나 이상을 지칭하고, 용어 "또는"은 문맥상 달리 지시하지 않는 경우 "및/또는"으로서 해석될 수도 있다. "A, B, 또는 C 중 적어도 하나", "A, B, 또는 C 중 하나 이상", "A, B, 및 C 중 적어도 하나", "A, B, 및 C 중 하나 이상", 및 "A, B, C, 또는 이들의 임의의 조합" 과 같은 조합들은 A, B, 및/또는 C 의 임의의 조합을 포함하고, A 의 배수들, B 의 배수들, 또는 C 의 배수들을 포함할 수도 있다. 구체적으로, "A, B, 또는 C 중 적어도 하나", "A, B, 또는 C 중 하나 이상", "A, B, 및 C 중 적어도 하나", "A, B, 및 C 중 하나 이상", 및 "A, B, C, 또는 이들의 임의의 조합" 과 같은 조합들은 오직 A, 오직 B, 오직 C, A 및 B, A 및 C, B 및 C, 또는 A 와 B 와 C 일 수도 있고, 여기서 임의의 그러한 조합들은 A, B, 또는 C 의 하나 이상의 멤버 또는 멤버들을 포함할 수도 있다. 당업자들에게 알려지거나 또는 나중에 알려지게 될 본 개시 전반에 걸쳐 설명된 다양한 양태들의 엘리먼트들에 대한 모든 구조적 및 기능적 등가물들은 본 명세서에 참조에 의해 명백히 통합되고 청구항들에 의해 포괄되도록 의도된다. 또한, 본원에 개시된 어느 것도 그러한 개시가 명시적으로 청구항들에 인용되는지에 상관 없이 공중에 바쳐지는 것으로 의도되지 않았다. "모듈", "메커니즘", "엘리먼트", "디바이스"등의 단어는 "수단" 이라는 단어를 대체하지 않을 수도 있다. 그래서, 청구항 엘리먼트는, 엘리먼트가 어구 "하기 위한 수단" 을 이용하여 명시적으로 인용되지 않는다면, 기능식 (means plus function) 으로서 해석되지 않아야 한다.

하나 이상의 예에서, 본원에 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 예를 들어, 용어 "프로세싱 유닛" 이 본 개시에 걸쳐 사용되었지만, 이러한 프로세싱 유닛들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합으로 구현될 수도 있다. 임의의 기능, 프로세싱 유닛, 본 명세서에서 설명된 기법, 또는 다른 모듈이 소프트웨어에서 구현되면, 기능, 프로세싱 유닛, 본 명세서에서 설명된 기법, 또는 다른 모듈은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장 또는 이를 통해 송신될 수도 있다.

본 개시에 따르면, 용어 "또는" 은, 컨텍스트가 달리 지시하지 않는 경우 "및/또는" 으로서 해석될 수도 있다. 추가적으로, "하나 이상" 또는 "적어도 하나" 등과 같은 문구들이 본 명세서에 개시된 일부 특징들에 대해 사용되고 다른 특징들에 대해서는 사용되지 않았을 수도 있지만, 그러한 표현이 사용되지 않은 특징들은 문맥이 달리 지시하지 않는 경우 암시되는 그러한 의미를 갖는 것으로 해석될 수도 있다.

하나 이상의 예들에서, 본 명세서에서 설명된 기능들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 예를 들어, 용어 "프로세싱 유닛" 이 본 개시 전반에 걸쳐 사용되었지만, 그러한 프로세싱 유닛들은 하드웨어, 소프트웨어, 펌웨어, 또는 이들의 임의의 조합에서 구현될 수도 있다. 임의의 기능, 프로세싱 유닛, 본 명세서에서 설명된 기법, 또는 다른 모듈이 소프트웨어에서 구현되면, 기능, 프로세싱 유닛, 본 명세서에서 설명된 기법, 또는 다른 모듈은 컴퓨터 판독가능 매체 상에 하나 이상의 명령들 또는 코드로서 저장 또는 이를 통해 송신될 수도 있다. 컴퓨터 판독가능 매체들은, 일 장소로부터 다른 장소로의 컴퓨터 프로그램의 전송을 용이하게 하는 임의의 매체를 포함하는 통신 매체들 또는 컴퓨터 데이터 저장 매체들을 포함할 수도 있다.　　이러한 방식으로, 컴퓨터 판독가능 매체들은 일반적으로 (1) 비일시적인 유형의 컴퓨터 판독가능 저장 매체들 또는 (2) 신호 또는 캐리어 파와 같은 통신 매체에 대응할 수도 있다. 데이터 저장 매체들은 본 개시에서 설명된 기법들의 구현을 위한 명령들, 코드 및/또는 데이터 구조들을 취출하기 위해 하나 이상의 컴퓨터들 또는 하나 이상의 프로세서들에 의해 액세스될 수 있는 임의의 이용가능한 매체들일 수도 있다.　 한정이 아닌 예로서, 그러한 컴퓨터 판독가능 매체들은 RAM, ROM, EEPROM, CD-ROM 또는 다른 광학 디스크 스토리지, 자기 디스크 스토리지 또는 다른 자기 저장 디바이스들을 포함할 수 있다.　 본 명세서에서 사용된 바와 같은 디스크 (disk) 및 디스크 (disc) 는 콤팩트 디스크 (CD), 레이저 디스크, 광학 디스크, 디지털 다기능 디스크 (DVD), 플로피 디스크 및 블루-레이 디스크를 포함하며, 여기서 디스크 (disk) 들은 보통 데이터를 자기적으로 재생하는 한편, 디스크 (disc) 들은 레이저들로 데이터를 광학적으로 재생한다. 또한, 상기의 조합은 컴퓨터 판독가능 매체의 범위 내에 포함되어야 한다. 컴퓨터 프로그램 제품은 컴퓨터 판독가능 매체를 포함할 수도 있다.

코드는 하나 이상의 디지털 신호 프로세서들 (DSP들), 범용 마이크로 프로세서들, 주문형 집적 회로들 (ASIC들), ALU들 (arithmetic logic units), 필드 프로그래밍가능 로직 어레이들 (FPGA들), 또는 다른 균등한 집적된 또는 이산 로직 회로부와 같은 하나 이상의 프로세서들에 의해 실행될 수도 있다. 이에 따라, 본 명세서에 사용된 바와 같은 용어 "프로세서" 는 전술한 구조 또는 본 명세서에서 설명된 기법들의 구현에 적합한 임의의 다른 구조 중 임의의 것을 지칭할 수도 있다. 또한, 그 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수도 있을 것이다.

본 개시의 기법들은 무선 핸드셋, 집적 회로 (IC) 또는 IC들의 세트 (예를 들면, 칩 세트) 를 포함하는, 매우 다양한 디바이스들 또는 장치들에서 구현될 수도 있다. 다양한 컴포넌트들, 모듈들, 또는 유닛들은 개시된 기법들을 수행하도록 구성된 디바이스들의 기능적 양태들을 강조하기 위해 본 개시에 설명되지만, 상이한 하드웨어 유닛들에 의한 실현을 반드시 필요로 하는 것은 아니다. 오히려, 상기 설명된 바와 같이, 다양한 유닛들은 적합한 소프트웨어 및/또는 펌웨어와 함께 상기 설명된 바와 같은 하나 이상의 프로세서들을 포함하여 임의의 하드웨어 유닛에서 결합되거나 또는 상호운용식 하드웨어 유닛들의 집합에 의해 제공될 수도 있다. 따라서, 본 명세서에 사용된 용어 "프로세서" 는 전술한 구조 중 임의의 것 또는 본 명세서에 설명된 기법들의 구현에 적합한 임의의 다른 구조를 지칭할 수도 있다. 또한, 그 기법들은 하나 이상의 회로들 또는 로직 엘리먼트들에서 완전히 구현될 수도 있어야 한다.

다음의 양태들은 오직 예시적일 뿐이며, 본 명세서에서 설명된 다른 양태들 또는 교시들과 제한 없이 결합될 수도 있다.

양태 1 은 그래픽스 프로세싱 방법이다. 방법은 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 단계 - 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관됨 -; 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하기로 결정할 때, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할하는 단계; 및 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할 때, 스레드들의 복수의 서브-그룹들의 스레드들의 각각의 서브-그룹에 대해 셰이더 프로그램의 서브섹션을 실행하는 단계를 포함하며 , 셰이더 프로그램의 서브섹션은 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 스레드들의 하나의 서브-그룹에 대한 실행을 완료한다.

양태 2는, 스레드들의 그룹이 스레드들의 웨이브이고 스레드들의 복수의 서브-그룹들이 스레드들의 복수의 서브-웨이브들인, 양태 1의 방법이다.

양태 3은, 스레드들의 그룹이 픽셀들의 그룹, 버텍스들(vertices)의 그룹, 또는 작업 아이템들(work items)의 그룹 중 적어도 하나인, 양태들 1 및 2 중 어느 것의 방법이다.

양태 4는, 픽셀들의 그룹이 텍스처 픽셀들의 그룹 또는 텍셀들의 그룹인, 양태들 1 내지 3 중 어느 것의 방법이다.

양태 5는, 셰이더 프로그램의 서브섹션에 기초하여 스레드들의 복수의 서브-그룹들 각각에 대한 루프 마커를 삽입하는 단계를 더 포함하는, 양태들 1 내지 4 중 어느 것의 방법이다.

양태 6은, 루프 마커가 셰이더 프로그램의 서브섹션의 범위를 정의하는, 양태들 1 내지 5 중 어느 것의 방법이다.

양태 7은, 상기 범위가 셰이더 프로그램의 서브섹션의 시작부 및 셰이더 프로그램의 서브섹션의 종단부를 포함하는, 양태들 1 내지 6 중 어느 것의 방법이다.

양태 8은, 루프 마커가 개시 메커니즘 또는 하드웨어 개시 메커니즘과 연관되는, 양태들 1 내지 7 중 어느 것의 방법이다.

양태 9는, 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면과 연관되는지 여부를 결정하는 단계를 더 포함하는, 양태들 1 내지 8 중 어느 것의 방법이다.

양태 10은, 명령들의 세트가 텍스처 명령들이고 동일한 표면이 텍스처 표면인, 양태들 1 내지 9 중 어느 것의 방법이다.

양태 11은, 명령들의 세트가 다운샘플링 명령들에 대응하는, 양태들 1 내지 10 중 어느 것의 방법이다.

양태 12는, 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트가 캐시의 사이즈와 연관되는, 양태들 1 내지 11 중 어느 것의 방법이다.

양태 13은, 스레드들의 그룹에 대한 셰이더 프로그램의 모든 서브섹션들의 메모리 풋프린트가 캐시의 사이즈를 초과하는, 양태들 1 내지 12 중 어느 것의 방법이다.

양태 14는, 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션의 메모리 풋프린트를 캐시에 저장하는 단계를 더 포함하는, 양태들 1 내지 13 중 어느 것의 방법이다.

양태 15는, 캐시가 텍스처 캐시 또는 레벨 1 (L1) 텍스처 캐시인 양태들 1 내지 14 중 어느 것의 방법이다.

양태 16은, 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부의 결정은 컴파일러에 의해 수행되는, 양태들 1 내지 15 중 어느 것의 방법이다.

양태 17은, 스레드들의 복수의 서브-그룹들 각각에 대한 셰이더 프로그램의 서브섹션이 그래픽스 프로세싱 유닛 (GPU) 에서의 그래픽스 셰이더에 의해 실행되는, 양태들 1 내지 16 중 어느 것의 방법이다.

양태 18은, 메모리에 결합되고 양태들 1 내지 17 중 어느 것에서와 같은 방법을 구현하도록 구성되는 적어도 하나의 프로세서를 포함하는 그래픽스 프로세싱을 위한 장치이다.

양태 19는 양태들 1 내지 17 중 어느 것에서와 같은 방법을 구현하기 위한 수단을 포함하는 그래픽스 프로세싱을 위한 장치이다.

양태 20 은 컴퓨터 실행가능 코드를 저장하는 컴퓨터 판독가능 매체이며, 그 코드는 적어도 하나의 프로세서에 의해 실행될 때 그 적어도 하나의 프로세서로 하여금 양태들 1 내지 17 중 어느 것과 같은 방법을 구현하게 한다.

Claims

그래픽스 프로세싱의 방법으로서,
스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 단계로서, 상기 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관되는, 상기 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 단계;
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하기로 결정하면, 상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하는 단계; 및
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할할 때, 상기 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대한 상기 셰이더 프로그램의 서브섹션을 실행하는 단계로서, 상기 셰이더 프로그램의 상기 서브섹션은 상기 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 상기 스레드들의 하나의 서브-그룹에 대한 실행을 완료하는, 상기 셰이더 프로그램의 상기 서브섹션을 실행하는 단계를 포함하는, 그래픽스 프로세싱의 방법.
제 1 항에 있어서,
상기 스레드들의 그룹은 스레드들의 웨이브이고, 상기 스레드들의 복수의 서브-그룹들은 상기 스레드들의 복수의 서브-웨이브들인, 그래픽스 프로세싱의 방법.
제 1 항에 있어서,
상기 스레드들의 그룹은 픽셀들의 그룹, 버텍스들의 그룹, 또는 작업 아이템들의 그룹 중 적어도 하나인, 그래픽스 프로세싱의 방법.
제 3 항에 있어서,
상기 픽셀들의 그룹은 텍스처 픽셀들의 그룹 또는 텍셀들의 그룹인, 그래픽스 프로세싱의 방법.
제 1 항에 있어서,
상기 셰이더 프로그램의 상기 서브섹션에 기초하여 상기 스레드들의 복수의 서브그룹들 각각에 대한 루프 마커를 삽입하는 단계를 더 포함하는, 그래픽스 프로세싱의 방법.
제 5 항에 있어서,
상기 루프 마커는 상기 셰이더 프로그램의 상기 서브섹션의 범위를 정의하는, 그래픽스 프로세싱의 방법.
제 6 항에 있어서,
상기 범위는 상기 셰이더 프로그램의 상기 서브섹션의 시작부 및 상기 셰이더 프로그램의 상기 서브섹션의 종단부를 포함하는, 그래픽스 프로세싱의 방법.
제 5 항에 있어서,
상기 루프 마커는 개시 메커니즘 또는 하드웨어 개시 메커니즘과 연관되는, 그래픽스 프로세싱의 방법.
제 1 항에 있어서,
상기 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면과 연관되는지 여부를 결정하는 단계를 더 포함하는, 그래픽스 프로세싱의 방법.
제 9 항에 있어서,
상기 명령들의 세트는 텍스처 명령들이고, 상기 동일한 표면은 텍스처 표면인, 그래픽스 프로세싱의 방법.
제 9 항에 있어서,
상기 명령들의 세트는 다운샘플링 명령들에 대응하는, 그래픽스 프로세싱의 방법.
제 1 항에 있어서,
상기 스레드들의 복수의 서브-그룹들 각각에 대한 상기 셰이더 프로그램의 상기 서브섹션의 메모리 풋프린트는 캐시의 사이즈와 연관되는, 그래픽스 프로세싱의 방법.
제 12 항에 있어서,
상기 스레드들의 그룹에 대한 상기 셰이더 프로그램의 모든 서브섹션들의 상기 메모리 풋프린트는 상기 캐시의 상기 사이즈를 초과하는, 그래픽스 프로세싱의 방법.
제 12 항에 있어서,
상기 스레드들의 복수의 서브-그룹들 각각에 대한 상기 셰이더 프로그램의 상기 서브섹션의 상기 메모리 풋프린트를 상기 캐시에 저장하는 단계를 더 포함하는, 그래픽스 프로세싱의 방법.
제 12 항에 있어서,
상기 캐시는 텍스처 캐시 또는 레벨 1 (L1) 텍스처 캐시인, 그래픽스 프로세싱의 방법.
제 1 항에 있어서,
상기 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 단계는 컴파일러에 의해 수행되는, 그래픽스 프로세싱의 방법.
제 1 항에 있어서,
상기 스레드들의 복수의 서브-그룹들 각각에 대한 상기 셰이더 프로그램의 상기 서브섹션은 그래픽스 프로세싱 유닛 (GPU) 에서의 그래픽스 셰이더에 의해 실행되는, 그래픽스 프로세싱의 방법.
그래픽스 프로세싱을 위한 장치로서,
메모리; 및
상기 메모리에 결합된 적어도 하나의 프로세서를 포함하고,
상기 적어도 하나의 프로세서는:
스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 것으로서, 상기 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관되는, 상기 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 것을 행하고;
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하기로 결정하면, 상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하며; 그리고
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할할 때, 상기 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대한 상기 셰이더 프로그램의 서브섹션을 실행하는 것으로서, 상기 셰이더 프로그램의 상기 서브섹션은 상기 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 상기 스레드들의 하나의 서브-그룹에 대한 실행을 완료하는, 상기 셰이더 프로그램의 상기 서브섹션을 실행하는 것을 행하도록
구성되는, 그래픽스 프로세싱을 위한 장치.
제 18 항에 있어서,
상기 스레드들의 그룹은 스레드들의 웨이브이고, 상기 스레드들의 복수의 서브-그룹들은 상기 스레드들의 복수의 서브-웨이브들인, 그래픽스 프로세싱을 위한 장치.
제 18 항에 있어서,
상기 스레드들의 그룹은 픽셀들의 그룹, 버텍스들의 그룹, 또는 작업 아이템들의 그룹 중 적어도 하나인, 그래픽스 프로세싱을 위한 장치.
제 20 항에 있어서,
상기 픽셀들의 그룹은 텍스처 픽셀들의 그룹 또는 텍셀들의 그룹인, 그래픽스 프로세싱을 위한 장치.
제 18 항에 있어서,
상기 적어도 하나의 프로세서는 추가로,
상기 셰이더 프로그램의 상기 서브섹션에 기초하여 상기 스레드들의 복수의 서브그룹들 각각에 대한 루프 마커를 삽입하도록 구성되는, 그래픽스 프로세싱을 위한 장치.
제 22 항에 있어서,
상기 루프 마커는 상기 셰이더 프로그램의 상기 서브섹션의 범위를 정의하는, 그래픽스 프로세싱을 위한 장치.
제 23 항에 있어서,
상기 범위는 상기 셰이더 프로그램의 상기 서브섹션의 시작부 및 상기 셰이더 프로그램의 상기 서브섹션의 종단부를 포함하는, 그래픽스 프로세싱을 위한 장치.
제 22 항에 있어서,
상기 루프 마커는 개시 메커니즘 또는 하드웨어 개시 메커니즘과 연관되는, 그래픽스 프로세싱을 위한 장치.
제 18 항에 있어서,
상기 적어도 하나의 프로세서는 추가로,
상기 스레드들의 그룹에 대한 명령들의 세트의 연속적인 명령들이 동일한 표면과 연관되는지 여부를 결정하도록 구성되는, 그래픽스 프로세싱을 위한 장치.
제 26 항에 있어서,
상기 명령들의 세트는 텍스처 명령들이고, 상기 동일한 표면은 텍스처 표면인, 그래픽스 프로세싱을 위한 장치.
제 26 항에 있어서,
상기 명령들의 세트는 다운샘플링 명령들에 대응하는, 그래픽스 프로세싱을 위한 장치.
제 18 항에 있어서,
상기 스레드들의 복수의 서브-그룹들 각각에 대한 상기 셰이더 프로그램의 상기 서브섹션의 메모리 풋프린트는 캐시의 사이즈와 연관되는, 그래픽스 프로세싱을 위한 장치.
제 29 항에 있어서,
상기 스레드들의 그룹에 대한 상기 셰이더 프로그램의 모든 서브섹션들의 상기 메모리 풋프린트는 상기 캐시의 상기 사이즈를 초과하는, 그래픽스 프로세싱을 위한 장치.
제 29 항에 있어서,
상기 적어도 하나의 프로세서는 추가로,
상기 스레드들의 복수의 서브-그룹들 각각에 대한 상기 셰이더 프로그램의 상기 서브섹션의 상기 메모리 풋프린트를 상기 캐시에 저장하도록 구성되는, 그래픽스 프로세싱을 위한 장치.
제 29 항에 있어서,
상기 캐시는 텍스처 캐시 또는 레벨 1 (L1) 텍스처 캐시인, 그래픽스 프로세싱을 위한 장치.
제 18 항에 있어서,
상기 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 것은 컴파일러에 의해 수행되는, 그래픽스 프로세싱을 위한 장치.
제 18 항에 있어서,
상기 스레드들의 복수의 서브-그룹들 각각에 대한 상기 셰이더 프로그램의 상기 서브섹션은 그래픽스 프로세싱 유닛 (GPU) 에서의 그래픽스 셰이더에 의해 실행되는, 그래픽스 프로세싱을 위한 장치.
그래픽스 프로세싱을 위한 장치로서,
스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하기 위한 수단으로서, 상기 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관되는, 상기 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하기 위한 수단;
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하기로 결정하면, 상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하기 위한 수단; 및
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할할 때, 상기 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대한 상기 셰이더 프로그램의 서브섹션을 실행하기 위한 수단으로서, 상기 셰이더 프로그램의 상기 서브섹션은 상기 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 상기 스레드들의 하나의 서브-그룹에 대한 실행을 완료하는, 상기 셰이더 프로그램의 상기 서브섹션을 실행하기 위한 수단을 포함하는, 그래픽스 프로세싱을 위한 장치.
그래픽스 프로세싱을 위한 컴퓨터 실행가능 코드를 저장하는 컴퓨터 판독가능 저장 매체로서,
상기 코드는 프로세서에 의해 실행될 때 상기 프로세서로 하여금:
스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 것으로서, 상기 스레드들의 그룹의 각각의 스레드는 셰이더 프로그램과 연관되는, 상기 스레드들의 그룹을 스레드들의 복수의 서브-그룹들로 분할할지 여부를 결정하는 것을 행하게 하고;
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하기로 결정하면, 상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할하게 하며; 그리고
상기 스레드들의 그룹을 상기 스레드들의 복수의 서브-그룹들로 분할할 때, 상기 스레드들의 복수의 서브-그룹들 중 스레드들의 각각의 서브-그룹에 대한 상기 셰이더 프로그램의 서브섹션을 실행하는 것으로서, 상기 셰이더 프로그램의 상기 서브섹션은 상기 스레드들의 후속 서브-그룹에 대한 실행을 시작하기 전에 상기 스레드들의 하나의 서브-그룹에 대한 실행을 완료하는, 상기 셰이더 프로그램의 상기 서브섹션을 실행하는 것을 행하게 하는, 컴퓨터 판독가능 저장 매체.