KR20230115063A

KR20230115063A - ESR controlled three terminal shape capacitor having low ESL

Info

Publication number: KR20230115063A
Application number: KR1020220011578A
Authority: KR
Inventors: 오영주; 윤중락; 김민기
Original assignee: 삼화콘덴서공업주식회사
Priority date: 2022-01-26
Filing date: 2022-01-26
Publication date: 2023-08-02
Also published as: KR102606841B1

Abstract

본 발명은 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터에 관한 것으로, 제1방향으로 서로 교호되게 배치되는 다수개의 제1내부전극층과 다수개의 제2내부전극층 및 제1내부전극층과 제2내부전극층 사이에 각각 배치되는 다수개의 제3내부전극층을 포함하는 소성체와, 소성체의 제1방향의 일측의 끝단면이 덮어지게 형성되어 다수개의 제1내부전극층과 연결되는 제1외부전극과, 소성체의 제1방향의 타측의 끝단면이 덮어지게 형성되어 다수개의 제2내부전극층과 연결되는 제2외부전극과, 소성체의 제1방향과 직교되는 제2방향의 일측의 끝단면에 형성되어 다수개의 제3내부전극층의 일측의 끝단과 연결되는 제1접지전극과, 소성체의 제1방향과 직교되는 제2방향의 타측의 끝단면에 형성되어 다수개의 제3내부전극층의 타측의 끝단과 연결되는 제2접지전극과, 소성체의 제2방향의 일측의 끝단면과 제1접지전극 사이에 형성되어 다수개의 제3내부전극층의 일측의 끝단이나 제1접지전극과 연결되는 제1저항패턴과, 소성체의 제2방향의 타측의 끝단면과 제2접지전극 사이에 형성되어 다수개의 제3내부전극층의 타측의 끝단이나 제2접지전극과 연결되는 제2저항패턴을 포함하는 것을 특징으로 한다. The present invention relates to a three-terminal type capacitor having low ESL and controlled ESR, wherein a plurality of first inner electrode layers, a plurality of second inner electrode layers, and a plurality of first inner electrode layers and second inner electrode layers are alternately disposed in a first direction. A plastic body including a plurality of third internal electrode layers disposed between the internal electrode layers, and a first external electrode connected to the plurality of first internal electrode layers formed so that the end surface of one side of the plastic body in the first direction is covered , the end surface of the other side in the first direction of the plastic body is formed to cover the second external electrode connected to the plurality of second internal electrode layers, and the end surface of one side in the second direction orthogonal to the first direction of the plastic body The first ground electrode is formed and connected to one end of the plurality of third internal electrode layers, and is formed on the end face of the other side in the second direction orthogonal to the first direction of the sintered body to form the other side of the plurality of third internal electrode layers. The second ground electrode connected to the end, the end surface of one side of the plastic body in the second direction, and the first ground electrode formed between the end of one side of the plurality of third internal electrode layers or the first ground electrode connected to the first ground electrode. A resistance pattern and a second resistance pattern formed between the end surface of the other side of the sintered body in the second direction and the second ground electrode and connected to the other end of the plurality of third internal electrode layers or the second ground electrode. to be characterized

Description

ESR controlled three terminal shape capacitor having low ESL}

본 발명은 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터에 관한 것으로, 특히 높은 정전용량을 위해 적층수를 증가하는 경우에도 저 ESL을 가지면서 ESR를 제어하여 내부전극과 접지전극 사이의 ESR이 감소되는 것을 방지함으로써 주파수에 따른 임피던스 특성을 선택하여 사용할 수 있는 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터에 관한 것이다.The present invention relates to a three-terminal type capacitor having low ESL and controlled ESR. In particular, even when the number of layers is increased for high capacitance, the ESR is controlled while having low ESL, so that the ESR between the internal electrode and the ground electrode is controlled. It relates to a three-terminal type capacitor having a low ESL and controlled ESR that can be used by selecting an impedance characteristic according to frequency by preventing the reduction of the capacitor.

3단자 캐패시터는 전원이나 신호라인에 연결되어 전원이나 신호라인으로 유입되는 노이즈(noise)를 저감시킨다. 3단자 캐패시터는 입출력 단자와 접지단자가 서로 교차되게 형성되고, 입출력 단자는 전원이나 신호라인에 직렬로 연결되며 접지단자는 접지에 연결됨으로써 ESL(equivalent series inductance)을 절반으로 줄여 저(low) ESL의 특성을 갖는다. 저 ESL 갖는 3단자 커패시터에 관련된 기술은 한국등록특허공보 제10-1059247호(특허문헌 1)에 공개되어 있다.A three-terminal capacitor is connected to a power supply or signal line to reduce noise flowing into the power supply or signal line. A 3-terminal capacitor is formed so that the input/output terminal and the ground terminal cross each other, the input/output terminal is connected in series to the power or signal line, and the ground terminal is connected to the ground, reducing ESL (equivalent series inductance) by half, resulting in low ESL. has the characteristics of A technology related to a 3-terminal capacitor having low ESL is disclosed in Korean Patent Registration No. 10-1059247 (Patent Document 1).

특허문헌 1은 적층콘덴서에 관한 것으로, 콘덴서 본체, 2개의 신호용 단자전극, 인출부 및 2개의 그랜드용 단자전극을 포함하여 구성된다. Patent Document 1 relates to a multilayer capacitor, and is composed of a capacitor body, two terminal electrodes for signals, a lead portion, and two terminal electrodes for ground.

콘덴서본체는 제 1내부도체와 제 2내부도체와의 사이에 한 장 이상의 유전체시트를 끼우면서 이 유전체 시트를 다수장 적층하여 형성되며, 2개의 신호용 단자전극은 콘덴서 본체의 측면에 각각 배치되어 제 1내부도체에 접속된다. 인출부는 제 2내부도체로부터 다수로 분할된 형태로 인출되며, 2개의 그랜드용 단자전극은 콘덴서본체의 측면에 각각 배치되어 다수의 인출부가 이어지는 것으로 제 2내부도체에 인출부를 통해 접속된다. The capacitor body is formed by stacking a plurality of dielectric sheets while sandwiching one or more dielectric sheets between the first inner conductor and the second inner conductor, and the two signal terminal electrodes are disposed on the side of the capacitor body, respectively. 1 Connected to the inner conductor. The lead portion is led out from the second inner conductor in a divided form, and the two terminal electrodes for ground are respectively disposed on the side of the condenser body and connected to the second inner conductor through the lead portion.

특허문헌 1과 같은 적층 콘덴서 즉, 종래의 3단자 커패시터는 높은 정전용량을 요구하고 있어 적층수를 증가하고 있으나 적층수를 증가하는 경우에 접지전극용 단자와 내부전극층 사이의 ESR(equivalent series resistance)이 감소되어 주파수에 따른 임피던스 특성이 한정될 수 있는 문제점이 있다. Multilayer capacitors such as Patent Document 1, that is, conventional three-terminal capacitors, require high capacitance and increase the number of layers. However, when the number of layers is increased, ESR (equivalent series resistance) between the ground electrode terminal and the internal electrode layer There is a problem in that impedance characteristics according to frequency may be limited due to a decrease in the frequency.

: 한국등록특허공보 제10-1059247호: Korea Patent Registration No. 10-1059247

본 발명의 목적은 전술한 문제점을 해결하기 위한 것으로, 높은 정전용량을 위해 적층수를 증가하는 경우에도 저 ESL을 가지면서 ESR를 제어하여 내부전극과 접지전극 사이의 ESR이 감소되는 것을 방지함으로써 주파수에 따른 임피던스 특성을 선택하여 사용할 수 있는 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터를 제공함에 있다. An object of the present invention is to solve the above-described problems, even when the number of layers is increased for high capacitance, by controlling the ESR while having a low ESL to prevent the ESR between the internal electrode and the ground electrode from decreasing, thereby preventing the frequency It is to provide a three-terminal type capacitor having a low ESL that can be used by selecting an impedance characteristic according to the ESR control.

본 발명의 다른 목적은 저 ESL을 가지면서 ESR를 제어하여 내부전극과 접지전극 사이의 ESR이 감소되는 것을 방지함으로써 주파수에 따른 임피던스 특성을 선택하여 사용할 수 있도록 함으로써 제품의 신뢰성을 개선할 수 있는 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터를 제공함에 있다. Another object of the present invention is to prevent the ESR between the internal electrode and the ground electrode from being reduced by controlling the ESR while having a low ESL so that the impedance characteristics according to the frequency can be selected and used, thereby improving the reliability of the product. It is to provide a three-terminal type capacitor having ESL and controlled ESR.

본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터는 제1방향으로 서로 교호되게 배치되는 다수개의 제1내부전극층과 다수개의 제2내부전극층 및 상기 제1내부전극층과 상기 제2내부전극층 사이에 각각 배치되는 다수개의 제3내부전극층을 포함하는 소성체와, 상기 소성체의 제1방향의 일측의 끝단면이 덮어지게 형성되어 다수개의 제1내부전극층과 연결되는 제1외부전극과, 상기 소성체의 제1방향의 타측의 끝단면이 덮어지게 형성되어 다수개의 제2내부전극층과 연결되는 제2외부전극과, 상기 소성체의 상기 제1방향과 직교되는 제2방향의 일측의 끝단면에 형성되어 다수개의 제3내부전극층의 일측의 끝단과 연결되는 제1접지전극과, 상기 소성체의 상기 제1방향과 직교되는 제2방향의 타측의 끝단면에 형성되어 다수개의 제3내부전극층의 타측의 끝단과 연결되는 제2접지전극과, 상기 소성체의 제2방향의 일측의 끝단면과 상기 제1접지전극 사이에 형성되어 다수개의 제3내부전극층의 일측의 끝단이나 제1접지전극과 연결되는 제1저항패턴과, 상기 소성체의 제2방향의 타측의 끝단면과 상기 제2접지전극 사이에 형성되어 다수개의 제3내부전극층의 타측의 끝단이나 제2접지전극과 연결되는 제2저항패턴을 포함하는 것을 특징으로 한다.In the three-terminal type capacitor having low ESL and controlled ESR of the present invention, a plurality of first inner electrode layers, a plurality of second inner electrode layers, and the first inner electrode layers and the second inner electrode layers are alternately disposed in a first direction. A plastic body including a plurality of third internal electrode layers disposed between electrode layers, and a first external electrode formed to cover an end surface of one side of the plastic body in a first direction and connected to the plurality of first internal electrode layers; , A second external electrode formed to cover the end surface of the other side in the first direction of the plastic body and connected to a plurality of second internal electrode layers, and one side of the plastic body in the second direction orthogonal to the first direction A first ground electrode formed on an end surface and connected to one end of a plurality of third internal electrode layers, and a plurality of third internal electrode layers formed on an end surface of the other side in a second direction orthogonal to the first direction of the plastic body. The second ground electrode connected to the end of the other side of the internal electrode layer, the end surface of one side of the plastic body in the second direction, and the first ground electrode are formed between the end of one side of the plurality of third internal electrode layers or the first ground electrode. It is formed between the first resistance pattern connected to the ground electrode, the end surface of the other side of the sintered body in the second direction, and the second ground electrode, and is connected to the other end of the plurality of third internal electrode layers or the second ground electrode. It is characterized in that it comprises a second resistance pattern.

본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터는 높은 정전용량을 위해 적층수를 증가하는 경우에도 저 ESL을 가지면서 ESR를 제어하여 내부전극과 접지전극 사이의 ESR이 감소되는 것을 방지함으로써 주파수에 따른 임피던스 특성을 선택하여 사용할 수 있는 이점이 있으며, 저 ESL을 가지면서 ESR를 제어하여 내부전극과 접지전극 사이의 ESR이 감소되는 것을 방지함으로써 주파수에 따른 임피던스 특성을 선택하여 사용할 수 있도록 함으로써 제품의 신뢰성을 개선할 수 있는 이점이 있다.The three-terminal type capacitor having low ESL and controlled ESR of the present invention has low ESL and controls ESR even when the number of layers is increased for high capacitance, so that the ESR between the internal electrode and the ground electrode is reduced. It has the advantage of being able to select and use the impedance characteristics according to the frequency by preventing it, and by controlling the ESR while having low ESL to prevent the ESR between the internal electrode and the ground electrode from decreasing, it is possible to select and use the impedance characteristics according to the frequency. This has the advantage of improving the reliability of the product.

도 1은 본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터의 사시도,
도 2는 도 1에 도시된 3단자형 커패시터의 분해조립 사시도,
도 3은 도 2에 도시된 소성체의 A-A선 단면도,
도 4는 도 2에 도시된 소성체의 측면도,
도 5는 도 2에 도시된 소성체의 평면도,
도 6은 도 3에 도시된 제1내부전극층이 형성된 그린시트의 사시도,
도 7은 도 3에 도시된 제2내부전극층이 형성된 그린시트의 사시도,
도 8은 도 3에 도시된 제3내부전극층이 형성된 그린시트의 사시도,
도 9는 도 6 내지 도 8에 각각 도시된 제1 내지 제3내부전극층이 적층된 적층체의 사시도,
도 10은 도 9에 도시된 적층체를 소성한 후 스트라이프형 저항막이 형성된 소성체의 사시도,
도 11은 도 1에 도시된 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터의 등가회로도,
도 12는 도 11에 도시된 제1저항패턴이나 제2저항패턴을 상세한 나타낸 회로도,
도 13은 도 1에 도시된 3단자형 커패시터의 주파수에 따른 임피던스 특성을 나타낸 그래프..1 is a perspective view of a three-terminal type capacitor having low ESL and controlled ESR according to the present invention;
Figure 2 is an exploded and assembled perspective view of the three-terminal type capacitor shown in Figure 1;
Figure 3 is a cross-sectional view taken along line AA of the sintered body shown in Figure 2;
Figure 4 is a side view of the plastic body shown in Figure 2;
5 is a plan view of the sintered body shown in FIG. 2;
6 is a perspective view of a green sheet having a first internal electrode layer shown in FIG. 3;
7 is a perspective view of a green sheet having a second internal electrode layer shown in FIG. 3;
8 is a perspective view of a green sheet having a third internal electrode layer shown in FIG. 3;
9 is a perspective view of a laminate in which first to third internal electrode layers shown in FIGS. 6 to 8 are stacked, respectively;
10 is a perspective view of a sintered body in which a stripe-type resistive film is formed after sintering the laminated body shown in FIG. 9;
11 is an equivalent circuit diagram of a three-terminal type capacitor with low ESL and controlled ESR shown in FIG. 1;
12 is a circuit diagram showing in detail the first resistance pattern or the second resistance pattern shown in FIG. 11;
13 is a graph showing impedance characteristics according to frequency of the three-terminal type capacitor shown in FIG. 1.

이하, 본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터의 실시예를 첨부된 도면을 참조하여 설명하면 다음과 같다.Hereinafter, an embodiment of a three-terminal type capacitor having low ESL and controlled ESR according to the present invention will be described with reference to the accompanying drawings.

도 1 내지 도 3에서와 같이 본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터는 소성체(110), 제1외부전극(120), 제2외부전극(130), 제1접지전극(140), 제2접지전극(150), 제1저항패턴(160) 및 제2저항패턴(170)을 포함하여 구성된다. As shown in FIGS. 1 to 3, the three-terminal type capacitor having low ESL and controlled ESR of the present invention includes a plastic body 110, a first external electrode 120, a second external electrode 130, and a first ground. It is composed of an electrode 140, a second ground electrode 150, a first resistance pattern 160, and a second resistance pattern 170.

소성체(110)는 제1방향(X)으로 서로 교호되게 배치되는 다수개의 제1내부전극층(111)과 다수개의 제2내부전극층(112) 및 제1내부전극층(111)과 제2내부전극층(112) 사이에 각각 배치되는 다수개의 제3내부전극층(113)을 포함한다. 제1외부전극(120)은 소성체(110)의 제1방향(X)의 일측의 끝단면(110a)이 덮어지게 형성되어 다수개의 제1내부전극층(111)과 각각 연결되며, 제2외부전극(130)은 소성체(110)의 제1방향(X)의 타측의 끝단면(110b)이 덮어지게 형성되어 다수개의 제2내부전극층(112)과 각각 연결된다. The fired body 110 includes a plurality of first internal electrode layers 111, a plurality of second internal electrode layers 112, first internal electrode layers 111, and second internal electrode layers alternately disposed in a first direction (X). It includes a plurality of third internal electrode layers 113 respectively disposed between (112). The first external electrode 120 is formed to cover the end surface 110a of one side in the first direction (X) of the sintered body 110 and is connected to a plurality of first internal electrode layers 111, respectively, and the second external electrode 120 The electrode 130 is formed to cover the end surface 110b of the other side in the first direction X of the sintered body 110 and is connected to a plurality of second internal electrode layers 112, respectively.

제1접지전극(140,150)은 소성체(110)의 제1방향(X)과 직교되는 제2방향(Y)의 일측의 끝단면(110c)에 형성되어 다수개의 제3내부전극층(113)의 제2방향(Y)의 일측의 끝단과 각각 연결되며, 제2접지전극(150)은 소성체(110)의 제1방향(X)과 직교되는 제2방향(Y)의 제2방향(Y)의 타측의 끝단면(110d)에 형성되어 다수개의 제3내부전극층(113)의 타측의 끝단과 각각 연결된다. The first ground electrodes 140 and 150 are formed on the end surface 110c of one side of the sintered body 110 in the second direction (Y) orthogonal to the first direction (X) of the plurality of third internal electrode layers 113. Each is connected to one end in the second direction (Y), and the second ground electrode 150 is connected to the second direction (Y) of the second direction (Y) orthogonal to the first direction (X) of the plastic body (110). ) is formed on the other side end surface 110d and is connected to the other side end of the plurality of third internal electrode layers 113, respectively.

제1저항패턴(160)은 소성체(110)의 제2방향(Y)의 일측의 끝단면(110c)과 제1접지전극(140) 사이에 형성되어 다수개의 제3내부전극층(113)의 제2방향(Y)의 일측의 끝단이나 제1접지전극(140)과 연결되며, 제2저항패턴(170)은 소성체(110)의 제2방향(Y)의 타측의 끝단면(110d)과 제2접지전극(150) 사이에 형성되어 다수개의 제3내부전극층(113)의 제2방향(Y)의 타측의 끝단이나 제2접지전극(150)과 연결된다. 여기서, 제1방향(X)은 소성체(110)의 길이방향과 수평이 되는 방향이며, 제2방향(Y)은 소성체(110)의 폭방향과 수평이 되며, 제1방향(X)과 제2방향(Y)은 서로 직교되는 방향을 나타낸다.The first resistance pattern 160 is formed between the end surface 110c of one side of the sintered body 110 in the second direction (Y) and the first ground electrode 140 to form a plurality of third internal electrode layers 113. It is connected to the end of one side in the second direction (Y) or the first ground electrode 140, and the second resistance pattern 170 is the end surface (110d) of the other side of the plastic body 110 in the second direction (Y). and the second ground electrode 150 and is connected to the other end of the plurality of third internal electrode layers 113 in the second direction Y or the second ground electrode 150 . Here, the first direction (X) is a direction that is horizontal to the longitudinal direction of the plastic body 110, the second direction (Y) is horizontal to the width direction of the plastic body 110, the first direction (X) and the second direction Y represent directions orthogonal to each other.

본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터의 구체적인 실시예를 설명하면 다음과 같다. A specific embodiment of the three-terminal type capacitor having low ESL and controlled ESR of the present invention will be described as follows.

소성체(110)는 도 1 내지 도 3에서와 같이, 내측에 다수개의 제1내부전극층(111), 다수개의 제2내부전극층(112) 및 다수개의 제3내부전극층(113)이 서로 제3방향(Z)으로 이격된 상태에서 교호되게 배치되며, 제3방향(Z)은 소성체(110)의 두께방향과 수평이 되는 방향으로 제1방향(X)과 제2방향(Y)과 각각 직교되는 방향을 나타낸다. As shown in FIGS. 1 to 3, the plastic body 110 has a plurality of first internal electrode layers 111, a plurality of second internal electrode layers 112, and a plurality of third internal electrode layers 113 on the inner side of the third internal electrode layer 113. It is alternately arranged in a spaced apart state in the direction (Z), and the third direction (Z) is a direction that is horizontal to the thickness direction of the plastic body 110, and the first direction (X) and the second direction (Y), respectively. Indicates an orthogonal direction.

다수개의 제1내부전극층(111)은 각각 소성체(110)의 내측에 서로 이격되게 배치되어 제1방향(X)의 일측의 끝단이 제1외부전극(120)과 연결된다. 즉, 다수개의 제1내부전극층(111)은 각각 소성체(110)의 내측에 서로 이격되게 배치되고 소성체(110)의 제1방향(X)의 타측의 끝단과 제2방향(Y)의 일측과 타측의 끝단에서 이격되며 제1방향(X)의 일측의 끝단면(110a)에서 노출되게 형성되어 제1외부전극(120)과 연결된다.Each of the plurality of first internal electrode layers 111 is disposed spaced apart from each other inside the sintered body 110 so that one end in the first direction X is connected to the first external electrode 120 . That is, the plurality of first internal electrode layers 111 are disposed spaced apart from each other on the inside of the plastic body 110, and the other end of the plastic body 110 in the first direction (X) and the second direction (Y) It is spaced apart from the ends of one side and the other side, and is formed to be exposed at the end surface 110a on one side in the first direction (X), and is connected to the first external electrode 120.

다수개의 제2내부전극층(112)은 각각 제1내부전극층(111)의 상측이나 하측으로 이격되어 제1내부전극층(111)과 교호되게 소성체(110)의 내측에 배치되어 제1방향(X)이 타측의 끝단이 제2외부전극(130)과 연결된다. 예를 들어, 다수개의 제2내부전극층(112)은 각각 소성체(110)의 내측에 제1내부전극층(111)의 상측이나 하측으로 이격되어 제1내부전극층(111)과 교호되게 각각 배치되고 소성체(110)의 제1방향(X)의 일측의 끝단과 제2방향(Y)의 일측과 타측의 끝단에서 이격되며 제1방향(X)의 타측의 끝단면(110b)에서 노출되게 형성되어 제2외부전극(130)과 연결된다. The plurality of second internal electrode layers 112 are spaced apart from the upper side or lower side of the first internal electrode layer 111 and are disposed inside the sintered body 110 alternately with the first internal electrode layer 111 in the first direction (X). ) is connected to the second external electrode 130 at the other end. For example, the plurality of second internal electrode layers 112 are spaced apart from the upper side or lower side of the first internal electrode layer 111 inside the sintered body 110, respectively, and are disposed alternately with the first internal electrode layer 111, respectively. It is spaced apart from the end of one side in the first direction (X) of the plastic body 110 and the end of one side and the other side in the second direction (Y) and is formed to be exposed at the end surface (110b) of the other side in the first direction (X) and is connected to the second external electrode 130.

다수개의 제3내부전극층(113)은 각각 제1내부전극층(111)이나 제2내부전극층(112)의 상측이나 하측으로 이격되어 제1내부전극층(111)이나 제2내부전극층(112)과 교호되게 소성체(110)의 내측에 배치되어 제2방향(Y)의 일측의 끝단이 제1접지전극(140)과 제1저항패턴(160)과 연결되며, 제2방향(Y)의 타측의 끝단은 제2접지전극(150)과 제2저항패턴(170)과 연결된다. The plurality of third internal electrode layers 113 are spaced apart from the upper side or lower side of the first internal electrode layer 111 or the second internal electrode layer 112, respectively, and cross the first internal electrode layer 111 or the second internal electrode layer 112. It is disposed inside the plastic body 110 so that the end of one side in the second direction (Y) is connected to the first ground electrode 140 and the first resistance pattern 160, and the other side in the second direction (Y) The end is connected to the second ground electrode 150 and the second resistance pattern 170.

보다 구체적으로, 다수개의 제3내부전극층(113)은 각각 소성체(110)의 내측에 제1내부전극층(111)이나 제2내부전극층(112)의 상측이나 하측에서 이격되어 제1내부전극층(111)이나 제2내부전극층(112)과 사이에 위치되게 각각 배치되며 소성체(110)의 제1방향(X)의 일측의 끝단에서 각각 이격되며 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)에서 각각 노출되게 형성된다. More specifically, the plurality of third internal electrode layers 113 are spaced apart from the upper or lower side of the first internal electrode layer 111 or the second internal electrode layer 112 inside the sintered body 110, respectively, and the first internal electrode layer ( 111) or the second internal electrode layer 112, respectively, and are spaced apart from one end in the first direction (X) of the plastic body 110, and in the second direction (Y) of the plastic body 110 It is formed to be exposed at one side or the other end surface (110c, 110d), respectively.

즉, 소성체(110)의 제2방향(Y)의 일측의 끝단면(110c)에서 노출되는 다수개의 제3내부전극층(113)은 각각 제1접지전극(140)과 제1저항패턴(160)과 연결되며, 소성체(110)의 제2방향(Y)의 타측의 끝단면(110d)에서 노출되는 다수개의 제3내부전극층(113)은 각각 제2접지전극(150)과 제2저항패턴(170)과 연결된다. 이러한 다수개의 제3내부전극층(113)은 각각 소성체(110)의 내측에서 제1내부전극층(111)과 제2내부전극층(112)의 사이에 위치되거나 제1내부전극층(111)이나 제2내부전극층(112)의 각각 상측이나 하측에 위치되게 배치된다. That is, the plurality of third internal electrode layers 113 exposed at the end surface 110c of one side in the second direction (Y) of the sintered body 110 are the first ground electrode 140 and the first resistance pattern 160, respectively. ), and the plurality of third internal electrode layers 113 exposed at the end surface 110d of the other side in the second direction Y of the sintered body 110 are the second ground electrode 150 and the second resistor, respectively. It is connected with pattern 170. The plurality of third internal electrode layers 113 are located between the first internal electrode layer 111 and the second internal electrode layer 112 inside the sintered body 110, respectively, or the first internal electrode layer 111 or the second internal electrode layer 111. It is arranged to be located on the upper side or the lower side of the internal electrode layer 112, respectively.

소성체(110)의 내측에서 제1방향으로 서로 교호되게 배치되는 다수개의 제1내부전극층(111)과 다수개의 제2내부전극층(112)은 각각 도 6 및 도 7에서와 같이 사각형 전극시트로 형성되어 각각의 일측이나 타측의 끝단이 소성체(110)의 제1방향(X)의 일측이나 타측의 끝단면으로 노출되게 배치된다. A plurality of first internal electrode layers 111 and a plurality of second internal electrode layers 112 disposed alternately in a first direction inside the sintered body 110 are rectangular electrode sheets as shown in FIGS. 6 and 7, respectively. It is formed so that the end of each one side or the other side is exposed to the end surface of one side or the other side in the first direction (X) of the plastic body 110.

다수개의 제3내부전극층(113)은 각각 도 5 및 도 8에서와 같이 제1내부전극층(111)이나 제2내부전극층(112)의 상측이나 하측으로 이격되어 제1내부전극층(111)이나 제2내부전극층(112)과 교호되게 각각 배치되며 사각형 접지 전극시트(11), 제1사각형 단자 연결시트(11a) 및 제2사각형 단자 연결시트(11b)를 포함하여 구성된다. 사각형 접지 전극시트(11)는 소성체(110)의 제1방향(X)의 일측과 타측의 끝단에서 각각 이격되게 소성체(110)의 내측에 배치된다.The plurality of third internal electrode layers 113 are spaced apart above or below the first internal electrode layer 111 or the second internal electrode layer 112 as shown in FIGS. It is disposed alternately with the two internal electrode layers 112 and is composed of a square ground electrode sheet 11, a first square terminal connection sheet 11a, and a second square terminal connection sheet 11b. The rectangular ground electrode sheet 11 is disposed inside the sintered body 110 so as to be spaced apart from one side and the other end of the sintered body 110 in the first direction (X).

제1사각형 단자 연결시트(11a)는 사각형 접지 전극시트(11)의 제2방향(Y)의 일측의 끝단에서 연장되며 소성체(110)의 제2방향(Y)의 일측의 끝단면(110c)으로 노출되게 형성되어 제1저항패턴(160)과 제1접지전극(140)과 각각 연결된다. 예를 들어, 제1사각형 단자 연결시트(11a)는 도 4에서와 같이, 제1접지전극(140)과 제1저항패턴(160)을 제1방향(X)으로 겹치도록 소성체(110)의 제2방향(Y)의 일측의 끝단면(110c)으로 노출되게 형성된다. The first square terminal connection sheet 11a extends from the end of one side of the square ground electrode sheet 11 in the second direction (Y), and the end surface 110c of one side of the sintered body 110 in the second direction (Y). ), and is connected to the first resistance pattern 160 and the first ground electrode 140, respectively. For example, as shown in FIG. 4 , the first square terminal connection sheet 11a is formed by forming a plastic body 110 so that the first ground electrode 140 and the first resistance pattern 160 overlap each other in the first direction (X). Is formed to be exposed to the end surface (110c) on one side of the second direction (Y) of the.

제2사각형 단자 연결시트(11b)는 사각형 접지 전극시트(11)의 제2방향(Y)의 타측의 끝단에서 연장되며 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(10d)으로 노출되게 형성되어 제2저항패턴(170)과 제2접지전극(150)과 연결된다. 즉, 제2사각형 단자 연결시트(11b)는 도 4에서와 같이, 제2접지전극(150)과 제2저항패턴(170)을 제1방향(X)으로 겹치게 소성체(110)의 제2방향(Y)의 일측의 끝단면(110d)으로 노출되게 형성된다. The second square terminal connection sheet 11b extends from the end of the other side of the square ground electrode sheet 11 in the second direction (Y), and the end surface of one side or the other side of the sintered body 110 in the second direction (Y). (10d) and is connected to the second resistance pattern 170 and the second ground electrode 150. That is, as shown in FIG. 4 , the second square terminal connecting sheet 11b overlaps the second ground electrode 150 and the second resistance pattern 170 in the first direction (X) to form the second portion of the plastic body 110. It is formed to be exposed to the end surface 110d on one side in the direction Y.

제1사각형 단자연결시트(11a)와 제2사각형 단자연결시트(11b)는 각각 도 5에서와 같이, 상측이나 하측의 표면적이 사각형 접지 전극시트(11)의 상측이나 하측의 표면적보다 작게 형성되며, 사각형 접지 전극시트(11)의 제2방향(Y)의 일측이나 타측의 끝단의 길이(L1)는 제1접지전극(140)이나 제2접지전극(150)의 폭보다 크며 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)의 길이(L2)보다 작게 형성된다. 제1사각형 단자연결시트(11a)와 제2사각형 단자연결시트(11b) 각각의 제2방향(Y)의 일측이나 타측의 끝단의 길이(L3)는 사각형 접지 전극시트(11)의 제2방향(Y)의 일측이나 타측의 끝단의 길이(L1)보다 작게 형성된다. As shown in FIG. 5, the first quadrangular terminal connection sheet 11a and the second quadrangular terminal connection sheet 11b are formed with an upper or lower surface area smaller than the upper or lower surface area of the rectangular ground electrode sheet 11, , The length (L1) of one side or the other end of the square ground electrode sheet 11 in the second direction (Y) is greater than the width of the first ground electrode 140 or the second ground electrode 150, and the plastic body 110 ) is formed smaller than the length (L2) of the end surfaces (110c, 110d) of one side or the other side of the second direction (Y). The length L3 of the end of one side or the other side of the first quadrangular terminal connection sheet 11a and the second quadrangular terminal connection sheet 11b in the second direction Y, respectively, is the length L3 of the quadrangular ground electrode sheet 11 in the second direction. It is formed smaller than the length (L1) of one side or the other end of (Y).

제1외부전극(120)은 도 1 및 도 2에서와 같이, 디핑(dipping)방법을 이용해 소성체(110)의 제1방향(X)의 일측의 끝단면(110a)이 덮어지게 형성되어 다수개의 제1내부전극층(111)과 연결된다. 제2외부전극(130)은 도 1 및 도 2에서와 같이, 디핑방법을 이용해 소성체(110)의 제1방향(X)의 타측의 끝단면(110b)이 덮어지게 형성되어, 다수개의 제2내부전극층(112)과 연결된다. 이러한 제1외부전극(120)과 제2외부전극(130)은 각각 신호입출력용으로 사용된다. As shown in FIGS. 1 and 2 , the first external electrode 120 is formed to cover the end surface 110a of one side in the first direction (X) of the plastic body 110 by using a dipping method. It is connected to the first internal electrode layer 111 of the dog. As shown in FIGS. 1 and 2 , the second external electrode 130 is formed to cover the end surface 110b of the other side in the first direction X of the sintered body 110 using a dipping method, so that a plurality of second external electrodes 130 are covered. 2 is connected to the internal electrode layer 112. The first external electrode 120 and the second external electrode 130 are used for signal input and output, respectively.

제1접지전극(140)과 제2접지전극(150)은 각각 인쇄방법을 이용해 소성체(110)의 제1방향(X)과 직교되는 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)에 형성되어 다수개의 제3내부전극층(113)과 연결된다. 예를 들어, 제1접지전극(140)은 인쇄방법을 이용해 소성체(110)의 제2방향(Y)의 일측이의 끝단면(110c)에 형성되어 다수개의 제3내부전극층(113)의 사각형 접지 전극시트(11)의 제2방향(Y)의 일측의 끝단에 연장되어 형성되는 제1사각형 단자 연결시트(11a)에 연결된다. The first ground electrode 140 and the second ground electrode 150 are end surfaces of one side or the other side of the second direction (Y) orthogonal to the first direction (X) of the plastic body 110 by using a printing method, respectively. 110c and 110d) and connected to a plurality of third internal electrode layers 113. For example, the first ground electrode 140 is formed on the end surface 110c of one side in the second direction (Y) of the sintered body 110 by using a printing method, thereby forming a plurality of third internal electrode layers 113. It is connected to the first square terminal connection sheet 11a extending from one end of the square ground electrode sheet 11 in the second direction (Y).

제2접지전극(150)은 각각 인쇄방법을 이용해 소성체(110)의 제2방향(Y)의 타측의 끝단면(110d)에 형성되어 다수개의 제3내부전극층(113)의 사각형 접지 전극시트(11)의 제2방향(Y)의 타측의 끝단에 연장되어 형성되는 제2사각형 단자 연결시트(11b)에 연결된다. 이러한 제1접지전극(140)과 제2접지전극(150)은 제1외부전극(120)과 제2외부전극(130)이 서로 제1방향(X)에 마주대하게 위치되어 각각 신호 입출력용으로 사용되는 반면에 제1외부전극(120)과 제2외부전극(130)과 각각 직교되는 제2방향(Y)으로 마주대하게 배치되어 접지용으로 사용된다. The second ground electrode 150 is formed on the end surface 110d of the other side of the sintered body 110 in the second direction (Y) using a printing method, and the rectangular ground electrode sheet of the plurality of third internal electrode layers 113 It is connected to the second square terminal connecting sheet 11b formed by extending to the other end in the second direction Y of (11). The first ground electrode 140 and the second ground electrode 150 are positioned so that the first external electrode 120 and the second external electrode 130 face each other in the first direction (X), respectively, for inputting and outputting signals. On the other hand, the first external electrode 120 and the second external electrode 130 are disposed facing each other in a second direction (Y) orthogonal to each other, and are used for grounding.

제1저항패턴(160)과 제2저항패턴(170)은 각각 도 2, 도 4 및 도 5에서와 같이, 스트라이프형 저항막(161,171)과 절연피복막(162,172)을 포함하여 구성된다. 예를 들어, 제1저항패턴(160)은 스트라이프형 저항막(161)과 절연피복막(162)을 포함하여 구성되며, 제2저항패턴(170)은 스트라이프형 저항막(171)과 절연피복막(172)을 포함하여 구성된다. The first resistance pattern 160 and the second resistance pattern 170 include stripe-type resistance films 161 and 171 and insulating coating films 162 and 172, as shown in FIGS. 2, 4, and 5, respectively. For example, the first resistance pattern 160 includes the stripe-type resistive film 161 and the insulating coating film 162, and the second resistance pattern 170 includes the stripe-type resistive film 171 and the insulating coating film 162. It is configured to include a membrane 172.

스트라이프형 저항막(161,171)은 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)과 제1접지전극(140)이나 제2접지전극(150) 사이에 위치되게 형성되어 다수개의 제3내부전극층(113)에 각각 연결된다. 즉, 스트라이프형 저항막(161,171) 중 스트라이프형 저항막(161)은 소성체(110)의 제2방향(Y)의 일측의 끝단면(110c)과 제1접지전극(140) 사이에 위치되게 형성되어 다수개의 제3내부전극층(113)의 제2방향(Y)의 일측의 끝단에 연결되며, 스트라이프형 저항막(171)은 소성체(110)의 제2방향(Y)의 타측의 끝단면(110d)과 제2접지전극(150) 사이에 위치되게 형성되어 다수개의 제3내부전극층(113)의 제2방향(Y)의 타측의 끝단에 연결된다. The stripe-type resistance films 161 and 171 are interposed between the end surfaces 110c and 110d of one side or the other side of the sintered body 110 in the second direction (Y) and the first ground electrode 140 or the second ground electrode 150. It is formed to be positioned and connected to a plurality of third internal electrode layers 113, respectively. That is, the stripe-type resistive film 161 among the stripe-type resistive films 161 and 171 is positioned between the first ground electrode 140 and the end surface 110c of one side of the sintered body 110 in the second direction (Y). formed and connected to one end of the plurality of third internal electrode layers 113 in the second direction (Y), and the stripe-type resistance film 171 is connected to the other end of the sintered body 110 in the second direction (Y). It is formed to be positioned between the end face 110d and the second ground electrode 150 and is connected to the other end of the plurality of third internal electrode layers 113 in the second direction Y.

절연피복막(162,172)은 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)과 제1접지전극(140)이나 제2접지전극(150) 사이에 위치되어 스트라이프형 저항막(161,171)의 일측과 타측이 부분적으로 노출되어 제1접지전극(140)이나 제2접지전극(150)과 연결되게 스트라이프형 저항막이 덮어지게 형성되어 스트라이프형 저항막(161,171)과 제1접지전극(140)이나 제2접지전극(150) 사이를 절연시킨다. The insulating coating films 162 and 172 are located between the end surfaces 110c and 110d of one side or the other side of the sintered body 110 in the second direction (Y) and the first ground electrode 140 or the second ground electrode 150. Thus, one side and the other side of the stripe-type resistive films 161 and 171 are partially exposed, and the stripe-type resistive films are formed to be covered so as to be connected to the first ground electrode 140 or the second ground electrode 150, thereby forming the stripe-type resistive films 161 and 171. and the first ground electrode 140 or the second ground electrode 150 are insulated.

즉, 절연피복막(162,172) 중 절연피복막(162)은 소성체(110)의 제2방향(Y)의 일측의 끝단면(110c)과 제1접지전극(140) 사이에 위치되어 스트라이프형 저항막(161)의 일측과 타측이 부분적으로 노출되어 제1접지전극(140)과 연결되게 스트라이프형 저항막(161)이 덮어지게 형성되어 스트라이프형 저항막(161)과 제1접지전극(140) 사이를 절연시킨다. That is, the insulation coating film 162 among the insulation coating films 162 and 172 is positioned between the end surface 110c of one side of the sintered body 110 in the second direction (Y) and the first ground electrode 140 to form a stripe shape. One side and the other side of the resistive film 161 are partially exposed and the stripe resistive film 161 is formed to cover the first ground electrode 140 so as to be connected to the stripe resistive film 161 and the first ground electrode 140. ) insulate between them.

절연피복막(172)은 소성체(110)의 제2방향(Y)의 타측의 끝단면(110d)과 제2접지전극(150) 사이에 위치되어 스트라이프형 저항막(171)의 일측과 타측이 부분적으로 노출되어 제2접지전극(150)과 연결되게 스트라이프형 저항막(171)이 덮어지게 형성되어 스트라이프형 저항막(171)과 제2접지전극(150) 사이를 절연시킨다.The insulating coating film 172 is located between the end surface 110d of the sintered body 110 on the other side in the second direction (Y) and the second ground electrode 150, and is located on one side and the other side of the stripe-type resistance film 171. The stripe-type resistive film 171 is formed so as to be partially exposed and connected to the second ground electrode 150 to cover the stripe-type resistive film 171 and the second ground electrode 150.

제1저항패턴(160)과 제2저항패턴(170)의 다른 실시예는 각각 두 개 이상의 스트라이프형 저항막(161,171)과 두 개 이상이 절연피복막(162,172)을 포함하여 구성된다. In another embodiment, the first resistance pattern 160 and the second resistance pattern 170 include two or more stripe-type resistance films 161 and 171 and two or more insulating coating films 162 and 172, respectively.

두 개 이상의 스트라이프형 저항막(161,171)은 각각 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)과 제1접지전극(140)이나 제2접지전극(150) 사이에 각각 위치되며 서로 일정한 간격(S1)으로 이격되게 형성되어 다수개의 제3내부전극층(113)에 각각 연결된다. 두 개 이상이 절연피복막(162,172)은 각각 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)과 제1접지전극(140)이나 제2접지전극(150) 사이에 각각 위치되어 스트라이프형 저항막(161,171)의 일측과 타측이 부분적으로 노출되어 제1접지전극(140)이나 제2접지전극(150)과 연결되게 스트라이프형 저항막이 각각 덮어지며 서로 일정한 간격(S2)으로 이격되게 형성된다. 두 개 이상이 절연피복막(162,172) 사이의 간격(S2)은 절연피복막(162,172)과 절연피복막(162,172) 사이에 다수개의 제3내부전극층(113)의 사각형 단자연결시트(11a,11b)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)이 노출되게 설정된다.The two or more stripe-type resistance films 161 and 171 are formed on one side or the other end surface 110c and 110d of the sintered body 110 in the second direction (Y) and the first ground electrode 140 or the second ground electrode ( 150), are spaced apart from each other at regular intervals (S1), and are respectively connected to a plurality of third internal electrode layers 113. Two or more insulating coating films 162 and 172 are formed on one side or the other end surface 110c and 110d of the sintered body 110 in the second direction (Y) and the first ground electrode 140 or the second ground electrode ( 150), one side and the other side of the stripe-type resistive films 161 and 171 are partially exposed, and the stripe-type resistive films are covered so as to be connected to the first ground electrode 140 or the second ground electrode 150. It is formed to be spaced apart at intervals (S2). The distance S2 between the two or more insulating coating films 162 and 172 is the square terminal connection sheet 11a and 11b of the plurality of third internal electrode layers 113 between the insulating coating films 162 and 172 and the insulating coating films 162 and 172. ) The end surfaces 110c and 110d of one side or the other side of the second direction Y are set to be exposed.

절연피복막(162,172)의 폭(W2)은 스트라이프형 저항막(161,171)의 폭(W1)보다 크며 다수개의 제3내부전극층(113)의 단자 연결시트의 길이(L3)보다 작게 형성되고, 스트라이프형 저항막의 길이(M1)는 절연피복막의 길이(M2)보다 크며 소성체(110)의 두께(M3)와 동일하거나 작게 형성되며, 스트라이프형 저항막(161,171)은 감광성 폴리머 저항 페이스트를 이용해 형성된다.The width W2 of the insulating coating films 162 and 172 is larger than the width W1 of the stripe-type resistive films 161 and 171 and smaller than the length L3 of the terminal connection sheet of the plurality of third internal electrode layers 113, and the stripes The length M1 of the resistive film is greater than the length M2 of the insulating coating film and is formed equal to or smaller than the thickness M3 of the sintered body 110, and the stripe resistive films 161 and 171 are formed using photosensitive polymer resistive paste. .

제1저항패턴(160)과 제2저항패턴(170)은 각각 도 2, 도 4 및 도 5에서와 같이, 각각의 폭(W2)이 다수개의 제3내부전극층(113)의 제2방향(Y)의 일측이나 타측의 끝단의 길이(L3)보다 작게 형성되어, 한 개 이상의 스트라이프형 저항막(161,171)으로 형성할 수 있도록 함으로써 본 발명의 3단자형 커패시터의 제조 시 저 ESL를 가지면서 ESR을 용이하게 제어할 수 있도록 한다. As shown in FIGS. 2, 4, and 5, the first resistance pattern 160 and the second resistance pattern 170 each have a width W2 in the second direction ( It is formed smaller than the length (L3) of one side or the other end of Y) so that it can be formed with one or more stripe-type resistive films 161 and 171, so that the three-terminal type capacitor of the present invention has low ESL and ESR make it easy to control.

이러한 제1저항패턴(160)과 제2저항패턴(170)의 제조 방법은 먼저 소성체(110)가 준비되면 소성체(110)의 제2방향(Y)의 일측이나 타측의 끝단면(110c,110d)으로 노출되는 다수개의 제3내부전극층(113)이 덮어지게 감광성 폴리머 저항 페이스트를 도포한 후 감광성 폴리머 저항 페이스트를 사진식각하여 스트라이프형 저항막(161,171)으로 형성한다. In the manufacturing method of the first resistance pattern 160 and the second resistance pattern 170, first, when the plastic body 110 is prepared, one side or the other end surface 110c in the second direction (Y) of the plastic body 110 is prepared. , 110d), the photosensitive polymer resistance paste is applied to cover the plurality of third internal electrode layers 113 exposed, and then the photosensitive polymer resistance paste is photo-etched to form stripe-type resistive films 161 and 171 .

스트라이프형 저항막(161,171)이 형성되면 스트라이프형 저항막(161,171) 중 소성체(110)의 두께 방향 즉, 제3방향(Z)의 일측과 타측이 부분적으로 노출되게 절연재질을 도포한 후 절연재질을 사진식각하여 스트라이프형 저항막(161,171)을 덮는 절연피복막(162,172)을 형성한다. When the stripe-type resistance films 161 and 171 are formed, an insulating material is applied so that one side and the other side of the sintered body 110 in the thickness direction, that is, the third direction (Z) are partially exposed among the stripe-type resistance films 161 and 171, and then insulated. The material is photo-etched to form insulating coating films 162 and 172 covering the stripe-type resistive films 161 and 171 .

소성체(110)의 준비는 도 6 내지 도 8에 각각 도시된 제1내부전극층(111)이 형성된 그린시트(111a), 제2내부전극층(112)이 형성된 그린시트(112a) 및 제3내부전극층(113)이 형성된 그린시트(113a)를 각각 다수개 준비한다. 다수개의 제1내부전극층(111), 다수개의 제2내부전극층(112) 및 다수개의 제3내부전극층(113)이 각각 형성된 다수개의 그린시트(111a,112a,113a)가 준비되면 다수개의 그린시트(111a,112a,113a)를 도 9에서와 같이 적층 한 후 도 10에서와 같이 소성하여 준비한다. Preparation of the sintered body 110 includes the green sheet 111a having the first internal electrode layer 111, the green sheet 112a having the second internal electrode layer 112, and the third internal electrode layer 111 shown in FIGS. 6 to 8, respectively. A plurality of green sheets 113a on which the electrode layer 113 is formed are prepared. When the plurality of green sheets 111a, 112a, and 113a formed with the plurality of first internal electrode layers 111, the plurality of second internal electrode layers 112, and the plurality of third internal electrode layers 113 are prepared, the plurality of green sheets (111a, 112a, 113a) are laminated as shown in FIG. 9 and then prepared by firing as shown in FIG. 10.

소성체(110)의 준비가 완료되면 전술한 제1저항패턴(160)과 제2저항패턴(170)을 먼저 형성한 후 제1 내지 제2접지전극(120,130,140,150)를 각각 형성한다. 제1 내지 제2접지전극(120,130,140,150) 중 제1외부전극(120)과 제2외부전극(130)을 소성체(110)에 형성한 후 제1저항패턴(160)과 제2저항패턴(170)을 형성한 제1접지전극(140)과 제2접지전극(150)을 형성할 수 있다.When the preparation of the sintered body 110 is completed, the first resistance pattern 160 and the second resistance pattern 170 described above are first formed, and then the first to second ground electrodes 120, 130, 140, and 150 are formed, respectively. After forming the first external electrode 120 and the second external electrode 130 of the first to second ground electrodes 120 , 130 , 140 , and 150 on the sintered body 110 , the first resistance pattern 160 and the second resistance pattern 170 ) may be formed to form the first ground electrode 140 and the second ground electrode 150 .

<실시예1 내지 실시예3><Examples 1 to 3>

본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터의 실험을 위해 실시예1 내지 실시예3에 따른 3단자형 커패시터를 제조하였으며, 각각은 정전용량이 1uF이며 칩 사이즈는 1608(1.6㎜×0.8㎜)이 되도록 제조하였다. 실시예1 내지 실시예3에 따른 3단자형 커패시터의 제조를 위해 먼저 소성체(110)를 제조하였다. 소성체(110)의 준비는 도 6 내지 도 8에 각각 도시된 제1내부전극층(111)이 형성된 그린시트(111a), 제2내부전극층(112)이 형성된 그린시트(112a) 및 제3내부전극층(113)이 형성된 그린시트(113a)를 각각 다수개 준비한 후 각각을 도 9에서와 같이 적층 한 후 도 10에서와 같이 소성하여 준비하였다. 소성체(110)에 사용되는 재질이나 제조방법은 공지된 기술이 적용되어 설명을 생략한다. For the experiment of the three-terminal type capacitor having low ESL and controlled ESR of the present invention, three-terminal type capacitors according to Examples 1 to 3 were manufactured, each having a capacitance of 1uF and a chip size of 1608 (1.6 mm×0.8 mm). In order to manufacture the 3-terminal type capacitor according to Examples 1 to 3, the sintered body 110 was first manufactured. Preparation of the sintered body 110 includes the green sheet 111a having the first internal electrode layer 111, the green sheet 112a having the second internal electrode layer 112, and the third internal electrode layer 111 shown in FIGS. 6 to 8, respectively. A plurality of green sheets 113a on which the electrode layer 113 was formed were prepared, stacked as shown in FIG. 9, and then fired as shown in FIG. 10. Materials and manufacturing methods used in the sintered body 110 are applied with known techniques and descriptions thereof will be omitted.

소성체(110)가 제조되면 실시예1 내지 실시예3에 따른 3단자형 커패시터에 제1저항패턴(160) 및 제2저항패턴(170)을 각각 제조하였다. 실시예1 내지 실시예3에 따른 3단자형 커패시터에 따른 제1저항패턴(160) 및 제2저항패턴(170)의 제조는 전술한 것과 같이 감광성 폴리머 저항 페이스트를 이용해 서로 동일한 스트라이프형 저항막(161,171)을 갖도록 형성하였다. 예를 들어, 실시예1에 따른 3단자형 커패시터는 제1저항패턴(160)과 제2저항패턴(170)을 각각 한 개의 스트라이프형 저항막(161,171)으로 형성하였고, 실시예2에 따른 3단자형 커패시터는 제1저항패턴(160)과 제2저항패턴(170)에 각각 실시예1에 형성된 스트라이프형 저항막(161,171)이 두 개가 되게 형성하였으며, 실시예3에 따른 3단자형 커패시터는 제1저항패턴(160)과 제2저항패턴(170)에 각각 실시예1에 형성된 스트라이프형 저항막(161,171)이 세 개가 되게 형성하였다. 즉, 실시예1 내지 3에 따른 3단자형 커패시터는 각각의 제1저항패턴(160)과 제2저항패턴(170)이 서로 동일한 저항값을 갖는 스트라이프형 저항막(161,171)으로 형성하였으며, 단지 스트라이프형 저항막(161,171)의 개 수를 다르게 설정하여 제조하였다. After the sintered body 110 was manufactured, the first resistance pattern 160 and the second resistance pattern 170 were respectively manufactured in the 3-terminal type capacitor according to Examples 1 to 3. The manufacture of the first resistance pattern 160 and the second resistance pattern 170 according to the three-terminal type capacitor according to Examples 1 to 3 is the same stripe type resistance film ( 161,171). For example, in the 3-terminal type capacitor according to Embodiment 1, the first resistance pattern 160 and the second resistance pattern 170 are formed as one stripe type resistive film 161 and 171, respectively, and the 3-terminal type capacitor according to Embodiment 2 The terminal type capacitor is formed so that the first resistance pattern 160 and the second resistance pattern 170 have two stripe type resistance films 161 and 171 formed in Example 1, respectively. The three-terminal type capacitor according to Example 3 Three stripe-type resistive films 161 and 171 formed in Example 1 were formed on the first resistive pattern 160 and the second resistive pattern 170, respectively. That is, in the 3-terminal type capacitor according to Embodiments 1 to 3, each of the first resistance pattern 160 and the second resistance pattern 170 is formed of stripe type resistance films 161 and 171 having the same resistance value. The stripe-type resistive films 161 and 171 were manufactured by setting different numbers.

실시예1 내지 실시예3에 따른 3단자형 커패시터를 제조한 후 각각에 대해 주파수(Frequency[㎐])에 따른 임피던스(Impedance[Ω])를 측정하였으며, 그 결과를 표 1에 기재하였다. After manufacturing the three-terminal type capacitors according to Examples 1 to 3, the impedance (Impedance [Ω]) according to the frequency (Frequency [Hz]) was measured for each, and the results are shown in Table 1.

주파수[㎐]Frequency [㎐] 실시예1[Ω]Example 1 [Ω] 실시예2[Ω]Example 2 [Ω] 실시예3[Ω]Example 3 [Ω] 1.00E+051.00E+05 1.942 1.942 1.942 1.942 1.942 1.942 1.99E+051.99E+05 0.992 0.992 1.190 1.190 1.202 1.202 3.00E+053.00E+05 0.662 0.662 0.880 0.880 0.898 0.898 4.07E+054.07E+05 0.491 0.491 0.700 0.700 0.721 0.721 5.07E+055.07E+05 0.395 0.395 0.570 0.570 0.593 0.593 6.14E+056.14E+05 0.327 0.327 0.480 0.480 0.504 0.504 7.05E+057.05E+05 0.285 0.285 0.410 0.410 0.435 0.435 8.09E+058.09E+05 0.249 0.249 0.370 0.370 0.396 0.396 9.03E+059.03E+05 0.224 0.224 0.330 0.330 0.356 0.356 1.01E+061.01E+06 0.201 0.201 0.300 0.300 0.330 0.330 2.00E+062.00E+06 0.101 0.101 0.170 0.170 0.189 0.189 3.03E+063.03E+06 0.066 0.066 0.120 0.120 0.136 0.136 4.10E+064.10E+06 0.048 0.048 0.100 0.100 0.117 0.117 4.97E+064.97E+06 0.038 0.038 0.085 0.085 0.102 0.102 6.02E+066.02E+06 0.030 0.030 0.080 0.080 0.102 0.102 7.10E+067.10E+06 0.024 0.024 0.061 0.061 0.079 0.079 8.15E+068.15E+06 0.020 0.020 0.043 0.043 0.058 0.058 9.10E+069.10E+06 0.016 0.016 0.036 0.036 0.049 0.049 1.02E+071.02E+07 0.013 0.013 0.029 0.029 0.042 0.042 1.10E+071.10E+07 0.011 0.011 0.024 0.024 0.035 0.035 1.20E+071.20E+07 0.009 0.009 0.021 0.021 0.032 0.032 1.30E+071.30E+07 0.007 0.007 0.018 0.018 0.029 0.029 1.41E+071.41E+07 0.006 0.006 0.016 0.016 0.027 0.027 1.49E+071.49E+07 0.005 0.005 0.016 0.016 0.028 0.028 1.62E+071.62E+07 0.006 0.006 0.015 0.015 0.026 0.026 1.71E+071.71E+07 0.006 0.006 0.016 0.016 0.028 0.028 1.81E+071.81E+07 0.007 0.007 0.018 0.018 0.031 0.031 1.91E+071.91E+07 0.008 0.008 0.022 0.022 0.036 0.036 2.02E+072.02E+07 0.009 0.009 0.025 0.025 0.040 0.040 2.19E+072.19E+07 0.011 0.011 0.030 0.030 0.045 0.045 2.45E+072.45E+07 0.014 0.014 0.037 0.037 0.053 0.053 2.59E+072.59E+07 0.016 0.016 0.042 0.042 0.059 0.059 2.89E+072.89E+07 0.019 0.019 0.048 0.048 0.064 0.064 3.22E+073.22E+07 0.021 0.021 0.057 0.057 0.072 0.072 4.02E+074.02E+07 0.026 0.026 0.070 0.070 0.088 0.088 5.01E+075.01E+07 0.031 0.031 0.087 0.087 0.107 0.107 6.07E+076.07E+07 0.037 0.037 0.100 0.100 0.120 0.120 6.97E+076.97E+07 0.042 0.042 0.110 0.110 0.129 0.129 7.99E+077.99E+07 0.047 0.047 0.128 0.128 0.146 0.146 9.17E+079.17E+07 0.053 0.053 0.140 0.140 0.155 0.155 1.02E+081.02E+08 0.059 0.059 0.150 0.150 0.165 0.165 2.04E+082.04E+08 0.107 0.107 0.240 0.240 0.259 0.259 2.99E+082.99E+08 0.153 0.153 0.330 0.330 0.350 0.350 4.05E+084.05E+08 0.204 0.204 0.410 0.410 0.431 0.431 5.05E+085.05E+08 0.252 0.252 0.500 0.500 0.510 0.510 1.00E+091.00E+09 0.487 0.487 0.800 0.800 0.808 0.808 6.00E+096.00E+09 2.577 2.577 2.603 2.603 2.629 2.629

표 1은 실시예1 내지 실시예3에 따른 3단자형 커패시터를 제조한 후 각각에 대해 주파수(Frequency[㎐])에 따른 임피던스(Impedance[Ω])를 측정한 것으로, 이를 이용해 작성된 그래프가 도 13에 도시되어 있다. Table 1 shows the measurement of impedance (Impedance [Ω]) according to the frequency (Frequency [Hz]) for each three-terminal type capacitor according to Examples 1 to 3 after manufacturing, and the graph created using this is shown. 13 is shown.

도 13은 실시예1 내지 실시예3에 따른 3단자형 커패시터를 각각 주파수에 따른 임피던스를 측정한 결과를 기재한 것으로, 가로와 세로축을 각각 로그 스케일(log scale)로 변환하여 표 1의 측정값을 기재한 그래프이다. 13 shows the results of measuring the impedance according to the frequency of the three-terminal type capacitors according to Examples 1 to 3, respectively, and converts the horizontal and vertical axes to log scale, respectively, and the measured values in Table 1 It is a graph that describes

도 13에 도시된 그래프에서와 같이, 실시예1에 따른 3단자형 커패시터는 실시예2에 따른 3단자형 커패시터보다 주파수에 따른 임피던스 곡선이 평탄해진 것을 알 수 있으며, 실시예2에 따른 3단자형 커패시터는 실시예3에 따른 3단자형 커패시터보다 주파수에 따른 임피던스 곡선이 더 평탄해진 것을 알 수 있다. 즉, 도 13에서 점선으로 도시된 실시예1에 따른 곡선은 실선으로 도시된 실시예2에 따른 곡선보다 평탄하며, 실선으로 도시된 실시예2에 따른 곡선은 일점쇄선으로 도시된 실시예3에 따른 곡선보다 보다 평탄해진 것을 알 수 있다. As shown in the graph shown in FIG. 13, it can be seen that the 3-terminal capacitor according to Example 1 has a flatter impedance curve according to frequency than the 3-terminal capacitor according to Example 2, and the 3-terminal capacitor according to Example 2 has a flatter impedance curve. It can be seen that the impedance curve according to the frequency of the type capacitor is more flattened than that of the three-terminal type capacitor according to Example 3. That is, the curve according to Example 1 shown as a dotted line in FIG. 13 is flatter than the curve according to Example 2 shown as a solid line, and the curve according to Example 2 shown as a solid line is the curve according to Example 3 shown as a dotted line. It can be seen that the curve is flatter than the curve along the curve.

도 13에 도시된 그래프에서와 같이, 실시예1 내지 실시예3에 따른 3단자형 커패시터의 주파수에 따른 임피던스 측정 곡선의 평탄도가 서로 다른 것은 ESR이 서로 다른 것에 기인한다. As shown in the graph shown in FIG. 13, the flatness of the impedance measurement curves according to the frequency of the three-terminal type capacitors according to Examples 1 to 3 is different from each other due to different ESR.

즉, 실시예1에 따른 3단자형 커패시터는 동일한 저항값을 갖는 제1저항패턴(160)과 제2저항패턴(170)에 각각 한 개의 스트라이프형 저항막(161,171)을 형성하였고, 실시예2에 따른 3단자형 커패시터는 제1저항패턴(160)과 제2저항패턴(170)에 각각 실시예1에 형성된 스트라이프형 저항막(161,171)의 저항값과 동일한 스트라이프형 저항막(161,171)을 두 개씩 형성함으로써 실시예1에 따른 3단자형 커패시터보다 ESR이 감소되어 임피던스가 감소된 것을 알 수 있다. 실시예3에 따른 3단자형 커패시터는 제1저항패턴(160)과 제2저항패턴(170)에 각각 실시예1에 형성된 스트라이프형 저항막(161,171)의 저항값과 동일한 스트라이프형 저항막(161,171)을 세 개씩 형성함으로써 실시예2에 따른 3단자형 커패시터보다 ESR이 감소되어 임피던스가 감소된 것을 알 수 있다. That is, in the 3-terminal type capacitor according to Example 1, one stripe type resistive film 161 and 171 are formed on the first resistance pattern 160 and the second resistance pattern 170 having the same resistance value, respectively. According to the three-terminal type capacitor, the first resistance pattern 160 and the second resistance pattern 170 have the same resistance values as the stripe type resistance films 161 and 171 formed in Example 1, respectively. It can be seen that by forming one by one, the ESR is reduced and the impedance is reduced compared to the three-terminal type capacitor according to Example 1. In the 3-terminal type capacitor according to Example 3, the resistance values of the stripe type resistive films 161 and 171 that are the same as those of the stripe type resistive films 161 and 171 formed in the first resistance pattern 160 and the second resistance pattern 170, respectively, in Example 1 ) by forming three, it can be seen that the ESR is reduced and the impedance is reduced compared to the three-terminal type capacitor according to Example 2.

이와 같이, 본 발명의 3단자 커패시터는 높은 정전용량을 위해 다수개의 제1 내지 제3내부전극층(111,112,113)의 적층수를 증가하는 경우에도 제1접지전극(140)이나 제2접지전극(150)을 형성함으로써 저 ESL을 구현할 수 있고, 제1저항패턴(160)과 제2저항패턴(170)을 형성하여 ESR를 서로 다르게 형성하여 제3내부전극층(113)과 제1 및 제2접지전극(140,150) 사이의 ESR을 서로 다르게 형성할 수 있도록 함으로써 ESR을 용이하게 제어하여 실시예1 내지 3과 같이 주파수에 따른 임피던스 특성을 선택하여 사용할 수 있게 된다.As described above, in the three-terminal capacitor of the present invention, even when the number of first to third internal electrode layers 111, 112, and 113 is increased for high capacitance, the first ground electrode 140 or the second ground electrode 150 It is possible to implement low ESL by forming, and by forming the first resistance pattern 160 and the second resistance pattern 170 to form ESR differently from each other, the third internal electrode layer 113 and the first and second ground electrodes ( 140 and 150), the ESR can be easily controlled by allowing the ESR to be formed differently, and the impedance characteristics according to the frequency can be selected and used as in the first to third embodiments.

도 11 및 도 12는 각각 본 발명의 실시예1 내지 실시예3에 따른 3단자형 커패시터의 등가회로도이다.11 and 12 are equivalent circuit diagrams of three-terminal type capacitors according to Embodiments 1 to 3 of the present invention, respectively.

도 11에서와 같이, 제1저항패턴(160)과 제2저항패턴(170)은 각각 스트라이프형 저항막(161,171), 절연피복막(162,172) 및 다수개의 제3내부전극층(113)에 의해 직렬 연결 저항(160a,160b,160c)을 구성한다. 스트라이프형 저항막(161,171)과 절연피복막(162,172)이 각각 한 개인 경우에 한 개의 스트라이프형 저항막(161,171)이 다수개의 제3내부전극층(113)과 연결된 상태에서 한 개의 스트라이프형 저항막(161,171)에 형성되는 절연피복막(162,172)이 한 개의 스트라이프형 저항막(161,171)과 제1접지전극(140)이나 제2접지전극(150) 사이를 절연시킴에 의해 한 개의 직렬 연결 저항(160a)이나 한 개의 직렬 연결 저항(170a)을 형성한다. As shown in FIG. 11, the first resistance pattern 160 and the second resistance pattern 170 are connected in series by stripe-type resistance films 161 and 171, insulating coating films 162 and 172, and a plurality of third internal electrode layers 113, respectively. It constitutes the connection resistance (160a, 160b, 160c). When the stripe-type resistive films 161 and 171 and the insulating coating films 162 and 172 are each, one stripe-type resistive film (161 and 171) is connected to the plurality of third internal electrode layers 113, and The insulating coating films 162 and 172 formed on 161 and 171 insulate between the one stripe-type resistive film 161 and 171 and the first ground electrode 140 or the second ground electrode 150, thereby forming one series-connected resistor 160a. ) or one series connection resistor 170a.

스트라이프형 저항막(161,171)과 절연피복막(162,172)이 각각 도 5에서와 같이 세 개인 경우에 세 개의 스트라이프형 저항막(161,171)이 서로 이격되어 다수개의 제3내부전극층(113)과 각각 연결되게 형성된 상태에서 세 개의 스트라이프형 저항막(161,171)에 각각 형성되는 절연피복막(162,172)이 세 개의 스트라이프형 저항막(161,171)과 제1접지전극(140)이나 제2접지전극(150) 사이를 절연시킴에 의해 세 개의 직렬 연결 저항(160a,160b,160c)이나 세 개의 직렬 연결 저항(170a,170b,170c)을 형성한다. 여기서, 제1접지전극(140)과 제2접지전극(150)는 각각 스트라이프형 저항막(161,171)가 서로 이격되어 세 개 즉, 다수개가 형성되는 경우에 스트라이프형 저항막(161,171)과 스트라이프형 저항막(161,171) 사이에 위치되는 다수개의 제3내부전극층(113)과 연결되게 형성된다. When there are three stripe-type resistive films 161 and 171 and insulating coating films 162 and 172, respectively, as shown in FIG. 5, the three stripe-type resistive films 161 and 171 are spaced apart from each other and connected to a plurality of third internal electrode layers 113, respectively. Insulation coating films 162 and 172 respectively formed on the three stripe-type resistive films 161 and 171 are formed between the three stripe-type resistive films 161 and 171 and the first ground electrode 140 or the second ground electrode 150. By insulating, three series connection resistors 160a, 160b, and 160c or three series connection resistances 170a, 170b, and 170c are formed. Here, the first ground electrode 140 and the second ground electrode 150 are the stripe-type resistance films 161 and 171 and the stripe-type resistance films 161 and 171 when three, that is, a plurality of stripe-type resistance films 161 and 171 are spaced apart from each other. It is formed to be connected to a plurality of third internal electrode layers 113 positioned between the resistive films 161 and 171 .

제1저항패턴(160)과 제2저항패턴(170)은 각각 다수개의 직렬 연결 저항(160a,160b,160c)이나 다수개의 직렬 연결 저항(170a,170b,170c)으로 형성되는 경우에 각각은 스트라이프형 저항막(161,171)의 제3방향(Z)의 일측과 타측이 각각 제1접지전극(140)과 제2접지전극(150)과 연결됨에 의해 서로 병렬로 연결된다. 즉, 제1저항패턴(160)과 제2저항패턴(170)은 각각 제1접지전극(140)이나 제2접지전극(150)이 절연피복막(162,172)으로 커버된 스트라이프형 저항막(161,171)의 제3방향(Z)의 일측과 타측에 각각 연결됨으로써 다수개의 직렬 연결 저항(160a,160b,160c)이나 다수개의 직렬 연결 저항(170a,170b,170c)이 서로 병렬로 연결되게 구성된다. When each of the first resistance pattern 160 and the second resistance pattern 170 is formed of a plurality of series-connected resistors 160a, 160b, and 160c or a plurality of series-connected resistors 170a, 170b, and 170c, each of them is a stripe. One side and the other side of the third direction (Z) of the type resistance films 161 and 171 are connected in parallel to each other by being connected to the first ground electrode 140 and the second ground electrode 150, respectively. That is, the first resistance pattern 160 and the second resistance pattern 170 are stripe-type resistance films 161 and 171 in which the first ground electrode 140 and the second ground electrode 150 are covered with the insulating coating films 162 and 172, respectively. ) is connected to one side and the other side of the third direction Z, respectively, so that a plurality of series-connected resistors 160a, 160b, and 160c or a plurality of series-connected resistors 170a, 170b, and 170c are connected in parallel to each other.

다수개의 직렬 연결 저항(160a,160b,160c)이나 다수개의 직렬 연결 저항(170a,170b,170c)은 각각 도 12에서와 같이, 스트라이프형 저항막(161,171)이 다수개의 제3내부전극층(113)과 연결된 상태에서 스트라이프형 저항막(161,171)에 형성되는 절연피복막(162,172)이 스트라이프형 저항막(161,171)과 제1접지전극(140)이나 제2접지전극(150) 사이를 절연시킴에 의해 다수개의 저항(R1,R2,…,Rn)이 서로 직렬로 연결되어 구성된다. 예를 들어, 다수개의 저항(R1,R2,…,Rn)은 각각 스트라이프형 저항막(161,171)이 소성체(110)의 두께방향 즉, 제3방향(Z)으로 형성되어 다수개의 제3내부전극층(113)과 연결됨에 의해 서로 인접되게 배치되는 두 개의 제3내부전극층(113)에 연결된 스트라이프형 저항막(161,171)이 하나의 저항(R1)을 구성하게 된다. 즉, 다수개의 저항(R1,R2,…,Rn)은 각각 다수개의 제3내부전극층(113) 중 서로 인접되게 배치되는 두 개의 제3내부전극층(113)에 연결된 스트라이프형 저항막(161,171)에 의해 형성됨에 의해 다수개의 제3내부전극층(113)의 개수에 비례되게 형성되어 제3내부전극층(113)을 공유하여 형성됨에 의해 서로 직렬로 연결되게 형성된다. The plurality of series-connected resistors 160a, 160b, and 160c or the plurality of series-connected resistors 170a, 170b, and 170c, as shown in FIG. In a connected state, the insulating coating films 162 and 172 formed on the stripe-type resistance films 161 and 171 insulate between the stripe-type resistance films 161 and 171 and the first ground electrode 140 or the second ground electrode 150. A plurality of resistors (R1, R2, ..., Rn) are connected in series with each other. For example, the plurality of resistors (R1, R2, ..., Rn) are formed in the thickness direction of the plastic body 110, that is, in the third direction (Z) of the stripe-type resistance films 161 and 171, respectively, to form a plurality of third inner portions. By being connected to the electrode layer 113, the stripe-type resistive films 161 and 171 connected to the two third internal electrode layers 113 disposed adjacent to each other form one resistor R1. That is, the plurality of resistors R1, R2, ..., Rn are respectively connected to the stripe-type resistance films 161 and 171 connected to the two third internal electrode layers 113 disposed adjacent to each other among the plurality of third internal electrode layers 113. formed in proportion to the number of the plurality of third internal electrode layers 113 and formed by sharing the third internal electrode layers 113 so as to be connected in series with each other.

이와 같이, 본 발명의 3단자형 커패시터는 제1저항패턴(160)과 제2저항패턴(170)이 각각 다수개의 직렬 연결 저항(160a,160b,160c)이나 다수개의 직렬 연결 저항(170a,170b,170c)이 서로 병렬로 연결되며, 다수개의 직렬 연결 저항(160a,160b,160c)이나 다수개의 직렬 연결 저항(170a,170b,170c)은 각각 다수개의 저항(R1,R2,…,Rn)이 직렬로 연결됨으로써 다수개의 직렬 연결 저항(160a,160b,160c)이나 다수개의 직렬 연결 저항(170a,170b,170c)의 개 수나 각각에 포함되는 다수개의 저항(R1,R2,…,Rn)의 개수에 따라 ESR를 용이하게 제어할 수 있게 된다. 이러한 다수개의 직렬 연결 저항(160a,160b,160c)이나 다수개의 직렬 연결 저항(170a,170b,170c)의 개수는 스트라이프형 저항막(161,171)의 개수에 비례함으로써 제1저항패턴(160)과 제2저항패턴(170)은 각각 스트라이프형 저항막(161,171)의 개 수에 따라 저항값이 다르게 설정되어 ESR을 설정할 수 있게 된다. As described above, in the three-terminal type capacitor of the present invention, the first resistance pattern 160 and the second resistance pattern 170 are respectively a plurality of series-connected resistors 160a, 160b, and 160c or a plurality of series-connected resistors 170a and 170b. , 170c) are connected in parallel with each other, and the plurality of series-connected resistors 160a, 160b, and 160c or the plurality of series-connected resistors 170a, 170b, and 170c each have a plurality of resistors R1, R2, ..., Rn. By being connected in series, the number of a plurality of series-connected resistors (160a, 160b, 160c) or a plurality of series-connected resistors (170a, 170b, 170c) or the number of a plurality of resistors (R1, R2, ..., Rn) included in each Accordingly, the ESR can be easily controlled. The number of the plurality of series-connected resistors 160a, 160b, and 160c or the plurality of series-connected resistors 170a, 170b, and 170c is proportional to the number of the stripe-type resistive films 161 and 171, so that the first resistance pattern 160 The resistance values of the two resistance patterns 170 are set differently according to the number of the stripe type resistance films 161 and 171, respectively, so that the ESR can be set.

본 발명의 3단자형 커패시터는 전술한 것과 같이, 제1저항패턴(160)과 제2저항패턴(170)의 각각의 전체 저항값이 서로 동일하게 설정되거나 서로 다르게 설정될 수 있으며, 각각에 포함되는 스트라이프형 저항막(161,171)의 개 수에 따라 각각의 전체 저항값을 제어할 수 있어 ESR을 용이하게 설정할 수 있게 된다. 예를 들어, 본 발명의 3단자형 커패시터는 제1저항패턴(160)이나 제2저항패턴(170)을 서로 동일한 폭(W1)으로 형성되는 다수개의 스트라이프형 저항막(161,171)을 이용해 ESR을 제어하거나 제1저항패턴(160)이나 제2저항패턴(170)을 한 개의 스트라이프형 저항막(161,171)을 이용해 ESR을 제어 시 스트라이프형 저항막(161,171)의 폭(W1)을 조정하여 제어할 수 있다. As described above, in the three-terminal capacitor of the present invention, the total resistance values of each of the first resistance pattern 160 and the second resistance pattern 170 may be set equal to or different from each other, and included in each It is possible to control the total resistance value of each according to the number of stripe-type resistive films 161 and 171, so that ESR can be easily set. For example, the 3-terminal capacitor of the present invention uses a plurality of stripe-type resistive films 161 and 171 in which the first resistive pattern 160 or the second resistive pattern 170 are formed to have the same width W1 as each other to achieve ESR. When controlling the first resistance pattern 160 or the second resistance pattern 170 by using one stripe type resistive film 161 or 171 to control the ESR, the width W1 of the stripe type resistive film 161 or 171 can be adjusted. can

도 12에서 미 설명된 부호 C는 본 발명의 3단자형 커패시터를 나타내고, L1a과 L1b는 각각 소성체(110), 제1외부전극(120) 및 제2외부전극(130) 사이의 기생 인덕턴스를 나타내며, R1a과 R2b는 각각 소성체(110), 제1외부전극(120) 및 제2외부전극(130) 사이의 기생 저항을 나타내며, L2a과 L2b는 각각 소성체(110), 제1접지전극(140) 및 제2접지전극(150) 사이에 형성된 인덕턴스를 나타낸다. 즉, 제1외부전극(120)과 제2외부전극(130)을 소성체(110)의 장변 즉, 제1방향(X)에 배치시킨 상태에서 제1접지전극(140)과 제2접지전극(150)을 소성체(110)의 단변 즉, 제2방향(Y)에 배치시킴으로써 L2a과 L2b는 병렬로 연결되어 전류가 서로 역방향으로 흐르게 되며, 이로 인해 자계가 상쇄되 저 ESR를 구현할 수 있고 접지(GND)와 연결됨으로써 노이즈 저감(삽입 손실 상승)을 구현할 수 있다. In FIG. 12, the unexplained symbol C represents the three-terminal type capacitor of the present invention, and L1a and L1b represent parasitic inductances between the plastic body 110, the first external electrode 120, and the second external electrode 130, respectively. R1a and R2b represent parasitic resistance between the plastic body 110, the first external electrode 120 and the second external electrode 130, respectively, and L2a and L2b represent the plastic body 110 and the first ground electrode, respectively. 140 and the inductance formed between the second ground electrode 150. That is, in a state in which the first external electrode 120 and the second external electrode 130 are arranged on the long side of the plastic body 110, that is, in the first direction (X), the first ground electrode 140 and the second ground electrode By arranging 150 on the short side of the plastic body 110, that is, in the second direction (Y), L2a and L2b are connected in parallel so that currents flow in opposite directions to each other, thereby canceling the magnetic field and implementing low ESR. Noise reduction (increase in insertion loss) can be realized by being connected to the ground (GND).

이와 같이 본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터는 낮은 ESL을 가지고, 제조 시 용이하게 ESR을 제어할 수 있어 높은 정전용량을 위해 내부전극층(111,112,113)의 적층 수를 증가시킬 수 있고, ESR 값을 제어하여 주파수에 따라 임피던스 곡선을 평탄시킬 수 있으며 고주파 특성을 개선할 수 있게 된다.As described above, the three-terminal type capacitor having low ESL and controlled ESR of the present invention has low ESL and can easily control ESR during manufacture, so that the number of internal electrode layers 111, 112, and 113 stacked can be increased for high capacitance. In addition, the impedance curve can be flattened according to frequency by controlling the ESR value, and high-frequency characteristics can be improved.

본 발명의 저 ESL를 가지면서 ESR이 제어된 3단자형 커패시터는 커패시터 제조 분야에 적용된다. The three-terminal type capacitor having low ESL and controlled ESR of the present invention is applied to the capacitor manufacturing field.

110: 소성체 111: 제1내부전극층
112: 제2내부전극층 113: 제3내부전극층
120: 제1외부전극 130: 제2외부전극
140: 제1접지전극 150: 제2접지전극
160: 제1저항패턴 170: 제2저항패턴110: fired body 111: first internal electrode layer
112: second internal electrode layer 113: third internal electrode layer
120: first external electrode 130: second external electrode
140: first ground electrode 150: second ground electrode
160: first resistance pattern 170: second resistance pattern

Claims

A plastic body including a plurality of first inner electrode layers, a plurality of second inner electrode layers, and a plurality of third inner electrode layers respectively arranged between the first inner electrode layers and the second inner electrode layers, which are alternately disposed in a first direction. and,
A first external electrode formed to cover an end surface of one side of the fired body in a first direction and connected to a plurality of first internal electrode layers;
A second external electrode formed to cover the end surface of the other side in the first direction of the fired body and connected to a plurality of second internal electrode layers;
A first ground electrode formed on an end surface of one side of the plastic body in a second direction perpendicular to the first direction and connected to one end of a plurality of third internal electrode layers;
A second ground electrode formed on an end surface of the other side of the plastic body in a second direction orthogonal to the first direction and connected to the other end of the plurality of third internal electrode layers;
A first resistance pattern formed between an end surface of one side of the plastic body in the second direction and the first ground electrode and connected to one end of a plurality of third internal electrode layers or the first ground electrode;
Low ESL including a second resistance pattern formed between the end surface of the other side of the sintered body in the second direction and the second ground electrode and connected to the other end of the plurality of third internal electrode layers or the second ground electrode ( A three-terminal type capacitor with low equivalent series inductance and controlled ESR (equivalent series resistance).

According to claim 1,
The fired body is disposed spaced apart from each other inside the fired body, and is spaced apart from a plurality of first inner electrode layers, each of which has an end of one side in the first direction connected to the first external electrode, and an upper side or lower side of the first inner electrode layer. a plurality of second internal electrode layers that are arranged alternately with the first internal electrode layer inside the plastic body and have ends on the other side in the first direction connected to the second external electrode, respectively; Spaced apart from the upper or lower side of the internal electrode layer, the first internal electrode layer or the second internal electrode layer are disposed on the inside of the sintered body, respectively, so that one end in the second direction is connected to the first resistance pattern and the first ground electrode. and a plurality of third internal electrode layers respectively connected to the other end in the second direction and respectively connected to the second resistance pattern and the second ground electrode,
The first direction is a direction parallel to the longitudinal direction of the plastic body, the second direction is horizontal to the width direction of the plastic body, and the first direction and the second direction represent directions orthogonal to each other. A three-terminal capacitor with low ESL and controlled ESR.

According to claim 1,
The plurality of first internal electrode layers are disposed inside the plastic body to be spaced apart from each other, are spaced apart from the other end in the first direction of the plastic body, and from one side and the other end in the second direction, and are separated from one end in the first direction. It is formed to be exposed at the end face and is connected to the first external electrode,
The plurality of second internal electrode layers are spaced apart from the upper side or lower side of the first internal electrode layer inside the plastic body and are disposed alternately with the first internal electrode layer, respectively, and are disposed alternately with one end of the plastic body in the first direction and the second internal electrode layer. It is spaced apart from the ends of one side and the other side of the first direction and is formed to be exposed at the end surface of the other side of the first direction and is connected to the second external electrode,
The plurality of third internal electrode layers are spaced apart on the upper side or lower side of the first internal electrode layer or the second internal electrode layer on the inside of the fired body, and are spaced apart from one side and the other end of the fired body in the first direction, respectively, and the fired body. is exposed from one end surface in the second direction and connected to the first resistance pattern and the first ground electrode, and is exposed from the other end surface of the plastic body in the second direction to connect the second resistance pattern and the second ground A three-terminal type capacitor with low ESL connected to the electrode and controlled ESR.

According to claim 1,
The plurality of first inner electrode layers and the plurality of second inner electrode layers are each formed as a rectangular electrode sheet,
The plurality of third internal electrode layers are spaced apart from the upper side or lower side of the first internal electrode layer or the second internal electrode layer, respectively, and are disposed alternately with the first internal electrode layer or the second internal electrode layer, respectively, and are disposed on one side of the plastic body in the first direction. A rectangular ground electrode sheet disposed inside the plastic body so as to be spaced apart from the end of the other side, and extending from one end in the second direction of the rectangular ground electrode sheet to the end surface of one side in the second direction of the plastic body A first rectangular terminal connection sheet formed to be exposed and connected to the first resistance pattern and the first ground electrode, respectively, and extending from the end of the other side in the second direction of the rectangular ground electrode sheet and extending from the other side of the plastic body in the second direction It includes a second square terminal connection sheet formed to be exposed at the end surface and connected to the second resistance pattern and the second ground electrode, respectively,
The length of one side or the other end of the square ground electrode sheet in the second direction is greater than the width of the first ground electrode and smaller than the length of the end surface of one side or the other side of the sintered body in the second direction. The length of one side or the other end of the terminal connection sheet and the second square terminal connection sheet in the second direction, respectively, has a low ESL formed smaller than the length of the one side or the other end of the square ground electrode sheet in the second direction. Three-terminal type capacitor with controlled ESR.

According to claim 1,
The first resistance pattern and the second resistance pattern are formed to be positioned between the end surface of one side or the other side of the plastic body in the second direction and the first ground electrode or the second ground electrode, respectively, so as to form a plurality of third internal electrode layers. a stripe-type resistive film each connected to;
It is located between the end surface of one side or the other side of the plastic body in the second direction and the first ground electrode, and one side and the other side of the stripe-type resistance film are partially exposed and connected to the first ground electrode or the second ground electrode. A three-terminal type capacitor having low ESL and controlled ESR including an insulating film formed to cover the stripe-type resistance film.

According to claim 1,
A three-terminal type capacitor in which the ESR is controlled while having a low ESL in which the width of each of the first resistance pattern and the second resistance pattern is smaller than the length of the end of one or the other side of the plurality of third internal electrode layers in the second direction. .

According to claim 1,
The first resistance pattern and the second resistance pattern are respectively
Two end surfaces of one side or the other side of the sintered body in the second direction and the first ground electrode or the second ground electrode, respectively, are formed spaced apart from each other at regular intervals and connected to a plurality of third internal electrode layers, respectively. at least one stripe-type resistive film;
It is located between the end surface of one side or the other side of the sintered body in the second direction and the first ground electrode or the second ground electrode, respectively, so that one side and the other side of the stripe-type resistance film are partially exposed, and the first ground electrode or the second ground electrode is partially exposed. Two or more insulating coatings are covered with each of the stripe-type resistive films to be connected to the two ground electrodes and are spaced apart from each other at regular intervals,
The distance between the two or more insulating coating films is set so that one side or the other end surface in the second direction of the rectangular terminal connecting sheet of the plurality of third internal electrode layers is exposed between the insulation coating films. 3-terminal type capacitor with controlled ESR.

According to claim 7,
The width of the insulating coating film is larger than the width of the stripe-type resistance film and smaller than the length of the terminal connecting sheets of the plurality of third internal electrode layers, and the length of the stripe-type resistance film is greater than the length of the insulation coating film and the thickness and A three-terminal capacitor having a low ESL and controlled ESR, wherein the stripe-type resistor film is formed using a photosensitive polymer resistor paste.

According to claim 1,
The first resistance pattern and the second resistance pattern are formed by applying photosensitive polymer resistance paste so as to cover a plurality of third internal electrode layers exposed through one side or the other end surface of the sintered body in the second direction, respectively, and then applying the photosensitive polymer resistance paste. The paste is photo-etched to form a stripe-type resistive film, and when the stripe-type resistive film is formed, an insulating material is applied to partially expose one side and the other of the stripe-type resistive film, and then the insulating material is photo-etched to cover the stripe-type resistive film. A three-terminal type capacitor with low ESL forming a coating film and controlled ESR.