KR101200425B1 - Multilayer inductor and method for manufacturing the same - Google Patents

Multilayer inductor and method for manufacturing the same Download PDF

Info

Publication number
KR101200425B1
KR101200425B1 KR20100065576A KR20100065576A KR101200425B1 KR 101200425 B1 KR101200425 B1 KR 101200425B1 KR 20100065576 A KR20100065576 A KR 20100065576A KR 20100065576 A KR20100065576 A KR 20100065576A KR 101200425 B1 KR101200425 B1 KR 101200425B1
Authority
KR
South Korea
Prior art keywords
inductor
pattern
sheet
multilayer
conductive material
Prior art date
Application number
KR20100065576A
Other languages
Korean (ko)
Other versions
KR20120004868A (en
Inventor
박인길
박성철
김경태
이정훈
남기정
안도용
Original Assignee
주식회사 이노칩테크놀로지
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 주식회사 이노칩테크놀로지 filed Critical 주식회사 이노칩테크놀로지
Priority to KR20100065576A priority Critical patent/KR101200425B1/en
Publication of KR20120004868A publication Critical patent/KR20120004868A/en
Application granted granted Critical
Publication of KR101200425B1 publication Critical patent/KR101200425B1/en

Links

Images

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Coils Or Transformers For Communication (AREA)
  • Manufacturing Cores, Coils, And Magnets (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)

Abstract

본 발명에 따른 적층형 인덕터는 상면에서 하방으로 음각형성되는 인덕터 패턴을 구비하는 인덕터용 시트; 음각형성된 인덕터 패턴을 따라 채워지는 전도성 물질; 인덕터용 시트 외부로 노출되는 인덕터 패턴의 양 단부와 연결되는 외부 단자;를 포함한다.
본 발명에 따른 적층형 인덕터는 인덕터용 시트; 인덕터용 시트 상에 적층되며, 상하면을 관통하여 형성되는 인덕터 패턴을 구비하는 패턴 시트; 인덕터 패턴을 따라 채워지는 전도성 물질; 패턴 시트 외부로 노출되는 인덕터 패턴의 양 단부와 연결되는 외부 단자;를 포함한다.
본 발명의 실시예들에 따르면 인덕터 패턴을 정밀하게 제어하여 직류 중첩 특성을 향상시키고, 이에 따르는 블리스터 및 딜레미네이션 등의 결함을 안정적으로 제어할 수 있다. 그리고 인덕터 시트에 크랙, 결함 등의 손상을 방지하여 생산성을 높일 수 있으며, 단순한 공정에 의해 경박 단소한 적층형 인덕터를 제조하여 제조단가를 낮출 수 있다. 또한 다양하고 복잡한 형상의 인덕터 패턴을 형성할 수 있기 때문에 인덕턴스 값을 다양하게 조절하는 적층형 인덕터를 제조할 수 있다.
According to an aspect of the present invention, there is provided a multilayer inductor including an inductor sheet having an inductor pattern that is intaglio formed downward from an upper surface thereof; A conductive material filled along the indented inductor pattern; And external terminals connected to both ends of the inductor pattern exposed to the outside of the inductor sheet.
Multilayer inductor according to the present invention is an inductor sheet; A pattern sheet stacked on the inductor sheet and having an inductor pattern formed through the upper and lower surfaces; A conductive material filled along the inductor pattern; And external terminals connected to both ends of the inductor pattern exposed to the outside of the pattern sheet.
According to embodiments of the present invention, the inductor pattern may be precisely controlled to improve DC superposition characteristics, and defects such as blisters and delays may be stably controlled. In addition, it is possible to increase productivity by preventing damage to cracks and defects in the inductor sheet, and to manufacture a thin and thin multilayer inductor by a simple process, thereby lowering the manufacturing cost. In addition, since the inductor pattern having a variety of complex shapes can be formed, it is possible to manufacture a multilayer inductor that variously adjusts the inductance value.

Description

적층형 인덕터 및 그 제조방법{MULTILAYER INDUCTOR AND METHOD FOR MANUFACTURING THE SAME}Multilayer Inductor and Method for Manufacturing the Same {MULTILAYER INDUCTOR AND METHOD FOR MANUFACTURING THE SAME}

본 발명은 적층형 인덕터 및 그 제조방법에 관한 것으로서, 보다 구체적으로는 정밀한 인덕터 패턴을 형성하여 신뢰성이 높고 성능이 우수한 적층형 인덕터 및 이를 제조하는 방법에 관한 것이다.The present invention relates to a multilayer inductor and a method of manufacturing the same, and more particularly, to a multilayer inductor having high reliability and excellent performance by forming a precise inductor pattern and a method of manufacturing the same.

대기기에 전력을 공급하는 스텝다운 DC-DC 컨버터IC의 고주파화가 급속히 진행되고 있다. 스위칭 주파수를 높이면 전원 공급장치의 주변 부품을 훨씬 작고 얇게 만들어 궁극적으로 휴대기기의 소형화와 박형화를 도모할 수 있다. 즉 스위칭 주파수가 높으면 높을수록 주변 부품인 콘덴서와 인덕터의 소형화와 박형화가 가능하다. 그 이유는 유도성 임피던스가 모두 주파수 f의 함수라는 점에 있다. 용량성 임피던스는 ZC=1/(jωωC), 유도성 임피던스는 ZL=jωωL로 나타낼 수 있는데, 여기서 ωω는 각속도로 ωω=2ππf이다. 따라서, 어떤 용량성 임피던스나 유도성 임피던스를 얻는 경우, 주파수 f를 높이면 콘덴서와 인덕터 모두 소형과 박형 부품을 사용할 수 있게 된다. 그 결과, 전체 전원회로 실장 면적과 두께를 줄일 수 있기 때문에 아주 작은 패키지 안에도 이러한 회로들을 담을 수 있게 되는 것이다. 이는 결국 기기의 소형 및 박형화에 크게 기여하게 된다. The high frequency of step-down DC-DC converter ICs, which supply power to the standby, is rapidly progressing. Increasing the switching frequency makes the peripheral components of the power supply much smaller and thinner, ultimately miniaturizing and thinning portable devices. That is, the higher the switching frequency, the smaller and thinner the capacitors and inductors of the peripheral components can be. The reason is that both the inductive impedance is a function of the frequency f. The capacitive impedance can be expressed as ZC = 1 / (jωωC) and the inductive impedance as ZL = jωωL, where ωω is ωω = 2ππf at angular velocity. Thus, in the case of obtaining some capacitive or inductive impedance, increasing the frequency f allows the use of small and thin components, both capacitors and inductors. As a result, the overall power circuit mounting area and thickness can be reduced, so that these circuits can be contained in a very small package. This, in turn, contributes greatly to the compactness and thickness of the device.

현재 DC-DC 컨버터의 소형화를 위해서 적층형 인덕터가 사용되고 있다. 적층형 인덕터는 권선형 인덕터와 달리, 소형화가 가능한 제조 방식이다. 적층형 인덕터는 통상 세라믹 시트 등에 도체 패턴을 교대로 인쇄하고 이를 적층하여 도체 패턴끼리를 비아 도체로 접속함으로써 적층체의 내부에 코일을 형성하며, 적층체의 양단부에 외부 단자를 마련하여 내부의 도체 패턴의 단부와 접속하는 구조로 되어 있다. Currently, multilayer inductors are used to miniaturize DC-DC converters. Stacked inductors, unlike wired inductors, are a manufacturing method that can be miniaturized. In general, a multilayer inductor alternately prints a conductor pattern on a ceramic sheet, etc., and stacks the conductor patterns to connect via patterns to via conductors to form coils inside the laminate, and external terminals are provided at both ends of the laminate to form internal conductor patterns. It is structured to connect with the edge part of.

이러한 적층형 인덕터를 구성하는 시트는 일반적으로 세라믹 기판에 전도성 페이스트를 스크린 인쇄하여 제조한다. 스크린 인쇄는 회로패턴이 형성되어 있는 스크린 마스크 위를 페이스트가 지나면서 패턴 부위로 통과하면서 소정의 패턴이 세라믹 기판 위에 인쇄되는 방법이다. 적층형 인덕터는 이와 같은 방법으로 인덕터 패턴이 제조된 시트들을 건조한 후, 원하는 순서로 조합하고 소정의 순서로 정렬한 다음, 열과 압력을 가해 압착하여 만든다.Sheets constituting the multilayer inductor are generally manufactured by screen printing a conductive paste on a ceramic substrate. Screen printing is a method in which a predetermined pattern is printed on a ceramic substrate while the paste passes over the screen mask on which the circuit pattern is formed and passes through the pattern portion. The multilayer inductor is made by drying sheets in which the inductor pattern is manufactured in this manner, combining them in a desired order, arranging them in a predetermined order, and compressing by applying heat and pressure.

적층형 인덕터는 이것을 사용하는 전기 제품의 사양에 따라 여러가지 인덕턴스가 요구되고 있어 다양한 인덕턴스 값을 갖는 인덕터의 제조가 필요하다. 일반적으로 인덕터에서는 내부에 형성되는 코일의 권취수를 변경함으로써 인덕턴스를 변화시키는데, 적층형 인덕터에서는 도체 패턴의 형상이나 적층 순서 등을 변경하여 인덕턴스 값을 변화시킨다. Multilayer inductors require various inductances depending on the specifications of the electrical products using them. Therefore, inductors having various inductance values are required. In general, inductors change the inductance by changing the number of windings of the coil formed therein. In the multilayer inductor, the inductance value is changed by changing the shape and the stacking order of the conductor pattern.

또한, 적층형 인덕터는 낮은 직렬 저항값이 요구되는데, 이를 위해서는 도선의 비저항이 최대한 낮아야 하며, 도선의 단면적 또한 두껍게 형성되어야 한다.In addition, the multilayer inductor requires a low series resistance value. For this purpose, the resistivity of the lead wire should be as low as possible, and the cross-sectional area of the lead wire should be made thick.

그런데 이러한 종래의 적층형 인덕터는 평평한 시트 위에 스크린 인쇄를 사용하여 인덕터 패턴을 형성하므로 시트에서 상부방향으로 돌출되는 양각으로 형성되어 있어, 인덕터 패턴이 형성된 시트를 압착 및 소결하는 과정에서 크랙, 결함 등의 손상이 발생하여 내구성 및 신뢰성에 문제가 있었다.However, since the conventional multilayer inductor forms an inductor pattern by using screen printing on a flat sheet, the inductor is embossed to protrude upward from the sheet. Damage occurred and there was a problem in durability and reliability.

본 발명은 인덕터 직류중첩 특성을 향상시키기 위한 적층형 인덕터 및 그 제조방법을 제공한다.The present invention provides a multilayer inductor and its manufacturing method for improving the inductor DC overlapping characteristics.

본 발명은 다양하고 복잡한 형상의 인덕터를 제조할 수 있는 적층형 인덕터 및 그 제조방법을 제공한다.The present invention provides a multilayer inductor and a method of manufacturing the same that can manufacture various and complex inductors.

또한 본 발명은 신뢰성이 우수한 적층형 인덕터 및 그 제조방법을 제공한다.In addition, the present invention provides a multilayer inductor having excellent reliability and a method of manufacturing the same.

본 발명에 따른 적층형 인덕터는 상면에서 하방으로 음각형성되는 인덕터 패턴을 구비하는 인덕터용 시트; 음각형성된 인덕터 패턴을 따라 채워지는 전도성 물질; 인덕터용 시트 외부로 노출되는 인덕터 패턴의 양 단부와 연결되는 외부 단자;를 포함한다. According to an aspect of the present invention, there is provided a multilayer inductor including an inductor sheet having an inductor pattern that is intaglio formed downward from an upper surface thereof; A conductive material filled along the indented inductor pattern; And external terminals connected to both ends of the inductor pattern exposed to the outside of the inductor sheet.

본 발명에 따른 적층형 인덕터는 인덕터용 시트; 인덕터용 시트 상에 적층되며, 상하면을 관통하여 형성되는 인덕터 패턴을 구비하는 패턴 시트; 인덕터 패턴을 따라 채워지는 전도성 물질; 패턴 시트 외부로 노출되는 인덕터 패턴의 양 단부와 연결되는 외부 단자;를 포함한다. Multilayer inductor according to the present invention is an inductor sheet; A pattern sheet stacked on the inductor sheet and having an inductor pattern formed through the upper and lower surfaces; A conductive material filled along the inductor pattern; And external terminals connected to both ends of the inductor pattern exposed to the outside of the pattern sheet.

본 발명에 따른 적층형 인덕터는 인덕터용 시트가 복수개 적층되고, 인덕터 패턴들은 인덕터용 시트에 형성된 비아홀을 통해 서로 연결되는 것이 바람직하다.In the stacked inductor according to the present invention, a plurality of inductor sheets are stacked, and the inductor patterns are connected to each other through via holes formed in the inductor sheet.

본 발명에 따른 적층형 인덕터에 있어서, 적층된 인덕터용 시트 또는 패턴 시트 최상부에는 인덕터 패턴을 보호하는 절연체 패턴 또는 더미 시트가 더 적층되는 것이 바람직하다.In the stacked inductor according to the present invention, it is preferable that an insulator pattern or dummy sheet for protecting the inductor pattern is further stacked on the stacked inductor sheet or pattern sheet uppermost.

본 발명에 따른 적층형 인덕터 제조방법은 인덕터용 시트를 마련하는 단계; 인덕터용 시트 상면에 하방으로 음각형성되는 인덕터 패턴을 형성하는 단계; 인덕터용 시트에 음각 형성된 인덕터 패턴을 따라 전도성 물질을 채우는 단계;를 포함한다.Laminated inductor manufacturing method according to the present invention comprises the steps of preparing a sheet for the inductor; Forming an inductor pattern which is intaglio formed downward on an upper surface of the inductor sheet; And filling the conductive material along the inductor pattern negatively formed in the inductor sheet.

본 발명에 따른 적층형 인덕터 제조방법은 인덕터용 시트를 마련하는 단계; 상하면을 관통하여 형성되는 인덕터 패턴을 구비하는 패턴 시트를 인덕터용 시트 상에 마련하는 단계; 및 상기 인덕터 패턴을 따라 전도성 물질을 채우는 단계;를 포함한다.Laminated inductor manufacturing method according to the present invention comprises the steps of preparing a sheet for the inductor; Providing a pattern sheet having an inductor pattern formed through the upper and lower surfaces on an inductor sheet; And filling a conductive material along the inductor pattern.

본 발명에 따른 적층형 인덕터 제조방법에 있어서, 인덕터 패턴은 스크린 프린팅 또는 레이저 성형 가공 중 어느 하나에 의해 형성되는 것이 바람직하다.In the multilayer inductor manufacturing method according to the present invention, the inductor pattern is preferably formed by either screen printing or laser forming processing.

본 발명에 따른 적층형 인덕터 제조방법에 있어서, 전도성 물질을 채운 후, 패턴 시트를 평탄화하는 단계를 더 포함하는 것이 바람직하다.In the method of manufacturing a multilayer inductor according to the present invention, it is preferable to further include flattening the pattern sheet after filling the conductive material.

본 발명의 실시예들에 따르면 인덕터 패턴을 정밀하게 제어하여 직류 중첩 특성을 향상시키고, 이에 따르는 블리스터 및 딜레미네이션 등의 결함을 안정적으로 제어할 수 있다.According to embodiments of the present invention, the inductor pattern may be precisely controlled to improve DC superposition characteristics, and defects such as blisters and delays may be stably controlled.

그리고 인덕터 시트에 크랙, 결함 등의 손상을 방지하여 생산성을 높일 수 있으며, 단순한 공정에 의해 경박 단소한 적층형 인덕터를 제조하여 제조단가를 낮출 수 있다.In addition, it is possible to increase productivity by preventing damage to cracks and defects in the inductor sheet, and to manufacture a thin and thin multilayer inductor by a simple process, thereby lowering the manufacturing cost.

또한 다양하고 복잡한 형상의 인덕터 패턴을 형성할 수 있기 때문에 인덕턴스 값을 다양하게 조절하는 적층형 인덕터를 제조할 수 있다.
In addition, since the inductor pattern having a variety of complex shapes can be formed, it is possible to manufacture a multilayer inductor that variously controls the inductance value.

도 1은 본 발명의 일 실시예에 따른 적층형 인덕터의 인덕터용 시트의 개념도이다.
도 2는 본 발명의 일 실시예에 따른 적층형 인덕터의 개략적인 구조도이다.
도 3은 본 발명의 변형된 실시예에 따른 적층형 인덕터의 개략적인 구조도이다.
도 4는 본 발명의 일 실시예에 따른 적층형 인덕터 제조방법의 개략적인 제조공정도이다.
도 5는 본 발명의 변형된 실시예에 따른 적층형 인덕터 제조방법의 개략적인 제조공정도이다.
도 6은 본 발명의 일 실시예에 따라 제조된 적층형 인덕터의 온도- 정격 전류의 상관관계를 나타내는 그래프이다.
1 is a conceptual diagram of an inductor sheet of a multilayer inductor according to an exemplary embodiment of the present invention.
2 is a schematic structural diagram of a multilayer inductor according to an embodiment of the present invention.
3 is a schematic structural diagram of a multilayer inductor according to a modified embodiment of the present invention.
4 is a schematic manufacturing process diagram of a method of manufacturing a multilayer inductor according to an exemplary embodiment of the present invention.
5 is a schematic manufacturing process diagram of a method of manufacturing a multilayer inductor according to a modified embodiment of the present invention.
6 is a graph showing a correlation between temperature and rated current of a multilayer inductor manufactured according to an exemplary embodiment of the present invention.

이하에서는 도면을 참조하면서 본 발명에 따른 적층형 인덕터 제조방법에 관하여 구체적으로 설명한다. 그러나 본 발명은 이하에서 개시되는 실시예에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하며, 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이다. 도면상에서 동일 부호는 동일한 요소를 지칭한다.Hereinafter, a method of manufacturing a multilayer inductor according to the present invention will be described in detail with reference to the accompanying drawings. It will be apparent to those skilled in the art that the present invention may be embodied in many different forms and should not be construed as limited to the embodiments set forth herein. Rather, these embodiments are provided so that this disclosure will be thorough and complete, It is provided to let you know. Wherein like reference numerals refer to like elements throughout.

도 1은 본 발명의 일 실시예에 따른 적층형 인덕터의 인덕터용 시트의 개념도이며, 도 2는 본 발명의 일 실시예에 따른 적층형 인덕터의 개략적인 구조도이다. 1 is a conceptual diagram of an inductor sheet of a stacked inductor according to an embodiment of the present invention, Figure 2 is a schematic structural diagram of a stacked inductor according to an embodiment of the present invention.

도 1 및 도 2에 도시된 실시예에 따른 적층형 인덕터는 상면에서 하방으로 음각형성되는 인덕터 패턴(110)을 구비하는 인덕터용 시트(100); 음각형성된 인덕터 패턴(110)을 따라 채워지는 전도성 물질(300); 인덕터용 시트(100) 외부로 노출되는 인덕터 패턴의 노출단부(111)와 연결되는 외부단자(400);를 포함하여 구성된다.1 and 2, the multilayer inductor includes an inductor sheet 100 having an inductor pattern 110 that is intaglio formed from an upper surface thereof downward; A conductive material 300 filled along the indented inductor pattern 110; And an external terminal 400 connected to the exposed end 111 of the inductor pattern exposed to the outside of the inductor sheet 100.

인덕터용 시트(100)는 예를 들면 페라이트(Ferrite)계 및 저유전율 저온소성계(LTCC) 세라믹으로 구성될 수 있다. 물론 인덕터용 시트(100)의 성분은 이에 한정되는 것이 아니며, 이와 같은 성질은 갖는 다양한 성분의 인덕터용 시트가 사용될 수 있다.The inductor sheet 100 may be formed of, for example, a ferrite-based and low dielectric constant low-temperature calcined (LTCC) ceramic. Of course, the component of the inductor sheet 100 is not limited thereto, and an inductor sheet of various components having such a property may be used.

인덕터용 시트(100)에는 소정 깊이로 음각형성된 인덕터 패턴(110)이 구비되어 있다(도 4 참조). 즉 인덕터 패턴(110)은 인덕터용 시트(100)의 전체 두께에 대해 깊이 방향으로 오목하게 함몰되는 홈이 형성된다. 이러한 홈의 깊이 및 폭은 패턴 전체에 걸쳐 일정하게 유지되며, 원하는 인덕턴스 값에 따라 정밀하게 제어될 수 있다. 인덕터용 시트(100)는 도 2에 도시된 바와 같이 복수개의 시트가 적층되어 형성될 수 있으며, 이 경우 각 인덕터용 시트(100)에는 시트면 상하로 관통하는 비아홀(120)이 형성되어 있다. 비아홀(120)을 통해 상하로 적층된 인덕터용 시트(100)에 형성된 인덕터(110) 패턴이 서로 접속될 수 있는데, 이에 대해서는 후술한다. The inductor sheet 100 is provided with an inductor pattern 110 engraved with a predetermined depth (see FIG. 4). That is, the inductor pattern 110 is formed with a recess recessed in the depth direction with respect to the entire thickness of the inductor sheet 100. The depth and width of these grooves remain constant throughout the pattern and can be precisely controlled according to the desired inductance value. As shown in FIG. 2, the inductor sheet 100 may be formed by stacking a plurality of sheets. In this case, each inductor sheet 100 has a via hole 120 penetrating up and down the sheet surface. The inductor 110 patterns formed on the inductor sheet 100 stacked up and down through the via hole 120 may be connected to each other, which will be described later.

본 실시예에서의 인덕터 패턴(110)은 도 1에 도시된 바와 같이 굴절된 형태로 형성되고, 노출단부(111)가 외부 단자(400)와의 연결을 위해 인덕터용 시트(100) 외부로 노출되도록 형성된다. 복수 개의 인덕터용 시트(100)에 형성된 인덕터 패턴(110)은 'ㄴ', 'ㄷ' 또는 'ㅁ' 등과 같이 다양하게 굴절된 형태로 형성될 수 있는데, 이에 한정되는 것은 아니며 실시예에 따라 다양한 변경이 가능하다. 각 인덕터용 시트(100)에 형성된 인턱터 패턴(110)은 각 인덕터용 시트(100)에 형성된 비아홀(120)을 통해 순차적으로 접속하며, 적층방향에 따라 중첩되면서 전체적으로 나선형 구조의 코일형태로 형성될 수 있다.In this embodiment, the inductor pattern 110 is formed in a refracted shape as shown in FIG. 1, and the exposed end 111 is exposed to the outside of the inductor sheet 100 for connection with the external terminal 400. Is formed. The inductor pattern 110 formed on the plurality of inductor sheets 100 may be formed in various refractive forms, such as 'b', 'c', or 'ㅁ', but is not limited thereto. You can change it. The inductor pattern 110 formed in each inductor sheet 100 may be sequentially connected through the via holes 120 formed in each inductor sheet 100, and may be formed in a spiral shape as a whole while overlapping along the stacking direction. Can be.

예를 들면, 도 1에 도시된 바와 같이 제1 인덕터용 시트(100a)부터 제5 인덕터용 시트(100e)가 순차적으로 적층되어 있는 경우, 일 단부가 시트 외부로 노출된 노출단부(111)이고 타단부에는 제1 비아홀(120a)이 배치되는 소정 형상의 제1 인덕터 패턴(110a)이 구비된 제1 인덕터용 시트(100a)와, 일 단부가 제1 비아홀(120a)과 대응하는 위치에 배치되고 타단부에는 제2 비아홀(120b)이 배치되는 소정 형상의 제2 인덕터 패턴(110b)이 구비된 제2 인덕터용 시트(100b)와, 일 단부가 제2 비아홀(120b)과 대응하는 위치에 배치되고 타단부에는 제3 비아홀(120c)이 배치되는 소정 형상의 제3 인덕터 패턴(110c)이 구비된 제3 인덕터용 시트(100c)와, 일 단부가 제3 비아홀(120c)과 대응하는 위치에 배치되고 타단부에는 제4 비아홀(120d)이 배치되는 소정 형상의 제4 인덕터 패턴(110d)이 구비된 제4 인덕터용 시트(100d)와, 일 단부가 제4 비아홀(120d)과 대응하는 위치에 배치되고 타단부가 시트 외부로 노출되는 노출단부(112)인 소정 형상의 제5 인덕터패턴(110e)이 구비된 제5 인덕터용 시트(100e)를 포함하여 구성되어, 전체적으로 나선형 구조의 코일형태로 형성될 수 있다. 상기 소정 형상은 도 2에 도시된 바와 같이 반고리형으로 굴절되어 형성될 수 있으나, 이에 한정되는 것은 아니고, 일자형, ㄴ자형, ㄷ자형 등 다양한 형상으로 구비될 수 있다. 양 노출단부(111, 112)는 제1 및 제2 외부단자(400a, 400b)에 연결되는데, 시트의 반대방향으로 이격되어 형성되는 것이 바람직하다.For example, when the first inductor sheet 100a to the fifth inductor sheet 100e are sequentially stacked as shown in FIG. 1, one end is an exposed end 111 exposed to the outside of the sheet. At the other end, the first inductor sheet 100a having the first inductor pattern 110a having a predetermined shape in which the first via hole 120a is disposed, and one end thereof are disposed at a position corresponding to the first via hole 120a. And a second inductor sheet 100b having a second inductor pattern 110b having a predetermined shape having a second via hole 120b disposed at the other end thereof, and one end thereof at a position corresponding to the second via hole 120b. A third inductor sheet (100c) having a third inductor pattern (110c) having a predetermined shape having a third via hole (120c) disposed at the other end thereof, and one end thereof corresponding to the third via hole (120c). And a fourth inductor pattern 110d of a predetermined shape having a fourth via hole 120d disposed at the other end thereof. The fourth inductor pattern 110e having a predetermined shape is a fourth inductor sheet 100d and an exposed end portion 112 having one end disposed at a position corresponding to the fourth via hole 120d and the other end exposed to the outside of the sheet. It is configured to include a fifth inductor sheet (100e) provided, it may be formed in the form of a coil of a spiral structure as a whole. The predetermined shape may be formed to be refracted in a semi-circular shape as shown in FIG. 2, but is not limited thereto. The predetermined shape may be provided in various shapes such as a straight line, a c-shape, and a c-shape. Both exposed ends 111 and 112 are connected to the first and second external terminals 400a and 400b, but are preferably spaced apart in the opposite direction of the sheet.

비아홀(120)은 도전체로 충진되어 인접적층된 인덕터용 시트 사이의 인덕터 패턴끼리 서로 연결시킨다. 즉, 제2 인덕터용 시트에(100b)에 형성된 제2 인덕터 패턴(110b)은 일단부가 제1 비아홀(120a) 위치와 대응하는 위치에 배치되어 제1 비아홀(120a)을 통해 제1 인덕터 패턴(110b)와 연결된다. 제2 인덕터 패턴(110b)은 굴절하여 반고리형을 형성하며 타단부에 제2 비아홀(120b)이 배치되는데, 제3 인덕터 패턴(110c)은 일단부가 제2 비아홀(120b) 위치와 대응하는 위치에 배치되므로 제2 비아홀(120b)을 통해 제2 인덕터 패턴(110b)와 연결된다. 이와 같은 원리로 제3 인덕터 패턴(110c) 내지 제5 인덕터 패턴(110e)까지 비아홀을 통해 연결될 수 있다. The via hole 120 is filled with a conductor to connect the inductor patterns between adjacent stacked inductor sheets. That is, one end of the second inductor pattern 110b formed in the second inductor sheet 100b is disposed at a position corresponding to the position of the first via hole 120a, and thus, the first inductor pattern ( 110b). The second inductor pattern 110b is refracted to form a semi-circular shape, and the second via hole 120b is disposed at the other end thereof, and the third inductor pattern 110c has one end at a position corresponding to the position of the second via hole 120b. The second inductor pattern 110b is connected to the second inductor 120b through the second via hole 120b. In this manner, the third inductor pattern 110c to the fifth inductor pattern 110e may be connected through the via hole.

본 실시예에서는 5장의 인덕터 시트 및 각 인덕터 시트 상의 인덕터 패턴을 이용하여 인덕터 코일선을 형성하였지만, 적층되는 인덕터 시트의 수는 이에 한정되는 것은 아니며 특히 외부단자와 연결되지 않는 인덕터 시트의 수는 다양하게 변경하다. 적층되는 인덕터 시트의 수를 변경하여 인덕턴스 값을 다양하게 변화시킬 수 있다.In this embodiment, inductor coil lines are formed by using five inductor sheets and inductor patterns on each inductor sheet. However, the number of stacked inductor sheets is not limited thereto, and the number of inductor sheets not connected to external terminals varies. To change. By changing the number of stacked inductor sheets, inductance values can be varied.

음각형성된 인덕터 패턴(110)에는 인덕터 패턴(110)을 따라 전도성 물질(300)이 채워져 있다(도 4 참조). 인덕터 패턴(110)에 채워지는 형성되는 전도성 물질(300)은 예를 들면 Ag, Pt, Pd 등의 금속으로 구성되거나, Ni-Cr, RuO2 등의 저항체로 구성될 수 있다. 인덕터 패턴(110)에 채워지는 전도성 물질(300)의 높이는 복수 개의 인덕터용 시트(100)를 안정적으로 적층시키기 위해 인덕터용 시트(100)의 높이와 동일하거나 소성 후 수축에 의해 동일해지도록 약간 초과하는 높이로 형성하는 것이 바람직하다. 채워지는 전도성 물질의 높이가 인덕터용 시트(100)의 높이를 초과하여 돌출되는 경우에는 복수 개의 인덕터용 시트(100)를 압착하여 적층할 때 파손될 염려가 있기 때문이다. The indented inductor pattern 110 is filled with the conductive material 300 along the inductor pattern 110 (see FIG. 4). The conductive material 300 formed in the inductor pattern 110 may be formed of a metal such as Ag, Pt, or Pd, or may be formed of a resistor such as Ni—Cr or RuO 2 . The height of the conductive material 300 to be filled in the inductor pattern 110 is slightly higher than the height of the inductor sheet 100 or the same by shrinkage after firing in order to stably stack the plurality of inductor sheets 100. It is preferable to form at the height to say. This is because when the height of the conductive material to be filled exceeds the height of the inductor sheet 100, it may be damaged when the plurality of inductor sheets 100 are compressed and laminated.

전도성 물질(300)은 인덕터 패턴의 깊이 및 폭이 일정하게 제어된 인덕터 패턴 내에 형성되므로 전도성 패턴의 두께와 폭을 정밀하게 제어하며 균일하게 유지할 수 있다. 이로부터 전도성 패턴의 정밀도와 해상도를 향상시킬 수 있고, 미세 선폭 제조가 가능하다.Since the conductive material 300 is formed in the inductor pattern in which the depth and width of the inductor pattern are uniformly controlled, the conductive material 300 may precisely control the thickness and width of the conductive pattern and maintain the uniformity. From this, the precision and resolution of the conductive pattern can be improved, and fine line width can be manufactured.

적층된 복수개의 인덕터용 시트 외부에는 도 2에 도시된 바와 같이 외부 단자(400a, 400b)가 형성되어 있다. 외부 단자는 인덕터 패턴의 양 노출단부(111, 112)에 각각 연결되어 있는 제1 외부단자(400a) 및 제2 외부단자(400b)로 구성되며, 각각 입출력 단자 역할을 한다. External terminals 400a and 400b are formed outside the plurality of stacked inductor sheets, as shown in FIG. 2. The external terminal includes a first external terminal 400a and a second external terminal 400b connected to both exposed ends 111 and 112 of the inductor pattern, respectively, and serves as input / output terminals.

적층된 인덕터용 시트의 최상부 또는 최하부에는 패턴을 보호하기 위해 절연체 패턴(미도시)을 적층시키거나 더미 시트(150)를 더 적층시킬 수도 있다. 더미 시트(150)는 상술한 인덕터용 시트(100)와 동일하게 구성될 수 있다. An insulator pattern (not shown) or a dummy sheet 150 may be further stacked on the top or bottom of the stacked inductor sheet to protect the pattern. The dummy sheet 150 may be configured in the same manner as the inductor sheet 100 described above.

도 3은 본 발명의 변형된 실시예에 따른 적층형 인덕터의 개략적인 구조도이다.3 is a schematic structural diagram of a multilayer inductor according to a modified embodiment of the present invention.

도 3에 도시된 실시예에 따른 적층형 인덕터는 인덕터용 시트(100); 인덕터용 시트(100) 상에 적층되며, 상하면을 관통하여 형성되는 인덕터 패턴(110)을 구비하는 패턴 시트(200); 인덕터 패턴(110)을 따라 채워지는 전도성 물질(300); 패턴 시트(200) 외부로 노출되는 인덕터 패턴(110)의 노출단부(111)와 연결되는 외부 단자(400);를 포함하여 구성된다.The multilayer inductor according to the embodiment shown in FIG. 3 includes a sheet 100 for the inductor; A pattern sheet 200 stacked on the inductor sheet 100 and having an inductor pattern 110 formed through the upper and lower surfaces; A conductive material 300 filled along the inductor pattern 110; And an external terminal 400 connected to the exposed end 111 of the inductor pattern 110 exposed to the outside of the pattern sheet 200.

인덕터용 시트(100)는 예를 들면 페라이트(Ferrite)계 및 저유전율 저온소성계(LTCC) 세라믹으로 구성될 수 있다. 물론 인덕터용 시트의 성분은 이에 한정되는 것이 아니며, 이와 같은 성질은 갖는 다양한 성분의 인덕터용 시트가 사용될 수 있다. The inductor sheet 100 may be formed of, for example, a ferrite-based and low dielectric constant low-temperature calcined (LTCC) ceramic. Of course, the components of the inductor sheet is not limited thereto, and the inductor sheet of various components having such a property may be used.

패턴 시트(200)는 인덕터 패턴(110)이 시트면을 상하로 관통하여 형성된 시트로서, 인덕터용 시트(100) 상에 적층된다. 패턴 시트(200)는 상술한 인덕터용 시트(100)와 동일한 성분으로 구성될 수 있다. 인덕터용 시트(100)와, 인덕터 패턴(110)이 형성된 패턴 시트(200)를 별도로 제조하므로 시트 전체의 두께를 감소시킬 수 있고, 패턴 시트(200)의 두께조절에 의해 인덕터 패턴(110)의 두께조절이 용이하다. 또한 이로 인해 적층형 인덕터를 보다 더 소형화 및 박형화 할 수 있다.The pattern sheet 200 is a sheet in which the inductor pattern 110 penetrates the sheet surface up and down, and is stacked on the inductor sheet 100. The pattern sheet 200 may be formed of the same component as the sheet 100 for the inductor described above. Since the inductor sheet 100 and the pattern sheet 200 on which the inductor pattern 110 is formed are manufactured separately, the thickness of the entire sheet can be reduced, and the thickness of the pattern sheet 200 is adjusted to adjust the thickness of the inductor pattern 110. Easy to adjust thickness This also makes the stacked inductor even smaller and thinner.

본 실시예에서의 인덕터 패턴(110)은 패턴 시트(200)를 상하로 관통하여 형성되며, 패턴 시트(200) 면상에 형성되는 형태는 전술한 실시예에서의 인덕터 패턴(110)과 동일하므로 상세한 설명은 생략한다. The inductor pattern 110 in the present embodiment is formed to penetrate the pattern sheet 200 up and down, and the shape formed on the surface of the pattern sheet 200 is the same as the inductor pattern 110 in the above-described embodiment. Description is omitted.

패턴 시트(200)는 예를 들면 적정한 열과 압력을 가하여 인덕터용 시트(100)와 압착시켜 인덕터용 시트(100) 위에 마련된다. 이 때 인덕터용 시트(100) 및 패턴 시트(200)가 교대로 복수개 적층되는 경우, 각 인덕터용 시트(100)에는 시트면 상하로 관통하는 비아홀(120)이 형성될 수 있다. 각 인덕터 패턴(110)들이 각 인덕터용 시트에 관통형성된 비아홀(120)을 통해 순차적으로 연결될 수 있다.The pattern sheet 200 is pressed onto the inductor sheet 100 by applying appropriate heat and pressure, for example, and is provided on the inductor sheet 100. In this case, when a plurality of inductor sheets 100 and pattern sheets 200 are alternately stacked, via holes 120 penetrating up and down the sheet surface may be formed in each inductor sheet 100. Each inductor pattern 110 may be sequentially connected through a via hole 120 formed in each inductor sheet.

예를 들면, 도 1에 도시된 바와 같이 제1 인덕터용 시트(100a) 내지 제5 인덕터용 시트(100e)와, 제1 패턴시트(200a) 내지 제5 패턴시트(200e)가 교대로 복수개 적층되고, 각 인덕터 패턴(110a ~ 110e)에 각각의 전도성 물질(300a ~ 300e)가 채워질 수 있다. 그리고 이 때의 인덕터 패턴(110a ~ 110e)과 비아홀(120a ~ 120b)의 기술적 특징은 전술한 실시예와 동일한 바 상세한 설명은 생략한다.For example, as illustrated in FIG. 1, the first inductor sheet 100a to the fifth inductor sheet 100e and the first pattern sheet 200a to the fifth pattern sheet 200e are alternately stacked. Each conductive material 300a to 300e may be filled in each inductor pattern 110a to 110e. In this case, the technical features of the inductor patterns 110a to 110e and the via holes 120a to 120b are the same as those of the above-described embodiment, and thus detailed description thereof will be omitted.

인덕터 패턴(21)에 채워지는 형성되는 전도성 물질(300)은 상술한 도 1에 도시된 실시예와 동일하므로, 자세한 설명은 생략한다.Since the formed conductive material 300 filled in the inductor pattern 21 is the same as the embodiment shown in FIG. 1 described above, a detailed description thereof will be omitted.

인덕터용 시트(100) 외부에는 도 2에 도시된 바와 같이 외부 단자(400a, 400b)가 형성되어 있다. 외부 단자는 상술한 바와 동일하므로, 상세한 설명은 생략한다.Outside terminals 400a and 400b are formed outside the inductor sheet 100 as shown in FIG. 2. Since the external terminal is the same as described above, detailed description thereof will be omitted.

본 실시예에서도 적층된 인덕터용 시트의 최상부에는 패턴을 보호하기 위해 절연체 패턴(미도시)을 적층시키거나 더미 시트(150)를 더 적층시킬 수도 있다.
In this embodiment, an insulator pattern (not shown) may be stacked or the dummy sheet 150 may be further stacked on the top of the stacked inductor sheet to protect the pattern.

이하 도면을 참조하면서, 본 발명에 따른 적층형 인덕터의 제조방법에 대해 구체적으로 설명한다.Hereinafter, a method of manufacturing a multilayer inductor according to the present invention will be described in detail with reference to the drawings.

도 4는 본 발명의 일 실시예에 따른 적층형 인덕터 제조방법의 개략적인 제조공정도이다.4 is a schematic manufacturing process diagram of a method of manufacturing a multilayer inductor according to an exemplary embodiment of the present invention.

도 4에 도시된 실시예에 따른 적층형 인덕터 제조방법은 인덕터용 시트(100)를 마련하는 단계; 인덕터용 시트(100) 상면에 하방으로 음각형성되는 인덕터 패턴(110)을 형성하는 단계; 인덕터용 시트(100)에 음각 형성된 인덕터 패턴(110)을 따라 전도성 물질(300)을 채우는 단계;를 포함하여 구성된다.In another embodiment, a method of manufacturing a multilayer inductor may include: preparing an inductor sheet 100; Forming an inductor pattern 110 that is intaglio formed downward on an upper surface of the inductor sheet 100; And filling the conductive material 300 along the inductor pattern 110 engraved in the inductor sheet 100.

먼저 인덕터용 시트를 마련한다(도 4의 (a)). 예를 들면 소정 조성의 원료 분말을 이용하여 페라이트(Ferrite)계 및 저유전율 저온소성계(LTCC) 세라믹 슬러리(Slurry)를 제조하고, 이러한 슬러리를 닥터 블레이드(Doctor blade) 등의 방법으로 원하는 두께로 제조할 수 있다. First, an inductor sheet is prepared (FIG. 4A). For example, ferrite-based and low dielectric constant low-temperature baking (LTCC) ceramic slurries are manufactured by using a raw material powder having a predetermined composition, and the slurries are prepared to a desired thickness by a method such as a doctor blade. It can manufacture.

도 4의 (b)에 도시된 바와 같이, 인덕터용 시트(100) 상면에 소정 깊이로 인덕터 패턴(110)을 음각으로 형성시킨다. 즉 인덕터 패턴(110)은 인덕터용 시트(100)의 전체 두께에 대해 깊이 방향으로 오목하게 함몰되는 홈이 형성된다. 이러한 홈의 깊이 및 폭은 패턴 전체에 걸쳐 일정하게 유지되며, 원하는 인덕턴스 값에 따라 정밀하게 제어될 수 있다. 인덕터 패턴(110)은 일자형, 굴절된 직선형 등 여러 가지 형태로 다양하게 변형되어 형성될 수 있는데, 이에 대해서는 전술한 바 상세한 설명은 생략한다.As shown in FIG. 4B, the inductor pattern 110 is intaglio formed at a predetermined depth on the upper surface of the inductor sheet 100. That is, the inductor pattern 110 is formed with a recess recessed in the depth direction with respect to the entire thickness of the inductor sheet 100. The depth and width of these grooves remain constant throughout the pattern and can be precisely controlled according to the desired inductance value. The inductor pattern 110 may be variously modified in various forms, such as a straight line or a curved straight line, and the detailed description thereof will be omitted.

이 때 인덕터 패턴(110)은 스크린 프린팅 또는 레이저 성형 가공에 의해 인덕터용 시트(100)를 정밀하게 세공될 수 있다. 레이저 성형 가공은 주로 고밀도의 열원(熱源)으로 레이저를 사용하여 물체를 가공하는 방법으로서, 레이저 빔을 물체의 표면에 조사(照射)하면, 재료 표면의 온도가 급격히 올라가 표면 근처가 용융됨과 동시에 증발됨으로써 물질이 제거되어 가공이 이루어진다. 레이저를 이용하면 고속으로 가열하여 가공하므로 열변형층이 좁고, 아주 단단하거나 잘 깨어지기 쉬운 재료의 가공이 쉽다. 또한 복잡한 모양의 부품을 미세하게 가공할 수 있다. 물론 인덕터 패턴(110)의 형성방법은 이들에 한정되는 것이 아니라, 인덕터용 시트(100)에 정밀하게 음각할 수 있는 다양한 방법에 의해 실시가능하다. At this time, the inductor pattern 110 may be precisely drilled the inductor sheet 100 by screen printing or laser molding processing. Laser molding is a method of processing an object using a laser with a high-density heat source. When the laser beam is irradiated onto the surface of the object, the temperature of the surface of the material rises rapidly and the surface near the surface melts and evaporates. As a result, the material is removed and processed. The laser is heated and processed at high speed, so the heat deformation layer is narrow and easy to process a very hard or brittle material. In addition, complex shaped parts can be machined finely. Of course, the method of forming the inductor pattern 110 is not limited thereto, and may be implemented by various methods capable of precisely engraving the inductor sheet 100.

인덕터용 시트(100)에 음각으로 인덕터 패턴(110)을 형성하고 나면, 도 4의 (c)에 도시된 바와 같이 인덕터용 시트(200) 상에 형성된 인덕터 패턴(110)을 따라 전도성 물질(300)을 채워 넣어 코일선을 제조한다. 인덕터 패턴(110)에 채워지는 형성되는 전도성 물질은 예를 들면 Ag, Pt, Pd 등의 금속 페이스트를 이용하여 제조하거나, Ni-Cr, RuO2 등의 저항성 페이스트를 이용하여 제조한 다음, 페이스트를 인덕터 패턴(110)에 채워 넣어 형성시킬 수 있다. 이 때 스크린 프린팅 등의 방법으로 전도성 물질을 채워넣을 수 있다. 인덕터용 시트(100)에 관통형성되는 비아홀(120)이 구비되는 경우에는 이와 같은 방법으로 비아홀(120)을 전도성 물질로 충진시킬 수 있다.After the inductor pattern 110 is negatively formed on the inductor sheet 100, the conductive material 300 is formed along the inductor pattern 110 formed on the inductor sheet 200 as shown in FIG. 4C. ) To make a coil wire. The conductive material to be filled in the inductor pattern 110 may be manufactured using, for example, a metal paste such as Ag, Pt, or Pd, or may be manufactured using a resistive paste such as Ni—Cr or RuO 2 . The inductor pattern 110 may be filled and formed. At this time, the conductive material may be filled by a method such as screen printing. When the via hole 120 is formed through the inductor sheet 100, the via hole 120 may be filled with a conductive material in the same manner.

전도성 물질을 인덕터 패턴(110)에 채워넣어 코일선을 형성한 후에는 인덕터용 시트(100)를 평탄화하여 다층으로 적층할 때 파손을 방지하고 밀착될 수 있도록 할 수 있다. 채워지는 전도성 물질의 높이는 상술한 바와 같이 인덕터용 시트(100)와 동일하거나 약간 초과하는 정도로 하는 것이 바람직하다. 전도성 물질을 인덕터 패턴(110)에 채워넣은 인덕터용 시트(100)는 각종 유기물 성분을 모두 제거하기 위하여 약 300℃ 정도에서 가열하여 베이크 아웃(Bake-out)시킨 후 온도를 상승시켜 적당한 소성온도(예를 들면 약 900℃)에서 소성한다. After the conductive material is filled in the inductor pattern 110 to form a coil line, the inductor sheet 100 may be flattened to prevent damage and to be in close contact when stacked in a multilayer. The height of the conductive material to be filled is preferably equal to or slightly above the sheet 100 for the inductor as described above. The inductor sheet 100 filled with the conductive material in the inductor pattern 110 may be heated at about 300 ° C. to bake out to remove all organic components, and then heated up to a suitable firing temperature ( For example, about 900 ° C.).

그 후, 전도성 물질(300)이 채워진 인덕터 패턴(110)의 노출단부(111)와 연결되는 외부 단자(400)를 형성하여 적층 칩을 완성한다. 외부 단자(400)는 형성할 전극의 수와 위치에 따라 원주면에 홈이 파여진 고무 디스크(disc)에 은 페이스트(Ag-paste)를 묻힌 후 코일선에 디스크를 밀착 회전시켜(dipping 작용) 전극을 인쇄한 뒤 적절한 온도에서 소성한다. 또한 코일선이 형성되어 적층한 시트의 외부에, 코일선과 연결되는 외부 단자를 먼저 형성한 후 코일선의 표면에 에폭시나 유리 등을 스크린 프린팅 등 방법으로 인쇄하고 열처리하여 절연보호층을 형성할 수 있다. Thereafter, an external terminal 400 connected to the exposed end 111 of the inductor pattern 110 filled with the conductive material 300 is formed to complete the stacked chip. The external terminal 400 is coated with a silver paste (Ag-paste) on a rubber disk (disc) grooved in the circumferential surface according to the number and position of the electrode to be formed, and then rotate the disk close to the coil wire (dipping action) The electrode is printed and then fired at an appropriate temperature. In addition, an external terminal connected to the coil wire may be first formed on the outside of the sheet in which the coil wire is formed and laminated, and then an epoxy protective film or the like may be printed on the surface of the coil wire by screen printing and heat treated to form an insulating protective layer. .

상기 인덕터용 시트, 인덕터 패턴, 전도성 물질에 대한 제조 공정을 반복하여 다층으로 구성된 적층형 인덕터(도 2 참조)를 제조할 수 있으며, 이 경우 인덕터용 시트(100)에 비아홀(120)을 형성시키고, 적층 수를 조절하여 인덕터의 인덕턴스 값을 조절할 수 있다. 또한 상기 제조방법에서 인덕터 패턴 및 적층순서를 변화시켜 다양한 적층형 인덕터를 제조할 수 있다. 본 발명에 따른 제조방법은 미세한 인덕터 패턴(코일선)을 형성시킬 수 있으며, 또한 인덕터 코일선의 선폭과 형태를 다양하게 조절가능하다.By repeating the manufacturing process for the inductor sheet, the inductor pattern, and the conductive material, a multilayer inductor (see FIG. 2) having a multilayer may be manufactured. In this case, the via hole 120 is formed in the inductor sheet 100. The inductance value of the inductor can be adjusted by adjusting the number of stacks. In addition, in the manufacturing method, various inductors may be manufactured by changing the inductor pattern and the stacking order. The manufacturing method according to the present invention can form a fine inductor pattern (coil line), and can also variously adjust the line width and shape of the inductor coil line.

도 5는 본 발명의 변형된 실시예에 따른 적층형 인덕터 제조방법의 개략적인 제조공정도이다.5 is a schematic manufacturing process diagram of a method of manufacturing a multilayer inductor according to a modified embodiment of the present invention.

도 5에 도시된 실시예에 따른 적층형 인덕터 제조방법은 인덕터용 시트(100)를 마련하는 단계; 상하면을 관통하여 형성되는 인덕터 패턴(110)을 구비하는 패턴 시트(200)를 인덕터용 시트(100) 상에 마련하는 단계; 및 인덕터 패턴(110)을 따라 전도성 물질(300)을 채우는 단계;를 포함하여 구성된다.According to an embodiment of the present invention, a method of manufacturing a stacked inductor may include: preparing an inductor sheet 100; Providing a pattern sheet (200) having an inductor pattern (110) formed through upper and lower surfaces on the inductor sheet (100); And filling the conductive material 300 along the inductor pattern 110.

먼저 상술한 바와 동일한 방법으로 인덕터용 시트(100)를 마련한다. First, the inductor sheet 100 is prepared in the same manner as described above.

그리고 인덕터용 시트 상에 패턴 시트를 마련한다(도 5(a)). 패턴 시트(200)는 인덕터 패턴(110)이 형성되는 시트로서, 상술한 인덕터용 시트(100)와 동일하게 구성될 수 있으므로, 이와 동일한 방법으로 제조할 수 있다. 패턴 시트(200)는 예를 들면 적정한 열과 압력을 가하여 인덕터용 시트(100)와 압착시켜 도 5(b)에 도시된 바와 같이 인덕터용 시트(100) 위에 마련된다. 패턴 시트(200)에 형성되는 인덕터 패턴(110)은 전술한 바와 같이 스크린 프린팅 또는 레이저 성형 가공에 의해 형성될 수 있다.And a pattern sheet is provided on the inductor sheet (FIG. 5 (a)). The pattern sheet 200 is a sheet on which the inductor pattern 110 is formed. Since the pattern sheet 200 may be configured in the same manner as the inductor sheet 100 described above, the pattern sheet 200 may be manufactured by the same method. The pattern sheet 200 is pressed onto the inductor sheet 100 by applying appropriate heat and pressure, for example, and is provided on the inductor sheet 100 as shown in FIG. 5 (b). The inductor pattern 110 formed on the pattern sheet 200 may be formed by screen printing or laser molding as described above.

패턴 시트(200)에 인덕터 패턴(21)을 형성하고 나면, 도 5(c)에 도시된 바와 같이 패턴 시트(200) 상에 형성된 인덕터 패턴(21)을 따라 전도성 물질(300)을 채워 넣어 코일선을 제조한다. 이의 제조방법은 상술한 실시예에서와 동일하므로, 상세한 설명은 생략한다.After the inductor pattern 21 is formed on the pattern sheet 200, the conductive material 300 is filled with the conductive material 300 along the inductor pattern 21 formed on the pattern sheet 200 as shown in FIG. 5C. Manufacture first line. Its manufacturing method is the same as in the above-described embodiment, detailed description thereof will be omitted.

전도성 물질을 인덕터 패턴(110)에 채워넣어 코일선을 형성한 후에는 인덕터용 시트(100)를 평탄화하여 다층으로 적층할 때 파손을 방지하고 밀착될 수 있도록 할 수 있다.After the conductive material is filled in the inductor pattern 110 to form a coil line, the inductor sheet 100 may be flattened to prevent damage and to be in close contact when stacked in a multilayer.

그 후, 전도성 물질(300)이 채워진 인덕터 패턴(110)의 노출단부(111)와 연결되는 외부 단자(400)를 형성하여 적층 칩을 완성한다. 외부 단자(400)를 형성하는 방법은 상술한 실시예와 동일하다. Thereafter, an external terminal 400 connected to the exposed end 111 of the inductor pattern 110 filled with the conductive material 300 is formed to complete the stacked chip. The method of forming the external terminal 400 is the same as in the above-described embodiment.

상기 인덕터용 시트, 패턴 시트, 인덕터 패턴, 전도성 물질 등에 대한 제조 공정을 반복하여 다층으로 구성된 적층형 인덕터(도 3 참조)를 제조할 수 있으며, 이 경우 인덕터용 시트(100)에 비아홀(120)을 형성시키고, 적층 수를 조절하여 인덕터의 인덕턴스 값을 조절할 수 있다. 또한 상기 제조방법에서 인덕터 패턴 및 적층순서를 변화시켜 다양한 적층형 인덕터를 제조할 수 있다. 본 발명에 따른 제조방법은 미세한 인덕터 패턴(코일선)을 형성시킬 수 있으며, 또한 인덕터 코일선의 선폭과 형태를 다양하게 조절가능하다.
By repeating the manufacturing process for the inductor sheet, the pattern sheet, the inductor pattern, and the conductive material, a multilayer inductor (see FIG. 3) having a multilayer may be manufactured. In this case, the via hole 120 may be formed in the inductor sheet 100. The inductance value of the inductor can be adjusted by forming the film and controlling the number of stacked layers. In addition, in the manufacturing method, various inductors may be manufactured by changing the inductor pattern and the stacking order. The manufacturing method according to the present invention can form a fine inductor pattern (coil line), and can also variously adjust the line width and shape of the inductor coil line.

이하 도면을 참조하면서 본 발명의 일 실시예에 따라 제조된 적층형 인덕터의 효과에 대해 구체적으로 살펴본다.Hereinafter, the effect of the multilayer inductor manufactured according to an exemplary embodiment of the present invention will be described with reference to the accompanying drawings.

도 6는 본 발명의 일 실시예에 따라 제조된 적층형 인덕터의 온도 - 정격 전류의 상관관계를 나타내는 그래프이다.6 is a graph showing a correlation between temperature and rated current of a multilayer inductor manufactured according to an exemplary embodiment of the present invention.

아래 표 1은 도 6의 그래프에서의 정격전류에 따른 온도를 나타내는 표이다.Table 1 below is a table showing the temperature according to the rated current in the graph of FIG.

정격 전류(A)Rated Current (A) 0.50.5 0.60.6 0.70.7 0.80.8 0.90.9 1.01.0 1.11.1 1.21.2 1.31.3 저항이 280 mΩ일 때의 온도 Temperature when resistance is 280 mΩ 33.033.0 35.435.4 38.538.5 42.142.1 46.346.3 51.051.0 56.956.9 63.663.6 70.170.1 저항이 450 mΩ일 때의 온도Temperature when resistance is 450 mΩ 36.736.7 40.940.9 46.246.2 52.352.3 61.461.4 71.471.4 84.984.9 101.7101.7 120.2120.2

적층형 인덕터의 저항 값이 각각 280 mΩ와 450 mΩ인 경우에 있어서, 온도에 따른 정력전류 값을 도 6의 그래프 및 표 1에 나타내었다. In the case where the resistance values of the multilayer inductor are 280 mΩ and 450 mΩ, respectively, the static current values according to temperature are shown in the graph of FIG. 6 and Table 1.

인덕터의 적정 작동온도인 약 60 ℃에서의 정격전류 값을 살펴보면, 적층형 인덕터의 직류저항 값이 450 mΩ인 경우에는 정격전류 값은 0.9 A이고, 직류저항 값 280 mΩ인 경우에는 정격전류의 값은 1.2 A으로서, 본 발명에 따른 적층형 인덕터가 높은 정격전류 값을 갖는 것을 알 수 있다.
Looking at the rated current value at about 60 ℃, the proper operating temperature of the inductor, the rated current value is 0.9 A when the DC resistance value of the multilayer inductor is 450 mΩ, and the rated current value is 280 mΩ when the DC resistance value is 280 mΩ. As 1.2 A, it can be seen that the multilayer inductor according to the present invention has a high rated current value.

본 실시예 및 본 명세서에 첨부된 도면은 본 발명에 포함되는 기술적 사상의 일부를 명확하게 나타내고 있는 것에 불과하며, 본 발명의 명세서 및 도면에 포함된 기술적 사상의 범위 내에서 당업자가 용이하게 유추할 수 있는 변형 예와 구체적인 실시 예는 모두 본 발명의 권리범위에 포함되는 것이 자명하다고 할 것이다.
The embodiments and drawings attached to this specification are merely to clearly show some of the technical ideas included in the present invention, and those skilled in the art can easily infer within the scope of the technical ideas included in the specification and drawings of the present invention. Modifications that can be made and specific embodiments will be apparent that both are included in the scope of the invention.

100 : 인덕터용 시트
110 : 인덕터 패턴
111 : 노출단부
120 : 비아홀
200 : 패턴 시트
300 : 도전성 물질
400 : 외부단자
100: Inductor Sheet
110: inductor pattern
111: exposed end
120: via hole
200: pattern sheet
300: conductive material
400: external terminal

Claims (9)

삭제delete 인덕터용 시트;
상기 인덕터용 시트 상에 적층되며, 상하면을 관통하여 형성되는 인덕터 패턴을 구비하는 패턴 시트;
상기 인덕터 패턴을 따라 채워지는 전도성 물질;
상기 패턴 시트 외부로 노출되는 상기 인덕터 패턴의 노출단부와 연결되는 외부 단자;를 포함하는 적층형 인덕터.
An inductor sheet;
A pattern sheet stacked on the inductor sheet and having an inductor pattern formed through upper and lower surfaces;
A conductive material filled along the inductor pattern;
And an external terminal connected to an exposed end of the inductor pattern exposed to the outside of the pattern sheet.
삭제delete 청구항 2에 있어서,
상기 인덕터용 시트 및 패턴 시트가 교대로 복수개 적층되고, 상기 각 인덕터 패턴들은 각 인덕터용 시트에 관통형성된 비아홀을 통해 순차적으로 연결되는 적층형 인덕터.
The method according to claim 2,
And a plurality of inductor sheets and a pattern sheet are alternately stacked, and each inductor pattern is sequentially connected through a through hole formed in each inductor sheet.
청구항 청구항 2에 있어서,
상기 적층된 인덕터용 시트 또는 패턴 시트 최상부에는 인덕터 패턴을 보호하는 절연체 패턴 또는 더미 시트가 더 적층되는 적층형 인덕터.
The method according to claim 2,
The multilayer inductor of the stacked inductor sheet or pattern sheet is further laminated with an insulator pattern or dummy sheet to protect the inductor pattern.
삭제delete 인덕터용 시트를 마련하는 단계;
상하면을 관통하여 형성되는 인덕터 패턴을 구비하는 패턴 시트를 상기 인덕터용 시트 상에 압착시키는 단계; 및
상기 인덕터 패턴을 따라 전도성 물질을 채우는 단계;
를 포함하는 적층형 인덕터 제조방법.
Providing a sheet for the inductor;
Pressing a pattern sheet having an inductor pattern formed through upper and lower surfaces on the inductor sheet; And
Filling a conductive material along the inductor pattern;
Laminated inductor manufacturing method comprising a.
청구항 7에 있어서,
상기 인덕터 패턴은 스크린 프린팅 또는 레이저 성형 가공에 의해 형성되는 적층형 인덕터 제조방법.
The method of claim 7,
The inductor pattern is a laminated inductor manufacturing method formed by screen printing or laser molding processing.
청구항 7에 있어서,
상기 전도성 물질을 채운 후, 상기 패턴 시트를 평탄화하는 단계를 더 포함하는 적층형 인덕터 제조방법.
The method of claim 7,
And filling the conductive material, and then planarizing the pattern sheet.
KR20100065576A 2010-07-07 2010-07-07 Multilayer inductor and method for manufacturing the same KR101200425B1 (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR20100065576A KR101200425B1 (en) 2010-07-07 2010-07-07 Multilayer inductor and method for manufacturing the same

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR20100065576A KR101200425B1 (en) 2010-07-07 2010-07-07 Multilayer inductor and method for manufacturing the same

Related Child Applications (1)

Application Number Title Priority Date Filing Date
KR1020120052410A Division KR20120056251A (en) 2012-05-17 2012-05-17 Multilayer inductor and method for manufacturing the same

Publications (2)

Publication Number Publication Date
KR20120004868A KR20120004868A (en) 2012-01-13
KR101200425B1 true KR101200425B1 (en) 2012-11-12

Family

ID=45611261

Family Applications (1)

Application Number Title Priority Date Filing Date
KR20100065576A KR101200425B1 (en) 2010-07-07 2010-07-07 Multilayer inductor and method for manufacturing the same

Country Status (1)

Country Link
KR (1) KR101200425B1 (en)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20150055991A (en) * 2013-11-14 2015-05-22 삼성전기주식회사 Manufacturing Method of Laminated Inductor

Also Published As

Publication number Publication date
KR20120004868A (en) 2012-01-13

Similar Documents

Publication Publication Date Title
US10622157B2 (en) Multilayer ceramic structure
KR100297584B1 (en) Coiled component and its production method
JP5420619B2 (en) Multilayer ceramic capacitor and manufacturing method thereof
US20140139971A1 (en) Sintering of High Temperature Conductive and Resistive Pastes onto Temperature Sensitive and Atmospheric Sensitive Materials
US20120062348A1 (en) Laminated coil
KR20150014224A (en) Multilayered ceramic capacitor, the method of the same and board for mounting the same
JP2001185437A (en) Laminated ceramic capacitor
JP4428852B2 (en) Multilayer electronic component and manufacturing method thereof
JP4573956B2 (en) Multilayer electronic component and manufacturing method thereof
JP7111060B2 (en) Laminated coil parts
JP7260015B2 (en) Laminated coil components and bias tee circuits
JP3680758B2 (en) Manufacturing method of multilayer ceramic electronic component
KR101200425B1 (en) Multilayer inductor and method for manufacturing the same
JPH1197256A (en) Laminated chip inductor
KR20130134868A (en) Multilayer type inductor
JP2020194808A (en) Laminated coil component
US6627021B2 (en) Method of manufacturing laminated ceramic electronic component and method of manufacturing laminated inductor
US20210304951A1 (en) Method of manufacturing coil component
KR20120056251A (en) Multilayer inductor and method for manufacturing the same
JP7215326B2 (en) Laminated coil parts
JPH09260144A (en) Coil component and its manufacture
JP2013168526A (en) Multilayer electronic component and manufacturing method therefor
JPH04215414A (en) Manufacture of laminated ceramic electronic part
JP7306541B2 (en) bias tee circuit
JP7260016B2 (en) Laminated coil parts

Legal Events

Date Code Title Description
A201 Request for examination
A107 Divisional application of patent
E701 Decision to grant or registration of patent right
GRNT Written decision to grant
FPAY Annual fee payment

Payment date: 20151106

Year of fee payment: 4

FPAY Annual fee payment

Payment date: 20161107

Year of fee payment: 5

FPAY Annual fee payment

Payment date: 20171107

Year of fee payment: 6

FPAY Annual fee payment

Payment date: 20181106

Year of fee payment: 7

FPAY Annual fee payment

Payment date: 20191107

Year of fee payment: 8