KR20230112865A - Dual ion-controlled 3-terminal synaptic device - Google Patents

Dual ion-controlled 3-terminal synaptic device Download PDF

Info

Publication number
KR20230112865A
KR20230112865A KR1020220009003A KR20220009003A KR20230112865A KR 20230112865 A KR20230112865 A KR 20230112865A KR 1020220009003 A KR1020220009003 A KR 1020220009003A KR 20220009003 A KR20220009003 A KR 20220009003A KR 20230112865 A KR20230112865 A KR 20230112865A
Authority
KR
South Korea
Prior art keywords
electrolyte
channel
gate electrodes
electrode
dual ion
Prior art date
Application number
KR1020220009003A
Other languages
Korean (ko)
Inventor
우지용
Original Assignee
경북대학교 산학협력단
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 경북대학교 산학협력단 filed Critical 경북대학교 산학협력단
Priority to KR1020220009003A priority Critical patent/KR20230112865A/en
Publication of KR20230112865A publication Critical patent/KR20230112865A/en

Links

Images

Classifications

    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/801Constructional details of multistable switching devices
    • H10N70/841Electrodes
    • H10N70/8416Electrodes adapted for supplying ionic species
    • GPHYSICS
    • G06COMPUTING; CALCULATING OR COUNTING
    • G06NCOMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N3/00Computing arrangements based on biological models
    • G06N3/02Neural networks
    • G06N3/06Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
    • G06N3/063Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/24Multistable switching devices, e.g. memristors based on migration or redistribution of ionic species, e.g. anions, vacancies
    • HELECTRICITY
    • H10SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10NELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10N70/00Solid-state devices having no potential barriers, and specially adapted for rectifying, amplifying, oscillating or switching
    • H10N70/20Multistable switching devices, e.g. memristors
    • H10N70/253Multistable switching devices, e.g. memristors having three or more electrodes, e.g. transistor-like devices

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Health & Medical Sciences (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Biomedical Technology (AREA)
  • Biophysics (AREA)
  • Theoretical Computer Science (AREA)
  • Evolutionary Computation (AREA)
  • Computational Linguistics (AREA)
  • Data Mining & Analysis (AREA)
  • Artificial Intelligence (AREA)
  • General Health & Medical Sciences (AREA)
  • Molecular Biology (AREA)
  • Computing Systems (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Neurology (AREA)
  • Junction Field-Effect Transistors (AREA)

Abstract

본 발명의 듀얼 이온 제어형 3단자 시냅스 소자에 따르면, 소스 전극; 상기 소스 전극과 이격되어 구비된 드레인 전극; 상기 소스 전극과 드레인 전극 사이에 구비되는 채널; 상기 채널의 일측에 구비되는 전해질; 상기 전해질에 구비되는 복수개의 게이트 전극;을 포함하고, 각각의 게이트 전극은, 서로 다른 이동도를 갖는 이온 공급이 가능한 전극인 것을 특징으로 한다.According to the dual ion-controlled three-terminal synaptic device of the present invention, the source electrode; a drain electrode provided to be spaced apart from the source electrode; a channel provided between the source electrode and the drain electrode; an electrolyte provided on one side of the channel; and a plurality of gate electrodes provided in the electrolyte, and each gate electrode is an electrode capable of supplying ions having different mobilities.

Description

듀얼 이온 제어형 3단자 시냅스 소자{Dual ion-controlled 3-terminal synaptic device}Dual ion-controlled 3-terminal synaptic device

본 발명은 듀얼 이온 제어형 3단자 시냅스 소자에 관한 것이다.The present invention relates to a dual ion-controlled three-terminal synaptic device.

신경 세포의 원리를 이용하여 뉴로모픽 시스템(Neuromorphic System)을 구현할 수 있다. 뉴로모픽 시스템은 인간의 뇌를 구성하는 뉴런을 복수의 소자를 이용하여 구현함으로써 뇌가 데이터를 처리하는 것을 모방한 시스템을 말한다. 따라서, 뉴런 소자를 포함하는 뉴로모픽 시스템을 이용함으로써 뇌와 유사한 방식으로 데이터를 처리하고 학습할 수 있다. 즉, 뉴런 소자는 뉴런 소자의 시냅스를 통하여 다른 뉴런 소자와 연결되고, 시냅스를 통하여 다른 뉴런 소자로부터 데이터를 수신할 수 있다. 이때, 뉴런 소자는 수신된 데이터를 저장 및 통합하고 임계전압(Vt) 이상일 경우 이를 발화하여 출력한다. 즉, 뉴런 소자는 데이터의 축적 및 발화 기능을 한다. 또한, 시냅스 소자는 입력되는 데이터를 증강(potentiation)하거나 억제(depression)시켜 뉴런 소자에 전달한다. 즉, 시냅스 소자는 입력전압에 따라 선별적으로 출력한다.A neuromorphic system can be implemented using the principle of a nerve cell. A neuromorphic system refers to a system that imitates the processing of data by the brain by implementing neurons constituting the human brain using a plurality of devices. Therefore, by using a neuromorphic system including a neuron element, data can be processed and learned in a manner similar to that of the brain. That is, the neuron element may be connected to another neuron element through the synapse of the neuron element and receive data from the other neuron element through the synapse. At this time, the neuron element stores and integrates the received data, and ignites and outputs it when it is higher than the threshold voltage (Vt). That is, the neuron element functions to accumulate and ignite data. In addition, the synapse element enhances (potentiation) or suppresses (depression) the input data and transmits it to the neuron element. That is, the synaptic element selectively outputs according to the input voltage.

이러한 시냅스 소자 중 2개의 전극을 사용한 2단자 시냅스 소자가 있고, 이는 저항변화를 정확히 제어하기 어렵고, 상대적으로 STDP특성의 구현이 어렵다.Among these synaptic devices, there is a two-terminal synaptic device using two electrodes, which makes it difficult to accurately control resistance change and relatively difficult to implement STDP characteristics.

이를 해결하기 위하여, 게이트 전극을 추가하여 소스와 드레인 사이에 흐르는 전류의 양을 제어하는 3단자 시냅스 소자가 도 1과 같이 개발되었고, 이러한 3단자 시냅스 소자의 활용 가능성이 높아지고 있다.In order to solve this problem, a three-terminal synaptic device for controlling the amount of current flowing between a source and a drain by adding a gate electrode was developed as shown in FIG. 1, and the possibility of utilizing such a three-terminal synaptic device is increasing.

또한, 3단자 시냅스 소자는 게이트 전압에 따라 이온이 채널로 이동하고, 게이트 전압 인가 수에 따라 채널에 누적되는 이온의 양이 변화하게 된다. 이때, 소스-드레인 사이 전류는 전해질을 통해 누적된 이온의 양에 의해 점차 증가한다. In addition, in the three-terminal synaptic device, ions move to the channel according to the gate voltage, and the amount of ions accumulated in the channel changes according to the number of gate voltages applied. At this time, the current between the source and drain gradually increases according to the amount of ions accumulated through the electrolyte.

또한, 게이트 전압의 극성에 따라 반대 경향도 나타난다. 다시 말해, 이온이 채널에서 게이트로 향하면서 소스-드레인 전류는 점차 감소한다. In addition, the opposite trend also appears depending on the polarity of the gate voltage. In other words, the source-drain current gradually decreases as ions move from the channel to the gate.

즉, 게이트 전압 인가 수, 게이트 전압의 극성에 따라 소스-드레인 전류 또는 채널 전류(IDS)증감한다. That is, the source-drain current or channel current (I DS ) increases or decreases according to the number of gate voltages applied and the polarity of the gate voltage.

여기서, 도 2에 도시된 파란색의 (a)그래프와 같이, 이온의 이동도가 너무 빠르면 급격하게 전류가 변화하고, 인가 전압에 의해 쉽게 움직이게 된다. 반대로, 도 2에 도시된 노란색의 (b)그래프와 같이, 이온의 이동도가 느리면 전류는 천천히 변화하지만 인가 전압의 크기가 커야 한다. Here, as shown in the blue graph (a) shown in FIG. 2, if the mobility of ions is too fast, the current changes rapidly and is easily moved by the applied voltage. Conversely, as shown in the yellow graph (b) shown in FIG. 2, when the mobility of ions is low, the current changes slowly, but the magnitude of the applied voltage must be large.

이와 같이, 이온을 공급하게 되는 게이트는 1개로 이루어져 있어, 전류를 조절하기 어려운 문제점이 있었다. 또한, 더블 게이트를 포함하는 시냅스 소자에서, 더블 게이트는 동일 합금으로 이루어짐에 따라 전류 조절에 어려움이 발생하였다. As such, there is a problem in that it is difficult to control the current because the gate for supplying ions is composed of one. In addition, in a synaptic device including a double gate, since the double gate is made of the same alloy, it is difficult to control the current.

대한민국 등록특허 10-2051041Korean Registered Patent No. 10-2051041 대한민국 등록특허 10-1785949Korean Registered Patent No. 10-1785949 대한민국 공개특허 10-2021-0090275Republic of Korea Patent Publication 10-2021-0090275

상술한 바와 같은 문제점을 해결하기 위해 안출된 본 발명의 목적은, 게이트 전극이 전해질에 구비되되 서로 다른 이동도를 갖는 이온 공급이 가능한 전극으로 구비됨으로써, 각각의 게이트 전극에 각각 전압이 인가됨에 따라, 이온의 이동도에 의해 소스 전극과 드레인 전극 사이의 채널 전류를 정교하게 조절할 수 있는 듀얼 이온 제어형 3단자 시냅스 소자를 제공하기 위함이다.An object of the present invention, which has been made to solve the above-described problems, is that the gate electrode is provided in the electrolyte but is provided as an electrode capable of supplying ions having different mobilities, so that as voltage is applied to each gate electrode, , To provide a dual ion-controlled three-terminal synaptic device capable of precisely adjusting the channel current between the source electrode and the drain electrode by the mobility of ions.

상기한 바와 같은 목적을 달성하기 위한 본 발명의 듀얼 이온 제어형 3단자 시냅스 소자에 따르면, 소스 전극; 상기 소스 전극과 이격되어 구비된 드레인 전극; 상기 소스 전극과 드레인 전극 사이에 구비되는 채널; 상기 채널의 일측에 구비되는 전해질; 상기 전해질에 구비되는 복수개의 게이트 전극;을 포함하고, 각각의 게이트 전극은, 서로 다른 이동도를 갖는 이온 공급이 가능한 전극인 것을 특징으로 한다.According to the dual ion-controlled three-terminal synapse device of the present invention for achieving the above object, the source electrode; a drain electrode provided to be spaced apart from the source electrode; a channel provided between the source electrode and the drain electrode; an electrolyte provided on one side of the channel; and a plurality of gate electrodes provided in the electrolyte, and each gate electrode is an electrode capable of supplying ions having different mobilities.

또한, 상기 각각의 게이트 전극은, 상기 채널의 길이방향을 따라 순차적으로 구비되는 것을 특징으로 한다.In addition, each of the gate electrodes is characterized in that provided sequentially along the longitudinal direction of the channel.

또한, 상기 각각의 게이트 전극은, 상기 전해질의 내부와 외부 중 어느 한 곳에 구비되는 것을 특징으로 한다.In addition, each of the gate electrodes is characterized in that provided at any one of the inside and outside of the electrolyte.

또한, 상기 전해질은, 상기 채널의 타측에 또 다른 전해질이 더 구비되고, 상기 전해질과 또 다른 전해질에는, 하나 이상의 게이트 전극이 구비되는 것을 특징으로 한다.In addition, the electrolyte is characterized in that another electrolyte is further provided on the other side of the channel, and at least one gate electrode is provided on the electrolyte and the other electrolyte.

또한, 상기 전해질은, 상기 채널의 길이보다 더 길게 형성되고, 상기 각각의 게이트 전극은, 상기 채널로부터 이격되며 상기 전해질의 측면에 분포되어 독립적으로 구비되는 것을 특징으로 한다.In addition, the electrolyte is formed to be longer than the length of the channel, and each of the gate electrodes is spaced apart from the channel and distributed on a side surface of the electrolyte, and is provided independently.

또한, 상기 채널은, 일측면이 내부로 내입된 내입홈이 하나 이상 형성되고, 상기 전해질은, 상기 내입홈의 내측면에 적층되어 내부에 구비홈이 형성되고, 상기 각각의 게이트 전극은, 상기 구비홈에 구비되는 것을 특징으로 한다.In addition, the channel is formed with one or more inlet grooves, one side of which is inserted into the inside, and the electrolyte is laminated on the inner surface of the inlet groove to form a groove therein, and each of the gate electrodes has the It is characterized in that it is provided in the groove.

또한, 상기 각각의 게이트 전극은, 상기 전해질과 접촉되는 접촉면적이 서로 다른 것을 특징으로 한다.In addition, each of the gate electrodes is characterized in that the contact area in contact with the electrolyte is different from each other.

또한, 상기 각각의 게이트 전극에는, 각각 전압이 인가됨에 따라, 상기 이온의 이동도에 의해 소스 전극과 드레인 전극 사이의 전류가 조절될 수 있는 것을 특징으로 한다.In addition, as a voltage is applied to each of the gate electrodes, the current between the source electrode and the drain electrode can be adjusted by the mobility of the ions.

또한, 상기 각각의 게이트 전극은, 일체로 이루어지고, 일체로 이루어진 게이트 전극이 다수개가 구비되되, 연속되거나 이격되어 구비되는 것을 특징으로 한다.In addition, each of the gate electrodes is formed integrally, and a plurality of gate electrodes formed integrally are provided, but are characterized in that they are provided continuously or spaced apart.

이상 살펴본 바와 같은 본 발명의 효과는, 게이트 전극이 전해질에 구비되되 서로 다른 이동도를 갖는 이온 공급이 가능한 전극으로 구비됨으로써, 각각의 게이트 전극에 각각 전압이 인가됨에 따라, 이온의 이동도에 의해 소스 전극과 드레인 전극 사이의 채널 전류를 정교하게 조절할 수 있는 듀얼 이온 제어형 3단자 시냅스 소자를 제공할 수 있다.As described above, the effects of the present invention are provided in the electrolyte, but the gate electrode is provided as an electrode capable of supplying ions having different mobilities, so that as voltage is applied to each gate electrode, the mobility of ions A dual ion-controlled 3-terminal synaptic device capable of precisely adjusting a channel current between a source electrode and a drain electrode can be provided.

도 1은 종래의 3단자 시냅스 소자의 구조를 나타낸 도면이다.
도 2는 게이트에 전압을 인가할 때, 이온의 이동도에 따라 채널의 전류변화를 나타낸 그래프이다.
도 3은 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자의 구조를 나타낸 도면이다.
도 4는 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자를 통해 채널 전류의 조절을 나타낸 그래프이다.
도 5는 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자의 구조를 나타낸 도면이다.
도 6 및 도 7은 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자의 어느 하나 게이트 전극이 BEOL(Back End Of Line)의 비아층으로 이용되는 구조를 나타낸 도면이다.
도 8은 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자의 채널 영역을 확장시킨 구조를 나타낸 도면이다.
도 9는 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자의 복수의 게이트 전극 구조를 나타낸 도면이다.
도 10은 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자의 채널 내입홈을 펼쳐놓은 상태를 나타낸 도면이다.
도 11은 본 발명의 바람직한 실시예에 따른 듀얼 이온 제어형 3단자 시냅스 소자의 복수의 게이트 전극이 수직으로 교차된 구조를 나타낸 도면이다.
1 is a view showing the structure of a conventional three-terminal synaptic device.
2 is a graph showing a change in current of a channel according to ion mobility when a voltage is applied to a gate.
3 is a view showing the structure of a dual ion control type 3-terminal synaptic device according to a preferred embodiment of the present invention.
Figure 4 is a graph showing the regulation of the channel current through the dual ion-controlled three-terminal synaptic device according to a preferred embodiment of the present invention.
5 is a view showing the structure of a dual ion control type 3-terminal synaptic device according to a preferred embodiment of the present invention.
6 and 7 are views showing a structure in which one gate electrode of a dual ion-controlled three-terminal synaptic device according to a preferred embodiment of the present invention is used as a via layer of a Back End Of Line (BEOL).
8 is a diagram showing a structure in which a channel region of a dual ion-controlled three-terminal synaptic device according to a preferred embodiment of the present invention is expanded.
9 is a diagram showing a structure of a plurality of gate electrodes of a dual ion-controlled three-terminal synaptic device according to a preferred embodiment of the present invention.
Figure 10 is a diagram showing a state in which the grooves in the channel of the dual ion control type 3-terminal synaptic device according to a preferred embodiment of the present invention are unfolded.
11 is a view showing a structure in which a plurality of gate electrodes of a dual ion-controlled three-terminal synaptic device according to a preferred embodiment of the present invention are vertically crossed.

본 발명의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 수 있으며, 단지 본 실시예들은 본 발명의 개시가 완전하도록 하고, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 발명은 청구항의 범주에 의해 정의될 뿐이다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다.Advantages and features of the present invention, and methods of achieving them, will become clear with reference to the detailed description of the following embodiments taken in conjunction with the accompanying drawings. However, the present invention is not limited to the embodiments disclosed below, but may be implemented in various different forms, and only these embodiments make the disclosure of the present invention complete, and common knowledge in the art to which the present invention belongs. It is provided to completely inform the person who has the scope of the invention, and the present invention is only defined by the scope of the claims. Like reference numbers designate like elements throughout the specification.

이하, 본 발명의 실시예들에 의하여 듀얼 이온 제어형 3단자 시냅스 소자를 설명하기 위한 도면들을 참고하여 본 발명에 대해 설명하도록 한다.Hereinafter, the present invention will be described with reference to drawings for explaining a dual ion-controlled three-terminal synaptic device according to embodiments of the present invention.

본 발명에 따른 듀얼 이온 제어형 3단자 시냅스 소자는, 소스 전극(10), 드레인 전극(20), 채널(30), 전해질(40) 및 게이트 전극(50)을 포함한다.The dual ion-controlled three-terminal synaptic device according to the present invention includes a source electrode 10, a drain electrode 20, a channel 30, an electrolyte 40 and a gate electrode 50.

먼저, 소스 전극(10)은 전류를 공급하는 케리어를 공급한다.First, the source electrode 10 supplies a carrier that supplies current.

드레인 전극(20)은, 소스 전극(10)과 이격되어 구비된다. The drain electrode 20 is provided to be spaced apart from the source electrode 10 .

이때, 소스 전극(10)과 드레인 전극(20)은 기판 상에 구비될 수 있다. 이러한 기판은 유리와 같은 투명 기판, 실리콘 기판, 플라스틱 기판 또는 금속 포일 기판 등 유연한 기판을 사용할 수 있다. At this time, the source electrode 10 and the drain electrode 20 may be provided on the substrate. As the substrate, a flexible substrate such as a transparent substrate such as glass, a silicon substrate, a plastic substrate, or a metal foil substrate may be used.

또한, 소스 전극(10)과 드레인 전극(20)은 후술할 채널(30)에 전기적으로 연결되고, 알루미늄, 구리, 니켈, 철, 크롬, 티타늄, 아연, 납, 금 및 은을 이루어진 군으로부터 선택되는 적어도 하나의 금속 재료를 포함할 수 있다. 또한, 전도성 고분자 재료 또는 도핑된 고분자 재료를 더 포함할 수도 있다. In addition, the source electrode 10 and the drain electrode 20 are electrically connected to a channel 30 to be described later, selected from the group consisting of aluminum, copper, nickel, iron, chromium, titanium, zinc, lead, gold and silver It may include at least one metal material that is. In addition, a conductive polymer material or a doped polymer material may be further included.

또한, 소스 전극(10)과 드레인 전극(20)은 기판 상에 상호 이격되어 마련될 수 있다. 기판은 실리콘 기판, 실리콘-온-인슐레이터(Silicon On Insulator : SOI) 기판, 게르마늄 기판, 게르마늄-온-인슐레이터(Germanium On Insulator : GOI) 기판, 실리콘-게르마튬 기판, TiN 기판, 텅스텐 기판 등이 사용될 수 있으나, 이에 한정되는 것은 아니다. 예시적인 실시예에서, 기판은 p형 불순물이 도핑된 p 형 반도체 기판 또는 n형 불순물이 도핑된 n형 반도체 기판이 사용될 수 있다.In addition, the source electrode 10 and the drain electrode 20 may be spaced apart from each other on the substrate. The substrate may be a silicon substrate, a silicon-on-insulator (SOI) substrate, a germanium substrate, a germanium-on-insulator (GOI) substrate, a silicon-germatium substrate, a TiN substrate, a tungsten substrate, and the like. It may, but is not limited thereto. In an exemplary embodiment, a p-type semiconductor substrate doped with p-type impurities or an n-type semiconductor substrate doped with n-type impurities may be used as the substrate.

채널(30)은, 소스 전극(10)과 드레인 전극(20) 사이에 구비된다. 이때, 채널(30)은 기판 상에 구비될 수 있으나, 이에 한정하지 않는다.The channel 30 is provided between the source electrode 10 and the drain electrode 20 . At this time, the channel 30 may be provided on the substrate, but is not limited thereto.

채널(30)은 전해질(40)에서 이동한 활성 이온을 축적하는 역할을 할 수 있다. 채널(30)은 다양한 증착 방법으로 기판 상에 형성될 수 있다. 예시적인 실시예에서, 채널(30)은 저분자 유기 반도체, 유기 반도체, 전도성 고분자, 무기 반도체, 산화물 반도체, 이차원 반도체, 및 양자점으로 형성된 물질 중 어느 하나의 물질로 이루어질 수 있다.The channel 30 may serve to accumulate active ions that migrated from the electrolyte 40 . The channel 30 may be formed on a substrate by various deposition methods. In an exemplary embodiment, the channel 30 may be formed of any one of a material formed of a low molecular weight organic semiconductor, an organic semiconductor, a conductive polymer, an inorganic semiconductor, an oxide semiconductor, a two-dimensional semiconductor, and a quantum dot.

또한, 채널(30)은 W, Co, Mo, Ti, 및 Ta 중에서 선택된 어느 하나의 물질로 이루어질 수 있다. 채널(30)은 예를 들어 WO3, TiO2 등 원자가 변화가 가능한 금속-산화물 및 칼코지나이드 계열 및 금속 물질 등이 사용될 수 있으나, 이에 한정되지 않고 활성 이온에 의해 컨덕턴스(Conductance)가 변화되는 다양한 물질로 이루어질 수 있다.In addition, the channel 30 may be made of any one material selected from W, Co, Mo, Ti, and Ta. The channel 30 may be, for example, WO 3 , TiO 2 , such as metal-oxides and chalcogenide series and metal materials whose valency can be changed, but are not limited thereto, and whose conductance is changed by active ions. It can be made of various materials.

전해질(40)은 채널(30)의 일측에 구비된다. 이때, 전해질(40)은 후술할 게이트 전극(50)과 채널(30) 사이에 구비될 수 있으나, 동일 평면에 게이트 전극(50)과 채널(30)이 구비될 수도 있다. The electrolyte 40 is provided on one side of the channel 30 . At this time, the electrolyte 40 may be provided between the gate electrode 50 and the channel 30 to be described later, but the gate electrode 50 and the channel 30 may be provided on the same plane.

또한, 전해질(40)은 게이트 전극(50)에 인가되는 게이트 전압에 따라 게이트 전극(50)과 채널(30) 사이에 게이트 전극(50)의 이온들(Active Ions)을 전달할 수 있다. 실시예에서, 전해질(40)은 전해질(40) 내에 형성된 활성 이온들 이 채널(30)로 이동하거나 채널(30)로 이동된 이온들이 게이트 전극(50)에 인가되는 게이트 전압에 따라 다시 전해질(40)로 전달하는 전해질 물질을 포함할 수 있다.In addition, the electrolyte 40 may transfer active ions of the gate electrode 50 between the gate electrode 50 and the channel 30 according to the gate voltage applied to the gate electrode 50 . In the embodiment, the electrolyte 40 is an electrolyte in which the active ions formed in the electrolyte 40 move to the channel 30 or the ions moved to the channel 30 depend on the gate voltage applied to the gate electrode 50 ( 40) may include an electrolyte material for delivery.

또한, 전해질(40)은 이온성 물질을 포함함에 따라 시냅스 특성을 갖게 된다. 즉, 시냅스 자극 스파이크는 전해질(40) 하부에 형성된 채널(30)을 향해 이온을 이동시켜 시냅스 반응 전류(Excitatory Post-Synaptic Current)(즉, 소스-드레인 간 전류)를 발생시키다. 그러면, 채널(30)은 이동한 이온을 축적하게 된다. 전해질(40) 내에 형성되 는 활성 이온은 Cu+, H+, Li+, Na+, Ag+ 등의 양이온 또는 O2-와 같은 음이온을 포함 할 수 있다. 전해질(40)은 HfOx, SiO2, MoO3 등과 같이 특히 Cu 이온이 잘 전달되는 전해질 물질로 이루어질 수 있다.In addition, the electrolyte 40 has synaptic properties as it contains an ionic material. That is, synaptic stimulation spikes move ions toward the channel 30 formed under the electrolyte 40 to generate an excitatory post-synaptic current (ie, source-drain current). Then, the channel 30 accumulates the migrated ions. Active ions formed in the electrolyte 40 may include cations such as Cu +, H +, Li +, Na +, and Ag +, or anions such as O 2- . The electrolyte 40 may be made of an electrolyte material through which Cu ions are well transferred, such as HfOx, SiO 2 , MoO 3 , and the like.

게이트 전극(50)은 전해질(40)에 구비된다. 이때, 게이트 전극(50)은 복수개로 이루어질 수 있다. The gate electrode 50 is provided on the electrolyte 40 . At this time, the gate electrode 50 may be formed in plurality.

여기서, 복수개로 이루어진 각각의 게이트 전극(50)은, 서로 다른 이동도를 갖는 이온을 공급 가능한 전극이다. Here, each of the plurality of gate electrodes 50 is an electrode capable of supplying ions having different mobilities.

즉, 각각의 게이트 전극(50)은 서로 다른 합금으로 이루어질 수 있다. That is, each gate electrode 50 may be made of different alloys.

여기서, 복수개의 게이트 전극(50)에 대해 예를 들면, 2개의 게이트 전극(50)이 구비될 때, 서로 다른 합금으로 이루어질 수 있고, 3개의 게이트 전극(50)이 구비될 때는 모두 서로 다른 합금으로 이루어지거나 2개는 동일한 합금으로 이루어질 수 있다. Here, the plurality of gate electrodes 50 may be made of different alloys when two gate electrodes 50 are provided, for example, and different alloys when three gate electrodes 50 are provided. or two of the same alloy.

이와 같이, 복수개의 게이트 전극(50)은 개수의 상관없이 구비될 수 있으며, 재료 또한 필요에 따라 동일 또는 달라질 수 있다. 그리고, 이온의 이동도에 따라 동일한 재료의 게이트 전극(50) 개수와 전해질(40)과의 접촉면적이 달라질 수도 있다. In this way, the plurality of gate electrodes 50 may be provided regardless of the number, and the material may also be the same or different as needed. Also, the contact area between the number of gate electrodes 50 made of the same material and the electrolyte 40 may vary according to the mobility of ions.

또한, 게이트 전극(50)에 전압이 인가되는 경우, 인가된 전압에 의해 전해질(40)과 채널(30) 사이에서 이온이 이동하게 되고, 이온의 이동에 의해 채널(30) 내의 활성 이온량이 변화되어 채널(30)의 전도도가 변하기 때문에, 시냅틱 특성인 억제(Depression) 특성 및 증강 (Potentiation) 특성을 가지게 된다In addition, when a voltage is applied to the gate electrode 50, ions move between the electrolyte 40 and the channel 30 by the applied voltage, and the amount of active ions in the channel 30 changes due to the movement of the ions. Since the conductivity of the channel 30 is changed, it has synaptic characteristics such as depression and potentiation.

상술한 게이트 전극(50)의 모바일 이온으로는 H, Li, Na, Ca, O, oxygen vacancy 등을 사용할 수 있다. H, Li, Na, Ca, O, oxygen vacancy, and the like may be used as mobile ions of the gate electrode 50 described above.

또한, 모바일 이온을 공급할 수 있는 게이트 전극으로는, Cu or Ag과 같은 Pure metal을 직접 사용할 수 있다. 또한, Metal을 함유한 CuTe, CuSe, AgTe, AgS, AgSe, CuGe, LiTiOx, LiPON 등의 이원계 또는 3성분계 화합물을 이용할 수 있다. In addition, as a gate electrode capable of supplying mobile ions, pure metal such as Cu or Ag can be directly used. In addition, binary or ternary compounds such as metal-containing CuTe, CuSe, AgTe, AgS, AgSe, CuGe, LiTiOx, and LiPON may be used.

이러한 게이트 전극(50)이 전해질(40) 상에 구비되는 다양한 실시예에 대해 설명한다. Various embodiments in which the gate electrode 50 is provided on the electrolyte 40 will be described.

먼저, 각각의 게이트 전극(50)은, 채널(30)의 길이방향을 따라 순차적으로 구비될 수 있다. First, each gate electrode 50 may be sequentially provided along the length direction of the channel 30 .

이때, 각각의 게이트 전극(50)들은 전해질(40)의 내부와 외부 중 어느 한 곳에 구비될 수 있다. At this time, each of the gate electrodes 50 may be provided at any one of the inside and outside of the electrolyte 40 .

도 3을 참조하면, 제1게이트 전극(51)은 전해질(40)의 내부에서 하부에 구비되고, 제2게이트 전극(52)은 'ㄱ'의 형상으로 형성되어 제1게이트 전극(51)의 주위를 감싸며 이격되어 구비될 수 있다.Referring to FIG. 3 , the first gate electrode 51 is provided at the lower part of the inside of the electrolyte 40, and the second gate electrode 52 is formed in an 'a' shape to form the first gate electrode 51. It may be provided by wrapping around and being spaced apart.

이때, 제1게이트 전극(51)은 Li으로 이루어질 수 있고, 제2게이트 전극(52)은 Cu로 이루어질 수 있으나, 이에 한정하지 않는다. In this case, the first gate electrode 51 may be made of Li, and the second gate electrode 52 may be made of Cu, but is not limited thereto.

즉, 채널(30)에 이온을 이동시켜 필라멘트(53)를 형성함에 따라, 소스 전극(10)과 드레인 전극(20)사이에 전류가 발생하는데, 도 4에 도시된 파란색으로 이루어진 제1이동도를 갖은 이온 공급이 가능한 게이트 전극(50)에 전압을 인가하여 전류 발생 및 변화시키고((a)그래프), 노란색으로 이루어진 제2이동도를 갖는 이온 공급이 가능한 게이트 전극(50)에 전압을 인가하여 전류를 변화시킬 수 있다((b)그래프). 이때, 전압의 극성을 이용함에 따라, 전류의 증감을 조절할 수 있다. That is, as the filament 53 is formed by moving ions in the channel 30, a current is generated between the source electrode 10 and the drain electrode 20. A voltage is applied to the gate electrode 50 capable of supplying ions having a voltage to generate and change current ((a) graph), and a voltage is applied to the gate electrode 50 capable of supplying ions having a second mobility made of yellow. to change the current ((b) graph). At this time, the increase or decrease of the current can be controlled by using the polarity of the voltage.

다시 말해, 각각의 게이트 전극(50)에는, 각각 전압이 인가됨에 따라, 이온의 이동도에 의해 소스 전극(10)과 드레인 전극(20) 사이의 전류가 조절 즉, 채널(30)의 전도도가 조절될 수 있는 것이다. In other words, as a voltage is applied to each gate electrode 50, the current between the source electrode 10 and the drain electrode 20 is adjusted by the mobility of ions, that is, the conductivity of the channel 30 increases. that can be regulated.

이에 따라, 도 4에 도시된 빨간색의 (c)그래프와 같이, 이온의 이동도가 다른 게이트 전극(50)에 전압을 인가하여 사용자가 원하는 전류 발생 및 전도도를 조절할 수 있다. Accordingly, as shown in the red graph (c) shown in FIG. 4 , a voltage may be applied to the gate electrode 50 having different ion mobilities to adjust current generation and conductivity desired by the user.

또한, 도 5와 같이, 제1게이트 전극(51)과 제2게이트 전극(52)은 전해질(40)의 양측 상부를 감싸며 대칭되게 구비될 수도 있다. In addition, as shown in FIG. 5 , the first gate electrode 51 and the second gate electrode 52 may be provided symmetrically while surrounding upper portions of both sides of the electrolyte 40 .

한편, 도 6을 참조하면, 전해질(40)은, 채널(30)의 타측에 또 다른 전해질(40)이 더 구비될 수 있다. 즉, 채널(30)의 상부에는 제1전해질(41)이 증착되고, 하부에는 제2전해질(42)이 증착될 수 있다. 또한, 제1전해질(41)과 제2전해질(42)은 채널(30)의 방향에 따라 상하 또는 좌우에 대칭되게 각각 구비될 수 있다. Meanwhile, referring to FIG. 6 , the electrolyte 40 may further include another electrolyte 40 on the other side of the channel 30 . That is, the first electrolyte 41 may be deposited on the upper part of the channel 30 and the second electrolyte 42 may be deposited on the lower part. In addition, the first electrolyte 41 and the second electrolyte 42 may be provided symmetrically up and down or left and right according to the direction of the channel 30 .

이에 따라, 도 6과 같이, 제1전해질(41)은 채널(30)의 상부에 증착되고, 제2전해질(42)은 채널(30)의 하부에 증착된다. 이때, 제1전해질(41)의 상부에는 제1게이트 전극(51)이 구비되고, 제2전해질(42)의 하부에는 제2게이트 전극(52)이 구비될 수 있다.Accordingly, as shown in FIG. 6 , the first electrolyte 41 is deposited on the upper portion of the channel 30 and the second electrolyte 42 is deposited on the lower portion of the channel 30 . In this case, the first gate electrode 51 may be provided above the first electrolyte 41 and the second gate electrode 52 may be provided below the second electrolyte 42 .

이때, 제1전해질(41)과 제2전해질(42)에는, 하나 이상의 게이트 전극(50)이 구비될 수도 있다. At this time, one or more gate electrodes 50 may be provided in the first electrolyte 41 and the second electrolyte 42 .

또한, 도 7을 참조하면, 전해질(40)은 채널(30)의 길이보다 더 길게 형성되고, 전해질(40)의 상측면 또는 하측면 일부에 채널(30)이 구비될 수 있다. Also, referring to FIG. 7 , the electrolyte 40 may be formed longer than the length of the channel 30, and the channel 30 may be provided on a portion of the upper or lower side of the electrolyte 40.

이때, 제1게이트 전극(51)은 채널(30)이 구비된 전해질(40)의 상측면에 구비되되, 채널(30)로부터 이격되어 구비될 수 있다. 또한, 제2게이트 전극(52)은 전해질(40)의 하측면에 구비될 수 있으나, 이에 한정하지 않는다. At this time, the first gate electrode 51 is provided on the upper side of the electrolyte 40 provided with the channel 30, but may be provided spaced apart from the channel 30. In addition, the second gate electrode 52 may be provided on the lower side of the electrolyte 40, but is not limited thereto.

즉, 도 7과 같이, 각각의 게이트 전극(50)은, 채널(30)로부터 이격되며 전해질(40)의 측면에 분포되어 독립적으로 구비될 수 있다. That is, as shown in FIG. 7 , each gate electrode 50 is spaced apart from the channel 30 and distributed on the side of the electrolyte 40 and may be provided independently.

한편, 도 6과 도 7에 도시된 제2게이트 전극(52)은 트랜지스터의 비아층(60)일 수 있다. 즉, 비아층(60)의 상부에 전해질(40)과 채널(30)을 구비함으로써, 구리로 이루어진 비아층(60)으로부터 구리이온이 채널(30)로 이동하여 필라멘트(53)를 형성할 수 있다. 그리고, 비아층(60)이 구리로 이루어지므로, 제1게이트 전극(51)은 리튬으로 이루어질 수 있다. Meanwhile, the second gate electrode 52 shown in FIGS. 6 and 7 may be the via layer 60 of the transistor. That is, by providing the electrolyte 40 and the channel 30 on the via layer 60, copper ions from the via layer 60 made of copper move to the channel 30 to form the filament 53. there is. Also, since the via layer 60 is made of copper, the first gate electrode 51 may be made of lithium.

도 8을 참조하면, 상술한 트랜지스터의 비아층(60)에 채널(30)이 구비될 수 있다. Referring to FIG. 8 , a channel 30 may be provided in the via layer 60 of the transistor described above.

상술한, 채널(30)은, 일측면이 내부로 내입된 내입홈(31)이 하나 이상 형성될 수 있다. 이때, 내입홈(31)은 채널(30)의 면적을 확장시키는 역할을 한다. As described above, the channel 30 may be formed with one or more inner grooves 31 having one side inserted into the inside. At this time, the inner groove 31 serves to expand the area of the channel 30 .

즉, 전해질(40)은 내입홈(31)의 내측면에 적층되어 내부에 구비홈(43)이 형성된다. 이때, 일정한 두께로 적층된다. That is, the electrolyte 40 is stacked on the inner surface of the inner groove 31 to form the groove 43 therein. At this time, it is laminated to a certain thickness.

그리고, 각각의 게이트 전극(50)은, 구비홈(43)에 구비된다. In addition, each gate electrode 50 is provided in the groove 43 .

여기서, 각각의 게이트 전극(50)은, 일체로 이루어지고, 일체로 이루어진 게이트 전극(50)은 도 9와 같이, 다수개가 구비되되, 연속되어 구비될 수 있으며, 서로 이격되어 구비될 수도 있다. 연속되어 구비될 때는 쇼트의 방지를 위하여 절연층(54)이 각각의 게이트 전극(50) 사이에 구비될 수 있다.Here, each gate electrode 50 is integrally formed, and a plurality of gate electrodes 50 integrally formed as shown in FIG. 9 are provided, but may be provided continuously or may be provided spaced apart from each other. When provided continuously, an insulating layer 54 may be provided between each gate electrode 50 to prevent a short circuit.

그리고, 도 10과 같이, 채널(30)의 내입홈(31)을 펼치면, 양측은 제1게이트 전극(51)에 의한 필라멘트(53)가 형성되고, 중앙은 제2게이트 전극(52)에 의한 필라멘트(53)가 형성되는 것이다. And, as shown in FIG. 10, when the inner groove 31 of the channel 30 is unfolded, filaments 53 are formed by the first gate electrode 51 on both sides, and the filament 53 is formed by the second gate electrode 52 in the center. The filament 53 is formed.

다르게 설명하면, 도 8에서, 내입홈(31)의 상부 양측은 제1게이트 전극(51), 하부는 제2게이트 전극(52)과 접촉하게 되는 것이다. 이때, 각각의 게이트 전극(50)은, 전해질(40)과 접촉되는 접촉면적이 서로 다르게 형성될 수 있다. In other words, in FIG. 8 , both sides of the upper part of the groove 31 come into contact with the first gate electrode 51 and the lower part comes into contact with the second gate electrode 52 . At this time, each of the gate electrodes 50 may have different contact areas contacting the electrolyte 40 .

한편, 접촉면적을 다르게 형성시킬 수 있도록 게이트의 폭과 길이를 다르게 설계하고, 다양하게 배열함으로써, 목표로하는 채널의 전류 전도도를 확보할 수 있을 뿐만 아니라, 이온 이동도 특성을 이용한 전도도를 정교하게 조절할 수 있는 것이다. On the other hand, by designing and arranging the width and length of the gate differently so that the contact area can be formed differently, it is possible not only to secure the current conductivity of the target channel, but also to precisely measure the conductivity using the ion mobility characteristics. that can be controlled.

그리고, 복수개의 게이트 전극(50)은, 전해질(40)의 서로 다른 측면에 접촉되게 각각 구비될 수 있다. Also, the plurality of gate electrodes 50 may be provided to contact different side surfaces of the electrolyte 40 , respectively.

예를 들어, 도 11을 참조하면, 복수개의 게이트 전극(50) 중 제1게이트 전극(51)은, 전류의 방향으로 전해질의 상측면에 구비되고, 제2게이트 전극(52)은 전류의 방향과 수직한 수직방향으로 제1게이트 전극(51) 상부에 위치하며 양단이 전해질의 외측면에 구비될 수 있다. 이때, 제2게이트 전극(52)은 채널(30)에도 접촉하여 구비될 수 있다. 또한, 제2게이트 전극(52)은 채널(30)과 전해질(40)의 하나의 외측면에만 구비될 수 있고, 양쪽의 외측면에 구비되는 경우 서로 연결되게 'ㄷ'의 형상으로 형성될 수 있다. For example, referring to FIG. 11 , among the plurality of gate electrodes 50, the first gate electrode 51 is provided on the upper side of the electrolyte in the direction of current, and the second gate electrode 52 is provided in the direction of current. It is located above the first gate electrode 51 in a vertical direction perpendicular to and both ends may be provided on the outer surface of the electrolyte. At this time, the second gate electrode 52 may also be provided in contact with the channel 30 . In addition, the second gate electrode 52 may be provided only on one outer surface of the channel 30 and the electrolyte 40, and may be formed in a 'c' shape to be connected to each other when provided on both outer surfaces. there is.

그리고, 각각의 게이트 전극(50)은 서로 접촉하여 구비되는 경우, 게이트 전극 사이에 절연층(54)이 형성되어, 게이트 전극(51, 52) 끼리 쇼트되는것을 방지할 수 있다. Also, when the respective gate electrodes 50 are provided in contact with each other, an insulating layer 54 is formed between the gate electrodes to prevent a short circuit between the gate electrodes 51 and 52 .

도 11과 같이 각각의 게이트 전극(50)이 서로 수직방향으로 구비되되, 전해질(40)의 서로 다른 측면에 접촉되게 구비됨으로써, 제1게이트 전극(51)으로부터 채널(30)에 전류가 상측면에서 조절될 수 있다. 또한, 제2게이트 전극(52)으로부터 채널(30)에 전류가 외측면에서 조절될 수 있다. 즉, 복수개의 게이트 전극(50)을 교차 형태로 배열함으로써, 각각의 게이트 전극에서 공급된 이온이 채널에 미치는 영역을 다르게 함으로써, 목표로하는 채널의 전류 전도도를 확보할 수 있을 뿐만 아니라, 이온 이동도 특성을 이용한 전도도를 정교하게 조절할 수 있는 것이다. As shown in FIG. 11, each of the gate electrodes 50 is provided in a direction perpendicular to each other, but provided in contact with different side surfaces of the electrolyte 40, so that current flows from the first gate electrode 51 to the channel 30 on the upper side. can be adjusted in In addition, the current from the second gate electrode 52 to the channel 30 can be controlled on the outer surface. That is, by arranging the plurality of gate electrodes 50 in a crosswise manner, the area where the ions supplied from each gate electrode affect the channel is different, so that the current conductivity of the target channel can be secured and the ions move Conductivity can be precisely controlled using conductivity characteristics.

본 발명이 속하는 기술분야의 통상의 지식을 가진 자는 본 발명이 그 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 발명의 범위는 상세한 설명보다는 후술하는 특허청구의 범위에 의하여 나타내어지며, 특허청구의 범위의 의미 및 범위 그리고 그 균등 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 본 발명의 범위에 포함되는 것으로 해석되어야 한다. 더불어, 상술하는 과정에서 기술된 구성의 작동순서는 반드시 시계열적인 순서대로 수행될 필요는 없으며, 각 구성 및 단계의 수행 순서가 바뀌어도 본 발명의 요지를 충족한다면 이러한 과정은 본 발명의 권리범위에 속할 수 있음은 물론이다.Those skilled in the art to which the present invention pertains will understand that the present invention can be embodied in other specific forms without changing its technical spirit or essential features. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting. The scope of the present invention is indicated by the scope of the claims to be described later rather than the detailed description, and all changes or modifications derived from the meaning and scope of the claims and equivalent concepts thereof are construed as being included in the scope of the present invention. It should be. In addition, the operation sequence of the components described in the above-described process does not necessarily have to be performed in a time-series order, and even if the execution sequence of each component and step is changed, if the gist of the present invention is satisfied, these processes will fall within the scope of the present invention. Of course you can.

10 : 소스 전극 20 : 드레인 전극
30 : 채널 31 : 내입홈
40 : 전해질 41 : 제1전해질
42 : 제2전해질 43 : 구비홈
50 : 게이트 전극 51 : 제1게이트 전극
52 : 제2게이트 전극 53 : 필라멘트
54 : 절연층 60 : 비아층
10: source electrode 20: drain electrode
30: Channel 31: Inner Home
40: electrolyte 41: first electrolyte
42: second electrolyte 43: groove groove
50: gate electrode 51: first gate electrode
52: second gate electrode 53: filament
54: insulating layer 60: via layer

Claims (12)

소스 전극;
상기 소스 전극과 이격되어 구비된 드레인 전극;
상기 소스 전극과 드레인 전극 사이에 구비되는 채널;
상기 채널의 일측에 구비되는 전해질;
상기 전해질에 구비되는 복수개의 게이트 전극;을 포함하고,
각각의 게이트 전극은, 서로 다른 이동도를 갖는 이온 공급이 가능한 전극인 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
source electrode;
a drain electrode provided to be spaced apart from the source electrode;
a channel provided between the source electrode and the drain electrode;
an electrolyte provided on one side of the channel;
Including; a plurality of gate electrodes provided in the electrolyte,
Each gate electrode is a dual ion control type three-terminal synaptic device, characterized in that the electrode capable of supplying ions having different mobility.
제1항에 있어서,
상기 각각의 게이트 전극은, 상기 채널의 길이방향을 따라 순차적으로 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
Each of the gate electrodes is a dual ion-controlled three-terminal synaptic device, characterized in that provided sequentially along the longitudinal direction of the channel.
제1항에 있어서,
상기 각각의 게이트 전극은, 상기 전해질의 내부와 외부 중 어느 한 곳에 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
Each of the gate electrodes is a dual ion-controlled three-terminal synaptic device, characterized in that provided at any one of the inside and outside of the electrolyte.
제1항에 있어서,
상기 전해질은, 상기 채널의 타측에 또 다른 전해질이 더 구비되고,
상기 전해질과 또 다른 전해질에는, 하나 이상의 게이트 전극이 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
The electrolyte is further provided with another electrolyte on the other side of the channel,
The electrolyte and another electrolyte, dual ion control type three-terminal synapse device, characterized in that provided with one or more gate electrodes.
제1항에 있어서,
상기 전해질은, 상기 채널의 길이보다 더 길게 형성되고,
상기 각각의 게이트 전극은, 상기 채널로부터 이격되며 상기 전해질의 측면에 분포되어 독립적으로 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
The electrolyte is formed longer than the length of the channel,
Each of the gate electrodes is spaced apart from the channel and distributed on the side of the electrolyte, characterized in that provided independently dual ion control type 3-terminal synaptic device.
제1항에 있어서,
상기 채널은, 일측면이 내부로 내입된 내입홈이 하나 이상 형성되고,
상기 전해질은, 상기 내입홈의 내측면에 적층되어 내부에 구비홈이 형성되고,
상기 각각의 게이트 전극은, 상기 구비홈에 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
In the channel, one side is formed with one or more inner grooves inserted into the inside,
The electrolyte is laminated on the inner surface of the inner groove to form a groove therein,
Each of the gate electrodes is a dual ion-controlled three-terminal synaptic device, characterized in that provided in the groove.
제1항에 있어서,
상기 각각의 게이트 전극은, 상기 전해질과 접촉되는 접촉면적이 서로 다른 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
The respective gate electrodes have different contact areas in contact with the electrolyte.
제1항에 있어서,
상기 각각의 게이트 전극에는, 각각 전압이 인가됨에 따라, 상기 이온의 이동도에 의해 소스 전극과 드레인 전극 사이의 전류가 조절될 수 있는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
As a voltage is applied to each of the gate electrodes, the dual ion-controlled three-terminal synaptic device, characterized in that the current between the source electrode and the drain electrode can be adjusted by the mobility of the ions.
제1항에 있어서,
상기 각각의 게이트 전극은, 일체로 이루어지고,
일체로 이루어진 게이트 전극이 다수개가 구비되되, 연속되거나 이격되어 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
Each of the gate electrodes is integrally formed,
Dual ion-controlled three-terminal synaptic device, characterized in that provided with a plurality of gate electrodes integrally formed, continuous or spaced apart.
제1항에 있어서,
상기 복수개의 게이트 전극은, 상기 전해질의 서로 다른 측면에 접촉되게 각각 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 1,
The plurality of gate electrodes, dual ion control type three-terminal synaptic device, characterized in that each provided to be in contact with each other side of the electrolyte.
제10항에 있어서,
상기 복수개의 게이트 전극 중 어느 하나 게이트 전극은, 전류의 방향으로 전해질의 상측면에 구비되고, 다른 하나 게이트 전극은 상기 전류의 방향과 수직한 수직방향으로 상기 어느 하나 게이트 전극 상부에 위치하며 양단이 상기 전해질의 외측면에 구비되는 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.
According to claim 10,
One gate electrode of the plurality of gate electrodes is provided on the upper side of the electrolyte in the direction of current, and the other gate electrode is located on top of the one gate electrode in a vertical direction perpendicular to the direction of current, and both ends are Dual ion control type three-terminal synapse device, characterized in that provided on the outer surface of the electrolyte.
제9항 또는 11항에 있어서,
각각의 게이트 전극 사이에 절연층이 형성된 것을 특징으로 하는 듀얼 이온 제어형 3단자 시냅스 소자.

According to claim 9 or 11,
A dual ion-controlled three-terminal synapse device, characterized in that an insulating layer is formed between each gate electrode.

KR1020220009003A 2022-01-21 2022-01-21 Dual ion-controlled 3-terminal synaptic device KR20230112865A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020220009003A KR20230112865A (en) 2022-01-21 2022-01-21 Dual ion-controlled 3-terminal synaptic device

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020220009003A KR20230112865A (en) 2022-01-21 2022-01-21 Dual ion-controlled 3-terminal synaptic device

Publications (1)

Publication Number Publication Date
KR20230112865A true KR20230112865A (en) 2023-07-28

Family

ID=87427094

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220009003A KR20230112865A (en) 2022-01-21 2022-01-21 Dual ion-controlled 3-terminal synaptic device

Country Status (1)

Country Link
KR (1) KR20230112865A (en)

Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR101785949B1 (en) 2016-10-18 2017-10-17 명지대학교 산학협력단 Synaptic transistor device having the structure with double gates
KR102051041B1 (en) 2013-10-25 2019-11-29 삼성전자주식회사 3-terminal synapse device and method of operating the same
KR20210090275A (en) 2019-01-18 2021-07-19 실리콘 스토리지 테크놀로지 인크 Neural Network Classifier Using an Array of 2-Gated Non-Volatile Memory Cells

Patent Citations (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR102051041B1 (en) 2013-10-25 2019-11-29 삼성전자주식회사 3-terminal synapse device and method of operating the same
KR101785949B1 (en) 2016-10-18 2017-10-17 명지대학교 산학협력단 Synaptic transistor device having the structure with double gates
KR20210090275A (en) 2019-01-18 2021-07-19 실리콘 스토리지 테크놀로지 인크 Neural Network Classifier Using an Array of 2-Gated Non-Volatile Memory Cells

Similar Documents

Publication Publication Date Title
Del Valle et al. Challenges in materials and devices for resistive-switching-based neuromorphic computing
US8471234B2 (en) Multilayer memristive devices
KR20150047930A (en) 3-terminal synapse device and method of operating the same
KR20200115722A (en) 3-Terminal Synapse Device and Method of Manufacturing the same
US11527574B2 (en) Stacked resistive memory with individual switch control
US11380843B2 (en) Phase change memory using multiple stacks of PCM materials
CN110911560B (en) Planar memristor and preparation method thereof
US20120001143A1 (en) Switchable Junction with Intrinsic Diode
KR20190021650A (en) Synaptic device including 2D semiconductor material channel layer
CN113196307B (en) Neuron and neuromorphic system including same
TW202107677A (en) Memory device with a split pillar architecture
KR20200130015A (en) Synapse device and method of fabricating thereof
KR102009569B1 (en) A synapse device of 3d structure and a method for manufacturing the same
JP5622769B2 (en) Semiconductor device
KR20230112865A (en) Dual ion-controlled 3-terminal synaptic device
KR20180052819A (en) Reconfigurable devices, device array for neuromorphic
KR102392451B1 (en) Synaptic transistor and method for manufacturing the same
KR102493039B1 (en) Three terminal synaptic device and manufatcturing method thereof
KR20230112866A (en) 3-terminal synaptic device capable of uniform ion movement
KR102619267B1 (en) Three terminal neuromorphic synaptic device and manufatcturing method thereof
CN115668226A (en) Neuron and synapse with ferroelectric modulated metal-semiconductor schottky diode and method
KR102538496B1 (en) Neuromorphic System Using a 3-Terminal Synapse Device
KR102563555B1 (en) Three terminal neuromorphic synaptic device with mobile ion contained oxide electrode and manufacturing method thereof
KR102330851B1 (en) Synaptic transistor and method for manufacturing the same
KR102535415B1 (en) resistive random access memory device

Legal Events

Date Code Title Description
E902 Notification of reason for refusal