KR20200130015A - Synapse device and method of fabricating thereof - Google Patents
Synapse device and method of fabricating thereof Download PDFInfo
- Publication number
- KR20200130015A KR20200130015A KR1020190055291A KR20190055291A KR20200130015A KR 20200130015 A KR20200130015 A KR 20200130015A KR 1020190055291 A KR1020190055291 A KR 1020190055291A KR 20190055291 A KR20190055291 A KR 20190055291A KR 20200130015 A KR20200130015 A KR 20200130015A
- Authority
- KR
- South Korea
- Prior art keywords
- variable resistance
- resistance memory
- field effect
- electrode
- effect transistor
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 16
- 210000000225 synapse Anatomy 0.000 title claims abstract description 7
- 239000004065 semiconductor Substances 0.000 claims abstract description 74
- 230000015654 memory Effects 0.000 claims abstract description 72
- 230000005669 field effect Effects 0.000 claims abstract description 60
- 239000011173 biocomposite Substances 0.000 claims abstract description 15
- 230000000946 synaptic effect Effects 0.000 claims description 39
- 229910052751 metal Inorganic materials 0.000 claims description 25
- 239000002184 metal Substances 0.000 claims description 25
- 238000000034 method Methods 0.000 claims description 19
- 230000010287 polarization Effects 0.000 claims description 18
- 239000003989 dielectric material Substances 0.000 claims description 16
- 239000000758 substrate Substances 0.000 claims description 12
- 235000015241 bacon Nutrition 0.000 claims description 10
- 239000000463 material Substances 0.000 claims description 9
- 102000004169 proteins and genes Human genes 0.000 claims description 8
- 108090000623 proteins and genes Proteins 0.000 claims description 8
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 claims description 3
- VBIIFPGSPJYLRR-UHFFFAOYSA-M Stearyltrimethylammonium chloride Chemical compound [Cl-].CCCCCCCCCCCCCCCCCC[N+](C)(C)C VBIIFPGSPJYLRR-UHFFFAOYSA-M 0.000 claims description 3
- RLGQACBPNDBWTB-UHFFFAOYSA-N cetyltrimethylammonium ion Chemical compound CCCCCCCCCCCCCCCC[N+](C)(C)C RLGQACBPNDBWTB-UHFFFAOYSA-N 0.000 claims description 3
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 3
- 229920005591 polysilicon Polymers 0.000 claims description 3
- 229910052710 silicon Inorganic materials 0.000 claims description 3
- 239000010703 silicon Substances 0.000 claims description 3
- 238000009413 insulation Methods 0.000 abstract 2
- 210000003792 cranial nerve Anatomy 0.000 abstract 1
- 239000000126 substance Substances 0.000 abstract 1
- 239000010410 layer Substances 0.000 description 69
- 239000010408 film Substances 0.000 description 23
- 230000008859 change Effects 0.000 description 12
- 239000004020 conductor Substances 0.000 description 6
- 239000012535 impurity Substances 0.000 description 5
- 150000002500 ions Chemical class 0.000 description 5
- 229910021645 metal ion Inorganic materials 0.000 description 5
- 230000008569 process Effects 0.000 description 5
- 238000013473 artificial intelligence Methods 0.000 description 4
- 150000001768 cations Chemical class 0.000 description 4
- 230000005684 electric field Effects 0.000 description 4
- 210000002569 neuron Anatomy 0.000 description 4
- 229910052723 transition metal Inorganic materials 0.000 description 4
- 210000004027 cell Anatomy 0.000 description 3
- 239000010949 copper Substances 0.000 description 3
- 230000010354 integration Effects 0.000 description 3
- 238000005240 physical vapour deposition Methods 0.000 description 3
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 3
- 229910052709 silver Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 2
- 239000000969 carrier Substances 0.000 description 2
- 229910052798 chalcogen Inorganic materials 0.000 description 2
- 150000001787 chalcogens Chemical class 0.000 description 2
- 229910052802 copper Inorganic materials 0.000 description 2
- 230000007547 defect Effects 0.000 description 2
- 238000010586 diagram Methods 0.000 description 2
- 230000001965 increasing effect Effects 0.000 description 2
- 230000001939 inductive effect Effects 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 239000011669 selenium Substances 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 150000003624 transition metals Chemical class 0.000 description 2
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- OKTJSMMVPCPJKN-UHFFFAOYSA-N Carbon Chemical compound [C] OKTJSMMVPCPJKN-UHFFFAOYSA-N 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 1
- OAICVXFJPJFONN-UHFFFAOYSA-N Phosphorus Chemical compound [P] OAICVXFJPJFONN-UHFFFAOYSA-N 0.000 description 1
- KJTLSVCANCCWHF-UHFFFAOYSA-N Ruthenium Chemical compound [Ru] KJTLSVCANCCWHF-UHFFFAOYSA-N 0.000 description 1
- BUGBHKTXTAQXES-UHFFFAOYSA-N Selenium Chemical compound [Se] BUGBHKTXTAQXES-UHFFFAOYSA-N 0.000 description 1
- NINIDFKCEFEMDL-UHFFFAOYSA-N Sulfur Chemical group [S] NINIDFKCEFEMDL-UHFFFAOYSA-N 0.000 description 1
- NRTOMJZYCJJWKI-UHFFFAOYSA-N Titanium nitride Chemical compound [Ti]#N NRTOMJZYCJJWKI-UHFFFAOYSA-N 0.000 description 1
- 229910045601 alloy Inorganic materials 0.000 description 1
- 239000000956 alloy Substances 0.000 description 1
- 229910052782 aluminium Inorganic materials 0.000 description 1
- 238000013528 artificial neural network Methods 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 238000005452 bending Methods 0.000 description 1
- 239000012620 biological material Substances 0.000 description 1
- 210000004556 brain Anatomy 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 239000002131 composite material Substances 0.000 description 1
- 150000001875 compounds Chemical class 0.000 description 1
- 230000008094 contradictory effect Effects 0.000 description 1
- 230000007423 decrease Effects 0.000 description 1
- 238000013135 deep learning Methods 0.000 description 1
- 230000005281 excited state Effects 0.000 description 1
- 229910021389 graphene Inorganic materials 0.000 description 1
- 229910052738 indium Inorganic materials 0.000 description 1
- APFVFJFRJDLVQX-UHFFFAOYSA-N indium atom Chemical compound [In] APFVFJFRJDLVQX-UHFFFAOYSA-N 0.000 description 1
- 230000020796 long term synaptic depression Effects 0.000 description 1
- 230000027928 long-term synaptic potentiation Effects 0.000 description 1
- 230000007246 mechanism Effects 0.000 description 1
- 239000000203 mixture Substances 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 229910052750 molybdenum Inorganic materials 0.000 description 1
- 239000011733 molybdenum Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 229910052697 platinum Inorganic materials 0.000 description 1
- 230000002441 reversible effect Effects 0.000 description 1
- 229910052707 ruthenium Inorganic materials 0.000 description 1
- 229910052711 selenium Inorganic materials 0.000 description 1
- 229910021428 silicene Inorganic materials 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 239000007784 solid electrolyte Substances 0.000 description 1
- 238000006467 substitution reaction Methods 0.000 description 1
- 229910052717 sulfur Inorganic materials 0.000 description 1
- 239000011593 sulfur Substances 0.000 description 1
- 229910052715 tantalum Inorganic materials 0.000 description 1
- GUVRBAGPIYLISA-UHFFFAOYSA-N tantalum atom Chemical compound [Ta] GUVRBAGPIYLISA-UHFFFAOYSA-N 0.000 description 1
- MZLGASXMSKOWSE-UHFFFAOYSA-N tantalum nitride Chemical compound [Ta]#N MZLGASXMSKOWSE-UHFFFAOYSA-N 0.000 description 1
- 229910052714 tellurium Inorganic materials 0.000 description 1
- PORWMNRCUJJQNO-UHFFFAOYSA-N tellurium atom Chemical compound [Te] PORWMNRCUJJQNO-UHFFFAOYSA-N 0.000 description 1
- 239000010409 thin film Substances 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 229960001296 zinc oxide Drugs 0.000 description 1
- 235000014692 zinc oxide Nutrition 0.000 description 1
- 239000011787 zinc oxide Substances 0.000 description 1
Images
Classifications
-
- H01L45/1206—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/20—Multistable switching devices, e.g. memristors
- H10N70/253—Multistable switching devices, e.g. memristors having three or more terminals, e.g. transistor-like devices
-
- G—PHYSICS
- G06—COMPUTING; CALCULATING OR COUNTING
- G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
- G06N3/00—Computing arrangements based on biological models
- G06N3/02—Neural networks
- G06N3/06—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons
- G06N3/063—Physical realisation, i.e. hardware implementation of neural networks, neurons or parts of neurons using electronic means
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823412—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the channel structures, e.g. channel implants, halo or pocket implants, or channel materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823418—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the source or drain structures, e.g. specific source or drain implants or silicided source or drain structures or raised source or drain structures
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
- H01L21/82—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components
- H01L21/822—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices to produce devices, e.g. integrated circuits, each consisting of a plurality of components the substrate being a semiconductor, using silicon technology
- H01L21/8232—Field-effect technology
- H01L21/8234—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type
- H01L21/823437—MIS technology, i.e. integration processes of field effect transistors of the conductor-insulator-semiconductor type with a particular manufacturing method of the gate conductors, e.g. particular materials, shapes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
-
- H01L45/1253—
-
- H01L45/16—
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/011—Manufacture or treatment of multistable switching devices
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N—ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10N70/00—Solid-state devices without a potential-jump barrier or surface barrier, and specially adapted for rectifying, amplifying, oscillating or switching
- H10N70/801—Constructional details of multistable switching devices
- H10N70/841—Electrodes
Abstract
Description
본 발명은 반도체 소자에 관한 것으로서, 더욱 상세하게는, 인간의 뇌 신경망을 모사하는 시냅스 소자 및 이의 제조 방법에 관한 것이다.The present invention relates to a semiconductor device, and more particularly, to a synaptic device that simulates a human brain neural network and a method of manufacturing the same.
하드웨어 기반의 인공지능 반도체 시스템이 사물을 인식하고 학습하기 위해서는(deep learning), 각 입력 신호의 중요도를 학습하여 가중치를 정하는데 사용 가능한 상태가 많을수록 보다 정교한 학습을 할 수 있다. 가중치를 높이는 방식을 장기 강화(long-term potentiation), 가중치를 낮추는 방식을 장기 약화(long-term depression)이라고 하는데, 가중치의 최소값과 최대값의 차이가 클수록 구분 가능한 여러 상태에 해당하는 가중치를 정의할 수 있다. 기존에 다양한 방식으로 동작하는 시냅스 소자들이 보고되었으나, 신뢰성 있는 동작과 구동 마진을 증가시키기 위하여 상기 가중치의 최소값과 최대값의 차이를 더 증가시키는 것이 바람직하다.In order for the hardware-based artificial intelligence semiconductor system to recognize and learn things (deep learning), it learns the importance of each input signal and determines the weight. The more states that can be used, the more sophisticated learning can be performed. The method of increasing the weight is called long-term potentiation, and the method of lowering the weight is called long-term depression. As the difference between the minimum and maximum values of the weight increases, the weights corresponding to different states that can be distinguished are defined. can do. Conventionally, synaptic devices operating in various ways have been reported, but it is desirable to further increase the difference between the minimum value and the maximum value of the weight in order to increase the reliable operation and driving margin.
본 발명이 이루고자 하는 기술적 과제는, 기존의 시냅스 소자에 비해 더 많은 상태의 가중치를 확보함으로써, 기존의 뉴로모픽 반도체 시스템에 비해 뉴로모픽 반도체 시스템을 구성하는 시냅스 소자의 수를 줄이고 전력 소모를 감소시킬 수 있으며, 고집적화에 유리하여 더욱 효율적인 인공 지능 학습을 가능하게 하는 멀티레벨 시냅스 소자를 제공하는 것이다.The technical problem to be achieved by the present invention is to secure more weights of states compared to the existing synaptic devices, thereby reducing the number of synaptic devices constituting the neuromorphic semiconductor system and reducing power consumption compared to the existing neuromorphic semiconductor system. It is to provide a multilevel synaptic device that can be reduced, and is advantageous for high integration, enabling more efficient artificial intelligence learning.
본 발명의 일 실시예에 따르면, 전계 효과 트랜지스터(FET) 및 상기 전계 효과 트랜지스터에 직렬 연결된 가변 저항 메모리(CBRAM)를 포함하며, 상기 전계 효과 트랜지스터는, 반도체 채널층; 상기 반도체 채널층의 양 단부에 각각 배치되는 제 1 소오스/드레인 및 제 2 소오스/드레인; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 배치되는 게이트 절연막; 상기 게이트 절연막 상에 배치되는 유전체막; 및 상기 유전체막 상에 배치되는 게이트 전극을 포함하며, 상기 가변 저항 메모리의 일 전극이 상기 트랜지스터의 상기 제 1 및 제 2 소오스/드레인 중 어느 하나에 연결되고, 상기 유전체막은 생체 복합 유전 물질을 포함하는 멀티 비트 시냅스 소자가 제공될 수 있다.According to an embodiment of the present invention, a field effect transistor (FET) and a variable resistance memory (CBRAM) connected in series to the field effect transistor are included, wherein the field effect transistor includes: a semiconductor channel layer; A first source/drain and a second source/drain respectively disposed at both ends of the semiconductor channel layer; A gate insulating layer disposed on the semiconductor channel layer between the first and second sources/drains; A dielectric film disposed on the gate insulating film; And a gate electrode disposed on the dielectric layer, wherein one electrode of the variable resistance memory is connected to any one of the first and second sources/drains of the transistor, and the dielectric layer includes a biocomposite dielectric material. A multi-bit synaptic device may be provided.
일 실시예에서는, 상기 게이트 전극에 인가되는 전압에 의해 상기 유전체막 내에서 점진적인 분극의 스위칭이 조절될 수 있다. 상기 유전체막 내의 분극 조절에 의해 상기 반도체 채널층의 문턱값 또는 채널 전도도가 변화할 수 있다. 상기 전계 효과 트랜지스터의 상기 제 2 소오스/드레인으로부터 상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 저항 스위칭이 유도될 수 있다. 상기 생체 복합 유전 물질은 DNA 복합 유전 물질(DNA complex dielectric)이고, 상기 DNA 복합 유전 물질은 DNA를 가공한 DNA-CTMA(cetyltrimethylammonium) 또는 DNA-OTMA(octadecyltrimethylammonium chloride)일 수 있다. In an embodiment, the switching of the gradual polarization in the dielectric layer may be controlled by the voltage applied to the gate electrode. The threshold value or channel conductivity of the semiconductor channel layer may be changed by controlling the polarization in the dielectric layer. Resistance switching of the variable resistance memory may be induced by a current flowing through the one electrode of the variable resistance memory from the second source/drain of the field effect transistor. The biocomposite genetic material may be a DNA complex dielectric material, and the DNA complex genetic material may be DNA-CTMA (cetyltrimethylammonium) or DNA-OTMA (octadecyltrimethylammonium chloride) processed by DNA.
상기 가변 저항 메모리는, 제 1 전극; 상기 제1 전극 상에 형성되며, 복수의 금속 베이컨시를 갖는 반도체 산화물층; 및 상기 반도체 산화물층 상에 형성된 제2 전극을 포함할 수 있다. 상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 상기 금속 베이컨시에 금속 브릿지가 형성될 수 있다. The variable resistance memory includes: a first electrode; A semiconductor oxide layer formed on the first electrode and having a plurality of metal baconsi; And a second electrode formed on the semiconductor oxide layer. A metal bridge may be formed at the metal bacon of the variable resistance memory by a current flowing through the one electrode of the variable resistance memory.
상기 전계 효과 트랜지스터는 실리콘(Si), 폴리 실리콘(Poly Si) 및 2차원 반도체 재료 중 적어도 하나 이상을 포함하는 반도체 층을 더 포함할 수 있다. 상기 전계 효과 트랜지스터는 MOSFET, Junctionless FET 및 TFET 중 어느 하나 일 수 있다.The field effect transistor may further include a semiconductor layer including at least one of silicon (Si), polysilicon (Poly Si), and a 2D semiconductor material. The field effect transistor may be any one of a MOSFET, a junctionless FET, and a TFET.
본 발명의 다른 실시예에 따르면, 전계 효과 트랜지스터(FET) 및 가변 저항 메모리(CBRAM)를 포함하는 멀티 비트 시냅스 소자의 제조 방법으로서, 기판 상에 상기 전계 효과 트랜지스터의 반도체 채널층을 형성하는 단계; 상기 반도체 채널층의 양 단부에 제 1 소오스/드레인 및 제 2 소오스/드레인을 형성하는 단계; 상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 게이트 절연막을 형성하는 단계; 상기 게이트 절연막 상에 유전체막을 형성하는 단계; 상기 유전체막 상에 게이트 전극을 형성하는 단계; 및 상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 가변 저항 메모리(CBRAM)을 형성하는 단계를 포함하고, 상기 전계 효과 트랜지스터 및 상기 가변 저항 메모리는 직렬 연결되며, 상기 유전체막은 생체 복합 유전 물질을 포함하는 멀티 비트 시냅스 소자의 제조 방법이 제공될 수 있다.According to another embodiment of the present invention, a method of manufacturing a multi-bit synapse device including a field effect transistor (FET) and a variable resistance memory (CBRAM), comprising: forming a semiconductor channel layer of the field effect transistor on a substrate; Forming a first source/drain and a second source/drain at both ends of the semiconductor channel layer; Forming a gate insulating layer on the semiconductor channel layer between the first and second sources/drains; Forming a dielectric film on the gate insulating film; Forming a gate electrode on the dielectric film; And forming a variable resistance memory (CBRAM) on any one of the first and second sources/drains, wherein the field effect transistor and the variable resistance memory are connected in series, and the dielectric layer is a biocomposite dielectric material A method of manufacturing a multi-bit synaptic device comprising a may be provided.
상기 가변 저항 메모리를 형성하는 단계는, 상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 상기 가변 저항 메모리의 제1 전극을 형성하는 단계; 상기 제1 전극 상에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 형성하는 단계; 및 상기 반도체 산화물층 상에 제2 전극을 형성하는 단계를 포함할 수 있다. The forming of the variable resistance memory may include forming a first electrode of the variable resistance memory on any one of the first and second sources/drains; Forming a semiconductor oxide layer having a plurality of metal bacon on the first electrode; And forming a second electrode on the semiconductor oxide layer.
본 발명의 실시예에 따르면, 생체 복합 유전 물질을 갖는 전계 효과 트렌지스터와 이에 직렬 연결된 기변 저항 메모리를 기본 단위로 하는 시냅스 소자에 의해 멀티 비트를 구현함으로써, 더 많은 상태의 가중치를 확보함으로써, 뉴로모픽 반도체 시스템을 구성하는 시냅스 소자의 수를 줄이고 전력 소모를 감소시킬 수 있으며, 고집적화에 유리하여 보다 효율적인 인공 지능 학습을 가능하게 하는 멀티레벨 시냅스 소자가 제공될 수 있다. According to an embodiment of the present invention, by implementing multi-bits using a synaptic element having a field effect transistor having a biocomposite dielectric material and a staggered resistance memory connected in series thereto as a basic unit, the weight of more states is secured. It is possible to reduce the number of synaptic devices constituting the PIC semiconductor system, reduce power consumption, and provide a multilevel synaptic device that enables more efficient artificial intelligence learning because it is advantageous for high integration.
또한, 본 발명의 실시예에 따르면, 기존의 시냅스 소자에 비해 더 많은 상태의 가중치를 확보함으로써, 뉴로모픽 반도체 시스템을 구성하는 시냅스 소자의 수를 줄이고 전력 소모를 감소시킬 수 있으며, 고집적화에 유리하여 보다 효율적인 인공 지능 학습을 가능하게 하는 멀티레벨 시냅스 소자의 제조 방법이 제공될 수 있다. In addition, according to an embodiment of the present invention, by securing more weights of states compared to the existing synaptic devices, the number of synaptic devices constituting the neuromorphic semiconductor system can be reduced, power consumption can be reduced, and high integration is advantageous. Thus, a method of manufacturing a multilevel synaptic device that enables more efficient artificial intelligence learning may be provided.
도 1은 본 발명의 일 실시예에 따른 시냅스 소자의 등가 회로를 나타내는 도면이다.
도 2는 본 발명의 일 실시예에 따른 시냅스 소자를 도시하는 단면도이다.
도 3은 본 발명의 다른 실시예에 따른 시냅스 소자를 도시하는 단면도이다.
도 4는 본 발명의 일 실시예에 따른 시냅스 소자의 제조 방법을 나타내는 흐름도이다.
도 5는 본 발명의 일 실시예에 따른 시냅스 소자를 구성하는 가변 저항 메모리(CBRAM)의 제조 방법을 나타내는 흐름도이다.1 is a diagram showing an equivalent circuit of a synaptic device according to an embodiment of the present invention.
2 is a cross-sectional view showing a synaptic device according to an embodiment of the present invention.
3 is a cross-sectional view showing a synaptic device according to another embodiment of the present invention.
4 is a flowchart showing a method of manufacturing a synaptic device according to an embodiment of the present invention.
5 is a flowchart illustrating a method of manufacturing a variable resistance memory (CBRAM) constituting a synaptic device according to an embodiment of the present invention.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시예를 상세히 설명하기로 한다.Hereinafter, preferred embodiments of the present invention will be described in detail with reference to the accompanying drawings.
본 발명의 실시예들은 당해 기술 분야에서 통상의 지식을 가진 자에게 본 발명을 더욱 완전하게 설명하기 위하여 제공되는 것이며, 하기 실시예는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 하기 실시예에 한정되는 것은 아니다. 오히려, 이들 실시예는 본 개시를 더욱 충실하고 완전하게 하고, 당업자에게 본 발명의 사상을 완전하게 전달하기 위하여 제공되는 것이다.The embodiments of the present invention are provided to more completely describe the present invention to those of ordinary skill in the art, and the following examples may be modified in various other forms, and the scope of the present invention is as follows. It is not limited to the examples. Rather, these embodiments are provided to make the present disclosure more faithful and complete, and to completely convey the spirit of the present invention to those skilled in the art.
도면에서 동일 부호는 동일한 요소를 지칭한다. 또한, 본 명세서에서 사용된 바와 같이, 용어 "및/또는"은 해당 열거된 항목 중 어느 하나 및 하나 이상의 모든 조합을 포함한다.In the drawings, the same reference numerals refer to the same elements. Also, as used herein, the term “and/or” includes any and all combinations of one or more of the corresponding listed items.
본 명세서에서 사용된 용어는 실시예를 설명하기 위하여 사용되며, 본 발명의 범위를 제한하기 위한 것이 아니다. 또한, 본 명세서에서 단수로 기재되어 있다 하더라도, 문맥상 단수를 분명히 지적하는 것이 아니라면, 복수의 형태를 포함할 수 있다. 또한, 본 명세서에서 사용되는 "포함한다(comprise)" 및/또는 "포함하는(comprising)"이란 용어는 언급한 형상들, 숫자, 단계, 동작, 부재, 요소 및/또는 이들 그룹의 존재를 특정하는 것이며, 다른 형상, 숫자, 동작, 부재, 요소 및/또는 그룹들의 존재 또는 부가를 배제하는 것이 아니다. 또한, 본 명세서에서 기판 또는 다른 층 "상에(on)" 형성된 층에 대한 언급은 상기 기판 또는 다른 층의 바로 위에 형성된 층을 지칭하거나, 상기 기판 또는 다른 층 상에 형성된 중간층 또는 중간층들 상에 형성된 층을 지칭할 수도 있다. The terms used in this specification are used to describe examples, and are not intended to limit the scope of the present invention. In addition, even if it is described in the singular in this specification, a plurality of forms may be included unless the context clearly indicates the singular. In addition, the terms "comprise" and/or "comprising" as used herein specify the presence of the mentioned shapes, numbers, steps, actions, members, elements and/or groups thereof. It does not exclude the presence or addition of other shapes, numbers, movements, members, elements and/or groups. In addition, reference to a layer formed "on" a substrate or other layer herein refers to a layer formed directly on the substrate or other layer, or on an intermediate layer or intermediate layers formed on the substrate or other layer. It may also refer to the formed layer.
도 1은 본 발명의 일 실시예에 따른 시냅스 소자(10)의 등가 회로를 나타내는 도면이다. 1 is a diagram showing an equivalent circuit of the synaptic device 10 according to an embodiment of the present invention.
도 1을 참조하면, 시냅스 소자(10)는 생체 복합 유전 물질(DNA complex dielectric)을 유전막으로 사용하는 전계 효과 트랜지스터(BioFET)와, 저항값을 조절하여 메모리 동작을 수행할 수 있는 가변 저항 메모리(CBRAM)를 포함하고, 전계 효과 트랜지스터(BioFET)와 가변 저항 메모리(CBRAM)가 직렬로 연결될 수 있다. 일 실시예에서, 전계 효과 트랜지스터(BioFET)의 게이트에는 제 1 동작 신호로서, 게이트 전압(VG)이 인가되고, 소오스는 접지(GND)되어 있고, 전계 효과 트랜지스터(BioFET)의 드레인이 가변 저항 메모리(CBRAM)의 하부 전극과 연결되어 있으며, 가변 저항 메모리(CBRAM)의 상부 전극에는 제 2 동작 신호로서 VD가 인가될 수 있다. 그러나, 이들 전압 신호들은 이러한 실시예에 한정되지 않으며, 본 발명의 특징을 유지하는 다양한 전압이 인가 전압으로서 사용될 수 있다.Referring to FIG. 1, the synaptic device 10 includes a field effect transistor (BioFET) using a DNA complex dielectric as a dielectric layer, and a variable resistance memory (BioFET) capable of performing a memory operation by adjusting a resistance value. CBRAM), and a field effect transistor (BioFET) and a variable resistance memory (CBRAM) may be connected in series. In one embodiment, as a first operation signal, a gate voltage V G is applied to a gate of a field effect transistor (BioFET), a source is ground (GND), and a drain of the field effect transistor (BioFET) is a variable resistance It is connected to the lower electrode of the memory CBRAM, and V D may be applied as a second operation signal to the upper electrode of the variable resistance memory CBRAM. However, these voltage signals are not limited to this embodiment, and various voltages maintaining the characteristics of the present invention may be used as the applied voltage.
전계 효과 트랜지스터(BioFET)는 생체 물질인 DNA를 가공한 DNA-CTMA, DNA-OTMA 등의 DNA 복합 유전 물질(DNA complex dielectric)을 트랜지스터의 게이트 스택의 일부로서 사용할 수 있다. 전계 효과 트랜지스터(BioFET)는 게이트에 인가되는 전압 펄스(VG)를 통해 상기 DNA 복합 유전 물질의 분극을 조절함으로써 채널의 전도도를 제어할 수 있다. 또한, 상기 DNA 복합 유전 물질의 분극은 가역적인 이력(hysteresis) 특성을 가질 수 있다. 상기 게이트 절연막의 분극 상태에 따라 트랜지스터의 문턱 전압이 달라지면서 상기 인가되는 게이트 전압에 따른 채널의 전도도가 제어될 수 있다. 이에 관하여는 도 2를 참조하여 상세히 후술될 것이다.A field effect transistor (BioFET) may use a DNA complex dielectric material such as DNA-CTMA or DNA-OTMA processed from DNA, which is a biological material, as a part of the gate stack of the transistor. The field effect transistor (BioFET) can control the conductivity of the channel by controlling the polarization of the DNA composite dielectric material through the voltage pulse V G applied to the gate. In addition, the polarization of the DNA complex genetic material may have a reversible hysteresis property. While the threshold voltage of the transistor is changed according to the polarization state of the gate insulating layer, the conductivity of the channel according to the applied gate voltage may be controlled. This will be described in detail later with reference to FIG. 2.
전계 효과 트랜지스터(BioFET)의 게이트 전극에 펄스 전압을 인가함으로써, 생체 복합 유전 물질을 유전막으로 사용하는 전계 효과 트랜지스터(BioFET)는 채널 내의 쌍극자의 분극 상태의 변화에 따라 전계 효과 트랜지스터(BioFET)의 채널 전도도가 높은 상태(채널 저항이 낮은 상태)로부터 채널 전도도가 낮은 상태(채널 저항이 높은 상태)로 변화할 수 있다. 또한, 다른 펄스 전압을 인가함으로써, 전계 효과 트랜지스터(BioFET)의 채널 전도도가 낮은 상태(채널 저항이 높은 상태)로부터 채널 전도도가 높은 상태(채널 저항이 낮은 상태)로 변화할 수 있다. 따라서, 게이트 전극에 인가되는 펄스 전압에 따라 다양한 채널 전도도를 얻을 수 있다.By applying a pulse voltage to the gate electrode of a field effect transistor (BioFET), a field effect transistor (BioFET) using a biocomposite dielectric material as a dielectric film is the channel of the field effect transistor (BioFET) according to the change of the polarization state of the dipole in the channel It may change from a state of high conductivity (a state of low channel resistance) to a state of low channel conductivity (a state of high channel resistance). Further, by applying a different pulse voltage, the field effect transistor (BioFET) can change from a low channel conductivity state (a high channel resistance state) to a high channel conductivity state (a low channel resistance state). Accordingly, various channel conductivities can be obtained according to the pulse voltage applied to the gate electrode.
가변 저항 메모리(또는, 도전성 브릿지 메모리라고 지칭됨; CBRAM)는 산소 공동(oxygen vacancy) 기반의 저항 변화 메모리와는 달리 고유 결함(intrinsic defect) 아닌 외부 결함(extrinsic defect)인 금속 이온을 이용한다. CBRAM은 고체의 전해질에서 Cu나 Ag와 같은 유동 이온(mobile ion)의 동작을 조절하여 전류 경로(filament)를 형성하고 이를 조절함으로써 스위칭을 하게 되며, 높은 on/off 전류비 특성을 지닌다. 기존의 저항성 메모리처럼 동일한 물질을 이용하더라도 제조 방법 및 후공정에 따라 그 특성이 매우 복잡하여 변화하며, 버퍼층 또는 합금 전극을 이용하는 경우 계단형 방식의(stepwise) 전기 전도도 변화를 구현할 수도 있다.Variable resistance memory (also referred to as conductive bridge memory; CBRAM) uses metal ions, which are external defects rather than intrinsic defects, unlike oxygen vacancy-based resistance change memories. CBRAM forms a current filament by controlling the operation of mobile ions such as Cu or Ag in a solid electrolyte, and performs switching by controlling it, and has a high on/off current ratio characteristic. Even if the same material is used as a conventional resistive memory, its characteristics are very complex and change according to a manufacturing method and post-process, and when a buffer layer or an alloy electrode is used, a stepwise electrical conductivity change may be implemented.
가변 저항 메모리(CBRAM)는 상부 전극과 하부 전극 사이에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 포함하도록 구성될 수 있다. 예를 들면, 하부 전극에 포지티브 전압이 인가되고, 상부 전극에 네거티브 전압이 인가되면, 하부 전극으로부터 양이온이 반도체 산화물층의 금속 베이컨시를 따라 이동하면서 금속 베이컨시에 환원되어 금속 브릿지를 형성하고, 그에 따라 가변 저항 메모리(CBRAM)를 저저항 상태(Low Resistance State)로 만든다. 그리고, 가변 저항 메모리(CBRAM)의 하부 전극에 네거티브 전압이 인가되고, 상부 전극에 포지티브 전압이 인가되면, 반도체 산화물층의 금속 양이온이 하부 전극으로 이동하면서 환원되고, 그에 따라 금속 브릿지가 끊어져 베모리 소자를 고저항 상태(High Resistance State)로 만든다. 가변 저항 메모리(CBRAM)가 전계 효과 트랜지스터(BioFET)의 드레인에 직렬로 연결되어 있기 때문에, 가변 저항 메모리(CBRAM)의 상부 전극 및 하부 전극 사이의 전압의 차에 의해 가변 저항 메모리(CBRAM)의 셋(set) 또는 리셋(reset) 동작을 제어함으로써 가변 저항 메모리(CBRAM)을 고저항 상태 또는 저저항 상태로 변화시킬 수 있다. 즉, 전계 효과 트랜지스터(BioFET)의 드레인 전압에 따라 가변 저항 메모리(CBRAM)은 다중의 저항값을 갖게 되고, 전계 효과 트랜지스터(BioFET)의 분극 상태에 따라서 추가적으로 다중의 출력 전류 레벨을 얻을 수 있다.The variable resistance memory CBRAM may be configured to include a semiconductor oxide layer having a plurality of metal baconities between an upper electrode and a lower electrode. For example, when a positive voltage is applied to the lower electrode and a negative voltage is applied to the upper electrode, positive ions from the lower electrode move along the metal bacon city of the semiconductor oxide layer and are reduced at the metal bacon to form a metal bridge, Accordingly, the variable resistance memory (CBRAM) is made into a low resistance state. In addition, when a negative voltage is applied to the lower electrode of the variable resistance memory (CBRAM) and a positive voltage is applied to the upper electrode, the metal cations of the semiconductor oxide layer are reduced while moving to the lower electrode, and accordingly, the metal bridge is cut off. Make the device a high resistance state. Since the variable resistance memory (CBRAM) is connected in series to the drain of the field effect transistor (BioFET), the variable resistance memory (CBRAM) is set by the difference in voltage between the upper and lower electrodes of the variable resistance memory (CBRAM). By controlling the (set) or reset operation, the variable resistance memory (CBRAM) can be changed into a high resistance state or a low resistance state. That is, depending on the drain voltage of the field effect transistor (BioFET), the variable resistance memory (CBRAM) has multiple resistance values, and it is possible to additionally obtain multiple output current levels according to the polarization state of the field effect transistor (BioFET).
상기 DNA 복합 유전 물질은 기존의 유기물 기반 박막트랜지스터(OTFT)의 공정상 장점을 지니기 때문에 대면적으로 극박막 절연층 형성에 유리하다. 솔루션 공법을 이용하여 간단한 코팅으로 형성하고 예를 들면, 150°C 이하의 저온 공정을 거침으로서 기존의 CMOS 기반 공정에 대해 높은 정합성을 지니며, 자체적으로 높은 투명성과 휨성능이 좋아 유연성 반도체를 구성하는 유전 물질로서도 활용될 수 있다.The DNA complex dielectric material is advantageous in forming an ultra-thin insulating layer over a large area because it has advantages in the process of a conventional organic material-based thin film transistor (OTFT). It is formed with a simple coating using the solution method, for example, by going through a low-temperature process of 150°C or lower, has high consistency with the existing CMOS-based process, and has high transparency and good bending performance by itself, making it a flexible semiconductor. It can also be used as a genetic material.
도 2는 본 발명의 일 실시예에 따른 시냅스 소자(10)를 도시하는 단면도이다. 2 is a cross-sectional view showing a synaptic device 10 according to an embodiment of the present invention.
도 2를 참조하면, 시냅스 소자(10)는 기판(P-sub) 상에 MOSFET 구조를 갖고, 생체 복합 유전 물질을 게이트 스택의 일부로서 사용하는 전계 효과 트랜지스터(BioFET)와, 전계 효과 트랜지스터(BioFET)의 드레인 전극 상에 직접 적층된 가변 저항 메모리(CBRAM)를 포함할 수 있다. 일 실시예에서, 전계 효과 트랜지스터(BioFET)는 NMOS FET일 수 있으며, 이 경우, 기판(P-sub)은 P형 불순물로 도핑될 수 있고, 기판(P-sub)의 소오스(S) 및/또는 드레인(D)은 N형 불순물로 도핑될 수 있다. 그러나, 이러한 기판 및 소오스 및/또는 드레인의 불순물 도핑은 여기에 한정되지 않으며, 반대로 기판은 N형 불순물로 도핑되고, 소오스및/또는 드레인이 P형 불순물로 도핑된 PMOS FET일 수도 있다.Referring to FIG. 2, the synaptic device 10 has a MOSFET structure on a substrate (P-sub), a field effect transistor (BioFET) using a biocomposite dielectric material as a part of a gate stack, and a field effect transistor (BioFET). A variable resistance memory (CBRAM) directly stacked on the drain electrode of) may be included. In one embodiment, the field effect transistor (BioFET) may be an NMOS FET, and in this case, the substrate (P-sub) may be doped with a P-type impurity, and the source (S) of the substrate (P-sub) and/ Alternatively, the drain D may be doped with an N-type impurity. However, the impurity doping of the substrate and the source and/or drain is not limited thereto. Conversely, the substrate may be a PMOS FET doped with an N-type impurity and the source and/or drain doped with a P-type impurity.
전계 효과 트랜지스터(BioFET)는 MOSFET에 한정되지 않는다. 다른 실시예에서는 전계 효과를 이용한 Junctionless FET 또는 TFET 구조의 트랜지스터를 전계 효과 트랜지스터(BioFET)로서 사용할 수 있다.Field effect transistors (BioFETs) are not limited to MOSFETs. In another embodiment, a transistor having a junctionless FET or TFET structure using a field effect may be used as a field effect transistor (BioFET).
전계 효과 트랜지스터(BioFET)는 반도체 채널층, 반도체 채널층의 양 단부에 각각 배치되는 소오스(S) 및 드레인(D), 소오스(S)와 드레인(D) 사이의 반도체 채널층 상에 배치되는 게이트 절연막(GD: Gate Dielectric), 게이트 절연막(GD) 상에 배치되는 생체 복합 유전 물질을 포함하는 유전체막(CD: Complex Dielectric), 및 유전체막(CD) 상에 배치되는 게이트 전극(GE: Gate Electrode)을 포함할 수 있다. A field effect transistor (BioFET) is a semiconductor channel layer, a source (S) and a drain (D) disposed at both ends of the semiconductor channel layer, respectively, and a gate disposed on the semiconductor channel layer between the source (S) and the drain (D). An insulating film (GD: Gate Dielectric), a dielectric film (CD: Complex Dielectric) including a biocomposite dielectric material disposed on the gate insulating film (GD), and a gate electrode (GE) disposed on the dielectric film (CD) ) Can be included.
가변 저항 메모리(CBRAM)는 하부 전극(BE)과, 하부 전극(BE) 상에 형성되며 복수의 금속 베이컨시를 갖는 반도체 산화물층(SL)과, 반도체 산화물층(SL) 상에 형성된 상부 전극(TE)을 포함할 수 있다. 가변 저항 메모리(CBRAM)의 하부 전극(BE)이 전계 효과 트랜지스터(BioFET)의 드레인(D)에 연결될 수 있다. 가변 저항 메모리(CBRAM)의 하부 전극(BE)은 전계 효과 트랜지스터(BioFET)의 드레인(D)에 직접 컨택되거나 비아 전극과 같은 중간 도전체를 경유하여 연결될 수도 있다.The variable resistance memory CBRAM includes a lower electrode BE, a semiconductor oxide layer SL formed on the lower electrode BE and having a plurality of metal baconsi, and an upper electrode formed on the semiconductor oxide layer SL. TE) may be included. The lower electrode BE of the variable resistance memory CBRAM may be connected to the drain D of the field effect transistor BioFET. The lower electrode BE of the variable resistance memory CBRAM may directly contact the drain D of the field effect transistor BioFET, or may be connected via an intermediate conductor such as a via electrode.
게이트 전극(GE)에 인가되는 전압(VG)에 의해 유전체막(CD) 내에서 점진적인 분극의 스위칭이 조절되고, 유전체막(CD) 내의 분극 조절에 의해 반도체 채널층의 문턱값 또는 채널 전도도가 변화할 수 있다. The switching of the gradual polarization in the dielectric film CD is controlled by the voltage V G applied to the gate electrode GE, and the threshold value or channel conductivity of the semiconductor channel layer is controlled by the polarization control in the dielectric film CD. Can change.
도 2를 참조하면, 게이트 전극(GE)에 전압 펄스를 인가함으로써, 전계 효과 트랜지스터(BioFET)의 채널 전도도가 높은 상태(채널 저항이 낮은 상태)로부터 채널 전도도가 낮은 상태(채널 저항이 높은 상태)로, 또는 채널 전도도가 낮은 상태로부터 채널 전도도가 높은 상태로 변화할 수 있다. 상이한 타이밍에 인가되는 게이트 펄스 및 드레인 펄스는 전계 효과 트랜지스터(BioFET)의 게이트 스택의 분극을 변화시키고, 이에 따라 채널 전도도 및 드레인 전류를 변화시킬 수 있다.Referring to FIG. 2, by applying a voltage pulse to the gate electrode GE, the channel conductivity of the field effect transistor (BioFET) is high (the channel resistance is low) to the channel conductivity is low (the channel resistance is high). Alternatively, the channel conductivity may be changed from a low channel conductivity state to a high channel conductivity state. The gate pulse and the drain pulse applied at different timings may change the polarization of the gate stack of the field effect transistor (BioFET), thereby changing the channel conductivity and drain current.
먼저, 게이트 전극(GE)에 0 보다 큰 전압이 인가되면, 인가된 전계 방향에 따라 유전체막(CD) 내의 쌍극자가 수직 방향으로 정렬하고, 이로 인해 채널에는 캐리어인 전자가 유도되므로, 채널 전도도가 높아지고 채널의 문턱 전압이 낮아진다. 이 때의 채널 전도도의 변화량은 게이트 전극(GE)에 인가되는 전압의 크기에 의해 제어할 수 있다. 채널 전도도는 게이트 전극(GE)에 인가되는 펄스에 의해 영향을 받고, 채널 전도도의 변화에 따라 소스 영역과 드레인 영역 사이의 캐리어의 흐름이 영향을 받게 된다. 따라서, 게이트 전극(GE)에 0 보다 큰 게이트 전압을 인가함으로써 유전체막(CD) 내의 쌍극자의 분극 및 채널 특성이 프로그램될 수 있다. 이와 같은 프로그램에 의해 채널 전도도가 높아지므로, 그 후에 동일한 게이트 전압(VG)을 인가하더라도, 드레인 전류가 증가하게 된다. 따라서, 흥분 상태(excited state), 즉 프리 뉴런과 포스트 뉴런 사이의 강화된 접속을 구현할 수 있다.First, when a voltage greater than 0 is applied to the gate electrode GE, the dipoles in the dielectric film CD are aligned in the vertical direction according to the applied electric field direction, thereby inducing electrons as carriers to the channel, so that the channel conductivity is High and the threshold voltage of the channel is lowered. The amount of change in the channel conductivity at this time can be controlled by the magnitude of the voltage applied to the gate electrode GE. The channel conductivity is affected by the pulse applied to the gate electrode GE, and the flow of carriers between the source region and the drain region is affected according to the change in the channel conductivity. Accordingly, by applying a gate voltage greater than 0 to the gate electrode GE, the polarization and channel characteristics of the dipole in the dielectric film CD can be programmed. Since the channel conductivity is increased by such a program, the drain current increases even if the same gate voltage V G is applied thereafter. Thus, it is possible to implement an excited state, that is, an enhanced connection between free neurons and post neurons.
게이트 전극(GE)에 0 보다 작은 전압이 인가되면, 인가된 전계 방향에 따라 유전체막(CD) 내의 쌍극자가 수직 방향으로 정렬하고, 이로 인해 채널에는 홀이 유도되므로, 채널 전도도가 낮아지고 채널의 문턱 전압이 높아진다. 이 때의 채널 전도도의 변화량은 게이트 전극(GE)에 인가되는 전압의 크기에 의해 제어할 수 있다. 따라서, 게이트 전극(GE)에 0 보다 작은 게이트 전압을 인가함으로써, 유전체막(CD) 내의 쌍극자의 분극 및 채널 특성이 프로그램될 수 있다. 이와 같은 프로그램에 의해 채널 전도도가 낮아지므로, 그 후에 동일한 게이트 전압(VG)을 인가하더라도, 드레인 전류가 감소하게 된다. 따라서, 억제 상태(inhibited state), 즉 프리 뉴런과 포스트 뉴런 사이의 약화된 접속을 구현할 수 있다.When a voltage less than 0 is applied to the gate electrode GE, the dipoles in the dielectric film CD are aligned in the vertical direction according to the applied electric field direction, thereby inducing a hole in the channel. The threshold voltage increases. The amount of change in the channel conductivity at this time can be controlled by the magnitude of the voltage applied to the gate electrode GE. Accordingly, by applying a gate voltage smaller than 0 to the gate electrode GE, the polarization of the dipole in the dielectric film CD and the channel characteristics can be programmed. Since the channel conductivity is lowered by such a program, even if the same gate voltage V G is applied thereafter, the drain current decreases. Thus, it is possible to implement an inhibited state, that is, a weakened connection between free neurons and post neurons.
또한, 전계 효과 트랜지스터(BioFET)의 드레인(D)으로부터 가변 저항 메모리의 가변 저항 메모리(CBRAM)의 하부 전극(BE)으로 흐르는 전류에 의해 가변 저항 메모리의 저항 스위칭이 유도될 수 있다. 그리고, 가변 저항 메모리(CBRAM)의 하부 전극(BE)을 통해 흐르는 전류에 의해 가변 저항 메모리(CBRAM)의 금속 이온의 정렬에 의해 금속 브릿지가 형성될 수 있다.Further, resistance switching of the variable resistance memory may be induced by a current flowing from the drain D of the field effect transistor BioFET to the lower electrode BE of the variable resistance memory CBRAM of the variable resistance memory. In addition, a metal bridge may be formed by alignment of metal ions in the variable resistance memory CBRAM by a current flowing through the lower electrode BE of the variable resistance memory CBRAM.
가변 저항 메모리(CBRAM)의 상부 전극(TE)은 화학적으로 비활성인 도전성 물질을 이용하여 형성할 수 있다. 즉, 상부 전극(TE)에 포지티브 전압을 인가하여도 반도체 산화물층(SL)으로 양이온이 이동되지 않는 물질로 형성될 수 있다. 화학적으로 비활성인 도전성 물질로는 백금(Pt), 루테늄(Ru), 티타늄 질화물(TiN), 탄탈륨 질화물(TaN) 중에서 선택된 적어도 하나를 포함할 수 있다. 이러한 화학적으로 비활성인 도전성 물질을 이용하여 상부 전극(TE)은 단일층 또는 2층 이상의 적층 구조로 형성할 수 있다.The upper electrode TE of the variable resistance memory CBRAM may be formed using a chemically inert conductive material. That is, even when a positive voltage is applied to the upper electrode TE, it may be formed of a material in which positive ions do not move to the semiconductor oxide layer SL. The chemically inert conductive material may include at least one selected from platinum (Pt), ruthenium (Ru), titanium nitride (TiN), and tantalum nitride (TaN). Using such a chemically inert conductive material, the upper electrode TE may be formed in a single layer or a stacked structure of two or more layers.
가변 저항 메모리(CBRAM)의 반도체 산화물층(SL)은 내부에 다수의 베이컨시(vacancy)를 가지며, 하부 전극(TE)으로부터 확산된 금속 이온에 의해 브릿지가 형성된다. 이러한 반도체 산화물층(SL)은 p형 반도체 산화물 및 n형 반도체 산화물로 형성할 수 있다. p형 반도체 산화물은 NiO, SnxO, CoxOy를 포함할 수 있고, n형 반도체 산화물은 TiOx, ZnxO, AlxOy, IGZO(indium galluim zincoxide)를 포함할 수 있다. 반도체 산화물층(SL)은 p형 반도체 산화물 및 n형 반도체 산화물의 적어도 어느 하나, 또는 이들을 혼합하여 형성할 수 있다. 반도체 산화물층(SL)의 금속 베이컨시를 통해 하부 전극(BE)으로부터의 양이온이 이동할 수 있고, 양이온이 금속 베이컨시에 환원되면서 반도체 산화물층(SL) 내에 금속 브릿지가 형성될 수 있다.The semiconductor oxide layer SL of the variable resistance memory CBRAM has a plurality of vaconities therein, and a bridge is formed by metal ions diffused from the lower electrode TE. The semiconductor oxide layer SL may be formed of a p-type semiconductor oxide and an n-type semiconductor oxide. The p-type semiconductor oxide may include NiO, SnxO, and CoxOy, and the n-type semiconductor oxide may include TiO x , Zn x O, Al x O y , and indium galluim zincoxide (IGZO). The semiconductor oxide layer SL may be formed by at least one of a p-type semiconductor oxide and an n-type semiconductor oxide, or a mixture thereof. Cations from the lower electrode BE may move through the metal bacon of the semiconductor oxide layer SL, and a metal bridge may be formed in the semiconductor oxide layer SL as the cations are reduced during the metal bacon.
하부 전극(BE)은 금속 이온이 발생되는 도전 물질을 포함할 수 있다. 즉, 하부 전극(BE)에 포지티브 전압을 인가하였을 때 양이온이 발생되어 반도체 산화물층(SL)로 이동하는 물질로 형성될 수 있다. 금속 이온이 발생되는 도전 물질은 구리(Cu) 및 은(Ag)을 포함할 수 있다. 본 실시예는 하부 전극(BE)으로 은을 이용한다. 이러한 하부 전극(BE)에 포지티브(positive) 전압이 인가되면 하부 전극(BE)의 금속 양이온이 반도체 산화물층(SL)의 금속 베이컨시를 따라 이동하면서 금속 베이컨시에 치환되고 그에 따라 브릿지가 형성된다. 금속 브릿지가 형성됨으로써 가변 저항 메모리(CBRAM)는 저저항 상태를 갖게 된다. 또한, 하부 전극(BE)에 네가티브(negative) 전압이 인가되면 양이온이 다시 하부 전극(BE)으로 이동하여 환원되고, 그에 따라 반도체 산화물층(SL) 내에 형성된 금속 브릿지가 끊어지게 되어 메모리 소자는 고저항 상태를 갖게 된다.The lower electrode BE may include a conductive material in which metal ions are generated. That is, when a positive voltage is applied to the lower electrode BE, positive ions are generated and may be formed of a material that moves to the semiconductor oxide layer SL. The conductive material in which metal ions are generated may include copper (Cu) and silver (Ag). In this embodiment, silver is used as the lower electrode BE. When a positive voltage is applied to the lower electrode BE, the metal cations of the lower electrode BE move along the metal bacon city of the semiconductor oxide layer SL, and are replaced at the metal bacon city, thereby forming a bridge. . By forming the metal bridge, the variable resistance memory (CBRAM) has a low resistance state. In addition, when a negative voltage is applied to the lower electrode BE, the positive ions move back to the lower electrode BE and are reduced, and accordingly, the metal bridge formed in the semiconductor oxide layer SL is cut off and the memory element is damaged. It has a state of resistance.
생체 복합 유전 물질은 DNA 복합 유전 물질(DNA complex dielectric)로서, 예컨대 DNA를 가공한 DNA-CTMA(cetyltrimethylammonium) 또는 DNA-OTMA(octadecyltrimethylammonium chloride)일 수 있다. DNA-CTMA, DNA-OTMA 등의 DNA 복합 유전 물질의 공정 온도는 150°C 이하의 저온이므로, 공정 전반을 저온 공정으로 진행할 수 있다. 이에 따라, 가변 저항 메모리(CBRAM)의 형성도 PVD(physical vapor deposition)에 의해 진행하는 것이 바람직하다. 그러나, 가변 저항 메모리(CDRAM)를 PVD 이외의 CVD 등의 다른 제조 방법에 의해서 형성할 수도 있다.The biocomposite genetic material may be a DNA complex dielectric material, for example, DNA-CTMA (cetyltrimethylammonium) or DNA-OTMA (octadecyltrimethylammonium chloride) processed DNA. Since the processing temperature of DNA complex genetic materials such as DNA-CTMA and DNA-OTMA is lower than 150°C, the entire process can be performed as a low-temperature process. Accordingly, it is preferable that the variable resistance memory (CBRAM) is formed by physical vapor deposition (PVD). However, the variable resistance memory (CDRAM) can also be formed by other manufacturing methods such as CVD other than PVD.
시냅스 소자(10)의 동작을 위해서는 두 개의 바이어스 전압을 사용한다. 즉, 분극의 점진적인 스위칭을 이용한 전계 효과 트랜지스터(BioFET)의 프로그래밍과 가변 저항 메모리(CBRAM)의 점진적인 전도도 레벨 다중화를 통한 프로그래밍의 두 가지 학습 메커니즘을 통합함으로써 다중 상태 시냅스 소자를 구현할 수 있다. 먼저, 게이트 전압(VG)의 조절을 통해 전계 효과 트랜지스터(BioFET)의 분극을 조절함으로써 채널의 저항을 조절한다. 이를 통하여 흐르는 전류를 조절하고 가변 저항 메모리(CBRAM)의 하부 전극(BE)에 인가되는 유효 전압과 드레인 전압(VD)의 차이를 통해 가변 저항 메모리(CBRAM)의 set/reset 동작을 제어함으로써 필라멘트(filament)의 성장을 다중화할 수가 있다. 즉, 드레인 전압(VD)에 따라 가변 저항 메모리(CBRAM)는 복수개의 저항값을 갖고 전계 효과 트랜지스터(BioFET)의 분극 상태에 따라 다중 상태의 출력 전류 레벨을 갖게 된다.Two bias voltages are used for the operation of the synaptic element 10. That is, it is possible to implement a multi-state synaptic device by integrating two learning mechanisms: programming of a field effect transistor (BioFET) using gradual polarization switching and programming through gradual conductivity level multiplexing of variable resistance memory (CBRAM). First, the resistance of the channel is adjusted by adjusting the polarization of the field effect transistor (BioFET) through the control of the gate voltage (V G ). By controlling the current flowing through this and controlling the set/reset operation of the variable resistance memory (CBRAM) through the difference between the effective voltage and the drain voltage (V D ) applied to the lower electrode (BE) of the variable resistance memory (CBRAM) The growth of (filament) can be multiplexed. That is, the variable resistance memory CBRAM has a plurality of resistance values according to the drain voltage V D and has a multi-state output current level according to the polarization state of the field effect transistor BioFET.
도 3은 본 발명의 다른 실시예에 따른 시냅스 소자를 도시하는 단면도이다. 3 is a cross-sectional view showing a synaptic device according to another embodiment of the present invention.
도 3을 참조하면, 시냅스 소자(20)는 기판(P-sub) 상에 MOSFET 구조를 갖고, 생체 복합 유전 물질을 게이트 스택의 일부로서 사용하는 전계 효과 트랜지스터(BioFET)와, 전계 효과 트랜지스터(BioFET)의 드레인 전극 상에 직접 적층된 가변 저항 메모리(CBRAM)를 포함할 수 있다. 3, the synaptic element 20 has a MOSFET structure on a substrate (P-sub), a field effect transistor (BioFET) using a biocomposite dielectric material as part of a gate stack, and a field effect transistor (BioFET). A variable resistance memory (CBRAM) directly stacked on the drain electrode of) may be included.
전계 효과 트랜지스터(BioFET)는 반도체 채널층, 반도체 채널층의 양 단부에 각각 배치되는 소오스(S) 및 드레인(D), 소오스(S)와 드레인(D) 사이의 반도체 채널층 상에 배치되는 게이트 절연막(GD: Gate Dielectric), 게이트 절연막(GD) 상에 배치되는 반도체 층(SL: Semiconductor Layer), 반도체 층(SL) 상에 배치되는 생체 복합 유전 물질을 포함하는 유전체막(CD: Complex Dielectric), 및 유전체막(CD) 상에 배치되는 게이트 전극(GE: Gate Electrode)을 포함할 수 있다. 전계 효과 트랜지스터(BioFET)의 반도체 채널층, 소오스(S), 드레인(D), 게이트 절연막(GD), 유전체막(CD) 및 가변 저항 메모리(CBRAM)에 관하여는 모순되지 않는 한 도 2를 참조하여 개시한 설명이 참조될 수 있다.A field effect transistor (BioFET) is a semiconductor channel layer, a source (S) and a drain (D) disposed at both ends of the semiconductor channel layer, respectively, and a gate disposed on the semiconductor channel layer between the source (S) and the drain (D). A dielectric film (CD: Complex Dielectric) including a biocomposite dielectric material disposed on an insulating film (GD), a semiconductor layer (SL) disposed on the gate insulating film (GD), and a semiconductor layer (SL) , And a gate electrode (GE) disposed on the dielectric layer CD. For the semiconductor channel layer, source (S), drain (D), gate insulating layer (GD), dielectric layer (CD) and variable resistance memory (CBRAM) of the field effect transistor (BioFET), see FIG. 2 unless contradictory. Thus, the disclosed description may be referred to.
반도체 층(SL)은 반도체 재료로 사용될 수 있는 실리콘(Si), 폴리 실리콘(Poly Si), 2차원 물질을 포함할 수 있다. 2차원 물질은 그래핀(graphene), 실리센(silicene), 흑린(black phosphorus), 보로펜(borophene), 육방정계의 질화붕소(hexagonal boron nitride), 전이금속 디칼코제나이드 또는 이들의 조합을 포함할 수 있다. 전이금속 디칼코제나이드는 전이금속 원소와 칼코젠 원소의 화합물이고, 전이금속 원소는 몰리브덴(Mo), 탄탈륨(Ta) 및 텅스텐(W) 중 어느 하나일 수 있고, 칼코젠 원소는 황(S), 셀레늄(Se) 및 텔루륨(Te) 중 어느 하나일 수 있다.The semiconductor layer SL may include silicon (Si), polysilicon (Poly Si), or a two-dimensional material that can be used as a semiconductor material. Two-dimensional materials include graphene, silicene, black phosphorus, borophene, hexagonal boron nitride, transition metal dichalcogenide, or combinations thereof. can do. Transition metal dichalcogenide is a compound of a transition metal element and a chalcogen element, the transition metal element may be any one of molybdenum (Mo), tantalum (Ta), and tungsten (W), and the chalcogen element is sulfur (S) , It may be any one of selenium (Se) and tellurium (Te).
반도체 층(SL)을 게이트 절연막(GD)와 유전체막(CD) 사이에 형성함으로써, 유전체막(CD)의 분극에 따른 전계의 변화에 추가하여, 게이트 전극(GE)에 인가되는 전압에 의해 형성되는 게이트 스택 내의 전계를 변화시킬 수 있으므로, 전계 효과 트랜지스터(BioFET)의 채널의 문턱 전압을 추가적으로 변화시킬 수 있다.By forming the semiconductor layer SL between the gate insulating film GD and the dielectric film CD, it is formed by the voltage applied to the gate electrode GE in addition to the change in the electric field due to the polarization of the dielectric film CD. Since the electric field in the gate stack can be changed, the threshold voltage of the channel of the field effect transistor (BioFET) can be additionally changed.
상기 [표 1]은 시냅스 소자(10)를 구성하는 전계 효과 트랜지스터(BioFET)가 3 bit/cell(8 state), 가변 저항 메모리(CBRAM)가 2 bit/cell(4 state) 동작이 가능하다고 가정했을 때 얻을 수 있는 전류 레벨의 수가 32개가 되는 것을 나타내는 예이다. 전류 레벨을 나타내는 5 digit 숫자에서 앞의 세 자리는 전계 효과 트랜지스터(BioFET)가, 뒤의 두 자리는 가변 저항 메모리(CBRAM)에 의해 결정된다. 전계 효과 트랜지스터(BioFET) 및 당 비트수 및 가변 저항 메모리(CBRAM)의 단위셀(Unit Cell) 당 비트수는 각 소자를 구성하는 물질의 성질과 구조에 따른 동작 특성에 따라 달라지므로 표 1의 내용은 하나의 실시예일 뿐이다. [Table 1] assumes that the field effect transistor (BioFET) constituting the synaptic device 10 is capable of 3 bit/cell (8 state) and the variable resistance memory (CBRAM) is capable of 2 bit/cell (4 state) operation. This is an example showing that the number of current levels that can be obtained is 32. In the 5-digit number representing the current level, the first three digits are determined by the field effect transistor (BioFET), and the second digits are determined by the variable resistance memory (CBRAM). The field effect transistor (BioFET), the number of bits per unit, and the number of bits per unit cell of the variable resistance memory (CBRAM) vary depending on the properties of the materials constituting each device and the operating characteristics according to the structure, so the contents of Table 1 Is only one example.
학습된 소자가 지니는 가중치를 파악하기 위한 전류 읽기 동작 전압은 구현 가능한 서로 다른 전류 레벨들 간의 간격이 가장 크게 이격되는 지점에서 결정해야 하는데, 이 지점은 일체형 시냅스 소자의 전달 특성 곡선을 확보하여 결정할 수 있다. The current reading operating voltage to determine the weight of the learned device should be determined at the point where the gap between the different current levels that can be implemented is the largest, and this point can be determined by obtaining the transfer characteristic curve of the integrated synaptic device. have.
도 4는 본 발명의 일 실시예에 따른 시냅스 소자(10)의 제조 방법을 나타내는 흐름도이다.4 is a flowchart illustrating a method of manufacturing the synaptic device 10 according to an embodiment of the present invention.
시냅스 소자(10)를 제조하기 위해, 먼저 기판 상에 전계 효과 트랜지스터(BioFET)의 반도체 채널층을 형성한다(S10). 그리고, 형성된 반도체 채널층의 양 단부에 소오스(S) 및 드레인(D)을 형성한다(S20). 그 후, 소오스(S)와 드레인(D) 사이의 반도체 채널층 상에 게이트 절연막(GD)을 형성한다(S30). 또한, 게이트 절연막(GD) 상에 생체 복합 유전 물질을 포함하는 유전체막(CD)을 형성하고(S40), 형성된 유전체막(CD) 상에 게이트 전극을 형성한다(S50). 그리고, 전계 효과 트랜지스터(BioFET)의 드레인(D) 상에 가변 저항 메모리(CBRAM)을 형성하며, 이 때 전계 효과 트랜지스터(BioFET)와 가변 저항 메모리(CBRAM)이 직렬 연결되도록 한다(S60).In order to manufacture the synaptic device 10, first, a semiconductor channel layer of a field effect transistor (BioFET) is formed on a substrate (S10). Then, a source (S) and a drain (D) are formed at both ends of the formed semiconductor channel layer (S20). After that, a gate insulating film GD is formed on the semiconductor channel layer between the source S and the drain D (S30). In addition, a dielectric layer CD including a biocomposite dielectric material is formed on the gate insulating layer GD (S40), and a gate electrode is formed on the formed dielectric layer CD (S50). A variable resistance memory (CBRAM) is formed on the drain (D) of the field effect transistor (BioFET), and the field effect transistor (BioFET) and the variable resistance memory (CBRAM) are connected in series (S60).
도 5는 본 발명의 일 실시예에 따른 시냅스 소자(10)를 구성하는 가변 저항 메모리(CBRAM)의 제조 방법을 나타내는 흐름도이다. 가변 저항 메모리(CBRAM)을 제조하기 위해, 전계 효과 트랜지스터(BioFET)의 드레인(D) 상에 하부 전극(BE)를 형성한다(S61). 또한, 형성된 하부 전극(BE) 상에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 형성한다(S62). 그리고, 형성된 반도체 산화물층 상에 상부 전극(TE)을 형성한다(S63).5 is a flowchart illustrating a method of manufacturing a variable resistance memory (CBRAM) constituting the synaptic device 10 according to an embodiment of the present invention. In order to manufacture the variable resistance memory CBRAM, the lower electrode BE is formed on the drain D of the field effect transistor BioFET (S61). In addition, a semiconductor oxide layer having a plurality of metal baconsi is formed on the formed lower electrode BE (S62). Then, an upper electrode TE is formed on the formed semiconductor oxide layer (S63).
이상에서 설명한 본 발명이 전술한 실시예 및 첨부된 도면에 한정되지 않으며, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러가지 치환, 변형 및 변경이 가능하다는 것은, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.The present invention described above is not limited to the above-described embodiments and the accompanying drawings, and that various substitutions, modifications, and changes are possible within the scope of the technical spirit of the present invention. It will be obvious to those who have knowledge.
Claims (12)
상기 전계 효과 트랜지스터는,
반도체 채널층;
상기 반도체 채널층의 양 단부에 각각 배치되는 제 1 소오스/드레인 및 제 2 소오스/드레인;
상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 배치되는 게이트 절연막;
상기 게이트 절연막 상에 배치되는 유전체막; 및
상기 유전체막 상에 배치되는 게이트 전극을 포함하며,
상기 가변 저항 메모리의 일 전극이 상기 트랜지스터의 상기 제 1 및 제 2 소오스/드레인 중 어느 하나에 연결되고,
상기 유전체막은 생체 복합 유전 물질을 포함하는 멀티 비트 시냅스 소자.A field effect transistor (FET) and a variable resistance memory (CBRAM) connected in series to the field effect transistor,
The field effect transistor,
A semiconductor channel layer;
A first source/drain and a second source/drain respectively disposed at both ends of the semiconductor channel layer;
A gate insulating layer disposed on the semiconductor channel layer between the first and second sources/drains;
A dielectric film disposed on the gate insulating film; And
And a gate electrode disposed on the dielectric film,
One electrode of the variable resistance memory is connected to any one of the first and second sources/drains of the transistor,
The dielectric layer is a multi-bit synaptic device comprising a biocomposite dielectric material.
상기 게이트 전극에 인가되는 전압에 의해 상기 유전체막 내에서 점진적인 분극의 스위칭이 조절되는 멀티 비트 시냅스 소자.The method of claim 1,
A multi-bit synaptic device in which gradual switching of polarization is controlled within the dielectric layer by a voltage applied to the gate electrode.
상기 유전체막 내의 분극 조절에 의해 상기 반도체 채널층의 문턱값 또는 채널 전도도가 변화하는 멀티 비트 시냅스 소자.The method of claim 1,
A multi-bit synapse device in which a threshold value or channel conductivity of the semiconductor channel layer is changed by controlling polarization in the dielectric layer.
상기 전계 효과 트랜지스터의 상기 제 2 소오스/드레인으로부터 상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 저항 스위칭이 유도되는 멀티 비트 시냅스 소자.The method of claim 1,
A multi-bit synaptic device in which resistance switching of the variable resistance memory is induced by a current flowing through the one electrode of the variable resistance memory from the second source/drain of the field effect transistor.
상기 생체 복합 유전 물질은 DNA 복합 유전 물질(DNA complex dielectric)인 멀티 비트 시냅스 소자.The method of claim 1,
The biocomposite genetic material is a multi-bit synaptic device of a DNA complex dielectric.
상기 DNA 복합 유전 물질은 DNA를 가공한 DNA-CTMA(cetyltrimethylammonium) 또는 DNA-OTMA(octadecyltrimethylammonium chloride)인 멀티 비트 시냅스 소자.The method of claim 5,
The DNA complex genetic material is a multi-bit synaptic device of DNA-CTMA (cetyltrimethylammonium) or DNA-OTMA (octadecyltrimethylammonium chloride) processed DNA.
상기 가변 저항 메모리는,
제 1 전극;
상기 제1 전극 상에 형성되며, 복수의 금속 베이컨시를 갖는 반도체 산화물층; 및
상기 반도체 산화물층 상에 형성된 제2 전극을 포함하는 멀티 비트 시냅스 소자.The method of claim 1,
The variable resistance memory,
A first electrode;
A semiconductor oxide layer formed on the first electrode and having a plurality of metal baconsi; And
Multi-bit synaptic device comprising a second electrode formed on the semiconductor oxide layer.
상기 가변 저항 메모리의 상기 일 전극을 통해 흐르는 전류에 의해 상기 가변 저항 메모리의 상기 금속 베이컨시에 금속 브릿지가 형성되는 멀티 비트 시냅스 소자.The method of claim 7,
A multi-bit synapse device in which a metal bridge is formed at the metal bacon of the variable resistance memory by a current flowing through the one electrode of the variable resistance memory.
상기 전계 효과 트랜지스터는 실리콘(Si), 폴리 실리콘(Poly Si) 및 2차원 반도체 재료 중 적어도 하나 이상을 포함하는 반도체 층을 더 포함하는 멀티 비트 시냅스 소자.The method of claim 1,
The field effect transistor further comprises a semiconductor layer comprising at least one of silicon (Si), polysilicon (Poly Si), and a two-dimensional semiconductor material.
상기 전계 효과 트랜지스터는 MOSFET, Junctionless FET 및 TFET 중 어느 하나인 멀티 비트 시냅스 소자.The method of claim 1,
The field effect transistor is a multi-bit synapse device that is any one of a MOSFET, a junctionless FET, and a TFET.
기판 상에 상기 전계 효과 트랜지스터의 반도체 채널층을 형성하는 단계;
상기 반도체 채널층의 양 단부에 제 1 소오스/드레인 및 제 2 소오스/드레인을 형성하는 단계;
상기 제 1 및 제 2 소오스/드레인 사이의 상기 반도체 채널층 상에 게이트 절연막을 형성하는 단계;
상기 게이트 절연막 상에 유전체막을 형성하는 단계;
상기 유전체막 상에 게이트 전극을 형성하는 단계; 및
상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 가변 저항 메모리(CBRAM)을 형성하는 단계를 포함하고,
상기 전계 효과 트랜지스터 및 상기 가변 저항 메모리는 직렬 연결되며, 상기 유전체막은 생체 복합 유전 물질을 포함하는, 멀티 비트 시냅스 소자의 제조 방법.A method of manufacturing a multi-bit synaptic device including a field effect transistor (FET) and a variable resistance memory (CBRAM),
Forming a semiconductor channel layer of the field effect transistor on a substrate;
Forming a first source/drain and a second source/drain at both ends of the semiconductor channel layer;
Forming a gate insulating layer on the semiconductor channel layer between the first and second sources/drains;
Forming a dielectric film on the gate insulating film;
Forming a gate electrode on the dielectric film; And
Including the step of forming a variable resistance memory (CBRAM) on any one of the first and second source / drain,
The field effect transistor and the variable resistance memory are connected in series, and the dielectric layer includes a biocomposite dielectric material.
상기 가변 저항 메모리를 형성하는 단계는,
상기 제 1 및 제 2 소오스/드레인 중 어느 하나 상에 상기 가변 저항 메모리의 제1 전극을 형성하는 단계;
상기 제1 전극 상에 복수의 금속 베이컨시를 갖는 반도체 산화물층을 형성하는 단계; 및
상기 반도체 산화물층 상에 제2 전극을 형성하는 단계를 포함하는 멀티 비트 시냅스 소자의 제조 방법.The method of claim 11,
The step of forming the variable resistance memory,
Forming a first electrode of the variable resistance memory on any one of the first and second sources/drains;
Forming a semiconductor oxide layer having a plurality of metal bacon on the first electrode; And
A method of manufacturing a multi-bit synaptic device comprising forming a second electrode on the semiconductor oxide layer.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190055291A KR102211320B1 (en) | 2019-05-10 | 2019-05-10 | Synapse device and method of fabricating thereof |
Applications Claiming Priority (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020190055291A KR102211320B1 (en) | 2019-05-10 | 2019-05-10 | Synapse device and method of fabricating thereof |
Publications (2)
| Publication Number | Publication Date |
|---|---|
| KR20200130015A true KR20200130015A (en) | 2020-11-18 |
| KR102211320B1 KR102211320B1 (en) | 2021-02-03 |
Family
ID=73698133
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020190055291A KR102211320B1 (en) | 2019-05-10 | 2019-05-10 | Synapse device and method of fabricating thereof |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR102211320B1 (en) |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220096635A (en) | 2020-12-31 | 2022-07-07 | 포항공과대학교 산학협력단 | CBRAM-Based Selection Device Doped with Ionizable Metal Ions and Method of Manufacturing the Same |
| KR20220168681A (en) * | 2021-06-17 | 2022-12-26 | 서강대학교산학협력단 | Neuromorphic computing system |
| CN116075160A (en) * | 2023-04-06 | 2023-05-05 | 青岛科技大学 | Flexible artificial touch nervous system based on all-organic field effect and preparation method thereof |
| KR102623577B1 (en) * | 2022-10-12 | 2024-01-11 | 한국과학기술원 | Two terminal variable resistance memory device based Bio-transducer and method of operating the same |
Families Citing this family (1)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR102619356B1 (en) | 2021-10-25 | 2023-12-28 | 서울대학교산학협력단 | capacitor device for synapse, synapse and synaptic array based on capacitor |
Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130051389A (en) * | 2011-11-09 | 2013-05-20 | 내셔널 청쿵 유니버시티 | Field-effect transistor with dielectric layer having therein denatured albumen |
| KR20130111754A (en) * | 2012-04-02 | 2013-10-11 | 서울대학교산학협력단 | Variable resistor and electronic devices using the same |
| KR20150014577A (en) * | 2013-07-29 | 2015-02-09 | 삼성전자주식회사 | Nonvolatile memory transistor and device including the same |
-
2019
- 2019-05-10 KR KR1020190055291A patent/KR102211320B1/en active IP Right Grant
Patent Citations (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20130051389A (en) * | 2011-11-09 | 2013-05-20 | 내셔널 청쿵 유니버시티 | Field-effect transistor with dielectric layer having therein denatured albumen |
| KR20130111754A (en) * | 2012-04-02 | 2013-10-11 | 서울대학교산학협력단 | Variable resistor and electronic devices using the same |
| KR20150014577A (en) * | 2013-07-29 | 2015-02-09 | 삼성전자주식회사 | Nonvolatile memory transistor and device including the same |
Cited By (4)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20220096635A (en) | 2020-12-31 | 2022-07-07 | 포항공과대학교 산학협력단 | CBRAM-Based Selection Device Doped with Ionizable Metal Ions and Method of Manufacturing the Same |
| KR20220168681A (en) * | 2021-06-17 | 2022-12-26 | 서강대학교산학협력단 | Neuromorphic computing system |
| KR102623577B1 (en) * | 2022-10-12 | 2024-01-11 | 한국과학기술원 | Two terminal variable resistance memory device based Bio-transducer and method of operating the same |
| CN116075160A (en) * | 2023-04-06 | 2023-05-05 | 青岛科技大学 | Flexible artificial touch nervous system based on all-organic field effect and preparation method thereof |
Also Published As
| Publication number | Publication date |
|---|---|
| KR102211320B1 (en) | 2021-02-03 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR102211320B1 (en) | Synapse device and method of fabricating thereof | |
| KR102074942B1 (en) | Nonvolatile memory transistor and device including the same | |
| US7215564B2 (en) | Semiconductor memory component in cross-point architecture | |
| US6825489B2 (en) | Microelectronic device, structure, and system, including a memory structure having a variable programmable property and method of forming the same | |
| US5315131A (en) | Electrically reprogrammable nonvolatile memory device | |
| CA1124857A (en) | Amorphous semiconductor memory device for employment in an electrically alterable read-only memory | |
| US7056762B2 (en) | Methods to form a memory cell with metal-rich metal chalcogenide | |
| US8218350B2 (en) | Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same | |
| CN102385917B (en) | Phase-change memory body, electronic system, reversible resistive memory cell and providing method | |
| Jo | Nanoscale memristive devices for memory and logic applications | |
| US20110248381A1 (en) | Multilayer Memristive Devices | |
| US9773802B2 (en) | Method of fabricating synapse memory device | |
| US8134140B2 (en) | Programmable metallization cell structure including an integrated diode, device including the structure, and method of forming same | |
| JP2007194631A (en) | Resistance memory device equipped with storage node containing noncrystalline solid electrolyte layer | |
| JP2019179499A (en) | Semiconductor device and product-sum computation device | |
| CN109949847A (en) | Integrated circuit and its operating method | |
| TW202207434A (en) | Crested barrier device and synaptic element | |
| CN113196307B (en) | Neuron and neuromorphic system including same | |
| WO2022076212A1 (en) | Ferroelectric-assisted tunneling selector device | |
| US20080089120A1 (en) | Resistive memory devices having a CMOS compatible electrolyte layer and methods of operating the same | |
| DE112021005509T5 (en) | Resistive switching memory cell | |
| KR20220014794A (en) | Ion controllable transistor for neuromorphic synapse device and manufacturing method thereof | |
| KR102567236B1 (en) | 2-terminal memory device and manufacturing method thereof | |
| JP7438901B2 (en) | Switching circuits and storage devices | |
| KR102493039B1 (en) | Three terminal synaptic device and manufatcturing method thereof |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E90F | Notification of reason for final refusal | ||
| E701 | Decision to grant or registration of patent right | ||
| GRNT | Written decision to grant |