KR20230103741A - 발광 표시 장치 - Google Patents

발광 표시 장치 Download PDF

Info

Publication number
KR20230103741A
KR20230103741A KR1020210194797A KR20210194797A KR20230103741A KR 20230103741 A KR20230103741 A KR 20230103741A KR 1020210194797 A KR1020210194797 A KR 1020210194797A KR 20210194797 A KR20210194797 A KR 20210194797A KR 20230103741 A KR20230103741 A KR 20230103741A
Authority
KR
South Korea
Prior art keywords
light emitting
pixel
voltage line
slit
sub
Prior art date
Application number
KR1020210194797A
Other languages
English (en)
Inventor
전서일
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210194797A priority Critical patent/KR20230103741A/ko
Priority to US17/977,319 priority patent/US20230217745A1/en
Priority to CN202211348338.7A priority patent/CN116390557A/zh
Publication of KR20230103741A publication Critical patent/KR20230103741A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/35—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels
    • H10K59/351—Devices specially adapted for multicolour light emission comprising red-green-blue [RGB] subpixels comprising more than three subpixels, e.g. red-green-blue-white [RGBW]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/81—Anodes
    • H10K50/816—Multilayers, e.g. transparent multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1248—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition or shape of the interlayer dielectric specially adapted to the circuit arrangement
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/126—Shielding, e.g. light-blocking means over the TFTs

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Optics & Photonics (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명의 발광 표시 장치는 전원전압 라인에 슬릿을 구비하여, 이물 발생 영역을 줄이고 또한 전원전압 라인에 기인한 빛샘을 방지하고, 기생 용량을 줄일 수 있다. 이를 위해, 기판 상에 서로 인접하며, 각각 발광부 및 구동 회로부를 갖는 백색 서브 화소 및 유색 서브 화소와, 인접한 백색 서브 화소와 유색 서브 화소 사이를 지나며, 적어도 양측의 발광부들과 이웃하며 평행한 슬릿을 구비한 전원 전압 라인과, 유색 서브 화소의 발광부와, 슬릿에 중첩한 색 필터와, 각 서브 화소에 슬릿과 비중첩한 애노드 전극을 포함할 수 있다.

Description

발광 표시 장치 {Light Emitting Display Device}
본 발명은 표시 장치에 관한 것으로, 이물 방지와 함께 기생 용량을 방지할 수 있고, 인접 서브 화소에 의한 빛샘을 구조적으로 방지할 수 있는 발광 표시 장치에 관한 발명이다.
별도의 광원을 요구하지 않으며 장치의 컴팩트화 및 선명한 컬러 표시를 위해 별도 광원을 구비하지 않고, 발광 소자를 표시 패널 내에 갖는 발광 표시 장치(Light Emitting Display Device)가 경쟁력 있는 어플리케이션(application)으로 고려되고 있다.
발광 표시 장치는 다양한 색상을 나타내기 위해 백색 서브 화소와 유색 서브 화소가 혼재되어 있는데, 백색 서브 화소로 유색 서브 화소 사이에서 발생된 광이 빛샘 형태로 관찰되는 등의 문제가 있다.
또한, 발광 표시 장치는 다양한 크기로 형성되는데, 대면적화할수록 금속 배선의 면적이 늘며 기생 용량이 늘어나 장치의 신뢰성이 떨어지는 문제가 발생되기도 한다.
본 발명을 상술한 문제를 해결하기 위한 것으로, 전원전압 라인에 슬릿을 구비하여, 이물 발생 영역을 줄이고 또한 전원전압 라인에 기인한 빛샘을 방지하고, 기생 용량을 줄일 수 있는 발광 표시 장치에 관한 발명이다.
본 발명의 일 실시예에 따른 발광 표시 장치는, 기판 상에 서로 인접하며, 각각 발광부 및 구동 회로부를 갖는 백색 서브 화소 및 유색 서브 화소와, 상기 인접한 백색 서브 화소와 유색 서브 화소 사이를 지나며, 상기 적어도 양측의 발광부들과 이웃하며 평행한 제 1 슬릿을 구비한 전원 전압 라인과, 상기 유색 서브 화소의 발광부와, 상기 제 1 슬릿에 중첩한 색 필터와, 상기 백색 서브 화소에 상기 제 1 슬릿과 비중첩하며 구비된 제 1 애노드 전극을 포함한 제 1 발광 소자 및 상기 유색 서브 화소에 상기 제 1 슬릿과 비중첩하며 구비된 제 2 애노드 전극을 포함한 제 2 발광 소자를 구비할 수 있다.
본 발명의 발광 표시 장치는, 다음과 같은 효과가 있다.
첫째, 백색 서브 화소와 유색 서브 화소 사이에 위치한 전원 전압 라인에, 슬릿을 구비하여, 전원 전압 라인에 이물이 달라붙는 면적을 줄일 수 있다. 따라서, 전원 전압 라인의 면적 감소에 의해 이물에 의한 불량을 방지할 수 있다.
둘째, 백색 서브 화소와 유색 서브 화소 사이에 위치한 전원 전압 라인에, 슬릿을 구비하여, 유색 서브 화소에서 색 필터를 통하며 전원 전압 라인에 반사되어 측부로 진행하는 광에 대해 슬릿으로 광 패스를 변경하고 변경된 광 패스가 색 필터와 중첩되어 있어, 백색 서브 화소에서 유색 서브 화소의 광이 시인되는 것을 방지할 수 있다.
셋째, 전원 전압 라인의 슬릿 상부에 캐소드 전극이 중첩함에 의해 캐소드 전극과 높은 일정한 상전압의 전원 전압이 인가되는 전원 전압 라인과의 중첩 영역을 줄여 기생 캐패시턴스의 발생을 줄일 수 있어, 발광 표시 장치의 신뢰성이 향상된다. 예를 들어, 슬릿을 갖는 전원 전압 라인이 기준 전원 전압 라인일 경우, 기준 전원 전압 라인이 열화 보상을 위한 센싱 트랜지스터와 연결되어 있는데, 기준 전원 전압 라인이 캐소드 전극과의 중첩 면적을 줄임으로써, 캐소드 전극에 의한 센싱 트랜지스터에 미치는 영향을 줄여, 보상 등의 능력이 향상된다. 예를 들어, 열화 보상 능력이 향상되며, 이에 따라 발광 표시 장치의 수명 향상을 기대할 수 있다.
도 1은 본 발명의 발광 표시 장치를 나타낸 사시도이다.
도 2는 도 1의 기판을 나타낸 평면도이다.
도 3은 본 발명의 발광 표시 장치에 있어서, 인접한 백색 서브 화소와 유색(비백색) 서브 화소를 나타낸 개략적으로 나타낸 평면도이다.
도 4는 본 발명의 일 실시예에 따른 발광 표시 장치에 있어서, 전원전압 라인을 기준으로 양측의 백색 서브 화소와 유색(비백색) 서브 화소를 나타낸 평면도이다.
도 5는 I~I' 선상의 단면도이다.
도 6은 본 발명의 발광 표시 장치에 있어서, 박막 트랜지스터와 발광 소자의 연결을 나타낸 단면도이다.
도 7은 제 1 실험예와 본 발명의 실시예에 따른 발광 표시 장치에 있어서, 전원전압라인에 의한 광 경로를 나타낸 도면이다.
도 8은 제 1 실험예의 발광 표시 장치의 빛샘을 나타낸 사진이다.
도 9는 본 발명의 일 실시예에 따른 발광 표시 장치의 일 서브 화소의 회로도이다.
이하, 첨부된 도면들을 참조하여, 본 발명의 바람직한 실시예들을 설명한다. 명세서 전체에 걸쳐서 동일한 참조 번호들은 실질적으로 동일한 구성 요소들을 의미한다. 이하의 설명에서, 본 발명과 관련된 기술 혹은 구성에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우, 그 상세한 설명을 생략한다. 또한, 이하의 설명에서 사용되는 구성요소 명칭은 명세서 작성의 용이함을 고려하여 선택된 것으로, 실제 제품의 부품 명칭과 상이할 수 있다.
본 발명의 다양한 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 발명이 도면에 도시된 사항에 한정되는 것은 아니다. 본 명세서 전체에 걸쳐 동일한 도면 부호는 동일 구성 요소를 지칭한다. 또한, 본 발명을 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
본 발명의 다양한 실시예에 포함된 구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
본 발명의 다양한 실시예를 설명함에 있어, 위치 관계에 대하여 설명하는 경우에, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
본 발명의 다양한 실시예를 설명함에 있어, 시간 관계에 대한 설명하는 경우에, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
본 발명의 다양한 실시예를 설명함에 있어, '제 1~', '제 2~' 등이 다양한 구성 요소를 서술하기 위해서 사용될 수 있지만, 이러한 용어들은 서로 동일 유사한 구성 요소 간에 구별을 하기 위하여 사용될 따름이다. 따라서, 본 명세서에서 '제 1~'로 수식되는 구성 요소는 별도의 언급이 없는 한, 본 발명의 기술적 사상 내에서 '제 2~' 로 수식되는 구성 요소와 동일할 수 있다.
본 발명의 여러 다양한 실시예의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 다양한 실시예가 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시 가능할 수도 있다.
이하에서 설명하는 본 발명의 발광 표시 장치는 주로 유기 발광 표시 장치에 대해 설명하지만 표시 장치에 내부에 이용되는 발광 소자의 물질이 유기 물질에 한정되지 않는다. 경우에 따라 발광 물질이 유기 물질일 수도 있고, 양자점 혹은 질화물 반도체와 같은 무기 물질일 수도 있고, 혹은 페로브스카이트 등과 같은 유기 물질과 무기 물질의 합성 물질을 포함하는 경우도 가능하다.
도 1은 본 발명의 발광 표시 장치를 나타낸 사시도이며, 도 2는 도 1의 기판을 나타낸 평면도이다.
도 1 및 도 2와 같이, 본 발명의 발광 표시 장치(1000)는 표시패널(1100), 스캔 구동부(1200), 데이터 구동부를 포함한 연성필름(1400), 회로보드(1500), 및 타이밍 제어부(1600)를 포함할 수 있다. 상기 연성 필름(1400)에는 드라이브 IC(1300)를 포함하여 데이터 구동부로 기능할 수 있다. 연성 필름(1400)은 도시된 바와 같이, 표시 패널(1100)에 구비된 복수개의 신호 라인들을 수개의 블록으로 나누어 데이터 신호를 공급하고, 센싱 신호를 검출할 수 있거나, 표시 패널(110)에 구비된 모든 신호 라인들에 대해 하나의 연성 필름(1400)이 대응되어 데이터 구동부 기능을 담당할 수도 있다. 경우에 따라, 연성 필름(1440)과 상기 회로보드(1500)를 일체화하여 형성할 수도 있다.
표시패널(1100)은 어레이 기판(1110)과 대향 기판(1120)을 포함할 수 있다. 어레이 기판(1110)과 대향 기판(1120)은 유리(glass) 또는 플라스틱(plastic) 성분의 기판을 포함하며, 기판 상에 박막 트랜지스터 어레이나 컬러 필터 어레이 혹은 광학 필름의 구성을 더 포함할 수 있다. 예를 들어, 어레이 기판(1110)이 플라스틱 성분의 기판을 포함하는 경우, 기판을 이루는 플라스틱은 폴리이미드(polyimide), PET(polyethylene terephthalate), PEN(polyethylene naphthalate) 또는 PC(polycarbonate)일 수 있다. 어레이 기판(1110)이 플라스틱 성분의 기판을 포함하는 경우, 발광 표시 장치(1000)는 휘어지거나 구부러질 있는 플렉서블 표시장치(flexible display device)로 구현될 수 있다. 대향 기판(1120)은 유리, 플라스틱 필름, 봉지 필름 중 어느 하나를 포함할 수 있다. 대향 기판(1120)이 봉지 필름인 경우 봉지 필름은 유기막과 무기막을 교번하여 포함한 유닛 구조를 가질 수 있고, 어레이 기판(1110)과의 본딩하는 공정없이 직접 어레이 기판(1110) 상에 성막할 수 있다.
어레이 기판(1110)은 박막 트랜지스터(thin film transistor)들이 형성되는 박막 트랜지스터 기판이다. 대향 기판(1120)과 마주보는 어레이 기판(1110)의 일면 상에는 스캔 라인들, 신호 라인들, 및 서브 화소(P)들이 형성된다. 서브 화소(SP)들은 스캔 라인들과 신호 라인들의 교차 구조에 의해 정의되는 영역에 마련된다. 각각 스캔 라인들은 스캔 구동부(1200)에 연결되고, 신호 라인들은 데이터 구동부(1400)에 연결된다. 또한, 스캔 구동부(1200)는 도시된 바와 같이, 어레이 기판(1110)의 비표시 영역(NDA)에 직접 내장되어 구비될 수도 있고, 혹은 별도의 드라이브 IC나 인쇄회로 필름으로 어레이 기판(1110) 상의 상기 비표시 영역(NDA)에 접속될 수도 있다.
표시패널(1100)은 도 2과 같이 서브 화소(SP)들이 형성되어 화상을 표시하는 표시 영역(DA)과 화상을 표시하지 않는 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)에는 스캔 라인들, 신호 라인들, 및 서브 화소(SP)들이 형성될 수 있다. 비표시영역(NDA)에는 스캔 구동부(1200), 패드들, 신호 라인들과 패드들을 연결하는 링크 라인들이 형성될 수 있다.
서브 화소(SP)는 그 내부에 실질적으로 발광이 나타나는 발광부(EM)와 발광부 외측에 배선과 구동 회로부가 구비되는 비발광부(NEM)로 영역을 구분할 수 있다.
그리고, 서브 화소(SP) 내의 상기 비발광부(NEM)는 스캔 라인의 스캔 신호에 의해 턴-온되어 신호 라인의 데이터 전압을 공급받기 위해 스위칭 소자로서 복수개의 트랜지스터를 포함할 수 있으며, 각 트랜지스터는 박막 트랜지스터일 수 있다. 서브 화소(SP) 내 트랜지스터들은 각각 액티브층(반도체층)을 동일층으로 하는 동일 스택 구조를 가질 수도 있고, 서로 다른 액티브층에 형성하는 이형 스택 구조로 구비될 수도 있다. 이하에서 후술한다.
이하에서 본 발명의 발광 표시 장치의 서브 화소를 구체적으로 설명한다.
도 3은 본 발명의 발광 표시 장치에 있어서, 인접한 백색 서브 화소와 유색 서브 화소를 나타낸 개략적으로 나타낸 평면도이다.
도 3과 같이, 본 발명의 발광 표시 장치는, 기판(100) 상에 서로 이웃하여 백색 서브 화소(W_SP)와 유색 서브 화소(NW_SP)가 이웃한다.
백색 서브 화소(W_SP)와 유색 서브 화소(NW_SP)는 각각 이웃한 위치에 발광부(WEM, NWEM) 및 구동 회로부(PC)를 갖고, 백색 서브 화소(W_SP)와 유색 서브 화소(NW_SP) 사이를 지나는 전원 전압 라인(ML)(110)이 각각의 화소 회로부(PC)와 연결된다.
화소 회로부(PC)는 복수개의 박막 트랜지스터와 스토리지 캐패시터를 포함하여 각 서브 화소에 구비된 화소 회로이다. 각 서브 화소의 화소 회로부(PC)는, 전원 전압 라인(ML, 110)에 평행한 데이터 라인(DLj, DLj+1,…)과는 제 1 연결부(C1)를 통해 연결되고, 전원 전압 라인(ML, 110)과는 제 2 연결부(C2)를 통해 연결되고, 스캔 라인(SL, 1211)과는 제 3 연결부(C3)를 통해 연결될 수 있다.
본 발명의 발광 표시 장치에 있어서, 전원 전압 라인(ML, 110)은 상대적으로 상전압(constant voltage)의 전원 전압이 인가되는 라인으로, VDD 전원 전압(구동 전원 전압)을 인가하는 라인일 수 있고, VSS 전원 전원 (기저 전원 전압)을 인가하는 라인일 수도 있고, 혹은 VREF (기준 전원 전압)을 인가하는 라인일 수도 있고, 매 서브 화소마다 배치되는 데이터 라인(DL)이나 스캔 라인(SL)에 비해 복수개의 서브 화소들에 전원 전압 라인(110)은 공유되어 있고, 또한, 일정 시간동안 지속적인 신호를 인가하여 데이터 라인(DL)보다는 넓은 폭으로 형성된다.
한편, 본 발명의 발광 표시 장치에 있어서는, 전원 전압 라인(ML, 110)은 도 3과 같이, 슬릿(110a)을 구비하여, 유색 서브 화소에서, 슬릿(110a)을 통한 측부로 전달되는 광을 차단하는 광 패스를 형성함으로써, 백색 서브 화소에서 유색 서브 화소로부터 전달되는 광이 시인되는 것을 방지할 수 있다.
도 3에서 각 발광부(WEL, NWEM)에는 각각에 애노드 전극과, 그 상부에 발광층을 포함한 유기층 및 캐소드 전극을 포함하여 발광 소자가 형성되고, 발광 소자 하측에 유색 서브 화소(NW_SP)에 한해 색 필터가 구비되어 각각 색 표현이 가능하다.
한편, 유색 서브 화소(NW_S)는 예를 들어, 적색 서브 화소, 녹색 서브 화소 및 청색 서브 화소 중 어느 하나일 수 있다. 경우에 따라 다른 색 조합으로 백색을 구현시에는 다른 색 서브 화소일 수도 있다. 예를 들어, 시안(cyan), 마젠타(magenta) 및 옐로우(yellow)의 조합으로 백색을 나타낼 때는 유색 서브 화소는 시안 서브 화소, 마젠타 서브 화소 및 옐로우 서브 화소일 수 있다.
도 3은 백색 서브 화소의 발광부(WEM)와, 유색 서브 화소의 발광부(NWEM) 사이에 배치된 전원 전압 라인(ML)(110)을 관계를 도식적으로 나타낸 것으로, 이격 관계는 상이할 수 있다. 예를 들어, 백색 서브 화소의 발광부(WEM)와, 유색 서브 화소의 발광부(NWEM)가 전원 전압 라인(ML)(110)에 바로 접할 수도 있고, 혹은 발광부(WEM, NWEM)들이 사각형이 아닌 다각형이거나 코너가 라운드질 수도 있다. 그리고, 백색 서브 화소의 발광부(WEM)와, 유색 서브 화소의 발광부(NWEM) 사이의 전원 전압 라인(ML)(110)은 변형을 갖는 백색 서브 화소의 발광부(WEM)와, 유색 서브 화소의 발광부(NWEM)의 형상을 따라 완전히 수직 라인이 아닌 백색 서브 화소의 발광부(WEM)와, 유색 서브 화소의 발광부(NWEM)의 상측과 하측에서 기울어진 형상일 수도 있다.
이하, 본 발명의 일 실시예에 따른 발광 표시 장치에 대해 전원 전압 라인과 타층과의 중첩 관계를 도시한 평면도 및 단면도를 참조로 하여 설명한다.
도 4는 본 발명의 일 실시예에 따른 발광 표시 장치에 있어서, 전원전압 라인을 기준으로 양측의 백색 서브 화소와 유색 서브 화소를 나타낸 평면도이며, 도 5는 I~I' 선상의 단면도이다. 그리고, 도 6은 본 발명의 발광 표시 장치에 있어서, 박막 트랜지스터와 발광 소자의 연결을 나타낸 단면도이다.
본 발명의 일 실시예에 따른 발광 표시 장치는, 도 4 및 도 5와 같이, 기판(100) 상에 서로 인접하며, 각각 발광부(도 3의 WEM, NWEM 참조) 및 구동 회로부(도 3의 PC)를 갖는 백색 서브 화소(W_SP) 및 유색 서브 화소(NW_SP)와, 상기 인접한 백색 서브 화소(W_SP)와 유색 서브 화소(NW_SP) 사이를 지나며, 적어도 양측의 상기 발광부들과 이웃하며 평행한 슬릿(110a)을 구비한 전원 전압 라인(110)과, 상기 유색 서브 화소(NW_SP)의 발광부와, 상기 슬릿(110a)에 중첩한 색 필터(120)와, 상기 백색 서브 화소(W_SP)에 상기 슬릿(110a)과 비중첩하며 구비된 제 1 애노드 전극(150b)을 포함한 제 1 발광 소자(OLED1) 및 상기 유색 서브 화소(NW_SP)에 상기 슬릿(110a)과 비중첩하며 구비된 제 2 애노드 전극(150a)을 포함한 제 2 발광 소자(OLED2)를 구비한다.
도 5와 같이, 제 1 발광 소자(OLED1)는 제 1 애노드 전극(150b), 발광층을 포함한 유기층 및 캐소드 전극(170)을 포함하여 이루어진다. 그리고, 제 2 발광 소자(OLED2)는 제 2 애노드 전극(150a), 발광층을 포함한 유기층 및 캐소드 전극(170)을 포함하여 이루어진다. 유기층은 예를 들어, 정공 주입층, 정공 수송층, 발광층, 전자 수송층 및 전자 주입층을 포함할 수 있다. 경우에 따라 복수 스택이 전하 생성층에 의해 구분되어 형성될 수 있으며, 각 복수 스택은 정공 수송층, 발광층 및 전자 수송층을 포함할 수 있다. 그리고, 제 1, 제 2 발광 소자(OLED1, OLED2)의 유기층(160) 및 캐소드 전극(170)은 적어도 표시 영역(도 2의 DA)에서 일체형으로 형성된 것일 수 있다.
본 발명의 발광 표시 장치에 있어서, 발광 소자들은 (OLED: OLED1, OLED2)을 각각 백색을 나타내는 것으로, 하측에 위치한 색 필터(120)에 의해 백색 광을 선택적인 색으로 표현할 수 있다. 예를 들어, 색 필터(120)는 예를 들어, 적색 필터, 녹색 및 청색 필터일 수 있다.
본 발명의 발광 표시 장치에 있어서, 백색 서브 화소와 유색 서브 화소에 위치한 전원 전압 라인(110)에 구비된 슬릿(110a)은 백색 서브 화소(W_SP)와 유색 서브 화소(NW_SP)의 발광부들 간의 이격 공간을 모두 채우는 폭으로 형성된 구조(도 6(a) 참조) 대비 전원 전압 라인(110)의 내부에 양측에 제 1, 제 2 부분(P1, P2)을 남기는 형상으로 일정 폭 제거하여 형성함으로써, 이물이 달라붙는 면적을 줄일 수 있다. 즉, 슬릿(110a)에 의해, 인접한 백색 서브 화소의 발광부(WEM)와 유색 서브 화소의 발광부(WEM) 사이에 공간에서, 대략 30% 내지 40%의 면적을 금속 배선이 채우지 않게 되고, 이에 따라 전원 전압 라인(110) 내부에 일종의 개구가 생성된다. 이 경우, 인접한 백색 서브 화소의 발광부(WEM)와 유색 서브 화소의 발광부(WEM) 사이에 공간에서 이물이 달라붙기 좋은 금속 배선의 면적이 30% 내지 40% 감소하여, 전원 전압 라인(110) 상의 이물은 줄어들어, 이물에 의한 불량은 감소된다. 특히, 이물이 전도성 이물일 경우, 인접한 백색 서브 화소의 발광부(WEM)와 유색 서브 화소의 발광부(WEM) 사이에 공간에서 슬릿(110a) 구비에 의하여 금속 배선의 면적이 줄어들어 전도성 이물이 집중되는 현상을 보다 효과적으로 방지할 수 있다. 따라서, 전원 전압 라인의 면적 감소에 의해 이물에 의한 불량을 방지할 수 있다.
또한, 백색 서브 화소(W_SP)와 유색 서브 화소(NW_SP)에 위치한 전원 전압 라인(110)에, 슬릿(110a)을 구비하여, 유색 서브 화소(NW_SP)에서 색 필터(120)를 통과하며 전원 전압 라인(110)에 반사되어 측부로 진행하는 광이 슬릿(110a)에 의해 광이 측부로 진행하는 경로가 차단되고, 슬릿(110a)으로 광 패스가 변경되어 출사되는데, 슬릿(110a) 부위를 색 필터(120)가 중첩하고 있어, 슬릿(110a) 부위에서 다른 광이 시인되지 않는다.
그리고, 슬릿(110a) 부위는 애노드 전극(150a, 150b)이 비중첩하고 있어, 백색 서브 화소와 유색 서브 화소별 색 구분을 위한 구성 요소가 부재하기 때문에, 슬릿(110a) 부위에서 광 시인은 발생되지 않는다.
또한, 전원 전압 라인(110)의 슬릿(110a) 상부에 캐소드 전극(170)이 중첩함에 의해 캐소드 전극(170)과 높은 일정한 상전압의 전원 전압이 인가되는 전원 전압 라인(110)라인과의 중첩 영역을 줄여, 기생 캐패시턴스의 발생을 줄일 수 있다. 이로써, 발광 표시 장치의 신뢰성이 향상된다. 예를 들어, 슬릿(110a)을 갖는 전원 전압 라인(110)이 기준 전원 전압을 인가하는 기준 전원 전압 라인(RL)이거나, 구동 전원 전압을 인가하는 구동 전원 전압 라인(VDL), 기저 전원 전압을 인가하는 기저 전원 전압 라인(VSL)일 수 있다. 이 경우, 기준 전원 전압 라인(RL)이 열화 보상을 위한 센싱 트랜지스터(SE)와 연결되어 있는데, 기준 전원 전압 라인(RL)이 캐소드 전극(170)과의 중첩 면적을 줄임으로써, 캐소드 전극(170)에 의한 영향을 줄여, 열화 보상의 보상 능력이 향상되며, 이에 따라 발광 표시 장치의 수명 향상을 기대할 수 있다.
상기 제 1 애노드 전극(110b)과 상기 제 2 애노드 전극(110a)은 각각 슬릿(110a)과 이격하며, 상기 전원 전압 라인(110)과 중첩할 수 있다. 이는 캐소드 전극(170)이 슬릿(110a)과의 중첩을 통해 기생 용량 저감 효과를 충분히 갖기 위함이다.
또한, 상기 전원 전압 라인(110)과 제 1, 제 2 애노드 전극(150b, 150a)간의 중첩부에서, 상기 제 1 애노드 전극(150b)과 상기 전원 전압 라인(110)의 제 1 수직 거리는, 상기 제 2 애노드 전극(150a)과 상기 전원 전압 라인(110)의 제 2 수직 거리보다 짧을 수 있다. 이는 유색 서브 화소(NW_SP)에서 색 필터(120)가 더 구비되기 때문이다.
한편, 전원 전압 라인(110)은 기판(100) 상에 형성되는 박막 트랜지스터(TFT)를 이루는 전극 중 어느 하나와 동일층일 수 있고, 경우에 따라 도 6의 액티브층(반도체층) 하부에 구비되는 차광 금속층(111)과 동일층일 수도 있다.
도 6에 도시된 박막 트랜지스터(TFT)는 일예로 발광 소자(OLED)에 연결되는 구동 트랜지스터일 수 있으며, 액티브층(115)과, 액티브층(115)의 채널에 중첩한 게이트 전극(121)과 상기 액티브층(115)의 양측과 접속된 드레인 전극(122) 및 소스 전극(123)으로 이루어진다.
상기 액티브층(115)과 게이트 전극(121) 사이에는 게이트 절연막(117)이 구비될 수 있다.
그리고, 액티브층(115) 하측에는 상기 액티브층(115)의 적어도 채널 부위에 대응하여 광 전달을 차폐하는 차광 금속층(111)을 포함할 수 있다. 차광 금속층(111)과 액티브층(115) 사이는 버퍼층(112)이 더 구비될 수 있다.
경우에 따라, 드레인 전극(122) 및 소스 전극(123)을 차광 금속층(111)과 동일층에 형성할 수도 있다. 이 경우에는 차광 금속층을 패터닝하여, 채널 부위(게이트 전극(121)의 대응 폭)에 대응한 차폐막과, 동일층에서, 상기 버퍼층(112)을 통해 액티브층(115)과 하측에서 접속한 드레인 전극(122) 및 소스 전극(123)을 형성할 수 있다.
도 5 및 도 6의 예는 차광 금속층과 동일층의 전원 전압 라인(110)을 제시하였으나, 본 발명은 이에 한하지 않는다. 전원 전압 라인(110)은 구리, 티타늄, 알루미늄, 크롬 등의 금속층 혹은 이들을 적어도 하나 포함한 합금으로 이루어지거나 혹은 복수 금속층으로 이루어질 수 있다.
상기 백색 서브 화소(W_SP)와 상기 유색 서브 화소(NW_SP) 각각의 구동 회로부(PC)와, 상기 전원 전압 라인(110)과 중첩하며, 상기 제 1 애노드 전극(150b) 및 상기 제 2 애노드 전극(150a) 각각의 가장 자리의 상부에 위치한 뱅크(140)를 더 구비할 수 있다.
도 4와 같이, 뱅크(140)는 발광부(NEM, WNEM)를 제외하여 형성될 수 있다. 도 5의 뱅크(140)의 형상 인접한 서브 화소간에 일부 형성되지 않은 부분을 포함하는 것을 나타내나 발명은 이에 한하지 않는다. 제시된 도 5의 형상은 분리되어 있는 오버코트층(130)의 홀을 따라 뱅크(140) 형성시 액상 재료의 흐름성으로 오버코트층(130)의 홀 내부로 뱅크 재료가 일부 들어와 인접한 서브 화소 사이에서 끊어진 상태를 나타낸다. 오버코트층(130)의 재료 두께가 낮거나 오버코트층(130)의 홀 폭이 작을 때는 인접 서브 화소 사이에서 뱅크(140)는 연결될 수 있다.
한편, 오버코트층(130)은 상기 제 1, 제 2 애노드 전극(150b, 150a)의 층과 상기 전원 전압 라인(110) 사이의 층간에 구비될 수 있고, 위치는 색 필터(120) 상부에 형성될 수 있다. 즉, 상기 오버코트층(130)은 상기 유색 서브 화소에서, 상기 색 필터(120)를 덮을 수 있다.
상기 오버코트층(130)은 상기 색 필터(120) 상에 상기 전원 전압 라인(110)의 슬릿(110a)과 상기 전원 전압 라인의 슬릿(110a) 주변의 전원 전압 라인(110) 각각에 부분적으로 중첩한 홀(OCH) 또는 슬릿을 구비할 수 있다. 오버코트층(130)의 홀(OCH)는 수분이나 아웃개싱을 서브 화소간 불연속시키는 경로로 이용될 수 있다. 그리고, 오버코트층(130)의 홀(OCH)은 모든 서브 화소들 사이에 배치될 수도 있고, 혹은 복수개의 서브 화소들 사이에 배치될 수도 있다.
오버코트층(130)은 포토 아크릴 등의 유기물 성분으로 이루어지고, 그 두께가 대략 1㎛ 내지 4㎛ 의 두께로 두꺼워 홀(OCH)을 갖는 부분에, 뱅크(140) 물질이 흘러 내려와 인접 서브 화소간에서 뱅크(140)가 연결되지 않는 부분이 발생될 수 있다. 그리고, 뱅크(140)가 인접 서브 화소간에서 연결되지 않은 부분은 전원 전압 라인(110)의 슬릿과 중첩할 수 있다. 그리고, 도 5와 같이, 상기 뱅크(140)가 연결되지 않는 부분을 뱅크의 슬릿 혹은 트렌치라 한다. 상기 뱅크(140)는 백색 서브 화소의 제 1 애노드 전극(150b)의 에지와 중첩하는 폭과 상기 유색 서브 서브 화소의 제 2 애노드 전극(150a)의 에지와 중첩하는 폭이 서로 다를 수 있다.
또한, 상기 백색 서브 화소 측의 상기 뱅크(140)의 에지의 높이와 상기 유색 서브 화소 측의 상기 뱅크(140)의 에지의 높이는 서로 상이할 수 있다. 그리고, 이 경우, 상기 유색 서브 화소 측의 상기 뱅크(140)의 에지의 높이가 상기 백색 서브 화소 측의 상기 뱅크(140)의 에지의 높이보다 높을 수 있다. 즉, 유색 서브 화소측의 상기 뱅크의 최상단이 상기 백색 서브 화소 측의 상기 뱅크(140)의 최상단보다 높게 배치될 수 있다.
상기 뱅크(140)에 구비된 트렌치/슬릿은 상기 오버코트층(130)의 홀(OCH)은 중첩할 수 있다.
또한, 상기 뱅크(140)에 구비된 트렌치/슬릿의 일측부는 상기 오버코트층(130)의 홀(OCH) 내에 배치될 수 있다.
도 5와 같이, 상기 뱅크(140)의 트렌치/슬릿은 상기 제 1 슬릿(110a)과 중첩할 수 있다.
상기 전원 전압 라인은, 기준 전원 전압 라인, 구동 전원 전압 라인 및 기저 전원 전압 라인 중 적어도 어느 하나일 수 있다.
한편, 상기 전원 전압 라인(110)과 상기 색 필터(120)의 층간에는 적어도 하나의 투명 절연막이 구비될 수 있다. 이 경우, 투명 절연막은 산화막, 질화막, 산질화막 중 어느 하나일 수 있다. 그리고, 투명 절연막은 차광 금속층과의 반도체층(액티브층) 사이에 있는 버퍼층(112) 및 반도체층과 게이트 전극 사이에 있는 게이트 절연막(117) 중 적어도 어느 하나일 수 있다.
상기 제 1, 제 2 발광 소자(OLED1, OLED2)의 최상부층인 캐소드 전극(150) 상에는 캐핑층 등이 더 포함될 수 있다.
그리고, 제 1, 제 2 발광 소자(OLED1, OLED2)를 포함한 기판(100)은 대향 기판(300)과 접착층(250)을 개재하여 봉지될 수 있다. 대향 기판(300)은 도 1 및 도 2의 대향 기판(1120)에 해당할 수 있으며, 제 1 기판(100)의 패드부는 대향 기판(300)에 덮히지 않고 돌출될 수 있다.
도 7은 제 1 실험예와 본 발명의 실시예에 따른 발광 표시 장치에 있어서, 전원전압라인에 의한 광 경로를 나타낸 도면이며, 도 8은 제 1 실험예의 발광 표시 장치의 빛샘을 나타낸 사진이다.
도 7(a)는 전원 전압 라인(11)이 슬릿을 구비하지 않는 제 1 실험예를 나타낸 것이고, 도 7(b)는 전원 전압 라인(110)이 슬릿(110a)을 구비한 본 발명의 실시예를 나타낸 것이다.
도 7(a)의 제 1 실험예에는, 색 필터(12)가 구비된 유색 서브 화소의 발광부(NWEM)의 제 2 발광 소자(OLED2)에서 나오는 광이 전원 전압 라인(11)의 상부 표면과 캐소드 전극(70)에서 사이에서 반사 및 재반사를 일으키며, 뱅크(40), 오버코트층(13), 색 필터(12), 투명 절연막(27, 22)를 공진하며 전원 전압 라인(11)을 경로로 하여 인접한 측부의 백색 서브 화소의 발광부(WEM)로 전달됨을 나타낸다. 이 경우, 백색 서브 화소 발광부(WEM)에서는 유색 서브 화소의 발광부에서 나오는 광이 시인될 수 있다.
도 8은 유색 서브 화소를 청색 서브 화소로 하고, 청색 서브 화소와 백색 서브 화소를 인접하게 배치시켰을 때를 나타낸 것으로, 청색 서브 화소를 턴온하였을 때, 주변의 백색 서브 화소의 일부분이 띠처럼 시인되는 것을 나타낸 것이다.
반면, 본 발명의 발광 표시 장치는 도 7(b)와 같이, 비록 유색 서브 화소의 발광부(NWEM)의 제 2 발광 소자(OLED2)에서 나오는 광이 전원 전압 라인(111)의 상부 표면과 캐소드 전극(170)에서 사이에서 반사 및 재반사를 일으키며, 뱅크(140), 오버코트층(130), 색 필터(120), 투명 절연막(117, 112)를 공진하며 전원 전압 라인(111)을 경로로 하여 이동하더라도 전원 전압 라인(111)에 구비된 슬릿(110a)을 통해 측부 전달이 차단되고 하측으로 향하며, 슬릿(110a)은 색 필터(120)와 중첩되어 있어, 유색 서브 화소(NW_SP)가 발광하는 광과 동일 색이 슬릿(110a)이 나타나 슬릿(110a)의 시인이 발생되지 않는다.
한편, 본 발명의 발광 표시 장치에 있어서, 구동 회로부를 살펴보고, 슬릿을 갖는 전원 전압 라인의 위치를 도 9 를 이용하여 살펴본다.
도 9는 본 발명의 일 실시예에 따른 발광 표시 장치의 일 서브 화소의 회로도이다.
도 9와 같이, 본 발명의 발광 표시 장치의 일 서브 화소 내에서 상기 구동 회로부는, 스위칭 트랜지스터(SC), 구동 트랜지스터(DR), 센싱 트랜지스터(SE) 및 스토리지 캐패시터(Cst)를 포함한다.
그리고, 기저 전원 전압(EVSS)를 공급하는 기저 전원 전압 라인(VSL)은 상기 발광 소자(OLED)의 캐소드 전극(170)과 접속된다.
상기 스위칭 트랜지스터(SC)는 서로 교차하는 스캔 라인(SLk)과 데이터 라인(DLj) 사이에 접속되고, 상기 구동 트랜지스터(DR)는 상기 스위칭 트랜지스터(SC)와 상기 구동 전원 전압(EVDD)을 공급하는 구동 전원 전압 라인(VDL)과 연결된다.
그리고, 구동 트랜지스터(DR)와 스위칭 트랜지스터(SC)와의 연결 노드를 A 노드라 하고, 구동 트랜지스터(DR)의 소스 전극에 해당하는 노드를 B노드라 할 때, A 노드와 B노드 사이에 스토리지 캐패시터(Cst)가 형성된다.
그리고, B노드는 발광 소자(OELD)의 애노드 전극에 연결되는 노드이다.
또한, 센싱 트랜지스터(SE)는, 기준 전원 전압 라인(RLq)과 B노드 사이에 연결되며, 센싱 라인(SELk)에 의해 신호를 인가받을 수 있다.
여기서, 스위칭 트랜지스터(SC)는 스캔 라인(SLk)과 데이터 라인(DLj)이 교차하는 영역에 형성되어, 해당 서브 화소를 선택하는 기능을 하며, 그리고, 구동 트랜지스터(DR)는 A 노드를 통해 접속된 스위칭 트랜지스터(SC)에 의해 선택된 서브 화소의 발광 소자(OLED)를 구동하는 기능을 한다. 상기 구동 트랜지스터(DR)는 B 노드를 통해 발광 소자(OLED)에 접속되어 발광 소자(OLED)의 구동 전류를 제어한다. 또한, B노드와 기준 전원 전압 라인(RLq) 사이에 센싱 트랜지스터(SE)가 구비되어, 센싱 라인(SELk)으로부터 공급되는 초기화 신호 혹은 센싱 신호를 통해 상기 기준 전원 전압 라인(RLq)으로부터 기준 전압 신호를 발광 소자(OLED)로 공급하며 열화 보상 기능을 할 수 있다.
도 9의 화소 회로부(PC)에서, 구동 트랜지스터(DR)와 연결된 구동 전원 전압 라인(VDL), 캐소드 전극(도 5 및 6의 170)과 연결된 기저 전압 라인(VSL) 및 상기 센싱 트랜지스터(SE)와 연결된 기준 전원 전압 라인(RLq)은 각각 도 3 내지 도 6에서 설명한 전원 전압 라인이 될 수 있으며, 그 폭 내에 슬릿을 형성하여, 이물 감소, 빛샘 방지 및 캐소드 전극과의 기생 캐패시턴스 감소의 상술한 효과를 얻을 수 있다.
즉, 본 발명의 발광 표시 장치는 백색 서브 화소와 유색 서브 화소에 위치한 전원 전압 라인에, 슬릿을 구비하여, 전원 전압 라인에 이물이 달라붙는 면적을 줄일 수 있다. 따라서, 전원 전압 라인의 면적 감소에 의해 이물에 의한 불량을 방지할 수 있다.
또한, 백색 서브 화소와 유색 서브 화소에 위치한 전원 전압 라인에, 슬릿을 구비하여, 유색 서브 화소에서 색 필터를 통하며 전원 전압 라인에 반사되어 측부로 진행하는 광에 대해 슬릿으로 광 패스를 변경하고 변경된 광 패스가 색 필터와 중첩되어 있어, 백색 서브 화소에서 유색 서브 화소의 광이 시인되는 것을 방지할 수 있다.
그리고, 전원 전압 라인의 슬릿 상부에 캐소드 전극이 중첩함에 의해 캐소드 전극과 높은 일정한 상전압(constant voltage)의 전원 전압이 인가되는 전원 전압 라인과의 중첩 영역을 줄여 기생 캐패시턴스의 발생을 줄일 수 있어, 발광 표시 장치의 신뢰성이 향상된다. 예를 들어, 슬릿을 갖는 전원 전압 라인이 기준 전원 전압 라인일 경우, 기준 전원 전압 라인이 열화 보상을 위한 센싱 트랜지스터와 연결되어 있는데, 기준 전원 전압 라인이 캐소드 전극과의 중첩 면적을 줄임으로써, 캐소드 전극에 의한 영향을 줄여, 열화 보상의 보상 능력이 향상되며, 이에 따라 발광 표시 장치의 수명 향상을 기대할 수 있다.
이를 위한 본 발명의 일 실시예에 따른 발광 표시 장치는, 기판 상에 서로 인접하며, 각각 발광부 및 구동 회로부를 갖는 백색 서브 화소 및 유색 서브 화소와, 상기 인접한 백색 서브 화소와 유색 서브 화소 사이를 지나며, 상기 적어도 양측의 발광부들과 이웃하며 평행한 제 1 슬릿을 구비한 전원 전압 라인과, 상기 유색 서브 화소의 발광부와, 상기 제 1 슬릿에 중첩한 색 필터와, 상기 백색 서브 화소에 상기 제 1 슬릿과 비중첩하며 구비된 제 1 애노드 전극을 포함한 제 1 발광 소자 및 상기 유색 서브 화소에 상기 제 1 슬릿과 비중첩하며 구비된 제 2 애노드 전극을 포함한 제 2 발광 소자를 구비할 수 있다.
상기 제 1 애노드 전극과 상기 제 2 애노드 전극은 각각 상기 제 1 슬릿과 이격하며, 상기 전원 전압 라인과 중첩할 수 있다.
상기 전원 전압 라인과의 중첩부에서, 상기 제 1 애노드 전극과 상기 전원 전압 라인의 제 1 수직 거리는, 상기 제 2 애노드 전극과 상기 전원 전압 라인의 제 2 수직 거리보다 짧을 수 있다.
상기 백색 서브 화소와 상기 유색 서브 화소 각각의 구동 회로부와, 상기 전원 전압 라인과 중첩하며, 상기 제 1 애노드 전극 및 상기 제 2 애노드 전극 각각의 가장 자리의 상부에 위치한 뱅크를 더 구비할 수 있다.
상기 제 1, 제 2 애노드 전극의 층과 상기 전원 전압 라인 사이의 층간에 오버코트층을 더 구비하고, 상기 오버코트층은 상기 유색 서브 화소에서, 상기 색 필터를 덮을 수 있다.
상기 오버코트층은 상기 색 필터 상에 상기 제 1 슬릿과 상기 제 1 슬릿 주변의 전원 전압 라인 각각에 부분적으로 중첩한 제 2 슬릿을 구비할 수 있다.
상기 제 1 발광 소자는, 상기 제 1 애노드 전극 상에 유기층 및 캐소드 전극을 갖고, 상기 제 2 발광 소자는 상기 제 1 발광 소자에서 연속된 유기층 및 캐소드 전극을 상기 제 2 애노드 전극 상에 구비하고, 상기 캐소드 전극은 상기 제 1 슬릿과 중첩할 수 있다.
상기 전원 전압 라인은, 기준 전원 전압 라인, 구동 전원 전압 라인 및 기저 전원 전압 라인 중 적어도 어느 하나일 수 있다.
상기 구동 회로부는, 스위칭 트랜지스터, 구동 트랜지스터, 센싱 트랜지스터 및 스토리지 캐패시터를 포함하고, 상기 기저 전원 전압 라인은 상기 캐소드 전극과 접속되고, 상기 스위칭 트랜지스터는 서로 교차하는 스캔 라인과 데이터 라인 사이에 접속되고, 상기 구동 트랜지스터는 상기 스위칭 트랜지스터와 상기 구동 전원 전압 라인과 연결되고, 상기 센싱 트랜지스터는 상기 기준 전원 전압 라인과 상기 제 1 애노드 전극 또는 상기 제 2 애노드 전극 사이에 구비될 수 있다.
상기 오버코트층은 상기 스위칭 트랜지스터, 상기 구동 트랜지스터 및 상기 센싱 트랜지스터를 덮고, 상기 스위칭 트랜지스터, 상기 구동 트랜지스터 및 상기 센싱 트랜지스터의 각각은 반도체층, 상기 반도체층의 채널과 중첩한 게이트 전극, 상기 반도체층의 양측에 접속된 소스 전극 및 드레인 전극을 포함하여 이루어지고, 상기 반도체층의 하측에 버퍼층을 사이에 두고 차광 금속층을 더 포함하며, 상기 전원 전압 라인은 상기 차광 금속층과 동일 층일 수 있다.
상기 제 1 슬릿은, 상기 제 1 애노드 전극과 제 2 애노드 전극의 이격 간격 안쪽에 위치할 수 있다.
상기 제 1, 제 2 애노드 전극은 투명 전극이고, 상기 캐소드 전극은 반사 전극을 포함할 수 있다.
한편, 이상에서 설명한 본 발명은 상술한 실시예 및 첨부된 도면에 한정되는 것이 아니고, 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다.
100: 기판 110: 전원 전압 라인
110a: 슬릿 120: 색 필터
130: 오버코트층 140: 뱅크
150: 애노드 전극 150b: 제 1 애노드 전극
150a: 제 2 애노드 전극 160: 유기층
170: 캐소드 전극 300: 대향 기판
250: 접착층 OLED: 발광 소자

Claims (19)

  1. 기판 상에 서로 인접하며, 각각 발광부 및 구동 회로부를 갖는 백색 서브 화소 및 유색 서브 화소;
    상기 인접한 백색 서브 화소와 유색 서브 화소 사이를 지나며, 적어도 양측의 상기 발광부들에 평행한 제 1 슬릿을 구비한 전원 전압 라인;
    상기 유색 서브 화소의 발광부 및 상기 제 1 슬릿에 중첩한 색 필터;
    상기 백색 서브 화소에 상기 제 1 슬릿과 비중첩하며 구비된 제 1 애노드 전극을 포함한 제 1 발광 소자; 및
    상기 유색 서브 화소에 상기 제 1 슬릿과 비중첩하며 구비된 제 2 애노드 전극을 포함한 제 2 발광 소자를 구비한 발광 표시 장치.
  2. 제 1항에 있어서,
    상기 제 1 애노드 전극과 상기 제 2 애노드 전극은 각각 상기 제 1 슬릿과 이격하며, 상기 전원 전압 라인과 중첩한 발광 표시 장치.
  3. 제 2항에 있어서,
    상기 전원 전압 라인과의 중첩부에서, 상기 제 1 애노드 전극과 상기 전원 전압 라인의 제 1 수직 거리는, 상기 제 2 애노드 전극과 상기 전원 전압 라인의 제 2 수직 거리보다 짧은 발광 표시 장치.
  4. 제 2항에 있어서,
    상기 백색 서브 화소와 상기 유색 서브 화소 각각의 구동 회로부와, 상기 전원 전압 라인과 중첩하며,
    상기 제 1 애노드 전극 및 상기 제 2 애노드 전극 각각의 가장 자리의 상부에 위치한 뱅크를 더 구비한 발광 표시 장치.
  5. 제 1항에 있어서,
    상기 제 1, 제 2 애노드 전극의 층과 상기 전원 전압 라인 사이의 층간에 오버코트층을 더 구비하고,
    상기 오버코트층은 상기 유색 서브 화소에서, 상기 색 필터를 덮는 발광 표시 장치.
  6. 제 5항에 있어서,
    상기 오버코트층은 상기 색 필터 상에 상기 제 1 슬릿과 상기 제 1 슬릿 주변의 전원 전압 라인 각각에 부분적으로 중첩한 제 2 슬릿을 구비한 발광 표시 장치.
  7. 제 1 항에 있어서,
    상기 제 1 발광 소자는, 상기 제 1 애노드 전극 상에 유기층 및 캐소드 전극을 갖고,
    상기 제 2 발광 소자는 상기 제 1 발광 소자에서 연속된 유기층 및 캐소드 전극을 상기 제 2 애노드 전극 상에 구비하고,
    상기 캐소드 전극은 상기 제 1 슬릿과 중첩한 발광 표시 장치.
  8. 제 7항에 있어서,
    상기 전원 전압 라인은, 기준 전원 전압 라인, 구동 전원 전압 라인 및 기저 전원 전압 라인 중 적어도 어느 하나인 발광 표시 장치.
  9. 제 8항에 있어서,
    상기 구동 회로부는,
    스위칭 트랜지스터, 구동 트랜지스터, 센싱 트랜지스터 및 스토리지 캐패시터를 포함하고,
    상기 기저 전원 전압 라인은 상기 캐소드 전극과 접속되고,
    상기 스위칭 트랜지스터는 서로 교차하는 스캔 라인과 데이터 라인 사이에 접속되고,
    상기 구동 트랜지스터는 상기 스위칭 트랜지스터와 상기 구동 전원 전압 라인과 연결되고,
    상기 센싱 트랜지스터는 상기 기준 전원 전압 라인과 상기 제 1 애노드 전극 또는 상기 제 2 애노드 전극 사이에 구비된 발광 표시 장치.
  10. 제 9항에 있어서,
    상기 오버코트층은 상기 스위칭 트랜지스터, 상기 구동 트랜지스터 및 상기 센싱 트랜지스터를 덮고,
    상기 스위칭 트랜지스터, 상기 구동 트랜지스터 및 상기 센싱 트랜지스터의 각각은 반도체층, 상기 반도체층의 채널과 중첩한 게이트 전극, 상기 반도체층의 양측에 접속된 소스 전극 및 드레인 전극을 포함하여 이루어지고,
    상기 반도체층의 하측에 버퍼층을 사이에 두고 차광 금속층을 더 포함하며,
    상기 전원 전압 라인은 상기 차광 금속층과 동일 층인 발광 표시 장치.
  11. 제 1항에 있어서,
    상기 제 1 슬릿은, 상기 제 1 애노드 전극과 제 2 애노드 전극의 이격 간격 안쪽에 위치한 발광 표시 장치.
  12. 제 7항에 있어서,
    상기 제 1, 제 2 애노드 전극은 투명 전극이고,
    상기 캐소드 전극은 반사 전극을 포함한 발광 표시 장치.
  13. 제 1항에 있어서,
    상기 제 1 슬릿은, 상기 백색 서브 화소의 발광부와 이웃한 발광 표시 장치.
  14. 제 6항에 있어서,
    상기 뱅크는 슬릿을 구비하고,
    상기 뱅크가 상기 백색 서브 화소의 상기 제 1 애노드 전극의 에지와 중첩하는 폭과, 상기 뱅크가 상기 유색 서브 서브 화소의 상기 제 2 애노드 전극의 에지와 중첩하는 폭이 서로 다른 발광 표시 장치.
  15. 제 1항에 있어서,
    상기 백색 서브 화소 측의 상기 뱅크 에지의 높이와 상기 유색 서브 화소 측의 상기 뱅크 에지의 높이는 서로 다른 발광 표시 장치.
  16. 제 15항에 있어서,
    상기 유색 서브 화소 측의 상기 뱅크의 에지의 높이가 상기 백색 서브 화소 측의 상기 뱅크의 에지의 높이보다 높은 발광 표시 장치.
  17. 제 14항에 있어서,
    상기 뱅크에 구비된 슬릿과 상기 오버코트층의 제 2 슬릿은 중첩하는 발광 표시 장치.
  18. 제 17항에 있어서,
    상기 뱅크에 구비된 슬릿의 일측부는 상기 오버코트층의 홀 내에 배치된 발광 표시 장치.
  19. 제 14항에 있어서,
    상기 뱅크의 슬릿은 상기 제 1 슬릿과 중첩하는 발광 표시 장치.
KR1020210194797A 2021-12-31 2021-12-31 발광 표시 장치 KR20230103741A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210194797A KR20230103741A (ko) 2021-12-31 2021-12-31 발광 표시 장치
US17/977,319 US20230217745A1 (en) 2021-12-31 2022-10-31 Light emitting display device
CN202211348338.7A CN116390557A (zh) 2021-12-31 2022-10-31 发光显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194797A KR20230103741A (ko) 2021-12-31 2021-12-31 발광 표시 장치

Publications (1)

Publication Number Publication Date
KR20230103741A true KR20230103741A (ko) 2023-07-07

Family

ID=86966133

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194797A KR20230103741A (ko) 2021-12-31 2021-12-31 발광 표시 장치

Country Status (3)

Country Link
US (1) US20230217745A1 (ko)
KR (1) KR20230103741A (ko)
CN (1) CN116390557A (ko)

Also Published As

Publication number Publication date
US20230217745A1 (en) 2023-07-06
CN116390557A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
US10770515B2 (en) Display device including color filters
CN110007808B (zh) 包括触摸传感器的电致发光显示器
US9590024B2 (en) Display device
CN111261675B (zh) 柔性电致发光显示器
US20180120658A1 (en) Display device and wiring structure
US20160233459A1 (en) Display device
US11183673B2 (en) Display device and a method for manufacturing the same
US11217651B2 (en) Display device
US11903251B2 (en) Display device having touch sensor
US20230276654A1 (en) Display device
KR20230103741A (ko) 발광 표시 장치
US11417636B2 (en) Display device and manufacturing method thereof
US11665922B2 (en) Display device
KR20230103719A (ko) 발광 표시 장치
KR102613285B1 (ko) 표시패널 및 이를 포함하는 표시장치
US20240224623A1 (en) Electroluminescence display
KR102269139B1 (ko) 표시 장치 및 유기 발광 표시 장치
US20230200148A1 (en) Electroluminescence display
JP7220084B2 (ja) 表示装置
US20240224608A1 (en) Light emitting display device
KR20240085650A (ko) 표시 장치
KR20230103729A (ko) 발광 표시 장치
KR20220053290A (ko) 전계 발광 표시장치
KR20230103329A (ko) 디스플레이 장치 및 디스플레이 패널
KR20240107692A (ko) 발광 표시장치

Legal Events

Date Code Title Description
A201 Request for examination