KR20230103463A

KR20230103463A - 이미지 센서

Info

Publication number: KR20230103463A
Application number: KR1020210194369A
Authority: KR
Inventors: 최동귀
Original assignee: 에스케이하이닉스 주식회사
Priority date: 2021-12-31
Filing date: 2021-12-31
Publication date: 2023-07-07
Also published as: DE102022134660A1; US20230217125A1; CN116389930A

Abstract

본 발명의 일실시예는, 액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 제1 비교신호를 제1 비교출력단을 통해 생성하기 위한 제1 비교회로; 및 상기 제1 비교출력단에 접속되고, 제1 제어신호에 기초하여 상기 제1 비교회로에 의해 발생하는 파워 노이즈에 대응하는 제1 보상 노이즈를 상기 제1 비교출력단에 선택적으로 적용하기 위한 제1 보상회로를 포함하는 이미지 센서를 제공한다.

Description

이미지 센서{IMAGE SENSOR}

본 발명은 반도체 설계 기술에 관한 것으로, 더욱 상세하게는 신호변환기를 포함하는 이미지 센서에 관한 것이다.

이미지 센싱 장치는 빛에 반응하는 반도체의 성질을 이용하여 이미지를 캡쳐(capture)하는 소자이다. 이미지 센싱 장치는 크게 CCD(Charge Coupled Device)를 이용한 이미지 센싱 장치와, CMOS(Complementary Metal Oxide Semiconductor)를 이용한 이미지 센싱 장치로 구분될 수 있다. 최근에는 아날로그 및 디지털 제어회로를 하나의 집적회로(IC) 위에 직접 구현할 수 있는 장점으로 인하여 CMOS를 이용한 이미지 센싱 장치가 많이 이용되고 있다.

본 발명의 실시예는 신호변환기에서 발생하는 파워 노이즈를 보상하기 위한 이미지 센서를 제공한다.

본 발명의 일 측면에 따르면, 이미지 센서는, 액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 제1 비교신호를 제1 비교출력단을 통해 생성하기 위한 제1 비교회로; 및 상기 제1 비교출력단에 접속되고, 제1 제어신호에 기초하여 상기 제1 비교회로에 의해 발생하는 파워 노이즈에 대응하는 제1 보상 노이즈를 상기 제1 비교출력단에 선택적으로 적용하기 위한 제1 보상회로를 포함할 수 있다.

상기 이미지 센서는, 상기 제1 비교출력단에 접속되고, 상기 제1 비교신호와 기준신호를 비교하고 그 비교결과에 대응하는 제2 비교신호를 제2 비교출력단을 통해 생성하기 위한 제2 비교회로; 및 상기 기준신호의 입력단에 접속되고, 적어도 하나의 제2 제어신호에 기초하여 상기 파워 노이즈에 대응하는 제2 보상 노이즈를 상기 입력단에 선택적으로 적용하기 위한 제2 보상회로를 더 포함할 수 있다.

본 발명의 다른 측면에 따르면, 이미지 센서는, 액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 제1 비교신호를 제1 비교출력단을 통해 생성하기 위한 제1 비교회로; 상기 제1 비교출력단에 접속되고, 상기 제1 비교신호와 기준신호를 비교하고 그 비교결과에 대응하는 제2 비교신호를 제2 비교출력단을 통해 생성하기 위한 제2 비교회로; 및 상기 기준신호의 입력단에 접속되고, 적어도 하나의 제어신호에 기초하여 상기 제1 비교회로에 의해 발생하는 파워 노이즈에 대응하는 보상 노이즈를 상기 입력단에 선택적으로 적용하기 위한 보상회로를 포함할 수 있다.

본 발명의 또 다른 측면에 따르면, 이미지 센서는, 적어도 하나의 컬럼에 할당된 다크(dark)영역과 적어도 하나의 컬럼에 할당된 액티브(active)영역을 포함하는 픽셀어레이; 상기 다크영역으로부터 생성되는 다크픽셀신호를 다크픽셀코드로 변환하고, 상기 액티브영역으로부터 생성되는 액티브픽셀신호를 액티브픽셀코드로 변환하고, 적어도 하나의 제어신호에 기초하여 상기 액티브픽셀코드를 보상하기 위한 신호변환기; 및 상기 다크픽셀코드와 기준픽셀코드에 기초하여 상기 제어신호를 생성하기 위한 제어기를 포함할 수 있다.

본 발명의 실시예는 신호변환기에서 발생하는 파워 노이즈를 제거(또는 억제)함으로써 이미지의 품질을 향상시킬 수 있는 효과가 있다.

도 1은 본 발명의 실시예에 따른 이미지 센서의 블록 구성도이다.
도 2는 도 1에 도시된 픽셀어레이 및 신호변환기의 블록 구성도이다.
도 3은 도 2에 도시된 제1 리드아웃회로의 일예를 보인 블록 구성도이다.
도 4는 도 3에 도시된 제1 비교회로의 회로도이다.
도 5는 도 2에 도시된 제1 리드아웃회로의 다른 예를 보인 블록 구성도이다.
도 6은 도 2에 도시된 제1 리드아웃회로의 또다른 예를 보인 블록 구성도이다.
도 7은 도 2에 도시된 제1 리드아웃회로의 또다른 예를 보인 블록 구성도이다.
도 8은 도 2에 도시된 제1 리드아웃회로의 또다른 예를 보인 블록 구성도이다.
도 9는 도 2에 도시된 제1 리드아웃회로의 또다른 예를 보인 블록 구성도이다.
도 10은 종래기술의 출력 이미지를 보인 도면이다.
도 11은 본 발명의 실시예의 출력 이미지를 보인 도면이다.

이하, 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자가 본 발명의 기술적 사상을 용이하게 실시할 수 있을 정도로 상세히 설명하기 위하여, 본 발명의 실시예를 첨부 도면을 참조하여 설명하기로 한다.

그리고 명세서 전체에서, 어떤 부분이 다른 부분과 "접속"되어 있다고 할 때 이는 "직접적으로 접속"되어 있는 경우뿐만 아니라 그 중간에 다른 소자를 사이에 두고 "전기적으로 접속"되어 있는 경우도 포함한다. 또한, 어떤 부분이 어떤 구성요소를 "포함" 또는 "구비"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함하거나 구비할 수 있는 것을 의미한다. 또한, 명세서 전체의 기재에 있어서 일부 구성요소들을 단수형으로 기재하였다고 해서, 본 발명이 그에 국한되는 것은 아니며, 해당 구성요소가 복수 개로 이루어질 수 있음을 알 것이다.

도 1에는 본 발명의 실시예에 따른 이미지 센서가 블록 구성도로 도시되어 있다.

도 1을 참조하면, 이미지 센서(100)는 로우(row)제어기(110), 픽셀어레이(120), 신호변환기(130), 램프신호 생성기(140), 및 제어기(150)를 포함할 수 있다.

로우제어기(110)는 픽셀어레이(120)를 로우 별로 제어하기 위한 로우제어신호들(RCTRLs)을 생성할 수 있다. 예컨대, 로우제어기(110)는 픽셀어레이(120)의 제1 로우에 배열된 픽셀들을 제어하기 위한 제1 로우제어신호들을 생성할 수 있고, 픽셀어레이(120)의 제y 로우에 배열된 픽셀들을 제어하기 위한 제y 로우제어신호들을 생성할 수 있다(단, 'y'은 2보다 큰 자연수임). 로우제어신호들(RCTRLs)은 상기 제1 내지 제y 로우제어신호들을 포함할 수 있다.

픽셀어레이(120)는 복수의 로우와 복수의 컬럼의 교차점에 배열된 복수의 픽셀을 포함할 수 있다(도 2 참조). 상기 복수의 픽셀은 로우제어신호들(RCTRLs)에 기초하여 로우 별로 복수의 컬럼라인을 통해 복수의 픽셀신호들(PXOUTs)을 출력할 수 있다. 예컨대, 상기 복수의 픽셀 중 상기 제1 로우에 배열된 픽셀들은 상기 제1 로우제어신호들에 기초하여 제1 단위로우시간 동안 복수의 픽셀신호들(PXOUTs)을 생성할 수 있고, 상기 복수의 픽셀 중 상기 제y 로우에 배열된 픽셀들은 상기 제y 로우제어신호들에 기초하여 제y 단위로우시간 동안 복수의 픽셀신호들(PXOUTs)을 생성할 수 있다. 픽셀어레이(120)는 아래에서 설명하는 제1 및 제2 다크(dark)영역(OR1, OR2)과 액티브(active)영역(AR)을 포함할 수 있다(도 2 참조). 이하에서는 복수의 픽셀신호들(PXOUTs) 중 제1 및 제2 다크영역(OR1, OR2)으로부터 생성되는 각각의 픽셀신호를 '다크픽셀신호(OP<#>)'라 칭하여 설명하고, 복수의 픽셀신호들(PXOUTs) 중 액티브영역(AR)으로부터 생성되는 각각의 픽셀신호를 '액티브픽셀신호(AP<#>)'라 칭하여 설명한다.

신호변환기(130)는 램프신호(VRAMP)와 복수의 픽셀신호들(PXOUTs)에 기초하여 복수의 픽셀코드(DOUTs)를 생성할 수 있다. 이하에서는 복수의 픽셀코드(DOUTs) 중 제1 및 제2 다크영역(OR1, OR2)과 관련된 각각의 픽셀코드를 '다크픽셀코드(ODS<#>)'라 칭하여 설명하고, 복수의 픽셀코드(DOUTs) 중 액티브영역(AR)과 관련된 각각의 픽셀코드를 '액티브픽셀코드(ADS<#>)'라 칭하여 설명한다. 예컨대, 신호변환기(130)는 각각의 다크픽셀신호(OP<#>)를 각각의 다크픽셀코드(ODS<#>)로 변환하고, 각각의 액티브픽셀신호(AP<#>)를 각각의 액티브픽셀코드(ADS<#>)로 변환할 수 있다. 신호변환기(130)는 적어도 하나의 제어신호(SC)에 기초하여 각각의 액티브픽셀코드(ADS<#>)를 보상할 수 있다.

램프신호 생성기(140)는 램프신호(VRAMP)를 생성할 수 있다. 램프신호(VRAMP)는 예정된 패턴으로 램핑하고, 단위로우시간마다 반복적으로 생성될 수 있다.

제어기(150)는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS)에 기초하여 제어신호(SC)를 생성할 수 있다. 예컨대, 제어기(150)는 제1 다크픽셀코드(ODS<1>)가 기준픽셀코드(IDS)보다 클 때 제어신호(SC)을 활성화할 수 있다. 제1 다크픽셀코드(ODS<1>)는 픽셀어레이(130)로부터 생성된 실질적인 다크픽셀코드일 수 있고, 기준픽셀코드(IDS)는 기설정된 이상적인 다크픽셀코드일 수 있다. 기준픽셀코드(IDS)는 이미지 센서(100)에 저장되거나 또는 외부장치(도면에 미도시)로부터 제공될 수 있다. 본 발명의 실시예에 따르면, 제어기(150)는 제1 다크픽셀코드(ODS<1>)를 이용하는 것으로 예를 들어 설명하고 있지만, 반드시 이에 한정되는 것은 아니며, 제1 및 제2 다크픽셀코드(ODS<1:2>)를 이용할 수도 있다. 제1 및 제2 다크픽셀코드(ODS<1:2>)를 이용하는 경우는 제1 다크픽셀코드(ODS<1>)만을 이용하는 경우에 비해 더욱 정확하고 정밀한 제어신호(SC)가 생성될 수 있을 것이다.

도 2에는 도 1에 도시된 픽셀어레이(120) 및 신호변환기(130)가 블록구성도로 도시되어 있다.

도 2를 참조하면, 픽셀어레이(120)는 제1 및 제2 다크영역(OR1, OR2)과 액티브영역(AR)을 포함할 수 있다. 예컨대, 제1 다크영역(OR1)은 가로방향으로 픽셀어레이(120)의 일측에 배치될 수 있고, 제2 다크영역(OR2)은 상기 가로방향으로 픽셀어레이(120)의 타측에 배치될 수 있고, 액티브영역(AR)은 제1 및 제2 다크영역(OR1, OR2)의 사이에 배치될 수 있다. 제1 다크영역(OR1)은 픽셀어레이(120)에 포함된 상기 복수의 픽셀 중 적어도 하나의 컬럼에 배치된 픽셀들(OPX)을 포함할 수 있다. 예컨대, 픽셀들(OPX)은 각각 옵티컬블랙픽셀(optical black pixel)일 수 있다. 제1 다크영역(OR1)은 로우별로 제1 다크픽셀신호(OP<1>)를 생성할 수 있다. 제2 다크영역(OR2)은 픽셀어레이(120)에 포함된 상기 복수의 픽셀 중 적어도 하나의 컬럼에 배치된 픽셀들(OPX)을 포함할 수 있다. 제2 다크영역(OR2)은 로우별로 제2 다크픽셀신호(OP<2>)를 생성할 수 있다. 액티브영역(AR)은 픽셀어레이(120)에 포함된 상기 복수의 픽셀 중 복수의 컬럼에 배치된 픽셀들(APX)을 포함할 수 있다. 액티브영역(AR)은 로우별로 제1 내지 제n 액티브픽셀신호(AP<1:n>)를 생성할 수 있다(단, n은 2 보다 큰 자연수 임).

신호변환기(130)는 제1 및 제2 다크영역(OR1, OR2)에 각각 대응하는 제1 및 제2 다크리드아웃회로(ORD1, ORD2)와, 액티브영역(AR)에 대응하는 제1 내지 제n 액티브리드아웃회로(ARD1 ~ ARDn)를 포함할 수 있다. 제1 다크리드아웃회로(ORD1)는 제1 다크픽셀신호(OP<1>)와 램프신호(VRAMP)와 제어신호(SC)에 기초하여 제1 다크픽셀코드(ODS<1>)를 생성할 수 있다. 제2 다크리드아웃회로(ORD2)는 제2 다크픽셀신호(OP<2>)와 램프신호(VRAMP)와 제어신호(SC)에 기초하여 제2 다크픽셀코드(ODS<2>)를 생성할 수 있다. 제1 내지 제n 액티브리드아웃회로(ARD1 ~ ARDn)는 제1 내지 제n 액티브픽셀신호(AP<1:n>)와 램프신호(VRAMP)와 제어신호(SC)에 기초하여 제1 내지 제n 액티브픽셀코드(ADS<1:n>)를 생성할 수 있다. 제어신호(SC)는 신호변환기(130)의 실시예에 따라 제1 제어신호(SC<1>)만을 포함하거나 또는 제1 및 제2 제어신호(SC<1:2>)를 포함할 수 있다. 신호변환기(130)에 포함된 제1 및 제2 다크리드아웃회로(ORD1, ORD2)와 제1 내지 제n 액티브리드아웃회로(ARD1 ~ ARDn)는 동일하게 설계될 수 있으므로 이하에서는 제1 액티브리드아웃회로(ARD1)를 대표적으로 설명한다.

도 3에는 도 2에 도시된 제1 액티브리드아웃회로(ARD1)의 일예가 블록구성도로 도시되어 있고, 도 4에는 도 2에 도시된 제1 액티브리드아웃회로(ARD1)의 다른 예가 블록구성도로 도시되어 있다. 도 3 및 도 4에서, 제어신호(SC)는 단지 제1 제어신호(SC<1>)를 포함할 수 있다.

도 3을 참조하면, 제1 액티브리드아웃회로(ARD1)는 제1 비교회로(131), 제2 비교회로(133), 카운팅회로(135), 및 보상회로(137)를 포함할 수 있다.

제1 비교회로(131)는 제1 액티브픽셀신호(AP<1>)와 램프신호(VRAMP)를 비교하고 그 비교결과에 대응하는 제1 비교신호(CP1)를 제1 비교출력단(DOUT1)을 통해 생성할 수 있다.

제2 비교회로(133)는 제1 비교출력단(DOUT1)에 접속될 수 있다. 제2 비교회로(133)는 제1 비교신호(CP1)와 기준신호(RS)를 비교하고 그 비교결과에 대응하는 제2 비교신호(CP2)를 제2 비교출력단(DOUT2)을 통해 생성할 수 있다.

카운팅회로(135)는 제2 비교출력단(DOUT2)에 접속될 수 있다. 카운팅회로(135)는 제2 비교신호(CP2)와 클니호(CLK)에 기초하여 제1 액티브픽셀코드(ADS<1>)를 생성할 수 있다.

보상회로(137)는 제1 비교출력단(DOUT1)에 접속될 수 있다. 보상회로(137)는 제1 제어신호(SC<1>)에 기초하여 적어도 제1 비교회로(131)에 의해 발생하는 파워 노이즈에 대응하는 보상 노이즈(CN1)를 제1 비교출력단(DOU1)에 선택적으로 적용할 수 있다. 예컨대, 보상회로(137)는 커패시터(C), 및 스위치(SW)를 포함할 수 있다. 커패시터(C)는 제1 비교출력단(DOUT1)과 스위치(SW) 사이에 접속될 수 있다. 커패시터(C)는 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 스위치(SW)는 커패시터(C)와 보상 노이즈(CN1)의 공급단 사이에 접속될 수 있다. 스위치(SW)는 제1 제어신호(SC<1>)에 기초하여 보상 노이즈(CN1)를 커패시터(C)에게 선택적으로 제공할 수 있다. 보상회로(137)는 보상 노이즈(CN1)를 제1 비교출력단(DOUT1)에 적용함으로써 제1 비교출력단(DOUT1)을 통해 생성되는 제1 비교신호(CP1)의 천이(transition) 시점을 상기 파워 노이즈에 대응하여 조절할 수 있다. 예컨대, 보상회로(137)는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS) 간의 코드차이에 따라 제1 비교신호(CP1)의 천이(transition) 시점을 앞당기거나 또는 지연할 수 있다.

한편, 보상회로(137)는 도 4와 같이 설계될 수 있다. 보상회로(137)는 복수의 커패시터(C1 ~ Cm), 및 복수의 스위치(SW1 ~ SWm)를 포함할 수 있다(단, m은 2 이상의 자연수임). 복수의 커패시터(C1 ~ Cm)는 제1 비교출력단(DOUT1)과 복수의 스위치(SW1 ~ SWm) 사이에 각각 접속될 수 있다. 복수의 커패시터(C1 ~ Cm)는 각각 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 복수의 스위치(SW1 ~ SWm)는 복수의 커패시터(C1 ~ Cm)와 보상 노이즈(CN1)의 공급단 사이에 각각 접속될 수 있다. 복수의 스위치(SW1 ~ SWm)는 각각 제1 제어신호(SC<1>)에 기초하여 보상 노이즈(CN1)를 복수의 커패시터(C1 ~ Cm)에게 선택적으로 제공할 수 있다. 제1 제어신호(SC<1>)는 복수의 스위치(SW1 ~ SWm)에 대응하여 복수의 비트(B<1:m>)를 포함할 수 있다. 복수의 스위치(SW1 ~ SWm)는 복수의 비트(B<1:m>)에 의해 개별적으로 제어됨으로써 제1 비교출력단(DOUT1)에 적용되는 보상 노이즈(CN1)를 세밀하게 조절할 수 있다.

도 5에는 도 3 및 도 4에 도시된 제1 비교회로(131)가 회로도로 도시되어 있다.

도 5를 참조하면, 제1 비교회로(131)는 제1 커패시터(SC1), 제2 커패시터(SC2), 증폭기(AMP), 제1 스위치(RS1), 및 제2 스위치(RS2)를 포함할 수 있다.

제1 커패시터(SC1)는 제1 액티브픽셀신호(AP<1>)의 입력단과 증폭기(AMP)의 반전 입력단(-) 사이에 접속될 수 있다.

제2 커패시터(SC2)는 램프신호(VRAMP)의 입력단과 증폭기(AMP)의 비반적 입력단(+) 사이에 접속될 수 있다.

증폭기(AMP)는 반전 입력단(-)과 비반전 입력단(+)과 비반전 출력단(+) 사이에 접속될 수 있다. 비반전 출력단(+)은 제1 비교출력단(DOUT1)일 수 있다. 증폭기(AMP)는 고전압(VDD)과 저전압(VSS)을 이용할 수 있다. 상기 파워 노이즈는 증폭기(AMP)가 동작할 때 고전압(VDD)의 공급단 또는 저전압(VSS)의 공급단에서 발생할 수 있다. 상기 파워 노이즈는 설계에 따라 고전압(VDD)의 공급단과 제1 비교출력단(DOUT1) (또는 제1 비교신호(CP1)의 출력라인)의 커플링(coupling) 영향성으로 인해 발생하거나 또는 저전압(VSS)의 공급단과 제1 비교출력단(DOUT1) (또는 상기 출력라인)의 커플링 영향성으로 인해 발생할 수 있다. 상기 파워 노이즈는 밴딩 노이즈(banding noise)를 초래할 수 있다(도 11 참조).

제1 스위치(RS1)는 비반전 입력단(-)과 반전 출력단(+) 사이에 접속될 수 있다.

제2 스위치(RS2)는 반전 입력단(+)과 비반전 출력단(-) 사이에 접속될 수 있다.

본 발명의 실시예에서 도 3 및 도 4에 도시된 제2 비교회로(133)는 각각 도 5에 도시된 제1 비교회로(131)와 유사하게 설계될 수 있으므로 그에 대한 자세한 설명은 생략한다.

도 6에는 도 2에 도시된 제1 액티브리드아웃회로(ARD1)의 또 다른 예가 블록구성도로 도시되어 있고, 도 7에는 도 2에 도시된 제1 액티브리드아웃회로(ARD1)의 또 다른 예가 블록구성도로 도시되어 있다. 도 6 및 도 7에서, 제어신호(SC)는 단지 제1 제어신호(SC<1>)를 포함할 수 있다.

도 6을 참조하면, 제1 액티브리드아웃회로(ARD1)는 제1 비교회로(131), 제2 비교회로(133), 카운팅회로(135), 및 보상회로(139)를 포함할 수 있다.

보상회로(139)는 기준신호(RS)의 입력단(DIN)에 접속될 수 있다. 보상회로(139)는 제1 제어신호(SC<1>)에 기초하여 적어도 제1 비교회로(131)에 의해 발생하는 상기 파워 노이즈에 대응하는 보상 노이즈(CN2)를 입력단(DIN)에 선택적으로 적용할 수 있다. 보상 노이즈(CN2)는 도 3에 도시된 보상 노이즈(CN1)와 방향성이 반대일 수 있다. 예컨대, 보상회로(139)는 커패시터(C), 및 스위치(SW)를 포함할 수 있다. 커패시터(C)는 입력단(DIN)과 스위치(SW) 사이에 접속될 수 있다. 커패시터(C)는 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 스위치(SW)는 커패시터(C)와 보상 노이즈(CN2)의 공급단 사이에 접속될 수 있다. 스위치(SW)는 제1 제어신호(SC<1>)에 기초하여 보상 노이즈(CN2)를 커패시터(C)에게 선택적으로 제공할 수 있다. 보상회로(139)는 보상 노이즈(CN2)를 기준신호(RS)의 입력단(DIN)에 적용함으로써 제1 비교출력단(DOUT1)을 통해 생성되는 제1 비교신호(CP1)의 천이(transition) 시점을 상기 파워 노이즈에 대응하여 조절할 수 있다. 예컨대, 보상회로(139)는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS) 간의 코드차이에 따라 제1 비교신호(CP1)의 천이(transition) 시점을 앞당기거나 또는 지연할 수 있다.

한편, 보상회로(139)는 도 7과 같이 설계될 수 있다. 보상회로(139)는 복수의 커패시터(C1 ~ Cm), 및 복수의 스위치(SW1 ~ SWm)를 포함할 수 있다(단, m은 2 이상의 자연수임). 복수의 커패시터(C1 ~ Cm)는 입력단(DIN)과 복수의 스위치(SW1 ~ SWm) 사이에 각각 접속될 수 있다. 복수의 커패시터(C1 ~ Cm)는 각각 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 복수의 스위치(SW1 ~ SWm)는 복수의 커패시터(C1 ~ Cm)와 보상 노이즈(CN2)의 공급단 사이에 각각 접속될 수 있다. 복수의 스위치(SW1 ~ SWm)는 각각 제1 제어신호(SC<1>)에 기초하여 보상 노이즈(CN2)를 복수의 커패시터(C1 ~ Cm)에게 선택적으로 제공할 수 있다. 제1 제어신호(SC<1>)는 복수의 스위치(SW1 ~ SWm)에 대응하여 복수의 비트(B<1:m>)를 포함할 수 있다. 복수의 스위치(SW1 ~ SWm)는 복수의 비트(B<1:m>)에 의해 개별적으로 제어됨으로써 입력단(DIN)에 적용되는 보상 노이즈(CN2)를 세밀하게 조절할 수 있다.

도 8에는 도 2에 도시된 제1 액티브리드아웃회로(ARD1)의 또다른 예가 블록구성도로 도시되어 있고, 도 9에는 도 2에 도시된 제1 액티브리드아웃회로(ARD1)의 또 다른 예가 블록구성도로 도시되어 있다. 도 8 및 도 9에서, 제어신호(SC)는 제1 및 제2 제어신호(SC<1:2>)를 포함할 수 있다.

도 8을 참조하면, 제1 액티브리드아웃회로(ARD1)는 제1 비교회로(131), 제2 비교회로(133), 카운팅회로(135), 제1 보상회로(137), 및 제2 보상회로(139)를 포함할 수 있다.

제1 보상회로(137)는 제1 비교출력단(DOUT1)에 접속될 수 있다. 제1 보상회로(137)는 제1 제어신호(SC<1>)에 기초하여 적어도 제1 비교회로(131)에 의해 발생하는 파워 노이즈에 대응하는 제1 보상 노이즈(CN1)를 제1 비교출력단(DOU1)에 선택적으로 적용할 수 있다. 예컨대, 제1 보상회로(137)는 제1 커패시터(C1), 및 제1 스위치(SW1)를 포함할 수 있다. 제1 커패시터(C1)는 제1 비교출력단(DOUT1)과 제1 스위치(SW1) 사이에 접속될 수 있다. 제1 커패시터(C1)는 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 제1 스위치(SW)는 제1 커패시터(C)와 제1 보상 노이즈(CN1)의 공급단 사이에 접속될 수 있다. 제1 스위치(SW1)는 제1 제어신호(SC<1>)에 기초하여 제1 보상 노이즈(CN1)를 제1 커패시터(C1)에게 선택적으로 제공할 수 있다.

제2 보상회로(139)는 기준신호(RS)의 입력단(DIN)에 접속될 수 있다. 제2 보상회로(139)는 제2 제어신호(SC<2>)에 기초하여 적어도 제1 비교회로(131)에 의해 발생하는 상기 파워 노이즈에 대응하는 제2 보상 노이즈(CN2)를 입력단(DIN)에 선택적으로 적용할 수 있다. 제2 보상 노이즈(CN2)는 제1 보상 노이즈(CN1)와 방향성이 반대일 수 있다. 예컨대, 제2 보상회로(139)는 제2 커패시터(C2), 및 제2 스위치(SW2)를 포함할 수 있다. 제2 커패시터(C2)는 입력단(DIN)과 제2 스위치(SW2) 사이에 접속될 수 있다. 제2 커패시터(C2)는 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 제2 스위치(SW2)는 제2 커패시터(C2)와 제2 보상 노이즈(CN2)의 공급단 사이에 접속될 수 있다. 제2 스위치(SW2)는 제1 제어신호(SC<1>)에 기초하여 제2 보상 노이즈(CN2)를 제2 커패시터(C2)에게 선택적으로 제공할 수 있다.

한편, 제1 및 제2 보상회로(137, 139)는 도 9와 같이 설계될 수 있다. 제1 보상회로(137)는 복수의 제1 커패시터(C11 ~ C1m), 및 복수의 제1 스위치(SW11 ~ SW1m)를 포함할 수 있다(단, m은 2 이상의 자연수임). 복수의 제1 커패시터(C11 ~ C1m)는 제1 비교출력단(DOUT1)과 복수의 제1 스위치(SW11 ~ SW1m) 사이에 각각 접속될 수 있다. 복수의 제1 커패시터(C11 ~ C1m)는 각각 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 복수의 제1 스위치(SW11 ~ SW1m)는 복수의 제1 커패시터(C11 ~ C1m)와 제1 보상 노이즈(CN1)의 공급단 사이에 각각 접속될 수 있다. 복수의 제1 스위치(SW11 ~ SW1m)는 각각 제1 제어신호(SC<1>)에 기초하여 제1 보상 노이즈(CN1)를 복수의 제1 커패시터(C11 ~ C1m)에게 선택적으로 제공할 수 있다. 제1 제어신호(SC<1>)는 복수의 제1 스위치(SW11 ~ SW1m)에 대응하여 복수의 제1 비트(B1<1:m>)를 포함할 수 있다. 복수의 제1 스위치(SW11 ~ SW1m)는 복수의 제1 비트(B1<1:m>)에 의해 개별적으로 제어됨으로써 제1 비교출력단(DOUT1)에 적용되는 제1 보상 노이즈(CN1)를 세밀하게 조절할 수 있다. 제2 보상회로(139)는 복수의 제2 커패시터(C21 ~ C2m), 및 복수의 제2 스위치(SW21 ~ SW2m)를 포함할 수 있다(단, m은 2 이상의 자연수임). 복수의 제2 커패시터(C21 ~ C2m)는 기준신호(RS)의 입력단(DIN)과 복수의 제2 스위치(SW21 ~ SW2m) 사이에 각각 접속될 수 있다. 복수의 제2 커패시터(C21 ~ C2m)는 각각 물리적으로 구성된 실질적인 커패시터(예: MIM(Metal Insulator Metal) 커패시터)이거나 또는 기생(parasitic) 커패시터일 수 있다. 복수의 제2 스위치(SW21 ~ SW2m)는 복수의 커패시터(C21 ~ C2m)와 제2 보상 노이즈(CN2)의 공급단 사이에 각각 접속될 수 있다. 복수의 제2 스위치(SW21 ~ SW2m)는 각각 제2 제어신호(SC<2>)에 기초하여 제2 보상 노이즈(CN2)를 복수의 제2 커패시터(C21 ~ C2m)에게 선택적으로 제공할 수 있다. 제2 제어신호(SC<2>)는 복수의 제2 스위치(SW21 ~ SW2m)에 대응하여 복수의 제2 비트(B2<1:m>)를 포함할 수 있다. 복수의 제2 스위치(SW21 ~ SW2m)는 복수의 제2 비트(B2<1:m>)에 의해 개별적으로 제어됨으로써 입력단(DIN)에 적용되는 제2 보상 노이즈(CN2)를 세밀하게 조절할 수 있다.

도 10에는 도 1에 도시된 제어기(150)가 블록 구성도로 도시되어 있다.

도 10을 참조하면, 제어기(150)는 코드비교회로(151), 코드제어회로(153), 및 래치회로(155)를 포함할 수 있다.

일예에 따르면, 코드비교회로(151)는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS)를 비교하고 그 비교결과에 대응하는 제1 코드비교신호(CD1)를 생성할 수 있다. 일예에 따르면, 코드비교회로(151)는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS)를 비교하고 그 비교결과에 대응하는 제1 코드비교신호(CD1)를 생성할 수 있고, 제2 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS)를 비교하고 그 비교결과에 대응하는 제2 코드비교신호(CD2)를 생성할 수 있다.

일예에 따르면, 코드제어회로(153)는 제1 코드비교신호(CD1)에 기초하여 코드제어신호(CC)를 생성할 수 있다. 예컨대, 코드제어회로(153)는 제1 다크픽셀코드(ODS<1>)가 기준픽셀코드(IDS)보다 클 때 코드제어신호(CC)를 활성화할 수 있다. 만약 코드제어신호(CC)가 복수의 비트(B<1:m>)에 대응하는 복수의 비트를 가진다면, 상기 복수의 비트는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS) 간의 코드차이에 따라 선택적으로 활성화될 수 있다. 일예에 따르면, 코드제어회로(153)는 제1 및 제2 코드비교신호(CD1, CD2)에 기초하여 코드제어신호(CC)를 생성할 수 있다. 예컨대, 코드제어회로(153)는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS)의 비교결과와 제2 다크픽셀코드(ODS<2>)와 기준픽셀코드(IDS)의 비교결과의 조합에 따라 코드제어신호(CC)를 활성화할 수 있다. 만약 코드제어신호(CC)가 복수의 비트(B<1:m>)에 대응하는 복수의 비트를 가진다면, 상기 복수의 비트는 제1 다크픽셀코드(ODS<1>)와 기준픽셀코드(IDS) 간의 코드차이와 제2 다크픽셀코드(ODS<2>)와 기준픽셀코드(IDS) 간의 코드차이에 따라 선택적으로 활성화될 수 있다.

래치회로(155)는 코드제어신호(CC)를 래치할 수 있다. 래치회로(155)는 코드제어신호(CC)를 제어신호(SC)로써 보상회로(137 및/또는 139)에게 출력할 수 있다.

이하, 상기와 같은 구성을 가지는 본 발명의 실시예에 따른 이미지 센서(100)의 동작을 도 11 및 도 12를 참조하여 설명한다.

도 11에는 종래기술에 따른 이미지 센서의 출력 이미지를 보인 도면이 도시되어 있다.

도 11을 참조하면, 상기 출력 이미지는 실질적으로 픽셀어레이(120)의 액티브영역(AR)에 대응할 수 있다. 액티브영역(AR) 중 중앙영역에만 빛이 들어 온 경우를 가정해 보면, 액티브영역(AR) 중 상기 중앙영역은 상기 빛을 받은 밝은 영역(AA)일 수 있고, 액티브영역(AR) 중 상기 중앙영역의 주변영역은 상기 빛을 받지 않은 어두운 영역(BB)일 수 있다. 어두운 영역(BB) 중 밝은 영역(AA)의 가로방향(즉, 픽셀어레이(120)의 로우(row)방향)에 인접한 영역은 상기 밴딩 노이즈로 인해 결함영역(CC)을 포함할 수 있다. 픽셀어레이(120) 중 어두운 영역(BB)만을 포함하는 로우(row)로부터 생성되는 제1 내지 제n 액티브픽셀신호(AP<1:n>)를 제1 내지 제n 액티브픽셀코드(ADS<1:n>)로 변환할 때 신호변환기(130)에 의해 발생하는 파워 노이즈와, 픽셀어레이(120) 중 밝은 영역(AA)과 어두운 영역(BB)을 포함하는 로우(row)로부터 생성되는 제1 내지 제n 액티브픽셀신호(AP<1:n>)를 제1 내지 제n 액티브픽셀코드(ADS<1:n>)로 변환할 때 신호변환기(130)에 의해 발생하는 파워 노이즈가 다르기 때문에, 상기 결함영역(CC)이 발생할 수 있다.

도 12에는 본 발명의 실시예에 따른 이미지 센서(100)의 출력 이미지를 보인 도면이 도시되어 있다.

도 12를 참조하면, 이미지 센서(100)는 신호변환기(130)에 의해 발생하는 파워 노이즈, 특히 밝은 영역(AA)과 관련된 상기 파워 노이즈를 감지하고 상기 파워 노이즈에 대응하는 보상 노이즈(CN1 및/또는 CN2)를 신호변환기(130)에 적용함으로써 도 11에 도시된 결함영역(CC)을 제거할 수 있다.

일예에 따르면, 신호변환기(130)에 포함된 제1 액티브리드아웃회로(ARD1)가 도 3과 같이 설계된 경우에, 보상회로(137)는 제1 비교출력단(DOUT1)에 보상 노이즈(CN1)를 적용할 수 있다. 만약 상기 파워 노이즈가 저전압(VSS) 공급단에 발생하였다면, 보상회로(137)는 저전압(VSS)과 반대 위상의 고전압(VDD)에 대응하는 전압레벨을 가지는 보상 노이즈(CN1)를 제1 비교출력단(DOUT1)에 적용함으로써 저전압(VSS) 공급단과 제1 비교출력단(DOUT1)의 커플링 영향성을 감소시킬 수 있다. 만약 상기 파워 노이즈가 고전압(VDD) 공급단에 발생하였다면, 보상회로(137)는 고전압(VDD)과 반대 위상의 저전압(VSS)에 대응하는 전압레벨을 가지는 보상 노이즈(CN1)를 제1 비교출력단(DOUT1)에 적용함으로써 고전압(VDD) 공급단과 제1 비교출력단(DOUT1)의 커플링 영향성을 감소시킬 수 있다.

일예에 따르면, 신호변환기(130)에 포함된 제1 액티브리드아웃회로(ARD1)가 도 6과 같이 설계된 경우에, 보상회로(139)는 입력단(DIN)에 보상 노이즈(CN2)를 적용할 수 있다. 만약 상기 파워 노이즈가 저전압(VSS) 공급단에 발생하였다면, 보상회로(139)는 저전압(VSS)과 동일 위상의 저전압(VSS)에 대응하는 전압레벨을 가지는 보상 노이즈(CN2)를 입력단(DIN)에 적용함으로써 저전압(VSS) 공급단과 제1 비교출력단(DOUT1)의 커플링 영향성을 감소시킬 수 있다. 만약 상기 파워 노이즈가 고전압(VDD) 공급단에 발생하였다면, 보상회로(139)는 고전압(VDD)과 동일 위상의 고전압(VDD)에 대응하는 전압레벨을 가지는 보상 노이즈(CN2)를 입력단(DIN)에 적용함으로써 고전압(VDD) 공급단과 제1 비교출력단(DOUT1)의 커플링 영향성을 감소시킬 수 있다.

이와 같은 본 발명의 실시예에 따르면, 비교회로의 출력단과 전압단과의 커플링(Coupling) 영향성을 제어함으로써 밴딩 노이즈에 의한 결함영역을 제거할 수 있는 이점이 있다.

본 발명의 기술 사상은 상기 실시예에 따라 구체적으로 기술되었으나, 이상에서 설명한 실시예는 그 설명을 위한 것이며 그 제한을 위한 것이 아님을 주의하여야 한다. 또한, 본 발명의 기술 분야의 통상의 전문가라면 본 발명의 기술 사상의 범위 내에서 여러 가지 치환, 변형 및 변경으로 다양한 실시예가 가능함을 이해할 수 있을 것이다.

100 : 이미지 센싱 장치 110 : 로우 제어기
120 : 픽셀 어레이 130 : 신호변환기
140 : 램프신호 생성기 150 : 제어기

Claims

액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 제1 비교신호를 제1 비교출력단을 통해 생성하기 위한 제1 비교회로; 및
상기 제1 비교출력단에 접속되고, 제1 제어신호에 기초하여 상기 제1 비교회로에 의해 발생하는 파워 노이즈에 대응하는 제1 보상 노이즈를 상기 제1 비교출력단에 선택적으로 적용하기 위한 제1 보상회로
를 포함하는 이미지 센서.
제1항에 있어서,
상기 제1 보상회로는,
상기 제1 비교출력단에 접속된 적어도 하나의 제1 커패시터; 및
상기 제1 커패시터에 접속되고, 상기 제1 제어신호에 기초하여 상기 제1 보상 노이즈를 상기 제1 커패시터에게 선택적으로 제공하기 위한 적어도 하나의 제1 스위치를 포함하는 이미지 센서.
제1항에 있어서,
적어도 하나의 컬럼에 할당된 다크(dark)영역과 복수의 컬럼에 할당된 액티브(active)영역을 포함하는 픽셀어레이;
상기 다크영역으로부터 생성되는 다크픽셀신호를 다크픽셀코드로 변환하기 위한 리드아웃회로; 및
상기 다크픽셀코드와 기준픽셀코드에 기초하여 상기 제1 제어신호를 생성하기 위한 제어기를 더 포함하는 이미지 센서.
제3항에 있어서,
상기 제어기는,
상기 다크픽셀코드와 상기 기준픽셀코드를 비교하고 그 비교결과에 대응하는 코드비교신호를 생성하기 위한 코드비교회로;
상기 코드비교신호에 기초하여 코드제어신호를 생성하기 위한 코드제어회로; 및
상기 코드제어신호를 래치하고 상기 제1 제어신호를 상기 보상회로에게 출력하기 위한 래치회로를 포함하는 이미지 센서.
제1항에 있어서,
상기 제1 비교출력단에 접속되고, 상기 제1 비교신호와 기준신호를 비교하고 그 비교결과에 대응하는 제2 비교신호를 제2 비교출력단을 통해 생성하기 위한 제2 비교회로; 및
상기 기준신호의 입력단에 접속되고, 적어도 하나의 제2 제어신호에 기초하여 상기 파워 노이즈에 대응하는 제2 보상 노이즈를 상기 입력단에 선택적으로 적용하기 위한 제2 보상회로를 더 포함하는 이미지 센서.
제5항에 있어서,
상기 제2 보상회로는,
상기 입력단에 접속된 적어도 하나의 제2 커패시터; 및
상기 제2 커패시터에 접속되고, 상기 제2 제어신호에 기초하여 상기 제2 보상 노이즈를 상기 제2 커패시터에게 선택적으로 제공하기 위한 적어도 하나의 제2 스위치를 포함하는 이미지 센서.
제5항에 있어서,
적어도 하나의 컬럼에 할당된 다크(dark)영역과 적어도 하나의 컬럼에 할당된 액티브(active)영역을 포함하는 픽셀어레이;
상기 다크영역으로부터 생성되는 다크픽셀신호를 다크픽셀코드로 변환하기 위한 리드아웃회로; 및
상기 다크픽셀코드와 기준픽셀코드에 기초하여 상기 제1 제어신호와 상기 제2 제어신호를 생성하기 위한 제어기를 더 포함하는 이미지 센서.
제7항에 있어서,
상기 제어기는,
상기 다크픽셀코드와 상기 기준픽셀코드를 비교하고 그 비교결과에 대응하는 코드비교신호를 생성하기 위한 코드비교회로;
상기 코드비교신호에 기초하여 제1 코드제어신호와 제2 코드제어신호를 생성하기 위한 코드제어회로; 및
상기 제1 코드제어신호와 상기 제2 코드제어신호를 래치하고 상기 제1 제어신호를 상기 제1 보상회로에게 출력하고 상기 제2 제어신호를 상기 제2 보상회로에게 출력하기 위한 래치회로를 포함하는 이미지 센서.
액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 제1 비교신호를 제1 비교출력단을 통해 생성하기 위한 제1 비교회로;
상기 제1 비교출력단에 접속되고, 상기 제1 비교신호와 기준신호를 비교하고 그 비교결과에 대응하는 제2 비교신호를 제2 비교출력단을 통해 생성하기 위한 제2 비교회로; 및
상기 기준신호의 입력단에 접속되고, 적어도 하나의 제어신호에 기초하여 상기 제1 비교회로에 의해 발생하는 파워 노이즈에 대응하는 보상 노이즈를 상기 입력단에 선택적으로 적용하기 위한 보상회로
를 포함하는 이미지 센서.
제9항에 있어서,
상기 보상회로는,
상기 입력단에 접속된 적어도 하나의 커패시터; 및
상기 커패시터에 접속되고, 상기 제어신호에 기초하여 상기 보상 노이즈를 상기 커패시터에게 선택적으로 제공하기 위한 적어도 하나의 스위치를 포함하는 이미지 센서.
제9항에 있어서,
적어도 하나의 컬럼에 할당된 다크(dark)영역과 적어도 하나의 컬럼에 할당된 액티브(active)영역을 포함하는 픽셀어레이;
상기 다크영역으로부터 생성되는 다크픽셀신호를 다크픽셀코드로 변환하기 위한 적어도 하나의 리드아웃회로; 및
상기 다크픽셀코드와 기준픽셀코드에 기초하여 상기 제어신호를 생성하기 위한 제어기를 더 포함하는 이미지 센서.
제11항에 있어서,
상기 제어기는,
상기 다크픽셀코드와 상기 기준픽셀코드를 비교하고 그 비교결과에 대응하는 코드비교신호를 생성하기 위한 코드비교회로;
상기 코드비교신호에 기초하여 코드제어신호를 생성하기 위한 코드제어회로; 및
상기 코드제어신호를 래치하고 상기 제어신호를 상기 보상회로에게 출력하기 위한 래치회로를 포함하는 이미지 센서.
적어도 하나의 컬럼에 할당된 다크(dark)영역과 적어도 하나의 컬럼에 할당된 액티브(active)영역을 포함하는 픽셀어레이;
상기 다크영역으로부터 생성되는 다크픽셀신호를 다크픽셀코드로 변환하고, 상기 액티브영역으로부터 생성되는 액티브픽셀신호를 액티브픽셀코드로 변환하고, 적어도 하나의 제어신호에 기초하여 상기 액티브픽셀코드를 보상하기 위한 신호변환기; 및
상기 다크픽셀코드와 기준픽셀코드에 기초하여 상기 제어신호를 생성하기 위한 제어기
를 포함하는 이미지 센서.
제13항에 있어서,
상기 제어기는,
상기 다크픽셀코드와 상기 기준픽셀코드를 비교하고 그 비교결과에 대응하는 코드비교신호를 생성하기 위한 코드비교회로;
상기 코드비교신호에 기초하여 코드제어신호를 생성하기 위한 코드제어회로; 및
상기 코드제어신호를 래치하고 상기 제어신호를 상기 보상회로에게 출력하기 위한 래치회로를 포함하는 이미지 센서.
제13항에 있어서,
상기 신호변환기는,
상기 액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 비교신호를 비교출력단을 통해 생성하기 위한 비교회로; 및
상기 비교출력단에 접속되고, 상기 제어신호에 기초하여 상기 비교회로에 의해 발생하는 파워 노이즈에 대응하는 보상 노이즈를 상기 비교출력단에 선택적으로 적용하기 위한 보상회로를 포함하는 이미지 센서.
제14항에 있어서,
상기 보상회로는,
상기 비교출력단에 접속된 적어도 하나의 커패시터; 및
상기 커패시터에 접속되고, 상기 제어신호에 기초하여 상기 보상 노이즈를 상기 커패시터에게 선택적으로 제공하기 위한 적어도 하나의 스위치를 포함하는 이미지 센서.
제13항에 있어서,
상기 신호변환기는,
상기 액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 제1 비교신호를 제1 비교출력단을 통해 생성하기 위한 제1 비교회로;
상기 제1 비교출력단에 접속되고, 상기 제1 비교신호와 기준신호를 비교하고 그 비교결과에 대응하는 제2 비교신호를 제2 비교출력단을 통해 생성하기 위한 제2 비교회로; 및
상기 기준신호의 입력단에 접속되고, 적어도 하나의 제어신호에 기초하여 상기 제1 비교회로에 의해 발생하는 파워 노이즈에 대응하는 보상 노이즈를 상기 입력단에 선택적으로 적용하기 위한 보상회로를 포함하는 이미지 센서.
제17항에 있어서,
상기 보상회로는,
상기 입력단에 접속된 적어도 하나의 커패시터; 및
상기 커패시터에 접속되고, 상기 제어신호에 기초하여 상기 보상 노이즈를 상기 커패시터에게 선택적으로 제공하기 위한 적어도 하나의 스위치를 포함하는 이미지 센서.
제13항에 있어서,
상기 신호변환기는,
상기 액티브픽셀신호와 램프신호를 비교하고 그 비교결과에 대응하는 제1 비교신호를 제1 비교출력단을 통해 생성하기 위한 제1 비교회로;
상기 제1 비교출력단에 접속되고, 상기 제어신호 중 적어도 하나의 제1 제어신호에 기초하여 상기 제1 비교회로에 의해 발생하는 파워 노이즈에 대응하는 제1 보상 노이즈를 상기 비교출력단에 선택적으로 적용하기 위한 제1 보상회로;
상기 입력단에 접속되고, 상기 제1 비교신호와 기준신호를 비교하고 그 비교결과에 대응하는 제2 비교신호를 제2 비교출력단을 통해 생성하기 위한 제2 비교회로; 및
상기 기준신호의 입력단에 접속되고, 상기 제어신호 중 적어도 하나의 제2 제어신호에 기초하여 상기 파워 노이즈에 대응하는 제2 보상 노이즈를 상기 입력단에 선택적으로 적용하기 위한 제2 보상회로를 포함하는 이미지 센서.
제19항에 있어서,
상기 제1 보상회로는,
상기 제1 비교출력단에 접속된 적어도 하나의 제1 커패시터; 및
상기 제1 커패시터에 접속되고, 상기 제1 제어신호에 기초하여 상기 제1 보상 노이즈를 상기 제1 커패시터에게 선택적으로 제공하기 위한 적어도 하나의 제1 스위치를 포함하고,
상기 제2 보상회로는,
상기 입력단에 접속된 적어도 하나의 제2 커패시터; 및
상기 제2 커패시터에 접속되고, 상기 제2 제어신호에 기초하여 상기 제2 보상 노이즈를 상기 제2 커패시터에게 선택적으로 제공하기 위한 적어도 하나의 제2스위치를 포함하는 이미지 센서.