KR20230103298A - 적층형 전자 부품 - Google Patents

적층형 전자 부품 Download PDF

Info

Publication number
KR20230103298A
KR20230103298A KR1020210194082A KR20210194082A KR20230103298A KR 20230103298 A KR20230103298 A KR 20230103298A KR 1020210194082 A KR1020210194082 A KR 1020210194082A KR 20210194082 A KR20210194082 A KR 20210194082A KR 20230103298 A KR20230103298 A KR 20230103298A
Authority
KR
South Korea
Prior art keywords
side margin
dielectric
less
electronic components
crystal grains
Prior art date
Application number
KR1020210194082A
Other languages
English (en)
Inventor
조범준
Original Assignee
삼성전기주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전기주식회사 filed Critical 삼성전기주식회사
Priority to KR1020210194082A priority Critical patent/KR20230103298A/ko
Priority to US17/983,124 priority patent/US20230215633A1/en
Priority to JP2022182729A priority patent/JP2023099470A/ja
Priority to CN202211720707.0A priority patent/CN116387024A/zh
Publication of KR20230103298A publication Critical patent/KR20230103298A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/005—Electrodes
    • H01G4/012—Form of non-self-supporting electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1236—Ceramic dielectrics characterised by the ceramic dielectric material based on zirconium oxides or zirconates
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/224—Housing; Encapsulation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/228—Terminals
    • H01G4/248—Terminals the terminals embracing or surrounding the capacitive element, e.g. caps
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/30—Stacked capacitors
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
    • H01G4/00—Fixed capacitors; Processes of their manufacture
    • H01G4/002—Details
    • H01G4/018—Dielectrics
    • H01G4/06—Solid dielectrics
    • H01G4/08—Inorganic dielectrics
    • H01G4/12—Ceramic dielectrics
    • H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
    • H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02E—REDUCTION OF GREENHOUSE GAS [GHG] EMISSIONS, RELATED TO ENERGY GENERATION, TRANSMISSION OR DISTRIBUTION
    • Y02E60/00—Enabling technologies; Technologies with a potential or indirect contribution to GHG emissions mitigation
    • Y02E60/13—Energy storage using capacitors

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Manufacturing & Machinery (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Chemical & Material Sciences (AREA)
  • Ceramic Engineering (AREA)
  • Inorganic Chemistry (AREA)
  • Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
  • Ceramic Capacitors (AREA)

Abstract

본 발명의 일 실시형태에 따른 적층형 전자 부품은, 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제5 및 제6 면에 배치되는 사이드 마진부; 및 상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하고, 상기 사이드 마진부는 복수의 제1 유전체 결정립을 포함하며, 상기 유전체층은 복수의 제2 유전체 결정립을 포함하고, 상기 사이드 마진부 및 바디의 제1 및 제3 방향 단면에서, 상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하이고, 상기 제2 유전체 결정립은 단축 길이 대비 장축 길이의 비가 1.5 이하일 수 있다.

Description

적층형 전자 부품{MUTILAYERED ELECTRONIC COMPONENT}
본 발명은 적층형 전자 부품에 관한 것이다.
적층형 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점을 인하여 다양한 전자 장치의 부품으로 사용될 수 있다. 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터에 대한 소형화 및 고용량화의 요구가 증대되고 있다.
또한, 최근 자동차용 전장 부품에 대한 업계의 관심이 높아지면서 적층 세라믹 커패시터 역시 자동차 혹은 인포테인먼트 시스템에 사용되기 위하여 고신뢰성 및 고강도 특성이 요구되고 있다.
적층 세라믹 커패시터의 소형 및 고용량화를 위해서는 전극 유효면적의 극대화 (용량구현에 필요한 유효 부피 분율을 증가)가 요구된다.
상기와 같이 소형 및 고용량 적층 세라믹 커패시터를 구현하기 위하여, 적층 세라믹 커패시터를 제조함에 있어서, 내부 전극이 바디의 폭 방향으로 노출되도록 함으로써, 마진 없는 설계를 통해 내부 전극 폭 방향 면적을 극대화하되, 이러한 바디제작 후 소성 전 단계에서 바디의 폭 방향 전극 노출면에 사이드 마진부용 세라믹 그린시트를 별도로 부착한 후 소결하는 방법이 적용되고 있다.
사이드 마진부용 세라믹 그린시트를 별도로 부착하는 방법에 의해 사이드 마진부를 형성함에 따라 커패시터의 단위 부피당 용량은 향상시킬 수 있으나, 소결시 사이드 마진부와 바디의 접합 계면에 응력이 발생하여 딜라미네이션(delamination), 크랙(crack) 등의 문제점이 발생할 수 있고, 신뢰성이 낮아질 우려가 있다. 따라서, 딜라미네이션(delamination), 크랙(crack) 등의 발생을 억제하여 신뢰성을 향상시킬 수 있는 적층형 전자 부품에 대한 개발이 요구되고 있다.
본 발명의 여러 목적 중 하나는 신뢰성이 우수한 적층형 전자 부품을 제공하기 위함이다.
본 발명의 여러 목적 중 하나는 사이드 마진부의 딜라미네이션, 크랙 등의 발생을 억제된 적층형 전자 부품을 제공하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은, 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제5 및 제6 면에 배치되는 사이드 마진부; 및 상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하고, 상기 사이드 마진부는 복수의 제1 유전체 결정립을 포함하며, 상기 유전체층은 복수의 제2 유전체 결정립을 포함하고, 상기 사이드 마진부 및 바디의 제1 및 제3 방향 단면에서, 상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하이고, 상기 제2 유전체 결정립은 단축 길이 대비 장축 길이의 비가 1.5 이하일 수 있다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은, 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제5 및 제6 면에 배치되는 사이드 마진부; 및 상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하고, 상기 사이드 마진부는 복수의 제1 유전체 결정립을 포함하며, 상기 사이드 마진부의 제1 및 제3 방향 단면에서, 상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하이고, 상기 사이드 마진부에 포함된 제1 유전체 결정립의 개수를 Nm1, 상기 제1 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립의 개수를 Nm2라 할 때, Nm2/Nm1은 0.55 이상일 수 있다.
본 발명의 일 실시형태에 따른 적층형 전자 부품은, 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디; 상기 제5 및 제6 면에 배치되는 사이드 마진부; 및 상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하고, 상기 사이드 마진부는 복수의 제1 유전체 결정립을 포함하며, 상기 사이드 마진부의 제1 및 제3 방향 단면에서, 상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하이고, 상기 사이드 마진부에 포함된 유전체 결정립의 개수를 Nm0, 제1 유전체 결정립의 개수를 Nm1이라 할 때, Nm1/Nm0은 0.09 이상일 수 있다.
본 발명의 여러 효과 중 하나는 사이드 마진부가 복수의 제1 유전체 결정립을 포함함으로써 사이드 마진부의 수축 거동을 제어하여 사이드 마진부의 딜라미네이션, 크랙 등의 발생을 억제시킨 것이다.
또한, 본 발명의 여러 효과 중 하나는 적층형 전자 부품의 신뢰성을 향상시킨 것이다.
또한, 본 발명의 여러 목적 중 하나는 단위 부피당 용량을 향상시킨 것이다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 적층형 전자 부품에서 외부 전극을 제외하고 도시한 사시도이다.
도 3은 도 1의 적층형 전자 부품에서 외부 전극 및 사이드 마진부를 제외하고 도시한 사시도이다.
도 4는 도 1의 I-I`에 따른 단면도이다.
도 5는 도 1의 II-II`에 따른 단면도이다.
도 6은 도 5의 P 영역을 확대한 도면이다.
도 7은 제1 유전체 결정립을 도시한 것이다.
도 8은 제2 유전체 결정립을 도시한 것이다.
도 9는 복수의 제1 유전체 결정립 및 복수의 제2 유전체 결정립이 혼합된 영역에서 제1 유전체 결정립이 제1 방향으로 정렬된 것을 도시한 것이다.
도 10은 복수의 제2 유전체 결정립들을 도시한 것이다.
도 11은 복수의 제1 유전체 결정립 및 복수의 제2 유전체 결정립이 혼합된 영역에서 제1 유전체 결정립이 제3 방향으로 정렬된 것을 도시한 것이다.
도 12는 도 6의 Pm 영역을 주사전자현미경(SEM: Scanning Electron Microscope)으로 스캔한 이미지이다.
도 13은 비교예 및 발명예의 부피 수축률을 나타낸 그래프이다.
도 14는 비교예 및 발명예의 xy 수축률 및 z 수축률을 나타낸 그래프이다.
도 15는 도 1의 변형예에 따른 적층형 전자 부품의 II-II`에 따른 단면도이다.
도 16은 도 15의 P` 영역을 확대한 도면이다.
도 17은 구형 분말을 촬영한 사진이다.
도 18은 판상형 분말을 촬영한 사진이다.
도 19는 사이드 마진부용 세라믹 그린시트의 사시도이다.
도 20은 구형 분말 및 판상형 분말을 포함하는 세라믹 그린시트의 단면을 촬영한 사진이다.
도 21a 내지 21f는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
적층형 전자 부품
도 1은 본 발명의 일 실시형태에 따른 적층형 전자 부품의 사시도를 개략적으로 도시한 것이다. 도 2는 도 1의 적층형 전자 부품에서 외부 전극을 제외하고 도시한 사시도이다. 도 3은 도 1의 적층형 전자 부품에서 외부 전극 및 사이드 마진부를 제외하고 도시한 사시도이다. 도 4는 도 1의 I-I`에 따른 단면도이다. 도 5는 도 1의 II-II`에 따른 단면도이다. 도 6은 도 5의 P 영역을 확대한 도면이다.
이하, 도 1 내지 도 6을 참조하여, 본 발명의 일 실시형태에 따른 적층형 전자 부품(100)에 대해 설명하도록 한다.
본 발명의 일 실시형태에 따른 적층형 전자 부품(100)은, 유전체층(111) 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극(121, 122)을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면(3, 4), 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면(5, 6)을 포함하는 바디(110); 상기 제5 및 제6 면에 배치되는 사이드 마진부(114, 115); 및 상기 제3 및 제4 면에 배치되는 외부 전극(131, 132); 을 포함하고, 상기 사이드 마진부(114, 115)는 복수의 제1 유전체 결정립(G1)을 포함하며, 상기 사이드 마진부의 제1 및 제3 방향 단면에서, 상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하일 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 상기 유전체층(111)을 형성하는 원료는 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
또한, 상기 유전체층(111)을 형성하는 원료는 티탄산바륨(BaTiO3) 등의 파우더에 본 발명의 목적에 따라 다양한 세라믹 첨가제, 유기용제, 결합제, 분산제 등이 첨가될 수 있다.
한편, 유전체층(111)의 평균 두께(td)는 특별히 한정할 필요는 없다. 예를 들어, 유전체층(111)의 평균 두께(td)는 0.2μm 이상 10μm 이하일 수 있다.
상기 유전체층(111)의 평균 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
내부 전극(121, 122)은 서로 다른 극성을 갖는 제1 내부 전극(121) 및 제2 내부 전극(122)을 한 쌍으로 할 수 있다. 바디(110) 내부에 배치된 복수 개의 내부 전극(121, 122)은 바디의 제3 면(3) 또는 제4 면(4)으로 일단이 노출될 수 있다.
제1 및 제2 내부 전극(121, 122)은 유전체층(111)을 사이에 두고 제1 방향으로 번갈아 배치될 수 있다.
제1 내부 전극(121)의 일단은 제3 면(3)으로 노출되고, 제2 내부 전극(122)의 일단은 제4 면(4)으로 노출될 수 있다. 제1 내부 전극(121)의 타단은 제4 면(4)으로부터 이격되어 배치되고, 제2 내부 전극(122)의 타단은 제3 면(3)으로부터 이격되어 배치될 수 있다.
바디의 제3 면(3) 및 제4 면(4)에는 외부 전극(131, 132)이 배치되어 내부 전극(121, 122)과 연결될 수 있다.
도 3을 참조하면, 유전체층(111)에 제1 내부 전극(121)이 형성되어 있다. 상기 제1 내부 전극(121)은 유전체층의 길이 방향에 대해서는 전체적으로 형성되지 않는다. 즉, 제1 내부 전극(121)의 일단은 제3 면(3)까지 형성되어 제3 면(3)으로 노출되고, 제1 내부 전극(121)의 타단은 바디(110)의 제4 면(4)으로부터 소정의 간격을 두고 형성될 수 있다.
바디(110)의 제3 면(3)으로 노출된 제1 내부 전극(121)의 단부는 제1 외부 전극(131)과 연결될 수 있다. 제1 내부 전극과 반대로, 제2 내부 전극(122)의 일단은 제4 면(4)으로 노출되어 제2 외부 전극(132)과 연결되고, 제2 내부 전극(122)의 타단은 제3 면(3)으로부터 소정의 간격을 두고 형성될 수 있다.
내부 전극(121, 122)은 고용량 적층형 전자 부품 구현을 위해 400층 이상 적층될 수 있으나 반드시 이에 제한되는 것은 아니다.
내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 내부 전극(121, 122)의 평균 두께(te)는 특별히 한정할 필요는 없다. 예를 들어, 내부 전극(121, 122)의 평균 두께(te)는 0.2μm 이상 3μm 이하일 수 있다.
상기 내부 전극(121, 122)의 평균 두께(te)는 내부 전극(121, 122)의 평균 두께를 의미할 수 있다.
내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.
바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 상기 용량 형성부(Ac)의 제1 방향 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.
또한, 상기 용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
커버부(112, 113)는 상기 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 상기 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 커버부(112, 113)의 평균 두께는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품의 단위 부피당 용량을 향상시키기 위하여 커버부(112, 113)의 평균 두께는 15μm 이하일 수 있다. 본 발명의 일 실시형태에 따르면, 사이드 마진부(114, 115)가 복수의 제1 유전체 결정립을 포함함에 따라 사이드 마진부(114, 115)의 딜라미네이션, 크랙 등의 발생을 억제시킬 수 있기 때문에, 커버부(112, 113)의 평균 두께가 15μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
커버부(112, 113)의 평균 두께는 제1 방향 크기를 의미할 수 있으며, 용량 형성부(Ac)의 상부 또는 하부에서 등간격의 5개 지점에서 측정한 커버부(112, 113)의 제1 방향 크기를 평균한 값일 수 있다.
바디(110)의 제5 및 제6 면에는 사이드 마진부(114, 115)가 배치된다.
사이드 마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 제1 사이드 마진부(114)와 제6 면(6)에 배치된 제2 사이드 마진부(115)를 포함할 수 있다. 즉, 사이드 마진부(114, 115)는 바디(110)의 폭 방향 양 단면(end surfaces)에 배치될 수 있다.
사이드 마진부(114, 115)는 제5 및 제6 면에서 내부 전극(121, 122)과 연결될 수 있다.
사이드 마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
사이드 마진부(114, 115)는 바디(110)의 제5 및 제6 면에 별도의 사이드 마진부용 세라믹 그린시트를 붙여 형성된 것일 수 있으며, 용량 형성부(Ac)의 제3 방향 양 단면(end surfaces)에 1개 이상의 사이드 마진부용 세라믹 그린시트를 제3 방향(폭 방향)으로 적층하여 형성된 것일 수 있다.
사이드 마진부(114, 115)는 복수의 제1 유전체 결정립(G1)을 포함할 수 있으며, 제1 유전체 결정립(G1)은 단축 길이(Sx) 대비 장축 길이(Lx)의 비(Lx/Sx)가 3 이상 30 이하일 수 있다. 다만, 사이드 마진부(114, 115)가 제1 유전체 결정립들로만 이루어진 것을 의미하는 것은 아니며, 사이드 마진부(114, 115)는 제1 유전체 결정립(G1) 외에 다른 유전체 결정립들도 포함할 수 있다.
소형 및 고용량 적층 세라믹 커패시터를 구현하기 위하여, 적층 세라믹 커패시터를 제조함에 있어서, 내부 전극이 바디의 폭 방향으로 노출되도록 함으로써, 마진 없는 설계를 통해 내부 전극 폭 방향 면적을 극대화하되, 소결 전 단계에서 바디의 폭 방향 내부 전극 노출면에 사이드 마진부용 세라믹 그린시트를 별도로 부착한 후 소결하는 방법이 적용되고 있다.
사이드 마진부용 세라믹 그린시트를 별도로 부착하는 방법에 의해 커패시터의 단위 부피당 용량은 향상시킬 수 있으나, 소결시 사이드 마진부와 바디의 접합 계면에 응력이 발생하여 딜라미네이션(delamination), 크랙(crack) 등의 문제점이 발생할 수 있고, 신뢰성이 낮아질 우려가 있다.
사이드 마진부(114, 115)와 바디(110)의 접합 계면에 응력이 발생하게 되는 주요 원인은 사이드 마진부(114, 115)와 바디(110)의 수축 거동의 상이함에 따른 것으로 볼 수 있다.
도 2를 참조하면, 사이드 마진부(114, 115)의 제1 및 제2 방향 수축이 억제되어야 사이드 마진부(114, 115)와 바디(110)의 접합 계면에 응력이 발생하는 것을 최소화할 수 있다. 사이드 마진부용 세라믹 그린시트는 두께가 얇은 판 형태를 가지며 판의 두께 방향을 z 방향, 판의 길이 및 폭 방향을 xy 방향으로 할 때, 사이드 마진부용 세라믹 그린시트를 바디(110)의 제5 및 제6 면에 제3 방향으로 부착하는 경우 도 2의 제3 방향은 사이드 마진부용 세라믹 그린시트의 z 방향에 대응하게 되며, 도 2의 제1 및 제2 방향은 사이드 마진부용 세라믹 그린시트의 xy방향에 대응하게 된다. 따라서, 사이드 마진부용 세라믹 그린시트의 xy방향 수축률을 억제하여야 사이드 마진부(114, 115)의 제1 및 제2 방향 수축을 억제할 수 있고, 사이드 마진부(114, 115)와 바디(110)의 접합 계면에 응력이 발생하는 것을 최소화할 수 있다.
본 발명의 일 실시형태에 따라 사이드 마진부(114, 115)가 복수의 제1 유전체 결정립(G1)을 포함하는 경우, 소결시 사이드 마진부(114, 115)의 제1 및 제2 방향 수축이 억제되었던 것으로 판단할 수 있으며, 소결시 사이드 마진부(114, 115)의 제1 및 제2 방향 수축이 억제됨에 따라 사이드 마진부(114, 115)의 딜라미네이션, 크랙 등의 발생을 억제할 수 있다.
한편, 사이드 마진부에 복수의 제1 유전체 결정립(G1)을 포함시키는 방법은 특별히 한정할 필요는 없다. 예를 들면, 판상형 분말을 포함하는 사이드 마진부용 세라믹 그린시트를 이용하여 사이드 마진부를 형성함에 따라 복수의 제1 유전체 결정립(G1)을 사이드 마진부에 포함시킬 수 있다. 사이드 마진부용 세라믹 그린시트 성형 과정에서 판상형 분말은 좁은 슬롯을 빠져나와 캐리어 필름에 도포될 때 사이드 마진부용 세라믹 그린시트의 xy방향으로 정렬되게 된다. 이후, 사이드 마진부용 세라믹 그린시트를 소결시, xy방향으로 정렬된 판상형 분말의 기계적인 수축 거동 억제 효과와 분말 간 접점 감소에 의해 사이드 마진부용 세라믹 그린시트는 소결시 xy 방향 수축 거동이 억제되며 z 방향으로 주로 수축될 수 있다.
사이드 마진부(114, 115)의 제1 및 제3 방향 단면에서, 제1 유전체 결정립(G1)은 단축 길이(Sx) 대비 장축 길이(Lx)의 비(Lx/Sx)가 3 이상 30 이하일 수 있다.
Lx/Sx가 3 미만인 경우에는 소결시 사이드 마진부(114, 115)가 제1 방향으로 수축하는 것을 억제하는 효과가 불충분할 수 있으며, 소결시 사이드 마진부(114, 115)의 제1 방향 수축률이 바디(110)의 제1 방향 수축률보다 커질 수 있기 때문에 사이드 마진부와 바디의 접합 계면에 응력이 발생하여 딜라미네이션(delamination), 크랙(crack) 등의 문제점이 발생할 수 있다.
반면에, Lx/Sx가 30 초과인 경우에는 제1 방향 수축 억제 효과가 과다하여 소결시 사이드 마진부(114, 115)의 제1 방향 수축률이 바디(110)의 제1 방향 수축률보다 작아질 수 있으며, 사이드 마진부(114, 115)와 바디(110) 간의 수축률 차이가 오히려 커질 우려가 있다.
도 7은 제1 유전체 결정립(G1)을 도시한 것이다. 도 7을 참조하면, 제1 유전체 결정립(G1)의 중심(x)을 지나면서 제1 유전체 결정립(G1) 내에서 최대 길이를 가지는 직선을 제1 유전체 결정립(G1)의 장축으로 할 수 있으며, 상기 장축의 길이를 Lx라 할 수 있다. 또한, 제1 유전체 결정립(G1)의 중심(x)에서 상기 장축에 직교하는 직선을 제1 유전체 결정립(G1)의 단축으로 할 수 있으며, 상기 단축의 길이를 Sx라 할 수 있다. 여기서, 제1 유전체 결정립(G1)의 중심(x)은 제1 및 제3 방향 단면에서 관찰되는 제1 유전체 결정립(G1)의 무게 중심을 의미할 수 있다.
제1 유전체 결정립(G1)의 단축 길이 대비 장축 길이의 비(Lx/Sx)는 적층형 전자 부품(100)을 바디(110)의 제2 방향 중앙의 위치까지 연마하여 제1 및 제3 방향 단면(W-T 단면)을 노출시킨 후, 노출된 단면을 주사 전자 현미경(SEM: Scanning Electron Microscope), 광학 현미경(Optical microscope)을 이용하여 관찰한 화상으로부터 측정한 것일 수 있다.
한편, 상술한 제1 유전체 결정립(G1)의 단축 길이 및 장축 길이를 측정하는 방법은 사이드 마진부 및 유전체층에 포함된 유전체 결정립의 단축 길이 및 장축 길이를 측정하는 경우에도 동일하게 적용될 수 있다. 예를 들어, 제2 유전체 결정립(G2)들을 도시한 도 8에서와 같이, 제2 유전체 결정립(G2)의 중심(x`)을 지나면서 제2 유전체 결정립(G2) 내에서 최대 길이를 가지는 직선을 제2 유전체 결정립(G1)의 장축으로 할 수 있으며, 상기 장축의 길이를 Lx`라 할 수 있다. 또한, 제2 유전체 결정립(G2)의 중심(x`)에서 상기 장축에 직교하는 직선을 제2 유전체 결정립(G2)의 단축으로 할 수 있으며, 상기 단축의 길이를 Sx`라 할 수 있다. 여기서, 제2 유전체 결정립(G2)의 중심(x`)은 제1 및 제3 방향 단면에서 관찰되는 제2 유전체 결정립(G1)의 무게 중심을 의미할 수 있다.
일 실시예에서, 사이드 마진부(114, 115)에 포함된 유전체 결정립의 개수를 Nm0, 제1 유전체 결정립(G1)의 개수를 Nm1이라 할 때, Nm1/Nm0은 0.09 이상일 수 있다.
Nm1/Nm0이 0.09 미만인 경우에는 소결시 사이드 마진부의 제1 방향 수축 억제 효과가 불충분할 우려가 있다. 따라서, Nm1/Nm0은 0.09 이상인 것이 바람직할 수 있으며, 보다 바람직하게는 0.11 이상일 수 있다.
한편, Nm1/Nm0의 상한은 특별히 한정할 필요는 없으나, 바람직하게는 Nm1/Nm0이 0.65 이하일 수 있다. Nm1/Nm0이 0.65 초과로 제1 유전체 결정립(G1)의 개수가 너무 많은 경우 제1 방향 수축 억제 효과가 과다하여 오히려 사이드 마진부와 바디의 접합 계면에서의 응력이 증가할 우려가 있으며, 또는 비표면적 감소에 의한 소결구동력 부족으로 치밀한 소결이 이루어지지 못할 수 있다. 보다 바람직하게는 Nm1/Nm0은 0.55 이하일 수 있으며, 보다 더 바람직하게는 0.45 이하일 수 있다.
일 실시예에서, 사이드 마진부(114, 115)에 포함된 제1 유전체 결정립(G1)의 개수를 Nm1, 제1 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립(G1)의 개수를 Nm2라 할 때, Nm2/Nm1은 0.55 이상일 수 있다. 보다 바람직하게는 Nm2/Nm1은 0.6 이상일 수 있으며, 보다 더 바람직하게는 0.7 이상일 수 있다.
도 9는 복수의 제1 유전체 결정립(G1) 및 복수의 제2 결정립(G2)이 혼합된 영역에서 제1 유전체 결정립(G1)이 제1 방향으로 정렬된 것을 도시한 것이다. 제1 유전체 결정립(G1)의 장축이 제1 방향과 이루는 각도가 45도 이하로 배치되는 경우 제1 유전체 결정립(G1)이 제1 방향으로 정렬된 것으로 볼 수 있으며, 이 경우 소결시 사이드 마진부(114, 115)가 제1 방향으로 수축하는 것을 억제하는 효과가 보다 현저해질 수 있다. 따라서, 도 6의 Pm 영역은 도 9에서 도시한 형태의 유전체 결정립들을 포함할 수 있다. 또한, 도 12는 도 6의 Pm 영역을 주사전자현미경(SEM: Scanning Electron Microscope)으로 스캔한 이미지로 제1 유전체 결정립(G1)의 장축이 제1 방향과 이루는 각도가 45도 이하로 배치된 것을 확인할 수 있다.
한편, Nm2/Nm1의 값이 1에 가까워질수록 각각의 제1 유전체 결정립에 의한 제1 방향 수축 억제 효과가 향상될 수 있기 때문에, Nm2/Nm1의 상한은 특별히 한정할 필요는 없다. 다만, Nm2/Nm1을 0.9 초과로 제어하기 위해서는 별도의 공정이 필요하거나 제조 시간이 증가할 우려가 있으므로 그 Nm2/Nm1은 0.9 이하일 수 있다.
사이드 마진부(114, 115)에 포함된 유전체 결정립의 개수(Nm0), 제1 유전체 결정립의 개수(Nm1), 및 제1 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립의 개수(Nm2)는 적층형 전자 부품(100)을 바디(110)의 제2 방향 중앙의 위치까지 연마하여 제1 및 제3 방향 단면(W-T 단면)을 노출시킨 후, 노출된 단면에서 사이드 마진부의 제1 방향 중앙에 해당하는 영역을 주사 전자 현미경(SEM: Scanning Electron Microscope)을 이용하여 3000배율 이상으로 관찰한 화상으로부터 측정한 것일 수 있다.
관찰 영역을 특별히 한정할 필요는 없으나, 산포 및 측정 시간을 고려하면 50μmХ50μm 이상 300μmХ300μm 이하의 영역에서 관찰하는 것이 바람직할 수 있다. 또한, 바디(110)를 제2 방향으로 등간격을 가지는 5개 지점에서 제1 및 제3 방향으로 절단한 단면(W-T 단면)에서 Nm0, Nm1 및 Nm2의 값들을 구한 후, 각각의 값들을 평균한 값을 Nm0, Nm1 및 Nm2으로 함으로써 Nm0, Nm1 및 Nm2을 더욱 일반화할 수 있다.
제1 유전체 결정립(G1)의 단축 길이(Sx) 및 장축 길이(Lx)는 특별히 한정할 필요는 없다. 다만, 유전체 결정립의 형상이 수축률에 미치는 영향보다는 작을 수 있으나, 유전체 결정립의 크기도 수축률에 영향을 미칠 수 있기 때문에, 제1 유전체 결정립의 단축 길이(Sx)는 100nm 이상 500nm 이하이며, 장축 길이(Lx)는 300nm 이상 5000nm 이하인 것이 바람직할 수 있다.
일 실시예에서, 상기 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합을 Sm, 장축 길이의 합을 Lm이라 할 때, Lm/Sm은 1.15 이상 2.70 이하일 수 있다. 보다 바람직하게는 Lm/Sm은 1.2 이상 2.0 이하일 수 있다.
Lm/Sm이 1.15 미만인 경우에는 소결시 사이드 마진부(114, 115)가 제1 방향으로 수축하는 것을 억제하는 효과가 불충분할 수 있으며, 소결시 사이드 마진부의 제1 방향 수축률이 바디의 제1 방향 수축률보다 커질 수 있기 때문에 사이드 마진부와 바디의 접합 계면에 응력이 발생하여 딜라미네이션(delamination), 크랙(crack) 등의 문제점이 발생할 수 있다. 따라서, Lm/Sm은 1.15 이상인 것이 바람직하며, 보다 바람직하게는 Lm/Sm은 1.2 이상일 수 있다.
반면에, Lm/Sm이 2.70 초과인 경우에는 제1 방향 수축 억제 효과가 과다하여 소결시 사이드 마진부의 제1 방향 수축률이 바디의 제1 방향 수축률보다 작아질 수 있으며, 사이드 마진부와 바디 간의 수축률 차이가 오히려 커질 우려가 있다. 따라서, Lm/Sm은 2.70 이하인 것이 바람직하며, 보다 바람직하게는 Lm/Sm은 2.0 이하일 수 있다.
Lm 및 Sm은 적층형 전자 부품(100)을 바디(110)의 제2 방향 중앙의 위치까지 연마하여 제1 및 제3 방향 단면(W-T 단면)을 노출시킨 후, 노출된 단면에서 사이드 마진부의 제1 방향 중앙에 해당하는 영역을 주사 전자 현미경(SEM: Scanning Electron Microscope)을 이용하여 3000배율 이상으로 관찰한 화상으로부터 측정한 것일 수 있다.
관찰 영역을 특별히 한정할 필요는 없으나, 산포 및 측정 시간을 고려하면 50μmХ50μm 이상 300μmХ300μm 이하의 영역에서 관찰하는 것이 바람직할 수 있다. 또한, 바디(110)를 제2 방향으로 등간격을 가지는 5개 지점에서 제1 및 제3 방향으로 절단한 단면(W-T 단면)에서 Lm 및 Sm의 값들을 구한 후, 각각의 값들을 평균한 값을 Lm 및 Sm으로 함으로써 Lm 및 Sm을 더욱 일반화할 수 있다.
사이드 마진부(114, 115)를 형성하는 방법은 특별히 한정하지 않으나, 후술하는 바와 같이, 사이드 마진부(114, 115)는 구형 분말 및 판상형 분말을 포함하는 사이드 마진부용 세라믹 그린시트를 이용하여 형성될 수 있다. 사이드 마진부(114, 115)를 형성하는 방법과 관련한 상세한 내용은 후술하도록 한다.
한편, 사이드 마진부(114, 115)의 제3 방향 크기는 특별히 한정할 필요는 없다. 다만, 적층형 전자 부품(100)의 적층형 전자 부품의 단위 부피당 용량을 향상시키기 위하여 마진부(114, 115)의 제3 방향 평균 크기는 15μm 이하일 수 있다. 본 발명의 일 실시형태에 따르면, 사이드 마진부(114, 115)가 복수의 제1 유전체 결정립을 포함함에 따라 사이드 마진부(114, 115)의 딜라미네이션, 크랙 등의 발생을 억제시킬 수 있기 때문에, 사이드 마진부(114, 115)의 제3 방향 평균 크기가 15μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
사이드 마진부(114, 115)의 제3 방향 평균 크기의 하한은 특별히 한정하지 않는다. 다만, 사이드 마진부(114, 115)의 제3 방향 평균 크기가 2μm 미만인 경우에는 제5 및 제6 면으로 노출되는 내부 전극(121, 122)의 쇼트를 방지하기 어려울 수 있기 때문에 사이드 마진부(114, 115)의 제3 방향 평균 크기의 하한은 2μm일 수 있다.
사이드 마진부(114, 115)의 제3 방향 평균 크기는 용량 형성부(Ac)와 접하는 영역에서 등간격의 5개 지점에서 측정한 사이드 마진부(114, 115)의 제3 방향 크기를 평균한 값일 수 있다.
본 발명의 일 실시형태에 따르면, 사이드 마진부(114, 115)가 종래와 달리 사이드 마진부용 세라믹 그린시트를 바디(110)의 측면에 부착하여 형성되기 때문에 사이드 마진부(114, 115)의 위치별 제3 방향 크기가 일정할 수 있다.
즉, 종래에는 사이드 마진부를 세라믹 슬러리를 도포 혹은 인쇄하는 방식으로 형성하였기 때문에, 사이드 마진부의 위치별 두께의 편차가 심하였다.
구체적으로, 종래의 경우에는 사이드 마진부(114, 115)는 제1 방향 중앙에서의 제3 방향 크기(tc1)가 사이드 마진부의 다른 영역의 제3 방향 크기에 비하여 두껍게 형성되었다.
예를 들면, 종래의 경우 사이드 마진부(114, 115)는 제1 방향 중앙에서의 제3 방향 크기(tc1) 대비 제1 방향 최외곽에 배치된 내부 전극(121, 122)과 접하는 영역에서의 제3 방향 크기(tc2)의 비(tc2/tc1)가 0.9 미만 정도로서 그 편차가 컸었다.
이와 같이 사이드 마진부의 위치별 두께의 편차가 큰 종래의 경우, 동일 사이즈 적층형 전자 부품에 있어서 사이드 마진부가 차지하는 부분이 크기 때문에 용량 형성부의 사이즈를 크게 확보할 수 없어 고용량 확보에 어려움이 있다.
반면에, 본 발명의 일 실시예에 따르면 사이드 마진부(114, 115)는 제1 방향 중앙에서의 제3 방향 크기(tc1) 대비 제1 방향 최외곽에 배치된 내부 전극(121, 122)과 접하는 영역에서의 제3 방향 크기(tc2)의 비(tc2/tc1)가 0.9 이상 1.0 이하일 수 있기 때문에, 사이드 마진부(114, 115)의 제3 방향 크기를 작게할 수 있어 용량 형성부(Ac)의 사이즈를 크게 확보할 수 있다.
본 발명의 일 실시형태에서는 종래와 달리 세라믹 그린 시트를 바디의 측면에 부착하여 형성하기 때문에 사이드 마진부(114, 115)의 위치별 제3 방향 크기가 일정할 수 있으며, 고용량 적층형 전자 부품의 구현이 용이할 수 있다.
또한, 사이드 마진부(114, 115)는 제1 방향 최외곽에 배치된 내부 전극과 접하는 영역에서의 제3 방향 크기(tc2) 대비 제1 방향 최외곽 영역에서의 제3 방향 크기(tc3)의 비(tc3/tc2)가 0.9 이상 1.0 이하일 수 있다. 상기 특징으로 인하여, 사이드 마진부(114, 115)의 영역별 제3 방향 크기 편차가 적어 용량 형성부(Ac)의 사이즈를 크게 확보할 수 있으며, 이로 인하여 고용량 적층형 전자 부품의 구현이 가능하다.
이하, 유전체층(111)에 포함된 결정립에 대하여 구체적인 예를 설명하도록 한다. 다만, 사이드 마진부(114, 115)와 달리 유전체층(111)에 포함된 유전체 결정립은 특별히 한정할 필요는 없으며, 확보하고자 하는 커패시턴스(capacitance), 절연 저항 등을 고려하여 설계할 수 있다.
유전체층(111)은 복수의 제2 유전체 결정립(G2)을 포함할 수 있다.
도 6에서 유전체층(111)의 Pd 영역은 도 10에 도시한 바와 같이, 복수의 제2 유전체 결정립(G2)을 포함할 수 있으며, 제2 유전체 결정립(G2)은 단축 길이(Sx`) 대비 장축 길이(Lx`)의 비(Lx`/Sx`)가 1.5 이하일 수 있다. 일반적인 구형 분말을 이용하여 유전체층을 형성하는 경우 대부분의 유전체 결정립은 제2 유전체 결정립(G2)과 같은 형태일 수 있다. 또한, Lx`/Sx`의 하한은 1.0으로 단축 길이와 장축 길이가 동일한 경우도 제2 유전체 결정립(G2)에 해당한다.
한편, 제2 유전체 결정립(G2)의 단축 길이(Sx`) 및 장축 길이(Lx`)는 특별히 한정할 필요는 없다. 예를 들어, 제2 유전체 결정립(G2)의 단축 길이(Sx`)는 100nm 이상 500nm 이하이며, 장축 길이(Lx`)는 100nm 이상 500nm 이하일 수 있다.
일 실시예에서, 유전체층(111)에 포함된 유전체 결정립의 단축 길이의 합을 Sd, 장축 길이의 합을 Ld라 할 때, Ld/Sd는 1.15 미만일 수 있다. 일반적인 구형 분말을 이용하여 유전체층을 형성하는 경우 대부분의 유전체 결정립은 제2 유전체 결정립(G2)과 같은 형태일 수 있기 때문이다.
다만, 본 발명의 유전체층(111)이 제2 유전체 결정립만을 포함하는 것으로 한정할 필요는 없다. 일 실시예에서, 유전체층(111)도 복수의 제1 유전체 결정립(G1)을 포함할 수 있다. 또한, 유전체층(111)이 복수의 제1 유전체 결정립을 포함함에 따라, Ld/Sd가 1.5 이상일 수 있다.
도 6에서 유전체층(111)의 Pd 영역은 도 11에 도시한 바와 같이, 복수의 제1 유전체 결정립(G1) 및 복수의 제2 유전체 결정립(G2)이 혼합된 영역일 수 있으며, 제1 유전체 결정립(G1)은 단축 길이(Sx) 대비 장축 길이(Lx)의 비(Lx/Sx)은 3 이상 30 이하일 수 있다. 유전체층(111)이 복수의 제1 결정립(G1)을 포함함에 따라, 유전체층(111)에 포함된 전체 유전체 결정립의 개수는 감소시키면서 유전체층(111) 두께당 배치되는 유전체 결정립의 수는 유사한 수준으로 유지할 수 있어 고 전계에서도 유전율의 감소를 억제할 수 있다.
이때, 유전체층(111)에 포함된 제1 유전체 결정립의 개수는 특별히 한정할 필요는 없다. 예를 들어, 유전체층(111)에 포함된 유전체 결정립의 개수를 Nd0, 제1 유전체 결정립(G1)의 개수를 Nd1이라 할 때, Nd1/Nd0은 0.15 이상일 수 있다.
사이드 마진부(114, 115)에 포함된 제1 유전체 결정립은 주로 제1 방향으로 정렬된 형태를 가지나, 유전체층(111)에 포함된 제1 유전체 결정립(G1)은 제3 방향으로 정렬된 형태일 수 있다. 구체적으로, 유전체층(111)에 포함된 제1 유전체 결정립(G1)의 개수를 Nd1, 제3 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립(G1)의 개수를 Nd2라 할 때, Nd2/Nd1은 0.55 이상일 수 있다.
도 11은 제1 유전체 결정립(G1)이 제3 방향으로 정렬된 것을 도시한 것이다. 제1 유전체 결정립(G1)의 장축이 제3 방향과 이루는 각도가 45도 이하로 배치되는 경우 제1 유전체 결정립(G1)이 제3 방향으로 정렬된 것으로 볼 수 있으며, 이 경우 고 전계에서 유전울의 감소를 억제하는 효과가 보다 현저해질 수 있다.
한편, Nd2/Nd1의 값이 1에 가까워질수록 각각의 제1 유전체 결정립에 의한 고 전계에서 유전울의 감소를 억제하는 효과가 향상될 수 있기 때문에, Nd2/Nd1의 상한은 특별히 한정할 필요는 없다.
한편, 유전체층(111)에 포함된 유전체 결정립의 개수(Nd0), 제1 유전체 결정립의 개수(Nd1), 및 제3 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립의 개수(Nd2)는 적층형 전자 부품(100)을 바디(110)의 제2 방향 중앙의 위치까지 연마하여 제1 및 제3 방향 단면(W-T 단면)을 노출시킨 후, 노출된 단면에서 용량 형성부(Ac)의 중앙에 해당하는 영역을 주사 전자 현미경(SEM: Scanning Electron Microscope)을 이용하여 3000배율 이상으로 관찰한 화상으로부터 측정한 것일 수 있다.
관찰 영역을 특별히 한정할 필요는 없으나, 산포 및 측정 시간을 고려하면 50μmХ50μm 이상 300μmХ300μm 이하의 영역에서 관찰하는 것이 바람직할 수 있다. 또한, 바디(110)를 제2 방향으로 등간격을 가지는 5개 지점에서 제1 및 제3 방향으로 절단한 단면(W-T 단면)에서 Nd0, Nd1 및 Nd2의 값들을 구한 후, 각각의 값들을 평균한 값을 Nd0, Nd1 및 Nd2으로 함으로써 Nd0, Nd1 및 Nd2을 더욱 일반화할 수 있다.
외부 전극(131, 132)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다.
외부 전극(131, 132)은 바디(110)의 제3 면(3)에 배치되어 제1 내부 전극(121)과 연결되는 제1 외부 전극(131) 및 바디(110)의 제4 면(4)에 배치되어 제2 내부 전극(122)과 연결되는 제2 외부 전극(132)을 포함할 수 있다. 이때, 제1 내부 전극(121)은 제3 면에서 제1 외부 전극(131)과 연결되며 제5 및 제6 면에서 사이드 마진부(114, 115)와 연결되고, 제2 내부 전극(122)은 제4 면에서 제2 외부 전극과 연결되며 제5 및 제6 면에서 사이드 마진부(114, 115)와 연결될 수 있다.
본 실시 형태에서는 적층형 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
또한, 외부 전극(131, 132)은 사이드 마진부(114, 115)의 일부를 덮는 형태로 배치될 수 있다. 예를 들어, 사이드 마진부(114, 115)의 제2 방향 양 단면을 일부 덮는 형태로 배치될 수 있다. 또한, 도 1에 도시된 바와 같이, 사이드 마진부(114, 115)의 제2 방향 양 단면을 모두 덮고 사이드 마진부(114, 115)의 제1 및 제3 방향 단면의 일부를 덮도록 연장되어 배치될 수도 있다.
한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
도 4를 참조하여 외부 전극(131, 132)의 다층 구조에 대한 예를 들면, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a), 상기 전극층(131a, 132a) 상에 배치된 도전성 수지층(131b, 132b) 및 상기 도전성 수지층(131b, 132b) 상에 배치된 도금층(131c, 132c)을 포함할 수 있다.
다만, 이에 한정되는 것은 아니며, 외부 전극은 전극층(131a, 132a) 및 상기 전극층(131a, 132a) 상에 배치된 도금층을 포함하는 2층 구조를 가질 수 있다.
전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성 전극일 수 있다. 또한, 전극층(131a, 132a)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성될 수도 있다. 또한, 제1 및 제2 전극층(131a, 132a)은 원자층 증착(Atomic Layer Deposition, ALD) 공법, 분자층 증착(Molecular Layer Deposition, MLD) 공법, 화학 기상 증착(Chemical Vapor Deposition, CVD) 공법, 스퍼터링(Sputtering) 공법 등을 이용하여 형성될 수도 있다.
전극층(131a, 132a)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
도전성 수지층(131b, 132b)은 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
도전성 수지층(131b, 132b)에 사용되는 도전성 금속은 정전 용량 형성을 위해 상기 내부 전극과 전기적으로 연결될 수 있는 재질이면 특별히 제한되지 않으며, 예를 들어, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금으로 이루어진 군으로부터 선택된 하나 이상을 포함할 수 있다.
도금층(131c, 132c)은 실장 특성을 향상시키는 역할을 수행할 수 있다.
도금층(131c, 132c)의 종류는 특별히 한정하지 않으며, Cu, Ni, Sn, Ag, Au, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.
도금층(131c, 132c)에 대한 보다 구체적인 예를 들면, 도금층(131c, 132c)은 Ni 도금층 또는 Sn 도금층으로 한층 형태를 가질 수 있으며, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131c, 132c)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
적층형 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 적층형 전자 부품(100)의 사이즈가 커지면 사이드 마진부와 바디가 접하는 면적이 커지게 되며, 접하는 면적이 커질수록 소결시 사이드 마진부와 바디의 접합 계면에서 발생하는 응력은 점차 증가하게 된다. 따라서, 사이드 마진부가 복수의 제1 유전체 결정립을 포함하지 않는 경우, 적층형 전자 부품(100)의 사이즈가 커질수록 딜라미네이션, 크랙 등의 발생이 현저해질 수 있다.
반면에, 본 발명에 따르면 사이드 마진부(114, 115)가 복수의 제1 유전체 결정립을 포함시켜 사이드 마진부의 수축 거동을 제어함으로써 딜라미네이션, 크랙 등의 발생을 억제시킬 수 있기 때문에, 적층형 전자 부품(100)의 사이즈가 커지더라도 효과적으로 딜라미네이션, 크랙 등의 발생을 억제시킬 수 있다.
특히, 적층형 전자 부품(100)의 사이즈가 3225 (길이×폭, 3.2mm×2.5mm) 이상일 경우 본 발명에 따른 딜라미네이션, 크랙 등의 발생을 억제시키는 효과가 보다 현저해질 수 있다. 따라서, 제조 오차, 외부 전극 크기 등을 고려하면 적층형 전자 부품(100)의 제2 방향 최대 크기가 3.0mm 이상이고, 제3 방향 최대 크기가 2.3mm 이상인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다.
도 15는 도 1의 변형예에 따른 적층형 전자 부품의 II-II`에 따른 단면도이다. 도 16은 도 15의 P` 영역을 확대한 도면이다.
도 15 및 도 16을 참조하면, 사이드 마진부(114`, 115`)는 바디(110)와 인접한 제1 영역(114a`, 115a`) 및 상기 적층형 전자 부품의 외표면에 인접한 제2 영역(114b`, 115b`)을 포함하며, 제1 영역(114a`, 115a`)에 포함된 제1 유전체 결정립(G1)의 개수는 제2 영역(114b`, 115b`)에 포함된 제1 유전체 결정립(G1)의 개수보다 적을 수 있다.
바디(110)에 인접한 영역인 제1 영역(114a`, 115a`)에 제1 유전체 결정립(G1)을 다수 배치하여 바디(110)와 사이드 마진부(114`, 115`) 간의 응력 발생을 최소화할 수 있으며, 바디(110)와 사이드 마진부(114`, 115`) 간의 계면에 발생하는 응력에 영향력이 적은 제2 영역(114b`, 115b`)에는 제1 유전체 결정립(G1)을 최소로 배치할 수 있다.
이때, 제2 영역(114b`, 115b`)의 경우 제1 유전체 결정립(G1)을 포함하지 않을 수 있으며, 제1 영역(114a`, 115a`)은 사이드 마진부용 세라믹 그린시트를 이용하여 형성하고, 제2 영역(114b`, 115b`)은 유전체층(111)을 형성하기 위한 세라믹 그린시트를 이용하여 형성할 수 있다. 이에 따라, 도 16의 Pm1 영역은 도 9에서 도시한 형태의 유전체 결정립들을 포함할 수 있으며, 도 16의 Pm2 영역은 도 10에서 도시한 형태의 유전체 결정립들을 포함할 수 있다.
또한, 사이드 마진부(114`, 115`)는 상기 바디와 접하는 면에서 멀어질수록 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합 대비 장축 길이의 합의 비가 증가하는 형태를 가질 수 있으며, 이에 따라 적은 수의 제1 유전체 결정립으로 바디와 사이드 마진부 간의 계면에 발생하는 응력을 최소화할 수 있다.
다만, 상술한 형태로 사이드 마진부를 제한할 필요는 없으며, 바디의 제1 방향 수축률을 고려하여, 제1 영역(114a`, 115a`)에 포함된 제1 유전체 결정립의 개수가 제2 영역(114b`, 115b`)에 포함된 제1 유전체 결정립의 개수보다 많은 형태를 가질 수도 있다. 또한, 사이드 마진부(114`, 115`)는 상기 바디와 접하는 면에서 멀어질수록 유전체 결정립의 단축 길이의 합 대비 장축 길이의 합의 비가 감소하는 형태를 가질 수도 있다.
적층형 전자 부품의 제조 방법
도 17은 구형 분말을 촬영한 사진이다. 도 18은 판상형 분말을 촬영한 사진이다. 도 19는 구형 분말 및 판상형 분말을 포함하는 세라믹 그린시트의 단면을 촬영한 사진이다. 도 21a 내지 20f는 본 발명의 일 실시형태에 따른 적층형 전자 부품의 제조방법을 개략적으로 나타내는 단면도 및 사시도이다.
이하, 도 17 내지 도 19, 20a 내지 도 21f를 참조하여, 본 발명의 일 실시형태인 적층형 전자 부품의 제조방법에 대하여 상세히 설명한다.
본 발명의 일 실시형태에 따른 적층형 전자 부품의 제조방법은 복수 개의 제1 내부 전극 패턴이 소정의 간격을 두고 형성된 제1 세라믹 그린시트 및 복수 개의 제2 내부 전극 패턴이 소정의 간격을 두고 형성된 제2 세라믹 그린시트를 마련하는 단계; 상기 제1 내부 전극 패턴과 상기 제2 내부 전극 패턴이 교차되도록 상기 제1 세라믹 그린시트와 상기 제2 세라믹 그린시트를 적층하여 세라믹 그린시트 적층 바디를 형성하는 단계; 상기 제1 내부 전극 패턴과 제2 내부 전극 패턴의 말단이 폭 방향으로 노출된 측면을 갖도록 상기 세라믹 그린시트 적층 바디를 절단하여 적층 바디를 얻는 단계; 상기 적층 바디의 상기 제1 내부 전극 패턴과 제2 내부 전극 패턴의 말단이 노출된 측면에 사이드 마진부용 세라믹 그린시트를 부착하는 단계; 상기 사이드 마진부용 세라믹 그린시트가 부착된 적층 바디를 소성하는 단계; 상기 소성 후 환원 분위기에서 열처리하는 단계; 및 상기 환원 분위기에서 열처리된 적층 바디에 외부 전극을 형성하는 단계; 를 포함할 수 있다.
사이드 마진부용 세라믹 그린시트(214)는 구형 분말 및 판상형 분말을 포함할 수 있다.
도 17를 참조하면, 구형 분말은 완전한 구형은 아니지만 거의 구에 가까운 형태를 가질 수 있다. 구형 분말의 평균 입경은 50nm 이상 400nm 이하일 수 있다.
도 18을 참조하면, 판상형 분말은 완전한 평면은 아니지만 실질적으로 편평한 면과 얇은 두께를 가지는 분말을 의미할 수 있다. 판상형 분말의 두께는 0.1μm 이상 0.5μm 이하일 수 있으며, 면의 직경은 0.5μm 이상 5μm 이하일 수 있다. 판상형 분말의 두께 및 면의 직경을 상기 범위로 제어함에 따라서, 사이드 마진부의 제1 방향 수축률을 제어하여 사이드 마진부의 딜라미네이션, 크랙 등의 발생을 억제할 수 있으며, 단축 길이는 100nm 이상 500nm 이하이며, 장축 길이는 300nm 이상 5000nm 이하인 제1 유전체 결정립(G1)을 용이하게 형성할 수 있다.
사이드 마진부용 세라믹 그린시트(214)는 구형 분말, 판상형 분말을 원료 분말로 하여, 바인더 및 에탄올 등의 유기 용매를 첨가하고, 습식 혼합하여 슬러리를 마련한 후, 슬러리를 좁은 슬릿을 통해 캐리어 필름 상에 도포 및 건조하여 제조할 수 있다.
도 19를 참조하면, 사이드 마진부용 세라믹 그린시트는 두께가 얇은 판 형태를 가지며 판의 두께 방향을 z 방향, 판의 길이 및 폭 방향을 xy 방향으로 할 수 있으며, 판상형 분말은 좁은 슬롯을 빠져나와 캐리어 필름 상에 도포될 때 사이드 마진부용 세라믹 그린시트의 xy방향으로 정렬될 수 있다. 도 20은 도 19의 사이드 마진부용 세라믹 그린시트를 III-III`에 따른 단면(z 방향 및 y 방향 단면)을 SEM으로 관찰한 화상이다. 판상형 분밀이 xy 방향으로 정렬된 것을 확인할 수 있다. 사이드 마진부용 세라믹 그린시트를 소결시, xy방향으로 정렬된 판상형 분말의 기계적인 수축 거동 억제 효과와 분말 간 접점 감소에 의해 사이드 마진부용 세라믹 그린시트는 소결시 xy 방향 수축 거동이 억제되며 z 방향으로 주로 수축될 수 있다. 사이드 마진부용 세라믹 그린시트의 z 방향은 사이드 마진부(114, 115)의 제3 방향에 대응하고, x 방향 또는 y 방향이 사이드 마진부(114, 115)의 제1 방향에 대응하게 되므로, 사이드 마진부의 제1 방향 수축률을 억제하여 사이드 마진부의 딜라미네이션, 크랙 등의 발생을 억제할 수 있다.
도 13은 비교예 및 발명예의 소결 온도에 따른 부피 수축률을 나타낸 그래프이며, 도 14는 비교예 및 발명예의 소결 온도에 따른 xy 수축률 및 z 수축률을 나타낸 그래프이다. 여기서, 비교예는 구형 분말을 포함하며 판상형 분말을 포함하지 않는 세라믹 그린시트이며, 발명예는 구형 분말 및 판상형 분말의 총 중량 대비 판상형 분말의 중량의 비가 0.3인 세라믹 그린시트이다. 부피 수축률의 경우 비교예와 발명예가 유사한 값을 가지나, 도 14와 같이 xy 수축률 및 z 수축률을 별도로 측정한 경우, xy 수축률은 발명예가 비교예에 비해 현저히 낮고, z 수축률은 발명예가 비교예에 비해 현저히 높은 것을 확인할 수 있다. 따라서, 세라믹 그린시트가 판상형 분말을 포함하는 경우, 소결시 xy 방향 수축률이 억제되고, z 방향 수축률이 증가하는 것을 확인할 수 있다.
일 실시예에서, 사이드 마진부용 세라믹 그린시트에 포함된 구형 분말 및 판상형 분말의 총 중량(Ma) 대비 판상형 분말의 중량(Mb)의 비(Mb/Ma)는 0.19 이상 0.80 이하일 수 있다. 즉, 사이드 마진부용 세라믹 그린시트에 포함된 판상형 분말의 중량(Mb)을 구형 분말 및 판상형 분말의 총 중량(Ma)으로 나눈 값이 0.19 이상 0.80 이하일 수 있다.
이에 따라, 사이드 마진부(114, 115)의 제1 방향 수축률을 억제하여 사이드 마진부(114, 115)의 딜라미네이션, 크랙 등의 발생을 억제할 수 있으며, 사이드 마진부(114, 115)가 도 9에 도시된 형태의 유전체 결정립들을 포함할 수 있다.
사이드 마진부(114, 115)의 딜라미네이션, 크랙 등의 발생을 더욱 억제하기 위해서, 사이드 마진부용 세라믹 그린시트에 포함된 구형 분말 및 판상형 분말의 총 중량 대비 판상형 분말의 중량의 비(Mb/Ma)는 0.25 이상 0.70 이하일 수 있다.
구형 분말 및 판상형 분말은 높은 유전율을 갖는 물질로서 충분한 정전 용량을 얻을 수 있는 한 특별히 제한되지 않는다. 예를 들어, 티탄산바륨계 재료, 납 복합 페로브스카이트계 재료 또는 티탄산스트론튬계 재료 등을 사용할 수 있다. 상기 티탄산바륨계 재료는 BaTiO3계 세라믹 분말을 포함할 수 있으며, 상기 세라믹 분말의 예시로, BaTiO3, BaTiO3에 Ca(칼슘), Zr(지르코늄) 등이 일부 고용된 (Ba1-xCax)TiO3 (0<x<1), Ba(Ti1-yCay)O3 (0<y<1), (Ba1-xCax)(Ti1-yZry)O3 (0<x<1, 0<y<1) 또는 Ba(Ti1-yZry)O3 (0<y<1) 등을 들 수 있다.
유전체층을 형성하기 위한 세라믹 그린시트(211)는 구형 분말을 포함할 수 있다. 사이드 마진부용 세라믹 그린시트(214)에 포함된 구형 분말과 동일한 구형 분말을 이용할 수 있으나, 이에 제한되는 것은 아니다. 세라믹 그린시트(211)가 구형 분말을 주로 포함하는 경우 유전체층(111)은 도 10에 도시된 형태의 유전체 결정립들을 포함할 수 있다.
다만, 유전체층을 형성하기 위한 세라믹 그린시트(211)로 상술한 사이드 마진부용 세라믹 그린시트(214)를 이용하는 것도 가능하며, 이 경우 유전체층(111)은 도 11에 도시된 형태의 유전체 결정립들을 포함할 수 있다.
도 21a에 도시된 바와 같이, 세라믹 그린시트(211) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제1 내부 전극 패턴(221)을 형성한다. 상기 복수 개의 스트라이트형 제1 내부 전극 패턴(221)은 서로 평행하게 형성될 수 있다.
스트라이프형 제1 내부 전극 패턴(221)은 도전성 금속을 포함하는 내부 전극 페이스트에 의하여 형성될 수 있다. 상기 도전성 금속은 이에 제한되는 것은 아니나, 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상일 수 있다.
상기 세라믹 그린시트(211) 상에 스트라이프형 제1 내부 전극 패턴(221)을 형성하는 방법은 특별히 제한되지 않으나, 예를 들면 스크린 인쇄법 또는 그라비아 인쇄법과 같은 인쇄법을 통해 형성될 수 있다.
또한, 도시되지 않았으나, 또 다른 세라믹 그린시트(211) 위에 소정의 간격을 두고 복수 개의 스트라이프형 제2 내부 전극 패턴(222)을 형성할 수 있다.
이하, 제1 내부 전극 패턴(221)이 형성된 세라믹 그린시트는 제1 세라믹 그린시트로 지칭될 수 있고, 제2 내부 전극 패턴(222)이 형성된 세라믹 그린시트는 제2 세라믹 그린시트로 지칭될 수 있다.
다음으로, 도 21b에 도시된 바와 같이, 스트라이프형 제1 내부 전극 패턴(221)과 스트라이프형 제2 내부 전극 패턴(222)이 교차 적층되도록 제1 및 제2 세라믹 그린시트를 번갈아가며 적층할 수 있다.
이후, 상기 스트라이프형 제1 내부 전극 패턴(221)은 제1 내부 전극(121)이 되고, 스트라이프형 제2 내부 전극 패턴(222)은 제2 내부 전극(122)이 될 수 있다.
이때, 적층형 전자 부품의 유전체층 및 내부 전극의 두께를 제어하기 위하여, 제1 및 제2 세라믹 그린시트의 두께(td'), 제1 및 제2 내부 전극 패턴의 두께(te`)를 제어할 수 있다.
도 21c는 본 발명의 일 실시예에 따라 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층 바디(220)를 도시하는 단면도이고, 도 21d는 제1 및 제2 세라믹 그린 시트가 적층된 세라믹 그린시트 적층 바디(220)를 도시하는 사시도이다.
도 21c 및 도 21d를 참조하면, 복수 개의 평행한 스트라이프형 제1 내부 전극 패턴(221)이 인쇄된 제1 세라믹 그린시트와 복수 개의 평행한 스트라이프형 제2 내부 전극 패턴(222)이 인쇄된 제2 세라믹 그린시트는 서로 번갈아가며 적층되어 있다.
보다 구체적으로, 제1 세라믹 그린시트에 인쇄된 스트라이프형 제1 내부 전극 패턴(221)의 중앙부와 제2 세라믹 그린시트에 인쇄된 스트라이프형 제2 내부 전극 패턴(222) 사이의 간격이 중첩되도록 적층될 수 있다.
다음으로, 도 21d에 도시된 바와 같이, 상기 세라믹 그린시트 적층 바디(220)는 복수 개의 스트라이프형 제1 내부 전극 패턴(221) 및 스트라이프형 제2 내부 전극 패턴(222)을 가로지르도록 절단될 수 있다. 즉, 상기 세라믹 그린시트 적층 바디(210)는 서로 직교하는 C1-C1 및 C2-C2 절단선을 따라 절단된 적층 바디(210)가 될 수 있다.
보다 구체적으로, 스트라이프형 제1 내부 전극 패턴(221) 및 스트라이프형 제2 내부 전극 패턴(222)은 길이 방향으로 절단되어 일정한 폭을 갖는 복수 개의 내부 전극으로 분할될 수 있다. 이때, 적층된 세라믹 그린시트도 내부 전극 패턴과 함께 절단된다. 이에 따라 유전체층은 내부 전극의 폭과 동일한 폭을 갖도록 형성될 수 있다.
또한, C2-C2 절단선을 따라 개별적인 바디 사이즈에 맞게 절단할 수 있다. 즉, 제1 사이드 마진부 및 제2 사이드 마진부를 형성하기 전에 막대형 적층체를 C2-C2 절단선을 따라 개별적인 바디 사이즈로 절단하여 복수 개의 적층 바디(210)를 형성할 수 있다.
즉, 막대형 적층체를 중첩된 제1 내부 전극의 중심부와 제2 내부 전극 간에 형성된 소정의 간격이 동일한 절단선에 의하여 절단되도록 절단할 수 있다. 이에 따라, 제1 내부 전극 및 제2 내부 전극의 일단은 절단면에 교대로 노출될 수 있다.
이후, 적층 바디(210)의 제1 및 제2 내부 전극 패턴이 모두 노출된 제1 및 제2 측면에 제1 사이드 마진부 및 제2 사이드 마진부를 형성할 수 있다. 적층 바디(210)의 제1 및 제2 측면은 바디(110)의 제5 및 제6 면에 대응한다.
다음으로, 도 21e에 도시된 바와 같이, 상기 적층 바디(210)의 상기 제1 내부 전극 패턴과 제2 내부 전극 패턴의 말단이 노출된 측면에 사이드 마진부용 세라믹 그린시트(214)를 부착할 수 있다.
상기 적층 바디(210)의 제1 측면에 사이드 마진부용 세라믹 그린시트(214)를 부착하여 제1 사이드 마진부를 형성할 수 있으며, 이후 상기 적층 바디(220)의 제2 측면에 사이드 마진부용 세라믹 그린시트(214)를 부착하여 제2 사이드 마진부를 형성할 수 있다.
구체적으로, 제1 사이드 마진부의 형성 방법은 사이드 마진부용 세라믹 그린시트(214)를 러버 재질의 펀칭 탄성재(300) 상부에 배치한다.
다음으로, 상기 적층 바디(210)의 제1 측면이 상기 사이드 마진부용 세라믹 그린시트(214)와 마주하도록 상기 적층 바디(210)를 90도 회전한 후, 상기 적층 바디(210)를 상기 사이드 마진부용 세라믹 그린시트(214)에 가압 밀착시킨다.
상기 적층 바디(210)를 상기 사이드 마진부용 세라믹 그린시트(214)에 가압 밀착시켜 사이드 마진부용 세라믹 그린시트(214)를 상기 적층 바디(210)에 전사할 경우, 상기 러버 재질의 펀칭 탄성재(300)로 인하여 상기 사이드 마진부용 세라믹 그린시트(214)는 상기 적층 바디(210)의 측면 모서리부까지 형성되고, 나머지 부분은 절단될 수 있다.
도 21f에서는, 사이드 마진부용 세라믹 그린시트(214)가 상기 적층 바디(210)의 측면 모서리부까지 형성된 것을 나타내고 있다.
그 이후 상기 적층 바디(210)를 180도 회전하여, 상술한 공정을 반복하여 적층 바디(210)의 제2 측면에 제2 사이드 마진부를 형성할 수 있다.
다음으로, 상기 사이드 마진부용 세라믹 그린시트가 부착된 적층 바디(210)를 소성할 수 있다. 소성이 끝난 뒤 냉각한 후, 환원 분위기에서 열처리를 수행할 수 있다.
이후, 상기 제1 내부 전극이 노출된 바디의 제3 측면과 상기 제2 내부 전극이 노출된 바디의 제4 측면에 각각 외부 전극을 형성할 수 있다. 적층 바디(210)의 제3 및 제4 측면은 바디(110)의 제3 및 제4 면에 대응한다.
외부 전극을 형성하는 방법은 특별히 한정하지 않으며, 도전성 금속 및 글라스를 포함하는 페이스트에 딥핑하는 방법을 이용할 수 있으며, 도전성 금속을 포함한 시트를 전사하는 방식으로 형성될 수도 있다. 또한, 도전성 금속 및 수지를 포함하는 페이스트를 이용하거나, 원자층 증착(Atomic Layer Deposition, ALD) 공법, 분자층 증착(Molecular Layer Deposition, MLD) 공법, 화학 기상 증착(Chemical Vapor Deposition, CVD) 공법, 스퍼터링(Sputtering) 공법 등을 이용하여 외부 전극을 형성할 수도 있다. 이후, 도금 공정을 수행하여 도금층을 형성할 수 있다.
(실시예)
사이드 마진부에 포함된 제1 유전체 결정립에 의한 크랙 발생 억제 효과를 확인하기 위하여, 사이드 마진부용 세라믹 그린시트에 포함된 판상형 분말의 비율을 조절하며 샘플 칩을 제작하였다. 한편, 유전체층은 구형 분말을 포함하고 판상형 분말은 포함하지 않는 세라믹 그린시트를 이용하여 형성하였으며, 샘플 칩의 사이즈는 3225 (길이×폭×두께: 3.2mm × 2.5mm × 2.5mm)였다.
하기 표 1에서 Mb/Ma는 사이드 마진부용 세라믹 그린시트에 포함된 구형 분말 및 판상형 분말의 총 중량(Ma) 대비 판상형 분말의 중량(Mb)의 비를 의미한다.
또한, 샘플 칩에 대하여 Lm/Sm, Nm1/Nm0, Nm2/Nm1 및 크랙 발생율을 측정하여 하기 표 1에 기재하였다.
Lm/Sm은 사이드 마진부에 포함된 유전체 결정립의 장축 길이의 합(Lm)을 단축 길이의 합(Sm)으로 나눈 값이며, Nm1/Nm0은 사이드 마진부에 포함된 제1 유전체 결정립의 개수(Nm1)를 유전체 결정립의 개수(Nm0)로 나눈 값이고, Nm2/Nm1은 제1 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립의 개수(Nm2)를 Nm1으로 나눈 값이다. 여기서, 제1 유전체 결정립은 단축 길이(Sx) 대비 장축 길이(Lx)의 비(Lx/Sx)가 3 이상 30 이하인 유전체 결정립을 의미한다.
Lm/Sm, Nm1/Nm0, Nm2/Nm1은 각 샘플 칩을 제2 방향 중앙의 위치까지 연마하여 제1 및 제3 방향 단면(W-T 단면)을 노출시킨 후, 노출된 단면에서 사이드 마진부의 제1 방향 중앙에 위치한 50μmХ50μm 영역에 포함된 유전체 결정립을 주사 전자 현미경(SEM: Scanning Electron Microscope)을 이용하여 측정한 것이다.
크랙 발생율은 각 시험번호 당 400개의 샘플을 준비하여 샘플 칩에 대하여 평가하였다. 각 샘플 칩을 제2 방향(길이 방향)을 따라 샘플 칩의 제2 방향 중앙의 위치까지 연마하면서 칩 길이(L)의 5분의 1, 5분의 2, 5분의 3(중앙) 지점에서 제1 및 제3 방향 단면(W-T 단면)을 각각 노출시킨 후 사이드마진부와 세라믹바디 계면을 관찰하였고, 노출된 단면에서 크랙의 길이가 5μm 이상인 경우 크랙이 발생한 것으로 판단하였으며, 400개 중 크랙이 발생한 샘플 칩의 비율을 기재하였다.
시험번호 Mb/Ma Lm/Sm Nm1/Nm0 Nm2/Nm1 크랙
발생률
1 0.067 1.05 0.029 0.333 35.0%
2 0.144 1.11 0.065 0.429 22.5%
3 0.194 1.15 0.091 0.600 7.5%
4 0.224 1.18 0.107 0.667 2.5%
5 0.251 1.21 0.123 0.786 0.0%
6 0.324 1.30 0.167 0.850 0.0%
7 0.419 1.43 0.231 0.867 0.0%
8 0.545 1.67 0.333 0.840 0.0%
9 0.627 1.88 0.412 0.871 0.0%
10 0.793 2.56 0.615 0.875 5.0%
11 0.828 2.78 0.667 0.820 15.0%
12 0.857 3.00 0.714 0.833 22.5%
시험번호 1 및 2의 경우, Lm/Sm이 1.15 미만으로 크랙 발생율이 22.5%로 높은 반면, Lm/Sm이 1.15인 시험번호 3은 크랙 발생율이 7.5%로 시험번호 2에 비하여 크랙 발생율이 현저하게 줄어든 것을 확인할 수 있다. 시험번호 1 및 2는 제1 유전체 결정립의 개수가 너무 적고, 제1 방향으로 정렬된 제1 유전체 결정립의 비율도 너무 작아
시험번호 11 및 12의 경우, Lm/Sm이 2.70 초과로 크랙 발생율이 15.0%로 높은 반면, Lm/Sm이 2.56인 시험번호 10의 경우 크랙 발생율이 5.0%로 시험번호 11에 비하여 크랙 발생율이 현저하게 줄어든 것을 확인할 수 있다.
시험번호 3 내지 10은 본 발명의 일 실시예에서 제시하는 Lm/Sm의 범위인 1.15 이상 2.7 이하를 만족함에 따라, 크랙 발생율이 현저히 줄어든 것을 확인할 수 있다.
특히, 시험번호 5 내지 9의 경우 Lm/Sm이 1.21 내지 1.88의 값을 가지며, 400개의 샘플 중 크랙이 발생한 샘플이 하나도 없는 것으로 평가되어 크랙 억제 효과가 매우 우수하었다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 적층형 전자 부품
110: 바디
111: 유전체층
112, 113: 커버부
114, 115: 사이드 마진부
121, 122: 내부 전극
131, 132: 외부 전극
G1: 제1 유전체 결정립
G2: 제2 유전체 결정립

Claims (41)

  1. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디;
    상기 제5 및 제6 면에 배치되는 사이드 마진부; 및
    상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하고,
    상기 사이드 마진부는 복수의 제1 유전체 결정립을 포함하며,
    상기 유전체층은 복수의 제2 유전체 결정립을 포함하고,
    상기 사이드 마진부 및 바디의 제1 및 제3 방향 단면에서,
    상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하이고, 상기 제2 유전체 결정립은 단축 길이 대비 장축 길이의 비가 1.5 이하인
    적층형 전자 부품.
  2. 제1항에 있어서,
    상기 사이드 마진부에 포함된 유전체 결정립의 개수를 Nm0, 제1 유전체 결정립의 개수를 Nm1이라 할 때, Nm1/Nm0은 0.09 이상인
    적층형 전자 부품.
  3. 제1항에 있어서,
    상기 사이드 마진부에 포함된 제1 유전체 결정립의 개수를 Nm1, 상기 제1 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립의 개수를 Nm2라 할 때, Nm2/Nm1은 0.55 이상인
    적층형 전자 부품.
  4. 제1항에 있어서,
    상기 제1 유전체 결정립의 단축 길이는 100nm 이상 500nm 이하이며, 장축길이는 300nm 이상 5000nm 이하인
    적층형 전자 부품.
  5. 제1항에 있어서,
    상기 제2 유전체 결정립의 단축 길이는 100nm 이상 500nm 이하이며, 장축길이는 100nm 이상 500nm 이하인
    적층형 전자 부품.
  6. 제1항에 있어서,
    상기 사이드 마진부의 제1 및 제3 방향 단면에서,
    상기 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합을 Sm, 장축 길이의 합을 Lm이라 할 때, Lm/Sm은 1.15 이상 2.70 이하인
    적층형 전자 부품.
  7. 제1항에 있어서,
    상기 사이드 마진부의 제1 및 제3 방향 단면에서,
    상기 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합을 Sm, 장축 길이의 합을 Lm라 할 때, Lm/Sm은 1.2 이상 2.0 이하인
    적층형 전자 부품.
  8. 제6항에 있어서,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 유전체층에 포함된 유전체 결정립의 단축 길이의 합을 Sd, 장축 길이의 합을 Ld라 할 때, Ld/Sd는 1.15 미만인
    적층형 전자 부품.
  9. 제1항에 있어서,
    상기 사이드 마진부는 상기 바디와 인접한 제1 영역 및 상기 적층형 전자 부품의 외표면에 인접한 제2 영역을 포함하며,
    상기 제1 영역에 포함된 제1 유전체 결정립의 개수는 상기 제2 영역에 포함된 제1 유전체 결정립의 개수보다 적은
    적층형 전자 부품.
  10. 제1항에 있어서,
    상기 사이드 마진부는 상기 바디와 접하는 면에서 멀어질수록 유전체 결정립의 단축 길이의 합 대비 장축 길이의 합의 비가 증가하는
    적층형 전자 부품.
  11. 제1항에 있어서,
    상기 사이드 마진부는 상기 바디와 인접한 제1 영역 및 상기 적층형 전자 부품의 외표면에 인접한 제2 영역을 포함하며,
    상기 제1 영역에 포함된 제1 유전체 결정립의 개수는 상기 제2 영역에 포함된 제1 유전체 결정립의 개수보다 많은
    적층형 전자 부품.
  12. 제1항에 있어서,
    상기 사이드 마진부는 상기 바디와 접하는 면에서 멀어질수록 유전체 결정립의 단축 길이의 합 대비 장축 길이의 합의 비가 감소하는
    적층형 전자 부품.
  13. 제1항에 있어서,
    상기 사이드 마진부의 제3 방향 평균 크기는 15μm 이하인
    적층형 전자 부품.
  14. 제1항에 있어서,
    상기 사이드 마진부는 제1 방향 중앙에서의 제3 방향 크기 대비 제1 방향 최외곽에 배치된 내부 전극과 접하는 영역에서의 제3 방향 크기가 0.9 이상 1.0 이하인
    적층형 전자 부품.
  15. 제1항에 있어서,
    상기 사이드 마진부는 제1 방향 최외곽에 배치된 내부 전극과 접하는 영역에서의 제3 방향 크기 대비 제1 방향 최외곽 영역에서의 제3 방향 크기가 0.9 이상 1.0 이하인
    적층형 전자 부품.
  16. 제1항에 있어서,
    상기 적층형 전자 부품의 제2 방향 최대 크기는 3.0mm 이상이고, 제3 방향 최대 크기는 2.3mm 이상인
    적층형 전자 부품.
  17. 제1항에 있어서,
    상기 외부 전극은 상기 제3 면에 배치되는 제1 외부 전극 및 상기 제4 면에 배치되는 제2 외부 전극을 포함하며,
    상기 제1 내부 전극은 상기 제3 면에서 상기 제1 외부 전극과 연결되며, 상기 제5 및 제6 면에서 상기 사이드 마진부와 연결되고,
    상기 제2 내부 전극은 상기 제4 면에서 상기 제2 외부 전극과 연결되며, 상기 제5 및 제6 면에서 상기 사이드 마진부와 연결되는
    적층형 전자 부품.
  18. 제1항에 있어서,
    상기 사이드 마진부는 구형 분말 및 판상형 분말을 포함하는 세라믹 그린시트를 이용하여 형성되며,
    상기 구형 분말은 평균 입경이 50nm 이상 400nm 이하이며,
    상기 판상형 분말의 두께는 0.1μm 이상 0.5μm 이하이고 면의 직경은 0.5μm 이상 5μm 이하인
    적층형 전자 부품.
  19. 제18항에 있어서,
    상기 세라믹 시트에 포함된 구형 분말 및 판상형 분말의 총 중량 대비 판상형 분말의 중량의 중량 비율은 0.19 이상 0.80 이하인
    적층형 전자 부품.
  20. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디;
    상기 제5 및 제6 면에 배치되는 사이드 마진부; 및
    상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하고,
    상기 사이드 마진부는 복수의 제1 유전체 결정립을 포함하며,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하이고, 상기 사이드 마진부에 포함된 제1 유전체 결정립의 개수를 Nm1, 상기 제1 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립의 개수를 Nm2라 할 때, Nm2/Nm1은 0.55 이상인
    적층형 전자 부품.
  21. 제20항에 있어서,
    상기 사이드 마진부에 포함된 유전체 결정립의 개수를 Nm0, 제1 유전체 결정립의 개수를 Nm1이라 할 때, Nm1/Nm0은 0.09 이상인
    적층형 전자 부품.
  22. 제20항에 있어서,
    상기 제1 유전체 결정립의 단축 길이는 100nm 이상 500nm 이하이며, 장축길이는 300nm 이상 5000nm 이하인
    적층형 전자 부품.
  23. 제20항에 있어서,
    상기 사이드 마진부의 제1 및 제3 방향 단면에서,
    상기 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합을 Sm, 장축 길이의 합을 Lm이라 할 때, Lm/Sm은 1.15 이상 2.70 이하인
    적층형 전자 부품.
  24. 제20항에 있어서,
    상기 사이드 마진부의 제1 및 제3 방향 단면에서,
    상기 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합을 Sm, 장축 길이의 합을 Lm라 할 때,
    Lm/Sm은 1.2 이상 2.0 이하인
    적층형 전자 부품.
  25. 제20항에 있어서,
    상기 유전체층은 복수의 제2 유전체 결정립을 포함하고,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 제2 유전체 결정립은 단축 길이 대비 장축 길이의 비가 1.5 이하인
    적층형 전자 부품.
  26. 제25항에 있어서,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 유전체층에 포함된 유전체 결정립의 단축 길이의 합을 Sd, 장축 길이의 합을 Ld라 할 때, Ld/Sd는 1.15 미만인
    적층형 전자 부품.
  27. 제25항에 있어서,
    상기 제2 유전체 결정립의 단축 길이는 100nm 이상 500nm 이하이며, 장축길이는 100nm 이상 500nm 이하인
    적층형 전자 부품.
  28. 제20항에 있어서,
    상기 유전체층은 상기 제1 유전체 결정립을 복수 개 포함하는
    적층형 전자 부품.
  29. 제28항에 있어서,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 유전체층에 포함된 유전체 결정립의 단축 길이의 합을 Sd, 장축 길이의 합을 Ld라 할 때, Ld/Sd는 1.15 이상인
    적층형 전자 부품.
  30. 제20항에 있어서,
    상기 적층형 전자 부품의 제2 방향 최대 크기는 3.0mm 이상이고, 제3 방향 최대 크기는 2.3mm 이상인
    적층형 전자 부품.
  31. 유전체층 및 상기 유전체층을 사이에 두고 제1 방향으로 번갈아 배치되는 제1 및 제2 내부 전극을 포함하며, 상기 제1 방향으로 대향하는 제1 및 제2 면, 상기 제1 및 제2 면과 연결되고 제2 방향으로 대향하는 제3 및 제4 면, 상기 제1 면 내지 제4 면과 연결되고 제3 방향으로 대향하는 제5 및 제6 면을 포함하는 바디;
    상기 제5 및 제6 면에 배치되는 사이드 마진부; 및
    상기 제3 및 제4 면에 배치되는 외부 전극; 을 포함하고,
    상기 사이드 마진부는 복수의 제1 유전체 결정립을 포함하며,
    상기 사이드 마진부의 제1 및 제3 방향 단면에서,
    상기 제1 유전체 결정립은 단축 길이 대비 장축 길이의 비가 3 이상 30 이하이고,
    상기 사이드 마진부에 포함된 유전체 결정립의 개수를 Nm0, 제1 유전체 결정립의 개수를 Nm1이라 할 때, Nm1/Nm0은 0.09 이상인
    적층형 전자 부품.
  32. 제31항에 있어서,
    상기 사이드 마진부에 포함된 제1 유전체 결정립의 개수를 Nm1, 상기 제1 방향과 장축이 이루는 각도가 45도 이하인 제1 유전체 결정립의 개수를 Nm2라 할 때,
    Nm2/Nm1은 0.55 이상인
    적층형 전자 부품.
  33. 제31항에 있어서,
    상기 제1 유전체 결정립의 단축 길이는 100nm 이상 500nm 이하이며, 장축길이는 300nm 이상 5000nm 이하인
    적층형 전자 부품.
  34. 제31항에 있어서,
    상기 사이드 마진부의 제1 및 제3 방향 단면에서,
    상기 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합을 Sm, 장축 길이의 합을 Lm이라 할 때, Lm/Sm은 1.15 이상 2.70 이하인
    적층형 전자 부품.
  35. 제31항에 있어서,
    상기 사이드 마진부의 제1 및 제3 방향 단면에서,
    상기 사이드 마진부에 포함된 유전체 결정립의 단축 길이의 합을 Sm, 장축 길이의 합을 Lm라 할 때,
    Lm/Sm은 1.2 이상 2.0 이하인
    적층형 전자 부품.
  36. 제31항에 있어서,
    상기 유전체층은 복수의 제2 유전체 결정립을 포함하고,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 제2 유전체 결정립은 단축 길이 대비 장축 길이의 비가 1.5 이하인
    적층형 전자 부품.
  37. 제36항에 있어서,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 유전체층에 포함된 유전체 결정립의 단축 길이의 합을 Sd, 장축 길이의 합을 Ld라 할 때, Ld/Sd는 1.15 미만인
    적층형 전자 부품.
  38. 제36항에 있어서,
    상기 제2 유전체 결정립의 단축 길이는 100nm 이상 500nm 이하이며, 장축길이는 100nm 이상 500nm 이하인
    적층형 전자 부품.
  39. 제31항에 있어서,
    상기 유전체층은 상기 제1 유전체 결정립을 복수 개 포함하는
    적층형 전자 부품.
  40. 제39항에 있어서,
    상기 바디의 제1 및 제3 방향 단면에서,
    상기 유전체층에 포함된 유전체 결정립의 단축 길이의 합을 Sd, 장축 길이의 합을 Ld라 할 때, Ld/Sd는 1.15 이상인
    적층형 전자 부품.
  41. 제31항에 있어서,
    상기 적층형 전자 부품의 제2 방향 최대 크기는 3.0mm 이상이고, 제3 방향 최대 크기는 2.3mm 이상인
    적층형 전자 부품.
KR1020210194082A 2021-12-31 2021-12-31 적층형 전자 부품 KR20230103298A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210194082A KR20230103298A (ko) 2021-12-31 2021-12-31 적층형 전자 부품
US17/983,124 US20230215633A1 (en) 2021-12-31 2022-11-08 Multlayer electronic component
JP2022182729A JP2023099470A (ja) 2021-12-31 2022-11-15 積層型電子部品
CN202211720707.0A CN116387024A (zh) 2021-12-31 2022-12-30 多层电子组件

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210194082A KR20230103298A (ko) 2021-12-31 2021-12-31 적층형 전자 부품

Publications (1)

Publication Number Publication Date
KR20230103298A true KR20230103298A (ko) 2023-07-07

Family

ID=86969969

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210194082A KR20230103298A (ko) 2021-12-31 2021-12-31 적층형 전자 부품

Country Status (4)

Country Link
US (1) US20230215633A1 (ko)
JP (1) JP2023099470A (ko)
KR (1) KR20230103298A (ko)
CN (1) CN116387024A (ko)

Also Published As

Publication number Publication date
US20230215633A1 (en) 2023-07-06
JP2023099470A (ja) 2023-07-13
CN116387024A (zh) 2023-07-04

Similar Documents

Publication Publication Date Title
KR102691311B1 (ko) 적층 세라믹 커패시터 및 그 제조 방법
US11476047B2 (en) Multilayer electronic component
KR102437803B1 (ko) 적층 세라믹 전자부품
KR20220098620A (ko) 적층형 전자 부품
US11664164B2 (en) Multilayer electronic component
JP2022111041A (ja) 積層型電子部品
KR20220032339A (ko) 적층형 전자 부품 및 그 제조방법
US20220093329A1 (en) Mutilayer electronic component
KR20230103298A (ko) 적층형 전자 부품
KR20220096546A (ko) 적층형 전자 부품
US11908627B2 (en) Multilayer electronic component
US11600441B2 (en) Multilayer electronic component
US20240274355A1 (en) Multilayer electronic component
US20240222010A1 (en) Multilayer electronic component
US20230230772A1 (en) Ceramic electronic component
US20230215653A1 (en) Multilayer electronic component
KR20240093098A (ko) 적층형 전자 부품
KR20230103059A (ko) 적층형 전자 부품
KR20210095540A (ko) 적층형 전자 부품
KR20240092863A (ko) 적층형 전자 부품
KR20240137967A (ko) 적층형 전자 부품
KR20220067994A (ko) 적층형 전자 부품
KR20240124717A (ko) 적층형 전자 부품
KR20230100937A (ko) 적층형 전자 부품