KR20230102709A - 전계 발광 표시장치 - Google Patents

전계 발광 표시장치 Download PDF

Info

Publication number
KR20230102709A
KR20230102709A KR1020210193055A KR20210193055A KR20230102709A KR 20230102709 A KR20230102709 A KR 20230102709A KR 1020210193055 A KR1020210193055 A KR 1020210193055A KR 20210193055 A KR20210193055 A KR 20210193055A KR 20230102709 A KR20230102709 A KR 20230102709A
Authority
KR
South Korea
Prior art keywords
layer
trench
cathode electrode
thickness
metal layer
Prior art date
Application number
KR1020210193055A
Other languages
English (en)
Inventor
김안기
Original Assignee
엘지디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 엘지디스플레이 주식회사 filed Critical 엘지디스플레이 주식회사
Priority to KR1020210193055A priority Critical patent/KR20230102709A/ko
Priority to EP22204782.1A priority patent/EP4207987B1/en
Priority to US17/977,956 priority patent/US20230217722A1/en
Priority to CN202211360695.5A priority patent/CN116437716A/zh
Publication of KR20230102709A publication Critical patent/KR20230102709A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/805—Electrodes
    • H10K50/82—Cathodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8051—Anodes
    • H10K59/80515—Anodes characterised by their shape
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H10K59/8052—Cathodes
    • H10K59/80523—Multilayers, e.g. opaque multilayers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K2101/00—Properties of the organic materials covered by group H10K85/00
    • H10K2101/90—Multiple hosts in the emissive layer

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

이 출원은 외광 반사를 방지하여, 표시 품질을 향상한 전계 발광 표시장치에 관한 것이다. 이 출원에 의한 전계 발광 표시장치는, 기판, 화소, 제1 전극, 트렌치, 하부 금속층, 뱅크, 상부 금속층, 발광층 및 제2 전극을 포함한다. 화소는, 기판 위에 정의되어 있다. 제1 전극은, 화소에 배치된다. 트렌치는, 화소의 주변을 둘러싸며 배치된다. 하부 금속층은, 트렌치 내부의 바닥면에 배치된다. 뱅크는, 제1 전극의 주변과 하부 금속층 상면에 적층된다. 상부 금속층은, 트렌치 내부에서 뱅크 위에 배치된다. 발광층은, 제1 전극, 뱅크 및 상부 금속층 위에 배치된다. 제2 전극은, 발광층 위에 배치된다.

Description

전계 발광 표시장치{Electroluminescence Display}
이 출원은 외광 반사를 방지하여, 표시 품질을 향상한 전계 발광 표시장치에 관한 것이다. 특히, 이 출원은 하부 발광형 전계 발광 표시장치에서 캐소드 전극에 의한 외광 반사를 억제하며, 수평 누설 전류를 방지하기 위해 화소들 사이에 배치된 트렌치 영역에서 외광 반사를 억제한 전계 발광 표시장치에 관한 것이다.
근래 CRT(Cathode Ray Tube), LCD(Liquid Crystal Display), PDP(Plasma Display Panel) 및 전계발광소자(Luminescent Display) 등 다양한 형태의 표시장치가 개발되어 발전하고 있다. 이 같이 다양한 형태의 표시장치는 각각의 고유 특성에 맞춰 컴퓨터, 휴대폰, 은행의 입출금장치(ATM) 및 차량의 네비게이션 시스템 등과 같은 다양한 제품의 영상 데이터 표시를 위해 사용되고 있다.
자발광 표시장치인 전계 발광 표시장치는, 발광 다이오드를 구비한 화소 영역들이 다수 개가 배치된 구조를 갖는다. 화소의 밀도가 높아질 수록 화소와 화소 사이의 거리가 가까워지고, 수평 방향으로 이웃하는 화소들 사이에 누설 전류로 인한 화소 정보의 왜곡이 발생할 수 있다. 우수한 표시 품질을 보장하기 위해서는, 화소들 사이에서 수평 누설 전류(Lateral Leakage Current)를 억제할 수 있는 구조를 갖는 전계 발광 표시장치의 구조 개발이 필요하다.
또한, 표시 품질이 우수한 자발광 표시장치인 전계 발광 표시장치에서, 편광 소자를 배치하여 외광 반사를 억제하는 구조를 갖는다. 외광 반사를 억제하기 위한 편광 소자는 표시장치에서 제공하는 광량도 저하시키는 문제가 있으며, 고가의 부품이라는 문제도 있다. 하여, 편광 소자를 추가하지 않고도 외광 반사를 억제할 수 있는 전계발광 표시장치의 구조 개발이 요구되고 있다.
이 출원의 목적은 종래 기술의 문제점을 극복하기 위한 것으로, 캐소드 전극에서 외부광이 반사되어 표시 품질이 저하되는 것을 방지할 수 있는 저 반사 캐소드 전극을 구비한 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 다른 목적은, 높은 화소 밀도를 갖는 표시장치에서 화소 간의 거리가 좁아짐에 따라 수평 방향으로 누설되는 전류로 인한 표시 품질을 방지할 수 있는 전계 발광 표시장치를 제공하는 데 있다. 이 출원의 또 다른 목적은, 저 반사 캐소드 전극을 구비하고, 누설 전류를 방지하기 위한 화소들 사이에 트렌치를 구비한 구조에서, 트렌치 영역에서 저 반사 캐소드 전극이 온전히 배치되지 않아 발생하는 외광 반사를 억제할 수 있는 전계 발광 표시장치를 제공하는 데 있다.
상기 목적을 달성하기 위해, 이 출원에 의한 전계 발광 표시장치는, 기판, 화소, 제1 전극, 트렌치, 하부 금속층, 뱅크, 상부 금속층, 발광층 및 제2 전극을 포함한다. 화소는, 기판 위에 정의되어 있다. 제1 전극은, 화소에 배치된다. 트렌치는, 화소의 주변을 둘러싸며 배치된다. 하부 금속층은, 트렌치 내부의 바닥면에 배치된다. 뱅크는, 제1 전극의 주변과 하부 금속층 상면에 적층된다. 상부 금속층은, 트렌치 내부에서 뱅크 위에 배치된다. 발광층은, 제1 전극, 뱅크 및 상부 금속층 위에 배치된다. 제2 전극은, 발광층 위에 배치된다.
일례로, 트렌치 내부에서 하부 금속층과 뱅크 사이에 배치되며, 제1 전극과 분리된, 더미 제1 전극을 더 포함한다.
일례로, 제1 전극은, 기판을 덮는 평탄화 막 위에 형성된다. 트렌치는, 평탄화 막에 형성된 함몰 형상을 갖는다.
일례로, 칼라 필터, 구동 소자 및 데이터 배선을 더 포함한다. 칼라 필터는, 평탄화 막 아래에 배치된다. 구동 소자는, 칼라 필터 아래에 배치되며, 제1 전극과 연결된다. 데이터 배선은, 구동 소자와 기판 사이에 배치되며, 트렌치의 양 측변에 배치된다.
일례로, 데이터 배선은, 산화 금속층; 그리고 산화 금속층 위에 적층된 금속층을 포함한다.
일례로, 산화 금속층은, 산화 금속층의 하면에서 반사된 제1 반사광과 산화 금속층을 투과하여 금속층에서 반사된 제2 반사광이 서로 위상 상계되는 두께를 갖는다.
일례로, 산화 금속층은, 두께가 100Å 내지 500Å인 산화 금속 물질을 포함한다. 금속층은, 두께가 2,000Å 내지 4,000Å인 금속 물질을 포함한다.
일례로, 제1 전극은, 트렌치에 의해 상기 화소 별로 분리된다. 발광층은, 트렌치에 의해 화소 별로 분리된다. 제2 전극은, 이웃하는 화소들과 그 사이에 배치된 트렌치에 걸쳐 연결된다.
일례로, 제2 전극은, 발광층 위에 배치된 제1 캐소드 전극층, 제1 캐소드 전극층 위에 배치된 제2 캐소드 전극층, 및 제2 캐소드 전극층 위에 배치된 제3 캐소드 전극층을 포함한다.
일례로, 제1 캐소드 전극층은, 40% 내지 60%의 광 투과도를 확보한 제1 두께를 갖는다. 제2 캐소드 전극층은, 제1 캐소드 전극층의 하면에서 반사된 제1 반사광과 제1 캐소드 전극층 및 제2 캐소드 전극층을 투과하여 제3 캐소드 전극층에서 반사된 제2 반사광이 서로 위상 상계되는 제2 두께를 갖는다. 제3 캐소드 전극층은, 제2 캐소드 전극층을 투과한 광에 대해 100%의 반사율을 확보한 제3 두께를 갖는다.
일례로, 제1 캐소드 전극층은, 두께가 100Å 내지 200Å인 금속 물질을 포함한다. 제2 캐소드 전극층은, 도메인 물질과 도펀트를 포함하는 전도성 유기층으로 이루어진다. 제3 캐소드 전극층은, 두께가 2,000Å 내지 4,000Å인 금속 물질이다.
일례로, 하부 금속층은, 40% 내지 60%의 광 투과도를 확보한 제1 두께를 갖는다. 뱅크는, 하부 금속층의 하면에서 반사된 제1 반사광과 하부 금속층 및 뱅크 투과하여 상부 금속층에서 반사된 제2 반사광이 서로 위상 상계되는 제2 두께를 갖는다.
일례로, 상부 금속층은, 뱅크를 투과한 광에 대해서 80% 이상의 반사율을 확보하는 제3 두께를 갖는다.
일례로, 하부 금속층은, 100Å 내지 200Å의 두께를 갖는다. 뱅크는, 3,000Å의 두께를 가진다. 상부 금속층은, 300Å 내지 500Å의 두께를 갖는다.
일례로, 뱅크는, 질화 실리콘을 포함하는 무기 물질로 이루어지며, 트렌치의 단면 형상에 대응하여, 제1 전극의 가장자리 상부면, 제1 전극의 측면, 트렌치의 벽면 및 트렌치의 바닥면 위에 적층된다.
이 출원에 의한 전계 발광 표시장치는, 발광 소자를 구성하는 캐소드 전극에 3개의 도전층이 순차 적층되어, 외광 반사를 억제하는 구조를 갖는다. 하부층에는 투과도를 확보하기 위해 얇은 금속층이, 중간층에는 전도성 레진 물질로 이루어진 투명 레진층이, 그리고 상부층에는 높은 반사율을 갖는 두꺼운 금속층이 적층되어 있다. 따라서, 하부층으로 입사되는 외부광은, 하부층에서 일부가 반사되고, 나머지 일부는 하부층과 투명 레진층을 통과하여 상부층에서 반사된다. 이 때, 하부층에서 반사되는 빛이 상부층에서 반사하는 빛의 위상과 반대되는 위상을 갖도록 함으로써 상쇄 간섭에 의해 외부광의 반사를 2% 이하로 억제할 수 있다.
또한, 화소들 사이에 트렌치를 구비하여, 발광층을 화소 사이에서 분리함으로써, 초고 해상도를 구현하더라도, 수평 방향으로 누설 전류가 발생하는 것을 방지할 수 있다. 더구나, 트렌치에는 외광 반사를 억제하는 별도의 적층 구조를 가져, 트렌치 부분에서도 외광 반사를 방지할 수 있다. 따라서, 이 출원발명에 의하면, 누설 전류에 의한 영상 왜곡을 방지하며, 외부광 반사에 의한 화질 저하가 발생하지 않는, 초고 해상도 전계 발광 표시장치를 제공할 수 있다.
도 1은 이 출원에 의한 전계 발광 표시장치의 개략적인 구조를 나타내는 평면도이다.
도 2는 이 출원에 의한 전계 발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다.
도 3은 이 출원에 의한 전계 발광 표시장치에 배치된 화소들의 구조를 나타내는 평면도이다.
도 4는 도 3의 I-I'를 따라 절취한, 이 출원의 제1 실시 예에 의한 저 반사 구조를 갖는 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 5는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 캐소드 전극에 대해 설명하는 단면 확대도이다.
도 6은 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 차광층 및 게이트 배선에 대해 설명하는 단면 확대도이다.
도 7은 외광 반사 억제 구조를 갖는 캐소드 전극의 상세 구조를 나타내는 단면도이다.
도 8은 도 4의 사각 영역(X)을 표시한 부분을 확대한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면 확대도이다.
도 9는 트렌치 영역에 형성된 저 반사 구조를 설명하는 단면 확대도이다.
도 10은 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면 확대도이다.
도 11은 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면 확대도이다.
이 출원의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 일 예들을 참조하면 명확해질 것이다. 그러나 이 출원은 이하에서 개시되는 일 예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 이 출원의 일 예들은 본 출원의 개시가 완전하도록 하며, 이 출원의 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 이 출원의 발명은 청구항의 범주에 의해 정의될 뿐이다.
이 출원의 일 예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로, 여기에 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 이 출원의 예를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 출원의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다.
이 출원 명세서에서 언급된 '포함한다', '갖는다', '이루어진다' 등이 사용되는 경우 '~만'이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.
구성 요소를 해석함에 있어서, 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.
위치 관계에 대한 설명일 경우, 예를 들어, '~상에', '~상부에', '~하부에', '~옆에' 등으로 두 부분의 위치 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.
시간 관계에 대한 설명일 경우, 예를 들어, '~후에', '~에 이어서', '~다음에', '~전에' 등으로 시간적 선후 관계가 설명되는 경우, '바로' 또는 '직접'이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.
제 1, 제 2 등이 다양한 구성 요소들을 서술하기 위해서 사용되나, 이들 구성 요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성 요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제 1 구성 요소는 이 출원의 기술적 사상 내에서 제 2 구성 요소일 수도 있다.
"적어도 하나"의 용어는 하나 이상의 관련 항목으로부터 제시 가능한 모든 조합을 포함하는 것으로 이해되어야 한다. 예를 들어, "제 1 항목, 제 2 항목 및 제 3 항목 중에서 적어도 하나"의 의미는 제 1 항목, 제 2 항목 또는 제 3 항목 각각 뿐만 아니라 제 1 항목, 제 2 항목 및 제 3 항목 중에서 2개 이상으로부터 제시될 수 있는 모든 항목의 조합을 의미할 수 있다.
이 출원의 여러 예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.
이하에서는 이 출원에 따른 유기 발광 표시장치에 대한 예를 첨부된 도면을 참조하여 상세히 설명한다. 각 도면의 구성 요소들에 참조 부호를 부가함에 있어서, 동일한 구성 요소들에 대해서는 비록 다른 도면상에 표시되더라도 가능한 한 동일한 부호를 가질 수 있다.
이하, 첨부된 도면을 참조하여 이 출원에 대해 상세히 설명한다. 도 1은 이 출원에 의한 전계발광 표시장치의 개략적인 구조를 나타내는 도면이다. 도 1에서 X축은 스캔 배선과 나란한 방향을 나타내고, Y축은 데이터 배선과 나란한 방향을 나타내며, Z축은 표시 장치의 높이 방향을 나타낸다.
도 1을 참조하면, 이 출원에 의한 전계 발광 표시장치는 기판(110), 게이트(혹은 스캔) 구동부(200), 데이터 패드부(300), 소스 구동 집적회로(410), 연성 배선 필름(430), 회로 보드(450), 및 타이밍 제어부(500)를 포함한다.
기판(110)은 절연 물질, 또는 유연성(flexibility)을 가지는 재료를 포함할 수 있다. 기판(110)은 유리, 금속, 또는 플라스틱 등으로 이루어질 수 있으나, 이에 한정되는 것은 아니다. 전계발광 표시장치가 플렉서블(flexible) 표시장치인 경우, 기판(110)은 플라스틱 등과 같은 유연한 재질로 이루어질 수도 있다. 예를 들어 투명 폴리이미드(polyimide) 재질을 포함할 수 있다.
기판(110)은 표시 영역(DA), 및 비표시 영역(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상이 표시되는 영역으로서, 기판(110)의 중앙부를 포함한 대부분 영역에 정의될 수 있으나, 이에 한정되는 것은 아니다. 표시 영역(DA)에는 스캔 배선들(혹은 게이트 배선들), 데이터 배선들 및 화소들이 형성된다. 화소들은 복수의 서브 화소들을 포함하며, 복수의 서브 화소들은 각각 스캔 배선들과 데이터 배선들을 포함한다.
비표시 영역(NDA)은 영상이 표시되지 않는 영역으로서, 표시 영역(DA)의 전체 또는 일부를 둘러싸도록 기판(110)의 가장자리 부분에 정의될 수 있다. 비표시 영역(NDA)에는 게이트 구동부(200)와 데이터 패드부(300)가 형성될 수 있다.
게이트 구동부(200)는 타이밍 제어부(500)로부터 입력되는 게이트 제어신호에 따라 스캔 배선들에 스캔(혹은 게이트) 신호들을 공급한다. 게이트 구동부(200)는 베이스 기판(110)의 표시 영역(DA)의 일측 바깥쪽의 비표시 영역(NDA)에 GIP(gate driver in panel) 방식으로 형성될 수 있다. GIP 방식은 게이트 구동부(200)가 기판(110) 상에 직접 형성되어 있는 구조를 일컫는다.
데이터 패드부(300)는 타이밍 제어부(500)로부터 입력되는 데이터 제어신호에 따라 데이터 배선들에 데이터 신호들을 공급한다. 데이터 패드부(300)는 구동 칩으로 제작되어 연성 배선 필름(430)에 실장되고 TAB(tape automated bonding) 방식으로 기판(110)의 표시 영역(DA)의 일측 바깥 쪽의 비표시 영역(NDA)에 부착될 수 있다.
소스 구동 집적 회로(410)는 타이밍 제어부(500)로부터 디지털 비디오 데이터와 소스 제어신호를 입력받는다. 소스 구동 집적 회로(410)는 소스 제어 신호에 따라 디지털 비디오 데이터를 아날로그 데이터 전압들로 변환하여 데이터 배선들에 공급한다. 소스 구동 집적 회로(410)가 칩으로 제작되는 경우, COF(chip on film) 또는 COP(chip on plastic) 방식으로 연성 배선 필름(430)에 실장될 수 있다.
연성 배선 필름(430)에는 데이터 패드부(300)와 소스 구동 집적 회로(410)를 연결하는 배선들, 데이터 패드부(300)와 회로 보드(450)를 연결하는 배선들이 형성될 수 있다. 연성 배선 필름(430)은 이방성 도전 필름(antisotropic conducting film)을 이용하여 데이터 패드부(300) 상에 부착되며, 이로 인해 데이터 패드부(300)와 연성 필름(430)의 배선들이 연결될 수 있다.
회로 보드(450)는 연성 배선 필름(430)들에 부착될 수 있다. 회로 보드(450)는 구동 칩들로 구현된 다수의 회로들이 실장될 수 있다. 예를 들어, 회로 보드(450)에는 타이밍 제어부(500)가 실장될 수 있다. 회로 보드(450)는 인쇄회로보드(printed circuit board) 또는 연성 인쇄회로보드(flexible printed circuit board)일 수 있다.
타이밍 제어부(500)는 회로 보드(450)의 케이블을 통해 외부의 시스템 보드로부터 디지털 비디오 데이터와 타이밍 신호를 입력 받는다. 타이밍 제어부(500)는 타이밍 신호에 기초하여 게이트 구동부(200)의 동작 타이밍을 제어하기 위한 게이트 제어신호와 소스 구동 집적 회로(410)들을 제어하기 위한 소스 제어신호를 발생한다. 타이밍 제어부(500)는 게이트 제어신호를 게이트 구동부(200)에 공급하고, 소스 제어신호를 소스 구동 집적 회로(410)들에 공급한다. 제품에 따라 타이밍 제어부(500)는 소스 구동 집적 회로(410)와 한 개의 구동 칩으로 형성되어 기판(110) 상에 실장될 수도 있다.
<제 1 실시 예>
이하, 도 2 내지 도 4를 참조하여 제1 실시 예에 대해 설명한다. 도 2는 이 출원에 의한 전계발광 표시장치를 구성하는 한 화소의 회로 구성을 나타낸 도면이다. 도 3은 이 출원에 의한 화소들의 구조를 나타내는 평면도이다. 도 4는 도 3의 I-I'를 따라 절취한, 이 출원의 제1 실시 예에 의한 저 반사 구조를 갖는 전계 발광 표시장치의 구조를 나타내는 단면도이다.
도 2 내지 도 4를 참조하면, 전계발광 표시장치의 한 화소는 스캔 배선(SL), 데이터 배선(DL) 및 구동 전류 배선(VDD)에 의해 정의된다. 전계발광 표시장치의 한 화소 내부에는 스위칭 박막 트랜지스터(ST), 구동 박막 트랜지스터(DT), 발광 다이오드(OLE) 그리고 보조 용량(Cst)을 포함한다. 구동 전류 배선(VDD)은 발광 다이오드(OLE)를 구동하기 위한 고 전위 전압이 인가된다.
예를 들어, 스위칭 박막 트랜지스터(ST)는 스캔 배선(SL)과 데이터 배선(DL)이 교차하는 부분에 배치될 수 있다. 스위칭 박막 트랜지스터(ST)는 스위칭 게이트 전극(SG), 스위칭 소스 전극(SS) 및 스위칭 드레인 전극(SD)을 포함한다. 스위칭 게이트 전극(SG)은 스캔 배선(SL)에 연결된다. 스위칭 소스 전극(SS)은 데이터 배선(DL)에 연결되며, 스위칭 드레인 전극(SD)은 구동 박막 트랜지스터(DT)에 연결된다. 스위칭 박막 트랜지스터(ST)는 구동 박막 트랜지스터(DT)에 데이터 신호를 인가함으로써 구동 시킬 화소를 선택하는 기능을 한다.
구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)에 의해 선택된 화소의 발광 다이오드(OLE)를 구동하는 기능을 한다. 구동 박막 트랜지스터(DT)는 구동 게이트 전극(DG), 구동 소스 전극(DS) 및 구동 드레인 전극(DD)을 포함한다. 구동 게이트 전극(DG)은 스위칭 박막 트랜지스터(ST)의 스위칭 드레인 전극(SD)에 연결된다. 일례로, 구동 게이트 전극(DG)을 덮는 게이트 절연막(GI)을 관통하는 드레인 콘택홀(DH)을 통해 스위칭 드레인 전극(SD)이 연결되어 있다. 구동 소스 전극(DS)은 구동 전류 배선(VDD)에 연결되며, 구동 드레인 전극(DD)은 발광 다이오드(OLE)의 애노드 전극(ANO)에 연결된다. 구동 박막 트랜지스터(DT)의 구동 게이트 전극(DG)과 발광 다이오드(OLE)의 애노드 전극(ANO) 사이에는 보조 용량(Cst)이 배치된다.
구동 박막 트랜지스터(DT)는 구동 전류 배선(VDD)과 발광 다이오드(OLE) 사이에 배치된다. 구동 박막 트랜지스터(DT)는 스위칭 박막 트랜지스터(ST)의 드레인 전극(SD)에 연결된 게이트 전극(DG)의 전압의 크기에 따라 구동 전류 배선(VDD)으로부터 발광 다이오드(OLE)로 흐르는 전류량를 조정한다.
발광 다이오드(OLE)는 애노드 전극(ANO), 발광층(EL) 및 캐소드 전극(CAT)을 포함한다. 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광한다. 다시 설명하면, 발광 다이오드(OLE)는 구동 박막 트랜지스터(DT)에 의해 조절되는 전류에 따라 발광량이 조절되므로, 전계발광 표시장치의 휘도를 조절할 수 있다. 발광 다이오드(OLE)의 애노드 전극(ANO)은 구동 박막 트랜지스터(DT)의 구동 드레인 전극(DD)에 접속되고, 캐소드 전극(CAT)은 저 전위 전압이 공급되는 저전원 배선(VSS)에 접속된다. 즉, 발광 다이오드(OLE)는 저 전위 전압과 구동 박막 트랜지스터(DT)에 의해 조절된 고 전위 전압에 의해 구동된다.
도 4를 중심으로 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 단면 구조를 설명한다. 기판(110) 위에 차광층(LS)이 적층되어 있다. 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)으로 사용할 수 있다. 또한, 차광층(LS)은 데이터 배선(DL) 및 구동 전류 배선(VDD)과 일정 거리 떨어지고, 반도체 층(SA, DA)과 중첩하는 섬 모양으로 더 배치될 수 있다. 배선으로 사용하지 않는 차광층(LS)은 반도체 층(SA, DA)으로 입사되는 외부광을 차단하여 반도체 층(SA, DA)의 특성이 변질되는 것을 방지한다. 특히, 차광층(LS)은 반도체 층(SA, DA)에서 게이트 전극(SG, DG)와 중첩하는 채널 영역과 중첩하도록 배치하는 것이 바람직하다. 또한, 차광층(LS)은 반도체 층(SA, DA)과 접촉하는 소스-드레인 전극(SS, SD, DS, DD)의 일부분과도 중첩하도록 배치하는 것이 바람직하다.
차광층(LS) 위에는 버퍼층(BUF)이 기판(110)의 표면 전체를 덮도록 적층되어 있다. 버퍼층(BUF) 위에는 스위칭 반도체 층(SA) 및 구동 반도체 층(DA)이 형성되어 있다. 특히, 반도체 층(SA, DA)에서 채널 영역은 차광층(LS)과 중첩하도록 배치되는 것이 바람직하다.
반도체 층(SA, DA)이 형성된 기판(110)의 표면 위에 게이트 절연막(GI)이 적층되어 있다. 게이트 절연막(GI) 위에는 스위칭 반도체 층(SA)과 중첩하는 스위칭 게이트 전극(SG) 및 구동 반도체 층(DA)과 중첩하는 구동 게이트 전극(DG)이 형성되어 있다. 또한, 스위칭 게이트 전극(SG)의 양 측변에는 스위칭 게이트 전극(SG)과 이격되면서 스위칭 반도체 층(SA)의 일측변과 접촉하는 스위칭 소스 전극(SS), 그리고 스위칭 반도체 층(SA)의 타측변과 접촉하는 스위칭 드레인 전극(SD)이 형성되어 있다. 마찬가지로, 구동 게이트 전극(DG)의 양 측변에는 구동 게이트 전극(DG)과 이격되면서 구동 반도체 층(DA)의 일측변과 접촉하는 구동 소스 전극(DS), 그리고 구동 반도체 층(DA)의 타측변과 접촉하는 구동 드레인 전극(DD)이 형성되어 있다.
게이트 전극(SG, DG)와 소스-드레인 전극(SS, SD, DS, DD)은 동일한 층에 형성되지만, 서로 분리되어 있다. 또한, 스위칭 소스 전극(SS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 데이터 배선(DL)과 연결되어 있다. 마찬가지로, 구동 소스 전극(DS)은 게이트 절연막(GI)과 버퍼층(BUF)을 관통하는 콘택홀을 통해, 차광층(LS)의 일부로 형성한 구동 전류 배선(VDD)과 연결되어 있다. 이와 같이 기판(110) 위에는 스위칭 박막 트랜지스터(ST) 및 구동 박막 트랜지스터(DT)가 형성되어 있다.
박막 트랜지스터(ST, DT)가 형성된 기판(110) 위에는 보호막(PAS)이 적층되어 있다. 보호막(PAS)은 산화 실리콘 혹은 질화 실리콘과 같은 무기막으로 형성하는 것이 바람직하다. 보호막(PAS) 위에는 칼라 필터(CF)가 형성되어 있다. 칼라 필터(CF)는 각 화소 별로 할당된 색상을 나타내는 구성 요소이다. 일례로, 칼라 필터(CF)는 하나의 화소 영역 전체의 크기에 대응하는 크기와 형상을 가질 수 있다. 다른 예로, 칼라 필터(CF)는 나중에 형성되는 발광 다이오드(OLE)의 크기보다 약간 더 큰 크기로 발광 다이오드(OLE)와 중첩되도록 배치될 수 있다.
칼라 필터(CF) 위에는 평탄화 막(PL)이 적층되어 있다. 평탄화 막(PL)은 박막 트랜지스터들(ST, DT)이 형성된 기판(110)의 표면이 균일하지 않게 되는데, 이를 평탄하게 하기 위한 박막이다. 높이 차이를 균일하게 하기 위해, 평탄화 막(PL)은 유기 물질로 형성할 수 있다. 보호막(PAS)과 평탄화 막(PL)에는 구동 박막 트랜지스터(DT)의 드레인 전극(DD) 일부를 노출하는 화소 콘택홀(PH)이 형성되어 있다.
평탄화 막(PL) 상부 표면에는 애노드 전극(ANO)이 형성되어 있다. 애노드 전극(ANO)은 화소 콘택홀(PH)을 통해 구동 박막 트랜지스터(DT)의 드레인 전극(DD)과 연결되어 있다. 애노드 전극(ANO)은 발광 다이오드(OLE)의 발광 구조에 따라 구성 요소가 달라질 수 있다. 일례로, 기판(110) 방향으로 빛을 제공하는 하부 발광형의 경우에는 투명 도전 물질로 형성할 수 있다. 다른 예로, 기판(110)과 대향하는 상부 방향으로 발광하는 경우에는 광 반사율이 우수한 금속 물질로 형성할 수 있다.
텔레비젼 세트와 같이 대면적 표시 장치의 경우, 캐소드 전극(CAT)이 대면적에 걸쳐 하나의 층으로 형성되는데, 캐소드 전극(CAT)의 넓은 너비에 걸쳐 균일한 저 전압을 유지하는 것이 바람직하다. 따라서, 대면적 표시장치의 경우 캐소드 전극(CAT)을 불투명 금속 물질로 형성하는 것이 바람직하다. 즉, 대면적 표시장치의 경우 하부 발광형 구조로 형성하는 것이 바람직하다. 하부 발광형의 경우, 애노드 전극(ANO)은 투명 도전 물질로 형성한다. 예를 들어, 인듐-아연 산화물(Indium Zinc Oxide) 혹은 인듐-주석 산화물(Indium Tin Oxide)와 같은 산화 도전물질을 포함할 수 있다.
애노드 전극(AN0) 위에는, 발광층(EL)이 적층되어 있다. 발광층(EL)은 애노드 전극(ANO)과 뱅크(BA)를 덮도록 기판(110)의 표시 영역(DA) 전체에 형성될 수 있다. 일 예에 따른 발광층(EL)은 백색 광을 방출하기 위해 수직 적층된 2 이상의 발광부를 포함할 수 있다. 예를 들어, 발광층(EL)은 제 1 광과 제 2 광의 혼합에 의해 백색 광을 방출하기 위한 제 1 발광부와 제 2 발광부를 포함할 수 있다.
다른 예로 발광층(EL)은 화소에 설정된 색상과 대응되는 빛을 방출하기 위한, 청색 발광부, 녹색 발광부, 및 적색 발광부 중 어느 하나를 포함할 수 있다. 또한, 발광 다이오드(OLE)는 발광층(EL)의 발광 효율 및/또는 수명 등을 향상시키기 위한 기능층을 더 포함하여 이루어질 수 있다.
캐소드 전극(CAT)은 발광층(EL)과 면 접촉을 이루도록 적층된다. 캐소드 전극(CAT)은 모든 화소들에 형성된 발광층(EL)과 공통적으로 연결되도록 기판(110) 전체에 걸쳐 형성된다. 하부 발광형의 경우, 캐소드 전극(CAT)은 광 반사 효율이 우수한 금속 물질을 포함한다. 예를 들어, 캐소드 전극(CAT)은, 은(Ag), 알루미늄(Al), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 어느 하나의 물질 또는 2 이상의 합금 물질로 이루어질 수 있다.
특히, 이 출원에서는 외부광이 표시장치의 금속으로 이루어진 구성 요소들에 의해 반사되는 것을 방지하기 위한 저 반사 구조를 갖는다. 일례로, 기판(110)의 거의 전체 면적에 걸쳐 형성된 캐소드 전극(CAT)에 의해 외광이 반사되는 것을 방지하기 위한 구조를 갖는다. 또한, 기판(100)에 제일 가까운 층에 형성되는 차광층(LS)에 의해 외광이 반사되는 것을 방지하기 위한 구조를 갖는다. 더욱이, 차광층(LS)과 중첩하지 않아 기판(110)의 하면에 노출된 게이트 배선(SL)에 의해 외광이 반사되는 것을 방지하기 위한 구조를 갖는다.
도 5를 더 참조하여, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서, 외광 반사를 억제할 수 있는 캐소드 전극(CAT)의 구조에 대해 설명한다. 도 5는 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 캐소드 전극에 대해 설명하는 단면 확대도이다.
이 출원에 의한 하부 발광형 전계 발광 표시장치에서, 캐소드 전극(CAT)은 3개의 캐소드 전극층들을 포함한다. 예를 들어, 캐소드 전극(CAT)은 발광층(EL) 위에 순차 적층된 제1 캐소드 전극층(CAT1), 제2 캐소드 전극층(CAT2) 및 제3 캐소드 전극층(CAT3)을 포함한다. 제1 캐소드 전극층(CAT1)은 발광층(EL)과 직접 면 접촉하도록 가장 먼저 적층되어 있다. 제1 캐소드 전극층(CAT1)은 면 저항이 낮은 금속 물질을 포함할 수 있다. 예를 들어, 알루미늄(Al), 은(Ag), 몰리브덴(Mo), 금(Au), 마그네슘(Mg), 칼슘(Ca), 또는 바륨(Ba) 중에서 선택된 금속 물질로 형성될 수 있다. 제조 공정 및 제조 비용을 고려하여 제1 캐소드 전극층(CAT1)은 알루미늄으로 형성한 경우를 가장 바람직한 예로 설명한다.
제1 캐소드 전극층(CAT1)이 알루미늄으로 이루어진 경우, 100Å 내지 200Å의 두께로 형성하는 것이 바람직하다. 알루미늄과 같은 금속 물질은 불투명성이며, 반사율이 매우 높다. 하지만, 알루미늄을 매우 얇게 형성하면, 빛을 투과할 수 있다. 예를 들어, 200Å 이하의 얇은 두께에서는 입사되는 빛의 일부(40% ~ 50%)는 반사하고, 나머지(50% ~ 60%)는 투과할 수 있다.
제2 캐소드 전극층(CAT2)은 전도성 레진 물질을 포함할 수 있다. 전도성 레진 물질은, 전자 이동도가 높은 레진 물질로 이루어진 도메인(domain) 물질과 도메인 물질의 장벽 에너지를 낮추어 주는 도펀트(dopant)를 포함할 수 있다. 전자 이동도가 높은 레진 물질로는 Alq3, TmPyPB, Bphen, TAZ 및 TPB 중 선택된 어느 하나를 포함할 수 있다. Alq3는 Tris(8-hydroxyquinoline) Aluminium의 약칭으로서, Al(C9H6NO)3라는 화학식을 갖는 착물이다. TmPyPB는 1,3,5-tri(m-pyrid-3-yl-phenyl)benzene의 약칭인 유기물질이다. Bphen은 Bathophenanthroline의 약칭인 유기 물질이다. TAZ는, TPB는 triphenyl bismuth의 약칭인 유기 물질이다. 이들 유기 물질들은 전자 이동도가 높아서, 발광 소자에 사용할 수 있다.
도펀트 물질로는 알칼리계 도핑 물질을 포함할 수 있다. 일례로, 리튬(Li), 세슘(Cs), 산화 세슘(Cs2O3), 질화 세슘(CsN3), 루비듐(Rb) 및 산화 루비듐(Rb2O) 중 어느 하나를 포함할 수 있다. 다른 도펀트 물질로는 높은 전자 이동도 특성을 갖는 풀러렌(fullerene)을 포함할 수 있다. 풀러렌은 탄소 원자가 구, 타원체 혹은 원기둥 모양으로 배치된 분자를 통칭하는 것이다. 일례로, 주로 탄소 원자 60개가 축구공 모양으로 결합한 버크민스터풀러렌(C60; Buckminster-fullerene)을 포함할 수 있다. 이외에도, C70, C76, C78, C82, C90, C94 및 C96과 같은 고차 풀러렌을 포함할 수도 있다.
제2 캐소드 전극층(CAT2)은 발광층(EL)에 포함된 전자 수송층 혹은 전자 주입층과 동일한 물질로 이루어질 수 있다. 하지만, 전자 수송층 혹은 전자 주입층과 달리, 전자 이동도가 더 높은 것이 바람직하다. 예를 들어, 전자 수송층 혹은 전자 수송층의 경우 전자 이동도가 5.0Х10-4(S/m)내지 9.0Х10-1(S/m)인 반면, 제2 캐소드 전극층(CAT2)은 전자 이동도가 1.0Х10-3(S/m)내지 9.0Х10+1(S/m)인 것이 바람직하다. 이를 위해, 제2 캐소드 전극층(CAT2)을 구성하는 전도성 레진 물질은 도펀트의 함량이 전자 수송층 혹은 전자 주입층보다 더 높은 것이 바람직하다.
일례로, 전자 수송층 혹은 전자 주입층은 도펀트의 도핑 농도가 2% 내지 10%인 반면, 제2 캐소드 전극층(CAT2)은 도펀트의 도핑 농도가 10% 내지 30%인 전도성 레진 물질인 것이 바람직하다. 도펀트의 도핑 농도가 0%인, 도메인 물질 자체만으로는 전기 전도도가 1.0Х10-4(S/m)내지 5.0Х10-3(S/m)일 수 있다. 도메인 물질에 도펀트를 10% 내지 30% 주입함으로써, 제2 캐소드 전극층(CAT2)은 전기 전도도가 1.0Х10-3(S/m)내지 9.0Х10+1(S/m)로 향상되어 캐소드 전극으로 사용할 수 있다.
경우에 따라, 제2 캐소드 전극층(CAT2)은 발광층(EL)의 전자 기능층(전자 수송층 및/또는 전자 주입층)과 같은 전도도를 가질 수 있다. 이 경우에는 알루미늄으로 이루어진 제1 캐소드 전극층(CAT1)에 의해, 면 저항을 충분히 낮은 값으로 유지할 수 있다.
제3 캐소드 전극층(CAT3)은 제1 캐소드 전극층(CAT1)과 동일한 금속 물질로 형성할 수 있다. 제3 캐소드 전극층(CAT3)은 빛을 투과하지 않고 모두 반사할 수 있으면서, 캐소드 전극(CAT)의 면 저항이 기판(SUB)의 위치에 상관 없이 일정한 값을 유지할 수 있도록 충분한 두께를 갖는 것이 바람직하다. 예를 들어, 제3 캐소드 전극층(CAT3)은 캐소드 전극(CAT) 전체의 면 저항을 낮추기 위해 면 저항이 낮은 금속 물질을 제1 및 제2 캐소드 전극층(CAT1, CAT2)보다 상대적으로 두꺼운 두께로 형성하는 것이 바람직하다. 일례로, 제3 캐소드 전극층(CAT3)은 2,000Å 내지 4,000Å의 두께를 갖는 알루미늄으로 형성할 수 있다.
이와 같은 두께와 적층 구조를 갖는 캐소드 전극층(CAT)은 하부(제1 캐소드 전극층(CAT1)) 방향에서 입사되는 빛에 대한 반사율을 최소화할 수 있다. 외부광 반사를 억제하는 부분은 주로 화상 정보에 영향을 줄 수 있는 표시 영역일 수 있다. 따라서, 표시 영역(DA) 전체에 걸쳐 공통으로 도포되는 캐소드 전극(CAT)에 저 반사 구조를 구현하는 것이 바람직하다. 이하에서, 도 5에 도시한 광 경로를 나타내는 화살표를 참조하여 설명한다.
발광 다이오드(OLE)를 구성하는 캐소드 전극(CAT) 구조를 보면, 캐소드 전극(CAT) 하부에서 진입하는 입사광(①)은 투명한 애노드 전극(ANO)과 발광층(EL)을 투과하여, 제1 캐소드 전극층(CAT1)의 하면에서 일부 반사되어 1차 반사광(②)으로 기판(110) 방향으로 진행한다. 제1 캐소드 전극층(CAT1)은 200Å 이하의 얇은 두께를 가지므로, 입사광(①) 전부를 반사하지 못한다. 예를 들어, 입사광(①)의 40% 정도만 1차 반사광(②)으로 반사되고, 나머지 60%는 제1 캐소드 전극층(CAT1)을 통과한다. 제1 캐소드 전극층(CAT1)을 통과한 투과광(③)은 투명한 제2 캐소드 전극층(CAT2)을 그대로 통과한다. 그 후, 투과광(③)은 제3 캐소드 전극층(CAT3)에 의해 반사된다. 제3 캐소드 전극층(CAT3)은 2,000Å 내지 4,000Å의 두께를 가지므로, 투과광(③) 전부는 반사되어 2차 반사광(④)으로 기판(110) 방향으로 진행한다.
이 때, 제2 캐소드 전극층(CAT2)의 두께를 조절하여, 1차 반사광(②)과 2차 반사광(④)의 위상을 서로 상쇄되도록 설정할 수 있다. 그 결과, 캐소드 전극(CAT) 하부에서 입사되어 반사되는 반사광의 강도(intensity)인 반사광 휘도(luminance)를 2% 수준으로 줄일 수 있다.
한편, 발광층(EL)에서 출광되는 빛들 중에서도 캐소드 전극(CAT) 방향으로 방사되는 빛들도 동일한 광 경로에 의해 기판(110) 방향으로 출광되는 광량이 2% 정도로 줄어들 수 있다. 하지만, 발광층(EL)에서 출광되는 빛은 모든 방향으로 출광되기 때문에, 캐소드 전극(CAT)에 의해 감소되는 광량은 전체 광량의 50% 정도에 불과하고, 나머지 50%는 기판(110) 방향으로 출광된다.
제1 실시 예에 의한 전계 발광 표시장치는 3중층 적층 구조의 캐소드 전극(CAT)을 구비하는 하부 발광형일 수 있다. 또한, 3중층 적층 구조의 캐소드 전극(CAT)의 구조에 의해 외부광의 반사율을 최대한 억제할 수 있다. 따라서, 기판(110) 외부에 외광 반사를 줄이기 위한 편광 소자를 배치할 필요가 없다. 편광 소자는 외광 반사를 억제하는 긍정적인 효과가 있지만, 발광층(EL)에서 출광되는 광량을 적어도 50% 감소하는 부정적인 효과가 있다.
제1 실시 예에 의한 전계 발광 표시장치는, 3중층 적층 구조의 캐소드 전극(CAT)에 의해 발광층(EL)에서 발광하는 광량이 50% 정도 줄어들지만, 이는 편광 소자에 의한 광량 감소와 거의 동일하다. 따라서, 이 출원에 의한 전계 발광 표시장치는, 상당히 고가인 편광 소자를 사용하지 않고도, 동일한 수준의 발광층(EL) 발광 효율을 제공하면서, 외광 반사를 최소화할 수 있다.
이하, 도 6을 더 참조하여, 차광층(LS)과 게이트 배선(SL)에서 외광 반사를 억제하기 위한 구조에 대해 설명한다. 도 6은 이 출원의 제1 실시 예에 의한 전계 발광 표시장치에서 저 반사 구조를 갖는 차광층 및 게이트 배선에 대해 설명하는 단면 확대도이다.
제1 실시 예에서는, 차광층(LS), 그리고 게이트 배선(SL)과 동일 층에 형성된 게이트 전극(SG, DG), 소스-드레인 전극(SS, SD, DS, DD) 및 구동 드레인 전극(DD)에서 연장되어 구동 전류 배선(VDD)를 연결하는 연결 배선(VDL)에서(이하, 게이트 배선(SL)로 통칭한다) 외광 반사를 억제하기 위한 구조를 더 적용할 수 있다. 일례로, 게이트 배선부는, 제1 산화 금속층(101)과 제2 금속층(200)이 적층된 구조를 가질 수 있다.
제1 산화 금속층(101)은 저 반사 산화 금속 물질을 포함한다. 저 반사 산화 금속 물질은 몰리브덴-티타늄-산화물(Molybdenum-Titanium-Oxide; MTO), 몰리브덴-구리-산화물(Molybdenum-Copper-Oxide; MoCuOx), 텅스텐 산화물(WOx)와 같은 산화 금속물로 형성하는 것이 바람직하다. 제2 금속층(200)은 저 저항 금속 물질을 포함한다. 일례로, 저 저항 금속 물질은, 구리(Cu), 알루미늄(Au), 은(Ag) 또는 금(Au)와 같은 금속 물질로 이루어진 단일 금속층, 혹은 구리(Cu)와 몰리브덴-티타늄 합금(MoTi)이 적층된 이중 금속층이 적층된 구조로 형성하는 것이 바람직하다.
여기서, 제1 산화 금속층(101)은 산화물로서 굴절율 매칭을 위한 층이다. 예를 들어, 산화물인 제1 산화 금속층(101)의 굴절율은 금속 물질인 제2 금속층(200)의 굴절율과 확연하게 차이가 있으므로, 제1 산화 금속층(101)에서 반사되는 광과 제2 금속층(200)에서 반사되는 광의 위상을 상쇄하여 외부광의 반사를 억제할 수 있다.
일례로, 도 6에 도시한 바와 같이, 차광층(LS) 및 게이트 배선(SL) 하부에서 기판(110)을 관통하여 진입하는 입사광(①)은 제1 산화 금속층(101)의 하면에서 일부 반사되어 1차 반사광(②)으로 기판(110) 방향으로 진행한다. 제1 산화 금속층(101)은 산화물로 투명성이 높으며, 기판(110)과의 계면에서 굴절율 차이로 인해, 입사광(①) 전부를 반사하지 못한다. 예를 들어, 입사광(①)의 40% 정도만 1차 반사광(②)으로 반사되고, 나머지 60%는 제1 산화 금속층(101)을 통과한다. 제1 산화 금속층(101)을 통과한 투과광(③)은 불투명한 제2 금속층(200)에 의해 반사된다. 제2 금속층(200)은 불투명한 금속 물질로 형성되므로, 투과광(③) 전부는 반사되어 2차 반사광(④)으로 기판(110) 방향으로 진행한다.
이 때, 제1 산화 금속층(101)의 두께를 조절하여, 1차 반사광(②)과 2차 반사광(④)의 위상을 서로 상쇄되도록 설정할 수 있다. 예를 들어, 사람의 눈이 가장 민감하게 반응하는 녹색광의 반사율을 선택적으로 낮추고자 하는 경우, 제1 산화 금속층(101)의 두께는 녹색광의 반파장의 배수에 해당하도록 설정할 수 있다. 일례로, 녹색광의 대표적인 파장을 550nm인 경우, 제1 산화 금속층(101)을 녹색광의 반파장인 275nm의 배수인 275Å 혹은 그 정수 배에 해당하는 두께를 갖도록 형성할 수 있다. 그 결과, 차광층(LS) 및 게이트 배선(SL) 하부에서 입사되어 반사되는 반사광의 강도(intensity)인 반사광 휘도(luminance)를 2% 수준으로 줄일 수 있다.
이와 같이, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치는, 가장 넓은 금속 물질로 이루어진 캐소드 전극(CAT)에 저 반사 구조를 적용하여, 캐소드 전극(CAT)에서 외광 반사를 억제할 수 있다. 또한, 차광층(LS) 그리고 차광층(LS)에 의해 가려지지 않는 게이트 배선(SL)에도 산화물 금속층을 이용한 저 반사 구조를 적용하여 외광 반사를 억제할 수 있다.
이와 같이, 차광층(LS) 및 게이트 배선(SL)에서 외광 반사 억제 구조를 갖고, 캐소드 전극에서 외광 반사 억제 구조를 갖더라도, 화소들 사이에 트렌치에서 외광 반사 억제 구조가 이루어지지 않아, 트렌치 부에서 외광 반사가 발생할 수 있다. 예를 들어, 트렌치(TR) 영역의 구조를 보면, 차광층(LS)에 형성된 인접한 두 개의 데이터 배선들(DL) 사이에 트렌치(TR)가 배치될 수 있다. 데이터 배선(DL)은 외광 반사 억제 구조를 가진다. 하지만, 데이터 배선들(DL) 사이에는 트렌치(TR)가 노출된다. 트렌치(TR)에는 캐소드 전극(CAT)이 적층된다. 캐소드 전극(CAT)이 외광 반사 구조를 가지므로, 트렌치(TR)에서도 외광 반사를 억제할 수 있다.
표시 장치의 해상도가 점차 높아지면서, 화소의 크기가 작아지며, 이와 더불어 화소들의 간격도 좁아진다. 그 결과, 트렌치(TR)의 폭도 좁아진다. 예를 들어, 4K PPI(Pixel Per Inch) 미만의 해상도를 갖는 경우, 트렌치(TR)의 폭이 내부에 캐소드 전극(CAT)이 적층된 후에, 외광 반사 구조를 정상적으로 가질 수 있다. 하지만, 4K 이상의 해상도를 갖는 경우, 트렌치(TR) 폭이 매우 좁아, 캐소드 전극(CAT)의 외광 반사 구조가 손상될 수 있다.
이 출원에 의한 외광 반사 억제 구조를 갖는 캐소드 전극(CAT)은 제1 캐소드 전극층(CAT1), 제2 캐소드 전극층(CAT2) 및 제3 캐소드 전극층(CAT3)이 적층되어 있다. 이하, 도 7을 더 참조하여, 이 출원에 의한 외광 반사 억제 구조를 갖는 캐소드 전극(CAT)의 상세한 구조와 이 구조가 매우 좁은 폭을 갖는 트렌치(TR)에서 적층되는 구조에 대해 설명한다. 도 7은 외광 반사 억제 구조를 갖는 캐소드 전극의 상세 구조를 나타내는 단면도이다.
일례로, 제1 캐소드 전극층(CAT1)은 140Å의 두께를 갖고, 제2 캐소드 전극층(CAT2)은 500Å의 두께를 갖고, 제3 캐소드 전극층(CAT3)은 2,000Å을 가질 수 있다. 예를 들어, 알루미늄을 이용하여 제1 캐소드 전극층(CAT1)을 증착하며, 알루미늄 층 하부와 상부에 산화막이 생성된다. 예를 들어, 도 7에 도시한 바와같이, 하부에 40Å의 두께를 갖는 제1 산화 알루미늄 층(ALO1)이 상부에 40Å의 두께를 갖는 제2 산화 알루미늄 층(ALO2)이 적층되며, 그 사이에 알루미늄 층(AL)이 60Å의 두께로 형성될 수 있다.
이러한 구조를 갖는 제1 캐소드 전극층(CAT1)이 트렌치(TR) 내부에 적층될 때, 140Å의 두께가 온전히 적층되지 않고, 이 보다 낮은 두께로 적층될 수 있다. 이 경우, 제1 캐소드 전극층(CAT1)의 중간에 적층되는 순수 알루미늄 층(AL)이 특히 얇아져, 외광 반사 억제를 위한 상쇄 간섭을 위한 구조가 정상적으로 이루어지지 않는다. 제1 캐소드 전극층(CAT1)의 두께는 발광 다이오드(OLE) 부분에서 외광 반사를 억제하기 위해 설정된 두께이므로, 트렌치(TR) 영역만 다른 두께를 갖도록 적층할 수 없다.
도 3 및 도 4를 참조하면, 트렌치(TR) 하부에 데이터 배선(DL) 혹은 구동 전류 배선(VDD)이 배치되어 있다. 데이터 배선(DL) 및 구동 전류 배선(VDD)은 차광층(LS)과 동일한 층에 동일한 구성으로 형성되어 있다. 따라서, 데이터 배선(DL) 및 구동 전류 배선(VDD)은 외광 반사 방지 구조를 갖는다. 하지만, 초고 해상도 구조를 가지며, 화소들 사이에서 수평 누설 전류를 방지하기 위한 트렌치(TR)를 구비한 경우, 데이터 배선(DL)들 사이에 노출된 부분에서 외광의 반사 정도가 심하게 발생할 수 있다. 이러한 문제를 더 극복하기 위해, 이 출원의 제1 실시 예에서는 트렌치(TR) 내부에 별도의 외광 반사 구조를 더 구비한 전계 발광 표시장치를 제공한다.
이하, 도 8을 더 참조하여, 이 출원의 제1 실시 예에서, 외광 반사 억제 구조를 갖는 트렌치 부분을 대해 설명한다. 도 8은 도 4의 사각 영역(X)을 표시한 부분을 확대한, 이 출원의 제1 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면 확대도이다. 도 8의 구성들 중에서 도 4에 도시한 도면 부호와 동일한 요소에 대한 설명은 반드시 필요하지 않은 경우 생략한다.
도 8을 참조하면, 이웃하는 다수 개의 화소들(P)이 연속하여 배치되어 있다. 이웃하는 두 개의 화소들(P) 사이에는 평탄화 막(PL)을 식각하여 형성한 트렌치(TR)가 배치되어 있다. 도 8에서는 트렌치(TR)의 깊이가 평탄화 막(PL)의 두께와 동일하게 도시되어 있다. 하지만, 이에 국한하는 것은 아니며, 트렌치(TR)은 평탄화 막(PL) 두께보다 작은 깊이를 가질 수 있다.
평탄화 막(PL)을 도포한 후, 패턴하여, 화소(P)들 사이에 트렌치(TR)를 형성한다. 트렌치(TR)는 화소(P) 전체를 둘러싸도록 형성하는 것이 바람직하다. 이 때, 평탄화 막(PL)이 네가티브(negative) 형 유기 물질을 사용하면, 물질의 특징상 트렌치(TR)의 하부로 갈 수록 트렌치(TR)의 폭이 넓어지는 형상을 가질 수 있다.
트렌치(TR) 내부의 바닥면에 100Å내지 200Å의 두께를 갖는 하부 금속층(10)을 적층한다. 하부 금속층(10)은 은(Ag), 백금(혹은 팔라듐)(Pd), 구리(Cu) 혹은 은-팔라듐-구리 합금(APC)을 포함할 수 있다. 하부 금속층(10)이 바닥면에 적층된 트렌치(TR)가 형성된 평탄화 막(PL) 위에 투명 도전 물질을 증착한다. 그 결과, 트렌치(TR)에 의해 화소(P) 별로 구분된 애노드 전극(ANO)이 형성된다. 또한, 트렌치(TR) 내부의 하부 금속층(10) 위에도 애노드 전극(ANO)이 적층된다. 트렌치(TR) 내부에 적층된 애노드 전극(ANO)의 평탄화 막(PL) 위에 적층된 애노드 전극(ANO)과 물리적 및 전기적으로 분리되어 있다. 따라서, 트렌치(TR) 내부에 적층된 애노드 전극(ANO)은, 화소(P) 영역에 배치된 애노드 전극(ANO)과는 구분하기 위해, 더미 애노드 전극으로 명명하기도 한다.
트렌치(TR)에 의해 애노드 전극(ANO)이 화소(P)별로 구분되어 있으나, 화소(P) 내에서 발광 영역을 정의하기 위한 뱅크(BA)를 형성한다. 여기서, 뱅크(BA)는 트렌치(TR)을 덮으면 트렌치(TR)의 목적을 달성할 수 없으므로, 트렌치(TR) 형상이 그대로 유지할 수 있도록 무기 물질로 형성하는 것이 바람직하다. 예를 들어, 뱅크(BA)는 질화 실리콘(SiNx), 이산화규소(SiO2), 및 산화 실리콘 (SiOx) 중 적어도 하나의 물질로 이루어진 단일층 또는 이중층으로 형성할 수 있다. 무기 절연막으로 형성한 뱅크(BA)는 투명한 성질을 갖는다. 뱅크(BA)는 화소(P) 가장자리의 애노드 전극(ANO)을 덮으며, 트렌치(TR) 내부의 단면 형상을 따라 적층된 구조를 갖는다. 따라서, 트렌치(TR) 내부의 바닥면에 적층된 애노드 전극(ANO) 위에도 뱅크(BA)가 적층된다.
뱅크(BA)가 적층된 트렌치(TR)의 내부에 300Å 내지 500Å의 두께를 갖는 상부 금속층(20)을 형성한다. 상부 금속층(20)은 하부 금속층(10)과 동일하게 은(Ag), 백금(혹은 팔라듐)(Pd), 구리(Cu) 혹은 은-팔라듐-구리 합금(APC)을 포함할 수 있다.
상부 금속층(20)이 적층된 트렌치(TR)을 구비한 기판(110)의 전체 표면 위에 발광층(EL)을 도포한다. 화소(P) 영역의 발광 영역에는 애노드 전극(ANO) 위에 발광층(EL)이 적층된다. 화소(P) 영역의 뱅크(BA) 위에도 발광층(EL)이 적층된다. 또한, 트렌치(TR) 내부에서도 상부 금속층(20) 위에 발광층(EL)이 적층된다. 트렌치(TR)의 깊이로 인해 발광층(EL)은 트렌치(TR)에 의해 화소(P)들 사이에서 물리적 및 전기적으로 분리된 구조를 갖는다.
트렌치(TR)는 발광층(EL)이 이웃하는 화소(P)들 사이에서 물리적 및 전기적으로 연결되지 않도록 하기 위한 구조물이다. 따라서, 트렌치(TR)는 가능한 한 깊은 깊이를 갖는 것이 바람직하다. 또한, 트렌치(TR) 내부에서 발광층(EL) 이전에 적층되는 구성 요소들의 두께가 가급적 얇은 것이 바람직하다. 이러한 요건을 모두 고려하여, 하부 금속층(10), 애노드 전극(ANO), 뱅크(BA) 및 상부 금속층(20)을 앞에서 설명한 바와 같은 물질 및 두께로 형성하는 것이 바람직하다.
이 출원의 제1 실시 예에 의하면, 평탄화 막(PL)의 두께는 1㎛ 내지 2㎛의 두께를 갖는다. 예를 들어, 평탄화 막(PL)의 두께는 1.8㎛를 가지며, 트렌치(TR)의 깊이도 1.8㎛의 깊이로 형성할 수 있다. 일례로, 약 200Å 두께의 하부 금속층(10), 약 2,000Å 두께의 애노드 전극(ANO), 약 3,000Å 두께의 뱅크(BA) 및 약 500Å 두께의 상부 금속층(20)을 적층하면 5,700Å이므로, 전체 두께를 6,000Å미만으로 형성할 수 있다. 그 결과, 트렌치(TR)에는 여전히 12,000Å(= 1.2㎛)의 깊이를 확보할 수 있다. 따라서, 발광층(EL)은 트렌치(TR)에 의해 화소(P) 단위로 분리될 수 있다.
발광층(EL) 위에 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT)은 제1 캐소드 전극층(CAT1), 제2 캐소드 전극층(CAT2) 및 제3 캐소드 전극층(CAT3)이 적층된다. 트렌치(TR) 내부에서도 캐소드 전극(CAT)이 적층된다. 특히, 캐소드 전극(CAT)은 제1 캐소드 전극층(CAT1)과 제3 캐소드 전극층(CAT3)은 무기 물질을 포함하므로, 트렌치(TR)의 형상을 따라 적층된다. 제2 캐소드 전극층(CAT2)이 유기 물질을 포함하므로, 트렌치(TR) 영역에서 분리될 수 있다. 하지만, 적어도 제3 캐소드 전극층(CAT3)은 트렌치(TR) 영역에서 분리되지 않고, 모든 화소(P) 영역에 걸쳐 연결된 구조를 갖는다.
그 결과, 트렌치(TR)에 적층된 구조를 보면, 하부 금속층(10), 애노드 전극(ANO), 뱅크(BA), 상부 금속층(20) 및 캐소드 전극(CAT)이 적층된 구조를 갖는다. 이를 광학적 측면에서 보면, 반투명층인 하부 금속층(10), 투명층인 애노드 전극(ANO)과 뱅크(BA), 반사층인 상부 금속층(20)과 캐소드 전극(CAT)이 적층된 구조를 갖는다. 따라서, 반투명층인 하부 금속층(10)의 두께 및/또는 투명층인 애노드 전극(ANO)과 뱅크(BA)의 두께를 조절하여, 외광 반사를 억제할 수 있다.
도 9를 참조하여 제1 실시 예에 의한 트렌치에서 외광 반사를 억제하는 메카니즘을 설명한다. 도 9는 트렌치 영역에 형성된 저 반사 구조를 설명하는 단면 확대도이다.
하부 금속층(10)은, 40% 내지 60%의 광 투과도를 확보한 제1 두께를 가질 수 있다. 일례로 100뱅크(BA)는, 하부 금속층(10)의 하면에서 반사된 제1 반사광과 상기 하부 금속층 및 상기 뱅크 투과하여 상기 상부 금속층에서 반사된 제2 반사광이 서로 위상 상계되는 제2 두께를 갖는 것이 바람직하다.
트렌치(TR) 내부의 구조를 보면, 트렌치(TR)의 하부 외측에서 진입하는 입사광(①)은 투명한 하부 금속층(10)의 하면에서 일부 반사되어 1차 반사광(②)으로 기판(110) 방향으로 진행한다. 하부 금속층(10)은 100Å 내지 200Å의 얇은 두께를 가지므로, 입사광(①) 전부를 반사하지 못한다. 예를 들어, 입사광(①)의 40% 정도만 1차 반사광(②)으로 반사되고, 나머지 60%는 하부 금속층(10)을 통과한다. 하부 금속층(10)을 통과한 투과광(③)은 투명한 뱅크(BA)를 그대로 통과한다. 그 후, 투과광(③)은 상부 금속층(20)에 의해 반사된다. 상부 금속층(20)은 300Å 내지 500Å의 두께를 가지므로, 투과광(③)의 적어도 80%는 반사되어 2차 반사광(④)이 되어 기판(110) 방향으로 진행한다.
이 때, 뱅크(BA)의 두께를 조절하여, 1차 반사광(②)과 2차 반사광(④)의 위상을 서로 상쇄되도록 설정할 수 있다. 그 결과, 캐소드 전극(CAT) 하부에서 입사되어 반사되는 반사광의 강도(intensity)인 반사광 휘도(luminance)를 2% 수준으로 줄일 수 있다.
한편, 상부 금속층(20)은 트렌치(TR)의 깊이를 확보하기 위해, 100% 반사율을 갖는 두께로 형성하지 않고, 최하 80%의 반사율을 가질 수 있는 두께로 형성한다. 이로 인해, 투과광(③)의 최대 20%는 상부 금속층(20)을 통과한 재 투과광(⑤)이 될 수 있다. 재 투과광(⑤)은 발광층(EL)을 지나 캐소드 전극(CAT)으로 입사된다. 재 투과광(⑤)은 도 5에서 설명한 것과 동일한 메카니즘으로 반사가 억제될 수 있다.
<제 2 실시 예>
이하, 도 10을 더 참조하여 이 출원의 제2 실시 예에 대해 설명한다. 도 10은 이 출원의 제2 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면 확대도이다. 제2 실시 예는 트렌치(TR)를 형성하는 방법 및 공정에서 제1 실시 예와 차이가 있다. 이하의 설명에서는 이러한 방법의 차이로 인한 구조적 특징을 중심으로 설명한다.
도 10을 참조하면, 이웃하는 다수 개의 화소들(P)이 연속하여 배치되어 있다. 이웃하는 두 개의 화소들(P) 사이에는 평탄화 막(PL)을 식각하여 형성한 트렌치(TR)가 배치되어 있다.
칼라 필터(CF)가 형성된 기판(110) 전체 표면에 평탄화 막(PL)을 도포한다. 애노드 전극(ANO)을 위한 투명 도전 물질을 평탄화 막(PL) 위에 도포한 후, 애노드 전극(ANO)을 패턴한다. 그 후, 애노드 전극(ANO)의 형상을 마스크로 이용하여 평탄화 막(PL)을 식각함으로써, 트렌치(TR)를 형성할 수 있다. 이 때, 평탄화 막(PL)이 네가티브(negative) 형 유기 물질을 사용하면, 물질의 특징상 트렌치(TR)의 하부로 갈 수록 트렌치(TR)의 폭이 넓어지는 형상을 가질 수 있다.
트렌치(TR) 내부의 바닥면에 100Å 내지 200Å의 두께를 갖는 하부 금속층(10)을 적층한다. 하부 금속층(10)은 은(Ag), 백금(혹은 팔라듐)(Pd), 구리(Cu) 혹은 은-팔라듐-구리 합금(APC)을 포함할 수 있다. 트렌치(TR)에 의해 애노드 전극(ANO)이 화소(P)별로 구분되어 있으나, 화소(P) 내에서 발광 영역을 정의하기 위한 뱅크(BA)를 형성한다.
여기서, 뱅크(BA)는 트렌치(TR)을 덮으면 트렌치(TR)의 목적을 달성할 수 없으므로, 트렌치(TR) 형상이 그대로 유지할 수 있도록 무기 물질인 질화 실리콘(SiNx)으로 형성하는 것이 바람직하다. 뱅크(BA)는 화소(P) 가장자리의 애노드 전극(ANO)을 덮으며, 트렌치(TR) 내부의 단면 형상을 따라 적층된 구조를 갖는다. 따라서, 트렌치(TR) 내부의 바닥면에 적층된 하부 금속층(10) 위에 뱅크(BA)가 적층된다.
하부 금속층(10)이 바닥면에 적층되고, 그 위에 뱅크(BA)가 형성된 트렌치(TR) 내부에 300Å 내지 500Å의 두께를 갖는 상부 금속층(20)을 적층한다. 상부 금속층(20)은 하부 금속층(10)과 동일하게 은(Ag), 백금(혹은 팔라듐)(Pd), 구리(Cu) 혹은 은-팔라듐-구리 합금(APC)을 포함할 수 있다.
상부 금속층(20)이 적층된 트렌치(TR)을 구비한 기판(110)의 전체 표면 위에 발광층(EL)을 도포한다. 화소(P) 영역의 발광 영역에는 애노드 전극(ANO) 위에 발광층(EL)이 적층된다. 화소(P) 영역의 뱅크(BA) 위에도 발광층(EL)이 적층된다. 또한, 트렌치(TR) 내부에서도 상부 금속층(20) 위에 발광층(EL)이 적층된다. 트렌치(TR)의 깊이로 인해 발광층(EL)은 트렌치(TR)에 의해 화소(P)들 사이에서 물리적 및 전기적으로 분리된 구조를 갖는다.
이 출원의 제2 실시 예에서, 평탄화 막(PL)의 두께는 1㎛ 내지 2㎛의 두께를 갖는다. 예를 들어, 평탄화 막(PL)의 두께는 1.8㎛를 가지며, 트렌치(TR)의 깊이도 1.8㎛의 깊이로 형성할 수 있다. 일례로, 약 200Å 두께의 하부 금속층(10), 약 3,000Å 두께의 뱅크(BA) 및 약 500Å 두께의 상부 금속층(20)을 적층하면 3,700Å이므로, 전체 두께를 4,000Å 미만으로 형성할 수 있다. 그 결과, 트렌치(TR)에는 여전히 14,000Å(= 1.4㎛)의 깊이를 확보할 수 있다. 따라서, 발광층(EL)은 트렌치(TR)에 의해 화소(P) 단위로 분리될 수 있다.
발광층(EL) 위에 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT)은 제1 캐소드 전극층(CAT1), 제2 캐소드 전극층(CAT2) 및 제3 캐소드 전극층(CAT3)이 적층된다. 트렌치(TR) 내부에서도 캐소드 전극(CAT)이 적층된다. 특히, 캐소드 전극(CAT)은 트렌치(TR)에서 단선되지 않고 화소(P) 영역들을 연결하는 구조를 갖는다.
그 결과, 트렌치(TR)에 적층된 구조를 보면, 하부 금속층(10), 뱅크(BA), 상부 금속층(20) 및 캐소드 전극(CAT)이 적층된 구조를 갖는다. 이를 광학적 측면에서 보면, 반투명층인 하부 금속층(10), 투명층인 뱅크(BA), 반사층인 상부 금속층(20)과 캐소드 전극(CAT)이 적층된 구조를 갖는다. 따라서, 반투명층인 하부 금속층(10)의 두께 및/또는 투명층인 뱅크(BA)의 두께를 조절하여, 캐소드 전극(CAT)의 외광 반사 구조와 동일한 메카니즘으로 외광 반사를 억제할 수 있다.
<제 3 실시 예>
이하, 도 11을 참조하여, 이 출원의 제3 실시 예에 대해 설명한다. 도 11은 이 출원의 제3 실시 예에 의한 전계 발광 표시장치의 구조를 나타내는 단면 확대도이다.
이 출원의 제3 실시 예에 의한 전계 발광 표시장치는 앞의 실시 예들과 달리, 평탄화 막(PL)에 포지티브(Positive) 형 레진 물질을 사용한 경우에 관한 것이다. 포지티브 형 레진 물질을 사용하는 경우, 트렌치(TR)가 역 테이퍼 구조를 가지지 못하고, 정 테이퍼 구조를 가진다. 정 테이퍼 형상인 트렌치(TR)를 갖는 경우, 발광층(EL)이 트렌치(TR)에 의해 화소 별로 단선되지 못할 수 있다. 따라서, 제3 실시 예에서는, 과-식각을 통해 애노드 전극(ANO) 하부로 언더-컷(Under-cut) 구조를 갖도록 형성한 특징이 있다.
도 11을 참조하면, 이웃하는 다수 개의 화소들(P)이 연속하여 배치되어 있다. 이웃하는 두 개의 화소들(P) 사이에는 평탄화 막(PL)을 식각하여 형성한 트렌치(TR)가 배치되어 있다. 트렌치(TR)를 형성하는 과정을 살펴 보면 다음과 같다.
칼라 필터(CF)가 형성된 기판(110) 전체 표면에 평탄화 막(PL)을 도포한다. 애노드 전극(ANO)을 위한 투명 도전 물질을 평탄화 막(PL) 위에 도포한 후, 애노드 전극(ANO)을 패턴한다. 그 후, 애노드 전극(ANO)의 형상을 마스크로 이용하여 평탄화 막(PL)을 식각함으로써, 트렌치(TR)를 형성할 수 있다. 이 때, 평탄화 막(PL)이 포지티브(Positive) 형 유기 물질을 사용하면, 물질의 특성상 트렌치(TR)의 단면 형상은 하부로 갈 수록 트렌치(TR)의 폭이 좁아지는 정 테이퍼 형상을 가질 수 있다.
이 경우, 이후에 적층되는 발광층(EL)이 트렌치(TR)에 의해 단선되지 않을 수 있다. 발광층(EL)의 단선 구조를 달성하기 위해, 트렌치(TR)는 과-식각을 통해, 애노드 전극(ANO) 테두리 영역의 하부에 언더-컷(under-cut) 구조를 형성한다.
이후, 트렌치(TR) 내부의 바닥면에 100Å 내지 200Å의 두께를 갖는 하부 금속층(10)을 적층한다. 하부 금속층(10)은 은(Ag), 백금(혹은 팔라듐)(Pd), 구리(Cu) 혹은 은-팔라듐-구리 합금(APC)을 포함할 수 있다. 트렌치(TR)에 의해 애노드 전극(ANO)이 화소(P)별로 구분되어 있으나, 화소(P) 내에서 발광 영역을 정의하기 위한 뱅크(BA)를 형성한다.
여기서, 뱅크(BA)는 트렌치(TR)을 덮으면 트렌치(TR)의 목적을 달성할 수 없으므로, 트렌치(TR) 형상이 그대로 유지할 수 있도록 무기 물질인 질화 실리콘(SiNx)으로 형성하는 것이 바람직하다. 뱅크(BA)는 화소(P) 가장자리의 애노드 전극(ANO)을 덮으며, 트렌치(TR) 내부의 단면 형상을 따라 적층된 구조를 갖는다. 따라서, 트렌치(TR) 내부의 바닥면에 적층된 하부 금속층(10) 위에 뱅크(BA)가 적층된다.
하부 금속층(10)이 바닥면에 적층되고, 그 위에 뱅크(BA)가 형성된 트렌치(TR) 내부에 300Å 내지 500Å의 두께를 갖는 상부 금속층(20)을 적층한다. 상부 금속층(20)은 하부 금속층(10)과 동일하게 은(Ag), 백금(혹은 팔라듐)(Pd), 구리(Cu) 혹은 은-팔라듐-구리 합금(APC)을 포함할 수 있다.
상부 금속층(20)이 적층된 트렌치(TR)를 구비한 기판(110)의 전체 표면 위에 발광층(EL)을 도포한다. 화소(P) 영역의 발광 영역에는 애노드 전극(ANO) 위에 발광층(EL)이 적층된다. 화소(P) 영역의 뱅크(BA) 위에도 발광층(EL)이 적층된다. 또한, 트렌치(TR) 내부에서도 상부 금속층(20) 위에 발광(EL)이 적층된다. 트렌치(TR)의 언더-컷 구조로 인해 발광층(EL)은 트렌치(TR)에 의해 화소(P)들 사이에서 물리적 및 전기적으로 분리된 구조를 갖는다.
이 출원의 제3 실시 예에서, 평탄화 막(PL)의 두께는 1㎛ 내지 2㎛의 두께를 갖는다. 예를 들어, 평탄화 막(PL)의 두께는 1.8㎛를 가지며, 트렌치(TR)의 깊이도 1.8㎛의 깊이로 형성할 수 있다. 일례로, 약 200Å 두께의 하부 금속층(10), 약 3,000Å 두께의 뱅크(BA) 및 약 500Å 두께의 상부 금속층(20)을 적층하면 3,700Å이므로, 전체 두께를 4,000Å 미만으로 형성할 수 있다. 그 결과, 트렌치(TR)에는 여전히 14,000Å(= 1.4㎛)의 깊이를 확보할 수 있다. 따라서, 발광층(EL)은 트렌치(TR)에 의해 화소(P) 단위로 분리될 수 있다.
발광층(EL) 위에 캐소드 전극(CAT)이 적층되어 있다. 캐소드 전극(CAT)은 제1 캐소드 전극층(CAT1), 제2 캐소드 전극층(CAT2) 및 제3 캐소드 전극층(CAT3)이 적층된다. 트렌치(TR) 내부에서도 캐소드 전극(CAT)이 적층된다. 특히, 캐소드 전극(CAT)은 트렌치(TR)에서 단선되지 않고 화소(P) 영역들을 연결하는 구조를 갖는다.
그 결과, 트렌치(TR)에 적층된 구조를 보면, 하부 금속층(10), 뱅크(BA), 상부 금속층(20) 및 캐소드 전극(CAT)이 적층된 구조를 갖는다. 이를 광학적 측면에서 보면, 반투명층인 하부 금속층(10), 투명층인 뱅크(BA), 반사층인 상부 금속층(20)과 캐소드 전극(CAT)이 적층된 구조를 갖는다. 따라서, 반투명층인 하부 금속층(10)의 두께 및/또는 투명층인 뱅크(BA)의 두께를 조절하여, 캐소드 전극(CAT)의 외광 반사 구조와 동일한 메카니즘으로 외광 반사를 억제할 수 있다.
이 출원의 다양한 실시 예들에 의한 전계 발광 표시장치는, 초고 해상도를 구현하더라도, 화소들 사이에 배치된 트렌치에 의해 수평 누설 전류가 방지된다. 따라서, 양질의 화질을 갖는 초고 해상도 표시장치를 제공한다. 또한, 캐소드 전극 및 배선들에 외광 반사 억제 구조를 가진다. 더욱이 트렌치 영역에도 별도의 외광 반사 억제 구조를 가지므로, 외광 반사에 의한 화질 왜곡을 방지할 수 있다.
상술한 이 출원의 예에 설명된 특징, 구조, 효과 등은 이 출원의 적어도 하나의 예에 포함되며, 반드시 하나의 예에만 한정되는 것은 아니다. 나아가, 이 출원의 적어도 하나의 예에서 예시된 특징, 구조, 효과 등은 이 출원이 속하는 분야의 통상의 지식을 가지는 자에 의하여 다른 예들에 대해서도 조합 또는 변형되어 실시 가능하다. 따라서 이러한 조합과 변형에 관계된 내용들은 이 출원의 범위에 포함되는 것으로 해석되어야 할 것이다.
이상에서 설명한 이 출원은 전술한 실시 예 및 첨부된 도면에 한정되는 것이 아니고, 이 출원의 기술적 사항을 벗어나지 않는 범위 내에서 여러 가지 치환, 변형 및 변경이 가능하다는 것이 이 출원이 속하는 기술 분야에서 통상의 지식을 가진 자에게 있어 명백할 것이다. 그러므로, 이 출원의 범위는 후술하는 특허청구범위에 의하여 나타내어지며, 특허청구범위의 의미 및 범위 그리고 그 등가 개념으로부터 도출되는 모든 변경 또는 변형된 형태가 이 출원의 범위에 포함되는 것으로 해석되어야 한다.
OLE: 발광 다이오드 ANO: 애노드 전극
EL: 발광층 CAT: 캐소드 전극
CAT1: 제1 캐소드 전극층 CAT2: 제2 캐소드 전극층
CAT4: 제3 캐소드 전극층 10: 하부 금속층
20: 상부 금속층 BA: 뱅크

Claims (15)

  1. 기판 위에 정의된 화소;
    상기 화소에 배치된 제1 전극;
    상기 화소의 주변을 둘러싸며 배치된 트렌치;
    상기 트렌치 내부의 바닥면에 배치된 하부 금속층;
    상기 제1 전극의 주변과 상기 하부 금속층 상면에 적층된 뱅크;
    상기 트렌치 내부에서 상기 뱅크 위에 배치된 상부 금속층;
    상기 제1 전극, 상기 뱅크 및 상기 상부 금속층 위에 배치된 발광층; 그리고
    상기 발광층 위에 배치된 제2 전극을 포함하는 전계 발광 표시장치.
  2. 제 1 항에 있어서,
    상기 트렌치 내부에서 상기 하부 금속층과 상기 뱅크 사이에 배치되며, 상기 제1 전극과 분리된, 더미 제1 전극을 더 포함하는 전계 발광 표시장치.
  3. 제 1 항에 있어서,
    상기 제1 전극은, 상기 기판을 덮는 평탄화 막 위에 형성되고,
    상기 트렌치는, 상기 평탄화 막에 형성된 함몰 형상을 갖는 전계 발광 표시장치.
  4. 제 3 항에 있어서,
    상기 평탄화 막 아래에 배치된 칼라 필터;
    상기 칼라 필터 아래에 배치되며, 상기 제1 전극과 연결된 구동 소자; 그리고
    상기 구동 소자와 상기 기판 사이에 배치되며, 상기 트렌치의 양 측변에 배치된 데이터 배선을 더 포함하는 전계 발광 표시장치.
  5. 제 4 항에 있어서,
    상기 데이터 배선은,
    산화 금속층; 그리고
    상기 산화 금속층 위에 적층된 금속층을 포함하는 전계 발광 표시장치.
  6. 제 5 항에 있어서,
    상기 산화 금속층은, 상기 산화 금속층의 하면에서 반사된 제1 반사광과 상기 산화 금속층을 투과하여 상기 금속층에서 반사된 제2 반사광이 서로 위상 상계되는 두께를 갖는 전계 발광 표시장치.
  7. 제 5 항에 있어서,
    상기 산화 금속층은, 두께가 100Å 내지 500Å인 산화 금속 물질을 포함하고,
    상기 금속층은, 두께가 2,000Å 내지 4,000Å인 금속 물질을 포함하는 전계 발광 표시장치.
  8. 제 1 항에 있어서,
    상기 제1 전극은, 상기 트렌치에 의해 상기 화소 별로 분리되고,
    상기 발광층은, 상기 트렌치에 의해 상기 화소 별로 분리되며,
    상기 제2 전극은, 이웃하는 상기 화소들과 그 사이에 배치된 상기 트렌치에 걸쳐 연결된 전계 발광 표시장치.
  9. 제 1 항에 있어서,
    상기 제2 전극은,
    상기 발광층 위에 배치된 제1 캐소드 전극층;
    상기 제1 캐소드 전극층 위에 배치된 제2 캐소드 전극층; 그리고
    상기 제2 캐소드 전극층 위에 배치된 제3 캐소드 전극층을 포함하는 전계 발광 표시장치.
  10. 제 9 항에 있어서,
    상기 제1 캐소드 전극층은, 40% 내지 60%의 광 투과도를 확보한 제1 두께를 갖고,
    상기 제2 캐소드 전극층은, 상기 제1 캐소드 전극층의 하면에서 반사된 제1 반사광과 상기 제1 캐소드 전극층 및 상기 제2 캐소드 전극층을 투과하여 상기 제3 캐소드 전극층에서 반사된 제2 반사광이 서로 위상 상계되는 제2 두께를 갖고,
    상기 제3 캐소드 전극층은, 상기 제2 캐소드 전극층을 투과한 광에 대해 100%의 반사율을 확보한 제3 두께를 갖는 전계 발광 표시장치.
  11. 제 9 항에 있어서,
    상기 제1 캐소드 전극층은, 두께가 100Å 내지 200Å인 금속 물질이고,
    상기 제2 캐소드 전극층은, 도메인 물질과 도펀트를 포함하는 전도성 유기층이며,
    상기 제3 캐소드 전극층은, 두께가 2,000Å 내지 4,000Å인 금속 물질인 전계 발광 표시장치.
  12. 제 1 항에 있어서,
    상기 하부 금속층은, 40% 내지 60%의 광 투과도를 확보한 제1 두께를 갖고,
    상기 뱅크는, 상기 하부 금속층의 하면에서 반사된 제1 반사광과 상기 하부 금속층 및 상기 뱅크 투과하여 상기 상부 금속층에서 반사된 제2 반사광이 서로 위상 상계되는 제2 두께를 갖는 전계 발광 표시장치.
  13. 제 12 항에 있어서,
    상기 상부 금속층은, 상기 뱅크를 투과한 광에 대해서 80% 이상의 반사율을 확보하는 제3 두께를 갖는 전계 발광 표시장치.
  14. 제 1 항에 있어서,
    상기 하부 금속층은, 100Å 내지 200Å의 두께를 갖고,
    상기 뱅크는, 3,000Å의 두께를 가지며,
    상기 상부 금속층은, 300Å 내지 500Å의 두께를 갖는 전계 발광 표시장치.
  15. 제 1 항에 있어서,
    상기 뱅크는, 질화 실리콘을 포함하는 무기 물질로 이루어지며,
    상기 트렌치의 단면 형상에 대응하여, 상기 제1 전극의 가장자리 상부면, 상기 제1 전극의 측면, 상기 트렌치의 벽면 및 상기 트렌치의 바닥면 위에 적층된 전계 발광 표시장치.
KR1020210193055A 2021-12-30 2021-12-30 전계 발광 표시장치 KR20230102709A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210193055A KR20230102709A (ko) 2021-12-30 2021-12-30 전계 발광 표시장치
EP22204782.1A EP4207987B1 (en) 2021-12-30 2022-10-31 Electroluminescence display
US17/977,956 US20230217722A1 (en) 2021-12-30 2022-10-31 Electroluminescence Display
CN202211360695.5A CN116437716A (zh) 2021-12-30 2022-11-02 电致发光显示器

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210193055A KR20230102709A (ko) 2021-12-30 2021-12-30 전계 발광 표시장치

Publications (1)

Publication Number Publication Date
KR20230102709A true KR20230102709A (ko) 2023-07-07

Family

ID=84044407

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210193055A KR20230102709A (ko) 2021-12-30 2021-12-30 전계 발광 표시장치

Country Status (4)

Country Link
US (1) US20230217722A1 (ko)
EP (1) EP4207987B1 (ko)
KR (1) KR20230102709A (ko)
CN (1) CN116437716A (ko)

Family Cites Families (3)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR20090105261A (ko) * 2008-04-02 2009-10-07 삼성전자주식회사 유기 발광 표시 장치 및 그 제조 방법
KR102611500B1 (ko) * 2016-08-31 2023-12-06 엘지디스플레이 주식회사 유기발광표시장치와 그의 제조방법
CN109411619B (zh) * 2017-08-17 2020-05-26 京东方科技集团股份有限公司 Oled阵列基板及其制备方法、显示面板及显示装置

Also Published As

Publication number Publication date
US20230217722A1 (en) 2023-07-06
EP4207987B1 (en) 2024-09-04
EP4207987A1 (en) 2023-07-05
CN116437716A (zh) 2023-07-14

Similar Documents

Publication Publication Date Title
US9466810B2 (en) Organic light emitting diode display
CN108122537B (zh) 有机发光显示装置
US11882717B2 (en) Display device having an auxiliary wiring
KR20170015699A (ko) 유기발광다이오드 표시장치
KR20230102709A (ko) 전계 발광 표시장치
JP7470166B2 (ja) 電界発光表示装置
EP4210458A1 (en) Electroluminescence display
KR20230063826A (ko) 전계 발광 표시장치
US20230209874A1 (en) Top emission type electroluminescence display having micro-cavity structure
KR20230102596A (ko) 전계 발광 표시장치
KR20230103898A (ko) 발광 표시장치
US20230209905A1 (en) Electroluminescence display
EP4207986A1 (en) Light emitting display device
US20230209868A1 (en) Electroluminescence Display
KR20240004088A (ko) 발광 표시장치
US20240260428A1 (en) Display device
KR20240102554A (ko) 표시 장치
KR20240020530A (ko) 발광 표시장치
KR20230170435A (ko) 표시 장치
KR20230101200A (ko) 하부 발광형 전계 발광 표시장치
CN117355164A (zh) 发光显示装置