KR20230099766A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230099766A
KR20230099766A KR1020210188860A KR20210188860A KR20230099766A KR 20230099766 A KR20230099766 A KR 20230099766A KR 1020210188860 A KR1020210188860 A KR 1020210188860A KR 20210188860 A KR20210188860 A KR 20210188860A KR 20230099766 A KR20230099766 A KR 20230099766A
Authority
KR
South Korea
Prior art keywords
layer
disposed
pixel electrode
area
conductive
Prior art date
Application number
KR1020210188860A
Other languages
English (en)
Inventor
김광민
김양완
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210188860A priority Critical patent/KR20230099766A/ko
Priority to US17/984,489 priority patent/US20230209899A1/en
Priority to CN202211662817.6A priority patent/CN116419639A/zh
Publication of KR20230099766A publication Critical patent/KR20230099766A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/88—Dummy elements, i.e. elements having non-functional features
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/805—Electrodes
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1216—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being capacitors
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H10K59/1315—Interconnections, e.g. wiring lines or terminals comprising structures specially adapted for lowering the resistance
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/873—Encapsulations
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/124—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or layout of the wiring layers specially adapted to the circuit arrangement, e.g. scanning lines in LCD pixel circuits

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Physics & Mathematics (AREA)
  • Geometry (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Optics & Photonics (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 표시영역, 상기 표시영역의 외측에 배치된 주변영역, 및 상기 표시영역과 상기 주변영역 사이에 배치된 중간영역을 포함하는 기판; 상기 표시영역, 상기 중간영역, 및 상기 주변영역에 배치된 유기절연층; 상기 유기절연층 상에 배치되며 상기 표시영역과 중첩하는 화소전극; 상기 유기절연층 상에 배치되며 상기 주변영역과 중첩하고 복수의 개구부들을 구비한 도전층; 및 상기 유기절연층 상에 배치되며 상기 중간영역과 중첩하고 서로 이격된 복수의 도전패턴들;을 포함하고, 상기 화소전극, 상기 도전층, 및 상기 복수의 도전패턴들은 동일한 물질을 포함하는, 표시 장치를 개시한다.

Description

표시 장치{DISPLAY DEVICE}
본 발명은 표시 장치에 관한 것이다.
정보화 사회가 발전함에 따라 화상을 표시하기 위한 표시 장치에 대한 요구가 다양한 형태로 증가하고 있다. 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이로 사용되기도 하고, 테블릿 PC 또는 노트북과 같은 제품의 디스플레이로 사용되기도 하며, 텔레비전 등과 같은 대형 제품의 디스플레이로 사용되기도 한다.
이러한 표시 장치는 유기절연층 및 유기절연층 상에 배치되며 화상을 표시하는 표시영역과 중첩하는 화소전극을 포함할 수 있다.
표시 장치는 유기절연층 상에 배치되고 표시영역의 외측에 배치된 주변영역과 중첩하며 복수의 개구부들을 구비한 도전층을 포함할 수 있으며, 주변영역 및 표시영역 사이에 배치된 중간영역은 아웃개싱(outgassing)을 위해 유기절연층이 노출될 수 있다. 이러한 경우, 중간영역은 주변영역 및 표시영역과 반사도 차이로 인해 시인될 수 있다.
본 발명의 실시예들은 아웃개싱을 위해 중간영역에서 유기절연층이 노출되고 반사도 차이를 감소시킬 수 있는 표시 장치를 제공하고자 한다.
본 발명의 일 실시예는, 표시영역, 상기 표시영역의 외측에 배치된 주변영역, 및 상기 표시영역과 상기 주변영역 사이에 배치된 중간영역을 포함하는 기판; 상기 표시영역, 상기 중간영역, 및 상기 주변영역에 배치된 유기절연층; 상기 유기절연층 상에 배치되며 상기 표시영역과 중첩하는 화소전극; 상기 유기절연층 상에 배치되며 상기 주변영역과 중첩하고 복수의 개구부들을 구비한 도전층; 및 상기 유기절연층 상에 배치되며 상기 중간영역과 중첩하고 서로 이격된 복수의 도전패턴들;을 포함하고, 상기 화소전극, 상기 도전층, 및 상기 복수의 도전패턴들은 동일한 물질을 포함하는, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 기판 및 상기 유기절연층 사이에 배치되며 상기 표시영역과 중첩하고 적어도 하나의 제1트랜지스터 및 적어도 하나의 제1스토리지 커패시터를 포함하는 화소회로; 및 상기 기판 및 상기 유기절연층 사이에 배치되며 상기 주변영역과 중첩하고 적어도 하나의 제2트랜지스터 및 적어도 하나의 제2스토리지 커패시터를 포함하는 구동회로;를 더 포함하고, 상기 화소회로는 상기 유기절연층에 구비된 컨택홀을 통해 상기 화소전극과 연결될 수 있다.
일 실시예에 있어서, 상기 중간영역에는 트랜지스터 및 스토리지 커패시터가 배치되지 않을 수 있다.
일 실시예에 있어서, 상기 화소전극 및 상기 복수의 도전패턴들 상에 배치되며 상기 화소전극과 중첩하는 화소전극개구부를 구비한 화소정의막;을 더 포함하고, 상기 화소정의막은 상기 중간영역에서 연속적으로 연장될 수 있다.
일 실시예에 있어서, 상기 도전층 상에 배치되며 상기 복수의 개구부들과 각각 중첩하는 복수의 패턴들;을 더 포함하고, 상기 복수의 패턴들 및 상기 화소정의막은 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 화소전극개구부에 배치된 발광층; 및 상기 화소전극 및 상기 발광층 사이에 배치된 제1기능층 및 상기 발광층 상에 배치된 제2기능층 중 적어도 하나를 포함하는 기능층;을 더 포함하고, 상기 기능층은 상기 화소전극개구부로부터 상기 중간영역으로 연장될 수 있다.
일 실시예에 있어서, 상기 기능층은 상기 중간영역으로부터 상기 주변영역까지 연장될 수 있다.
일 실시예에 있어서, 상기 발광층 및 상기 기능층 상에 배치된 대향전극;을 더 포함하고, 상기 대향전극은 상기 표시영역으로부터 상기 주변영역으로 연장되며 상기 도전층과 직접 접촉될 수 있다.
일 실시예에 있어서, 상기 기판 및 상기 유기절연층 사이에 배치되며 상기 중간영역과 중첩하는 배선;을 더 포함할 수 있다.
일 실시예에 있어서, 상기 복수의 도전패턴들은 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1도전패턴, 제2도전패턴, 및 제3도전패턴을 포함하고, 상기 제1도전패턴 및 상기 제2도전패턴 사이의 제1거리는 상기 제2도전패턴 및 상기 제3도전패턴 사이의 제2거리와 동일할 수 있다.
일 실시예에 있어서, 상기 복수의 도전패턴들은 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1도전패턴, 제2도전패턴, 및 제3도전패턴을 포함하고, 상기 제1도전패턴 및 상기 제2도전패턴 사이의 제1거리는 상기 제2도전패턴 및 상기 제3도전패턴 사이의 제2거리보다 클 수 있다.
일 실시예에 있어서, 상기 복수의 도전패턴들은 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1도전패턴 및 제2도전패턴을 포함하고, 상기 제1도전패턴의 평면상 면적은 상기 제2도전패턴의 평면상 면적보다 작을 수 있다.
일 실시예에 있어서, 상기 화소전극의 평면상 형상 및 상기 복수의 도전패턴들 중 어느 하나의 평면상 형상은 동일할 수 있다.
일 실시예에 있어서, 상기 화소전극은 서로 다른 평면상 형상을 가진 제1화소전극, 제2화소전극, 및 제3화소전극을 포함하고, 상기 복수의 도전패턴들은 제1도전패턴, 제2도전패턴, 및 제3도전패턴을 포함하며, 상기 제1도전패턴의 평면상 형상은 상기 제1화소전극의 평면상 형상과 동일하고, 상기 제2도전패턴의 평면상 형상은 상기 제2화소전극의 평면상 형상과 동일하며, 상기 제3도전패턴의 평면상 형상은 상기 제3화소전극의 평면상 형상과 동일할 수 있다.
일 실시예에 있어서, 상기 제1화소전극과 중첩하고 적색광을 방출하는 제1발광층; 상기 제2화소전극과 중첩하고 녹색광을 방출하는 제2발광층; 및 상기 제3화소전극과 중첩하고 청색광을 방출하는 제3발광층;을 더 포함할 수 있다.
본 발명의 다른 실시예는, 표시영역, 상기 표시영역의 외측에 배치된 주변영역, 및 상기 표시영역과 상기 주변영역 사이에 배치된 중간영역을 포함하는 기판; 상기 주변영역, 상기 표시영역, 및 상기 주변영역에 배치된 유기절연층; 상기 유기절연층 상에 배치되며 상기 표시영역과 중첩하는 화소전극; 및 상기 유기절연층 상에 배치되며 상기 주변영역과 중첩하는 복수의 개구부들 및 상기 중간영역과 중첩하고 복수의 중간개구부들을 구비한 도전층;을 포함하고, 상기 화소전극 및 상기 도전층을 동일한 물질을 포함하고, 상기 복수의 중간개구부들은 상기 중간영역과 중첩하고 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1중간개구부 및 제2중간개구부를 포함하며, 상기 제1중간개구부의 평면상 면적은 상기 제2중간개구부의 평면상 면적보다 큰, 표시 장치를 개시한다.
일 실시예에 있어서, 상기 기판 및 상기 유기절연층 사이에 배치되며 상기 표시영역과 중첩하고 적어도 하나의 제1트랜지스터 및 적어도 하나의 제1스토리지 커패시터를 포함하는 화소회로; 및 상기 기판 및 상기 유기절연층 사이에 배치되며 상기 주변영역과 중첩하고 적어도 하나의 제2트랜지스터 및 적어도 하나의 제2스토리지 커패시터를 포함하는 구동회로;를 더 포함하고, 상기 화소회로는 상기 유기절연층에 구비된 컨택홀을 통해 상기 화소전극과 전기적으로 연결될 수 있다.
일 실시예에 있어서, 상기 중간영역에는 트랜지스터 및 스토리지 커패시터가 배치되지 않을 수 있다.
일 실시예에 있어서, 상기 화소전극 및 상기 도전층 상에 배치되며 상기 화소전극과 중첩하는 화소전극개구부를 구비한 화소정의막; 및 상기 도전층 상에 배치되며 상기 복수의 개구부들과 각각 중첩하는 복수의 패턴들;을 더 포함하고, 상기 화소정의막은 상기 중간영역에서 연속적으로 연장되며, 상기 복수의 패턴들 및 상기 화소정의막은 동일한 물질을 포함할 수 있다.
일 실시예에 있어서, 상기 화소전극개구부에 배치된 발광층; 상기 화소전극 및 상기 발광층 사이에 배치된 제1기능층 및 상기 발광층 상에 배치된 제2기능층 중 적어도 하나를 포함하는 기능층; 및 상기 발광층 및 상기 기능층 상에 배치된 대향전극;을 더 포함하고, 상기 대향전극은 상기 표시영역으로부터 상기 주변영역으로 연장되며 상기 주변영역에서 상기 도전층과 직접 접촉될 수 있다.
상기한 바와 같이 본 발명의 실시예인 표시 장치는 유기절연층 상에 배치되며 중간영역과 중첩하고 서로 이격된 복수의 도전패턴들을 포함할 수 있다. 복수의 도전패턴들은 주변영역과 중첩하고 복수의 개구부들을 구비한 도전층 및 표시영역과 중첩하는 화소전극과 동일한 물질을 포함할 수 있다. 따라서, 아웃개싱을 위해 중간영역에서 유기절연층이 노출되고 반사도 차이가 감소될 수 있다.
또한, 본 발명의 실시예인 표시 장치는 도전층이 주변영역과 중첩하는 복수의 개구부들 및 중간영역과 중첩하고 복수의 중간개구부들을 구비한 도전층을 포함할 수 있다. 복수의 중간개구부들은 중간영역과 중첩하고 표시영역으로부터 주변영역으로의 방향으로 나란히 배열된 제1중간개구부 및 제2중간개구부를 포함할 수 있으며, 제1중간개구부의 평면상 면적은 제2중간개구부의 평면상 면적보다 클 수 있다. 따라서, 아웃개싱을 위해 중간영역에서 유기절연층이 노출되고 반사도 차이가 감소될 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 도 1의 표시 장치를 A-A'선에 따라 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 어느 한 화소를 개략적으로 나타낸 등가회로도이다.
도 4는 본 발명의 일 실시예에 따른 표시 패널을 개략적으로 나타낸 평면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따라 도 4의 표시 패널의 B 부분을 확대하여 나타낸 평면도이다.
도 6은 도 5a의 표시 패널을 C-C'선에 따라 개략적으로 나타낸 단면도이다.
도 7은 본 발명의 다른 실시예에 따라 도 4의 표시 패널의 B 부분을 확대하여 나타낸 평면도이다.
도 8은 본 발명의 또 다른 실시예에 따라 도 4의 표시 패널의 B 부분을 확대하여 나타낸 평면도이다.
도 9는 본 발명의 또 다른 실시예에 따라 도 4의 표시 패널의 B 부분을 확대하여 나타낸 평면도이다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따라 도 4의 표시 패널의 B 부분을 확대하여 나타낸 평면도이다.
도 11은 도 10a의 표시 패널을 D-D'선에 따라 개략적으로 나타낸 단면도이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 화상을 표시할 수 있다. 표시 장치(1)는 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치될 수 있다. 비표시영역(NDA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)에는 화소(PX)가 배치되지 않을 수 있다.
도 1에서는 표시영역(DA)이 사각형인 표시 장치(1)를 도시하고 있으나, 다른 실시예에서, 표시영역(DA)은 원형, 타원, 또는 삼각형이나 오각형 등과 같은 다각형일 수 있다. 또한, 도 1의 표시 장치(1)는 편평한 형태의 평판 표시 장치를 도시하나, 표시 장치(1)는 플렉서블, 폴더블, 롤러블 표시 장치 등 다양한 형태로 구현될 수 있다.
화소(PX)는 복수개로 구비될 수 있다. 복수의 화소(PX)들은 표시영역(DA)에 배치될 수 있다. 복수의 화소(PX)들은 빛을 방출할 수 있으며 표시 장치(1)는 표시영역(DA)에서 화상을 표시할 수 있다. 일 실시예에서, 복수의 화소(PX)들 중 어느 하나는 적색 빛을 방출하거나, 녹색 빛을 방출하거나, 청색 빛을 방출할 수 있다. 다른 실시예에서, 복수의 화소(PX)들 중 어느 하나는 적색 빛을 방출하거나, 녹색 빛을 방출하거나, 청색 빛을 방출하거나, 백색 빛을 방출할 수 있다.
화소(PX)는 표시요소를 포함할 수 있다. 일 실시예에서, 표시요소는 유기 발광층을 포함하는 유기발광다이오드(organic light emitting diode)일 수 있다. 또는, 표시요소는 무기 발광층을 포함하는 발광 다이오드(LED)일 수 있다. 발광 다이오드(LED)의 크기는 마이크로(micro) 스케일 또는 나노(nano) 스케일일 수 있다. 예를 들어, 발광 다이오드는 마이크로(micro) 발광 다이오드일 수 있다. 또는, 발광 다이오드는 나노로드(nanorod) 발광 다이오드일 수 있다. 나노로드 발광 다이오드는 갈륨나이트라이드(GaN)를 포함할 수 있다. 일 실시예에서, 나노로드 발광 다이오드 상에 색변환층을 배치할 수 있다. 상기 색변환층은 양자점을 포함할 수 있다. 또는, 표시요소는 양자점 발광층을 포함하는 양자점 발광 다이오드(Quantum dot Light Emitting Diode)일 수 있다. 이하에서는 표시요소가 유기발광다이오드인 경우를 중심으로 상세히 설명하기로 한다.
도 2는 도 1의 표시 장치(1)를 A-A'선에 따라 개략적으로 나타낸 단면도이다.
도 2를 참조하면, 표시 장치(1)는 표시 패널(10) 및 커버 윈도우(20)를 포함할 수 있다. 표시 패널(10)은 이미지를 표시할 수 있다. 표시 패널(10)은 기판(100), 표시층(DSL), 봉지층(ENL), 터치센서층(TSL), 및 광학기능층(OFL)을 포함할 수 있다.
기판(100)은 글라스이거나 폴리에테르술폰(polyethersulfone), 폴리아릴레이트(polyarylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate), 셀룰로오스 트리 아세테이트, 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate) 등과 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 기판(100)은 전술한 고분자 수지를 포함하는 베이스층 및 배리어층(미도시)을 포함하는 다층 구조일 수 있다. 고분자 수지를 포함하는 기판(100)은 플렉서블, 롤러블, 벤더블 특성을 가질 수 있다.
표시층(DSL)은 기판(100) 상에 배치될 수 있다. 표시층(DSL)은 복수의 화소회로들 및 복수의 표시요소들을 포함할 수 있다. 이 때, 복수의 화소회로들은 각각 복수의 표시요소들과 연결될 수 있다. 화소회로는 적어도 하나의 트랜지스터 및 적어도 하나의 스토리지 커패시터를 포함할 수 있다. 또한, 표시층(DSL)은 이들 사이에 개재된 절연층을 더 포함할 수 있다.
봉지층(ENL)은 표시층(DSL) 상에 배치될 수 있다. 봉지층(ENL)은 표시요소 상에 배치될 수 있으며, 표시요소를 덮을 수 있다. 일 실시예에서, 봉지층(ENL)은 적어도 하나의 무기봉지층 및 적어도 하나의 유기봉지층을 포함할 수 있다. 적어도 하나의 무기봉지층은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 징크산화물(ZnOx), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)일 수 있다. 적어도 하나의 유기봉지층은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 적어도 하나의 유기봉지층은 아크릴레이트(acrylate)를 포함할 수 있다. 다른 실시예에서, 봉지층(ENL)은 밀봉기판을 포함할 수 있다. 상기 밀봉기판은 비표시영역에 배치된 밀봉부재와 함께 표시요소를 밀봉할 수 있다.
터치센서층(TSL)은 봉지층(ENL) 상에 배치될 수 있다. 터치센서층(TSL)은 외부의 입력, 예를 들어, 터치 이벤트에 따른 좌표정보를 센싱할 수 있다. 터치센서층(TSL)은 센서전극 및 센서전극과 연결된 터치배선들을 포함할 수 있다. 터치센서층(TSL)은 자기 정전 용량 방식 또는 상호 정전 용량 방식으로 외부 입력을 감지할 수 있다.
터치센서층(TSL)은 봉지층(ENL) 상에 형성될 수 있다. 또는, 터치센서층(TSL)은 터치기판 상에 별도로 형성된 후, 광학 투명 접착제와 같은 점착층을 통해 봉지층(ENL) 상에 결합될 수 있다. 일 실시예에서, 터치센서층(TSL)은 봉지층(ENL) 바로 위에 직접 형성될 수 있으며, 이 경우, 점착층은 터치센서층(TSL)과 봉지층(ENL) 사이에 개재되지 않을 수 있다.
광학기능층(OFL)은 터치센서층(TSL) 상에 배치될 수 있다. 광학기능층(OFL)은 외부로부터 표시 장치(1)를 향해 입사하는 빛(예를 들어, 외부광)의 반사율을 감소시킬 수 있다. 광학기능층(OFL)은 표시 장치(1)에서 방출되는 빛의 색 순도를 향상시킬 수 있다. 일 실시예로, 광학기능층(OFL)은 위상지연자(retarder) 및 편광자(polarizer)를 포함할 수 있다. 위상지연자는 필름타입 또는 액정 코팅타입일 수 있고, λ/2 위상지연자 및/또는 λ/4 위상지연자를 포함할 수 있다. 편광자 역시 필름타입 또는 액정 코팅타입일 수 있다. 필름타입은 연신형 합성수지 필름을 포함하고, 액정 코팅타입은 소정의 배열로 배열된 액정들을 포함할 수 있다. 위상지연자 및 편광자는 보호필름을 더 포함할 수 있다.
다른 실시예로, 광학기능층(OFL)은 블랙매트릭스와 컬러필터들을 포함할 수 있다. 컬러필터들은 표시 장치(1)의 복수의 화소들 각각에서 방출되는 빛의 색상을 고려하여 배열될 수 있다. 컬러필터들 각각은 적색, 녹색, 또는 청색의 안료나 염료를 포함할 수 있다. 또는, 컬러필터들 각각은 전술한 안료나 염료 외에 양자점을 더 포함할 수 있다. 또는, 컬러필터들 중 일부는 전술한 안료나 염료를 포함하지 않을 수 있으며, 산화티타늄과 같은 산란입자들을 포함할 수 있다.
다른 실시예로, 광학기능층(OFL)은 상쇄간섭 구조물을 포함할 수 있다. 상쇄간섭 구조물은 서로 다른 층 상에 배치된 제1반사층과 제2반사층을 포함할 있다. 제1반사층 및 제2반사층에서 각각 반사된 제1반사광과 제2반사광은 상쇄 간섭될 수 있고, 그에 따라 외부광 반사율이 감소될 수 있다.
커버 윈도우(20)는 표시 패널(10) 상에 배치될 수 있다. 커버 윈도우(20)는 표시 패널(10)을 보호할 수 있다. 커버 윈도우(20)는 유리, 사파이어, 및 플라스틱 중 적어도 하나를 포함할 수 있다. 커버 윈도우(20)는 예를 들어, 초박형 유리(Ultra Thin Glass), 투명폴리이미드(Colorless Polyimide)일 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 어느 한 화소(PX)를 개략적으로 나타낸 등가회로도이다.
도 3을 참조하면, 화소(PX)는 화소회로(PC) 및 화소회로(PC)에 전기적으로 연결된 표시요소로서 유기발광다이오드(OLED)를 포함할 수 있다. 일 실시예에서, 화소회로(PC)는 구동 트랜지스터(Td), 스위칭 트랜지스터(Ts), 및 스토리지 커패시터(Cst)를 포함할 수 있다.
스위칭 트랜지스터(Ts)는 스캔선(SL) 및 데이터선(DL)에 연결되며, 스캔선(SL)으로부터 입력되는 스캔 신호(Sn)에 따라 데이터선(DL)으로부터 입력된 데이터 신호(Dm)를 구동 트랜지스터(Td)로 전달할 수 있다.
스토리지 커패시터(Cst)는 스위칭 트랜지스터(Ts)와 구동전압선(PL)에 연결되며, 스위칭 트랜지스터(Ts)로부터 전달받은 전압과 구동전압선(PL)에 공급되는 제1전원전압(ELVDD)의 차이에 해당하는 전압을 저장할 수 있다.
구동 트랜지스터(Td)는 구동전압선(PL)과 스토리지 커패시터(Cst)에 연결되며, 스토리지 커패시터(Cst)에 저장된 전압 값에 대응하여 구동전압선(PL)으로부터 유기발광다이오드(OLED)를 흐르는 구동 전류를 제어할 수 있다. 유기발광다이오드(OLED)는 구동 전류에 의해 소정의 휘도를 갖는 빛을 방출할 수 있다. 유기발광다이오드(OLED)의 대향전극(예를 들어, 캐소드)는 제2전원전압(ELVSS)을 공급받을 수 있다.
도 3은 화소회로(PC)가 2개의 트랜지스터와 1개의 스토리지 커패시터를 포함하는 것을 도시하고 있으나, 다른 실시예에서, 화소회로(PC)는 3개 또는 그 이상의 트랜지스터를 포함할 수 있다.
도 4는 본 발명의 일 실시예에 따른 표시 패널(10)을 개략적으로 나타낸 평면도이다.
도 4를 참조하면, 표시 패널(10)은 기판(100), 화소(PX), 스캔선(SL), 데이터선(DL), 및 구동회로(DC)를 포함할 수 있다. 표시 패널(10)은 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 일 실시예에서, 표시영역(DA) 및 비표시영역(NDA)은 기판(100)에 정의될 수 있다. 이를 다시 말하면, 기판(100)은 표시영역(DA) 및 비표시영역(NDA)을 포함할 수 있다. 표시영역(DA)에는 화소(PX)가 배치될 수 있다.
비표시영역(NDA)은 주변영역(PA) 및 중간영역(MA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 주변영역(PA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 주변영역(PA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)에는 구동회로(DC)가 배치될 수 있다.
중간영역(MA)은 표시영역(DA) 및 주변영역(PA) 사이에 배치될 수 있다. 중간영역(MA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 중간영역(MA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 중간영역(MA)에는 구동회로(DC)가 배치되지 않을 수 있다. 중간영역(MA)에는 구동회로(DC)로부터 연장된 배선이 배치될 수 있다. 예를 들어, 중간영역(MA)에는 스캔선(SL)이 배치될 수 있다. 다른 예로, 중간영역(MA)에는 데이터선(DL)이 배치될 수 있다.
화소(PX)는 표시영역(DA)에 배치될 수 있다. 일 실시예에서, 화소(PX)는 화소회로(PC) 및 유기발광다이오드(OLED)를 포함할 수 있다. 일 실시예에서, 화소회로(PC)는 적어도 하나의 제1트랜지스터 및 적어도 하나의 제1스토리지 커패시터를 포함할 수 있다. 화소회로(PC)는 스캔 신호를 전달하는 스캔선(SL) 및 데이터 신호를 전달하는 데이터선(DL)과 전기적으로 연결될 수 있다. 유기발광다이오드(OLED)는 화소회로(PC)와 연결될 수 있다. 유기발광다이오드(OLED)는 복수개로 구비될 수 있으며, 표시 패널(10)은 복수의 유기발광다이오드(OLED)들이 방출한 빛을 이용하여 화상을 표시할 수 있다. 화소회로(PC)는 상기 스캔 신호 및 상기 데이터 신호를 전달받을 수 있으며, 유기발광다이오드(OLED)는 화소회로(PC)에 의해 제어되어 빛을 방출할 수 있다.
스캔선(SL)은 스캔 신호를 전달할 수 있다. 일 실시예에서, 스캔선(SL)은 제1방향(예를 들어, x 방향 또는 -x 방향)을 따라 연장될 수 있다. 스캔선(SL)은 주변영역(PA)으로부터 중간영역(MA)으로 연장될 수 있다. 스캔선(SL)은 중간영역(MA)으로부터 표시영역(DA)으로 연장될 수 있다. 스캔선(SL)은 화소회로(PC)와 연결될 수 있다. 스캔선(SL)은 구동회로(DC)로부터 스캔 신호를 전달받을 수 있다.
데이터선(DL)은 데이터 신호를 전달할 수 있다. 일 실시예에서, 데이터선(DL)은 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 연장될 수 있다. 일 실시예에서, 데이터선(DL)은 주변영역(PA)으로부터 중간영역(MA)으로 연장될 수 있다. 데이터선(DL)은 중간영역(MA)으로부터 표시영역(DA)으로 연장될 수 있다. 데이터선(DL)은 화소회로(PC)와 전기적으로 연결될 수 있다. 일 실시예에서, 데이터선(DL)은 데이터 구동회로로부터 데이터 신호를 전달받을 수 있다.
구동회로(DC)는 주변영역(PA)에 배치될 수 있다. 일 실시예에서, 구동회로(DC)는 스캔선(SL)과 연결될 수 있으며 스캔선(SL)으로 스캔 신호를 전달할 수 있다. 일 실시예에서, 구동회로(DC)는 적어도 하나의 제2트랜지스터 및 적어도 하나의 제2스토리지 커패시터를 포함할 수 있다. 구동회로(DC)는 중간영역(MA)과 중첩하지 않을 수 있다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따라 도 4의 표시 패널(10)의 B 부분을 확대하여 나타낸 평면도이다. 도 5b는 도 5a 중 일부 구성요소를 나타낸 평면도이다.
도 5a 및 도 5b를 참조하면, 표시 패널(10)은 기판(100), 유기절연층(119), 화소전극(211), 도전층(CL), 복수의 도전패턴(CP)들, 화소정의막(220, pixel defining layer), 복수의 패턴(PT)들, 및 발광층(212b)을 포함할 수 있다.
기판(100)은 표시영역(DA), 주변영역(PA), 및 중간영역(MA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 중간영역(MA)은 표시영역(DA) 및 주변영역(PA) 사이에 배치될 수 있다. 표시영역(DA)에는 화소회로가 배치될 수 있다. 일 실시예에서, 화소회로는 적어도 하나의 제1트랜지스터 및 적어도 하나의 제1스토리지 커패시터를 포함할 수 있다. 주변영역(PA)에는 구동회로가 배치될 수 있다. 일 실시예에서, 구동회로는 적어도 하나의 제2트랜지스터 및 적어도 하나의 제2스토리지 커패시터를 포함할 수 있다. 일 실시예에서, 화소회로 및 구동회로는 중간영역(MA)에 배치되지 않을 수 있다.
유기절연층(119)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 유기절연층(119)은 유기물질을 포함할 수 있다. 유기절연층(119)은 Polymethylmethacrylate(PMMA)나 Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들의 블렌드와 같은 유기 절연물을 포함할 수 있다.
화소전극(211)은 유기절연층(119) 상에 배치될 수 있다. 화소전극(211)은 표시영역(DA)과 중첩할 수 있다. 화소전극(211)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 화소전극(211)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
일 실시예에서, 화소전극(211)은 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)을 포함할 수 있다. 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)은 서로 다른 평면상 형상을 가질 수 있다. 예를 들어, 제1화소전극(211A)의 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 길이는 제2화소전극(211B)의 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 길이보다 작을 수 있다. 제2화소전극(211B)의 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 길이는 제3화소전극(211C)의 제2방향(예를 들어, y 방향 또는 -y 방향)으로의 길이보다 작을 수 있다. 제1화소전극(211A)의 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 길이, 제2화소전극(211B)의 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 길이, 및 제3화소전극(211C)의 제1방향(예를 들어, x 방향 또는 -x 방향)으로의 길이는 실질적으로 동일할 수 있다.
제1화소전극(211A) 및 제2화소전극(211B)은 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 교번적으로 배치될 수 있다. 예를 들어, 제1화소전극(211A) 및 제2화소전극(211B)은 제1열(1l)에서 교번적으로 배치될 수 있다. 제3화소전극(211C)은 제1화소전극(211A) 및 제2화소전극(211B)과 인접하게 배치될 수 있다. 제3화소전극(211C)은 복수개로 구비될 수 있으며, 복수의 제3화소전극(211C)들은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격되어 배치될 수 있다. 예를 들어, 복수의 제3화소전극(211C)들은 제1열(1l)과 인접한 제2열(2l)에서 교번적으로 배치될 수 있다. 복수의 제3화소전극(211C)들과 인접한 제1화소전극(211A) 및 제2화소전극(211B)은 제2방향(예를 들어, y 방향 또는 -y 방향)을 따라 교번적으로 배치될 수 있다. 예를 들어, 제1화소전극(211A) 및 제2화소전극(211B)은 제2열(2l)과 인접한 제3열(3l)에서 교번적으로 배치될 수 있다. 따라서, 제3화소전극(211C)은 복수의 제1화소전극(211A)들 사이에 배치되거나, 복수의 제2화소전극(211B)들 사이에 배치될 수 있다. 제3화소전극(211C)은 제1화소전극(211A) 및 제2화소전극(211B)과 인접하게 배치될 수 있다. 제3화소전극(211C)은 복수개로 구비될 수 있으며, 복수의 제3화소전극(211C)들은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격되어 배치될 수 있다. 예를 들어, 복수의 제3화소전극(211C)들은 제3열(3l)과 인접한 제4열(4l)에서 교번적으로 배치될 수 있다. 이와 같은 화소전극(211)의 배치는 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 반복될 수 있다.
복수의 제1화소전극(211A)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격될 수 있다. 복수의 제2화소전극(211B)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 이격될 수 있다.
복수의 제3화소전극(211C)들은 제2방향(예를 들어, y 방향 또는 -y 방향)으로 기 설정된 간격으로 배치될 수 있다. 예를 들어, 제2열(2l)에서 제1행(1k)에 배치된 제3화소전극(211C) 및 제2열(2l)에서 제1행(1k)과 인접한 제2행(2k)에 배치된 제3화소전극(211C) 사이의 간격은 제2열(2l)에서 제2행(2k)에 배치된 제3화소전극(211C) 및 제2열(2l)에서 제2행(2k)과 인접한 제3행(3k)에 배치된 제3화소전극(211C) 사이의 간격보다 클 수 있다. 또한, 제2열(2l)에서 제2행(2k)에 배치된 제3화소전극(211C) 및 제2열(2l)에서 제3행(3k)에 배치된 제3화소전극(211C) 사이의 간격은 제2열(2l)에서 제3행(3k)에 배치된 제3화소전극(211C) 및 제2열(2l)에서 제3행(3k)과 인접한 제4행(4k)에 배치된 제3화소전극(211C) 사이의 간격보다 작을 수 있다. 또한, 제4열(4l)에서 제1행(1k)에 배치된 제3화소전극(211C) 및 제4열(4l)에서 제2행(2k)에 배치된 제3화소전극(211C) 사이의 간격은 제4열(4l)에서 제2행(2k)에 배치된 제3화소전극(211C) 및 제4열(4l)에서 제3행(3k)에 배치된 제3화소전극(211C) 사이의 간격보다 작을 수 있다. 또한, 제4열(4l)에서 제2행(2k)에 배치된 제3화소전극(211C) 및 제4열(4l)에서 제3행(3k)에 배치된 제3화소전극(211C) 사이의 간격은 제4열(4l)에서 제3행(3k)에 배치된 제3화소전극(211C) 및 제4열(4l)에서 제4행(4k)에 배치된 제3화소전극(211C) 사이의 간격보다 클 수 있다. 이와 같은 화소전극(211)의 배치는 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 반복될 수 있다.
도전층(CL)은 유기절연층(119) 상에 배치될 수 있다. 도전층(CL)은 주변영역(PA)과 중첩할 수 있다. 도전층(CL)은 화소전극(211)과 동일한 물질을 포함할 수 있다. 도전층(CL)은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 도전층(CL)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 도전층(CL)은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다. 도전층(CL)은 주변영역(PA)에서 정전기를 감소시키기 위한 층일 수 있다. 따라서, 구동회로를 보호할 수 있다.
도전층(CL)은 복수의 개구부(OP)들을 구비할 수 있다. 복수의 개구부(OP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 유기절연층(119)로부터 방출된 가스는 복수의 개구부(OP)들을 통해 빠져나갈 수 있다.
복수의 도전패턴(CP)들은 유기절연층(119) 상에 배치될 수 있다. 복수의 도전패턴(CP)들은 중간영역(MA)과 중첩할 수 있다. 복수의 도전패턴(CP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 일 실시예에서, 복수의 도전패턴(CP)들은 복수의 더미전극들일 수 있다. 복수의 도전패턴(CP)들은 플로팅(floating) 상태일 수 있다. 이를 다시 말하면, 복수의 도전패턴(CP)들은 다른 전극 또는 금속들과 전기적으로 절연되어 있는 상태일 수 있다.
일 실시예에서, 복수의 도전패턴(CP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)을 포함할 수 있다. 일 실시예에서, 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)의 평면상 형상을 동일할 수 있다. 일 실시예에서, 제1도전패턴(CP1) 및 제2도전패턴(CP2) 사이의 제1거리(d1)는 제2도전패턴(CP2) 및 제3도전패턴(CP3) 사이의 제2거리(d2)와 동일할 수 있다. 제1거리(d1)는 제1도전패턴(CP1)의 중심으로부터 제2도전패턴(CP2)의 중심 사이의 거리일 수 있다. 제2거리(d2)는 제2도전패턴(CP2)의 중심으로부터 제3도전패턴(CP3)의 중심 사이의 거리일 수 있다.
복수의 도전패턴(CP)들은 화소전극(211)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 화소전극(211), 도전층(CL), 및 복수의 도전패턴(CP)들은 동일한 물질을 포함할 수 있다. 일 실시예에서, 화소전극(211), 도전층(CL), 및 복수의 도전패턴(CP)들은 동일한 공정에서 형성될 수 있다.
일 실시예에서, 복수의 도전패턴(CP)들은 인듐틴산화물(ITO; indium tin oxide), 인듐징크산화물(IZO; indium zinc oxide), 산화아연(ZnO), 인듐산화물(In2O3: indium oxide), 인듐갈륨산화물(IGO; indium gallium oxide) 또는 알루미늄징크산화물(AZO; aluminum zinc oxide)와 같은 도전성 산화물을 포함할 수 있다. 다른 실시예로, 복수의 도전패턴(CP)들은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr) 또는 이들의 화합물을 포함하는 반사막을 포함할 수 있다. 다른 실시예로, 복수의 도전패턴(CP)들은 전술한 반사막의 위/아래에 ITO, IZO, ZnO 또는 In2O3로 형성된 막을 더 포함할 수 있다.
복수의 도전패턴(CP)들은 서로 이격되어 있으므로, 중간영역(MA)에 배치된 유기절연층(119)들은 적어도 일부 노출될 수 있다. 따라서, 인접한 도전패턴(CP)들 사이로 중간영역(MA)에 배치된 유기절연층(119)로부터 가스가 방출될 수 있으며, 표시영역(DA)에 배치된 발광층(212b)의 열화를 방지 또는 감소시킬 수 있다. 따라서, 표시 패널(10)의 수명이 늘어날 수 있다. 또한, 복수의 도전패턴(CP)들은 표시영역(DA)에 배치된 화소전극(211) 및 주변영역(PA)에 배치된 도전층(CL)과 동일한 물질을 포함할 수 있다. 만약, 본 실시예와 다르게 복수의 도전패턴(CP)들이 중간영역(MA)에 배치되지 않는 경우, 중간영역(MA)에서 표시 패널(10)의 반사도는 주변영역(PA) 및 표시영역(DA)에서 표시 패널(10)의 반사도와 상이할 수 있다. 이러한 경우, 표시 패널(10)에 띠 형상이 시인될 수 있다. 본 실시예에서는, 복수의 도전패턴(CP)들이 중간영역(MA)에 배치되므로 중간영역(MA)에서 표시 패널(10)의 반사도와 주변영역(PA) 및 표시영역(DA)에서 표시 패널(10)의 반사도 차이가 감소될 수 있다. 따라서, 표시 패널(10)에 띠 형상이 시인되지 않을 수 있다.
화소정의막(220)은 화소전극(211) 및 복수의 도전패턴(CP)들 상에 배치될 수 있다. 화소정의막(220)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(220)은 광차단물질을 구비할 수 있다.
화소정의막(220)은 화소전극(211)과 중첩하는 화소전극개구부(POP)를 구비할 수 있다. 화소전극개구부(POP)는 화소전극(211)의 중앙부분을 노출시킬 수 있다. 화소전극개구부(POP)는 유기발광다이오드에서 방출하는 빛의 발광영역을 정의할 수 있다. 일 실시예에서, 화소전극개구부(POP)는 제1화소전극개구부(POP1), 제2화소전극개구부(POP2), 및 제3화소전극개구부(POP3)를 포함할 수 잇다. 제1화소전극개구부(POP1)는 제1화소전극(211A)과 중첩할 수 있다. 제2화소전극개구부(POP2)는 제2화소전극(211B)과 중첩할 수 있다. 제3화소전극개구부(POP3)는 제3화소전극(211C)과 중첩할 수 있다.
화소정의막(220)은 중간영역(MA)에서 연속적으로 연장될 수 있다. 일 실시예에서, 화소정의막(220)은 복수의 도전패턴(CP)들의 가장자리를 덮을 수 있다. 따라서, 복수의 도전패턴(CP)들의 가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다. 일 실시예에서, 화소정의막(220)은 중간영역(MA)에서 주변영역(PA)으로 연장될 수 있으며 도전층(CL)의 가장자리를 덮을 수 있다. 따라서, 화소정의막(220)은 도전층(CL)의 가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다.
복수의 패턴(PT)들은 주변영역(PA)과 중첩할 수 있다. 복수의 패턴(PT)들은 화소정의막(220)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 화소정의막(220) 및 복수의 패턴(PT)들은 동일한 공정에서 형성될 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다.
일 실시예에서, 복수의 패턴(PT)들은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 일부 실시예에서, 복수의 패턴(PT)들은 광차단물질을 구비할 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 각각 복수의 개구부(OP)들과 중첩할 수 있다. 복수의 패턴(PT)들은 복수의 개구부(OP)들을 정의하는 도전층(CL)의 제1내측가장자리를 덮을 수 있다. 따라서, 복수의 패턴(PT)들은 도전층(CL)의 제1내측가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다.
발광층(212b)은 화소전극개구부(POP)와 중첩할 수 있다. 발광층(212b)은 화소전극(211)과 중첩할 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다. 일 실시예에서, 발광층(212b)은 제1발광층(212b1), 제2발광층(212b2), 및 제3발광층(212b3)을 포함할 수 있다. 제1발광층(212b1)은 제1화소전극(211A)과 중첩하고 적색광을 방출할 수 있다. 제2발광층(212b2)은 제2화소전극(211B)과 중첩하고 녹색광을 방출할 수 있다. 제3발광층(212b3)은 제3화소전극(211C)과 중첩하고 청색광을 방출할 수 있다.
도 6은 도 5a의 표시 패널(10)을 C-C'선에 따라 개략적으로 나타낸 단면도이다.
도 6을 참조하면, 표시 패널(10)은 기판(100) 및 표시층을 포함할 수 있다. 기판(100)은 표시영역(DA), 주변영역(PA), 및 중간영역(MA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 중간영역(MA)은 표시영역(DA) 및 주변영역(PA) 사이에 배치될 수 있다.
표시층은 기판(100) 상에 배치될 수 있다. 표시층은 화소회로층 및 표시요소층을 포함할 수 있다. 화소회로층은 버퍼층(111), 제1게이트절연층(113), 제2게이트절연층(115), 층간절연층(117), 화소회로(PC), 배선(WL), 구동회로(DC), 및 유기절연층(119)을 포함할 수 있다.
버퍼층(111)은 기판(100) 상에 배치될 수 있다. 버퍼층(111)은 실리콘질화물(SiNx), 실리콘산질화물(SiON), 및 실리콘산화물(SiO2)과 같은 무기 절연물을 포함할 수 있으며, 전술한 무기 절연물을 포함하는 단층 또는 다층일 수 있다.
화소회로(PC) 및 구동회로(DC)는 버퍼층(111) 상에 배치될 수 있다. 일 실시예에서, 화소회로(PC) 및 구동회로(DC)는 각각 기판(100) 및 유기절연층(119) 사이에 배치될 수 있다. 화소회로(PC)는 표시영역(DA)과 중첩할 수 있다. 구동회로(DC)는 주변영역(PA)과 중첩할 수 있다. 화소회로(PC) 및 구동회로(DC)는 중간영역(MA)과 중첩하지 않을 수 있다. 일 실시예에서, 화소회로(PC)는 적어도 하나의 제1트랜지스터(T1) 및 적어도 하나의 제1스토리지 커패시터(Cst1)를 포함할 수 있다. 일 실시예에서, 적어도 하나의 제1트랜지스터(T1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다. 적어도 하나의 제1스토리지 커패시터(Cst1)는 제1전극(CE1) 및 제2전극(CE2)을 포함할 수 있다. 일 실시예에서, 구동회로(DC)는 적어도 하나의 제2트랜지스터(T2) 및 적어도 하나의 제2스토리지 커패시터(Cst2)를 포함할 수 있다. 일 실시예에서, 적어도 하나의 제2트랜지스터(T2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 적어도 하나의 제2스토리지 커패시터(Cst2)는 제3전극(CE3) 및 제4전극(CE4)을 포함할 수 있다.
제1반도체층(Act1) 및 제2반도체층(Act2)은 버퍼층(111) 상에 배치될 수 있다. 제1반도체층(Act1) 및 제2반도체층(Act2) 중 적어도 하나는 폴리 실리콘을 포함할 수 있다. 또는 제1반도체층(Act1) 및 제2반도체층(Act2) 중 적어도 하나는 비정질(amorphous) 실리콘을 포함하거나, 산화물 반도체를 포함하거나, 유기 반도체 등을 포함할 수 있다. 일 실시예에서, 제1반도체층(Act1) 및 제2반도체층(Act2)은 각각 채널영역 및 채널영역의 양측에 각각 배치된 소스영역 및 드레인영역을 포함할 수 있다.
제1게이트절연층(113)은 제1반도체층(Act1) 및 제2반도체층(Act2)을 덮을 수 있다. 제1게이트절연층(113)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 제1게이트절연층(113)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx)등과 같은 무기 절연물을 포함할 수 있다. 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)을 포함할 수 있다.
제1게이트전극(GE1) 및 제2게이트전극(GE2)은 제1게이트절연층(113) 상에 배치될 수 있다. 제1게이트전극(GE1)은 제1반도체층(Act1)의 채널영역과 중첩할 수 있다. 제2게이트전극(GE2)은 제2반도체층(Act2)의 채널영역과 중첩할 수 있다. 제1게이트전극(GE1) 및 제2게이트전극(GE2) 중 적어도 하나는 저저항 금속 물질을 포함할 수 있다. 제1게이트전극(GE1) 및 제2게이트전극(GE2) 중 적어도 하나는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다.
제1전극(CE1) 및 제3전극(CE3)은 제1게이트절연층(113) 상에 배치될 수 있다. 제1전극(CE1) 및 제3전극(CE3) 중 적어도 하나는 저저항 금속 물질을 포함할 수 있다. 제1전극(CE1) 및 제3전극(CE3) 중 적어도 하나는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예에서, 제1게이트전극(GE1), 제2게이트전극(GE2), 제1전극(CE1), 및 제3전극(CE3)은 동일한 공정에서 형성될 수 있으며 동일한 물질을 포함할 수 있다.
제2게이트절연층(115)은 제1게이트전극(GE1), 제2게이트전극(GE2), 제1전극(CE1), 및 제3전극(CE3)을 덮을 수 있다. 제2게이트절연층(115)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 제2게이트절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx)등과 같은 무기 절연물을 포함할 수 있다.
제2전극(CE2) 및 제4전극(CE4)은 제2게이트절연층(115) 상에 배치될 수 있다. 제2전극(CE2)은 제2게이트절연층(115)을 사이에 두고 제1전극(CE1)과 중첩할 수 있으며, 제1전극(CE1) 및 제2전극(CE2)은 제1스토리지 커패시터(Cst1)를 구성할 수 있다. 제4전극(CE4)은 제2게이트절연층(115)을 사이에 두고 제3전극(CE3)과 중첩할 수 있으며, 제3전극(CE3) 및 제4전극(CE4)은 제2스토리지 커패시터(Cst2)를 구성할 수 있다.
도 6에서 제1트랜지스터(T1) 및 제1스토리지 커패시터(Cst1)는 서로 중첩하지 않는 것을 도시하고 있으나, 다른 실시예에서, 제1트랜지스터(T1) 및 제1스토리지 커패시터(Cst1)는 서로 중첩할 수 있다. 이러한 경우, 제1게이트전극(GE1) 및 제1전극(CE1)은 일체로 구비될 수 있다.
제2전극(CE2) 및 제4전극(CE4) 중 적어도 하나는 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다.
층간절연층(117)은 제2전극(CE2) 및 제4전극(CE4)을 덮을 수 있다. 층간절연층(117)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 층간절연층(117)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx)등과 같은 무기 절연물을 포함할 수 있다.
제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2)은 층간절연층(117) 상에 배치될 수 있다. 제1소스전극(SE1) 및 제1드레인전극(DE1)은 각각 제1게이트절연층(113), 제2게이트절연층(115), 및 층간절연층(117)에 구비된 컨택홀을 통해 제1반도체층(Act1)에 연결될 수 있다. 제2소스전극(SE2) 및 제2드레인전극(DE2)은 각각 제1게이트절연층(113), 제2게이트절연층(115), 및 층간절연층(117)에 구비된 컨택홀을 통해 제2반도체층(Act2)에 연결될 수 있다. 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2) 적어도 하나는 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 또는 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 및 제2드레인전극(DE2) 적어도 하나는 Ti/Al/Ti의 다층 구조를 가질 수 있다.
배선(WL)은 중간영역(MA)에 배치될 수 있다. 일 실시예에서, 배선(WL)은 기판(100) 및 유기절연층(119) 사이에 배치될 수 있다. 일 실시예에서, 배선(WL)은 주변영역(PA)으로부터 중간영역(MA)으로 연장될 수 있다. 배선(WL)은 신호를 전달하는 신호선일 수 있다. 예를 들어, 배선(WL)은 스캔 신호를 전달하는 스캔선이거나 데이터 신호를 전달하는 데이터선일 수 있다. 다른 실시예에서, 배선(WL)은 전원배선일 수 있다.
일 실시예에서, 배선(WL)은 제1배선(WL1) 및 제2배선(WL2)을 포함할 수 있다. 제1배선(WL1)은 제1게이트절연층(113) 및 제2게이트절연층(115) 사이에 배치될 수 있다. 제1배선(WL1)은 저저항 금속 물질을 포함할 수 있다. 제1배선(WL1)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 실시예에서, 제1게이트전극(GE1), 제2게이트전극(GE2), 제1전극(CE1), 제3전극(CE3), 및 제1배선(WL1)은 동일한 공정에서 형성될 수 있으며 동일한 물질을 포함할 수 있다.
일부 실시예에서, 제1배선(WL1)은 제2게이트절연층(115) 및 층간절연층(117) 사이에 배치될 수 있다. 제1배선(WL1)은 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 은(Ag), 마그네슘(Mg), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 칼슘(Ca), 몰리브덴(Mo), 티타늄(Ti), 텅스텐(W), 및/또는 구리(Cu)를 포함할 수 있으며, 전술한 물질의 단일층 또는 다층일 수 있다. 일 실시예에서, 제2전극(CE2), 제4전극(CE4), 및 제1배선(WL1)은 동일한 공정에서 형성될 수 있으며 동일한 물질을 포함할 수 있다.
제2배선(WL2)은 층간절연층(117) 상에 배치될 수 있다. 일부 실시예에서, 제2배선(WL2)은 구동회로(DC)로부터 연장될 수 있다. 제2배선(WL2)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 또는 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 제2배선(WL2)은 Ti/Al/Ti의 다층 구조를 가질 수 있다.
유기절연층(119)은 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 제2드레인전극(DE2), 제2배선(WL2), 및 층간절연층(117) 상에 배치될 수 있다. 유기절연층(119)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 유기절연층(119)은 유기물질을 포함할 수 있다.
표시요소층은 화소회로층 상에 배치될 수 있다. 표시요소층은 유기발광다이오드(OLED), 도전층(CL), 복수의 도전패턴(CP)들, 화소정의막(220), 및 복수의 패턴(PT)들을 포함할 수 있다.
유기발광다이오드(OLED)는 표시요소로서 화소전극(211), 발광층(212b), 및 대향전극(213)을 포함할 수 있다. 화소전극(211)은 유기절연층(119)에 구비된 컨택홀(CNT)을 통해 화소회로(PC)와 연결될 수 있다. 따라서, 유기발광다이오드(OLED)는 화소회로(PC)에 의해 제어될 수 있다.
도전층(CL)은 유기절연층(119) 상에 배치될 수 있다. 도전층(CL)은 주변영역(PA)과 중첩할 수 있다. 도전층(CL)은 화소전극(211)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 도전층(CL)은 전원배선일 수 있다. 도전층(CL)은 제2전원전압을 대향전극(213)으로 전달할 수 있다. 도전층(CL)은 주변영역(PA)에서 정전기를 감소시키기 위한 층일 수 있다. 따라서, 구동회로(DC)를 보호할 수 있다.
도전층(CL)은 복수의 개구부(OP)들을 구비할 수 있다. 따라서, 유기절연층(119)에서 방출되는 가스는 복수의 개구부(OP)들을 통해 방출될 수 있으며 발광층(212b)의 열화를 방지 또는 감소시킬 수 있다. 따라서, 표시 패널(10)의 수명이 늘어날 수 있다.
복수의 도전패턴(CP)들은 유기절연층(119) 상에 배치될 수 있다. 복수의 도전패턴(CP)들은 중간영역(MA)과 중첩할 수 있다. 복수의 도전패턴(CP)들은 유기절연층(119) 및 화소정의막(220)에 전체적으로 둘러싸일 수 있다. 복수의 도전패턴(CP)들은 플로팅 상태일 수 있다. 일 실시예에서, 복수의 도전패턴(CP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)을 포함할 수 있다. 복수의 도전패턴(CP)들은 화소전극(211)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 화소전극(211), 도전층(CL), 및 복수의 도전패턴(CP)들은 동일한 물질을 포함할 수 있다.
복수의 도전패턴(CP)들은 서로 이격되어 있으므로, 중간영역(MA)에 배치된 유기절연층(119)은 적어도 일부 노출될 수 있다. 따라서, 중간영역(MA)에 배치된 유기절연층(119)로부터 가스가 방출될 수 있으며, 발광층(212b)의 열화를 방지 또는 감소시킬 수 있다. 따라서, 표시 패널(10)의 수명이 늘어날 수 있다. 또한, 복수의 도전패턴(CP)들은 표시영역(DA)에 배치된 화소전극(211) 및 주변영역(PA)에 배치된 도전층(CL)과 동일한 물질을 포함할 수 있으며, 복수의 도전패턴(CP)들이 중간영역(MA)에 배치되므로 중간영역(MA)에서 표시 패널(10)의 반사도와 주변영역(PA) 및 표시영역(DA)에서 표시 패널(10)의 반사도 차이가 감소될 수 있다. 따라서, 표시 패널(10)에 띠 형상이 시인되지 않을 수 있다.
화소정의막(220)은 화소전극(211) 및 복수의 도전패턴(CP)들 상에 배치될 수 있다. 화소정의막(220)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(220)은 광차단물질을 구비할 수 있다.
화소정의막(220)은 화소전극(211)과 중첩하는 화소전극개구부(POP)를 구비할 수 있다. 화소전극개구부(POP)는 화소전극(211)의 중앙부분을 노출시킬 수 있다. 화소전극개구부(POP)는 유기발광다이오드에서 방출하는 빛의 발광영역을 정의할 수 있다.
화소정의막(220)은 중간영역(MA)에서 연속적으로 연장될 수 있다. 일 실시예에서, 화소정의막(220)은 복수의 도전패턴(CP)들의 가장자리를 덮을 수 있다. 따라서, 복수의 도전패턴(CP)들의 가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다. 일 실시예에서, 화소정의막(220)은 중간영역(MA)에서 주변영역(PA)으로 연장될 수 있으며 도전층(CL)의 가장자리를 덮을 수 있다. 따라서, 화소정의막(220)은 도전층(CL)의 가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다.
복수의 패턴(PT)들은 주변영역(PA)과 중첩할 수 있다. 복수의 패턴(PT)들은 화소정의막(220)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 각각 복수의 개구부(OP)들과 중첩할 수 있다. 복수의 패턴(PT)들은 복수의 개구부(OP)들을 정의하는 도전층(CL)의 제1내측가장자리를 덮을 수 있다. 따라서, 복수의 패턴(PT)들은 도전층(CL)의 제1내측가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다.
발광층(212b)은 화소전극개구부(POP)와 중첩할 수 있다. 발광층(212b)은 화소전극(211)과 중첩할 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
유기발광다이오드(OLED)는 기능층(212e)을 더 포함할 수 있다. 기능층(212e)은 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나를 포함할 수 있다. 제1기능층(212a)은 화소전극(211) 및 발광층(212b) 사이에 배치될 수 있다. 제1기능층(212a)은 예컨대, 홀 수송층(HTL: Hole Transport Layer)을 포함하거나, 홀 수송층 및 홀 주입층(HIL: Hole Injection Layer)을 포함할 수 있다. 제2기능층(212c)은 발광층(212b) 및 대향전극(213) 사이에 배치될 수 있다. 제2기능층(212c)은 전자 수송층(ETL: Electron Transport Layer) 및/또는 전자 주입층(EIL: Electron Injection Layer)을 포함할 수 있다. 이하에서는 기능층(212e)이 제1기능층(212a) 및 제2기능층(212c)을 포함하는 경우를 중심으로 상세히 설명하기로 한다.
기능층(212e)은 화소전극개구부(POP)로부터 중간영역(MA)으로 연장될 수 있다. 기능층(212e)은 중간영역(MA)으로부터 주변영역(PA)으로 연장될 수 있다. 기능층(212e)은 주변영역(PA)에 배치된 가장자리를 가질 수 있다. 일 실시예에서, 기능층(212e)은 도전층(CL)의 일부와 직접적으로 접촉될 수 있으며, 도전층(CL)의 다른 일부와 접촉되지 않을 수 있다.
대향전극(213)은 화소전극(211), 발광층(212b), 기능층(212e), 및 화소정의막(220) 상에 배치될 수 있다. 대향전극(213)은 일함수가 낮은 도전성 물질로 이루어질 수 있다. 예컨대, 대향전극(213)은 은(Ag), 마그네슘(Mg), 알루미늄(Al), 백금(Pt), 팔라듐(Pd), 금(Au), 니켈(Ni), 네오디뮴(Nd), 이리듐(Ir), 크롬(Cr), 리튬(Li), 칼슘(Ca) 또는 이들의 합금 등을 포함하는 (반)투명층을 포함할 수 있다. 또는, 대향전극(213)은 전술한 물질을 포함하는 (반)투명층 상에 ITO, IZO, ZnO 또는 In2O3과 같은 층을 더 포함할 수 있다.
대향전극(213)은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 대향전극(213)은 중간영역(MA)으로부터 주변영역(PA)으로 연장될 수 있다. 대향전극(213)은 도전층(CL)과 직접 접촉될 수 있다. 따라서, 도전층(CL)은 낮은 저항을 유지하면서 제2전원전압을 대향전극(213)에 공급할 수 있다.
도 7은 본 발명의 다른 실시예에 따라 도 4의 표시 패널(10)의 B 부분을 확대하여 나타낸 평면도이다. 도 8은 본 발명의 또 다른 실시예에 따라 도 4의 표시 패널(10)의 B 부분을 확대하여 나타낸 평면도이다. 도 7 및 도 8에 있어서, 도 5b와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 7 및 도 8을 참조하면, 표시 패널(10)은 기판(100), 유기절연층(119), 화소전극(211), 도전층(CL), 및 복수의 도전패턴(CP)들을 포함할 수 있다. 기판(100)은 표시영역(DA), 주변영역(PA), 및 중간영역(MA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 중간영역(MA)은 표시영역(DA) 및 주변영역(PA) 사이에 배치될 수 있다. 유기절연층(119)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 유기절연층(119)은 유기물질을 포함할 수 있다.
화소전극(211)은 유기절연층(119) 상에 배치될 수 있다. 화소전극(211)은 표시영역(DA)과 중첩할 수 있다. 일 실시예에서, 화소전극(211)은 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)을 포함할 수 있다. 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)은 서로 다른 평면상 형상을 가질 수 있다.
도전층(CL)은 복수의 개구부(OP)들을 구비할 수 있다. 복수의 개구부(OP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다.
복수의 도전패턴(CP)들은 유기절연층(119) 상에 배치될 수 있다. 복수의 도전패턴(CP)들은 중간영역(MA)과 중첩할 수 있다. 복수의 도전패턴(CP)들이 중간영역(MA)에 배치되므로 중간영역(MA)에서 표시 패널(10)의 반사도와 주변영역(PA) 및 표시영역(DA)에서 표시 패널(10)의 반사도 차이가 감소될 수 있다.
복수의 도전패턴(CP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 일 실시예에서, 복수의 도전패턴(CP)들은 복수의 더미전극들일 수 있다. 복수의 도전패턴(CP)들은 플로팅(floating) 상태일 수 있다. 이를 다시 말하면, 복수의 도전패턴(CP)들은 다른 전극 또는 금속들과 전기적으로 절연되어 있는 상태일 수 있다.
도 7을 참조하면, 복수의 도전패턴(CP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)을 포함할 수 있다. 일 실시예에서, 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)의 평면상 형상을 동일할 수 있다.
제1도전패턴(CP1) 및 제2도전패턴(CP2) 사이의 제1거리(d1)는 제2도전패턴(CP2) 및 제3도전패턴(CP3) 사이의 제2거리(d2)보다 클 수 있다. 이를 다시 말하면, 인접한 도전패턴(CP)들 사이의 간격은 주변영역(PA)으로부터 표시영역(DA)으로의 방향으로 점차 증가할 수 있다. 따라서, 표시영역(DA)에 배치된 유기절연층(119)에서 방출된 가스가 표시영역(DA)과 인접한 중간영역(MA)을 통해 방출될 수 있는 면적이 늘어날 수 있으며 발광층의 열화를 방지 또는 감소시킬 수 있다. 따라서, 표시 패널(10)의 수명이 늘어날 수 있다.
도 8을 참조하면, 복수의 도전패턴(CP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1도전패턴(CP1) 및 제2도전패턴(CP2)을 포함할 수 있다. 일 실시예에서, 복수의 도전패턴(CP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)을 포함할 수 있다.
제1도전패턴(CP1)의 평면상 면적은 제2도전패턴(CP2)의 평면상 면적보다 작을 수 있다. 제2도전패턴(CP2)의 평면상 면적은 제3도전패턴(CP3)의 평면상 면적보다 작을 수 있다. 도전패턴(CP)의 평면상 면적은 도 8의 xy 평면도에서 차지하는 면적일 수 있다. 이를 다시 말하면, 복수의 도전패턴(CP)들의 평면상 면적은 주변영역(PA)으로부터 표시영역(DA)으로의 방향으로 점차 감소할 수 있다. 따라서, 표시영역(DA)에 배치된 유기절연층(119)에서 방출된 가스가 표시영역(DA)과 인접한 중간영역(MA)을 통해 방출될 수 있는 면적이 늘어날 수 있으며 발광층의 열화를 방지 또는 감소시킬 수 있다. 따라서, 표시 패널(10)의 수명이 늘어날 수 있다.
도 9는 본 발명의 또 다른 실시예에 따라 도 4의 표시 패널(10)의 B 부분을 확대하여 나타낸 평면도이다. 도 9에 있어서, 도 5a와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 9를 참조하면, 표시 패널(10)은 기판(100), 유기절연층, 화소전극(211), 도전층(CL), 복수의 도전패턴(CP)들, 화소정의막(220), 복수의 패턴(PT)들, 및 발광층(212b)을 포함할 수 있다. 기판(100)은 표시영역(DA), 주변영역(PA), 및 중간영역(MA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 중간영역(MA)은 표시영역(DA) 및 주변영역(PA) 사이에 배치될 수 있다. 유기절연층은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 유기절연층은 유기물질을 포함할 수 있다.
화소전극(211)은 유기절연층(119) 상에 배치될 수 있다. 화소전극(211)은 표시영역(DA)과 중첩할 수 있다. 일 실시예에서, 화소전극(211)은 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)을 포함할 수 있다. 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)은 서로 다른 평면상 형상을 가질 수 있다.
도전층(CL)은 복수의 개구부(OP)들을 구비할 수 있다. 복수의 개구부(OP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다.
복수의 도전패턴(CP)들은 유기절연층(119) 상에 배치될 수 있다. 복수의 도전패턴(CP)들은 중간영역(MA)과 중첩할 수 있다. 복수의 도전패턴(CP)들이 중간영역(MA)에 배치되므로 중간영역(MA)에서 표시 패널(10)의 반사도와 주변영역(PA) 및 표시영역(DA)에서 표시 패널(10)의 반사도 차이가 감소될 수 있다.
복수의 도전패턴(CP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 일 실시예에서, 복수의 도전패턴(CP)들은 복수의 더미전극들일 수 있다. 복수의 도전패턴(CP)들은 플로팅(floating) 상태일 수 있다. 이를 다시 말하면, 복수의 도전패턴(CP)들은 다른 전극 또는 금속들과 전기적으로 절연되어 있는 상태일 수 있다.
복수의 도전패턴(CP)들 및 화소전극(211)의 평면상 형상은 동일할 수 있다. 일 실시예에서, 화소전극(211)의 평면상 형상 및 복수의 도전패턴(CP)들 중 어느 하나의 평면상 형상은 동일할 수 있다. 복수의 도전패턴(CP)들은 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)을 포함할 수 있다. 제1도전패턴(CP1)의 평면상 형상은 제1화소전극(211A)의 평면상 형상과 동일할 수 있다. 제2도전패턴(CP2)의 평면상 형상은 제2화소전극(211B)의 평면상 형상과 동일할 수 있다. 제3도전패턴(CP3)의 평면상 형상은 제3화소전극(211C)의 평면상 형상과 동일할 수 있다.
일 실시예에서, 제1도전패턴(CP1), 제2도전패턴(CP2), 및 제3도전패턴(CP3)의 배열은 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)의 배열과 실질적으로 동일할 수 있다. 따라서, 표시영역(DA)에서 표시 패널(10)의 반사도 및 중간영역(MA)의 표시 패널(10)의 반사도 차이를 감소시킬 수 있다.
화소정의막(220)은 화소전극(211)과 중첩하는 화소전극개구부(POP)를 구비할 수 있다. 화소전극개구부(POP)는 화소전극(211)의 중앙부분을 노출시킬 수 있다. 복수의 패턴(PT)들은 주변영역(PA)과 중첩할 수 있다. 복수의 패턴(PT)들은 화소정의막(220)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다.
발광층(212b)은 화소전극개구부(POP)와 중첩할 수 있다. 발광층(212b)은 화소전극(211)과 중첩할 수 있다. 일 실시예에서, 발광층(212b)은 제1발광층(212b1), 제2발광층(212b2), 및 제3발광층(212b3)을 포함할 수 있다. 제1발광층(212b1)은 제1화소전극(211A)과 중첩하고 적색광을 방출할 수 있다. 제2발광층(212b2)은 제2화소전극(211B)과 중첩하고 녹색광을 방출할 수 있다. 제3발광층(212b3)은 제3화소전극(211C)과 중첩하고 청색광을 방출할 수 있다.
발광층(212b)은 복수의 도전패턴(CP)들과 중첩하지 않을 수 있다. 제1발광층(212b1)은 제1도전패턴(CP1)과 중첩하지 않을 수 있다. 제2발광층(212b2)은 제2도전패턴(CP2)과 중첩하지 않을 수 있다. 제3발광층(212b3)은 제3도전패턴(CP3)과 중첩하지 않을 수 있다.
도 10a 및 도 10b는 본 발명의 또 다른 실시예에 따라 도 4의 표시 패널(10)의 B 부분을 확대하여 나타낸 평면도이다. 도 10b는 도 10a 중 일부 구성요소를 나타낸 평면도이다. 도 10a 및 도 10b에 있어서, 도 5a 및 도 5b와 동일한 참조부호는 동일부재를 나타내므로 중복된 설명은 생략하기로 한다.
도 10a 및 도 10b를 참조하면, 표시 패널(10)은 기판(100), 유기절연층(119), 화소전극(211), 도전층(CL), 화소정의막(220), 복수의 패턴(PT)들, 및 발광층(212b)을 포함할 수 있다. 기판(100)은 표시영역(DA), 주변영역(PA), 및 중간영역(MA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 중간영역(MA)은 표시영역(DA) 및 주변영역(PA) 사이에 배치될 수 있다. 표시영역(DA)에는 화소회로가 배치될 수 있다. 일 실시예에서, 화소회로는 제1트랜지스터 및 제1스토리지 커패시터를 포함할 수 있다. 주변영역(PA)에는 구동회로가 배치될 수 있다. 일 실시예에서, 구동회로는 제2트랜지스터 및 제2스토리지 커패시터를 포함할 수 있다. 일 실시예에서, 화소회로 및 구동회로는 중간영역(MA)에 배치되지 않을 수 있다. 유기절연층(119)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 유기절연층(119)은 유기물질을 포함할 수 있다.
화소전극(211)은 유기절연층(119) 상에 배치될 수 있다. 화소전극(211)은 표시영역(DA)과 중첩할 수 있다. 일 실시예에서, 화소전극(211)은 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)을 포함할 수 있다. 제1화소전극(211A), 제2화소전극(211B), 및 제3화소전극(211C)은 서로 다른 평면상 형상을 가질 수 있다.
도전층(CL)은 유기절연층(119) 상에 배치될 수 있다. 도전층(CL)은 주변영역(PA) 및 중간영역(MA)과 중첩할 수 있다. 도전층(CL)은 화소전극(211)과 동일한 물질을 포함할 수 있다.
도전층(CL)은 복수의 개구부(OP)들 및 복수의 중간개구부(MOP)들을 구비할 수 있다. 복수의 개구부(OP)들은 주변영역(PA)과 중첩할 수 있다. 복수의 개구부(OP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 유기절연층(119)로부터 방출된 가스는 복수의 개구부(OP)들을 통해 빠져나갈 수 있다.
복수의 중간개구부(MOP)들은 중간영역(MA)과 중첩할 수 있다. 복수의 중간개구부(MOP)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 유기절연층(119)로부터 방출된 가스는 복수의 중간개구부(MOP)들을 통해 빠져나갈 수 있다. 본 실시예에서는 복수의 중간개구부(MOP)들을 구비한 도전층(CL)이 중간영역(MA)에 배치되므로 중간영역(MA)에서 표시 패널(10)의 반사도와 주변영역(PA) 및 표시영역(DA)에서 표시 패널(10)의 반사도 차이가 감소될 수 있다. 따라서, 표시 패널(10)에 띠 형상이 시인되지 않을 수 있다.
복수의 중간개구부(MOP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1중간개구부(MOP1) 및 제2중간개구부(MOP2)를 포함할 수 있다. 일 실시예에서, 복수의 중간개구부(MOP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1중간개구부(MOP1), 제2중간개구부(MOP2), 및 제3중간개구부(MOP3)를 포함할 수 있다. 일 실시예에서, 제1중간개구부(MOP1)의 평면상 면적은 제2중간개구부(MOP2)의 평면상 면적보다 클 수 있다. 제2중간개구부(MOP2)의 평면상 면적은 제3중간개구부(MOP3)의 평면상 면적보다 클 수 있다. 중간개구부(MOP)의 평면상 면적은 도 10b의 xy 평면도에서 중간개구부(MOP)가 유기절연층(119)을 노출하는 면적일 수 있다. 이를 다시 말하면, 복수의 중간개구부(MOP)들의 면적은 주변영역(PA)으로부터 표시영역(DA)으로의 방향으로 점차 증가할 수 있다. 따라서, 표시영역(DA)에 배치된 유기절연층(119)에서 방출된 가스가 표시영역(DA)과 인접한 중간영역(MA)을 통해 방출될 수 있는 면적이 늘어날 수 있으며 발광층(212b)의 열화를 방지 또는 감소시킬 수 있다. 따라서, 표시 패널(10)의 수명이 늘어날 수 있다.
화소정의막(220)은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있으며 도전층(CL)의 가장자리를 덮을 수 있다. 따라서, 화소정의막(220)은 도전층(CL)의 가장자리가 손상되는 것을 방지 또는 감소시킬 수 있다. 화소정의막(220)은 중간영역(MA)에서 연속적으로 연장될 수 있다. 화소정의막(220)은 복수의 중간개구부(MOP)들을 덮을 수 있다. 화소정의막(220)은 복수의 중간개구부(MOP)들을 정의하는 도전층(CL)의 제2내측가장자리를 덮을 수 있다. 따라서, 화소정의막(220)은 복수의 중간개구부(MOP)들을 정의하는 도전층(CL)의 제2내측가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다. 일 실시예에서, 화소정의막(220)은 중간영역(MA)에서 주변영역(PA)까지 연장될 수 있다.
복수의 패턴(PT)들은 주변영역(PA)과 중첩할 수 있다. 복수의 패턴(PT)들은 화소정의막(220)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 각각 복수의 개구부(OP)들과 중첩할 수 있다. 복수의 패턴(PT)들은 복수의 개구부(OP)들을 정의하는 도전층(CL)의 제1내측가장자리를 덮을 수 있다. 따라서, 복수의 패턴(PT)들은 도전층(CL)의 제1내측가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다.
도 11은 도 10a의 표시 패널(10)을 D-D'선에 따라 개략적으로 나타낸 단면도이다. 도 11에 있어서, 도 6과 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 11을 참조하면, 표시 패널(10)은 기판(100) 및 표시층을 포함할 수 있다. 기판(100)은 표시영역(DA), 주변영역(PA), 및 중간영역(MA)을 포함할 수 있다. 주변영역(PA)은 표시영역(DA)의 외측에 배치될 수 있다. 중간영역(MA)은 표시영역(DA) 및 주변영역(PA) 사이에 배치될 수 있다.
표시층은 기판(100) 상에 배치될 수 있다. 표시층은 화소회로층 및 표시요소층을 포함할 수 있다. 화소회로층은 버퍼층(111), 제1게이트절연층(113), 제2게이트절연층(115), 층간절연층(117), 화소회로(PC), 배선(WL), 구동회로(DC), 및 유기절연층(119)을 포함할 수 있다.
일 실시예에서, 화소회로(PC) 및 구동회로(DC)는 각각 기판(100) 및 유기절연층(119) 사이에 배치될 수 있다. 화소회로(PC)는 표시영역(DA)과 중첩할 수 있다. 구동회로(DC)는 주변영역(PA)과 중첩할 수 있다. 화소회로(PC) 및 구동회로(DC)는 중간영역(MA)과 중첩하지 않을 수 있다. 일 실시예에서, 화소회로(PC)는 적어도 하나의 제1트랜지스터(T1) 및 적어도 하나의 제1스토리지 커패시터(Cst1)를 포함할 수 있다. 일 실시예에서, 적어도 하나의 제1트랜지스터(T1)는 제1반도체층(Act1), 제1게이트전극(GE1), 제1소스전극(SE1), 및 제1드레인전극(DE1)을 포함할 수 있다. 적어도 하나의 제1스토리지 커패시터(Cst1)는 제1전극(CE1) 및 제2전극(CE2)을 포함할 수 있다. 일 실시예에서, 구동회로(DC)는 적어도 하나의 제2트랜지스터(T2) 및 적어도 하나의 제2스토리지 커패시터(Cst2)를 포함할 수 있다. 일 실시예에서, 적어도 하나의 제2트랜지스터(T2)는 제2반도체층(Act2), 제2게이트전극(GE2), 제2소스전극(SE2), 및 제2드레인전극(DE2)을 포함할 수 있다. 적어도 하나의 제2스토리지 커패시터(Cst2)는 제3전극(CE3) 및 제4전극(CE4)을 포함할 수 있다.
유기절연층(119)은 제1소스전극(SE1), 제1드레인전극(DE1), 제2소스전극(SE2), 제2드레인전극(DE2), 제2배선(WL2), 및 층간절연층(117) 상에 배치될 수 있다. 유기절연층(119)은 표시영역(DA), 중간영역(MA), 및 주변영역(PA)에 배치될 수 있다. 유기절연층(119)은 유기물질을 포함할 수 있다.
표시요소층은 화소회로층 상에 배치될 수 있다. 표시요소층은 유기발광다이오드(OLED), 도전층(CL), 화소정의막(220), 및 복수의 패턴(PT)들을 포함할 수 있다.
유기발광다이오드(OLED)는 표시요소로서 화소전극(211), 발광층(212b), 및 대향전극(213)을 포함할 수 있다. 화소전극(211)은 유기절연층(119)에 구비된 컨택홀(CNT)을 통해 화소회로(PC)와 연결될 수 있다. 따라서, 유기발광다이오드(OLED)는 화소회로(PC)에 의해 제어될 수 있다.
도전층(CL)은 유기절연층(119) 상에 배치될 수 있다. 도전층(CL)은 주변영역(PA) 및 중간영역(MA)과 중첩할 수 있다. 도전층(CL)은 화소전극(211)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 도전층(CL)은 전원배선일 수 있다. 도전층(CL)은 제2전원전압을 대향전극(213)으로 전달할 수 있다. 도전층(CL)은 정전기를 감소시키기 위한 층으로 구동회로(DC)를 보호할 수 있다.
도전층(CL)은 복수의 개구부(OP)들 및 복수의 중간개구부(MOP)들을 구비할 수 있다. 복수의 개구부(OP)들은 주변영역(PA)과 중첩할 수 있다. 복수의 중간개구부(MOP)들은 중간영역(MA)과 중첩할 수 있다.
일 실시예에서, 복수의 중간개구부(MOP)들은 표시영역(DA)으로부터 주변영역(PA)으로의 방향으로 나란히 배열된 제1중간개구부(MOP1), 제2중간개구부(MOP2), 및 제3중간개구부(MOP3)를 포함할 수 있다. 일 실시예에서, 제1중간개구부(MOP1)의 평면상 면적은 제2중간개구부(MOP2)의 평면상 면적보다 클 수 있다. 제2중간개구부(MOP2)의 평면상 면적은 제3중간개구부(MOP3)의 평면상 면적보다 클 수 있다.
복수의 개구부(OP)들은 주변영역(PA)에 배치된 유기절연층(119)을 적어도 일부 노출시킬 수 있다. 복수의 중간개구부(MOP)들은 중간영역(MA)에 배치된 유기절연층(119)을 적어도 일부 노출시킬 수 있다. 따라서, 주변영역(PA) 및 중간영역(MA)에 배치된 유기절연층(119)로부터 가스가 방출될 수 있으며, 발광층(212b)의 열화를 방지 또는 감소시킬 수 있다. 따라서, 표시 패널(10)의 수명이 늘어날 수 있다. 또한, 중간영역(MA)에서 표시 패널(10)의 반사도와 주변영역(PA) 및 표시영역(DA)에서 표시 패널(10)의 반사도 차이가 감소될 수 있다. 따라서, 표시 패널(10)에 띠 형상이 시인되지 않을 수 있다.
화소정의막(220)은 화소전극(211) 및 도전층(CL) 상에 배치될 수 있다. 화소정의막(220)은 유기절연물 및/또는 무기절연물을 포함할 수 있다. 일부 실시예에서, 화소정의막(220)은 광차단물질을 구비할 수 있다.
화소정의막(220)은 화소전극(211)과 중첩하는 화소전극개구부(POP)를 구비할 수 있다. 화소전극개구부(POP)는 화소전극(211)의 중앙부분을 노출시킬 수 있다. 화소전극개구부(POP)는 유기발광다이오드에서 방출하는 빛의 발광영역을 정의할 수 있다.
화소정의막(220)은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있으며 도전층(CL)의 가장자리를 덮을 수 있다. 따라서, 화소정의막(220)은 도전층(CL)의 가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다. 화소정의막(220)은 중간영역(MA)에서 연속적으로 연장될 수 있다. 화소정의막(220)은 복수의 중간개구부(MOP)들을 덮을 수 있다. 일 실시예에서, 화소정의막(220)은 복수의 중간개구부(MOP)들을 정의하는 도전층(CL)의 제2내측가장자리를 덮을 수 있다. 따라서, 도전층(CL)의 제2내측가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다. 일 실시예에서, 화소정의막(220)은 중간영역(MA)에서 주변영역(PA)으로 연장될 수 있다.
복수의 패턴(PT)들은 주변영역(PA)과 중첩할 수 있다. 복수의 패턴(PT)들은 화소정의막(220)과 동일한 물질을 포함할 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 각각 복수의 개구부(OP)들과 중첩할 수 있다. 일 실시예에서, 복수의 패턴(PT)들은 제1방향(예를 들어, x 방향 또는 -x 방향) 및/또는 제2방향(예를 들어, y 방향 또는 -y 방향)으로 서로 이격될 수 있다. 복수의 패턴(PT)들은 복수의 개구부(OP)들을 정의하는 도전층(CL)의 제1내측가장자리를 덮을 수 있다. 따라서, 복수의 패턴(PT)들은 도전층(CL)의 제1내측가장자리가 표시 패널(10)을 제조하는 공정에서 손상되는 것을 방지 또는 감소시킬 수 있다.
발광층(212b)은 화소전극개구부(POP)와 중첩할 수 있다. 발광층(212b)은 화소전극(211)과 중첩할 수 있다. 발광층(212b)은 소정의 색상의 빛을 방출하는 고분자 또는 저분자 유기물을 포함할 수 있다.
유기발광다이오드(OLED)는 기능층(212e)을 더 포함할 수 있다. 기능층(212e)은 제1기능층(212a) 및 제2기능층(212c) 중 적어도 하나를 포함할 수 있다. 기능층(212e)은 화소전극개구부(POP)로부터 중간영역(MA)으로 연장될 수 있다. 기능층(212e)은 중간영역(MA)으로부터 주변영역(PA)으로 연장될 수 있다. 기능층(212e)은 주변영역(PA)에 배치된 가장자리를 가질 수 있다. 일 실시예에서, 기능층(212e)은 도전층(CL)의 일부와 직접적으로 접촉될 수 있으며, 도전층(CL)의 다른 일부와 접촉되지 않을 수 있다.
대향전극(213)은 화소전극(211), 발광층(212b), 기능층(212e), 및 화소정의막(220) 상에 배치될 수 있다. 대향전극(213)은 표시영역(DA)으로부터 중간영역(MA)으로 연장될 수 있다. 대향전극(213)은 중간영역(MA)으로부터 주변영역(PA)으로 연장될 수 있다. 대향전극(213)은 도전층(CL)과 직접 접촉될 수 있다. 따라서, 도전층(CL)은 낮은 저항을 유지하면서 제2전원전압을 대향전극(213)에 공급할 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
100: 기판
119: 유기절연층
211, 213: 화소전극, 대향전극
211A, 211B, 211C: 제1화소전극, 제2화소전극, 제3화소전극
212e, 212a, 212c: 기능층, 제1기능층, 제2기능층
212b, 212b1, 212b2, 212b3: 발광층, 제1발광층, 제2발광층, 제3발광층
220, PT: 화소정의막, 패턴
CL, CP: 도전층, 도전패턴
CP1, CP2, CP3: 제1도전패턴, 제2도전패턴, 제3도전패턴
Cst1, Cst2: 제1스토리지 커패시터, 제2스토리지 커패시터
MOP1, MOP2, MOP3: 제1중간개구부, 제2중간개구부, 제3중간개구부
T1, T2: 제1트랜지스터, 제2트랜지스터
d1, d2: 제1거리, 제2거리
DA, MA, PA: 표시영역, 중간영역, 주변영역
DC, PC: 구동회로, 화소회로
OP, POP: 개구부, 화소전극개구부
WL: 배선

Claims (20)

  1. 표시영역, 상기 표시영역의 외측에 배치된 주변영역, 및 상기 표시영역과 상기 주변영역 사이에 배치된 중간영역을 포함하는 기판;
    상기 표시영역, 상기 중간영역, 및 상기 주변영역에 배치된 유기절연층;
    상기 유기절연층 상에 배치되며 상기 표시영역과 중첩하는 화소전극;
    상기 유기절연층 상에 배치되며 상기 주변영역과 중첩하고 복수의 개구부들을 구비한 도전층; 및
    상기 유기절연층 상에 배치되며 상기 중간영역과 중첩하고 서로 이격된 복수의 도전패턴들;을 포함하고,
    상기 화소전극, 상기 도전층, 및 상기 복수의 도전패턴들은 동일한 물질을 포함하는, 표시 장치.
  2. 제1항에 있어서,
    상기 기판 및 상기 유기절연층 사이에 배치되며 상기 표시영역과 중첩하고 적어도 하나의 제1트랜지스터 및 적어도 하나의 제1스토리지 커패시터를 포함하는 화소회로; 및
    상기 기판 및 상기 유기절연층 사이에 배치되며 상기 주변영역과 중첩하고 적어도 하나의 제2트랜지스터 및 적어도 하나의 제2스토리지 커패시터를 포함하는 구동회로;를 더 포함하고,
    상기 화소회로는 상기 유기절연층에 구비된 컨택홀을 통해 상기 화소전극과 연결된, 표시 장치.
  3. 제2항에 있어서,
    상기 중간영역에는 트랜지스터 및 스토리지 커패시터가 배치되지 않는, 표시 장치.
  4. 제1항에 있어서,
    상기 화소전극 및 상기 복수의 도전패턴들 상에 배치되며 상기 화소전극과 중첩하는 화소전극개구부를 구비한 화소정의막;을 더 포함하고,
    상기 화소정의막은 상기 중간영역에서 연속적으로 연장된, 표시 장치.
  5. 제4항에 있어서,
    상기 도전층 상에 배치되며 상기 복수의 개구부들과 각각 중첩하는 복수의 패턴들;을 더 포함하고,
    상기 복수의 패턴들 및 상기 화소정의막은 동일한 물질을 포함하는, 표시 장치.
  6. 제4항에 있어서,
    상기 화소전극개구부에 배치된 발광층; 및
    상기 화소전극 및 상기 발광층 사이에 배치된 제1기능층 및 상기 발광층 상에 배치된 제2기능층 중 적어도 하나를 포함하는 기능층;을 더 포함하고,
    상기 기능층은 상기 화소전극개구부로부터 상기 중간영역으로 연장된, 표시 장치.
  7. 제6항에 있어서,
    상기 기능층은 상기 중간영역으로부터 상기 주변영역까지 연장된, 표시 장치.
  8. 제6항에 있어서,
    상기 발광층 및 상기 기능층 상에 배치된 대향전극;을 더 포함하고,
    상기 대향전극은 상기 표시영역으로부터 상기 주변영역으로 연장되며 상기 도전층과 직접 접촉된, 표시 장치.
  9. 제1항에 있어서,
    상기 기판 및 상기 유기절연층 사이에 배치되며 상기 중간영역과 중첩하는 배선;을 더 포함하는, 표시 장치.
  10. 제1항에 있어서,
    상기 복수의 도전패턴들은 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1도전패턴, 제2도전패턴, 및 제3도전패턴을 포함하고,
    상기 제1도전패턴 및 상기 제2도전패턴 사이의 제1거리는 상기 제2도전패턴 및 상기 제3도전패턴 사이의 제2거리와 동일한, 표시 장치.
  11. 제1항에 있어서,
    상기 복수의 도전패턴들은 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1도전패턴, 제2도전패턴, 및 제3도전패턴을 포함하고,
    상기 제1도전패턴 및 상기 제2도전패턴 사이의 제1거리는 상기 제2도전패턴 및 상기 제3도전패턴 사이의 제2거리보다 큰, 표시 장치.
  12. 제1항에 있어서,
    상기 복수의 도전패턴들은 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1도전패턴 및 제2도전패턴을 포함하고,
    상기 제1도전패턴의 평면상 면적은 상기 제2도전패턴의 평면상 면적보다 작은, 표시 장치.
  13. 제1항에 있어서,
    상기 화소전극의 평면상 형상 및 상기 복수의 도전패턴들 중 어느 하나의 평면상 형상은 동일한, 표시 장치.
  14. 제13항에 있어서,
    상기 화소전극은 서로 다른 평면상 형상을 가진 제1화소전극, 제2화소전극, 및 제3화소전극을 포함하고,
    상기 복수의 도전패턴들은 제1도전패턴, 제2도전패턴, 및 제3도전패턴을 포함하며,
    상기 제1도전패턴의 평면상 형상은 상기 제1화소전극의 평면상 형상과 동일하고,
    상기 제2도전패턴의 평면상 형상은 상기 제2화소전극의 평면상 형상과 동일하며,
    상기 제3도전패턴의 평면상 형상은 상기 제3화소전극의 평면상 형상과 동일한, 표시 장치.
  15. 제14항에 있어서,
    상기 제1화소전극과 중첩하고 적색광을 방출하는 제1발광층;
    상기 제2화소전극과 중첩하고 녹색광을 방출하는 제2발광층; 및
    상기 제3화소전극과 중첩하고 청색광을 방출하는 제3발광층;을 더 포함하는, 표시 장치.
  16. 표시영역, 상기 표시영역의 외측에 배치된 주변영역, 및 상기 표시영역과 상기 주변영역 사이에 배치된 중간영역을 포함하는 기판;
    상기 주변영역, 상기 표시영역, 및 상기 주변영역에 배치된 유기절연층;
    상기 유기절연층 상에 배치되며 상기 표시영역과 중첩하는 화소전극; 및
    상기 유기절연층 상에 배치되며 상기 주변영역과 중첩하는 복수의 개구부들 및 상기 중간영역과 중첩하고 복수의 중간개구부들을 구비한 도전층;을 포함하고,
    상기 화소전극 및 상기 도전층을 동일한 물질을 포함하고,
    상기 복수의 중간개구부들은 상기 중간영역과 중첩하고 상기 표시영역으로부터 상기 주변영역으로의 방향으로 나란히 배열된 제1중간개구부 및 제2중간개구부를 포함하며,
    상기 제1중간개구부의 평면상 면적은 상기 제2중간개구부의 평면상 면적보다 큰, 표시 장치.
  17. 제16항에 있어서,
    상기 기판 및 상기 유기절연층 사이에 배치되며 상기 표시영역과 중첩하고 적어도 하나의 제1트랜지스터 및 적어도 하나의 제1스토리지 커패시터를 포함하는 화소회로; 및
    상기 기판 및 상기 유기절연층 사이에 배치되며 상기 주변영역과 중첩하고 적어도 하나의 제2트랜지스터 및 적어도 하나의 제2스토리지 커패시터를 포함하는 구동회로;를 더 포함하고,
    상기 화소회로는 상기 유기절연층에 구비된 컨택홀을 통해 상기 화소전극과 전기적으로 연결된, 표시 장치.
  18. 제17항에 있어서,
    상기 중간영역에는 트랜지스터 및 스토리지 커패시터가 배치되지 않는, 표시 장치.
  19. 제16항에 있어서,
    상기 화소전극 및 상기 도전층 상에 배치되며 상기 화소전극과 중첩하는 화소전극개구부를 구비한 화소정의막; 및
    상기 도전층 상에 배치되며 상기 복수의 개구부들과 각각 중첩하는 복수의 패턴들;을 더 포함하고,
    상기 화소정의막은 상기 중간영역에서 연속적으로 연장되며,
    상기 복수의 패턴들 및 상기 화소정의막은 동일한 물질을 포함하는, 표시 장치.
  20. 제19항에 있어서,
    상기 화소전극개구부에 배치된 발광층;
    상기 화소전극 및 상기 발광층 사이에 배치된 제1기능층 및 상기 발광층 상에 배치된 제2기능층 중 적어도 하나를 포함하는 기능층; 및
    상기 발광층 및 상기 기능층 상에 배치된 대향전극;을 더 포함하고,
    상기 대향전극은 상기 표시영역으로부터 상기 주변영역으로 연장되며 상기 주변영역에서 상기 도전층과 직접 접촉된, 표시 장치.
KR1020210188860A 2021-12-27 2021-12-27 표시 장치 KR20230099766A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210188860A KR20230099766A (ko) 2021-12-27 2021-12-27 표시 장치
US17/984,489 US20230209899A1 (en) 2021-12-27 2022-11-10 Display apparatus
CN202211662817.6A CN116419639A (zh) 2021-12-27 2022-12-23 显示设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210188860A KR20230099766A (ko) 2021-12-27 2021-12-27 표시 장치

Publications (1)

Publication Number Publication Date
KR20230099766A true KR20230099766A (ko) 2023-07-05

Family

ID=86896585

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210188860A KR20230099766A (ko) 2021-12-27 2021-12-27 표시 장치

Country Status (3)

Country Link
US (1) US20230209899A1 (ko)
KR (1) KR20230099766A (ko)
CN (1) CN116419639A (ko)

Also Published As

Publication number Publication date
US20230209899A1 (en) 2023-06-29
CN116419639A (zh) 2023-07-11

Similar Documents

Publication Publication Date Title
US11871601B2 (en) Display apparatus
US11683951B2 (en) Display panel and display device
US11581378B2 (en) Display apparatus having pixel electrodes arranged on a planarization layer
US11715426B2 (en) Display panel and display apparatus including the same
US11785792B2 (en) Display apparatus having transmission area and method of manufacturing the same
US11088233B2 (en) Display device
US20240023390A1 (en) Display panel and display apparatus
CN218277721U (zh) 显示设备
US11818918B2 (en) Display apparatus
KR20230066198A (ko) 표시 패널 및 표시 장치
KR20230099766A (ko) 표시 장치
US11651712B2 (en) Display panel and display device
US20230172022A1 (en) Display apparatus and method of manufacturing the same
US20230247881A1 (en) Display device
US20230085460A1 (en) Display device
KR20230115409A (ko) 표시 장치
KR20230022375A (ko) 표시 패널 및 표시 장치
KR20230020068A (ko) 표시 장치
KR20230050548A (ko) 표시 패널 및 표시 장치
KR20220097839A (ko) 표시 패널 및 표시 장치
KR20220063794A (ko) 표시 패널, 표시 장치, 및 표시 장치의 제조방법
KR20230172084A (ko) 표시장치
KR20210086814A (ko) 표시 장치