KR20230099420A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20230099420A
KR20230099420A KR1020210188741A KR20210188741A KR20230099420A KR 20230099420 A KR20230099420 A KR 20230099420A KR 1020210188741 A KR1020210188741 A KR 1020210188741A KR 20210188741 A KR20210188741 A KR 20210188741A KR 20230099420 A KR20230099420 A KR 20230099420A
Authority
KR
South Korea
Prior art keywords
electrode
gate
transistor
layer
pads
Prior art date
Application number
KR1020210188741A
Other languages
English (en)
Inventor
진종우
유진형
Original Assignee
실리콘 디스플레이 (주)
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 실리콘 디스플레이 (주) filed Critical 실리콘 디스플레이 (주)
Priority to KR1020210188741A priority Critical patent/KR20230099420A/ko
Priority to US17/994,075 priority patent/US20230207760A1/en
Publication of KR20230099420A publication Critical patent/KR20230099420A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/131—Interconnections, e.g. wiring lines or terminals
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0062—Processes for devices with an active region comprising only III-V compounds
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/10—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a light reflecting structure, e.g. semiconductor Bragg reflector
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/42—Transparent materials
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H10K50/856—Arrangements for extracting light from the devices comprising reflective means
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/124—Insulating layers formed between TFT elements and OLED elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/04—Structural and physical details of display devices
    • G09G2300/0421—Structural details of the set of electrodes
    • G09G2300/0426—Layout of electrodes and connections
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2300/00—Aspects of the constitution of display devices
    • G09G2300/08—Active matrix structure, i.e. with use of active elements, inclusive of non-linear two terminal elements, in the pixels together with light emitting or modulating elements
    • G09G2300/0809—Several active elements per pixel in active matrix panels
    • G09G2300/0842—Several active elements per pixel in active matrix panels forming a memory circuit, e.g. a dynamic memory with one capacitor
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0243—Details of the generation of driving signals
    • G09G2310/0251—Precharge or discharge of pixel before applying new pixel voltage
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/02—Addressing, scanning or driving the display screen or processing steps related thereto
    • G09G2310/0262—The addressing of the pixel, in a display other than an active matrix LCD, involving the control of two or more scan electrodes or two or more data electrodes, e.g. pixel voltage dependent on signals of two data electrodes
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0753—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00 the devices being arranged next to each other
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Geometry (AREA)
  • Ceramic Engineering (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

일 실시예에 따른 표시 장치는 표시 영역 내에, 게이트 신호를 전달하는 복수의 제1 패드, 데이터 신호를 전달하는 복수의 제2 패드, 제1 전원 전압을 전달하는 복수의 제3 패드, 및 제1 전원 전압과 상이한 제2 전원 전압을 전달하는 복수의 제4 패드를 포함하는 기판, 그리고 제1 내지 제4 패드에 부착되는 제1 내지 제4 전극, 일단과 타단에 연결되어 있는 제1 트랜지스터, 제3 전극에 연결되어 있는 제2 트랜지스터, 및 제2 트랜지스터 및 제4 전극에 연결되어 있는 발광 다이오드를 각각 포함하는 복수의 표시 모듈을 포함한다.

Description

표시 장치 및 표시 장치의 제조방법{DISPLAY APPARATUS AND MANUFACTURING METHOD THEREOF}
실시예는 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
박막 트랜지스터는 액정 표시 장치 또는 유기 발광 표시 장치 등과 같은 표시 장치에서 스위칭 소자로 사용된다. 박막 트랜지스터의 이동도(mobility) 또는 누설전류 등은 캐리어(carrier)가 이동하는 경로인 채널층의 재질 및 상태에 크게 좌우된다.
어모퍼스(amorphous, 비정질(非晶質)) 산화물 반도체는, 범용의 어모퍼스 실리콘(a―Si)에 비해, 높은 캐리어 이동도(high carrier mobility)를 가지고, 광학 밴드 갭이 크며, 저온에서 성막할 수 있다. 그러므로, 대형·고해상도·고속 구동이 요구되는 차세대 디스플레이나, 높은 투과도가 요구되는 투명 디스플레이, 내열성이 낮은 수지 기판 등에 대한 적용이 기대되고 있다.
실시예는 외부 전압에 의한 커플링이나 누설 전류 등에 강건한 표시 장치를 제공하는 것을 그 목적으로 한다.
일 실시예에 따른 표시 장치는, 표시 영역 내에, 게이트 신호를 전달하는 복수의 제1 패드, 데이터 신호를 전달하는 복수의 제2 패드, 제1 전원 전압을 전달하는 복수의 제3 패드, 및 제1 전원 전압과 상이한 제2 전원 전압을 전달하는 복수의 제4 패드를 포함하는 기판, 그리고 제1 내지 제4 패드에 부착되는 제1 내지 제4 접합 전극, 제3 접합 전극에 전기적으로 연결되어 있고 산화물 반도체를 포함하는 활성층을 갖는 제1 트랜지스터, 제1 접합 전극과 제2 접합 전극에 전기적으로 연결되어 있는 제2 트랜지스터, 및 제1 트랜지스터 및 제4 접합 전극에 전기적으로 연결되어 있는 발광 다이오드를 각각 포함하는 복수의 표시 모듈을 포함한다.
제1 트랜지스터는 발광 다이오드의 애노드에 연결되어 있는 일단과 제1 게이트, 제2 트랜지스터에 연결되어 있는 제2 게이트, 및 제3 접합 전극에 연결되어 있는 타단을 포함할 수 있다.
기판은 제1 방향으로 연장되고 제1 방향과 교차하는 제2 방향을 따라 배열되어 있는 복수의 게이트선 및 복수의 제2 전원 전압선, 제2 방향으로 연장되고 제1 향을 따라 배열되어 있는 복수의 데이터선 및 복수의 제1 전원 전압선을 더 포함하고, 복수의 제1 패드는 복수의 게이트선에 연결되어 있고, 복수의 제2 패드는 복수의 데이터선에 연결되어 있으며, 복수의 제3 패드는 복수의 제1 전원 전압선에 연결되어 있고, 복수의 제4 패드는 복수의 제2 전원 전압선에 연결되어 있다.
복수의 게이트선 및 복수의 제2 전원 전압선과 복수의 데이터선 및 복수의 제1 전원 전압선은 서로 상이한 층에 위치할 수 있다.
복수의 표시 모듈 각각은, 기판, 기판 상의 제1 도전성 반도체층, 제1 도전성 반도체층 상의 제1 활성층, 제1 활성층 상의 제2 도전성 반도체층, 제2 도전성 반도체층 상의 반사층, 반사층을 덮는 제1 보호층, 및 제1 도전성 반도체층에 연결되어 있는, 제1 보호층 상의 일단 및 반사층에 연결되어 있는, 보호층 상의 타단을 포함하는 표시 소자 ? 발광 다이오드는 제1 도전성 반도체층, 제1 활성층, 및 제2 도전성 반도체층을 포함함 - , 그리고 제1 보호층 상의 제1 게이트 전극, 제1 게이트 전극 상의 게이트 절연막, 게이트 절연막 상의 제2 활성층, 제2 활성층 상의 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극을 덮는 제2 보호층, 및 제2 보호층 상의 제2 게이트 전극을 포함하는 트랜지스터를 더 포함하고, 제1 접합 전극은 일단에 연결되어 있고, 제2 접합 전극은 드레인 전극에 연결되어 있으며, 타단은 소스 전극에 연결되어 있다.
다른 실시예에 따른 표시 장치는 표시 영역 내에, 게이트 신호를 전달하는 복수의 제1 패드, 발광 제어 신호를 전달하는 복수의 제2 패드, 데이터 신호를 전달하는 복수의 제3 패드, 초기화 전압을 전달하는 복수의 제4 패드, 제1 전원 전압을 전달하는 복수의 제5 패드, 및 제1 전원 전압과 상이한 제2 전원 전압을 전달하는 복수의 제6 패드를 포함하는 기판, 그리고 복수의 제1 패드 중 제1-1 패드 및 제1-2 패드에 각각 부착되는 제1-1 및 제1-2 접합 전극, 제2 패드 내지 제6 패드에 각각 부착되는 제2 내지 제6 접합 전극, 제5 접합 전극과 제1 노드 사이에 전기적으로 연결되어 있는 커패시터, 커패시터의 양단 전압에 기초하여 구동 전류를 출력하는 제1 트랜지스터, 제1 트랜지스터의 게이트에 초기화 전압을 전달하고, 산화물 반도체를 포함하는 활성층을 갖는 제2 트랜지스터, 및 구동 전류에 의해 발광하는 발광 다이오드를 각각 포함하는 복수의 표시 모듈을 포함한다.
제2 트랜지스터는 제1 트랜지스터의 게이트에 연결되어 있는 일단, 제1-1 접합 전극에 전기적으로 연결되어 있는 제1 게이트, 제4 패드에 전기적으로 연결되어 있는 타단과 제2 게이트를 포함할 수 있다.
복수의 표시 모듈 각각은, 발광 다이오드의 애노드에 초기화 전압을 전달하고, 산화물 반도체를 포함하는 활성층을 갖는 제3 트랜지스터를 더 포함할 수 있다.
제3 트랜지스터는 발광 다이오드의 애노드에 연결되어 있는 일단, 제1-1 접합 전극에 전기적으로 연결되어 있는 제1 게이트, 제4 패드에 전기적으로 연결되어 있는 타단과 제2 게이트를 포함할 수 있다.
복수의 표시 모듈 각각은, 제1 트랜지스터의 게이트와 일단 사이에 연결되고, 산화물 반도체를 포함하는 활성층, 제1-2 접합 전극에 전기적으로 연결되어 있는 제1 게이트 및 제1 트랜지스터의 게이트에 전기적으로 연결되어 있는 제2 게이트를 포함하는 제4 트랜지스터를 더 산화물 반도체를 포함할 수 있다.
또 다른 실시예에 따른 표시 장치는 기판, 기판 상의 제1 도전성 반도체층, 제1 도전성 반도체층 상의 제1 활성층, 제1 활성층 상의 제2 도전성 반도체층, 제2 도전성 반도체층 상의 반사층, 반사층을 덮는 제1 보호층, 및 제1 도전성 반도체층에 연결되어 있는, 제1 보호층 상의 일단 및 반사층에 연결되어 있는, 보호층 상의 타단을 포함하는 표시 소자, 제1 보호층 상의 제1 게이트 전극, 제1 게이트 전극 상의 게이트 절연막, 게이트 절연막 상의 산화물 반도체를 포함하는 제2 활성층, 제2 활성층 상의 소스 전극 및 드레인 전극, 소스 전극 및 드레인 전극을 덮는 제2 보호층, 및 제2 보호층 상의 제2 게이트 전극을 포함하는 트랜지스터, 그리고 일단에 연결되어 있는 제1 접합 전극 및 드레인 전극에 연결되어 있는 제2 접합 전극을 포함하고, 타단은 소스 전극에 연결되어 있다.
제1 게이트 전극 또는 제2 게이트 전극은 소스 전극에 연결되어 있다.
제1 도전성 반도체층 및 제2 도전성 반도체층은 III-V족 물질로 구성될 수 있다.
제1 활성층은 III-V족 물질로 구성될 수 있다.
일단, 타단, 제1 게이트 전극, 소스 전극, 드레인 전극, 제2 게이트 전극, 제1 접합 전극, 및 제2 접합 전극 중 적어도 하나 이상의 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), Ag 나노와이어 중 적어도 하나의 투명재료를 포함할 수 있다.
일 실시예에 따른 표시 장치의 제조 방법은 기판 상에 제1 도전성 반도체층을 형성하는 단계, 제1 도전성 반도체층 상에 제1 활성층을 형성하는 단계, 제1 활성층 상에 제2 도전성 반도체층을 형성하는 단계, 제2 도전성 반도체층 상에 반사층을 형성하여 발광 다이오드를 형성하는 단계, 반사층을 덮는 제1 보호층을 형성하는 단계, 제1 보호층 상에 제1 도전성 반도체층에 연결되는 일단 및 반사층에 연결되는 타단과 제1 게이트 전극을 형성하는 단계, 제1 게이트 전극 상에 게이트 절연막을 형성하는 단계, 게이트 절연막 상에 산화물 반도체를 포함하는 제2 활성층을 형성하는 단계, 제2 활성층 상에 드레인 전극 및 타단에 연결되는 소스 전극을 형성하는 단계, 소스 전극 및 드레인 전극을 덮는 제2 보호층을 형성하는 단계, 제2 보호층 상에 제2 게이트 전극을 형성하여 트랜지스터를 형성하는 단계, 제2 게이트 전극 상에 제3 보호층을 형성하는 단계, 제3 보호층 상에 일단에 연결되는 제1 접합 전극 및 드레인 전극에 연결되는 제2 접합 전극을 형성하는 단계, 발광 다이오드와 트랜지스터가 형성된 기판을 복수의 표시 모듈로 커팅하는 단계, 그리고 발광 다이오드가 발광하는 데 사용되는 신호가 인가되는 복수의 패드를 포함하는 기판에 표시 모듈을 부착하는 단계를 포함하고, 제1 게이트 전극 또는 제2 게이트 전극은 소스 전극에 연결되어 있다.
실시예에 따른 표시 장치 및 표시 장치의 제조방법의 효과에 대해 설명하면 다음과 같다.
실시예들 중 적어도 하나에 의하면, 표시 품질이 우수한 표시 장치를 제공할 수 있다는 장점이 있다.
그리고, 실시예들 중 적어도 하나에 의하면, 소비 전력이 낮은 고해상도 표시 장치를 제공할 수 있다는 장점이 있다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 2는 일 실시예에 따른 표시 장치의 표시 소자의 일례를 나타낸 회로도이다.
도 3은 일 실시예에 따른 표시 장치의 기판을 나타낸 평면도이다.
도 4는 도 3의 기판에 표시 모듈이 접합된 표시 장치의 일부 영역의 단면도이다.
도 5 내지 도 7은 일 실시예에 따른 표시 장치를 제조하는 방법에 따라 제조되는 표시 모듈의 단면도이다.
도 8은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다.
도 9는 다른 실시예에 따른 표시 장치의 표시 소자의 일례를 나타낸 회로도이다.
그러면 첨부한 도면을 참고로 하여 실시예에 대하여 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자가 용이하게 실시할 수 있도록 상세히 설명한다. 그러나 실시예는 여러 가지 상이한 형태로 구현될 수 있으며 여기에서 설명하는 실시예에 한정되지 않는다.
도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 실시예가 반드시 도시된 바에 한정되지 않는다.
그리고, 도면에서 여러 층 및 영역을 명확하게 표현하기 위하여 두께를 확대하여 나타내었다. 그리고 도면에서, 설명의 편의를 위해, 일부 층 및 영역의 두께를 과장되게 나타내었다. 층, 막, 영역, 판 등의 부분이 다른 부분 "위에" 있다고 할 때, 이는 다른 부분 "바로 위에" 있는 경우뿐 아니라 그 중간에 또 다른 부분이 있는 경우도 포함한다.
또한, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함" 한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다. 또한, 명세서 전체에서, "~ 상에"라 함은 대상 부분의 위 또는 아래에 위치함을 의미하는 것이며, 반드시 중력 방향을 기준으로 상 측에 위치하는 것을 의미하는 것은 아니다.
이하, 도 1을 참조하여 일 실시예에 따른 표시 장치에 대해 설명한다.
도 1은 일 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다. 도 1에 도시된 바와 같이, 표시 장치(10)는 복수의 표시 모듈(100a, 100b, 100c, …, 100z), 복수의 표시 모듈(100a, 100b, 100c, …, 100z)이 위치하는 기판(200), 및 복수의 표시 모듈(100a, 100b, 100c, …, 100z)에 대응하는 신호를 제공하는 구동부(300, 400)를 포함한다.
각각의 표시 모듈(100)은 구동부(300, 400)로부터의 신호에 따라 발광하는 표시 소자를 포함한다. 하나의 표시 모듈(100)은 하나의 색 파장의 광을 방출하는 표시 소자를 하나씩 갖거나, 복수로 가질 수 있다.
구동부(300, 400)로부터의 신호는 각각의 표시 모듈(100)의 복수의 접합 전극(110a, 111a, 112a, 113a)을 통해 각각의 표시 모듈(100)에 전달될 수 있다. 복수의 접합 전극(110a, 111a, 112a, 113a)은 기판(200) 상의 접합 패드와 전기적으로 연결된다.
복수의 접합 전극(110a, 111a, 112a, 113a)의 개수는 각각의 표시 모듈(100)에 포함된 표시 소자의 개수에 따라 상이하다. 예를 들어, 하나의 표시 소자에 네 종류의 신호(예를 들어, 게이트 신호, 데이터 신호, 제1 전원전압, 및 제2 전원전압)가 인가되면, 하나의 표시 소자를 갖는 표시 모듈(100)은 네 개의 접합 전극을 가질 수 있고, 4개의 표시 소자를 갖는 표시 모듈(100)은 16개의 접합 전극을 가질 수 있다. 복수의 접합 전극(110a, 111a, 112a, 113a)은 투명 재료로 형성될 수 있다.
복수의 표시 소자를 갖는 표시 모듈(100)의 경우, 각 표시 소자에 공통적으로 인가되는 신호를 전달받는 공통 접합 전극을 포함할 수도 있다. 예를 들어, 1X4 형태로 4개의 표시 소자를 갖는 표시 모듈(100)은 7개의 접합 전극(4개의 데이터 신호 접합 전극, 1개의 게이트 신호 접합 전극, 1개의 제1 전원전압 접합 전극, 및 1개의 제2 전원전압 접합 전극)을 가질 수 있다.
기판(200)은 복수의 신호선을 포함한다. 예를 들어, 기판(200)은 복수의 게이트선(G1, G2, …, Gn) 및 복수의 데이터선(D1, D2, …, Dm)을 포함한다. 또한, 기판(200)은 전원 전압을 제공하는 전원전압선(VDD, VSS)을 포함한다. 복수의 신호선은 기판(200) 상에서 서로 상이한 층으로 위치하거나, 동일한 층에 위치할 수 있다.
복수의 데이터선(D1, D2, …, Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 복수의 게이트선(G1, G2, …, Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다.
기판(200) 상의 접합 패드는 기판(100)의 표면 상에 위치할 수 있다. 기판(200) 상에서 하나의 표시 소자에 연결되는 접합 패드들의 배치 형태는 동일하다. 기판(200) 상의 접합 패드는 복수의 신호선과 전기적으로 연결된다.
게이트 구동부(300)는 복수의 게이트선(G1, G2, …, Gn)을 통해 각각의 표시 모듈(100)과 연결된다. 게이트 구동부(300)는 제어 신호에 따라 복수의 게이트 신호를 생성하여 복수의 게이트선 중 대응하는 게이트선에 전달한다.
소스 구동부(400)는 복수의 데이터선(D1, D2, …, Dm)을 통해 각각의 표시 모듈(100)과 연결된다. 소스 구동부(400)는 영상 데이터 신호, 제어 신호 등을 전달받아 복수의 데이터선(D1, D2, …, Dm) 중 대응하는 데이터선에 데이터 신호를 전달한다. 소스 구동부(400)는 영상 데이터 신호에 따른 계조 전압을 선택하여 데이터 신호로서 복수의 데이터선에 전달한다.
소스 구동부(400)는 영상 데이터 신호를 샘플링 및 홀딩하고, 복수의 데이터선(D1, D2, …, Dm) 각각에 복수의 데이터 신호를 전달한다. 예를 들어, 소스 구동부(400)는 이네이블 레벨의 게이트 신호에 대응하여 복수의 데이터선(D1, D2, …, Dm)에 소정의 전압 범위를 갖는 데이터 신호를 인가할 수 있다.
이외에도, 게이트 구동부(300) 및/또는 소스 구동부(400)는 전원전압선(VDD, VSS)에 제1 전원전압과 제2 전원전압을 인가할 수 있다. 전원전압선(VDD)에 인가되는 제1 전원전압과 전원전압선(VSS)에 인가되는 제2 전원전압은 상이한 값을 가질 수 있다.
기판(200)과 기판 상의 신호선들(G1, G2, …, Gn, D1, D2, …, Dm, VDD, VSS) 및 패드들(110a, 111a, 112a, 113a)을 투명한 물질로 형성하고, 표시 모듈(100)에도 투명 전극을 사용함으로써, 투과도가 높은 표시 장치(10)가 구현될 수 있다.
한편, 기판(200)이 스트레처블, 플렉서블, 벤더블, 폴더블한 성질을 갖는 경우, 기판(200)에 표시 모듈(100)을 장착함으로써, 투과도가 높은 곡면 디스플레이가 구현될 수 있다. 또는 기판(200)에 표시 모듈(100)을 장착한 후에 기판(200)을 특정 형태로 굴곡된 곡면 유리 기판 등에 부착함으로써, 투과도가 높은 곡면 디스플레이가 구현될 수도 있다. 이러한 곡면 디스플레이는 차량의 앞유리, 뒷유리, 사이드 미러, 건물의 유리, 거울로서 사용될 수 있다.
다음으로 도 2를 참조하여, 표시 모듈(100)에 포함된 표시 소자에 대해 설명한다.
도 2는 일 실시예에 따른 표시 장치의 표시 소자의 일례를 나타낸 회로도이다. 표시 모듈(100a)을 예를 들어 설명한다.
도 2를 참조하면, 표시 소자는 제1 트랜지스터(T1), 제2 트랜지스터(T2), 스토리지 커패시터(C1), 및 발광 다이오드(LED)를 포함한다.
제1 트랜지스터(T1)의 게이트는 제1 노드(N1)에서 스토리지 커패시터(C1)의 일 전극과 연결되어 있고, 제1 트랜지스터(T1)의 일단은 접합 전극(112a)을 통해 제1 전원전압을 공급하는 전원전압선(VDD)과 연결되어 있으며, 제1 트랜지스터(T1)의 타단은 발광 다이오드(LED)의 애노드(anode)와 전기적으로 연결되어 있다. 제1 트랜지스터(T1)는 제2 트랜지스터(T2)의 스위칭 동작에 따라 데이터 신호를 전달받아 발광 다이오드(LED)에 구동 전류를 공급한다.
제2 트랜지스터(T2)의 게이트는 접합 전극(110a)을 통해 제1 게이트선(G1)과 연결되어 있고, 제2 트랜지스터(T2)의 일단은 접합 전극(111a)을 통해 데이터선(D1)과 연결되어 있으며, 제2 트랜지스터(T2)의 타단은 제1 트랜지스터(T1)의 게이트와 제1 노드(N1)에서 연결되어 있다.
이러한 제2 트랜지스터(T2)는 게이트선(G1)을 통해 전달받은 게이트 신호에 따라 턴 온되어 데이터선(D1)으로 전달된 데이터 신호를 제1 노드(N1)으로 전달하는 스위칭 동작을 수행한다.
제1 및 제2 트랜지스터(T1, T2)는 n형 트랜지스터일 수 있다. 또한, 제1 및 제2 트랜지스터(T1, T2)는 더블 게이트 트랜지스터일 수 있다. 더블 게이트 트랜지스터는 채널 영역을 활성층, 활성층과 적어도 일부가 중첩하는 제1 게이트 전극, 활성층과 적어도 일부가 중첩하는 제2 게이트 전극, 및 활성층의 소스 및 드레인 영역에 연결되는 소스 및 드레인 전극을 포함하는 트랜지스터이다.
일 예에 따르면, 제1 게이트 전극은 활성층의 위에서 활성층의 채널 영역과 적어도 일부가 중첩하고, 제2 게이트 전극은 활성층의 아래에서 활성층의 채널 영역과 적어도 일부가 중첩할 수 있다. 다른 예에 따르면, 제1 게이트 전극은 활성층의 아래에서 활성층의 채널 영역과 적어도 일부가 중첩하고, 제2 게이트 전극은 활성층의 위에서 활성층의 채널 영역과 적어도 일부가 중첩할 수 있다.
제1 트랜지스터(T1)는 제1 노드(N1)에 연결되는 제1 게이트 전극과 발광 다이오드(LED)의 애노드에 연결되는 제2 게이트 전극을 포함할 수 있다. 제2 노드(N2)는 제1 트랜지스터(T1)의 소스 전극과 연결되므로, 제1 트랜지스터(T1)는 소스 싱크 더블 게이트 트랜지스터로 지칭될 수 있다.
제2 트랜지스터(T2)는 서로 직접 연결되는 제1 게이트 전극과 제2 게이트 전극을 포함할 수 있다. 제2 트랜지스터(T2)는 게이트 싱크 더블 게이트 트랜지스터로 지칭될 수 있다.
제1 및 제2 트랜지스터(T1, T2) 가 더블 게이트 트랜지스터 구조를 가짐으로써, 소자의 신뢰성이 증가될 수 있다.
제1 및 제2 트랜지스터(T1, T2) 각각의 활성층은 산화물 반도체를 포함할 수 있다. 산화물 반도체 트랜지스터는 저온 공정이 가능하며, 폴리 실리콘 트랜지스터에 비하여 낮은 전하 이동도를 갖는다. 이와 같은 산화물 반도체 트랜지스터는 오프 전류 특성이 우수하다.
산화물 반도체는 금속 산화물 반도체로서, 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속의 산화물 또는 아연(Zn), 인듐(In), 갈륨(Ga), 주석(Sn), 티타늄(Ti) 등의 금속과 이들의 산화물의 조합으로 이루어질 수 있다. 예를 들어, 산화물 반도체는 티타늄(Ti), 하프늄(Hf), 지르코늄(Zr), 알루미늄(Al), 탄탈륨(Ta), 게르마늄(Ge), 아연(Zn), 갈륨(Ga), 주석(Sn) 또는 인듐(In)을 기본으로 하는 산화물, 이들의 복합 산화물인 산화아연(ZnO), 인듐-갈륨-아연 산화물(In-Ga-Zn-O), 인듐-아연 산화물(In-Zn-O), 아연-주석 산화물(Zn-Sn-O), 인듐-갈륨 산화물 (In-Ga-O), 인듐-주석 산화물(In-Sn-O), 인듐-지르코늄 산화물(In-Zr-O), 인듐-지르코늄-아연 산화물(In-Zr-Zn-O), 인듐-지르코늄-주석 산화물(In-Zr-Sn-O), 인듐-지르코늄-갈륨 산화물(In-Zr-Ga-O), 인듐-알루미늄 산화물(In-Al-O), 인듐-아연-알루미늄 산화물(In-Zn-Al-O), 인듐-주석-알루미늄 산화물(In-Sn-Al-O), 인듐-알루미늄-갈륨 산화물(In-Al-Ga-O), 인듐-탄탈륨 산화물(In-Ta-O), 인듐-탄탈륨-아연 산화물(In-Ta-Zn-O), 인듐-탄탈륨-주석 산화물(In-Ta-Sn-O), 인듐-탄탈륨-갈륨 산화물(In-Ta-Ga-O), 인듐-게르마늄 산화물(In-Ge-O), 인듐-게르마늄-아연 산화물(In-Ge-Zn-O), 인듐-게르마늄-주석 산화물(In-Ge-Sn-O), 인듐-게르마늄-갈륨 산화물(In-Ge-Ga-O), 티타늄-인듐-아연 산화물(Ti-In-Zn-O), 하프늄-인듐-아연 산화물(Hf-In-Zn-O) 중 어느 하나를 포함할 수 있다.
스토리지 커패시터(C1)의 타 전극은 발광 다이오드(LED)의 애노드에 연결되어 있다.
발광 다이오드(LED)의 캐소드(cathode)는 접합 전극(113a)를 통해 전원전압선(VSS)과 연결되어 있다. 발광 다이오드(LED)는 제1 트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
다음으로, 도 3을 참조하여 표시 모듈(100)이 배치되는 기판(200)에 대해 설명한다.
도 3은 일 실시예에 따른 표시 장치의 기판을 나타낸 평면도이다.
기판(200) 상에는 제1 방향(x축 방향)을 따라 연장된 게이트선(210) 및 전원전압선(213)이 제2 방향(y축 방향)을 따라 배열되어 있고, 제2 방향(y축 방향)을 따라 연장된 데이터선(211) 및 전원전압선(212)이 제1 방향(x축 방향)을 따라 배열되어 있다.
게이트선(210) 및 전원전압선(213)은 데이터선(211) 및 전원전압선(212)과 상이한 층으로 위치할 수 있다.
하나의 표시 소자에 대응하는 패드들(210c, 211c, 212c, 213c)의 배치 형태는 기판(200) 상에서 동일할 수 있다. 패드들(210c, 211c, 212c, 213c) 각각은 복수의 신호선(210a, 211a, 212a, 213a) 중 대응하는 신호선에 연결 배선(210b, 211b, 212b, 213b) 중 대응하는 하나를 통해 연결되어 있다.
다음으로 도 4를 참조하여 표시 장치의 구조에 대해 설명한다.
도 4는 도 3의 기판에 표시 모듈이 접합된 표시 장치의 일부 영역의 단면도이다.
도 4를 참조하면, 표시 모듈(100)은 기판(200) 상에 위치하고 있다. 표시 모듈(100)의 접합 전극(112a, 113a)은 기판(200)의 패드(212c, 213c)에 전기적으로 연결되어 있다.
표시 소자(120)는 모듈 기판(101) 상에 위치할 수 있다. 이때 모듈 기판(101)은 사파이어, 실리콘 탄화물, 아연 산화물, 갈륨 질화물, 알루미늄 질화물, 지르코늄 이붕소화물, 갈륨 비소, 및 실리콘으로 이루어지는 군에서 선택되는 것일 수 있으나, 이에 제한되는 것은 아니다.
구체적으로, 사파이어 이외에, 유리, 실리콘 카바이드, 실리콘, GaAs, GaP, AlGaINP, Ge, SiSe, GaN, AlInGaN, InGaN 등의 다른 이종기판을 사용해도 무방하다.
모듈 기판(101) 상에는 트랜지스터(130)가 위치한다. 표시 소자(120)는 트랜지스터(130)(도 2의 제1 트랜지스터(T1))와 연결되어 있다. 예를 들어 표시 소자(120)의 전극(126)은 트랜지스터(130)의 전극(135)과 상호 연결되어 있다.
본 발명의 일 실시예에 따른 트랜지스터(130)는 코플라나, 스태거드, 인버디트 코플라나, 및 인버티드 스태거드 구조 중 어느 하나로 구성될 수 있다.
표시 소자(120)는 제1 도전성 반도체층(121), 제1 전극(125), 제1 활성층(122), 제2 도전성 반도체층(123), 제2 전극(126), 및 제1 보호층(127)을 포함한다.
보다 구체적으로, 모듈 기판(101) 상에 제1 도전성 반도체층(121)이 위치한다. 제1 도전성 반도체층(121) 상에 제1 활성층(122)이 위치하고, 제1 활성층(122) 상에 제2 도전성 반도체층(123)이 위치한다.
이때, 제1 활성층(122)은 GaN, InGaN, AlGaN, GaP, AlGaInP, AlInP, InP, GaAs, InGaAs, AlGaAs 등의 양자 우물 구조를 가질 수 있으며, III-V족 물질로 구성될 수 있다.
제1 도전성 반도체층(121)과 제2 도전성 반도체층(123)은 p-GaN계 반도체 물질 또는 n-GaN계 반도체 물질을 포함할 수 있으나, 제1 활성층(122), 반도체층(121, 123)을 구성하는 물질은 이에 한정되지 않는다. n-GaN계 반도체 물질로는 GaN, n-GaN, n-InGaN, n-AlGaN, n-GaP, n-AlGaInP, n-AlInP, n-InP, n-GaAs, n-InGaAs, n-AlGaAs 등의 III-V 족 물질이 될 수 있다. 제1 도전성 반도체층(121)이 n-GaN계 반도체 물질을 포함하는 경우, 제1 도전성 반도체층(121)의 도핑에는 사용되는 불순물은 Si, Ge, Se, Te, 또는 C 등을 포함한다. p-GaN계 반도체 물질로는 GaN, p-GaN, p-InGaN, p-AlGaN, p-GaP, p-AlGaInP, p-AlInP, p-InP, p-GaAs, p-InGaAs, p-AlGaAs 등의 III-V 족 물질이 될 수 있다. 여기서, 제2 도전성 반도체층(123)이 p-GaN계 반도체 물질을 포함하는 경우, 제2 도전성 반도체층(123)의 도핑에 사용되는 불순물 Mg, Zn, 또는 Be 등을 포함한다.
제2 도전성 반도체층(123) 상에 반사층(124)이 위치한다. 이로써 표시 모듈(100)은 A1방향으로 광을 방출한다.
반사층(124) 상에는 제1 보호층(127)이 위치한다. 제1 전극(125)은 컨택홀을 통해 제1 도전성 반도체층(121)에 연결되어 있고, 제2 전극(126)은 컨택홀을 통해 반사층(124)에 연결되어 있다. 제1 전극(125) 및 제2 전극(126)은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), 및 Ag 나노와이어 중 적어도 하나를 포함하는 투명재료를 포함할 수 있다.
한편, 트랜지스터(130)는 제1 게이트 전극(131), 게이트 절연막(132), 제2 활성층(133), 소스 전극(134), 드레인 전극(135), 제2 보호층(136), 및 제2 게이트 전극(137)을 포함하여 구성된다. 트랜지스터(130)는 듀얼 게이트 트랜지스터로서, 트랜지스터(130)를 통해 흐르는 누설 전류를 감소시킬 수 있다.
구체적으로 제1 보호층(127) 상에는 제1 게이트 전극(131)이 위치한다. 제1 게이트 전극(131) 상에는 게이트 절연막(132)이 위치하고, 게이트 절연막(132) 상에는 제2 활성층(133)이 위치하고, 제2 활성층(133) 상에는 드레인 전극(135)과 소스 전극(134)이 위치한다. 제1 게이트 전극(131), 드레인 전극(135), 및 소스 전극(134)은 ITO, IZO, 및 Ag 나노와이어 중 적어도 하나를 포함하는 투명재료로 형성될 수 있다.
제2 활성층(133)은 비정질 실리콘, 다결정 실리콘, 및 산화물 반도체 중에서 적어도 하나를 포함할 수 있다.
또한, 표시 소자(120)의 제2 전극(126)과 트랜지스터(130)의 드레인 전극(135)은 전기적으로 연결되어 있으며, 동일한 재료로도 형성될 수 있다.
제2 활성층(133), 소스 전극(134), 및 드레인 전극(135) 상에는 제2 보호층(136)이 위치하고, 제2 보호층(136) 상에는 제2 게이트 전극(137)이 위치한다. 제2 게이트 전극(137)은 ITO, IZO, 및 Ag 나노와이어 중 적어도 하나를 포함하는 투명재료로 형성될 수 있다.
상기와 같이 구성된 트랜지스터(130) 상에는 제3 보호층(102)이 형성되어 트랜지스터(130)를 보호할 수 있다.
제3 보호층(102) 상에는 접합 전극(113a) 및 접합 전극(112a)이 위치한다. 접합 전극(113a)은 컨택홀을 통해 제1 전극(125)에 연결되어 있고, 접합 전극(112a)은 컨택홀을 통해 트랜지스터(130)의 소스 전극(134)에 연결되어 있다. 접합 전극들(112a, 113a)은 ITO, 또는 IZO, 및 Ag 나노와이어 중 적어도 하나를 포함하는 투명재료로 형성될 수 있다.
기판(200)은 제1 기판층(201), 제1 기판층(201) 상에 위치한 데이터선(211) 및 전원전압선(212), 데이터선(211) 및 전원전압선(212) 상에 위치한 제2 기판층(202), 제2 기판층(202) 상에 위치한 게이트선(미도시) 및 전원전압선(213), 게이트선(미도시) 및 전원전압선(213) 상에 위치한 제3 기판층(203), 제3 기판층(203) 상에 위치하며 대응하는 신호선에 컨택홀을 통해 연결되어 있는 패드들(212c, 213c)을 포함한다.
다음으로, 도 5 내지 도 7을 참조하여 표시 모듈(100)을 제조하는 방법에 대해 설명한다.
도 5 내지 도 7은 일 실시예에 따른 표시 장치를 제조하는 방법에 따라 제조되는 표시 모듈의 단면도이다.
도 5에 도시된 바와 같이, 모듈 기판(101) 상에 제1 도전성 반도체층(121), 제1 활성층(122), 제2 도전성 반도체층(123), 및 반사층(124)을 형성한다.
제1 보호층(127)을 제1 도전성 반도체층(121), 제1 활성층(122), 제2 도전성 반도체층(123), 및 반사층(124) 상에 형성한다.
그리고, 제1 보호층(127) 상에 제1 전극(125) 및 제2 전극(126)을 형성한다. 제1 전극(125)은 컨택홀을 통해 제1 도전성 반도체층(121)에 연결된다. 제2 전극(126)은 컨택홀을 통해 반사층(124)에 연결된다.
다음으로 도 6에 도시된 바와 같이, 표시 소자(120) 상에 트랜지스터(130)를 형성한다.
제1 보호층(127)상에 제1 게이트 전극(131)을 형성한다. 제1 게이트 전극(131)은 제1 전극(125) 및 제2 전극(126)과 함께 형성될 수 있다. 제1 게이트 전극(131), 제1 전극(125), 및 제2 전극(126) 상에 게이트 절연막(132)을 형성한다.
게이트 절연막(132) 상에 제2 활성층(133)을 형성하고, 제2 활성층(133)의 드레인 영역과 소스 영역에 각각 드레인 전극(135)과 소스 전극(134)을 형성한다. 트랜지스터(130)의 드레인 전극(135)은 컨택홀을 통해 표시 소자(120)의 제2 전극(126)과 연결되어 있다.
제2 활성층(133), 소스 전극(134), 및 드레인 전극(135) 상에 제2 보호층(136)을 형성한다. 제2 보호층(136) 상에 제2 게이트 전극(137)을 형성한다.
제2 보호층(136) 및 제2 게이트 전극(137) 상에 제3 보호층(102)을 형성한다. 제1 내지 제3 보호층(127, 136, 102)은 실리콘 산화물(SiOx) 또는 실리콘 질화물(SiNx)의 단일층 또는 복층으로 구성될 수 있으나, 이에 제한되지 않는다.
제3 보호층(102) 상에 접합 전극(113a) 및 접합 전극(112a)을 형성한다. 접합 전극(113a)은 컨택홀을 통해 제1 전극(125)에 연결되고, 접합 전극(112a)은 컨택홀을 통해 트랜지스터(130)의 소스 전극(134)에 연결된다.
도 7을 참조하면, 모듈 기판(101) 상에 형성된 표시 소자(120)와 트랜지스터(130)를 커팅 라인(140)을 따라 커팅하여 적어도 하나의 표시 소자(120)를 갖는 표시 모듈(100-1, 100-2)로 분리한다.
다음으로, 도 8 및 도 9를 참조하여 다른 실시예의 표시 장치에 대해 설명한다.
도 8은 다른 실시예에 따른 표시 장치를 개략적으로 나타낸 블록도이다. 도 8에 도시된 바와 같이, 표시 장치(80)는 복수의 표시 모듈(800a, 800b, 800c, …, 800z), 복수의 표시 모듈(800a, 800b, 800c, …, 800z)이 위치하는 기판(200), 및 복수의 표시 모듈(800a, 800b, 800c, …, 800z)에 대응하는 신호를 제공하는 구동부(300, 400, 500)를 포함한다.
각각의 표시 모듈(800)은 구동부(300, 400, 500)로부터의 신호에 따라 발광하는 표시 소자를 포함한다. 하나의 표시 모듈(800)은 하나의 색 파장의 광을 방출하는 표시 소자를 하나씩 갖거나, 복수로 가질 수 있다. 또한, 동일한 게이트 선(G1)에 연결된 표시 모듈(800a, 800b)은 서로 끼워 맞춰지는 형태를 가질 수 있다.
구동부(300, 400, 500)로부터의 신호는 각각의 표시 모듈(800)의 복수의 접합 전극(810a, 811a, 812a, 813a, 814a, 815a, 816a)을 통해 각각의 표시 모듈(800)에 전달될 수 있다. 복수의 접합 전극(810a, 811a, 812a, 813a, 814a, 815a, 816a)은 기판(200) 상의 접합 패드와 전기적으로 연결된다.
복수의 접합 전극(810a, 811a, 812a, 813a, 814a, 815a, 816a)의 개수는 각각의 표시 모듈(800)에 포함된 표시 소자의 개수에 따라 상이하다. 예를 들어, 하나의 표시 소자에 일곱 종류의 신호(예를 들어, 본단 게이트 신호, 전단 게이트 신호, 발광 제어 신호, 데이터 신호, 초기화 전압, 제1 전원전압, 및 제2 전원전압)가 인가되면, 하나의 표시 소자를 갖는 표시 모듈(800)은 일곱 개의 접합 전극을 가질 수 있고, 4개의 표시 소자를 갖는 표시 모듈(800)은 28개의 접합 전극을 가질 수 있다. 복수의 접합 전극(810a, 811a, 812a, 813a, 814a, 815a, 816a)은 투명 재료로 형성될 수 있다.
복수의 표시 소자를 갖는 표시 모듈(800)의 경우, 각 표시 소자에 공통적으로 인가되는 신호를 전달받는 공통 접합 전극을 포함할 수도 있다. 예를 들어, 1X4 형태로 4개의 표시 소자를 갖는 표시 모듈(800)은 10개의 접합 전극(4개의 데이터 신호 접합 전극, 2개의 게이트 신호 접합 전극, 1개의 발광 제어 신호 접합 전극, 1개의 초기화 전압 접합 전극, 1개의 제1 전원전압 접합 전극, 및 1개의 제2 전원전압 접합 전극)을 가질 수 있다.
기판(200)은 복수의 신호선을 포함한다. 예를 들어, 기판(200)은 복수의 게이트선(G1, G2, …, Gn), 복수의 발광 제어선(E1, E2, …, En), 및 복수의 데이터선(D1, D2, …, Dm)을 포함한다. 또한, 기판(200)은 초기화 전압을 제공하는 초기화 전압선(VINT)과 전원 전압을 제공하는 전원전압선(VDD, VSS)을 포함한다. 복수의 신호선은 기판(200) 상에서 서로 상이한 층으로 위치하거나, 동일한 층에 위치할 수 있다.
복수의 데이터선(D1, D2, …, Dm)은 대략 열 방향으로 연장되어 서로가 거의 평행하다. 복수의 게이트선(G1, G2, …, Gn)은 대략 행 방향으로 연장되어 서로가 거의 평행하다.
기판(200) 상의 접합 패드는 기판(800)의 표면 상에 위치할 수 있다. 기판(200) 상에서 하나의 표시 소자에 연결되는 접합 패드들의 배치 형태는 동일하다. 기판(200) 상의 접합 패드는 복수의 신호선과 전기적으로 연결된다.
게이트 구동부(300)는 복수의 게이트선(G1, G2, …, Gn)을 통해 각각의 표시 모듈(800)과 연결된다. 게이트 구동부(300)는 제어 신호에 따라 복수의 게이트 신호를 생성하여 복수의 게이트선 중 대응하는 게이트선에 전달한다.
소스 구동부(400)는 복수의 데이터선(D1, D2, …, Dm)을 통해 각각의 표시 모듈(800)과 연결된다. 소스 구동부(400)는 영상 데이터 신호, 제어 신호 등을 전달받아 복수의 데이터선(D1, D2, …, Dm) 중 대응하는 데이터선에 데이터 신호를 전달한다. 소스 구동부(400)는 영상 데이터 신호에 따른 계조 전압을 선택하여 데이터 신호로서 복수의 데이터선에 전달한다.
소스 구동부(400)는 영상 데이터 신호를 샘플링 및 홀딩하고, 복수의 데이터선(D1, D2, …, Dm) 각각에 복수의 데이터 신호를 전달한다. 예를 들어, 소스 구동부(400)는 이네이블 레벨의 게이트 신호에 대응하여 복수의 데이터선(D1, D2, …, Dm)에 소정의 전압 범위를 갖는 데이터 신호를 인가할 수 있다.
발광 제어 구동부(500)는 복수의 발광 제어선(E1, E2, …, En)을 통해 각각의 표시 모듈(800)과 연결된다. 발광 제어 구동부(500)는 제어 신호에 따라 복수의 발광 제어 신호를 생성하여 복수의 발광 제어선 중 대응하는 발광 제어선에 전달한다.
이외에도, 구동부(300, 400, 500) 중 적어도 하나는 전원전압선(VDD, VSS)에 초기화 전압, 제1 전원전압, 및 제2 전원전압 중 적어도 하나를 인가할 수 있다. 전원전압선(VDD)에 인가되는 제1 전원전압과 전원전압선(VSS)에 인가되는 제2 전원전압은 상이한 값을 가질 수 있다.
기판(200)과 기판 상의 신호선들(G1, G2, …, Gn, E1, E2, …, En, D1, D2, …, Dm, VINT, VDD, VSS) 및 패드들(810a, 811a, 812a, 813a, 814a, 815a, 816a)을 투명한 물질로 형성하고, 표시 모듈(800)에도 투명 전극을 사용함으로써, 투과도가 높은 표시 장치(10)가 구현될 수 있다.
한편, 기판(200)이 스트레처블, 플렉서블, 벤더블, 폴더블한 성질을 갖는 경우, 기판(200)에 표시 모듈(800)을 장착함으로써, 투과도가 높은 곡면 디스플레이가 구현될 수 있다. 또는 기판(200)에 표시 모듈(800)을 장착한 후에 기판(200)을 특정 형태로 굴곡된 곡면 유리 기판 등에 부착함으로써, 투과도가 높은 곡면 디스플레이가 구현될 수도 있다. 이러한 곡면 디스플레이는 차량의 앞유리, 뒷유리, 사이드 미러, 건물의 유리, 거울로서 사용될 수 있다.
도 9는 다른 실시예에 따른 표시 장치의 표시 소자의 일례를 나타낸 회로도이다. 표시 모듈(800a)을 예를 들어 설명한다.
도 9를 참조하면, 표시 소자는 제1 내지 제7 트랜지스터(T1 내지 T7), 스토리지 커패시터(C1), 및 발광 다이오드(LED)를 포함한다.
제1 트랜지스터(T1)의 일단은 제1 노드(N1)에 연결되고, 타단은 제6 트랜지스터(T6)의 일단에 연결되어 있다. 그리고, 제1 트랜지스터(T1)의 게이트는 제2 노드(N2)에 연결되어 있다. 이와 같은 제1 트랜지스터(T1)는 스토리지 커패시터(C1)에 저장된 전압에 대응하여 제1 전원전압으로부터 유기 발광 다이오드(OLED)를 경유하여 제2 화소 전원(ELVSS)으로 공급되는 전류량을 제어할 수 있다. 빠른 구동 속도를 확보하기 위하여, 제1 트랜지스터(T1)는 폴리 실리콘 트랜지스터로 형성될 수 있다. 또한, 제1 트랜지스터(T1)는 P타입 트랜지스터로 형성될 수 있다.
제2 트랜지스터(T2)의 일단은 접합 전극(814a)를 통해 데이터선(D1)에 연결되어 있고, 타단은 제1 노드(N1)에 연결되어 있다. 그리고, 제2 트랜지스터(T2)의 게이트는 접합 전극(815a)을 통해 본단 게이트선(G1)에 연결되어 있다. 이와 같은 제2 트랜지스터(T2)는 본단 게이트선(G1)으로 이네이블 레벨의 게이트 신호가 공급될 때 턴 온되어 데이터선(D1)과 제1 노드(N1)를 전기적으로 연결시킨다.
제3 트랜지스터(T3)는 제1 트랜지스터(T1)의 타단과 제2 노드(N2) 사이에 연결되어 있다. 그리고, 제3 트랜지스터(T3)의 게이트는 접합 전극(815a)을 통해 본단 게이트선(G1)에 연결되어 있다. 이와 같은 제3 트랜지스터(T3)는 본단 게이트선(G1)으로 게이트 신호가 공급될 때 턴 온되어 제1 트랜지스터(T1)를 다이오드 형태로 연결시킬 수 있다.
제3 트랜지스터(T3)는 산화물 반도체 트랜지스터로 형성될 수 있다. 이 경우, 제3 트랜지스터(T3)는 N타입 트랜지스터로 형성될 수 있다. 제3 트랜지스터(T3)가 산화물 반도체 트랜지스터로 형성되면 제2 노드(N2)로부터 제1 트랜지스터(T1)의 타단 쪽으로 흐르는 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
제4 트랜지스터(T4)의 일단은 제2 노드(N2)엔 연결되어 있고, 타단은 접합 전극(816a)를 통해 초기화 전압(VINT) 사이에 연결되어 있다. 그리고, 제4 트랜지스터(T4)의 게이트는 접합 전극(810a)을 통해 전단 게이트선(G0)에 연결되어 있다. 이와 같은 제4 트랜지스터(T4)는 전단 게이트선(G0)으로 게이트 신호가 공급될 때 턴 온되어 제2 노드(N2)로 초기화 전압을 공급할 수 있다.
제4 트랜지스터(T4)는 산화물 반도체 트랜지스터로 형성될 수 있다. 이 경우, 제4 트랜지스터(T4)는 N타입 트랜지스터로 형성될 수 있다. 제4 트랜지스터(T4)가 산화물 반도체 트랜지스터로 형성되면 제2 노드(N2)로부터 초기화 전압(VINT)으로 흐르는 누설전류가 최소화되고, 이에 따라 원하는 휘도의 영상을 표시할 수 있다.
제7 트랜지스터(T7)는 일단은 접합 전극(816a)를 통해 초기화 전압(VINT)에 연결되어 있고, 타단은 발광 다이오드(LED)의 애노드 전극에 연결되어 있다. 그리고, 제7 트랜지스터(T7)의 게이트는 접합 전극(810a)을 통해 전단 게이트선(G0)에 연결되어 있다. 이와 같은 제7 트랜지스터(T7)는 전단 게이트선(G0)으로 게이트 신호가 공급될 때 턴 온되어 발광 다이오드(LED)의 애노드 전극으로 초기화 전압을 공급할 수 있다.
제7 트랜지스터(T7)는 산화물 반도체 트랜지스터로 형성될 수 있다. 제7 트랜지스터(T7)는 N타입 트랜지스터로 형성될 수 있다. 제7 트랜지스터(T7)가 산화물 반도체 트랜지스터로 형성되면 발광기간 동안 발광 다이오드(LED)의 애노드 전극으로부터 초기화 전압(VINT)으로 흐르는 누설전류를 최소화할 수 있다.
한편, 초기화 전압은 데이터 신호보다 낮은 전압으로 설정될 수 있다. 초기화 전압이 발광 다이오드(LED)의 애노드 전극으로 공급되면 발광 다이오드(LED)의 기생 커패시터가 방전된다.
제3, 제4, 및 제7 트랜지스터(T3, T4, T5)는 더블 게이트 트랜지스터일 수 있다. 더블 게이트 트랜지스터는 채널 영역을 활성층, 활성층과 적어도 일부가 중첩하는 제1 게이트 전극, 활성층과 적어도 일부가 중첩하는 제2 게이트 전극, 및 활성층의 소스 및 드레인 영역에 연결되는 소스 및 드레인 전극을 포함하는 트랜지스터이다.
일 예에 따르면, 제1 게이트 전극은 활성층의 위에서 활성층의 채널 영역과 적어도 일부가 중첩하고, 제2 게이트 전극은 활성층의 아래에서 활성층의 채널 영역과 적어도 일부가 중첩할 수 있다. 다른 예에 따르면, 제1 게이트 전극은 활성층의 아래에서 활성층의 채널 영역과 적어도 일부가 중첩하고, 제2 게이트 전극은 활성층의 위에서 활성층의 채널 영역과 적어도 일부가 중첩할 수 있다.
제3 트랜지스터(T3)는 본단 게이트선(G1)에 연결되는 제1 게이트 전극과 제2 노드(N2)에 연결되는 제2 게이트 전극을 포함할 수 있다. 제2 노드(N2)는 제3 트랜지스터(T3)의 소스 전극과 연결되므로, 제3 트랜지스터(T3)는 소스 싱크 더블 게이트 트랜지스터로 지칭될 수 있다.
제4 트랜지스터(T4)는 이전단 게이트선(G0)에 연결되는 제1 게이트 전극과 초기화 전압(VINT)에 연결되는 제2 게이트 전극을 포함할 수 있다. 초기화 전압(VINT)은 제4 트랜지스터(T4)의 소스 전극과 연결되므로, 제4 트랜지스터(T4)는 소스 싱크 더블 게이트 트랜지스터로 지칭될 수 있다.
제7 트랜지스터(T7)는 이전단 게이트선(G0)에 연결되는 제1 게이트 전극과 초기화 전압(VINT)에 연결되는 제2 게이트 전극을 포함할 수 있다. 초기화 전압(VINT)은 제7 트랜지스터(T7)의 소스 전극과 연결되므로, 제7 트랜지스터(T7)는 소스 싱크 더블 게이트 트랜지스터로 지칭될 수 있다.
제3, 제4, 및 제7 트랜지스터(T3, T4, T5)가 더블 게이트 트랜지스터 구조를 가짐으로써, 소자의 신뢰성이 증가될 수 있다.
제5 트랜지스터(T5)의 일단은 접합 전극(811a)을 통해 제1 전원전압에 연결되어 있고, 타단은 제1 노드(N1)에 연결되어 있다. 그리고, 제5 트랜지스터(T5)의 게이트는 접합 전극(813a)를 통해 발광 제어선(E1)에 연결되어 있다. 이와 같은 제5 트랜지스터(T5)는 발광 제어선(E1)으로 발광 제어신호가 공급될 때 턴 오프되고, 발광 제어 신호가 공급되지 않을 때 턴 온될 수 있다.
제5 트랜지스터(T5)는 폴리 실리콘 트랜지스터로 형성될 수 있다. 제5 트랜지스터(T5)는 P타입 트랜지스터로 형성될 수 있다.
제6 트랜지스터(T6)는 제1 트랜지스터(T1)의 타단과 발광 다이오드(LED)의 애노드 전극 사이에 연결되어 있다. 그리고, 제6 트랜지스터(T6)의 게이트는 접합 전극(813a)를 통해 발광 제어선(E1)에 연결되어 있다. 이와 같은 제6 트랜지스터(T6)는 발광 제어선(E1)으로 발광 제어 신호가 공급될 때 턴 오프되고, 발광 제어신호가 공급되지 않을 때 턴 온될 수 있다.
제6 트랜지스터(T6)는 폴리 실리콘 트랜지스터로 형성될 수 있다. 제6 트랜지스터(T6)는 P타입 트랜지스터로 형성될 수 있다.
스토리지 커패시터(C1)는 제1 전원전압과 제2 노드(N2) 사이에 연결되어 있다. 이와 같은 스토리지 커패시터(C1)는 데이터 신호 및 제1 트랜지스터(T1)의 문턱 전압에 대응되는 전압을 저장할 수 있다.
한편, 상술한 본 발명의 실시예에서는 제2 트랜지스터(T2), 제3 트랜지스터(T3), 제4 트랜지스터(T4), 및 제5 트랜지스터(T5)를 산화물 반도체 트랜지스터로 형성함으로써, 누설 전류를 최소화할 수 있고, 이에 따라 화소(PXL)가 정상 휘도로 발광할 수 있다.
발광 다이오드(LED)의 캐소드는 접합 전극(812a)를 통해 전원전압선(VSS)과 연결되어 있다. 발광 다이오드(LED)는 제1 트랜지스터(T1)로부터 구동 전류를 전달받아 발광한다.
일 실시예에 따른 표시 장치는 산화물 반도체를 포함하는 더블 게이트 트랜지스터 구조를 가짐으로써, 소자 각각의 신뢰성이 높아 표시 품질이 우수하고, 소비 전력이 낮은 고해상도 표시 장치를 제공할 수 있다는 장점이 있다.
또한, 일 실시예에 따른 표시 장치는 개별 표시 모듈 칩을 이용하므로 현재 OLED 표시 소자를 사용하는 표시 장체에서 구현 불가능한 수십 m 크기의 대형 디스플레이도 구현이 가능하다.
또한, 초소형 LED를 이용한 플렉서블 표시 장치의 경우 패시브 매트릭스 디스플레이 형태로만 구현이 가능하였으나, 본 개시에 따른 표시 모듈 칩을 이용할 경우 초소형 LED를 이용한 플렉서블 액티브 매트릭스 디스플레이 구현이 가능하다. 또한, 일 실시예에 따른 표시 장치는 차량의 앞유리, 뒷유리, 사이드 미러, 건물의 유리, 거울 등에도 사용될 수 있다.
이상에서 실시예의 바람직한 일 실시예에 대하여 상세하게 설명하였지만 실시예의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 실시예의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 실시예의 권리범위에 속하는 것이다.

Claims (16)

  1. 표시 영역 내에, 게이트 신호를 전달하는 복수의 제1 패드, 데이터 신호를 전달하는 복수의 제2 패드, 제1 전원 전압을 전달하는 복수의 제3 패드, 및 상기 제1 전원 전압과 상이한 제2 전원 전압을 전달하는 복수의 제4 패드를 포함하는 기판, 그리고
    상기 제1 내지 상기 제4 패드에 부착되는 제1 내지 제4 접합 전극, 상기 제3 접합 전극에 전기적으로 연결되어 있고 산화물 반도체를 포함하는 활성층을 갖는 제1 트랜지스터, 상기 제1 접합 전극과 상기 제2 접합 전극에 전기적으로 연결되어 있는 제2 트랜지스터, 및 상기 제1 트랜지스터 및 상기 제4 접합 전극에 전기적으로 연결되어 있는 발광 다이오드를 각각 포함하는 복수의 표시 모듈
    을 포함하는 표시 장치.
  2. 제1항에 있어서,
    상기 제1 트랜지스터는 상기 발광 다이오드의 애노드에 연결되어 있는 일단과 제1 게이트, 상기 제2 트랜지스터에 연결되어 있는 제2 게이트, 및 상기 제3 접합 전극에 연결되어 있는 타단을 포함하는,
    표시 장치.
  3. 제1항에 있어서,
    상기 기판은 제1 방향으로 연장되고 상기 제1 방향과 교차하는 제2 방향을 따라 배열되어 있는 복수의 게이트선 및 복수의 제2 전원 전압선, 상기 제2 방향으로 연장되고 상기 제1 향을 따라 배열되어 있는 복수의 데이터선 및 복수의 제1 전원 전압선을 더 포함하고,
    상기 복수의 제1 패드는 상기 복수의 게이트선에 연결되어 있고, 상기 복수의 제2 패드는 상기 복수의 데이터선에 연결되어 있으며, 상기 복수의 제3 패드는 상기 복수의 제1 전원 전압선에 연결되어 있고, 상기 복수의 제4 패드는 상기 복수의 제2 전원 전압선에 연결되어 있는,
    표시 장치.
  4. 제3항에 있어서,
    상기 복수의 게이트선 및 상기 복수의 제2 전원 전압선과 상기 복수의 데이터선 및 상기 복수의 제1 전원 전압선은 서로 상이한 층에 위치하는,
    표시 장치.
  5. 제1항에 있어서,
    상기 복수의 표시 모듈 각각은,
    기판, 상기 기판 상의 제1 도전성 반도체층, 상기 제1 도전성 반도체층 상의 제1 활성층, 상기 제1 활성층 상의 제2 도전성 반도체층, 상기 제2 도전성 반도체층 상의 반사층, 상기 반사층을 덮는 제1 보호층, 및 상기 제1 도전성 반도체층에 연결되어 있는, 상기 제1 보호층 상의 일단 및 상기 반사층에 연결되어 있는, 상기 보호층 상의 타단을 포함하는 표시 소자 - 상기 발광 다이오드는 상기 제1 도전성 반도체층, 상기 제1 활성층, 및 상기 제2 도전성 반도체층을 포함함 - , 그리고
    상기 제1 보호층 상의 제1 게이트 전극, 상기 제1 게이트 전극 상의 게이트 절연막, 상기 게이트 절연막 상의 제2 활성층, 상기 제2 활성층 상의 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 제2 보호층, 및 상기 제2 보호층 상의 제2 게이트 전극을 포함하는 트랜지스터를 더 포함하고,
    상기 제1 접합 전극은 상기 일단에 연결되어 있고, 상기 제2 접합 전극은 상기 드레인 전극에 연결되어 있으며, 상기 타단은 상기 소스 전극에 연결되어 있는,
    표시 장치.
  6. 표시 영역 내에, 게이트 신호를 전달하는 복수의 제1 패드, 발광 제어 신호를 전달하는 복수의 제2 패드, 데이터 신호를 전달하는 복수의 제3 패드, 초기화 전압을 전달하는 복수의 제4 패드, 제1 전원 전압을 전달하는 복수의 제5 패드, 및 상기 제1 전원 전압과 상이한 제2 전원 전압을 전달하는 복수의 제6 패드를 포함하는 기판, 그리고
    상기 복수의 제1 패드 중 제1-1 패드 및 제1-2 패드에 각각 부착되는 제1-1 및 제1-2 접합 전극, 상기 제2 패드 내지 상기 제6 패드에 각각 부착되는 제2 내지 제6 접합 전극, 상기 제5 접합 전극과 제1 노드 사이에 전기적으로 연결되어 있는 커패시터, 상기 커패시터의 양단 전압에 기초하여 구동 전류를 출력하는 제1 트랜지스터, 상기 제1 트랜지스터의 게이트에 초기화 전압을 전달하고, 산화물 반도체를 포함하는 활성층을 갖는 제2 트랜지스터, 및 상기 구동 전류에 의해 발광하는 발광 다이오드를 각각 포함하는 복수의 표시 모듈
    을 포함하는 표시 장치.
  7. 제6항에 있어서,
    상기 제2 트랜지스터는 상기 제1 트랜지스터의 게이트에 연결되어 있는 일단, 상기 제1-1 접합 전극에 전기적으로 연결되어 있는 제1 게이트, 상기 제4 패드에 전기적으로 연결되어 있는 타단과 제2 게이트를 포함하는,
    표시 장치.
  8. 제6항에 있어서,
    상기 복수의 표시 모듈 각각은, 상기 발광 다이오드의 애노드에 초기화 전압을 전달하고, 산화물 반도체를 포함하는 활성층을 갖는 제3 트랜지스터를 더 포함하는,
    표시 장치.
  9. 제8항에 있어서,
    상기 제3 트랜지스터는 상기 발광 다이오드의 애노드에 연결되어 있는 일단, 상기 제1-1 접합 전극에 전기적으로 연결되어 있는 제1 게이트, 상기 제4 패드에 전기적으로 연결되어 있는 타단과 제2 게이트를 포함하는,
    표시 장치.
  10. 제6항에 있어서,
    상기 복수의 표시 모듈 각각은, 상기 제1 트랜지스터의 게이트와 일단 사이에 연결되고, 산화물 반도체를 포함하는 활성층, 상기 제1-2 접합 전극에 전기적으로 연결되어 있는 제1 게이트 및 상기 제1 트랜지스터의 게이트에 전기적으로 연결되어 있는 제2 게이트를 포함하는 제4 트랜지스터를 더 산화물 반도체를 포함하는,
    표시 장치.
  11. 기판, 상기 기판 상의 제1 도전성 반도체층, 상기 제1 도전성 반도체층 상의 제1 활성층, 상기 제1 활성층 상의 제2 도전성 반도체층, 상기 제2 도전성 반도체층 상의 반사층, 상기 반사층을 덮는 제1 보호층, 및 상기 제1 도전성 반도체층에 연결되어 있는, 상기 제1 보호층 상의 일단 및 상기 반사층에 연결되어 있는, 상기 보호층 상의 타단을 포함하는 표시 소자,
    상기 제1 보호층 상의 제1 게이트 전극, 상기 제1 게이트 전극 상의 게이트 절연막, 상기 게이트 절연막 상의 산화물 반도체를 포함하는 제2 활성층, 상기 제2 활성층 상의 소스 전극 및 드레인 전극, 상기 소스 전극 및 상기 드레인 전극을 덮는 제2 보호층, 및 상기 제2 보호층 상의 제2 게이트 전극을 포함하는 트랜지스터, 그리고
    상기 일단에 연결되어 있는 제1 접합 전극 및 상기 드레인 전극에 연결되어 있는 제2 접합 전극
    을 포함하고,
    상기 타단은 상기 소스 전극에 연결되어 있는,
    표시 장치.
  12. 제11항에 있어서,
    상기 제1 게이트 전극 또는 상기 제2 게이트 전극은 상기 소스 전극에 연결되어 있는,
    표시 장치.
  13. 제11항에 있어서,
    상기 제1 도전성 반도체층 및 상기 제2 도전성 반도체층은 III-V족 물질로 구성되는,
    표시 장치.
  14. 제11항에 있어서,
    제1 활성층은 III-V족 물질로 구성되는,
    표시 장치.
  15. 제11항에 있어서,
    상기 일단, 상기 타단, 상기 제1 게이트 전극, 상기 소스 전극, 상기 드레인 전극, 상기 제2 게이트 전극, 상기 제1 접합 전극, 및 상기 제2 접합 전극 중 적어도 하나 이상의 전극은 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), Ag 나노와이어 중 적어도 하나의 투명재료를 포함하는,
    표시 장치.
  16. 기판 상에 제1 도전성 반도체층을 형성하는 단계,
    상기 제1 도전성 반도체층 상에 제1 활성층을 형성하는 단계,
    상기 제1 활성층 상에 제2 도전성 반도체층을 형성하는 단계,
    상기 제2 도전성 반도체층 상에 반사층을 형성하여 발광 다이오드를 형성하는 단계,
    상기 반사층을 덮는 제1 보호층을 형성하는 단계,
    상기 제1 보호층 상에 상기 제1 도전성 반도체층에 연결되는 일단 및 상기 반사층에 연결되는 타단과 제1 게이트 전극을 형성하는 단계,
    상기 제1 게이트 전극 상에 게이트 절연막을 형성하는 단계,
    상기 게이트 절연막 상에 산화물 반도체를 포함하는 제2 활성층을 형성하는 단계,
    상기 제2 활성층 상에 드레인 전극 및 상기 타단에 연결되는 소스 전극을 형성하는 단계,
    상기 소스 전극 및 상기 드레인 전극을 덮는 제2 보호층을 형성하는 단계,
    상기 제2 보호층 상에 제2 게이트 전극을 형성하여 트랜지스터를 형성하는 단계,
    상기 제2 게이트 전극 상에 제3 보호층을 형성하는 단계,
    상기 제3 보호층 상에 상기 일단에 연결되는 제1 접합 전극 및 상기 드레인 전극에 연결되는 제2 접합 전극을 형성하는 단계,
    상기 발광 다이오드와 상기 트랜지스터가 형성된 상기 기판을 복수의 표시 모듈로 커팅하는 단계, 그리고
    상기 발광 다이오드가 발광하는 데 사용되는 신호가 인가되는 복수의 패드를 포함하는 기판에 상기 표시 모듈을 부착하는 단계
    를 포함하고,
    상기 제1 게이트 전극 또는 상기 제2 게이트 전극은 상기 소스 전극에 연결되어 있는 표시 장치의 제조 방법.
KR1020210188741A 2021-12-27 2021-12-27 표시 장치 및 표시 장치의 제조방법 KR20230099420A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
KR1020210188741A KR20230099420A (ko) 2021-12-27 2021-12-27 표시 장치 및 표시 장치의 제조방법
US17/994,075 US20230207760A1 (en) 2021-12-27 2022-11-25 Display apparatus and manufacturing method thereof

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210188741A KR20230099420A (ko) 2021-12-27 2021-12-27 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20230099420A true KR20230099420A (ko) 2023-07-04

Family

ID=86897352

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210188741A KR20230099420A (ko) 2021-12-27 2021-12-27 표시 장치 및 표시 장치의 제조방법

Country Status (2)

Country Link
US (1) US20230207760A1 (ko)
KR (1) KR20230099420A (ko)

Also Published As

Publication number Publication date
US20230207760A1 (en) 2023-06-29

Similar Documents

Publication Publication Date Title
US11094867B2 (en) Display device and method of manufacturing the same
CN106486577B (zh) 微型发光二极管装置
KR102603494B1 (ko) 디스플레이 장치
CN105679902B (zh) 微型发光二极管
US11699687B2 (en) Micro light-emitting diode display driver architecture and pixel structure
CN105552190B (zh) 微型发光二极管
US10236280B2 (en) Light emitting device package and display device using the same
TW201732770A (zh) 具有積體薄膜電晶體電路之半導體裝置
US11967670B2 (en) Display device
EP2330640B1 (en) Light emitting diode, light emitting diode package and lighting system having the same
US11424388B2 (en) Light-emitting device and display device including the same
KR20200015082A (ko) 마이크로 led 구조체 및 이의 제조방법
US11011573B2 (en) Radiation-emitting component
KR20230099420A (ko) 표시 장치 및 표시 장치의 제조방법
US20230037052A1 (en) Led display apparatus and manufacturing method of the same
US20230023304A1 (en) Light emitting diode display device
US11682659B2 (en) Display device and fabricating method for display device
US11742470B2 (en) Display device and method of manufacturing the same
US11990457B2 (en) Display device and array substrate comprising a heat dissipation structure
US20230170451A1 (en) Display device and method of manfuacturing the same
US20220352251A1 (en) Display device and method of manufacturing the same
US20220352239A1 (en) Display device and method of manufacturing the same
KR20170064503A (ko) 고전압 구동 발광소자 및 그 제조 방법
WO2024037537A1 (zh) 集成式封装
US20220415966A1 (en) Monolithically Integrated Top-Gate Thin-Film Transistor and Light-Emitting Diode and Method of Making