KR20230094980A - Method of manufacturing device chip - Google Patents
Method of manufacturing device chip Download PDFInfo
- Publication number
- KR20230094980A KR20230094980A KR1020220167481A KR20220167481A KR20230094980A KR 20230094980 A KR20230094980 A KR 20230094980A KR 1020220167481 A KR1020220167481 A KR 1020220167481A KR 20220167481 A KR20220167481 A KR 20220167481A KR 20230094980 A KR20230094980 A KR 20230094980A
- Authority
- KR
- South Korea
- Prior art keywords
- workpiece
- resin layer
- forming step
- processing groove
- processing
- Prior art date
Links
- 238000004519 manufacturing process Methods 0.000 title claims abstract description 24
- 239000011347 resin Substances 0.000 claims abstract description 146
- 229920005989 resin Polymers 0.000 claims abstract description 146
- 238000000034 method Methods 0.000 claims abstract description 50
- 238000000227 grinding Methods 0.000 claims description 48
- 238000005520 cutting process Methods 0.000 claims description 46
- 238000005530 etching Methods 0.000 claims description 44
- 230000001681 protective effect Effects 0.000 claims description 42
- 238000003754 machining Methods 0.000 claims description 20
- 238000001020 plasma etching Methods 0.000 claims description 19
- 230000001678 irradiating effect Effects 0.000 claims description 6
- 230000000149 penetrating effect Effects 0.000 claims description 4
- 238000010521 absorption reaction Methods 0.000 claims description 3
- 238000003892 spreading Methods 0.000 claims 2
- 230000007547 defect Effects 0.000 abstract description 12
- 239000010410 layer Substances 0.000 description 156
- 239000007789 gas Substances 0.000 description 75
- 239000010408 film Substances 0.000 description 55
- 230000015572 biosynthetic process Effects 0.000 description 33
- 239000000463 material Substances 0.000 description 28
- 239000012790 adhesive layer Substances 0.000 description 11
- 229910052751 metal Inorganic materials 0.000 description 11
- 239000002184 metal Substances 0.000 description 11
- 239000011261 inert gas Substances 0.000 description 9
- 239000003507 refrigerant Substances 0.000 description 9
- 238000001816 cooling Methods 0.000 description 8
- 238000002679 ablation Methods 0.000 description 6
- 239000006061 abrasive grain Substances 0.000 description 6
- 238000002161 passivation Methods 0.000 description 6
- 239000004575 stone Substances 0.000 description 6
- 239000000758 substrate Substances 0.000 description 5
- 235000012431 wafers Nutrition 0.000 description 5
- 239000000853 adhesive Substances 0.000 description 4
- 230000001070 adhesive effect Effects 0.000 description 4
- 230000006837 decompression Effects 0.000 description 4
- 230000006866 deterioration Effects 0.000 description 4
- 230000003287 optical effect Effects 0.000 description 4
- 239000010409 thin film Substances 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 239000000919 ceramic Substances 0.000 description 3
- 238000004140 cleaning Methods 0.000 description 3
- 230000007261 regionalization Effects 0.000 description 3
- 238000005096 rolling process Methods 0.000 description 3
- 239000004065 semiconductor Substances 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 229910001220 stainless steel Inorganic materials 0.000 description 3
- 239000010935 stainless steel Substances 0.000 description 3
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 239000004593 Epoxy Substances 0.000 description 2
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 2
- 229920003171 Poly (ethylene oxide) Polymers 0.000 description 2
- 239000002202 Polyethylene glycol Substances 0.000 description 2
- 239000004372 Polyvinyl alcohol Substances 0.000 description 2
- 206010040844 Skin exfoliation Diseases 0.000 description 2
- NIXOWILDQLNWCW-UHFFFAOYSA-N acrylic acid group Chemical group C(C=C)(=O)O NIXOWILDQLNWCW-UHFFFAOYSA-N 0.000 description 2
- 229910052782 aluminium Inorganic materials 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 238000007664 blowing Methods 0.000 description 2
- 239000004020 conductor Substances 0.000 description 2
- 229910003460 diamond Inorganic materials 0.000 description 2
- 239000010432 diamond Substances 0.000 description 2
- 229920001971 elastomer Polymers 0.000 description 2
- 239000011521 glass Substances 0.000 description 2
- 150000002500 ions Chemical class 0.000 description 2
- 229920001223 polyethylene glycol Polymers 0.000 description 2
- 229920002451 polyvinyl alcohol Polymers 0.000 description 2
- 229920000036 polyvinylpyrrolidone Polymers 0.000 description 2
- 239000001267 polyvinylpyrrolidone Substances 0.000 description 2
- 235000013855 polyvinylpyrrolidone Nutrition 0.000 description 2
- 239000002994 raw material Substances 0.000 description 2
- 239000004925 Acrylic resin Substances 0.000 description 1
- 229920000178 Acrylic resin Polymers 0.000 description 1
- 229910052582 BN Inorganic materials 0.000 description 1
- PZNSFCLAULLKQX-UHFFFAOYSA-N Boron nitride Chemical compound N#B PZNSFCLAULLKQX-UHFFFAOYSA-N 0.000 description 1
- 238000009623 Bosch process Methods 0.000 description 1
- 208000032544 Cicatrix Diseases 0.000 description 1
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 1
- MYMOFIZGZYHOMD-UHFFFAOYSA-N Dioxygen Chemical compound O=O MYMOFIZGZYHOMD-UHFFFAOYSA-N 0.000 description 1
- YCKRFDGAMUMZLT-UHFFFAOYSA-N Fluorine atom Chemical compound [F] YCKRFDGAMUMZLT-UHFFFAOYSA-N 0.000 description 1
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 1
- 239000000654 additive Substances 0.000 description 1
- 239000002313 adhesive film Substances 0.000 description 1
- 229910052786 argon Inorganic materials 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000011109 contamination Methods 0.000 description 1
- 229910052802 copper Inorganic materials 0.000 description 1
- 239000010949 copper Substances 0.000 description 1
- 230000018109 developmental process Effects 0.000 description 1
- 229910001882 dioxygen Inorganic materials 0.000 description 1
- 239000006185 dispersion Substances 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- 238000001035 drying Methods 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 239000003822 epoxy resin Substances 0.000 description 1
- 239000000945 filler Substances 0.000 description 1
- 229910052731 fluorine Inorganic materials 0.000 description 1
- 239000011737 fluorine Substances 0.000 description 1
- 229920002313 fluoropolymer Polymers 0.000 description 1
- 239000003292 glue Substances 0.000 description 1
- 238000007689 inspection Methods 0.000 description 1
- 239000012212 insulator Substances 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 239000011229 interlayer Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 230000000670 limiting effect Effects 0.000 description 1
- 239000007788 liquid Substances 0.000 description 1
- 238000011068 loading method Methods 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 150000002739 metals Chemical class 0.000 description 1
- 238000000465 moulding Methods 0.000 description 1
- 229910052759 nickel Inorganic materials 0.000 description 1
- 230000010355 oscillation Effects 0.000 description 1
- 239000007800 oxidant agent Substances 0.000 description 1
- 230000036961 partial effect Effects 0.000 description 1
- 230000035515 penetration Effects 0.000 description 1
- 238000007747 plating Methods 0.000 description 1
- 238000005498 polishing Methods 0.000 description 1
- 229920000647 polyepoxide Polymers 0.000 description 1
- -1 polyethylene terephthalate Polymers 0.000 description 1
- 229920000139 polyethylene terephthalate Polymers 0.000 description 1
- 239000005020 polyethylene terephthalate Substances 0.000 description 1
- 229920001721 polyimide Polymers 0.000 description 1
- 239000009719 polyimide resin Substances 0.000 description 1
- 229920000098 polyolefin Polymers 0.000 description 1
- 229920000915 polyvinyl chloride Polymers 0.000 description 1
- 239000004800 polyvinyl chloride Substances 0.000 description 1
- 230000002250 progressing effect Effects 0.000 description 1
- 230000002829 reductive effect Effects 0.000 description 1
- 230000001105 regulatory effect Effects 0.000 description 1
- 230000008521 reorganization Effects 0.000 description 1
- 239000010980 sapphire Substances 0.000 description 1
- 229910052594 sapphire Inorganic materials 0.000 description 1
- 231100000241 scar Toxicity 0.000 description 1
- 230000037387 scars Effects 0.000 description 1
- 229920002050 silicone resin Polymers 0.000 description 1
- 229910000679 solder Inorganic materials 0.000 description 1
- 239000002195 soluble material Substances 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000000126 substance Substances 0.000 description 1
- 229920002803 thermoplastic polyurethane Polymers 0.000 description 1
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 1
- 229910052721 tungsten Inorganic materials 0.000 description 1
- 239000010937 tungsten Substances 0.000 description 1
- 238000011144 upstream manufacturing Methods 0.000 description 1
- XLYOFNOQVPJJNP-UHFFFAOYSA-N water Substances O XLYOFNOQVPJJNP-UHFFFAOYSA-N 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/70—Manufacture or treatment of devices consisting of a plurality of solid state components formed in or on a common substrate or of parts thereof; Manufacture of integrated circuit devices or of parts thereof
- H01L21/77—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate
- H01L21/78—Manufacture or treatment of devices consisting of a plurality of solid state components or integrated circuits formed in, or on, a common substrate with subsequent division of the substrate into plural individual devices
-
- B—PERFORMING OPERATIONS; TRANSPORTING
- B23—MACHINE TOOLS; METAL-WORKING NOT OTHERWISE PROVIDED FOR
- B23K—SOLDERING OR UNSOLDERING; WELDING; CLADDING OR PLATING BY SOLDERING OR WELDING; CUTTING BY APPLYING HEAT LOCALLY, e.g. FLAME CUTTING; WORKING BY LASER BEAM
- B23K26/00—Working by laser beam, e.g. welding, cutting or boring
- B23K26/36—Removing material
- B23K26/362—Laser etching
- B23K26/364—Laser etching for making a groove or trench, e.g. for scribing a break initiation groove
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/304—Mechanical treatment, e.g. grinding, polishing, cutting
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/3065—Plasma etching; Reactive-ion etching
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/18—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer the devices having semiconductor bodies comprising elements of Group IV of the Periodic Table or AIIIBV compounds with or without impurities, e.g. doping materials
- H01L21/30—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26
- H01L21/302—Treatment of semiconductor bodies using processes or apparatus not provided for in groups H01L21/20 - H01L21/26 to change their surface-physical characteristics or shape, e.g. etching, polishing, cutting
- H01L21/306—Chemical or electrical treatment, e.g. electrolytic etching
- H01L21/308—Chemical or electrical treatment, e.g. electrolytic etching using masks
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
- H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
- H01L21/50—Assembly of semiconductor devices using processes or apparatus not provided for in a single one of the subgroups H01L21/06 - H01L21/326, e.g. sealing of a cap to a base of a container
- H01L21/56—Encapsulations, e.g. encapsulation layers, coatings
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
- H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
- H01L21/683—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L21/6835—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/68327—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used during dicing or grinding
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2221/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof covered by H01L21/00
- H01L2221/67—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere
- H01L2221/683—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping
- H01L2221/68304—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support
- H01L2221/6834—Apparatus for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components; Apparatus not specifically provided for elsewhere for supporting or gripping using temporarily an auxiliary support used to protect an active side of a device or wafer
Landscapes
- Engineering & Computer Science (AREA)
- Physics & Mathematics (AREA)
- Microelectronics & Electronic Packaging (AREA)
- General Physics & Mathematics (AREA)
- Manufacturing & Machinery (AREA)
- Computer Hardware Design (AREA)
- Condensed Matter Physics & Semiconductors (AREA)
- Power Engineering (AREA)
- Plasma & Fusion (AREA)
- Optics & Photonics (AREA)
- Mechanical Engineering (AREA)
- Laser Beam Processing (AREA)
- Dicing (AREA)
Abstract
(과제) 제조된 디바이스 칩을 적층하여 열 압착했을 때에 칩 불량을 발생시키지 않는다.
(해결 수단) 표면 및 이면을 갖고, 복수의 교차하는 분할 예정 라인에 의해 그 표면이 구획되고, 그 표면의 구획된 각 영역에 디바이스가 형성된 피가공물을 분할하여 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 그 피가공물을 그 분할 예정 라인을 따라 가공하여 가공 홈을 형성하는 가공 홈 형성 스텝과, 그 가공 홈 형성 스텝 후, 그 피가공물의 그 표면측에 수지층을 형성하는 수지층 형성 스텝과, 그 수지층 형성 스텝 후, 그 피가공물의 그 분할 예정 라인을 따라 그 수지층을 분할하는 수지층 분할 스텝을 포함한다. 바람직하게는, 그 수지층 분할 스텝 전에 그 피가공물의 그 이면측에 테이프를 첩부하는 테이프 첩부 스텝을 추가로 포함하고, 그 수지층 분할 스텝에서는, 그 피가공물의 그 이면측에 첩부된 그 테이프를 확장함으로써 그 수지층을 분할한다.(Problem) When manufactured device chips are stacked and thermally compressed, chip defects are not generated.
(Solution Means) Manufacture of a device chip in which a device chip is manufactured by dividing a workpiece having a front surface and a back surface, the surface of which is partitioned by a plurality of intersecting division lines, and devices are formed in each partitioned region of the surface. The method includes a processing groove forming step of forming a processing groove by processing the workpiece along the line along which the workpiece is to be divided, and a resin layer forming step of forming a resin layer on the surface side of the workpiece after the processing groove forming step. and a resin layer dividing step of dividing the resin layer along the division line of the workpiece after the resin layer forming step. Preferably, a tape attaching step of attaching a tape to the back surface side of the workpiece is further included before the resin layer division step, and in the resin layer division step, the tape attached to the backside side of the workpiece By expanding the resin layer is divided.
Description
본 발명은, 웨이퍼 등의 피가공물을 분할하여 디바이스 칩을 제조하는 디바이스 칩의 제조 방법에 관한 것이다.The present invention relates to a device chip manufacturing method in which a device chip is manufactured by dividing a workpiece such as a wafer.
디바이스 칩의 제조 프로세스에서는, 서로 교차하는 복수의 분할 예정 라인 (스트리트) 에 의해 구획된 복수의 영역에 각각 디바이스가 형성된 웨이퍼가 사용된다. 이 웨이퍼를 분할 예정 라인을 따라 분할함으로써, 디바이스를 각각 구비하는 복수의 디바이스 칩이 얻어진다. 디바이스 칩은, 휴대 전화, 퍼스널 컴퓨터 등의 여러 가지 전자 기기에 삽입된다.In the manufacturing process of a device chip, a wafer in which devices are respectively formed in a plurality of regions partitioned by a plurality of lines (streets) to be divided that intersect with each other is used. By dividing this wafer along the division line, a plurality of device chips each having a device are obtained. Device chips are inserted into various electronic devices such as mobile phones and personal computers.
웨이퍼 등의 피가공물의 분할에는, 절삭 장치가 사용된다. 절삭 장치는, 피가공물을 유지하는 척 테이블과, 피가공물을 절삭하는 절삭 유닛을 구비한다. 절삭 유닛에는 스핀들이 내장되어 있고, 스핀들의 선단부에 환상의 절삭 블레이드가 장착된다. 피가공물을 척 테이블로 유지하고, 절삭 블레이드를 회전시키면서 피가공물에 절입시킴으로써, 피가공물이 분할 예정 라인을 따라 절삭되어 복수의 디바이스 칩으로 분할된다.A cutting device is used to divide workpieces such as wafers. A cutting device includes a chuck table holding a workpiece and a cutting unit that cuts the workpiece. A spindle is built into the cutting unit, and an annular cutting blade is mounted on the front end of the spindle. By holding the workpiece on a chuck table and inserting it into the workpiece while rotating a cutting blade, the workpiece is cut along the division plan line and divided into a plurality of device chips.
최근, 전자 기기의 소형화의 경향이 현저하여, 디바이스 칩에 대한 소형화·박형화에 대한 요구가 높아지고 있다. 그래서, 분할되기 전의 피가공물이 연삭 장치에 의해 이면측으로부터 연삭되어 박화된다. 그러나, 박화된 피가공물을 절삭 블레이드로 절삭하면, 피가공물의 이면측에 치핑이라고 불리는 결손이 발생하는 경우가 있다.BACKGROUND OF THE INVENTION [0002] In recent years, the trend toward miniaturization of electronic equipment has become remarkable, and the demand for miniaturization and thinning of device chips is increasing. Therefore, the workpiece before being divided is ground from the back side by the grinding device to be thinned. However, when a thinned workpiece is cut with a cutting blade, a defect called chipping may occur on the back side of the workpiece.
그래서, 레이저 가공에 의해 피가공물을 분할하는 프로세스의 개발이 진행되고 있다. 예를 들어, 피가공물에 대해 흡수성을 갖는 (피가공물에 흡수되는) 파장의 레이저 빔을 분할 예정 라인을 따라 주사함으로써 피가공물을 어블레이션 가공하고, 분할 예정 라인을 따라 가공 홈을 피가공물에 형성한다. 가공 홈이 피가공물의 표리면을 관통하고 있는 경우, 피가공물이 분할된다. 또, 가공 홈이 피가공물의 표리면을 관통하고 있지 않은 경우, 새로운 공정을 실시함으로써 가공 홈을 기점으로 하여 피가공물을 분할할 수 있다.Therefore, development of a process for dividing a workpiece by laser processing is progressing. For example, the workpiece is subjected to ablation processing by scanning a laser beam having a wavelength that is absorptive to the workpiece (absorbed by the workpiece) along the line to be divided, and processing grooves are formed in the workpiece along the line to be divided. do. When the processing groove penetrates the front and back surfaces of the workpiece, the workpiece is divided. In addition, when the processing groove does not penetrate the front and back surfaces of the workpiece, the workpiece can be divided using the processing groove as the starting point by performing a new step.
피가공물의 분할에 의해 얻어진 디바이스 칩은, 와이어 본딩 실장, 플립 칩 실장 등의 여러 가지 실장 방식에 의해 실장된다. 예를 들어, 디바이스 칩은, 디바이스를 봉지하는 필름상의 수지층 (접착 필름) 을 개재하여, 실장 기판이나 다른 디바이스 칩에 접합된다 (특허문헌 1 참조).Device chips obtained by dividing the workpiece are mounted by various mounting methods such as wire bonding mounting and flip chip mounting. For example, a device chip is bonded to a mounting substrate or another device chip via a film-like resin layer (adhesive film) that seals the device (see Patent Document 1).
수지층이 형성된 디바이스 칩을 제조하기 위해서는, 미리 수지층이 형성된 피가공물을 레이저 가공에 의해 분할하는 것이 생각된다. 그러나, 수지층이 배치 형성된 피가공물을 레이저 빔으로 어블레이션 가공하면, 레이저 빔의 조사에 의해 발생한 열에 의해 피조사 지점의 주위에서 수지층이 부분적으로 변질되어 경화되어 버린다. 그리고, 수지층의 경화 영역은, 복수의 칩을 적층하여 열 압착할 때에 신장 확산되기 어렵고, 수지층의 경화 영역에 비집고 들어간 기포도 빠지기 어렵다.In order to manufacture a device chip with a resin layer formed thereon, it is conceivable to divide a to-be-processed object on which a resin layer has been formed beforehand by laser processing. However, when a workpiece on which a resin layer is disposed is subject to ablation processing with a laser beam, the resin layer is partially altered and hardened around the irradiated spot due to heat generated by irradiation of the laser beam. Further, the cured region of the resin layer is less likely to expand and diffuse when a plurality of chips are laminated and thermally compressed, and air bubbles that have entered the cured region of the resin layer are less likely to escape.
그 때문에, 수지층에 경화 영역이 형성되면, 열 압착이 적절히 진행되지 않고 각 칩이 소정의 품질로 일체화되지 않는 경우나, 일체화된 각 칩이 분리되기 쉬워지는 경우, 기포를 개재하여 불필요한 전기적 접속이 형성되는 경우가 있었다. 즉, 수지층의 부분적인 경화가 칩 불량의 원인이 되는 경우가 있었다.Therefore, when a hardening region is formed in the resin layer, when thermal compression does not proceed properly and the individual chips are not integrated to a predetermined quality, or when the integrated chips become easily separated, unnecessary electrical connection is made through air bubbles. There have been cases where this has been formed. That is, partial curing of the resin layer sometimes caused chip defects.
본 발명은 이러한 문제점을 감안하여 이루어진 것으로, 그 목적으로 하는 바는, 제조된 디바이스 칩을 적층하여 열 압착했을 때에 칩 불량이 발생하지 않는 디바이스 칩의 제조 방법을 제공하는 것이다.The present invention has been made in view of these problems, and its object is to provide a device chip manufacturing method in which chip defects do not occur when manufactured device chips are laminated and thermally compressed.
본 발명의 일 양태에 의하면, 표면 및 이면을 갖고, 복수의 교차하는 분할 예정 라인에 의해 그 표면이 구획되고, 그 표면의 구획된 각 영역에 디바이스가 형성된 피가공물을 분할하여 디바이스 칩을 제조하는 디바이스 칩의 제조 방법으로서, 그 피가공물을 그 분할 예정 라인을 따라 가공하여 가공 홈을 형성하는 가공 홈 형성 스텝과, 그 가공 홈 형성 스텝 후, 그 피가공물의 그 표면측에 수지층을 형성하는 수지층 형성 스텝과, 그 수지층 형성 스텝 후, 그 피가공물의 그 분할 예정 라인을 따라 그 수지층을 분할하는 수지층 분할 스텝을 포함하는 것을 특징으로 하는 디바이스 칩의 제조 방법이 제공된다.According to one aspect of the present invention, a device chip is manufactured by dividing a workpiece having a front surface and a back surface, the surface of which is partitioned by a plurality of intersecting division lines, and devices are formed in each partitioned region of the surface. A device chip manufacturing method comprising the steps of forming a processing groove by processing the workpiece along a line along which the workpiece is to be divided, and forming a resin layer on the surface side of the workpiece after the processing groove formation step. A method for manufacturing a device chip characterized by comprising a resin layer forming step and, after the resin layer forming step, a resin layer dividing step of dividing the resin layer along the line along which the workpiece is to be divided is provided.
바람직하게는, 그 수지층 분할 스텝 전에 그 피가공물의 그 이면측에 테이프를 첩부 (貼付) 하는 테이프 첩부 스텝을 추가로 포함하고, 그 수지층 분할 스텝에서는, 그 피가공물의 그 이면측에 첩부된 그 테이프를 확장함으로써 그 수지층을 분할한다.Preferably, a tape attaching step of attaching a tape to the back surface side of the workpiece is further included before the resin layer division step, and in the resin layer division step, the workpiece is attached to the backside side The resin layer is divided by expanding the tape.
또는, 바람직하게는, 그 수지층 분할 스텝 전에 그 피가공물의 그 표면측에 테이프를 첩부하는 테이프 첩부 스텝을 추가로 포함하고, 그 수지층 분할 스텝에서는, 그 피가공물의 그 표면측에 첩부된 그 테이프를 확장함으로써 그 수지층을 분할한다.Alternatively, preferably, a tape attaching step of attaching a tape to the surface side of the workpiece before the resin layer division step is further included, and in the resin layer division step, the tape attached to the surface side of the workpiece By expanding the tape, the resin layer is divided.
그리고, 바람직하게는, 그 가공 홈 형성 스텝 전에, 그 피가공물의 그 표면측에 지지 부재를 고정시키는 지지 부재 고정 스텝과, 그 지지 부재 고정 스텝 후, 그 피가공물의 그 이면측을 연삭하는 이면 연삭 스텝과, 그 이면 연삭 스텝 후, 그 피가공물의 그 이면에 도전층 및 절연층의 일방 또는 양방을 포함하는 패턴을 형성하는 이면 패턴 형성 스텝을 실시한다.And preferably, before the machining groove forming step, a support member fixing step of fixing the support member to the front surface side of the workpiece, and a back surface side of the workpiece grinding the back surface side after the support member fixing step. After the grinding step and the backside grinding step, a backside pattern forming step is performed to form a pattern including one or both of the conductive layer and the insulating layer on the backside of the workpiece.
더욱 바람직하게는, 그 이면 연삭 스텝 후, 그 가공 홈 형성 스텝 전에, 그 피가공물의 그 표면측에 첩부된 그 지지 부재를 제거하는 지지 부재 제거 스텝을 추가로 포함하고, 그 가공 홈 형성 스텝에서는, 그 표면측으로부터 그 피가공물을 가공하여 그 가공 홈을 형성한다.More preferably, after the back side grinding step and before the processing groove forming step, a supporting member removing step of removing the supporting member attached to the surface side of the workpiece is further included, and in the processing groove forming step, , the processing groove is formed by processing the workpiece from the surface side.
또는, 바람직하게는, 그 가공 홈 형성 스텝에서는, 그 피가공물의 그 표면측에 그 지지 부재가 첩부된 상태로 그 피가공물을 그 이면측으로부터 가공하여 그 가공 홈을 형성하고, 그 가공 홈 형성 스텝 후, 그 피가공물의 그 표면측에 첩부된 그 지지 부재를 제거하는 지지 부재 제거 스텝을 실시한다.Alternatively, preferably, in the process groove forming step, the workpiece is machined from the back side in a state where the support member is attached to the surface side of the workpiece to form the processing groove, and the processing groove is formed After the step, a support member removal step is performed to remove the support member attached to the surface side of the workpiece.
그리고, 바람직하게는, 그 가공 홈 형성 스텝에서는, 그 피가공물에 대해 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라 조사함으로써 그 피가공물을 가공하여 그 피가공물에 그 가공 홈을 형성한다.And, preferably, in the process groove forming step, the workpiece is processed by irradiating a laser beam of a wavelength having absorption to the workpiece along the division line, and the processing groove is formed in the workpiece. .
또한, 바람직하게는, 그 가공 홈 형성 스텝 전에, 그 피가공물의 그 표면 또는 그 이면 중 그 레이저 빔이 조사되는 일방에 보호막을 형성하는 보호막 형성 스텝과, 그 가공 홈 형성 스텝 후에, 그 피가공물의 그 표면 또는 그 이면의 그 일방에 플라즈마 상태의 에칭 가스를 공급하여, 그 가공 홈의 측면에 잔존하는 가공 변형 또는 데브리를 제거하는 플라즈마 에칭 스텝을 추가로 구비한다.Further, preferably, before the process groove formation step, a protective film formation step of forming a protective film on one of the surface or the back surface of the workpiece to which the laser beam is irradiated, and after the process groove formation step, the workpiece and a plasma etching step of supplying an etching gas in a plasma state to one of the surface or the back surface of the groove to remove processing strain or debris remaining on the side surface of the processing groove.
또는, 바람직하게는, 그 가공 홈 형성 스텝에서는, 원환상의 절삭 블레이드로 그 분할 예정 라인을 따라 그 피가공물을 절삭함으로써 그 가공 홈을 형성한다.Alternatively, preferably, in the processing groove forming step, the processing groove is formed by cutting the workpiece along the division line with an annular cutting blade.
또는, 바람직하게는, 그 가공 홈 형성 스텝에서는, 그 분할 예정 라인을 따라 그 피가공물을 노출시키는 마스크층을 그 피가공물에 형성하고, 그 피가공물에 플라즈마화한 에칭 가스를 공급하고 그 마스크층으로부터 노출된 영역에 있어서 그 피가공물을 에칭함으로써 그 가공 홈을 형성한다.Alternatively, preferably, in the process groove forming step, a mask layer exposing the workpiece along the division line is formed on the workpiece, and an etching gas converted into plasma is supplied to the workpiece, and the mask layer is The machining groove is formed by etching the workpiece in the region exposed from the surface.
또, 바람직하게는, 그 가공 홈 형성 스텝에서는, 그 피가공물을 그 표면으로부터 그 이면까지 관통하는 그 가공 홈이 형성된다.Further, preferably, in the processing groove forming step, the processing groove penetrating the workpiece from the front surface to the back surface is formed.
본 발명의 일 양태에 관련된 디바이스 칩의 제조 방법에서는, 피가공물을 분할 예정 라인을 따라 가공하여 가공 홈을 형성한 후, 피가공물의 표면측에 수지층을 형성하고, 그 후, 수지층을 분할 예정 라인을 따라 분할하여 디바이스 칩을 제조한다. 이 경우, 분할 예정 라인을 따른 가공 홈이 형성되는 가공이 실시될 때, 피가공물에 수지층이 형성되어 있지 않기 때문에, 수지층이 가공에 의한 영향을 받는 경우가 없다. 그 때문에, 얻어진 디바이스 칩을 적층하여 열 압착했을 때에 수지층의 경화 영역에서 기인하는 칩 불량이 발생하지 않는다.In the device chip manufacturing method according to one aspect of the present invention, after forming a processing groove by processing a workpiece along a line along which the workpiece is to be divided, a resin layer is formed on the surface side of the workpiece, and then the resin layer is divided Device chips are manufactured by dividing along the planned line. In this case, when a process for forming a process groove along the line to be divided is performed, the resin layer is not affected by the process because the resin layer is not formed on the workpiece. Therefore, when the obtained device chips are laminated and thermally compressed, chip defects caused by the hardened region of the resin layer do not occur.
따라서, 본 발명의 일 양태에 의하면, 제조된 디바이스 칩을 적층하여 열 압착했을 때에 칩 불량이 발생하지 않는 디바이스 칩의 제조 방법이 제공된다.Therefore, according to one aspect of the present invention, there is provided a device chip manufacturing method in which chip defects do not occur when manufactured device chips are laminated and thermally compressed.
도 1(A) 는, 피가공물을 나타내는 사시도이고, 도 1(B) 는, 피가공물의 일부를 나타내는 단면도이다.
도 2(A) 는, 지지 부재 고정 스텝에 있어서의 피가공물을 나타내는 사시도이고, 도 2(B) 는, 지지 부재 고정 스텝 후의 피가공물의 일부를 나타내는 단면도이다.
도 3(A) 는, 이면 연삭 스텝에 있어서의 피가공물을 나타내는 사시도이고, 도 3(B) 는, 이면 연삭 스텝 후의 피가공물의 일부를 나타내는 단면도이다.
도 4 는, 패턴층이 형성된 피가공물의 일부를 나타내는 단면도이다.
도 5 는, 지지 부재 제거 스텝에 있어서의 피가공물을 나타내는 사시도이다.
도 6(A) 는, 보호막 형성 스텝에 있어서의 피가공물을 나타내는 단면도이고, 도 6(B) 는, 보호막 형성 스텝 후의 피가공물의 일부를 나타내는 단면도이다.
도 7(A) 는, 제 1 예에 관련된 가공 홈 형성 스텝에 있어서의 피가공물을 나타내는 단면도이고, 도 7(B) 는, 제 1 예에 관련된 가공 홈 형성 스텝 후의 피가공물의 일부를 나타내는 단면도이다.
도 8 은, 플라즈마 에칭 스텝에 있어서의 피가공물을 나타내는 단면도이다.
도 9(A) 는, 수지층 형성 스텝에 있어서의 피가공물을 나타내는 사시도이고, 도 9(B) 는, 수지층 형성 스텝 후의 피가공물의 일부를 나타내는 단면도이다.
도 10(A) 는, 제 1 예에 관련된 수지층 분할 스텝에 있어서의 피가공물을 나타내는 단면도이고, 도 10(B) 는, 제 1 예에 관련된 수지층 분할 스텝 후의 피가공물을 나타내는 단면도이다.
도 11 은, 제 2 예에 관련된 가공 홈 형성 스텝에 있어서의 피가공물의 일부를 나타내는 단면도이다.
도 12(A) 는, 제 2 예에 관련된 수지층 분할 스텝에 있어서의 피가공물을 나타내는 단면도이고, 도 12(B) 는, 제 2 예에 관련된 수지층 분할 스텝 후의 피가공물을 나타내는 단면도이다.
도 13(A) 는, 제 3 예에 관련된 가공 홈 형성 스텝에 있어서의 피가공물을 나타내는 단면도이고, 도 13(B) 는, 제 3 예에 관련된 가공 홈 형성 스텝 후의 피가공물의 일부를 나타내는 단면도이다.
도 14 는, 제 4 예에 관련된 가공 홈 형성 스텝에 있어서의 피가공물을 나타내는 단면도이다.Fig. 1(A) is a perspective view showing a workpiece, and Fig. 1(B) is a cross-sectional view showing a part of the workpiece.
Fig. 2(A) is a perspective view showing the workpiece in the support member fixing step, and Fig. 2(B) is a cross-sectional view showing a part of the workpiece after the support member fixing step.
Fig. 3(A) is a perspective view showing a workpiece in the backside grinding step, and Fig. 3(B) is a cross-sectional view showing a part of the workpiece after the backside grinding step.
Fig. 4 is a cross-sectional view showing a part of a workpiece on which a pattern layer is formed.
5 is a perspective view showing a workpiece in a support member removal step.
Fig. 6(A) is a cross-sectional view showing a workpiece in the protective film formation step, and Fig. 6(B) is a cross-sectional view showing a part of the workpiece after the protective film formation step.
Fig. 7(A) is a cross-sectional view showing a workpiece in the process groove formation step according to the first example, and Fig. 7(B) is a cross-sectional view showing a part of the workpiece after the process groove formation step according to the first example. am.
8 is a cross-sectional view showing a workpiece in a plasma etching step.
Fig. 9(A) is a perspective view showing the workpiece in the resin layer formation step, and Fig. 9(B) is a cross-sectional view showing a part of the workpiece after the resin layer formation step.
Fig. 10(A) is a cross-sectional view showing the workpiece in the resin layer dividing step according to the first example, and Fig. 10(B) is a cross-sectional view showing the workpiece after the resin layer dividing step according to the first example.
Fig. 11 is a cross-sectional view showing a part of the workpiece in the process groove forming step according to the second example.
Fig. 12(A) is a cross-sectional view showing the workpiece in the resin layer dividing step according to the second example, and Fig. 12(B) is a cross-sectional view showing the workpiece after the resin layer dividing step according to the second example.
Fig. 13(A) is a cross-sectional view showing a workpiece in a process groove forming step according to a third example, and Fig. 13(B) is a cross-sectional view showing a part of a workpiece after a machining groove formation step according to the third example. am.
Fig. 14 is a cross-sectional view showing a workpiece in a process groove forming step according to a fourth example.
이하, 첨부 도면을 참조하여 본 발명의 일 양태에 관련된 실시형태를 설명한다. 먼저, 본 실시형태에 관련된 디바이스 칩의 제조 방법에 사용하는 것이 가능한 피가공물의 구성예에 대해 설명한다. 도 1(A) 는, 피가공물 (11) 을 나타내는 사시도이다.EMBODIMENT OF THE INVENTION Hereinafter, embodiment related to one aspect of this invention is described with reference to an accompanying drawing. First, an example of a configuration of a workpiece that can be used in the device chip manufacturing method according to the present embodiment will be described. 1(A) is a perspective view showing the
예를 들어 피가공물 (11) 은, 실리콘 등의 반도체로 이루어지는 웨이퍼이고, 서로 대체로 평행한 표면 (제 1 면) (11a) 및 이면 (제 2 면) (11b) 을 구비한다. 단, 피가공물 (11) 의 재질, 형상, 구조, 크기 등에 제한은 없다. 예를 들어 피가공물 (11) 은, 실리콘 이외의 반도체 (GaAs, SiC, InP, GaN 등), 사파이어, 유리, 세라믹스, 수지, 금속 등으로 이루어지는 기판이어도 된다.For example, the
피가공물 (11) 의 표면 (11a) 측에는, 적층된 복수의 박막을 포함하는 적층체 (13) 가 형성되어 있다. 적층체 (13) 는, 전극, 배선, 단자 등으로서 기능하는 도전막, 층간 절연막으로서 기능하는 절연막 (예를 들어, 저유전율 절연막 (Low-k 막)) 등의 각종 박막을 포함하고, 피가공물 (11) 의 표면 (11a) 측의 전체에 걸쳐서 형성되어 있다.On the
피가공물 (11) 은, 서로 교차하도록 격자상으로 배열된 복수의 분할 예정 라인 (스트리트) (15) 에 의해, 복수의 직사각형상의 영역으로 구획되어 있다. 그리고, 분할 예정 라인 (15) 에 의해 구획된 복수의 영역에는 각각, IC (Integrated Circuit), LSI (Large Scale Integration), LED (Light Emitting Diode), MEMS (Micro Electro Mechanical Systems) 디바이스 등의 디바이스 (17) 가 형성되어 있다. 단, 디바이스 (17) 의 종류, 수량, 형상, 구조, 크기, 배치 등에 제한은 없다.The
디바이스 (17) 에는, 디바이스 (17) 의 표면으로부터 돌출되는 복수의 접속 전극 (범프) (19) 이 형성되어 있다. 예를 들어 접속 전극 (19) 은, 땜납 등의 금속 재료로 이루어지는 구상의 전극으로, 디바이스 (17) 에 포함되는 다른 전극 등과 접속되어 있다.The
도 1(B) 는, 피가공물 (11) 의 일부를 나타내는 단면도이다. 적층체 (13) 중 분할 예정 라인 (15) 에 의해 둘러싸인 복수의 영역이, 각각 디바이스 (17) 를 구성하고 있다. 예를 들어, 피가공물 (11) 의 표면 (11a) 측과 적층체 (13) 에 포함되는 박막에 의해 반도체 소자가 구성된다. 또, 적층체 (13) 에 포함되는 박막의 일부는, 분할 예정 라인 (15) 상에도 형성되어 있다. 또한, 적층체 (13) 중 분할 예정 라인 (15) 상에 형성된 부분은, 디바이스 (17) 의 검사에 사용되는 TEG 등을 구성하고 있어도 된다.1(B) is a cross-sectional view showing a part of the
피가공물 (11) 의 분할 예정 라인 (15) 에 의해 구획된 복수의 영역의 내부에는 각각, 복수의 전극 (매립 전극, 관통 전극) (21) 이 매립되어 있다. 전극 (21) 은, 피가공물 (11) 의 두께 방향을 따라 기둥상으로 형성되고, 디바이스 (17) 에 접속되어 있다. 또한, 전극 (21) 의 재질에 제한은 없으며, 예를 들어, 구리, 텅스텐, 알루미늄 등의 금속이 사용된다.A plurality of electrodes (buried electrodes, penetration electrodes) 21 are respectively embedded in the inside of a plurality of regions of the
전극 (21) 은 각각 디바이스 (17) 로부터 피가공물 (11) 의 이면 (11b) 측을 향하여 형성되어 있고, 전극 (21) 의 길이 (높이) 는 피가공물 (11) 의 두께 미만이다. 그 때문에, 전극 (21) 은 피가공물 (11) 의 이면 (11b) 측에서 노출되어 있지 않고, 피가공물 (11) 의 내부에 매몰된 상태로 되어 있다. 또, 피가공물 (11) 과 전극 (21) 사이에는, 피가공물 (11) 과 전극 (21) 을 절연하는 절연층 (도시 생략) 이 형성되어 있다.The
다음으로, 피가공물 (11) 을 분할하여 디바이스 칩을 제조하는 디바이스 칩의 제조 방법의 구체예에 대해 설명한다. 본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 적층체 (13) 등을 분단하는 가공 홈을 분할 예정 라인 (15) 을 따라 형성하고, 피가공물 (11) 의 표면 (11a) 측에 수지층을 형성한 후, 수지층을 분할 예정 라인 (15) 을 따라 분할함으로써, 디바이스 칩을 제조한다.Next, a specific example of a device chip manufacturing method for manufacturing a device chip by dividing the
먼저, 피가공물 (11) 의 표면 (11a) 측에 지지 부재 (지지 기판) 를 고정시킨다 (지지 부재 고정 스텝). 도 2(A) 는, 지지 부재 고정 스텝에 있어서의 피가공물 (11) 을 나타내는 사시도이다.First, a support member (support substrate) is fixed to the
지지 부재 (23) 는, 후술하는 이면 연삭 스텝 (도 3(A) 참조) 에 있어서 피가공물 (11) 을 지지하는 부재이다. 예를 들어 지지 부재 (23) 로서, 유리, 실리콘, 수지, 세라믹스 등으로 이루어지는 원반상의 기판이 사용된다. 지지 부재 (23) 는, 접착층 (25) 을 개재하여 피가공물 (11) 의 표면 (11a) 측 (적층체 (13) 측) 에 접합된다. 접착층 (25) 으로는, 에폭시계, 아크릴계, 또는 고무계의 접착제, 자외선 경화형의 수지 등을 사용할 수 있다.The
도 2(B) 는, 지지 부재 고정 스텝 후의 피가공물 (11) 의 일부를 나타내는 단면도이다. 지지 부재 (23) 가 피가공물 (11) 에 고정되면, 피가공물 (11) 이 지지 부재 (23) 에 의해 지지된다. 또한, 지지 부재 (23) 로서, 유연한 시트상의 부재를 사용할 수도 있다. 예를 들어, 후술하는 테이프 (31) (도 5 참조) 와 재질 및 구조가 동일한 지지 테이프를, 지지 부재 (23) 로서 피가공물 (11) 에 첩착 (貼着) 하여 고정시켜도 된다.2(B) is a cross-sectional view showing a part of the
다음으로, 피가공물 (11) 의 이면 (11b) 측을 연삭한다 (이면 연삭 스텝). 도 3(A) 는, 이면 연삭 스텝에 있어서의 피가공물 (11) 을 나타내는 사시도이다. 이면 연삭 스텝에서는, 연삭 장치 (2) 에 의해 피가공물 (11) 이 연삭된다.Next, the
연삭 장치 (2) 는, 피가공물 (11) 을 유지하는 척 테이블 (유지 테이블) (4) 을 구비한다. 척 테이블 (4) 의 상면은, 수평 방향과 대체로 평행한 원형의 평탄면으로, 피가공물 (11) 을 유지하는 유지면 (4a) 을 구성하고 있다. 유지면 (4a) 은, 척 테이블 (4) 의 내부에 형성된 유로 (도시 생략), 밸브 (도시 생략) 등을 개재하여, 이젝터 등의 흡인원 (도시 생략) 에 접속되어 있다.The grinding
척 테이블 (4) 에는, 척 테이블 (4) 을 수평 방향을 따라 이동시키는 이동 기구 (도시 생략) 가 연결되어 있다. 또, 척 테이블 (4) 에는, 척 테이블 (4) 을 연직 방향 (높이 방향, 상하 방향) 과 대체로 평행한 회전축의 둘레에서 회전시키는 모터 등의 회전 구동원이 연결되어 있다.The chuck table 4 is coupled with a moving mechanism (not shown) that moves the chuck table 4 along the horizontal direction. In addition, a rotational drive source such as a motor for rotating the chuck table 4 around a rotation axis substantially parallel to the vertical direction (height direction, vertical direction) is connected to the chuck table 4 .
척 테이블 (4) 의 상방에는, 연삭 유닛 (6) 이 형성되어 있다. 연삭 유닛 (6) 은, 연직 방향을 따라 배치된 원기둥상의 스핀들 (8) 을 구비한다. 스핀들 (8) 의 선단부 (하단부) 에는, 금속 등으로 이루어지는 원반상의 마운트 (10) 가 고정되어 있다. 또, 스핀들 (8) 의 기단부 (상단부) 에는, 스핀들 (8) 을 회전시키는 모터 등의 회전 구동원 (도시 생략) 이 연결되어 있다.Above the chuck table 4, a grinding
마운트 (10) 에는, 환상의 연삭 휠 (12) 이 장착된다. 연삭 휠 (12) 은, 피가공물 (11) 을 연삭하는 가공 공구로, 볼트 등의 고정구에 의해 마운트 (10) 의 하면측에 고정된다. 연삭 휠 (12) 은, 회전 구동원으로부터 스핀들 (8) 및 마운트 (10) 를 통하여 전달되는 동력에 의해, 연직 방향과 대체로 평행한 회전축의 둘레를 회전한다.
연삭 휠 (12) 은, 환상의 기대 (基臺) (14) 를 구비한다. 기대 (14) 는, 알루미늄, 스테인리스 등의 금속으로 이루어지고, 마운트 (10) 와 대체로 동일한 직경으로 형성된다. 또, 기대 (14) 의 하면측에는, 복수의 연삭 지석 (16) 이 고정되어 있다. 예를 들어, 복수의 연삭 지석 (16) 은 직방체상으로 형성되고, 기대 (14) 의 둘레 방향을 따라 대체로 등간격으로 환상으로 배열된다.The grinding
연삭 지석 (16) 은, 다이아몬드, cBN (cubic Boron Nitride) 등으로 이루어지는 지립과, 지립을 고정시키는 결합재 (본드재) 를 포함한다. 결합재로서, 메탈 본드, 레진 본드, 비트리파이드 본드 등이 사용된다. 단, 연삭 지석 (16) 의 재질, 형상, 구조, 크기 등에 제한은 없다. 또, 연삭 지석 (16) 의 수도 임의로 설정할 수 있다.The grinding
이면 연삭 스텝에서는, 먼저, 피가공물 (11) 이 척 테이블 (4) 에 의해 유지된다. 구체적으로는, 피가공물 (11) 은, 표면 (11a) 측 (적층체 (13) 측, 지지 부재 (23) 측) 이 유지면 (4a) 에 대면하여 이면 (11b) 측이 상방으로 노출되도록, 척 테이블 (4) 상에 배치된다. 이 상태에서 유지면 (4a) 에 흡인원의 흡인력 (부압) 을 작용시키면, 피가공물 (11) 이 지지 부재 (23) 를 개재하여 척 테이블 (4) 에 의해 흡인 유지된다.In the back surface grinding step, first, the
다음으로, 척 테이블 (4) 을 이동시키고, 피가공물 (11) 을 연삭 유닛 (6) 의 하방에 배치한다. 이 때, 척 테이블 (4) 의 회전축 (피가공물 (11) 의 중심) 과 연삭 지석 (16) 의 궤도 (회전 경로) 가 중첩되도록, 척 테이블 (4) 과 연삭 유닛 (6) 의 위치 관계가 조절된다.Next, the chuck table 4 is moved and the
그리고, 척 테이블 (4) 과 연삭 휠 (12) 을 각각 회전시키면서, 연삭 휠 (12) 을 하강시켜, 회전하는 복수의 연삭 지석 (16) 을 피가공물 (11) 의 이면 (11b) 측에 접촉시킨다. 이로써, 피가공물 (11) 의 이면 (11b) 측이 연삭되고, 피가공물 (11) 이 박화된다.Then, the grinding
도 3(B) 는, 이면 연삭 스텝 후의 피가공물 (11) 의 일부를 나타내는 단면도이다. 피가공물 (11) 의 연삭은, 피가공물 (11) 에 매립된 전극 (21) 이 피가공물 (11) 의 이면 (11b) 에서 노출될 때까지 계속된다. 이로써, 피가공물 (11) 을 두께 방향으로 관통하는 관통 전극이 형성된다.3(B) is a cross-sectional view showing a part of the
또한, 피가공물 (11) 의 연삭 후에 다른 처리를 실시함으로써, 전극 (21) 을 피가공물 (11) 의 이면 (11b) 에서 노출시켜도 된다. 예를 들어, 이면 연삭 스텝에 있어서 전극 (21) 이 피가공물 (11) 의 이면 (11b) 에서 노출되기 직전까지 피가공물 (11) 을 연삭한 후, 피가공물 (11) 의 이면 (11b) 측에 드라이 에칭, 웨트 에칭, 연마 가공 등의 처리를 실시함으로써, 전극 (21) 을 피가공물 (11) 의 이면 (11b) 에서 노출시켜도 된다. 이 경우, 연삭 지석 (16) 이 전극 (21) 에 접촉하여 전극 (21) 에 포함되는 금속이 비산되는 것을 방지할 수 있다.In addition, the
다음으로, 피가공물 (11) 의 이면 (11b) 측에 도전층 및 절연층의 일방 또는 양방을 포함하는 패턴층을 형성한다 (이면 패턴 형성 스텝). 도 4 는, 패턴층 (27) 이 형성된 피가공물 (11) 의 일부를 나타내는 단면도이다.Next, a pattern layer containing one or both of a conductive layer and an insulating layer is formed on the
패턴층 (27) 은, 적층체 (13) 와 동일하게 소정의 기능을 갖는 기능층으로, 절연층 및 도전층의 일방 또는 양방을 포함하는 패턴이며, 이들 적층체여도 된다. 예를 들어 패턴층 (27) 은, 전극 (21) 에 접속되는 접속 전극, 접속 전극끼리를 절연하는 절연층, 접속 전극에 접속되는 배선, 단자, 소자 등을 포함한다.The
패턴층 (27) 은, 피가공물 (11) 의 분할에 의해 얻어지는 디바이스 칩의 구조 및 기능, 디바이스 칩의 실장처의 구조 및 기능 등에 따라 적절히 설계된다. 또, 패턴층 (27) 의 형성이 불필요한 경우에는, 이면 패턴 형성 스텝을 생략할 수 있다.The
다음으로, 피가공물 (11) 의 표면 (11a) 측에 고정된 지지 부재 (23) 를 피가공물 (11) 의 표면 (11a) 측으로부터 제거한다 (지지 부재 제거 스텝). 도 5 는, 지지 부재 제거 스텝에 있어서의 피가공물 (11) 을 나타내는 사시도이다.Next, the
지지 부재 제거 스텝에서는, 먼저, 피가공물 (11) 이 환상의 프레임 (29) 에 의해 지지된다. 프레임 (29) 은, SUS (스테인리스강) 등의 금속으로 이루어지는 환상의 부재로, 프레임 (29) 의 중앙부에는 프레임 (29) 을 두께 방향으로 관통하는 원형의 개구 (29a) 가 형성되어 있다. 또한, 개구 (29a) 의 직경은 피가공물 (11) 의 직경보다 크다.In the support member removal step, first, the
피가공물 (11) 의 이면 (11b) 측에는, 피가공물 (11) 보다 직경이 큰 원형의 테이프 (31) 가 첩착된다 (테이프 첩부 스텝). 예를 들어 테이프 (31) 는, 원형으로 형성된 필름상의 기재와, 기재 상에 형성된 점착층 (풀층) 을 포함한다. 기재는, 폴리올레핀, 폴리염화비닐, 폴리에틸렌테레프탈레이트 등의 수지로 이루어진다. 또, 점착층은, 에폭시계, 아크릴계, 또는 고무계의 접착제 등으로 이루어진다. 또한, 점착층은, 자외선의 조사에 의해 경화되는 자외선 경화형의 수지여도 된다.A
피가공물 (11) 이 프레임 (29) 의 개구 (29a) 의 내측에 배치된 상태로, 테이프 (31) 의 중앙부가 피가공물 (11) 의 이면 (11b) 측에 첩착됨과 함께, 테이프 (31) 의 외주부가 프레임 (29) 에 첩착된다. 이로써, 피가공물 (11) 이 테이프 (31) 를 개재하여 프레임 (29) 에 의해 지지된다.With the
다음으로, 피가공물 (11) 을 유지한 상태로 지지 부재 (23) 를 피가공물 (11) 로부터 멀어지는 방향으로 이동시킴으로써, 지지 부재 (23) 를 피가공물 (11) 로부터 박리한다. 이로써, 피가공물 (11) 로부터 지지 부재 (23) 가 제거된다.Next, the
또한, 지지 부재 (23) 를 박리할 때에는, 미리 접착층 (25) 에 소정의 처리를 실시하여, 접착층 (25) 의 점착력을 저하시켜도 된다. 이로써, 지지 부재 (23) 를 피가공물 (11) 로부터 분리하기 쉬워진다. 예를 들어, 접착층 (25) 이 자외선 경화형의 수지인 경우에는, 접착층 (25) 에 자외선을 조사한 후에 지지 부재 (23) 를 제거한다. 또, 지지 부재 (23) 의 제거 후에 피가공물 (11) 에 접착층 (25) 이 잔존하는 경우에는, 피가공물 (11) 에 세정 처리를 실시해도 된다.In addition, when peeling the
다음으로, 피가공물 (11) 의 표면 (11a) 측 (적층체 (13) 측) 에 보호막을 형성한다 (보호막 형성 스텝). 도 6(A) 는, 보호막 형성 스텝에 있어서의 피가공물 (11) 을 나타내는 단면도이다. 예를 들어 보호막 형성 스텝에서는, 스핀 코터 (20) 에 의해 피가공물 (11) 에 보호막이 형성된다.Next, a protective film is formed on the
스핀 코터 (20) 는, 피가공물 (11) 을 유지하는 스피너 테이블 (척 테이블) (22) 을 구비한다. 스피너 테이블 (22) 의 상면은, 피가공물 (11) 을 유지하는 평탄한 유지면 (22a) 을 구성하고 있다. 유지면 (22a) 은, 스피너 테이블 (22) 의 내부에 형성된 유로 (도시 생략), 밸브 등을 개재하여, 이젝터 등의 흡인원 (도시 생략) 에 접속되어 있다.The
스피너 테이블 (22) 에는, 스피너 테이블 (22) 을 연직 방향과 대체로 평행한 회전축의 둘레에서 회전시키는 모터 등의 회전 구동원 (도시 생략) 이 연결되어 있다. 또, 스피너 테이블 (22) 의 주위에는, 프레임 (29) 을 파지하여 고정시키는 복수의 클램프 (24) 가 형성되어 있다.The spinner table 22 is coupled with a rotational drive source (not shown) such as a motor that rotates the spinner table 22 around a rotation axis substantially parallel to the vertical direction. Further, around the spinner table 22, a plurality of
스피너 테이블 (22) 의 상방에는, 보호막의 원료인 보호막재 (28) 를 공급하는 보호막재 공급 유닛 (26) 이 형성되어 있다. 예를 들어 보호막재 공급 유닛 (26) 은, 스피너 테이블 (22) 에 의해 유지된 피가공물 (11) 을 향하여 보호막재 (28) 를 적하하는 노즐을 구비한다.Above the spinner table 22, a protective film
보호막 형성 스텝에서는, 먼저, 피가공물 (11) 이 스피너 테이블 (22) 에 의해 유지된다. 구체적으로는, 피가공물 (11) 은, 표면 (11a) 측 (적층체 (13) 측) 이 상방을 향하고 이면 (11b) 측 (테이프 (31) 측) 이 유지면 (22a) 에 대면하도록, 스피너 테이블 (22) 상에 배치된다. 또, 복수의 클램프 (24) 에 의해 프레임 (29) 이 고정된다. 이 상태에서 유지면 (22a) 에 흡인원의 흡인력 (부압) 을 작용시키면, 피가공물 (11) 이 테이프 (31) 를 개재하여 스피너 테이블 (22) 에 의해 흡인 유지된다.In the protective film forming step, first, the
다음으로, 스피너 테이블 (22) 을 회전시키면서, 보호막재 공급 유닛 (26) 의 노즐로부터 피가공물 (11) 을 향하여 보호막재 (28) 를 공급한다. 이로써, 피가공물 (11) 의 표면 (11a) 측이 보호막재 (28) 에 의해 덮인다. 그 후, 피가공물 (11) 에 도포된 보호막재 (28) 를 건조, 경화시킴으로써, 피가공물 (11) 의 표면 (11a) 측에 보호막이 형성된다.Next, the
도 6(B) 는, 보호막 형성 스텝 후의 피가공물 (11) 의 일부를 나타내는 단면도이다. 피가공물 (11) 의 표면 (11a) 측에는, 보호막 (33) 이 적층체 (13) 및 접속 전극 (19) 를 덮도록 형성된다.6(B) is a cross-sectional view showing a part of the
또한, 보호막 (33) 의 재질에 제한은 없다. 예를 들어, 보호막재 (28) (도 6(A) 참조) 로서, PVA (폴리비닐알코올), PEG (폴리에틸렌글리콜), PEO (산화 폴리에틸렌), PVP (폴리비닐피롤리돈) 등의 수용성의 수지가 사용된다. 이 경우에는, 수용성의 수지로 이루어지는 보호막 (33) 이 형성된다. 또, 피가공물 (11) 의 표면 (11a) 측에 수지제의 테이프를 보호막 (33) 으로서 첩착해도 된다.In addition, the material of the
다음으로, 피가공물 (11) (적층체 (13)) 에 대해 흡수성을 갖는 파장의 레이저 빔을 분할 예정 라인 (15) 을 따라 조사함으로써 피가공물 (11) 을 가공하여 피가공물 (11) 에 가공 홈을 형성한다 (가공 홈 형성 스텝). 도 7(A) 는, 가공 홈 형성 스텝에 있어서의 피가공물 (11) 을 나타내는 단면도이다. 가공 홈 형성 스텝에서는, 표면 (11a) 측으로부터 레이저 빔 (40) 이 피가공물 (11) 에 조사된다.Next, the
가공 홈 형성 스텝에서는, 레이저 가공 장치 (30) 에 의해 피가공물 (11) 에 레이저 가공이 실시된다. 또한, X 축 방향 (가공 이송 방향, 제 1 수평 방향) 과 Y 축 방향 (산출 이송 방향, 제 2 수평 방향) 은, 서로 수직인 방향이다. 또, Z 축 방향 (연직 방향, 상하 방향, 높이 방향) 은, X 축 방향 및 Y 축 방향과 수직인 방향이다.In the processing groove forming step, laser processing is applied to the
레이저 가공 장치 (30) 는, 피가공물 (11) 을 유지하는 척 테이블 (유지 테이블) (32) 을 구비한다. 척 테이블 (32) 의 상면은, 수평 방향 (XY 평면 방향) 에 대체로 평행한 원형의 평탄면으로, 피가공물 (11) 을 유지하는 유지면 (32a) 을 구성하고 있다. 유지면 (32a) 은, 척 테이블 (32) 의 내부에 형성된 유로 (도시 생략), 밸브 (도시 생략) 등을 개재하여, 이젝터 등의 흡인원 (도시 생략) 에 접속되어 있다.The
척 테이블 (32) 에는, 척 테이블 (32) 을 X 축 방향 및 Y 축 방향을 따라 이동시키는 볼 나사식의 이동 기구 (도시 생략) 가 연결되어 있다. 또, 척 테이블 (32) 에는, 척 테이블 (32) 을 유지면 (32a) 과 대체로 수직인 회전축의 둘레에서 회전시키는 모터 등의 회전 구동원 (도시 생략) 이 연결되어 있다. 또한, 척 테이블 (32) 의 주위에는, 프레임 (29) 을 파지하여 고정시키는 복수의 클램프 (34) 가 형성되어 있다.The chuck table 32 is coupled with a ball screw-type movement mechanism (not shown) that moves the chuck table 32 along the X-axis direction and the Y-axis direction. In addition, a rotary drive source (not shown) such as a motor for rotating the chuck table 32 around a rotational shaft substantially perpendicular to the holding
또, 레이저 가공 장치 (30) 는, 레이저 조사 유닛 (36) 을 구비한다. 레이저 조사 유닛 (36) 은, YAG 레이저, YVO4 레이저, YLF 레이저 등의 레이저 발진기 (도시 생략) 와, 척 테이블 (32) 의 상방에 배치된 레이저 가공 헤드 (38) 를 구비한다. 레이저 가공 헤드 (38) 에는, 레이저 발진기로부터 출사된 펄스 발진의 레이저 빔을 피가공물 (11) 에 유도하는 광학계가 내장되어 있고, 광학계는 레이저 빔을 집광시키는 집광 렌즈 등의 광학 소자를 포함한다. 레이저 조사 유닛 (36) 으로부터 조사되는 레이저 빔 (40) 에 의해, 피가공물 (11) (적층체 (13)) 이 가공된다.In addition, the
가공 홈 형성 스텝에서는, 먼저, 피가공물 (11) 이 척 테이블 (32) 에 의해 유지된다. 구체적으로는, 피가공물 (11) 은, 표면 (11a) 측 (적층체 (13) 측) 이 상방을 향하고 이면 (11b) 측 (테이프 (31) 측) 이 유지면 (32a) 에 대면하도록, 척 테이블 (32) 상에 배치된다. 또, 프레임 (29) 이 복수의 클램프 (34) 에 의해 고정된다. 이 상태에서, 유지면 (32a) 에 흡인원의 흡인력 (부압) 을 작용시키면, 피가공물 (11) 이 테이프 (31) 를 개재하여 척 테이블 (32) 에 의해 흡인 유지된다.In the machining groove forming step, first, the
다음으로, 척 테이블 (32) 을 회전시켜, 소정의 분할 예정 라인 (15) 의 길이 방향을 가공 이송 방향 (X 축 방향) 에 맞춘다. 또, 레이저 빔 (40) 이 조사되는 영역과, 분할 예정 라인 (15) 의 폭 방향에 있어서의 양단의 내측의 영역 (예를 들어, 분할 예정 라인 (15) 의 폭 방향에 있어서의 중앙) 의 Y 축 방향에 있어서의 위치가 일치하도록, 척 테이블 (32) 의 산출 이송 방향 (Y 축 방향) 에 있어서의 위치를 조절한다. 또한, 레이저 빔 (40) 의 집광점이 피가공물 (11) 의 소정의 높이 위치에 위치되도록, 레이저 가공 헤드 (38) 의 위치나 광학계의 배치를 조절한다.Next, the chuck table 32 is rotated to align the longitudinal direction of the
그리고, 레이저 가공 헤드 (38) 로부터 레이저 빔 (40) 을 조사하면서, 척 테이블 (32) 을 가공 이송 방향 (X 축 방향) 을 따라 이동시킨다. 이로써, 척 테이블 (32) 과 레이저 빔 (40) 이 가공 이송 방향 (X 축 방향) 을 따라 소정의 속도 (가공 이송 속도) 로 상대적으로 이동한다. 그 결과, 레이저 빔 (40) 이 피가공물 (11) 의 표면 (11a) 측 (적층체 (13) 측) 으로부터 분할 예정 라인 (15) 을 따라 조사된다.Then, while irradiating the
또한, 레이저 빔 (40) 의 조사 조건은, 피가공물 (11) (적층체 (13)) 에 어블레이션 가공이 실시되도록 설정된다. 구체적으로는, 레이저 빔 (40) 의 파장은, 적어도 레이저 빔 (40) 의 일부가 피가공물 (11) 등에 흡수되도록 설정된다. 즉, 레이저 빔 (40) 은, 피가공물 (11) 등에 대해 흡수성을 갖는 파장 (피가공물 (11) 등에 흡수되는 파장) 의 레이저 빔이다. 또, 레이저 빔 (40) 의 다른 조사 조건도, 피가공물 (11) 에 어블레이션 가공이 적절히 실시되도록 적절히 설정된다. 예를 들어, 레이저 빔 (40) 의 조사 조건은 이하와 같이 설정할 수 있다.In addition, the irradiation conditions of the
파장 : 355 ㎚wavelength : 355 nm
평균 출력 : 2 Waverage output : 2W
반복 주파수 : 200 kHzrepetition frequency : 200 kHz
가공 이송 속도 : 400 ㎜/smachining feed rate : 400 mm/s
레이저 빔 (40) 이 분할 예정 라인 (15) 을 따라 피가공물 (11) 에 조사되면, 피가공물 (11) (적층체 (13)) 중 레이저 빔 (40) 이 조사된 영역이 어블레이션 가공에 의해 제거된다. 그 결과, 분할 예정 라인 (15) 을 따라 피가공물 (11) 의 표면 (11a) 측에 선상 (線狀) 의 가공 홈 (35) 이 형성된다.When the
가공 홈 (35) 은, 예를 들어, 그 깊이가 피가공물 (11) 의 두께 이상이 되도록 형성된다. 이 경우, 가공 홈 (35) 이 형성되면, 피가공물 (11) 이 분할 예정 라인 (15) 을 따라 분단되고, 피가공물 (11) 이 개편화 (個片化) 되어 가공 홈 (35) 의 내측에서 피가공물 (11) 이 노출된다.The
또, 가공 홈 (35) 은, 그 깊이가 피가공물 (11) 의 두께에 미치지 않아도 된다. 이 경우, 가공 홈 (35) 의 바닥부에 피가공물 (11) 이 남아, 피가공물 (11) 이 개편화되지 않는다. 그 때문에, 그 후의 공정에 있어서 피가공물 (11) 을 이동시켰을 때에, 개편끼리가 서로 충돌하여 파손이 생긴다는 문제가 발생하지 않는다. 이 경우, 후술하는 수지층 분할 스텝에 있어서 수지층과 함께 피가공물 (11) 이 분할된다.In addition, the depth of the
또한, 하나의 변형예에 관련된 가공 홈 형성 스텝에서는, 각 분할 예정 라인 (15) 상의 동일한 영역에 레이저 빔 (40) 을 복수 회씩 조사함으로써, 원하는 깊이의 가공 홈 (35) 을 형성해도 된다. 이 경우에는, 레이저 빔 (40) 의 평균 출력을 억제하면서 깊은 가공 홈 (35) 을 형성하는 것이 가능해진다.Further, in the processing groove forming step according to one modified example, the
또, 다른 변형예에 관련된 가공 홈 형성 스텝에서는, 레이저 빔 (40) 은, 피가공물 (11) 중 레이저 빔 (40) 이 조사되는 영역 (피조사 영역) 이 선상 또는 직사각형상이 되도록 정형되어도 된다. 이 경우에는, 피조사 영역의 길이 방향 (장수(長手) 방향) 이 분할 예정 라인 (15) 의 폭 방향을 따르도록 레이저 빔 (40) 이 피가공물 (11) 에 조사되어, 폭이 넓은 가공 홈 (35) 이 형성된다.Further, in the processing groove forming step according to another modified example, the
또 다른 변형예에 관련된 가공 홈 형성 스텝에서는, 각 분할 예정 라인 (15) 의 내측에 가공 홈 (35) 을 복수 개씩 형성해도 된다. 예를 들어, 분할 예정 라인 (15) 의 폭 방향에 있어서의 일단측과 타단측에, 서로 대체로 평행한 1 쌍의 가공 홈 (35) 이 형성되어도 된다. 그리고, 가공 홈 형성 스텝에서는, 이들 변형예가 조합되어 실시되어도 된다.In the processing groove forming step according to another modified example, a plurality of
피가공물 (11) 에 어블레이션 가공이 실시되면, 피가공물 (11) 의 용융물 (데브리) 이 발생하여 비산된다. 그러나, 피가공물 (11) 의 표면 (11a) 측에 보호막 (33) 이 형성되어 있으면, 데브리가 피가공물 (11) 에 부착되기 어려워져, 피가공물 (11) 및 디바이스 (17) 의 오염이 방지된다.When ablation processing is performed on the
그 후, 동일한 순서를 반복하여, 다른 분할 예정 라인 (15) 을 따라 레이저 빔 (40) 이 조사된다. 그 결과, 모든 분할 예정 라인 (15) 을 따라 가공 홈 (35) 이 형성된다. 도 7(B) 는, 가공 홈 형성 스텝 후의 피가공물 (11) 의 일부를 나타내는 단면도이다. 가공 홈 형성 스텝을 실시함으로써, 분할 예정 라인 (15) 을 따라 피가공물 (11) 에 가공 홈 (35) 이 형성된다.After that, the same procedure is repeated, and the
가공 홈 형성 스텝이 완료된 후, 보호막 (33) 을 제거한다. 이로써, 보호막 (33) 에 부착된 데브리 등의 이물질이 보호막 (33) 과 함께 제거된다. 보호막 (33) 이 수용성의 수지로 이루어지는 경우에는, 피가공물 (11) 에 순수 등의 세정액을 공급하는 것만으로 보호막 (33) 을 용이하게 제거할 수 있어, 보호막 (33) 을 제거하는 공정이 간략화된다.After the processing groove forming step is completed, the
또한, 가공 홈 형성 스텝에 있어서 발생하는 데브리의 양이 적은 경우나, 데브리의 비산이 문제가 되지 않는 경우 등에는, 보호막 형성 스텝을 생략할 수도 있다. 이 경우에는, 가공 홈 형성 스텝 후에 보호막 (33) 을 제거하는 공정도 생략된다.In addition, when the amount of debris generated in the process groove forming step is small or when scattering of debris is not a problem, the protective film forming step may be omitted. In this case, the process of removing the
다음으로, 피가공물 (11) 의 표면 (11a) 측 또는 이면 (11b) 측으로부터 플라즈마 상태의 에칭 가스를 공급하여, 가공 홈 (35) 의 측면에 잔존하는 가공 변형 또는 이물질 (데브리) 을 제거한다 (플라즈마 에칭 스텝). 도 8 은, 플라즈마 에칭 스텝에 있어서의 피가공물 (11) 을 나타내는 단면도이다. 플라즈마 에칭 스텝에서는, 플라즈마 처리 장치 (50) 에 의해 피가공물 (11) 에 플라즈마 에칭을 실시한다. 또한, 플라즈마 에칭 스텝에 있어서, 피가공물 (11) 은 프레임 (29) 에 의해 지지되어 있지 않아도 된다.Next, an etching gas in a plasma state is supplied from the
플라즈마 처리 장치 (50) 는, 진공 챔버 (52) 를 구비한다. 진공 챔버 (52) 의 내부는, 플라즈마 처리가 실시되는 처리 공간에 상당한다. 진공 챔버 (52) 의 측벽 (52a) 에는, 피가공물 (11) 의 반입 및 반출시에 피가공물 (11) 이 통과하는 개구 (52b) 가 형성되어 있다.The
측벽 (52a) 의 외측에는, 개구 (52b) 를 개방 및 폐색하는 게이트 (54) 가 형성되어 있다. 또, 게이트 (54) 에는, 에어 실린더 등의 개폐 유닛 (56) 이 연결되어 있다. 개폐 유닛 (56) 에서 게이트 (54) 를 하방으로 이동시켜 개구 (52b) 를 노출시킴으로써, 피가공물 (11) 의 처리 공간으로의 반입, 및, 피가공물 (11) 의 처리 공간으로부터의 반출이 가능해진다. 또, 개폐 유닛 (56) 에서 게이트 (54) 를 상방으로 이동시켜 개구 (52b) 를 폐색함으로써, 처리 공간이 밀폐된다.A
진공 챔버 (52) 의 바닥벽 (52c) 에는 파이프 등의 배관 (58) 이 접속되어 있고, 배관 (58) 에는 배기 펌프 등의 감압 유닛 (60) 이 접속되어 있다. 게이트 (54) 에서 개구 (52b) 를 폐색한 상태로 감압 유닛 (60) 을 작동시키면, 진공 챔버 (52) 의 내부가 배기되어, 감압된다.A
진공 챔버 (52) 의 내부에는, 테이블 베이스 (62) 가 형성되어 있다. 테이블 베이스 (62) 는, 원기둥상의 유지부 (64) 와, 유지부 (64) 에 연결된 원기둥상의 지지부 (66) 를 구비한다. 지지부 (66) 의 직경은 유지부 (64) 의 직경보다 작고, 지지부 (66) 는 유지부 (64) 의 하면의 중앙부로부터 하방을 향하여 형성되어 있다.Inside the
유지부 (64) 의 상면 상에는, 피가공물 (11) 을 유지하는 척 테이블 (유지 테이블) (68) 이 형성되어 있다. 척 테이블 (68) 은, 절연체로 이루어지는 원반상의 본체부 (70) 를 구비하고 있고, 본체부 (70) 의 내부에는 복수의 전극 (72) 이 매립되어 있다. 복수의 전극 (72) 은 각각, 전극 (72) 에 소정의 전압 (예를 들어, 5 ㎸ 정도의 고전압) 을 인가 가능한 DC 전원 (74) 에 접속되어 있다.On the upper surface of the holding
또, 척 테이블 (68) 의 본체부 (70) 에는, 본체부 (70) 의 상면에서 개구되는 복수의 흡인로 (70a) 가 형성되어 있다. 흡인로 (70a) 는, 테이블 베이스 (62) 의 내부에 형성된 흡인로 (62a) 를 개재하여 흡인 펌프 (76) 에 접속되어 있다.Further, in the
척 테이블 (68) 에 의해 피가공물 (11) 을 유지할 때에는, 먼저, 척 테이블 (68) 상에 피가공물 (11) 을 배치하고, 흡인 펌프 (76) 를 작동시킨다. 이로써, 피가공물 (11) 이 흡인 펌프 (76) 의 흡인력에 의해 척 테이블 (68) 의 상면에서 흡인된다. 이 상태에서, DC 전원 (74) 에 의해 복수의 전극 (72) 에 전압을 인가하여 전극 (72) 사이에 전위차를 발생시키면, 정전기의 힘에 의해 피가공물 (11) 이 흡착 유지된다. 이로써, 진공 챔버 (52) 의 내부가 감압된 상태여도 피가공물 (11) 을 척 테이블 (68) 상에서 유지하는 것이 가능해진다.When holding the
또, 테이블 베이스 (62) 의 내부에는, 냉각 유로 (62b) 가 형성되어 있다. 냉각 유로 (62b) 의 양단은, 냉매를 순환시키는 순환 유닛 (78) 에 접속되어 있다. 순환 유닛 (78) 을 작동시키면, 냉매가 냉각 유로 (62b) 의 일단으로부터 타단을 향하여 흐르고, 테이블 베이스 (62) 가 냉각된다.Moreover, inside the
진공 챔버 (52) 의 상부에는, 에칭 가스를 공급하는 가스 공급 유닛 (80) 이 접속되어 있다. 가스 공급 유닛 (80) 은, 진공 챔버 (52) 의 외부에서 에칭 가스를 플라즈마화시키고, 플라즈마 상태의 에칭 가스를 진공 챔버 (52) 의 내부에 공급한다.A
구체적으로는, 가스 공급 유닛 (80) 은, 진공 챔버 (52) 에 공급되는 에칭 가스가 흐르는 금속제의 공급관 (82) 을 구비한다. 공급관 (82) 의 일단측 (하류측) 은, 진공 챔버 (52) 의 상벽 (52d) 을 개재하여 진공 챔버 (52) 의 내부에 접속되어 있다. 또, 공급관 (82) 의 타단측 (상류측) 은, 밸브 (84a), 유량 컨트롤러 (86a), 밸브 (88a) 를 개재하여 가스 공급원 (90a) 에 접속되고, 밸브 (84b), 유량 컨트롤러 (86b), 밸브 (88b) 를 개재하여 가스 공급원 (90b) 에 접속되고, 밸브 (84c), 유량 컨트롤러 (86c), 밸브 (88c) 를 개재하여 가스 공급원 (90c) 에 접속되어 있다.Specifically, the
가스 공급원 (90a, 90b, 90c) 으로부터 각각 소정의 가스가 소정의 유량으로 공급되면, 공급관 (82) 내에서 혼합 가스가 생성된다. 이 혼합 가스가, 피가공물 (11) 의 에칭에 사용되는 에칭 가스가 된다. 예를 들어, 가스 공급원 (90a) 은 SF6 등의 불소계 가스를 공급하고, 가스 공급원 (90b) 은 산소 가스 (O2 가스) 를 공급하고, 가스 공급원 (90c) 은 He 등의 불활성 가스를 공급한다. 단, 가스 공급원 (90a, 90b, 90c) 으로부터 공급되는 가스의 성분, 유량비 등은, 가공 대상물의 재질이나 가공 조건에 따라 임의로 변경할 수 있다.When a predetermined gas is supplied from the
또, 가스 공급 유닛 (80) 은, 공급관 (82) 내에서 생성된 에칭 가스에 고주파 전압을 인가하는 전극 (92) 을 구비한다. 전극 (92) 은, 공급관 (82) 의 중류부에 공급관 (82) 을 둘러싸도록 형성되어 있고, 전극 (92) 에는 고주파 전원 (94) 이 접속되어 있다. 고주파 전원 (94) 은, 예를 들어 전압값이 0.5 ㎸ 이상 5 ㎸ 이하, 주파수가 450 kHz 이상 2.45 GHz 이하의 고주파 전압을 전극 (92) 에 인가한다.Further, the
전극 (92) 및 고주파 전원 (94) 을 사용하여 공급관 (82) 을 흐르는 에칭 가스에 고주파 전압을 작용시키면, 에칭 가스가 이온 및 라디칼을 포함하는 플라즈마 상태로 변화한다. 그리고, 플라즈마 상태의 에칭 가스가, 공급관 (82) 의 하류단에서 개구되는 공급구 (82a) 로부터 진공 챔버 (52) 의 내부에 공급된다. 이와 같이 하여, 진공 챔버 (52) 의 외부에서 플라즈마화한 에칭 가스가 진공 챔버 (52) 의 내부에 공급된다.When a high-frequency voltage is applied to the etching gas flowing through the
진공 챔버 (52) 의 상벽 (52d) 의 내측에는, 분산 부재 (96) 가 공급구 (82a) 를 덮도록 장착되어 있다. 공급관 (82) 으로부터 진공 챔버 (52) 의 내부에 유입된 플라즈마 상태의 에칭 가스는, 분산 부재 (96) 에 의해 척 테이블 (68) 의 상방에서 분산된다.Inside the
또, 진공 챔버 (52) 의 측벽 (52a) 에는 파이프 등의 배관 (98) 이 접속되어 있고, 배관 (98) 에는 불활성 가스를 공급하는 불활성 가스 공급원 (도시 생략) 이 접속되어 있다. 불활성 가스 공급원으로부터 배관 (98) 을 개재하여 진공 챔버 (52) 에 불활성 가스가 공급되면, 진공 챔버 (52) 의 내부가 불활성 가스 (이너 가스) 로 채워진다. 또한, 배관 (98) 은, 밸브 (도시 생략), 유량 컨트롤러 (도시 생략) 등을 개재하여 가스 공급원 (90c) 에 접속되어 있어도 된다. 이 경우에는, 가스 공급원 (90c) 으로부터 배관 (98) 을 개재하여 진공 챔버 (52) 의 내부에 불활성 가스가 공급된다.Further, a
가스 공급 유닛 (80) 으로부터 공급된 에칭 가스는, 공급구 (82a) 의 하방에 형성된 분산 부재 (96) 에 의해 분산되고, 척 테이블 (68) 에 의해 유지된 피가공물 (11) 의 전체에 공급된다. 그리고, 플라즈마화한 에칭 가스가 피가공물 (11) 에 작용하여, 피가공물 (11) 에 플라즈마 에칭이 실시된다.The etching gas supplied from the
가공 홈 형성 스텝 후의 피가공물 (11) 에 플라즈마 상태의 가스가 공급되면, 레이저 가공에 의해 가공 홈 (35) 의 내부나 가공 홈 (35) 의 주변에 형성된 가공 변형 (가공흔) 이 제거된다. 또, 피가공물 (11) 에 부착되어 있는 데브리 등의 이물질이 제거된다. 이로써, 최종적으로 피가공물 (11) 을 분할하여 얻어지는 디바이스 칩의 항절 강도의 저하나 품질 저하가 억제된다.When gas in a plasma state is supplied to the
또한, 진공 챔버 (52) 의 외부에서 플라즈마화된 에칭 가스가 금속으로 이루어지는 공급관 (82) 을 통과할 때, 에칭 가스에 포함되는 이온이 공급관 (82) 의 내벽에 흡착되어, 진공 챔버 (52) 의 내부에 도달하기 어려워진다. 그 결과, 라디칼의 비율이 높은 에칭 가스가 진공 챔버 (52) 내에 도입되고, 피가공물 (11) 에 공급된다. 라디칼의 비율이 높은 에칭 가스는, 피가공물 (11) 의 내부가 좁은 영역에 비집고 들어가기 쉽기 때문에, 에칭 가스에 의해 가공 홈 (35) (도 7(B) 참조) 의 내측에 에칭 처리가 실시되기 쉬워진다.In addition, when the etching gas converted into plasma outside the
상기한 플라즈마 에칭을 실시할 때에는, 적층체 (13) 상에 마스크층을 형성해도 된다. 예를 들어 마스크층은, 피가공물 (11) 의 분할 예정 라인 (15) 과 중첩되는 영역이 노출되도록 패터닝된다. 이 마스크층을 통하여 플라즈마 상태의 에칭 가스를 공급함으로써, 피가공물 (11) 중 레이저 가공이 실시된 영역이 부분적으로 에칭된다.When performing the above-mentioned plasma etching, you may form a mask layer on the
마스크층의 재질이나 형성 방법에 제한은 없다. 예를 들어 마스크층은, 감광성의 수지로 이루어지는 레지스트 등에 의해 형성할 수 있다. 또, 가공 홈 형성 스텝 후에 보호막 (33) (도 7(B) 참조) 을 제거하지 않고, 보호막 (33) 을 마스크층으로서 사용할 수도 있다. 이 경우에는, 플라즈마 에칭 스텝 후에 보호막 (33) 이 제거된다.There are no restrictions on the material or formation method of the mask layer. For example, the mask layer can be formed of a resist or the like made of photosensitive resin. Moreover, the
또한, 가공 홈 형성 스텝에 있어서 피가공물 (11) 이 가공 변형이나 데브리가 발생하기 어려운 가공 조건으로 가공되는 경우, 가공 홈 형성 스텝 후의 세정에 의해 데브리가 확실하게 제거되는 경우, 피가공물 (11) 에 가공 변형이나 데브리가 잔존해도 디바이스 칩의 동작 및 품질에 문제가 없는 경우 등에는, 플라즈마 에칭 스텝을 생략해도 된다.Further, in the machining groove formation step, when the
다음으로, 피가공물 (11) 의 표면 (11a) 측에 수지층을 형성한다 (수지층 형성 스텝). 도 9(A) 는, 수지층 형성 스텝에 있어서의 피가공물 (11) 을 나타내는 사시도이고, 도 9(B) 는, 수지층 형성 스텝 후의 피가공물 (11) 의 일부를 나타내는 단면도이다.Next, a resin layer is formed on the
수지층 (37) 은, 피가공물 (11) 의 분할에 의해 얻어지는 디바이스 칩을 실장할 때의 언더필재에 상당한다. 예를 들어, 수지층 (37) 으로서 NCF (Non Conductive Film) 가 사용된다. NCF 는, 수지를 시트상으로 성형함으로써 얻어지는 필름으로, 접착성 및 절연성을 갖는다.The
수지층 (37) (NCF) 은, 피가공물 (11) 과 대체로 동일한 직경으로 형성되고, 적층체 (13) 의 전체를 덮도록 피가공물 (11) 의 표면 (11a) 측에 첩착된다. 이로써, 피가공물 (11) 의 표면 (11a) 측에 수지층 (37) 이 형성되고, 디바이스 (17) 및 접속 전극 (19) 가 수지층 (37) 에 의해 봉지된다.The resin layer 37 (NCF) is formed to have substantially the same diameter as the
단, 수지층 (37) 의 종류에 제한은 없다. 예를 들어, NCP (Non Conductive Paste) 를 피가공물 (11) 의 표면 (11a) 측에 도포함으로써 수지층 (37) 을 형성해도 된다. 또, 수지층 (37) 의 재료에도 제한은 없다. 예를 들어, 에폭시계 수지, 아크릴계 수지, 우레탄계 수지, 실리콘계 수지, 폴리이미드계 수지 등을 주성분으로 하는 수지층 (37) 이 사용된다. 또한, 수지층 (37) 에는, 산화제, 필러 등의 각종 첨가제가 함유되어 있어도 된다.However, there is no restriction on the type of the
수지층 형성 스텝 후, 피가공물 (11) 의 분할 예정 라인 (15) 을 따라 수지층 (37) 을 분할한다 (수지층 분할 스텝). 수지층 분할 스텝에서는, 테이프 (31) 를 외측을 향하게 하여 확장 (익스팬드) 함으로써 수지층 (37) 을 분할한다. 도 10(A) 는, 수지층 분할 스텝에 있어서의 피가공물 (11) 을 나타내는 단면도이다.After the resin layer formation step, the
수지층 분할 스텝에서는, 테이프 (31) 를 반경 방향 외측을 향하여 잡아당김으로써 확장시킨다. 이로써, 피가공물 (11) 을 개재하여 수지층 (37) 에 외력이 부여되고, 수지층 (37) 이 분할 예정 라인 (15) 을 따라 분단된다.In the resin layer division step, the
테이프 (31) 의 확장은, 작업자가 수동으로 실시해도 되고, 전용의 확장 장치를 사용하여 자동으로 실시해도 된다. 도 10(A) 에는, 확장 장치 (100) 에 의해 테이프 (31) 가 확장되는 예를 나타내고 있다.The expansion of the
확장 장치 (100) 는, 중공의 원기둥상으로 형성된 드럼 (102) 을 갖는다. 드럼 (102) 의 상단부에는, 복수의 굴림대 (104) 가 드럼 (102) 의 둘레 방향을 따라 배열되어 있다. 또, 드럼 (102) 의 외측에는, 복수의 기둥상의 지지 부재 (106) 가 배치되어 있다. 지지 부재 (106) 의 하단부에는 각각, 지지 부재 (106) 를 연직 방향을 따라 이동 (승강) 시키는 에어 실린더 (도시 생략) 가 연결되어 있다.The
복수의 지지 부재 (106) 의 상단부에는, 환상의 테이블 (108) 이 고정되어 있다. 테이블 (108) 의 중앙부에는, 테이블 (108) 을 두께 방향으로 관통하는 원형의 개구가 형성되어 있다. 또한, 테이블 (108) 의 개구의 직경은 드럼 (102) 의 직경보다 크고, 드럼 (102) 의 상단부는 테이블 (108) 의 개구에 삽입 가능하게 되어 있다. 또, 테이블 (108) 의 외주부에는, 프레임 (29) 을 파지하여 고정시키는 복수의 클램프 (110) 가 배치되어 있다.An annular table 108 is fixed to the upper ends of the plurality of supporting
피가공물 (11) 을 분할할 때에는, 먼저, 에어 실린더 (도시 생략) 에 의해 지지 부재 (106) 를 이동시키고, 굴림대 (104) 의 상단과 테이블 (108) 의 상면을 대체로 동일한 높이 위치에 배치한다. 그리고, 테이블 (108) 상에 프레임 (29) 을 배치하여, 복수의 클램프 (110) 에 의해 프레임 (29) 을 고정시킨다. 이 때 피가공물 (11) 은, 드럼 (102) 의 내측의 영역과 중첩되도록 배치된다.When dividing the
다음으로, 에어 실린더 (도시 생략) 에 의해 지지 부재 (106) 를 하강시켜, 테이블 (108) 을 끌어내린다. 이로써, 테이프 (31) 가 굴림대 (104) 에 의해 지지된 상태로 반경 방향 외측을 향하여 잡아당겨진다. 그 결과, 테이프 (31) 가 방사상으로 확장된다.Next, the
도 10(B) 는, 수지층 분할 스텝 후의 피가공물 (11) 의 일부를 나타내는 단면도이다. 테이프 (31) 가 확장되면, 테이프 (31) 가 첩착되어 있는 피가공물 (11) 에 외력이 부여된다. 가공 홈 (35) 이 피가공물 (11) 및 패턴층 (27) 을 관통하고 있지 않은 경우, 이 때에 가공 홈 (35) 의 하방에서 피가공물 (11) 및 패턴층 (27) 이 분할된다. 그리고, 분할된 피가공물 (11) 의 각 개편 사이의 간격이 넓어지고, 그 결과, 수지층 (37) 이 분할 예정 라인 (15) 을 따라 분할된다.10(B) is a cross-sectional view showing a part of the
피가공물 (11) 등이 분할 예정 라인 (15) 을 따라 분할되면, 디바이스 (17) 가 수지층 (37) 의 개편에 의해 봉지된 복수의 디바이스 칩 (39) 이 제조된다. 그리고, 디바이스 칩 (39) 은 테이프 (31) 로부터 박리되어 픽업되고, 실장 기판이나 다른 디바이스 칩에 실장된다. 테이프 (31) 의 확장에 의해 디바이스 칩 (39) 사이에 넓은 간극이 형성되어 있으면, 픽업이 용이해진다.When the
이상에 설명하는 바와 같이, 본 실시형태에 관련된 디바이스 칩의 제조 방법에서는, 가공 홈 형성 스텝 후에 수지층 형성 스텝 및 수지층 분할 스텝을 실시하기 때문에, 가공 홈 형성 스텝시에 수지층 (37) 이 가공되는 경우가 없다. 그 때문에, 가공 홈 (35) 이 형성될 때의 가공에 의해 수지층 (37) 이 변질되어 경화되는 경우가 없고, 수지층 (37) 에 경화 영역이 생기는 경우도 없다. 경화되어 있지 않은 수지층 (37) 은, 복수의 칩을 적층하여 열 압착할 때에 신장 확산되기 쉽고, 수지층 (37) 에 비집고 들어간 기포도 빠지기 쉽다.As described above, in the device chip manufacturing method according to the present embodiment, since the resin layer forming step and the resin layer dividing step are performed after the processing groove forming step, the
그 때문에, 수지층 (37) 에 경화 영역이 형성되어 있지 않으면, 열 압착이 적절히 진행되고 각 칩이 소정의 품질로 일체화된다. 그리고, 일체화된 각 칩이 분리되기 어려워, 기포를 개재하여 불필요한 전기적 접속이 형성되는 경우도 없다. 즉, 가공 홈 (35) 을 형성하는 가공에 의한 영향에 의해 수지층 (37) 이 부분적으로 변질되는 경우는 없어, 가공에서 기인하는 칩 불량이 발생하지 않는다.For this reason, if no curing region is formed in the
다음으로, 본 실시형태에 관련된 디바이스 칩의 제조 방법의 변형예에 대해 설명한다. 상기한 가공 홈 형성 스텝 (제 1 예에 관련된 가공 홈 형성 스텝) 에서는, 피가공물 (11) 의 표면 (11a) 측으로부터 레이저 빔 (40) 을 조사하여 피가공물 (11) 에 가공 홈 (35) 을 형성하였다. 그러나, 가공 홈 형성 스텝은 이것으로 한정되지 않는다. 피가공물 (11) 은 이면 (11b) 측으로부터 가공되어 가공 홈이 형성되어도 된다.Next, a modified example of the manufacturing method of the device chip according to the present embodiment will be described. In the processing groove forming step (process groove forming step related to the first example) described above, the
도 11 은, 제 2 예에 관련된 가공 홈 형성 스텝에 있어서의 피가공물 (11) 의 일부를 나타내는 단면도이다. 제 2 예에 관련된 가공 홈 형성 스텝에서는, 미리 지지 부재 고정 스텝 및 이면 연삭 스텝이 실시되어, 피가공물 (11) 의 표면 (11a) 측에 지지 부재 (23) 가 첩부된 상태로 피가공물 (11) 을 이면 (11b) 측으로부터 가공하여 가공 홈 (35a) 을 형성한다. 그리고, 도 11 에 나타내는 바와 같이, 미리 이면 패턴 형성 스텝이 실시되어 피가공물 (11) 의 이면 (11b) 측에는 도전층 및 절연층의 일방 또는 양방을 포함하는 패턴층 (27) 이 형성되어 있어도 된다.11 is a cross-sectional view showing a part of the
제 2 예에 관련된 가공 홈 형성 스텝은, 특별히 설명하지 않는 한 이면 (11b) 측으로부터 레이저 빔 (40) 을 피가공물 (11) 에 조사하는 것 이외에는 상기 서술한 제 1 예에 관련된 가공 홈 형성 스텝과 동일하게 실시할 수 있다. 특히, 제 2 예에 관련된 가공 홈 형성 스텝에서는, 피가공물 (11) 을 연삭할 때에 표면 (11a) 측을 보호하고 있던 지지 부재 (23) 를 개재하여 레이저 가공 장치 (30) 의 척 테이블 (도시 생략) 로 피가공물 (11) 을 흡인 유지할 수 있다.Unless otherwise specified, the processing groove forming step related to the second example is the processing groove forming step related to the first example described above except that the
또한, 제 2 예에 관련된 가공 홈 형성 스텝에서 피가공물 (11) 에 형성되는 가공 홈 (35a) 은, 피가공물 (11) 을 상하로 관통해도 되고, 관통하고 있지 않아도 된다. 가공 홈 (35a) 이 피가공물 (11) 을 상하로 관통하고 있지 않은 경우, 후술하는 수지층 분할 스텝에 있어서 수지층과 함께 피가공물 (11) 이 분할된다.Further, the
제 2 예에 관련된 가공 홈 형성 스텝에 있어서도, 수지층 (37) 이 가공되는 경우가 없다. 그 때문에, 레이저 빔 (40) 의 조사에 의한 변질 등이 수지층 (37) 에 발생하는 경우는 없고, 최종적으로 얻어진 디바이스 칩을 적층하여 열 압착했을 때에 수지층 (37) 의 변질에서 기인하는 칩 불량이 발생하지 않는다.Also in the processing groove forming step according to the second example, the
제 2 예에 관련된 가공 홈 형성 스텝을 실시한 후, 지지 부재 제거 스텝을 실시하여, 피가공물 (11) 의 표면 (11a) 측에 첩부된 지지 부재 (23) 를 제거한다. 그 후, 수지층 형성 스텝을 실시하여, 지지 부재 (23) 가 제거된 피가공물 (11) 의 표면 (11a) 측에 수지층 (37) 을 형성하고, 수지층 분할 스텝을 실시하여 피가공물 (11) 의 분할 예정 라인 (15) 을 따라 수지층 (37) 을 분할한다.After the processing groove formation step according to the second example is performed, the support member removal step is performed to remove the
또한, 상기 서술한 도 10(A) 에서 설명한 수지층 분할 스텝에서는, 피가공물 (11) 의 이면 (11b) 측에 미리 테이프 (31) 를 첩부하고, 테이프 (31) 를 개재하여 프레임 (29) 으로 피가공물 (11) 을 지지하는 경우에 대해 설명하였다. 그러나, 본 실시형태에 관련된 디바이스 칩의 제조 방법은 이것으로 한정되지 않는다. 즉, 테이프 첩부 스텝에 있어서, 테이프 (31) 는, 피가공물 (11) 의 표면 (11a) 측에 첩부되어도 된다.In addition, in the resin layer dividing step described in FIG. 10(A) described above, the
도 12(A) 는 제 2 예에 관련된 수지층 분할 스텝에 있어서의 피가공물 (11) 을 나타내는 단면도이고, 도 12(B) 는 제 2 예에 관련된 수지층 분할 스텝 후의 피가공물 (11) 을 나타내는 단면도이다.Fig. 12(A) is a sectional view showing the
제 2 예에 관련된 수지층 분할 스텝에서는, 도 10(A) 에서 설명한 제 1 예에 관련된 수지층 분할 스텝과 비교하여, 확장되는 테이프 (31) 에 수지층 (37) 이 가까워진다. 이 경우, 테이프 (31) 가 확장되었을 때, 분할 대상이 되는 수지층 (37) 에 반경 방향 외측을 향한 힘이 보다 직접적으로 인가된다. 그 때문에, 수지층 (37) 을 분할하기 쉽다.In the resin layer dividing step related to the second example, the
다음으로, 제 3 예에 관련된 가공 홈 형성 스텝에 대해 설명한다. 도 13(A) 는, 제 3 예에 관련된 가공 홈 형성 스텝에 있어서의 피가공물 (11) 을 나타내는 단면도이다. 제 3 예에 관련된 가공 홈 형성 스텝에서는, 절삭 장치 (112) 에 의해 피가공물 (11) 에 절삭 홈이 형성된다.Next, the processing groove forming step according to the third example will be described. Fig. 13(A) is a cross-sectional view showing the
절삭 장치 (112) 는, 피가공물 (11) 을 유지하는 척 테이블 (유지 테이블) (114) 을 구비한다. 척 테이블 (114) 은, 도 7(A) 등에서 설명한 레이저 가공 장치 (30) 의 척 테이블 (32) 과 동일하게 구성된다. 즉, 척 테이블 (114) 의 상면은, 피가공물 (11) 을 유지하는 유지면 (114a) 을 구성하고 있다. 척 테이블 (114) 의 주위에는, 프레임 (29) 을 파지하여 고정시키는 복수의 클램프 (116) 가 형성되어 있다.The
척 테이블 (114) 의 상방에는, 절삭 유닛 (118) 이 형성되어 있다. 절삭 유닛 (118) 은, 통상의 하우징 (120) 을 구비한다. 하우징 (120) 에는, Y 축 방향을 따라 배치된 원기둥상의 스핀들 (122) 이 수용되어 있다. 스핀들 (122) 의 선단부 (일단부) 는 하우징 (120) 의 외부에 노출되어 있고, 스핀들 (122) 의 기단부 (타단부) 에는 모터 등의 회전 구동원이 연결되어 있다.A
스핀들 (122) 의 선단부에는, 원환상의 절삭 블레이드 (124) 가 장착된다. 절삭 블레이드 (124) 는, 회전 구동원으로부터 스핀들 (122) 을 통하여 전달되는 동력에 의해, Y 축 방향과 대체로 평행한 회전축의 둘레를 회전한다.An
절삭 블레이드 (124) 로는, 예를 들어 허브 타입의 절삭 블레이드 (허브 블레이드) 가 사용된다. 허브 블레이드는, 금속 등으로 이루어지는 환상의 기대와, 기대의 외주 가장자리를 따라 형성된 환상의 절삭날이 일체가 되어 구성된다. 허브 블레이드의 절삭날은, 다이아몬드 등으로 이루어지는 지립과, 지립을 고정시키는 니켈 도금층 등의 결합재를 포함하는 전기 주조 지석에 의해 구성된다. 단, 절삭 블레이드 (124) 로서 와셔 타입의 절삭 블레이드 (와셔 블레이드) 를 사용할 수도 있다. 와셔 블레이드는, 지립과, 금속, 세라믹스, 수지 등으로 이루어져 지립을 고정시키는 결합재를 포함하는 환상의 절삭날에 의해서만 구성된다.As the
절삭 유닛 (118) 에는, 볼 나사식의 이동 기구 (도시 생략) 가 연결되어 있연결되있 있다. 이 이동 기구는, 절삭 유닛 (118) 을 Y 축 방향을 따라 이동시킴과 함께, Z 축 방향을 따라 승강시킨다.A ball screw-type moving mechanism (not shown) is connected to the
제 3 예에 관련된 가공 홈 형성 스텝에서는, 먼저, 피가공물 (11) 이 척 테이블 (114) 에 의해 유지된다. 구체적으로는, 피가공물 (11) 은, 표면 (11a) 측 (적층체 (13) 측) 이 상방을 향하고 이면 (11b) 측 (테이프 (31) 측) 이 유지면 (114a) 에 대면하도록, 척 테이블 (114) 상에 배치된다. 또, 프레임 (29) 이 복수의 클램프 (116) 에 의해 고정된다. 이 상태에서, 유지면 (114a) 에 흡인원의 흡인력 (부압) 을 작용시키면, 피가공물 (11) 이 테이프 (31) 를 개재하여 척 테이블 (114) 에 의해 유지된다.In the machining groove forming step according to the third example, first, the
다음으로, 척 테이블 (114) 을 회전시켜, 소정의 분할 예정 라인 (15) 의 길이 방향을 가공 이송 방향 (X 축 방향) 에 맞춘다. 또, 절삭 블레이드 (124) 가 소정의 분할 예정 라인 (15) 의 연장선 상에 배치되도록, 절삭 유닛 (118) 의 산출 이송 방향 (Y 축 방향) 에 있어서의 위치를 조절한다. 또한, 절삭 블레이드 (124) 의 하단이 테이프 (31) 의 상면보다 하방에 배치되도록, 절삭 유닛 (118) 의 높이를 조정한다. 이 때의 적층체 (13) 의 상면과 절삭 블레이드 (124) 의 하단의 높이의 차가, 절삭 블레이드 (124) 의 절입 깊이에 상당한다.Next, the chuck table 114 is rotated to align the longitudinal direction of the
그리고, 절삭 블레이드 (124) 를 회전시키면서, 척 테이블 (114) 을 X 축 방향을 따라 이동시킨다. 이로써, 척 테이블 (114) 과 절삭 블레이드 (124) 가 X 축 방향을 따라 상대적으로 이동하고 (가공 이송), 절삭 블레이드 (124) 가 분할 예정 라인 (15) 을 따라 피가공물 (11), 적층체 (13), 패턴층 (27) 에 절입된다. 그 결과, 피가공물 (11) 에 가공 홈 (35b) 이 형성된다. 그 후, 동일한 순서를 반복하여, 모든 분할 예정 라인 (15) 을 따라 피가공물 (11), 적층체 (13), 패턴층 (27) 을 절삭한다.Then, while rotating the
도 13(B) 는, 가공 홈 (35b) 이 형성된 피가공물 (11) 의 일부를 나타내는 단면도이다. 절삭 후의 피가공물 (11) 에는, 예를 들어, 패턴층 (27) 의 하면에 이르는 가공 홈 (35b) 이 분할 예정 라인 (15) 을 따라 격자상으로 형성된다. 그 결과, 피가공물 (11) 이 분할된다.13(B) is a cross-sectional view showing a part of the
단, 제 3 예에 관련된 가공 홈 형성 스텝에서는, 절삭 블레이드 (124) 의 하단이 테이프 (31) 에 도달해 있지 않아도 되며, 형성되는 가공 홈 (35b) 이 피가공물 (11) 등을 상하로 관통하고 있을 필요는 없다. 이 경우, 피가공물 (11) 이 가공 홈 (35b) 에서 분단되지 않기 때문에, 그 후에 피가공물 (11) 을 이동시킬 때에 피가공물 (11) 의 개편끼리가 충돌하여 손상을 일으킨다는 문제가 발생하지 않는다. 또, 이 경우, 이후에 실시되는 수지층 분할 스텝에 있어서 수지층 (37) 과 함께 피가공물 (11) 등이 가공 홈 (35b) 을 기점으로 하여 분할된다.However, in the processing groove forming step according to the third example, the lower end of the
제 3 예에 관련된 가공 홈 형성 스텝에 있어서도, 수지층 (37) 이 가공되는 경우는 없다. 즉, 절삭 블레이드 (124) 가 수지층 (37) 에 절입되는 경우는 없다. 그 때문에, 절삭 블레이드 (124) 에 의한 절삭이 수지층 (37) 에 영향을 미치는 경우는 없어, 수지층 (37) 에 절삭에서 기인하는 막 박리나 변질이 발생하는 경우는 없다. 따라서, 최종적으로 얻어진 디바이스 칩을 적층하여 열 압착했을 때에 수지층 (37) 의 변질에서 기인하는 칩 불량이 발생하지 않는다.Also in the processing groove forming step according to the third example, the
다음으로, 제 4 예에 관련된 가공 홈 형성 스텝에 대해 설명한다. 도 14 는, 제 4 예에 관련된 가공 홈 형성 스텝에 있어서의 피가공물 (11) 을 나타내는 단면도이다. 제 4 예에 관련된 가공 홈 형성 스텝에서는, 분할 예정 라인 (15) 을 따라 피가공물 (11) 을 노출시키는 마스크층 (도시 생략) 을 피가공물 (11) 에 형성한다. 그리고, 피가공물 (11) 에 플라즈마화한 에칭 가스를 공급하고 그 마스크층으로부터 노출된 영역에 있어서 피가공물 (11) 을 에칭함으로써 가공 홈을 형성한다.Next, the processing groove formation step according to the fourth example will be described. Fig. 14 is a cross-sectional view showing the
마스크층은, 예를 들어, 피가공물 (11) (적층체 (13)) 의 분할 예정 라인 (15) 과 중첩되는 영역이 노출되도록 패터닝된다. 이 마스크층을 통하여 플라즈마 상태의 에칭 가스를 공급함으로써, 피가공물 (11) (적층체 (13)) 의 마스크층으로부터 노출된 부분에 에칭 처리를 실시한다. 마스크층의 재질이나 형성 방법에 제한은 없다. 예를 들어 마스크층은, 감광성의 수지로 이루어지는 레지스트 등에 의해 형성할 수 있다.The mask layer is patterned so that a region overlapping with the line to be divided 15 of the workpiece 11 (laminate 13) is exposed, for example. By supplying an etching gas in a plasma state through this mask layer, the part exposed from the mask layer of the workpiece 11 (layered body 13) is etched. There are no restrictions on the material or formation method of the mask layer. For example, the mask layer can be formed of a resist or the like made of photosensitive resin.
제 4 예에 관련된 가공 홈 형성 스텝에서는, 도 14 에 나타내는 플라즈마 처리 장치 (126) 에 의해 피가공물 (11) 에 가공 홈이 형성된다. 먼저, 플라즈마 처리 장치 (126) 에 대해 설명한다. 플라즈마 처리 장치 (126) 는, 내부에 처리 공간 (128) 이 형성된 진공 챔버 (130) 를 구비하고 있다. 진공 챔버 (130) 의 측벽 (130a) 에는, 피가공물 (11) 을 반출입하기 위한 개구 (132) 가 형성되어 있다.In the process groove forming step according to the fourth example, a process groove is formed in the
개구 (132) 의 외부에는, 개구 (132) 를 개폐하는 게이트 (134) 가 부착되어 있다. 게이트 (134) 의 하방에는, 개폐 유닛 (136) 이 형성되어 있고, 게이트 (134) 는 이 개폐 유닛 (136) 에 의해 상하로 이동한다. 개폐 유닛 (136) 에 의해 게이트 (134) 를 하방으로 이동시켜 개구 (132) 를 열면, 개구 (132) 를 통해서 피가공물 (11) 을 진공 챔버 (130) 의 처리 공간 (128) 에 반입 가능해지거나, 또는, 피가공물 (11) 을 처리 공간 (128) 으로부터 반출 가능해진다.Outside the
진공 챔버 (130) 의 바닥벽 (130b) 에는, 배기구 (138) 가 형성되어 있다. 이 배기구 (138) 는, 진공 펌프 등의 감압 유닛 (140) 과 접속되어 있다. 진공 챔버 (130) 의 처리 공간 (128) 에는, 하부 전극 (142) 과 상부 전극 (144) 이 대향하도록 배치되어 있다.An
하부 전극 (142) 은, 도전성의 재료로 형성되어 있고, 원반상의 유지부 (척 테이블) (146) 와, 유지부 (146) 의 하면 중앙으로부터 하방으로 신장되는 원기둥상의 지지부 (148) 를 포함한다. 지지부 (148) 는, 진공 챔버 (130) 의 바닥벽 (130b) 에 형성된 개구 (150) 에 삽입 통과되어 있다.The
개구 (150) 내에 있어서, 바닥벽 (130b) 과 지지부 (148) 사이에는, 절연성의 베어링 (152) 이 배치되어 있고, 진공 챔버 (130) 와 하부 전극 (142) 은 절연되어 있다. 하부 전극 (142) 은, 진공 챔버 (130) 의 외부에 있어서 고주파 전원 (154) 과 접속되어 있다.In the
유지부 (146) 의 상면에는, 피가공물 (11) 을 싣기 위한 다공질 부재가 배치 형성되어 있다. 다공질 부재에는 하부 전극 (142) 의 내부에 형성된 흡인로 (158) 가 접속되어 있고, 이 흡인로 (158) 는 흡인 펌프 (160) 와 접속되어 있다.On the upper surface of the holding
또, 유지부 (146) 의 내부에는, 냉각 유로 (162) 가 형성되어 있다. 냉각 유로 (162) 의 일단은, 지지부 (148) 에 형성된 냉매 공급로 (164) 를 통해서 순환 유닛 (166) 과 접속되어 있고, 냉각 유로 (162) 의 타단은, 지지부 (148) 에 형성된 냉매 배출로 (168) 를 통해서 순환 유닛 (166) 과 접속되어 있다. 이 순환 유닛 (166) 을 작동시키면, 냉매는, 냉매 공급로 (164), 냉각 유로 (162), 냉매 배출로 (168) 의 순서로 흘러, 하부 전극 (142) 을 냉각시킨다.Further, inside the holding
상부 전극 (144) 은, 도전성의 재료로 형성되어 있고, 원반상의 가스 분출부 (170) 와, 가스 분출부 (170) 의 상면 중앙으로부터 상방으로 신장되는 원기둥상의 지지부 (172) 를 포함한다. 지지부 (172) 는, 진공 챔버 (130) 의 상벽 (130c) 에 형성된 개구 (174) 에 삽입 통과되어 있다.The
개구 (174) 내에 있어서, 상벽 (130c) 과 지지부 (172) 사이에는, 절연성의 베어링 (176) 이 배치되어 있고, 진공 챔버 (130) 와 상부 전극 (144) 은 절연되어 있다. 상부 전극 (144) 은, 진공 챔버 (130) 의 외부에 있어서 고주파 전원 (154) 과 접속되어 있다. 또, 지지부 (172) 의 상단부는, 승강 기구 (180) 의 지지 아암 (182) 에 연결되어 있고, 상부 전극 (144) 은, 이 승강 기구 (180) 에 의해 상하로 이동한다.In the
가스 분출부 (170) 의 하면에는, 복수의 가스 분출구 (184) 가 형성되어 있다. 이 가스 분출구 (184) 는, 유로 (186) 등을 통해서 가스 공급원 (188) 에 접속되어 있다. 가스 공급원 (188) 은, CF4 가스 또는 SF6 가스와, C4F8 가스와, SF6 및 O2 의 혼합 가스를 전환 가능하게 공급할 수 있고, 밸브 (190) 를 개재하여 유로 (186) 에 접속되어 있다. 이로써, 플라즈마 처리용의 원료 가스를 진공 챔버 (130) 내의 처리 공간 (128) 에 공급할 수 있다.A plurality of
제 4 예에 관련된 가공 홈 형성 스텝에서는, 먼저, 개폐 유닛 (136) 에 의해 게이트 (134) 를 하강시킨다. 다음으로, 개구 (132) 를 통해서 피가공물 (11) 을 진공 챔버 (130) 의 처리 공간 (128) 에 반입하고, 하부 전극 (142) 의 유지부 (146) 에 재치 (載置) 한다. 이 때, 피가공물 (11) 의 표면 (11a) 측 또는 이면 (11b) 측이 상부 전극 (144) 을 향하게 된다. 또, 피가공물 (11) 의 반입시에는, 승강 기구 (180) 에 의해 상부 전극 (144) 를 상승시켜, 피가공물 (11) 의 반입 스페이스를 확보해 둔다.In the processing groove forming step according to the fourth example, first, the
그 후, 흡인 펌프 (160) 의 부압을 작용시켜, 피가공물 (11) 을 유지부 (146) 상에 고정시킨다. 또, 개폐 유닛 (136) 에 의해 게이트 (134) 를 상승시켜, 처리 공간 (128) 을 밀폐한다. 또한, 하부 전극 (142) 과 상부 전극 (144) 이 에칭에 적합한 소정의 위치 관계가 되도록, 승강 기구 (180) 에 의해 상부 전극 (144) 을 하강시킨다. 또, 감압 유닛 (140) 을 작동시켜, 처리 공간 (128) 을 진공 (저압) 으로 한다. 또, 도시되지 않은 불활성 가스 공급원 등으로부터 아르곤 가스 등의 불활성 가스를 처리 공간 (128) 에 공급해도 된다.After that, the negative pressure of the
다음으로, 피가공물 (11) 을 플라즈마 에칭한다. 플라즈마 에칭에서는, 예를 들어, CF4 가스 또는 SF6 가스의 플라즈마를 사용한 등방성 에칭과, 등방성 에칭에 의해 노출된 영역에 대한 C4F8 가스의 플라즈마를 사용한 페시베이션막의 피복을 교대로 반복한다. 이로써 분할 예정 라인 (15) 을 따라 피가공물 (11) 에 가공 홈을 형성한다. 즉, 이른바 보슈 프로세스에 의해 가공 홈이 형성된다.Next, the
등방성 에칭을 실시할 때에는, 가스 공급원 (188) 으로부터 에칭용의 원료 가스 (CF4 가스 또는 SF6 가스) 를 소정의 유량으로 처리 공간 (128) 의 내부에 공급한다. 이 상태에서, 고주파 전원 (154) 에서 하부 전극 (142) 및 상부 전극 (144) 에 소정의 고주파 전력을 공급하면, 하부 전극 (142) 및 상부 전극 (144) 사이에 플라즈마가 발생한다.When isotropic etching is performed, source gas for etching (CF 4 gas or SF 6 gas) is supplied from the
이로써, 피가공물 (11) 이 등방성 에칭되어, 피가공물 (11) 에 분할 예정 라인 (15) 을 따른 홈이 형성된다. 여기서, 한 번의 등방성 에칭에 있어서의 에칭 깊이는, 피가공물 (11) 의 두께와 비교하여 대폭 작게 한다.Thereby, the
등방성 에칭에 의해 노출된 영역에 대한 페시베이션막의 피복을 실시할 때에는, 가스 공급원 (188) 으로부터 페시베이션막의 원료 가스 (C4F8 가스) 를 소정의 유량으로 처리 공간 (128) 의 내부에 공급한다. 이 상태에서, 고주파 전원 (154) 에서 하부 전극 (142) 및 상부 전극 (144) 에 소정의 고주파 전력을 공급하면, 하부 전극 (142) 및 상부 전극 (144) 사이에 플라즈마가 발생한다.When covering the region exposed by isotropic etching with the passivation film, a source gas (C 4 F 8 gas) of the passivation film is supplied from the
이로써, 플라즈마 상태의 원료 가스에 의해 등방성 에칭에 의해 노출된 홈의 측벽이나 바닥부에 플루오로카본 중합막 등으로 형성되는 페시베이션막이 형성된다. 이 다음으로, 다시 등방성 에칭을 실시하지만, 홈의 측벽과 비교하여, 바닥부에 있어서의 페시베이션막의 에칭 레이트는 높아지기 때문에, 홈의 바닥부에서 피가공물 (11) 이 다시 노출되어, 에칭된다.As a result, a passivation film formed of a fluorocarbon polymer film or the like is formed on the sidewall or bottom of the groove exposed by isotropic etching by the raw material gas in a plasma state. After this, isotropic etching is performed again, but since the etching rate of the passivation film at the bottom portion is higher than that of the side wall of the groove, the
제 4 예에 관련된 가공 홈 형성 스텝에서는, 이렇게 하여, 등방성 에칭과, 페시베이션막의 성막을 반복함으로써, 피가공물 (11) 에 가공 홈을 형성한다. 단, 플라즈마 에칭에 의해 가공 홈을 형성하는 방법은 이것으로 한정되지 않고, 등방성 에칭만으로 피가공물 (11) 이 가공되어도 된다. 가공 홈은, 피가공물 (11) 을 상하로 관통해도 되고, 관통하지 않아도 된다. 가공 홈이 피가공물 (11) 을 상하로 관통하고 있지 않은 경우, 수지층 분할 스텝에서 수지층 (37) 과 함께 피가공물 (11) 이 분할된다.In the process groove formation step according to the fourth example, a process groove is formed in the
제 4 예에 관련된 가공 홈 형성 스텝에서는, 소정의 깊이의 가공 홈이 피가공물 (11) 에 형성되었을 때에 플라즈마 에칭을 종료하고, 마스크층을 제거한다. 그 후, 수지층 형성 스텝 및 수지층 분할 스텝을 실시한다. 즉, 수지층 (37) 은, 가공 홈 형성 스텝 후에 피가공물 (11) 에 형성되기 때문에, 수지층 (37) 이 플라즈마 에칭의 영향을 받는 경우는 없다.In the processing groove forming step according to the fourth example, when a processing groove having a predetermined depth is formed in the
또한, 수지층 (37) 이 플라즈마 에칭 전에 피가공물 (11) 에 배치 형성되는 경우, 마스크층과 함께 수지층 (37) 이, 또는, 마스크층으로서 기능하는 수지층 (37) 이 패터닝되어, 분할 예정 라인 (15) 을 따라 피가공물 (11) 등이 노출된다. 그리고, 그 후에 등방성 에칭을 진행시키는 과정에 있어서 가공 홈의 주위의 수지층 (37) 의 하방에서 마스크 언더 컷이 발생하는 것이 생각된다.In addition, when the
이 경우, 피가공물 (11) 이 최종적으로 분할되어 디바이스 칩 (39) 이 형성되었을 때, 디바이스 칩 (39) 으로부터 주위로 비어져 나오도록 수지층 (37) 이 디바이스 칩 (39) 에 남는다. 수지층 (37) 이 NCF 인 경우, 열 압착에 의해 소정의 실장 대상에 수지층 (37) 을 개재하여 디바이스 칩 (39) 이 첩부된다. 이 때, 수지층 (37) 이 디바이스 칩 (39) 의 주위에 비어져 나와 있으면, 디바이스 칩 (39) 과 실장 대상 사이에서 수지층 (37) 이 충분히 신장 확산되지 않아, 실장 불량의 원인이 되는 것이 생각된다.In this case, when the
이 실장 불량을 방지하기 위해서는 디바이스 칩 (39) 으로부터 비어져 나온 수지층 (37) 만을 제거하면 되지만, 그와 같은 공정은 시간이 걸린다. 이에 반하여, 수지층 (37) 이 플라즈마 에칭 (제 4 예에 관련된 가공 홈 형성 스텝) 후에 실시되는 경우, 이와 같은 실장 불량이 발생하는 경우는 없다.In order to prevent this mounting defect, it is sufficient to remove only the
그 외에, 상기 실시형태에 관련된 구조, 방법 등은, 본 발명의 목적의 범위를 일탈하지 않는 한에 있어서 적절히 변경하여 실시할 수 있다.In addition, the structure, method, etc. related to the above embodiment can be appropriately changed and implemented without departing from the scope of the object of the present invention.
11 : 피가공물
11a : 표면
11b : 이면
13 : 적층체
15 : 분할 예정 라인
17 : 디바이스
19 : 접속 전극
21 : 전극
23 : 지지 부재
25 : 접착층
27 : 패턴층
29 : 프레임
29a : 개구
31 : 테이프
33 : 보호막
35, 35a, 35b : 가공 홈
37 : 수지층
39 : 디바이스 칩
2 : 연삭 장치
4, 32, 68, 114 : 척 테이블
4a, 22a, 32a, 114a : 유지면
6 : 연삭 유닛
8, 122 : 스핀들
10 : 마운트
12 : 연삭 휠
14 : 기대
16 : 연삭 지석
20 : 스핀 코터
22 : 스피너 테이블
24, 34, 110, 116 : 클램프
26 : 보호막재 공급 유닛
28 : 보호막재
30 : 레이저 가공 장치
36 : 레이저 조사 유닛
38 : 레이저 가공 헤드
40 : 레이저 빔
50, 126 : 플라즈마 처리 장치
52, 130 : 진공 챔버
52a, 130a : 측벽
52b, 132, 150, 174 : 개구
52c, 130b : 바닥벽
52d, 130c : 상벽
54, 134 : 게이트
56, 136 : 개폐 유닛
58, 98 : 배관
60, 140 : 감압 유닛
62 : 테이블 베이스
62a, 70a, 158 : 흡인로
62b, 162 : 냉각 유로
64, 146 : 유지부
66, 148, 172 : 지지부
70 : 본체부
72, 92 : 전극
74 : DC 전원
76, 160 : 흡인 펌프
78, 166 : 순환 유닛
80 : 가스 공급 유닛
82 : 공급관
82a : 공급구
84a, 84b, 84c, 88a, 88b, 88c, 190 : 밸브
86a, 86b, 86c : 유량 컨트롤러
90a, 90b, 90c, 188 : 가스 공급원
94, 154 : 고주파 전원
96 : 분산 부재
100 : 확장 장치
102 : 드럼
104 : 굴림대
106 : 지지 부재
108 : 테이블
112 : 절삭 장치
118 : 절삭 유닛
120 : 하우징
122 : 스핀들
124 : 절삭 블레이드
128 : 처리 공간
138 : 배기구
142 : 하부 전극
144 : 상부 전극
152, 176 : 베어링
164 : 냉매 공급로
168 : 냉매 배출로
170 : 가스 분출부
180 : 승강 기구
182 : 지지 아암
184 : 가스 분출구
186 : 유로11: Workpiece
11a: surface
11b: back side
13: laminate
15: Scheduled division line
17: device
19: connection electrode
21: electrode
23: support member
25: adhesive layer
27: pattern layer
29: frame
29a: opening
31: tape
33: shield
35, 35a, 35b: processing groove
37: resin layer
39: device chip
2: grinding device
4, 32, 68, 114: chuck table
4a, 22a, 32a, 114a: holding surface
6: grinding unit
8, 122: spindle
10 : mount
12: grinding wheel
14: Expect
16: grinding stone
20: spin coater
22: spinner table
24, 34, 110, 116: clamp
26: protective film supply unit
28: protective film material
30: laser processing device
36: laser irradiation unit
38: laser processing head
40: laser beam
50, 126: plasma processing device
52, 130: vacuum chamber
52a, 130a: side wall
52b, 132, 150, 174: opening
52c, 130b: bottom wall
52d, 130c: upper wall
54, 134: gate
56, 136: open/close unit
58, 98: Piping
60, 140: decompression unit
62: table base
62a, 70a, 158: suction path
62b, 162: cooling passage
64, 146: holding part
66, 148, 172: support
70: body part
72, 92: electrode
74: DC power
76, 160: suction pump
78, 166: circulation unit
80: gas supply unit
82: supply pipe
82a: supply port
84a, 84b, 84c, 88a, 88b, 88c, 190: valve
86a, 86b, 86c: flow controller
90a, 90b, 90c, 188: gas supply source
94, 154: high frequency power supply
96: dispersion member
100: extension device
102: drum
104: rolling table
106: support member
108: table
112: cutting device
118: cutting unit
120: housing
122: spindle
124: cutting blade
128: processing space
138: exhaust vent
142: lower electrode
144: upper electrode
152, 176: bearing
164: refrigerant supply path
168: refrigerant discharge path
170: gas ejection unit
180: lifting mechanism
182: support arm
184: gas outlet
186: Euro
Claims (11)
그 피가공물을 그 분할 예정 라인을 따라 가공하여 가공 홈을 형성하는 가공 홈 형성 스텝과,
그 가공 홈 형성 스텝 후, 그 피가공물의 그 표면측에 수지층을 형성하는 수지층 형성 스텝과,
그 수지층 형성 스텝 후, 그 피가공물의 그 분할 예정 라인을 따라 그 수지층을 분할하는 수지층 분할 스텝을 포함하는 것을 특징으로 하는 디바이스 칩의 제조 방법.A device chip manufacturing method in which a device chip is manufactured by dividing a workpiece having a front surface and a back surface, the surface of which is partitioned by a plurality of intersecting division lines, and devices are formed in each partitioned region of the surface,
a machining groove forming step of forming a machining groove by machining the workpiece along the division line;
After the processing groove forming step, a resin layer forming step of forming a resin layer on the surface side of the workpiece;
After the resin layer forming step, a resin layer dividing step of dividing the resin layer along the line along which the workpiece is to be divided is included.
그 수지층 분할 스텝 전에 그 피가공물의 그 이면측에 테이프를 첩부하는 테이프 첩부 스텝을 추가로 포함하고,
그 수지층 분할 스텝에서는, 그 피가공물의 그 이면측에 첩부된 그 테이프를 확장함으로써 그 수지층을 분할하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to claim 1,
Further comprising a tape attaching step of attaching a tape to the back side of the workpiece before the resin layer dividing step,
In the resin layer dividing step, the resin layer is divided by spreading the tape attached to the back side of the workpiece.
그 수지층 분할 스텝 전에 그 피가공물의 그 표면측에 테이프를 첩부하는 테이프 첩부 스텝을 추가로 포함하고,
그 수지층 분할 스텝에서는, 그 피가공물의 그 표면측에 첩부된 그 테이프를 확장함으로써 그 수지층을 분할하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to claim 1,
Further comprising a tape attaching step of attaching a tape to the surface side of the workpiece before the resin layer dividing step,
In the resin layer dividing step, the resin layer is divided by spreading the tape attached to the surface side of the workpiece.
그 가공 홈 형성 스텝 전에,
그 피가공물의 그 표면측에 지지 부재를 고정시키는 지지 부재 고정 스텝과,
그 지지 부재 고정 스텝 후, 그 피가공물의 그 이면측을 연삭하는 이면 연삭 스텝과,
그 이면 연삭 스텝 후, 그 피가공물의 그 이면에 도전층 및 절연층의 일방 또는 양방을 포함하는 패턴을 형성하는 이면 패턴 형성 스텝을 실시하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to any one of claims 1 to 3,
Before the machining groove forming step,
a support member fixing step for fixing the support member to the surface side of the workpiece;
a backside grinding step of grinding the back side of the workpiece after the support member fixing step;
A device chip manufacturing method characterized by performing a back surface pattern forming step of forming a pattern including one or both of a conductive layer and an insulating layer on the back surface of the workpiece after the back surface grinding step.
그 이면 연삭 스텝 후, 그 가공 홈 형성 스텝 전에, 그 피가공물의 그 표면측에 첩부된 그 지지 부재를 제거하는 지지 부재 제거 스텝을 추가로 포함하고,
그 가공 홈 형성 스텝에서는, 그 표면측으로부터 그 피가공물을 가공하여 그 가공 홈을 형성하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to claim 4,
After the back surface grinding step and before the machining groove forming step, a support member removal step of removing the support member attached to the surface side of the workpiece is further included,
In the processing groove forming step, the workpiece is processed from the surface side to form the processing groove.
그 가공 홈 형성 스텝에서는, 그 피가공물의 그 표면측에 그 지지 부재가 첩부된 상태로 그 피가공물을 그 이면측으로부터 가공하여 그 가공 홈을 형성하고,
그 가공 홈 형성 스텝 후, 그 피가공물의 그 표면측에 첩부된 그 지지 부재를 제거하는 지지 부재 제거 스텝을 실시하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to claim 4,
In the processing groove forming step, the processing groove is formed by processing the workpiece from the back side in a state where the support member is attached to the front surface side of the workpiece,
A method of manufacturing a device chip characterized by performing a support member removal step of removing the support member attached to the surface side of the workpiece after the processing groove forming step.
그 가공 홈 형성 스텝에서는, 그 피가공물에 대해 흡수성을 갖는 파장의 레이저 빔을 그 분할 예정 라인을 따라 조사함으로써 그 피가공물을 가공하여 그 피가공물에 그 가공 홈을 형성하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to any one of claims 1 to 6,
In the process groove forming step, the workpiece is processed by irradiating a laser beam having a wavelength that has absorption to the workpiece along the division line, and the processing groove is formed in the workpiece. manufacturing method.
그 가공 홈 형성 스텝 전에, 그 피가공물의 그 표면 또는 그 이면 중 그 레이저 빔이 조사되는 일방에 보호막을 형성하는 보호막 형성 스텝과,
그 가공 홈 형성 스텝 후에, 그 피가공물의 그 표면 또는 그 이면의 그 일방에 플라즈마 상태의 에칭 가스를 공급하고, 그 가공 홈의 측면에 잔존하는 가공 변형 또는 데브리를 제거하는 플라즈마 에칭 스텝을 추가로 구비하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to claim 7,
a protective film forming step of forming a protective film on one of the surface or rear surface of the workpiece to which the laser beam is irradiated, before the processing groove forming step;
After the processing groove forming step, a plasma etching step is added to supply an etching gas in a plasma state to either the surface or the back surface of the workpiece to remove processing strain or debris remaining on the side surface of the processing groove. A method for manufacturing a device chip comprising:
그 가공 홈 형성 스텝에서는, 원환상의 절삭 블레이드로 그 분할 예정 라인을 따라 그 피가공물을 절삭함으로써 그 가공 홈을 형성하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to any one of claims 1 to 6,
In the processing groove forming step, the processing groove is formed by cutting the workpiece along the dividing line with an annular cutting blade.
그 가공 홈 형성 스텝에서는, 그 분할 예정 라인을 따라 그 피가공물을 노출시키는 마스크층을 그 피가공물에 형성하고, 그 피가공물에 플라즈마화한 에칭 가스를 공급하고 그 마스크층으로부터 노출된 영역에 있어서 그 피가공물을 에칭함으로써 그 가공 홈을 형성하는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to any one of claims 1 to 6,
In the processing groove forming step, a mask layer exposing the workpiece is formed on the workpiece along the line to be divided, and a plasma etching gas is supplied to the workpiece, and in the area exposed from the mask layer. A device chip manufacturing method characterized by forming the processing groove by etching the workpiece.
그 가공 홈 형성 스텝에서는, 그 피가공물을 그 표면으로부터 그 이면까지 관통하는 그 가공 홈이 형성되는 것을 특징으로 하는 디바이스 칩의 제조 방법.According to any one of claims 1 to 8,
In the processing groove forming step, the processing groove penetrating the workpiece from its front surface to its back surface is formed.
Applications Claiming Priority (2)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
JP2021206750A JP2023091896A (en) | 2021-12-21 | 2021-12-21 | Method for manufacturing device chip |
JPJP-P-2021-206750 | 2021-12-21 |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230094980A true KR20230094980A (en) | 2023-06-28 |
Family
ID=86780339
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020220167481A KR20230094980A (en) | 2021-12-21 | 2022-12-05 | Method of manufacturing device chip |
Country Status (4)
Country | Link |
---|---|
JP (1) | JP2023091896A (en) |
KR (1) | KR20230094980A (en) |
CN (1) | CN116314023A (en) |
TW (1) | TW202326833A (en) |
Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092188A (en) | 2014-11-04 | 2016-05-23 | 積水化学工業株式会社 | Adhesive film for semiconductor wafer |
-
2021
- 2021-12-21 JP JP2021206750A patent/JP2023091896A/en active Pending
-
2022
- 2022-12-05 KR KR1020220167481A patent/KR20230094980A/en unknown
- 2022-12-16 TW TW111148475A patent/TW202326833A/en unknown
- 2022-12-20 CN CN202211642149.0A patent/CN116314023A/en active Pending
Patent Citations (1)
Publication number | Priority date | Publication date | Assignee | Title |
---|---|---|---|---|
JP2016092188A (en) | 2014-11-04 | 2016-05-23 | 積水化学工業株式会社 | Adhesive film for semiconductor wafer |
Also Published As
Publication number | Publication date |
---|---|
JP2023091896A (en) | 2023-07-03 |
TW202326833A (en) | 2023-07-01 |
CN116314023A (en) | 2023-06-23 |
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP4927484B2 (en) | Method for manufacturing device for lamination | |
JP2009010178A (en) | Method of processing wafer | |
KR20190045067A (en) | Processing method of a wafer | |
CN110364482B (en) | Wafer processing method | |
CN110364481B (en) | Wafer processing method | |
JP5840003B2 (en) | Wafer processing method | |
KR20230094980A (en) | Method of manufacturing device chip | |
US11024542B2 (en) | Manufacturing method of device chip | |
KR20230050240A (en) | Method for manufacturing device chip | |
JP2023056101A (en) | Method for manufacturing device chip | |
CN113964075A (en) | Method for removing carrier plate | |
JP7292803B2 (en) | Wafer processing method | |
JP2023172142A (en) | Chip manufacturing method | |
KR20230081608A (en) | Method of manufacturing device chip | |
KR20230019019A (en) | Method for manufacturing chip | |
CN113964074A (en) | Method for removing carrier plate | |
JP2020061501A (en) | Wafer processing method |