KR20230094571A - Display apparatus - Google Patents
Display apparatus Download PDFInfo
- Publication number
- KR20230094571A KR20230094571A KR1020210183837A KR20210183837A KR20230094571A KR 20230094571 A KR20230094571 A KR 20230094571A KR 1020210183837 A KR1020210183837 A KR 1020210183837A KR 20210183837 A KR20210183837 A KR 20210183837A KR 20230094571 A KR20230094571 A KR 20230094571A
- Authority
- KR
- South Korea
- Prior art keywords
- connection wire
- connection
- display area
- disposed
- planarization layer
- Prior art date
Links
- 238000005452 bending Methods 0.000 claims abstract description 93
- 239000000758 substrate Substances 0.000 claims abstract description 73
- 239000010409 thin film Substances 0.000 claims description 50
- 238000000034 method Methods 0.000 claims description 38
- 239000004065 semiconductor Substances 0.000 claims description 24
- 239000010410 layer Substances 0.000 description 201
- 239000010936 titanium Substances 0.000 description 26
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 16
- 229910052814 silicon oxide Inorganic materials 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N Nickel Chemical compound [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 15
- 239000010931 gold Substances 0.000 description 14
- 239000000463 material Substances 0.000 description 14
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 13
- 229910052719 titanium Inorganic materials 0.000 description 13
- 239000011651 chromium Substances 0.000 description 12
- 239000010949 copper Substances 0.000 description 12
- 229910052782 aluminium Inorganic materials 0.000 description 11
- 239000011241 protective layer Substances 0.000 description 11
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 10
- 230000009975 flexible effect Effects 0.000 description 10
- 229920001721 polyimide Polymers 0.000 description 10
- 230000006870 function Effects 0.000 description 9
- 239000004642 Polyimide Substances 0.000 description 8
- 229910052581 Si3N4 Inorganic materials 0.000 description 8
- 239000007769 metal material Substances 0.000 description 8
- HQVNEWCFYHHQES-UHFFFAOYSA-N silicon nitride Chemical compound N12[Si]34N5[Si]62N3[Si]51N64 HQVNEWCFYHHQES-UHFFFAOYSA-N 0.000 description 8
- 239000002356 single layer Substances 0.000 description 8
- 229910045601 alloy Inorganic materials 0.000 description 7
- 239000000956 alloy Substances 0.000 description 7
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 7
- 229910052737 gold Inorganic materials 0.000 description 7
- 229910021420 polycrystalline silicon Inorganic materials 0.000 description 7
- VYZAMTAEIAYCRO-UHFFFAOYSA-N Chromium Chemical compound [Cr] VYZAMTAEIAYCRO-UHFFFAOYSA-N 0.000 description 6
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 6
- ZOKXTWBITQBERF-UHFFFAOYSA-N Molybdenum Chemical compound [Mo] ZOKXTWBITQBERF-UHFFFAOYSA-N 0.000 description 6
- 229910052804 chromium Inorganic materials 0.000 description 6
- 239000011247 coating layer Substances 0.000 description 6
- 229910052802 copper Inorganic materials 0.000 description 6
- 239000010408 film Substances 0.000 description 6
- 229910052750 molybdenum Inorganic materials 0.000 description 6
- 239000011733 molybdenum Substances 0.000 description 6
- 239000011347 resin Substances 0.000 description 6
- 229920005989 resin Polymers 0.000 description 6
- 238000012546 transfer Methods 0.000 description 6
- 229910052779 Neodymium Inorganic materials 0.000 description 5
- 239000004020 conductor Substances 0.000 description 5
- 238000013461 design Methods 0.000 description 5
- 239000011810 insulating material Substances 0.000 description 5
- QEFYFXOXNSNQGX-UHFFFAOYSA-N neodymium atom Chemical compound [Nd] QEFYFXOXNSNQGX-UHFFFAOYSA-N 0.000 description 5
- 229910052759 nickel Inorganic materials 0.000 description 5
- 229920005591 polysilicon Polymers 0.000 description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 description 4
- 239000004973 liquid crystal related substance Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000000059 patterning Methods 0.000 description 4
- 239000000047 product Substances 0.000 description 4
- 239000004925 Acrylic resin Substances 0.000 description 3
- 229920000178 Acrylic resin Polymers 0.000 description 3
- 230000000694 effects Effects 0.000 description 3
- 230000007935 neutral effect Effects 0.000 description 3
- 239000011368 organic material Substances 0.000 description 3
- 125000006850 spacer group Chemical group 0.000 description 3
- 229920000265 Polyparaphenylene Polymers 0.000 description 2
- 239000004734 Polyphenylene sulfide Substances 0.000 description 2
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- UMIVXZPTRXBADB-UHFFFAOYSA-N benzocyclobutene Chemical compound C1=CC=C2CCC2=C1 UMIVXZPTRXBADB-UHFFFAOYSA-N 0.000 description 2
- 239000003822 epoxy resin Substances 0.000 description 2
- 229910052751 metal Inorganic materials 0.000 description 2
- 239000002184 metal Substances 0.000 description 2
- 239000005011 phenolic resin Substances 0.000 description 2
- 229920006122 polyamide resin Polymers 0.000 description 2
- 229920000647 polyepoxide Polymers 0.000 description 2
- 239000009719 polyimide resin Substances 0.000 description 2
- -1 polyphenylene Polymers 0.000 description 2
- 229920000069 polyphenylene sulfide Polymers 0.000 description 2
- 239000002096 quantum dot Substances 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- 230000002123 temporal effect Effects 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229920006337 unsaturated polyester resin Polymers 0.000 description 2
- KXGFMDJXCMQABM-UHFFFAOYSA-N 2-methoxy-6-methylphenol Chemical compound [CH]OC1=CC=CC([CH])=C1O KXGFMDJXCMQABM-UHFFFAOYSA-N 0.000 description 1
- 230000002159 abnormal effect Effects 0.000 description 1
- 238000001994 activation Methods 0.000 description 1
- 239000003513 alkali Substances 0.000 description 1
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 1
- 230000000903 blocking effect Effects 0.000 description 1
- 239000011248 coating agent Substances 0.000 description 1
- 238000000576 coating method Methods 0.000 description 1
- 230000006835 compression Effects 0.000 description 1
- 238000007906 compression Methods 0.000 description 1
- 238000002425 crystallisation Methods 0.000 description 1
- 230000008025 crystallization Effects 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 238000006356 dehydrogenation reaction Methods 0.000 description 1
- 238000000151 deposition Methods 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 230000002542 deteriorative effect Effects 0.000 description 1
- 238000011161 development Methods 0.000 description 1
- 239000003989 dielectric material Substances 0.000 description 1
- 238000009792 diffusion process Methods 0.000 description 1
- 239000000428 dust Substances 0.000 description 1
- 238000005265 energy consumption Methods 0.000 description 1
- 238000005516 engineering process Methods 0.000 description 1
- 238000011049 filling Methods 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 230000005525 hole transport Effects 0.000 description 1
- 238000005984 hydrogenation reaction Methods 0.000 description 1
- 150000003949 imides Chemical class 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- 238000002347 injection Methods 0.000 description 1
- 239000007924 injection Substances 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000002346 layers by function Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000001151 other effect Effects 0.000 description 1
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 1
- 229910052760 oxygen Inorganic materials 0.000 description 1
- 239000001301 oxygen Substances 0.000 description 1
- 230000000149 penetrating effect Effects 0.000 description 1
- SLIUAWYAILUBJU-UHFFFAOYSA-N pentacene Chemical compound C1=CC=CC2=CC3=CC4=CC5=CC=CC=C5C=C4C=C3C=C21 SLIUAWYAILUBJU-UHFFFAOYSA-N 0.000 description 1
- 230000002093 peripheral effect Effects 0.000 description 1
- 239000012466 permeate Substances 0.000 description 1
- 229920001568 phenolic resin Polymers 0.000 description 1
- 239000004033 plastic Substances 0.000 description 1
- 230000009993 protective function Effects 0.000 description 1
- 238000011160 research Methods 0.000 description 1
- 230000003068 static effect Effects 0.000 description 1
- 239000012780 transparent material Substances 0.000 description 1
- 210000000707 wrist Anatomy 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/131—Interconnections, e.g. wiring lines or terminals
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
- H10K59/10—OLED displays
- H10K59/12—Active-matrix OLED [AMOLED] displays
- H10K59/123—Connection of the pixel electrodes to the thin film transistors [TFT]
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K77/00—Constructional details of devices covered by this subclass and not covered by groups H10K10/80, H10K30/80, H10K50/80 or H10K59/80
- H10K77/10—Substrates, e.g. flexible substrates
- H10K77/111—Flexible substrates
-
- H—ELECTRICITY
- H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
- H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
- H10K2102/00—Constructional details relating to the organic devices covered by this subclass
- H10K2102/301—Details of OLEDs
- H10K2102/311—Flexible OLED
Landscapes
- Engineering & Computer Science (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Devices For Indicating Variable Information By Combining Individual Elements (AREA)
- Electroluminescent Light Sources (AREA)
Abstract
본 명세서의 실시예에 따른 표시 장치는, 표시 영역, 표시 영역에 인접한 비표시 영역 및 비표시 영역의 적어도 일부분에 마련된 벤딩 영역을 포함하는 기판, 기판 상에 벤딩 영역에 배치되는 제1 연결 배선, 제1 연결 배선 상에 배치되는 제1 평탄화층, 및 제1 평탄화층 상에 배치되는 제2 연결 배선을 포함할 수 있다.A display device according to an embodiment of the present specification includes: a substrate including a display area, a non-display area adjacent to the display area, and a bending area provided in at least a portion of the non-display area; a first connection wire disposed on the substrate in the bending area; It may include a first planarization layer disposed on the first connection wire, and a second connection wire disposed on the first planarization layer.
Description
본 명세서는 표시 장치에 관한 것으로서, 보다 상세하게는 플렉서블 기판의 벤딩 영역에 강성이 강화된 배선 구조를 포함하는 표시 장치에 관한 것이다.The present specification relates to a display device, and more particularly, to a display device including a rigidity-enhanced wiring structure in a bending region of a flexible substrate.
최근 정보화 시대로 접어듦에 따라 전기적 정보 신호를 시각적으로 표현하는 디스플레이(display) 분야가 급속도로 발전해 왔고, 이에 부응하여 박형화, 경량화, 저소비 전력화의 우수한 성능을 지닌 여러 가지 다양한 표시 장치(Display Apparatus)가 개발되고 있다.Recently, as we enter the information age, the display field that visually expresses electrical information signals has developed rapidly. is being developed.
이와 같은 표시 장치의 구체적인 예로는 액정 표시 장치(Liquid Crystal Display Apparatus: LCD), 유기발광 표시 장치(Organic Light Emitting Display Apparatus: OLED), 양자점 표시 장치(Quantum Dot Display Apparatus)등을 들 수 있다.Specific examples of such a display device include a liquid crystal display device (LCD), an organic light emitting display device (OLED), and a quantum dot display device (Quantum Dot Display Apparatus).
표시 장치에는 화소를 구동하기 위하여 구동 회로들을 포함한다. 구동 회로들의 예들은 게이트 드라이버들, 발광(소스) 드라이버들, 전력(VDD) 라우팅, ESD(electrostatic discharge) 회로들, MUX(multiplex) 회로들, 데이터 신호 라인들, 캐소드 컨택, 및 다른 기능성 요소들을 포함한다. 다양한 종류들의 부가 기능들, 예를 들면 터치 센싱 또는 지문 식별 기능들을 제공하기 위한 다수의 주변 회로들이 포함될 수도 있다. 구동 회로는 영상이 표시 되는 표시 영역에 인접한 비표시 영역(Non active area) 에 배치될 수도 있다.The display device includes driving circuits to drive pixels. Examples of drive circuits include gate drivers, emission (source) drivers, power (VDD) routing, electrostatic discharge (ESD) circuits, multiplex (MUX) circuits, data signal lines, cathode contacts, and other functional elements. include A plurality of peripheral circuits may be included to provide various kinds of additional functions, for example, touch sensing or fingerprint identification functions. The driving circuit may be disposed in a non-active area adjacent to a display area where an image is displayed.
표시 장치가 다양하게 활용됨에 따라 사용자들의 심미감을 위하여 영상이 표시되지 않는 비표시 영역의 면적을 줄이기 위하여 표시 장치의 설계가 다양해지고 있다. 비표시 영역의 사이즈에 대한 표시 영역의 사이즈의 높은 비율은 가장 주요한 설계 과제 중 하나이다.As display devices are used in various ways, designs of display devices are becoming diversified in order to reduce the area of a non-display area where images are not displayed for aesthetics of users. A high ratio of the size of the display area to the size of the non-display area is one of the most important design issues.
위 과제를 해결하기 위하여 플렉서블한 재료를 표시 장치의 기판에 적용하여 플렉서블 기판의 유연한 성질을 이용하여 표시 장치의 여러 부분을 휘거나 구부리는 연구가 수행되고 있다.In order to solve the above problems, research is being conducted to bend or bend various parts of the display device by applying a flexible material to the substrate of the display device and using the flexible property of the flexible substrate.
따라서, 플렉서블 기판을 구부려 비표시 영역의 전체 또는 일부를 접어서 표시 영역의 배면에 배치함으로써, 비표시 영역이 사용자들에게 가려지므로 사용자들에게 시인되는 표시 영역의 비율이 증가된 표시 장치를 제공할 수 있다.Therefore, by bending the flexible substrate and folding all or part of the non-display area and placing it on the rear surface of the display area, the non-display area is hidden from users, thereby providing a display device in which the ratio of the display area visible to users is increased. there is.
플렉서블 기판을 사용하여 표시 장치를 제조하면서, 기판 위에 형성되는 각종 절연층 및 금속 물질로 형성되는 배선 등의 가요성(flexibility)을 확보하는 것이 중요한 과제가 되고 있다.While manufacturing a display device using a flexible substrate, it has become an important task to secure flexibility of various insulating layers formed on the substrate and wires formed of metal materials.
플렉서블 기판에서 구부러진 영역(벤딩 영역)에 가해지는 기계적 응력은 벤딩 영역에 형성되는 배선에 크랙을 발생시키거나 단선을 일으키는 문제점이 있다. 배선의 크랙 및 단선은 표시 영역의 영상 구동을 방해하여 비정상적인 영상 표시 문제들을 유발할 수 있다.Mechanical stress applied to a bent region (bending region) of a flexible substrate causes cracks or disconnection in wires formed in the bent region. Cracks and disconnections in wiring may interfere with image driving in the display area, causing abnormal image display problems.
따라서, 표시 장치의 플렉서블 기판이 구부러지는 벤딩 영역에서, 배선의 크랙 및 단선을 막기 위해 다양한 검토가 이루어지고 있으나, 아직 미흡하여 이에 대한 개발이 절실히 요구되고 있다.Therefore, various studies have been made to prevent cracks and disconnections of wires in a bending area where a flexible substrate of a display device is bent, but it is still insufficient, and development thereof is urgently required.
본 명세서가 해결하고자 하는 과제는 기판의 벤딩 공정 동안 또는 벤딩 공정 후 형성된 벤딩 영역에 가해지는 인장력을 분산시켜 벤딩 영역에서 기계적 응력에 의해 발생되는 배선의 크랙 및 단선을 제거하기 위해 연결 배선부가 제1 연결 배선과 제2 연결 배선의 이중 배선 구조를 포함하는 표시 장치를 제공하는 것이다.The problem to be solved by the present specification is to distribute the tensile force applied to the bending area formed during or after the bending process of the substrate to remove cracks and disconnection of wiring caused by mechanical stress in the bending area. A display device including a double wiring structure of a connection wire and a second connection wire is provided.
본 명세서가 해결하고자 하는 다른 과제는 벤딩 공정 동안 또는 벤딩된 기판에 작용하는 인장력을 분산시켜 배선의 크랙 및 단선을 제거하기 위해 패턴 형상으로 배치되는 제1 연결 배선을 제공하는 것이다.Another problem to be solved by the present specification is to provide first connection wires arranged in a pattern to remove cracks and disconnections of wires by dispersing tensile force acting on a bent substrate or during a bending process.
본 명세서가 해결하고자 하는 다른 과제는 제1 연결 배선 및 제2 연결 배선이 연결이 되지 않거나, 단선이 되는 문제를 막기 위하여 제1 평탄화층의 홀에 의해 형성된 경사면의 각도가 설정된 표시 장치를 제공하는 것이다.Another problem to be solved by the present specification is to provide a display device in which an angle of an inclined plane formed by a hole in a first flattening layer is set to prevent a problem in which a first connection wire and a second connection wire are not connected or disconnected. will be.
본 명세서가 해결하고자 하는 다른 과제는 연결 배선의 크랙 및 단선을 제거하여 신호를 정상적으로 전달하여 신뢰성이 향상된 표시 장치를 제공하는 것이다.Another problem to be solved by the present specification is to provide a display device having improved reliability by normally transmitting signals by removing cracks and disconnections of connection wires.
본 명세서가 해결하고자 하는 다른 과제는 영상을 표시하지 않는 비표시 영역을 표시 장치의 배면에 배치하여 사용자들의 시야에 노출되지 않도록 함으로써 사용자들에게 시인되는 표시 장치의 표시 영역의 크기가 증가하여 높은 심미감을 제공하는 것이다.Another problem to be solved by the present specification is to arrange a non-display area that does not display an image on the rear surface of the display device so that it is not exposed to the user's field of view, thereby increasing the size of the display area of the display device recognized by users and providing high aesthetics. It provides a sense.
본 명세서의 실시예에 따른 표시 장치는, 표시 영역, 표시 영역에 인접한 비표시 영역 및 비표시 영역의 적어도 일부분에 마련된 벤딩 영역을 포함하는 기판, 기판 상에 벤딩 영역에 배치되는 제1 연결 배선, 제1 연결 배선 상에 배치되는 제1 평탄화층; 및 제1 평탄화층 상에 배치되는 제2 연결 배선을 포함한다.A display device according to an embodiment of the present specification includes: a substrate including a display area, a non-display area adjacent to the display area, and a bending area provided in at least a portion of the non-display area; a first connection wire disposed on the substrate in the bending area; a first planarization layer disposed on the first connection wire; and a second connection wire disposed on the first planarization layer.
본 명세서의 다른 실시예에 따른 표시 장치는, 표시 영역, 표시 영역에 인접한 비표시 영역, 및 비표시 영역의 적어도 일부분에 있는 벤딩 영역을 포함하는 기판, 표시 영역에 배치된 박막 트랜지스터 및 벤딩 영역에 배치된 제1 연결 배선, 표시 영역의 박막 트랜지스터 및 벤딩 영역의 제1 연결 배선 상에 배치된 제1 평탄화층; 및 제1 평탄화층 상에 표시 영역에 배치된 연결 전극 및 벤딩 영역 상에 배치된 제2 연결 배선을 포함한다.A display device according to another exemplary embodiment of the present specification includes a substrate including a display area, a non-display area adjacent to the display area, and a bending area in at least a portion of the non-display area, a thin film transistor disposed in the display area, and a bending area. a first planarization layer disposed on the disposed first connection wire, the thin film transistor in the display area, and the first connection wire in the bending area; and a connection electrode disposed in the display area on the first planarization layer and a second connection wire disposed in the bending area.
본 명세서의 실시예에 따른 해결 과제들은 이상에서 언급한 과제들로 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The problems to be solved according to the embodiments of the present specification are not limited to the above-mentioned problems, and other problems not mentioned above will be clearly understood by those skilled in the art from the description below.
본 명세서의 실시예에 따른 표시 장치는 연결 배선부가 제1 연결 배선과 제2 연결 배선의 이중 배선 구조를 가짐으로써, 기판의 벤딩 공정 동안 또는 벤딩 공정 후 형성된 벤딩 영역에 가해지는 인장력을 분산시켜 벤딩 영역에서 기계적 응력에 의해 발생되는 배선의 크랙 및 단선을 제거할 수 있다.In the display device according to the exemplary embodiment of the present specification, since the connection wiring unit has a double wiring structure of a first connection wiring and a second connection wiring, bending is performed by dispersing tensile force applied to a bending area formed during or after a bending process of a substrate. It is possible to remove cracks and disconnection of wires caused by mechanical stress in the area.
본 명세서의 실시예에 따른 표시 장치는 제1 연결 배선을 패턴 형상으로 배치함으로써, 벤딩 공정 동안 및 벤딩된 기판에 작용하는 인장력을 분산시켜 배선의 크랙 및 단선을 제거할 수 있다.In the display device according to the exemplary embodiment of the present specification, by arranging the first connection wires in a pattern shape, cracks and disconnections of the wires may be removed by dispersing tensile force acting on the bent substrate during a bending process.
본 명세서의 실시예에 따른 표시 장치는 제1 평탄화층의 홀에 의해 형성된 경사면의 각도를 설정하여 제1 연결 배선 및 제2 연결 배선이 연결이 되지 않거나, 단선이 되는 문제를 막을 수 있다.In the display device according to the exemplary embodiment of the present specification, it is possible to prevent a problem in which the first connection wire and the second connection wire are not connected or disconnected by setting the angle of the inclined surface formed by the hole of the first planarization layer.
본 명세서의 실시예에 따른 표시 장치는 연결 배선의 크랙 및 단선이 되는 문제를 제거하여 구동 회로에서 표시 영역으로 보내는 영상 신호를 정상적으로 전달하여 신뢰성을 향상시킬 수 있다.The display device according to the exemplary embodiment of the present specification can improve reliability by normally transferring an image signal sent from a driving circuit to a display area by eliminating cracks and disconnection of connection wires.
본 명세서의 실시예에 따른 표시 장치는 영상을 표시하지 않는 비표시 영역을 표시 장치의 배면에 배치하여 사용자들의 시야에 노출되지 않으므로, 표시 영역의 크기가 증가하여 높은 심미감을 제공할 수 있다.In the display device according to the exemplary embodiment of the present specification, since a non-display area that does not display an image is disposed on the rear surface of the display device so that it is not exposed to the user's field of view, the size of the display area is increased to provide a high sense of aesthetics.
본 명세서의 효과는 이상에서 언급한 효과에 제한되지 않으며, 언급되지 않은 또 다른 효과는 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.Effects of the present specification are not limited to the effects mentioned above, and other effects not mentioned will be clearly understood by those skilled in the art from the description below.
도 1은 본 명세서의 실시예에 따른 표시 장치이다.
도 2는 본 명세서의 실시예에 따른 표시 장치의 평면도이다.
도 3은 본 명세서의 실시예에 따른 표시 장치의 단면도이다.
도 4는 도 3의 벤딩 영역의 일부를 확대한 평면도이다.
도 5는 도 3의 벤딩 영역의 일부를 확대한 단면도이다.1 is a display device according to an embodiment of the present specification.
2 is a plan view of a display device according to an exemplary embodiment of the present specification.
3 is a cross-sectional view of a display device according to an exemplary embodiment of the present specification.
FIG. 4 is an enlarged plan view of a part of the bending area of FIG. 3 .
FIG. 5 is an enlarged cross-sectional view of a portion of the bending area of FIG. 3 .
본 명세서의 이점 및 특징, 그리고 그것들을 달성하는 방법은 첨부되는 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나, 본 명세서는 이하에서 개시되는 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 구현될 것이며, 단지 본 실시예들은 본 명세서의 개시가 완전하도록 하며, 본 명세서가 속하는 기술 분야에서 통상의 지식을 가진 자에게 발명의 범주를 완전하게 알려주기 위해 제공되는 것이며, 본 명세서는 청구항의 범주에 의해 정의될 뿐이다.Advantages and features of this specification, and methods of achieving them, will become clear with reference to embodiments described below in detail in conjunction with the accompanying drawings. However, this specification is not limited to the embodiments disclosed below, but will be implemented in various different forms, and only these embodiments make the disclosure of this specification complete, and common knowledge in the art to which this specification belongs. It is provided to completely inform the person who has the scope of the invention, and this specification is only defined by the scope of the claims.
본 명세서의 실시예를 설명하기 위한 도면에 개시된 형상, 크기, 비율, 각도, 개수 등은 예시적인 것이므로 본 명세서가 도시된 사항에 한정되는 것은 아니다. 명세서 전체에 걸쳐 동일 참조 부호는 동일 구성 요소를 지칭한다. 또한, 본 명세서를 설명함에 있어서, 관련된 공지 기술에 대한 구체적인 설명이 본 명세서의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우 그 상세한 설명은 생략한다. 본 명세서 상에서 언급한 "포함한다", "갖는다", "이루어진다" 등이 사용되는 경우 "만"이 사용되지 않는 이상 다른 부분이 추가될 수 있다. 구성 요소를 단수로 표현한 경우에 특별히 명시적인 기재 사항이 없는 한 복수를 포함하는 경우를 포함한다.The shapes, sizes, ratios, angles, numbers, etc. disclosed in the drawings for explaining the embodiments of this specification are illustrative, so this specification is not limited to the matters shown. Like reference numbers designate like elements throughout the specification. In addition, in describing the present specification, if it is determined that a detailed description of a related known technology may unnecessarily obscure the subject matter of the present specification, the detailed description will be omitted. When "includes", "has", "consists of", etc. mentioned in this specification is used, other parts may be added unless "only" is used. In the case where a component is expressed in the singular, the case including the plural is included unless otherwise explicitly stated.
구성 요소를 해석함에 있어서, 오차 범위에 대한 별도의 명시적 기재가 없더라도 오차 범위를 포함하는 것으로 해석한다.In interpreting the components, even if there is no separate explicit description of the error range, it is interpreted as including the error range.
위치 관계에 대한 설명일 경우, 예를 들면, "상에", "상부에", "하부에", "옆에" 등으로 두 부분의 위치 관계가 설명되는 경우, 예를 들면, "바로" 또는 "직접"이 사용되지 않는 이상 두 부분 사이에 하나 이상의 다른 부분이 위치할 수도 있다.In the case of a description of a positional relationship, for example, when the positional relationship of two parts is described as "on", "upper", "at the bottom", "next to", etc., for example, "right" Or, unless "directly" is used, one or more other parts may be located between the two parts.
시간 관계에 대한 설명일 경우, "후에", "에 이어서", "다음에", "전에" 등으로 시간적 선후 관계가 설명되는 경우, "바로" 또는 "직접"이 사용되지 않는 이상 연속적이지 않은 경우도 포함할 수 있다.In the case of a description of a temporal relationship, if a temporal precedence relationship is described with "after", "following", "next to", "before", etc., unless "immediately" or "direct" is used, it is not continuous. cases may be included.
제1, 제2 등이 다양한 구성요소들을 서술하기 위해서 사용되나, 이들 구성요소들은 이들 용어에 의해 제한되지 않는다. 이들 용어들은 단지 하나의 구성 요소를 다른 구성요소와 구별하기 위하여 사용하는 것이다. 따라서, 이하에서 언급되는 제1 구성요소는 본 명세서의 기술적 사상 내에서 제2 구성요소일 수도 있다.Although first, second, etc. are used to describe various components, these components are not limited by these terms. These terms are only used to distinguish one component from another. Therefore, the first component mentioned below may be the second component within the technical spirit of the present specification.
본 명세서의 구성 요소를 설명하는 데 있어서, 제 1, 제 2, A, B, (a), (b) 등의 용어를 사용할 수 있다. 이러한 용어는 그 구성 요소를 다른 구성 요소와 구별하기 위한 것일 뿐, 그 용어에 의해 해당 구성 요소의 본질, 차례, 순서 또는 개수 등이 한정되지 않는다. 어떤 구성 요소가 다른 구성요소에 "연결", "결합", 또는 "접속"된다고 기재된 경우, 그 구성 요소는 그 다른 구성요소에 직접적으로 연결되거나 또는 접속될 수 있지만, 특별히 명시적인 기재 사항이 없는 간접적으로 연결되거나 또는 접속될 수 있는 각 구성 요소 사이에 다른 구성 요소가 "개재"될 수도 있다고 이해되어야 할 것이다.In describing the components of the present specification, terms such as first, second, A, B, (a), and (b) may be used. These terms are only used to distinguish the component from other components, and the nature, sequence, order, or number of the corresponding component is not limited by the term. When an element is described as being "connected", "coupled", or "connected" to another element, that element is directly connected or capable of being connected to the other element, but unless specifically stated otherwise. It should be understood that other components may be "interposed" between each component that is indirectly connected or capable of being connected.
"적어도 하나"는 연관된 구성요소의 하나 이상의 모든 조합을 포함하는 것으로 이해되어야 할 것이다. 예를 들면, "제1, 제2, 및 제3 구성요소의 적어도 하나"의 의미는 제1, 제2, 또는 제3 구성요소뿐만 아니라, 제1, 제2, 및 제3 구성요소의 두 개 이상의 모든 구성요소의 조합을 포함한다고 할 수 있다.“At least one” should be understood to include all combinations of one or more of the associated elements. For example, "at least one of the first, second, and third elements" means not only the first, second, or third elements, but also two of the first, second, and third elements. It can be said to include a combination of all components of one or more.
본 명세서에서 "장치"는 표시 패널과 표시 패널을 구동하기 위한 구동부를 포함하는 액정 모듈(Liquid Crystal Module; LCM), 유기발광 표시모듈(OLED Module)과 같은 표시 장치를 포함할 수 있다. 그리고, LCM, OLED 모듈 등을 포함하는 완제품(complete product 또는 final product)인 노트북 컴퓨터, 텔레비전, 컴퓨터 모니터, 차량용 또는 자동차용 장치(automotive apparatus) 또는 차량(vehicle)의 다른 형태 등을 포함하는 전장장치(equipment apparatus), 스마트폰 또는 전자패드 등의 모바일 전자장치(mobile electronic apparatus) 등과 같은 세트 전자 장치(set electronic apparatus) 또는 세트 장치(set device 또는 set apparatus)도 포함할 수 있다.In this specification, “device” may include a display device such as a liquid crystal module (LCM) including a display panel and a driving unit for driving the display panel, and an organic light emitting display module (OLED module). In addition, electric devices including laptop computers, televisions, computer monitors, automotive apparatuses, or other types of vehicles, which are complete or final products including LCM and OLED modules, etc. It may also include a set electronic apparatus such as an equipment apparatus, a mobile electronic apparatus such as a smart phone or an electronic pad, or a set device or set apparatus.
따라서, 본 명세서에서의 장치는 LCM, OLED 모듈 등과 같은 디스플레이 장치 자체, 및 LCM, OLED 모듈 등을 포함하는 응용제품 또는 최종소비자용 장치인 세트 장치까지 포함할 수 있다.Accordingly, the device in the present specification may include a display device itself such as an LCM, an OLED module, and the like, and an application product including the LCM, an OLED module, and the like, or a set device that is a device for end consumers.
그리고, 몇몇 실시예에서는, 표시 패널과 구동부 등으로 구성되는 LCM, OLED 모듈을 "표시 장치"로 표현하고, LCM, OLED 모듈을 포함하는 완제품으로서의 전자장치를 "세트장치"로 구별하여 표현할 수도 있다. 예를 들면, 표시 장치는 액정(LCD) 또는 유기발광(OLED)의 표시 패널과, 표시 패널을 구동하기 위한 제어부인 소스PCB를 포함할 수 있다. 세트장치는 소스PCB에 전기적으로 연결되어 세트장치 전체를 구동하는 세트 제어부인 세트PCB를 더 포함할 수 있다.And, in some embodiments, an LCM and OLED module composed of a display panel and a driving unit may be expressed as a “display device”, and an electronic device as a finished product including the LCM and OLED module may be distinguished and expressed as a “set device”. . For example, the display device may include a liquid crystal (LCD) or organic light emitting (OLED) display panel and a source PCB that is a controller for driving the display panel. The set device may further include a set PCB that is a set controller that is electrically connected to the source PCB and drives the entire set device.
본 명세서의 실시예에 사용되는 표시 패널은 액정 표시 패널, 유기발광(OLED: Organic Light Emitting Diode) 표시 패널, 및 전계발광 표시 패널(electroluminescent display panel) 등의 모든 형태의 표시 패널이 사용될 수 있으며. 실시예가 이에 한정되는 것은 아니다. 예를 들면, 표시 패널은 본 명세서의 실시예에 따른 진동 장치에 의하여 진동됨으로써 음향을 발생할 수 있는 표시 패널일 수 있다. 본 명세서의 실시예에 따른 표시 장치에 적용되는 표시 패널은 표시 패널의 형태나 크기에 한정되지 않는다.All types of display panels such as liquid crystal display panels, organic light emitting diode (OLED) display panels, and electroluminescent display panels may be used as the display panels used in the embodiments of the present specification. Examples are not limited thereto. For example, the display panel may generate sound by being vibrated by the vibration device according to the embodiment of the present specification. A display panel applied to a display device according to an exemplary embodiment of the present specification is not limited to a shape or size of the display panel.
본 명세서의 여러 실시예들의 각각 특징들이 부분적으로 또는 전체적으로 서로 결합 또는 조합 가능하고, 기술적으로 다양한 연동 및 구동이 가능하며, 각 실시예들이 서로에 대하여 독립적으로 실시 가능할 수도 있고 연관 관계로 함께 실시할 수도 있다.Each feature of the various embodiments of the present specification can be partially or entirely combined or combined with each other, technically various interlocking and driving are possible, and each embodiment can be implemented independently of each other or can be implemented together in an association relationship. may be
이하, 첨부된 도면 및 실시예를 통해 본 명세서의 실시예를 살펴보면 다음과 같다. 도면에 도시된 구성요소들의 스케일은 설명의 편의를 위해 실제와 다른 스케일을 가지므로, 도면에 도시된 스케일에 한정되지 않는다.Hereinafter, looking at the embodiments of the present specification through the accompanying drawings and embodiments are as follows. Since the scales of the components shown in the drawings have different scales from actual ones for convenience of explanation, they are not limited to the scales shown in the drawings.
이하에서는 첨부된 도면을 참조하여 본 명세서의 다양한 실시예들을 상세히 설명한다.Hereinafter, various embodiments of the present specification will be described in detail with reference to the accompanying drawings.
도 1은 본 명세서의 실시예에 따른 표시 장치이다. 도 2는 본 명세서의 실시예에 따른 표시 장치의 평면도이다.1 is a display device according to an embodiment of the present specification. 2 is a plan view of a display device according to an exemplary embodiment of the present specification.
도 1 및 도 2를 참조하면, 본 명세서의 실시예에 따른 표시 장치(100)는 표시 영역(AA), 비표시 영역(NA), 및 벤딩 영역(BA)을 포함한다.Referring to FIGS. 1 and 2 , the
표시 장치(100)는, 다양한 신호를 생성하거나 표시 영역(AA) 내의 복수의 서브 화소들(SP)을 구동하기 위한, 다양한 부가 요소들 포함할 수 있다. 서브 화소(SP)를 구동하기 위한 부가 요소는 인버터 회로, 멀티플렉서, 정전기 방전(Electro Static Discharge: ESD) 회로 등을 포함할 수 있다. 표시 장치(100)는 서브 화소(SP) 구동 이외의 기능과 연관된 부가 요소도 포함할 수 있다. 예를 들면, 표시 장치(100)는 터치 감지 기능, 사용자 인증 기능(예: 지문 인식), 멀티 레벨 압력 감지 기능, 촉각 피드백(tactile feedback) 기능 등을 제공하는 부가 요소들을 포함할 수 있다. 상기 언급된 부가 요소들은 비표시 영역(NA) 또는 상기 연결 인터페이스와 연결된 외부 회로에 위치할 수 있다.The
도 1 및 도 2를 참조하면, 기판(110)은 표시 영역(Active Area, AA) 및 표시 영역(AA)을 둘러싸는 비표시 영역(Non active Area, NA)을 포함할 수 있다. 기판(110)의 비표시 영역(NA)은 표시 영역(AA)에 인접하고, 표시 영역(AA)보다 외측에 배치될 수 있다.Referring to FIGS. 1 and 2 , the
표시 영역(AA)은 복수의 서브 화소들(SP)이 배치되어 영상이 표시되는 영역이다. 복수의 서브 화소들(SP) 각각은 빛을 발광하는 개별 단위로, 각 서브 화소(SP)는, 예를 들면, 적색, 녹색, 청색, 또는 백색의 빛을 방출할 수 있으며, 이에 제한되는 것은 아니다.The display area AA is an area in which a plurality of sub-pixels SP are disposed to display an image. Each of the plurality of sub-pixels SP is an individual unit that emits light, and each sub-pixel SP may emit, for example, red, green, blue, or white light. no.
표시 영역(AA)은 유기 발광 소자(organic light emitting diode)를 포함할 수 있다. 복수의 서브 화소들(SP) 각각에는 박막 트랜지스터 및 발광 소자층이 배치될 수 있다. 예를 들면, 복수의 서브 화소들(SP)에는 영상을 표시하기 위한 표시 소자와 표시 소자를 구동하기 위한 회로부가 배치될 수 있다.The display area AA may include an organic light emitting diode. A thin film transistor and a light emitting element layer may be disposed in each of the plurality of sub-pixels SP. For example, a display element for displaying an image and a circuit unit for driving the display element may be disposed in the plurality of sub-pixels SP.
비표시 영역(NA)은 영상이 표시되지 않는 영역으로, 표시 영역(AA)에 배치된 복수의 서브 화소들(SP)을 구동하기 위한 다양한 배선, 및 구동 회로 등이 배치되는 영역이다. 예를 들면, 비표시 영역(NA)에는 게이트 드라이버 IC, 및 데이터 드라이버 IC와 같은 다양한 IC 및 구동 회로 등이 배치될 수 있다. 비표시 영역(NA)은 베젤 영역일 수 있으며, 용어에 한정되는 것은 아니다.The non-display area NA is an area in which an image is not displayed, and is an area where various wires and driving circuits for driving the plurality of sub-pixels SP disposed in the display area AA are disposed. For example, various ICs and driving circuits such as a gate driver IC and a data driver IC may be disposed in the non-display area NA. The non-display area NA may be a bezel area and is not limited thereto.
비표시 영역(NA)은 도 1 및 도 2에 도시된 바와 같이 표시 영역(AA) 주위에 배치될 수 있다. 예를 들면, 비표시 영역(NA)은 표시 영역(AA)을 둘러싸는 영역일 수 있다. 비표시 영역(NA)은 표시 영역(AA)으로부터 연장되는 영역일 수도 있다. 또는 비표시 영역(NA)은 복수의 서브 화소들(SP)이 배치되지 않는 영역일 수도 있으며, 이에 제한되는 것은 아니다.As shown in FIGS. 1 and 2 , the non-display area NA may be disposed around the display area AA. For example, the non-display area NA may be an area surrounding the display area AA. The non-display area NA may be an area extending from the display area AA. Alternatively, the non-display area NA may be an area in which the plurality of sub-pixels SP are not disposed, but is not limited thereto.
도 1 및 도 2에서 비표시 영역(NA)이 사각형 형태의 표시 영역(AA)을 둘러싸고 있는 것으로 도시하였으나, 표시 영역(AA)의 형태 및 표시 영역(AA)에 인접한 비표시 영역(NA)의 형태 및 배치는 도 1 및 도 2에 도시된 예에 한정되지 않는다. 표시 영역(AA) 및 비표시 영역(NA)은 표시 장치(100)를 탑재한 전자 장치의 디자인에 적합한 형태일 수 있다. 사용자가 착용 가능한(wearable) 기기의 표시 장치일 경우 일반 손목시계와 같은 원(circular) 형태를 가질 수도 있으며, 차량 계기판 등에 응용 가능한 자유형(free-form) 표시 장치에도 본 명세서의 실시예들의 개념들이 적용될 수도 있다. 표시 영역(AA)의 예시적 형태는 오각형, 육각형, 원형, 타원형 등일 수 있으며, 이에 한정되는 것은 아니다.1 and 2 show that the non-display area NA surrounds the rectangular display area AA, the shape of the display area AA and the non-display area NA adjacent to the display area AA The form and arrangement are not limited to the examples shown in FIGS. 1 and 2 . The display area AA and the non-display area NA may have shapes suitable for the design of an electronic device in which the
비표시 영역(NA)은 스캔 라인 등과 같은 다양한 신호 라인과 연결 배선부(300), 게이트 구동부(112) 등과 같은 회로부가 형성되는 영역이다. 게이트 구동부(112)는 GIP(Gate-In-Panel) 형태로 배치될 수 있다. 또한, 데이터 드라이버도 비표시 영역(NA)에 배치될 수 있다.The non-display area NA is an area in which various signal lines such as scan lines and circuit parts such as the
비표시 영역(NA)의 일부분에 벤딩 영역(bending area; BA)이 마련될 수 있다. 벤딩 영역(BA)은 표시 영역(AA)과 비표시 영역(NA)에 위치한 패드부(114) 사이에 마련될 수 있다. 또한, 벤딩 영역(BA)은 연결 배선부(300)가 형성되는 영역일 수 있다.A bending area (BA) may be provided in a portion of the non-display area NA. The bending area BA may be provided between the
벤딩 영역(BA)은 패드부(114) 및 패드부(114)에 본딩된 외부 모듈을 기판(110) 배면 측에 배치하기 위하여 기판(110)의 일부분이 구부러진(벤딩된) 영역이다. 예를 들면, 벤딩 영역(BA)이 기판(110)의 배면 방향으로 벤딩됨에 따라 기판(110)의 패드부(114)에 본딩된 외부 모듈이 기판(110) 배면 측으로 이동하게 되고, 기판(110) 상부에서 바라보았을 때 외부 모듈이 시인되지 않을 수 있다. 또한, 벤딩 영역(BA)이 벤딩됨에 따라 기판(110) 상부에서 시인되는 비표시 영역(NA)의 크기가 감소되어 네로우 베젤(narrow bezel)이 구현될 수 있다. 본 명세서에서는 비표시 영역(NA)에 벤딩 영역(BA)이 있는 것으로 도시하였으나, 이에 한정되지 않는다. 예를 들면, 벤딩 영역(BA)은 표시 영역(AA)에 위치할 수 있으며, 표시 영역(AA) 자체를 다양한 방향으로 벤딩 가능하여 표시 영역(AA)에 위치한 벤딩 영역(BA)도 본 명세서에서 언급한 효과를 가질 수 있다.The bending area BA is a region in which a portion of the
비표시 영역(NA)의 일 측에 패드부(114)가 배치된다. 패드부(114)는 외부 모듈, 예를 들면, FPCB(flexible printed circuit board), 및 COF(chip on film) 등이 본딩되는(bonded) 금속 패턴이다. 패드부(114)는 기판(110)의 일 측에 배치되는 것으로 도시되었으나, 패드부(114)의 형태 및 배치는 이에 한정되지 않는다.A
연결 배선부(300)는 비표시 영역(NA)에 배치될 수 있다. 예를 들면, 비표시 영역(NA) 중 기판이 구부러지는 벤딩 영역(BA)에 배치될 수 있다. 연결 배선부(300)는 패드부(114)와 본딩되는 외부 모듈로부터의 신호(전압)를 표시 영역(AA) 또는 게이트 구동부(112)와 같은 회로부에 전달하기 위한 구성일 수 있다. 예를 들면, 연결 배선부(300)를 통해 게이트 구동부(112)를 구동하기 위한 다양한 신호, 데이터 신호, 고전위 전압, 및 저전위 전압 등과 같은 다양한 신호가 전달될 수 있다. 본 명세서에 따르면, 연결 배선부(300)는 표시 영역(AA)에 배치된 박막 트랜지스터 및 발광 소자층을 구성하는 다양한 도전성 구성요소들과 동일한 물질을 포함할 수 있고, 동일한 공정에 의해 동시에 형성될 수 있다.The
구동부는 기판(110)의 비표시 영역(NA)에 배치되며, 서브 픽셀(SP)의 박막 트랜지스터에 구동 신호를 제공한다. 예를 들면, 구동부는 박막 트랜지스터에 게이트 신호를 제공하는 게이트 구동부(112)일 수 있다. 게이트 구동부(112)는 다양한 게이트 구동 회로들을 포함하며, 게이트 구동 회로들은 기판(110) 상에 직접 형성될 수 있다. 이 경우, 게이트 구동부(112)는 GIP(Gate-In-Panel)일 수 있다.The driver is disposed in the non-display area NA of the
도 3은 본 명세서의 실시예에 따른 표시 장치의 평면도이다. 도 2는 도 1에 도시된 I-I'의 단면도이다.3 is a plan view of a display device according to an exemplary embodiment of the present specification. FIG. 2 is a cross-sectional view taken along line II′ shown in FIG. 1 .
도 3을 참조하면, 본 명세서의 실시예에 따른 표시 장치(100)는 기판(110), 제1 연결 배선(310), 제2 연결 배선(320), 및 제1 평탄화층(130)을 포함한다.Referring to FIG. 3 , the
기판(110)은 표시 장치의 다양한 구성요소들을 지지할 수 있다. 기판(110)은 플렉서빌리티(flexibility)(또는 가요성)을 갖는 플라스틱 물질로 이루어질 수 있다.The
예를 들면, 기판(110)은 폴리이미드(PI)로 이루어질 수도 있다. 기판(110)이 폴리이미드(Polyimide)로 이루어지는 경우, 기판(110)의 하부에 유리로 이루어지는 지지 기판이 배치된 상태에서 발광 표시 장치의 제조 공정이 진행되고, 표시 장치의 제조 공정이 완료된 후 지지 기판이 릴리즈(release)될 수 있다. 또한, 지지 기판이 릴리즈된 후, 기판(110)을 지지하기 위한 백 플레이트(back plate)(또는 플레이트)가 기판(110)의 하부에 배치될 수도 있다.For example, the
기판(110)이 폴리이미드(Polyimide)로 이루어지는 경우, 수분 성분이 폴리이미드(Polyimide)로 이루어진 기판(110)을 침투하여 박막 트랜지스터 또는 발광 소자층까지 투습이 진행되어 표시 장치의 성능을 저하시킬 수 있다. 본 명세서의 실시예에 따른 표시 장치는 투습에 의한 표시 장치의 성능이 저하되는 것을 방지하기 위해 2개의 폴리이미드(Polyimide)로 구성할 수 있다. 그리고, 2개의 폴리이미드(Polyimide) 사이에 무기막을 형성함으로써, 수분 성분이 하부의 폴리이미드(Polyimide)를 침투하는 것을 차단하여 제품의 성능 신뢰성을 향상시킬 수가 있다. 무기막은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다.When the
기판(110)은 기판(110) 상에 형성된 소자 및 기능층, 예를 들면, 스위칭 소자, 스위칭 소자와 연결된 박막 트랜지스터, 박막 트랜지스터와 연결된 유기 발광 소자, 및 보호층 등을 포함하는 개념으로 지칭되기도 한다.The
버퍼층(111)은 기판(110) 전체의 표면 상에 배치될 수 있다. 버퍼층(111)은 버퍼층 상에 형성되는 층들과 기판(110) 간의 접착력을 향상시키고, 기판(110)으로부터 유출되는 알칼리 성분 등과 같은 다양한 종류의 결함 유발 요인들을 차단할 수 있다. 또한, 버퍼층(111)은 기판(110)에 침투한 수분 또는 산소가 확산되는 것을 지연시킬 수 있다.The
버퍼층(111)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)의 단일층 또는 이들의 다중층으로 이루어질 수 있으며, 이에 한정되는 것은 아니다. 버퍼층(111)이 다중층으로 이루어진 경우, 산화 실리콘(SiOx)과 질화 실리콘(SiNx)이 교번으로 형성될 수 있다.The
버퍼층(111)은 기판(110)의 종류 및 물질, 박막 트랜지스터의 구조 및 타입 등에 기초하여 생략될 수도 있다.The
이하, 표시 영역(AA), 비표시 영역(NA), 및 벤딩 영역(BA)에 따라 각 영역에 형성되는 구성 요소를 설명한다.Hereinafter, components formed in each area according to the display area AA, the non-display area NA, and the bending area BA will be described.
표시 영역(AA)에는 박막 트랜지스터(120), 제1 평탄화층(130), 연결 전극(140), 및 제2 평탄화층(150)이 배치될 수 있다.The
버퍼층(111) 상에 표시 영역(AA)에 박막 트랜지스터(120)가 배치될 수 있다.A
박막 트랜지스터(120)는 반도체층(121), 게이트 전극(123), 소스 전극(125S) 및 드레인 전극(125D)을 포함한다. 박막 트랜지스터(120)는 구동 박막 트랜지스터이고, 게이트 전극(123)이 반도체층(121) 상에 배치되는 탑 게이트 구조의 박막 트랜지스터이다. 설명의 편의를 위해, 표시 장치(100)에 포함될 수 있는 다양한 박막 트랜지스터 중 구동 박막 트랜지스터만을 도시하였으나, 스위칭 박막 트랜지스터 등과 같은 다른 박막 트랜지스터도 표시 장치(100)에 포함될 수 있다. 또한, 설명의 편의를 위해, 박막 트랜지스터(120)가 코플래너(coplanar) 구조인 것으로 설명하였으나, 스태거드(staggered) 구조 등과 같은 다른 구조로 구현될 수도 있다.The
버퍼층(111) 상에 표시 영역(AA)에 반도체층(121)이 배치될 수 있다. 반도체층(121)은 폴리 실리콘(polycrystalline silicon)으로 이루어질 수 있다. 버퍼층(111) 상에 아몰퍼스 실리콘(a-Si) 물질을 증착하고, 탈수소화 공정, 결정화 공정, 활성화 공정, 및 수소화 공정을 수행하는 방식으로 폴리 실리콘이 형성되고, 폴리 실리콘을 패터닝하여 반도체층(121)이 형성될 수 있다. 반도체층(121)이 폴리 실리콘으로 이루어지는 경우, 박막 트랜지스터(120)는 저온 폴리 실리콘(Low Temperature Poly-Silicon, LTPS)을 이용한 LTPS 박막 박막 트랜지스터일 수 있다. 폴리 실리콘 물질은 이동도가 높아, 반도체층(121)이 폴리 실리콘으로 이루어지는 경우 에너지 소비 전력이 낮고 신뢰성이 우수하다는 장점이 있다.A
또한, 반도체층(121)은 아몰포스 실리콘(a-Si)으로도 이루어질 수도 있고, 펜타센 등과 같은 다양한 유기 반도체 물질로 이루어질 수도 있다. 다른 예를 들면, 반도체층(121)은 산화물(oxide)로 이루어질 수도 있다.In addition, the
반도체층(121) 상에 제1 절연층(122)이 배치될 수 있다. 제1 절연층(122)은 게이트 전극(123)과 반도체층(121)을 절연시킬 수 있다. 제1 절연층(122)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다. 제1 절연층(122)은 소스 전극(125S) 및 드레인 전극(125D) 각각을 반도체층(121)과 전기적으로 연결하기 위하여 제2 홀들을 구비할 수 있다.A first insulating
제1 절연층(122) 상에 표시 영역(AA)에 반도체층(121)과 중첩하도록 게이트 전극(123)이 배치될 수 있다. 게이트 전극(123)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al), 크롬(Cr), 금(Au), 니켈(Ni), 네오디뮴(Nd), 텅스텐(W), 및 금(Au) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다.A
게이트 전극(123) 상에 제2 절연층(124)이 배치될 수 있다. 제2 절연층(124)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다. 제2 절연층(124)은 소스 전극(125S) 및 드레인 전극(125D) 각각을 반도체층(121)과 전기적으로 연결하기 위하여 제2 홀들을 구비할 수 있다.A second insulating
제2 절연층(124) 상에 표시 영역(AA)에 소스 전극(125S) 및 드레인 전극(125D)이 배치될 수 있다.A
표시 영역(AA)에 배치된 소스 전극(125S) 및 드레인 전극(125D)은 제1 절연층(122) 및 제2 절연층(124)의 제2 홀들을 통해 반도체층(121)과 전기적으로 연결된다.The source electrode 125S and the
소스 전극(125S) 및 드레인 전극(125D)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다. 예를 들면, 소스 전극(125S) 및 드레인 전극(125D)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 한정되지는 않는다.The source electrode 125S and the
보호층(126)은 박막 트랜지스터(120) 상에 배치될 수 있다. 보호층(126)은 표시 영역(AA) 및 비표시 영역(NA)의 일부 영역에 배치될 수 있다.A
보호층(126)은 박막 트랜지스터(120)를 보호할 수 있다. 보호층(126)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx) 등과 같은 절연성 물질로 형성될 수 있으며, 이외에도 절연성 유기물 등으로 형성될 수도 있다.The
보호층(126)은 발광 소자층(200)의 애노드 전극(210)과 박막 트랜지스터(120)를 연결하기 위하여 제3 홀을 구비할 수 있다. 보호층(126)은 반드시 필요한 구성요소는 아니며, 표시 장치(100)의 설계에 따라 생략될 수도 있다.The
보호층(126) 상에 제1 평탄화층(130)이 배치될 수 있다. 제1 평탄화층(130)은 박막 트랜지스터(120)를 커버하도록 배치될 수 있다.A
제1 평탄화층(130)은 표시 영역(AA) 및 비표시 영역(NA)의 일부 영역에 배치될 수 있다. 예를 들면, 제1 평탄화층(130)은 비표시 영역(NA)의 벤딩 영역(BA)에 배치될 수 있다.The
제1 평탄화층(130)은 하부에 배치된 박막 트랜지스터를 보호하고, 다양한 패턴들에 의한 단차를 완화 또는 평탄화시킬 수 있다.The
제1 평탄화층(130)은 아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 및 폴리페닐렌설파이드계 수지 중 적어도 하나 이상으로 형성될 수 있으나, 이에 제한되지 않는다.The
제1 평탄화층(130)은 발광 소자층(200)의 애노드 전극(210)과 박막 트랜지스터(120)의 소스 전극(125S) 또는 드레인 전극(125D)을 전기적으로 연결하는 연결 전극(140)을 배치하기 위하여 제3 홀을 구비할 수 있다.In the
제1 평탄화층(130) 상에 연결 전극(140)이 배치될 수 있다.A
제1 평탄화층(130)에 제3 홀을 형성하고, 제1 평탄화층(130)의 상부 또는 제3 홀 내에 연결 전극(140)을 더 배치하여, 연결 전극(140)을 통해 박막 트랜지스터(120)와 발광 소자층(200)을 전기적으로 연결할 수 있다. 예를 들면, 연결 전극(140)의 일단(또는 일부분 또는 일측)은 박막 트랜지스터(120)와 전기적으로 연결되고, 연결 전극(140)의 타단(또는 다른 부분 또는 타측)은 발광 소자층(200)과 전기적으로 연결되어, 연결 전극(126)을 통해 박막 트랜지스터(120)의 전류와 신호를 발광 소자층(200)에 전달할 수 있다.A third hole is formed in the
연결 전극(140)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있다. 예를 들면, 연결 전극(140)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 한정되지는 않는다.The
평탄화층은 단일층으로 배치될 수 있으나 전극의 배치를 고려하여 두 층 이상의 복수 층으로 배치될 수 있다. 이는 표시 장치(100)가 고해상도로 진화함에 따라 각종 신호 배선이 증가하게 된 것에 기인한다. 이에 모든 배선이 최소 간격을 가지면서 한 층에 배치하기 어려워, 추가 층을 만든 것이다. 추가 층으로 인해 배선 배치에 여유가 생겨서, 전선/전극 배치 설계가 더 용이해진다. 또한, 다층으로 구성된 평탄화층으로 유전물질(Dielectric Material)이 사용되면, 평탄화층은 금속층 사이에서 정전 용량(capacitance)를 형성하는 용도로 활용할 수도 있다.The planarization layer may be disposed as a single layer, but may be disposed as a plurality of layers of two or more layers in consideration of the arrangement of electrodes. This is due to the increase in various signal lines as the
제1 평탄화층(130) 및 연결 전극(140) 상에 제2 평탄화층(150)이 배치될 수 있다.A
제2 평탄화층(150)은 표시 영역(AA) 및 비표시 영역(NA)의 일부 영역에 배치될 수 있다. 예를 들면, 제2 평탄화층(150)은 비표시 영역(NA)의 벤딩 영역(BA)에 배치될 수 있다.The
제2 평탄화층(150)은 하부에 배치된 박막 트랜지스터를 보호하고, 다양한 패턴들에 의한 단차를 완화 또는 평탄화 시킬 수 있다.The
제2 평탄화층(150)은 아크릴계 수지, 에폭시 수지, 페놀 수지, 폴리아미드계 수지, 폴리이미드계 수지, 불포화 폴리에스테르계 수지, 폴리페닐렌계 수지, 및 폴리페닐렌설파이드계 수지 중 적어도 하나 이상으로 형성될 수 있으나, 이에 제한되지 않는다.The
제2 평탄화층(150)은 발광 소자층(200)의 애노드 전극(210)과 연결 전극(140)을 전기적으로 연결하기 위하여 제4 홀을 구비할 수 있다.The
제2 평탄화층(150) 상에 발광 소자층(200)이 배치될 수 있다. 발광 소자층(200)은 애노드 전극(210), 발광층(230), 및 캐소드 전극(240)을 포함한다. 발광 소자층(200)은 제2 평탄화층(150) 상에 애노드 전극(210), 발광층(230), 및 캐소드(240) 순으로 배치되어 이루어질 수 있다.The light emitting
애노드 전극(210)은 제2 평탄화층(150) 상에 배치될 수 있다. 애노드 전극(210)은 제2 평탄화층(150)의 제4 홀을 통해 연결 전극(140)과 전기적으로 연결된다. 애노드 전극(210)은 연결 전극(140)을 통해 드레인 전극(125D)과 전기적으로 연결될 수 있다.The
애노드 전극(210)은 발광층(230)에 정공을 공급하고, 일함수가 높은 도전성 물질로 이루어질 수 있다.The
표시 장치(100)가 상부 발광 방식(Top emission)인 경우, 애노드 전극(210)은 빛을 반사하는 반사 전극으로 불투명한 도전성 물질을 이용하여 배치될 수 있다. 예를 들면, 애노드 전극(210)은 은(Ag), 알루미늄(Al), 금(Au), 몰리브덴(Mo), 텅스텐(W), 크롬(Cr), 또는 이들의 합금 중 적어도 하나 이상으로 형성될 수 있으며, 이에 한정되는 것은 아니다.When the
예를 들면, 애노드 전극(210)은 은(Ag)/납(Pd)/구리(Cu)의 3층 구조로 이루어질 수 있으며, 이에 한정되지 않는다.For example, the
애노드 전극(210) 상에 발광층(230)이 배치될 수 있다. 발광층(230)은 특정 색의 광을 발광하기 위하여 적색 유기 발광층, 녹색 유기 발광층, 청색 유기 발광층, 및 백색 유기 발광층 중 하나를 포함할 수 있다. 발광층(230)이 백색 유기 발광층을 포함하는 경우, 발광 소자층(200) 상부에 백색 유기 발광층으로부터의 백색 광을 다른 색의 광으로 변환하기 위한 컬러 필터가 배치될 수 있다. 또한, 발광층(230)은 유기 발광층 이외에 정공 주입층(Hole injection layer), 정공 수송층(Hole transport layer), 전자 수송층(Electron transport layer), 및 전자 주입층(Electron transport layer) 등을 더 포함할 수도 있다.An
발광층(230) 상에 캐소드 전극(240)이 배치될 수 있다. 캐소드 전극(240)은 발광층(230)에 전자를 공급하고, 일함수가 낮은 도전성 물질로 이루어질 수 있다.A
표시 장치(100)가 상부 발광 방식(Top emission)인 경우, 캐소드 전극(240)은 빛을 투과하는 투명한 도전성 물질을 이용하여 배치될 수 있다. 예를 들면, 인듐 틴 옥사이드(Indium Tin Oxide; ITO), 및 인듐 징크 옥사이드(Induim Zinc Oxide; IZO) 중 적어도 하나 이상으로 형성될 수 있으며, 이에 한정되는 것은 아니다.When the
또한, 빛을 투과하는 반투명한 도전성 물질을 이용하여 배치될 수 있다. 예를 들면, LiF/Al, CsF/Al, Mg:Ag, Ca/Ag, Ca:Ag, LiF/Mg:Ag, LiF/Ca/Ag, 및 LiF/Ca:Ag 와 같은 합금 중 적어도 하나 이상으로 형성될 수 있으며, 이에 한정되는 것은 아니다.In addition, it may be disposed using a translucent conductive material that transmits light. For example, with at least one or more alloys such as LiF/Al, CsF/Al, Mg:Ag, Ca/Ag, Ca:Ag, LiF/Mg:Ag, LiF/Ca/Ag, and LiF/Ca:Ag. can be formed, but is not limited thereto.
뱅크층(220)은 애노드 전극(210) 및 제2 평탄화층(150) 상에 배치될 수 있다.The
뱅크층(220)은 복수의 서브 화소들(SP)을 구분할 수 있으며, 빛 번짐 현상을 최소화하고 다양한 시야각에서 생기는 혼색을 방지할 수 있다.The
뱅크층(220)은 발광 영역과 대응되는 애노드 전극(210)을 노출시키는 뱅크 홀을 가질 수 있다.The
뱅크층(220)은 질화 실리콘(SiNx) 또는 산화 실리콘(SiOx)과 같은 무기 절연 물질 또는 BCB (BenzoCycloButene), 아크릴계 수지 또는 이미드계 수지와 같은 유기 절연 물질 중 적어도 하나 이상의 물질로 이루어질 수 있으며, 이에 한정되는 것은 아니다.The
뱅크층(220) 상에 스페이서가 더 배치될 수 있다. 스페이서는 발광 소자층(200)이 형성된 기판(110)과 상부 기판 사이의 빈 공간을 완충시켜서 외부로부터의 충격으로부터 표시 장치(100)가 파손되는 것을 최소화할 수 있다. 스페이서는 뱅크층(220)과 동일한 물질로 형성될 수 있으며, 뱅크층(220)과 동시에 형성될 수 있으며, 이에 한정되는 것은 아니다.A spacer may be further disposed on the
발광 소자층(200)의 캐소드 전극(240) 상에 외부의 수분이나 이물로부터 보호하기 위하여 보호층(160)이 더 배치될 수 있다. 보호층(160)은 발광층(230)에서 발광되는 빛이 투과되도록 투명한 물질로 이루어질 수 있다.A
보호층(200)은 무기막/유기막/무기막의 3층 구조일 수 있으며, 무기막은 질화 실리콘(SiNx), 산화 실리콘(SiOx) 또는 산화알루미늄(AlyOz) 중 적어도 하나 이상의 무기물로 이루어질 수 있으며, 이에 한정되는 것은 아니다.The
비표시 영역(AA)에는 패드부(114), 게이트 구동부(112)가 배치될 수 있다.A
비표시 영역(AA)에서 기판(110)의 일 측에 패드부(114)가 배치될 수 있다. 기판(110)의 벤딩 공정에 의해 패드부(114)가 배치된 비표시 영역(NA)은 영상이 표시되지 않는 기판(1100)의 배면에 위치할 수 있다.A
패드부(114)는 신호 패드(SP) 및 신호 패드(SP)에 연결된 패드 전극(PE)를 포함할 수 있다. 패드부(114)는 패드부(114)와 본딩되는 외부 모듈로부터의 신호(전압)를 표시 영역(AA) 또는 게이트 구동부(112)와 같은 회로부에 전달하기 위한 구성일 수 있다. 신호 패드(SP)는 박막 트랜지스터(120)의 게이트 전극(123)과 동일한 물질, 동일한 공정으로 수행될 수 있으나 이에 제한되는 것은 아니다. 또한, 패드 전극(PE)은 박막 트랜지스터(120)의 소스 전극(125S) 및 드레인 전극(125D)과 동일한 물질, 동일한 공정으로 수행될 수 있으나 이에 제한되는 것은 아니다.The
비표시 영역(NA) 중 벤딩 공정에 의해 기판이 구부러진 벤딩 영역(BA)에 연결 배선부(300) 및 제1 평탄화층(130)이 배치될 수 있다.The
연결 배선부(300)는 패드부(114)와 본딩되는 외부 모듈로부터의 신호(전압)를 표시 영역(AA) 또는 게이트 구동부(112)와 같은 회로부에 전달한다. 예를 들면, 연결 배선부(300)를 통해 게이트 구동부(112)를 구동하기 위한 다양한 신호, 데이터 신호, 고전위 전압, 및 저전위 전압 등과 같은 다양한 신호가 전달될 수 있다.The
본 명세서의 벤딩 영역(BA)은 기판에 각종 배선 및 구성 요소들을 형성 후 기판을 구부리는 벤딩 공정을 겪는다. 벤딩 공정 과정 또는 벤딩 공정 후 형성된 벤딩 영역(BA)에 인장력이 가해지고, 따라서 연결 배선부는 기계적 응력에 의해 크랙 및 단선이 발생할 수 있다.The bending area BA of the present specification undergoes a bending process of bending the substrate after forming various wires and components on the substrate. Tensile force is applied to the bending area BA formed during the bending process or after the bending process, and thus, cracks and disconnection may occur in the connection wiring part due to mechanical stress.
인장력은 물체를 굽히거나 늘어뜨리거나 잡아 당기길 때 작용하는 외력일 수 있다. 응력은 물체에 인장력 또는 압축, 비틀림 등의 외력이 작용했을 때 물체 내에 생기는 저항력으로, 물체가 응력을 받으면 강도 저하 또는 파손이 발생할 수 있다.The tensile force may be an external force that acts when an object is bent, stretched, or pulled. Stress is a resistance generated in an object when an external force such as tensile force, compression, or torsion acts on the object.
예를 들면, 벤딩 영역에서 기판의 벤딩 곡률(curvature)에 따라서 연결 배선부(300)의 인장력을 다르게 받을 수 있다. 벤딩 곡률(curvature)은 곡선의 휜 정도를 나타내며, 벤딩 곡률의 값은 곡률 반경(radius of curvature) 또는 곡률 반지름에 반비례할 수 있다. 예를 들면, 곡률 반경 또는 곡률 반지름이 큰 경우 상대적으로 낮은 곡률 값을 갖고, 곡률 반경 또는 곡률 반지름이 작은 경우 상대적으로 높은 곡률 값을 가질 수 있다.For example, the tensile force of the
연결 배선부가 하나의 배선으로 일직선으로 형성되는 경우, 벤딩 영역(BA)에 배치된 연결 배선부 중 벤딩 곡률이 큰 부분은 연결 배선이 인장력을 크게 받으므로, 연결 배선부 내 응력이 발생하여 이러한 응력으로 인하여 크랙 및 단선을 발생할 수 있다.When the connection wiring part is formed in a straight line with one wire, the part having a large bending curvature among the connection wiring parts disposed in the bending area BA receives a large tensile force, so stress is generated in the connection wiring part and this stress Due to this, cracks and disconnection may occur.
적어도 하나 이상의 연결 배선부 중 해당 연결 배선부가 크랙이 발생되는 경우 해당 연결 배선부에 대응하는 해당 신호가 외부 모듈로부터의 신호(전압)를 표시 영역(AA)에 전달되지 못할 수 있다. 정상적인 신호 전달이 이루어지지 않으므로 표시 영역(AA)에 배치된 박막 트랜지스터(120) 또는 발광 소자층(200)이 정상적으로 동작하지 못하게 되고 표시 장치의 불량으로 이어질 수 있다.When a crack occurs in a corresponding connection wiring part among at least one connection wiring part, a signal (voltage) from an external module may not be transferred to the display area AA. Since normal signal transfer is not performed, the
따라서, 본 명세서의 실시예에 따른 표시 장치(100)는 벤딩 영역(BA)에 배치되는 연결 배선부(300)를 이중 배선으로 배치할 수 있다.Accordingly, in the
예를 들면, 연결 배선부(300)는 제1 연결 배선(310), 제2 연결 배선(320), 및 제1 평탄화층(130)을 포함할 수 있다. 이에 의해, 연결 배선부(300)는 이중 배선을 구성할 수 있다.For example, the
도 4는 도 3의 벤딩 영역의 일부를 확대한 평면도이다. 도 4는 연결 배선부(300)의 제1 연결 배선(310) 및 제2 연결 배선(320)이 패턴 형상으로 배치되는 것을 도시한 평면도이다. 제1 연결 배선(310) 및 제2 연결 배선(320)이 패턴 형상을 설명하기 위하여 도 4를 함께 설명한다.FIG. 4 is an enlarged plan view of a part of the bending area of FIG. 3 . 4 is a plan view illustrating that the
제1 연결 배선(310)은 패드부(114)와 본딩되는 외부 모듈로부터의 신호(또는 전압)를 표시 영역(AA) 또는 게이트 구동부(112)와 같은 회로부에 전달할 수 있다.The
벤딩 영역(BA)에서 제1 연결 배선(310)이 표시 영역(AA)에서 비표시 영역(NA)의 일측에 배치된 패드부(114) 사이에 연속적인 하나의 배선으로 형성되었을 때, 벤딩 영역(BA)에 배치된 연결 배선부 중 벤딩 곡률이 큰 부분은 연결 배선이 인장력을 크게 받으므로, 크랙이 발생할 수 있으며, 인장력이 심할 경우 연결 배선부의 단선이 발생할 수 있다. 따라서, 제1 연결 배선(310)를 패턴 형상으로 제1 평탄화층(130)을 사이에 두고 이격되어 배치할 수 있다. 예를 들면, 제1 연결 배선(310)는 적어도 두개 이상의 복수의 패턴들을 가지며, 복수의 패턴들은 서로 분리되어 배치된다. 이에 의해 벤딩 영역(BA)에 배치된 연결 배선부 중 벤딩 곡률이 큰 부분에서 크랙 및 단선을 방지할 수 있다.When the
제1 연결 배선(310)을 패턴 형상으로 배치할 경우, 하나의 배선으로 연속적으로 형성하는 것과 대비하여, 벤딩 공정에 의해 벤딩 영역에 배치되는 제1 연결 배선(310)에 작용하는 인장력이 분산될 수 있다. 이에 의해, 연결 배선부(300)가 받는 기계적 응력이 줄어들어 제1 연결 배선(310)의 크랙 또는 단선에 의한 표시 장치(100)의 신뢰성이 저하되는 것을 방지할 수 있다.When the
제1 연결 배선(310)은 표시 영역(AA)에 배치되는 박막 트랜지스터(120)의 소스 전극(125S) 및 드레인 전극(125D)와 동일한 물질, 및 동일한 공정으로 수행될 수 있으나 이에 제한되는 것은 아니다.The
예를 들면, 제1 연결 배선(310)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다. 예를 들면, 제1 연결 배선(310)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 한정되지는 않는다.For example, the
제1 연결 배선(310) 상에 제1 평탄화층(130)이 배치될 수 있다. 제1 평탄화층(130)은 패턴 형상으로 구성된 제1 연결 배선(310)의 이격된 공간을 충진하고, 제1 연결 배선(310)을 커버하여 제1 연결 배선(310)을 보호할 수 있다.A
제1 평탄화층(130)은 표시 장치(100)의 표시 영역(AA)에 배치되는 박막 트랜지스터(120) 상에 제1 평탄화층을 형성하는 공정 시 동일한 물질 및 동일한 공정으로 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니고, 공정의 수행 중에 별도의 공정을 수행하고, 패터닝을 통해서 형성될 수 있다.The
제1 평탄화층(130)은 제1 연결 배선(310)의 적어도 일부를 노출시키는 복수의 제1 홀들(H)을 더 포함할 수 있다. 제1 홀(H)은 홀일 수 있으며, 용어에 한정되는 것은 아니다.The
제1 평탄화층(130)의 제1 홀들(H)을 통해 제1 평탄화층(130)의 하부에 배치된 제1 연결 배선(310)과 제1 평탄화층(130)의 상부에 배치된 제2 연결 배선(320)이 전기적으로 연결될 수 있다.The
제1 평탄화층(130) 상에 제2 연결 배선(320)이 배치될 수 있다. 제2 연결 배선(320)은 제1 연결 배선(310) 작용하는 인장력이 분산되도록 패턴 형상으로 형성된 제1 연결 배선(310)의 각각의 패턴을 전기적으로 연결할 수 있다. 예를 들면, 제1 연결 배선(310)이 적어도 두개 이상의 복수의 패턴들로 배치되며, 제1 연결 배선(310)의 패턴들이 서로 분리되어 형성되므로, 패드부(114)에서의 신호를 표시 영역(AA)으로 전달하기 위하여 제1 연결 배선의 패턴들이 전기적으로 연결이 되어야 한다.A
제2 연결 배선(320)은 제1 평탄화층(130)의 제1 홀들(H)에 의해 제1 연결 배선(310)의 패턴들을 전기적으로 연결할 수 있다. 예를 들면, 제2 연결 배선(320)은 제1 평탄화층(130)의 상부, 제1 평탄화층(130)의 제1 홀(H)에 의해 노출된 제1 연결 배선(310)의 상부, 및 제1 평탄화층(130)의 제1 홀(H)에 의해 형성된 제1 평탄화층(130)의 경사면 상에 배치될 수 있다.The
벤딩 영역(BA)에 배치된 제2 연결 배선(320)은 표시 영역(AA)에서 비표시 영역(NA)의 일측에 배치된 패드부(114) 사이에 연속적인 하나의 배선으로 형성되었을 때, 벤딩 영역(BA)에 배치된 연결 배선부 중 벤딩 곡률이 큰 부분은 연결 배선이 인장력을 크게 받으므로, 크랙이 발생할 수 있으며, 인장력이 심할 경우 연결 배선부의 단선이 발생할 수 있다. 따라서 제2 연결 배선(320)을 패턴 형상으로 배치할 수 있다. 예를 들면, 제2 연결 배선(320)는 적어도 하나 이상의 복수의 패턴들을 가지며, 제2 연결 배선(320)의 패턴들은 서로 분리되어 형성된다. 이에 의해 벤딩 영역(BA)에 배치된 연결 배선부 중 벤딩 곡률이 큰 부분에서 크랙 및 단선을 방지할 수 있다.When the
제2 연결 배선(320)을 패턴 형상으로 배치할 경우, 벤딩 영역(BA)에 하나의 배선으로 연속적으로 형성하는 것과 대비하여, 벤딩 공정에 의해 벤딩 영역에 배치되는 제2 연결 배선(320)에 작용하는 인장력이 분산될 수 있다. 따라서, 연결 배선부(300)가 받는 기계적 응력이 줄어들어 제2 연결 배선(320)의 크랙 또는 단선에 의한 표시 장치(100)의 신뢰성이 저하되는 것을 방지할 수 있다.When the
제2 연결 배선(320)의 각 패턴은 일측 연결 부분(또는 제1 부분) 및 일측 연결 부분과 이격된 타측 연결 부분(또는 제2 부분)을 포함할 수 있다. 예를 들면, 제2 연결 배선(320)의 각 패턴은 일측 끝 부분에 일측 연결 부분(또는 제1 부분)을 포함하며, 일측 끝 부분에 반대되는 타측 끝 부분에 타측 연결 부분(제2 부분)을 포함할 수 있다. 제2 연결 배선(320)의 각 패턴의 일측 연결 부분(또는 제1 부분) 및 타측 연결 부분(또는 제2 부분)은 제1 평탄화층(130)의 제1 홀들(H)에 배치되는 부분들이다.Each pattern of the
제2 연결 배선(320)의 각 패턴의 일측 연결 부분(또는 제1 부분) 및 타측 연결 부분(또는 제2 부분)은 제1 연결 배선(310)의 서로 다른 패턴들과 전기적으로 연결될 수 있다. 제1 연결 배선(310)의 패턴들은 서로 이격되어 있으며, 제2 연결 배선(320)의 각 패턴의 일측 연결 부분(또는 제1 부분) 및 타측 연결 부분(또는 제2 부분)과 각각 연결될 수 있다.One connection part (or first part) and the other connection part (or second part) of each pattern of the
제2 연결 배선(320)은 표시 영역(AA)에 배치되는 연결 전극(140)과 동일한 물질, 동일한 공정으로 수행될 수 있으나 이에 제한되는 것은 아니다.The
예를 들면, 제2 연결 배선(320)은 몰리브덴(Mo), 구리(Cu), 티타늄(Ti), 알루미늄(Al) 크롬(Cr), 금(Au), 니켈(Ni), 및 네오디뮴(Nd) 중 어느 하나 또는 이들의 합금으로 이루어진 단일층 또는 다중층으로 형성될 수 있으며, 이에 한정되는 것은 아니다. 예를 들면, 제2 연결 배선(320)은 도전성 금속 물질로 이루어진 티타늄(Ti)/알루미늄(Al)/티타늄(Ti)의 3층 구조로 이루어질 수 있으며, 이에 한정되지는 않는다.For example, the
제2 연결 배선(320) 및 제1 평탄화층(130) 상에 제2 평탄화층(150)이 더 배치될 수 있다. 제2 평탄화층(150)은 제2 연결 배선(320)을 커버하여 제2 연결 배선(310)을 보호할 수 있다.A
제2 평탄화층(150)은 표시 장치(100)의 표시 영역(AA)에 배치되는 연결 전극(140) 상에 평탄화층을 형성하는 공정 시 동일한 물질 및 동일한 공정으로 동시에 형성될 수 있으나, 반드시 이에 제한되는 것은 아니고, 공정의 수행 중에 별도의 공정을 수행하고, 패터닝을 통해서 마련될 수 있다.The
도 5는 도 3의 벤딩 영역의 일부를 확대한 단면도이다.FIG. 5 is an enlarged cross-sectional view of a portion of the bending area of FIG. 3 .
도 5를 참조하면, 제1 평탄화층(130)의 제1 홀(H)에 의해 형성된 제1 평탄화층(130)의 경사면과 제1 연결 배선(310)이 이루는 각도(θ)는 45˚이상 및 60˚이하일 수 있다.Referring to FIG. 5 , the angle θ between the inclined surface of the
벤딩 영역(BA)에서 제1 연결 배선 및 제2 연결 배선이 연결이 되지 않거나, 단선이 되는 문제를 막기 위하여 제1 평탄화층(130)의 제1 홀(H)에 의해 형성된 경사면의 각도를 설정할 수 있다.The angle of the slope formed by the first hole H of the
제1 연결 배선(310) 및 제2 연결 배선(320) 사이에 배치되는 제1 평탄화층(130)은 제1 연결 배선(310)과 제2 연결 배선(320)을 전기적으로 연결하기 위하여 제1 홀(H)을 포함한다.The
제1 평탄화층(130)의 제1 홀(H) 내부에 제2 연결 배선(320)이 배치되어 제1 연결 배선(310)과 전기적으로 연결이 되는데, 제1 평탄화층(130)의 제1 홀(H)의 경사면의 각도에 따라서 제2 연결 패턴(320)이 제1 연결 배선과 연결 시 크랙 또는 단선이 되는 문제가 발생할 수 있다.A
제2 연결 배선(320)은 제1 평탄화층(130)의 상부, 제1 평탄화층(130)의 제1 홀(H)에 의해 노출된 제1 연결 배선(310)의 상부, 및 제1 평탄화층(130)의 제1 홀(H)에 의해 형성된 제1 평탄화층(130)의 경사면 상에 배치될 수 있다.The
제1 홀(H)에 의해 형성된 제1 평탄화층(130)의 경사면과 제1 연결 배선(310)은 소정의 테이퍼 각도(θ)를 형성할 수 있다.The inclined surface of the
제1 평탄화층(130)의 경사면과 제1 연결 배선(310) 사이의 테이퍼 각도(θ)는 45˚ 이상 및 60˚이하일 수 있다. 예를 들면, 제1 평탄화층(130)의 홀의 경사면과 상기 제1 연결 배선(310)이 이루는 각도(θ)는 제1 평탄화층(130)이 형성되는 부분의 각도일 수 있다. 제1 평탄화층(130)의 경사면과 제1 연결 배선(310) 사이의 테이퍼 각도(θ)가 45˚ 미만일 경우, 제1 평탄화층(130)의 경사면의 길이가 길어지게 되며, 제1 평탄화층(130)의 경사면에 형성되는 제2 연결 배선(320)의 각 패턴의 길이가 일직선으로 길게 형성된다. 이처럼 제1 평탄화층(130)의 경사면 상에 배치되는 제2 연결 배선(320)의 각 패턴의 길이가 일직선으로 길게 형성되면, 벤딩 영역(BA) 중 벤딩 곡률이 큰 부분에 배치된 제2 연결 배선(320)의 각 패턴이 벤딩 공정에 의해 인장력을 받아 크랙 또는 단선이 발생할 수 있다.A taper angle θ between the inclined surface of the
또한, 제1 평탄화층(130)의 경사면과 제1 연결 배선(310) 사이의 테이퍼 각도(θ)가 60˚ 초과하는 경우, 제2 연결 배선(320)을 형성하는 공정 시, 제1 평탄화층(130)의 테이퍼 각도가 높아서 단선을 발생할 수 있다.In addition, when the taper angle θ between the inclined surface of the
예를 들면, 제1 평탄화층(130)은 표시 장치(100)를 구성하는 다른 요소와 비교하여 상대적으로 두꺼운 두께를 가진다. 제2 연결 배선(320)은 제1 평탄화층(130) 상에 금속 물질을 도포 후 경화하는 패터닝 공정으로 형성되는데, 제1 평탄화층(130)의 경사면의 높은 각도로, 금속 물질이 경화되기 전 제1 평탄화층의 높은 각도로 인해 흘러 내려 경사면 상에 미도포되어, 제2 연결 배선이 단선이 발생할 수 있다.For example, the
따라서, 제1 평탄화층(130)의 테이퍼 각도(θ)를 45˚ 이상 및 60˚이하로 형성하므로, 본 명세서의 연결 배선부(300)의 이중 배선의 크랙 또는 단선 문제를 효과적으로 방지할 수 있다.Therefore, since the taper angle θ of the
벤딩 영역(BA)에 해당하는 기판(110)의 상부에는 벤딩 영역(BA) 상에 위치하는 각종 배선들의 크랙 및 단선을 방지하기 위해 코팅층이 더 배치될 수 있다. 코팅층은 마이크로 코팅층(Micro Coating Layer, MCL)일 수 있으며, 용어에 한정되는 것은 아니다.A coating layer may be further disposed on the upper portion of the
예를 들면, 코팅층은 기판을 벤딩 시에 기판(110) 상에 배치되는 연결 배선부(300)에 인장력이 작용하여 미세 크랙이 발생할 수 있기 때문에, 레진(Resin)을 벤딩되는 위치에 얇은 두께로 코팅하여 배선을 보호하는 역할을 할 수 있다.For example, since the coating layer may cause fine cracks due to tensile force acting on the
코팅층은 벤딩 영역(BA) 상에 형성된 데이터 배선, 고전위 전압 배선, 및 저전위 전압 배선 등의 각종 배선 형성부 상에 배치되어 벤딩 시 배선들의 위치를 중립선(Neutral Line)에 가까워지도록 조절할 수 있다. 이로 인해, 중립선 상부에 형성되는 인장 응력과 중립선 하부에 형성되는 수축 응력이 배선들에 최대한 작게 인가되도록 하여 배선의 내구성을 향상시킬 수 있다. 또한, 코팅층은 제조공정 중에 플렉서블 기판(110) 상에 배치된 각종 배선들을 외부의 충격이나 수분 또는 먼지로부터 보호할 수 있는 물리적, 및 화학적인 보호 기능도 포함할 수 있다.The coating layer may be disposed on various wire forming parts such as data wires, high potential voltage wires, and low potential voltage wires formed on the bending area BA to adjust the positions of the wires to be closer to the neutral line during bending. there is. Accordingly, durability of the wires may be improved by applying a minimum tensile stress formed above the neutral wire and contractive stress formed below the neutral wire to the wires. In addition, the coating layer may also include physical and chemical protective functions capable of protecting various wires disposed on the
본 명세서의 실시예에 따른 표시 장치는 아래와 같이 설명될 수 있다.A display device according to an embodiment of the present specification may be described as follows.
본 명세서의 실시예에 따른 표시 장치는 표시 영역, 표시 영역에 인접한 비표시 영역 및 비표시 영역의 적어도 일부분에 마련된 벤딩 영역을 포함하는 기판, 기판 상에 벤딩 영역에 배치되는 제1 연결 배선, 제1 연결 배선 상에 배치되는 제1 평탄화층, 및 제1 평탄화층 상에 배치되는 제2 연결 배선을 포함할 수 있다.A display device according to an exemplary embodiment of the present specification includes a substrate including a display area, a non-display area adjacent to the display area, and a bending area provided in at least a portion of the non-display area, a first connection wire disposed in the bending area on the substrate, and a first connection line on the substrate. It may include a first planarization layer disposed on one connection wire, and a second connection wire disposed on the first planarization layer.
본 명세서의 몇몇 실시예에 따르면, 제1 평탄화층은 홀을 포함하고 제1 연결 배선 및 제2 연결 배선이 홀을 통해 전기적으로 연결될 수 있다.According to some embodiments of the present specification, the first planarization layer may include a hole, and the first connection wire and the second connection wire may be electrically connected through the hole.
본 명세서의 몇몇 실시예에 따르면, 제1 연결 배선은 복수의 패턴들을 포함할 수 있다.According to some embodiments of the present specification, the first connection wire may include a plurality of patterns.
본 명세서의 몇몇 실시예에 따르면, 제2 연결 배선은 복수의 패턴들을 포함하고, 제2 연결 배선의 각 패턴은 일측 끝부분에 있는 일측 연결 부분, 및일측 끝부분에 반대되는 타측 끝부분에 있는 타측 연결 부분을 포함하며, 일측 연결 부분 및 타측 연결 부분은 제1 연결 배선의 서로 다른 패턴들과 각각 전기적으로 연결될 수 있다.According to some embodiments of the present specification, the second connection wire includes a plurality of patterns, and each pattern of the second connection wire has one connection portion at one end and the other end opposite to the one end. It includes the other connection part, and the one connection part and the other connection part may be electrically connected to different patterns of the first connection wire.
본 명세서의 몇몇 실시예에 따르면, 제1 평탄화층의 홀의 경사면과 제1 연결 배선이 이루는 각도(θ)는 45˚ 이상 및 60˚이하일 수 있다.According to some embodiments of the present specification, an angle θ formed between the inclined surface of the hole of the first planarization layer and the first connection wire may be 45° or more and 60° or less.
본 명세서의 몇몇 실시예에 따르면, 제1 평탄화층의 홀의 경사면과 제1 연결 배선이 이루는 각도(θ)는 제1 평탄화층이 형성되는 부분의 각도일 수 있다.According to some embodiments of the present specification, an angle θ formed between an inclined surface of the hole of the first planarization layer and the first connection wire may be an angle of a portion where the first planarization layer is formed.
본 명세서의 몇몇 실시예에 따르면, 표시 영역의 기판 상에 배치된 박막 트랜지스터, 박막 트랜지스터와 연결되는 연결 전극, 및 비표시 영역의 제2 연결 배선 상에 배치된 제2 평탄화층을 더 포함할 수 있다.According to some embodiments of the present specification, it may further include a thin film transistor disposed on a substrate in the display area, a connection electrode connected to the thin film transistor, and a second planarization layer disposed on the second connection line in the non-display area. there is.
본 명세서의 몇몇 실시예에 따르면, 박막 트랜지스터는 반도체층, 반도체 상에 있는 게이트 전극, 게이트 전극 상에 있는 소스 및 드레인 전극을 더 포함할 수 있다.According to some embodiments of the present specification, the thin film transistor may further include a semiconductor layer, a gate electrode on the semiconductor, and source and drain electrodes on the gate electrode.
본 명세서의 몇몇 실시예에 따르면, 제1 연결 배선은 소스 및 드레인 전극과 동일한 공정으로 형성될 수 있다.According to some embodiments of the present specification, the first connection wire may be formed through the same process as the source and drain electrodes.
본 명세서의 몇몇 실시예에 따르면, 제2 연결 배선은 연결 전극과 동일한 공정으로 형성될 수 있다.According to some embodiments of the present specification, the second connection wire may be formed through the same process as the connection electrode.
본 명세서의 몇몇 실시예에 따르면, 제2 평탄화층 상에 발광 소자층을 더 포함할 수 있다.According to some embodiments of the present specification, a light emitting element layer may be further included on the second planarization layer.
본 명세서의 몇몇 실시예에 따르면, 표시 영역, 표시 영역에 인접한 비표시 영역, 및 비표시 영역의 적어도 일부분에 있는 벤딩 영역을 포함하는 기판, 표시 영역에 배치된 박막 트랜지스터 및 벤딩 영역에 배치된 제1 연결 배선, 표시 영역의 박막 트랜지스터 및 벤딩 영역의 제1 연결 배선 상에 배치된 제1 평탄화층, 및 제1 평탄화층 상의 표시 영역에 배치된 연결 전극 및 벤딩 영역 상에 배치된 제2 연결 배선을 포함할 수 있다.According to some embodiments of the present specification, a substrate including a display area, a non-display area adjacent to the display area, and a bending area in at least a portion of the non-display area, a thin film transistor disposed in the display area, and a first substrate disposed in the bending area. 1 connection wire, a first planarization layer disposed on the thin film transistor in the display area and the first connection wire in the bending area, and a connection electrode disposed in the display area on the first planarization layer and a second connection wire disposed on the bending area can include
본 명세서의 몇몇 실시예에 따르면, 제1 평탄화층은 홀을 포함하고 제1 연결 배선 및 제2 연결 배선이 상기 홀을 통해 전기적으로 연결될 수 있다.According to some embodiments of the present specification, the first planarization layer may include a hole, and the first connection wire and the second connection wire may be electrically connected through the hole.
본 명세서의 몇몇 실시예에 따르면, 제1 평탄화층의 홀의 경사면과 제1 연결 배선이 이루는 각도(θ)는 45˚이상 및 60˚이하 일 수 있다.According to some embodiments of the present specification, an angle θ formed between the inclined surface of the hole of the first planarization layer and the first connection wire may be 45° or more and 60° or less.
본 명세서의 몇몇 실시예에 따르면, 제1 연결 배선은 복수의 패턴들을 포함할 수 있다.According to some embodiments of the present specification, the first connection wire may include a plurality of patterns.
본 명세서의 몇몇 실시예에 따르면, 제2 연결 배선은 일측 연결 부분 및 일측 연결 부분과 이격된 타측 연결 부분을 포함하며, 일측 연결 부분 및 타측 연결 부분은 제1 연결 배선의 서로 다른 패턴들과 각각 전기적으로 연결될 수 있다.According to some embodiments of the present specification, the second connection wire includes one side connection portion and the other connection portion spaced apart from the one side connection portion, and the one side connection portion and the other connection portion are different from each other in patterns of the first connection wire, respectively. can be electrically connected.
본 명세서의 몇몇 실시예에 따르면, 박막 트랜지스터는 반도체층, 반도체 상에 있는 게이트 전극, 게이트 전극 상에 있는 소스 및 드레인 전극을 더 포함할 수 있다.According to some embodiments of the present specification, the thin film transistor may further include a semiconductor layer, a gate electrode on the semiconductor, and source and drain electrodes on the gate electrode.
본 명세서의 몇몇 실시예에 따르면, 제1 연결 배선은 소스 및 드레인 전극과 동일한 공정으로 형성될 수 있다.According to some embodiments of the present specification, the first connection wire may be formed through the same process as the source and drain electrodes.
본 명세서의 몇몇 실시예에 따르면, 제2 연결 배선은 연결 전극과 동일한 공정으로 형성될 수 있다.According to some embodiments of the present specification, the second connection wire may be formed through the same process as the connection electrode.
본 명세서의 몇몇 실시예에 따르면, 표시 영역 및 벤딩 영역에 배치되며 제2 연결 배선 상에 있는 제2 평탄화층, 및 제2 평탄화층 상에 배치된 발광 소자층을 포함할 수 있다. According to some embodiments of the present specification, a second planarization layer disposed in the display area and the bending area and on the second connection line, and a light emitting element layer disposed on the second planarization layer may be included.
이상 첨부된 도면을 참조하여 본 명세서의 실시예들을 더욱 상세하게 설명하였으나, 본 명세서는 반드시 이러한 실시예로 국한되는 것은 아니고, 본 명세서의 기술 사상을 벗어나지 않는 범위 내에서 다양하게 변형 실시될 수 있다. 따라서, 본 명세서에 개시된 실시예들은 본 명세서의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 명세서의 기술 사상의 범위가 한정되는 것은 아니다. 그러므로, 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다. 본 명세서의 보호 범위는 청구 범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 명세서의 권리 범위에 포함되는 것으로 해석되어야 할 것이다.Although the embodiments of this specification have been described in more detail with reference to the accompanying drawings, the present specification is not necessarily limited to these embodiments, and may be variously modified and implemented without departing from the technical spirit of the present specification. . Therefore, the embodiments disclosed in this specification are not intended to limit the technical spirit of the present specification, but to explain, and the scope of the technical spirit of the present specification is not limited by these embodiments. Therefore, it should be understood that the embodiments described above are illustrative in all respects and not restrictive. The protection scope of this specification should be construed by the scope of the claims, and all technical ideas within the equivalent range should be construed as being included in the scope of rights of this specification.
100: 표시 장치
110: 기판
120: 박막 트랜지스터
130: 제1 평탄화층
140: 연결 전극
150: 제2 평탄화층
310: 제1 연결 배선
320: 제2 연결 배선100: display device
110: substrate
120: thin film transistor
130: first planarization layer
140: connection electrode
150: second planarization layer
310: first connection wire
320: second connection wire
Claims (20)
상기 기판 상에 상기 벤딩 영역에 배치되는 제1 연결 배선;
상기 제1 연결 배선 상에 배치되는 제1 평탄화층; 및
상기 제1 평탄화층 상에 배치되는 제2 연결 배선을 포함하는, 표시 장치.a substrate including a display area, a non-display area adjacent to the display area, and a bending area provided in at least a portion of the non-display area;
a first connection wire disposed in the bending area on the substrate;
a first planarization layer disposed on the first connection wire; and
and a second connection wire disposed on the first planarization layer.
상기 제1 평탄화층은 홀을 포함하고, 상기 제1 연결 배선 및 상기 제2 연결 배선이 상기 홀을 통해 전기적으로 연결되는, 표시 장치.According to claim 1,
The display device of claim 1 , wherein the first planarization layer includes a hole, and the first connection wire and the second connection wire are electrically connected through the hole.
상기 제1 연결 배선은 복수의 패턴들을 포함하는, 표시 장치.According to claim 1,
The first connection wire includes a plurality of patterns.
상기 제2 연결 배선은 복수의 패턴들을 포함하고,
상기 제2 연결 배선의 각 패턴은 일측 끝 부분에 있는 일측 연결 부분; 및 상기 일측 끝 부분에 반대되는 타측 끝 부분에 있는 타측 연결 부분을 포함하며,
상기 일측 연결 부분 및 상기 타측 연결 부분은 상기 제1 연결 배선의 서로 다른 패턴들과 각각 전기적으로 연결되는, 표시 장치.According to claim 3,
The second connection wire includes a plurality of patterns,
Each pattern of the second connection wire includes one connection portion at one end portion; And a second connection part at the other end opposite to the one end,
The one-side connection portion and the other-side connection portion are electrically connected to different patterns of the first connection wire, respectively.
상기 제1 평탄화층의 홀의 경사면과 상기 제1 연결 배선이 이루는 각도(θ)는 45˚ 이상 및 60˚이하인, 표시 장치.According to claim 2,
An angle θ formed between an inclined surface of the hole of the first planarization layer and the first connection wire is 45 degrees or more and 60 degrees or less, the display device.
상기 제1 평탄화층의 홀의 경사면과 상기 제1 연결 배선이 이루는 각도(θ)는 상기 제1 평탄화층이 형성되는 부분의 각도인, 표시 장치.According to claim 5,
An angle θ formed between an inclined surface of the hole of the first planarization layer and the first connection wire is an angle of a portion where the first planarization layer is formed.
상기 표시 영역의 기판 상에 배치된 박막 트랜지스터;
상기 박막 트랜지스터와 연결되는 연결 전극; 및
상기 비표시 영역의 상기 제2 연결 배선 상에 배치된 제2 평탄화층을 더 포함하는, 표시 장치.According to claim 1,
a thin film transistor disposed on the substrate of the display area;
a connection electrode connected to the thin film transistor; and
and a second planarization layer disposed on the second connection wire in the non-display area.
상기 박막 트랜지스터는 반도체층, 상기 반도체 상에 있는 게이트 전극, 상기 게이트 전극 상에 있는 소스 및 드레인 전극을 더 포함하는, 표시 장치.According to claim 7,
The thin film transistor further includes a semiconductor layer, a gate electrode on the semiconductor, and source and drain electrodes on the gate electrode.
상기 제1 연결 배선은 상기 소스 및 드레인 전극과 동일한 공정으로 형성되는, 표시 장치According to claim 8,
The first connection wire is formed in the same process as the source and drain electrodes.
상기 제2 연결 배선은 상기 연결 전극과 동일한 공정으로 형성되는, 표시 장치.According to claim 7,
The second connection wire is formed in the same process as the connection electrode.
상기 제2 평탄화층 상에 발광 소자층을 더 포함하는, 표시 장치.According to claim 7,
Further comprising a light emitting element layer on the second planarization layer, the display device.
상기 표시 영역에 배치된 박막 트랜지스터 및 상기 벤딩 영역에 배치된 제1 연결 배선;
상기 표시 영역의 상기 박막 트랜지스터 및 상기 벤딩 영역의 제1 연결 배선 상에 배치된 제1 평탄화층; 및
상기 제1 평탄화층 상에 상기 표시 영역에 배치된 연결 전극 및 상기 벤딩 영역 상에 배치된 제2 연결 배선을 포함하는, 표시 장치.a substrate including a display area, a non-display area adjacent to the display area, and a bending area in at least a portion of the non-display area;
a thin film transistor disposed in the display area and a first connection wire disposed in the bending area;
a first planarization layer disposed on the thin film transistor of the display area and the first connection line of the bending area; and
and a connection electrode disposed on the first planarization layer in the display area and a second connection wire disposed on the bending area.
상기 제1 평탄화층은 홀을 포함하고 상기 제1 연결 배선 및 상기 제2 연결 배선이 상기 홀을 통해 전기적으로 연결되는, 표시 장치.According to claim 12,
The display device of claim 1 , wherein the first planarization layer includes a hole, and the first connection wire and the second connection wire are electrically connected through the hole.
상기 제1 평탄화층의 홀의 경사면과 상기 제1 연결 배선이 이루는 각도(θ)는 45˚이상 및 60˚이하인, 표시 장치.According to claim 12,
An angle θ formed between an inclined surface of the hole of the first planarization layer and the first connection wire is 45° or more and 60° or less, the display device.
상기 제1 연결 배선은 복수의 패턴들을 포함하는, 표시 장치.According to claim 12,
The first connection wire includes a plurality of patterns.
상기 제2 연결 배선은 일측 연결 부분 및 상기 일측 연결 부분과 이격된 타측 연결 부분을 포함하며, 상기 일측 연결 부분 및 상기 타측 연결 부분은 상기 제1 연결 배선의 서로 다른 패턴들과 각각 전기적으로 연결되는, 표시 장치.According to claim 12,
The second connection wire includes one side connection portion and the other side connection portion spaced apart from the one side connection portion, and the one side connection portion and the other side connection portion are electrically connected to different patterns of the first connection wire, respectively. , display device.
상기 박막 트랜지스터는 반도체층, 상기 반도체 상에 있는 게이트 전극, 상기 게이트 전극 상에 있는 소스 및 드레인 전극을 더 포함하는, 표시 장치.According to claim 12,
The thin film transistor further includes a semiconductor layer, a gate electrode on the semiconductor, and source and drain electrodes on the gate electrode.
상기 제1 연결 배선은 상기 소스 및 드레인 전극과 동일한 공정으로 형성되는, 표시 장치.According to claim 17,
The first connection wire is formed in the same process as the source and drain electrodes.
상기 제2 연결 배선은 상기 연결 전극과 동일한 공정으로 형성되는, 표시 장치.According to claim 12,
The second connection wire is formed in the same process as the connection electrode.
상기 표시 영역 및 벤딩 영역에 배치되며 상기 제2 연결 배선 상에 있는 제2 평탄화층; 및
상기 제2 평탄화층 상에 배치된 발광 소자층을 포함하는, 표시 장치.According to claim 12,
a second planarization layer disposed in the display area and the bending area and on the second connection wire; and
A display device comprising a light emitting element layer disposed on the second planarization layer.
Priority Applications (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210183837A KR20230094571A (en) | 2021-12-21 | 2021-12-21 | Display apparatus |
Applications Claiming Priority (1)
Application Number | Priority Date | Filing Date | Title |
---|---|---|---|
KR1020210183837A KR20230094571A (en) | 2021-12-21 | 2021-12-21 | Display apparatus |
Publications (1)
Publication Number | Publication Date |
---|---|
KR20230094571A true KR20230094571A (en) | 2023-06-28 |
Family
ID=86994505
Family Applications (1)
Application Number | Title | Priority Date | Filing Date |
---|---|---|---|
KR1020210183837A KR20230094571A (en) | 2021-12-21 | 2021-12-21 | Display apparatus |
Country Status (1)
Country | Link |
---|---|
KR (1) | KR20230094571A (en) |
-
2021
- 2021-12-21 KR KR1020210183837A patent/KR20230094571A/en active Search and Examination
Similar Documents
Publication | Publication Date | Title |
---|---|---|
JP6456903B2 (en) | Organic light emitting display | |
US9501165B2 (en) | Organic light emitting diode display device with touch screen and method of fabricating the same | |
KR20180047536A (en) | Organic light emitting display device | |
KR102654664B1 (en) | Organic light emitting display device | |
KR102569727B1 (en) | Display device | |
CN111490074A (en) | Display device | |
US20240077978A1 (en) | Flexible display device having protrusion pattern in data pads | |
CN113764464A (en) | Display device | |
KR102632269B1 (en) | Organic light emitting display device | |
KR20180076858A (en) | Organic light emitting display device | |
KR20230094571A (en) | Display apparatus | |
KR20220096768A (en) | Display device | |
KR20220078380A (en) | Display apparatus | |
KR20180079481A (en) | Organic light emitting display device | |
KR20200083021A (en) | Flexible display apparatus | |
US20220238627A1 (en) | Display device | |
KR102673973B1 (en) | Display Device | |
KR102596934B1 (en) | Organic light emitting display device | |
US20220173201A1 (en) | Display Apparatus | |
KR102632250B1 (en) | Organic light emitting display device | |
KR20220082366A (en) | Display apparatus | |
KR20230167911A (en) | Display apparatus | |
KR20220043572A (en) | Flexible display device | |
KR20220096090A (en) | Display apparatus | |
KR20240076029A (en) | Display apparatus |
Legal Events
Date | Code | Title | Description |
---|---|---|---|
A201 | Request for examination |