KR20230089905A - 스페이서용 필름 및 이를 이용한 스페이서 형성 방법 - Google Patents

스페이서용 필름 및 이를 이용한 스페이서 형성 방법 Download PDF

Info

Publication number
KR20230089905A
KR20230089905A KR1020210178674A KR20210178674A KR20230089905A KR 20230089905 A KR20230089905 A KR 20230089905A KR 1020210178674 A KR1020210178674 A KR 1020210178674A KR 20210178674 A KR20210178674 A KR 20210178674A KR 20230089905 A KR20230089905 A KR 20230089905A
Authority
KR
South Korea
Prior art keywords
film
adhesive layer
spacer
pressure
sensitive adhesive
Prior art date
Application number
KR1020210178674A
Other languages
English (en)
Inventor
김영건
박종현
김진범
최재원
윤근영
Original Assignee
(주)이녹스첨단소재
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by (주)이녹스첨단소재 filed Critical (주)이녹스첨단소재
Priority to KR1020210178674A priority Critical patent/KR20230089905A/ko
Priority to TW111147047A priority patent/TW202324681A/zh
Priority to CN202211585010.7A priority patent/CN116314048A/zh
Priority to JP2022197201A priority patent/JP2023088297A/ja
Publication of KR20230089905A publication Critical patent/KR20230089905A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L23/00—Details of semiconductor or other solid state devices
    • H01L23/16—Fillings or auxiliary members in containers or encapsulations, e.g. centering rings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/18—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different subgroups of the same main group of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/02—Manufacture or treatment of semiconductor devices or of parts thereof
    • H01L21/04—Manufacture or treatment of semiconductor devices or of parts thereof the devices having potential barriers, e.g. a PN junction, depletion layer or carrier concentration layer
    • H01L21/48—Manufacture or treatment of parts, e.g. containers, prior to assembly of the devices, using processes not provided for in a single one of the subgroups H01L21/06 - H01L21/326
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/065—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L25/0657—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/07—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L29/00
    • H01L25/074—Stacked arrangements of non-apertured devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/03—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes
    • H01L25/04—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers
    • H01L25/075—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof all the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. assemblies of rectifier diodes the devices not having separate containers the devices being of a type provided for in group H01L33/00
    • H01L25/0756—Stacked arrangements of devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06506—Wire or wire-like electrical connections between devices
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/0651—Wire or wire-like electrical connections from device to substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2225/00—Details relating to assemblies covered by the group H01L25/00 but not provided for in its subgroups
    • H01L2225/03—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00
    • H01L2225/04—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers
    • H01L2225/065—All the devices being of a type provided for in the same subgroup of groups H01L27/00 - H01L33/648 and H10K99/00 the devices not having separate containers the devices being of a type provided for in group H01L27/00
    • H01L2225/06503—Stacked arrangements of devices
    • H01L2225/06555—Geometry of the stack, e.g. form of the devices, geometry to facilitate stacking

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • General Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • Adhesive Tapes (AREA)
  • Packaging Frangible Articles (AREA)
  • Packages (AREA)
  • Die Bonding (AREA)

Abstract

본 발명은 멀티 칩 패키지에 적용되는 스페이서용 필름 및 이를 이용한 스페이서 형성 방법에 관한 것으로, 본 발명에 따른 스페이서용 필름은 제1 필름 및 상기 제1 필름 하부에 배치되는 접착층을 포함하고, 제1 필름과 접착층이 적층된 부분을 가로 50mm, 세로 15mm 직사각형으로 절취하여 상기 접착층이 아래 측이 되도록 수평면 위에 두고 측정한　컬량이 5 내지 20 mm이다.

Description

스페이서용 필름 및 이를 이용한 스페이서 형성 방법{FILM FOR SPACER AND METHOD OF FORMING SPACER USING THE SAME}
본 발명은 멀티 칩 패키지에 적용되는 스페이서용 필름 및 이를 이용한 스페이서 형성 방법에 관한 것이다.
반도체 소자 제조 기술의 발전에 따라 전자 기기의 소형화 및 다기능화에 대한 많은 연구가 이루어지고 있다. 멀티 칩 패키지(Multui Chip Package: MCP) 기술은 반도체 칩의 패키지 기술 중 하나로서, 동종의 반도체 칩들 또는 이종의 반도체 칩들을 하나의 패키지로 구현하는 기술이다. 멀티 칩 패키지 기술은 좁은 패키지 면적에서 고속 전송 구현이 가능하여, 각각의 반도체 칩을 별개의 패키지로 구현한 것에 비해 사이즈 및 무게 측면에서 장점을 갖는다.
멀티 칩 패키지에 있어서 사이즈 감소의 효과를 얻기 위해서는 복수의 반도체 칩들을 적층하여 하나의 패키지 내에 배치할 필요가 있다. 이때 이용되는 것이 스페이서이다. 예를 들어 2개의 반도체 칩이 적층된 패키지에서, 하나의 반도체 칩은 패키지 기판에 직접 부착되나, 다른 하나의 반도체 칩은 패키지 기판에 직접 부착되지 않는다. 이러한 패키지 기판에 직접 부착되지 않는 반도체 칩을 지지하는 역할을 하는 것이 스페이서이다.
스페이서는 일반적으로, 금속, 고분자, 감광성 레지스트 등으로 형성된다. 스페이서가 금속이나 감광성 레지스트로 형성될 경우 패키지 기판 상에 금속이나 감광성 레지스트의 증착이나 코팅 후, 스페이서 이외의 부분을 에칭에 의해 제거하는 방법이 이용될 수 있다. 스페이서가 금속이나 고분자로 형성될 경우, 미리 정해진 형태로 스페이서를 제작하고, 이를 패키지 기판 상에 접착하는 방법이 이용될 수 있다.
금속이나 감광성 레지스트의 증착 또는 코팅 후 에칭하는 방법으로 스페이서를 형성하는 방법은 포토 리소그래피와 같은 복잡한 공정이 요구될 뿐만 아니라 소재의 낭비가 문제된다. 미리 정해진 사이즈로 스페이서를 제작하고, 이를 패키지 기판 상에 접착하는 방법은 사이즈의 스페이서를 정확하게 제작하기 쉽지 않을 뿐만 아니라 패키지 기판 상에 스페이서를 정확히 부착하는 것이 어려운 문제점이 있다.
또한, 더미 웨이퍼를 활용(절단)하여 스페이서를 제작하고 이를 패키지 기판 상에 접착하는 방법이 있는데, 이 방법의 경우 더미 웨이퍼의 낭비가 문제된다.
한편, 더미 웨이퍼 대신 폴리이미드(Polyimide)와 같은 성분을 포함하는 고분자 필름을 스페이서로 활용하는 방안을 고려할 수 있으나, 다이싱 후 칩 에지(edge) 부분에서 고분자 필름의 낮은 탄성률로 인한 필름의 휘어짐이 발생하여, 다이를 인식하는데 불량이 발생하고 픽업성이 저하된다.
본 발명의 일 과제는 더미 웨이퍼를 사용하지 않고 다이싱 공정이 가능하며, 다이 인식 불량이 억제되고 픽업성이 향상된 스페이서용 필름을 제공하는 것이다.
본 발명의 다른 일 과제는 더미 웨이퍼를 사용하지 않고도 우수한 효율로 다이싱 공정을 수행할 수 있는 스페이서 형성 방법을 제공하는 것이다.
본 발명의 또 다른 일 과제는 더미 웨이퍼를 사용하지 않은 멀티 칩 패키지를 제공하는 것이다.
본 발명이 이루고자 하는 기술적 과제는 이상에서 언급한 과제에 제한되지 않으며, 언급되지 않은 또 다른 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
예시적인 실시예들에 따른 스페이서용 필름은 제1 필름 및 상기 제1 필름 하부에 배치되는 접착층을 포함하고, 제1 필름과 접착층이 적층된 부분을 가로 50 mm, 세로 15 mm 직사각형으로 절취하여 상기 접착층이 아래 측이 되도록 수평면 위에 두고 측정한　컬량이 5 내지 20 mm이다.
일부 실시예들에 있어서, 상기 제1 필름은 200℃ 중량 감소율이 2% 이하, 100℃ 이하에서의 선팽창계수가 50ppm/℃ 이하일 수 있다.
일부 실시예들에 있어서, 상기 제1 필름은 폴리이미드, 폴리에테르에테르케톤, 폴리아미드이미드, 폴리페닐렌 술파이드, 폴리프탈아미드, 폴리술폰, 폴리에테르술폰 및 폴리에테르이미드 중에서 적어도 하나를 포함할 수 있다.
일부 실시예들에 있어서, 상기 제1 필름은 하부에 코팅층이 형성될 수 있다.
일부 실시예들에 있어서, 상기 코팅층은 폴리이미드 작용기를 포함하는 화합물, 폴리아미드이미드 작용기를 포함하는 화합물, 에폭시 작용기를 포함하는 화합물 및 우레탄아크릴레이트 작용기를 포함하는 화합물 중에서 적어도 하나를 포함할 수 있다.
일부 실시예들에 있어서, 상기 접착층은 아크릴계 화합물 및 에폭시 수지 중 적어도 하나를 포함할 수 있다.
일부 실시예들에 있어서, 상기 스페이서용 필름은 상기 접착층 하부에 배치되는 제1 감압점착제층을 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 제1 감압점착제층은 아크릴계 화합물을 포함할 수 있다.
일부 실시예들에 있어서, 상기 제1 감압점착제층의 상부면의 가장자리가 노출되어 있을 수 있다.
일부 실시예들에 있어서, 상기 제1 감압점착제층과 상기 접착층 간의 부착력은 상기 제1 감압점착제층의 UV 경화 전에는 20~200N/m이고, 상기 제1 감압점착제층의 UV 경화 후에는 15N/m 이하일 수 있다.
일부 실시예들에 있어서, 상기 스페이서용 필름은 상기 제1 감압점착제층 하부에 배치되는 제2 필름을 더 포함할 수 있다.
일부 실시예들에 있어서, 상기 제2 필름은 폴리올레핀계 수지를 포함할 수 있다.
일부 실시예들에 있어서, 상기 제1 필름의 상부에 배치되는 제2 감압점착제층 및 상기 제2 감압점착제층 상부에 배치되는 커버 필름을 더 포함할 수 있다.
예시적인 실시예들에 따른 스페이서 형성 방법은 상기 스페이서용 필름을 프레임에 고정하는 고정 단계, 상기 스페이서용 필름을 다이싱하여 개편화하는 다이싱 단계, 개편화된 결과물에서 제1 필름 및 접착층으로 이루어진 스페이서를 픽업하는 픽업 단계, 및 픽업된 스페이서를 패키지 기판 상에 부착하는 부착 단계를 포함한다.
일부 실시예들에 있어서, 상기 스페이서용 필름은 상기 접착층 하부에 배치되는 제1 감압점착제층을 더 포함하고, 상기 제1 감압점착제층의 상부면의 가장자리가 노출되어 있으며, 프레임이 상기 제1 감압점착제층의 상부면의 가장자리 상에 배치될 수 있다.
예시적인 실시예들에 따른 멀티 칩 패키지는 패키지 기판, 상기 패키지 기판 상에 배치되는 청구항 1에 기재된 스페이서용 필름을 포함하는 스페이서, 상기 패키지 기판 상에 배치되는 제1 반도체 칩 유닛, 상기 스페이서 및 제1 반도체 칩 유닛 상에 적층되는 제2 반도체 칩 유닛, 제1 반도체 칩 유닛의 칩 패드와 그에 대응되는 제1 기판 패드 및 제2 반도체 칩 유닛의 칩 패드와 그에 대응되는 제2 기판 패드를 전기적으로 연결하는 와이어 및 상기 제1 반도체 칩 유닛, 제2 반도체 칩 유닛, 와이어 및 스페이서를 봉지하는 패키지 몸체를 포함한다.
본 발명에 따른 스페이서용 필름은 더미 웨이퍼 대신 제1 필름을 포함하며 컬량이 5 내지 20 mm이다. 이에 따라 다이싱 공정에서 발생하는 다이 인식 불량을 억제하고 픽업성을 향상시킬 수 있다.
따라서, 본 발명에 따른 스페이서용 필름으로부터 다이싱 공정을 통해 원하는 사이즈의 개편화된 스페이서를 용이하게 제작할 수 있다.
또한, 본 발명에 따른 스페이서 형성 방법은 개편화된 스페이서를 픽업 공정 및 부착 공정을 통해 쉽게 패키지 기판에 부착할 수 있다.
또한, 본 발명은 상기 스페이서용 필름을 이용하여 더미 웨이퍼를 사용하지 않은 멀티 칩 패키지를 제공할 수 있다.
도 1은 본 발명의 일 실시예에 따른 스페이서를 포함하는 멀티 칩 패키지의 예를 개략적으로 나타낸 단면도이다.
도 2는 본 발명의 다른 일 실시예에 따른 스페이서를 포함하는 멀티 칩 패키지를 개략적으로 나타낸 단면도이다.
도 3은 본 발명의 또 다른 일 실시예에 따른 스페이서를 포함하는 멀티 칩 패키지를 개략적으로 나타낸 단면도이다.
도 4는 본 발명의 또 다른 일 실시예에 따른 스페이서를 포함하는 멀티 칩 패키지를 개략적으로 나타낸 단면도이다.
도 5는 본 발명의 일 실시예에 따른 스페이서용 필름을 개략적으로 나타낸 단면도이다.
도 6은 본 발명의 다른 일 실시예에 따른 스페이서용 필름을 개략적으로 나타낸 단면도이다.
도 7은 본 발명에 따른 다이싱 공정을 이용한 스페이서 형성 방법을 개략적으로 나타낸 것이다.
도 8은 도 7의 (a), (b) 및 (c)에 대응하는 평면도이다.
본 발명을 설명함에 있어서, 본 발명과 관련된 공지기술에 대한 구체적인 설명이 본 발명의 요지를 불필요하게 흐릴 수 있다고 판단되는 경우에는 그 상세한 설명을 생략하기로 한다. 그리고, 후술되는 용어들은 본 발명에서의 기능을 고려하여 정의된 용어들로서 이는 사용자, 운용자의 의도 또는 관례 등에 따라 달라질 수 있다. 그러므로 그 정의는 본 명세서 전반에 걸친 내용을 토대로 내려져야 할 것이다.
본 발명의 기술적 사상은 청구범위에 의해 결정되며, 이하의 실시예는 본 발명의 기술적 사상을 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 효율적으로 설명하기 위한 일 수단일 뿐이다.
이하, 도면을 참조하여 본 발명의 구체적인 실시형태를 설명하기로 한다. 그러나 이는 예시에 불과하며 본 발명은 이에 제한되지 않는다.
도 1은 스페이서를 포함하는 멀티 칩 패키지의 예를 개략적으로 나타낸 단면도이다.
도 1을 참조하면, 패키지 기판(110) 상에 제1 반도체 칩 유닛(120)이 배치된다. 제1 반도체 칩 유닛(120)은 제1 접착층(121)과 제1 반도체 칩(122)을 포함할 수 있다. 제1 접착층(121)은 제1 반도체 칩(122)을 패키지 기판(110)에 부착시키는 역할을 한다. 제1 반도체 칩 유닛(120)은 칩 패드와 그에 대응되는 제1 기판 패드가 와이어(125)를 통해 연결됨으로써, 패키지 기판(110)에 전기적으로 연결될 수 있다.
제1 반도체 칩 유닛(120) 주위에는 스페이서(130)가 배치된다. 스페이서(130)는 접착층(131) 및 서포트(132)를 포함한다. 접착층(131)은 서포트(132)를 기판에 부착시키는 역할을 한다.
스페이서(130) 상에는 제2 반도체 칩 유닛(140)이 배치된다. 제2 반도체 칩 유닛(140)은 제2 접착층(141)과 제2 반도체 칩(142)을 포함할 수 있다. 제2 접착층(141)은 제2 반도체 칩(142)을 스페이서(130)의 서포트(132)에 부착시키는 역할을 한다. 제2 반도체 칩 유닛(140)은 칩 패드와 그에 대응되는 제2 기판 패드가 와이어(145)를 통해 연결됨으로써, 패키지 기판(110)에 전기적으로 연결될 수 있다. 다른 예로, 제2 반도체 칩(142)은 스페이서(130)를 관통하는 비아 홀을 통해 패키지 기판(110)에 전기적으로 연결될 수 있다.
패키지 기판(110) 상에, 제1 반도체 칩 유닛(120), 스페이서(130) 및 제2 반도체 칩 유닛(140)이 배치되고, 와이어 본딩 공정이 수행된 후에는 이들을 봉지하는 패키지 몸체(150)가 형성된다. 패키지 몸체(150)는 에폭시 수지와 같은 봉지재로 형성될 수 있다.
도 1에 도시된 바와 같이, 스페이서(130)의 높이는 제1 반도체 칩 유닛(120)의 높이보다 높을 수 있다. 이를 통해 스페이서(130)를 지지체로 하여 제2 반도체 칩 유닛(140)이 적층될 수 있다. 다른 예로, 스페이서(130)의 높이는 제1 반도체 칩 유닛(120)의 높이와 동일할 수 있다. 또한, 스페이서(130)의 높이가 제1 반도체 칩 유닛(120)의 높이와 동일한 것에 기인하여, 스페이서(130) 및 제2 반도체 칩 유닛(140)에 의해 제1 반도체 칩 유닛(120)이 매립되는 효과를 얻을 수 있다.
도 2 내지 도 4는 스페이서를 포함하는 멀티 칩 패키지의 다른 예를 개략적으로 나타낸 단면도들이다.
도 2 내지 도 4에서는 제2 반도체 칩 유닛들(도 2의 140-1 내지 140-4, 도 3의 140-1 내지 140-5, 도 4의 140-1 내지 140-7)은 도 1에 도시된 예와 마찬가지로 와이어(미도시)나 비아 홀(미도시)을 통해 다른 제2 반도체 칩 유닛 또는 패키지 기판(110)에 전기적으로 연결될 수 있다.
도 2 내지 도 4에 도시된 멀티 칩 패키지들의 경우에도 패키지 기판 (110) 상에 배치된 스페이서(130)를 통해 반도체 칩 유닛들의 적층이 가능하다.
도 5는 본 발명의 일 실시예에 따른 스페이서용 필름을 개략적으로 나타낸 단면도이다.
도 5를 참조하면, 도시된 스페이서용 필름은 제1 필름(510) 및 접착층(520)을 포함하며, 상기 접착층(520) 하부에 배치되는 제1 감압점착제층(535)을 더 포함할 수 있다. 본 발명의 일 실시예에 따른 스페이서용 필름은 제1 필름과 접착층이 적층된 부분을 가로 50mm, 세로 15mm 직사각형으로 절취하여 상기 접착층이 아래 측이 되도록 수평면 위에 두고 측정한　컬량이 5mm 내지 20 mm이다.
상기 컬량은 샘플의 중심부와 외곽 높이의 상대적인 차이를 의미하며, 중심부가 외곽보다 높은 경우 + 이며, 중심부가 외곽보다 낮은 경우 - 값을 갖는다.
상기 컬량이 5 mm 미만인 경우 익스팬딩 시 스마일 형태의 워피지 발생으로 픽업 장비의 비젼 인식 불량이 나타나며, 상기 컬량이 20 mm 초과하는 경우 제1 필름(510)과 접착층(520)이 잘 밀착되지 않아 제조공정이 진행될 수 없거나 픽업 공정에 사용 시 자가 박리에 의해 칩 플라잉이 발생하게 된다.
제1 필름
제1 필름(510)은 도 1 내지 도 4의 스페이서(130)의 서포트(132)가 될 부분이다. 스페이서(130)는 반도체 칩 패키지 제조 공정 및 반도체 칩 패키지 사용에 있어 내열성을 가질 것이 요구된다.
따라서 제1 필름(510)은 내열성을 갖는 것이 바람직하다. 이에 본 발명에서 제1 필름(510)으로 200℃ 중량 감소율이 2% 이하, 100℃ 이하에서의 선팽 창계수가 50ppm/℃ 이하인 것으로 제한하였다. 200℃ 중량 감소율이 2%를 초과하거나 100℃ 이하에서의 선팽창계수가 50ppm/℃를 초과하는 경우, 내열성이 좋지 않다고 볼 수 있다.
상기와 같은 내열성을 갖는 제1 필름(510)은 폴리이미드, 폴리에테 르에테르케톤, 폴리아미드이미드, 폴리페닐렌 술파이드, 폴리프탈아미드, 폴리술폰, 폴리에테르술폰 및 폴리에테르이미드 중에서 적어도 하나를 포함할 수 있다. 이 중에서도 내열성이 보다 우수한 폴리이미드 또는 폴리에테르에테르케톤을 제1 필름의 재질로 하는 것이 보다 바람직하다.
제1 필름(510)은 단층 구조를 가질 수 있다. 다른 예로, 제1 필름 (510)은 다층 구조를 가질 수 있다.
상기 제1 필름(510)은 하부에 코팅층을 포함할 수 있다. 상기 코팅층은 제1 필름(510)보다 탄성률 또는 수축률이 더 높을 수 있다. 상기 코팅층이 포함되는 경우 제1 필름(510)의 하부와 상부에 탄성률 또는 수축율을 다르게 형성하여 스페이서용 필름에 컬을 보다 용이하게 부여할 수 있다.
상기 코팅층은 바람직하게는 폴리이미드 작용기를 포함하는 화합물, 폴리아미드이미드 작용기를 포함하는 화합물, 에폭시 작용기를 포함하는 화합물 및 우레탄아크릴레이트 작용기를 포함하는 화합물 중에서 적어도 하나를 포함할 수 있다. 상기 화합물은 경화물의 형태로 포함될 수 있다.
상기 제1 필름층의 두께는 목표로 하는 스페이서의 서포트(도 1의 132)의 두께에 따라 정해질 수 있으나, 컬이 형성되는 것을 고려할 경우 두께가 2um 내지 100um 일 수 있으나 이에 특별히 제한되는 것은 아니다.
접착층
접착층(520)은 도 1 내지 도 4의 스페이서(130)의 접착층(131) 이 될 부분이다.
접착층(520)은 제1 필름(510)의 하부에 배치된다. 접착층(520) 은 약 3~60㎛ 두께를 가질 수 있으나, 이에 제한되는 것은 아니다.
본 발명에서 접착층(520)은 아크릴계 화합물을 포함할 수 있다. 또한, 접착층(520)은 경화를 위해 에폭시 수지를 포함할 수 있다. 에폭시 수지로는 비스페놀 A형, 비스페놀 F형, 비스페놀 S형, 비스페놀 AF형, 비페닐형, 나프탈렌형, 플루오렌형, 페놀노볼락형, 오르토크레졸노볼락형, 글리시딜아민형 등이 1종 이상 이용될 수 있다.
또한, 접착층(520)에는 1종 이상의 첨가제가 추가로 포함될 수 있 다. 첨가제로는 경화제(페놀계 수지, 아민류 등), 무기 입자(실리카, 수산화알루미늄, 알루미나, 이산화티타늄, 탄산칼슘 등), 경화촉진제, 실란 커플링제 등이 제시될 수 있으나 이에 제한되는 것은 아니다.
접착층(520), 그리고 후술하는 제1 감압점착제층(535) 및 제2 감 압점착제층(545)에 이용가능한 아크릴계 화합물은, 바람직하게는 (메트)아크릴산 에스테르에서 유래하는 단량체를 포함한다.
상기 단량체로는 (메트)아크릴산 에스테르 로는, (메트)아크릴산 알킬에스테르, (메트)아크릴산 시클로알킬에스테르, (메트) 아크릴산 아릴에스테르 등이 제시될 수 있다.
아크릴계 화합물에는 카르복시기 함유 단량체, 산 무수물 단량체, 히드록시기 함유 단량체, 글리시딜기 함유 단량체, 술폰산기 함유 단량체, 인산기 함유 단량체, 아크릴로니트릴 함유 단량체 등이 추가로 포함될 수 있다.
또한 아크릴계 화합물에는 1종 이상의 다관능성 단량체가 추가로 포 함될 수 있다. 다관능성 단량체는 헥산디올디(메트)아크릴레이트, (폴리)에틸렌글리콜디(메트)아크릴레이트, (폴리)프로필렌글리콜디(메트)아크릴레이트, 네오펜틸 글리콜디(메트)아크릴레이트, 펜타에리트리톨디(메트)아크릴레이트, 트리메틸올프로판트리(메트)아크릴레이트, 펜타에리트리톨트리(메트)아크릴레이트, 디펜타에리트리톨헥사(메트)아크릴레이트, 에폭시(메트)아크릴레이트(즉, 폴리글리시딜(메트)아크릴레이트), 폴리에스테르(메트)아크릴레이트, 우레탄(메트)아크릴레이트 등이 제시될 수 있다.
제2 필름
본 발명의 예시적인 실시예에 따른 스페이서용 필름은 상기 접착층(520) 하부에 배치되는 제2 필름(530)을 더 포함할 수 있다.
제2 필름(530)과 접착층(520) 사이에는 제1 감압점착제층(535)이 배치될 수 있다. 제1 감압점착제층(535)은 제2 필름(530) 상에 직접 캐스팅 코팅 및 건조시켜 형성하거나, 제2 필름 (530)에 라미네이트되어 형성될 수 있다.
제2 필름(530)은 다이싱 공정에서 지지체의 역할을 할 수 있다. 익스팬딩 및 픽업성을 확보하기 위하여 제2 필름(530)의 두께는 40㎛ 이상으로 조절될 수 있다. 한편, 제2 필름(530)의 두께가 300㎛를 초과하여 지나치게 두꺼울 경우에도 익스팬딩 불량 및 픽업 불량 등이 발생할 가능성이 있는 바, 제2 필름(530)의 두께는 300㎛ 이하인 것이 바람직하다. 제2 필름(530)의 두께 범위는 40~300㎛가 될 수 있고, 바람직하게는 50~250㎛, 보다 바람직하게는 60~200㎛, 가장 바람직하게는 70~150㎛일 수 있다.
제2 필름(530)은 폴리올레핀계 수지를 이용할 수 있다. 구체적으로는 제2 필름(530)은 저밀도 폴리에틸렌, 중밀도 폴리에틸렌, 고밀도 폴리에틸렌, 초저밀도 폴리에틸렌, 랜덤 공중합 폴리프로필렌, 블록 공중합 폴리프로필렌, 호모 폴리프로필렌, 폴리부텐, 폴리메틸펜텐, 에틸렌-아세트산 비닐 공중합체, 아이오노머 수지, 에틸렌-(메트)아크릴산 공중합체, 에틸렌-(메트)아크릴산 에스테르 공중 합체, 에틸렌-부텐 공중합체 및 에틸렌-헥센 공중합체 중 1종 이상을 포함하는 재질로 형성될 수 있다.
제2 필름(530)은 단층 구조를 가질 수 있고, 다른 예로 다층 구조를 가질 수 있다.
제1 감압점착제층(535)은 약 5~30㎛ 두께로 형성될 수 있으나, 이에 제한되는 것은 아니다. 제1 감압점착제층(535)은 아크릴계 화합물을 포함할 수 있 다. 다만, 제1 감압점착제층(535)은 접착층(520)과는 달리 에폭시 수지를 포함하 지 않을 수 있다.
또한, 제1 감압점착제층(535)에는 1종 이상의 첨가제가 추가로 포함될 수 있다. 첨가제로는 이소시아네이트 경화제와 같은 열 경화제나 벤조페논과 같은 광개시제가 제시될 수 있으나, 이에 제한되는 것은 아니다.
상기 제1 감압점착제층(535)은 다이싱 공정에서 UV 경화 전까지는 B-스테이지 상태로 존재할 수 있다.
한편, 제1 감압점착제층(535)과 접착층(520) 간의 부착력은 제1 감압점착제층의 UV 경화 전에는 20~200N/m를 나타낼 수 있고, UV 경화 후에는 15N/m이하가 될 수 있다. 이는 다이싱 후에 픽업 공정에서 개편화된 제1 필름 (510)과 접착층(520)만이 픽업되도록 하기 위함이다. 이러한 제1 감압점착제층(535)의 부착력 제어는 예를 들어 점착제 성분 제어를 통해 이루어질 수 있다. 예를 들어, 제1 감압점착제층(535)의 아크릴계 화합물은 아크릴산-2-에틸헥실 100 중량 부에 대하여, 아크릴산-2-하이드록시에틸 10 ~ 40 중량부, 2-메타크릴로일옥시에틸 이소시아네이트 10 ~ 45 중량부를 공중합반응시킨 공중합체를 포함하는 것이 될 수 있다.
한편, 도 5를 참조하면, 제1 감압점착제층(535)의 상부면의 가장자 리가 노출되어 있을 수 있다. 이는 다이싱 공정에서 링 프레임에 대한 스페이서용 필름의 고정을 용이하게 하기 위함이다. 이에 대하여는 도 7에서 후술하기로 한다.
도 6은 본 발명의 다른 실시예에 따른 스페이서용 필름을 개략적으로 나타낸 단면도이다.
도 6에 도시된 스페이서용 필름은 도 5에 도시된 스페이서용 필름과 마찬가지로 제1 필름(510), 접착층(520), 제2 필름(530) 및 제1 감 압점착제층(535)을 포함한다. 도 6에 도시된 스페이서용 필름에서 제1 필름 (510), 접착층(520), 제2 필름(530) 및 제1 감압점착제층(535)은 도 5에서 설명한 바와 동일하므로 그 설명을 생략하기로 한다.
한편, 도 6에 도시된 스페이서용 필름은 커버 필름(540) 및 제 2 감압점착제층(545)을 추가로 포함한다.
커버 필름
커버 필름(540)은 다이싱 공정 이전에 제1 필름(510)을 보호하기 위 한 보호 필름으로서 작용한다. 커버 필름(540)은 다이싱 공정에서는 미리 제거된다. 커버 필름(540)은 폴리에틸렌테레프탈레이트, 폴리에틸렌, 폴리프로필렌, 폴리염화비닐, 폴리카보네이트, 폴리이미드 등과 같은 재질로 형성될 수 있으나, 이에 제한되는 것은 아니다.
커버 필름(540)과 제1 필름(510) 사이에는 제2 감압점착제층(545)이 배치될 수 있다.
제2 감압점착제층(545)은 약 3~30㎛ 두께로 형성될 수 있으나, 이에 제한되는 것은 아니다. 제2 감압점착제층(545)은 제1 감압점착제층(535)과 마찬가 지로, 아크릴계 화합물을 포함하되 에폭시 수지를 포함하지 않을 수 있다. 제2 감압점착제층(545)에는 페놀계 수지, 아민류 등과 같은 경화제나 실란 커플링제 등과 같은 첨가제가 1종 이상 추가로 포함될 수 있다.
한편, 도 6을 참조하면, 제2 감압점착제층(545)의 하부면의 가장자리가 노출되어 있을 수 있다. 이는 다이싱 공정 직전에 커버 필름(540) 및 제2 감압점착제층(545)의 제거를 용이하게 하기 위함이다.
스페이서 형성 방법
도 7은 본 발명에 따른 다이싱 공정을 이용한 스페이서 형성 방법을 개략적으로 나타낸 것이다. 도 8은 도 7의 (a), (b) 및 (c)에 대응하는 평면도로서, 도 7에 대한 방법을 설명할 때 참조한다.
도 7을 참조하면, 본 발명에 따른 스페이서 형성 방법은 고정 단계, 다이싱 단계, 픽업 단계 및 부착 단계를 포함한다.
먼저 도 7의 (a)에 도시된 예와 같이, 위로부터 제1 필름(510), 접 착제층(520), 제1 감압점착제층(535) 및 제2 필름(530)을 포함하는 스페이서용 필름을 마련한다. 예를 들어 도 6에 도시된 스페이서용 필름에서 제2 감압점착제층(545) 및 커버 필름(540)을 제거함으로써 도 7의 (a)에 도시된 예와 같은 스페이서용 필름을 마련할 수 있다.
이후 도 7의 (b) 및 도 8의 (b)에 도시된 예와 같이, 스페이서용 필름을 고정한다. 스페이서용 필름을 고정하기 위해 링 프레임과 같은 프레임(610)이 이용될 수 있다. 한편, 스페이서용 필름에서 제1 감압점착제층(535)의 상부면의 가장자리가 노출되어 있는 경우, 프레임(610)이 제1 감압점착제층(535)의 상부면의 가장자리 상에 쉽게 배치될 수 있다.
이후, 도 7의 (c)에 도시된 예와 같이, 다이싱용 쏘우(601) 또는 레이저를 이용하여 미리 정해진 절단 라인(SL)을 따라 스페이서용 필름을 다이싱하여 개편화(個片化)한다. 전술한 바와 같이, 본 발명에 따른 스페이서용 필름에는 컬이 미리 부여되어 있기 때문에 익스팬딩 시 칩 에지(edge)에서 스페이서 필름이 상방을 향해 휘어지는 것을 방지할 수 있어, 익스팬딩 불량 및 픽업 불량을 억제할 수 있다.
이후, 도 7의 (d)에 도시된 예와 같이, 푸싱 수단(620) 및 흡착 수 단(630)을 이용하여 개편화된 결과물에서 제1 필름(510) 및 접착층(520)으로 이루어진 스페이서를 픽업한다.
이후, 도 7의 (e)에 도시된 예와 같이, 제1 필름(510) 및 접착층 (520)로 이루어진 스페이서를 패키지 기판(110) 상에 부착한다.
<실시예>
이하 본 발명의 이해를 돕기 위하여 바람직한 실시예를 제시한다. 그러나 하기의 실시예는 본 발명을 보다 쉽게 이해하기 위하여 제공되는 것일 뿐, 하기 실시예에 의해 본 발명의 내용이 한정되는 것은 아니다.
스페이서용 접착 필름의 제조
위로부터 제1 필름(폴리이미드), 아크릴-에폭시 접착층, 아크릴 감압점착제층 및 제2 필름(폴리에틸렌 필름)으로 이루어진 스페이서용 필름들을 마련하였다(도 7의 (a) 참고). 상기 제1 필름으로는 하부에 코팅층을 형성한 것과 형성하지 않은 것을 각각 사용하였다.
컬량은 제조된 스페이서용 접착 필름에서 제1 필름과 접착층이 적층된 부분을 가로 50mm, 세로 15mm인 직사각형으로 절취하여 상기 접착층이 아래 측이 되도록 수평면 위에 두고 측정 장비를 사용하여 샘플의 중심부와 최외곽의 높이 차이를 측정하였다.
각 샘플에 대하여 측정된 컬량을 하기 표 1에 나타내었다.
구분 제1 필름
(코팅층 제외 두께 um)		 코팅층
(두께 um)		 접착층 두께
(두께 um)		 컬량
(mm)
실시예 1 25 에폭시, 30um 15 15
실시예 2 25 에폭시, 20um 25 11
실시예 3 50 폴리이미드, 2um 18 5
실시예 4 50 폴리이미드, 5um 15 14
실시예 5 50 폴리이미드, 7um 13 19
비교예 1 25 X, 0um 45 0
비교예 2 25 에폭시 40um 5 21
비교예 3 50 X, 0um 20 0
비교예 4 50 폴리이미드 1um 19 3
비교예 5 50 폴리이미드 10um 10 롤링 발생
스페이서용 접착 필름 평가
이후, 링 프레임을 아크릴 감압점착제층의 상부 가장자리측에 접합하여 스페이서용 필름을 고정한 후, 다이싱 기기인 DFD-6361(디스코사 제조)를 이용하여 각각의 시편들에 대하여 9mm Х 12mm 로 개별 스페이서로 분할하는 다이싱 공정을 행한 후, 픽업 장비인 SPA-300(신까와사 제조)를 이용하여 개별 스페이서들을 익스팬딩 (expanding) 및 픽업하였다.
이하의 평가들을 수행하여, 그 결과를 하기 표 2에 나타내었다.
칩 인식 평가: 다이싱 후 픽업 장비에서 칩 간 구분 및 픽업을 용이하게 하기 위해 제2 필름을 확장하는 익스팬딩 공정을 진행하여, 익스팬딩 링(expanding ring) 높이 3mm에서의 칩 인식율을 측정하였다. 인식율이 95% 이상인 경우 양호(O), 95% 미만인 경우 불량(X)으로 평가하였다.
픽업성 평가: 픽업 장비의 니들핀의 높이를 0.35mm 및 0.45mm에서 픽업하였으며 픽업 성공율이 95% 이상일 경우 양호(O), 95% 미만일 경우 불량(X)으로 평가하였다.
구분 칩 인식 픽업성
0.35mm 0.45mm
실시예 1 O O O
실시예 2 O O O
실시예 3 O O O
실시예 4 O O O
실시예 5 O O O
비교예 1 X X X
비교예 2 O O X(칩 플라잉)
비교예 3 X X X
비교예 4 X X O
비교예 5 O X(칩 플라잉) X(칩 플라잉)
표 2를 참조하면, 스페이서용 필름의 컬량이 5 mm 내지 20 mm인 실시예 1 내지 5의 경우 익스팬딩 공정 및 픽업 공정에서 어떠한 불량도 나타내지 않았다. 이에 반해, 컬량이 5 mm 미만인 비교예 1, 3, 4의 경우 픽업 장비의 익스팬딩 높이 3mm에서 칩 인식 불량이, 컬량이 21 mm로 나타나는 비교예 2의 경우 니들핀 높이 0.35, 0.45mm에서 픽업 불량이 확인되었다.
따라서, 스페이서용 필름에 컬을 부여하는 것은 픽업성 향상에 효과적임을 확인할 수 있으며 상기 컬량은 5 내지 20 mm인 것이 바람직함을 알 수 있다.
이상과 같이 본 발명에 대해 설명하였으나, 본 명세서에 개시된 실 시예에 의해 본 발명이 한정되는 것은 아니며, 본 발명의 기술사상의 범위 내에서 통상의 기술자에 의해 다양한 변형이 이루어질 수 있음은 자명하다. 아울러 앞서 본 발명의 실시예를 설명하면서 본 발명의 구성에 따른 작용 효과를 명시적으로 기 재하여 설명하지 않았을 지라도, 해당 구성에 의해 예측 가능한 효과 또한 인정되어야 함은 당연하다.
110 : 패키지 기판 120 : 제1 반도체 칩 유닛
130 : 스페이서 131 : 접착층
132 : 서포트 140 : 제2 반도체 칩 유닛
150 : 패키지 몸체 510 : 제1 필름
520 : 접착층 530 : 제2 필름
535 : 제1 감압점착제층 540 : 커버 필름
545 : 제2 감압점착제층 601 : 다이싱용 쏘우
610 : 프레임 620 : 푸싱 수단
630 : 흡착 수단

Claims (16)

  1. 제1 필름; 및
    상기 제1 필름 하부에 배치되는 접착층;을 포함하고,
    상기 제1 필름과 접착층이 적층된 부분을 가로 50 mm, 세로 15 mm 직사각형으로 절취하여 상기 접착층이 아래 측이 되도록 수평면 위에 두고 측정한　컬량이 5 mm 내지 20 mm인, 스페이서용 필름.
  2. 청구항 1에 있어서,
    상기 제1 필름은 200℃ 중량 감소율이 2% 이하, 100℃ 이하에서의 선팽창계수가 50ppm/℃ 이하인, 스페이서용 필름.
  3. 청구항 1에 있어서,
    상기 제1 필름은 폴리이미드, 폴리에테르에테르케톤, 폴리아미드이미드, 폴리페닐렌 술파이드, 폴리프탈아미드, 폴리술폰, 폴리에테르술폰 및 폴리에테르이미드 중에서 적어도 하나를 포함하는, 스페이서용 필름.
  4. 청구항 1에 있어서,
    상기 제1 필름은 하부에 코팅층이 형성되는, 스페이서용 필름.
  5. 청구항 4에 있어서,
    상기 코팅층은 폴리이미드 작용기를 포함하는 화합물, 폴리아미드이미드 작용기를 포함하는 화합물, 에폭시 작용기를 포함하는 화합물 및 우레탄아크릴레이트 작용기를 포함하는 화합물 중에서 적어도 하나를 포함하는, 스페이서용 필름.
  6. 청구항 1에 있어서,
    상기 접착층은 아크릴계 화합물 및 에폭시 수지 중 적어도 하나를 포함하는, 스페이서용 필름.
  7. 청구항 1에 있어서,
    상기 접착층 하부에 배치되는 제1 감압점착제층을 더 포함하는, 스페이서용 필름.
  8. 청구항 7에 있어서,
    상기 제1 감압점착제층은 아크릴계 화합물을 포함하는, 스페이서용 필름.
  9. 청구항 7에 있어서,
    상기 제1 감압점착제층의 상부면의 가장자리가 노출되어 있는, 스페이서용 필름.
  10. 청구항 7에 있어서,
    상기 제1 감압점착제층과 상기 접착층 간의 부착력은 상기 제1 감압점착제층의 UV 경화 전에는 20~200N/m이고, 상기 제1 감압점착제층의 UV 경화 후에는 15N/m 이하인, 스페이서용 필름.
  11. 청구항 7에 있어서,
    상기 제1 감압점착제층 하부에 배치되는 제2 필름을 더 포함하는, 스페이서용 필름.
  12. 청구항 11에 있어서,
    상기 제2 필름은 폴리올레핀계 수지를 포함하는, 스페이서용 필름.
  13. 청구항 1에 있어서,
    상기 제1 필름의 상부에 배치되는 제2 감압점착제층; 및
    상기 제2 감압점착제층 상부에 배치되는 커버 필름;을 더 포함하는 스페이서용 필름.
  14. 청구항 1에 기재된 스페이서용 필름을 프레임에 고정하는 고정 단계;
    상기 스페이서용 필름을 다이싱하여 개편화하는 다이싱 단계;
    개편화된 결과물에서 제1 필름 및 접착층으로 이루어진 스페이서를 픽업하는 픽업 단계; 및
    픽업된 스페이서를 패키지 기판 상에 부착하는 부착 단계를 포함하는, 스페이서 형성 방법.
  15. 청구항 14에 있어서,
    상기 스페이서용 필름은 상기 접착층 하부에 배치되는 제1 감압점착제층을 더 포함하고,
    상기 제1 감압점착제층의 상부면의 가장자리가 노출되어 있으며,
    프레임이 상기 제1 감압점착제층의 상부면의 가장자리 상에 배치되는, 스페이서 형성 방법.
  16. 패키지 기판;
    상기 패키지 기판 상에 배치되는 청구항 1에 기재된 스페이서용 필름을 포함하는 스페이서;
    상기 패키지 기판 상에 배치되는 제1 반도체 칩 유닛;
    상기 스페이서 및 제1 반도체 칩 유닛 상에 적층되는 제2 반도체 칩 유닛;
    제1 반도체 칩 유닛의 칩 패드와 그에 대응되는 제1 기판 패드 및 제2 반도체 칩 유닛의 칩 패드와 그에 대응되는 제2 기판 패드를 전기적으로 연결하는 와이어; 및
    상기 제1 반도체 칩 유닛, 제2 반도체 칩 유닛, 와이어 및 스페이서를 봉지하는 패키지 몸체;를 포함하는, 멀티 칩 패키지.
KR1020210178674A 2021-12-14 2021-12-14 스페이서용 필름 및 이를 이용한 스페이서 형성 방법 KR20230089905A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210178674A KR20230089905A (ko) 2021-12-14 2021-12-14 스페이서용 필름 및 이를 이용한 스페이서 형성 방법
TW111147047A TW202324681A (zh) 2021-12-14 2022-12-07 間隔件用膜和使用該膜形成間隔件的方法
CN202211585010.7A CN116314048A (zh) 2021-12-14 2022-12-09 间隔件用膜和使用该膜形成间隔件的方法
JP2022197201A JP2023088297A (ja) 2021-12-14 2022-12-09 スペーサ用フィルム及びそれを用いたスペーサの形成方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210178674A KR20230089905A (ko) 2021-12-14 2021-12-14 스페이서용 필름 및 이를 이용한 스페이서 형성 방법

Publications (1)

Publication Number Publication Date
KR20230089905A true KR20230089905A (ko) 2023-06-21

Family

ID=86836562

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210178674A KR20230089905A (ko) 2021-12-14 2021-12-14 스페이서용 필름 및 이를 이용한 스페이서 형성 방법

Country Status (4)

Country Link
JP (1) JP2023088297A (ko)
KR (1) KR20230089905A (ko)
CN (1) CN116314048A (ko)
TW (1) TW202324681A (ko)

Also Published As

Publication number Publication date
CN116314048A (zh) 2023-06-23
JP2023088297A (ja) 2023-06-26
TW202324681A (zh) 2023-06-16

Similar Documents

Publication Publication Date Title
KR100655035B1 (ko) 반도체 장치의 제조방법
KR101010418B1 (ko) 다이싱ㆍ다이본드 필름
US7829441B2 (en) Thermosetting die-bonding film
KR102571926B1 (ko) 반도체 장치의 제조 방법 및 익스팬드 테이프
JP5174092B2 (ja) ダイシングシート付き接着フィルム及びその製造方法
JP4954569B2 (ja) 半導体装置の製造方法
US6175162B1 (en) Semiconductor wafer having a bottom surface protective coating
US7294531B2 (en) Wafer level chip stack method
JP4801127B2 (ja) ダイシング・ダイボンドフィルムの製造方法
KR101749762B1 (ko) 칩 보유 지지용 테이프, 칩 형상 워크의 보유 지지 방법, 칩 보유 지지용 테이프를 사용한 반도체 장치의 제조 방법, 및 칩 보유 지지용 테이프의 제조 방법
US8587130B2 (en) Die-sorting sheet and method for transporting chips having adhesive layer
JP2014082498A (ja) ダイシング・ダイボンドフィルムの製造方法
JP5656741B2 (ja) ダイシング・ダイボンドフィルムの製造方法
CN114536907A (zh) 间隔件用多层膜及利用其的间隔件形成方法
KR20220002256A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
KR20230089905A (ko) 스페이서용 필름 및 이를 이용한 스페이서 형성 방법
KR20230090415A (ko) 스페이서용 필름 및 이를 이용한 스페이서 형성 방법
JP2005209940A (ja) 半導体装置の製造方法
KR20230089906A (ko) 스페이서용 필름 및 이를 이용한 스페이서 형성 방법
JP5598865B2 (ja) ウエハ加工用テープ
KR20220002255A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법
WO2023136004A1 (ja) 積層フィルム及び支持片の製造方法
KR20220002258A (ko) 돌멘 구조를 갖는 반도체 장치 및 그 제조 방법, 및, 지지편 형성용 적층 필름 및 그 제조 방법

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right