KR20230089309A - 누설 전류 방지를 위한 샘플앤홀드 장치 - Google Patents

누설 전류 방지를 위한 샘플앤홀드 장치 Download PDF

Info

Publication number
KR20230089309A
KR20230089309A KR1020210177830A KR20210177830A KR20230089309A KR 20230089309 A KR20230089309 A KR 20230089309A KR 1020210177830 A KR1020210177830 A KR 1020210177830A KR 20210177830 A KR20210177830 A KR 20210177830A KR 20230089309 A KR20230089309 A KR 20230089309A
Authority
KR
South Korea
Prior art keywords
terminal
unit
sample
switch unit
switch
Prior art date
Application number
KR1020210177830A
Other languages
English (en)
Inventor
이정인
신준섭
Original Assignee
넥스트랩주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 넥스트랩주식회사 filed Critical 넥스트랩주식회사
Priority to KR1020210177830A priority Critical patent/KR20230089309A/ko
Publication of KR20230089309A publication Critical patent/KR20230089309A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C27/00—Electric analogue stores, e.g. for storing instantaneous values
    • G11C27/02—Sample-and-hold arrangements
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03F—AMPLIFIERS
    • H03F3/00—Amplifiers with only discharge tubes or only semiconductor devices as amplifying elements
    • H03F3/45—Differential amplifiers
    • H03F3/45071—Differential amplifiers with semiconductor devices only
    • H03F3/45479—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection
    • H03F3/45928—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit
    • H03F3/45968—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction
    • H03F3/45973—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit
    • H03F3/45977—Differential amplifiers with semiconductor devices only characterised by the way of common mode signal rejection using IC blocks as the active amplifying circuit by offset reduction by using a feedback circuit using switching means, e.g. sample and hold

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 누설 전류 방지를 위한 샘플앤홀드 장치에 관한 것으로서, 더욱 상세히는 샘플앤홀드 장치를 구성하는 스위치의 후단에 연결된 버퍼의 출력 전압을 상기 스위치의 벌크 단자에 인가하도록 구성되어 누설 전류를 방지함과 아울러 오랜 시간 동안 샘플앤홀드 출력 전압이 유지되도록 지원하는 누설 전류 방지를 위한 샘플앤홀드 장치에 관한 것이다. 본 발명은 샘플앤홀드 장치를 구성하는 커패시터부에 충전 전압을 제공하는 스위치부와 관련하여 상기 스위치부의 후단에 연결되는 버퍼부의 출력 전압이 상기 스위치부가 홀드 상태일 때 상기 스위치부에 구성된 벌크 단자에 인가되도록 샘플앤홀드 장치를 구성하여, 상기 스위치부의 벌크 단자에 인가된 전압이 상기 스위치부에 구성되는 트랜지스터 소자의 드레인 또는 소스의 전압과 일치되도록 구성함으로써, 커패시터부로부터 상기 스위치부의 벌크 단자로 흐르는 누설전류가 발생되지 않도록 방지할 수 있으며, 이를 통해 상기 커패시터부를 적은 용량의 커패시터로 구성하더라도 상기 커패시터의 전압을 오랜 시간 동안 일정하게 유지시킬 수 있어, 샘플앤홀드 장치의 효율을 크게 높일 수 있는 효과가 있다.

Description

누설 전류 방지를 위한 샘플앤홀드 장치{Sample and hold device for preventing leakage current}
본 발명은 누설 전류 방지를 위한 샘플앤홀드 장치에 관한 것으로서, 더욱 상세히는 샘플앤홀드 장치를 구성하는 스위치의 후단에 연결된 버퍼의 출력 전압을 상기 스위치의 벌크 단자에 인가하도록 구성되어 누설 전류를 방지함과 아울러 오랜 시간 동안 샘플앤홀드 출력 전압이 유지되도록 지원하는 누설 전류 방지를 위한 샘플앤홀드 장치에 관한 것이다.
종래의 샘플앤홀드 회로는 스위치를 ON시켜 형성된 전압으로 스위치 후단의 캐패시터를 충전시키며, 이후 스위치를 OFF하여 스위치 후단의 상기 충전된 캐패시터를 이용하여 직전에 형성된 전압을 유지하는 역할을 한다.
이때, 도 1에 도시된 바와 같이, 스위치의 트랜지스터에 구성된 벌크는 기본적으로 비정상적인 바이어스 상태를 막기위한 역 바이어스 상태를 만들어야 하며, 이러한 역바이어스 상태를 만들기 위해 스위치를 구성하는 PMOS 소자의 벌크 단자에 전원 전압을 인가하고, NMOS소자의 벌크 단자를 접지로 형성한다.
그러나, 이러한 스위치의 벌크가 역바이어스인 상태에서도 반도체 공정상의 문제로 미세한 전류는 흐를 수밖에 없으므로, 홀드상태일 때 커패시터에 충전된 전압은 스위치의 벌크 단자로 흐르는 미세한 누설전류로 인하여 오랜 시간이 지나면 전압이 점차 떨어지게 된다.
이에 따라, 샘플앤홀드 회로가 장시간 동안 전압을 유지하기 위해서는 커패시터의 용량을 증가시켜야 하며, 이로 인해 샘플앤홀드 회로의 효율성이 저하되는 문제가 있다.
한국등록특허 제10-0200772호
본 발명은 홀드 상태를 유지할 때 적은 커패시터 용량으로 오랜 시간 동안 홀드 전압을 유지할 수 있는 샘플앤홀드 장치를 제공하는데 그 목적이 있다.
본 발명의 실시예에 따른 누설 전류 방지를 위한 샘플앤홀드 장치는, 각각 소스 단자, 게이트 단자, 드레인 단자 및 벌크 단자를 포함하여 구성된 PMOS 소자 및 NMOS 소자를 하나의 쌍으로 포함하고, 입력 단자, 출력 단자 및 제어 단자를 구비한 스위치부와, 상기 스위치부의 출력 단자와 연결되며, 샘플 제어 신호가 인가된 상기 스위치부를 통해 제공되는 전압을 충전하는 커패시터부와, 상기 커패시터부의 출력 전압을 입력으로 제공받는 버퍼부와, 상기 스위치부에 상기 샘플 제어 신호가 인가된 샘플 상태에서 상기 PMOS 소자의 벌크 단자로 전원 전압을 제공하면서 상기 NMOS 소자의 벌크 단자에 접지 전압을 제공하여 상기 스위치부를 도통시키는 스위치 제어부 및 상기 버퍼부의 출력 단자와 연결되며 상기 스위치부에 홀드 제어 신호가 인가된 홀드 상태에서 상기 버퍼부의 출력 전압을 상기 PMOS 소자 및 NMOS 소자 각각의 벌크 단자에 제공하여 상기 커패시터부에서 상기 스위치부로 누설 전류가 발생하지 않도록 하는 누설 방지부를 포함할 수 있다.
본 발명과 관련된 일 예로서, 상기 스위치부의 입력 단자와 연결되어 상기 스위치부로 입력 전압을 증폭하여 제공하는 증폭부를 더 포함하는 것을 특징으로 할 수 있다.
본 발명과 관련된 일 예로서, 상기 커패시터부는, 일측 단자가 상기 스위치부에 구성된 상기 출력 단자와 연결되고 타측 단자가 접지와 연결된 커패시터로 구성되는 것을 특징으로 할 수 있다.
본 발명과 관련된 일 예로서, 상기 스위치 제어부는, 상기 샘플 제어 신호에 따라 상기 PMOS 소자의 벌크 단자에 상기 전원전압을 제공하는 제 1 스위칭 모듈 및 상기 샘플 제어 신호에 따라 상기 NMOS 소자의 벌크 단자에 상기 접지전압을 제공하는 제 2 스위칭 모듈을 포함하여 구성된 것을 특징으로 할 수 있다.
본 발명과 관련된 일 예로서, 상기 스위치부와 제 1 스위칭 모듈과 제 2 스위칭 모듈 및 누설 방지부는, 각각 PMOS 소자와 NMOS 소자를 포함하여 구성되면서 상기 PMOS 소자와 NMOS 소자 각각의 소스 단자를 상호 연결한 입력 단자와 상기 PMOS 소자와 NMOS 소자 각각의 드레인 단자를 상호 연결한 출력 단자 및 서로 상반된 전위로 동작하도록 구성된 상기 PMOS 소자와 NMOS 소자 각각의 게이트 단자를 상호 연결한 제어 단자를 포함하여 구성된 것을 특징으로 할 수 있다.
본 발명과 관련된 일 예로서, 상기 샘플 제어 신호 및 홀드 제어 신호는 전위차를 가지는 클럭신호에 포함되는 신호인 것을 특징으로 할 수 있다.
본 발명은 샘플앤홀드 장치를 구성하는 커패시터부에 충전 전압을 제공하는 스위치부와 관련하여 상기 스위치부의 후단에 연결되는 버퍼부의 출력 전압이 상기 스위치부가 홀드 상태일 때 상기 스위치부에 구성된 벌크 단자에 인가되도록 샘플앤홀드 장치를 구성하여, 상기 스위치부의 벌크 단자에 인가된 전압이 상기 스위치부에 구성되는 트랜지스터 소자의 드레인 또는 소스의 전압과 일치되도록 구성함으로써, 커패시터부로부터 상기 스위치부의 벌크 단자로 흐르는 누설전류가 발생되지 않도록 방지할 수 있으며, 이를 통해 상기 커패시터부를 적은 용량의 커패시터로 구성하더라도 상기 커패시터의 전압을 오랜 시간 동안 일정하게 유지시킬 수 있어, 샘플앤홀드 장치의 효율을 크게 높일 수 있는 효과가 있다.
도 1은 종래 기술에 따른 샘플앤홀드 회로의 구성도.
도 2는 본 발명의 실시예에 따른 누설 전류 방지를 위한 샘플앤홀드 장치의 구성도.
도 3은 다이오드의 전압에 따른 전류 특성에 대한 예시도.
이하, 도면을 참고하여 본 발명의 상세 실시예를 설명한다.
도 2는 본 발명의 실시예에 따른 누설 전류 방지를 위한 샘플앤홀드(sample and hold) 장치(이하, 샘플앤홀드 장치)의 구성도이다.
도시된 바와 같이, 본 발명의 실시예에 따른 샘플앤홀드 장치(100)는, 증폭부(110)와, 스위치(switch)부(120)와, 커패시터(capacitor)부(130)와, 버퍼(buffer)부(140)와, 스위치 제어부(150) 및 누설 방지부(160)를 포함하여 구성될 수 있다.
우선, 상기 증폭부(110)는, 입력 전압(Vi)을 증폭하여 상기 스위치부(120)에 제공할 수 있으며, 이를 위해 상기 증폭부(110)의 출력 단자가 상기 스위치부(120)의 입력 단자와 연결될 수 있다.
또한, 상기 스위치부(120)는, 각각 소스(Source) 단자, 게이트(Gate) 단자, 드레인(Drain) 단자 및 벌크(Bulk) 단자를 포함하여 구성된 PMOS 소자 및 NMOS 소자를 하나의 쌍으로 포함하고, 입력 단자, 출력 단자 및 제어 단자를 구비할 수 있다.
이때, 상기 스위치부(120)는, 상기 스위치부(120)에 구성되는 상기 PMOS 소자와 NMOS 소자 각각의 소스 단자를 상호 연결한 상기 입력 단자와, 상기 스위치부(120)에 구성되는 상기 PMOS 소자와 NMOS 소자 각각의 드레인 단자를 상호 연결한 상기 출력 단자 및 상기 스위치부(120)에 구성되며 서로 상반된 전위로 동작하도록 구성된 상기 PMOS 소자와 NMOS 소자 각각의 게이트 단자를 상호 연결한 상기 제어 단자를 포함하여 구성될 수 있다.
여기서, 상기 스위치부(120)에 구성된 PMOS 소자는 제 1 PMOS 소자일 수 있으며, 상기 스위치부(120)에 구성된 NMOS 소자는 제 1 NMOS 소자일 수 있다.
이에 따라, 상기 스위치부(120)는 상기 제어 단자에 샘플(sample) 제어 신호가 입력된 샘플 상태에서, 상기 스위치부(120)에 구성된 PMOS 소자 및 NMOS 소자 각각에서 소스 단자와 드레인 단자 사이에 채널을 형성하여 도통되며, 상기 증폭부(110)로부터 상기 입력 전압을 상기 입력 단자를 통해 제공받아 상기 출력 단자를 통해 출력 전압을 제공할 수 있다.
즉, 상기 스위치부(120)는 상기 샘플 제어 신호가 상기 스위치부(120)의 제어 단자에 입력(인가)되면 ON 상태로 동작할 수 있다.
또한, 상기 커패시터부(130)는 상기 스위치부(120)의 출력 단자와 연결되며, 상기 스위치부(120)의 출력 단자를 통해 제공되는 출력 전압으로 충전할 수 있다.
이를 위해, 상기 커패시터부(130)는, 일측 단자가 상기 스위치부(120)에 구성된 상기 출력 단자와 연결되고 타측 단자가 접지와 연결된 커패시터(capacitor)로 구성될 수 있다.
또한, 상기 버퍼부(140)는, 입력 단자가 상기 스위치부(120)의 출력 단자와 연결되어 상기 스위치부(120)의 출력 전압을 입력으로 제공받아 상기 버퍼부(140)의 출력 단자를 통해 출력 전압을 제공할 수 있다.
또한, 상기 스위치 제어부(150)는, 상기 스위치부(120)에 상기 샘플 제어 신호가 인가된 샘플 상태에서 상기 스위치부(120)에 구성된 PMOS 소자의 벌크 단자로 전원전압(VCC)을 제공하면서 상기 스위치부(120)에 구성된 NMOS 소자의 벌크 단자에 접지전압을 제공하여 상기 스위치부(120)를 도통시킬 수 있다.
이를 위해, 상기 스위치 제어부(150)는, 상기 샘플 제어 신호에 따라 상기 스위치부(120)에 구성된 PMOS 소자의 벌크 단자에 상기 전원전압을 제공하는 제 1 스위칭 모듈(151)과, 상기 샘플 제어 신호에 따라 상기 스위치부(120)에 구성된 NMOS 소자의 벌크 단자에 상기 접지전압을 제공하는 제 2 스위칭 모듈(152)을 포함하여 구성될 수 있다.
이때, 상기 제 1 스위칭 모듈(151)은 도시된 바와 같이, 각각 소스 단자, 게이트 단자, 드레인 단자 및 벌크 단자를 포함하여 구성된 PMOS 소자와 NMOS 소자를 하나의 쌍으로 포함하여 구성되면서, 상기 제 1 스위칭 모듈(151)에 구성된 PMOS 소자와 NMOS 소자 각각의 소스 단자를 상호 연결한 입력 단자와 상기 제 1 스위칭 모듈(151)에 구성된 상기 PMOS 소자와 NMOS 소자 각각의 드레인 단자를 상호 연결한 출력 단자 및 상기 제 1 스위칭 모듈(151)에 구성되며 서로 상반된 전위로 동작하도록 구성된 상기 PMOS 소자와 NMOS 소자 각각의 게이트 단자를 상호 연결한 제어 단자를 포함하여 구성될 수 있다.
여기서, 상기 제 1 스위칭 모듈(151)에 구성된 PMOS 소자는 제 2 PMOS 소자일 수 있으며, 상기 제 1 스위칭 모듈(151)에 구성된 NMOS 소자는 제 2 NMOS 소자일 수 있다.
이에 따라, 상기 제 1 스위칭 모듈(151)은 상기 스위치부(120)의 제어 단자에 샘플 제어 신호가 인가될 때 상기 제 1 스위칭 모듈(151)의 제어 단자에도 샘플 제어 신호가 인가되어 상기 스위치부(120)에 구성된 PMOS 소자의 벌크 단자에 전원전압을 제공할 수 있으며, 이를 통해 상기 스위치부(120)가 정상적으로 동작할 수 있도록 지원할 수 있다.
또한, 상기 제 2 스위칭 모듈(152) 역시 상기 제 1 스위칭 모듈(151)과 마찬가지로, 각각 소스 단자, 게이트 단자, 드레인 단자 및 벌크 단자를 포함하여 구성된 PMOS 소자와 NMOS 소자를 하나의 쌍으로 포함하여 구성되면서, 상기 제 2 스위칭 모듈(152)에 구성된 상기 PMOS 소자와 NMOS 소자 각각의 소스 단자를 상호 연결한 입력 단자와 상기 제 2 스위칭 모듈(152)에 구성된 상기 PMOS 소자와 NMOS 소자 각각의 드레인 단자를 상호 연결한 출력 단자 및 상기 제 2 스위칭 모듈(152)에 구성되며 서로 상반된 전위로 동작하도록 구성된 상기 PMOS 소자와 NMOS 소자 각각의 게이트 단자를 상호 연결한 제어 단자를 포함하여 구성될 수 있다.
여기서, 상기 제 2 스위칭 모듈(152)에 구성된 PMOS 소자는 제 3 PMOS 소자일 수 있으며, 상기 제 2 스위칭 모듈(152)에 구성된 NMOS 소자는 제 3 NMOS 소자일 수 있다.
이에 따라, 상기 제 2 스위칭 모듈(152)은 상기 스위치부(120)의 제어 단자에 샘플 제어 신호가 인가될 때 상기 제 2 스위칭 모듈(152)의 제어 단자에도 샘플 제어 신호가 인가되어 상기 스위치부(120)에 구성된 NMOS 소자의 벌크 단자에 접지전압을 제공할 수 있으며, 이를 통해 상기 스위치부(120)가 정상적으로 동작할 수 있도록 지원한다.
즉, 상기 스위치 제어부(150)는 P층과 N층의 접합으로 이루어진 PMOS 소자와 NMOS 소자를 포함하는 스위치부(120)가 도통될 때 상기 스위치부(120)에서 정상적인 소자의 동작을 위해 불필요한 층으로 전류가 흐르지 않도록 상기 스위치부(120)에 구성된 PMOS 소자 및 NMOS 소자 각각의 벌크 단자에 바이어스(bias)를 인가할 수 있다.
또한, 상기 스위치부(120)는 상기 스위치부(120)의 제어 단자에 홀드(hold) 제어 신호가 입력된 홀드 상태에서 상기 스위치부(120)에 구성된 PMOS 소자 및 NMOS 소자 각각의 소스 단자와 드레인 단자 사이의 전류 흐름을 차단하여 상기 커패시터부(130)에 충전된 충전 전압이 유지되도록 할 수 있다.
즉, 상기 스위치부(120)는 홀드 제어 신호가 상기 스위치부(120)의 제어 단자에 입력되면 OFF 상태로 전환될 수 있다.
이때, 상기 스위치 제어부(150)는 상기 스위치부(120)의 홀드 상태에서 상기 스위치 제어부(150)를 구성하는 제 1 스위칭 모듈(151) 및 제 2 스위칭 모듈(152) 각각의 제어 단자에 홀드 제어 신호가 입력되어 상기 홀드 제어 신호에 따라 상기 스위치부(120)에 구성된 PMOS 소자의 벌크 단자에 전원전압이 제공되지 않도록 차단하고, 상기 스위치부(120)에 구성된 NMOS 소자의 벌크 단자에 접지전압이 제공되지 않도록 차단할 수 있다.
상술한 구성에서, 상기 샘플 제어 신호 및 홀드 제어 신호는 전위차를 가지는 클럭신호(clock signal)에 포함되는 신호일 수 있다.
한편, 기존에는 상기 커패시터부(130)로부터 누설 전류가 발생하는 것을 방지하기 위해, 상기 스위치부(120)에 구성된 PMOS 소자의 벌크 단자에 전원전압을 제공하고, 상기 스위치부(120)에 구성된 NMOS 소자의 벌크 단자에 접지전압을 제공하여 역바이어스 상태를 만들어 누설 전류를 방지하고자 하였으나, 도 3에 도시된 바와 같이, 이러한 역바이어스 상태에서도 미세한 누설 전류가 발생하여 커패시터부(130)의 충전 효율이 저하되게 된다.
이에 따라, 본 발명에 따른 샘플앤홀드 장치(100)는 이러한 커패시터부(130)의 누설 전류를 방지하기 위한 구성으로, 상술한 바와 같이 누설 방지부(160)를 포함하여 구성될 수 있다.
상기 누설 방지부(160)는, 상기 버퍼부(140)의 출력 단자와 연결되며 상기 스위치부(120)에 홀드 제어 신호가 인가된 홀드 상태에서 상기 버퍼부(140)의 출력 전압(Vo)을 상기 스위치부(120)에 구성된 PMOS 소자 및 상기 스위치부(120)에 구성된 NMOS 소자 각각의 벌크 단자에 제공하여 상기 커패시터부(130)에서 상기 스위치부(120)로 누설 전류가 발생하지 않도록 할 수 있다.
이를 위해, 상기 누설 방지부(160)는, 각각 소스 단자, 게이트 단자, 드레인 단자 및 벌크 단자를 포함하여 구성된 PMOS 소자 및 NMOS 소자를 하나의 쌍으로 포함하여 구성되면서, 상기 누설 방지부(160)에 구성된 상기 PMOS 소자와 NMOS 소자 각각의 소스 단자를 상호 연결한 입력 단자와 상기 누설 방지부(160)에 구성된 상기 PMOS 소자와 NMOS 소자 각각의 드레인 단자를 상호 연결한 출력 단자 및 상기 누설 방지부(160)에 구성되며 서로 상반된 전위로 동작하도록 구성된 상기 PMOS 소자와 NMOS 소자 각각의 게이트 단자를 상호 연결한 제어 단자를 포함하여 구성될 수 있다.
여기서, 상기 누설 방지부(160)에 구성된 PMOS 소자는 제 4 PMOS 소자일 수 있으며, 상기 누설 방지부(160)에 구성된 NMOS 소자는 제 4 NMOS 소자일 수 있다.
이때, 상기 누설 방지부(160)의 입력 단자가 상기 버퍼부(140)의 출력 단자와 연결되며, 상기 스위치부(120)가 홀드 상태일 때 상기 누설 방지부(160)의 제어 단자에 홀드 제어 신호가 인가됨에 따라, 상기 누설 방지부(160)의 PMOS 소자와 NMOS 소자가 도통되어 상기 누설 방지부(160)는 상기 버퍼부(140)의 출력 전압을 상기 스위치부(120)에 구성된 PMOS 소자의 벌크 단자 및 상기 스위치부(120)에 구성된 NMOS 소자의 벌크 단자에 제공할 수 있다.
또한, 상기 누설 방지부(160)는 상기 스위치부(120)가 샘플 상태일 때 상기 누설 방지부(160)의 제어 단자에 샘플 제어 신호가 인가되며, 상기 누설 방지부(160)의 제어 단자에 인가된 샘플 제어 신호에 따라 상기 누설 방지부(160)에 구성된 PMOS 소자와 NMOS 소자의 전류 흐름을 차단하여 상기 버퍼부(140)의 출력 전압이 상기 스위치부(120)에 구성된 PMOS 소자 및 NMOS 소자로 제공되지 않도록 차단할 수 있다.
이와 같이, 상기 누설 방지부(160)는, 홀드 상태에서 상기 스위치부(120)의 벌크 단자에 버퍼부(140)의 출력 전압을 인가함으로써, 홀드 상태에서 높은 임피던스를 가져 안정된 전압을 인가할 수 없는 스위치부(120)에 낮은 임피던스인 버퍼부(140)의 출력 전압으로 상기 스위치부(120)에 구성된 PMOS 소자 및 NMOS 소자 각각의 벌크 단자에 대한 전압을 유지시킴으로써 상기 커패시터부(130)로부터 상기 스위치부(120)로 누설 전류가 흐르지 않도록 방지할 수 있다.
즉, 본 발명에 따른 샘플앤홀드 장치(100)는, 상기 스위치부(120)가 샘플 상태일 때 누설 방지부(160)는 OFF 상태가 되고 스위치 제어부(150)는 ON 상태가 되어 상기 스위치 제어부(150)에 의해 상기 스위치부(120)의 PMOS 소자에 전원 전압을 제공하고 상기 스위치부(120)의 NMOS 소자에 접지 전압을 제공하여 상기 스위치부(120)가 도통될 수 있도록 하며, 상기 스위치부(120)가 홀드 상태일 때는 상기 누설 방지부(160)는 ON 상태가 되고 상기 스위치 제어부(150)는 OFF 상태가 되어 버퍼부(140)의 출력 전압을 스위치부(120)에 구성된 PMOS 소자 및 NMOS 소자 각각의 벌크 단자에 인가하여 커패시터부(130)로부터 누설 전류가 발생하지 않도록 방지할 수 있다.
이때, 상기 샘플앤홀드 장치(100)는 버퍼부(140)의 출력 전압이 상기 스위치부(120)의 전압과 동일해야 누설전류를 최대한 방지할 수 있으므로. 상기 버퍼부(140)는 버퍼부(140)의 출력 전압과 상기 스위치부(120)의 전압 사이의 오프셋(offset)이 최소화되도록 구성될 수 있다.
상술한 바와 같이, 본 발명은 샘플앤홀드 장치를 구성하는 커패시터부에 충전 전압을 제공하는 스위치부와 관련하여 상기 스위치부의 후단에 연결되는 버퍼부의 출력 전압이 상기 스위치부가 홀드 상태일 때 상기 스위치부에 구성된 벌크 단자에 인가되도록 샘플앤홀드 장치를 구성하여, 상기 스위치부의 벌크 단자에 인가된 전압이 상기 스위치부에 구성되는 트랜지스터 소자의 드레인 또는 소스의 전압과 일치되도록 구성함으로써, 커패시터부로부터 상기 스위치부의 벌크 단자로 흐르는 누설전류가 발생되지 않도록 방지할 수 있으며, 이를 통해 상기 커패시터부를 적은 용량의 커패시터로 구성하더라도 상기 커패시터의 전압을 오랜 시간 동안 일정하게 유지시킬 수 있어, 샘플앤홀드 장치의 효율을 크게 높일 수 있다.
전술된 내용은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 발명의 본질적인 특성에서 벗어나지 않는 범위에서 수정 및 변형이 가능할 것이다. 따라서, 본 발명에 개시된 실시예들은 본 발명의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 발명의 기술 사상의 범위가 한정되는 것은 아니다. 본 발명의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 발명의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: 샘플앤홀드 장치 110: 증폭부
120: 스위치부 130: 커패시터부
140: 버퍼부 150: 스위치 제어부
151: 제 1 스위칭 모듈 152: 제 2 스위칭 모듈
150: 누설 방지부

Claims (6)

  1. 각각 소스 단자, 게이트 단자, 드레인 단자 및 벌크 단자를 포함하여 구성된 PMOS 소자 및 NMOS 소자를 하나의 쌍으로 포함하고, 입력 단자, 출력 단자 및 제어 단자를 구비한 스위치부;
    상기 스위치부의 출력 단자와 연결되며, 샘플 제어 신호가 인가된 상기 스위치부를 통해 제공되는 전압을 충전하는 커패시터부;
    상기 커패시터부의 출력 전압을 입력으로 제공받는 버퍼부;
    상기 스위치부에 상기 샘플 제어 신호가 인가된 샘플 상태에서 상기 PMOS 소자의 벌크 단자로 전원 전압을 제공하면서 상기 NMOS 소자의 벌크 단자에 접지 전압을 제공하여 상기 스위치부를 도통시키는 스위치 제어부; 및
    상기 버퍼부의 출력 단자와 연결되며 상기 스위치부에 홀드 제어 신호가 인가된 홀드 상태에서 상기 버퍼부의 출력 전압을 상기 PMOS 소자 및 NMOS 소자 각각의 벌크 단자에 제공하여 상기 커패시터부에서 상기 스위치부로 누설 전류가 발생하지 않도록 하는 누설 방지부;
    를 포함하는 누설 전류 방지를 위한 샘플앤홀드 장치.
  2. 청구항 1에 있어서,
    상기 스위치부의 입력 단자와 연결되어 상기 스위치부로 입력 전압을 증폭하여 제공하는 증폭부를 더 포함하는 것을 특징으로 하는 누설 전류 방지를 위한 샘플앤홀드 장치.
  3. 청구항 1에 있어서,
    상기 커패시터부는, 일측 단자가 상기 스위치부에 구성된 상기 출력 단자와 연결되고 타측 단자가 접지와 연결된 커패시터로 구성되는 것을 특징으로 하는 누설 전류 방지를 위한 샘플앤홀드 장치.
  4. 청구항 1에 있어서,
    상기 스위치 제어부는,
    상기 샘플 제어 신호에 따라 상기 PMOS 소자의 벌크 단자에 상기 전원전압을 제공하는 제 1 스위칭 모듈; 및
    상기 샘플 제어 신호에 따라 상기 NMOS 소자의 벌크 단자에 상기 접지전압을 제공하는 제 2 스위칭 모듈
    을 포함하여 구성된 것을 특징으로 하는 누설 전류 방지를 위한 샘플앤홀드 장치.
  5. 청구항 4에 있어서,
    상기 스위치부와 제 1 스위칭 모듈과 제 2 스위칭 모듈 및 누설 방지부는, 각각 PMOS 소자와 NMOS 소자를 포함하여 구성되면서 상기 PMOS 소자와 NMOS 소자 각각의 소스 단자를 상호 연결한 입력 단자와 상기 PMOS 소자와 NMOS 소자 각각의 드레인 단자를 상호 연결한 출력 단자 및 서로 상반된 전위로 동작하도록 구성된 상기 PMOS 소자와 NMOS 소자 각각의 게이트 단자를 상호 연결한 제어 단자를 포함하여 구성된 것을 특징으로 하는 누설 전류 방지를 위한 샘플앤홀드 장치.
  6. 청구항 1에 있어서,
    상기 샘플 제어 신호 및 홀드 제어 신호는 전위차를 가지는 클럭신호에 포함되는 신호인 것을 특징으로 하는 누설 전류 방지를 위한 샘플앤홀드 장치.
KR1020210177830A 2021-12-13 2021-12-13 누설 전류 방지를 위한 샘플앤홀드 장치 KR20230089309A (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210177830A KR20230089309A (ko) 2021-12-13 2021-12-13 누설 전류 방지를 위한 샘플앤홀드 장치

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210177830A KR20230089309A (ko) 2021-12-13 2021-12-13 누설 전류 방지를 위한 샘플앤홀드 장치

Publications (1)

Publication Number Publication Date
KR20230089309A true KR20230089309A (ko) 2023-06-20

Family

ID=86995039

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210177830A KR20230089309A (ko) 2021-12-13 2021-12-13 누설 전류 방지를 위한 샘플앤홀드 장치

Country Status (1)

Country Link
KR (1) KR20230089309A (ko)

Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200772B1 (ko) 1997-01-10 1999-06-15 윤종용 샘플-홀드회로

Patent Citations (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100200772B1 (ko) 1997-01-10 1999-06-15 윤종용 샘플-홀드회로

Similar Documents

Publication Publication Date Title
US4678950A (en) Output circuit having an improved protecting circuit
US5352935A (en) Semiconductor integrated circuit device with internal voltage controlling circuit
US4508983A (en) MOS Analog switch driven by complementary, minimally skewed clock signals
US6265911B1 (en) Sample and hold circuit having improved linearity
US4176289A (en) Driving circuit for integrated circuit semiconductor memory
KR100206870B1 (ko) 정전 방전 및 래치 업 방지회로
US7486127B2 (en) Transistor switch with integral body connection to prevent latchup
US4150311A (en) Differential amplifier circuit
US20100109743A1 (en) Level shifter having native transistors
EP0013099B1 (en) Semiconductor integrated circuit device including a reference voltage generator feeding a plurality of loads
JPH0878972A (ja) 電圧ホロワ形電力増幅段
US8085084B2 (en) System for substrate potential regulation during power-up in integrated circuits
KR100308208B1 (ko) 반도체집적회로장치의입력회로
US6859089B2 (en) Power switching circuit with controlled reverse leakage
US8988146B1 (en) Voltage amplifier for capacitive sensing devices using very high impedance
US6414521B1 (en) Sense amplifier systems and methods
JP2000242344A (ja) 電圧変動補正回路
KR100702543B1 (ko) Ｃｍｏｓ 크로스바 스위치의 과-전압 허용, 액티브 풀-업클램프 회로
KR20230089309A (ko) 누설 전류 방지를 위한 샘플앤홀드 장치
KR101863973B1 (ko) 씨모스 아날로그 스위치 회로
US5164616A (en) Integrated sample and hold circuit with feedback circuit to increase storage time
WO2022198951A1 (zh) 字线驱动电路以及动态随机存储器
KR100268948B1 (ko) 트랜스미션 게이트 회로
KR100221615B1 (ko) 저전력 cmos 디지털 회로
JP2003069410A (ja) 入出力バッファ回路

Legal Events

Date Code Title Description
E601 Decision to refuse application