KR20230085289A - 표시 장치 및 표시 장치의 제조방법 - Google Patents

표시 장치 및 표시 장치의 제조방법 Download PDF

Info

Publication number
KR20230085289A
KR20230085289A KR1020210173175A KR20210173175A KR20230085289A KR 20230085289 A KR20230085289 A KR 20230085289A KR 1020210173175 A KR1020210173175 A KR 1020210173175A KR 20210173175 A KR20210173175 A KR 20210173175A KR 20230085289 A KR20230085289 A KR 20230085289A
Authority
KR
South Korea
Prior art keywords
layer
bank
column spacer
peripheral opening
color filter
Prior art date
Application number
KR1020210173175A
Other languages
English (en)
Inventor
김민재
김인옥
신유식
진유영
박재철
오근찬
이창훈
주선규
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210173175A priority Critical patent/KR20230085289A/ko
Priority to CN202211548381.8A priority patent/CN116234368A/zh
Priority to US18/061,946 priority patent/US20230180533A1/en
Publication of KR20230085289A publication Critical patent/KR20230085289A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H10K59/8723—Vertical spacers, e.g. arranged between the sealing arrangement and the OLED
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/841—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/122—Pixel-defining structures or layers, e.g. banks
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/8791—Arrangements for improving contrast, e.g. preventing reflection of ambient light
    • H10K59/8792—Arrangements for improving contrast, e.g. preventing reflection of ambient light comprising light absorbing layers, e.g. black layers
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/1201—Manufacture or treatment

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Manufacturing & Machinery (AREA)
  • Electroluminescent Light Sources (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

본 발명의 일 실시예는, 하부기판; 상기 하부기판 상에 배치되며 발광층을 포함하는 발광소자; 상기 발광소자가 사이에 개재되도록 상기 하부기판 상에 배치된 상부기판; 상기 하부기판과 대향하는 상기 상부기판의 하면 상에 배치되며, 중심개구부 및 주변개구부를 구비한 뱅크; 상기 중심개구부에 배치되며, 색변환물질 및 산란체 중 적어도 하나를 포함하는 기능층; 및 상기 뱅크 상에 배치되며 상기 하부기판을 대향하는 컬럼 스페이서;를 포함하고, 평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지의 거리는 15 ㎛ 이상인, 표시 장치를 개시한다.

Description

표시 장치 및 표시 장치의 제조방법{DISPLAY DEVICE AND METHOD FOR MANUFACTURING OF THE DISPLAY DEVICE}
본 발명은 표시 장치 및 표시 장치의 제조방법에 관한 것이다.
표시 장치는 데이터를 시각적으로 표시하는 장치이다. 표시 장치는 휴대폰 등과 같은 소형 제품의 디스플레이부로 사용되기도 하고, 텔레비전 등과 같은 대형 제품의 디스플레이부로 사용되기도 한다.
표시 장치는 외부로 이미지를 표시하기 위해 전기적 신호를 받아 발광하는 복수의 부화소들을 포함할 수 있다. 풀컬러 표시 장치를 위해서 복수의 부화소들은 상이한 색의 광을 방출할 수 있다. 이를 위해 복수의 부화소들 중 적어도 일부는 색을 변환시키는 필터부를 가질 수 있다. 일부 부화소에서 생성된 제1파장대역의 광은 대응하는 필터부를 거치면서 제2파장대역의 광으로 변환되어 외부로 취출될 수 있다.
풀컬러 표시 장치는 빛을 방출하는 발광 소자를 포함하는 발광 패널 및 발광 소자에서 방출된 빛의 색을 변환시키는 필터부를 구비한 컬러 패널을 포함할 수 있으며, 발광 패널 및 컬러 패널 사이에는 충진층이 배치될 수 있다. 본 발명의 실시예들은 복수의 발광소자들 및 복수의 필터부들이 전체적으로 균일한 간격을 유지하기 위해 컬럼 스페이서를 구비한 표시 장치 및 표시 장치의 제조방법을 제공하고자 한다.
본 발명의 일 실시예는, 하부기판; 상기 하부기판 상에 배치되며 발광층을 포함하는 발광소자; 상기 발광소자가 사이에 개재되도록 상기 하부기판 상에 배치된 상부기판; 상기 하부기판과 대향하는 상기 상부기판의 하면 상에 배치되며, 중심개구부 및 주변개구부를 구비한 뱅크; 상기 중심개구부에 배치되며, 색변환물질 및 산란체 중 적어도 하나를 포함하는 기능층; 및 상기 뱅크 상에 배치되며 상기 하부기판을 대향하는 컬럼 스페이서;를 포함하고, 평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지의 거리는 15 ㎛ 이상인, 표시 장치를 개시한다.
일 실시예에 있어서, 평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지 거리는 15 ㎛ 내지 16 ㎛의 범위를 가질 수 있다.
일 실시예에 있어서, 상기 주변개구부는 서로 인접한 제1주변개구부 및 제2주변개구부를 포함하고, 평면도에서 상기 컬럼 스페이서는 상기 제1주변개구부 및 상기 제2주변개구부 사이에 배치되며, 상기 제1주변개구부를 정의하는 상기 뱅크의 제1내측면 및 상기 제2주변개구부를 정의하는 상기 뱅크의 제2내측면 사이의 제1거리와 상기 컬럼 스페이서의 폭의 차이는 30 ㎛ 이상일 수 있다.
일 실시예에 있어서, 상기 주변개구부는 제1주변개구부와 인접한 제3주변개구부를 더 포함하고, 평면도에서 상기 제1내측면 및 상기 제3주변개구부를 정의하는 상기 뱅크의 제3내측면 사이의 제2거리는 30 ㎛ 이하일 수 있다.
일 실시예에 있어서, 상기 뱅크는 평탄한 제1면을 가진 평탄화영역, 상기 주변개구부와 중첩하는 개구영역, 및 상기 평탄화영역과 상기 개구영역 사이에 배치되고 굴곡진 제2면을 가진 굴곡영역을 포함하고, 상기 컬럼 스페이서는 상기 제1면 상에 배치될 수 있다.
일 실시예에 있어서, 상기 주변개구부는 복수의 주변개구부들을 포함하고, 평면도에서 상기 컬럼 스페이서는 상기 복수의 주변개구부들에 둘러싸일 수 있다.
일 실시예에 있어서, 상기 주변개구부는 복수의 주변개구부들을 포함하고, 평면도에서 상기 복수의 주변개구부들은 상기 중심개구부를 둘러싸일 수 있다.
일 실시예에 있어서, 상기 상부기판 및 상기 뱅크 사이에 배치된 컬러필터층;을 더 포함하고, 상기 컬러필터층은 서로 다른 파장대역의 광을 통과시키는 제1컬러필터, 제2컬러필터, 및 제3컬러필터를 포함하며, 상기 제1컬러필터, 상기 제2컬러필터, 및 상기 제3컬러필터는 상기 주변개구부와 중첩하는 광차단부를 구성할 수 있다.
일 실시예에 있어서, 상기 발광소자를 덮는 봉지층; 및 상기 봉지층 및 상기 뱅크 사이에 배치된 충진층;을 더 포함하고, 상기 컬럼 스페이서는 상기 봉지층 및 상기 뱅크를 이격시키고 상기 충진층을 관통할 수 있다.
일 실시예에 있어서, 상기 색변환물질은 양자점을 포함할 수 있다.
본 발명의 다른 실시예는, 상부기판 상에 주변개구부를 구비한 뱅크를 배치시키는 단계; 및 상기 뱅크 상에 컬럼 스페이서를 형성하는 단계;를 포함하고, 평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지의 거리는 15 ㎛ 이상인, 표시 장치의 제조방법을 개시한다.
일 실시예에 있어서, 평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지 거리는 15 ㎛ 내지 16 ㎛의 범위를 가질 수 있다.
일 실시예에 있어서, 상기 주변개구부는 서로 인접한 제1주변개구부 및 제2주변개구부를 포함하고, 평면도에서 상기 컬럼 스페이서는 상기 제1주변개구부 및 상기 제2주변개구부 사이에 배치되며, 상기 제1주변개구부를 정의하는 상기 뱅크의 제1내측면 및 상기 제2주변개구부를 정의하는 상기 뱅크의 제2내측면 사이의 제1거리와 상기 컬럼 스페이서의 폭의 차이는 30 ㎛ 이상일 수 있다.
일 실시예에 있어서, 상기 주변개구부는 제1주변개구부와 인접한 제3주변개구부를 더 포함하고, 평면도에서 상기 제1내측면 및 상기 제3주변개구부를 정의하는 상기 뱅크의 제3내측면 사이의 제2거리는 30 ㎛ 이하일 수 있다.
일 실시예에 있어서, 상기 뱅크 상에 컬럼 스페이서를 형성하는 단계는, 상기 뱅크 상에 유기물질층을 형성하는 단계, 노광기를 얼라인시키고 상기 유기물질층을 노광하는 단계, 및 상기 유기물질층을 현상하고 경화하여 상기 컬럼 스페이서의 외면을 형성하는 단계를 포함할 수 있다.
일 실시예에 있어서, 상기 뱅크는 평탄한 제1면을 가진 평탄화영역, 상기 주변개구부와 중첩하는 개구영역, 및 상기 평탄화영역 및 상기 개구영역 사이에 배치되고 굴곡진 제2면을 가진 굴곡영역을 포함하고, 상기 컬럼 스페이서는 상기 평탄화영역에 형성될 수 있다.
일 실시예에 있어서, 상기 상부기판으로부터 상기 뱅크와 중첩하는 상기 유기물질층의 제1상면까지의 거리는 상기 상부기판으로부터 상기 주변개구부와 중첩하는 상기 유기물질층의 제2상면까지의 거리보다 클 수 있다.
일 실시예에 있어서, 상기 유기물질층은, 상기 뱅크와 중첩하는 제1물질영역, 상기 주변개구부와 중첩하는 제2물질영역, 및 상기 제1물질영역 및 상기 제2물질영역 사이에 배치되며 상면이 굴곡진 제3물질영역을 포함하고, 상기 노광기는 상기 제1물질영역과 중첩하도록 얼라인될 수 있다.
일 실시예에 있어서, 상기 상부기판 및 상기 뱅크 사이에는 컬러필터층이 배치되고, 상기 컬러필터층은 서로 다른 파장대역의 광을 통과시키는 제1컬러필터, 제2컬러필터, 및 제3컬러필터를 포함하며, 상기 제1컬러필터, 상기 제2컬러필터, 및 상기 제3컬러필터는 상기 주변개구부와 중첩하는 광차단부를 구성할 수 있다.
일 실시예에 있어서, 상기 컬럼 스페이서가 봉지층을 대향하도록 상기 컬럼 스페이서를 상기 봉지층 상에 배치시키는 단계;를 더 포함하고, 상기 컬럼 스페이서는 상기 봉지층 및 상기 뱅크를 이격시키고 충진층을 관통할 수 있다.
상기와 같이 본 발명의 실시예인 표시 장치에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리는 15 ㎛ 이상일 수 있다. 이러한 경우, 컬럼 스페이서가 형성되었을 때 실질적으로 평탄한 상면을 가질 수 있으며 유실되지 않을 수 있다. 따라서, 발광소자 및 기능층은 균일한 간격을 유지할 수 있으며, 표시 장치의 표시영역에서 위치에 따라 휘도가 차이나는 현상이 방지 또는 감소될 수 있다.
또한, 본 발명의 실시예인 표시 장치의 제조방법은 뱅크 상에 컬럼 스페이서를 형성하는 단계를 포함할 수 있으며, 평면도에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리는 15 ㎛ 이상일 수 있다. 15 ㎛는 컬럼 스페이서를 형성할 때의 공정 마진(margin)을 고려한 값이므로 컬럼 스페이서가 형성될 때 유실되는 현상을 방지 또는 감소시킬 수 있다.
도 1은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 나타낸 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 장치를 개략적으로 도시한 단면도이다.
도 4는 본 발명의 일 실시예에 따른 컬러 패널의 일부를 개략적으로 나타낸 평면도이다.
도 5는 도 4의 컬러 패널의 C-C'선에 따라 개략적으로 나타낸 단면도이다.
도 6a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 나타낸 평면도이다.
도 6b 내지 도 6f는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다.
도 7은 본 발명의 비교예로서 컬러 패널을 개략적으로 나타낸 단면도이다.
도 8a 및 도 8b는 본 발명의 비교예로서 뱅크 상에 형성된 컬럼 스페이서를 나타낸 평면 이미지이다.
도 9a는 본 발명의 실시예에 따라 제조된 복수의 표시 장치들에 대한 실험 결과이다.
도 9b는 본 발명의 비교예에 따라 제조된 복수의 표시 장치들에 대한 실험 결과이다.
도 10은 본 발명의 비교예 및 본 발명의 실시예를 비교한 표이다.
본 발명은 다양한 변환을 가할 수 있고 여러 가지 실시예를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 상세한 설명에 상세하게 설명하고자 한다. 본 발명의 효과 및 특징, 그리고 그것들을 달성하는 방법은 도면과 함께 상세하게 후술되어 있는 실시예들을 참조하면 명확해질 것이다. 그러나 본 발명은 이하에서 개시되는 실시예들에 한정되는 것이 아니라 다양한 형태로 구현될 수 있다.
이하, 첨부된 도면을 참조하여 본 발명의 실시예들을 상세히 설명하기로 하며, 도면을 참조하여 설명할 때 동일하거나 대응하는 구성 요소는 동일한 도면번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다.
이하의 실시예에서, 제1 제2 등의 용어는 한정적인 의미가 아니라 하나의 구성 요소를 다른 구성 요소와 구별하는 목적으로 사용되었다.
이하의 실시예에서, 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
이하의 실시예에서, 포함하다 또는 가지다 등의 용어는 명세서 상에 기재된 특징, 또는 구성요소가 존재함을 의미하는 것이고, 하나 이상의 다른 특징들 또는 구성요소가 부가될 가능성을 미리 배제하는 것은 아니다.
이하의 실시예에서, 막, 영역, 구성 요소 등의 부분이 다른 부분 위에 또는 상에 있다고 할 때, 다른 부분의 바로 위에 있는 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 있는 경우도 포함한다.
도면에서는 설명의 편의를 위하여 구성 요소들이 그 크기가 과장 또는 축소될 수 있다. 예컨대, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다.
어떤 실시예가 달리 구현 가능한 경우에 특정한 공정 순서는 설명되는 순서와 다르게 수행될 수 있다. 예를 들어, 연속하여 설명되는 두 공정이 실질적으로 동시에 수행될 수도 있고, 설명되는 순서와 반대의 순서로 진행될 수 있다.
이하의 실시예에서, 막, 영역, 구성 요소 등이 연결되었다고 할 때, 막, 영역, 구성 요소들이 직접적으로 연결된 경우뿐만 아니라, 막, 영역, 구성요소들 중간에 다른 막, 영역, 구성 요소들이 개재되어 간접적으로 연결된 경우도 포함한다. 예컨대, 본 명세서에서 막, 영역, 구성 요소 등이 전기적으로 연결되었다고 할 때, 막, 영역, 구성 요소 등이 직접 전기적으로 연결된 경우뿐만 아니라, 그 중간에 다른 막, 영역, 구성 요소 등이 개재되어 간접적으로 전기적 연결된 경우도 포함한다.
도 1은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 나타낸 사시도이다.
도 1을 참조하면, 표시 장치(1)는 화상을 표시할 수 있다. 표시 장치(1)는 표시영역(DA)에 배치된 복수의 부화소들을 통해 이미지를 제공할 수 있다. 표시 장치(1)의 각 부화소들은 소정의 색상의 빛을 방출할 수 있는 영역일 수 있다. 표시 장치(1)는 복수의 부화소들에서 방출되는 빛을 이용하여 화상을 표시할 수 있다. 예를 들어, 부화소는 적색, 녹색, 또는 청색의 빛을 방출할 수 있다. 다른 예로, 부화소는 적색, 녹색, 청색 또는 백색의 빛을 방출할 수 있다.
비표시영역(NDA)은 표시영역(DA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 비표시영역(NDA)은 표시영역(DA)을 전체적으로 둘러쌀 수 있다. 비표시영역(NDA)은 화상을 제공하지 않는 영역일 수 있다.
표시영역(DA)은 도 1에 도시된 바와 같이 사각형을 포함하는 다각형의 형상을 가질 수 있다. 예를 들어, 표시영역(DA)은 가로의 길이가 세로의 길이보다 큰 직사각형의 형상을 갖거나, 가로의 길이가 세로의 길이보다 작은 직사각형의 형상을 갖거나, 정사각형의 형상을 가질 수 있다. 또는, 표시영역(DA)은 타원 또는 원형과 같은 다양한 형상을 가질 수 있다. 일 실시예에서, 표시 장치(1)는 발광 패널(10), 컬러 패널(20), 및 충진층(30)을 포함할 수 있다. 발광 패널(10), 충진층(30), 및 컬러 패널(20)은 두께 방향(예를 들어, z 방향)으로 적층될 수 있다.
전술한 구조를 갖는 표시 장치(1)는 휴대폰(mobile phone), 텔레비전, 광고판, 모니터, 태블릿 PC, 노트북 등에 포함될 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시한 단면도이다.
도 2를 참조하면, 표시 장치(1)는 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)를 포함할 수 있다. 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)는 각각 서로 다른 색의 광을 방출하는 부화소일 수 있다. 예를 들어, 제1부화소(PX1)는 적색 광(Lr)을 방출할 수 있고, 제2부화소(PX2)는 녹색 광(Lg)을 방출할 수 있으며, 제3부화소(PX3)는 청색 광(Lb)을 방출할 수 있다.
표시 장치(1)는 발광 패널(10), 컬러 패널(20), 및 충진층(30)을 포함할 수 있다. 발광 패널(10)은 하부기판(100) 및 발광소자(LE)를 포함할 수 있다. 발광소자(LE)는 예를 들어, 유기발광다이오드일 수 있다. 일 실시예에서, 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)는 각각 발광소자(LE)를 포함할 수 있다. 예를 들어, 제1부화소(PX1)는 제1발광소자(LE1)를 포함할 수 있다. 제1발광소자(LE1)는 제1유기발광다이오드일 수 있다. 제2부화소(PX2)는 제2발광소자(LE2)를 포함할 수 있다. 제2발광소자(LE2)는 제2유기발광다이오드일 수 있다. 제3부화소(PX3)는 제3발광소자(LE3)를 포함할 수 있다. 제3발광소자(LE3)는 제3유기발광다이오드일 수 있다.
제1발광소자(LE1), 제2발광소자(LE2), 및 제3발광소자(LE3)는 서로 동일한 색의 빛을 방출할 수 있다. 일 실시예에서, 제1발광소자(LE1), 제2발광소자(LE2), 및 제3발광소자(LE3)는 청색광을 방출할 수 있다.
컬러 패널(20)은 상부기판(400) 및 필터부(FP)를 포함할 수 있다. 일 실시예에서, 필터부(FP)는 제1필터부(FP1), 제2필터부(FP2), 및 제3필터부(FP3)를 포함할 수 있다. 제1발광소자(LE1)에서 방출된 빛은 제1필터부(FP1)를 통과하여 적색 광(Lr)으로 방출될 수 있다. 제2발광소자(LE2)에서 방출된 빛은 제2필터부(FP2)를 통과하여 녹색 광(Lg)으로 방출될 수 있다. 제3발광소자(LE3)에서 방출된 빛은 제3필터부(FP3)를 통과하여 청색 광(Lb)으로 방출될 수 있다.
필터부(FP)는 기능층 및 컬러필터층을 포함할 수 있다. 일 실시예에서, 기능층은 제1양자점층, 제2양자점층, 및 투과층을 포함할 수 있다. 일 실시예에서, 컬러필터층은 제1컬러필터, 제2컬러필터, 및 제3컬러필터를 포함할 수 있다. 제1필터부(FP1)는 제1양자점층 및 제1컬러필터를 포함할 수 있다. 제2필터부(FP2)는 제2양자점층 및 제2컬러필터를 포함할 수 있다. 제3필터부(FP3)는 투과층 및 제3컬러필터를 포함할 수 있다.
필터부(FP)는 상부기판(400)에 바로 위치할 수 있다. 이 때, "상부기판에 바로 위치"한다고 함은 상부기판(400) 상에 제1컬러필터, 제2컬러필터, 및 제3컬러필터를 직접 형성하여 컬러 패널(20)을 제작하는 것을 의미할 수 있다. 그 후, 제1필터부(FP1), 제2필터부(FP2), 및 제3필터부(FP3)가 제1발광소자(LE1), 제2발광소자(LE2), 및 제3발광소자(LE3)와 각각 마주보도록 컬러 패널(20)을 발광 패널(10)에 접합시킬 수 있다.
충진층(30)은 발광 패널(10) 및 컬러 패널(20) 사이에 배치될 수 있다. 충진층(30)은 발광 패널(10) 및 컬러 패널(20)을 합착시킬 수 있다. 일 실시예에서, 충진층(30)은 열경화성 또는 광경화성 충진재를 포함할 수 있다. 도시되어 있지 않으나, 발광 패널(10) 및 컬러 패널(20) 중 어느 하나는 컬럼 스페이서를 포함할 수 있다. 예를 들어, 발광 패널(10)은 컬러 패널(20)을 향해 돌출된 컬럼 스페이서를 포함할 수 있다. 다른 예로, 컬러 패널(20)은 발광 패널(10)을 향해 돌출된 컬럼 스페이서를 포함할 수 있다. 따라서, 복수의 발광소자(LE)들와 복수의 필터부(FP)들은 각각 소정의 거리를 유지할 수 있으며, 표시 장치(1)는 위치에 따라 균일한 휘도를 유지할 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 장치(1)를 개략적으로 도시한 단면도이다. 도 3은 도 1의 표시 장치(1)의 A-A'선에 따른 표시 장치(1)의 단면도이다.
도 3을 참조하면, 표시 장치(1)는 표시영역(DA)에 배치된 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)를 포함할 수 있다. 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)는 서로 다른 광을 구현할 수 있다. 예를 들어, 제1부화소(PX1)는 적색 광을 구현할 수 있고, 제2부화소(PX2)는 녹색 광을 구현할 수 있으며, 제3부화소(PX3)는 청색 광을 구현할 수 있다.
다른 실시예에서, 표시 장치(1)는 더 많은 부화소들을 포함할 수 있다. 도 3에서 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)가 서로 인접한 것을 도시하고 있으나, 다른 실시예에서, 제1부화소(PX1), 제2부화소(PX2), 및 제3부화소(PX3)는 서로 인접한 부화소들이 아닐 수 있다.
표시 장치(1)는 발광 패널(10), 컬러 패널(20), 및 충진층(30)을 포함할 수 있다. 발광 패널(10)은 하부기판(100) 및 하부기판(100) 상에 배치되며 발광층(220)을 포함하는 발광소자를 포함할 수 있다. 발광소자는 유기발광다이오드일 수 있다. 일 실시예에서, 발광 패널(10)은 하부기판(100) 상에 배치된 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)를 포함할 수 있다. 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)는 발광층(220)을 포함할 수 있다.
이하 발광 패널(10)의 적층 구조에 대해 상세히 설명하기로 한다. 일 실시예에서, 발광 패널(10)은 하부기판(100), 제1버퍼층(111), 바이어스 전극(BSM), 제2버퍼층(112), 박막트랜지스터(TFT), 스토리지 커패시터(Cst), 게이트절연층(113), 층간절연층(115), 평탄화층(118), 발광소자, 및 봉지층(300)을 포함할 수 있다. 박막트랜지스터(TFT)는 반도체층(Act), 게이트전극(GE), 소스전극(SE), 및 드레인전극(DE)을 포함할 수 있다. 스토리지 커패시터(Cst)는 제1전극(CE1) 및 제2전극(CE2)을 포함할 수 있다.
하부기판(100)은 글라스재, 세라믹재, 금속재, 또는 플렉서블 또는 벤더블 특성을 갖는 물질을 포함할 수 있다. 하부기판(100)이 플렉서블 또는 벤더블 특성을 갖는 경우, 하부기판(100)은 폴리에테르술폰(polyethersulfone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 하부기판(100)은 상기 물질의 단층 또는 다층구조를 가질 수 있으며, 다층구조의 경우 무기층을 더 포함할 수 있다. 일 실시예로, 하부기판(100)은 유기물/무기물/유기물의 구조를 가질 수 있다.
하부기판(100)과 제1버퍼층(111) 사이에는 배리어층(미도시)이 더 포함될 수 있다. 배리어층은 하부기판(100) 등으로부터의 불순물이 반도체층(Act)으로 침투하는 것을 방지하거나 최소화하는 역할을 할 수 있다. 배리어층은 산화물 또는 질화물과 같은 무기물, 또는 유기물, 또는 유무기 복합물을 포함할 수 있으며, 무기물과 유기물의 단층 또는 다층 구조로 이루어질 수 있다.
제1버퍼층(111) 상에는 박막트랜지스터(TFT)에 대응되도록 바이어스 전극(BSM)이 배치될 수 있다. 일 실시예에서, 바이어스 전극(BSM)에는 전압이 인가될 수 있다. 또한, 바이어스 전극(BSM)은 외부 광이 반도체층(Act)에 도달하는 것을 방지하는 역할을 할 수 있다. 이에 따라, 박막트랜지스터(TFT)의 특성이 안정화될 수 있다. 한편, 바이어스 전극(BSM)은 경우에 따라서는 생략될 수 있다.
제2버퍼층(112) 상에는 반도체층(Act)이 배치될 수 있다. 반도체층(Act)은 비정질 실리콘을 포함하거나, 폴리 실리콘을 포함할 수 있다. 다른 실시예로, 반도체층(Act)은 인듐(In), 갈륨(Ga), 주석(Sn), 지르코늄(Zr), 바나듐(V), 하프늄(Hf), 카드뮴(Cd), 게르마늄(Ge), 크롬(Cr), 티타늄(Ti), 알루미늄(Al), 세슘(Cs), 세륨(Ce) 및 아연(Zn)을 포함하는 군에서 선택된 적어도 하나 이상의 물질의 산화물을 포함할 수 있다. 일부 실시예에서, 반도체층(Act)은 Zn 산화물계 물질로, Zn 산화물, In-Zn 산화물, Ga-In-Zn 산화물 등으로 구비될 수 있다. 또 다른 실시예에서, 반도체층(Act)은 ZnO에 인듐(In), 갈륨(Ga), 주석(Sn)과 같은 금속이 함유된 IGZO(In-Ga-Zn-O), ITZO(In-Sn-Zn-O), 또는 IGTZO(In-Ga-Sn-Zn-O) 반도체일 수 있다. 반도체층(Act)은 채널영역과 상기 채널영역의 양 옆에 배치된 소스 영역 및 드레인 영역을 포함할 수 있다. 반도체층(Act)은 단층 또는 다층으로 구성될 수 있다.
반도체층(Act) 상에는 게이트절연층(113)을 사이에 두고 게이트전극(GE)이 배치될 수 있다. 게이트전극(GE)은 반도체층(Act)과 적어도 일부 중첩될 수 있다. 게이트전극(GE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하며 단층 또는 다층으로 구비될 수 있다. 일 예로, 게이트전극(GE)은 Mo의 단층일 수 있다. 게이트전극(GE)과 동일한 층에 스토리지 커패시터(Cst)의 제1전극(CE1)이 배치될 수 있다. 제1전극(CE1) 및 게이트전극(GE)은 동일한 물질을 포함할 수 있다.
도 3에서는 박막트랜지스터(TFT)의 게이트전극(GE)과 스토리지 커패시터(Cst)의 제1전극(CE1)이 따로 배치되도록 도시하나, 스토리지 커패시터(Cst)는 박막트랜지스터(TFT)와 중첩될 수 있다. 이러한 경우, 박막트랜지스터(TFT)의 게이트전극(GE)은 스토리지 커패시터(Cst)의 제1전극(CE1)으로의 기능을 수행할 수 있다.
게이트전극(GE) 및 스토리지 커패시터(Cst)의 제1전극(CE1)을 덮도록 층간절연층(115)이 구비될 수 있다. 층간절연층(115)은 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON), 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 또는 징크산화물(ZnOx)등을 포함할 수 있다. 징크산화물(ZnOx)은 산화아연(ZnO) 및/또는 과산화아연(ZnO2)을 포함할 수 있다.
층간절연층(115) 상부에는 스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(SE), 및 드레인전극(DE)이 배치될 수 있다. 스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(SE) 및 드레인전극(DE)은 몰리브덴(Mo), 알루미늄(Al), 구리(Cu), 티타늄(Ti) 등을 포함하는 도전 물질을 포함할 수 있고, 상기의 재료를 포함하는 다층 또는 단층으로 구비될 수 있다. 일 예로, 제2전극(CE2), 소스전극(SE) 및 드레인전극(DE)은 Ti/Al/Ti의 다층 구조로 구비될 수 있다. 소스전극(SE) 및 드레인전극(DE)은 컨택홀을 통해서 반도체층(Act)의 소스영역 또는 드레인영역에 접속될 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2)은 층간절연층(115)을 사이에 두고 제1전극(CE1)과 중첩하며, 스토리지 커패시터(Cst)를 구성할 수 있다. 이 경우, 층간절연층(115)은 스토리지 커패시터(Cst)의 유전체층의 기능을 할 수 있다.
스토리지 커패시터(Cst)의 제2전극(CE2), 소스전극(SE) 및 드레인전극(DE) 상에는 평탄화층(118)이 배치될 수 있다. 평탄화층(118)은 유기 물질로 이루어진 막이 단층 또는 다층으로 형성될 수 있으며, 평탄한 상면을 제공할 수 있다. 평탄화층(118)은 BCB(Benzocyclobutene), 폴리이미드(polyimide), HMDSO(Hexamethyldisiloxane), Polymethylmethacrylate(PMMA)나, Polystyrene(PS)과 같은 일반 범용고분자, 페놀계 그룹을 갖는 고분자 유도체, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자 및 이들의 블렌드 등을 포함할 수 있다.
발광소자는 평탄화층(118) 상에 배치될 수 있다. 발광소자는 화소전극, 발광층(220), 및 대향전극(230)을 포함할 수 있다. 일 실시예에서, 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)는 평탄화층(118) 상에 배치될 수 있다. 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)는 각각 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)을 포함할 수 있다. 일 실시예에서, 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)는 발광층(220) 및 대향전극(230)을 공통적으로 포함할 수 있다.
제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)은 평탄화층(118) 상에 배치될 수 있다. 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)은 각각 박막트랜지스터(TFT)와 연결될 수 있다. 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)은 (반)투광성 전극 또는 반사 전극일 수 있다. 일부 실시예에서, 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)은 Ag, Mg, Al, Pt, Pd, Au, Ni, Nd, Ir, Cr 및 이들의 화합물 등으로 형성된 반사층과, 반사층 상에 형성된 투명 또는 반투명 전극층을 구비할 수 있다. 투명 또는 반투명 전극층은 인듐틴옥사이드(ITO; indium tin oxide), 인듐징크옥사이드(IZO; indium zinc oxide), 산화아연(ZnO), 인듐옥사이드(In2O3; indium oxide), 인듐갈륨옥사이드(IGO; indium gallium oxide) 및 알루미늄징크옥사이드(AZO; aluminum zinc oxide)를 포함하는 그룹에서 선택된 적어도 하나를 구비할 수 있다. 일부 실시예에서, 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)은 ITO/Ag/ITO로 구비될 수 있다.
평탄화층(118) 상에는 화소정의막(119)이 배치될 수 있다. 화소정의막(119)은 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)의 중앙부분을 각각 노출시키는 개구부들을 구비할 수 있다. 화소정의막(119)은 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)의 가장자리를 각각 덮을 수 있다. 화소정의막(119)은 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)의 가장자리와 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B) 상부의 대향전극(230)의 사이의 거리를 증가시킴으로써 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)의 가장자리에서 아크 등이 발생하는 것을 방지하는 역할을 할 수 있다. 화소정의막(119)은 폴리이미드, 폴리아마이드(Polyamide), 아크릴 수지, 벤조사이클로부텐 및 페놀 수지로 이루어진 군에서 선택되는 하나 이상의 유기 절연 물질로, 스핀 코팅 등의 방법으로 형성될 수 있다.
제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)의 발광층(220)은 적색, 녹색, 청색, 또는 백색의 빛을 방출하는 형광 또는 인광 물질을 포함하는 유기물을 포함할 수 있다. 발광층(220)은 저분자 유기물 또는 고분자 유기물일 수 있으며, 발광층(220)의 아래 및 위에는, 홀 수송층(HTL; hole transport layer), 홀 주입층(HIL; hole injection layer), 전자 수송층(ETL; electron transport layer) 및 전자 주입층(EIL; electron injection layer) 등과 같은 기능층이 선택적으로 더 배치될 수 있다. 도 3에서는 발광층(220)이 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)에 걸쳐서 일체로 구비되도록 도시하나, 이에 한정되지 않으며 발광층(220)은 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B) 각각에 대응하여 배치될 수 있는 등 다양한 변형이 가능하다.
발광층(220)은 전술한 것과 같이 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)에 걸쳐서 일체인 층을 포함할 수 있지만, 필요에 따라서는 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B) 각각에 대응하도록 패터닝된 층을 포함할 수도 있다. 어떤 경우이든, 발광층(220)은 제1색 발광층일 수 있다. 제1색 발광층은 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)에 걸쳐서 일체일 수도 있고, 필요하다면 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B) 각각에 대응하도록 패터닝될 수도 있다. 제1색 발광층은 제1파장대역의 광을 방출할 수 있는데, 예컨대 450nm 내지 495nm에 속하는 파장의 광을 방출할 수 있다.
대향전극(230)은 제1화소전극(210R), 제2화소전극(210G), 및 제3화소전극(210B)에 대응하도록 발광층(220) 상에 배치될 수 있다. 이러한 대향전극(230)은 복수개의 유기발광다이오드들에 있어서 일체(一體)로 구비될 수 있다. 일부 실시예에서, 대향전극(230)은 투명 또는 반투명 전극일 수 있으며, Li, Ca, LiF/Ca, LiF/Al, Al, Ag, Mg 및 이들의 화합물을 포함하는 일함수가 작은 금속 박막으로 형성될 수 있다. 또한, 금속 박막 위에 ITO, IZO, ZnO 또는 In2O3 등의 TCO(transparent conductive oxide)막이 더 배치될 수 있다.
일 실시예에서, 제1광은 제1유기발광다이오드(OLED1)의 제1발광영역(EA1)에서 생성되어 외부로 방출될 수 있다. 제1발광영역(EA1)은 제1화소전극(210R) 중 화소정의막(119)의 개구부에 의해 노출된 부분으로 정의될 수 있다. 제2광은 제2유기발광다이오드(OLED2)의 제2발광영역(EA2)에서 생성되어 외부로 방출될 수 있다. 제2발광영역(EA2)은 제2화소전극(210G) 중 화소정의막(119)의 개구부에 의해 노출된 부분으로 정의될 수 있다. 제3광은 제3유기발광다이오드(OLED3)의 제3발광영역(EA3)에서 생성되어 외부로 방출될 수 있다. 제3발광영역(EA3)은 제3화소전극(210B) 중 화소정의막(119)의 개구에 의해 노출된 부분으로 정의될 수 있다.
제1발광영역(EA1), 제2발광영역(EA2), 및 제3발광영역(EA3)은 서로 이격될 수 있다. 표시영역(DA) 중 제1발광영역(EA1), 제2발광영역(EA2), 및 제3발광영역(EA3)이 아닌 영역은 비발광영역일 수 있다. 제1발광영역(EA1), 및 제2발광영역(EA2), 및 제3발광영역(EA3)은 상기 비발광영역에 의해 구분될 수 있다. 평면도에서 제1발광영역(EA1), 제2발광영역(EA2), 및 제3발광영역(EA3)은 스트라이프 배열, 펜타일 배열 등 다양한 배열로 배치될 수 있다. 평면도에서 제1발광영역(EA1)의 형상, 제2발광영역(EA2)의 형상, 및 제3발광영역(EA3)의 형상은 각각 다각형, 원형, 타원의 형상 중 어느 하나일 수 있다.
화소정의막(119) 상에는 마스크 찍힘 방지를 위한 스페이서(미도시)가 더 포함될 수 있다. 스페이서는 화소정의막(119)과 일체(一體)로 구비될 수 있다. 예컨대, 스페이서와 화소정의막(119)은 하프톤 마스크 공정을 이용하여 동일한 공정에서 동시에 형성될 수 있다.
봉지층(300)은 표시소자 상에 배치될 수 있으며 표시소자를 덮을 수 있다. 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 및 제3유기발광다이오드(OLED3)는 외부로부터의 수분이나 산소 등에 의해 쉽게 손상될 수 있으므로, 봉지층(300)으로 덮어 보호될 수 있다. 봉지층(300)은 표시영역(DA)을 덮으며 표시영역(DA)의 외측까지 연장될 수 있다. 봉지층(300)은 적어도 하나의 유기봉지층과 적어도 하나의 무기봉지층을 포함할 수 있다. 예컨대, 봉지층(300)은 제1무기봉지층(310), 유기봉지층(320) 및 제2무기봉지층(330)을 포함할 수 있다.
제1무기봉지층(310)은 그 하부의 구조물을 따라 연장되기에, 상면이 평탄하지 않을 수 있다. 유기봉지층(320)은 이러한 제1무기봉지층(310)을 덮으며, 제1무기봉지층(310)과 달리 그 상면이 대략 평탄할 수 있다.
제1무기봉지층(310) 및 제2무기봉지층(330)은 알루미늄산화물(Al2O3), 티타늄산화물(TiO2), 탄탈산화물(Ta2O5), 하프늄산화물(HfO2), 징크산화물(ZnOx), 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 중 하나 이상의 무기물을 포함할 수 있다. 유기봉지층(320)은 폴리머(polymer) 계열의 물질을 포함할 수 있다. 폴리머 계열의 소재로는 아크릴계 수지, 에폭시계 수지, 폴리이미드 및 폴리에틸렌 등을 포함할 수 있다. 일 실시예로, 유기봉지층(320)은 아크릴레이트(acrylate)를 포함할 수 있다.
봉지층(300)은 전술한 다층 구조를 통해 봉지층(300) 내에 크랙이 발생하더라도, 제1무기봉지층(310)과 유기봉지층(320) 사이에서 또는 유기봉지층(320)과 제2무기봉지층(330) 사이에서 그러한 크랙이 연결되지 않도록 할 수 있다. 이를 통해 외부로부터의 수분이나 산소 등이 표시영역(DA)으로 침투하게 되는 경로가 형성되는 것을 방지하거나 최소화할 수 있다. 도시되지는 않았으나, 필요에 따라 제1무기봉지층(310)과 대향전극(230) 사이에 캡핑층 등의 다른 층들이 개재될 수도 있다.
컬러 패널(20)은 상부기판(400), 컬러필터층(500), 굴절층(RL), 제1캡핑층(CL1), 뱅크(600), 기능층(700), 및 제2캡핑층(CL2)을 포함할 수 있다. 상부기판(400)은 발광소자가 사이에 개재되도록 하부기판(100) 상에 배치될 수 있다. 상부기판(400)은 제1유기발광다이오드(OLED1), 제2유기발광다이오드(OLED2), 제3유기발광다이오드(OLED3) 상에 배치될 수 있다.
상부기판(400)은 발광소자와 중첩하는 중심영역(CA)을 포함할 수 있다. 일 실시예에서, 중심영역(CA)은 제1중심영역(CA1), 제2중심영역(CA2), 및 제3중심영역(CA3)을 포함할 수 있다. 평면도에서 제1중심영역(CA1)은 제1유기발광다이오드(OLED1) 및/또는 제1발광영역(EA1)과 중첩할 수 있다. 평면도에서 제2중심영역(CA2)은 제2유기발광다이오드(OLED2) 및/또는 제2발광영역(EA2)과 중첩할 수 있다. 평면도에서 제3중심영역(CA3)은 제3유기발광다이오드(OLED3) 및/또는 제3발광영역(EA3)과 중첩할 수 있다.
상부기판(400)은 글라스, 금속 또는 고분자 수지를 포함할 수 있다. 만일 상부기판(400)이 플렉서블 또는 벤더블 특성을 갖는다면, 상부기판(400)은 예컨대 폴리에테르술폰(polyethersulphone), 폴리아크릴레이트(polyacrylate), 폴리에테르 이미드(polyetherimide), 폴리에틸렌 나프탈레이트(polyethylene naphthalate), 폴리에틸렌 테레프탈레이트(polyethylene terephthalate), 폴리페닐렌 설파이드(polyphenylene sulfide), 폴리아릴레이트(polyarylate), 폴리이미드(polyimide), 폴리카보네이트(polycarbonate) 또는 셀룰로오스 아세테이트 프로피오네이트(cellulose acetate propionate)와 같은 고분자 수지를 포함할 수 있다. 일 실시예에서, 상부기판(400)은 각각 이와 같은 고분자 수지를 포함하는 두 개의 층들과 그 층들 사이에 개재된 실리콘산화물(SiO2), 실리콘질화물(SiNx), 실리콘산질화물(SiON) 등의 무기물을 포함하는 배리어층을 포함하는 다층구조를 가질 수도 있다.
상부기판(400)에서 하부기판(100)으로의 방향으로 상부기판(400)의 하면 상에는 컬러필터층(500)이 배치될 수 있다. 컬러필터층(500)은 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)를 포함할 수 있다. 제1컬러필터(510)는 제1중심영역(CA1) 상에 배치될 수 있다. 제2컬러필터(520)는 제2중심영역(CA2) 상에 배치될 수 있다. 제3컬러필터(530)는 제3중심영역(CA3) 상에 배치될 수 있다. 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 감광성 수지 재질일 수 있다. 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 각각 고유의 색을 나타내는 염료를 포함할 수 있다. 제1컬러필터(510)는 630nm 내지 780nm에 속하는 파장의 광만을 통과시키고, 제2컬러필터(520)는 495nm 내지 570nm에 속하는 파장의 광만을 통과시키며, 제3컬러필터(530)는 450nm 내지 495nm에 속하는 파장의 광만을 통과시킬 수 있다.
컬러필터층(500)은 표시 장치(1)의 외광반사를 줄일 수 있다. 예를 들어, 외광이 제1컬러필터(510)에 도달하면 상술한 것과 같은 사전설정된 파장의 광만 제1컬러필터(510)를 통과할 수 있으며, 그 외의 파장의 광은 제1컬러필터(510)에 흡수될 수 있다. 따라서, 표시 장치(1)에 입사한 외광 중 상기 사전설정된 파장의 광만 제1컬러필터(510)를 통과하고 또 그 일부가 그 하부의 대향전극(230) 및/또는 제1화소전극(210R)에서 반사되어, 다시 외부로 방출될 수 있다. 제1부화소(PX1)가 위치하는 곳에 입사하는 외광 중 일부만 외부로 반사되기에, 외광 반사를 줄이는 역할을 할 수 있다. 이러한 설명은 제2컬러필터(520) 및 제3컬러필터(530)에도 적용될 수 있다.
제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 서로 중첩할 수 있다. 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 중심영역(CA) 중 어느 하나와 중심영역(CA) 중 다른 하나 사이에서 중첩할 수 있다. 예를 들어, 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 제1중심영역(CA1) 및 제2중심영역(CA2) 사이에서 중첩할 수 있다. 이러한 경우, 제3컬러필터(530)는 제1중심영역(CA1) 및 제2중심영역(CA2) 사이에 배치될 수 있다. 제1컬러필터(510)는 제1중심영역(CA1)으로부터 연장되어 제3컬러필터(530)와 중첩할 수 있다. 제2컬러필터(520)는 제2중심영역(CA2)으로부터 연장되어 제3컬러필터(530)와 중첩할 수 있다.
제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 제2중심영역(CA2) 및 제3중심영역(CA3) 사이에서 중첩할 수 있다. 제1컬러필터(510)는 제2중심영역(CA2) 및 제3중심영역(CA3) 사이에 배치될 수 있다. 제2컬러필터(520)는 제2중심영역(CA2)으로부터 연장되어 제1컬러필터(510)와 중첩할 수 있다. 제3컬러필터(530)는 제3중심영역(CA3)으로부터 연장되어 제1컬러필터(510)와 중첩할 수 있다.
제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 제3중심영역(CA3) 및 제1중심영역(CA1) 사이에서 중첩할 수 있다. 제2컬러필터(520)는 제3중심영역(CA3) 및 제1중심영역(CA1) 사이에 배치될 수 있다. 제3컬러필터(530)는 제3중심영역(CA3)으로부터 연장되어 제2컬러필터(520)와 중첩할 수 있다. 제1컬러필터(510)는 제1중심영역(CA1)으로부터 연장되어 제2컬러필터(520)와 중첩할 수 있다.
제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)가 서로 중첩하여 광차단부(BP)를 구성할 수 있다. 따라서, 별도의 차광 부재 없이도 컬러필터층(500)은 혼색을 방지 또는 감소시킬 수 있다.
일 실시예에서, 상부기판(400) 상에 제3컬러필터(530)가 가장 먼저 적층될 수 있다. 이는 상부기판(400)의 외측에서 입사되는 외광을 제3컬러필터(530)가 일부 흡수하여 표시 장치(1)의 반사율을 저감시킬 수 있으며, 제3컬러필터(530)에 의해 반사되는 광은 사용자에게 거의 시인되지 않기 때문이다.
굴절층(RL)은 중심영역(CA)에 배치될 수 있다. 굴절층(RL)은 제1중심영역(CA1), 제2중심영역(CA2), 및 제3중심영역(CA3)에 각각 배치될 수 있다. 굴절층(RL)은 유기물질을 포함할 수 있다. 일 실시예에서, 굴절층(RL)의 굴절률은 제1캡핑층(CL1)의 굴절률보다 작을 수 있다. 일 실시예에서, 굴절층(RL)의 굴절률은 컬러필터층(500)의 굴절률보다 작을 수 있다. 따라서, 굴절층(RL)은 빛을 집광시킬 수 있다.
굴절층(RL) 및 컬러필터층(500) 상에는 제1캡핑층(CL1)이 배치될 수 있다. 일 실시예에서, 제1캡핑층(CL1)은 컬러필터층(500) 및 기능층(700) 사이에 배치될 수 있다. 제1캡핑층(CL1)은 굴절층(RL) 및 컬러필터층(500)을 보호할 수 있다. 제1캡핑층(CL1)은 외부로부터 수분 및/또는 공기 등의 불순물이 침투하여 굴절층(RL) 및/또는 컬러필터층(500)을 손상시키거나 오염시키는 것을 방지 또는 감소시킬 수 있다. 제1캡핑층(CL1)은 무기물질을 포함할 수 있다.
뱅크(600)는 제1캡핑층(CL1) 상에 배치될 수 있다. 일 실시예에서, 뱅크(600)는 상부기판(400) 상에 배치될 수 있다. 뱅크(600)는 하부기판(100)과 대향하는 상부기판(400)의 하면 상에 배치될 수 있다. 뱅크(600)는 유기 물질을 포함할 수 있다. 경우에 따라, 뱅크(600)가 차광층의 기능을 하도록 차광 물질을 포함할 수 있다. 차광 물질은 예컨대, 흑색 안료, 흑색 염료, 흑색의 입자 또는 금속 입자 중 적어도 하나를 포함할 수 있다.
뱅크(600)는 복수의 개구부들을 구비할 수 있다. 예를 들어, 뱅크(600)는 중심개구부(COP)가 구비될 수 있다. 중심개구부(COP)는 중심영역(CA)과 중첩할 수 있다. 일 실시예에서, 복수의 중심개구부(COP)들은 중심영역(CA)과 중첩할 수 있다. 예를 들어, 제1중심개구부(COP1)는 제1중심영역(CA1)과 중첩할 수 있다. 제2중심개구부(COP2)는 제2중심영역(CA2)과 중첩할 수 있다. 제3중심개구부(COP3)는 제3중심영역(CA3)과 중첩할 수 있다.
기능층(700)은 중심개구부(COP)에 배치될 수 있다. 기능층(700)은 중심개구부(COP)를 채울 수 있다. 일 실시예에서, 기능층(700)은 색변환물질 및 산란체 중 적어도 하나를 포함할 수 있다. 일 실시예예서, 색변환물질은 양자점(Quantum Dot)일 수 있다. 일 실시예에서, 기능층(700)은 제1양자점층(710), 제2양자점층(720), 및 투과층(730)을 포함할 수 있다.
제1양자점층(710)은 제1중심개구부(COP1)에 배치될 수 있다. 제1양자점층(710)은 제1중심영역(CA1)과 중첩할 수 있다. 제1양자점층(710)은 제1중심개구부(COP1)를 채울 수 있다. 제1양자점층(710)은 제1발광영역(EA1)과 중첩할 수 있다. 제1부화소(PX1)는 제1유기발광다이오드(OLED1) 및 제1양자점층(710)을 포함할 수 있다.
제1양자점층(710)은 제1화소전극(210R) 상의 발광층(220)에서 생성된 제1파장대역의 광을 제2파장대역의 광으로 변환시킬 수 있다. 예를 들어, 제1화소전극(210R) 상의 발광층(220)에서 450nm 내지 495nm에 속하는 파장의 광이 생성되면, 제1양자점층(710)은 이 광을 630nm 내지 780nm에 속하는 파장의 광으로 변환시킬 수 있다. 따라서, 제1부화소(PX1)에서는 630nm 내지 780nm에 속하는 파장의 광이 상부기판(400)을 통해 외부로 방출될 수 있다. 일 실시예에서, 제1양자점층(710)은 제1양자점(QD1), 제1산란체(SC1), 및 제1베이스수지(BR1)를 포함할 수 있다. 제1양자점(QD1) 및 제1산란체(SC1)는 제1베이스수지(BR1) 내에 분산되어 있는 형태일 수 있다.
제2양자점층(720)은 제2중심개구부(COP2)에 배치될 수 있다. 제2양자점층(720)은 제2중심영역(CA2)과 중첩할 수 있다. 제2양자점층(720)은 제2중심개구부(COP2)를 채울 수 있다. 제2양자점층(720)은 제2발광영역(EA2)과 중첩할 수 있다. 제2부화소(PX2)는 제2유기발광다이오드(OLED2) 및 제2양자점층(720)을 포함할 수 있다.
제2양자점층(720)은 제2화소전극(210G) 상의 발광층(220)에서 생성된 제1파장대역의 광을 제3파장대역의 광으로 변환시킬 수 있다. 예를 들어, 제2화소전극(210G) 상의 발광층(220)에서 450nm 내지 495nm에 속하는 파장의 광이 생성되면, 제2양자점층(720)은 이 광을 495nm 내지 570nm에 속하는 파장의 광으로 변환시킬 수 있다. 따라서, 제2부화소(PX2)에서는 495nm 내지 570nm에 속하는 파장의 광이 상부기판(400)을 통해 외부로 방출될 수 있다. 일 실시예에서, 제2양자점층(720)은 제2양자점(QD2), 제2산란체(SC2), 및 제2베이스수지(BR2)를 포함할 수 있다. 제2양자점(QD2), 제2산란체(SC2)는 제2베이스수지(BR2) 내에 분산되어 있는 형태일 수 있다.
투과층(730)은 제3중심개구부(COP3)에 배치될 수 있다. 투과층(730)은 제3중심영역(CA3)과 중첩할 수 있다. 투과층(730)은 제3중심개구부(COP3)를 채울 수 있다. 투과층(730)은 제3발광영역(EA3)과 중첩할 수 있다. 제3부화소(PX3)는 제3유기발광다이오드(OLED3) 및 투과층(730)을 포함할 수 있다.
투과층(730)은 제3화소전극(210B) 상의 발광층(220)에서 생성된 광을 파장 변환없이 외부로 방출할 수 있다. 예를 들어, 제3화소전극(210B) 상의 발광층(220)에서 450nm 내지 495nm에 속하는 파장의 광이 생성되면, 투과층(730)은 파장 변환 없이 상기 광을 외부로 방출할 수 있다. 일 실시예에서, 투과층(730)은 제3산란체(SC3) 및 제3베이스수지(BR3)를 포함할 수 있다. 제3산란체(SC3)는 제3베이스수지(BR3)에 분산되어 있는 형태일 수 있다. 실시예에서, 투과층(730)은 양자점을 포함하지 않을 수 있다.
제1양자점(QD1) 및 제2양자점(QD2) 중 적어도 하나는 카드뮴설파이드(CdS), 카드늄텔레라이드(CdTe), 징크설파이드(ZnS) 또는 인듐포스파이드(InP) 등의 반도체 물질을 포함할 수 있다. 양자점은 그 크기가 수 나노미터일 수 있으며, 양자점의 사이즈에 따라 변환 후의 광의 파장이 달라질 수 있다.
일 실시예에서, 양자점의 코어는 II-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; AgInS, CuInS, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InNP, InNAs, InNSb, InPAs, InPSb, 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물; SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물; 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다. 또한 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
몇몇 실시예에서, 양자점은 전술한 나노 결정을 포함하는 코어 및 상기 코어를 둘러싸는 쉘을 포함하는 코어-쉘 구조를 가질 수 있다. 상기 양자점의 쉘은 상기 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 상기 쉘은 단층 또는 다중층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 상기 양자점의 쉘의 예로는 금속 또는 비금속의 산화물, 반도체 화합물 또는 이들의 조합 등을 들 수 있다.
예를 들어, 상기 금속 또는 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
상기 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 예시할 수 있으나 본 발명이 이에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 이 범위에서 색순도나 색재현성을 향상시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
또한, 양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 보다 구체적으로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다.
제1산란체(SC1), 제2산란체(SC2), 및 제3산란체(SC3)는 광을 산란시켜 보다 많은 광이 방출될 수 있도록 할 수 있다. 제1산란체(SC1), 제2산란체(SC2), 및 제3산란체(SC3)는 출광 효율을 증가시킬 수 있다. 제1산란체(SC1), 제2산란체(SC2), 및 제3산란체(SC3) 중 적어도 하나는 광을 고르게 산란시키기 위한 금속 또는 금속 산화물 중 어떠한 재질도 가능하다. 예를 들어, 제1산란체(SC1), 제2산란체(SC2), 및 제3산란체(SC3) 중 적어도 하나는 TiO2, ZrO2, Al2O3, In2O3, ZnO, SnO2, Sb2O3, 및 ITO 중 적어도 하나일 수 있다. 또한, 제1산란체(SC1), 제2산란체(SC2), 및 제3산란체(SC3) 중 적어도 하나는 1.5 이상의 굴절률을 가질 수 있다. 따라서, 기능층(700)의 출광 효율은 향상될 수 있다. 일부 실시예에서, 제1산란체(SC1), 제2산란체(SC2), 및 제3산란체(SC3) 중 적어도 하나는 생략될 수 있다.
제1베이스수지(BR1), 제2베이스수지(BR2), 및 제3베이스수지(BR3)는 투광성 물질일 수 있다. 예를 들어, 제1베이스수지(BR1), 제2베이스수지(BR2), 및 제3베이스수지(BR3) 중 적어도 하나는 아크릴, BCB(Benzocyclobutene) 또는 HMDSO(hexamethyldisiloxane)와 같은 고분자 수지를 포함할 수 있다.
뱅크(600) 및 기능층(700) 상에는 제2캡핑층(CL2)이 배치될 수 있다. 제2캡핑층(CL2)은 뱅크(600) 및 기능층(700)을 보호할 수 있다. 제2캡핑층(CL2)은 외부로부터 수분 및/또는 공기 등의 불순물이 침투하여 뱅크(600) 및/또는 기능층(700)을 손상시키거나 오염시키는 것을 방지 또는 감소시킬 수 있다. 제2캡핑층(CL2)은 무기물질을 포함할 수 있다.
상기와 같은 표시 장치(1)는 제1부화소(PX1)에서 제2파장대역의 광이 외부로 방출되고, 제2부화소(PX2)에서 제3파장대역의 광이 외부로 방출되며, 제3부화소(PX3)에서 제1파장대역의 광이 외부로 방출될 수 있다. 즉, 표시 장치(1)는 풀컬러 이미지를 표시할 수 있다.
충진층(30)은 발광 패널(10) 및 컬러 패널(20) 사이에 배치될 수 있다. 일 실시예예서, 충진층(30)은 봉지층(300) 및 뱅크(600) 사이에 배치될 수 있다. 충진층(30)은 외부 압력 등에 대해서 완충작용을 할 수 있다. 충진층(30)은 충진재를 포함할 수 있다. 일 실시예에서, 충진층(30)은 열경화성 또는 광경화성 충진재를 포함할 수 있다. 충진재는 메틸 실리콘(methyl silicone), 페닐 실리콘(phenyl silicone), 폴리이미드 등의 유기물질로 이루어질 수 있다. 그러나 이에 한정되는 것은 아니며, 충진재는 유기 실런트인 우레탄계 수지, 에폭시계 수지, 아크릴계 수지, 무기 실런트, 또는 실리콘(silicone)을 포함할 수 있다.
발광 패널(10) 및 컬러 패널(20) 중 어느 하나는 컬럼 스페이서(800)를 포함할 수 있다. 일 실시예에서, 컬러 패널(20)은 컬럼 스페이서(800)를 포함할 수 있다. 다른 실시예에서, 발광 패널(10)은 컬럼 스페이서(800)를 포함할 수 있다. 이하에서는 컬러 패널(20)이 컬럼 스페이서(800)를 포함하는 경우를 중심으로 상세히 설명하기로 한다. 컬럼 스페이서(800)는 뱅크(600) 상에 배치되며 하부기판(100)을 대향할 수 있다. 컬럼 스페이서(800)는 봉지층(300) 및 뱅크(600)를 이격시킬 수 있다. 컬럼 스페이서(800)는 충진층(30)을 관통할 수 있다. 컬럼 스페이서(800)는 유기물질을 포함할 수 있다. 일 실시예에서, 컬럼 스페이서(800)는 아크릴 계열의 물질을 포함할 수 있다.
컬럼 스페이서(800)는 발광소자와 기능층(700)을 균일한 간격으로 이격시킬 수 있다. 따라서, 충진층(30)은 표시영역(DA)에 균일한 두께로 배치될 수 있다. 이를 다시 말하면, 제1유기발광다이오드(OLED1) 및 제1양자점층(710)이 이격된 거리는 제2유기발광다이오드(OLED2) 및 제2양자점층(720)이 이격된 거리와 실질적으로 동일할 수 있다. 또한, 제2유기발광다이오드(OLED2) 및 제2양자점층(720)이 이격된 거리는 제3유기발광다이오드(OLED3) 및 투과층(730)이 이격된 거리와 실질적으로 동일할 수 있다. 만약 본 실시예와 다르게 컬럼 스페이서(800)가 생략된 경우, 복수의 발광소자들과 기능층은 균일한 간격을 유지하지 못할 수 있다. 예를 들어, 제1중심영역(CA1)에서 충진층(30)의 두께는 제2중심영역(CA2)에서 충진층(30)의 두께와 상이할 수 있다. 이러한 경우, 제1유기발광다이오드(OLED1)에서 방출되어 제1중심영역(CA1)과 중첩하는 충진층(30)을 통과한 빛의 휘도는 제2유기발광다이오드(OLED2)에서 방출되어 제2중심영역(CA2)과 중첩하는 충진층(30)을 통과한 빛의 휘도와 상이할 수 있다. 본 실시예에서, 컬럼 스페이서(800)가 충진층(30)을 관통하도록 배치되며 발광소자와 기능층(700)을 균일한 간격으로 이격시킬 수 있다. 또한, 충진층(30)으로 인해 표시영역(DA)에서 위치에 따라 휘도가 차이나는 현상이 방지 또는 감소될 수 있다.
도 4는 본 발명의 일 실시예에 따른 컬러 패널(20)의 일부를 개략적으로 나타낸 평면도이다. 도 4는 도 1의 표시 장치(1)에서 B 부분에 대응되는 컬러 패널(20)을 확대하여 나타낸 평면도이다.
도 4를 참조하면, 컬러 패널(20)은 상부기판(400), 뱅크(600), 기능층(700), 컬럼 스페이서(800)를 포함할 수 있다. 상부기판(400)은 중심영역(CA) 및 주변영역(PA)을 포함할 수 있다. 중심영역(CA)은 기능층(700)이 배치되는 영역일 수 있다. 주변영역(PA)은 차광영역일 수 있다. 일 실시예에서, 중심영역(CA)은 제1중심영역(CA1), 제2중심영역(CA2), 및 제3중심영역(CA3)을 포함할 수 있다. 제1중심영역(CA1), 제2중심영역(CA2), 및 제3중심영역(CA3)은 서로 이격될 수 있다. 도 4에서 제1중심영역(CA1)의 중심, 제2중심영역(CA2)의 중심, 및 제3중심영역(CA3)의 중심이 가상의 삼각형의 꼭지점을 구성하도록 배치되어 있으나, 다른 실시예에서, 제1중심영역(CA1), 제2중심영역(CA2), 및 제3중심영역(CA3)은 제1방향(예를 들어, x 방향) 및/또는 제2방향(예를 들어, y 방향)으로 나란히 배열될 수 있다.
주변영역(PA)은 중심영역(CA)의 외측에 배치될 수 있다. 주변영역(PA)은 중심영역(CA)을 적어도 일부 둘러쌀 수 있다. 일 실시예에서, 주변영역(PA)은 중심영역(CA)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)은 제1중심영역(CA1)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)은 제2중심영역(CA2)을 전체적으로 둘러쌀 수 있다. 주변영역(PA)은 제3중심영역(CA3)을 전체적으로 둘러쌀 수 있다.
뱅크(600)는 중심개구부(COP) 및 주변개구부(POP)를 구비할 수 있다. 일 실시예에서, 중심개구부(COP)의 면적은 주변개구부(POP)의 면적보다 클 수 있다. 중심개구부(COP)는 중심영역(CA)과 중첩할 수 있다. 중심개구부(COP)에는 기능층(700)이 채워질 수 있다. 중심개구부(COP)는 제1중심개구부(COP1), 제2중심개구부(COP2), 및 제3중심개구부(COP3)를 포함할 수 있다. 제1중심개구부(COP1)는 제1중심영역(CA1)에 배치될 수 있다. 제2중심개구부(COP2)는 제2중심영역(CA2)에 배치될 수 있다. 제3중심개구부(COP3)는 제3중심영역(CA3)에 배치될 수 있다.
주변개구부(POP)는 주변영역(PA)에 배치될 수 있다. 주변개구부(POP)는 복수의 주변개구부(POP)들을 포함할 수 있다. 복수의 주변개구부(POP)들의 형상은 다각형 형상이거나 원형 형상일 수 있는 등 다양한 형상이 가능할 수 있다. 일 실시예에서, 평면도에서 복수의 주변개구부(POP)들은 중심개구부(COP)를 둘러쌀 수 있다. 예를 들어, 평면도에서 복수의 주변개구부(POP)들은 제1중심개구부(COP1)를 둘러쌀 수 있다. 평면도에서 복수의 주변개구부(POP)들은 제2중심개구부(COP2)를 둘러쌀 수 있다. 평면도에서 복수의 주변개구부(POP)들은 제3중심개구부(COP3)를 둘러쌀 수 있다.
주변개구부(POP)는 컬러 패널(20)의 신뢰성을 높이기 위한 구조일 수 있다. 예를 들어, 기능층(700)은 잉크젯 프린팅 공정으로 형성될 수 있다. 잉크를 중심개구부(COP)로 토출시켜 기능층(700)을 형성하는 경우, 잉크젯 토출구(미도시)와 중심개구부(COP) 간의 정확한 얼라인(align)이 필요할 수 있다. 만약, 잉크젯 토출구와 중심개구부(COP) 간의 정확한 얼라인이 되지 않는 경우, 기능층(700)은 뱅크(600)의 상면에 형성될 수 있다. 이러한 경우, 뱅크(600)의 상면에 형성된 기능층(700)은 컬러 패널(20)과 발광 패널이 합착될 때 봉지층에 크랙 등의 손상을 가할 수 있다. 또는 뱅크(600)의 상면에 형성된 기능층(700)으로 인해 충진층이 발광 패널 및 컬러 패널(20) 사이에 균일하게 배치되지 않을 수 있다. 본 실시예에서, 평면도에서 복수의 주변개구부(POP)들이 중심개구부(COP)를 둘러싸므로 기능층(700)이 뱅크(600)의 상면에 형성되는 것이 방지 또는 감소될 수 있다. 만약, 잉크가 뱅크(600)의 상면에 토출되더라도 상기 잉크는 주변개구부(POP) 내부로 흐를 수 있다. 따라서, 주변개구부(POP)는 봉지층의 손상을 방지 또는 감소시킬 수 있으며 충진층은 균일한 두께를 가질 수 있다.
일 실시예에서, 주변개구부(POP)는 제1주변개구부(POP1), 제2주변개구부(POP2), 및 제3주변개구부(POP3)를 포함할 수 있다. 제1주변개구부(POP1) 및 제2주변개구부(POP2)는 서로 인접할 수 있다. 제1주변개구부(POP1) 및 제3주변개구부(POP3)는 서로 인접할 수 있다. 제1주변개구부(POP1)는 뱅크(600)의 제1내측면(IS1)으로 정의될 수 있다. 제2주변개구부(POP2)는 뱅크(600)의 제2내측면(IS2)으로 정의될 수 있다. 제3주변개구부(POP3)는 뱅크(600)의 제3내측면(IS3)으로 정의될 수 있다.
일 실시예에서, 컬럼 스페이서(800)는 제1주변개구부(POP1) 및 제2주변개구부(POP2) 사이에 배치될 수 있다. 일 실시예에서, 제1내측면(IS1) 및 제2내측면(IS2) 사이의 제1거리(ISd1)는 컬럼 스페이서(800)의 폭(800w) 및 30 ㎛의 합보다 크거나 같을 수 있다. 제1거리(ISd1)는 컬럼 스페이서(800)의 중심(800C)과 중첩하며 제1내측면(IS1)과 제2내측면(IS2)을 연결하는 가상의 선분의 길이일 수 있다.
일 실시예에서, 제2내측면(IS2) 및 제3내측면(IS3) 사이의 제2거리(ISd2)는 30 ㎛ 이하일 수 있다. 일 실시예에서, 제2거리(ISd2)는 14 ㎛ 내지 22 ㎛의 범위를 가질 수 있다. 제1거리(ISd1)는 제2거리(ISd2)보다 클 수 있다. 이를 다시 말하면, 뱅크(600) 중 컬럼 스페이서(800)가 배치된 영역의 폭은 뱅크(600) 중 컬럼 스페이서(800)가 배치되지 않은 영역의 폭보다 클 수 있다. 따라서, 주변개구부(POP)의 면적을 확보할 수 있으며, 기능층(700)이 뱅크(600)의 상면에 형성되는 것이 방지 또는 감소될 수 있다.
기능층(700)은 중심개구부(COP)에 배치될 수 있다. 기능층(700)은 중심개구부(COP)를 채울 수 있다. 일 실시예에서, 기능층(700)은 색변환물질 및 산란체 중 적어도 하나를 포함할 수 있다. 일 실시예예서, 색변환물질은 양자점(Quantum Dot)일 수 있다. 일 실시예에서, 기능층(700)은 제1양자점층(710), 제2양자점층(720), 및 투과층(730)을 포함할 수 있다. 제1양자점층(710)은 제1중심개구부(COP1)에 배치될 수 있다. 제2양자점층(720)은 제2중심개구부(COP2)에 배치될 수 있다. 투과층(730)은 제3중심개구부(COP3)에 배치될 수 있다.
컬럼 스페이서(800)는 뱅크(600) 상에 배치될 수 있다. 일 실시예에서, 컬럼 스페이서(800)는 주변영역(PA)에 배치될 수 있다. 평면도에서 컬럼 스페이서(800)는 복수의 주변개구부(POP)들에 둘러싸일 수 있다. 일 실시예에서, 평면도에서 주변개구부(POP)는 컬럼 스페이서(800) 및 중심개구부(COP) 사이에 배치될 수 있다. 따라서, 컬럼 스페이서(800)가 형성될 때, 컬럼 스페이서(800)를 형성하는 물질이 중심개구부(COP)에 잔여하는 것이 방지 또는 감소될 수 있다.
컬럼 스페이서(800)는 평면도에서 컬럼 스페이서(800)의 외면(800S)을 가질 수 있다. 컬럼 스페이서(800)의 외면(800S)은 평면도에서 컬럼 스페이서(800)의 형상을 정의할 수 있다. 도 4에서 컬럼 스페이서(800)는 원형 형상인 것을 도시하고 있으나, 다른 실시예에서, 컬럼 스페이서(800)는 다각형 형상일 수도 있다.
평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 이상일 수 있다. 거리(d)는 컬럼 스페이서(800)의 외면(800S)으로부터 뱅크(600)의 내측면(IS)까지 연장된 선분의 길이로, 상기 선분은 컬럼 스페이서(800)의 중심(800C)으로부터 뱅크(600)의 내측면(IS)까지 연장된 선분의 일부일 수 있다.
제1내측면(IS1) 및 제2내측면(IS2) 사이의 제1거리(ISd1)와 컬럼 스페이서(800)의 폭(800w)의 차이는 30 ㎛ 이상일 수 있다. 컬럼 스페이서(800)의 폭(800w)은 서로 반대되는 컬럼 스페이서(800)의 외면(800S)의 일부와 컬럼 스페이서(800)의 외면(800S)의 다른 일부를 연결하는 가상의 선분 사이의 거리일 수 있으며, 상기 가상의 선분은 컬럼 스페이서(800)의 중심(800C)을 지날 수 있다. 일 실시예에서, 컬럼 스페이서(800)의 폭(800w)은 약 20 ㎛ 일 수 있다.
15 ㎛는 컬럼 스페이서(800)를 형성할 때 공정 마진(margin)을 고려한 값일 수 있다. 컬럼 스페이서(800)가 형성되는 영역 주위에는 복수의 주변개구부(POP)들이 배치될 수 있으며, 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적은 충분하지 않을 수 있다. 이러한 경우, 컬럼 스페이서(800)가 형성될 때, 컬럼 스페이서(800)가 기 설정된 형상을 구비하지 못할 수 있다. 본 실시예에서, 평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 이상이므로, 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적이 충분할 수 있으며 컬럼 스페이서(800)가 유실되는 현상이 방지 또는 감소될 수 있다.
일 실시예에서, 평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 내지 16 ㎛의 범위를 가질 수 있다. 따라서, 컬럼 스페이서(800)의 주변에 배치된 주변개구부(POP)의 면적이 충분하게 확보될 수 있으며 기능층(700)이 뱅크(600)의 상면에 형성되는 것이 방지 또는 감소될 수 있다.
도시하지 않았으나, 이러한 컬럼 스페이서(800)는 뱅크(600) 상에 복수개로 구비될 수 있다. 이를 다시 말하면, 복수의 컬럼 스페이서(800)들은 뱅크(600) 상에 배치될 수 있다. 복수의 컬럼 스페이서(800)들은 서로 이격될 수 있다. 일부 실시예에서, 복수의 컬럼 스페이서(800)들 중 어느 하나에서, 거리(d)는 공정 마진에 의해 15 ㎛ 보다 작을 수 있다. 그러나, 복수의 스페이서(800)들은 각각 충분한 면적을 가진 뱅크(800) 상에 배치되므로 컬럼 스페이서(800)가 유실되는 현상이 방지 또는 감소될 수 있다.
도 5는 도 4의 컬러 패널(20)의 C-C'선에 따라 개략적으로 나타낸 단면도이다. 도 5에 있어서, 도 4와 동일한 참조부호는 동일부재를 의미하는 바 중복된 설명은 생략하기로 한다.
도 5를 참조하면, 컬러 패널(20)은 상부기판(400), 컬러필터층(500), 제1캡핑층(CL1), 뱅크(600), 제2캡핑층(CL2), 및 컬럼 스페이서(800)를 포함할 수 있다. 상부기판(400)은 주변영역(PA)을 포함할 수 있다.
컬러필터층(500)은 상부기판(400) 상에 배치될 수 있다. 일 실시예에서, 컬러필터층(500)은 상부기판(400) 및 뱅크(600) 사이에 배치될 수 있다. 컬러필터층(500)은 서로 다른 파장대역의 광을 통과시키는 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)를 포함할 수 있다. 일 실시예에서, 상부기판(400) 상에 제3컬러필터(530)가 배치될 수 있다. 제1컬러필터(510)는 제3컬러필터(530) 상에 배치될 수 있다. 제2컬러필터(520)는 제1컬러필터(510) 상에 배치될 수 있다. 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 서로 중첩하므로 광차단부(BP)를 구성할 수 있다. 따라서, 별도의 차광 부재 없이도 컬러필터층(500)은 주변영역(PA)에서 빛이 통과하는 것을 방지 또는 감소시킬 수 있다.
제1캡핑층(CL1)은 컬러필터층(500) 상에 배치될 수 있으며, 뱅크(600)는 제1캡핑층(CL1) 상에 배치될 수 있다. 일 실시예에서, 뱅크(600)의 두께(600t)는 5 ㎛ 이상일 수 있다. 일 실시예에서, 뱅크(600)의 두께(600t)는 10 ㎛ 내지 12 ㎛의 범위를 가질 수 있다. 뱅크(600)는 주변개구부(POP)를 구비할 수 있다. 주변개구부(POP)는 광차단부(BP)와 중첩할 수 있다. 따라서, 뱅크(600)가 주변개구부(POP)를 구비하더라도 주변영역(PA)에서 광이 통과하지 못할 수 있다. 주변개구부(POP)는 서로 인접한 제1주변개구부(POP1) 및 제2주변개구부(POP2)를 포함할 수 있다. 제1주변개구부(POP1)는 뱅크(600)의 제1내측면(IS1)으로 정의될 수 있다. 제2주변개구부(POP2)는 뱅크(600)의 제2내측면(IS2)으로 정의될 수 있다. 일 실시예에서, 제1내측면(IS1) 및 제2내측면(IS2) 사이의 제1거리(ISd1)는 컬럼 스페이서(800)의 폭(800w) 및 30 ㎛의 합보다 크거나 같을 수 있다.
뱅크(600)는 평탄화영역(PLA), 개구영역(OPA), 및 굴곡영역(CVA)을 포함할 수 있다. 평탄화영역(PLA)은 평탄한 제1면(S1)을 가질 수 있다. 평탄화영역(PLA)은 주변개구부(POP)와 중첩하지 않는 영역일 수 있다. 개구영역(OPA)은 주변개구부(POP)와 중첩하는 영역일 수 있다. 이를 다시 말하면, 개구영역(OPA)은 뱅크(600)가 배치되지 않는 영역일 수 있다. 일 실시예에서, 개구영역(OPA)은 제1개구영역(OPA1) 및 제2개구영역(OPA2)을 포함할 수 있다. 제1개구영역(OPA1)은 제1주변개구부(POP1)와 중첩할 수 있다. 제2개구영역(OPA2)은 제2주변개구부(POP2)와 중첩할 수 있다. 굴곡영역(CVA)은 평탄화영역(PLA) 및 개구영역(OPA) 사이에 배치될 수 있다. 굴곡영역(CVA)은 굴곡진 제2면(S2)을 가질 수 있다. 굴곡진 제2면(S2)은 평탄한 제1면(S1)과 연결될 수 있다. 일 실시예에서, 뱅크(600)는 유기물질을 포함할 수 있으며, 뱅크(600)는 도포된 유기물질을 노광한 후 현상 및 경화하여 형성될 수 있다. 이러한 경우, 개구영역(OPA)과 인접한 굴곡영역(CVA)에서 뱅크(600)의 제2면(S2)은 라운드진 형상으로 형성될 수 있다. 따라서, 제2면(S2)은 굴곡을 가질 수 있다.
제2캡핑층(CL2)은 뱅크(600) 및 제1캡핑층(CL1) 상에 배치될 수 있다. 제2캡핑층(CL2)은 뱅크(600)를 덮을 수 있다.
컬럼 스페이서(800)는 뱅크(600) 상에 배치될 수 있다. 일 실시예에서, 컬럼 스페이서(800)는 제2캡핑층(CL2) 상에 배치될 수 있다. 컬럼 스페이서(800)는 제1면(S1) 상에 배치될 수 있다. 만약, 컬럼 스페이서(800)가 제2면(S2)에 배치되는 경우, 컬럼 스페이서(800)는 기 설정된 형상이나 두께를 가지지 못할 수 있다. 이러한 경우, 컬럼 스페이서(800)의 기능이 수행되지 않을 수 있다. 본 실시예에서, 컬럼 스페이서(800)는 평탄한 제1면(S1)에 배치되므로, 컬럼 스페이서(800)는 기 설정된 형상이나 두께를 가질 수 있으며, 위치에 따른 충진층의 두께가 일정하게 유지될 수 있다.
일 실시예에서, 컬럼 스페이서(800)의 두께(800t)는 약 2.5 ㎛ 일 수 있다. 다른 실시예에서, 컬럼 스페이서(800)의 두께(800t)는 2.5 ㎛ 보다 작거나 클 수 있다.
컬럼 스페이서(800)는 평면도에서 컬럼 스페이서(800)의 외면(800S)을 가질 수 있다. 평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 이상일 수 있다. 제1내측면(IS1) 및 제2내측면(IS2) 사이의 제1거리(ISd1)와 컬럼 스페이서(800)의 폭(800w)의 차이는 30 ㎛ 이상일 수 있다. 따라서, 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적이 충분할 수 있다. 이러한 경우, 컬럼 스페이서(800)의 상면(800US)은 실질적으로 평탄하거나 작을 곡률을 가질 수 있다. 또한, 컬럼 스페이서(800)가 유실되는 현상이 방지 또는 감소될 수 있다.
일 실시예에서, 평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 내지 16 ㎛의 범위를 가질 수 있다. 따라서, 컬럼 스페이서(800)의 주변에 배치된 주변개구부(POP)의 면적이 충분하게 확보될 수 있으며 기능층(700)이 뱅크(600)의 상면에 형성되는 것이 방지 또는 감소될 수 있다.
도 6a는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 나타낸 평면도이다. 도 6b 내지 도 6f는 본 발명의 일 실시예에 따른 표시 장치의 제조방법을 나타낸 단면도이다. 도 6b 내지 도 6e는 도 6a의 뱅크(600)를 D-D'선에 따라 나타낸 단면도이다. 도 6a 내지 도 6f에 있어서, 도 3 내지 도 5와 동일한 참조부호는 동일부재를 의미하므로 중복된 설명은 생략하기로 한다.
도 6a 및 도 6b를 참조하면, 제조중인 컬러 패널에서, 컬러필터층(500)은 상부기판(400) 상에 배치될 수 있다. 컬러필터층(500)은 서로 다른 파장대역의 광을 통과시키는 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)를 포함할 수 있다. 제1컬러필터(510), 제2컬러필터(520), 및 제3컬러필터(530)는 서로 중첩하므로 광차단부(BP)를 구성할 수 있다. 따라서, 별도의 차광 부재 없이도 컬러필터층(500)은 주변영역(PA)에서 빛이 통과하는 것을 방지 또는 감소시킬 수 있다. 제1캡핑층(CL1)은 컬러필터층(500) 상에 배치될 수 있다.
뱅크(600)는 제1캡핑층(CL1) 상에 배치될 수 있다. 일 실시예에서, 뱅크(600)의 두께(600t)는 5 ㎛ 이상일 수 있다. 일 실시예에서, 뱅크(600)의 두께(600t)는 10 ㎛ 내지 12 ㎛의 범위를 가질 수 있다. 일 실시예에서, 주변개구부(POP)를 구비한 뱅크(600)는 상부기판(400) 상에 배치될 수 있다. 일 실시예에서, 주변개구부(POP)는 제1주변개구부(POP1), 제2주변개구부(POP2), 및 제3주변개구부(POP3)를 포함할 수 있다. 제1주변개구부(POP1) 및 제2주변개구부(POP2)는 서로 인접할 수 있다. 제1주변개구부(POP1) 및 제3주변개구부(POP3)는 서로 인접할 수 있다. 제1주변개구부(POP1)는 뱅크(600)의 제1내측면(IS1)으로 정의될 수 있다. 제2주변개구부(POP2)는 뱅크(600)의 제2내측면(IS2)으로 정의될 수 있다. 제3주변개구부(POP3)는 뱅크(600)의 제3내측면(IS3)으로 정의될 수 있다.
일 실시예에서, 제2내측면(IS2) 및 제3내측면(IS3) 사이의 제2거리(ISd2)는 30 ㎛ 이하일 수 있다. 일 실시예에서, 제2거리(ISd2)는 14 ㎛ 내지 22 ㎛의 범위를 가질 수 있다. 제1거리(ISd1)는 제2거리(ISd2)보다 클 수 있다.
뱅크(600)는 먼저 유기물질을 제1캡핑층(CL1) 상에 배치시킨 후, 노광하고, 현상 및 경화 공정으로 형성될 수 있다. 따라서, 뱅크(600)는 평탄화영역(PLA), 개구영역(OPA), 및 굴곡영역(CVA)을 포함할 수 있다. 평탄화영역(PLA)은 평탄한 제1면(S1)을 가질 수 있다. 개구영역(OPA)은 주변개구부(POP)와 중첩하는 영역일 수 있다. 굴곡영역(CVA)은 평탄화영역(PLA) 및 개구영역(OPA) 사이에 배치될 수 있다. 굴곡영역(CVA)은 굴곡진 제2면(S2)을 가질 수 있다. 굴곡진 제2면(S2)은 평탄한 제1면(S1)과 연결될 수 있다.
제2캡핑층(CL2)은 뱅크(600) 및 제1캡핑층(CL1) 상에 배치될 수 있다. 제2캡핑층(CL2)은 뱅크(600)를 덮을 수 있다.
도 6c 내지 도 6e를 참조하면, 뱅크(600) 상에 컬럼 스페이서(800)를 형성할 수 있다. 일 실시예에서, 제2캡핑층(CL2) 상에 컬럼 스페이서(800)가 형성될 수 있다.
도 6c를 참조하면, 뱅크(600) 상에 유기물질층(800L)을 형성할 수 있다. 유기물질층(800L)은 유기물질을 포함할 수 있다. 일 실시예에서, 유기물질층(800L)은 아크릴 계열의 물질을 포함할 수 있다. 유기물질층(800L)은 주변영역(PA)에서 연속적으로 연장될 수 있다.
유기물질층(800L)의 상면(LUS)은 뱅크(600)와 중첩하는 영역에서 볼록한 형상을 가질 수 있다. 일 실시예에서, 상부기판(400)으로부터 뱅크(600)와 중첩하는 유기물질층(800L)의 제1상면(LUS1)까지의 거리(800d1)는 상부기판(400)으로부터 주변개구부(POP)와 중첩하는 유기물질층(800L)의 제2상면(LUS2)까지의 거리(800d2)보다 클 수 있다. 이는 유기물질층(800L)에 포함된 유기물질이 흐름성을 가지기 때문일 수 있다.
유기물질층(800L)은 제1물질영역(800A1), 제2물질영역(800A2), 및 제3물질영역(800A3)을 포함할 수 있다. 제1물질영역(800A1)은 뱅크(600)와 중첩할 수 있다. 제1물질영역(800A1)은 뱅크(600)와 중첩하면서 유기물질층(800L)의 상면(LUS)이 실질적으로 평탄하거나 상대적으로 작은 곡률을 가진 영역일 수 있다. 제2물질영역(800A2)은 주변개구부(POP)와 중첩할 수 있다. 제2물질영역(800A2)은 주변개구부(POP)와 중첩하면서 실질적으로 평탄하거나 상대적으로 작은 곡률을 가진 영역일 수 있다. 제3물질영역(800A3)은 제1물질영역(800A1) 및 제2물질영역(800A2) 사이에 배치될 수 있다. 제3물질영역(800A3)은 유기물질층(800L)의 상면(LUS)이 굴곡지고 상대적으로 높은 곡률을 가진 영역일 수 있다. 만약, 뱅크(600)의 평탄화영역(PLA)이 충분히 넓지 않다면, 제1물질영역(800A1)이 협소하게 형성될 수 있다. 따라서, 실질적으로 평탄한 상면을 가진 제1물질영역(800A1)이 충분히 넓어지기 위해서 뱅크(600)의 평탄화영역(PLA)이 충분히 넓어야 할 수 있다.
도 6d를 참조하면, 노광기(EP)가 얼라인될 수 있다. 노광기(EP)는 제1물질영역(800A1)과 중첩하도록 얼라인될 수 있다. 일 실시예에서, 노광기(EP)는 평탄화영역(PLA)과 중첩하도록 얼라인될 수 있다. 그 다음, 노광기(EP)는 유기물질층(800L)을 노광시킬 수 있다.
일 실시예에서, 노광기(EP)는 기 설정된 위치에 얼라인되지 못할 수 있다. 예를 들어, 노광기(EP)의 중심(EPC)은 기 설정된 위치에서 얼라인 오차(EPe)만큼 벗어날 수 있다.
도 6e를 참조하면, 유기물질층이 현상되고 경화될 수 있으며 컬럼 스페이서(800)의 외면(800S)이 형성될 수 있다. 유기물질층은 약 230 ℃에서 열경화될 수 있다. 일 실시예에서, 컬럼 스페이서(800)의 폭(800w)은 기 설정된 폭으로 형성되지 않을 수 있다. 예를 들어, 제1주변개구부(POP1)와 대향하는 컬럼 스페이서(800)의 외면(800S)의 일부는 형성 오차(800e)만큼 제1주변개구부(POP1)와 더 가깝게 위치하거나 형성 오차(800e)만큼 제1주변개구부(POP1)와 더 멀게 위치할 수 있다. 다른 예로, 제2주변개구부(POP2)와 대향하는 컬럼 스페이서(800)의 외면(800S)의 다른 일부는 형성 오차(800e)만큼 제2주변개구부(POP2)와 더 가깝게 위치하거나 형성 오차(800e)만큼 제2주변개구부(POP2)와 더 멀게 위치할 수 있다.
컬럼 스페이서(800)는 평탄화영역(PLA)에 형성될 수 있다. 컬럼 스페이서(800)는 제1면(S1) 상에 배치될 수 있다. 만약, 컬럼 스페이서(800)가 제2면(S2)에 배치되는 경우, 컬럼 스페이서(800)는 기 설정된 형상이나 두께를 가지지 못할 수 있다. 이러한 경우, 컬럼 스페이서(800)의 기능이 수행되지 않을 수 있다. 본 실시예에서, 컬럼 스페이서(800)는 평탄한 제1면(S1)에 배치되므로 컬럼 스페이서(800)는 기 설정된 형상이나 두께를 가질 수 있다.
일 실시예에서, 컬럼 스페이서(800)의 두께(800t)는 약 2.5 ㎛ 일 수 있다. 다른 실시예에서, 컬럼 스페이서(800)의 두께(800t)는 2.5 ㎛ 보다 작거나 클 수 있다.
평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 이상일 수 있다. 제1내측면(IS1) 및 제2내측면(IS2) 사이의 제1거리(ISd1)와 컬럼 스페이서(800)의 폭(800w)의 차이는 30 ㎛ 이상일 수 있다. 이를 다시 말하면, 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적은 충분하게 유지될 수 있다. 이는 컬럼 스페이서(800)를 형성할 때 마진(margin) 또는 오차를 고려하기 위한 것일 수 있다. 또한, 15 ㎛는 이러한 마진 또는 오차가 고려하여 산출된 값일 수 있다.
먼저, 도 6b를 참조하여 설명한 바와 같이 뱅크(600)는 평탄화영역(PLA), 개구영역(OPA), 및 굴곡영역(CVA)을 포함할 수 있다. 이러한 경우, 컬럼 스페이서(800)는 평탄화영역(PLA)에 형성될 수 있으며, 굴곡영역(CVA)에 의한 마진 또는 오차가 고려될 수 있다. 굴곡영역(CVA)에 의한 마진 또는 오차는 약 3 ㎛일 수 있다.
그 다음, 도 6c를 참조하여 설명한 바와 같이 유기물질층(800L)은 제1물질영역(800A1), 제2물질영역(800A2), 및 제3물질영역(800A3)을 포함할 수 있다. 이러한 경우, 제1물질영역(800A1)의 유기물질층(800L)으로부터 평탄한 상면(800US)을 가진 컬럼 스페이서(800)가 형성될 수 있다. 제3물질영역(800A3)의 유기물질층(800L)으로부터 컬럼 스페이서(800)가 형성되는 경우, 굴곡지고 상대적으로 높은 곡률을 가진 상면(800US)을 가진 컬럼 스페이서(800)가 형성될 수 있다. 따라서, 제3물질영역(800A3)에 의한 마진 또는 오차가 고려될 수 있다. 제3물질영역(800A3)에 의한 마진 또는 오차는 약 5 ㎛일 수 있다.
그 다음, 도 6d를 참조하여 설명한 바와 같이, 노광기(EP)의 얼라인 오차(EPe)가 고려될 수 있다. 노광기(EP)에 의한 마진 또는 오차는 약 5 ㎛일 수 있다.
그 다음, 도 6e를 참조하여 설명한 바와 같이, 유기물질층이 현상되고 경화될 때 컬럼 스페이서(800)의 외면(800S)의 위치에 대한 오차인 형성 오차(800e)가 고려될 수 있다. 형성 오차(800e)는 약 2 ㎛일 수 있다.
따라서, 컬럼 스페이서(800)를 형성하는 공정에서, 상술한 모든 오차들을 고려하였을 때 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적은 충분히 넓어야 할 수 있다. 상술한 모든 오차들의 합으로, 평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 이상이어야 할 수 있다. 이러한 경우, 컬럼 스페이서(800)의 상면(800US)은 실질적으로 평탄하거나 작을 곡률을 가질 수 있다. 또한, 컬럼 스페이서(800)가 유실되는 현상이 방지 또는 감소될 수 있다.
일 실시예에서, 평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 내지 16 ㎛의 범위를 가질 수 있다. 따라서, 컬럼 스페이서(800)의 주변에 배치된 주변개구부(POP)의 면적이 충분하게 확보될 수 있으며 기능층(700)이 뱅크(600)의 상면에 형성되는 것이 방지 또는 감소될 수 있다.
도시하지 않았으나, 이러한 컬럼 스페이서(800)는 뱅크(600) 상에 복수개로 형성될 수 있다. 이를 다시 말하면, 복수의 컬럼 스페이서(800)들은 뱅크(600) 상에 형성될 수 있다. 복수의 컬럼 스페이서(800)들은 서로 이격될 수 있다. 일부 실시예에서, 복수의 컬럼 스페이서(800)들 중 어느 하나에서, 거리(d)는 공정 마진에 의해 15 ㎛ 보다 작을 수 있다. 그러나, 복수의 스페이서(800)들은 각각 충분한 면적을 가진 뱅크(800) 상에 형성되므로 컬럼 스페이서(800)가 유실되는 현상이 방지 또는 감소될 수 있다.
도 6f를 참조하면, 컬럼 스페이서(800)가 봉지층(300)을 대향하도록 컬럼 스페이서(800)를 봉지층(300) 상에 배치시킬 수 있다. 충진층(30)은 발광 패널(10) 및 컬러 패널(20) 사이에 배치될 수 있다. 일 실시예예서, 충진층(30)은 봉지층(300) 및 뱅크(600) 사이에 배치될 수 있다. 컬럼 스페이서(800)는 봉지층(300) 및 뱅크(600)를 이격시킬 수 있으며 충진층(30)을 관통할 수 있다. 따라서, 컬럼 스페이서(800)는 발광소자와 기능층(700)을 균일한 간격으로 이격시킬 수 있다. 또한, 충진층(30)은 표시영역(DA)에 균일한 두께로 배치될 수 있다.
도 7은 본 발명의 비교예로서 컬러 패널(20)을 개략적으로 나타낸 단면도이다. 도 8a 및 도 8b는 본 발명의 비교예로서 뱅크 상에 형성된 컬럼 스페이서를 나타낸 평면 이미지이다.
도 7을 참조하면, 비교예에서 평면도에서 컬럼 스페이서(800)의 외면(800S)으로부터 주변개구부(POP)를 정의하는 뱅크(600)의 내측면(IS)까지의 거리(d)는 15 ㎛ 보다 작을 수 있다. 이를 다시 말하면, 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적은 충분하지 않을 수 있다. 이러한 경우, 뱅크(600) 상에 컬럼 스페이서(800)가 형성되더라도, 컬럼 스페이서(800)의 상면(800US)은 평탄하지 않을 수 있다. 따라서, 컬럼 스페이서(800)의 기능이 수행되지 않을 수 있다.
도 8a 및 도 8b를 참조하면, 평면도에서 컬럼 스페이서(800)의 외면으로부터 주변개구부를 정의하는 뱅크(600)의 내측면까지의 거리는 약 7 ㎛로 설계되어 형성될 수 있다. 이와 같이 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적은 충분하지 않은 경우, 컬럼 스페이서(800)가 뱅크(600) 상에 유실된 상태로 형성될 수 있다. 따라서, 컬럼 스페이서(800)의 기능이 수행되지 않을 수 있다. 본 실시예에서, 컬럼 스페이서(800)가 배치되는 뱅크(600)의 면적이 충분하므로, 컬럼 스페이서(800)의 상면은 실질적으로 평탄하거나 작을 곡률을 가질 수 있으며, 컬럼 스페이서(800)가 유실되는 현상이 방지 또는 감소될 수 있다.
도 9a는 본 발명의 실시예에 따라 제조된 복수의 표시 장치들에 대한 실험 결과이다. 도 9b는 본 발명의 비교예에 따라 제조된 복수의 표시 장치들에 대한 실험 결과이다.
도 9a 및 도 9b를 참조하면, 복수의 표시 장치들은 동시에 제조될 수 있다. 일 실시예에서, 원장 기판 상에 복수의 셀영역들을 형성할 수 있으며, 분리된 복수의 셀영역들은 각각 표시 장치가 될 수 있다. 일 실시예에서, 복수의 셀영역들은 제1셀영역(C1), 제2셀영역(C2), 제3셀영역(C3), 제4셀영역(C4), 및 제5셀영역(C5)을 포함할 수 있다.
도 9a를 참조하면, 제1셀영역(C1), 제2셀영역(C2), 제3셀영역(C3), 제4셀영역(C4), 및 제5셀영역(C5)에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리를 15 ㎛ 이상으로 설계하였다. 이러한 경우, 컬럼 스페이서가 유실된 셀영역은 없었다. 또한, 제1셀영역(C1)에서 충진층의 평균 두께는 2.84 ㎛로 측정되었다. 제2셀영역(C2)에서 충진층의 평균 두께는 2.75 ㎛로 측정되었다. 제3셀영역(C3)에서 충진층의 평균 두께는 2.80 ㎛로 측정되었다. 제4셀영역(C4)에서 충진층의 평균 두께는 2.82 ㎛로 측정되었다. 제5셀영역(C5)에서 충진층의 평균 두께는 2.78 ㎛로 측정되었다. 따라서, 복수의 셀영역들에서 충진층의 평균 두께가 대체적으로 동일함을 확인하였다.
도 9b를 참조하면, 제1셀영역(C1), 제2셀영역(C2), 제3셀영역(C3)에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리를 15 ㎛ 보다 작게 설계하였다. 구체적으로, 제1셀영역(C1), 제2셀영역(C2), 제3셀영역(C3)에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리를 대략 8 ㎛ 로 설계하였다. 이러한 경우, 제2셀영역(C2)에 컬럼 스페이서가 유실된 유실영역(LAR)이 형성된 것을 확인하였다. 또한, 제1셀영역(C1)에서 충진층의 평균 두께는 2.45 ㎛로 측정되었다. 제2셀영역(C2)에서 충진층의 평균 두께는 2.00 ㎛로 측정되었다. 제3셀영역(C3)에서 충진층의 평균 두께는 2.30 ㎛로 측정되었다.
제4셀영역(C4) 및 제5셀영역(C5)에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리를 15 ㎛ 이상으로 설계하였다. 제4셀영역(C4) 및 제5셀영역(C5)에서는 컬럼 스페이서가 유실영역이 형성되지 않았다. 또한, 제4셀영역(C4)에서 충진층의 평균 두께는 2.77 ㎛로 측정되었다. 제5셀영역(C5)에서 충진층의 평균 두께는 2.57 ㎛로 측정되었다. 즉, 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리를 15 ㎛ 이상으로 설계하는 경우, 컬럼 스페이서가 유실되는 것이 방지 또는 감소될 수 있으며 충진층의 평균 두께도 복수의 셀영역들에서 일정하게 유지될 수 있다.
도 10은 본 발명의 비교예 및 본 발명의 실시예를 비교한 표이다.
도 10을 참조하면, 비교예에서 평면도에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리는 약 7 ㎛ 일 수 있다. 이러한 경우, 단면도에서 뱅크 상에 형성된 컬럼 스페이서의 상면은 평탄하지 않고 봉긋 솟은 형상일 수 있다. 또한, 컬럼 스페이서가 뱅크 상에 유실된 상태로 형성될 수 있으며, 컬럼 스페이서의 기능이 수행되지 않을 수 있다.
실시예에서, 평면도에서 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리는 약 20 ㎛ 이상의 범위를 가질 수 있다. 예를 들어, 컬럼 스페이서의 외면으로부터 주변개구부를 정의하는 뱅크의 내측면까지의 거리는 20.2 ㎛ 이거나 21.75 ㎛ 일 수 있다. 이러한 경우, 단면도에서 뱅크 상에 형성된 컬럼 스페이서의 상면은 실질적으로 평탄하거나 작은 곡률을 가질 수 있으며, 컬럼 스페이서가 유실되는 현상이 방지 또는 감소될 수 있다.
이와 같은 본 발명은 도면에 도시된 일 실시예를 참고로 하여 설명하였으나 이는 예시적인 것에 불과하며 당해 분야에서 통상의 지식을 가진 자라면 이로부터 다양한 변형 및 실시예의 변형이 가능하다는 점을 이해할 것이다. 따라서, 본 발명의 진정한 기술적 보호 범위는 첨부된 특허청구범위의 기술적 사상에 의하여 정해져야 할 것이다.
1: 표시 장치
10, 20, 30: 발광 패널, 컬러 패널, 충진층
100: 하부기판
300, 400, 500: 봉지층, 상부기판, 컬러필터층
510, 520, 530: 제1컬러필터, 제2컬러필터, 제3컬러필터
600, 700, 800: 뱅크, 기능층, 컬럼 스페이서
800A1, 800A2, 800A3: 제1물질영역, 제2물질영역, 제3물질영역
800L: 유기물질층
IS, IS1, IS2, IS3: 내측면, 제1내측면, 제2내측면, 제3내측면
ISd1, ISd2: 제1거리, 제2거리
OPA, OPA1, OPA2: 개구영역, 제1개구영역, 제2개구영역
COP, POP: 중심개구부, 주변개구부
POP1, POP2, POP3: 제1주변개구부, 제2주변개구부, 제3주변개구부
S1, S2: 제1면, 제2면
BP: 광차단부
CA, PA: 중심영역, 주변영역
CVA, PLA: 굴곡영역, 평탄화영역
EP: 노광기
LE: 발광소자

Claims (20)

  1. 하부기판;
    상기 하부기판 상에 배치되며 발광층을 포함하는 발광소자;
    상기 발광소자가 사이에 개재되도록 상기 하부기판 상에 배치된 상부기판;
    상기 하부기판과 대향하는 상기 상부기판의 하면 상에 배치되며, 중심개구부 및 주변개구부를 구비한 뱅크;
    상기 중심개구부에 배치되며, 색변환물질 및 산란체 중 적어도 하나를 포함하는 기능층; 및
    상기 뱅크 상에 배치되며 상기 하부기판을 대향하는 컬럼 스페이서;를 포함하고,
    평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지의 거리는 15 ㎛ 이상인, 표시 장치.
  2. 제1항에 있어서,
    평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지 거리는 15 ㎛ 내지 16 ㎛의 범위를 가진, 표시 장치.
  3. 제1항에 있어서,
    상기 주변개구부는 서로 인접한 제1주변개구부 및 제2주변개구부를 포함하고,
    평면도에서 상기 컬럼 스페이서는 상기 제1주변개구부 및 상기 제2주변개구부 사이에 배치되며,
    상기 제1주변개구부를 정의하는 상기 뱅크의 제1내측면 및 상기 제2주변개구부를 정의하는 상기 뱅크의 제2내측면 사이의 제1거리와 상기 컬럼 스페이서의 폭의 차이는 30 ㎛ 이상인, 표시 장치.
  4. 제3항에 있어서,
    상기 주변개구부는 제1주변개구부와 인접한 제3주변개구부를 더 포함하고,
    평면도에서 상기 제1내측면 및 상기 제3주변개구부를 정의하는 상기 뱅크의 제3내측면 사이의 제2거리는 30 ㎛ 이하인, 표시 장치.
  5. 제1항에 있어서,
    상기 뱅크는 평탄한 제1면을 가진 평탄화영역, 상기 주변개구부와 중첩하는 개구영역, 및 상기 평탄화영역과 상기 개구영역 사이에 배치되고 굴곡진 제2면을 가진 굴곡영역을 포함하고,
    상기 컬럼 스페이서는 상기 제1면 상에 배치된, 표시 장치.
  6. 제1항에 있어서,
    상기 주변개구부는 복수의 주변개구부들을 포함하고,
    평면도에서 상기 컬럼 스페이서는 상기 복수의 주변개구부들에 둘러싸인, 표시 장치.
  7. 제1항에 있어서,
    상기 주변개구부는 복수의 주변개구부들을 포함하고,
    평면도에서 상기 복수의 주변개구부들은 상기 중심개구부를 둘러싸는, 표시 장치.
  8. 제1항에 있어서,
    상기 상부기판 및 상기 뱅크 사이에 배치된 컬러필터층;을 더 포함하고,
    상기 컬러필터층은 서로 다른 파장대역의 광을 통과시키는 제1컬러필터, 제2컬러필터, 및 제3컬러필터를 포함하며,
    상기 제1컬러필터, 상기 제2컬러필터, 및 상기 제3컬러필터는 상기 주변개구부와 중첩하는 광차단부를 구성하는, 표시 장치.
  9. 제1항에 있어서,
    상기 발광소자를 덮는 봉지층; 및
    상기 봉지층 및 상기 뱅크 사이에 배치된 충진층;을 더 포함하고,
    상기 컬럼 스페이서는 상기 봉지층 및 상기 뱅크를 이격시키고 상기 충진층을 관통하는, 표시 장치.
  10. 제1항에 있어서,
    상기 색변환물질은 양자점을 포함하는, 표시 장치.
  11. 상부기판 상에 주변개구부를 구비한 뱅크를 배치시키는 단계; 및
    상기 뱅크 상에 컬럼 스페이서를 형성하는 단계;를 포함하고,
    평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지의 거리는 15 ㎛ 이상인, 표시 장치의 제조방법.
  12. 제11항에 있어서,
    평면도에서 상기 컬럼 스페이서의 외면으로부터 상기 주변개구부를 정의하는 상기 뱅크의 내측면까지 거리는 15 ㎛ 내지 16 ㎛의 범위를 가진, 표시 장치의 제조방법.
  13. 제11항에 있어서,
    상기 주변개구부는 서로 인접한 제1주변개구부 및 제2주변개구부를 포함하고,
    평면도에서 상기 컬럼 스페이서는 상기 제1주변개구부 및 상기 제2주변개구부 사이에 배치되며,
    상기 제1주변개구부를 정의하는 상기 뱅크의 제1내측면 및 상기 제2주변개구부를 정의하는 상기 뱅크의 제2내측면 사이의 제1거리와 상기 컬럼 스페이서의 폭의 차이는 30 ㎛ 이상인, 표시 장치의 제조방법.
  14. 제13항에 있어서,
    상기 주변개구부는 제1주변개구부와 인접한 제3주변개구부를 더 포함하고,
    평면도에서 상기 제1내측면 및 상기 제3주변개구부를 정의하는 상기 뱅크의 제3내측면 사이의 제2거리는 30 ㎛ 이하인, 표시 장치의 제조방법.
  15. 제11항에 있어서,
    상기 뱅크 상에 컬럼 스페이서를 형성하는 단계는,
    상기 뱅크 상에 유기물질층을 형성하는 단계,
    노광기를 얼라인시키고 상기 유기물질층을 노광하는 단계, 및
    상기 유기물질층을 현상하고 경화하여 상기 컬럼 스페이서의 외면을 형성하는 단계를 포함하는, 표시 장치의 제조방법.
  16. 제15항에 있어서,
    상기 뱅크는 평탄한 제1면을 가진 평탄화영역, 상기 주변개구부와 중첩하는 개구영역, 및 상기 평탄화영역 및 상기 개구영역 사이에 배치되고 굴곡진 제2면을 가진 굴곡영역을 포함하고,
    상기 컬럼 스페이서는 상기 평탄화영역에 형성된, 표시 장치의 제조방법.
  17. 제15항에 있어서,
    상기 상부기판으로부터 상기 뱅크와 중첩하는 상기 유기물질층의 제1상면까지의 거리는 상기 상부기판으로부터 상기 주변개구부와 중첩하는 상기 유기물질층의 제2상면까지의 거리보다 큰, 표시 장치의 제조방법.
  18. 제15항에 있어서,
    상기 유기물질층은,
    상기 뱅크와 중첩하는 제1물질영역,
    상기 주변개구부와 중첩하는 제2물질영역, 및
    상기 제1물질영역 및 상기 제2물질영역 사이에 배치되며 상면이 굴곡진 제3물질영역을 포함하고,
    상기 노광기는 상기 제1물질영역과 중첩하도록 얼라인되는, 표시 장치의 제조방법.
  19. 제11항에 있어서,
    상기 상부기판 및 상기 뱅크 사이에는 컬러필터층이 배치되고,
    상기 컬러필터층은 서로 다른 파장대역의 광을 통과시키는 제1컬러필터, 제2컬러필터, 및 제3컬러필터를 포함하며,
    상기 제1컬러필터, 상기 제2컬러필터, 및 상기 제3컬러필터는 상기 주변개구부와 중첩하는 광차단부를 구성하는, 표시 장치의 제조방법.
  20. 제11항에 있어서,
    상기 컬럼 스페이서가 봉지층을 대향하도록 상기 컬럼 스페이서를 상기 봉지층 상에 배치시키는 단계;를 더 포함하고,
    상기 컬럼 스페이서는 상기 봉지층 및 상기 뱅크를 이격시키고 충진층을 관통하는, 표시 장치의 제조방법.
KR1020210173175A 2021-12-06 2021-12-06 표시 장치 및 표시 장치의 제조방법 KR20230085289A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
KR1020210173175A KR20230085289A (ko) 2021-12-06 2021-12-06 표시 장치 및 표시 장치의 제조방법
CN202211548381.8A CN116234368A (zh) 2021-12-06 2022-12-05 显示装置和制造显示装置的方法
US18/061,946 US20230180533A1 (en) 2021-12-06 2022-12-05 Display apparatus and method of manufacturing display apparatus

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210173175A KR20230085289A (ko) 2021-12-06 2021-12-06 표시 장치 및 표시 장치의 제조방법

Publications (1)

Publication Number Publication Date
KR20230085289A true KR20230085289A (ko) 2023-06-14

Family

ID=86570414

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210173175A KR20230085289A (ko) 2021-12-06 2021-12-06 표시 장치 및 표시 장치의 제조방법

Country Status (3)

Country Link
US (1) US20230180533A1 (ko)
KR (1) KR20230085289A (ko)
CN (1) CN116234368A (ko)

Also Published As

Publication number Publication date
CN116234368A (zh) 2023-06-06
US20230180533A1 (en) 2023-06-08

Similar Documents

Publication Publication Date Title
US11770960B2 (en) Color filter unit and display apparatus including the same
KR20200110505A (ko) 디스플레이 장치
KR20210057273A (ko) 디스플레이 장치 및 그 제조방법
KR20210012101A (ko) 컬러 패널 및 이를 포함하는 표시 장치
KR20210086791A (ko) 디스플레이 장치
KR20210142031A (ko) 표시 장치
KR20210133371A (ko) 디스플레이 장치
KR20210129309A (ko) 표시 장치 및 그 제조 방법
KR20230085289A (ko) 표시 장치 및 표시 장치의 제조방법
CN220402273U (zh) 显示设备
US20240155906A1 (en) Display apparatus
US12058912B2 (en) Display device and method of repairing the display device
CN220422357U (zh) 显示装置
US20230209950A1 (en) Display apparatus
CN219644494U (zh) 显示装置
CN219514543U (zh) 显示装置
US20230378401A1 (en) Display apparatus
US20230371340A1 (en) Display apparatus
KR20230105717A (ko) 표시 장치
US20240324414A1 (en) Display device and method of manufacturing the display device
KR20230078911A (ko) 표시장치 및 표시장치의 제조 방법
KR20230081929A (ko) 표시 장치 및 그 제조 방법
KR20230161017A (ko) 표시 장치
KR20230120222A (ko) 표시 장치
KR20240142668A (ko) 표시 장치 및 표시 장치의 제조방법