KR20230081360A - 디스플레이 장치 및 그 제조 방법 - Google Patents

디스플레이 장치 및 그 제조 방법 Download PDF

Info

Publication number
KR20230081360A
KR20230081360A KR1020210169334A KR20210169334A KR20230081360A KR 20230081360 A KR20230081360 A KR 20230081360A KR 1020210169334 A KR1020210169334 A KR 1020210169334A KR 20210169334 A KR20210169334 A KR 20210169334A KR 20230081360 A KR20230081360 A KR 20230081360A
Authority
KR
South Korea
Prior art keywords
color conversion
display device
layers
layer
barrier ribs
Prior art date
Application number
KR1020210169334A
Other languages
English (en)
Inventor
최준희
공기호
박정훈
이은성
김낙현
김주성
박영환
신동철
한주헌
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210169334A priority Critical patent/KR20230081360A/ko
Priority to EP22180461.0A priority patent/EP4187609A1/en
Priority to US17/847,806 priority patent/US20230170440A1/en
Priority to CN202210897402.0A priority patent/CN116207122A/zh
Publication of KR20230081360A publication Critical patent/KR20230081360A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H01L33/382—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission
    • H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars
    • H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components having potential barriers, specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06T—IMAGE DATA PROCESSING OR GENERATION, IN GENERAL
    • G06T19/00—Manipulating 3D models or images for computer graphics
    • G06T19/006—Mixed reality
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/005—Processes
    • H01L33/0093—Wafer bonding; Removal of the growth substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/04—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction
    • H01L33/06—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a quantum effect structure or superlattice, e.g. tunnel junction within the light emitting region, e.g. quantum confinement structure or tunnel barrier
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/14—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure
    • H01L33/145—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a carrier transport control structure, e.g. highly-doped semiconductor layer or current-blocking structure with a current-blocking structure
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/38—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/36—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
    • H01L33/40—Materials therefor
    • H01L33/405—Reflective materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/50—Wavelength conversion elements
    • H01L33/501—Wavelength conversion elements characterised by the materials, e.g. binder
    • H01L33/502—Wavelength conversion materials
    • H01L33/504—Elements with two or more wavelength conversion materials
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/62—Arrangements for conducting electric current to or from the semiconductor body, e.g. lead-frames, wire-bonds or solder balls
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L25/00—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof
    • H01L25/16—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits
    • H01L25/167—Assemblies consisting of a plurality of individual semiconductor or other solid state devices ; Multistep manufacturing processes thereof the devices being of types provided for in two or more different main groups of groups H01L27/00 - H01L33/00, or in a single subclass of H10K, H10N, e.g. forming hybrid circuits comprising optoelectronic devices, e.g. LED, photodiodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0016—Processes relating to electrodes
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0025—Processes relating to coatings
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0041—Processes relating to semiconductor body packages relating to wavelength conversion elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0058—Processes relating to semiconductor body packages relating to optical field-shaping elements
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0008—Processes
    • H01L2933/0033—Processes relating to semiconductor body packages
    • H01L2933/0066—Processes relating to semiconductor body packages relating to arrangements for conducting electric current to or from the semiconductor body
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
    • H01L2933/0091—Scattering means in or on the semiconductor body or semiconductor body package
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/20—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies with a particular shape, e.g. curved or truncated substrate
    • H01L33/22—Roughened surfaces, e.g. at the interface between epitaxial layers
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/02—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor bodies
    • H01L33/26—Materials of the light emitting region
    • H01L33/30—Materials of the light emitting region containing only elements of Group III and Group V of the Periodic Table
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/44—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L33/00—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
    • H01L33/48—Semiconductor devices having potential barriers specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the semiconductor body packages
    • H01L33/58—Optical field-shaping elements
    • H01L33/60—Reflective elements

Landscapes

  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Manufacturing & Machinery (AREA)
  • General Physics & Mathematics (AREA)
  • Physics & Mathematics (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Computer Graphics (AREA)
  • General Engineering & Computer Science (AREA)
  • Software Systems (AREA)
  • Theoretical Computer Science (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)

Abstract

디스플레이 장치 및 그 제조 방법이 개시된다. 개시된 디스플레이 장치는, 서로 마주하는 제1 표면과 제2 표면, 상기 제1 표면 위로 돌출하여 연장된 복수의 격벽, 및 상기 복수의 격벽 사이에 위치한 복수의 개구 영역을 구비하는 제1 반도체층; 상기 제1 반도체층의 제2 표면에서 상기 복수의 개구 영역에 마주하여 배치된 복수의 활성층; 상기 복수의 활성층 아래에 각각 배치된 복수의 제2 반도체층; 인접한 두 활성층 사이 및 인접한 두 제2 반도체층 사이에 배치된 분리막; 및 상기 제1 반도체층의 제1 표면 상의 복수의 개구 영역 내에 배치된 복수의 색변환층;을 포함할 수 있다.

Description

디스플레이 장치 및 그 제조 방법 {Display apparatus and method of manufacturing the same}
개시된 실시예들은 디스플레이 장치 및 그 제조 방법에 관한 것으로서, 더욱 상세하게는 마이크로 발광 다이오드(light emitting diode; LED)를 이용한 고해상도 디스플레이 장치 및 그 제조 방법에 관한 것이다.
현재 디스플레이 장치로 LCD(liquid crystal display)와 OLED(organic light emitting diode) 디스플레이 등이 널리 사용되고 있다. 최근에는 마이크로 LED를 이용하여 고해상도 디스플레이 장치를 제작하는 기술이 각광을 받고 있다. 그러나, 마이크로 LED를 이용하여 고해상도 디스플레이 장치를 제작하기 위해서는 고효율의 마이크로 LED 칩들 제작하여야 하며, 마이크로 LED 칩들을 적절한 위치에 배열시키기 위해서 고난이도의 전사(transfer) 기술이 요구된다.
개선된 공정 수율을 갖는 디스플레이 장치의 제조 방법을 제공한다.
또한, 마스크를 사용하지 않고 색변환층 및 컬러 필터를 패터닝함으로써 공정 비용이 저감된 디스플레이 장치의 제조 방법을 제공한다.
또한, 색변환층 및 컬러 필터를 패터닝한 후에 잔여물이 거의 남지 않는 디스플레이 장치의 제조 방법을 제공한다.
마이크로 발광 다이오드를 이용한 고해상도 디스플레이 장치를 제공한다.
일 실시예에 따른 디스플레이 장치는, 서로 마주하는 제1 표면과 제2 표면, 상기 제1 표면 위로 돌출하여 연장된 복수의 격벽, 및 상기 복수의 격벽 사이에 위치한 복수의 개구 영역을 구비하는 제1 반도체층; 상기 제1 반도체층의 제2 표면에서 상기 복수의 개구 영역에 마주하여 배치된 복수의 활성층; 상기 복수의 활성층 아래에 각각 배치된 복수의 제2 반도체층; 인접한 두 활성층 사이 및 인접한 두 제2 반도체층 사이에 배치된 분리막; 및 상기 제1 반도체층의 제1 표면 상의 복수의 개구 영역 내에 배치된 복수의 색변환층;을 포함할 수 있다.
상기 복수의 격벽은 상기 제1 반도체층과 동일한 재료를 포함하며 상기 제1 반도체층의 제1 표면으로부터 일체로 연장될 수 있다.
상기 디스플레이 장치는 상기 복수의 격벽의 상부 표면 위에 배치된 공통 전극을 더 포함할 수 있다.
상기 공통 전극은 불투명한 금속 재료를 포함할 수 있다.
상기 디스플레이 장치는 상기 복수의 격벽의 측벽에 배치된 광 차단막을 더 포함할 수 있다.
상기 복수의 개구 영역 내에서 상기 제1 반도체층의 제1 표면은 광추출 패턴을 가질 수 있다.
상기 디스플레이 장치는 상기 복수의 제2 반도체층에 각각 전기적으로 연결된 복수의 반사 전극을 더 포함할 수 있다.
상기 제1 반도체층은 제1 도전형으로 도핑되며, 상기 복수의 제2 반도체층은 제1 도전형과 전기적으로 상반되는 제2 도전형으로 도핑될 수 있다.
인접한 두 격벽 사이의 간격은 상기 복수의 활성층 각각의 폭보다 클 수 있다.
예를 들어, 상기 복수의 활성층 각각의 폭은 0.1 ㎛ 내지 100 ㎛의 범위 내에 있을 수 있다.
상기 복수의 색변환층 각각의 높이는 상기 복수의 격벽의 높이보다 작을 수 있다.
상기 복수의 색변환층 각각은 포토레지스트 및 상기 포토레지스트 내에 분산된 양자점 또는 형광체를 포함할 수 있다.
상기 디스플레이 장치는, 상기 복수의 격벽 및 상기 복수의 색변환층 위에 배치되며 상기 복수의 색변환층으로부터 방출되는 빛에 대해 투과성을 갖는 절연층을 더 포함할 수 있다.
상기 복수의 개구 영역 중 적어도 하나의 개구 영역 내에 색변환층이 배치되지 않고 상기 절연층이 채워질 수 있다.
상기 디스플레이 장치는 상기 복수의 색변환층 위에 각각 배치된 복수의 흡수형 컬러 필터를 더 포함할 수 있다.
상기 복수의 흡수형 컬러 필터 각각은 상기 복수의 색변환층 중 대응하는 색변환층의 상부 표면과 직접 접촉하도록 배치될 수 있다.
다른 실시예에 따른 증강 현실 장치는, 영상을 형성하는 디스플레이 장치를 포함하는 투영 시스템; 및 상기 투영 시스템으로부터의 영상을 사용자의 눈으로 안내하는 광학계;를 포함하며, 상기 디스플레이 장치는: 서로 마주하는 제1 표면과 제2 표면, 상기 제1 표면 위로 돌출하여 연장된 복수의 격벽, 및 상기 복수의 격벽 사이에 위치한 복수의 개구 영역을 구비하는 제1 반도체층; 상기 제1 반도체층의 제2 표면에서 상기 복수의 개구 영역에 마주하여 배치된 복수의 활성층; 상기 복수의 활성층 아래에 각각 배치된 복수의 제2 반도체층; 인접한 두 활성 패턴 사이 및 인접한 두 제2 반도체 패턴 사이에 배치된 분리막; 및 상기 제1 반도체층의 제1 표면 상의 복수의 개구 영역 내에 배치된 복수의 색변환층;을 포함할 수 있다.
다른 실시예에 따른 디스플레이 장치의 제조 방법은, 성장 기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 형성하는 단계; 상기 제2 반도체층과 활성층을 복수의 제2 반도체층과 복수의 활성층으로 분리하는 분리막을 형성하는 단계; 상기 성장 기판을 제거하는 단계; 상기 성장 기판을 제거하여 노출된 상기 제1 반도체층의 표면 상에 패터닝된 공통 전극을 형성하는 단계; 상기 공통 전극 사이의 상기 제1 반도체층을 식각하여 복수의 격벽을 형성하는 단계; 및 상기 복수의 격벽 사이에 형성된 복수의 개구 영역에 복수의 색변환층을 형성하는 단계;를 포함하며, 상기 복수의 활성층이 상기 복수의 개구 영역에 마주하도록 상기 복수의 격벽이 형성될 수 있다.
상기 복수의 격벽을 형성하는 단계는: 건식 식각을 통해 경사진 측벽을 갖는 복수의 격벽을 형성하는 단계; 습식 식각을 통해 상기 복수의 격벽의 경사진 측벽의 경사도를 증가시키는 단계; 및 상기 복수의 격벽의 측벽에 광 차단막을 형성하는 단계;를 포함할 수 있다.
디스플레이 장치 제조 방법은, 상기 습식 식각을 수행하는 동안, 상기 복수의 격벽 사이에 형성된 복수의 개구 영역 내에서 상기 제1 반도체층의 표면에 광추출 패턴을 형성하는 단계를 더 포함할 수 있다.
상기 복수의 색변환층을 형성하는 단계는: 포토레지스트 및 상기 포토레지스트 내에 분산된 양자점 또는 형광체를 포함하는 색변환층 재료를 상기 복수의 격벽과 상기 복수의 격벽 사이에 형성된 복수의 개구 영역 위에 형성하는 단계; 상기 복수의 활성층 중 적어도 하나를 동작시켜 상기 색변환층 재료에 광을 조사함으로써 상기 색변환층 재료의 일 부분을 경화시키는 단계; 및 경화되지 않은 상기 색변환층 재료의 부분을 제거하는 단계;를 포함할 수 있다.
상기 디스플레이 장치 제조 방법은 상기 복수의 색변환층 위에 복수의 흡수형 컬러 필터를 형성하는 단계를 더 포함할 수 있다.
상기 복수의 흡수형 컬러 필터를 형성하는 단계는: 포토레지스트 및 상기 포토레지스트 내에 분산된 염료를 포함하는 컬러 필터 재료를 상기 복수의 격벽과 상기 복수의 격벽 사이에 형성된 복수의 색변환층 위에 형성하는 단계; 상기 복수의 활성층 중 적어도 하나를 동작시켜 상기 컬러 필터 재료에 광을 조사함으로써 상기 컬러 필터 재료의 일 부분을 경화시키는 단계; 및 경화되지 않은 상기 컬러 필터 재료의 부분을 제거하는 단계;를 포함할 수 있다.
상기 디스플레이 장치 제조 방법은, 상기 복수의 격벽과 상기 복수의 격벽 사이에 형성된 복수의 색변환층 위에 상기 복수의 색변환층으로부터 방출되는 빛에 대해 투과성을 갖는 절연층을 형성하는 단계를 더 포함할 수 있다.
상기 디스플레이 장치 제조 방법은, 상기 성장 기판을 제거하기 전에, 상기 복수의 제2 반도체층에 전기적으로 연결되는 복수의 반사 전극을 형성하는 단계를 더 포함할 수 있다.
개시된 실시예에 따르면 성장 기판 상에서 발광 소자와 구동 회로를 형성하기 때문에 고난이도의 전사 기술이 필요하지 않다. 따라서 디스플레이 장치의 제조 비용 및 제조 시간을 저감할 수 있다. 또한, 발광 소자의 반도체층을 격벽으로 사용함으로써 컬러 구현을 위한 색변환층 및 컬러 필터를 마스크 없이 패터닝 가능하기 때문에 디스플레이 장치의 제조 비용을 더욱 저감할 수 있다. 또한, 격벽에 빛샘 방지를 위한 구조를 쉽게 형성할 수 있기 때문에, 색변환층 및 컬러 필터를 패터닝한 후에 잔여물이 거의 남지 않는다.
도 1은 예시적인 실시예에 따른 디스플레이 장치의 개략적인 개념도이다.
도 2는 예시적인 실시예에 따른 디스플레이 장치의 개략적인 회로도이다.
도 3 내지 도 19는 일 실시예에 따른 디스플레이 장치의 예시적인 제조 공정을 개략적으로 보이는 단면도이다.
도 20은 다른 실시예에 따른 디스플레이 장치의 구성을 개략적으로 보이는 단면도이다.
도 21 내지 도 27은 다른 실시예에 따른 디스플레이 장치의 예시적인 제조 공정을 개략적으로 보이는 단면도이다.
도 28은 일 실시예에 따른 전자 장치의 개략적인 블록도이다.
도 29는 실시예들에 따른 디스플레이 장치가 모바일 장치에 적용된 예를 도시한다.
도 30은 실시예들에 따른 디스플레이 장치가 차량용 디스플레이 장치에 적용된 예를 도시한다.
도 31은 실시예들에 따른 디스플레이 장치가 증강 현실 안경 또는 가상 현실 안경에 적용된 예를 도시한다.
도 32는 실시예들에 따른 디스플레이 장치가 사이니지에 적용된 예를 도시한다.
도 33은 실시예들에 따른 디스플레이 장치가 웨어러블 디스플레이에 적용된 예를 도시한다.
이하, 첨부된 도면들을 참조하여, 디스플레이 장치 및 그 제조 방법에 대해 상세하게 설명한다. 이하의 도면들에서 동일한 참조부호는 동일한 구성요소를 지칭하며, 도면상에서 각 구성요소의 크기는 설명의 명료성과 편의상 과장되어 있을 수 있다. 또한, 이하에 설명되는 실시예는 단지 예시적인 것에 불과하며, 이러한 실시예들로부터 다양한 변형이 가능하다.
이하에서, "상부" 나 "상"이라고 기재된 것은 접촉하여 바로 위에 있는 것뿐만 아니라 비접촉으로 위에 있는 것도 포함할 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 다수의 표현을 포함한다. 또한 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
"상기"의 용어 및 이와 유사한 지시 용어의 사용은 단수 및 다수 모두에 해당하는 것일 수 있다. 방법을 구성하는 단계들에 대하여 명백하게 순서를 기재하거나 반하는 기재가 없다면, 이러한 단계들은 적당한 순서로 행해질 수 있으며, 반드시 기재된 순서에 한정되는 것은 아니다.
또한, 명세서에 기재된 "...부", "모듈" 등의 용어는 적어도 하나의 기능이나 동작을 처리하는 단위를 의미하며, 이는 하드웨어 또는 소프트웨어로 구현되거나 하드웨어와 소프트웨어의 결합으로 구현될 수 있다.
도면에 도시된 구성 요소들 간의 선들의 연결 또는 연결 부재들은 기능적인 연결 및/또는 물리적 또는 회로적 연결들을 예시적으로 나타낸 것으로서, 실제 장치에서는 대체 가능하거나 추가의 다양한 기능적인 연결, 물리적인 연결, 또는 회로 연결들로서 나타내어질 수 있다.
모든 예들 또는 예시적인 용어의 사용은 단순히 기술적 사상을 상세히 설명하기 위한 것으로서 청구범위에 의해 한정되지 않는 이상 이런 예들 또는 예시적인 용어로 인해 범위가 한정되는 것은 아니다.
도 1은 예시적인 실시예에 따른 디스플레이 장치의 개략적인 개념도이고, 도 2는 예시적인 실시예에 따른 디스플레이 장치의 개략적인 회로도이다. 도 1 및 도 2를 참조하면, 디스플레이 장치(100)는 표시 영역(display area)(DA)과 비표시 영역(non-display area)(NDA)으로 구분될 수 있다. 표시 영역(DA)은 영상을 표시하는 영역이다. 표시 영역(DA)은 영상을 표시하기 위한 복수의 화소(P)들을 포함할 수 있다. 복수의 화소(P)들은 표시 영역(DA) 내에서 2차원 어레이의 형태로 배열될 수 있다. 화소(P)들 각각은 서로 다른 색을 방출하는 서브 화소(SP)들을 포함할 수 있다.
또한, 디스플레이 장치(100)는 화소 어레이(101), 스캔 구동부(102), 데이터 구동부(103), 및 프로세서(104)를 포함할 수 있다. 화소 어레이(101)는 디스플레이 장치(100)의 표시 영역(DA)에 배치될 수 있다. 반면 스캔 구동부(102), 데이터 구동부(103), 및 프로세서(104)는 디스플레이 장치(100)의 비표시 영역(NDA)에 배치될 수 있다.
화소 어레이(101)는 2차원 어레이 형태로 배열된 복수의 화소(P) 또는 복수의 서브 화소(SP), 스캔 신호를 복수의 화소(P) 또는 서브 화소(SP)에 전달하는 복수의 스캔 라인(SL), 및 데이터 신호를 복수의 화소(P) 또는 서브 화소(SP)에 전달하는 복수의 데이터 라인(DL)을 포함할 수 있다. 복수의 스캔 라인(SL)은 스캔 구동부(102)로부터 스캔 신호를 인가 받기 위해 스캔 구동부(102)를 향해 연장되며, 복수의 데이터 라인(DL)은 데이터 구동부(103)로부터 데이터 신호를 인가 받기 위해 데이터 구동부(103)를 향해 연장된다.
복수의 스캔 라인(SL)과 복수의 데이터 라인(DL)은 서로 교차하는 방향으로 연장되어 있다. 도 2에는 복수의 스캔 라인(SL)이 X 방향으로 연장되고, 복수의 데이터 라인(DL)이 Y 방향으로 연장된 것으로 도시되어 있으나, 이에 반드시 한정되지 않으며, 복수의 데이터 라인(DL)과 복수의 스캔 라인(SL)의 연장 방향은 서로 바뀔 수도 있다. 복수의 스캔 라인(SL)과 복수의 데이터 라인(DL)이 교차하는 위치들에는 서브 화소(SP)가 각각 배치될 수 있다.
복수의 서브 화소(SP) 각각은 발광 소자 및 발광 소자를 구동시키기 위한 구동 트랜지스터를 포함할 수 있다. 발광 소자는 마이크로 규모일의 크기를 갖는 마이크로 발광 소자일 수 있다. 예를 들어, 발광 소자는 0.1 ㎛ 내지 100 ㎛의 범위의 크기를 가질 수 있다. 실시예에 따르면, 발광 소자와 구동 트래지스터는 하나의 성장 기판 위에서 함께 형성될 수 있다.
도 3 내지 도 19는 일 실시예에 따른 디스플레이 장치의 예시적인 제조 공정을 개략적으로 보이는 단면도이다.
먼저, 도 3을 참조하면, 성장 기판(201) 상에 제1 버퍼층(210)을 형성할 수 있다. 성장 기판(201)은, 예를 들어, 실리콘, 사파이어, 또는 GaAs를 포함할 수 있다. 제1 버퍼층(210)은, 예를 들어, 화학 기상 증착(chemical bapor deposition; CVD) 공정, 물리 기상 증착(physical vapor deposition; PVD) 공정, 또는 원자층 증착(atomic layer deposition; ALD) 공정을 이용하여 결정질을 갖도록 성장될 수 있다. 제1 버퍼층(210)은 성장 기판(201)과 후술하는 제1 반도체층(211) 사이의 격자 상수 차이로 인한 응력을 완화하기 위한 것이다. 이를 위해, 제1 버퍼층(210)의 격자 상수는 성장 기판(201)의 격자 상수와 제1 반도체층(211)의 격자 상수 사이의 값을 갖거나, 또는 제1 반도체층(211)의 격자 상수와 동일한 값을 가질 수 있다. 제1 버퍼층(210)은, 예를 들어, GaN, GaP, GaAs 등과 같은 Ⅲ-Ⅴ 족 화합물 반도체를 포함할 수 있다. 또한, 제1 버퍼층(210)은 제1 반도체층(211)과 동일한 도전형으로 도핑될 수 있다. 예를 들어, 제1 반도체층(211)이 n형으로 도핑되면 제1 버퍼층(210)은 n-GaN, n-GaP, 또는 n-GaAs를 포함할 수 있고, 제1 반도체층(211)이 p형으로 도핑되면 제1 버퍼층(210)은 p-GaN, p-GaP, 또는 p-GaAs를 포함할 수 있다.
제1 버퍼층(210) 상에는 순차적으로 제1 반도체층(211), 활성층(212), 및 제2 반도체층(213)이 형성될 수 있다. 제1 반도체층(211)은 제1 도전형으로 도핑되며 제2 반도체층(213)은 제1 도전형과 전기적으로 상반되는 제2 도전형으로 도핑될 수 있다. 예를 들어, 제1 반도체층(211)이 n형으로 도핑되고 제2 반도체층(213)이 p형으로 도핑되거나, 또는 제1 반도체층(211)이 p형으로 도핑되고 제2 반도체층(213)은 n형으로 도핑될 수 있다. 활성층(212)은 도핑되지 않는다. 제1 반도체층(211), 활성층(212), 및 제2 반도체층(213)은, 예를 들어, GaN, InGaN, AlGaInN, AlGaInP 등과 같은 Ⅲ-Ⅴ 족 화합물 반도체를 포함할 수 있다.
활성층(212)은 제1 반도체층(211) 및 제2 반도체층(213)으로부터 제공된 전자와 정공을 재결합하여 빛을 발생시킨다. 이를 위해, 활성층(212)은 장벽 사이에 양자우물이 배치된 양자우물 구조를 갖는다. 활성층(212) 내의 양자우물을 구성하는 재료의 에너지 밴드갭에 따라서 활성층(212)에서 발생하는 빛의 파장이 결정될 수 있다. 활성층(212)은 단 하나의 양자우물만을 가질 수도 있지만, 복수의 양자우물과 복수의 장벽이 번갈아 배치된 다중양자우물(MQW; multi-quantum well) 구조를 가질 수도 있다. 전도대(conduction band)에서 양자우물의 에너지는 장벽의 에너지보다 낮도록 선택될 수 있다. 이를 위해, 활성층(212) 내의 장벽과 양자우물은 서로 다른 화합물 반도체 또는 서로 다른 조성을 갖는 화합물 반도체를 포함할 수 있다.
도 4를 참조하면, 제2 반도체층(213)과 활성층(212)을 복수의 제2 반도체층(213)과 복수의 활성층(212)으로 분리하는 분리막(214)이 형성될 수 있다. 분리막(214)은, 예를 들어, 이온 주입 공정을 통해 제2 반도체층(213)과 활성층(212)에 불순물을 주입함으로써 형성될 수 있다. 예를 들어, 불순물은 아르곤(Ar) 원소를 포함할 수 있다. 이렇게 형성된 분리막(214)은 전기적으로 절연성을 가질 수 있다. 도 4의 단면도에는 복수의 분리막(214)이 성장 기판(201)의 상부 표면에 평행한 제1 방향(DR1)을 따라 일정한 간격으로 배열된 것처럼 보이지만, 분리막(214)은 실제로는 메시 형태를 갖는 하나의 층일 수 있으며, 복수의 활성층(212)과 복수의 제2 반도체층(213)은 2차원 배열된 형태를 가질 수 있다. 복수의 제2 반도체층(213)은 분리막(214)에 의해 서로 전기적으로 분리될 수 있으며, 복수의 활성층(212)은 분리막(214)에 의해 서로 전기적으로 분리될 수 있다. 복수의 활성층(212) 사이의 확실한 전기적 분리를 보장하기 위하여, 분리막(214)은 제1 반도체층(211)의 일부 영역까지 연장될 수 있다. 다시 말해, 분리막(214)의 두께는 활성층(212)의 두께와 제2 반도체층(213)의 두께와의 합과 같거나 또는 그보다 클 수 있다.
복수의 제2 반도체층(213)과 복수의 활성층(212)은 제1 반도체층(211)과 함께 복수의 발광 소자를 형성할 수 있다. 복수의 발광 소자는, 예를 들어, 마이크로 규모의 크기를 갖는 마이크로 발광 소자, 특히 마이크로 LED일 수 있다. 예를 들어, 제1 방향(DR1)을 따른 인접한 두 분리막(214) 사이의 간격, 또는 제1 방향(DR1)을 따른 복수의 활성층(212) 각각의 폭(W), 또는 제1 방향(DR1)을 따른 복수의 제2 반도체층(213) 각각의 폭(W)은 약 0.1 ㎛ 내지 약 100 ㎛의 범위 내에 있을 수 있다.
도 5를 참조하면, 분리막(214) 상에 패시베이션층(216)이 형성될 수 있다. 예를 들어, 복수의 제2 반도체층(213)과 분리막(214)을 모두 덮도록 패시베이션층 재료를 형성한 후에, 패터닝 공정을 통해 복수의 제2 반도체층(213)을 외부로 노출시킴으로써. 패시베이션층(216)이 형성될 수 있다. 패시베이션층(216)은 절연성 재료를 포함할 수 있다. 예를 들어, 패시베이션층(216)은 SiO2, Al2O3, SiN, AlN, 또는 이들의 조합을 포함할 수 있다.
그런 후, 복수의 제2 반도체층(213) 상에 복수의 반사 전극(215)이 각각 형성될 수 있다. 복수의 반사 전극(215)은, 예를 들어, 복수의 제2 반도체층(213)과 패시베이션층(216)을 모두 덮도록 반사 전극 재료를 형성한 후에, 패터닝 공정을 통해 패시베이션층(216)을 외부로 노출시킴으로써 형성될 수 있다. 각각의 반사 전극(215)은 패시베이션층(216)의 상부 표면의 일부 위로 더 연장될 수도 있다. 반사 전극(215)은 활성층(212)에서 발생한 빛에 대해 반사성을 갖는 금속 재료를 포함할 수 있다. 예컨대, 반사 전극(215)은 은(Ag), 알루미늄(Al), 인듐(In), 티타늄(Ti), 니켈(Ni), 구리(Cu), 크롬(Cr), 금(Au), 팔라듐(Pd), 텅스텐(W), 및 백금(Pt) 중 적어도 하나 또는 이들의 합금을 포함할 수 있다. 이러한 반사 전극(215)은 복수의 제2 반도체층(213) 중 대응하는 제2 반도체층에 전기적으로 연결될 수 있다. 도시되지는 않았지만, 서로 대응하는 반사 전극(215)과 제2 반도체층(213) 사이에는 오믹 컨택을 제공하기 위한 컨택층이 더 배치될 수도 있다.
또한, 복수의 반사 전극(215)과 패시베이션층(216) 상에 제1 절연층(217)이 형성될 수 있다. 제1 절연층(217)은, 예를 들어, 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정, 또는 원자층 증착(ALD) 공정을 통해 형성될 수 있다. 제1 절연층(217)은 제1 방향(DR1)을 따라 연장할 수 있다. 제1 절연층(217)은 복수의 반사 전극(215)과 패시베이션층(216)을 완전히 덮을 수 있다. 제1 절연층(217)은, 예를 들어, SiO2, Al2O3, SiN, AlN, 또는 이들의 조합을 포함할 수 있다.
도 6을 참조하면, 제1 절연층(217) 상에 제2 버퍼층(221)이 형성될 수 있다. 제2 버퍼층(221)은, 예를 들어, 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정, 또는 원자층 증착(ALD) 공정을 통해 형성될 수 있다. 제2 버퍼층(221)은 절연성 재료를 포함할 수 있다. 예컨대, 제2 버퍼층(221)은 SiO2, Al2O3, SiN, AlN, 또는 이들의 조합을 포함할 수 있다. 제2 버퍼층(221)은 후술하는 반도체 패턴(220)을 형성하기 위한 성장 기판의 역할을 할 수 있다.
그리고, 제2 버퍼층(221) 및 제1 절연층(217)을 관통하는 컨택(CT)들이 형성될 수 있다. 컨택(CT)들은 반사 전극(215)들에 각각 전기적으로 연결될 수 있다. 예를 들어, 컨택(CT)들은 대응하는 반사 전극(215)들에 각각 직접 접촉할 수 있다. 컨택(CT)들은 제2 버퍼층(221) 및 제1 절연층(217)을 관통하여 반사 전극(215)들을 각각 노출하는 개구들(미도시)을 형성한 후에 개구들 내에 도전성 재료를 채움으로써 형성될 수 있다. 도면에는 도전성 재료가 개구들을 완전히 채우는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예에서, 도전성 재료의 일부는 개구들에 의해 노출된 제2 버퍼층(221) 및 제1 절연층(217)의 표면을 따라 연장되고, 개구들을 완전히 채우지 않을 수도 있다. 컨택(CT)들의 상부는 제2 버퍼층(221) 상에 노출될 수 있다.
제2 버퍼층(221) 상에는 반도체 패턴(220)들이 형성될 수 있다. 반도체 패턴(220)들의 각각은 소스 영역(S), 드레인 영역(D), 및 채널 영역(C)을 포함할 수 있다. 반도체 패턴(220)들은 제2 버퍼층(221) 상에 비정질 반도체 패턴들을 형성하고 비정질 반도체 패턴들의 각각의 양 단부들에 레이저를 조사하여 결정화함으로써 형성될 수 있다. 예를 들어, 비정질 반도체 패턴들은 비정질 실리콘을 포함할 수 있다. 반도체 패턴(220)의 결정화된 양 단부들은 소스 영역(S)과 드레인 영역(D)으로 정의될 수 있다. 반도체 패턴(220)들의 각각의 양 단부들의 사이의 부분은 비정질일 수 있다. 반도체 패턴(220)의 비정질 부분은 채널 영역(C)으로 정의될 수 있다. 반도체 패턴(220)들은 그에 대응하는 분리막(214)들 위에 각각 제공될 수 있다. 다시 말해, 반도체 패턴(220)들 각각은, 성장 기판(201)의 상부 표면에 수직한 제2 방향(DR2)을 따라, 대응하는 분리막(214)에 중첩할 수 있으며 활성층(212)을 가리지 않도록 배치될 수 있다.
반도체 패턴(220)들, 제2 버퍼층(221), 및 컨택(CT)들 상에 제2 절연층(222)이 형성될 수 있다. 제2 절연층(222)은, 예를 들어, 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정, 또는 원자층 증착(ALD) 공정으로 형성될 수 있다. 제2 절연층(222)은 제1 방향(DR1)을 따라 연장될 수 있다. 제2 절연층(222)은 SiO2, Al2O3, SiN, AlN, 또는 이들의 조합을 포함할 수 있다. 제2 절연층(222)은 게이트 절연막의 기능을 할 수 있다.
또한, 제2 절연층(222) 상에는 게이트 전극(G)들이 형성될 수 있다. 게이트 전극(G)들은 제2 절연층(222)을 따라 연장되는 게이트 전극막(미도시)을 형성하고 게이트 전극막을 패터닝함으로써 형성될 수 있다. 게이트 전극막은, 예를 들어, 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정, 또는 원자층 증착(ALD) 공정을 수행하여 형성될 수 있다. 게이트 전극막은, 예를 들어, 금속 또는 폴리 실리콘과 같은 도전성 재료를 포함할 수 있다. 게이트 전극(G)들은 제2 절연층(222)에 대한 채널 영역(C)들의 반대편들에 각각 제공될 수 있다. 다시 말해, 게이트 전극(G)들은 채널 영역(C)들과 제2 방향(DR2)을 따라 중첩하도록 배치될 수 있다.
게이트 전극(G)들 및 제2 절연층(222) 상에는 제3 절연층(223)이 형성될 수 있다. 제3 절연층(223)은, 예를 들어, 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정, 또는 원자층 증착(ALD) 공정으로 형성될 수 있다. 제3 절연층(223)은 제1 방향(DR1)을 따라 연장할 수 있다. 제3 절연층(223)은 SiO2, Al2O3, SiN, AlN, 또는 이들의 조합을 포함할 수 있다.
그런 후, 제2 절연층(222) 및 제3 절연층(223)을 관통하는 드레인 수직 라인(DVL)들이 형성될 수 있다. 드레인 수직 라인(DVL)들은, 예를 들어, 금속과 같은 도전성 재료를 포함할 수 있다. 드레인 수직 라인(DVL)들은 제2 절연층(222) 및 제3 절연층(223)을 관통하여 드레인 영역(D)들을 각각 노출하는 개구들을 형성하고 개구들 내에 도전성 재료를 제공함으로써 형성될 수 있다. 도면에는 개구들 내에 제공된 도전성 재료가 개구들을 완전히 채우는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예에서, 도전성 재료는 개구들에 의해 노출된 제2 절연층(222) 및 제3 절연층(223)의 표면을 따라 연장되고, 개구들을 완전히 채우지 않을 수 있다. 드레인 수직 라인(DVL)들은 드레인 영역(D)들에 각각 전기적으로 연결될 수 있다. 예를 들어, 드레인 수직 라인(DVL)들 각각은 대응하는 드레인 영역(D)에 각각 직접 접촉할 수 있다.
드레인 수직 라인(DVL)들 상에는 드레인 수평 라인(DHL)들이 각각 형성될 수 있다. 드레인 수평 라인(DHL)들은 드레인 수직 라인(DVL)들을 형성할 때 함께 형성될 수 있다. 예를 들어, 드레인 수직 라인(DVL)들을 형성하기 위한 개구들 내에 도전성 재료을 제공할 때 제3 절연층(223)의 상부 표면 상에 도전성 재료가 제공될 수 있다. 제3 절연층(223)의 상부 표면 상에 제공되고, 드레인 수직 라인(DVL)들에 직접 접하는 도전성 재료는 드레인 수평 라인(DHL)들로 정의될 수 있다. 드레인 영역(D)들은 드레인 수직 라인(DVL)들 및 드레인 수평 라인(DHL)들에 의해 도 1 및 도 2를 참조하여 설명된 데이터 구동부(103)와 전기적으로 연결될 수 있다.
또한, 제2 절연층(222) 및 제3 절연층(223)을 관통하는 소스 수직 라인(SVL)들 및 컨택 수직 라인(CVL)들이 형성될 수 있다. 소스 수직 라인(SVL)들 및 컨택 수직 라인(CVL)들은 드레인 수직 라인(DVL)들이 형성될 때 함께 형성될 수 있다. 소스 수직 라인(SVL)들 및 컨택 수직 라인(CVL)들은, 예를 들어, 금속과 같은 도전성 재료를 포함할 수 있다. 소스 수직 라인(SVL)들 및 컨택 수직 라인(CVL)들은 제2 절연층(222) 및 제3 절연층(223)을 관통하여 소스 영역(S)들 및 컨택(CT)들을 각각 노출하는 개구들을 형성하고 개구들 내에 도전성 재료를 제공함으로써 형성될 수 있다. 도면에는 개구들 내에 제공된 도전성 재료가 개구들을 완전히 채우는 것으로 도시되었으나, 이는 예시적인 것이다. 다른 예에서, 도전성 재료는 개구들에 의해 노출된 제2 절연층(222) 및 제3 절연층(223)의 표면을 따라 연장되고 개구들을 완전히 채우지 않을 수도 있다. 소스 수직 라인(SVL)들은 소스 영역(S)들에 각각 전기적으로 연결될 수 있다. 예를 들어, 소스 수직 라인(SVL)들 각각은 대응하는 소스 영역(S)에 각각 직접 접촉할 수 있다. 또한, 컨택 수직 라인(CVL)들은 컨택(CT)들에 각각 전기적으로 연결될 수 있다. 예를 들어, 컨택 수직 라인(CVL)들 각각은 대응하는 컨택(CT)에 각각 직접 접촉할 수 있다.
소스 수직 라인(SVL)들 상에는 소스 수평 라인(SHL)들이 각각 형성될 수 있다. 소스 수평 라인(SHL)들은 소스 수직 라인(SVL)들을 형성할 때 함께 형성될 수 있다. 예를 들어, 소스 수직 라인(SVL)들을 형성하기 위한 개구들 내에 도전성 재료을 제공할 때 제3 절연층(223)의 상부 표면 상에 도전성 재료가 제공될 수 있다. 제3 절연층(223)의 상부 표면 상에 제공되고, 소스 수직 라인(SVL)들에 직접 접하는 도전성 재료는 소스 수평 라인(SHL)들로 정의될 수 있다.
소스 수평 라인(SHL)들은 제1 방향(DR1)을 따라 컨택 수직 라인(CVL)들 상으로 연장될 수 있다. 소스 수평 라인(SHL)들 각각은 서로 바로 인접한 소스 수직 라인(SVL)과 콘택 수직 라인(CVL)을 전기적으로 연결할 수 있다. 예를 들어, 소스 수평 라인(SHL)들 각각의 양측 단부는 서로 바로 인접한 소스 수직 라인(SVL)과 콘택 수직 라인(CVL)에 직접 접촉할 수 있다.
채널 영역(C), 소스 영역(S), 드레인 영역(D), 및 게이트 전극(G)은 구동 트랜지스터를 형성할 수 있다. 디스플레이 장치(100)의 구동 시, 구동 트랜지스터는 이에 바로 인접한 활성층(212)의 광 방출 동작을 제어할 수 있다. 따라서, 제1 방향(DR1)을 따라 배열된 제1 서브 화소 영역(SP1), 제2 서브 화소 영역(SP2), 및 제3 서브 화소 영역(SP3)이 정의될 수 있다. 구동 트랜지스터들 및 활성층(212)들은 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)들 내에 각각 제공될 수 있다.
도 7을 참조하면, 지금까지 형성된 제조물을 성장 기판(201)이 위쪽을 향하도록 지지 기판(110) 상에 배치시킬 수 있다. 이에 따라, 성장 기판(201)이 최상부에 위치하고 드레인 수평 라인(DHL) 및 소스 수평 라인(SHL)이 최하부에 위치할 수 있다. 설명의 편의를 위해, 이하에서, 제2 방향(DR2)은 도 3 내지 도 6의 제2 방향(DR2)과 반대 방향인 것으로 정의한다. 일 예에서, 지지 기판(110)은 제3 절연층(223), 드레인 수평 라인(DHL), 및 소스 수평 라인(SHL)에 직접 접합될 수 있다. 다른 예에서, 지지 기판(110)과 제3 절연층(223), 드레인 수평 라인(DHL), 및 소스 수평 라인(SHL) 사이에 접합층(111)이 더 제공될 수도 있으며, 제3 절연층(223), 드레인 수평 라인(DHL), 및 소스 수평 라인(SHL)이 접합층(111)을 통해 지지 기판(110) 상에 고정될 수 있다. 지지 기판(110)은, 예를 들어, 실리콘 기판 또는 유리(glass) 기판일 수 있다.
도 8을 참조하면, 성장 기판(201)이 제거될 수 있다. 성장 기판(201)이 반도체 기판인 경우, 성장 기판(201)은 폴리싱 공정 및 식각 공정을 통해 제거될 수 있다. 예를 들어, 식각 공정은 건식 식각 공정일 수 있다. 성장 기판(201)이 사파이어 기판인 경우, 성장 기판(201)은, 예를 들어, 레이저 리프트-오프(lift-off) 공정을 통해 수행될 수 있다. 성장 기판(201)이 제거되어 제1 버퍼층(210)이 노출될 수 있다. 성장 기판(201)을 제거한 후, 식각 공정을 통해 제1 버퍼층(210)을 제거할 수 있다. 이에 따라, 제1 반도체층(211)이 외부로 노출될 수 있다.
도 9를 참조하면, 성장 기판(201)을 제거하여 노출된 제1 반도체층(211)의 상부 표면 상에 패터닝된 공통 전극(225)이 형성될 수 있다. 예를 들어, 화학 기상 증착(CVD) 공정, 물리 기상 증착(PVD) 공정, 또는 원자층 증착(ALD) 공정을 통해 제1 반도체층(211)의 상부 표면 상에 공통 전극막을 형성한 후에, 제1 반도체층(211)의 상부 표면이 부분적으로 노출되도록 공통 전극막을 패터닝함으로써 공통 전극(225)이 형성될 수 있다. 공통 전극(225)은, 예를 들어, 불투명한 도전성 금속 재료를 포함할 수 있다.
공통 전극(225)은 제2 방향(DR2)을 따라 분리막(214)과 중첩되는 위치에 배치될 수 있다. 예를 들어, 공통 전극(225)은 분리막(214)의 중심부에 대해 제2 방향(DR2)으로 마주하는 위치에 배치될 수 있다. 또한, 제1 방향(DR1)을 따른 공통 전극(225)의 폭은 제1 방향(DR1)을 따른 분리막(214)의 폭과 같거나 또는 그보다 작을 수 있다. 도면에는 복수의 공통 전극(225)이 제1 방향(DR1)을 따라 일정한 간격으로 배열된 것처럼 보이지만, 공통 전극(225)은 실제로는 메시 형태를 갖는 하나의 층일 수도 있다. 또는 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)들에 대해 각각 별개의 분리된 복수의 공통 전극(225)이 배치될 수도 있다. 공통 전극(225) 사이에는 제1 반도체층(211)의 상부 표면이 부분적으로 노출되도록 형성된 복수의 개구가 2차원 배열될 수 있다.
도 10을 참조하면, 공통 전극(225) 사이에서 공통 전극(225)에 의해 덮이지 않은 제1 반도체층(211)의 일부 영역들을 건식 식각 공정을 통해 식각하여 복수의 격벽(230)을 형성할 수 있다. 건식 식각 공정은 제1 반도체층(211)을 완전히 관통하지 않도록 수행된다. 따라서, 제1 반도체층(211)의 하부 영역은 식각 후에도 남아 있게 된다. 건식 식각 공정에서 공통 전극(225)이 식각 마스크로 사용될 수도 있으며, 또는 필요에 따라서는 공통 전극(225) 위에 추가적으로 식각 마스크를 형성한 후에 건식 식각 공정을 수행할 수도 있다. 건식 식각 공정을 통해 형성된 복수의 격벽(230)은 제2 방향(DR2)을 따라 위쪽으로 갈수록 폭이 점점 작아지는 형태를 가질 수 있다. 따라서, 복수의 격벽(230)은 경사진 측벽을 가질 수 있다. 복수의 격벽(230)은 제1 반도체층(211)의 상부 표면 위로 제2 방향(DR2)을 따라 돌출하여 연장될 수 있다. 복수의 격벽(230)은 제1 반도체층(211)과 동일한 재료를 포함하며 제1 반도체층(211)의 상부 표면으로부터 일체로 연장될 수 있다.
복수의 격벽(230) 사이로는 복수의 개구 영역(235)이 형성될 수 있다. 예를 들어, 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)에 대해 개구 영역(235)이 각각 형성될 수 있다. 복수의 개구 영역(235)은 제2 방향(DR2)으로 복수의 활성층(212)과 각각 마주하여 배치될 수 있다. 비록 도 10에는 보이지 않지만, 복수의 개구 영역(235)은 복수의 활성층(212)과 마찬가지로 2차원 배열된 형태를 가질 수 있다.
도 11을 참조하면, 습식 식각 공정을 통해 복수의 격벽(230)의 경사진 측벽의 경사도를 증가시킴으로써 복수의 격벽(230)의 폭을 제2 방향(DR2)을 따라 비교적 일정하게 만들 수 있다. 습식 식각 공정은, 예를 들어, 수산화칼륨(KOH) 용액 또는 수산화테트라메틸암모늄(tetrammethyl ammonium hydroxide; TMAH) 용액을 식각액으로 사용하여 수행될 수 있다. 이렇게 형성된 복수의 격벽(230)에서, 인접한 두 격벽(230) 사이의 제1 방향(DR1) 간격은 복수의 활성층 각각의 제1 방향(DR1) 폭과 같거나 또는 그보다 클 수 있다.
이 과정에서 개구 영역(235)의 바닥면, 다시 말해 개구 영역(235) 내에서 제1 반도체층(211)의 상부 표면에는 요철 형태의 광추출 패턴(240)이 형성될 수 있다. 광추출 패턴(240)은 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)에 각각 제공될 수 있으며, 제2 방향(DR2)으로 대응하는 활성층(212)과 마주하여 배치될 수 있다. 광추출 패턴(240)은 활성층(212)에서 발생한 빛이 개구 영역(235)을 통해 외부로 쉽게 방출되도록 하여 광추출 효율을 높일 수 있다. 또한 광추출 패턴(240)은 외부로 방출되는 빛이 공간적으로 균질한 세기 분포를 갖도록 만들 수 있다.
도 12를 참조하면, 복수의 격벽(230)의 측벽에 광 차단막(231)을 형성할 수 있다. 예를 들어, 광 차단막(231)은 광흡수성 재료 또는 반사성 금속 재료를 포함할 수 있다. 광 차단막(231)은 공통 전극(225), 격벽(230), 및 개구 영역(235)을 비교적 균일한 두께로 덮도록 광흡수성 재료 또는 반사성 금속 재료를 형성한 후에, 건식 식각 공정을 통해 공통 전극(225) 및 개구 영역(235) 상의 광흡수성 재료 또는 반사성 금속 재료를 제거함으로써 형성될 수 있다.
도 13을 참조하면, 복수의 격벽(230)과 복수의 개구 영역(235) 위에 제1 색변환층 재료(251)가 형성될 수 있다. 제1 색변환층 재료(251)는 공통 전극(225), 격벽(230), 및 개구 영역(235)을 모두 덮도록 형성될 수 있다. 예를 들어, 제1 색변환층 재료(251)는 스핀 코팅 공정 또는 스프레이 코팅 공정을 수행하여 형성될 수 있다. 제1 색변환층 재료(251)는 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)들 내의 개구 영역(235)들의 내부를 모두 채울 수 있다.
제1 색변환층 재료(251)는 청색광에 의해 여기되어 적색광을 방출하는 양자점(quantum dot; QD) 또는 형광체(phosphor)를 포함할 수 있다. 양자점은 코어부와 껍질부를 갖는 코어-쉘(core-shell) 구조를 가질 수 있으며, 또한 쉘(shell)이 없는 입자 구조를 가질 수도 있다. 코어-쉘(core-shell) 구조는 싱글-쉘(single-shell) 또는 멀티-쉘(multi-shell)을 가질 수 있다. 예를 들어, 멀티-쉘(multi-shell)은 더블-쉘(double-shell)일 수 있다. 예시적인 실시예들에서, 양자점은 Ⅱ-Ⅵ족 계열 반도체, Ⅲ-Ⅴ족 계열 반도체, Ⅳ-Ⅵ족 계열 반도체, Ⅳ족 계열 반도체 및/또는 그래핀 양자점 중 적어도 하나를 포함할 수 있다. 예를 들어, 양자점은 Cd, Se, Zn, S 및 InP 중 적어도 하나를 포함할 수 있지만, 이에 한정되지는 않는다. 양자점의 지름은 수십 nm 이하일 수 있다. 예를 들어, 양자점의 지름은 약 10 nm 이하일 수 있다. 또한, 제1 색변환층 재료(251)는 포토레지스트(photoresist) 및 광 산란제를 더 포함할 수 있다. 양자점 또는 형광체는 포토레지스트 내에 분산될 수 있다.
제1 색변환층 재료(251)를 형성한 후에는, 제1 서브 화소 영역(SP1) 내의 활성층(212)을 여기시켜 광(L)을 방출시킬 수 있다. 제1 서브 화소 영역(SP1) 내의 활성층(212)으로부터 방출된 광(L)은 제1 서브 화소 영역(SP1)의 개구 영역(235) 내에 있는 제1 색변환층 재료(251)에 조사될 수 있다. 예를 들어, 제1 서브 화소 영역(SP1) 내의 반사 전극(215)에 전압을 인가하여 제1 서브 화소 영역(SP1) 내의 활성층(212)을 여기시킬 수 있다. 또는, 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)들에 대해 각각 별개의 분리된 복수의 공통 전극(225)이 배치되는 경우, 제1 서브 화소 영역(SP1) 내의 공통 전극(225)에 제1 전압을 인가하고, 제2 서브 화소 영역(SP2) 내의 공통 전극(225) 및 제3 서브 화소 영역(SP3) 내의 공통 전극(225) 중 적어도 하나에 제1 전압보다 낮은 제2 전압을 인가하고, 지지 기판(110)에 접지 전압을 인가할 수 있다. 활성층(212)으로부터 방출된 광(L)은, 예를 들어, 청색광일 수 있다. 제1 서브 화소 영역(SP1)의 개구 영역(235) 내에 있는 제1 색변환층 재료(251)는 활성층(212)으로부터 방출된 광(L)에 의해 경화될 수 있다.
한편, 활성층(212)으로부터 방출된 광(L) 중에서 일부의 광(L1)은 제1 서브 화소 영역(SP1)을 벗어나 제1 서브 화소 영역(SP1) 양측의 격벽(230) 내에 입사할 수 있다. 격벽(230) 내에 입사한 광(L1)은 불투명한 광 차단막(231)과 불투명한 공통 전극(225)으로 인해 격벽(230) 내에서 흡수되거나 또는 광 차단막(231)과 공통 전극(225)에 의해 반사되어 제1 반도체층(211)을 향해 되돌아올 수 있다. 따라서, 제1 서브 화소 영역(SP1)의 개구 영역(235) 바깥에 있는 제1 색변환층 재료(251)가 격벽(230) 내에 입사한 광(L1)으로 인하여 경화되는 것을 방지할 수 있다.
도 14를 참조하면, 제1 색변환층 재료(251) 중에서 경화되지 않은 부분을, 예를 들어, 현상 공정을 통해 제거함으로써, 제1 서브 화소 영역(SP1)의 개구 영역(235) 내에 제1 색변환층(252)이 형성될 수 있다. 예시적인 실시예들에서, 제1 색변환층(252)은 청색광에 의해 여기되어 적색광을 방출할 수 있다. 이렇게 형성된 제1 색변환층(252)의 높이는 격벽(230)의 높이보다 작을 수 있다. 예를 들어, 광(L)의 세기 및/또는 광(L)을 조사하는 시간을 조절하여 제1 색변환층(252)의 두께를 조절할 수 있다.
도 15를 참조하면, 제1 색변환층(252), 공통 전극(225), 격벽(230), 및 개구 영역(235)을 모두 덮도록 제2 색변환층 재료(253)가 형성될 수 있다. 예를 들어, 제2 색변환층 재료(253)는 스핀 코팅 공정 또는 스프레이 코팅 공정을 수행하여 형성될 수 있다. 제2 색변환층 재료(253)는 제2 및 제3 서브 화소 영역(SP2, SP3)의 개구 영역(235)들의 내부를 채울 수 있다. 제2 색변환층 재료(253)는 청색광에 의해 여기되어 녹색광을 방출하는 양자점들(QD) 또는 형광체를 포함할 수 있다. 또한 제2 색변환층 재료(253)는 포토레지스트 및 광 산란제를 포함할 수 있다.
그런 후, 제2 서브 화소 영역(SP2) 내의 활성층(212)을 여기시켜 광(L)을 방출시킬 수 있다. 제2 서브 화소 영역(SP2) 내의 활성층(212)으로부터 방출된 광(L)은 제2 서브 화소 영역(SP2)의 개구 영역(235) 내에 있는 제2 색변환층 재료(253)에 조사될 수 있다. 이를 위해, 제2 서브 화소 영역(SP2) 내의 반사 전극(215)에 전압을 인가할 수 있다. 또는, 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)들에 대해 각각 별개의 분리된 복수의 공통 전극(225)이 배치되는 경우, 제2 서브 화소 영역(SP2) 내의 공통 전극(225)에 제3 전압을 인가하고, 제1 서브 화소 영역(SP1) 내의 공통 전극(225) 및 제3 서브 화소 영역(SP3) 내의 공통 전극(225) 중 적어도 하나에 제3 전압보다 낮은 제4 전압을 인가하고, 지지 기판(110)에 접지 전압을 인가할 수 있다. 활성층(212)으로부터 방출된 광(L)은, 예를 들어, 청색광일 수 있다. 제2 서브 화소 영역(SP2)의 개구 영역(235) 내에 있는 제2 색변환층 재료(253)는 활성층(212)으로부터 방출된 광(L)에 의해 경화될 수 있다.
도 16을 참조하면, 제2 색변환층 재료(253) 중에서 경화되지 않은 부분을, 예를 들어, 현상 공정을 통해 제거함으로써, 제2 서브 화소 영역(SP2)의 개구 영역(235) 내에 제2 색변환층(254)이 형성될 수 있다. 예시적인 실시예들에서, 제2 색변환층(254)은 청색광에 의해 여기되어 녹색광을 방출할 수 있다. 이렇게 형성된 제2 색변환층(254)의 높이는 격벽(230)의 높이보다 작을 수 있다. 예를 들어, 광(L)의 세기 및/또는 광(L)을 조사하는 시간을 조절하여 제2 색변환층(254)의 두께를 조절할 수 있다.
도 17을 참조하면, 제1 색변환층(252), 제2 색변환층(254), 공통 전극(225), 격벽(230), 및 개구 영역(235)을 모두 덮도록 제3 색변환층 재료(255)가 형성될 수 있다. 제3 색변환층 재료(255)는 제3 서브 화소 영역(SP3)의 개구 영역(235)들의 내부를 채울 수 있다. 제3 색변환층 재료(255)는 청색광에 의해 여기되어 청색광을 방출하는 양자점들(QD) 또는 형광체를 포함할 수 있다. 또한 제3 색변환층 재료(255)는 포토레지스트 및 광 산란제를 포함할 수 있다.
그런 후, 제3 서브 화소 영역(SP3) 내의 활성층(212)을 여기시켜 광(L)을 방출시킬 수 있다. 제3 서브 화소 영역(SP3) 내의 활성층(212)으로부터 방출된 광(L)은 제3 서브 화소 영역(SP3)의 개구 영역(235) 내에 있는 제3 색변환층 재료(255)에 조사될 수 있다. 이를 위해, 제3 서브 화소 영역(SP3) 내의 반사 전극(215)에 전압을 인가할 수 있다. 또는, 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)들에 대해 각각 별개의 분리된 복수의 공통 전극(225)이 배치되는 경우, 제3 서브 화소 영역(SP3) 내의 공통 전극(225)에 제5 전압을 인가하고, 제1 서브 화소 영역(SP1) 내의 공통 전극(225) 및 제2 서브 화소 영역(SP2) 내의 공통 전극(225) 중 적어도 하나에 제5 전압보다 낮은 제6 전압을 인가하고, 지지 기판(110)에 접지 전압을 인가할 수 있다. 활성층(212)으로부터 방출된 광(L)은, 예를 들어, 청색광일 수 있다. 제3 서브 화소 영역(SP3)의 개구 영역(235) 내에 있는 제3 색변환층 재료(255)는 활성층(212)으로부터 방출된 광(L)에 의해 경화될 수 있다.
도 18을 참조하면, 제3 색변환층 재료(255) 중에서 경화되지 않은 부분을, 예를 들어, 현상 공정을 통해 제거함으로써, 제3 서브 화소 영역(SP3)의 개구 영역(235) 내에 제3 색변환층(256)이 형성될 수 있다. 예시적인 실시예들에서, 제3 색변환층(256)은 청색광에 의해 여기되어 청색광을 방출할 수 있다. 이렇게 형성된 제3 색변환층(256)의 높이는 격벽(230)의 높이보다 작을 수 있다. 예를 들어, 광(L)의 세기 및/또는 광(L)을 조사하는 시간을 조절하여 제3 색변환층(256)의 두께를 조절할 수 있다.
도 19를 참조하면, 공통 전극(225), 복수의 격벽(230), 제1 색변환층(252), 제2 색변환층(254), 및 제3 색변환층(256)을 모두 덮도록 투명한 제4 절연층(260)이 형성될 수 있다. 제4 절연층(260)은 제1 색변환층(252), 제2 색변환층(254), 및 제3 색변환층(256)으로부터 방출되는 빛에 대해 투과성을 가질 수 있다. 예를 들어, 제4 절연층(260)은 SiO2, Al2O3, SiN, AlN, 또는 이들의 조합을 포함할 수 있다. 제4 절연층(260)을 제1 방향(DR1)을 따라 연장되는 평탄한 표면을 가질 수 있다. 그리고, 제4 절연층(260) 위에는 봉지층(270)이 형성될 수 있다. 봉지층(270)은 절연성 재료를 포함할 수 있다. 예를 들어, 봉지층(270)은 SiO2, Al2O3, SiN, AlN, 또는 이들의 조합을 포함하거나, 투명한 플라스틱 재료, 또는 유리를 포함할 수 있다.
상술한 방법을 통해 실시예에 따른 디스플레이 장치(100)를 제조할 수 있다. 도 19를 참조하면, 디스플레이 장치(100)는 지지 기판(110), 지지 기판(110) 상에 배치된 복수의 반도체 패턴(220), 복수의 반도체 패턴(220)의 소스 영역(S)에 각각 전기적으로 연결되는 복수의 반사 전극(215), 복수의 반사 전극(215) 상에 각각 배치된 복수의 제2 반도체층(213), 복수의 제2 반도체층(213) 상에 각각 배치된 복수의 활성층(212), 인접한 두 활성층(212) 사이 및 인접한 두 제2 반도체층(213) 사이에 배치된 절연성 분리막(214), 복수의 활성층(212)과 복수의 분리막(214)을 덮도록 배치되며 복수의 격벽(230)과 복수의 격벽(230) 사이에 위치한 복수의 개구 영역(235)을 구비하는 제1 반도체층(211), 및 복수의 개구 영역(235) 내에 배치된 복수의 제1 내지 제3 색변환층(252, 254, 256)을 포함할 수 있다. 반사 전극(215)은 대응하는 제2 반도체층(213)에 전기적으로 연결될 수 있다. 따라서, 복수의 반도체 패턴(220)은 반사 전극(215)을 통해 대응하는 활성층(212)을 구동시키기 위한 구동 트랜지스터일 수 있다.
제1 반도체층(211)은 서로 마주하는 제1 표면(즉, 상부 표면)과 제2 표면(즉, 하부 표면)을 가지며, 복수의 격벽(230)은 제1 반도체층(211)의 제1 표면 위로 돌출하여 연장될 수 있다. 복수의 격벽(230)은 제1 반도체층(211)과 동일한 재료를 포함하며 제1 반도체층(211)의 제1 표면으로부터 일체로 연장될 수 있다. 복수의 격벽(230)은 수직한 측벽을 가질 수 있다. 각각의 격벽(230)의 측벽에는 광 차단막(231)이 배치될 수 있다. 복수의 격벽(230) 사이의 복수의 개구 영역(235) 내에서 제1 반도체층(211)의 제1 표면은 요철 형태를 갖는 광추출 패턴(240)을 포함할 수 있다.
복수의 활성층(212)은 제1 반도체층(211)의 제2 표면에서 복수의 개구 영역(235)에 마주하여 배치될 수 있다. 복수의 활성층(212)에 각각 대응하는 복수의 제2 반도체층(213)은 복수의 활성층(212) 아래에 배치될 수 있다. 제1 반도체층(211)은 제1 도전형으로 도핑되며기 복수의 제2 반도체층(213)은 제1 도전형과 전기적으로 상반되는 제2 도전형으로 도핑될 수 있다.
또한, 디스플레이 장치(100)는 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)을 포함하며, 제1 서브 화소 영역(SP1) 내에 하나의 반도체 패턴(220), 하나의 제2 반도체층(213), 하나의 활성층(212), 제1 반도체층(211), 및 제1 색변환층(252)이 배치되고, 제2 서브 화소 영역(SP2) 내에 하나의 반도체 패턴(220), 하나의 제2 반도체층(213), 하나의 활성층(212), 제1 반도체층(211), 및 제2 색변환층(254)이 배치되고, 제3 서브 화소 영역(SP3) 내에 하나의 반도체 패턴(220), 하나의 제2 반도체층(213), 하나의 활성층(212), 제1 반도체층(211), 및 제3 색변환층(256)이 배치될 수 있다. 이러한 구조를 갖는 복수의 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)이 2차원 배열될 수 있다.
디스플레이 장치(100)는 또한 복수의 격벽(230)의 상부 표면 위에 배치된 공통 전극(225)을 더 포함할 수 있다. 공통 전극(225)은 메시 형태를 갖는 하나의 층일 수도 있으며, 또는 제1 내지 제3 서브 화소 영역(SP1, SP2, SP3)들에 대해 각각 별개의 분리된 복수의 공통 전극(225)이 배치될 수도 있다. 공통 전극(225)은 불투명한 금속 재료를 포함할 수 있다.
인접한 두 격벽(230) 사이의 간격은 복수의 활성층(212) 각각의 폭과 같거나 또는 그보다 클 수 있다. 복수의 제2 반도체층(213), 복수의 활성층(212), 및 제1 반도체층(211)은 발광 소자를 형성할 수 있다. 특히, 발광 소자는 마이크로 발광 소자일 수 있다. 예를 들어, 제1 방향(DR1)을 다른 복수의 활성층(212) 각각의 폭은 약 0.1 ㎛ 내지 약 100 ㎛의 범위 내에 있을 수 있다.
복수의 활성층(212)은 청색광을 방출하도록 구성되며, 제1 내지 제3 색변환층(252, 254, 256)은 청색광에 의해 여기되어 각각 적색광, 녹색광, 및 청색광을 방출할 수 있다. 제1 내지 제3 색변환층(252, 254, 256)은 포토레지스트 및 포토레지스트 내에 분산된 양자점(QD) 또는 형광체를 포함할 수 있다. 또한, 제1 내지 제3 색변환층(252, 254, 256)은 광 산란제를 더 포함할 수 있다. 제1 내지 제3 색변환층(252, 254, 256) 각각의 두께는 복수의 격벽(230)의 두께보다 작을 수 있다.
상술한 디스플레이 장치(100)의 제조 방법에 따르면, 성장 기판 상에서 발광 소자와 구동 트랜지스터를 모두 형성하기 때문에 고난이도의 전사 기술이 필요하지 않다. 따라서 디스플레이 장치(100)의 제조 비용 및 제조 시간을 저감할 수 있다. 또한, 발광 소자의 제1 반도체층(211)을 격벽(230)으로 사용함으로써 컬러 구현을 위한 제1 내지 제3 색변환층(252, 254, 256)을 리소그래피 공정 및 마스크 없이 패터닝 가능하기 때문에 디스플레이 장치(100)의 제조 비용을 더욱 저감할 수 있다. 또한, 격벽에 빛샘 방지를 위한 구조를 쉽게 형성할 수 있기 때문에, 제1 내지 제3 색변환층(252, 254, 256)을 패터닝한 후에 잔여물이 거의 남지 않는다. 따라서, 디스플레이 장치(100)는, 예를 들어, 5000 ppi(pixel per inch) 또는 이상의 높은 해상도를 가질 수 있다.
또한, 광(L)의 세기 및/또는 광(L)을 조사하는 시간을 조절하여 제1 내지 제3 색변환층(252, 254, 256)의 두께를 조절할 수 있기 때문에, 제1 내지 제3 색변환층(252, 254, 256)를 쉽게 조절할 수 있다. 특히, 원하는 색순도를 고려하여 제1 내지 제3 색변환층(252, 254, 256)의 두께를 다르게 조절하는 것이 가능하다. 따라서, 디스플레이 장치(100)의 색순도를 향상시킬 수 있다.
도 20은 다른 실시예에 따른 디스플레이 장치의 구성을 개략적으로 보이는 단면도이다. 복수의 개구 영역(235) 중 적어도 하나의 개구 영역(235) 내에는 색변환층이 배치되지 않고 제4 절연층(260)이 채워질 수 있다. 예를 들어, 복수의 활성층(212)이 청색광을 방출하도록 구성된 경우, 청색 서브 화소인 제3 서브 화소 영역(SP3)에서 제3 색변환층(256)이 생략될 수도 있다. 도 20을 참조하면, 디스플레이 장치(100a)는 제1 서브 화소 영역(SP1)의 개구 영역(235) 내에 배치된 제1 색변환층(252), 및 제2 서브 화소 영역(SP2)의 개구 영역(235) 내에 배치된 제2 색변환층(254)을 포함할 수 있다. 제3 서브 화소 영역(SP3)의 개구 영역(235) 내에는 색변환층이 배치되지 않을 수 있다. 제4 절연층(260)은 제1 색변환층(252) 및 제2 색변환층(254)을 덮고 제3 서브 화소 영역(SP3)의 개구 영역(235)을 채우도록 배치될 수 있다.
도 21 내지 도 27은 다른 실시예에 따른 디스플레이 장치의 예시적인 제조 공정을 개략적으로 보이는 단면도이다. 실시예에 따르면, 도 18에 도시된 공정을 수행한 후에, 제4 절연층(260) 및 봉지층(270)을 형성하기 전에 컬러 필터를 더 형성할 수 있다.
도 21을 참조하면, 공통 전극(225), 격벽(230), 제1 색변환층(252), 제2 색변환층(254), 및 제3 색변환층(256)을 모두 덮도록 제1 컬러 필터 재료(281)가 형성될 수 있다. 제1 컬러 필터 재료(281)는 적색광을 투과시키고 녹색광과 청색광을 흡수하는 적색 염료, 포토레지스트, 및 광 산란제를 포함할 수 있다. 적색 염료는 포토레지스트 내에 분산되어 존재할 수 있다. 제1 컬러 필터 재료(281)를 형성한 후에는, 제1 서브 화소 영역(SP1) 내의 활성층(212)을 여기시켜 광(L)을 방출시킬 수 있다. 제1 서브 화소 영역(SP1) 내의 활성층(212)으로부터 방출된 광(L)은 제1 색변환층(252)을 지나 제1 서브 화소 영역(SP1)의 개구 영역(235) 내에 있는 제1 컬러 필터 재료(251)에 조사될 수 있다. 제1 색변환층(252)에 의해 청색광의 일부가 적색광으로 변환되지만 적색광으로 변환되지 않고 남은 청색광에 의해 제1 컬러 필터 재료(281)가 경화될 수 있다.
도 22를 참조하면, 제1 컬러 필터 재료(281) 중에서 경화되지 않은 부분을 제거하여 제1 서브 화소 영역(SP1)의 개구 영역(235) 내에서 제1 색변환층(252) 위에 제1 컬러 필터(282)가 형성될 수 있다. 실시예에 따르면, 격벽(230) 사이의 개구 영역(235) 내에는 제1 색변환층(252)과 제1 컬러 필터(282)가 함께 배치될 수 있다. 특히, 제1 컬러 필터(282)는 그 아래에 있는 대응하는 제1 색변환층(252)의 상부 표면과 직접 접촉하도록 배치될 수 있다. 제1 컬러 필터(282)의 두께는, 제1 색변환층(252)의 두께와 제1 컬러 필터(282)의 두께와의 합이 격벽(230)의 두께와 유사하도록 선택될 수 있다. 이러한 제1 컬러 필터(282)는 적색광을 투과시키고 녹색광과 청색광을 흡수하는 흡수형 컬러 필터일 수 있다.
도 23을 참조하면, 공통 전극(225), 격벽(230), 제1 컬러 필터(282), 제2 색변환층(254), 및 제3 색변환층(256)을 모두 덮도록 제2 컬러 필터 재료(283)가 형성될 수 있다. 제2 컬러 필터 재료(283)는 녹색광을 투과시키고 적색광과 청색광을 흡수하는 녹색 염료, 포토레지스트, 및 광 산란제를 포함할 수 있다. 녹색 염료는 포토레지스트 내에 분산되어 존재할 수 있다. 제2 컬러 필터 재료(283)를 형성한 후에는, 제2 서브 화소 영역(SP2) 내의 활성층(212)을 여기시켜 광(L)을 방출시킬 수 있다. 제2 서브 화소 영역(SP2) 내의 활성층(212)으로부터 방출된 광(L)은 제2 색변환층(254)을 지나 제2 서브 화소 영역(SP2)의 개구 영역(235) 내에 있는 제2 컬러 필터 재료(283)에 조사될 수 있다. 제2 색변환층(254)에 의해 청색광의 일부가 녹색광으로 변환되지만 녹색광으로 변환되지 않고 남은 청색광에 의해 제2 컬러 필터 재료(283)가 경화될 수 있다.
도 24를 참조하면, 제2 컬러 필터 재료(283) 중에서 경화되지 않은 부분을 제거하여 제2 서브 화소 영역(SP2)의 개구 영역(235) 내에서 제2 색변환층(254) 위에 제2 컬러 필터(284)가 형성될 수 있다. 격벽(230) 사이의 개구 영역(235) 내에서 제2 색변환층(254)과 제2 컬러 필터(284)가 함께 배치될 수 있다. 제2 컬러 필터(284)는 그 아래에 있는 대응하는 제2 색변환층(254)의 상부 표면과 직접 접촉할 수 있다. 제2 컬러 필터(284)의 두께는, 제2 색변환층(254)의 두께와 제2 컬러 필터(284)의 두께와의 합이 격벽(230)의 두께와 유사하도록 선택될 수 있다. 제2 컬러 필터(284)는 녹색광을 투과시키고 적색광과 청색광을 흡수하는 흡수형 컬러 필터일 수 있다.
도 25를 참조하면, 공통 전극(225), 격벽(230), 제1 컬러 필터(282), 제2 컬러 필터(284), 및 제3 색변환층(256)을 모두 덮도록 제3 컬러 필터 재료(285)가 형성될 수 있다. 제3 컬러 필터 재료(285)는 청색광을 투과시키고 적색광과 녹색광을 흡수하는 청색 염료, 포토레지스트, 및 광 산란제를 포함할 수 있다. 청색 염료는 포토레지스트 내에 분산되어 존재할 수 있다. 제3 컬러 필터 재료(285)를 형성한 후에는, 제3 서브 화소 영역(SP3) 내의 활성층(212)을 여기시켜 광(L)을 방출시킬 수 있다. 제3 서브 화소 영역(SP3) 내의 활성층(212)으로부터 방출된 광(L)은 제3 색변환층(256)을 지나 제3 서브 화소 영역(SP3)의 개구 영역(235) 내에 있는 제3 컬러 필터 재료(285)에 조사될 수 있다. 이에 따라 제3 컬러 필터 재료(285)가 경화될 수 있다.
도 26을 참조하면, 제3 컬러 필터 재료(285) 중에서 경화되지 않은 부분을 제거하여 제3 서브 화소 영역(SP3)의 개구 영역(235) 내에서 제3 색변환층(256) 위에 제3 컬러 필터(286)가 형성될 수 있다. 격벽(230) 사이의 개구 영역(235) 내에는 제3 색변환층(256)과 제3 컬러 필터(286)가 함께 배치될 수 있다. 제3 컬러 필터(286)는 그 아래에 있는 대응하는 제3 색변환층(256)의 상부 표면과 직접 접촉할 수 있다. 제3 컬러 필터(286)의 두께는, 제3 색변환층(256)의 두께와 제3 컬러 필터(286)의 두께와의 합이 격벽(230)의 두께와 유사하도록 선택될 수 있다. 제3 컬러 필터(286)는 청색광을 투과시키고 적색광과 녹색광을 흡수하는 흡수형 컬러 필터일 수 있다.
도 27을 참조하면, 공통 전극(225), 복수의 격벽(230), 제1 컬러 필터(282), 제2 컬러 필터(284), 및 제3 컬러 필터(286)을 덮도록 투명한 제4 절연층(260)이 형성될 수 있다. 그리고, 제4 절연층(260) 위에는 봉지층(270)이 형성될 수 있다.
상술한 방법을 통해 실시예에 따른 디스플레이 장치(100b)를 제조할 수 있다. 상술한 제조 방법에 따르면, 복수의 제1 내지 제3 색변환층(252, 254, 256)뿐만 아니라 복수의 제1 내지 제3 컬러 필터(282, 284, 286)도 리소그래피 공정 및 마스크 없이 패터닝 가능하기 때문에 디스플레이 장치(100b)의 제조 비용을 더욱 저감할 수 있다. 또한, 복수의 제1 내지 제3 컬러 필터(282, 284, 286)를 사용함으로써 디스플레이 장치(100b)의 색순도를 더욱 향상시킬 수 있다.
한편, 활성층(212)으로부터 방출되는 청색광의 색순도가 충분히 높다면, 제3 컬러 필터(286)는 생략될 수도 있다. 예를 들어, 디스플레이 장치는 제1 내지 제3 색변환층(252, 254, 256)과 제1 및 제2 컬러 필터(282, 284)를 포함할 수 있다. 또는 도 20에 도시된 실시예에서 제1 및 제2 컬러 필터(282, 284)만을 더 추가할 수도 있다. 예를 들어, 디스플레이 장치는 제1 및 제2 색변환층(252, 254)과 제1 및 제2 컬러 필터(282, 284)를 포함할 수 있다. 또는 도 20에 도시된 실시예에서 제1 내지 제3 컬러 필터(282, 284, 286)를 더 형성하는 것도 가능하다. 예를 들어, 디스플레이 장치는 제1 및 제2 색변환층(252, 254)과 제1 내지 제3 컬러 필터(282, 284, 286)를 포함할 수도 있다.
상술한 디스플레이 장치들은 화면 표시 기능을 갖는 다양한 전자 장치들에 적용이 가능하다. 도 28은 일 실시예에 따른 전자 장치의 개략적인 블록도이다. 도 28을 참조하면, 네트워크 환경(8200) 내에 전자 장치(8201)가 구비될 수 있다. 네트워크 환경(8200)에서 전자 장치(8201)는 제1 네트워크(8298)(근거리 무선 통신 네트워크 등)를 통하여 다른 전자 장치(8202)와 통신하거나, 또는 제2 네트워크(8299)(원거리 무선 통신 네트워크 등)를 통하여 또 다른 전자 장치(8204) 및/또는 서버(8208)와 통신할 수 있다. 전자 장치(8201)는 서버(8208)를 통하여 전자 장치(8204)와 통신할 수 있다. 전자 장치(8201)는 프로세서(8220), 메모리(8230), 입력 장치(8250), 음향 출력 장치(8255), 디스플레이 장치(8260), 오디오 모듈(8270), 센서 모듈(8276), 인터페이스(8277), 햅틱 모듈(8279), 카메라 모듈(8280), 전력 관리 모듈(8288), 배터리(8289), 통신 모듈(8290), 가입자 식별 모듈(8296), 및/또는 안테나 모듈(8297)을 포함할 수 있다. 전자 장치(8201)에는, 이 구성요소들 중 일부가 생략되거나, 다른 구성요소가 추가될 수 있다. 이 구성요소들 중 일부는 하나의 통합된 회로로 구현될 수 있다. 예를 들면, 센서 모듈(8276)(지문 센서, 홍채 센서, 조도 센서 등)은 디스플레이 장치(8260)(디스플레이 등)에 임베디드되어 구현될 수 있다.
프로세서(8220)는, 소프트웨어(프로그램(8240) 등)를 실행하여 프로세서(8220)에 연결된 전자 장치(8201) 중 하나 또는 복수개의 다른 구성요소들(하드웨어, 소프트웨어 구성요소 등)을 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 데이터 처리 또는 연산의 일부로, 프로세서(8220)는 다른 구성요소(센서 모듈(8276), 통신 모듈(8290) 등)로부터 수신된 명령 및/또는 데이터를 휘발성 메모리(8232)에 로드하고, 휘발성 메모리(8232)에 저장된 명령 및/또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(8234)에 저장할 수 있다. 비휘발성 메모리(8234)는 전자 장치(8201) 내에 장착된 내장 메모리(8236)와 착탈 가능한 외장 메모리(8238)를 포함할 수 있다. 프로세서(8220)는 메인 프로세서(8221)(중앙 처리 장치, 어플리케이션 프로세서 등) 및 이와 독립적으로 또는 함께 운영 가능한 보조 프로세서(8223)(그래픽 처리 장치, 이미지 시그널 프로세서, 센서 허브 프로세서, 커뮤니케이션 프로세서 등)를 포함할 수 있다. 보조 프로세서(8223)는 메인 프로세서(8221)보다 전력을 작게 사용하고, 특화된 기능을 수행할 수 있다.
보조 프로세서(8223)는, 메인 프로세서(8221)가 인액티브 상태(슬립 상태)에 있는 동안 메인 프로세서(8221)를 대신하여, 또는 메인 프로세서(8221)가 액티브 상태(어플리케이션 실행 상태)에 있는 동안 메인 프로세서(8221)와 함께, 전자 장치(8201)의 구성요소들 중 일부 구성요소(디스플레이 장치(8260), 센서 모듈(8276), 통신 모듈(8290) 등)와 관련된 기능 및/또는 상태를 제어할 수 있다. 보조 프로세서(8223)(이미지 시그널 프로세서, 커뮤니케이션 프로세서 등)는 기능적으로 관련 있는 다른 구성 요소(카메라 모듈(8280), 통신 모듈(8290) 등)의 일부로서 구현될 수도 있다.
메모리(2230)는, 전자 장치(8201)의 구성요소(프로세서(8220), 센서모듈(8276) 등)가 필요로 하는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(프로그램(8240) 등) 및, 이와 관련된 명령에 대한 입력 데이터 및/또는 출력 데이터를 포함할 수 있다. 메모리(8230)는, 휘발성 메모리(8232) 및/또는 비휘발성 메모리(8234)를 포함할 수 있다.
프로그램(8240)은 메모리(8230)에 소프트웨어로 저장될 수 있으며, 운영 체제(8242), 미들 웨어(8244) 및/또는 어플리케이션(8246)을 포함할 수 있다.
입력 장치(8250)는, 전자 장치(8201)의 구성요소(프로세서(8220) 등)에 사용될 명령 및/또는 데이터를 전자 장치(8201)의 외부(사용자 등)로부터 수신할 수 있다. 입력 장치(8250)는, 리모트 컨트롤러, 마이크, 마우스, 키보드, 및/또는 디지털 펜(스타일러스 펜 등)을 포함할 수 있다.
음향 출력 장치(8255)는 음향 신호를 전자 장치(8201)의 외부로 출력할 수 있다. 음향 출력 장치(8255)는, 스피커 및/또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있고, 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 리시버는 스피커의 일부로 결합되어 있거나 또는 독립된 별도의 장치로 구현될 수 있다.
디스플레이 장치(8260)는 전자 장치(8201)의 외부로 정보를 시각적으로 제공할 수 있다. 디스플레이 장치(8260)는, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 디스플레이 장치(8260)는 전술한 구조를 갖는 디스플레이 장치(100, 100a, 100b)일 수 있다. 디스플레이 장치(8260)는 터치를 감지하도록 설정된 터치 회로(Touch Circuitry), 및/또는 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 센서 회로(압력 센서 등)를 더 포함할 수 있다.
오디오 모듈(8270)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 오디오 모듈(8270)은, 입력 장치(8250)를 통해 소리를 획득하거나, 음향 출력 장치(8255), 및/또는 전자 장치(8201)와 직접 또는 무선으로 연결된 다른 전자 장치(전자 장치(8202) 등)의 스피커 및/또는 헤드폰을 통해 소리를 출력할 수 있다.
센서 모듈(8276)은 전자 장치(8201)의 작동 상태(전력, 온도 등), 또는 외부의 환경 상태(사용자 상태 등)를 감지하고, 감지된 상태에 대응하는 전기 신호 및/또는 데이터 값을 생성할 수 있다. 센서 모듈(8276)은, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(Infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 및/또는 조도 센서를 포함할 수 있다.
인터페이스(8277)는 전자 장치(8201)가 다른 전자 장치(전자 장치(8202) 등)와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 인터페이스(8277)는, HDMI(High Definition Multimedia Interface), USB(Universal Serial Bus) 인터페이스, SD카드 인터페이스, 및/또는 오디오 인터페이스를 포함할 수 있다.
연결 단자(8278)는, 전자 장치(8201)가 다른 전자 장치(전자 장치(8202) 등)와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 연결 단자(8278)는, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 및/또는 오디오 커넥터(헤드폰 커넥터 등)를 포함할 수 있다.
햅틱 모듈(8279)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(진동, 움직임 등) 또는 전기적인 자극으로 변환할 수 있다. 햅틱 모듈(8279)은, 모터, 압전 소자, 및/또는 전기 자극 장치를 포함할 수 있다.
카메라 모듈(8280)은 정지 영상 및 동영상을 촬영할 수 있다. 카메라 모듈(8280)은 하나 이상의 렌즈를 포함하는 렌즈 어셈블리, 이미지 센서들, 이미지 시그널 프로세서들, 및/또는 플래시들을 포함할 수 있다. 카메라 모듈(8280)에 포함된 렌즈 어셈블리는 이미지 촬영의 대상인 피사체로부터 방출되는 빛을 수집할 수 있다.
전력 관리 모듈(8288)은 전자 장치(8201)에 공급되는 전력을 관리할 수 있다. 전력 관리 모듈(8288)은, PMIC(Power Management Integrated Circuit)의 일부로서 구현될 수 있다.
배터리(8289)는 전자 장치(8201)의 구성 요소에 전력을 공급할 수 있다. 배터리(8289)는, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 및/또는 연료 전지를 포함할 수 있다.
통신 모듈(8290)은 전자 장치(8201)와 다른 전자 장치(전자 장치(8202), 전자 장치(8204), 서버(8208) 등)간의 직접(유선) 통신 채널 및/또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(8290)은 프로세서(8220)(어플리케이션 프로세서 등)와 독립적으로 운영되고, 직접 통신 및/또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 통신 모듈(8290)은 무선 통신 모듈(8292)(셀룰러 통신 모듈, 근거리 무선 통신 모듈, GNSS(Global Navigation Satellite System 등) 통신 모듈) 및/또는 유선 통신 모듈(8294)(LAN(Local Area Network) 통신 모듈, 전력선 통신 모듈 등)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(8298)(블루투스, WiFi Direct 또는 IrDA(Infrared Data Association) 같은 근거리 통신 네트워크) 또는 제2 네트워크(8299)(셀룰러 네트워크, 인터넷, 또는 컴퓨터 네트워크(LAN, WAN 등)와 같은 원거리 통신 네트워크)를 통하여 다른 전자 장치와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성 요소(단일 칩 등)로 통합되거나, 또는 서로 별도의 복수의 구성 요소들(복수 칩들)로 구현될 수 있다. 무선 통신 모듈(8292)은 가입자 식별 모듈(8296)에 저장된 가입자 정보(국제 모바일 가입자 식별자(IMSI) 등)를 이용하여 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크 내에서 전자 장치(8201)를 확인 및 인증할 수 있다.
안테나 모듈(8297)은 신호 및/또는 전력을 외부(다른 전자 장치 등)로 송신하거나 외부로부터 수신할 수 있다. 안테나는 기판(PCB 등) 위에 형성된 도전성 패턴으로 이루어진 방사체를 포함할 수 있다. 안테나 모듈(8297)은 하나 또는 복수의 안테나들을 포함할 수 있다. 복수의 안테나가 포함된 경우, 통신 모듈(8290)에 의해 복수의 안테나들 중에서 제1 네트워크(8298) 및/또는 제2 네트워크(8299)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 안테나가 선택될 수 있다. 선택된 안테나를 통하여 통신 모듈(8290)과 다른 전자 장치 간에 신호 및/또는 전력이 송신되거나 수신될 수 있다. 안테나 외에 다른 부품(RFIC 등)이 안테나 모듈(8297)의 일부로 포함될 수 있다.
구성요소들 중 일부는 주변 기기들간 통신 방식(버스, GPIO(General Purpose Input and Output), SPI(Serial Peripheral Interface), MIPI(Mobile Industry Processor Interface) 등)을 통해 서로 연결되고 신호(명령, 데이터 등)를 상호 교환할 수 있다.
명령 또는 데이터는 제2 네트워크(8299)에 연결된 서버(8208)를 통해서 전자 장치(8201)와 외부의 전자 장치(8204)간에 송신 또는 수신될 수 있다. 다른 전자 장치들(8202, 8204)은 전자 장치(8201)와 동일한 또는 다른 종류의 장치일 수 있다. 전자 장치(8201)에서 실행되는 동작들의 전부 또는 일부는 다른 전자 장치들(8202, 8204, 8208) 중 하나 이상의 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(8201)가 어떤 기능이나 서비스를 수행해야 할 때, 기능 또는 서비스를 자체적으로 실행시키는 대신에 하나 이상의 다른 전자 장치들에게 그 기능 또는 그 서비스의 일부 또는 전체를 수행하라고 요청할 수 있다. 요청을 수신한 하나 이상의 다른 전자 장치들은 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(8201)로 전달할 수 있다. 이를 위하여, 클라우드 컴퓨팅, 분산 컴퓨팅, 및/또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다.
도 29는 실시예들에 따른 디스플레이 장치가 모바일 장치에 적용된 예를 도시한다. 모바일 장치(9100)는 디스플레이 장치(9110)를 포함할 수 있으며, 디스플레이 장치(9110)는 전술한 구조를 갖는 디스플레이 장치(100, 100a, 100b)일 수 있다. 디스플레이 장치(9110)는 접힐 수 있는 구조 예를 들어, 다중 폴더블 구조를 가질 수 있다.
도 30은 실시예들에 따른 디스플레이 장치가 차량용 디스플레이 장치에 적용된 예를 도시한다. 디스플레이 장치는 자동차용 헤드업 디스플레이 장치(9200)일 수 있으며, 자동차의 일 영역에 구비된 디스플레이(9210)와, 디스플레이(9210)에서 생성된 영상을 운전자가 볼 수 있도록 광 경로를 변환하는 광경로 변경 부재(9220)를 포함할 수 있다.
도 31는 실시예들에 따른 디스플레이 장치가 증강 현실 안경 또는 가상 현실 안경에 적용된 예를 도시한다. 안경 형태를 갖는 증강 현실 장치(9300)는 영상을 형성하는 디스플레이 장치를 포함하는 투영 시스템(9310), 및 투영 시스템(9310)으로부터의 영상을 사용자의 눈에 들어가도록 안내하는 광학계(9320)를 포함할 수 있다. 투영 시스템(9310)은 전술한 구조를 갖는 디스플레이 장치(100, 100a, 100b)를 포함할 수 있다.
도 32는 실시예들에 따른 디스플레이 장치가 사이니지(signage)에 적용된 예를 도시한다. 사이니지(9400)는 디지털 정보 디스플레이를 이용한 옥외 광고에 이용될 수 있으며, 통신망을 통해 광고 내용 등을 제어할 수 있다. 사이니지(9400)는 예를 들어, 도 28을 참조하여 설명한 전자 장치를 통해 구현될 수 있다.
도 33은 실시예들에 따른 디스플레이 장치가 웨어러블 디스플레이에 적용된 예를 도시한다. 웨어러블 디스플레이(9500)는 전술한 구조를 갖는 디스플레이 장치(100, 100a, 100b)일 수 있고, 도 28을 참조하여 설명한 전자 장치를 통해 구현될 수 있다.
예시적인 실시 예에 따른 디스플레이 장치는 이 밖에도 롤러블(rollable) TV, 스트레처블(stretchable) 디스플레이 등 다양한 제품에 적용될 수 있다.
상술한 디스플레이 장치 및 그 제조 방법은 도면에 도시된 실시예를 참고로 설명되었으나, 이는 예시적인 것에 불과하며, 당해 분야에서 통상적 지식을 가진 자라면 이로부터 다양한 변형 및 균등한 타 실시예가 가능하다는 점을 이해할 것이다. 그러므로 개시된 실시예들은 한정적인 관점이 아니라 설명적인 관점에서 고려되어야 한다. 권리범위는 전술한 설명이 아니라 특허청구범위에 나타나 있으며, 그와 동등한 범위 내에 있는 모든 차이점은 권리범위에 포함된 것으로 해석되어야 할 것이다.
100, 100a, 100b.....디스플레이 장치 101.....화소 어레이
102.....스캔 구동부 103.....데이터 구동부
104.....프로세서 110.....지지 기판
201.....성장 기판 210, 221.....버퍼층
211, 213.....반도체층 212.....활성층
214.....분리막 216.....패시베이션층
215.....반사 전극 217, 222, 223, 260.....절연층
220.....반도체 패턴 225.....공통 전극
230.....격벽 231.....광 차단막
235.....개구 영역 240.....광추출 패턴
251, 253, 255.....색변환층 재료 252, 254, 256.....색변환층
270.....봉지층
281, 283, 285.....컬러 필터 재료 282, 284, 286.....컬러 필터

Claims (31)

  1. 서로 마주하는 제1 표면과 제2 표면, 상기 제1 표면 위로 돌출하여 연장된 복수의 격벽, 및 상기 복수의 격벽 사이에 위치한 복수의 개구 영역을 구비하는 제1 반도체층;
    상기 제1 반도체층의 제2 표면에서 상기 복수의 개구 영역에 마주하여 배치된 복수의 활성층;
    상기 복수의 활성층 아래에 각각 배치된 복수의 제2 반도체층;
    인접한 두 활성층 사이 및 인접한 두 제2 반도체층 사이에 배치된 분리막; 및
    상기 제1 반도체층의 제1 표면 상의 복수의 개구 영역 내에 배치된 복수의 색변환층;을 포함하는, 디스플레이 장치.
  2. 제1 항에 있어서,
    상기 복수의 격벽은 상기 제1 반도체층과 동일한 재료를 포함하며 상기 제1 반도체층의 제1 표면으로부터 일체로 연장되어 있는, 디스플레이 장치.
  3. 제1 항에 있어서,
    상기 복수의 격벽의 상부 표면 위에 배치된 공통 전극을 더 포함하는, 디스플레이 장치.
  4. 제3 항에 있어서,
    상기 공통 전극은 불투명한 금속 재료를 포함하는, 디스플레이 장치.
  5. 제1 항에 있어서,
    상기 복수의 격벽의 측벽에 배치된 광 차단막을 더 포함하는, 디스플레이 장치.
  6. 제1 항에 있어서,
    상기 복수의 개구 영역 내에서 상기 제1 반도체층의 제1 표면은 광추출 패턴을 갖는, 디스플레이 장치.
  7. 제1 항에 있어서,
    상기 복수의 제2 반도체층에 각각 전기적으로 연결된 복수의 반사 전극을 더 포함하는, 디스플레이 장치.
  8. 제1 항에 있어서,
    상기 제1 반도체층은 제1 도전형으로 도핑되며, 상기 복수의 제2 반도체층은 제1 도전형과 전기적으로 상반되는 제2 도전형으로 도핑된, 디스플레이 장치.
  9. 제1 항에 있어서,
    인접한 두 격벽 사이의 간격은 상기 복수의 활성층 각각의 폭보다 큰, 디스플레이 장치.
  10. 제9 항에 있어서,
    상기 복수의 활성층 각각의 폭은 0.1 ㎛ 내지 100 ㎛의 범위 내에 있는, 디스플레이 장치.
  11. 제1 항에 있어서,
    상기 복수의 색변환층 각각의 높이는 상기 복수의 격벽의 높이보다 작은, 디스플레이 장치.
  12. 제1 항에 있어서,
    상기 복수의 색변환층 각각은 포토레지스트 및 상기 포토레지스트 내에 분산된 양자점 또는 형광체를 포함하는, 디스플레이 장치.
  13. 제1 항에 있어서,
    상기 복수의 격벽 및 상기 복수의 색변환층 위에 배치되며, 상기 복수의 색변환층으로부터 방출되는 빛에 대해 투과성을 갖는 절연층을 더 포함하는, 디스플레이 장치.
  14. 제13 항에 있어서,
    상기 복수의 개구 영역 중 적어도 하나의 개구 영역 내에 색변환층이 배치되지 않고 상기 절연층이 채워져 있는, 디스플레이 장치.
  15. 제1 항에 있어서,
    상기 복수의 색변환층 위에 각각 배치된 복수의 흡수형 컬러 필터를 더 포함하는, 디스플레이 장치.
  16. 제1 항에 있어서,
    상기 복수의 흡수형 컬러 필터 각각은 상기 복수의 색변환층 중 대응하는 색변환층의 상부 표면과 직접 접촉하도록 배치된, 디스플레이 장치.
  17. 영상을 형성하는 디스플레이 장치를 포함하는 투영 시스템; 및
    상기 투영 시스템으로부터의 영상을 사용자의 눈으로 안내하는 광학계;를 포함하며,
    상기 디스플레이 장치는:
    서로 마주하는 제1 표면과 제2 표면, 상기 제1 표면 위로 돌출하여 연장된 복수의 격벽, 및 상기 복수의 격벽 사이에 위치한 복수의 개구 영역을 구비하는 제1 반도체층;
    상기 제1 반도체층의 제2 표면에서 상기 복수의 개구 영역에 마주하여 배치된 복수의 활성층;
    상기 복수의 활성층 아래에 각각 배치된 복수의 제2 반도체층;
    인접한 두 활성 패턴 사이 및 인접한 두 제2 반도체 패턴 사이에 배치된 분리막; 및
    상기 제1 반도체층의 제1 표면 상의 복수의 개구 영역 내에 배치된 복수의 색변환층;을 포함하는, 증강 현실 장치.
  18. 성장 기판 상에 제1 반도체층, 활성층, 및 제2 반도체층을 형성하는 단계;
    상기 제2 반도체층과 활성층을 복수의 제2 반도체층과 복수의 활성층으로 분리하는 분리막을 형성하는 단계;
    상기 성장 기판을 제거하는 단계;
    상기 성장 기판을 제거하여 노출된 상기 제1 반도체층의 표면 상에 패터닝된 공통 전극을 형성하는 단계;
    상기 공통 전극 사이의 상기 제1 반도체층을 식각하여 복수의 격벽을 형성하는 단계; 및
    상기 복수의 격벽 사이에 형성된 복수의 개구 영역에 복수의 색변환층을 형성하는 단계;를 포함하며,
    상기 복수의 활성층이 상기 복수의 개구 영역에 마주하도록 상기 복수의 격벽이 형성되는, 디스플레이 장치 제조 방법.
  19. 제18 항에 있어서,
    상기 복수의 격벽을 형성하는 단계는:
    건식 식각을 통해 경사진 측벽을 갖는 복수의 격벽을 형성하는 단계;
    습식 식각을 통해 상기 복수의 격벽의 경사진 측벽의 경사도를 증가시키는 단계; 및
    상기 복수의 격벽의 측벽에 광 차단막을 형성하는 단계;를 포함하는, 디스플레이 장치 제조 방법.
  20. 제19 항에 있어서,
    상기 습식 식각을 수행하는 동안, 상기 복수의 격벽 사이에 형성된 복수의 개구 영역 내에서 상기 제1 반도체층의 표면에 광추출 패턴을 형성하는 단계를 더 포함하는, 디스플레이 장치 제조 방법.
  21. 제18 항에 있어서,
    상기 복수의 색변환층을 형성하는 단계는:
    포토레지스트 및 상기 포토레지스트 내에 분산된 양자점 또는 형광체를 포함하는 색변환층 재료를 상기 복수의 격벽과 상기 복수의 격벽 사이에 형성된 복수의 개구 영역 위에 형성하는 단계;
    상기 복수의 활성층 중 적어도 하나를 동작시켜 상기 색변환층 재료에 광을 조사함으로써 상기 색변환층 재료의 일 부분을 경화시키는 단계; 및
    경화되지 않은 상기 색변환층 재료의 부분을 제거하는 단계;를 포함하는, 디스플레이 장치 제조 방법.
  22. 제18 항에 있어서,
    인접한 두 격벽 사이의 간격은 상기 복수의 활성층 각각의 폭보다 큰, 디스플레이 장치 제조 방법.
  23. 제22 항에 있어서,
    상기 복수의 활성층 각각의 폭은 0.1 ㎛ 내지 100 ㎛의 범위 내에 있는, 디스플레이 장치 제조 방법.
  24. 제18 항에 있어서,
    상기 복수의 색변환층 각각의 높이는 상기 복수의 격벽의 높이보다 작은, 디스플레이 장치 제조 방법.
  25. 제18 항에 있어서,
    상기 복수의 색변환층 위에 복수의 흡수형 컬러 필터를 형성하는 단계를 더 포함하는, 디스플레이 장치 제조 방법.
  26. 제25 항에 있어서,
    상기 복수의 흡수형 컬러 필터를 형성하는 단계는:
    포토레지스트 및 상기 포토레지스트 내에 분산된 염료를 포함하는 컬러 필터 재료를 상기 복수의 격벽과 상기 복수의 격벽 사이에 형성된 복수의 색변환층 위에 형성하는 단계;
    상기 복수의 활성층 중 적어도 하나를 동작시켜 상기 컬러 필터 재료에 광을 조사함으로써 상기 컬러 필터 재료의 일 부분을 경화시키는 단계; 및
    경화되지 않은 상기 컬러 필터 재료의 부분을 제거하는 단계;를 포함하는, 디스플레이 장치 제조 방법.
  27. 제26 항에 있어서,
    상기 복수의 흡수형 컬러 필터 각각은 상기 복수의 색변환층 중 대응하는 색변환층의 상부 표면과 직접 접촉하도록 배치된, 디스플레이 장치 제조 방법.
  28. 제18 항에 있어서,
    상기 복수의 격벽과 상기 복수의 격벽 사이에 형성된 복수의 색변환층 위에 상기 복수의 색변환층으로부터 방출되는 빛에 대해 투과성을 갖는 절연층을 형성하는 단계를 더 포함하는, 디스플레이 장치 제조 방법.
  29. 제28 항에 있어서,
    상기 복수의 개구 영역 중 적어도 하나의 개구 영역 내에 색변환층이 배치되지 않고 상기 절연층이 채워져 있는, 디스플레이 장치 제조 방법.
  30. 제18 항에 있어서,
    상기 공통 전극은 불투명한 금속 재료를 포함하는, 디스플레이 장치 제조 방법.
  31. 제18 항에 있어서,
    상기 성장 기판을 제거하기 전에, 상기 복수의 제2 반도체층에 전기적으로 연결되는 복수의 반사 전극을 형성하는 단계를 더 포함하는, 디스플레이 장치 제조 방법.
KR1020210169334A 2021-11-30 2021-11-30 디스플레이 장치 및 그 제조 방법 KR20230081360A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210169334A KR20230081360A (ko) 2021-11-30 2021-11-30 디스플레이 장치 및 그 제조 방법
EP22180461.0A EP4187609A1 (en) 2021-11-30 2022-06-22 Display apparatus and method of manufacturing the same
US17/847,806 US20230170440A1 (en) 2021-11-30 2022-06-23 Display apparatus and method of manufacturing the same
CN202210897402.0A CN116207122A (zh) 2021-11-30 2022-07-28 显示装置及其制造方法、和增强现实设备

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210169334A KR20230081360A (ko) 2021-11-30 2021-11-30 디스플레이 장치 및 그 제조 방법

Publications (1)

Publication Number Publication Date
KR20230081360A true KR20230081360A (ko) 2023-06-07

Family

ID=82214274

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210169334A KR20230081360A (ko) 2021-11-30 2021-11-30 디스플레이 장치 및 그 제조 방법

Country Status (4)

Country Link
US (1) US20230170440A1 (ko)
EP (1) EP4187609A1 (ko)
KR (1) KR20230081360A (ko)
CN (1) CN116207122A (ko)

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
FR3028672B1 (fr) * 2014-11-18 2018-01-26 Commissariat A L'energie Atomique Et Aux Energies Alternatives Dispositif optoelectronique a diodes electroluminescentes
WO2020000184A1 (zh) * 2018-06-26 2020-01-02 苏州晶湛半导体有限公司 半导体结构及其制造方法
KR102698293B1 (ko) * 2018-11-27 2024-08-23 삼성전자주식회사 디스플레이 장치 및 제조 방법
KR20210048290A (ko) * 2019-10-23 2021-05-03 삼성전자주식회사 디스플레이 장치 및 이의 제조 방법
KR20210073955A (ko) * 2019-12-11 2021-06-21 삼성전자주식회사 디스플레이 장치 및 그 제조 방법
KR20210102741A (ko) * 2020-02-12 2021-08-20 삼성전자주식회사 반도체 발광 소자 및 이의 제조 방법

Also Published As

Publication number Publication date
CN116207122A (zh) 2023-06-02
US20230170440A1 (en) 2023-06-01
EP4187609A1 (en) 2023-05-31

Similar Documents

Publication Publication Date Title
KR20210048290A (ko) 디스플레이 장치 및 이의 제조 방법
US20220352131A1 (en) Display device
KR20220032917A (ko) 마이크로 발광 소자 및 이를 포함한 디스플레이 장치
US20230064207A1 (en) Hybrid element substrate and method of fabricating the same
US20230109184A1 (en) Semiconductor light emitting device, display apparatus including the same, and method of manufacturing the same
US20220093824A1 (en) Light-emitting diode display device and manufacturing method thereof
US12087754B2 (en) Hybrid element and method of fabricating the same
US20230215979A1 (en) Micro light-emitting element, micro light-emitting element array including the micro light-emitting element, and display device including the micro light-emitting element array
KR20230081360A (ko) 디스플레이 장치 및 그 제조 방법
US20230141485A1 (en) Device transfer substrate, device transfer structure, and display apparatus
KR20220117104A (ko) 하이브리드 전사 구조물 및 그 제조방법
KR20230108192A (ko) 디스플레이 장치, 디스플레이 장치를 포함하는 증강 현실 장치 및 디스플레이 장치 제조 방법
EP3975271A1 (en) Micro light emitting device, display apparatus including the same, and method of manufacturing the same
US20230221552A1 (en) Display device, augmented reality device including display device, and method of manufacturing display device
CN114639668A (zh) 显示装置及制造其的方法
US20240038822A1 (en) Light emitting structure, display apparatus, and method of manufacturing the display apparatus
KR102703726B1 (ko) 반도체 소자 제조 방법, 반도체 소자 및 그 장치
EP4071809A1 (en) Color conversion structure, display apparatus, and method of manufacturing the display apparatus
KR20220117114A (ko) 하이브리드 소자 및 그 제조방법
EP4333085A1 (en) Multi-wavelength light-emitting device and method of manufacturing the same
US20230170448A1 (en) Micro light emitting semiconductor device, display apparatus including the same, and method of manufacturing the same
US20220416122A1 (en) Nanorod light emitting device, method of manufacturing the same, and display apparatus including the same
KR20230148681A (ko) 나노 로드 발광 다이오드, 나노 로드 발광 다이오드를 포함하는 디스플레이 장치 및 나노 로드 발광 다이오드 제조 방법
KR20240071916A (ko) 멀티폴드 마이크로 발광 소자, 이를 포함한 디스플레이 장치, 멀티폴드 마이크로 발광 소자의 제조 방법 및 디스플레이 장치의 제조 방법
KR20220085692A (ko) 디스플레이 장치 및 디스플레이 장치 제조 방법