KR20230080643A - Apparatus for processing substrate - Google Patents

Apparatus for processing substrate Download PDF

Info

Publication number
KR20230080643A
KR20230080643A KR1020210168003A KR20210168003A KR20230080643A KR 20230080643 A KR20230080643 A KR 20230080643A KR 1020210168003 A KR1020210168003 A KR 1020210168003A KR 20210168003 A KR20210168003 A KR 20210168003A KR 20230080643 A KR20230080643 A KR 20230080643A
Authority
KR
South Korea
Prior art keywords
temperature
shaft
wafer stage
control device
temperature controller
Prior art date
Application number
KR1020210168003A
Other languages
Korean (ko)
Inventor
김성협
김현진
김정두
이종구
안성준
이윤재
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210168003A priority Critical patent/KR20230080643A/en
Publication of KR20230080643A publication Critical patent/KR20230080643A/en

Links

Images

Classifications

    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67103Apparatus for thermal treatment mainly by conduction
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67017Apparatus for fluid treatment
    • H01L21/67063Apparatus for fluid treatment for etching
    • H01L21/67069Apparatus for fluid treatment for etching for drying etching
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005Apparatus not specifically provided for elsewhere
    • H01L21/67011Apparatus for manufacture or treatment
    • H01L21/67098Apparatus for thermal treatment
    • H01L21/67109Apparatus for thermal treatment mainly by convection
    • HELECTRICITY
    • H01ELECTRIC ELEMENTS
    • H01LSEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/683Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping
    • H01L21/687Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches
    • H01L21/68714Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support
    • H01L21/68792Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere for supporting or gripping using mechanical means, e.g. chucks, clamps or pinches the wafers being placed on a susceptor, stage or support characterised by the construction of the shaft
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B1/00Details of electric heating devices
    • H05B1/02Automatic switching arrangements specially adapted to apparatus ; Control of heating devices
    • H05B1/0227Applications
    • H05B1/023Industrial applications
    • H05B1/0233Industrial applications for semiconductors manufacturing
    • HELECTRICITY
    • H05ELECTRIC TECHNIQUES NOT OTHERWISE PROVIDED FOR
    • H05BELECTRIC HEATING; ELECTRIC LIGHT SOURCES NOT OTHERWISE PROVIDED FOR; CIRCUIT ARRANGEMENTS FOR ELECTRIC LIGHT SOURCES, IN GENERAL
    • H05B3/00Ohmic-resistance heating
    • H05B3/20Heating elements having extended surface area substantially in a two-dimensional plane, e.g. plate-heater

Abstract

기판 처리 장치가 제공된다. 기판 처리 장치는, 기판을 처리하기 위한 챔버, 기판이 안착되는 웨이퍼 스테이지, 웨이퍼 스테이지의 하부면에 연결되고, 상하 이동이 가능한 샤프트, 웨이퍼 스테이지의 상부면의 온도를 조절하는 제1 온도 조절 장치, 및 웨이퍼 스테이지의 상부면의 온도가 균일하도록, 샤프트 내부의 온도를 조절하고, 제1 온도 조절 장치와 다른 제2 온도 조절 장치를 포함하고, 제1 온도 조절 장치는 웨이퍼 스테이지 내부에 배치되고, 제2 온도 조절 장치는 웨이퍼 스테이지의 하부면과 이격되고, 샤프트 내부에 배치된다.A substrate processing apparatus is provided. The substrate processing apparatus includes a chamber for processing a substrate, a wafer stage on which the substrate is placed, a shaft connected to the lower surface of the wafer stage and movable up and down, a first temperature controller for controlling the temperature of the upper surface of the wafer stage, and a second temperature regulating device, different from the first temperature regulating device, for adjusting the temperature inside the shaft so that the temperature of the upper surface of the wafer stage is uniform, wherein the first temperature regulating device is disposed inside the wafer stage; 2 The temperature control device is spaced apart from the lower surface of the wafer stage and is disposed inside the shaft.

Description

기판 처리 장치{Apparatus for processing substrate}Substrate processing apparatus {Apparatus for processing substrate}

본 발명은 기판 처리 장치에 관한 것이다. 구체적으로, 기판의 공정이 수행되는 반도체 설비 내에 있어서, 웨이퍼 표면의 온도를 균일하게 만들기 위한 기판 처리 장치에 관한 것이다.The present invention relates to a substrate processing apparatus. Specifically, the present invention relates to a substrate processing apparatus for making the temperature of a wafer surface uniform in a semiconductor facility where a substrate process is performed.

반도체는 거의 모든 전자기기에 탑재되고 있으며, 전자기기의 기능에 대해 중요한 역할을 담당하고 있다. 반도체 제품 공정이 미세화 됨에 따라 이를 구현하기 위한 공정 설비의 요구 조건이 갈수록 고도화되고 있다.Semiconductors are installed in almost all electronic devices and play an important role in the functions of electronic devices. As the semiconductor product process is miniaturized, the requirements for process equipment to implement it are becoming increasingly sophisticated.

특히, 반도체 차세대 공정은 고온에서 이루어지는 경우가 대다수이며, 이러한 공정에서 웨이퍼를 공정 온도 조건에서 균일하게 유지하는 것은 반도체가 탑재되는 전자기기의 품질과 직결될 수 있다.In particular, most of the semiconductor next-generation processes are performed at high temperatures, and maintaining uniform wafers in process temperature conditions in these processes can be directly related to the quality of electronic devices on which semiconductors are mounted.

한편, 반도체 공정 설비 내에 웨이퍼 스테이지(wafer stage)는 공정 중 웨이퍼를 일정한 온도로 유지하며, 공정 전, 후로 웨이퍼를 고정 및 반출하는 기능을 담당하는 구성이다. 따라서, 상기와 같은 고온의 반도체 공정에서 웨이퍼 스테이지의 온도 편차는 공정 품질에 영향을 미치는 요인이 될 수 있다.Meanwhile, a wafer stage in a semiconductor processing facility is a component that maintains a wafer at a constant temperature during a process and takes charge of fixing and transporting a wafer before and after a process. Therefore, in the high-temperature semiconductor process, the temperature deviation of the wafer stage may be a factor affecting process quality.

예를 들어, 증착 공정(deposition)에서 형성되는 웨이퍼 상의 박막의 두께는 웨이퍼 스테이지의 온도 편차에 영향을 받을 수 있다. 구체적으로, 박막의 두께는 웨이퍼 스테이지의 온도와 반비례하는 경향을 가질 수 있고, 이에 따라 샤프트(shaft)로의 열 교환이 발생하여 온도가 상대적으로 낮은 웨이퍼 스테이지의 중심부에서는 박막의 두께가 다른 영역에 비해 두껍게 형성될 수 있다.For example, the thickness of a thin film on a wafer formed in a deposition process may be affected by a temperature variation of a wafer stage. Specifically, the thickness of the thin film may have a tendency to be inversely proportional to the temperature of the wafer stage, and accordingly, the thickness of the thin film in the center of the wafer stage where the temperature is relatively low due to heat exchange with a shaft occurs compared to other areas. It can be made thick.

이러한 온도 편차로 인한 공정 불량을 해결하기 위해, 기존에는 웨이퍼 스테이지와 인접하게 배치되는 다수의 열선을 이용하였다. 즉, 중심부의 낮은 온도를 해결하기 위하여 중심부에 추가적인 열을 제공하는 구성을 이용하였다. 하지만, 웨이퍼 스테이지의 중심부에 제공되는 과도한 열은 응력(stress)을 유발할 수 있고, 이에 따라 웨이퍼 스테이지 중심부에 응력으로 인한 균열이 발생하여 구조적인 문제를 야기하는 문제가 빈번하게 발생하였다.In order to solve process defects due to such a temperature deviation, conventionally, a plurality of hot wires disposed adjacent to a wafer stage have been used. That is, in order to solve the low temperature of the center, a configuration for providing additional heat to the center was used. However, excessive heat provided to the central portion of the wafer stage may cause stress, and thus cracks due to the stress occur in the central portion of the wafer stage, resulting in structural problems.

따라서, 위와 같은 문제를 해결하기 위한 웨이퍼 스테이지와 샤프트 사이의 열교환을 차단 혹은 최소화할 수 있는 방법이 연구될 필요가 있다.Therefore, it is necessary to study a method capable of blocking or minimizing heat exchange between the wafer stage and the shaft to solve the above problems.

본 발명이 해결하고자 하는 몇몇 기술적 과제는, 웨이퍼 스테이지(wafer stage)의 균열이 발생하지 않으며, 웨이퍼 스테이지의 온도 편차를 최소화할 수 있는 기판 처리 장치를 제공하는 것이다.Some technical problems to be solved by the present invention are to provide a substrate processing apparatus capable of minimizing a temperature deviation of a wafer stage without causing cracks in the wafer stage.

본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.The technical problems of the present invention are not limited to the technical problems mentioned above, and other technical problems not mentioned will be clearly understood by those skilled in the art from the following description.

상기 기술적 과제를 달성하기 위한 몇몇 실시예에 따른 기판 처리 장치는, 기판을 처리하기 위한 챔버, 기판이 안착되는 웨이퍼 스테이지, 웨이퍼 스테이지의 하부면에 연결되고, 상하 이동이 가능한 샤프트, 웨이퍼 스테이지의 상부면의 온도를 조절하는 제1 온도 조절 장치, 및 웨이퍼 스테이지의 상부면의 온도가 균일하도록, 샤프트 내부의 온도를 조절하고, 제1 온도 조절 장치와 다른 제2 온도 조절 장치를 포함하고, 제1 온도 조절 장치는 웨이퍼 스테이지 내부에 배치되고, 제2 온도 조절 장치는 웨이퍼 스테이지의 하부면과 이격되고, 샤프트 내부에 배치된다.A substrate processing apparatus according to some embodiments for achieving the above technical problem includes a chamber for processing a substrate, a wafer stage on which the substrate is seated, a shaft connected to the lower surface of the wafer stage and capable of moving up and down, and an upper portion of the wafer stage. A first temperature controller for controlling the temperature of the surface, and a second temperature controller for adjusting the temperature inside the shaft so that the temperature of the upper surface of the wafer stage is uniform, and different from the first temperature controller, The temperature control device is disposed inside the wafer stage, and the second temperature control device is spaced apart from the lower surface of the wafer stage and disposed inside the shaft.

기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.Details of other embodiments are included in the detailed description and drawings.

도 1은 몇몇 실시예에 따른 기판 처리 장치를 설명하기 위한 예시적인 도면이다.
도 2는 몇몇 실시예에 따른 웨이퍼 스테이지와 샤프트 사이의 열 전달을 설명하기 위한 예시적인 도면이다.
도 3은 몇몇 실시예에 따른 웨이퍼 스테이지와 샤프트 사이의 열 전달을 설명하기 위한 예시적인 블록도이다.
도 4는 몇몇 실시예에 따른 제2 온도 조절 장치에 포함된 열선이 배치되는 모습을 설명하기 위한 예시적인 도면이다.
도 5는 다른 몇몇 실시예에 따른 제2 온도 조절 장치에 포함된 열선이 배치되는 모습을 설명하기 위한 예시적인 도면이다.
도 6은 몇몇 실시예에 따른 제1 온도 조절 장치에 포함된 열선이 배치되는 모습을 설명하기 위한 예시적인 도면이다.
도 7은 몇몇 실시예에 따른 기판 처리 장치의 가열 공정을 설명하기 위한 예시적인 흐름도이다.
도 8은 몇몇 실시예에 따른 기판 처리 장치의 가열 공정을 설명하기 위한 예시적인 도면이다.
도 9는 몇몇 실시예에 따른 기판 처리 장치의 냉각 공정을 설명하기 위한 예시적인 흐름도이다.
도 10은 몇몇 실시예에 따른 기판 처리 장치의 냉각 공정을 설명하기 위한 예시적인 도면이다.
1 is an exemplary diagram for explaining a substrate processing apparatus according to some embodiments.
2 is an exemplary diagram for describing heat transfer between a wafer stage and a shaft according to some embodiments.
3 is an exemplary block diagram illustrating heat transfer between a wafer stage and a shaft in accordance with some embodiments.
4 is an exemplary diagram for explaining how a hot wire included in a second temperature controller according to some embodiments is disposed.
5 is an exemplary view for explaining how a hot wire included in a second temperature controller according to some other embodiments is disposed.
6 is an exemplary diagram for explaining how a hot wire included in a first temperature controller according to some embodiments is disposed.
7 is an exemplary flowchart illustrating a heating process of a substrate processing apparatus according to some embodiments.
8 is an exemplary diagram for explaining a heating process of a substrate processing apparatus according to some embodiments.
9 is an exemplary flowchart illustrating a cooling process of a substrate processing apparatus according to some embodiments.
10 is an exemplary diagram for describing a cooling process of a substrate processing apparatus according to some embodiments.

이하, 첨부된 도면을 참조하여 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.Hereinafter, embodiments according to the technical idea of the present invention will be described with reference to the accompanying drawings.

도 1은 몇몇 실시예에 따른 기판 처리 장치를 설명하기 위한 예시적인 도면이다.1 is an exemplary diagram for explaining a substrate processing apparatus according to some embodiments.

도 1을 참조하면, 기판 처리 장치(1)는 챔버(10)(chamber), 웨이퍼 스테이지(20)(wafer stage), 샤프트(30)(shaft), 제1 온도 조절 장치(40), 제2 온도 조절 장치(50), 제1 제어 장치(60), 및 제2 제어 장치(70)를 포함할 수 있다.Referring to FIG. 1, the substrate processing apparatus 1 includes a chamber 10, a wafer stage 20, a shaft 30, a first temperature controller 40, and a second It may include a temperature control device 50 , a first control device 60 , and a second control device 70 .

챔버(10)는 공정이 진행되는 내부 공간을 제공할 수 있다. 공정은 예를 들어 식각, 애싱, 이온주입, 박막증착, 세정 등을 포함할 수 있으나 이에 제한되지 않는다. 챔버(10)는 예를 들어 원통형 진공 챔버일 수 있다. 챔버(10)는 상부벽, 측벽, 및 하부벽으로 이루어질 수 있으며, 도시되지 않았으나, 챔버(10)의 일 측에는 기판(W)이 반입 및 반출되는 통로가 제공될 수 있다.The chamber 10 may provide an internal space in which a process is performed. The process may include, for example, etching, ashing, ion implantation, thin film deposition, and cleaning, but is not limited thereto. Chamber 10 may be, for example, a cylindrical vacuum chamber. The chamber 10 may include an upper wall, a side wall, and a lower wall, and although not shown, a passage through which the substrate W is carried in and out may be provided at one side of the chamber 10 .

웨이퍼 스테이지(20)는 기판(W)이 안착되는 공간을 제공할 수 있다. 즉, 기판(W)은 웨이퍼(wafer)를 의미할 수 있다. 웨이퍼 스테이지(20)는 온도를 조절하여, 안착된 기판(W)을 가열 또는 냉각함으로써 기판 공정을 수행할 수 있다. 구체적으로, 웨이퍼 스테이지(20)에 포함된 제1 온도 조절 장치(40)에 의해 웨이퍼 스테이지(20)의 상부면의 온도가 조절될 수 있다. 기판의 공정 불량을 방지하기 위하여 웨이퍼 스테이지(20)는 전체에 걸쳐 균일한 온도 분포를 가질 필요가 있을 수 있다.The wafer stage 20 may provide a space in which the substrate W is seated. That is, the substrate W may mean a wafer. The wafer stage 20 may perform a substrate process by controlling the temperature and heating or cooling the substrate W on which it is seated. Specifically, the temperature of the upper surface of the wafer stage 20 may be controlled by the first temperature controller 40 included in the wafer stage 20 . In order to prevent substrate processing defects, the wafer stage 20 may need to have a uniform temperature distribution throughout.

샤프트(30)는 웨이퍼 스테이지(20)의 하부면과 연결될 수 있다. 샤프트(30)의 내부에는 제2 온도 조절 장치(50)가 포함될 수 있다. 샤프트(30)는 기둥 형상을 가질 수 있으며, 구체적으로는 가운데 영역이 비어 외벽만을 포함하는 실린더 형상을 가질 수 있다. 샤프트(30)는 기판(W)을 이동시키거나 챔버(10)의 내부 점검 등을 하기 위하여 상하, 즉 Z 방향을 따라 이동할 수 있다.The shaft 30 may be connected to the lower surface of the wafer stage 20 . A second temperature control device 50 may be included inside the shaft 30 . The shaft 30 may have a columnar shape, and specifically, may have a cylindrical shape including only an outer wall with an empty central region. The shaft 30 may move up and down, that is, in the Z direction, in order to move the substrate W or inspect the inside of the chamber 10 .

샤프트(30)는 챔버(10)의 하면을 관통하는 구조일 수 있으며, 챔버(10) 외벽에 고정된 상태로 존재하여 챔버(10)를 지지할 수 있다. 이에 따라, 샤프트(30)는 챔버(10)의 내부에 위치하는 제1 영역(R1)과, 챔버(10)의 외부에 위치하는 제2 영역(R2)을 포함할 수 있다.The shaft 30 may have a structure penetrating the lower surface of the chamber 10 and may support the chamber 10 by existing in a fixed state on the outer wall of the chamber 10 . Accordingly, the shaft 30 may include a first region R1 located inside the chamber 10 and a second region R2 located outside the chamber 10 .

제1 온도 조절 장치(40)는 웨이퍼 스테이지(20)에 포함될 수 있다. 제1 온도 조절 장치(40)는 웨이퍼 스테이지(20)의 상부면을 가열 혹은 냉각시키기 위한 복수의 열선(41)을 포함할 수 있다.The first temperature controller 40 may be included in the wafer stage 20 . The first temperature controller 40 may include a plurality of hot wires 41 for heating or cooling the upper surface of the wafer stage 20 .

제1 온도 조절 장치(40)는 웨이퍼 스테이지(20)의 상부면의 온도를 조절하여, 기판(W)의 공정이 원활하게 수행되도록 할 수 있다. 구체적으로, 제1 온도 조절 장치(40)는 기판(W)의 가열 공정이 수행되는 경우에는 웨이퍼 스테이지(20)의 온도를 증가시킬 수 있고, 기판(W)의 냉각 공정이 수행되는 경우에는 웨이퍼 스테이지(20)의 온도를 감소시킬 수 있다. 제1 온도 조절 장치(40)의 가열 혹은 냉각 동작은 제1 제어 장치(60)의 제어 하에 수행될 수 있다.The first temperature controller 40 may control the temperature of the upper surface of the wafer stage 20 so that the process of the substrate W may be smoothly performed. Specifically, the first temperature controller 40 may increase the temperature of the wafer stage 20 when a heating process of the substrate W is performed, and may increase the temperature of the wafer stage 20 when a process of cooling the substrate W is performed. The temperature of the stage 20 may be reduced. The heating or cooling operation of the first temperature controller 40 may be performed under the control of the first control device 60 .

제2 온도 조절 장치(40)는 샤프트(30)에 포함될 수 있다. 제1 온도 조절 장치(40)는 샤프트(30)의 내부를 가열 혹은 냉각시키기 위한 복수의 열선(51)을 포함할 수 있다.The second temperature control device 40 may be included in the shaft 30 . The first temperature controller 40 may include a plurality of hot wires 51 for heating or cooling the inside of the shaft 30 .

제2 온도 조절 장치(40)는 제1 온도 조절 장치(40)가 웨이퍼 스테이지(20)의 상부면을 가열 혹은 냉각시킬 때 발생할 수 있는 온도 편차를 해결하기 위하여, 샤프트(30) 내부의 온도를 가열 혹은 냉각시킬 수 있다. 구체적인 내용은 후술한다.The second temperature controller 40 controls the temperature inside the shaft 30 in order to solve a temperature deviation that may occur when the first temperature controller 40 heats or cools the upper surface of the wafer stage 20 . It can be heated or cooled. Specific details are described later.

한편, 제2 온도 조절 장치(40)는 웨이퍼 스테이지(20)의 하부면과 이격되어 배치될 수 있다. 구체적으로, 제2 온도 조절 장치(40)는 샤프트(30)의 영역 중 챔버 외에 존재하는 제2 영역(R2)에 대응되는 샤프트(30)의 내부에 포함될 수 있다.Meanwhile, the second temperature controller 40 may be spaced apart from the lower surface of the wafer stage 20 . Specifically, the second temperature control device 40 may be included inside the shaft 30 corresponding to the second region R2 outside the chamber among the regions of the shaft 30 .

기존에는 후술할 웨이퍼 스테이지(20)의 중앙부에 발생할 수 있는 온도 편차를 해결하기 위하여, 중앙부에 추가적인 열을 직접적으로 제공하는 방법이 빈번하게 사용될 수 있었다. 하지만, 중앙부에 제공되는 과도한 열은 오히려 중앙부에 존재하는 열선과 전선의 열팽창률 차이로 인한 응력 발생을 유발할 수 있었고, 이는 웨이퍼 스테이지(20)에 균열을 발생시키는 문제를 초래할 수 있었다.Conventionally, in order to solve a temperature deviation that may occur in the central part of the wafer stage 20, which will be described later, a method of directly providing additional heat to the central part has been frequently used. However, excessive heat provided to the central portion may cause stress due to a difference in coefficient of thermal expansion between the hot wire and the electric wire existing in the central portion, which may cause cracks in the wafer stage 20 .

상기와 같은 문제를 해결하고자, 제2 온도 조절 장치(40)는 웨이퍼 스테이지(20)의 중앙부에 직접적으로 열을 제공하는 것이 아닌 샤프트(30) 내부의 온도를 조절하는 구성일 수 있으며, 또한 웨이퍼 스테이지(20)의 중앙부에 열 집중으로 인한 균열 발생을 방지하고자, 웨이퍼 스테이지(20)와 이격되어, 챔버 외부에 존재하는 샤프트(30) 영역에 배치될 수 있다.In order to solve the above problem, the second temperature controller 40 may be configured to control the temperature inside the shaft 30 instead of directly providing heat to the central portion of the wafer stage 20, and also to the wafer stage 20. In order to prevent generation of cracks due to heat concentration in the center of the stage 20 , it may be spaced apart from the wafer stage 20 and disposed in a region of the shaft 30 existing outside the chamber.

제1 제어 장치(60)는 제1 온도 조절 장치(40)를 제어하여, 제1 온도 조절 장치(40)가 웨이퍼 스테이지(20)를 가열 또는 냉각하도록 할 수 있다.The first controller 60 may control the first temperature controller 40 so that the first temperature controller 40 heats or cools the wafer stage 20 .

제2 제어 장치(70)는 제2 온도 조절 장치(50)를 제어하여, 제2 온도 조절 장치(50)가 샤프트(30) 내부를 가열 또는 냉각하도록 할 수 있다.The second control device 70 may control the second temperature control device 50 so that the second temperature control device 50 heats or cools the inside of the shaft 30 .

한편, 도 1에서는 제1 제어 장치(60)와 제2 제어 장치(70)가 챔버(10) 및 샤프트(30)의 외부에 존재하는 것으로 도시되었으나, 실시예가 이에 제한되는 것은 아니며 제1 제어 장치(60)와 제2 제어 장치(70)는 실시예에 따라 다른 위치에 구성될 수도 있음은 자명하다.Meanwhile, in FIG. 1 , the first control device 60 and the second control device 70 are shown to exist outside the chamber 10 and the shaft 30, but the embodiment is not limited thereto and the first control device It is obvious that 60 and the second control device 70 may be configured in different positions according to embodiments.

도 2는 몇몇 실시예에 따른 웨이퍼 스테이지와 샤프트 사이의 열 전달을 설명하기 위한 예시적인 도면이며, 도 3은 몇몇 실시예에 따른 웨이퍼 스테이지와 샤프트 사이의 열 전달을 설명하기 위한 예시적인 블록도이다.2 is an exemplary diagram illustrating heat transfer between a wafer stage and a shaft according to some embodiments, and FIG. 3 is an exemplary block diagram illustrating heat transfer between a wafer stage and a shaft according to some embodiments. .

설명의 편의를 위해, 기판을 가열시키는 공정이 수행된다고 가정하자. 이어서 도 2를 참조하면, 웨이퍼 스테이지(20)는 내부의 제1 온도 조절 장치에 의해 가열될 수 있다. 이 때, 샤프트(30) 내부에 제2 온도 조절 장치가 존재하지 않는 경우에 샤프트(30)의 온도는 웨이퍼 스테이지(20)의 온도보다 낮은 값을 가질 수 있다.For convenience of explanation, it is assumed that a process of heating the substrate is performed. Next, referring to FIG. 2 , the wafer stage 20 may be heated by an internal first temperature controller. At this time, when the second temperature controller does not exist inside the shaft 30 , the temperature of the shaft 30 may have a lower value than the temperature of the wafer stage 20 .

이에 따라, 웨이퍼 스테이지(20)에서 샤프트(30)로 온도 차이에 의한 열이 흐를 수 있다. 특히, 웨이퍼 스테이지(20)의 중앙부와, 샤프트(30)가 접하는 제3 영역(R3)에서 웨이퍼 스테이지(20)로부터 샤프트(30)로 흐를 수 있다.Accordingly, heat due to the temperature difference may flow from the wafer stage 20 to the shaft 30 . In particular, it may flow from the wafer stage 20 to the shaft 30 in the third region R3 where the central portion of the wafer stage 20 and the shaft 30 come into contact.

구체적으로 도 2 및 도 3을 함께 참조하면, 웨이퍼 스테이지(20)가 도 3의 A에 대응되고, 샤프트(30)가 도 3의 B에 대응된다고 하자. 이 때, 웨이퍼 스테이지(20)의 온도는 T1의 값을 가지며, 샤프트(30)의 온도는 T1 보다 낮은 T2의 값을 가질 수 있다.Specifically, referring to FIGS. 2 and 3 together, it is assumed that the wafer stage 20 corresponds to A in FIG. 3 and the shaft 30 corresponds to B in FIG. 3 . At this time, the temperature of the wafer stage 20 may have a value of T1, and the temperature of the shaft 30 may have a value of T2 lower than T1.

이 경우에, A와 B가 접하는 C 영역, 즉 도 2에서 웨이퍼 스테이지(20)와 샤프트(30)가 접하는 제3 영역(R3)에서 온도 차이에 따른 열류가 발생할 수 있다. 발생하는 단위 시간 당 열류의 양은 다음과 같은 수학식을 통해 계산될 수 있다.In this case, heat flow according to a temperature difference may occur in region C where A and B contact each other, that is, in the third region R3 where the wafer stage 20 and the shaft 30 come into contact in FIG. 2 . The amount of heat flow per unit time generated can be calculated through the following equation.

Figure pat00001
Figure pat00001

여기서, Q는 C 영역에서 단위 시간 당 A에서 B로 흐르는 열량을 의미할 수 있으며, k는 C 영역의 고유의 특성 값인 열전도율(thermal conductivity)을 의미할 수 있으며, dT/dx는 열류가 흐르는 방향을 따라 온도의 분포를 나타내는 값을 의미할 수 있다.Here, Q may mean the amount of heat flowing from A to B per unit time in region C, k may mean thermal conductivity, which is a characteristic value unique to region C, and dT/dx is the direction in which heat flow flows. It may mean a value representing the distribution of temperature along .

상기와 같이 열이 흐르는 경우, 웨이퍼 스테이지(20)의 샤프트(30)와 접하는 중앙부는 When heat flows as described above, the central portion in contact with the shaft 30 of the wafer stage 20

따라서, C 영역에서 흐르는 열량을 줄이기 위하여, k 즉 열전도율이 낮은 물질을 사용하는 방법이 있을 수 있으나, 이는 열이 흐르는 속도를 줄일 수 있을 뿐, 열의 전달을 근본적으로 차단할 수는 없다.Therefore, in order to reduce the amount of heat flowing in region C, there may be a method of using a material with low k, that is, low thermal conductivity, but this can only reduce the speed at which heat flows, but cannot fundamentally block the transfer of heat.

이에, 본 발명의 몇몇 실시예에 따른 기판 처리 장치는, dT=0, 즉 양 물질 간의 온도 차이를 0에 수렴하도록 조절하여, 웨이퍼 스테이지(20)와 샤프트(30) 사이의 열류를 차단하여, 웨이퍼 스테이지(20)에서 발생할 수 있는 불균일한 온도분포를 방지하고, 이에 따라 공정 불량 발생을 방지할 수 있다.Therefore, the substrate processing apparatus according to some embodiments of the present invention controls dT = 0, that is, the temperature difference between the two materials to converge to 0, thereby blocking the heat flow between the wafer stage 20 and the shaft 30, Non-uniform temperature distribution that may occur in the wafer stage 20 may be prevented, and thus, process defects may be prevented.

도 4는 몇몇 실시예에 따른 제2 온도 조절 장치에 포함된 열선이 배치되는 모습을 설명하기 위한 예시적인 도면이다.4 is an exemplary diagram for explaining how a hot wire included in a second temperature controller according to some embodiments is disposed.

도 4를 참조하면, 샤프트(30)는 가운데 영역이 비어 있는 형상일 수 있고, 외벽을 포함하는 실린더 형상을 가질 수 있다.Referring to FIG. 4 , the shaft 30 may have a shape in which a central region is hollow and may have a cylindrical shape including an outer wall.

제2 온도 조절 장치에 포함된 열선(51)은 샤프트(30)의 외벽을 둘러싸며, 샤프트(30)의 길이 방향으로 연장되는 코일 형상을 가질 수 있다.The heating wire 51 included in the second temperature control device surrounds the outer wall of the shaft 30 and may have a coil shape extending in the longitudinal direction of the shaft 30 .

도 5는 다른 몇몇 실시예에 따른 제2 온도 조절 장치에 포함된 열선이 배치되는 모습을 설명하기 위한 예시적인 도면이다.5 is an exemplary diagram for explaining how a hot wire included in a second temperature controller according to some other embodiments is disposed.

도 5를 참조하면, 샤프트(30)는 도 4에서 설명한 바와 유사하게 실린더 형상을 가질 수 있다.Referring to FIG. 5 , the shaft 30 may have a cylindrical shape similar to that described in FIG. 4 .

제2 온도 조절 장치에 포함된 열선(51)은 샤프트(30)의 외벽에 배치되어, 샤프트의 길이 방향을 따라 연장되는 복수의 열선일 수 있다.The heat wire 51 included in the second temperature controller may be a plurality of heat wire disposed on the outer wall of the shaft 30 and extending along the length direction of the shaft.

도 6은 몇몇 실시예에 따른 제1 온도 조절 장치에 포함된 열선이 배치되는 모습을 설명하기 위한 예시적인 도면이다.6 is an exemplary view for explaining how a hot wire included in a first temperature controller according to some embodiments is disposed.

도 6을 참조하면, 웨이퍼 스테이지(20)와 샤프트(30)의 중심은 동일할 수 있다. 즉, 웨이퍼 스테이지(20)의 중심과, 샤프트(30)의 중심은 Z 방향으로 연장되는 동일한 선에 위치할 수 있다. 또한, 웨이퍼 스테이지(20)의 X-Y 평면상의 단면적은 샤프트(30)의 X-Y 평면상의 단면적보다 클 수 있다.Referring to FIG. 6 , the centers of the wafer stage 20 and the shaft 30 may be the same. That is, the center of the wafer stage 20 and the center of the shaft 30 may be located on the same line extending in the Z direction. Also, the cross-sectional area of the wafer stage 20 on the X-Y plane may be larger than the cross-sectional area of the shaft 30 on the X-Y plane.

웨이퍼 스테이지(20) 내부에 포함된 제1 온도 조절 장치는 복수의 열선(21_1~21_5)을 포함할 수 있다. 복수의 열선(41_1~41_5)은 웨이퍼 스테이지(20)의 온도를 균일하게 가열 또는 냉각시키기 위하여, 중앙부에 존재하는 제1 열선(41_1)부터 외곽부에 존재하는 제5 열선(41_5)까지 복수개로 존재할 수 있다.The first temperature controller included in the wafer stage 20 may include a plurality of hot wires 21_1 to 21_5. In order to uniformly heat or cool the temperature of the wafer stage 20, the plurality of hot wires 41_1 to 41_5 are plural, ranging from the first hot wire 41_1 in the central portion to the fifth hot wire 41_5 in the outer portion. can exist

한편, 도 6에서는 복수의 열선(41_1~41_5)이 5개만 존재하는 것으로 도시되었으나, 실시예가 이에 제한되는 것은 아니다. 즉, 열선의 개수는 실시예에 따라 얼마든지 달라질 수 있음은 자명하다.Meanwhile, in FIG. 6 , it is shown that only five hot wires 41_1 to 41_5 exist, but the embodiment is not limited thereto. That is, it is obvious that the number of hot wires may vary according to embodiments.

또한, 도 6에서는 복수의 열선(41_1~41_5) 각각이 서로 연결되지 않는 모습으로 도시되었으나, 실시예가 이에 제한되는 것은 아니다. 즉, 열선은 서로 연결될 수 있고, 도 6에 도시된 형상뿐만 아니라 실시예에 따라 다양한 형상을 가질 수 있음은 자명하다.In addition, although each of the plurality of hot wires 41_1 to 41_5 is not connected to each other in FIG. 6 , the embodiment is not limited thereto. That is, it is obvious that the hot wires may be connected to each other and may have various shapes according to embodiments as well as the shape shown in FIG. 6 .

도 7은 몇몇 실시예에 따른 기판 처리 장치의 가열 공정을 설명하기 위한 예시적인 흐름도이며, 도 8은 몇몇 실시예에 따른 기판 처리 장치의 가열 공정을 설명하기 위한 예시적인 도면이다.7 is an exemplary flowchart illustrating a heating process of a substrate processing apparatus according to some embodiments, and FIG. 8 is an exemplary diagram illustrating a heating process of the substrate processing apparatus according to some embodiments.

도 7 및 도 8을 참조하면, 기판 처리 장치(1)의 가열 공정이 시작되면 기판(W)을 가열하기 위하여 웨이퍼 스테이지(20)가 먼저 가열될 수 있다(S110).Referring to FIGS. 7 and 8 , when the heating process of the substrate processing apparatus 1 starts, the wafer stage 20 may be first heated to heat the substrate W (S110).

웨이퍼 스테이지(20)를 가열하기 위하여 제1 온도 조절 장치(40)의 온도가 미리 설정된 공정 온도까지 증가될 수 있다.In order to heat the wafer stage 20 , the temperature of the first temperature controller 40 may be increased to a preset process temperature.

제1 온도 조절 장치(40)의 온도가 증가되는 것은, 제1 제어 장치(60)에 의해 제어될 수 있다. 예를 들어, 제1 제어 장치(60)는 제1 온도 조절 장치(40)의 온도를 증가시키기 위하여, 강한 전류 혹은 전압을 제1 온도 조절 장치(40)에 제공할 수 있다.Increasing the temperature of the first temperature controller 40 may be controlled by the first control device 60 . For example, the first control device 60 may provide a strong current or voltage to the first temperature controller 40 in order to increase the temperature of the first temperature controller 40 .

한편, 제1 온도 조절 장치(40)에 의해 웨이퍼 스테이지(20)가 가열되면 상기 도 2 및 도 3에서 설명한 바와 같이 웨이퍼 스테이지(20)의 중앙부로부터 샤프트(30)로 열류(Q)가 발생할 수 있다. 이를 방지하기 위하여, 샤프트(30) 내부가 가열될 수 있다(S120).Meanwhile, when the wafer stage 20 is heated by the first temperature controller 40, heat flow Q may be generated from the central portion of the wafer stage 20 to the shaft 30 as described in FIGS. 2 and 3 above. there is. To prevent this, the inside of the shaft 30 may be heated (S120).

샤프트(30) 내부를 가열하기 위하여 제2 온도 조절 장치(50)의 온도가 제1 온도 조절 장치(40)의 온도와 동일하게 미리 설정된 공정 온도까지 증가될 수 있다.In order to heat the inside of the shaft 30, the temperature of the second temperature control device 50 may be increased to a preset process temperature equal to the temperature of the first temperature control device 40.

제2 온도 조절 장치(50)의 온도가 증가되는 것은, 제2 제어 장치(70)에 의해 제어될 수 있다. 예를 들어, 제2 제어 장치(70)는 제2 온도 조절 장치(50)의 온도를 증가시키기 위하여, 강한 전류 혹은 전압을 제2 온도 조절 장치(50)에 제공할 수 있다.Increasing the temperature of the second temperature controller 50 may be controlled by the second control device 70 . For example, the second control device 70 may provide a strong current or voltage to the second temperature controller 50 in order to increase the temperature of the second temperature controller 50 .

한편, 제2 온도 조절 장치(50)를 통하여 샤프트(30) 내부가 가열되어 온도가 증가함에 따라 웨이퍼 스테이지(20)로부터 샤프트(30)로의 열류(Q)는 차단이 될 수 있으나, 이로 인해 웨이퍼 스테이지(20)의 중앙부와 외곽부의 온도 편차가 발생할 수 있다. 이를 해결하기 위해, 제1 온도 조절 장치(40)를 이어서 더 제어할 수 있다(S130).Meanwhile, as the inside of the shaft 30 is heated through the second temperature controller 50 and the temperature increases, the heat flow Q from the wafer stage 20 to the shaft 30 may be blocked, but due to this, the wafer A temperature difference between the central portion and the outer portion of the stage 20 may occur. In order to solve this problem, the first temperature controller 40 may be subsequently further controlled (S130).

구체적으로 도 6을 함께 참조하면, 웨이퍼 스테이지(20)로부터 샤프트(30)로의 열류(Q)가 차단되어 웨이퍼 스테이지(20)의 중앙부는 높은 온도를 유지할 수 있고, 이로 인해 웨이퍼 스테이지(20)의 중앙부의 온도가 웨이퍼 스테이지(20)의 외곽부의 온도보다 높을 수 있다.Specifically, referring to FIG. 6 , the heat flow Q from the wafer stage 20 to the shaft 30 is blocked so that the central portion of the wafer stage 20 can maintain a high temperature. A temperature of the central portion may be higher than that of an outer portion of the wafer stage 20 .

이에 따라, 제1 제어 장치(60)는 제1 온도 조절 장치(40)에 포함된 복수의 열선(41_1~41_5) 중 최외곽에 존재하는 제5 열선(41_5)이 더 높은 온도를 가지도록 제어할 수 있다. 예를 들어, 제1 제어 장치(60)는 제5 열선(41_5)이 열을 추가적으로 방출하도록, 나머지 제1 내지 제4 열선(41_1~41_4)보다 더 강한 전류 혹은 전압을 제공할 수 있다.Accordingly, the first control device 60 controls the outermost fifth heating wire 41_5 among the plurality of heating wires 41_1 to 41_5 included in the first temperature controller 40 to have a higher temperature. can do. For example, the first control device 60 may provide a stronger current or voltage than the remaining first to fourth hot wires 41_1 to 41_4 so that the fifth hot wire 41_5 additionally emits heat.

한편, 최외곽에 존재하는 열선을 제5 열선(41_5)만으로 정의하여 설명하였으나, 이는 설명의 편의를 위한 것일 뿐 추가적인 열을 방출하도록 하는 열선은 실시예에 따라 달라질 수 있음은 자명하다. 구체적으로, 웨이퍼 스테이지(20)의 중앙부에서 열류(Q)가 차단됨에 따라 발생하는 온도 편차를 해결하기 위하여, 복수의 열선 중 더 강한 전류 혹은 전압을 제공받는 열선의 수는 얼마든지 달라질 수 있다.Meanwhile, although the outermost hot wire has been defined and described only as the fifth hot wire 41_5, this is only for convenience of explanation, and it is obvious that the hot wire to emit additional heat may vary depending on the embodiment. Specifically, in order to solve the temperature deviation caused by the heat flow Q being blocked at the central portion of the wafer stage 20, the number of hot wires receiving stronger current or voltage among the plurality of hot wires may vary.

도 9는 몇몇 실시예에 따른 기판 처리 장치의 냉각 공정을 설명하기 위한 예시적인 흐름도이며, 도 10은 몇몇 실시예에 따른 기판 처리 장치의 냉각 공정을 설명하기 위한 예시적인 도면이다.9 is an exemplary flowchart illustrating a cooling process of a substrate processing apparatus according to some embodiments, and FIG. 10 is an exemplary diagram illustrating a cooling process of a substrate processing apparatus according to some embodiments.

도 9 및 도 10을 참조하면, 기판 처리 장치(1)의 냉각 공정이 시작되면 기판(W)을 냉각하기 위하여 웨이퍼 스테이지(20)가 먼저 냉각될 수 있다(S210). 여기서 냉각 공정은 예를 들어 초저온 etch 공정을 의미할 수 있으나, 실시예가 이에 제한되는 것은 아니다.Referring to FIGS. 9 and 10 , when the cooling process of the substrate processing apparatus 1 starts, the wafer stage 20 may first be cooled in order to cool the substrate W (S210). Here, the cooling process may mean, for example, a cryogenic etch process, but the embodiment is not limited thereto.

웨이퍼 스테이지(20)를 냉각하기 위하여 제1 온도 조절 장치(40)의 온도가 미리 설정된 공정 온도까지 감소될 수 있다.In order to cool the wafer stage 20 , the temperature of the first temperature controller 40 may be reduced to a preset process temperature.

제1 온도 조절 장치(40)의 온도가 감소되는 것은, 제1 제어 장치(60)에 의해 제어될 수 있다. 예를 들어, 제1 제어 장치(60)는 제1 온도 조절 장치(40)의 온도를 감소시키기 위하여, 약한 전류 혹은 전압을 제1 온도 조절 장치(40)에 제공할 수 있다.Reducing the temperature of the first temperature controller 40 may be controlled by the first control device 60 . For example, the first control device 60 may provide a weak current or voltage to the first temperature controller 40 in order to decrease the temperature of the first temperature controller 40 .

한편, 제1 온도 조절 장치(40)에 의해 웨이퍼 스테이지(20)가 냉각되면 상기 도 2 및 도 3에서 설명한 바와 같이 샤프트(30)로부터 웨이퍼 스테이지(20)의 중앙부로 열류(Q)가 발생할 수 있다. 이를 방지하기 위하여, 샤프트(30) 내부가 냉각될 수 있다(S220).Meanwhile, when the wafer stage 20 is cooled by the first temperature controller 40, heat flow Q may be generated from the shaft 30 to the central portion of the wafer stage 20 as described in FIGS. 2 and 3 above. there is. To prevent this, the inside of the shaft 30 may be cooled (S220).

샤프트(30) 내부를 냉각하기 위하여 제2 온도 조절 장치(50)의 온도가 제1 온도 조절 장치(40)의 온도와 동일하게 미리 설정된 공정 온도까지 감소될 수 있다.In order to cool the inside of the shaft 30, the temperature of the second temperature control device 50 may be reduced to a preset process temperature equal to the temperature of the first temperature control device 40.

제2 온도 조절 장치(50)의 온도가 감소되는 것은, 제2 제어 장치(70)에 의해 제어될 수 있다. 예를 들어, 제2 제어 장치(70)는 제2 온도 조절 장치(50)의 온도를 감소시키기 위하여, 약한 전류 혹은 전압을 제2 온도 조절 장치(50)에 제공할 수 있다.Reducing the temperature of the second temperature controller 50 may be controlled by the second control device 70 . For example, the second control device 70 may provide a weak current or voltage to the second temperature controller 50 in order to decrease the temperature of the second temperature controller 50 .

한편, 제2 온도 조절 장치(50)를 통하여 샤프트(30) 내부가 냉각되어 온도가 감소함에 따라 샤프트(30)로부터 웨이퍼 스테이지(20)로의 열류(Q)는 차단이 될 수 있으나, 이로 인해 웨이퍼 스테이지(20)의 중앙부와 외곽부의 온도 편차가 발생할 수 있다. 이를 해결하기 위해, 제1 온도 조절 장치(40)를 이어서 더 제어할 수 있다(S230).Meanwhile, as the inside of the shaft 30 is cooled through the second temperature controller 50 and the temperature decreases, the heat flow Q from the shaft 30 to the wafer stage 20 may be blocked, but due to this, the wafer A temperature difference between the central portion and the outer portion of the stage 20 may occur. In order to solve this problem, the first temperature controller 40 may be subsequently further controlled (S230).

구체적으로 도 6을 함께 참조하면, 샤프트(30)로부터 웨이퍼 스테이지(20)로의 열류(Q)가 차단되어 웨이퍼 스테이지(20)의 중앙부는 낮은 온도를 유지할 수 있고, 이로 인해 웨이퍼 스테이지(20)의 중앙부의 온도가 웨이퍼 스테이지(20)의 외곽부의 온도보다 낮을 수 있다.Specifically, referring to FIG. 6 , the heat flow Q from the shaft 30 to the wafer stage 20 is blocked so that the central portion of the wafer stage 20 can maintain a low temperature. A temperature of the central portion may be lower than that of an outer portion of the wafer stage 20 .

이에 따라, 제1 제어 장치(60)는 제1 온도 조절 장치(40)에 포함된 복수의 열선(41_1~41_5) 중 최외곽에 존재하는 제5 열선(41_5)이 더 낮은 온도를 가지도록 제어할 수 있다. 예를 들어, 제1 제어 장치(60)는 제5 열선(41_5)이 열을 추가적으로 흡수하도록, 나머지 제1 내지 제4 열선(41_1~41_4)보다 더 약한 전류 혹은 전압을 제공할 수 있다.Accordingly, the first control device 60 controls the outermost fifth heating wire 41_5 among the plurality of heating wires 41_1 to 41_5 included in the first temperature controller 40 to have a lower temperature. can do. For example, the first control device 60 may provide a weaker current or voltage than the remaining first to fourth hot wires 41_1 to 41_4 so that the fifth hot wire 41_5 additionally absorbs heat.

한편, 최외곽에 존재하는 열선을 제5 열선(41_5)만으로 정의하여 설명하였으나, 이는 설명의 편의를 위한 것일 뿐 추가적인 열을 흡수하도록 하는 열선은 실시예에 따라 달라질 수 있음은 자명하다. 구체적으로, 웨이퍼 스테이지(20)의 중앙부에서 열류(Q)가 차단됨에 따라 발생하는 온도 편차를 해결하기 위하여, 복수의 열선 중 더 약한 전류 혹은 전압을 제공받는 열선의 수는 얼마든지 달라질 수 있다.Meanwhile, although the outermost hot wire has been defined and described only as the fifth hot wire 41_5, this is only for convenience of description, and it is obvious that the hot wire for absorbing additional heat may vary depending on the embodiment. Specifically, in order to solve the temperature deviation caused by the heat flow Q being blocked at the central portion of the wafer stage 20, the number of hot wires receiving weaker current or voltage among the plurality of hot wires may vary.

이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.Although the embodiments of the present invention have been described with reference to the accompanying drawings, the present invention is not limited to the above embodiments and can be manufactured in a variety of different forms, and those skilled in the art in the art to which the present invention belongs A person will understand that the present invention may be embodied in other specific forms without changing the technical spirit or essential features. Therefore, the embodiments described above should be understood as illustrative in all respects and not limiting.

1 : 기판 처리 장치
10 : 챔버
20 : 웨이퍼 스테이지
30 : 샤프트
40 : 제1 온도 조절 장치
50 : 제2 온도 조절 장치
60 : 제1 제어 장치
70 : 제2 제어 장치
1: substrate processing device
10: chamber
20: wafer stage
30: shaft
40: first temperature controller
50: second temperature controller
60: first control device
70: second control device

Claims (10)

기판을 처리하기 위한 챔버(chamber);
상기 기판이 안착되는 웨이퍼 스테이지(wafer stage);
상기 웨이퍼 스테이지의 하부면에 연결되고, 상하 이동이 가능한 샤프트(shaft);
상기 웨이퍼 스테이지의 상부면의 온도를 조절하는 제1 온도 조절 장치; 및
상기 웨이퍼 스테이지의 상부면의 온도가 균일하도록, 상기 샤프트 내부의 온도를 조절하는, 상기 제1 온도 조절 장치와 다른 제2 온도 조절 장치를 포함하고,
상기 제1 온도 조절 장치는 상기 웨이퍼 스테이지 내부에 배치되고,
상기 제2 온도 조절 장치는 상기 웨이퍼 스테이지의 하부면과 이격되고, 상기 샤프트 내부에 배치되는 기판 처리 장치.
a chamber for processing a substrate;
a wafer stage on which the substrate is seated;
a shaft connected to a lower surface of the wafer stage and movable up and down;
a first temperature control device for controlling a temperature of an upper surface of the wafer stage; and
A second temperature control device different from the first temperature control device for adjusting the temperature inside the shaft so that the temperature of the upper surface of the wafer stage is uniform,
The first temperature regulating device is disposed inside the wafer stage,
The second temperature controller is spaced apart from the lower surface of the wafer stage and disposed inside the shaft.
제1항에 있어서,
상기 샤프트는,
상기 챔버 내에 배치되는 제1 영역과,
상기 챔버 외에 배치되는 제2 영역을 포함하고,
상기 제2 온도 조절 장치는 상기 제2 영역에 배치되는 기판 처리 장치.
According to claim 1,
the shaft,
a first region disposed within the chamber;
A second region disposed outside the chamber;
The second temperature regulating device is disposed in the second region.
제1항에 있어서,
상기 제1 온도 조절 장치를 제어하는 제1 제어 장치와,
상기 제2 온도 조절 장치를 제어하는, 상기 제1 제어 장치와 다른 제2 제어 장치를 더 포함하고,
상기 제1 제어 장치와 상기 제2 제어 장치는 서로 독립적으로 각각 상기 제1 온도 조절 장치와 상기 제2 온도 조절 장치를 제어하는 기판 처리 장치.
According to claim 1,
A first control device for controlling the first temperature controller;
Further comprising a second control device different from the first control device, which controls the second temperature controller,
The first control device and the second control device independently control the first temperature controller and the second temperature controller, respectively.
제3항에 있어서,
상기 제1 제어 장치가 상기 제1 온도 조절 장치를 제어하여, 상기 제1 온도 조절 장치가 상기 웨이퍼 스테이지의 상부면의 온도를 상기 기판을 처리하기 위해 미리 설정된 공정 온도까지 증가시키고 상기 웨이퍼 스테이지의 상부면을 가열시킨 것에 대응하여,
상기 제2 제어 장치는 상기 제2 온도 조절 장치를 제어하여, 상기 제2 온도 조절 장치가 상기 샤프트 내부의 온도를 상기 공정 온도까지 증가시켜 상기 샤프트 내부를 가열시키는 기판 처리 장치.
According to claim 3,
The first control device controls the first temperature regulating device so that the first temperature regulating device increases the temperature of the upper surface of the wafer stage to a preset process temperature for processing the substrate and the upper surface of the wafer stage In response to heating the noodles,
The second control device controls the second temperature regulating device so that the second temperature regulating device heats the inside of the shaft by increasing the temperature inside the shaft to the process temperature.
제4항에 있어서,
상기 제2 제어 장치의 제어로 상기 제2 온도 조절 장치가 상기 샤프트 내부를 가열시킨 것에 대응하여,
상기 제1 제어 장치는, 상기 제1 온도 조절 장치에 포함된 복수의 열선 중 최외곽에 배치된 열선에서 열을 추가적으로 방출하도록 상기 제1 온도 조절 장치를 제어하는 기판 처리 장치.
According to claim 4,
In response to the second temperature controller heating the inside of the shaft under the control of the second control device,
The first control device controls the first temperature controller to additionally release heat from a hot wire disposed at an outermost part among a plurality of hot wires included in the first temperature controller.
제3항에 있어서,
상기 제1 제어 장치가 상기 제1 온도 조절 장치를 제어하여, 상기 제1 온도 조절 장치가 상기 웨이퍼 스테이지의 상부면의 온도를 상기 기판을 처리하기 위해 미리 설정된 공정 온도까지 감소시키고 상기 웨이퍼 스테이지의 상부면을 냉각시킨 것에 대응하여,
상기 제2 제어 장치는 상기 제2 온도 조절 장치를 제어하여, 상기 제2 온도 조절 장치가 상기 샤프트 내부의 온도를 상기 공정 온도까지 감소시켜 상기 샤프트 내부를 냉각시키는 기판 처리 장치.
According to claim 3,
The first control device controls the first temperature regulating device so that the first temperature regulating device reduces the temperature of the upper surface of the wafer stage to a preset process temperature for processing the substrate and the upper surface of the wafer stage In response to cooling the surface,
The second control device controls the second temperature controller so that the second temperature controller cools the inside of the shaft by reducing the temperature inside the shaft to the process temperature.
제6항에 있어서,
상기 제2 제어 장치의 제어로 상기 제2 온도 조절 장치가 상기 샤프트 내부를 냉각시킨 것에 대응하여,
상기 제1 제어 장치는, 상기 제1 온도 조절 장치에 포함된 복수의 열선 중 최외곽에 배치된 열선에서 열을 추가적으로 흡수하도록 상기 제1 온도 조절 장치를 제어하는 기판 처리 장치.
According to claim 6,
In response to the second temperature controller cooling the inside of the shaft under the control of the second control device,
The first control device controls the first temperature controller to additionally absorb heat from a hot wire disposed at an outermost part among a plurality of hot wires included in the first temperature controller.
제1항에 있어서,
상기 샤프트는 가운데 영역이 비어 외벽을 포함하는, 실린더 형상을 가지는 기판 처리 장치.
According to claim 1,
The substrate processing apparatus having a cylindrical shape, wherein the shaft includes a hollow outer wall in a central region.
제8항에 있어서,
상기 제2 온도 조절 장치는 상기 샤프트의 상기 외벽을 감싸는 코일 형상의 열선을 포함하는 기판 처리 장치.
According to claim 8,
The second temperature controller includes a coil-shaped heating wire surrounding the outer wall of the shaft.
제8항에 있어서,
상기 제2 온도 조절 장치는 상기 샤프트의 상기 외벽에 배치되어 상기 샤프트의 길이 방향을 따라 연장되는 복수의 열선을 포함하는 기판 처리 장치.
According to claim 8,
The second temperature regulating device includes a plurality of heating wires disposed on the outer wall of the shaft and extending along a longitudinal direction of the shaft.
KR1020210168003A 2021-11-30 2021-11-30 Apparatus for processing substrate KR20230080643A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210168003A KR20230080643A (en) 2021-11-30 2021-11-30 Apparatus for processing substrate

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210168003A KR20230080643A (en) 2021-11-30 2021-11-30 Apparatus for processing substrate

Publications (1)

Publication Number Publication Date
KR20230080643A true KR20230080643A (en) 2023-06-07

Family

ID=86762259

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210168003A KR20230080643A (en) 2021-11-30 2021-11-30 Apparatus for processing substrate

Country Status (1)

Country Link
KR (1) KR20230080643A (en)

Similar Documents

Publication Publication Date Title
US11302556B2 (en) Apparatus for spatial and temporal control of temperature on a substrate
US8282769B2 (en) Shower head and plasma processing apparatus having same
TWI815810B (en) Showerhead assembly, processing chamber and method for temperature controlling
US20120074126A1 (en) Wafer profile modification through hot/cold temperature zones on pedestal for semiconductor manufacturing equipment
US20140238637A1 (en) Ion beam irradiation apparatus and method for substrate cooling
JP2000310459A (en) Thermoelectric cooling temperature regulator for semiconductor manufacturing step facility
JP3058549B2 (en) EC device
EP1235953B1 (en) Mini batch furnace
US10866017B2 (en) Condensation suppressing method and processing apparatus
US11728198B2 (en) Electrostatic chuck and wafer etching device including the same
KR20230080643A (en) Apparatus for processing substrate
KR100920399B1 (en) cooling block and substrate processing apparatus including the cooling block
US11456192B2 (en) Apparatus and method for cooling substrate
KR102221284B1 (en) Hot plate and apparatus for heat-treating substrate with the hot plate, and fabricating method of the hot plate
KR200264227Y1 (en) Cooldown chamber of a rapid thermal processing apparatus
US20230268203A1 (en) Heating unit and substrate treating apparatus including the same
JP4360114B2 (en) Silicon carbide semiconductor device manufacturing apparatus and silicon carbide semiconductor device manufacturing method using the manufacturing apparatus
KR100420226B1 (en) Electrostatic chuck for a plasma process apparatus
JPH09251959A (en) Heating device
KR100558181B1 (en) Apparatus for controlling the local temperature of a wafer
CN116649015A (en) Method and apparatus for warp correction
CN111324021A (en) Photoresist stripping equipment and wafer processing method
KR20030037909A (en) Baking apparatus for semiconductor manufacturing
JP2001267267A (en) Device for producing semiconductor
KR20080088156A (en) Equipment for controlling blade temperature of wafer trans robot