KR20030037909A - Baking apparatus for semiconductor manufacturing - Google Patents

Baking apparatus for semiconductor manufacturing Download PDF

Info

Publication number
KR20030037909A
KR20030037909A KR1020010069252A KR20010069252A KR20030037909A KR 20030037909 A KR20030037909 A KR 20030037909A KR 1020010069252 A KR1020010069252 A KR 1020010069252A KR 20010069252 A KR20010069252 A KR 20010069252A KR 20030037909 A KR20030037909 A KR 20030037909A
Authority
KR
South Korea
Prior art keywords
wafer
temperature
temperature control
cooling
baking
Prior art date
Application number
KR1020010069252A
Other languages
Korean (ko)
Inventor
한광윤
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020010069252A priority Critical patent/KR20030037909A/en
Publication of KR20030037909A publication Critical patent/KR20030037909A/en

Links

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67011—Apparatus for manufacture or treatment
    • H01L21/67098—Apparatus for thermal treatment
    • H01L21/67103—Apparatus for thermal treatment mainly by conduction
    • G—PHYSICS
    • G03—PHOTOGRAPHY; CINEMATOGRAPHY; ANALOGOUS TECHNIQUES USING WAVES OTHER THAN OPTICAL WAVES; ELECTROGRAPHY; HOLOGRAPHY
    • G03F—PHOTOMECHANICAL PRODUCTION OF TEXTURED OR PATTERNED SURFACES, e.g. FOR PRINTING, FOR PROCESSING OF SEMICONDUCTOR DEVICES; MATERIALS THEREFOR; ORIGINALS THEREFOR; APPARATUS SPECIALLY ADAPTED THEREFOR
    • G03F7/00—Photomechanical, e.g. photolithographic, production of textured or patterned surfaces, e.g. printing surfaces; Materials therefor, e.g. comprising photoresists; Apparatus specially adapted therefor
    • G03F7/16—Coating processes; Apparatus therefor
    • G03F7/168—Finishing the coated layer, e.g. drying, baking, soaking
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67248—Temperature monitoring

Abstract

PURPOSE: A semiconductor wafer baking equipment is provided to reduce the time for forming process temperature by improving the structure of a heating and cooling part. CONSTITUTION: A wafer is loaded on a wafer loading plate(34). A cover(35) is installed at the upper portion of the wafer loading plate(34). The first temperature control part(33) is installed at the wafer loading plate(34) for heating or cooling the wafer loading plate(34) to a predetermined temperature. The second temperature control part(36) is installed at the cover(35) for heating or cooling the cover(35) to the predetermined temperature. A temperature control unit(37) is located at the outside of a semiconductor wafer bake equipment for controlling the temperature of the first and second temperature control part(33,36). Preferably, a thermoelectric element is used as the temperature control part.

Description

반도체 웨이퍼 베이크 장치{BAKING APPARATUS FOR SEMICONDUCTOR MANUFACTURING}Semiconductor wafer baking apparatus {BAKING APPARATUS FOR SEMICONDUCTOR MANUFACTURING}

본 발명은 반도체 웨이퍼 베이크 장치에 관한 것으로서, 더욱 상세하게는 베이크 장치의 상부를 커버하는 커버에 열전소자를 설치하여 프로세스 시간을 단축시키고, 공정의 안정화를 꾀하도록 하는 반도체 웨이퍼 베이크장치에 관한 것이다.BACKGROUND OF THE INVENTION 1. Field of the Invention The present invention relates to a semiconductor wafer baking apparatus, and more particularly, to a semiconductor wafer baking apparatus for installing a thermoelectric element in a cover covering an upper portion of a baking apparatus to shorten a process time and to stabilize a process.

통상, 반도체 소자 제조공정에서는 사진식각 공정을 수행함으로서 웨이퍼 상에 소정의 패턴을 형성한다. 다시 말하면, 상기 사진 식각 공정은 웨이퍼 상에 포토레지스트를 도포한 후 노광공정 및 현상공정을 수행함으로서 소정의 포토레지스트 패턴을 형성하며, 상기 포토레지스 패턴을 마스크로 사용한 식각 공정을 수행함으로써 웨이퍼 상에 소정의 패턴을 형성한다.In the semiconductor device manufacturing process, a predetermined pattern is formed on a wafer by performing a photolithography process. In other words, the photolithography process forms a predetermined photoresist pattern by applying a photoresist on a wafer and then performing an exposure process and a development process, and performs an etching process using the photoresist pattern as a mask. A predetermined pattern is formed.

그런데, 전술한 바와 같은 사진 식각공정을 수행함에 있어서 웨이퍼 상에 포토레지스트를 도포하기 이전에 웨이퍼 상에 존재하는 수분을 제거하는 베이크공정을 수행하며, 상기 포토레지스트 패턴을 마스크로 사용하여 식각공정을 수행하기 이전에 웨이퍼표면을 소정온도로 베이크 하고 있다.However, in performing the photolithography process as described above, before the photoresist is applied on the wafer, a baking process of removing moisture present on the wafer is performed, and the etching process is performed using the photoresist pattern as a mask. The wafer surface is baked at a predetermined temperature before performing.

도 1은 상술한 바와 같은 베이크 공정을 실시하는 반도체 웨이퍼 베이크 설비의 구성을 개략적으로 도시한 도면으로서, 도면에 도시된 바와 같이 그 내부가 다수의 단으로 구획된 아웃케이스(1)의 내부에 베이크 동작을 수행하는 베이크장치(10) 및 상기 베이크장치(10)를 통하여 베이크 공정처리가 된 웨이퍼를 상온의 온도로 냉각시키는 냉각장치(20)를 포함한다.FIG. 1 is a view schematically showing the configuration of a semiconductor wafer baking apparatus that performs the baking process as described above. As shown in the drawing, the inside of the outer case 1 is divided into a plurality of stages. It includes a baking apparatus 10 for performing the operation and a cooling apparatus 20 for cooling the wafer subjected to the baking process through the baking apparatus 10 to a temperature of room temperature.

상기 베이크장치(10)는 챔버(11)와, 그 내부에 설치되는 베이스(12)와, 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스(12) 상에 설치되며 상기 웨이퍼(W)를 균일한 온도로 베이크하기 위하여 내부에 발열체(13)가 내설되어 있는 웨이퍼안착플레이트(14)와, 상기 챔버(11)의 상부에 마련되어 상기 웨이퍼(W)가 밀폐된 공간에 놓이도록 하는 커버(15)로 구성된다.The baking apparatus 10 is installed on the base 12 so that the chamber 11, the base 12 installed therein, and the wafer W are seated in the horizontal direction, and the wafer W is uniform. A wafer seating plate 14 having a heating element 13 therein for baking at a temperature, and a cover 15 provided above the chamber 11 so that the wafer W is placed in an enclosed space. It consists of.

상기 웨이퍼안착플레이트(14)의 윗면에는 웨이퍼(W)가 수평방향으로 놓이도록 지지하여 웨이퍼(W)와의 접촉면적을 최대로 감소시킬 수 있는 지지핀(14a)이 설치되어 그 지지핀(14a)의 상면에 웨이퍼(W)를 얹어 놓아 웨이퍼안착플레이트(14)와 웨이퍼(W)가 직접 접촉되지 않도록 한다.On the upper surface of the wafer seating plate 14, a support pin 14a is installed to support the wafer W in a horizontal direction so as to reduce the contact area with the wafer W to the maximum, and the support pin 14a is provided. The wafer W is placed on the upper surface of the wafer to prevent the wafer seating plate 14 and the wafer W from directly contacting each other.

상기 냉각장치(20)는 상기 베이크장치(10)와 동일한 구성을 가지며 다른 점은 웨이퍼안착플레이트의 내부에 발열체가 아닌 냉각소자(예컨대, 펠티어소자)(17)를 내설하여 플레이트를 소정의 온도로 냉각시킴으로써 상기 베이크장치(10)를 통하여 고온의 환경에서 베이크 공정을 수행한 웨이퍼(W)를 수용시켜 상온의 온도로 냉각시키는 역할을 수행하도록 한다.The cooling device 20 has the same configuration as the baking device 10, except that the cooling device (eg, Peltier device) 17, which is not a heating element, is installed inside the wafer seating plate to bring the plate to a predetermined temperature. By cooling, the wafer W, which has been subjected to the baking process in a high temperature environment through the baking apparatus 10, is accommodated and cooled to a temperature of room temperature.

상기 냉각장치(20)에 대한 부호는 상기 베이크장치와 동일한 부분에 대해서는 생략하였다.Reference numerals for the cooling device 20 are omitted for the same parts as the baking device.

그러나, 종래에는 상술한 바와 같이 웨이퍼(W)를 소정의 온도로 가열하여 베이크하는 베이크장치(10)나 냉각장치(20)가 웨이퍼(W)의 뒷면을 가열하거나 냉각시키는 방식을 채용하고 있으므로 원하는 공정온도를 형성하는데 많은 시간이 소요되므로 반도체 소자의 생산성이 떨어지는 문제점이 있다.However, since the baking apparatus 10 and the cooling apparatus 20 which heat and bake the wafer W to predetermined temperature as mentioned above employ | adopt the method of heating or cooling the back surface of the wafer W as mentioned above, Since it takes a long time to form the process temperature, there is a problem that the productivity of the semiconductor device is lowered.

또한, 웨이퍼 냉각 동작 시 빠른 시간 내에 상온으로 가까워 질 수 록 공정안정화에 기여하게 되는데, 종래에는 상술한 바와 같이 웨이퍼의 저면을 통하여서만 냉각동작을 수행하도록 함에 따라 냉각 시간이 길게 되어 공정 안정화를 저하시킨다는 문제점이 있다.In addition, as the wafer cools down to room temperature within a short time, it contributes to stabilization of the process. In the related art, as the cooling operation is performed only through the bottom surface of the wafer, the cooling time becomes long, thereby decreasing process stabilization. There is a problem.

또한, 베이크플레이트로부터 웨이퍼로 전달되는 열원이 균일하지 못하고 부분적으로 온도분포에 차이가 발생하게 되어 베이크 공정의 진행속도가 웨이퍼 내에서 다르게 분포되므로 패턴 균일도를 저하시키는 문제점이 있다In addition, since the heat source transferred from the bake plate to the wafer is not uniform and a difference occurs in the temperature distribution, there is a problem in that the uniformity of the baking process is distributed differently in the wafer, thereby decreasing the pattern uniformity.

따라서, 본 발명은 상술한 문제점을 해결하기 위하여 안출 된 것으로서, 본 발명의 첫 번째 목적은 발열체 또는 냉각소자의 설치구조를 개선하여 공정온도를 형성하는 시간을 단축시켜 생산성을 향상시킴과 아울러 공정의 안정화를 꾀하도록 하는 반도체 웨이퍼 베이크 장치를 제공하는 데 있다.Accordingly, the present invention has been made to solve the above problems, the first object of the present invention is to improve the productivity by improving the installation structure of the heating element or cooling element to shorten the time to form the process temperature and The present invention provides a semiconductor wafer baking apparatus for stabilizing.

상기한 목적을 달성하기 위하여 본 발명은 웨이퍼가 안착되는 웨이퍼안착플레이트;The present invention to achieve the above object is a wafer seating plate is seated;

상기 웨이퍼안착플레이트의 상측에 설치되는 커버와; 상기 웨이퍼안착플레이트에 설치되어 그 웨이퍼안착플레이트를 소정의 온도로 가열 또는 냉각시키는 제1온도조절소자와; 상기 커버에 설치되어 그 커버를 소정의 온도로 가열 또는 냉각시키는 제2온도조절소자 및; 상기 제1,2온도조절소자의 온도를 제어하는 온도제어부를 포함한다.A cover installed on an upper side of the wafer seating plate; A first temperature control element installed on the wafer seating plate and heating or cooling the wafer seating plate to a predetermined temperature; A second temperature control element installed on the cover to heat or cool the cover to a predetermined temperature; It includes a temperature control unit for controlling the temperature of the first and second temperature control element.

상기 제1,2온도조절소자는 서로 다른 두 개의 전기적 양도체에 직류전원을 가하면 상하에 접점이 각각 냉각되고 가열되며 또 전류의 방향을 바꾸었을 때는 반대로 두 접점이 각각 가열되고 냉각되는 열전소자를 사용한다.The first and second temperature control elements use thermoelectric elements in which contacts are cooled and heated up and down, respectively, when DC power is applied to two different electrical conductors, and when the direction of the current is changed, the two contacts are respectively heated and cooled. do.

도 1은 종래의 반도체 웨이퍼 베이크 설비의 구성을 도시한 도면,1 is a view showing the configuration of a conventional semiconductor wafer baking facility;

도 2는 본 발명의 일 실시 예에 의한 반도체 웨이퍼 베이크 설비의 구성을 개략적으로 도시한 도면,2 is a view schematically showing the configuration of a semiconductor wafer baking facility according to one embodiment of the present invention;

도 3은 상기 도 2에 도시된 열전소자의 구성을 도시한 단면도이다.3 is a cross-sectional view illustrating a configuration of the thermoelectric element illustrated in FIG. 2.

<도면의 주요 부분에 대한 부호의 설명><Explanation of symbols for the main parts of the drawings>

30 : 베이크장치30: baking device

31 : 챔버31: chamber

33 : 웨이퍼안착플레이트33: wafer seating plate

33,36 : 제1,2온도조절소자33,36: 1st, 2nd temperature control element

37 : 온도제어부37: temperature control unit

이하, 첨부된 도면 도 2 내지 도 3을 참조하여 본 발명의 일 실시 예에 의한 구성 및 작용에 대해서 자세히 설명한다.Hereinafter, with reference to the accompanying drawings 2 to 3 will be described in detail the configuration and operation according to an embodiment of the present invention.

상기 도면에 도시된 바와 같이 본 발명에 의한 반도체 웨이퍼 베이크 장치(30)는 챔버(31)와, 그 내부에 설치되는 베이스(32)와, 웨이퍼(W)가 수평방향으로 안착되도록 상기 베이스(32) 상에 설치되며 상기 웨이퍼(W)를 균일한 온도로 베이크 또는 냉각시키기 위하여 내부에 제1온도조절소자(33)가 내설되어 있는 웨이퍼안착플레이트(34)와, 상기 챔버(31)의 상부에 마련되어 상기 웨이퍼(W)가 밀폐된 공간에 놓이도록 하는 커버(35)로 구성된다.As shown in the drawings, the semiconductor wafer baking apparatus 30 according to the present invention includes a chamber 31, a base 32 installed therein, and a base 32 so that the wafer W is seated in a horizontal direction. And a wafer seating plate 34 having a first temperature regulating element 33 therein for baking or cooling the wafer W to a uniform temperature, and an upper portion of the chamber 31. And a cover 35 provided so that the wafer W is placed in a closed space.

상기 웨이퍼안착플레이트(34)의 윗면에는 웨이퍼(W)가 수평방향으로 놓이도록 지지하여 웨이퍼(W)와의 접촉면적을 최대로 감소시킬 수 있는 지지핀(34a)이 설치되어 그 지지핀(34a)의 상면에 웨이퍼(W)를 얹어 놓아 웨이퍼안착플레이트(34)와 웨이퍼(W)가 직접 접촉되지 않도록 한다.On the upper surface of the wafer seating plate 34, a support pin 34a is installed to support the wafer W in a horizontal direction so as to reduce the contact area with the wafer W to the maximum, and the support pin 34a is provided. The wafer W is placed on the upper surface of the wafer to prevent the wafer seating plate 34 and the wafer W from directly contacting each other.

상기 웨이퍼안착플레이트(34)의 내부에는 제1온도조절소자(33)가 설치되고, 상기 커버(35)의 내부에는 제2온도조절소자(36)가 설치되며, 그 제1,2온도조절소자(33,36)는 온도제어부(37)에 연결되어 온도제어가 가능토록 구성된다.The first temperature regulating element 33 is installed inside the wafer seating plate 34, and the second temperature regulating element 36 is installed inside the cover 35. 33 and 36 are connected to the temperature control unit 37 and configured to enable temperature control.

상기 제1,2온도조절소자(33,36)는 도 3에 도시된 바와 같이 서로 다른 두 개의 전기적 도체(33a,36a,33b,36b)에 직류전원을 가하면 상하에 접점이 각각 냉각되고 가열되며 또 전류의 방향을 바꾸었을 때는 반대로 두 접점이 각각 가열되고 냉각되는 열전소자(펠티어소자)를 사용하여 냉각 또는 베이크 용도로 사용할 수 있게 된다.As shown in FIG. 3, when the first and second temperature regulating elements 33 and 36 apply DC power to two different electrical conductors 33a, 36a, 33b, and 36b, the contacts are cooled and heated up and down, respectively. In addition, when the direction of the current is reversed, the two contacts are heated and cooled, respectively, so that the Peltier element can be used for cooling or baking.

한편, 상기 제1,2온도조절소자(33,36)는 베이크 용도로 사용할 경우 전기적으로 발열하는 히터코일을 채용하여 사용할 수 도 있다.Meanwhile, the first and second temperature regulating elements 33 and 36 may be used by employing a heater coil that generates heat when used for baking.

상술한 바와 같이 본 발명은 웨이퍼안착플레이트와 커버에 온도조절소자를 각각 설치하여 온도제어가 되도록 구성함으로써 웨이퍼를 베이크 또는 냉각시키기 위한 공정온도를 형성하는 시간을 단축시켜 생산성을 향상시킨다.As described above, the present invention improves productivity by shortening a time for forming a process temperature for baking or cooling a wafer by installing temperature control elements on the wafer seating plate and the cover to configure temperature control.

또한, 냉각용량을 향상시키게 됨에 따라 조기에 웨이퍼를 상온으로 냉각시켜 냉각공정 안정화에 기여한다.In addition, as the cooling capacity is improved, the wafer is cooled to room temperature early, thereby contributing to the stabilization of the cooling process.

또한, 베이크 공정 시 웨이퍼 전체면에 고르게 열전도가 이루어지게 하여 베이크 공정의 안정화를 꾀하도록 한다.In addition, during the baking process, thermal conduction is evenly performed on the entire surface of the wafer to stabilize the baking process.

이와 같이 본 발명의 상세한 설명에서는 구체적인 실시 예에 관해 설명하였으나, 본 발명의 범주에서 벗어나지 않는 한도 내에서 여러 가지 변형이 가능함은 물론이다. 그러므로, 본 발명의 범위는 설명된 실시 예에 국한되어 정해져서는 안되며 후술하는 특허청구범위 뿐만 아니라 이 특허청구범위와 균등한 것들에 의해 정해져야 한다.As described above, in the detailed description of the present invention, specific embodiments have been described. However, various modifications may be made without departing from the scope of the present invention. Therefore, the scope of the present invention should not be limited to the described embodiments, but should be defined by the claims below and equivalents thereof.

Claims (2)

웨이퍼가 안착되는 웨이퍼안착플레이트;A wafer seating plate on which a wafer is seated; 상기 웨이퍼안착플레이트의 상측에 설치되는 커버;A cover installed on an upper side of the wafer seating plate; 상기 웨이퍼안착플레이트에 설치되어 그 웨이퍼안착플레이트를 소정의 온도로 가열 또는 냉각시키는 제1온도조절소자;A first temperature regulating element installed on the wafer seating plate to heat or cool the wafer seating plate to a predetermined temperature; 상기 커버에 설치되어 그 커버를 소정의 온도로 가열 또는 냉각시키는 제2온도조절소자 및;A second temperature control element installed on the cover to heat or cool the cover to a predetermined temperature; 상기 제1,2온도조절소자의 온도를 제어하는 온도제어부를 포함하는 것을 특징으로 하는 반도체 웨이퍼 베이크 장치.And a temperature controller for controlling the temperature of the first and second temperature regulating elements. 제 1항에 있어서,The method of claim 1, 상기 제1,2온도조절소자는 열전소자인 것을 특징으로 하는 반도체 웨이퍼 베이크장치.The first and second temperature control element is a semiconductor wafer baking device, characterized in that the thermoelectric element.
KR1020010069252A 2001-11-07 2001-11-07 Baking apparatus for semiconductor manufacturing KR20030037909A (en)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020010069252A KR20030037909A (en) 2001-11-07 2001-11-07 Baking apparatus for semiconductor manufacturing

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020010069252A KR20030037909A (en) 2001-11-07 2001-11-07 Baking apparatus for semiconductor manufacturing

Publications (1)

Publication Number Publication Date
KR20030037909A true KR20030037909A (en) 2003-05-16

Family

ID=29568421

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020010069252A KR20030037909A (en) 2001-11-07 2001-11-07 Baking apparatus for semiconductor manufacturing

Country Status (1)

Country Link
KR (1) KR20030037909A (en)

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711918B1 (en) * 2005-12-02 2007-04-27 동부일렉트로닉스 주식회사 Baking apparatus of semiconductor
KR20130017705A (en) * 2011-08-11 2013-02-20 세메스 주식회사 Removal apparatus of ions on a photomask

Cited By (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
KR100711918B1 (en) * 2005-12-02 2007-04-27 동부일렉트로닉스 주식회사 Baking apparatus of semiconductor
KR20130017705A (en) * 2011-08-11 2013-02-20 세메스 주식회사 Removal apparatus of ions on a photomask

Similar Documents

Publication Publication Date Title
KR100274127B1 (en) Substrate Temperature Control Method, Substrate Heat Treatment Apparatus and Substrate Support Apparatus
CN101095212B (en) Apparatus for spatial and temporal control of temperature on a substrate
JP3665826B2 (en) Substrate heat treatment equipment
US7049553B2 (en) Substrate processing apparatus and substrate processing method
US6686571B2 (en) Heat treatment unit, cooling unit and cooling treatment method
US20030121902A1 (en) Heat treatment unit and heat treatment method
KR20180073477A (en) Heat treatment apparatus, heat treatment method and computer storage medium
JPH11168056A (en) Wafer-holding device
JPS61198735A (en) Flash-lamp annealing device
KR20030037909A (en) Baking apparatus for semiconductor manufacturing
KR102263718B1 (en) Apparatus for treating substrate and method for treating apparatus
JPH11111823A (en) Heat treatment device for substrate
US6519417B2 (en) Semiconductor wafer baking apparatus
JPH10189429A (en) Substrate heating apparatus
JPH11283896A (en) Substrate heat-treatment device
JP2005150696A (en) Heat treatment apparatus and method therefor
KR20210010086A (en) Apparatus for treating substrate and method for treating apparatus
KR100712814B1 (en) Apparatus and method for heating an wafer
KR20190068121A (en) Heating unit for bake process and bake apparatus having the same
KR100558181B1 (en) Apparatus for controlling the local temperature of a wafer
KR200264227Y1 (en) Cooldown chamber of a rapid thermal processing apparatus
KR200211264Y1 (en) Apparatus for cooling hot-plate of semiconductor
KR100566950B1 (en) Hotplate and method for improving critical dimension
KR20040011961A (en) cooling temperature controlling method of the bake equipment for semiconductor device fabricating and apparatus thereof
JPH098049A (en) Board heating device

Legal Events

Date Code Title Description
WITN Withdrawal due to no request for examination