KR20230077704A - 출력광의 특성을 향상시킨 vcsel 어레이 - Google Patents
출력광의 특성을 향상시킨 vcsel 어레이 Download PDFInfo
- Publication number
- KR20230077704A KR20230077704A KR1020230057804A KR20230057804A KR20230077704A KR 20230077704 A KR20230077704 A KR 20230077704A KR 1020230057804 A KR1020230057804 A KR 1020230057804A KR 20230057804 A KR20230057804 A KR 20230057804A KR 20230077704 A KR20230077704 A KR 20230077704A
- Authority
- KR
- South Korea
- Prior art keywords
- reflector
- vcsel
- electrode
- substrate
- layer
- Prior art date
Links
- 239000000758 substrate Substances 0.000 claims description 83
- 239000002019 doping agent Substances 0.000 claims description 16
- 239000004065 semiconductor Substances 0.000 claims description 8
- 238000002955 isolation Methods 0.000 claims 1
- 238000010586 diagram Methods 0.000 description 22
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 13
- 229910002601 GaN Inorganic materials 0.000 description 12
- 230000003287 optical effect Effects 0.000 description 9
- 229910052782 aluminium Inorganic materials 0.000 description 7
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 7
- 229910000980 Aluminium gallium arsenide Inorganic materials 0.000 description 6
- 238000000034 method Methods 0.000 description 6
- 230000008569 process Effects 0.000 description 5
- 238000002310 reflectometry Methods 0.000 description 4
- 230000000694 effects Effects 0.000 description 3
- 238000004519 manufacturing process Methods 0.000 description 3
- 229910052751 metal Inorganic materials 0.000 description 3
- 239000002184 metal Substances 0.000 description 3
- 230000003647 oxidation Effects 0.000 description 3
- 238000007254 oxidation reaction Methods 0.000 description 3
- 241000252073 Anguilliformes Species 0.000 description 2
- 229910001218 Gallium arsenide Inorganic materials 0.000 description 2
- 229910000530 Gallium indium arsenide Inorganic materials 0.000 description 2
- 230000002411 adverse Effects 0.000 description 2
- 230000004888 barrier function Effects 0.000 description 2
- 230000008901 benefit Effects 0.000 description 2
- 238000005530 etching Methods 0.000 description 2
- 230000014509 gene expression Effects 0.000 description 2
- 239000000463 material Substances 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 230000009467 reduction Effects 0.000 description 2
- 238000000926 separation method Methods 0.000 description 2
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 1
- -1 Si 3 N 4 Inorganic materials 0.000 description 1
- 229910004298 SiO 2 Inorganic materials 0.000 description 1
- 230000003190 augmentative effect Effects 0.000 description 1
- 238000004891 communication Methods 0.000 description 1
- 230000005669 field effect Effects 0.000 description 1
- 230000010354 integration Effects 0.000 description 1
- 238000003475 lamination Methods 0.000 description 1
- 230000031700 light absorption Effects 0.000 description 1
- 239000013307 optical fiber Substances 0.000 description 1
- 230000006798 recombination Effects 0.000 description 1
- 238000005215 recombination Methods 0.000 description 1
- 238000012360 testing method Methods 0.000 description 1
- 238000012546 transfer Methods 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
- H01S5/18322—Position of the structure
- H01S5/18327—Structure being part of a DBR
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01S—DEVICES USING THE PROCESS OF LIGHT AMPLIFICATION BY STIMULATED EMISSION OF RADIATION [LASER] TO AMPLIFY OR GENERATE LIGHT; DEVICES USING STIMULATED EMISSION OF ELECTROMAGNETIC RADIATION IN WAVE RANGES OTHER THAN OPTICAL
- H01S5/00—Semiconductor lasers
- H01S5/10—Construction or shape of the optical resonator, e.g. extended or external cavity, coupled cavities, bent-guide, varying width, thickness or composition of the active region
- H01S5/18—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities
- H01S5/183—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL]
- H01S5/18308—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement
- H01S5/18311—Surface-emitting [SE] lasers, e.g. having both horizontal and vertical cavities having only vertical cavities, e.g. vertical cavity surface-emitting lasers [VCSEL] having a special structure for lateral current or light confinement using selective oxidation
Abstract
출력광의 특성을 향상시킨 VCSEL 어레이를 개시한다.
본 실시예의 일 측면에 의하면, 패키지 내 필연적으로 발생하는 저항, 인덕턴스 및 캐패시턴스의 영향을 최소화하여 출력광의 특성을 향상시킨 VCSEL 어레이를 제공한다
본 실시예의 일 측면에 의하면, 패키지 내 필연적으로 발생하는 저항, 인덕턴스 및 캐패시턴스의 영향을 최소화하여 출력광의 특성을 향상시킨 VCSEL 어레이를 제공한다
Description
본 발명의 실시예는 출력광의 특성을 향상시킨 VCSEL 어레이에 관한 것이다.
이 부분에 기술된 내용은 단순히 본 실시예에 대한 배경 정보를 제공할 뿐 종래기술을 구성하는 것은 아니다.
일반적으로, 반도체 레이저 다이오드는 측면 발광 레이저 다이오드(EEL, Edge Emitting Laser Diode, 이하 'EEL'로 약칭함) 및 수직 공진형 표면 발광 레이저 다이오드(VCSEL: Vertical Cavity Surface Emitting Laser, 이하 'VCSEL'로 약칭함)를 포함한다. EEL은 소자의 적층면과 평행 방향을 이루는 공진구조를 갖기 때문에, 레이저 빔을 적층면과 평행한 방향으로 발진시킨다. VCSEL은 소자의 적층면과 수직 방향인 공진구조를 가짐으로써, 레이저 빔을 소자의 적층면과 수직 방향으로 발진시킨다.
VCSEL은 EEL에 비해 광 이득 길이(Gain Length)가 짧아 저전력 구현이 가능하며, 고밀도 집적화가 가능하므로 대량 생산에 유리하다는 장점이 있다. 또한, VCSEL은 단일 종단 모드(Single Longitudinal Mode)로 레이저 빔을 발진시킬 수 있으며, 웨이퍼 상에서의 테스트가 가능하다. 더욱이, VCSEL은 고속 변조가 가능하고, 원형의 빔을 발진시킬 수 있기 때문에, 광섬유와의 커플링(Coupling)이 용이하고 2차원적인 면 어레이(Array) 구현이 가능하다.
VCSEL은 주로, 광통신, 광 인터커넥션 및 광 픽업 등에서의 광학장치 내의 광원으로 사용되어 왔다. 그러나 최근들어, VCSEL은 라이다(LiDAR), 안면 인식, 모션 인식, AR(Augmented Reality) 또는 VR(Virtual Reality) 장치 등의 화상 형성장치 내의 광원이나 센서의 영역까지 그 사용범위가 확대되고 있다.
VCSEL이 화상 형성장치 내의 광원이나 센서의 영역에서 동작하기 위해서는 정밀한 광특성으로 광을 출력할 수 있어야 한다. VCSEL은 이상적으로 펄스 구동을 하는 것이지만, 실제적으로는 각 소자들 간 연결에 의하거나, 각 소자 내에서 필연적으로 발생하는 저항(R), 인덕턴스(L) 및 캐패시턴스(C)에 의해 이상적인 펄스 구동은 불가능하다. 이에 따라, VCSEL가 최대한 펄스 구동을 할 수 있도록, RLC에 의한 악영향을 최소화하는 것에 대한 수요가 존재한다.
본 발명의 일 실시예는, 패키지 내 필연적으로 발생하는 저항, 인덕턴스 및 캐패시턴스의 영향을 최소화하여 출력광의 특성을 향상시킨 VCSEL 어레이를 제공하는 데 일 목적이 있다.
본 실시예의 일 측면에 의하면, VCSEL 어레이에 있어서, m개의 행과 n개의 열을 가지고, 각 열마다 병렬로 연결된 VCSEL을 포함하며, 상기 VCSEL은 제1 극성 도펀트로 도핑된 제1 기판과 상기 제1 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층과 상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층과 상기 제2 반사부 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층 및 상기 산화막층을 외부로부터 보호하는 절연막과 상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극 및 상기 제1 기판의 하단에 위치하며, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극을 포함하는 것을 특징으로 하는 VCSEL 어레이를 제공한다.
본 실시예의 일 측면에 의하면, 상기 제2 반사부는 상기 제1 반사부와 다른 극성 도펀트로 도핑된 반도체층으로 구현되는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, 상기 절연막은 상기 상기 제2 반사부와 상기 제1 전극이 전기적으로 연결될 수 있도록 홀을 포함하는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, 상기 제1 기판은 n형 도펀트로 도핑된 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, 상기 제1 기판은 p형 도펀트로 도핑된 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, VCSEL 어레이에 있어서, m개의 행과 n개의 열을 가지고, 각 열마다 직렬로 연결된 VCSEL을 포함하며, 상기 VCSEL은 제1 극성 도펀트로 도핑된 제1 기판과 상기 제1 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층과 상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층과 상기 제2 반사부 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층 및 상기 산화막층을 외부로부터 보호하는 절연막과 상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극 및 상기 제1 기판의 하단에 위치하며, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극을 포함하는 것을 특징으로 하는 VCSEL 어레이를 제공한다.
본 실시예의 일 측면에 의하면, VCSEL 어레이에 있어서, m개의 행과 n개의 열을 가지고, 각 열마다 병렬로 연결된 VCSEL을 포함하며, 상기 VCSEL은 무도핑 기판과 상기 무도핑 기판 상에 위치하며, 제1 극성 도펀트로 도핑된 제1 기판과 상기 제1 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층과 상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층과 상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극과 상기 제1 기판 상에서 상기 제1 반사부가 위치하지 않은 나머지 영역에 위치하며, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극 및 상기 제2 반사부 및 상기 제2 전극 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층, 상기 산화막층 및 상기 제2 전극을 외부로부터 보호하는 절연막을 포함하는 것을 특징으로 하는 VCSEL 어레이를 제공한다.
본 실시예의 일 측면에 의하면, 상기 절연막은 상기 상기 제2 반사부와 상기 제1 전극이 전기적으로 연결될 수 있도록 제1 홀을 포함하는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, 상기 절연막은 상기 제2 전극이 외부로 드러날 수 있도록 하는 제2 홀을 포함하는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, 기 설정된 열의 VCSEL은 인접한 다른 열의 VCSEL과 격리(Isolation)되어 있는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, VCSEL 어레이에 있어서, m개의 행과 n개의 열을 가지고, 각 열마다 직렬로 연결된 VCSEL을 포함하며, 상기 VCSEL은 무도핑 기판과 상기 무도핑 기판 상에 위치하며, 제1 극성 도펀트로 도핑된 제1 기판과 상기 제1 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층과 상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층과 상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극과 상기 제1 기판 상에서 상기 제1 반사부가 위치하지 않은 나머지 영역에 위치하며, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극 및 상기 제2 반사부 및 상기 제2 전극 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층, 상기 산화막층 및 상기 제2 전극을 외부로부터 보호하는 절연막을 포함하는 것을 특징으로 하는 VCSEL 어레이를 제공한다.
본 실시예의 일 측면에 의하면, VCSEL 어레이에 있어서, m개의 행과 n개의 열을 가지고, 각 열마다 병렬로 연결된 VCSEL을 포함하며, 상기 VCSEL은 무도핑 기판과 상기 무도핑 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 상기 제1 반사부의 일 DBR 페어 내 형성되는 제1 기판과 상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층과 상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층과 상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극과 상기 제1 기판과 전기적으로 연결되어, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극 및 상기 제2 반사부 및 상기 제2 전극 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층, 상기 산화막층 및 상기 제2 전극을 외부로부터 보호하는 절연막을 포함하는 것을 특징으로 하는 VCSEL 어레이를 제공한다.
본 실시예의 일 측면에 의하면, 상기 제1 기판은 메사 구조를 갖는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, 상기 절연막은 상기 상기 제2 전극과 상기 제1 기판이 전기적으로 연결될 수 있도록 홀을 포함하는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, 상기 제2 전극은 상기 제1 기판의 메사 구조 상에 배치되어, 상기 제1 기판과 전기적으로 연결되는 것을 특징으로 한다.
본 실시예의 일 측면에 의하면, VCSEL 어레이에 있어서, m개의 행과 n개의 열을 가지고, 각 열마다 직렬로 연결된 VCSEL을 포함하며, 상기 VCSEL은 무도핑 기판과 상기 무도핑 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부와 상기 제1 반사부의 일 DBR 페어 내 형성되는 제1 기판과 상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부와 상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층과 상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층과 상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극과 상기 제1 기판과 전기적으로 연결되어, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극 및 상기 제2 반사부 및 상기 제2 전극 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층, 상기 산화막층 및 상기 제2 전극을 외부로부터 보호하는 절연막을 포함하는 것을 특징으로 하는 VCSEL 어레이를 제공한다.
이상에서 설명한 바와 같이 본 실시예의 일 측면에 따르면, 패키지 내 필연적으로 발생하는 저항, 인덕턴스 및 캐패시턴스의 영향을 최소화하여 출력광의 특성을 향상시킬 수 있는 장점이 있다.
도 1은 본 발명의 일 실시예에 따른 VCSEL 패키지의 단면도면이다.
도 2는 본 발명의 제1 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 3은 본 발명의 제1 실시예에 따른 스위치 및 복수의 VCSEL 간 회로도이다.
도 4는 본 발명의 일 실시예에 따른 VCSEL의 제1 구조를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 VCSEL의 제2 구조를 도시한 도면이다.
도 6은 본 발명의 제2 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 7은 본 발명의 제3 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 8은 본 발명의 제3 실시예에 따른 VCSEL의 제1 구조를 도시한 도면이다.
도 9는 본 발명의 제3 실시예에 따른 VCSEL의 제2 구조를 도시한 도면이다.
도 10은 본 발명의 제3 실시예에 따른 VCSEL의 제3 구조를 도시한 도면이다.
도 11은 본 발명의 제4 실시예에 따른 스위치 및 복수의 VCSEL 간 회로도이다.
도 12는 본 발명의 제4 실시예에 따른 VCSEL의 구조를 도시한 모식도이다.
도 13은 본 발명의 일 실시예에 따른 VCSEL의 평면도이다.
도 2는 본 발명의 제1 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 3은 본 발명의 제1 실시예에 따른 스위치 및 복수의 VCSEL 간 회로도이다.
도 4는 본 발명의 일 실시예에 따른 VCSEL의 제1 구조를 도시한 도면이다.
도 5는 본 발명의 일 실시예에 따른 VCSEL의 제2 구조를 도시한 도면이다.
도 6은 본 발명의 제2 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 7은 본 발명의 제3 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 8은 본 발명의 제3 실시예에 따른 VCSEL의 제1 구조를 도시한 도면이다.
도 9는 본 발명의 제3 실시예에 따른 VCSEL의 제2 구조를 도시한 도면이다.
도 10은 본 발명의 제3 실시예에 따른 VCSEL의 제3 구조를 도시한 도면이다.
도 11은 본 발명의 제4 실시예에 따른 스위치 및 복수의 VCSEL 간 회로도이다.
도 12는 본 발명의 제4 실시예에 따른 VCSEL의 구조를 도시한 모식도이다.
도 13은 본 발명의 일 실시예에 따른 VCSEL의 평면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 실시 예를 가질 수 있는 바, 특정 실시 예들을 도면에 예시하고 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 실시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다. 각 도면을 설명하면서 유사한 참조부호를 유사한 구성요소에 대해 사용하였다.
제1, 제2, A, B 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 및/또는 이라는 용어는 복수의 관련된 기재된 항목들의 조합 또는 복수의 관련된 기재된 항목들 중의 어느 항목을 포함한다.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에서, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다.
본 출원에서 사용한 용어는 단지 특정한 실시 예를 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 출원에서 "포함하다" 또는 "가지다" 등의 용어는 명세서상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해서 일반적으로 이해되는 것과 동일한 의미를 가지고 있다.
일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥 상 가지는 의미와 일치하는 의미를 가지는 것으로 해석되어야 하며, 본 출원에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.
또한, 본 발명의 각 실시예에 포함된 각 구성, 과정, 공정 또는 방법 등은 기술적으로 상호간 모순되지 않는 범위 내에서 공유될 수 있다.
도 1은 본 발명의 일 실시예에 따른 VCSEL 패키지의 단면도면이다.
도 1을 참조하면, 본 발명의 일 실시예에 따른 VCSEL 패키지(100)는 지지기판(110), VCSEL 어레이(120), 스위치(130), 하우징(140) 및 렌즈(150)를 포함한다.
지지기판(110)은 VCSEL 패키지(100) 내 각 구성을 지지한다.
VCSEL 어레이(120)는 복수의 VCSEL이 어레이 형태로 배치되어, 일정한 세기 이상의 광 (또는 레이저)을 수직으로 출력하는 광소자이다. VCSEL 어레이(120)는 일정한 세기 이상의 광을 출력하기 위해, 복수 개, 통상적으로 수십 개 내지 수백 개의 VCSEL을 포함한다.
스위치(130)는 VCSEL 어레이(120) 내 일정 개수의 VCSEL의 동작 여부를 제어한다. 스위치(130)는 복수의 VCSEL의 동작을 제어하기 위해, VCSEL 패키지(100) 내 복수 개가 포함된다. 예를 들어, VCSEL 어레이(120)가 m*n개의 VCSEL로 구현될 경우, 스위치(130)는 n개 만큼 포함되어, 각 열의 VCSEL의 동작을 제어할 수 있다.
스위치(130)는 외부로부터 전원신호의 인가여부에 따라 자신이 제어하는 VCSEL로 전원을 공급할지 여부로 VCSEL 동작을 제어한다. 다만, 전술한 대로, 스위치(130)는 n개의 VCSEL로 전원신호의 인가여부를 제어함으로서 동작을 제어하기 때문에, n개의 VCSEL 모두로 전원을 공급할 수 있어야 한다. 이에, 스위치(130)는 갈륨 질화물(GaN) 전계 효과 트랜지스터(FET, 이하에서 "GaN FET"로 약칭함)로 구현될 수 있다. GaN FET은 종래의 일반적인 FET 보다 전류의 전달량이 우수하고, 상대적으로 더 높은 전압을 지원할 수 있으며 보다 빠른 스위칭 속도를 제공할 수 있다. 이에 따라, 스위치(130)는 GaN FET으로 구현되어, 복수의 VCSEL의 동작을 제어할 수 있다.
스위치(130)는 VCSEL 어레이(120) 내 각 VCSEL들의 제어를 위해 VCSEL 어레이와 각각 와이어 본딩된다. 다만, 양자(120, 130) 간 이격거리가 길어질수록, 저항, 인덕턴스 또는 캐패시턴스가 증가하기 때문에 VCSEL의 동작 특성이 나빠질 수 있다. 이에, 스위치(130)는 패키지(100) 내에서 VCSEL 어레이(120)에 인접한 형태(기 설정된 반경 내)로 배치됨으로서, 이격거리로 인한 저항, 인덕턴스 또는 캐패시턴스의 증가를 방지한다.
하우징(140)은 외력으로부터 VCSEL 어레이(120) 및 스위치(130)를 보호하고, 렌즈(150)를 배치시킨다. 하우징(140)은 지지기판(110)의 최외곽에 배치되어, 패키지(100) 내부에 VCSEL 어레이(120) 및 스위치(130)가 배치될 수 있도록 한다.
하우징(140)은 단차(145)를 구비하여, 단차(145) 상으로 렌즈(150)가 배치되어 고정될 수 있도록 한다.
렌즈(150)는 VCSEL 어레이(120)가 광을 출력하는 방향으로의 전방(상부)에 배치되어, VCSEL 어레이(120)에서 출력되는 광의 경로를 변환한다.
VCSEL 어레이(120) 및 스위치(130)는 도 2 내지 11을 참조하여 후술할 구조를 가짐에 따라, VCSEL 패키지(100)는 우수한 품질의 광을 출력할 수 있다.
도 2는 본 발명의 제1 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이고, 도 3은 본 발명의 제1 실시예에 따른 스위치 및 복수의 VCSEL 간 회로도이다.
도 2를 참조하면, 전술한 대로 VCSEL 어레이(120)는 m*n개의 VCSEL(120aa 내지 120mn)로 구현된다. 각 열의 VCSEL(120aa 내지 120ma, ... 120an 내지 120mn)은 공통전극(210a 내지 210n)으로 연결되며, 각 공동전극으로 스위치(130a 내지 130n)이 연결(와이어 본딩)되며 각 열의 VCSEL의 동작을 제어한다. 각 열의 VCSEL들 상호 간에는 격리(Isolation)되어 있어 서로 영향을 미치지 않기에, 스위치(130a 내지 130n)는 도 2에 도시된 바와 같이, VCSEL 어레이(120) 내 열의 개수만큼 포함되어, 각 열에 포함된 VCSEL의 동작을 일괄적으로 제어한다.
도 3에 도시된 바와 같이, 각 열의 VCSEL 들은 상호 간에 병렬로 연결되어 있으며, (병렬로 연결된) 각 VCSEL들은 일 측으로 스위치(130)와, 나머지 측으로는 접지단(미도시)과 연결된다. 이에, 스위치(130)가 단락되며 VCSEL들의 일측으로 전원이 공급되면, 해당 열의 VCSEL들이 모두 동작할 수 있다.
각 열의 VCSEL들이 병렬로 연결되어 있기 때문에, 해당 열의 VCSEL이 동작하기 위해서는 상당량의 전류가 전달될 수 있어야 한다. 이에, 스위치(130)는 GaN FET로 구현됨에 따라 이를 해결할 수 있다.
VCSEL 어레이(120) 내 각 VCSEL은 도 4 또는 도 5에 도시된 구조를 갖는다.
도 4는 본 발명의 일 실시예에 따른 VCSEL의 제1 구조를 도시한 도면이다.
도 4a 및 도 4b 를 참조하면, 제1 전극(210), n타입 기판(410), 제1 반사층(420), 캐비티층(430), 산화막층(440), 제2 반사층(450), 절연막(460) 및 제2 전극을 포함한다.
n타입 기판(410)은 자신의 상단에 제1 반사층(420)이 성장할 수 있도록 한다. n타입 기판(410)은 제1 반사층(420)과 동일한 극성의 도펀트로 도핑되어 있어, 제1 반사층(420)이 자신의 상단에 성장할 수 있도록 한다.
제1 반사층(420)은 n형 도펀트가 도핑된 n형 반도체층으로 구현될 수 있으며, Al을 포함하는 반도체 물질인 AlGaAs 등 다양한 성분으로 구현될 수 있다. 제1 반사층(420)은 복수의 DBR(Distributed Bragg Reflector, 또는 '분산 브래그 리플렉터') 페어로 구성된다. DBR 페어는 85 내지 100%의 높은 알루미늄(Al) 비율을 포함하는 고 알루미늄 구성층(High Al Composition Layer)과 0 내지 20%의 낮은 알루미늄 비율을 포함하는 저 알루미늄 구성층(High Al Composition Layer)을 하나의 페어로 하여 복수 개로 구현된다. 제1 반사층(420)은 제2 반사층(450)보다 더 많은 DBR 페어수를 포함하여, 상대적으로 더 높은 반사도(Reflectivity)를 갖는다. 이에, 캐비티층(430)에서 발진되는 광 또는 레이저는 상대적으로 페어수가 적어 낮은 반사도를 갖는 제2 반사층(450) 방향으로 발진된다.
캐비티층(430)은 제2 반사층(450)에서 생성된 정공과 제1 반사층(420)에서 생성된 전자가 만나 재결합하는 층으로서, 전자와 정공의 재결합에 의해 빛이 생성된다. 캐비티층(430)은 단일양자우물(Single Quantum Well, SQW) 또는 복수 개의 양자우물층을 갖는 다중양자우물(Multiple Quantum Well, MQW) 구조를 포함할 수 있다. 다중양자우물 구조를 포함할 경우, 캐비티층(430)은 에너지 밴드가 서로 다른 우물층(미도시)과 장벽층(미도시)이 교대로 한번 또는 그 이상 적층되는 구조를 갖는다. 캐비티층(430)의 우물층(미도시)/장벽층(미도시)은 InGaAs/AlGaAs, InGaAs/GaAs 또는 GaAs/AlGaAs 등으로 구성될 수 있다.
산화막층(440)은 산화(Oxidation)공정을 거치며 일정 길이의 산화된 부분이 형성되며, 산화된 부분의 길이에 따라 출력되는 레이저의 특성 및 개구부의 직경을 결정한다. 산화막층(440)은 제1 반사층(420) 및 제2 반사층(450)보다 높은 농도의 알루미늄(Al)으로 구성된다. 알루미늄 농도가 높을수록, 산화되는 속도가 증가한다. 산화막층(440)이 양 반사부(420, 450)보다 상대적으로 높은 알루미늄 농도로 구현됨에 따라, 추후 산화를 진행함에 있어 선택적으로 산화를 진행할 수 있게 된다. 예를 들어, 산화막층(440)은 Al 비율이 98% 이상의 AlGaAs로 구현되며, 각 반사부(420, 450)는 Al 비율이 0%~100% 사이의 AlGaAs로 구현될 수 있다. 도 2에는 산화막층(440)이 제2 반사층(450)에 인접한 위치에 형성되어 있는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니고, 제1 반사층(420)에 인접한 위치 또는 제1 반사층(420) 및 제2 반사층(450)에 인접한 양 위치 모두에 형성될 수도 있다.
제2 반사층(450)는 p형 도펀트가 도핑된 p형 반도체층으로 구현될 수 있으며, Al을 포함하는 반도체 물질인 AlGaAs로 구성될 수 있다. 제2 반사층(450)도 마찬가지로 복수의 DBR 페어로 구성된다. 다만, 전술한 대로, 제1 반사층(420)보다 상대적으로 적은 개수의 DBR 페어를 포함하기에 상대적으로 낮은 반사도를 갖는다. 이에, 캐비티층(430)에서 발진되는 광 또는 레이저는 상대적으로 페어 수가 적어 낮은 반사도를 갖는 제2 반사층(450) 방향으로 발진된다.
절연막(460)은 제2 반사층(450) 상부에 코팅된 후 큐어링되어, VCSEL(120)을 고정시키고 외부 환경으로의 노출을 방지한다. 절연막(460)은 SiO2, Si3N4 또는 Al2O3 등으로 구현되어 전술한 동작을 수행할 수 있다. 절연막(460)의 두께는 출력되는 광의 파장대역의 1/4 내외로 구현될 수 있다.
절연막(460)은 제2 반사층(450)과 제1 전극(210)이 전기적으로 연결될 수 있도록, 홀(465)을 포함한다.
절연막(460)에 홀(465)이 형성되며, 홀(465)에 메탈패드 및 제1 전극(210)이 배치되어, 제2 반사층(450)과 제1 전극(210)이 전기적으로 연결된다. 제1 전극(210)은 VCSEL 어레이의 각 열에 배치된 VCSEL들 모두에 배치되어 공동전극으로 이용되며, VCSEL의 상부로 드러날 수 있어 스위치(130)와 연결(와이어 본딩)될 수 있다.
제1 전극은 홀(465)을 거쳐 p형 반도체층으로 구현되는 제2 반사층(450)과 전기적으로 연결되기 때문에, 애노드로 구현된다.
n타입 기판(410)의 하단(광이 출력되는 방향의 반대방향)으로 제2 전극(470)이 형성된다. 제2 전극(470)은 특정 열의 VCSEL 뿐만 아니라, VCSEL 어레이 내 모든 VCSEL들에 공통적으로 사용되는 전극으로서, n타입 기판(410)을 거쳐 제1 반사층(420)과 전기적으로 연결된다. 이에, 제2 전극(470)은 캐소드로 구현된다.
제1 전극(210)이 VCSEL 상부로 드러나며 애노드로 구현되기 때문에, 스위치는 p 타입 GaN FET로 구현된다. 다만, p타입 GaN FET은 n타입 GaN FET에 비해 상대적으로 크기가 커지고 구동 전류가 작아질 수 있다. 이에, VCSEL은 도 5에 도시된 바와 같이 구현될 수 있다.
도 5는 본 발명의 일 실시예에 따른 VCSEL의 제2 구조를 도시한 도면이다.
도 5를 참조하면, VCSEL(120)은 도 4에 도시된 그것과 유사한 구조를 가지나, n타입 기판(410) 대신 p타입 기판(480)이 배치되며, 기판(480) 상으로 제2 반사층(450), 캐비티층(430), 산화막층(440) 및 제1 반사층(420) 순으로 성장한다. 이에 따라, VCSEL의 상부에서 제1 반사층(420)과 전기적으로 연결될 제1 전극(210)은 캐소드로 구현되며, p타입 기판(480)의 하단에는 애노드로 구현되는 제2 전극(475)이 배치된다.
이에 따라, 스위치(130)와 와이어 본딩될 수 있도록 VCSEL의 상부로 노출되는 제1 전극(210)은 캐소드가 된다. 이에 따라, 스위치(130)는 n타입 GaN FET으로 구현될 수 있다. 이에 따라, VCSEL 패키지(110) 내에 n타입 GaN FET이 스위치(130)로 구현될 수 있어, 상대적으로 크기가 작아질 수 있으면서도 동작 효율은 보다 우수해질 수 있다.
또한, VCSEL 자체의 저항값이 작아지며, VCSEL의 광 특성이 더 향상될 수 있다.
도 6은 본 발명의 제2 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 6을 참조하면, 본 발명의 제2 실시예에 따른 VCSEL 어레이는 도 2를 참조하여 전술한 VCSEL 어레이 내에서 각 열을 2개로 분리되며, 분리된 열 각각에 스위치가 연결된 형태를 갖는다. 도 3을 참조하여 설명한 바와 같이, VCSEL 어레이 내 각 열에 배치된 VCSEL들은 병렬 형태를 갖는다.
이때, 병렬로 연결된 VCSEL의 개수가 증가할수록, 해당 열로 전달되어야 하는 전류의 크기는 커져야만 한다. 스위치(130)로 GaN FET이 사용된다 하더라도 전류 허용량이 존재하는데, 각 열에 배치된 VCSEL의 개수에 따라 허용량을 초과하는 경우가 발생할 수 있다.
또한, 동일한 제조과정을 거치며 VCSEL들이 제조된다 하더라도, 각 VCSEL마다 내부 저항값이 상이해질 수 있다. 각 열에 배치된 VCSEL에 전류가 균등하게 분배되어야 광 특성이나 각 소자들의 수명에 악영향이 미치지 않게 된다. 그러나 전술한 대로, VCSEL의 내부 저항값이 달라질 경우, 각 VCSEL은 병렬 연결되기 때문에 저항값이 작은 VCSEL로 더 많은 전류가 흐르고 저항값이 더 큰 VCSEL로는 더 적은 전류가 흐르게 된다.
이러한 문제를 완화하고자, 본 발명의 제2 실시예에 따른 VCSEL 어레이(100)는 각 열에 배치된 VCSEL을 2개로 분리한다. 즉, m*n 형태를 갖는 VCSEL 어레이가 m/2 * 2n의 형태로 구현되며, 스위치(130)가 2n개 만큼 포함된다. 이에 따라, 상대적으로 각 열로 전달되어야 하는 전류량도 감소할 수 있고, 저항값의 편차도 개수가 줄어듦으로 인해 줄어들 수 있다.
도 7은 본 발명의 제3 실시예에 따른 VCSEL 어레이 및 스위치의 구조를 도시한 도면이다.
도 7을 참조하면, 본 발명의 제3 실시예에 따른 VCSEL 어레이(120)는 제1 실시예에 따른 VCSEL 어레이와 같이 각 열에 복수의 VCSEL이 구현되되, 제1 전극과 제2 전극 모두가 상부로 드러나는 형태를 갖는다. VCSEL 어레이(120) 내 각 열은 각 열에 대해 제1 공통전극(710)과 제2 공통전극(720)을 갖는다. 어느 하나의 공통전극과 스위치(130)가 연결되며, 나머지 공통전극의 일 위치(예를 들어, 715)와 접지단이 연결된다.
상부로 전극 모두가 드러나는 형태를 갖는 VCSEL은 도 8 내지 10과 같이 구현될 수 있다.
도 8은 본 발명의 제3 실시예에 따른 VCSEL의 제1 구조를 도시한 도면이다.
도 8a를 참조하면, 본 발명의 제3 실시예에 따른 VCSEL(120)은 n타입 기판(410), 제1 반사층(420), 캐비티층(430), 산화막층(440), 제2 반사층(450), 절연막(460), 제1 전극(710), 제2 전극(720) 및 무도핑 기판(810)을 포함한다.
본 발명의 제3 실시예에 따른 VCSEL(120)은 본 발명의 제1 실시예에 따른 VCSEL과 같이 도핑된 기판이 VCSEL 내 각 층을 지지하는 것이 아니라, 도핑되지 않은(Umndoped) 기판인 무도핑 기판(810)으로 각 층을 지지한다.
무도핑 기판(810) 상에 n타입 기판(410), 제1 반사층(420), 캐비티층(430), 산화막층(440), 제2 반사층(450), 절연막(460) 및 제2 전극(720)이 배치된다.
한편, n타입 기판(410)상에 제1 반사층(420)이 배치된 영역 외의 나머지 영역(예를 들어, 양 끝단)에 제1 전극(710)이 배치된다. n타입 기판(410)상에 제1 전극(710)이 배치된 후(n타입 기판(410)상에 420 내지 460도 모두 배치된 후), 절연막(460)이 코팅된다. 이에 따라, 제1 전극(710)은 n타입 기판(410)과 절연막(460) 사이에 위치하게 된다.
제1 전극(720)은 캐소드로, 제2 전극(720)은 애노드로 구현되며, 양 전극(710, 720) 모두 각 열의 VCSEL에 대해 공통전극으로 구현된다. 제1 전극(710)은 일 위치(715)에서 절연막(460) 외부로 드러나며 전원과 연결될 수 있다. 이에 따라, 제2 전극(720)과 전기적으로 연결(와이어 본딩)되는 스위치(130)는 p타입 GaN FET으로 구현될 수 있다.
한편, 도 8b에 도시된 바와 같이 VCSEL은 제2 실시예에 따른 VCSEL과 같은 구조로 구현될 수 있다. 즉, 무도핑 기판 상에, p타입 기판(480), 제2 반사층(450) 및 제1 전극(710), 캐비티층(430), 산화막층(440), 제1 반사층(420), 절연막(460) 및 제2 전극(720)이 배치될 수 있다. 이에 따라, 제1 전극(710)과 제2 전극(720)의 극성이 달라지며, 스위치(130)가 n타입 GaN FET으로 구현될 수 있다.
도 9는 본 발명의 제3 실시예에 따른 VCSEL의 제2 구조를 도시한 도면이다.
도 9를 참조하면, 제2 구조를 갖는 VCSEL(120)은 도 8에 도시된 제1 구조를 갖는 VCSEL(120)과 유사한 구조를 갖되, 절연막(460)이 제1 전극이 배치되는 위치에 추가적인 홀(465b)을 포함한다. 이에 따라, 홀(465b)에도 메탈패드 및 제1 전극(710)이 배치되며, 제1 전극(710)이 외부로 드러날 수 있다.
이와 같은 구조에 따라, 제2 구조를 갖는 VCSEL 내 제1 전극은 일 위치(715)에서 외부로 드러날 필요 없이 각 VCSEL 모두에서 외부로 드러날 수 있다.
제2 구조를 갖는 VCSEL(120)도 마찬가지로, 도 9b에 도시된 바와 같이, 무도핑 기판(810) 상에 각 층이 배치되는 순서와 기판의 종류(480)가 달라지며, 제1 전극(710)과 제2 전극(720)의 극성이 달라질 수 있다.
도 10은 본 발명의 제3 실시예에 따른 VCSEL의 제3 구조를 도시한 도면이다.
도 10a를 참조하면, 제3 구조를 갖는 VCSEL(120)은 n타입 기판(410)을 무도핑 기판(810) 상이 아닌 제1 반사층(420) 사이에 구비할 수 있다. 즉, n타입 기판(410)은 제1 반사층(420)의 일 DRB 페어 내에 형성될 수 있다. 또한, 제2 반사층(450), 캐비티층(440) 및 산화막층(430) 및 n타입 기판(410)의 양단의 일 면적에 식각이 수행되며, VCSEL(120)은 메사 구조를 가질 수 있다. 다만, n타입 기판(410)에 대해서는 높이 방향(광이 출력되는 방향)으로 일부까지만 식각이 수행되며, n타입 기판(410)에서 층이 형성되며 메사 구조를 갖는다.
절연막(460)은 제2 전극(720)과 제2 반사층(450)이 전기적으로 연결될 수 있도록 하는 홀(465a) 및 제1 전극(710)과 n타입 기판(410)과 제1 반사층(420)이 전기적으로 연결될 수 있도록 하는 홀(465b)을 포함한다. 이에, 절연막(460)은 각 전극(710, 720)이 직접 반사층으로 또는 도핑된 기판을 거쳐 반사층으로 연결될 수 있도록 한다.
이와 같은 구조를 가짐에 따라, VCSEL(120)의 전체적인 높이(광을 출력하는 방향)이 작아질 수 있다. VCSEL의 높이가 작아짐은 메탈 적층공정 등 VCSEL의 제조 공정상에서 다양한 이점을 불러올 수 있다.
또한, 캐비티층(440) 및 산화막층(430)에 근접하여 전원이 인가될 수 있기 때문에, 빔 프로파일이 향상될 수 있으며, n타입 기판(410)의 하부 반사층(420)은 도핑되지 않도록 구현될 수도 있어, 반사층에서의 광 흡수를 최소화할 수 있다.
제3 구조를 갖는 VCSEL(120)도 마찬가지로, 도 10b에 도시된 바와 같이 무도핑 기판(810) 상에 각 층이 배치되는 순서와 기판의 종류(480)가 달라지며, 제1 전극(710)과 제2 전극(720)의 극성이 달라질 수 있다.
도 11은 본 발명의 제4 실시예에 따른 스위치 및 복수의 VCSEL 간 회로도이다.
도 11을 참조하면, VCSEL 어레이(120) 내 각 열의 VCSEL들은 병렬이 아닌 직렬로 연결될 수 있다. 각 열의 VCSEL들이 직렬로 연결될 경우, 병렬로 연결되는 경우와 달리 과도한 전류가 어레이 상으로 흐를 필요가 없으며, 내부저항 차이로 인해 각 VCSEL에 흐르는 전류량이 달라지지 않을 수 있다.
도 12는 본 발명의 제4 실시예에 따른 VCSEL의 구조를 도시한 모식도이다.
도 12를 참조하면, 본 발명의 제4 실시예에 따른 VCSEL은 본 발명의 제1 내지 제3 실시예에 따른 VCSEL의 구조를 가질 수 있다. 다만, 동일한 열에서 특정 VCSEL의 제1 전극은 인접한 다른 VCSEL의 제2 전극과 연결되며, 동일한 열 내의 각 VCSEL들은 직렬로 연결될 수 있다.
도 13은 본 발명의 일 실시예에 따른 VCSEL의 평면도이다.
도 13을 참조하면, 도 4 및 5, 도 8 내지 10, 도 12를 참조하여 설명한 VCSEL은 단일 메사를 갖는 형태였다. 다만, 이에 한정되는 것은 아니고, 각 VCSEL 하나의 셀(120)에 복수 개의 메사(1110)가 포함되어 있는 형태로 구현될 수도 있다. 이에 따라, VCSEL 어레이의 출력량이 향상될 수 있다.
이상의 설명은 본 실시예의 기술 사상을 예시적으로 설명한 것에 불과한 것으로서, 본 실시예가 속하는 기술 분야에서 통상의 지식을 가진 자라면 본 실시예의 본질적인 특성에서 벗어나지 않는 범위에서 다양한 수정 및 변형이 가능할 것이다. 따라서, 본 실시예들은 본 실시예의 기술 사상을 한정하기 위한 것이 아니라 설명하기 위한 것이고, 이러한 실시예에 의하여 본 실시예의 기술 사상의 범위가 한정되는 것은 아니다. 본 실시예의 보호 범위는 아래의 청구범위에 의하여 해석되어야 하며, 그와 동등한 범위 내에 있는 모든 기술 사상은 본 실시예의 권리범위에 포함되는 것으로 해석되어야 할 것이다.
100: VCSEL 패키지
110: 기판
120: VCSEL 어레이
130: 스위치
140: 하우징
145: 단차
150: 렌즈
210, 470, 710, 720: 전극
410: n타입 기판
420: 제1 반사층
430: 캐비티층
440: 산화막층
450: 제2 바사층
460: 절연막
465: 홀
480: p타입 기판
810: 무도핑 기판
110: 기판
120: VCSEL 어레이
130: 스위치
140: 하우징
145: 단차
150: 렌즈
210, 470, 710, 720: 전극
410: n타입 기판
420: 제1 반사층
430: 캐비티층
440: 산화막층
450: 제2 바사층
460: 절연막
465: 홀
480: p타입 기판
810: 무도핑 기판
Claims (9)
- VCSEL 어레이에 있어서,
m개의 행과 n개의 열을 가지고, 각 열마다 병렬 또는 직렬로 연결된 VCSEL을 포함하며,
상기 VCSEL은,
제1 극성 도펀트로 도핑된 제1 기판;
상기 제1 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부;
상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부;
상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층;
상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층;
상기 제2 반사부 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층 및 상기 산화막층을 외부로부터 보호하는 절연막;
상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극; 및
상기 제1 기판의 하단에 위치하며, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극을 포함하는 것을 특징으로 하는 VCSEL 어레이. - 제1항에 있어서,
상기 제2 반사부는,
상기 제1 반사부와 다른 극성 도펀트로 도핑된 반도체층으로 구현되는 것을 특징으로 하는 VCSEL 어레이. - 제1항에 있어서,
상기 절연막은,
상기 상기 제2 반사부와 상기 제1 전극이 전기적으로 연결될 수 있도록 홀을 포함하는 것을 특징으로 하는 VCSEL 어레이. - 제2항에 있어서,
상기 제1 기판은,
n형 도펀트로 도핑된 것을 특징으로 하는 VCSEL 어레이. - 제2항에 있어서,
상기 제1 기판은,
p형 도펀트로 도핑된 것을 특징으로 하는 VCSEL 어레이. - VCSEL 어레이에 있어서,
m개의 행과 n개의 열을 가지고, 각 열마다 병렬 또는 직렬로 연결된 VCSEL을 포함하며,
상기 VCSEL은,
무도핑 기판;
상기 무도핑 기판 상에 위치하며, 제1 극성 도펀트로 도핑된 제1 기판;
상기 제1 기판 상에 위치하며, 복수의 DBR(Distributed Bragg Reflector) 페어를 포함하는 제1 반사부;
상기 제1 반사부의 상부에 위치하며, 복수의 DBR 페어를 포함하는 제2 반사부;
상기 제1 반사부 및 상기 제2 반사부의 사이에 위치하여, 상기 제1 반사부 및 상기 제2 반사부 중 어느 하나에서 생성된 정공과 나머지 하나에서 생성된 전자가 재결합되는 캐비티층;
상기 캐비티층 및 상기 제1 반사부나 상기 제2 반사부 사이에 위치하여, 출력될 레이저의 특성 및 개구부의 직경을 결정하는 산화막층;
상기 제2 반사부와 전기적으로 연결되어, 상기 제2 반사부로 전원이 공급될 수 있도록 하는 제1 전극;
상기 제1 기판 상에서 상기 제1 반사부가 위치하지 않은 나머지 영역에 위치하며, 상기 제1 반사부로 전원이 공급될 수 있도록 하는 제2 전극; 및
상기 제2 반사부 및 상기 제2 전극 상에 코팅되어, 상기 제1 반사부, 상기 제2 반사부, 상기 캐비티층, 상기 산화막층 및 상기 제2 전극을 외부로부터 보호하는 절연막을 포함하는 것을 특징으로 하는 VCSEL 어레이. - 제6항에 있어서,
상기 절연막은,
상기 상기 제2 반사부와 상기 제1 전극이 전기적으로 연결될 수 있도록 제1 홀을 포함하는 것을 특징으로 하는 VCSEL 어레이. - 제7항에 있어서,
상기 절연막은,
상기 제2 전극이 외부로 드러날 수 있도록 하는 제2 홀을 포함하는 것을 특징으로 하는 VCSEL 어레이. - 제6항에 있어서,
기 설정된 열의 VCSEL은 인접한 다른 열의 VCSEL과 격리(Isolation)되어 있는 것을 특징으로 하는 VCSEL 어레이.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020230057804A KR20230077704A (ko) | 2021-11-25 | 2023-05-03 | 출력광의 특성을 향상시킨 vcsel 어레이 |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210164907A KR102584094B1 (ko) | 2021-11-25 | 2021-11-25 | 광 특성을 향상시킨 vcsel 어레이 |
| KR1020230057804A KR20230077704A (ko) | 2021-11-25 | 2023-05-03 | 출력광의 특성을 향상시킨 vcsel 어레이 |
Related Parent Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210164907A Division KR102584094B1 (ko) | 2021-11-25 | 2021-11-25 | 광 특성을 향상시킨 vcsel 어레이 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230077704A true KR20230077704A (ko) | 2023-06-01 |
Family
ID=86770608
Family Applications (2)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210164907A KR102584094B1 (ko) | 2021-11-25 | 2021-11-25 | 광 특성을 향상시킨 vcsel 어레이 |
| KR1020230057804A KR20230077704A (ko) | 2021-11-25 | 2023-05-03 | 출력광의 특성을 향상시킨 vcsel 어레이 |
Family Applications Before (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020210164907A KR102584094B1 (ko) | 2021-11-25 | 2021-11-25 | 광 특성을 향상시킨 vcsel 어레이 |
Country Status (1)
| Country | Link |
|---|---|
| KR (2) | KR102584094B1 (ko) |
Family Cites Families (3)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| JP4747516B2 (ja) * | 2004-06-08 | 2011-08-17 | 富士ゼロックス株式会社 | 垂直共振器型面発光半導体レーザ装置 |
| US10027091B2 (en) * | 2016-06-15 | 2018-07-17 | GM Global Technology Operations LLC | Monolithic two-dimensional VCSEL array |
| KR102623614B1 (ko) * | 2017-01-26 | 2024-01-11 | 쑤저우 레킨 세미컨덕터 컴퍼니 리미티드 | 수직 캐비티 표면 방출 레이저 반도체 소자, 광 전송 모듈 및 광 전송 장치 |
-
2021
- 2021-11-25 KR KR1020210164907A patent/KR102584094B1/ko active IP Right Grant
-
2023
- 2023-05-03 KR KR1020230057804A patent/KR20230077704A/ko not_active Application Discontinuation
Also Published As
| Publication number | Publication date |
|---|---|
| KR20230077537A (ko) | 2023-06-01 |
| KR102584094B1 (ko) | 2023-10-05 |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| CN106505410B (zh) | 垂直腔面发射激光器阵列及其制造方法 | |
| EP1999827B1 (en) | Red light laser | |
| JP2023522559A (ja) | ３Ｄ及びＬｉＤＡＲセンシングモジュール | |
| US20110274131A1 (en) | Two-dimensional surface-emitting laser array element, surface-emitting laser device and light source | |
| US8040934B2 (en) | Vertical cavity surface emitting laser and method of manufacturing thereof | |
| US8654802B2 (en) | Vertical-cavity surface-emitting laser array, vertical-cavity surface-emitting laser device, optical transmission apparatus, and information processing apparatus | |
| JP6216785B2 (ja) | キャビティ内コンタクトを有するｖｃｓｅｌ | |
| US11322910B2 (en) | Indium-phosphide VCSEL with dielectric DBR | |
| US11271365B2 (en) | Laser element | |
| JP2023052615A (ja) | 面発光レーザモジュール、光学装置及び測距装置 | |
| JP6252222B2 (ja) | 面発光レーザアレイ及びレーザ装置 | |
| JP7200721B2 (ja) | 面発光レーザモジュール、光源装置、検出装置 | |
| KR102584094B1 (ko) | 광 특성을 향상시킨 vcsel 어레이 | |
| KR102584097B1 (ko) | GaN FET 구동 드라이버를 포함하는 VCSEL 패키지 | |
| CN105914581A (zh) | 面发光型半导体激光器和面发光型半导体激光器阵列 | |
| US20230163569A1 (en) | Vcsel array with improved optical properties | |
| US20110249696A1 (en) | Laser diode | |
| US20240063608A1 (en) | Micro vcsel with improved beam quality and micro vcsel array | |
| US11973315B2 (en) | VCSEL with integrated electrodes | |
| KR20240024525A (ko) | 빔 품질을 향상시킨 마이크로 vcsel 및 마이크로 vcsel 어레이 | |
| KR20240024521A (ko) | 마이크로 vcsel 및 마이크로 vcsel 어레이 | |
| KR20230148087A (ko) | 공통 애노드와 절연된 복수의 캐소드 구조를 가지고 있는 vcsel 기반 광학 소자 및 광학 모듈 |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| A107 | Divisional application of patent | ||
| E902 | Notification of reason for refusal |