KR20230077603A - 타임-디지털 컨버터 및 이를 포함하는 디지털 위상 고정 루프 회로 - Google Patents

타임-디지털 컨버터 및 이를 포함하는 디지털 위상 고정 루프 회로 Download PDF

Info

Publication number
KR20230077603A
KR20230077603A KR1020220041546A KR20220041546A KR20230077603A KR 20230077603 A KR20230077603 A KR 20230077603A KR 1020220041546 A KR1020220041546 A KR 1020220041546A KR 20220041546 A KR20220041546 A KR 20220041546A KR 20230077603 A KR20230077603 A KR 20230077603A
Authority
KR
South Korea
Prior art keywords
slope
analog
conversion output
digital conversion
digital
Prior art date
Application number
KR1020220041546A
Other languages
English (en)
Inventor
이민섭
김신웅
이준희
한상욱
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/885,844 priority Critical patent/US11942956B2/en
Priority to CN202211476083.2A priority patent/CN116170015A/zh
Priority to TW111144746A priority patent/TW202322568A/zh
Publication of KR20230077603A publication Critical patent/KR20230077603A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/085—Details of the phase-locked loop concerning mainly the frequency- or phase-detection arrangement including the filtering or amplification of its output signal
    • G—PHYSICS
    • G04—HOROLOGY
    • G04F—TIME-INTERVAL MEASURING
    • G04F10/00—Apparatus for measuring unknown time intervals by electric means
    • G04F10/005—Time-to-digital converters [TDC]
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L7/00—Automatic control of frequency or phase; Synchronisation
    • H03L7/06—Automatic control of frequency or phase; Synchronisation using a reference signal applied to a frequency- or phase-locked loop
    • H03L7/08—Details of the phase-locked loop
    • H03L7/099—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop
    • H03L7/0995—Details of the phase-locked loop concerning mainly the controlled oscillator of the loop the oscillator comprising a ring oscillator
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03L—AUTOMATIC CONTROL, STARTING, SYNCHRONISATION OR STABILISATION OF GENERATORS OF ELECTRONIC OSCILLATIONS OR PULSES
    • H03L2207/00—Indexing scheme relating to automatic control of frequency or phase and to synchronisation
    • H03L2207/50—All digital phase-locked loop

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Analogue/Digital Conversion (AREA)

Abstract

타임-디지털 컨버터 및 이를 포함하는 디지털 위상 고정 루프 회로 가 제공된다. 몇몇 실시예들에 따른 타임-디지털 컨버터는 위상 고정 루프 입력 클럭과 피드백 클럭을 수신받는 위상 주파수 검출기, 위상 고정 루프 입력 클럭과 피드백 클럭 사이의 위상 오차가 발생되는 제1 펄스 폭 시간동안 턴 온되어, 제1 주기의 다중 위상 클럭들로 발진을 수행하는 링 발진기, 제1 펄스 폭 시간동안, 링 발진기가 제1 주기로 양의 정수의 횟수로 발진하는 발진 횟수를 카운팅하는 카운터 어레이, 링 발진기의 다중 위상 클럭들의 에지 정보들을 이용하여, 제1 주기를 복수의 존으로 나누며, 복수의 존 중 제1 존에 포함되는 이웃하는 복수의 위상 클럭들의 전압 정보들을 선택하여 출력하는 멀티 플렉서, 제1 존에 포함되는 전압 정보들을 입력으로 수신하여, 아날로그 디지털 변환 출력을 생성하는 아날로그 디지털 컨버터, 아날로그 디지털 변환 출력과 루프 필터 입력 신호를 수신받고, 아날로그 디지털 변환 출력을 교정한 교정된 아날로그 디지털 변환 출력을 생성하는 교정기, 및 제1 존, 발진 횟수, 및 교정된 아날로그 디지털 변환 출력를 수신받아 루프 필터 입력 신호를 출력하는 제1 덧셈기를 포함하되, 교정기는, 루프 필터 입력 신호를 수신하고, 루프 필터 입력 신호의 시간에 따른 이상적인 디지털 코드 값과 비선형적 디지털 코드 값의 오차를 상쇄하는 복수의 오프셋 룩업 테이블을 생성하는 오프셋 룩업 테이블 생성 회로, 이상적인 디지털 코드 값이 갖는 제1 기울기와 비선형적 디지털 코드 값이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력을 생성하는 기울기 보정된 아날로그 디지털 변환 출력 생성기, 및 오프셋 룩업 테이블과 기울기 보정된 아날로그 디지털 변환 출력을 더하여 교정된 아날로그 디지털 변환 출력을 생성하는 제2 덧셈기를 포함한다.

Description

타임-디지털 컨버터 및 이를 포함하는 디지털 위상 고정 루프 회로{Time-to-Digital Converter and digital phase locked loop circuit comprising the same}
본 발명은 타임-디지털 컨버터(TDC: Time to Digital Converter) 및 이를 포함하는 디지털 위상 고정 루프 회로에 관한 것이다.
타임-디지털 컨버터(TDC: time-to-digital converter)는 이벤트가 발생하는 시간의 디지털 표현을 제공할 수 있는 장치이다. 타임-디지털 컨버터는 두 개의 신호 펄스(예를 들어, 시작 펄스 및 정지 펄스)간의 시간 간격을 결정할 수 있다. 예를 들어, 타임-디지털 컨버터는 기준 클럭 신호를 지연함으로써 지연된 클럭 신호를 입력으로 수신하여, 디지털 코드를 생성할 수 있다.
디지털 위상 고정 루프 회로(예를 들어, ADPLL(all-digital phase-locked loop) 회로)는 타임-디지털 컨버터, 디지털 루프 필터, 디지털 제어 발진기(digitally-controlled oscillator (DCO)) 및 분배기를 포함할 수 있다. 타임-디지털 컨버터는 디지털 위상 고정 루프 회로에 양자화 잡음을 도입할 수 있다. 결과적으로, 고분해능(high resolution) 타임-디지털 컨버터는 저 위상 잡음 위상 고정 루프에 바람직할 수 있다. 아날로그-디지털 컨버터(ADC: analog-to digital converter)는 타임-디지털 컨버터의 분해능을 향상시키기 위해 이용될 수 있다. 또한, 링 발진기(Ring Oscillator)가 타임-디지털 컨버터에 포함될 수 있다.
이때, 아날로그-디지털 컨버터에 의해 발생되는 비선형성과, 링 발진기에서 발생되는 다중 위상 정보로 인해 야기되는 다중 위상 미스 매치(miss match)로 인해, 타임-디지털 컨버터를 통해 출력되는 디지털 코드에 비선형성이 발생될 수 있다.
본 발명이 해결하고자 하는 기술적 과제는 비선형성이 제거된 타임-디지털 컨버터를 제공하는 것이다.
본 발명이 해결하고자 하는 다른 기술적 과제는 비선형성이 제거된 타임-디지털 컨버터를 포함하는 디지털 위상 고정 루프 회로를 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 타임-디지털 컨버터는, 위상 고정 루프 입력 클럭과 피드백 클럭을 수신받는 위상 주파수 검출기, 위상 고정 루프 입력 클럭과 피드백 클럭 사이의 위상 오차가 발생되는 제1 펄스 폭 시간동안 턴 온되어, 제1 주기의 다중 위상 클럭들로 발진을 수행하는 링 발진기, 제1 펄스 폭 시간동안, 링 발진기가 제1 주기로 양의 정수의 횟수로 발진하는 발진 횟수를 카운팅하는 카운터 어레이, 링 발진기의 다중 위상 클럭들의 에지 정보들을 이용하여, 제1 주기를 복수의 존으로 나누며, 복수의 존 중 제1 존에 포함되는 이웃하는 복수의 위상 클럭들의 전압 정보들을 선택하여 출력하는 멀티 플렉서, 제1 존에 포함되는 전압 정보들을 입력으로 수신하여, 아날로그 디지털 변환 출력을 생성하는 아날로그 디지털 컨버터, 아날로그 디지털 변환 출력과 루프 필터 입력 신호를 수신받고, 아날로그 디지털 변환 출력을 교정한 교정된 아날로그 디지털 변환 출력을 생성하는 교정기, 및 제1 존, 발진 횟수, 및 교정된 아날로그 디지털 변환 출력를 수신받아 루프 필터 입력 신호를 출력하는 제1 덧셈기를 포함하되, 교정기는, 루프 필터 입력 신호를 수신하고, 루프 필터 입력 신호의 시간에 따른 이상적인 디지털 코드 값과 비선형적 디지털 코드 값의 오차를 상쇄하는 복수의 오프셋 룩업 테이블을 생성하는 오프셋 룩업 테이블 생성 회로, 이상적인 디지털 코드 값이 갖는 제1 기울기와 비선형적 디지털 코드 값이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력을 생성하는 기울기 보정된 아날로그 디지털 변환 출력 생성기, 및 오프셋 룩업 테이블과 기울기 보정된 아날로그 디지털 변환 출력을 더하여 교정된 아날로그 디지털 변환 출력을 생성하는 제2 덧셈기를 포함한다.
기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 디지털 위상 고정 루프 회로는, 루프 필터 입력 신호를 생성하는 타임-디지털 컨버터를 포함하는 디지털 위상 고정 루프 회로로서, 위상 고정 루프 입력 클럭과 피드백 클럭을 수신받아 루프 필터 입력 신호을 생성하는 타임-디지털 컨버터, 루프 필터 입력 신호를 수신받아 출력 신호를 생성하는 루프 필터, 출력 신호를 수신받아, 발진 클럭을 생성하는 발진기, 및 발진 클럭을 수신받아 발진 클럭의 주파수를 나눈 피드백 클럭을 생성하는 분주기를 포함하되, 타임-디지털 컨버터는, 위상 고정 루프 입력 클럭과 피드백 클럭을 수신받는 위상 주파수 검출기, 위상 고정 루프 입력 클럭과 피드백 클럭 사이의 위상 오차로 인해 발생하는 제1 펄스 폭 시간동안 턴 온되어, 제1 주기의 다중 위상 클럭들로 발진을 수행하는 링 발진기, 제1 펄스 폭 시간동안, 링 발진기가 제1 주기로 양의 정수의 횟수로 발진하는 발진 횟수를 카운팅하는 카운터 어레이, 링 발진기의 다중 위상 클럭들의 에지 정보들을 이용하여, 제1 주기를 복수의 존으로 나누며, 복수의 존 중 제1 존에 포함되는 이웃하는 복수의 위상 클럭들의 전압 정보들을 선택하여 출력하는 멀티 플렉서, 제1 존을 입력으로 수신하여, 아날로그 디지털 변환 출력을 생성하는 아날로그 디지털 컨버터, 아날로그 디지털 변환 출력과 루프 필터 입력 신호를 수신받고, 아날로그 디지털 변환 출력을 교정한 교정된 아날로그 디지털 변환 출력을 생성하는 교정기, 및 제1 존, 발진 횟수, 및 교정된 아날로그 디지털 변환 출력을 수신받아 루프 필터 입력 신호를 출력하는 제1 덧셈기를 포함하되, 교정기는, 루프 필터 입력 신호를 수신하고, 루프 필터 입력 신호의 시간에 따른 이상적인 디지털 코드 값과 비선형적 디지털 코드 값의 오차를 상쇄하는 복수의 오프셋 룩업 테이블을 생성하는 오프셋 룩업 테이블 생성 회로, 이상적인 디지털 코드 값이 갖는 제1 기울기와 비선형적 디지털 코드 값이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력을 생성하는 기울기 보정된 아날로그 디지털 변환 출력 생성기, 및 오프셋 룩업 테이블과 기울기 보정된 아날로그 디지털 변환 출력을 더하여 교정된 아날로그 디지털 변환 출력을 생성하는 제2 덧셈기를포함한다.
기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 교정기는, 디지털 위상 고정 루프 회로에 포함되며, 위상 고정 루프 입력 클럭, 피드백 클럭, 및 아날로그 디지털 변환 출력을 수신받아 루프 필터 입력 신호를 출력하는 타임-디지털 컨버터의 루프 필터 입력 신호를 교정하는 교정기로서, 교정기는, 루프 필터 입력 신호를 수신하고, 루프 필터 입력 신호의 시간에 따른 이상적인 디지털 코드 값과 비선형적 디지털 코드 값의 오차를 상쇄하는 복수의 오프셋 룩업 테이블을 생성하는 오프셋 룩업 테이블 생성 회로, 이상적인 디지털 코드 값이 갖는 제1 기울기와 비선형적 디지털 코드 값이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력을 생성하는 기울기 보정된 아날로그 디지털 변환 출력 생성기, 및 오프셋 룩업 테이블과 기울기 보정된 아날로그 디지털 변환 출력을 더하여 아날로그 디지털 변환 출력을 교정한 교정된 아날로그 디지털 변환 출력을 생성하는 제1 덧셈기를 포함하되, 타임-디지털 컨버터는 교정된 아날로그 디지털 변환 출력을 이용하여 루프 필터 입력 신호를 교정한다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예들에 따른 디지털 위상 고정 루프를 도시한 블록도이다.
도 2는 몇몇 실시예들에 따른 타임-디지털 컨버터를 도시한 블록도이다.
도 3은 몇몇 실시예들에 따른 타임-디지털 컨버터의 동작을 설명하기 위한 타이밍도이다.
도 4는 타임-디지털 컨버터의 출력에서 발생되는 비선형성을 설명하기 위한 그래프이다.
도 5는 몇몇 실시예들에 따른 교정기를 도시한 블록도이다.
도 6은 몇몇 실시예들에 따른 오프셋 룩업 테이블 계산기를 도시한 블록도이다.
도 7은 제1 존에서의 타임-디지털 컨버터의 입력에 대한 출력을 설명하기 위한 예시적인 그래프이다.
도 8는 제1 존에서의 타임-디지털 컨버터의 입력에 대한 이상적인 출력과 비선형적 출력 사이의 차이를 설명하기 위한 예시적인 그래프이다.
도 9은 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 기울기 보정 계수를 이용하여 교정된 결과를 설명하기 위한 예시적인 그래프이다.
도 10은 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 기울기 보정 계수를 이용하여 교정된 후의 이상적인 출력과 비선형적 출력 사이의 차이를 설명하기 위한 예시적인 그래프이다.
도 11는 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 오프셋 룩업 테이블을 이용하여 교정된 결과를 설명하기 위한 예시적인 그래프이다.
도 12은 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 오프셋 룩업 테이블을 이용하여 교정된 후의 이상적인 출력과 비선형적 출력 사이의 차이를 설명하기 위한 예시적인 그래프이다.
본 개시에서 설명되는 구성 요소들(예컨대, 부(unit), 회로(circuit), 분주기(divider), 컨버터(converter), 발진기(oscillator), 감지기(detector) 등)은 하드웨어로 구현될 수 있지만 이에 제한되지는 않으며, 소프트웨어, 또는 하드웨어 및 소프트웨어의 결합된 형태로 구현될 수도 있다. 예컨대, 회로는 아날로그 회로뿐만 아니라 디지털 회로로 구현될 수도 있다.
도 1은 몇몇 실시예들에 따른 디지털 위상 고정 루프를 도시한 블록도이다.
도 1을 참조하면, 디지털 위상 고정 루프(1)는 타임-디지털 컨버터(20), 발진기(DCO), 및 분주기(40)를 포함한다.
타임-디지털 컨버터(20)는 위상 고정 루프 입력 클럭(CKREF)과 피드백 클럭(CKFB)을 수신받아, 위상 고정 루프 입력 클럭(CKREF)과 피드백 클럭(CKFB) 사이의 위상 차이를 감지할 수 있다.
루프 필터(30)는 타임-디지털 컨버터(20)가 감지한 위상 차이를 바탕으로 생성된 루프 필터 입력 신호(LF_IN)을 수신 받아, 발진기(DCO)에 인가할 출력 신호(LF_OUT)을 생성할 수 있다. 루프 필터(30)에 입력되는 루프 필터 입력 신호(LF_IN)와 루프 필터(30)가 출력하는 출력 신호(LF_OUT)는 디지털 코드(예를 들어, 멀티 비트(multi bit)로 이루어진 디지털 코드)일 수 있다. 출력 신호출력 신호(LF_OUT)은 타임-디지털 컨버터(20)가 감지한 위상 차이를 바탕으로 생성된 디지털 코드일 수 있다.
발진기(DCO)는 출력 신호(LF_OUT)를 수신받아 발진 클럭(CKDCO)을 생성할 수 있다. 발진기(DCO)는 예를 들어, 디지털 제어 발진기(DCO: Digitally Controlled Oscillator)로 구현될 수도 있다.
분주기(40)는 발진 클럭(CKDCO)을 수신받아 발진 클럭(CKDCO)의 주파수를 정수 또는 분수(fraction)로 나눈 피드백 클럭(CKFB)을 생성할 수 있다.
도 2는 몇몇 실시예들에 따른 타임-디지털 컨버터를 도시한 블록도이다. 도 3은 몇몇 실시예들에 따른 타임-디지털 컨버터의 동작을 설명하기 위한 타이밍도이다. 도 4는 타임-디지털 컨버터의 출력에서 발생되는 비선형성을 설명하기 위한 그래프이다.
도 2를 참조하면, 타임-디지털 컨버터(20)는 위상 주파수 검출기(200), 링 발진기(201), 카운터 어레이(203), 멀티 플렉서(204), 아날로그 디지털 컨버터(205), 교정기(210), 및 덧셈기(207)를 포함한다.
위상 주파수 검출기(200)는 위상 고정 루프 입력 클럭(CKREF)과 피드백 클럭(CKFB)을 수신받는다. 위상 주파수 검출기(200)는 링 발진기(201)를 인에이블시키는 링 발진기 인에이블 신호(EN_RO)를 발생시킬 수 있다.
링 발진기(201)는 직렬로 연결된 복수의 인버터들(202a 내지 202n)을 포함한다.
도시되진 않았으나, 몇몇 실시예들에 따른 타임-디지털 컨버터(20)는, 예를 들어, 위상 주파수 검출기(200)를 통해 발생된 위상 고정 루프 입력 클럭(CKREF)과 피드백 클럭(CKFB) 사이의 위상 차이를 감지하여 발생된 2개의 신호(예를 들어, UP신호 DOWN 신호)를 수신받아 위상 차이의 크기를 나타내는 지속 시간을 갖는 펄스를 생성하는 XOR 게이트와, 상승 또는 하강 에지(rising or falling edge)의 상대적인 시간에 기초하여, 위상 주파수 검출기(200)를 통해 발생된 위상 고정 루프 입력 클럭(CKREF)과 피드백 클럭(CKFB) 사이의 위상 차이 극성을 검출하는 플립 플롭을 더 포함할 수도 있다.
링 발진기(201) 내의 복수의 인버터들(202a 내지 202n) 각각의 출력은 카운터 어레이(203)와 멀티 플렉서(204)에 연결될 수 있다. 링 발진기(201)는 다중 위상으로 발진을 수행할 수 있다. 또는, 링 발진기(201)는 다중 위상 클럭들로 발진을 수행할 수 있다.
카운터 어레이(203)는 링 발진기(201)가 턴 온되는 펄스 폭(pulse width) 동안, 링 발진기(201)가 일정 주기로 발진하는 횟수를 양의 정수의 횟수로 카운팅하여 발진 횟수(N_CNT)를 생성할 수 있다. 또한, 카운터 어레이(203)는 양의 정수의 횟수로 발진하는 발진 횟수(N_CNT)의 한번의 카운팅 혹은 한번의 주기를, 다중 위상 정보(혹은 다중 위상 클럭들의 전압 정보들)를 이용하여, 복수의 구역으로 나누어, 복수의 존(N_ZONE)을 생성할 수 있다.
이를, 도 3을 함께 참조하여 설명한다.
도 2와 도 3을 함께 참조하면, 위상 고정 루프 입력 클럭(CKREF)과 피드백 클럭(CKFB)의 위상 차이가 발생하는 제1 펄스 폭 구간(Pulse width)이 0부터 P1까지 형성될 수 있다.
제1 펄스 폭 구간(Pulse width)동안 링 발진기(201)를 턴 온하는 링 발진기 인에이블 신호(EN_RO)가 생성될 수 있다. 즉, 제1 펄스 폭 구간동안 링 발진기(201)가 턴 온되어, 발진을 수행할 수 있다.
이때, 링 발진기(201)는 제1 주기(P_RO)로 발진을 수행할 수 있다.
링 발진기(201)가 제1 펄스 폭 구간동안 발진한 횟수를 카운터 어레이(203)가 카운팅할 수 있다. 링 발진기(201)에 포함된 복수의 인버터들(202a 내지 202n) 각각의 출력과 연결된 카운터 어레이(203)는 제1 펄스 폭 구간동안 제1 주기(P_RO)로 발진하는 횟수를 카운팅한 양의 정수의 발진 횟수(N_CNT)를 생성할 수 있다. 또한, 카운터 어레이(203)는 양의 정수의 횟수로 발진하는 발진 횟수(N_CNT)의 한번의 카운팅(예를 들어, N_CNT = 0일 때) 혹은 한번의 주기(예를 들어, N_CNT = 0의 P_RO 주기 동안)를, 다중 위상 정보를 이용하여, 복수의 구역으로 나누어, 복수의 존(N_ZONE)을 생성할 수 있으며, 이를 통해, 카운팅할 수 있다.
예를 들어, 링 발진기(201)가 제1 펄스 폭 구간동안 제1 주기(P_RO)로 세 번 이상, 네 번 미만의 발진을 수행하였다면, 카운터 어레이(203)는 0부터 시작하여, 3까지 카운팅이 된 발진 횟수(N_CNT)를 출력할 수 있다. 그리고, 다중 위상 클럭들의 상승 에지 모두에서 발진된 횟수를 카운팅함으로써, 제1 주기(P_RO) 구간 동안 더 세분화된 복수의 존들(N_ZONE)들에 대한 발진 횟수를 출력할 수 있다.
즉, 카운터 어레이(203)를 통해, 정수 사이클로 카운팅된 디지털 출력 값으로의 발진 횟수(N_CNT)와 복수의 존들(N_ZONE)들에 대한 발진 횟수가 생성될 수 있다.
링 발진기(201)는 여러 개의 위상을 가진 발진 동작을 수행할 수 있다. 도 4를 함께 참조하여 설명한다.
도 2 내지 도 4를 참조하면, 링 발진기(201)는 예를 들어, 제1 주기(P_RO) 내에서 13개의 위상으로 발진을 수행할 수 있다. 이때, 링 발진기(201)가 제1 펄스 폭 구간(Pulse width) 동안 발진하는 동안, 이웃하는 서로 다른 두 위상 사이의 발진 폭이 일정하지 않을 수 있다. 즉, 다중 위상 미스 매치가 발생될 수 있다. 이로 인해, 타임-디지털 컨버터의 입력(TDC input)(예를 들어, 위상 고정 루프 입력 클럭(CKREF)과 피드백 클럭(CKFB)과의 위상 차이)에 대한 타임-디지털 컨버터 출력(TDC output) 값이 비 선형적인 특성을 가질 수 있다.
예를 들어, 제1 링 발진 주기(1 RO period) 내에서, 다중 위상 간의 이상적인 간격은 제1 시간(t1)부터 제2 시간(t2)까지의 이상적인 존 간격일 수 있다. 하지만, 상술된 다중 위상 미스 매치로 인해, 실제 존 간격이 제1' 시간(t1')부터 제2' 시간(t2')까지가 될 수 있다.
이 때문에, 타임-디지털 컨버터 입력(TDC input)에 대한 타임-디지털 컨버터 출력(TDC output) 그래프가 점선과 같은 이상적인 값을 갖지 못하고, 실선과 같이 비선형적인 특성을 갖게 될 수 있다.
즉, 제1 링 발진 주기(1 RO period) 동안 다중 위상 간의 간격인 복수의 존들이 형성될 수 있다. 예를 들어, 링 발진기(201)의 복수의 인버터들(202a 내지 202n) 각각의 출력과 연결된 카운터 어레이(203)를 통해, 복수의 존들 중 하나의 존(N_ZONE)을 나타내는 디지털 코드가 출력될 수 있다. 또한 복수의 인버터들(202a 내지 202n) 각각의 출력은 멀티 플렉서(204)와 연결되어, 멀티 플렉서(204)를 통해, 복수의 존들중 하나의 존(N_ZONE) 에 포함되는 이웃하는 복수의 위상 신호들의 전압 정보들을 선택하여 아날로그 디지털 변환기(205)로 전송할 수 있다. 멀티 플렉서(204)를 통해, 복수의 존들 중 선택된 하나의 존(N_ZONE) 은 예를 들어, 도 4의 제1' 시간(t1')부터 제2' 시간(t2')까지의 존일 수 있다.
계속하여, 도 2 내지 도 4를 참조하여 설명하면, 몇몇 실시예들에 따른 타임-디지털 컨버터(20)의 분해능을 향상시키기 위해, 아날로그 디지털 컨버터(205)가 멀티 플렉서(204)에 연결될 수 있다. 즉, 아날로그 디지털 컨버터(205)는 멀티 플렉서(204)를 통해 수신된 복수의 존들 중 하나의 존 (N_ZONE) 내에서 타임-디지털 컨버터의 입력(TDC input)에 대한 타임-디지털 컨버터 출력 정보를 생성할 수 있다. 예를 들어, 아날로그 디지털 컨버터(205)는 멀티 플렉서(204)로부터 제1' 시간(t1')부터 제2' 시간(t2')까지의 존(N_ZONE)에 해당하는 두 위상 신호의 전압 정보를 수신받을 수 있다.
아날로그 디지털 컨버터(205)는 예를 들어, 아날로그 디지털 컨버터(205) 기반의 타임-디지털 컨버터(20)에 이용될 수 있다.
예를 들어, 아날로그 디지털 컨버터(205)는 플래시 아날로그 디지털 컨버터를 사용할 수 있다. 이때, 플래시 아날로그 디지털 컨버터는 높은 변환 속도를 달성할 수 있지만, 타임-디지털 컨버터의 전력 소비를 증가시키는 많은 비교기를 필요로 할 수 있다.
다른 예로, 아날로그 디지털 컨버터(205)는 파이프 라인 아날로그 디지털 컨버터일 수도 있다. 파이프 라인 아날로그 디지털 컨버터는 타임-디지털 컨버터의 전력 소비를 크게 증가시키는 여러 연산 증폭기를 필요로 할 수 있다.
다른 예를 들어, 아날로그 디지털 컨버터(205)는 SAR(successive approximation register) 아날로그 디지털 컨버터일 수도 있다. SAR 아날로그 디지털 컨버터는 전력 소모가 적을 수 있다. 그러나, SAR 아날로그 디지털 컨버터는 용량성 디지털 아날로그 컨버터를 충전하는 데 필요한 시간인, 세팅 시간에 의해 제한을 받을 수 있다. 세팅 시간을 개선하기 위해, 탑 플레이트 샘플링(top-plate sampling)이 이용될 수도 있다. 이는, 탑 플레이트 샘플링이 이용되는 경우, 바텀 플레이트 샘플링(bottom-plate sampling)이 이용되는 경우와 비교하여, 용량성 디지털 아날로그 컨버터의 단위 커패시터의 개수가 절반으로 감소될 수 있기 때문이다.
한편, 탑 플레이트 샘플링은 기생 커패시턴스의 영향을 증가시킬 수 있고, 이는 SAR 아날로그 디지털 컨버터가 이득(gain) 및 풀 스케일(full scale) 에러로 인한 클리핑(clipping)을 겪도록 할 수 있다. 또한, 탑 플레이트 샘플링이 이용되는 경우, 용량성 디지털 아날로그 컨버터의 공통 모드는 아날로그 디지털 컨버터에 대한 입력 신호의 공통 모드에 의해 결정될 수 있다. 입력 신호의 공통 모드가 변경되면, 비교기의 속도도 변경되어, SAR 아날로그 디지털 컨버터의 변환 시간에 영향을 줄 수 있다. 프로세스, 전압 및 온도(PVT) 변화에 따라, 아날로그 디지털 컨버터 클리핑 및 변환 시간과 관련된 문제들은 악화될 수 있다.
즉, 몇몇 실시예들에 따른 타임-디지털 컨버터(20)의 해상도 향상을 위해 아날로그 디지털 컨버터(205)가 이용되지만, 아날로그 디지털 컨버터(205)의 클리핑으로 인해, 타임-디지털 컨버터(20)의 출력에 비선형적 특성이 발생될 수 있다.
따라서, 몇몇 실시예들에 따른 타임-디지털 컨버터(20)는 타임-디지털 컨버터(20)의 출력에 발생될 수 있는 비선형적 특성을 제거하기 위해, 교정기(210)를 포함한다.
교정기(210)는 타임-디지털 컨버터(20)가 생성하는 루프 필터 입력 신호(LF_IN)을 피드백으로 수신받고, 아날로그 디지털 컨버터(205)로부터 아날로그 디지털 변환 출력(ADC_OUT)을 수신받아, 아날로그 디지털 변환 출력(ADC_OUT)에 포함된 비선형적 특성을 교정한 교정된 아날로그 디지털 변환 출력(ADC_OUT_CAL)을 생성할 수 있다.
몇몇 실시예들에 따른 타임-디지털 컨버터(20)는 덧셈기(207)를 통해, 카운터 어레이(203)를 통해 카운팅된 발진 횟수(N_CNT)와 다중 위상 정보를 바탕으로 생성된 복수의 존들(N_ZONE)과 교정된 아날로그 디지털 변환 출력(ADC_OUT_CAL)을 더하여, 루프 필터 입력 신호(LF_IN)을 생성할 수 있다.
즉, 몇몇 실시예들에 따른 타임-디지털 컨버터(20)는 루프 필터 입력 신호(LF_IN)을 피드백 받아, 아날로그 디지털 변환 출력(ADC_OUT)에 포함된 비선형적 특성을 교정한 교정된 아날로그 디지털 변환 출력(ADC_OUT_CAL)을 생성하여, 지속적인 피드백을 통해, 타임-디지털 컨버터(20)가 발생시키는 루프 필터 입력 신호(LF_IN)에 포함된 비선형적 특성을 제거할 수 있다.
이하의 도 5 내지 도 12을 통해, 교정기(210)를 통하여, 몇몇 실시예들에 따른 타임-디지털 컨버터(20)의 출력인 루프 필터 입력 신호(LF_IN)에 포함된 비선형적 특성을 제거하는 구조 및 동작에 대해 자세히 설명한다.
도 5는 몇몇 실시예들에 따른 교정기를 도시한 블록도이다.
도 2 및 도 5를 참조하면, 교정기(210)는 존 판별기(212), 오프셋 룩업 테이블 생성 회로(220), 기울기 보정된 아날로그 디지털 변환 출력 생성기(230), 및 덧셈기(214)를 포함한다.
존 판별기(212)는 아날로그 디지털 변환기(205)로부터 수신된 아날로그 디지털 변환 출력(ADC_OUT)과, 카운터 어레이(203)로부터 수신된, 복수의 존들 중 하나의 존 (N_ZONE) 에 대한 정보를 수신하여, 복수의 존들 중 하나의 존을 선택하는 신호를 생성할 수 있다. 또한, 하나의 존을 여러 존으로 나눈 서브 존들 중 하나의 서브 존을 선택하는 서브 존 선택 신호도 생성할 수 있다.
서브 존은 도 4에서 설명된 하나의 존을 복수의 하위 존으로 나눈 단위가 될 수 있다.
이하의 모든 설명에서, 존은 13개로 나뉘고, 서브 존은 각 존마다 4개로 나뉘는 것으로 설명하나, 이는 예시적인 것이며, 존은 임의의 자연수로 나뉠 수 있으며, 서브 존도 각 존에 대해 임의의 자연수로 나뉠 수 있음은 물론이다.
오프셋 룩업 테이블 생성 회로(220)는 존 판별기(212)로부터 수신된 존 선택 신호 및/또는 서브 존 선택 신호를 바탕으로, 각 존에 적용되는 오프셋 값을 생성할 수 있다.
예를 들어, 복수의 존들 중 하나의 존인 제1 존에 대해, 제1 존에 존재하는 복수의 서브 존들(제1 서브 존 내지 제4 서브 존)에 대한 오프셋 룩업 테이블 생성 회로(220)의 동작을 예를 들어 설명한다.
오프셋 룩업 테이블 생성 회로(220)는 디-멀티 플렉서(221), 복수의 오프셋 룩업 테이블 계산기들(222_1 내지 222_13), 제1 멀티 플렉서(223), 및 제2 멀티 플렉서(224)를 포함한다.
오프셋 룩업 테이블 생성 회로(220)는 먼저, 디-멀티 플렉서(221)를 통해, 루프 필터 입력 신호(LF_IN)을 수신받는다. 이때, 디-멀티 플렉서(221)는 존 판별기(212)로부터 존 선택 신호 및 서브 존 선택 신호를 수신받고, 루프 필터 입력 신호(LF_IN)에 포함된 정보를 각각의 룩업 테이블 오프셋 계산기들(222_1 내지 222_13)로 전송할 수 있다.
이때, 복수의 오프셋 룩업 테이블 계산기들(222_1 내지 222_13) 각각은 링 발진기(201)가 발진하는 제1 펄스 폭동안의 복수의 존들 각각에 대한 오프셋 오차를 계산하고, 오프셋 오차를 룩업 테이블로 저장한다. 예를 들어, 제1 오프셋 룩업 테이블 계산기(222_1)는 제1 존에서 발생되는 오프셋 오차를 룩업 테이블로 저장하고, 제13 존 오프셋 룩업 테이블 계산기(222_13)는 제13 존에서 발생되는 오프셋 오차를 룩업 테이블로 저장할 수 있다.
오프셋 오차는 도 4를 통해 설명된, 이상적인 타임-디지털 컨버터 출력과 비선형적 특성을 가진 타임-디지털 컨버터 출력 사이의 차이 값일 수 있다. 예를 들어, 오프셋 오차는 이상적인 타임-디지털 컨버터 출력의 각 존에서의 평균에서 비선형적 특성을 가진 타임-디지털 컨버터 출력의 각 존에서의 평균을 뺀 값일 수 있다.
복수의 오프셋 룩업 테이블 계산기들(222_1 내지 222_13) 각각은 도 6과 같이 구성될 수 있다. 도 6은 제1 오프셋 룩업 테이블 계산기(222_1)를 예로 설명하나, 이에 대한 설명이 나머지 오프셋 룩업 테이블 계산기(222_2 내지 222_13)에 대한 설명으로 적용될 수 있음은 물론이다.
도 6은 몇몇 실시예들에 따른 오프셋 룩업 테이블 계산기를 도시한 블록도이다.
도 5 및 도 6을 참조하면, 제1 오프셋 룩업 테이블 계산기(222_1)는 복수의 합산기들(2220_1 내지 2220_4)을 포함할 수 있다. 복수의 합산기들(2220_1 내지 2220_4) 각각은 제1 존에 포함된 서브 존들 각각에 대한 오프셋 오차를 계산할 수 있다. 즉, 복수의 합산기들(2220_1 내지 2220_4) 각각은 제1 서브 존 내지 제4 서브 존에 대한 오프셋 오차를 계산할 수 있다.
이후, 복수의 합산기들(2220_1 내지 2220_4) 각각을 통해 계산된 오프셋 오차는 각각 오프셋 룩업 테이블들(Offset1[0] 내지 Offset1[3])로 저장될 수 있다. 예를 들어, 제1 오프셋 룩업 테이블 계산기(222_1)에 포함된 레지스터에 저장될 수 있다. 즉, 오프셋 룩업 테이블들(Offset1[0] 내지 Offset1[3]) 각각은 제1 존에 대한 제1 서브 존 내지 제4 서브 존에 대한 오프셋 오차가 룩업 테이블로 저장된 값일 수 있다.
다시 도 2 및 도 5를 참조하면, 제1 멀티 플렉서(223)는 존 판별기(212)로부터 존 선택 신호를 수신받아, 제1 존 내지 제13 존 중 하나의 존을 선택하고, 해당 존에 대한 룩업 테이블 값들을 제2 멀티 플렉서(224)로 전송한다.
예를 들어, 제1 멀티 플렉서(223)는 존 판별기(212)로부터 제N 존 선택 신호를 수신받으면, 제N 존에 대한 복수의 서브 존들에 대해 계산되어 저장된 오프셋 룩업 테이블들(OffsetN[0] 내지 OffsetN[3])을 제2 멀티 플렉서(224)로 전송할 수 있다.
제2 멀티 플렉서(224)는 존 판별기(212)로부터 수신된 서브 존 선택 신호를 바탕으로, 오프셋 룩업 테이블들(OffsetN[0] 내지 OffsetN[3]) 중 하나의 룩업 테이블을 선택하여, 오프셋 룩업 테이블 오차 값으로서, 덧셈기(214)에 전송할 수 있다.
기울기 보정된 아날로그 디지털 변환 출력 생성기(230)는 복수의 존들 각각에 대해, 이상적인 타임-디지털 컨버터 출력이 갖는 제1 기울기와 비선형적 특성을 갖는 타임-디지털 컨버터 출력이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력(ADC_OUT_MULT)을 생성할 수 있다.
예를 들어, 기울기 보정된 아날로그 디지털 변환 출력 생성기(230)는 덧셈기(231), 디-멀티 플렉서(232), 복수의 기울기 보정 계수 계산기들(233_1 내지 233_13), 멀티 플렉서(234), 및 곱셈기(235)를 포함한다.
기울기 보정된 아날로그 디지털 변환 출력 생성기(230)는 각각의 존들에 대해, 두 개의 오프셋 룩업 테이블들을 수신받아, 그 두 개의 오프셋 룩업 테이블들의 차이를 구할 수 있다.
예를 들어, 기울기 보정된 아날로그 디지털 변환 출력 생성기(230)는 제N 존에 대한 제1 서브 존의 오프셋 룩업 테이블(OffsetN[0])과 제N 존에 대한 제4 서브 존의 오프셋 룩업 테이블(OffsetN[3])을 수신받아, 디-멀티 플렉서(232)를 통해, 제N 기울기 보정 계수 계산기에 전송할 수 있다.
즉, N은 1이상 13이하의 자연수로서, 총 13개 존들 각각에 대한 두 개의 서브 존에 대한 오프셋 룩업 테이블 값들을 수신받고, 그 차이 값을 기울기 보정 계수 계산기들(233_1 내지 233_13) 각각에 디-멀티 플렉서(232)를 통해 전송할 수 있다.
이때, 디-멀티 플렉서(232)는 존 판별기(212)를 통해 수신받은 존 선택 신호를 바탕으로, 기울기 보정 계수 계산기(233_1 내지 233_13)에 오프셋 룩업 테이블 값들의 차이를 전송할 수 있다.
기울기 보정된 아날로그 디지털 변환 출력 생성기(230)가 덧셈기(231)를 통해 차이를 구하는 두 개의 오프셋 룩업 테이블은 존들 각각의 1번째, 4번째 서브 존들에 제한되는 것은 아니다. 또한, 기울기 보정된 아날로그 디지털 변환 출력 생성기(230)가 덧셈기(231)를 통해 수신받는 오프셋 룩업 테이블의 개수도 두개에 제한되는 것은 아니다.
도 4에서 설명된, 이상적인 타임-디지털 컨버터 출력이 갖는 제1 기울기와 비선형적 특성을 갖는 타임-디지털 컨버터 출력이 갖는 제2 기울기 사이의 차이를 구할 수 있는 서브 존들이면 충분하다.
복수의 기울기 보정 계수 계산기들(233_1 내지 233_13) 각각은 합산기일 수 있다. 즉, 복수의 기울기 보정 계수 계산기들(233_1 내지 233_13) 각각은 합산기를 통해, 도 4에서 설명된, 이상적인 타임-디지털 컨버터 출력이 갖는 제1 기울기와 비선형적 특성을 갖는 타임-디지털 컨버터 출력이 갖는 제2 기울기 사이의 차이를 계산하여, 복수의 존들 각각에 대한 기울기 교정 팩터(GCF: Gain Calibration Factor)을 생성할 수 있다.
이후, 멀티 플렉서(234)는 존 판별기(212)를 통해 수신받은 존 선택 신호를 통해, 하나의 존에 대한 기울기 보정 계수(GCF)을 출력하여 곱셈기(235)에 전달할 수 있다.
아날로그 디지털 변환 출력(ADC_OUT)을 함께 수신받는 곱셈기(235)는 기울기 교정 팩터를 각 존에 적용한 출력인 기울기 보정된 아날로그 디지털 변환 출력(ADC_OUT_MULT)을 덧셈기(214)에 전달한다.
덧셈기(214)는 기울기 보정 계수(GCF)가 적용된 출력인 기울기 보정된 아날로그 디지털 변환 출력(ADC_OUT_MULT)과 오프셋 룩업 테이블(OffsetN[M])이 적용된 출력을 적용하여, 교정된 아날로그 디지털 변환 출력(ADC_OUT_CAL)을 생성하여 출력할 수 있다.
이하에서, 몇몇 실시예들에 따른 타임-디지털 컨버터의 동작을 그래프들과 함께 설명한다.
도 7은 제1 존에서의 타임-디지털 컨버터의 입력에 대한 출력을 설명하기 위한 예시적인 그래프이다. 도 8는 제1 존에서의 타임-디지털 컨버터의 입력에 대한 이상적인 출력과 비선형적 출력 사이의 차이를 설명하기 위한 예시적인 그래프이다. 도 9은 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 기울기 보정 계수를 이용하여 교정된 결과를 설명하기 위한 예시적인 그래프이다. 도 10은 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 기울기 보정 계수를 이용하여 교정된 후의 이상적인 출력과 비선형적 출력 사이의 차이를 설명하기 위한 예시적인 그래프이다.
도 4, 도 5, 도 7, 및 도 8을 참조하면, 타임-디지털 컨버터 입력에 대한 출력으로, 타임-디지털 컨버터의 출력이 이상적인 타임-디지털 컨버터 출력과 다른 비선형적 특성을 가진 타임-디지털 컨버터 출력을 가질 수 있다.
즉, 이상적인 타임-디지털 컨버터 출력에 대해, 비선형적 특성을 가진 타임-디지털 컨버터 출력 값을 뺀, 타임-디지털 컨버터 에러가 도 8과 같이 발생될 수 있다.
이때, 기울기 보정된 아날로그 디지털 변환 출력 생성기(230)를 통해, 복수의 존들 각각에 대한 기울기 보정 계수를 계산하고, 비선형적 특성을 가진 타임-디지털 컨버터 출력에, 아날로그 디지털 변환 출력과 기울기 보정 계수를 곱하여, 도 9와 같이, 비선형적 특성을 가진 타임-디지털 컨버터 출력의 기울기를 이상적인 타임-디지털 컨버터 출력의 기울기와 동일하게 만들 수 있다.
이를 통해, 도 10과 같이, 복수의 서브 존들 각각에 대해, 동일한 타임-디지털 컨버터 에러값이 발생될 수 있다.
도 11는 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 오프셋 룩업 테이블을 이용하여 교정된 결과를 설명하기 위한 예시적인 그래프이다. 도 12은 몇몇 실시예들에 따른 타임-디지털 컨버터를 통해, 비선형적 출력에 대해, 오프셋 룩업 테이블을 이용하여 교정된 후의 이상적인 출력과 비선형적 출력 사이의 차이를 설명하기 위한 예시적인 그래프이다.
이후, 도 5 및 도 11을 참조하면, 오프셋 룩업 테이블 생성 회로(220)를 통해, 복수의 존들 내의 각각의 서브 존들에 대한 오프셋 오차를 구하고 저장된 오프셋 룩업 테이블 오차 값들이 덧셈기(214)를 통해 더해져, 도 11과 같이, 이상적인 타임-디지털 컨버터 출력과 비선형적 특성을 가진 타임-디지털 컨버터 출력이 같은 값을 갖게 될 수 있다.
즉, 도 12와 같이, 비선형적 특성을 가진 타임-디지털 컨버터 출력과 이상적인 타임-디지털 컨버터 출력 사이의 타임-디지털 컨버터 오차가 없어져, 타임-디지털 컨버터(20)가 생성하는 루프 필터 입력 신호(LF_IN)에 발생된 비선형성이 제거될 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 디지털 위상 고정 루프 회로 20: 타임-디지털 컨버터 30: 루프 필터 DCO: 발진기 40: 분주기 50: 위상 주파수 감지기 200: 위상 주파수 검출기 201: 링 발진기 203: 카운터 어레이 205: 아날로그 디지털 컨버터 210: 교정기 212: 존 판별기 220: 오프셋 룩업 테이블 생성 회로 230: 기울기 보정된 아날로그 디지털 변환 출력 생성기

Claims (20)

  1. 위상 고정 루프 입력 클럭과 피드백 클럭을 수신받는 위상 주파수 검출기;
    상기 위상 고정 루프 입력 클럭과 상기 피드백 클럭 사이의 위상 오차가 발생되는 제1 펄스 폭 시간동안 턴 온되어, 제1 주기의 다중 위상 클럭들로 발진을 수행하는 링 발진기;
    상기 제1 펄스 폭 시간동안, 상기 링 발진기가 제1 주기로 양의 정수의 횟수로 발진하는 발진 횟수를 카운팅하는 카운터 어레이;
    상기 링 발진기의 상기 다중 위상 클럭들의 에지 정보들을 이용하여, 상기 제1 주기를 복수의 존으로 나누며, 상기 복수의 존 중 제1 존에 포함되는 이웃하는 복수의 위상 클럭들의 전압 정보들을 선택하여 출력하는 멀티 플렉서;
    상기 제1 존에 포함되는 상기 전압 정보들을 입력으로 수신하여, 아날로그 디지털 변환 출력을 생성하는 아날로그 디지털 컨버터;
    상기 아날로그 디지털 변환 출력과 상기 루프 필터 입력 신호를 수신받고, 상기 아날로그 디지털 변환 출력을 교정한 교정된 아날로그 디지털 변환 출력을 생성하는 교정기; 및
    상기 제1 존, 상기 발진 횟수, 및 상기 교정된 아날로그 디지털 변환 출력를 수신받아 상기 루프 필터 입력 신호를 출력하는 제1 덧셈기를 포함하되,
    상기 교정기는,
    상기 루프 필터 입력 신호를 수신하고, 상기 루프 필터 입력 신호의 시간에 따른 이상적인 디지털 코드 값과 비선형적 디지털 코드 값의 오차를 상쇄하는 복수의 오프셋 룩업 테이블을 생성하는 오프셋 룩업 테이블 생성 회로;
    상기 이상적인 디지털 코드 값이 갖는 제1 기울기와 상기 비선형적 디지털 코드 값이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력을 생성하는 기울기 보정된 아날로그 디지털 변환 출력 생성기; 및
    상기 오프셋 룩업 테이블과 상기 기울기 보정된 아날로그 디지털 변환 출력을 더하여 상기 교정된 아날로그 디지털 변환 출력을 생성하는 제2 덧셈기를 포함하는 타임-디지털 컨버터.
  2. 제 1항에 있어서,
    상기 교정기는,
    상기 제1 존과 상기 아날로그 디지털 변환 출력을 수신받아, 제1 존 선택 신호를 생성하는 존 판별기를 더 포함하는 타임-디지털 컨버터.
  3. 제 2항에 있어서,
    상기 존 판별기는,
    상기 제1 존에 포함된 복수의 서브 존들 중 제1 서브 존을 선택하는 제1 서브 존 선택 신호를 생성하는 타임-디지털 컨버터.
  4. 제 1항에 있어서,
    상기 기울기 보정 계수 생성 회로는,
    상기 복수의 오프셋 룩업 테이블들 중 두 개의 오프셋 룩업 테이블들의 차를 계산하는 제3 덧셈기를 더 포함하는 타임-디지털 컨버터.
  5. 제 1항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 복수의 오프셋 룩업 테이블들 중 두 개의 오프셋 룩업 테이블들의 차를 이용하여, 상기 제1 기울기와 상기 제2 기울기의 차이를 상쇄하는 보정 계수 계산기를 더 포함하는 타임-디지털 컨버터.
  6. 제 5항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 보정 계수 계산기를 통해 계산된 상기 제1 기울기와 상기 제2 기울기의 차이를 상쇄하는 기울기 보정 계수과, 상기 아날로그 디지털 변환 출력을 곱하여 상기 기울기 보정된 아날로그 디지털 변환 출력을 출력하는 곱셈기를 더 포함하는 타임-디지털 컨버터.
  7. 제 1항에 있어서,
    상기 복수의 오프셋 룩업 테이블과 상기 기울기 보정 계수는 병렬적으로 생성되는 타임-디지털 컨버터.
  8. 루프 필터 입력 신호를 생성하는 타임-디지털 컨버터를 포함하는 디지털 위상 고정 루프 회로로서,
    위상 고정 루프 입력 클럭과 피드백 클럭을 수신받아 상기 루프 필터 입력 신호을 생성하는 타임-디지털 컨버터;
    상기 루프 필터 입력 신호를 수신받아 출력 신호를 생성하는 루프 필터;
    상기 출력 신호를 수신받아, 발진 클럭을 생성하는 발진기; 및
    상기 발진 클럭을 수신받아 상기 발진 클럭의 주파수를 나눈 피드백 클럭을 생성하는 분주기를 포함하되,
    상기 타임-디지털 컨버터는,
    상기 위상 고정 루프 입력 클럭과 상기 피드백 클럭을 수신받는 위상 주파수 검출기;
    상기 위상 고정 루프 입력 클럭과 상기 피드백 클럭 사이의 위상 오차로 인해 발생하는 상기 제1 펄스 폭 시간동안 턴 온되어, 제1 주기의 다중 위상 클럭들로 발진을 수행하는 링 발진기;
    상기 제1 펄스 폭 시간동안, 상기 링 발진기가 제1 주기로 양의 정수의 횟수로 발진하는 발진 횟수를 카운팅하는 카운터 어레이;
    상기 링 발진기의 상기 다중 위상 클럭들의 에지 정보들을 이용하여, 상기 제1 주기를 복수의 존으로 나누며, 상기 복수의 존 중 제1 존에 포함되는 이웃하는 복수의 위상 클럭들의 전압 정보들을 선택하여 출력하는 멀티 플렉서;
    상기 제1 존을 입력으로 수신하여, 아날로그 디지털 변환 출력을 생성하는 아날로그 디지털 컨버터;
    상기 아날로그 디지털 변환 출력과 상기 루프 필터 입력 신호를 수신받고, 상기 아날로그 디지털 변환 출력을 교정한 교정된 아날로그 디지털 변환 출력을 생성하는 교정기; 및
    상기 제1 존, 상기 발진 횟수, 및 상기 교정된 아날로그 디지털 변환 출력을 수신받아 상기 루프 필터 입력 신호를 출력하는 제1 덧셈기를 포함하되,
    상기 교정기는,
    상기 루프 필터 입력 신호를 수신하고, 상기 루프 필터 입력 신호의 시간에 따른 이상적인 디지털 코드 값과 비선형적 디지털 코드 값의 오차를 상쇄하는 복수의 오프셋 룩업 테이블을 생성하는 오프셋 룩업 테이블 생성 회로;
    상기 이상적인 디지털 코드 값이 갖는 제1 기울기와 상기 비선형적 디지털 코드 값이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력을 생성하는 기울기 보정된 아날로그 디지털 변환 출력 생성기; 및
    상기 오프셋 룩업 테이블과 상기 기울기 보정된 아날로그 디지털 변환 출력을 더하여 상기 교정된 아날로그 디지털 변환 출력을 생성하는 제2 덧셈기를 포함하는 디지털 위상 고정 루프 회로.
  9. 제 8항에 있어서,
    상기 제1 존과 상기 아날로그 디지털 변환 출력을 수신받아, 제1 존 선택 신호를 생성하는 존 판별기를 더 포함하는 디지털 위상 고정 루프 회로.
  10. 제 9항에 있어서,
    상기 존 판별기는,
    상기 제1 존에 포함된 복수의 서브 존들 중 제1 서브 존을 선택하는 제1 서브 존 선택 신호를 생성하는 디지털 위상 고정 루프 회로.
  11. 제 8항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 복수의 오프셋 룩업 테이블들 중 두 개의 오프셋 룩업 테이블들의 차를 계산하는 제3 덧셈기를 더 포함하는 디지털 위상 고정 루프 회로.
  12. 제 8항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 복수의 오프셋 룩업 테이블들 중 두 개의 오프셋 룩업 테이블들의 차를 이용하여, 상기 제1 기울기와 상기 제2 기울기의 차이를 상쇄하는 보정 계수 계산기를 더 포함하는 디지털 위상 고정 루프 회로.
  13. 제 12항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 보정 계수 계산기를 통해 계산된 상기 제1 기울기와 상기 제2 기울기의 차이를 상쇄하는 기울기 보정 계수와, 상기 아날로그 디지털 변환 출력을 곱하여 상기 기울기 보정된 아날로그 디지털 변환 출력을 출력하는 곱셈기를 더 포함하는 디지털 위상 고정 루프 회로.
  14. 제 8항에 있어서,
    상기 복수의 오프셋 룩업 테이블과 상기 기울기 보정 계수는 병렬적으로 생성되는 디지털 위상 고정 루프 회로.
  15. 디지털 위상 고정 루프 회로에 포함되며, 위상 고정 루프 입력 클럭, 피드백 클럭, 및 아날로그 디지털 변환 출력을 수신받아 루프 필터 입력 신호를 출력하는 타임-디지털 컨버터의 상기 루프 필터 입력 신호를 교정하는 교정기로서,
    상기 교정기는,
    상기 루프 필터 입력 신호를 수신하고, 상기 루프 필터 입력 신호의 시간에 따른 이상적인 디지털 코드 값과 비선형적 디지털 코드 값의 오차를 상쇄하는 복수의 오프셋 룩업 테이블을 생성하는 오프셋 룩업 테이블 생성 회로;
    상기 이상적인 디지털 코드 값이 갖는 제1 기울기와 상기 비선형적 디지털 코드 값이 갖는 제2 기울기 사이의 차이를 상쇄하는 기울기 보정된 아날로그 디지털 변환 출력을 생성하는 기울기 보정된 아날로그 디지털 변환 출력 생성기; 및
    상기 오프셋 룩업 테이블과 상기 기울기 보정된 아날로그 디지털 변환 출력을 더하여 상기 아날로그 디지털 변환 출력을 교정한 교정된 아날로그 디지털 변환 출력을 생성하는 제1 덧셈기를 포함하되,
    상기 타임-디지털 컨버터는 상기 교정된 아날로그 디지털 변환 출력을 이용하여 상기 루프 필터 입력 신호를 교정하는 교정기.
  16. 제 15항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    링 발진기를 통해 생성된 제1 주기 동안의 복수의 위상 클럭들에 대해, 상기 제1 주기를 복수의 존으로 나누며, 상기 복수의 존 중 제1 존에 포함되는 이웃하는 복수의 위상 클럭들의 전압 정보들을 입력으로 수신하여 생성된 상기 아날로그 디지털 변환 출력과, 상기 제1 존을 수신받아 생성된 제1 존 선택 신호를 바탕으로, 상기 기울기 보정 계수를 계산하는 교정기.
  17. 제 16항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 제1 기울기와 상기 제2 기울기의 차이 값을 상쇄하는 보정 계수 계산기와,
    상기 제1 기울기와 상기 제2 기울기의 차이 값을 보정하는 기울기 보정 계수와 상기 아날로그 디지털 변환 출력을 곱하여 상기 기울기 보정된 아날로그 디지털 변환 출력을 출력하는 곱셈기를 더 포함하는 교정기.
  18. 제 15항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 복수의 오프셋 룩업 테이블들 중 두 개의 오프셋 룩업 테이블들의 차를 계산하는 제2 덧셈기를 더 포함하는 교정기.
  19. 제 15항에 있어서,
    상기 기울기 보정된 아날로그 디지털 변환 출력 생성기는,
    상기 복수의 오프셋 룩업 테이블들 중 두 개의 오프셋 룩업 테이블들의 차를 이용하여, 상기 제1 기울기와 상기 제2 기울기의 차이를 상쇄하는 보정 계수 계산기를 더 포함하는 교정기.
  20. 제 15항에 있어서,
    상기 복수의 오프셋 룩업 테이블과 상기 기울기 보정 계수는 병렬적으로 생성되는 교정기.
KR1020220041546A 2021-11-25 2022-04-04 타임-디지털 컨버터 및 이를 포함하는 디지털 위상 고정 루프 회로 KR20230077603A (ko)

Priority Applications (3)

Application Number Priority Date Filing Date Title
US17/885,844 US11942956B2 (en) 2021-11-25 2022-08-11 Time-to-digital converter and digital phase-locked loop circuit comprising the same
CN202211476083.2A CN116170015A (zh) 2021-11-25 2022-11-23 时间-数字转换器和包括其的数字锁相环电路
TW111144746A TW202322568A (zh) 2021-11-25 2022-11-23 時間數位轉換器、數位鎖相迴路電路及校準器

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR20210164222 2021-11-25
KR1020210164222 2021-11-25

Publications (1)

Publication Number Publication Date
KR20230077603A true KR20230077603A (ko) 2023-06-01

Family

ID=86770685

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020220041546A KR20230077603A (ko) 2021-11-25 2022-04-04 타임-디지털 컨버터 및 이를 포함하는 디지털 위상 고정 루프 회로

Country Status (1)

Country Link
KR (1) KR20230077603A (ko)

Similar Documents

Publication Publication Date Title
US7888973B1 (en) Matrix time-to-digital conversion frequency synthesizer
USRE48275E1 (en) Digital-to-time converter
US9306586B2 (en) Methods and devices for implementing all-digital phase locked loop
US9531394B1 (en) Calibration of digital-to-time converter
CN105897258B (zh) 时数转换器和锁相环
US8558728B1 (en) Phase noise tolerant sampling
US8692599B2 (en) Interpolative divider linearity enhancement techniques
US8193963B2 (en) Method and system for time to digital conversion with calibration and correction loops
TWI492545B (zh) 具有增益校正之鎖相迴路、用於鎖相迴路之增益量測方法、校正方法及抖動量測方法
US7427940B2 (en) Time-to-digital converter with non-inverting buffers, transmission gates and non-linearity corrector, SOC including such converter and method of phase detection for use in synthesizing a clock signal
US8571161B2 (en) Electronic device for generating a fractional frequency
EP2194646B1 (en) Method of improving noise characteristics of an ADPLL and a relative ADPLL
US8736476B2 (en) Modified first-order noise-shaping dynamic-element-matching technique
US20160112053A1 (en) Fractional-N Phase-Locked Loop
US9804573B1 (en) Use of redundancy in sub-ranging time-to-digital converters to eliminate offset mismatch issues
KR100865662B1 (ko) 노이즈 형성 디지털 주파수 합성
US8963750B2 (en) Time-to-digital conversion with analog dithering
JP4648380B2 (ja) 分数周波数シンセサイザ
US9698807B1 (en) Time signal conversion using dual time-based digital-to-analog converters
WO2011161737A1 (ja) デジタル位相差検出器およびそれを備えた周波数シンセサイザ
CN114301454A (zh) 小数分频器、数控振荡器和锁相环电路
JP6794541B2 (ja) 高い精度でデジタル制御可能な発振器
KR20230077603A (ko) 타임-디지털 컨버터 및 이를 포함하는 디지털 위상 고정 루프 회로
US11942956B2 (en) Time-to-digital converter and digital phase-locked loop circuit comprising the same
JP2012109824A (ja) デジタル位相比較器およびこれを備えたデジタルｐｌｌ回路