KR20230075311A

KR20230075311A - 보호 회로를 구비한 전력 증폭기 모듈을 포함하는 전자 장치 및 방법

Info

Publication number: KR20230075311A
Application number: KR1020210161796A
Authority: KR
Inventors: 양재진; 나효석
Original assignee: 삼성전자주식회사
Priority date: 2021-11-22
Filing date: 2021-11-22
Publication date: 2023-05-31
Also published as: WO2023090604A1

Abstract

일(an) 실시예에 따른, 전자 장치(electronic device)는, 안테나와, 상기 안테나와 연결되고, 외부 전자 장치에게 전송하기 위한 송신 신호를 증폭하기 위한 PA(power amplifier) 및 보호 회로(protection circuit)를 포함하는 PAM(power amplifier module)과, 상기 PA에게 공급 전압을 제공하는 PMIC(power management integrated circuitry)와, 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 상기 보호 회로 내의 비교기를 통해, 상기 PMIC로부터 상기 PA에게 제공되는 공급 전압이, 상기 송신 신호의 송신 전력에 대응하는 타겟 전압에 도달하는 것을 식별함에 응답하여 제1 신호를 상기 보호 회로 내의 NAND 게이트에게 제공하고, 상기 NAND 게이트를 통해, 상기 제1 신호와 상기 PA에 대한 바이어스 인에이블 신호 간의 논리 연산의 결과를 지시하는 제2 신호를, 상기 보호 회로 내의 AND 게이트에게 제공하고, 상기 보호 회로 내의 피크 검출기를 통해, 상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 제3 신호를 상기 AND 게이트에게 제공하고, 상기 AND 게이트를 통해, 상기 제2 신호와 상기 제3 신호 간의 논리 연산의 결과를 지시하는 제4 신호를 상기 보호 회로 내의 스위칭 회로에게 제공하고, 상기 보호 회로 내의 상기 스위칭 회로를 통해, 상기 제4 신호에 기반하여 상기 PA에게 바이어스 전압을 인가할 것인지 여부를 식별하고, 상기 바이어스 전압이 인가된 상기 PA를 이용하여 상기 송신 신호를 상기 안테나를 통해 상기 외부 전자 장치에게 송신하도록 구성될 수 있다.

Description

보호 회로를 구비한 전력 증폭기 모듈을 포함하는 전자 장치 및 방법 {ELECTRONIC DEVICE COMPRISING POWER AMPLIFIER MODULE INCLUDING PROTECTION CIRCUIT AND METHOD THEREOF}

아래의 설명들은 보호 회로를 구비한 PAM(power amplifier module)을 포함하는 전자 장치 및 방법에 관한 것이다.

전자 장치(electronic device)는, 단일 경로(single path)를 통해 양방향 통신(bi-directional communication)을 지원하기 위한 듀플렉서(duplexer)를 포함하는 RFFE(radio frequency front end)를 포함할 수 있다. 예를 들어, 전자 장치는 PA(power amplifier), BSW(band selection switch), BPF(band pass filter), ASM(antenna switch module)를 통해, PCB 내부 배선을 거쳐 안테나를 통해 방사의 형태로 송신 신호를 출력할 수 있다.

송신 신호를 증폭하기 위한 PA(power amplifier)는, 상기 PA의 바이어스 설정(bias enable), 타겟 전압의 인가, BSW(band selection switch) 및 ASM(antenna switch module)의 정상적인 설정이 완료된 상황에서 송신 신호가 인가되어야 PA의 소손의 가능성을 줄일 수 있다.

일반적으로 상기 설정은 PA 내부의 로직 회로를 통해 컨트롤되며, 해당 로직 회로의 비정상적인 동작은 PA의 소손 및 여러 RFFE(radio frequency front end) 부품의 소손을 포함한 다양한 문제를 야기할 수 있다. 따라서, PA의 소손을 방지하기 위한 보호 회로의 필요성이 증대되고 있다.

본 문서에서 이루고자 하는 기술적 과제는 상술한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

일 실시예에 따른, 전자 장치는, 안테나와, 상기 안테나와 연결되고, 외부 전자 장치에게 전송하기 위한 송신 신호를 증폭하기 위한 DA(power amplifier)와 PA(power amplifier) 및 보호 회로(protection circuit)를 포함하는 PAM(power amplifier module)과, 상기 DA 및 상기 PA에게 공급 전압을 제공하는 PMIC(power management integrated circuitry)와, 적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는, 상기 보호 회로 내의 비교기를 통해, 상기 PMIC로부터 상기 DA 및 상기 PA에게 제공되는 공급 전압이, 상기 송신 신호의 송신 전력에 대응하는 타겟 전압에 도달하는 것을 식별함에 응답하여 제1 신호를 상기 보호 회로 내의 제1 AND 게이트에게 제공하고, 상기 제1 AND 게이트를 통해, 상기 제1 신호와 상기 송신 신호의 주파수 대역을 선택하기 위한 적어도 하나의 인에이블 신호 간의 논리 연산의 결과를 지시하는 제2 신호를, 상기 보호 회로 내의 NAND 게이트에게 제공하고, 상기 NAND 게이트를 통해, 상기 제2 신호와 상기 DA 및 상기 PA에 대한 바이어스 인에이블 신호 간의 논리 연산의 결과를 지시하는 제3 신호를, 상기 보호 회로 내의 제2 AND 게이트에게 제공하고, 상기 보호 회로 내의 피크 검출기를 통해, 상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 제4 신호를 상기 제2 AND 게이트에게 제공하고, 상기 제2 AND 게이트를 통해, 상기 제3 신호와 상기 제4 신호 간의 논리 연산의 결과를 지시하는 제5 신호를 상기 보호 회로 내의 스위칭 회로에게 제공하고, 상기 보호 회로 내의 상기 스위칭 회로를 통해, 상기 제5 신호에 기반하여 상기 DA에게 바이어스 전압을 인가할 것인지 여부를 식별하고, 상기 바이어스 전압이 인가된 상기 DA 상기 PA를 이용하여 상기 송신 신호를 상기 안테나를 통해 상기 외부 전자 장치에게 송신하도록 구성될 수 있다.

일 실시예에 따른, 보호 회로를 구비한 PAM(power amplifier module)을 포함하는 전자 장치는, 송신 신호를 증폭하기 위한 내부 로직 제어가 완료되기 이전에 신호를 증폭함으로써 발생하는 PA(power amplifier)의 소손을 방지할 수 있다.

본 개시에서 얻을 수 있는 효과는 이상에서 언급한 효과들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 개시가 속하는 기술 분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.

도 1은 다양한 실시예들에 따른, 네트워크 환경 내의 전자 장치의 블록도이다.
도 2는 다양한 실시예들에 따른, 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치의 블록도이다.
도 3은 다양한 실시예들에 따른 전자 장치의 간소화된(simplified) 블록도(block diagram)의 일 예이다.
도 4a은 다양한 실시예들에 따른, 피크 검출기의 회로도를 도시한다.
도 4b는 다양한 실시예들에 따른, 피크 검출기의 입출력 신호의 예를 도시한다.
도 5는 다양한 실시예들에 따른, PA의 소손 여부를 판단할 수 있는 논리 표(logic table)의 일 예를 도시한다.
도 6은 다양한 실시예들에 따른, 전자 장치의 간소화된 블록도의 다른 예이다.
도 7은 다양한 실시예들에 따른, PA의 소손 여부를 판단할 수 있는 논리 표(logic table)의 다른 예를 도시한다.
도 8은 다양한 실시예들에 따른 PAM(power amplifier module)의 동작 방법을 나타내는 순서도이다.
도 9는 다양한 실시예들에 따른 PAM의 동작 방법을 나타내는 순서도이다.

도 1은 다양한 실시예들에 따른, 네트워크 환경(100) 내의 전자 장치(101)의 블록도이다.

도 1을 참조하면, 네트워크 환경(100)에서 전자 장치(101)는 제1 네트워크(198)(예: 근거리 무선 통신 네트워크)를 통하여 전자 장치(102)와 통신하거나, 또는 제2 네트워크(199)(예: 원거리 무선 통신 네트워크)를 통하여 전자 장치(104) 또는 서버(108) 중 적어도 하나와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 서버(108)를 통하여 전자 장치(104)와 통신할 수 있다. 일 실시예에 따르면, 전자 장치(101)는 프로세서(120), 메모리(130), 입력 모듈(150), 음향 출력 모듈(155), 디스플레이 모듈(160), 오디오 모듈(170), 센서 모듈(176), 인터페이스(177), 연결 단자(178), 햅틱 모듈(179), 카메라 모듈(180), 전력 관리 모듈(188), 배터리(189), 통신 모듈(190), 가입자 식별 모듈(196), 또는 안테나 모듈(197)을 포함할 수 있다. 어떤 실시예에서는, 전자 장치(101)에는, 이 구성요소들 중 적어도 하나(예: 연결 단자(178))가 생략되거나, 하나 이상의 다른 구성요소가 추가될 수 있다. 어떤 실시예에서는, 이 구성요소들 중 일부들(예: 센서 모듈(176), 카메라 모듈(180), 또는 안테나 모듈(197))은 하나의 구성요소(예: 디스플레이 모듈(160))로 통합될 수 있다.

프로세서(120)는, 예를 들면, 소프트웨어(예: 프로그램(140))를 실행하여 프로세서(120)에 연결된 전자 장치(101)의 적어도 하나의 다른 구성요소(예: 하드웨어 또는 소프트웨어 구성요소)를 제어할 수 있고, 다양한 데이터 처리 또는 연산을 수행할 수 있다. 일 실시예에 따르면, 데이터 처리 또는 연산의 적어도 일부로서, 프로세서(120)는 다른 구성요소(예: 센서 모듈(176) 또는 통신 모듈(190))로부터 수신된 명령 또는 데이터를 휘발성 메모리(132)에 저장하고, 휘발성 메모리(132)에 저장된 명령 또는 데이터를 처리하고, 결과 데이터를 비휘발성 메모리(134)에 저장할 수 있다. 일 실시예에 따르면, 프로세서(120)는 메인 프로세서(121)(예: 중앙 처리 장치 또는 어플리케이션 프로세서) 또는 이와는 독립적으로 또는 함께 운영 가능한 보조 프로세서(123)(예: 그래픽 처리 장치, 신경망 처리 장치(NPU: neural processing unit), 이미지 시그널 프로세서, 센서 허브 프로세서, 또는 커뮤니케이션 프로세서)를 포함할 수 있다. 예를 들어, 전자 장치(101)가 메인 프로세서(121) 및 보조 프로세서(123)를 포함하는 경우, 보조 프로세서(123)는 메인 프로세서(121)보다 저전력을 사용하거나, 지정된 기능에 특화되도록 설정될 수 있다. 보조 프로세서(123)는 메인 프로세서(121)와 별개로, 또는 그 일부로서 구현될 수 있다.

보조 프로세서(123)는, 예를 들면, 메인 프로세서(121)가 인액티브(예: 슬립) 상태에 있는 동안 메인 프로세서(121)를 대신하여, 또는 메인 프로세서(121)가 액티브(예: 어플리케이션 실행) 상태에 있는 동안 메인 프로세서(121)와 함께, 전자 장치(101)의 구성요소들 중 적어도 하나의 구성요소(예: 디스플레이 모듈(160), 센서 모듈(176), 또는 통신 모듈(190))과 관련된 기능 또는 상태들의 적어도 일부를 제어할 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 이미지 시그널 프로세서 또는 커뮤니케이션 프로세서)는 기능적으로 관련 있는 다른 구성요소(예: 카메라 모듈(180) 또는 통신 모듈(190))의 일부로서 구현될 수 있다. 일실시예에 따르면, 보조 프로세서(123)(예: 신경망 처리 장치)는 인공지능 모델의 처리에 특화된 하드웨어 구조를 포함할 수 있다. 인공지능 모델은 기계 학습을 통해 생성될 수 있다. 이러한 학습은, 예를 들어, 인공지능 모델이 수행되는 전자 장치(101) 자체에서 수행될 수 있고, 별도의 서버(예: 서버(108))를 통해 수행될 수도 있다. 학습 알고리즘은, 예를 들어, 지도형 학습(supervised learning), 비지도형 학습(unsupervised learning), 준지도형 학습(semi-supervised learning) 또는 강화 학습(reinforcement learning)을 포함할 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은, 복수의 인공 신경망 레이어들을 포함할 수 있다. 인공 신경망은 심층 신경망(DNN: deep neural network), CNN(convolutional neural network), RNN(recurrent neural network), RBM(restricted boltzmann machine), DBN(deep belief network), BRDNN(bidirectional recurrent deep neural network), 심층 Q-네트워크(deep Q-networks) 또는 상기 중 둘 이상의 조합 중 하나일 수 있으나, 전술한 예에 한정되지 않는다. 인공지능 모델은 하드웨어 구조 이외에, 추가적으로 또는 대체적으로, 소프트웨어 구조를 포함할 수 있다.

메모리(130)는, 전자 장치(101)의 적어도 하나의 구성요소(예: 프로세서(120) 또는 센서 모듈(176))에 의해 사용되는 다양한 데이터를 저장할 수 있다. 데이터는, 예를 들어, 소프트웨어(예: 프로그램(140)) 및, 이와 관련된 명령에 대한 입력 데이터 또는 출력 데이터를 포함할 수 있다. 메모리(130)는, 휘발성 메모리(132) 또는 비휘발성 메모리(134)를 포함할 수 있다.

프로그램(140)은 메모리(130)에 소프트웨어로서 저장될 수 있으며, 예를 들면, 운영 체제(142), 미들웨어(144) 또는 어플리케이션(146)을 포함할 수 있다.

입력 모듈(150)은, 전자 장치(101)의 구성요소(예: 프로세서(120))에 사용될 명령 또는 데이터를 전자 장치(101)의 외부(예: 사용자)로부터 수신할 수 있다. 입력 모듈(150)은, 예를 들면, 마이크, 마우스, 키보드, 키(예: 버튼), 또는 디지털 펜(예: 스타일러스 펜)을 포함할 수 있다.

음향 출력 모듈(155)은 음향 신호를 전자 장치(101)의 외부로 출력할 수 있다. 음향 출력 모듈(155)은, 예를 들면, 스피커 또는 리시버를 포함할 수 있다. 스피커는 멀티미디어 재생 또는 녹음 재생과 같이 일반적인 용도로 사용될 수 있다. 리시버는 착신 전화를 수신하기 위해 사용될 수 있다. 일실시예에 따르면, 리시버는 스피커와 별개로, 또는 그 일부로서 구현될 수 있다.

디스플레이 모듈(160)은 전자 장치(101)의 외부(예: 사용자)로 정보를 시각적으로 제공할 수 있다. 디스플레이 모듈(160)은, 예를 들면, 디스플레이, 홀로그램 장치, 또는 프로젝터 및 해당 장치를 제어하기 위한 제어 회로를 포함할 수 있다. 일실시예에 따르면, 디스플레이 모듈(160)은 터치를 감지하도록 설정된 터치 센서, 또는 상기 터치에 의해 발생되는 힘의 세기를 측정하도록 설정된 압력 센서를 포함할 수 있다.

오디오 모듈(170)은 소리를 전기 신호로 변환시키거나, 반대로 전기 신호를 소리로 변환시킬 수 있다. 일실시예에 따르면, 오디오 모듈(170)은, 입력 모듈(150)을 통해 소리를 획득하거나, 음향 출력 모듈(155), 또는 전자 장치(101)와 직접 또는 무선으로 연결된 외부 전자 장치(예: 전자 장치(102))(예: 스피커 또는 헤드폰)를 통해 소리를 출력할 수 있다.

센서 모듈(176)은 전자 장치(101)의 작동 상태(예: 전력 또는 온도), 또는 외부의 환경 상태(예: 사용자 상태)를 감지하고, 감지된 상태에 대응하는 전기 신호 또는 데이터 값을 생성할 수 있다. 일실시예에 따르면, 센서 모듈(176)은, 예를 들면, 제스처 센서, 자이로 센서, 기압 센서, 마그네틱 센서, 가속도 센서, 그립 센서, 근접 센서, 컬러 센서, IR(infrared) 센서, 생체 센서, 온도 센서, 습도 센서, 또는 조도 센서를 포함할 수 있다.

인터페이스(177)는 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 직접 또는 무선으로 연결되기 위해 사용될 수 있는 하나 이상의 지정된 프로토콜들을 지원할 수 있다. 일실시예에 따르면, 인터페이스(177)는, 예를 들면, HDMI(high definition multimedia interface), USB(universal serial bus) 인터페이스, SD카드 인터페이스, 또는 오디오 인터페이스를 포함할 수 있다.

연결 단자(178)는, 그를 통해서 전자 장치(101)가 외부 전자 장치(예: 전자 장치(102))와 물리적으로 연결될 수 있는 커넥터를 포함할 수 있다. 일실시예에 따르면, 연결 단자(178)는, 예를 들면, HDMI 커넥터, USB 커넥터, SD 카드 커넥터, 또는 오디오 커넥터(예: 헤드폰 커넥터)를 포함할 수 있다.

햅틱 모듈(179)은 전기적 신호를 사용자가 촉각 또는 운동 감각을 통해서 인지할 수 있는 기계적인 자극(예: 진동 또는 움직임) 또는 전기적인 자극으로 변환할 수 있다. 일실시예에 따르면, 햅틱 모듈(179)은, 예를 들면, 모터, 압전 소자, 또는 전기 자극 장치를 포함할 수 있다.

카메라 모듈(180)은 정지 영상 및 동영상을 촬영할 수 있다. 일실시예에 따르면, 카메라 모듈(180)은 하나 이상의 렌즈들, 이미지 센서들, 이미지 시그널 프로세서들, 또는 플래시들을 포함할 수 있다.

전력 관리 모듈(188)은 전자 장치(101)에 공급되는 전력을 관리할 수 있다. 일실시예에 따르면, 전력 관리 모듈(188)은, 예를 들면, PMIC(power management integrated circuit)의 적어도 일부로서 구현될 수 있다.

배터리(189)는 전자 장치(101)의 적어도 하나의 구성요소에 전력을 공급할 수 있다. 일실시예에 따르면, 배터리(189)는, 예를 들면, 재충전 불가능한 1차 전지, 재충전 가능한 2차 전지 또는 연료 전지를 포함할 수 있다.

통신 모듈(190)은 전자 장치(101)와 외부 전자 장치(예: 전자 장치(102), 전자 장치(104), 또는 서버(108)) 간의 직접(예: 유선) 통신 채널 또는 무선 통신 채널의 수립, 및 수립된 통신 채널을 통한 통신 수행을 지원할 수 있다. 통신 모듈(190)은 프로세서(120)(예: 어플리케이션 프로세서)와 독립적으로 운영되고, 직접(예: 유선) 통신 또는 무선 통신을 지원하는 하나 이상의 커뮤니케이션 프로세서를 포함할 수 있다. 일실시예에 따르면, 통신 모듈(190)은 무선 통신 모듈(192)(예: 셀룰러 통신 모듈, 근거리 무선 통신 모듈, 또는 GNSS(global navigation satellite system) 통신 모듈) 또는 유선 통신 모듈(194)(예: LAN(local area network) 통신 모듈, 또는 전력선 통신 모듈)을 포함할 수 있다. 이들 통신 모듈 중 해당하는 통신 모듈은 제1 네트워크(198)(예: 블루투스, WiFi(wireless fidelity) direct 또는 IrDA(infrared data association)와 같은 근거리 통신 네트워크) 또는 제2 네트워크(199)(예: 레거시 셀룰러 네트워크, 5G 네트워크, 차세대 통신 네트워크, 인터넷, 또는 컴퓨터 네트워크(예: LAN 또는 WAN)와 같은 원거리 통신 네트워크)를 통하여 외부의 전자 장치(104)와 통신할 수 있다. 이런 여러 종류의 통신 모듈들은 하나의 구성요소(예: 단일 칩)로 통합되거나, 또는 서로 별도의 복수의 구성요소들(예: 복수 칩들)로 구현될 수 있다. 무선 통신 모듈(192)은 가입자 식별 모듈(196)에 저장된 가입자 정보(예: 국제 모바일 가입자 식별자(IMSI))를 이용하여 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크 내에서 전자 장치(101)를 확인 또는 인증할 수 있다.

무선 통신 모듈(192)은 4G 네트워크 이후의 5G 네트워크 및 차세대 통신 기술, 예를 들어, NR 접속 기술(new radio access technology)을 지원할 수 있다. NR 접속 기술은 고용량 데이터의 고속 전송(eMBB(enhanced mobile broadband)), 단말 전력 최소화와 다수 단말의 접속(mMTC(massive machine type communications)), 또는 고신뢰도와 저지연(URLLC(ultra-reliable and low-latency communications))을 지원할 수 있다. 무선 통신 모듈(192)은, 예를 들어, 높은 데이터 전송률 달성을 위해, 고주파 대역(예: mmWave 대역)을 지원할 수 있다. 무선 통신 모듈(192)은 고주파 대역에서의 성능 확보를 위한 다양한 기술들, 예를 들어, 빔포밍(beamforming), 거대 배열 다중 입출력(massive MIMO(multiple-input and multiple-output)), 전차원 다중입출력(FD-MIMO(full dimensional MIMO)), 어레이 안테나(array antenna), 아날로그 빔형성(analog beam-forming), 또는 대규모 안테나(large scale antenna)와 같은 기술들을 지원할 수 있다. 무선 통신 모듈(192)은 전자 장치(101), 외부 전자 장치(예: 전자 장치(104)) 또는 네트워크 시스템(예: 제2 네트워크(199))에 규정되는 다양한 요구사항을 지원할 수 있다. 일실시예에 따르면, 무선 통신 모듈(192)은 eMBB 실현을 위한 Peak data rate(예: 20Gbps 이상), mMTC 실현을 위한 손실 Coverage(예: 164dB 이하), 또는 URLLC 실현을 위한 U-plane latency(예: 다운링크(DL) 및 업링크(UL) 각각 0.5ms 이하, 또는 라운드 트립 1ms 이하)를 지원할 수 있다.

안테나 모듈(197)은 신호 또는 전력을 외부(예: 외부의 전자 장치)로 송신하거나 외부로부터 수신할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 서브스트레이트(예: PCB) 위에 형성된 도전체 또는 도전성 패턴으로 이루어진 방사체를 포함하는 안테나를 포함할 수 있다. 일실시예에 따르면, 안테나 모듈(197)은 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다. 이런 경우, 제1 네트워크(198) 또는 제2 네트워크(199)와 같은 통신 네트워크에서 사용되는 통신 방식에 적합한 적어도 하나의 안테나가, 예를 들면, 통신 모듈(190)에 의하여 상기 복수의 안테나들로부터 선택될 수 있다. 신호 또는 전력은 상기 선택된 적어도 하나의 안테나를 통하여 통신 모듈(190)과 외부의 전자 장치 간에 송신되거나 수신될 수 있다. 어떤 실시예에 따르면, 방사체 이외에 다른 부품(예: RFIC(radio frequency integrated circuit))이 추가로 안테나 모듈(197)의 일부로 형성될 수 있다.

다양한 실시예에 따르면, 안테나 모듈(197)은 mmWave 안테나 모듈을 형성할 수 있다. 일실시예에 따르면, mmWave 안테나 모듈은 인쇄 회로 기판, 상기 인쇄 회로 기판의 제1 면(예: 아래 면)에 또는 그에 인접하여 배치되고 지정된 고주파 대역(예: mmWave 대역)을 지원할 수 있는 RFIC, 및 상기 인쇄 회로 기판의 제2 면(예: 윗 면 또는 측 면)에 또는 그에 인접하여 배치되고 상기 지정된 고주파 대역의 신호를 송신 또는 수신할 수 있는 복수의 안테나들(예: 어레이 안테나)을 포함할 수 있다.

상기 구성요소들 중 적어도 일부는 주변 기기들간 통신 방식(예: 버스, GPIO(general purpose input and output), SPI(serial peripheral interface), 또는 MIPI(mobile industry processor interface))을 통해 서로 연결되고 신호(예: 명령 또는 데이터)를 상호간에 교환할 수 있다.

일실시예에 따르면, 명령 또는 데이터는 제2 네트워크(199)에 연결된 서버(108)를 통해서 전자 장치(101)와 외부의 전자 장치(104)간에 송신 또는 수신될 수 있다. 외부의 전자 장치(102, 또는 104) 각각은 전자 장치(101)와 동일한 또는 다른 종류의 장치일 수 있다. 일실시예에 따르면, 전자 장치(101)에서 실행되는 동작들의 전부 또는 일부는 외부의 전자 장치들(102, 104, 또는 108) 중 하나 이상의 외부의 전자 장치들에서 실행될 수 있다. 예를 들면, 전자 장치(101)가 어떤 기능이나 서비스를 자동으로, 또는 사용자 또는 다른 장치로부터의 요청에 반응하여 수행해야 할 경우에, 전자 장치(101)는 기능 또는 서비스를 자체적으로 실행시키는 대신에 또는 추가적으로, 하나 이상의 외부의 전자 장치들에게 그 기능 또는 그 서비스의 적어도 일부를 수행하라고 요청할 수 있다. 상기 요청을 수신한 하나 이상의 외부의 전자 장치들은 요청된 기능 또는 서비스의 적어도 일부, 또는 상기 요청과 관련된 추가 기능 또는 서비스를 실행하고, 그 실행의 결과를 전자 장치(101)로 전달할 수 있다. 전자 장치(101)는 상기 결과를, 그대로 또는 추가적으로 처리하여, 상기 요청에 대한 응답의 적어도 일부로서 제공할 수 있다. 이를 위하여, 예를 들면, 클라우드 컴퓨팅, 분산 컴퓨팅, 모바일 에지 컴퓨팅(MEC: mobile edge computing), 또는 클라이언트-서버 컴퓨팅 기술이 이용될 수 있다. 전자 장치(101)는, 예를 들어, 분산 컴퓨팅 또는 모바일 에지 컴퓨팅을 이용하여 초저지연 서비스를 제공할 수 있다. 다른 실시예에 있어서, 외부의 전자 장치(104)는 IoT(internet of things) 기기를 포함할 수 있다. 서버(108)는 기계 학습 및/또는 신경망을 이용한 지능형 서버일 수 있다. 일실시예에 따르면, 외부의 전자 장치(104) 또는 서버(108)는 제2 네트워크(199) 내에 포함될 수 있다. 전자 장치(101)는 5G 통신 기술 및 IoT 관련 기술을 기반으로 지능형 서비스(예: 스마트 홈, 스마트 시티, 스마트 카, 또는 헬스 케어)에 적용될 수 있다.

도 2는 다양한 실시예들에 따른, 레거시 네트워크 통신 및 5G 네트워크 통신을 지원하기 위한 전자 장치(101)의 블록도(200)이다.

도 2를 참조하면, 전자 장치(101)는 제1 커뮤니케이션 프로세서(212), 제2 커뮤니케이션 프로세서(214), 제1 RFIC(radio frequency integrated circuit, 222), 제2 RFIC(224), 제3 RFIC(226), ` RFIC(228), 제1 RFFE(radio frequency front end, 232), 제2 RFFE(234), 제1 안테나 모듈(242), 제2 안테나 모듈(244), 및 안테나(248)를 포함할 수 있다. 전자 장치(101)는 프로세서(120) 및 메모리(130)를 더 포함할 수 있다. 제2 네트워크(199)는 제1 셀룰러 네트워크(292)와 제2 셀룰러 네트워크(294)를 포함할 수 있다. 다른 실시예에 따르면, 전자 장치(101)는 도 1에 기재된 부품들 중 적어도 하나의 부품을 더 포함할 수 있고, 제2 네트워크(199)는 적어도 하나의 다른 네트워크를 더 포함할 수 있다. 일실시예에 따르면, 제1 커뮤니케이션 프로세서(212), 제2 커뮤니케이션 프로세서(214), 제1 RFIC(222), 제2 RFIC(224), 제4 RFIC(228), 제1 RFFE(232), 및 제2 RFFE(234)는 무선 통신 모듈(192)의 적어도 일부를 형성할 수 있다. 다른 실시예에 따르면, 제4 RFIC(228)는 생략되거나, 제3 RFIC(226)의 일부로서 포함될 수 있다.

제1 커뮤니케이션 프로세서(212)는 제1 셀룰러 네트워크(292)와의 무선 통신에 사용될 대역의 통신 채널의 수립, 및 수립된 통신 채널을 통한 레거시 네트워크 통신을 지원할 수 있다. 다양한 실시예들에 따르면, 제1 셀룰러 네트워크(292)는 2세대(2G), 3세대(3G), 4세대(4G), 및/또는 long term evolution(LTE) 네트워크를 포함하는 레거시 네트워크일 수 있다. 제2 커뮤니케이션 프로세서(214)는 제2 셀룰러 네트워크(294)와의 무선 통신에 사용될 대역 중 지정된 대역(예: 약 6GHz ~ 약 60GHz)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 다양한 실시예들에 따르면, 제2 셀룰러 네트워크(294)는 3GPP에서 정의하는 5G 네트워크일 수 있다. 추가적으로, 일실시예에 따르면, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)는 제2 셀룰러 네트워크(294)와의 무선 통신에 사용될 대역 중 다른 지정된 대역(예: 약 6GHz 이하)에 대응하는 통신 채널의 수립, 및 수립된 통신 채널을 통한 5G 네크워크 통신을 지원할 수 있다. 일실시예에 따르면, 제1 커뮤니케이션 프로세서(212)와 제2 커뮤니케이션 프로세서(214)는 단일(single) 칩 또는 단일 패키지 내에 구현될 수 있다. 다양한 실시예들에 따르면, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)는 프로세서(120), 도 1의 보조 프로세서(123), 또는 통신 모듈(190)과 단일 칩 또는 단일 패키지 내에 형성될 수 있다.

제1 RFIC(222)는, 송신 시에, 제1 커뮤니케이션 프로세서(212)에 의해 생성된 기저대역(baseband) 신호를 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)에 사용되는 약 700MHz 내지 약 3GHz의 라디오 주파수(radio frequency, RF) 신호로 변환할 수 있다. 수신 시에는, RF 신호가 안테나(예: 제1 안테나 모듈(242))를 통해 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)로부터 획득되고, RFFE(예: 제1 RFFE(232))를 통해 전처리(preprocess)될 수 있다. 제1 RFIC(222)는 전처리된 RF 신호를 제1 커뮤니케이션 프로세서(212)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다.

제2 RFIC(224)는, 송신 시에, 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제2 셀룰러 네트워크(294)(예: 5G 네트워크)에 사용되는 Sub6 대역(예: 약 6GHz 이하)의 RF 신호(이하, 5G Sub6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Sub6 RF 신호가 안테나(예: 제2 안테나 모듈(244))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 획득되고, RFFE(예: 제2 RFFE(234))를 통해 전처리될 수 있다. 제2 RFIC(224)는 전처리된 5G Sub6 RF 신호를 제1 커뮤니케이션 프로세서(212) 또는 제2 커뮤니케이션 프로세서(214) 중 대응하는 커뮤니케이션 프로세서에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다.

제3 RFIC(226)는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 제2 셀룰러 네트워크(294)(예: 5G 네트워크)에서 사용될 5G Above6 대역(예: 약 6GHz ~ 약 60GHz)의 RF 신호(이하, 5G Above6 RF 신호)로 변환할 수 있다. 수신 시에는, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 획득되고 제3 RFFE(236)를 통해 전처리될 수 있다. 예를 들어, 제3 RFFE(236)는 위상 변환기(238)를 이용하여 신호의 전처리를 수행할 수 있다. 제3 RFIC(226)는 전처리된 5G Above 6 RF 신호를 제2 커뮤니케이션 프로세서(214)에 의해 처리될 수 있도록 기저대역 신호로 변환할 수 있다. 일실시예에 따르면, 제3 RFFE(236)는 제3 RFIC(226)의 일부로서 형성될 수 있다.

전자 장치(101)는, 일실시예에 따르면, 제3 RFIC(226)와 별개로 또는 적어도 그 일부로서, 제4 RFIC(228)를 포함할 수 있다. 이런 경우, 제4 RFIC(228)는 제2 커뮤니케이션 프로세서(214)에 의해 생성된 기저대역 신호를 중간(intermediate) 주파수 대역(예: 약 9GHz ~ 약 11GHz)의 RF 신호(이하, IF (intermediate frequency) 신호)로 변환한 뒤, 상기 IF 신호를 제3 RFIC(226)로 전달할 수 있다. 제3 RFIC(226)는 IF 신호를 5G Above6 RF 신호로 변환할 수 있다. 수신 시에, 5G Above6 RF 신호가 안테나(예: 안테나(248))를 통해 제2 셀룰러 네트워크(294)(예: 5G 네트워크)로부터 수신되고 제3 RFIC(226)에 의해 IF 신호로 변환될 수 있다. 제4 RFIC(228)는 IF 신호를 제2 커뮤니케이션 프로세서(214)가 처리할 수 있도록 기저대역 신호로 변환할 수 있다.

일시예에 따르면, 제1 RFIC(222)와 제2 RFIC(224)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일실시예에 따르면, 제1 RFFE(232)와 제2 RFFE(234)는 단일 칩 또는 단일 패키지의 적어도 일부로 구현될 수 있다. 일시예에 따르면, 제1 안테나 모듈(242) 또는 제2 안테나 모듈(244)중 적어도 하나의 안테나 모듈은 생략되거나 다른 안테나 모듈과 결합되어 대응하는 복수의 대역들의 RF 신호들을 처리할 수 있다.

일실시예에 따르면, 제3 RFIC(226)와 안테나(248)는 동일한 서브스트레이트에 배치되어 제3 안테나 모듈(246)을 형성할 수 있다. 예를 들어, 무선 통신 모듈(192) 또는 프로세서(120)가 제1 서브스트레이트(예: main PCB)에 배치될 수 있다. 이런 경우, 제1 서브스트레이트와 별도의 제2 서브스트레이트(예: sub PCB)의 일부 영역(예: 하면)에 제3 RFIC(226)가, 다른 일부 영역(예: 상면)에 안테나(248)가 배치되어, 제3 안테나 모듈(246)이 형성될 수 있다. 일실시예에 따르면, 안테나(248)는, 예를 들면, 빔포밍에 사용될 수 있는 안테나 어레이를 포함할 수 있다. 제3 RFIC(226)와 안테나(248)를 동일한 서브스트레이트에 배치함으로써 그 사이의 전송 선로의 길이를 줄이는 것이 가능하다. 이는, 예를 들면, 5G 네트워크 통신에 사용되는 고주파 대역(예: 약 6GHz ~ 약 60GHz)의 신호가 전송 선로에 의해 손실(예: 감쇄)되는 것을 줄일 수 있다. 이로 인해, 전자 장치(101)는 제2 셀룰러 네트워크(294)(예: 5G 네트워크)와의 통신의 품질 또는 속도를 향상시킬 수 있다.

제2 셀룰러 네트워크(294)(예: 5G 네트워크)는 제1 셀룰러 네트워크(292)(예: 레거시 네트워크)와 독립적으로 운영되거나(예: Stand-Alone (SA)), 연결되어 운영될 수 있다(예: Non-Stand Alone (NSA)). 예를 들면, 5G 네트워크에는 액세스 네트워크(예: 5G radio access network(RAN) 또는 next generation RAN(NG RAN))만 있고, 코어 네트워크(예: next generation core(NGC))는 없을 수 있다. 이런 경우, 전자 장치(101)는 5G 네트워크의 액세스 네트워크에 액세스한 후, 레거시 네트워크의 코어 네트워크(예: evolved packed core(EPC))의 제어 하에 외부 네트워크(예: 인터넷)에 액세스할 수 있다. 레거시 네트워크와 통신을 위한 프로토콜 정보(예: LTE 프로토콜 정보) 또는 5G 네트워크와 통신을 위한 프로토콜 정보(예: New Radio(NR) 프로토콜 정보)는 메모리(230)에 저장되어, 다른 부품(예: 프로세서(120), 제1 커뮤니케이션 프로세서(212), 또는 제2 커뮤니케이션 프로세서(214))에 의해 액세스될 수 있다.

도 3은 다양한 실시예들에 따른 전자 장치(101)의 간소화된(simplified) 블록도(block diagram)이다. 이러한 블록도는, 도 1 내에 도시된 전자 장치(101)의 기능적 구성들을 지시할(indicate)할 수 있다.

도 4a는 다양한 실시예들에 따른 피크 검출기(364)의 회로도를 도시한다.

도 4b는 다양한 실시예들에 따른 피크 검출기(364)의 입력 신호 및 피크 검출기(364)의 출력 신호를 도시한다.

도 3을 참조하면, 전자 장치(101)는, 적어도 하나의 프로세서(310), RFIC((radio frequency integrated circuit)(320), PMIC(power management integrated circuitry)(330), PAM(power amplifier module)(340), 및 안테나(350)를 포함할 수 있다.

일 실시 예에 따른 전자 장치(101) 내의 프로세서(310)는, 도 1 내에서 도시된 메인 프로세서(121) 또는 상기 커뮤니케이션 프로세서(communication processor)인 보조 프로세서(123) 중 적어도 하나를 포함할 수 있다.

일 실시 예에 따른 전자 장치(101) 내의 RFIC(320)는, 프로세서(310)(예를 들어, 커뮤니케이션 프로세서)에 의해 생성된 기저대역 신호를 중간(intermediate) 주파수 대역(예: 약 9GHz 내지 약 11GHz)의 RF 신호(이하, IF(intermediate frequency) 신호)로 변환하고, 상기 IF 신호를 상향 변환(up conversion)하여 RF 신호를 생성할 수 있다. RFIC(320)는 PAM(340)에게 상기 RF 신호를 제공함으로써, PAM(340)에 의해 상기 RF 신호를 송신 전력에 정합하도록 송신 신호로 증폭할 수 있다.

일 실시 예에 따라, PMIC(330)는 배터리(미도시)로부터 제공되는 전압을 변환하여 제공할 수 있다. 예를 들어, PMIC(330)는 PA(380)가 증폭하는데 요구되는 바이어스 전압을 PAM(340)에게 제공할 수 있다. 다른 예를 들어, PMIC(330)는 PA(380)의 컬렉터(collector) 단을 통해 전력을 공급할 수 있다.

일 실시예에 따라, PAM(340)은 컨트롤러(355), 보호 회로(360), LDO(low drop out)(345), 스위칭 회로(370), 매칭 네트워크 회로(375), PA(power amplifier)(380), 듀플렉서(385), LNA(low noise amplifier)(390)를 포함할 수 있다. 다양한 실시예들에 따라, LNA(390)를 포함하는 PAM(340)은, LPAM으로 지칭될 수도 있다.

PAM(340) 내의 컨트롤러(355)는, PA(380)를 위한 바이어스 인에이블 신호를 제어할 수 있다. 예를 들어, 컨트롤러(355)는 "로직 하이"의 바이어스 인에이블 신호를 생성함으로써 스위칭 회로(370)에 연결되는 바이어스 전압을 제공하는 노드를 활성화할 수 있다.

PAM(340) 내의 컨트롤러(355)는, 타겟 전압(V_ref)의 전압 값을 가변하도록 제어할 수 있다. 예를 들어, PAM(340) 내의 컨트롤러(355)는, 프로세서(310)로부터 타겟 전압(V_ref)의 전압 값을 지시하는 제어 신호를 수신할 수 있다. 컨트롤러(355)는, 프로세서(310)로부터 수신된 상기 제어 신호에 기반하여 LDO(345)에게 타겟 전압(V_ref)의 전압 값을 지시하는 제어 신호를 전달할 수 있다.

LDO(345)는 컨트롤러(355)로부터 수신된 제어 신호에 기반하여 타겟 전압(V_ref)을 생성하여 보호 회로(360)에게 제공할 수 있다. 예를 들어, LDO(345)는 전원 전압(VDD)에 대한 전압 강하에 기반하여 상기 제어 신호에 의해 지시되는 값에 대응하는 타겟 전압(V_ref)을 생성할 수 있다.

일 실시예에 따라, 보호 회로(360)는 비교기(361), NAND 게이트(362), AND 게이트(363), 피크 검출기(364)를 포함할 수 있다.

비교기(361)는 PMIC(330)로부터 PA(380)에게 제공되는 공급 전압과, 상기 타겟 전압(V_ref)을 비교할 수 있다. 비교기(361)는 연산 증폭기(operational amplifier)로 구현될 수 있다. 비교기(361)의 일 단(end)은 LDO(345)로부터 생성된 상기 타겟 전압(V_ref)을 수신할 수 있다. 비교기(361)의 타 단은 PMIC(330)로부터 PA(380)에게 제공되는 공급 전압을 센싱한 센싱 전압을 수신할 수 있다. 비교기(361)는 상기 공급 전압이 상기 타겟 전압(V_ref)에 도달하였는지 식별할 수 있다. 예를 들어, PMIC(330)로부터 PA(380)에게 제공되는 공급 전압이 상기 타겟 전압(V_ref)보다 낮은 경우, 비교기(361)는 "로직 로우" 또는 0의 제1 신호를 생성할 수 있다. 상기 제1 신호는, 비교기(361)에서 출력되어 NAND 게이트(362)에게 제공될 수 있다.

NAND 게이트(362)는 상기 제1 신호와 바이어스 인에이블 신호 간에 논리 연산을 수행할 수 있다. 예를 들어, NAND 게이트(362)는 일 단(end)을 통해 상기 제1 신호를 수신할 수 있고, 타 단을 통해 상기 바이어스 인에이블 신호를 수신할 수 있다. 상기 논리 연산은, 부정 논리곱 연산일 수 있다. 상기 바이어스 인에이블 신호는, 컨트롤러(355)에 의해 생성되는 제어 신호에 상응할 수 있다. "로직 하이" 또는 1의 바이어스 인에이블 신호는, 스위칭 회로(370)에 연결된 노드로 바이어스 전압이 제공되는 것을 지시할 수 있다. NAND 게이트(362)는 상기 논리 연산의 결과를 지시하는 제2 신호를 생성하여 AND 게이트(363)에게 제공할 수 있다.

피크 검출기(364)는 RFIC(320)로부터 송신 신호가 입력되는 것을 검출할 수 있다. 예를 들어, RFIC(320)는 RF 신호를 생성하고, 상기 생성된 RF 신호를 PAM(340)으로 제공할 수 있다. 상기 RF 신호는 송신 전력만큼 증폭되기 위하여 PA(380)에게 입력될 수 있다. 예를 들어, 상기 RF 신호는, PA(380)의 베이스 노드로 입력될 수 있다. 피크 검출기(364)는 상기 RF 신호를 센싱하여 상기 RF 신호 중 피크 값을 검출하고, 상기 피크 값을 출력할 수 있다. 피크 검출기(364)는 상기 피크 값을 지시하는 제3 신호를 생성하여 AND 게이트(363)에게 제공할 수 있다.

도 4a를 함께 참조하면, 피크 검출기(364)는 제1 연산 증폭기(410), 제2 연산 증폭기(470), 제1 다이오드(420), 제2 다이오드(430), 제1 저항(440), 제2 저항(450) 및 커패시터(460)를 포함할 수 있다. 도 4b를 참조하면, 피크 검출기(364)의 입력 신호(401) 및 출력 신호(402)에 대한 그래프가 도시된다.

일 실시예에 따라, 입력 신호(401)가 증가하는 경우, 제1 다이오드(420)는 역방향 바이어스되고 제2 다이오드(430)는 순방향 바이어스될 수 있다. 따라서, 제1 저항(440) 상으로 흐르는 전류는 존재하지 않으며, 출력 전압은 입력 전압을 팔로우(follow)할 수 있다. 제2 연산 증폭기(470)에 기반하여, 출력 전압은 커패시터(460)의 전압을 팔로우할 수 있다. 커패시터(460)는 제2 다이오드(430)를 통해 유입되는 제1 연산 증폭기(410)의 출력 전류에 의해 상기 출력 전압으로 충전될 수 있다. 피크 검출기(364)는 입력 신호(401)의 증가를 팔로우 함으로써 피크 값을 검출할 수 있다.

일 실시예에 따라, 입력 신호(402)가 감소하는 경우, 제2 다이오드(430)는 제1 연산 증폭기(410)의 출력이 커패시터(460)에 저장된 이전 피크 전압과 동일한 제2 다이오드(430)의 음극 전압보다 낮아지기 때문에, 입력 전압이 감소할 때 제2 다이오드(430)는 역방향 바이어스될 수 있다. 제2 다이오드(430)가 역방향 바이어스될 수 있다. 제1 다이오드(420)는 순방향 바이어스되고, 홀드 상태는 입력 전압이 출력 전압과 동일한 커패시터 전압에 도달할 때까지 유지(예: 출력 신호(402)의 고정 값)될 수 있다.

AND 게이트(363)는 피크 검출기(364)로부터 수신한 상기 제3 신호와 NAND 게이트(362)로부터 수신한 상기 제2 신호 간에 논리 연산을 수행할 수 있다. 예를 들어, 상기 AND 게이트(363)는 일 단을 통해 상기 제3 신호를 수신하고, 타 단을 통해 상기 제2 신호를 각각 수신할 수 있다. 상기 논리 연산은, 논리곱 연산에 상응할 수 있다. AND 게이트(363)는 상기 제2 신호와 상기 제3 신호의 논리곱 연산의 결과를 지시하는 제4 신호를 스위칭 회로(370)에게 제공할 수 있다.

스위칭 회로(370)는 상기 제4 신호에 기반하여 바이어스 전압을 PA(380)에게 인가하는 것을 식별할 수 있다. 스위칭 회로(370)는 PMOS 트랜지스터(371) 및 NMOS 트랜지스터(372)를 포함할 수 있다. 상기 제4 신호는, PMOS 트랜지스터(371)의 게이트 단 및 NMOS 트랜지스터(372)의 게이트 단으로 각각 입력될 수 있다.

스위칭 회로(370) 내의 PMOS 트랜지스터(371) 및 NMOS 트랜지스터(372)는 서로 상보적으로(complementary) 동작할 수 있다. 예를 들어, PMOS 트랜지스터(371) 및 NMOS 트랜지스터(372)는 각각 "로직 하이" 또는 1의 상기 제4 신호를 수신할 수 있다. 상기 제4 신호가 "로직 하이"인 경우, PMOS 트랜지스터(371)는 턴-오프될 수 있다. PMOS 트랜지스터(371)가 턴-오프되는 경우, 상기 바이어스 전압을 제공하는 노드와 상기 PA(380)의 베이스 노드 간에 연결은 개방(open)될 수 있다. 상기 제4 신호가 "로직 하이"인 경우, NMOS 트랜지스터(372)는 턴-온될 수 있다. NMOS 트랜지스터(372)가 턴-온되는 경우, 상기 접지 노드와 상기 PA(380)의 베이스 노드 간에 연결은 단락(short)될 수 있고, 상기 PA(380)는 상기 RF 신호를 증폭하지 않을 수 있다.

다른 예를 들어, PMOS 트랜지스터(371) 및 NMOS 트랜지스터(372)는 각각 "로직 로우" 또는 0의 상기 제4 신호를 수신할 수 있다. 상기 제4 신호가 "로직 로우"인 경우, PMOS 트랜지스터(371)는 턴-온되어 단락될 수 있고, NMOS 트랜지스터(372)는 턴-오프되어 개방될 수 있다. 상기 제4 신호가 "로직 로우"인 경우, PA(380)의 베이스 노드는 PMOS 트랜지스터(371)를 통해 바이어스 전압을 제공하는 노드에 연결될 수 있다. PA(380)는 바이어스 전압에 기반하여, 상기 RF 신호를 증폭할 수 있다.

매칭 네트워크 회로(375)는 적어도 하나의 가변 인덕터(미도시) 및 적어도 하나의 가변 커패시터(미도시)를 포함할 수 있다. 매칭 네트워크 회로(375)는 PA(380)에서 바라보는 출력 임피던스와 듀플렉서(385)에서 바라보는 입력 임피던스 간에 임피던스 매칭을 수행하여 최대 전력이 전달될 수 있도록 상기 적어도 하나의 가변 인덕터(미도시)의 인덕턴스 및 상기 적어도 하나의 가변 커패시터(미도시)의 커패시턴스를 각각 제어할 수 있다.

듀플렉서(385)는 안테나(350)의 송수신 모드를 제어할 수 있다. 예를 들어, 듀플렉서(385)는 안테나(350)를 통해 외부로부터 수신된 수신 신호를 LNA(390)에게 제공하거나, 또는 PA(380)와 매칭 네트워크 회로(375)를 통해(via) 수신된 송신 신호를 안테나(350)에게 제공하도록 제어할 수 있다. LNA(390)는 안테나(350)를 통해 수신한 신호를 증폭하여 RFIC(320)에게 제공할 수 있다.

도 5는 다양한 실시예들에 따른, PA(380)의 소손 여부를 판단할 수 있는 논리 표(logic table)의 일 예를 도시한다.

도 5를 참조하면, 비교기(361)의 출력은 "로직 하이" 또는 "로직 로우"일 수 있다. 도 3을 함께 참조하면, 비교기(361)의 상기 출력은, 상기 제1 신호에 상응할 수 있다. 예를 들어, PMIC(330)로부터 PA(380)에게 공급되는 공급 전압이 타겟 전압(V_ref)보다 작은 경우, 상기 제1 신호는 "로직 로우" 또는 0일 수 있다. 다른 예를 들어, PMIC(330)로부터 PA(380)에게 공급되는 공급 전압이 타겟 전압(V_ref)을 초과하는 경우, 상기 제1 신호는 "로직 하이" 또는 1일 수 있다.

일 실시예에 따라, 상기 제1 신호(예: 도 5의 비교기 출력)가 "로직 로우"에 상응하는 경우, NAND 게이트(362)의 출력은, 항상 "로직 하이"일 수 있다. 도 3을 함께 참조하면, NAND 게이트(362)의 상기 출력은, 상기 제2 신호에 상응할 수 있다. "로직 로우"의 상기 제1 신호에 기반하여, NAND 게이트(362)는 바이어스 인에이블 신호(PA Bias Enable)의 값에 무관하게(independently), 항상 "로직 하이"의 제2 신호를 출력할 수 있다. AND 게이트(363)는 피크 검출기(364)로부터 수신한 상기 제3 신호의 논리 값에 상응하는 제4 신호를 출력할 수 있다. 예를 들어, 피크 검출기(364)로부터 "로직 하이"의 상기 제3 신호를 수신한 경우, AND 게이트(363)는 "로직 하이"의 제4 신호를 스위칭 회로(370)에게 제공할 수 있다. 다른 예를 들어, 피크 검출기(364)로부터 "로직 로우"의 상기 제3 신호를 수신한 경우, AND 게이트(363)는 "로직 로우"의 상기 제4 신호를 스위칭 회로(370)에게 제공할 수 있다.

"로직 로우"의 상기 제4 신호가 스위칭 회로(370)에게 제공된 경우, PA(380)는 바이어스 전압에 기반하여 베이스 노드를 통해 입력된 신호를 증폭할 수 있다. 다만, 상기 제4 신호가 "로직 로우"인 경우, 피크 검출기(364)를 통해 입력되는 송신 신호는 존재하지 않을 수 있다. 따라서, PA(380)는 증폭할 송신 신호를 입력 받지 못하였으므로, 상기 송신 신호를 잘못된 타이밍에 증폭하는 것에 기반한 PA(380)의 소손은 방지될 수 있다.

"로직 하이"의 상기 제4 신호가 스위칭 회로(370)에게 제공된 경우, 바이어스 전압이 인가되지 않으므로 PA(380)는 베이스 노드를 통해 입력된 송신 신호를 증폭하지 못할 수 있다. PA(380)가 송신 신호를 증폭하지 않으므로, 송신 신호를 잘못된 타이밍에 증폭하는 것에 기반한 PA(380)의 소손은 방지될 수 있다.

일 실시예에 따라, 상기 제1 신호(예: 도 5의 비교기 출력)가 "로직 하이"에 상응하는 경우, NAND 게이트(362)의 출력은, 바이어스 인에이블 신호에 따라 상이할 수 있다. 예를 들어, 바이어스 인에이블 신호가 "로직 하이"인 경우, NAND 게이트(362)는 "로직 로우"의 제2 신호를 출력할 수 있다. 다른 예를 들어, 바이어스 인에이블 신호가 "로직 로우"인 경우, NAND 게이트(362)는 "로직 하이"의 제2 신호를 출력할 수 있다.

일 실시예에 따라, 공급 전압이 타겟 전압(V_ref)에 도달하였음에도, 바이어스 인에이블 신호는 상기 타겟 전압(V_ref)의 도달보다 늦게 천이(transition)될 수 있다. 즉, 제1 신호는 "로직 하이"이고, 바이어스 인에이블 신호는 "로직 로우"일 수 있다. 이에 따라, 제2 신호는 "로직 하이"일 수 있다. "로직 하이"의 제2 신호가 AND 게이트(363)에게 제공되는 경우, AND 게이트(363)의 출력, 즉 상기 제4 신호의 값은 피크 검출기(364)로부터 제공되는 제3 신호에 따라 가변될 수 있다. 예를 들어, 송신 신호가 PAM(340)으로 입력되는 경우, 피크 검출기(364)의 제3 신호는 "로직 하이"이고 따라서, 제4 신호도 마찬가지로 "로직 하이"일 수 있다. 스위칭 회로(370)는 "로직 하이"의 제4 신호에 기반하여, PA(380)의 베이스 노드와 접지 노드를 연결하도록 스위칭 동작할 수 있다. PA(380)는 PAM(340)으로 입력된 송신 신호를 증폭하지 않고, 이에 따라, PA(380)의 소손은 방지될 수 있다. 다른 예를 들어, 송신 신호가 PAM(340)으로 입력되지 않는 경우, 피크 검출기(364)의 제3 신호는 "로직 로우"이므로, 제4 신호 역시 "로직 로우"일 수 있다. 제4 신호가 "로직 하이"인 경우, PA(380)는 바이어스 전압에 기반하여 베이스 노드를 통해 입력된 신호를 증폭할 수 있다. 다만, 제3 신호가 "로직 로우"이므로, PAM(340)으로 입력되는 송신 신호는 존재하지 않을 수 있다. 따라서, PA(380)는 증폭할 송신 신호를 입력 받지 못하였으므로, 상기 송신 신호를 잘못된 타이밍에 증폭하는 것에 기반한 PA(380)의 소손은 방지될 수 있다.

일 실시예에 따라, 공급 전압이 타겟 전압(V_ref)에 도달하였을 때, 바이어스 인에이블 신호는 "로직 하이"일 수 있다. 제1 신호 및 바이어스 인에이블 신호가 모두 "로직 하이"이므로, NAND 게이트(362)의 출력인 제2 신호는, "로직 로우"일 수 있다. "로직 로우"의 제2 신호가 AND 게이트(363)에게 제공되는 경우, AND 게이트(363)의 출력, 즉 상기 제4 신호의 값은 피크 검출기(364)로부터 제공되는 제3 신호에 독립적으로(independently) "로직 로우"일 수 있다. 스위칭 회로(370)는 "로직 로우"의 제4 신호를 수신하고 스위칭 회로(370)의 PMOS 트랜지스터(371)를 턴-온함으로써, DA(680)의 베이스 노드와 바이어스 전압을 제공하는 노드를 전기적으로 연결할 수 있다. 즉, 송신 신호가 PAM(340)으로 입력되기 이전에, 바이어스 인에이블 신호는 "로직 하이"로, 공급 전압은 타겟 전압(V_ref)에 정상적으로 도달하였으므로, PA(380)의 소손은 발생하지 않을 수 있다.

도 6은 다양한 실시예들에 따른, 전자 장치(101)의 간소화된 블록도의 다른 예이다.

도 6을 참조하면, 전자 장치(101)는, 적어도 하나의 프로세서(610), RFIC(620), PMIC(630), PAM(640), 및 안테나(650)를 포함할 수 있다.

일 실시예에 따른 전자 장치(101) 내의 프로세서(610)는, 도 1 내에서 도시된 메인 프로세서(121) 또는 상기 커뮤니케이션 프로세서(communication processor)인 보조 프로세서(123) 중 적어도 하나를 포함할 수 있다.

일 실시예에 따른 전자 장치(101) 내의 RFIC(620)는, 프로세서(610)(예를 들어, 커뮤니케이션 프로세서)에 의해 생성된 기저대역 신호를 중간(intermediate) 주파수 대역(예: 약 9GHz 내지 약 11GHz)의 RF 신호(이하, IF(intermediate frequency) 신호)로 변환하고, 상기 IF 신호를 상향 변환(up conversion)하여 RF 신호를 생성할 수 있다. RFIC(620)는 PAM(640)에게 상기 RF 신호를 제공함으로써, PAM(640)에 의해 외부 전자 장치에게 송신하기 위한 전력(예: 송신 전력)을 갖도록 상기 RF 신호를 증폭시킬 수 있다. 예를 들어, 상기 송신 신호는, DA(680) 및 PA(682)를 통해 증폭될 수 있다.

일 실시예에 따라, PMIC(630)는 배터리(미도시)로부터 제공되는 전압을 변환하여 제공할 수 있다. 예를 들어, PMIC(630)는 DA(driving amplifier)(680) 및 PA(power amplifier)(682)가 송신 신호를 증폭하는데 요구되는 바이어스 전압을 PAM(340)에게 제공할 수 있다. 다른 예를 들어, PMIC(630)는 DA(680)의 컬렉터 노드 및 PA(682)의 컬렉터 노드를 통해 전력을 공급할 수 있다.

일 실시예에 따라, PAM(640)은 컨트롤러(655), 보호 회로(660), LDO(645), 스위칭 회로(670), DA(680), 인터 매칭(inter matching) 회로(681), PA(682), 매칭 네트워크 회로(683), 대역 선택 스위치(band selection switch)(684), 복수의 대역 통과 필터들(685), 안테나 선택 모듈(antenna selection module)(686) 및 커플러(687)를 포함할 수 있다.

일 실시예에 따른 PAM(640) 내의 컨트롤러(655)는, 송신 신호를 성공적으로 증폭하기 위하여 요구되는 적어도 하나의 인에이블 신호를 제어할 수 있다. 예를 들어, 상기 적어도 하나의 인에이블 신호는, DA(680)에게 바이어스 전압을 제공하기 위한 DA 바이어스 인에이블 신호, PA(682)에게 바이어스 전압을 제공하기 위한 PA 바이어스 인에이블 신호, 대역 선택 스위치(684)를 제어하기 위한 BSW 인에이블 신호, 및 안테나 선택 모듈(686)을 제어하기 위한 ASM 인에이블 신호 중 적어도 하나를 포함할 수 있다.

일 실시예에 따른 PAM(640) 내의 컨트롤러(655)는 에러 플래그(error flag)를 수신하고, 에러 플래그가 발생하였음을 지시하기 위한 제어 신호를 프로세서(610)에게 송신할 수 있다. 상기 에러 플래그는, 상기 적어도 하나의 인에이블 신호가 인가되는 시점과 송신 신호의 입력 시점이 서로 불일치하여 PA(682)의 소손 가능성이 있음을 지시하는 정보일 수 있다. 프로세서(610)는 컨트롤러(655)로부터 상기 에러 플래그를 수신함에 응답하여, RFIC(620)를 통해 송신 신호를 PAM(640)에게 제공하는 것을 중단(suspend)할 수 있다.

LDO(645)는 컨트롤러(655)로부터 수신된 제어 신호에 기반하여 타겟 전압(V_ref)을 생성하여 보호 회로(360)에게 제공할 수 있다. 예를 들어, LDO(645)는 전원 전압(VDD)을 전압 강하하여, 상기 제어 신호에 의해 지시되는 전압 값에 대응하는 타겟 전압(V_ref)을 생성할 수 있다. 상기 생성된 타겟 전압(V_ref)은 보호 회로(660) 내의 비교기(661)에게 제공될 수 있다.

일 실시예에 따라, 보호 회로(660)는 비교기(661), 제1 AND 게이트(662), NAND 게이트(663), 피크 검출기(664), 제2 AND 게이트(665)를 포함할 수 있다.

비교기(661)는 PMIC(630)로부터 DA(680) 및 PA(682)에게 제공되는 공급 전압과, 상기 LDO(645)로부터 제공되는 타겟 전압(V_ref)을 비교할 수 있다. 비교기(661)는 연산 증폭기로 구현될 수 있다. 비교기(661)의 일 단은 LDO(645)로부터 제공되는 상기 타겟 전압(V_ref)을 수신할 수 있다. 비교기(661)의 타 단은 PMIC(630)로부터 DA(680) 및 PA(682)에게 제공되는 공급 전압을 센싱한 값을 수신할 수 있다. 비교기(661)는 상기 공급 전압이 상기 타겟 전압(V_ref)에 도달하였는지 식별할 수 있다. 예를 들어, PMIC(630)로부터 DA(680)에게 제공되는 공급 전압이 상기 타겟 전압(V_ref)보다 낮은 경우, 비교기(661)는 "로직 로우" 또는 0의 제1 신호를 생성할 수 있다. 상기 제1 신호는, 비교기(661)에서 출력되어 제1 AND 게이트(662)에게 제공될 수 있다.

제1 AND 게이트(662)는 상기 제1 신호와 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호 간에 논리 연산을 수행할 수 있다. 상기 논리 연산은 논리곱 연산일 수 있다. 상기 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호는, 대역 선택 스위치(684)를 제어하기 위한 BSW 인에이블 신호와 안테나 선택 모듈(686)을 제어하기 위한 ASM 인에이블 신호를 포함할 수 있다. 제1 AND 게이트(662)는 일 단을 통해 상기 비교기(661)로부터 상기 제1 신호를 수신할 수 있다. 제1 AND 게이트(662)는 타 단을 통해 상기 컨트롤러(655)로부터 상기 BSW 인에이블 신호 및 상기 ASM 인에이블 신호를 수신할 수 있다. 제1 AND 게이트(662)는 상기 제1 신호와 상기 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호 간에 논리 연산의 결과를 지시하는 제2 신호를 생성하여, NAND 게이트(663)에게 제공할 수 있다.

NAND 게이트(663)는 상기 제2 신호와 바이어스 인에이블 신호 간에 논리 연산을 수행할 수 있다. 예를 들어, NAND 게이트(663)는 일 단을 통해 상기 제2 신호를 수신할 수 있고, 타 단을 통해 상기 바이어스 인에이블 신호를 수신할 수 있다. 상기 바이어스 인에이블 신호는, DA(680)에게 바이어스 전압을 인가하기 위한 DA 바이어스 인에이블 신호, 및 PA(682)에게 바이어스 전압을 인가하기 위한 PA 바이어스 인에이블 신호를 포함할 수 있다. 상기 논리 연산은, 부정 논리곱 연산일 수 있다. 상기 바이어스 인에이블 신호는, 컨트롤러(655)에 의해 생성되는 제어 신호에 상응할 수 있다. NAND 게이트(663)는 상기 논리 연산의 결과를 지시하는 제3 신호를 생성하여 제2 AND 게이트(665)에게 제공할 수 있다.

피크 검출기(664)는 RFIC(620)로부터 송신 신호가 입력되는 것을 검출할 수 있다. 예를 들어, RFIC(320)는 RF 신호를 생성하고, 상기 생성된 RF 신호를 PAM(640)으로 제공할 수 있다. 상기 송신 신호는 높은 PAPR(peak to average power ratio)의 특성을 가지기 때문에, 피크 검출기(664)는 PAM(640)으로 입력되는 상기 송신 신호를 센싱하고, 피크 값을 검출함으로써 상기 송신 신호의 PAM(640)으로 입력 여부를 식별할 수 있다. 피크 검출기(664)는 상기 피크 값을 지시하는 제4 신호를 생성하여 제2 AND 게이트(665)에게 제공할 수 있다. 다양한 실시예들에 따라, 피크 검출기(664)는 전단 및 후단에 각각 버퍼를 더 포함할 수 있다. 상기 버퍼 각각은, 센싱된 송신 신호를 증폭하여 피크 검출기(664)에게 제공하고, 피크 검출기(664)로부터 출력된 피크 검출 결과를 증폭하여 "로직 하이"의 논리 값을 갖는 제4 신호를 생성할 수 있다.

제2 AND 게이트(665)는 피크 검출기(664)로부터 수신한 상기 제4 신호와 NAND 게이트(663)로부터 수신한 상기 제3 신호 간에 논리 연산을 수행할 수 있다. 예를 들어, 제2 AND 게이트(665)는 일 단을 통해 NAND 게이트(663)로부터 상기 제3 신호를 수신하고, 타 단을 통해 피크 검출기(664)로부터 상기 제4 신호를 수신할 수 있다. 상기 논리 연산은 논리곱 연산일 수 있다. 제2 AND 게이트(665)는 상기 제3 신호와 상기 제4 신호 간에 논리 연산의 결과를 지시하는 제5 신호를 스위칭 회로(670)에게 제공할 수 있다.

스위칭 회로(670)는 상기 제5 신호에 기반하여 바이어스 전압을 DA(680)에게 인가하는 것을 식별할 수 있다. 스위칭 회로(370)는 PMOS 트랜지스터(671) 및 NMOS 트랜지스터(672)를 포함할 수 있다. 상기 제5 신호는, PMOS 트랜지스터(671)의 게이트 단 및 NMOS 트랜지스터(672)의 게이트 단으로 각각 입력될 수 있다. 따라서, 상기 제5 신호가 "로직 로우"인 경우, 스위칭 회로(670)는 DA 바이어스 전압을 제공하는 노드와 DA(680)의 베이스 노드를 연결하여 상기 DA 바이어스 전압을 인가할 수 있다. 상기 제5 신호가 "로직 하이"인 경우, 스위칭 회로(670)는 DA(680)의 베이스 노드를 접지 노드와 연결하여 DA 바이어스 전압을 인가하지 않을 수 있다.

DA(680)는 베이스 노드를 통해 송신 신호를 수신하여 DA 바이어스 노드에 기반하여 상기 송신 신호를 증폭하여 PA(682)에게 전달할 수 있다. 인터 매칭 회로(681)는 DA(680)의 출력 임피던스와 PA(682)의 입력 임피던스 간에 임피던스 매칭을 수행하여 PA(682)에게 최대 전력을 전달할 수 있다. 인터 매칭 회로(681)는 상기 임피던스 매칭을 위한 적어도 하나의 가변 커패시터(미도시) 및 적어도 하나의 가변 인덕터(미도시)를 포함할 수 있다. PA(682)는 DA(680)을 통해 1차 증폭된 송신 신호를 수신하여, 2차 증폭을 수행할 수 있다.

매칭 네트워크 회로(683)는 PA(682)에서 바라보는 출력 임피던스와 대역 선택 스위치(684)에서 바라보는 입력 임피던스 간에 임피던스 매칭을 수행할 수 있다. 매칭 네트워크 회로(683)는 상기 임피던스 매칭을 통해 최대 전력이 전달되도록 적어도 하나의 가변 인덕터(미도시)의 인덕턴스 및 적어도 하나의 가변 커패시터(미도시)의 커패시턴스를 제어할 수 있다.

대역 선택 스위치(684)는 매칭 네트워크 회로(683)와 복수의 대역 통과 필터들(685) 중 어느 하나의 필터를 연결할 수 있다. 예를 들어, 상기 복수의 대역 통과 필터들(685)의 개수가 8개인 경우, 상기 대역 선택 스위치(684)는 SP8T(single pole 8 through)로 구현될 수 있다. 다른 예를 들어, 상기 복수의 대역 통과 필터들(685)의 개수가 4개인 경우, 상기 대역 선택 스위치(684)는 SP4T로 구현될 수도 있다.

안테나 선택 모듈(686)은 상기 복수의 대역 통과 필터들(685) 중 대역 선택 스위치(684)와 연결된 하나의 대역 통과 필터와 안테나(650)를 연결할 수 있다. 도 6을 참조하면, 전자 장치(101)는 하나의 안테나(예: 안테나(650))만 포함하므로, 안테나 선택 모듈(686)은 싱글 폴 스위치일 수 있다. 예를 들어, 상기 복수의 대역 통과 필터들(685)의 개수가 8개인 경우, 안테나 선택 모듈(686)은 SP8T로 구현될 수 있다. 전자 장치(101)가 2개의 안테나를 구비한 경우, 안테나 선택 모듈(686)은 DP8T(dual pole 8 through)로 구현될 수 있다.

커플러(687)는 안테나(650)를 통해 출력될 상기 송신 신호에 기반하여 커플링 신호(CPL out)를 생성할 수 있다. 상기 커플링 신호(CPL out)는 RFIC(620)에게 피드백 되어 PAM(640)의 성능을 측정하는 데에 이용될 수 있다.

도 7은 다양한 실시예들에 따른, PA(682)의 소손 여부를 판단할 수 있는 논리 표(logic table)의 다른 예를 도시한다.

도 7을 참조하면, 비교기(661)의 출력은 "로직 하이" 또는 "로직 로우"일 수 있다. 도 6을 함께 참조하면, 비교기(661)의 상기 출력은, 상기 제1 신호에 상응할 수 있다. 예를 들어, PMIC(630)로부터 DA(680) 및 PA(682)에게 공급되는 공급 전압이 타겟 전압(V_ref)보다 작은 경우, 상기 제1 신호는 "로직 로우" 또는 0일 수 있다. 다른 예를 들어, PMIC(630)로부터 DA(680) 및 PA(682)에게 공급되는 공급 전압이 타겟 전압(V_ref)을 초과하는 경우, 상기 제1 신호는 "로직 하이" 또는 1일 수 있다.

일 실시예에 따라, 상기 제1 신호(예: 도 7의 비교기 출력)가 "로직 로우"에 상응하는 경우, 제1 AND 게이트(662)의 출력(예: 도 7의 AND#1 출력)은, 항상 "로직 로우"일 수 있다. 도 3을 함께 참조하면, 제1 AND 게이트(662)의 상기 출력은, 상기 제2 신호(예: 도 7의 NAND#1 출력)에 상응할 수 있다. 제1 AND 게이트(662)는 "로직 로우"의 제1 신호에 기반하여, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호의 논리 값에 독립적으로(independently) 항상 "로직 로우"의 제2 신호를 출력할 수 있다. 상기 제2 신호는, NAND 게이트(663)에게 제공될 수 있다. PMIC(630)로부터 DA(680) 및 PA(682)에게 제공되는 공급 전압이 타겟 전압(V_ref)에 미치지 못하는 경우(상기 제1 신호가 "로직 로우"), 상기 제2 신호는 항상 "로직 로우"이므로, NAND 게이트(663)는 "로직 하이"의 제3 신호를 출력할 수 있다. 즉, 상기 제2 신호가 로직 로우"인 경우, NAND 게이트(663)는 바이어스 인에이블 신호의 논리 값에 독립적으로 항상 "로직 하이"의 제3 신호를 제2 AND 게이트(665) 및 NMOS 트랜지스터(666)에게 제공할 수 있다. NMOS 트랜지스터(666)는 "로직 하이"의 상기 제3 신호에 기반하여 턴-온되어, 제2 AND 게이트(665)와 컨트롤러(655)를 연결할 수 있다.

상기 제3 신호가 항상 "로직 하이"이므로, 제2 AND 게이트(665)의 출력은 피크 검출기(664)의 제4 신호의 논리 값에 따라 가변될 수 있다. 예를 들어, 피크 검출기(664)의 제4 신호가 "로직 하이"인 경우, 제2 AND 게이트(665)의 출력에 상응하는 제5 신호(예: 도 7의 AND#2 출력)는 "로직 하이"일 수 있다. 다른 예를 들어, 피크 검출기(664)의 제4 신호가 "로직 로우"인 경우, 제2 AND 게이트(665)의 출력에 상응하는 제5 신호는 "로직 로우"일 수 있다.

송신 신호가 PAM(640)으로 입력되지 않는 경우, 제4 신호 및 제5 신호는 "로직 로우"일 수 있다. 스위칭 회로(670)는 "로직 로우"의 상기 제5 신호에 기반하여, DA(680)의 베이스 노드와 DA 바이어스 전압을 제공하는 노드를 연결할 수 있다. 즉, DA(680)는 베이스 노드를 통해 입력된 신호를 증폭할 수 있으나, 송신 신호가 DA(680)에게 입력되지 않으므로, PA(682)의 소손은 발생하지 않을 수 있다.

송신 신호가 PAM(640)으로 입력된 경우, 제4 신호 및 제5 신호는 "로직 하이"일 수 있다. 스위칭 회로(670)는 "로직 하이"의 상기 제5 신호에 기반하여, DA(680)의 베이스 노드와 접지 노드를 연결할 수 있다. 즉, DA(680)는 DA 바이어스 전압이 인가되지 않아 PAM(640)으로 입력된 송신 신호를 증폭하지 못할 수 있다. 상기 송신 신호가 증폭되지 않으므로, PA(682)의 소손은 발생하지 않을 수 있다. 한편, 제5 신호가 "로직 하이"인 경우, 컨트롤러(655)는 에러 플래그를 식별할 수 있다. NMOS 트랜지스터(666)는 "로직 하이"의 상기 제3 신호에 기반하여 턴-온되어, 제2 AND 게이트(665)와 컨트롤러(655)를 연결할 수 있다. 제2 AND 게이트(665)의 출력이 제5 신호가 "로직 하이"인 경우, 컨트롤러(655)는 제2 AND 게이트(665)로부터 "로직 하이"의 신호를 수신할 수 있다. 컨트롤러(655)는 상기 "로직 하이"의 신호에 기반하여, 에러 플래그를 식별할 수 있다. 상기 에러 플래그는, 송신 신호를 증폭하기 위한 설정이 완료되지 않았음을 지시하는 신호일 수 있다. 전술한 실시예의 경우, PMIC(630)로부터 제공되는 공급 전압이 타겟 전압(V_ref)보다 낮은 것에 기반하여, 상기 에러 플래그가 발생할 수 있다. 컨트롤러(655)는 상기 에러 플래그의 식별에 응답하여, 프로세서(610)에게 에러 플래그의 발생을 보고할 수 있다. 프로세서(610)는 컨트롤러(655)로부터 상기 보고를 수신함에 응답하여, 송신 신호를 PAM(640)으로 입력하는 것을 중단할 수 있다.

일 실시예에 따라, 공급 전압이 타겟 전압(V_ref)에 도달하였음에도, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호는 여전히 "로직 로우"일 수 있다. 즉, 제1 신호는 "로직 하이"이고, BSW 인에이블 신호 및 ASM 인에이블 신호는 "로직 로우"일 수 있다. 이에 따라, 제1 AND 게이트(662)는 "로직 로우"의 제2 신호를 NAND 게이트(663)에게 제공할 수 있다. NAND 게이트(663)는 "로직 로우"의 제2 신호에 기반하여, 항상 "로직 하이"의 제3 신호를 제2 AND 게이트(665) 및 NMOS 트랜지스터(666)에게 제공할 수 있다. 즉, ASM 인에이블 신호, BSW 인에이블 신호가 "로직 로우"인 경우, NAND 게이트(663)는 바이어스 인에이블 신호의 논리 값이 무엇인지에 관계없이 항상 "로직 하이"의 제3 신호를 생성할 수 있다. 상기 제3 신호가 항상 "로직 하이"이므로, 제2 AND 게이트(665)의 출력은 피크 검출기(664)로부터 출력되는 제4 신호의 논리 값에 따라 가변될 수 있다.

송신 신호가 PAM(640)으로 입력되지 않는 경우, 제4 신호 및 제5 신호는 "로직 로우"일 수 있다. 스위칭 회로(670)는 "로직 로우"의 상기 제5 신호에 기반하여, DA(680)의 베이스 노드와 DA 바이어스 전압을 제공하는 노드를 연결할 수 있다. 즉, DA(680)는 베이스 노드를 통해 입력된 신호를 증폭할 수 있으나, 송신 신호가 입력되지 않으므로, PA(682)의 소손은 발생하지 않을 수 있다.

송신 신호가 PAM(640)으로 입력된 경우, 제4 신호 및 제5 신호는 "로직 하이"일 수 있다. 스위칭 회로(670)는 "로직 하이"의 상기 제5 신호에 기반하여, DA(680)의 베이스 노드와 접지 노드를 연결할 수 있다. 즉, DA(680)는 DA 바이어스 전압이 인가되지 않아 PAM(640)으로 입력된 송신 신호를 증폭하지 못할 수 있다. 상기 송신 신호가 증폭되지 않으므로, PA(682)의 소손은 발생하지 않을 수 있다. 한편, 제5 신호가 "로직 하이"인 경우, 컨트롤러(655)는 에러 플래그를 식별할 수 있다. NMOS 트랜지스터(666)는 "로직 하이"의 상기 제3 신호에 기반하여 턴-온되어, 제2 AND 게이트(665)와 컨트롤러(655)를 연결할 수 있다. 제2 AND 게이트(665)의 출력이 제5 신호가 "로직 하이"인 경우, 컨트롤러(655)는 제2 AND 게이트(665)로부터 "로직 하이"의 신호를 수신할 수 있다. 컨트롤러(655)는 상기 "로직 하이"의 신호에 기반하여, 에러 플래그를 식별할 수 있다. 상기 에러 플래그는, 송신 신호를 증폭하기 위한 설정이 완료되지 않았음을 지시하는 신호일 수 있다. 전술한 실시예의 경우, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호가 "로직 하이"로 설정되는 것이 지연되는 것에 기반하여, 상기 에러 플래그가 발생할 수 있다. 컨트롤러(655)는 상기 에러 플래그의 식별에 응답하여, 프로세서(610)에게 에러 플래그의 발생을 보고할 수 있다. 프로세서(610)는 컨트롤러(655)로부터 상기 보고를 수신함에 응답하여, 송신 신호를 PAM(640)으로 입력하는 것을 중단할 수 있다.

일 실시예에 따라, 공급 전압이 타겟 전압(V_ref)에 도달하고, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호가 "로직 하이"임에도 불구하고, 바이어스 인에이블 신호는 여전히 "로직 로우"일 수 있다.

제1 신호, ASM 인에이블 신호 및 BSW 인에이블 신호가 모두 "로직 하이"이므로, 제1 AND 게이트(662)의 출력인 제2 신호는, "로직 하이"일 수 있다. "로직 하이"의 제2 신호가 NAND 게이트(663)에게 제공되는 경우, NAND 게이트(663)의 출력, 즉 상기 제3 신호의 값은 바이어스 인에이블 신호의 논리 값에 따라 가변될 수 있다. 예를 들어, 상기 바이어스 인에이블 신호의 논리 값이 "로직 로우"인 경우, "로직 하이"의 제2 신호와 논리 연산에 기반하여 NAND 게이트(663)로부터 출력되는 제3 신호는 "로직 하이"일 수 있다. 상기 제3 신호가 "로직 하이"이므로, 제2 AND 게이트(665)의 출력은 피크 검출기(664)로부터 출력되는 제4 신호의 논리 값에 따라 가변될 수 있다.

송신 신호가 PAM(640)으로 입력된 경우, 제4 신호 및 제5 신호는 "로직 하이"일 수 있다. 스위칭 회로(670)는 "로직 하이"의 상기 제5 신호에 기반하여, DA(680)의 베이스 노드와 접지 노드를 연결할 수 있다. 즉, DA(680)는 DA 바이어스 전압이 인가되지 않아 PAM(640)으로 입력된 송신 신호를 증폭하지 못할 수 있다. 상기 송신 신호가 증폭되지 않으므로, PA(682)의 소손은 발생하지 않을 수 있다. 한편, 제5 신호가 "로직 하이"인 경우, 컨트롤러(655)는 에러 플래그를 식별할 수 있다. NMOS 트랜지스터(666)는 "로직 하이"의 상기 제3 신호에 기반하여 턴-온되어, 제2 AND 게이트(665)와 컨트롤러(655)를 연결할 수 있다. 제2 AND 게이트(665)의 출력이 제5 신호가 "로직 하이"인 경우, 컨트롤러(655)는 제2 AND 게이트(665)로부터 "로직 하이"의 신호를 수신할 수 있다. 컨트롤러(655)는 상기 "로직 하이"의 신호에 기반하여, 에러 플래그를 식별할 수 있다. 상기 에러 플래그는, 송신 신호를 증폭하기 위한 설정이 완료되지 않았음을 지시하는 신호일 수 있다. 전술한 실시예의 경우, 바이어스 인에이블 신호가 "로직 하이"로 설정되는 것이 지연되는 것에 기반하여, 상기 에러 플래그가 발생할 수 있다. 컨트롤러(655)는 상기 에러 플래그의 식별에 응답하여, 프로세서(610)에게 에러 플래그의 발생을 보고할 수 있다. 프로세서(610)는 컨트롤러(655)로부터 상기 보고를 수신함에 응답하여, 송신 신호를 PAM(640)으로 입력하는 것을 중단할 수 있다.

일 실시예에 따라, 공급 전압이 타겟 전압(V_ref)에 도달하고, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호 및 바이어스 인에이블 신호는 각각 "로직 하이"에 상응할 수 있다. 제1 신호, BSW 인에이블 신호, ASM 인에이블 신호 및 바이어스 인에이블 신호가 모두 "로직 하이"이므로, NAND 게이트(663)의 출력인 제3 신호는, "로직 로우"일 수 있다. "로직 로우"의 제3 신호가 제2 AND 게이트(665)에게 제공되는 경우, 제2 AND 게이트(665)의 출력, 즉 상기 제5 신호의 값은 항상 "로직 로우"일 수 있다. 즉, 상기 제5 신호는, 피크 검출기(664)의 제4 신호의 논리 값에 독립적으로 항상 "로직 로우"일 수 있다. 스위칭 회로(670)는 "로직 로우"의 제5 신호를 수신하고 스위칭 회로(670)의 PMOS 트랜지스터(671)를 턴-온함으로써, DA(680)의 베이스 노드와 DA 바이어스 전압을 제공하는 노드를 전기적으로 연결할 수 있다. 즉, 송신 신호가 PAM(640)으로 입력되는 시점에, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호 및 바이어스 인에이블 신호가 "로직 하이"로 설정되고, 공급 전압은 타겟 전압(V_ref)에 정상적으로 도달하였으므로, PA(682)의 소손은 발생하지 않을 수 있다.

다양한 실시예들에 따라, PAM(640)이 전술한 실시예에 따른 보호 회로(660)를 구비하지 않은 경우, PA(682)가 소손될 수 있다. 예를 들어, 바이어스 인에이블 신호가 "로직 하이"이고, PMIC(630)로부터 제공되는 공급 전압이 타겟 전압(V_ref)에 도달하였을 때, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호는 "로직 로우"일 수 있다. 예를 들어, BSW 인에이블 신호가 "로직 로우"일 수 있다. 이 때, 송신 신호가 PAM(640)으로 입력되면, 상기 송신 신호는 DA(680) 및 PA(682)를 통해 증폭된 후, 대역 선택 스위치(684)로 전달될 수 있다. 대역 선택 스위치(684)를 위한 BSW 인에이블 신호가 "로직 로우"이므로, 대역 선택 스위치(684)는 오프 상태일 수 있다. 상기 증폭된 송신 신호가 오프 상태의 대역 선택 스위치(684)로 진행되면, 대역 선택 스위치(684)에 의해 높은 임피던스를 갖는 방향으로 송신 신호가 반사(reflect)될 수 있다. 즉, 상기 증폭된 송신 신호는 PA(682)에게 반사되어 PA(682)의 소손을 야기할 수 있다.

도 8은 다양한 실시예들에 따른 PAM(340)의 동작 방법을 나타내는 순서도이다.

도 8을 참조하면, 동작 810에서 PAM(340)은 비교기(361)를 통해 공급 전압이 타겟 전압에 도달하였음을 식별할 수 있다. 상기 공급 전압은 PMIC(330)로부터 PA(380)에게 제공되는 전압을 지칭할 수 있다. PAM(340)는 비교기(361)로부터 출력되는 제1 신호가 "로직 하이"인 것을 식별함에 기반하여 상기 공급 전압이 상기 타겟 전압에 도달하였음을 식별할 수 있다.

동작 820에서, PAM(340)은 NAND 게이트(362)를 통해 바이어스 인에이블 신호가 "로직 하이"임을 식별할 수 있다. NAND 게이트(362)는 상기 바이어스 인에이블 신호 및 상기 제1 신호가 모두 "로직 하이"인 경우에 한하여 "로직 로우"의 제2 신호를 출력할 수 있다. PAM(340)는 제2 신호의 논리 값에 기반하여 상기 바이어스 인에이블 신호가 "로직 하이"임을 식별할 수 있다.

동작 830에서, PAM(340)은 피크 검출기(364)를 통해 송신 신호가 PAM(340)으로 입력되었음을 식별할 수 있다. 피크 검출기(364)는 PA(380)에게 입력되는 송신 신호를 센싱하여 피크 값이 검출되는 경우, "로직 하이"의 제3 신호를 출력할 수 있다. PAM(340)는 제3 신호의 논리 값에 기반하여 송신 신호가 PAM(340)으로 입력되었음을 식별할 수 있다.

동작 840에서, PAM(340)은 AND 게이트(363)를 통해 송신 신호의 입력 및 바이어스 인에이블 신호의 "로직 하이"를 식별할 수 있다. PAM(340)는 제3 신호의 "로직 하이"에 기반하여 송신 신호의 입력을 식별할 수 있다. PAM(340)는 제2 신호의 "로직 로우"에 기반하여 타겟 전압에의 도달 및 상기 바이어스 인에이블 신호의 "로직 하이"를 식별할 수 있다. AND 게이트(363)는 "로직 로우"의 제4 신호를 스위칭 회로(370)에게 출력할 수 있다.

동작 850에서, PAM(340)은 스위칭 회로(370)를 통해 PA(380)에게 바이어스 전압을 인가할 수 있다. 스위칭 회로(370)는 "로직 로우"의 제4 신호에 기반하여 바이어스 전압을 PA(380)에게 인가할 수 있다.

동작 860에서, PAM(340)는 PA(380)를 통해 송신 신호를 증폭하고, 안테나(350)를 통해 외부 전자 장치에게 송신할 수 있다. PA(380)는 스위칭 회로(370)로부터 인가 받은 바이어스 전압에 기반하여, 송신 신호를 증폭할 수 있다. 상기 증폭된 송신 신호는, 매칭 네트워크 회로(375), 듀플렉서(385) 및 안테나(350)를 통해 외부 전자 장치에게 송신될 수 있다.

도 9는 다양한 실시예들에 따른 PAM(640)의 동작 방법을 나타내는 순서도이다.

도 9를 참조하면, 동작 910에서 PAM(640)은 비교기(661)를 통해 공급 전압이 타겟 전압에 도달하였음을 식별할 수 있다. 상기 공급 전압은 PMIC(630)로부터 DA(680) 및 PA(682)에게 제공되는 전압을 지칭할 수 있다. PAM(640)는 비교기(661)로부터 출력되는 제1 신호가 "로직 하이"인 것을 식별함에 기반하여 상기 공급 전압이 상기 타겟 전압에 도달하였음을 식별할 수 있다.

동작 920에서, PAM(640)은 제1 AND 게이트(662)를 통해 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호가 "로직 하이"임을 식별할 수 있다. 상기 적어도 하나의 인에이블 신호는, 대역 선택 스위치(684)를 위한 BSW 인에이블 신호 및 안테나 선택 모듈(686)을 위한 ASM 인에이블 신호를 포함할 수 있다. 제1 AND 게이트(662)는 상기 적어도 하나의 인에이블 신호 및 상기 제1 신호가 모두 "로직 하이"인 경우에 한하여 "로직 하이"의 제2 신호를 출력할 수 있다. PAM(340)는 제2 신호의 논리 값에 기반하여 상기 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호가 "로직 하이"임을 식별할 수 있다.

동작 930에서, PAM(640)은 NAND 게이트(663)를 통해 바이어스 인에이블 신호가 "로직 하이"임을 식별할 수 있다. 상기 바이어스 인에이블 신호는, DA(680)를 위한 바이어스 인에이블 신호 및 PA(682)를 위한 바이어스 인에이블 신호를 포함할 수 있다. NAND 게이트(663)는 상기 바이어스 인에이블 신호 및 상기 제2 신호가 모두 "로직 하이"인 경우에 한하여 "로직 로우"의 제3 신호를 출력할 수 있다. PAM(640)는 제3 신호의 논리 값에 기반하여 상기 바이어스 인에이블 신호가 "로직 하이"임을 식별할 수 있다.

동작 940에서, PAM(640)은 피크 검출기(664)를 통해 송신 신호가 PAM(640)으로 입력되었음을 식별할 수 있다. 피크 검출기(664)는 DA(680)에게 입력되는 송신 신호를 센싱하여 피크 값이 검출되는 경우, "로직 하이"의 제4 신호를 출력할 수 있다. PAM(340)는 제4 신호의 논리 값에 기반하여 송신 신호가 PAM(640)으로 입력되었음을 식별할 수 있다.

동작 950에서, PAM(340)은 제2 AND 게이트(665)를 통해 송신 신호의 입력, 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호 및 바이어스 인에이블 신호의 "로직 하이"를 식별할 수 있다. PAM(640)는 제4 신호의 "로직 하이"에 기반하여 송신 신호의 입력을 식별할 수 있다. PAM(640)는 제3 신호의 "로직 로우"에 기반하여 타겟 전압에의 도달, 상기 바이어스 인에이블 신호의 "로직 하이", 상기 주파수 대역 선택을 위한 적어도 하나의 인에이블 신호의 "로직 하이"를 식별할 수 있다. 제2 AND 게이트(665)는 "로직 로우"의 제5 신호를 스위칭 회로(670)에게 출력할 수 있다.

동작 960에서, PAM(640)은 스위칭 회로(670)를 통해 DA(680)에게 바이어스 전압을 인가할 수 있다. 스위칭 회로(670)는 "로직 로우"의 제5 신호에 기반하여 바이어스 전압을 DA(680)에게 인가할 수 있다.

동작 970에서, PAM(640)는 DA(680) 및 PA(682)를 통해 송신 신호를 증폭하고, 안테나(650)를 통해 외부 전자 장치에게 송신할 수 있다. DA(680)는 스위칭 회로(670)로부터 인가 받은 바이어스 전압에 기반하여, 송신 신호를 1차 증폭할 수 있다. 상기 1차 증폭된 송신 신호는, PA(682)를 통해 2차 증폭되고, 안테나(350)를 통해 외부 전자 장치에게 송신될 수 있다.

상술한 바와 같은, 일 실시예에 따른 전자 장치(electronic device)(예: 전자 장치(101))는, 안테나(예: 안테나(350))와, 상기 안테나와 연결되고, 외부 전자 장치에게 전송하기 위한 송신 신호를 증폭하기 위한 PA(power amplifier)(예: PA(380)) 및 보호 회로(protection circuit)(예: 보호 회로(360)를 포함하는 PAM(power amplifier module)(예: PAM(340))과, 상기 PA에게 공급 전압을 제공하는 PMIC(power management integrated circuitry)(예: PMIC(330))와, 적어도 하나의 프로세서(예: 프로세서(310))를 포함하고, 상기 적어도 하나의 프로세서는, 상기 보호 회로 내의 비교기(예: 비교기(361))를 통해, 상기 PMIC로부터 상기 PA에게 제공되는 공급 전압이, 상기 송신 신호의 송신 전력에 대응하는 타겟 전압에 도달하는 것을 식별함에 응답하여 제1 신호를 상기 보호 회로 내의 NAND 게이트(예: NAND 게이트(362))에게 제공하고, 상기 NAND 게이트를 통해, 상기 제1 신호와 상기 PA에 대한 바이어스 인에이블 신호 간의 논리 연산의 결과를 지시하는 제2 신호를, 상기 보호 회로 내의 AND 게이트(예: AND 게이트(363))에게 제공하고, 상기 보호 회로 내의 피크 검출기(예: 피크 검출기(364))를 통해, 상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 제3 신호를 상기 AND 게이트에게 제공하고, 상기 AND 게이트를 통해, 상기 제2 신호와 상기 제3 신호 간의 논리 연산의 결과를 지시하는 제4 신호를 상기 보호 회로 내의 스위칭 회로(예: 스위칭 회로(370))에게 제공하고, 상기 보호 회로 내의 상기 스위칭 회로를 통해, 상기 제4 신호에 기반하여 상기 PA에게 바이어스 전압을 인가할 것인지 여부를 식별하고, 상기 바이어스 전압이 인가된 상기 PA를 이용하여 상기 송신 신호를 상기 안테나를 통해 상기 외부 전자 장치에게 송신하도록 구성될 수 있다.

일 실시예에서, 상기 적어도 하나의 프로세서는, 상기 송신 신호를 듀플렉서(duplexer) 중 송신 필터를 경유하여 상기 외부 전자 장치로 송신하도록 구성될 수 있다.

일 실시예에서, 상기 PAM은, 상기 PA와 상기 듀플렉서를 연결하는 임피던스(impedance) 매칭 회로를 포함하고, 상기 임피던스 매칭 회로는, 상기 PA의 출력 임피던스와 상기 듀플렉서의 입력 임피던스를 일치시키기 위한 적어도 하나의 가변 커패시터(capacitor) 및 적어도 하나의 가변 인덕터(inductor)를 포함할 수 있다.

일 실시예에서, 상기 PAM은, 전원 전압 값을 상기 타겟 전압으로 변환하고, 상기 타겟 전압을 상기 보호 회로 내의 상기 비교기에게 제공하는 LDO(low drop out)을 더 포함할 수 있다.

일 실시예에서, 상기 바이어스 인에이블 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 NAND 게이트로부터 생성되는 상기 제2 신호는 로직 로우에 상응하고, 상기 보호 회로 내의 상기 AND 게이트로부터 생성되는 상기 제4 신호는, 상기 제3 신호의 논리 값에 독립적으로(independently from) 로직 로우에 상응하고, 상기 보호 회로 내의 상기 스위칭 회로는, 상기 PA에게 상기 바이어스 전압을 제공하는 것을 바이패스(bypass)하도록 구성될 수 있다.

일 실시예에서, 상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 상기 제3 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 AND 게이트로부터 생성되는 상기 제4 신호는, 상기 제2 신호의 논리 값에 독립적으로 로직 로우에 상응하고, 상기 보호 회로 내의 상기 스위칭 회로는, 상기 PA에게 상기 바이어스 전압을 제공하는 것을 바이패스하도록 구성될 수 있다.

일 실시예에서, 상기 스위칭 회로는, PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하고, 상기 PMOS 트랜지스터의 소스 노드는 상기 바이어스 전압을 제공하는 노드와 연결되고, 상기 NMOS 트랜지스터의 소스 노드는 접지 노드에 연결될 수 있다.

일 실시예에서, 상기 스위칭 회로는, 상기 제4 신호가 로직 로우인 경우, 상기 PMOS 트랜지스터를 턴-온하고, 상기 NMOS 트랜지스터를 턴-오프하여 상기 바이어스 전압을 제공하는 노드와 상기 PA의 베이스 노드를 연결하고, 상기 제4 신호가 로직 하이인 경우, 상기 PMOS 트랜지스터를 턴-오프하고, 상기 NMOS 트랜지스터를 턴-온하여 상기 접지 노드와 상기 PA의 상기 베이스 노드를 연결하도록 구성될 수 있다.

일 실시예에서, 상기 PAM은, 상기 바이어스 인에이블 신호를 생성하고, 상기 LDO에게 상기 타겟 전압의 값을 지시하도록 구성되는 컨트롤러를 더 포함할 수 있다.

상술한 바와 같은, 일 실시예에 따른 전자 장치는, 안테나(예: 안테나(650))와, 상기 안테나와 연결되고, 외부 전자 장치에게 전송하기 위한 송신 신호를 증폭하기 위한 DA(power amplifier)(예: DA(680))와 PA(power amplifier)(예: PA(682)) 및 보호 회로(protection circuit)(예: 보호 회로(660))를 포함하는 PAM(power amplifier module)(예: PAM(640))과, 상기 DA 및 상기 PA에게 공급 전압을 제공하는 PMIC(power management integrated circuitry)(예: PMIC(630))와, 적어도 하나의 프로세서(예: 프로세서(610))를 포함하고, 상기 적어도 하나의 프로세서는, 상기 보호 회로 내의 비교기(예: 비교기(661))를 통해, 상기 PMIC로부터 상기 DA 및 상기 PA에게 제공되는 공급 전압이, 상기 송신 신호의 송신 전력에 대응하는 타겟 전압에 도달하는 것을 식별함에 응답하여 제1 신호를 상기 보호 회로 내의 제1 AND 게이트(예: 제1 AND 게이트(662))에게 제공하고, 상기 제1 AND 게이트를 통해, 상기 제1 신호와 상기 송신 신호의 주파수 대역을 선택하기 위한 적어도 하나의 인에이블 신호 간의 논리 연산의 결과를 지시하는 제2 신호를, 상기 보호 회로 내의 NAND 게이트(예: NAND 게이트(663))에게 제공하고, 상기 NAND 게이트를 통해, 상기 제2 신호와 상기 DA 및 상기 PA에 대한 바이어스 인에이블 신호 간의 논리 연산의 결과를 지시하는 제3 신호를, 상기 보호 회로 내의 제2 AND 게이트(예: 제2 AND 게이트(665))에게 제공하고, 상기 보호 회로 내의 피크 검출기(예: 피크 검출기(664))를 통해, 상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 제4 신호를 상기 제2 AND 게이트에게 제공하고, 상기 제2 AND 게이트를 통해, 상기 제3 신호와 상기 제4 신호 간의 논리 연산의 결과를 지시하는 제5 신호를 상기 보호 회로 내의 스위칭 회로(예: 스위칭 회로(670))에게 제공하고, 상기 보호 회로 내의 상기 스위칭 회로를 통해, 상기 제5 신호에 기반하여 상기 DA에게 바이어스 전압을 인가할 것인지 여부를 식별하고, 상기 바이어스 전압이 인가된 상기 DA 상기 PA를 이용하여 상기 송신 신호를 상기 안테나를 통해 상기 외부 전자 장치에게 송신하도록 구성될 수 있다.

일 실시예에서, 상기 PAM은, 상기 송신 신호가 전달되는 복수의 주파수 대역들 중 어느 하나를 선택하기 위한 복수의 대역 통과 필터들, 상기 PA의 출력단과 상기 복수의 대역 통과 필터들을 연결하기 위한 대역 선택 스위치, 및 상기 복수의 대역 통과 필터들과 상기 안테나를 연결하기 위한 안테나 선택 모듈을 더 포함할 수 있다.

일 실시예에서, 상기 PAM은, 상기 PA와 상기 대역 선택 스위치를 연결하는 임피던스(impedance) 매칭 회로를 포함하고, 상기 임피던스 매칭 회로는, 상기 PA의 출력 임피던스와 상기 대역 선택 스위치의 입력 임피던스를 일치시키기 위한 적어도 하나의 가변 커패시터 및 적어도 하나의 가변 인덕터를 포함할 수 있다.

일 실시예에서, 상기 송신 신호의 주파수 대역을 선택하기 위한 적어도 하나의 인에이블 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 제1 AND 게이트로부터 생성되는 상기 제2 신호는 로직 로우에 상응하고, 상기 보호 회로 내의 상기 NAND 게이트로부터 생성되는 상기 제3 신호는, 상기 제2 신호의 논리 값에 독립적으로(independently from) 로직 하이에 상응할 수 있다.

일 실시예에서, 상기 제4 신호가 로직 하이에 상응하는 경우, 상기 보호 회로 내의 상기 제2 AND 게이트로부터 생성되는 상기 제5 신호는, 로직 하이에 상응하고, 상기 보호 회로 내의 상기 스위칭 회로는, 상기 DA에게 상기 바이어스 전압을 제공하는 것을 바이패스(bypass)하도록 구성될 수 있다.

일 실시예에서, 상기 바이어스 인에이블 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 NAND 게이트로부터 생성되는 상기 제3 신호는, 상기 제2 신호에 독립적으로 로직 하이에 상응할 수 있다.

일 실시예에서, 상기 스위칭 회로는, 상기 제5 신호가 로직 로우인 경우, 상기 PMOS 트랜지스터를 턴-온하고, 상기 NMOS 트랜지스터를 턴-오프하여 상기 바이어스 전압을 제공하는 노드와 상기 DA의 베이스 노드를 연결하고, 상기 제5 신호가 로직 하이인 경우, 상기 PMOS 트랜지스터를 턴-오프하고, 상기 NMOS 트랜지스터를 턴-온하여 상기 접지 노드와 상기 DA의 상기 베이스 노드를 연결하도록 구성될 수 있다.

일 실시예에서, 상기 PAM은, 상기 바이어스 인에이블 신호 및 상기 송신 신호의 주파수 대역을 선택하기 위한 적어도 하나의 인에이블 신호를 생성하고, 상기 LDO에게 상기 타겟 전압의 값을 지시하도록 구성되는 컨트롤러를 더 포함할 수 있다.

일 실시예에서, 상기 제2 AND 게이트와 상기 컨트롤러를 연결하는 NMOS 트랜지스터를 더 포함하고, 상기 NMOS 트랜지스터는, 상기 NAND 게이트로부터 출력되는 제3 신호에 기반하여 턴-온되거나, 턴-오프될 수 있다.

일 실시예에서, 상기 NMOS 트랜지스터는, 상기 제3 신호가 로직 하이인 경우, 상기 NMOS 트랜지스터는 상기 제2 AND 게이트와 상기 컨트롤러를 전기적으로 연결하고, 상기 제4 신호가 로직 하이인 경우, 상기 제2 AND 게이트로부터 출력되는 로직 하이의 상기 제5 신호를 상기 컨트롤러에게 제공하도록 구성될 수 있다.

일 실시예에서, 상기 PAM은, 상기 안테나와 상기 안테나 선택 모듈 사이를 연결하는 커플러를 더 포함하고, 상기 커플러는, 상기 안테나를 통해 전송되는 상기 송신 신호의 피드백 신호를 상기 적어도 하나의 프로세서에게 제공하도록 구성될 수 있다.

본 문서에 개시된 다양한 실시예들에 따른 전자 장치는 다양한 형태의 장치가 될 수 있다. 전자 장치는, 예를 들면, 휴대용 통신 장치(예: 스마트폰), 컴퓨터 장치, 휴대용 멀티미디어 장치, 휴대용 의료 기기, 카메라, 웨어러블 장치, 또는 가전 장치를 포함할 수 있다. 본 문서의 실시예에 따른 전자 장치는 전술한 기기들에 한정되지 않는다.

본 문서의 다양한 실시예들 및 이에 사용된 용어들은 본 문서에 기재된 기술적 특징들을 특정한 실시예들로 한정하려는 것이 아니며, 해당 실시예의 다양한 변경, 균등물, 또는 대체물을 포함하는 것으로 이해되어야 한다. 도면의 설명과 관련하여, 유사한 또는 관련된 구성요소에 대해서는 유사한 참조 부호가 사용될 수 있다. 아이템에 대응하는 명사의 단수 형은 관련된 문맥상 명백하게 다르게 지시하지 않는 한, 상기 아이템 한 개 또는 복수 개를 포함할 수 있다. 본 문서에서, "A 또는 B", "A 및 B 중 적어도 하나", "A 또는 B 중 적어도 하나", "A, B 또는 C", "A, B 및 C 중 적어도 하나", 및 "A, B, 또는 C 중 적어도 하나"와 같은 문구들 각각은 그 문구들 중 해당하는 문구에 함께 나열된 항목들 중 어느 하나, 또는 그들의 모든 가능한 조합을 포함할 수 있다. "제1", "제2", 또는 "첫째" 또는 "둘째"와 같은 용어들은 단순히 해당 구성요소를 다른 해당 구성요소와 구분하기 위해 사용될 수 있으며, 해당 구성요소들을 다른 측면(예: 중요성 또는 순서)에서 한정하지 않는다. 어떤(예: 제1) 구성요소가 다른(예: 제2) 구성요소에, "기능적으로" 또는 "통신적으로"라는 용어와 함께 또는 이런 용어 없이, "커플드" 또는 "커넥티드"라고 언급된 경우, 그것은 상기 어떤 구성요소가 상기 다른 구성요소에 직접적으로(예: 유선으로), 무선으로, 또는 제3 구성요소를 통하여 연결될 수 있다는 것을 의미한다.

본 문서의 다양한 실시예들에서 사용된 용어 "모듈"은 하드웨어, 소프트웨어 또는 펌웨어로 구현된 유닛을 포함할 수 있으며, 예를 들면, 로직, 논리 블록, 부품, 또는 회로와 같은 용어와 상호 호환적으로 사용될 수 있다. 모듈은, 일체로 구성된 부품 또는 하나 또는 그 이상의 기능을 수행하는, 상기 부품의 최소 단위 또는 그 일부가 될 수 있다. 예를 들면, 일실시예에 따르면, 모듈은 ASIC(application-specific integrated circuit)의 형태로 구현될 수 있다.

본 문서의 다양한 실시예들은 기기(machine)(예: 전자 장치(101)) 의해 읽을 수 있는 저장 매체(storage medium)(예: 내장 메모리(136) 또는 외장 메모리(138))에 저장된 하나 이상의 명령어들을 포함하는 소프트웨어(예: 프로그램(140))로서 구현될 수 있다. 예를 들면, 기기(예: 전자 장치(101))의 프로세서(예: 프로세서(120))는, 저장 매체로부터 저장된 하나 이상의 명령어들 중 적어도 하나의 명령을 호출하고, 그것을 실행할 수 있다. 이것은 기기가 상기 호출된 적어도 하나의 명령어에 따라 적어도 하나의 기능을 수행하도록 운영되는 것을 가능하게 한다. 상기 하나 이상의 명령어들은 컴파일러에 의해 생성된 코드 또는 인터프리터에 의해 실행될 수 있는 코드를 포함할 수 있다. 기기로 읽을 수 있는 저장 매체는, 비일시적(non-transitory) 저장 매체의 형태로 제공될 수 있다. 여기서, '비일시적'은 저장 매체가 실재(tangible)하는 장치이고, 신호(signal)(예: 전자기파)를 포함하지 않는다는 것을 의미할 뿐이며, 이 용어는 데이터가 저장 매체에 반영구적으로 저장되는 경우와 임시적으로 저장되는 경우를 구분하지 않는다.

일실시예에 따르면, 본 문서에 개시된 다양한 실시예들에 따른 방법은 컴퓨터 프로그램 제품(computer program product)에 포함되어 제공될 수 있다. 컴퓨터 프로그램 제품은 상품으로서 판매자 및 구매자 간에 거래될 수 있다. 컴퓨터 프로그램 제품은 기기로 읽을 수 있는 저장 매체(예: CD-ROM(compact disc read only memory))의 형태로 배포되거나, 또는 어플리케이션 스토어(예: 플레이 스토어??)를 통해 또는 두 개의 사용자 장치들(예: 스마트 폰들) 간에 직접, 온라인으로 배포(예: 다운로드 또는 업로드)될 수 있다. 온라인 배포의 경우에, 컴퓨터 프로그램 제품의 적어도 일부는 제조사의 서버, 어플리케이션 스토어의 서버, 또는 중계 서버의 메모리와 같은 기기로 읽을 수 있는 저장 매체에 적어도 일시 저장되거나, 임시적으로 생성될 수 있다.

다양한 실시예들에 따르면, 상기 기술한 구성요소들의 각각의 구성요소(예: 모듈 또는 프로그램)는 단수 또는 복수의 개체를 포함할 수 있으며, 복수의 개체 중 일부는 다른 구성요소에 분리 배치될 수도 있다. 다양한 실시예들에 따르면, 전술한 해당 구성요소들 중 하나 이상의 구성요소들 또는 동작들이 생략되거나, 또는 하나 이상의 다른 구성요소들 또는 동작들이 추가될 수 있다. 대체적으로 또는 추가적으로, 복수의 구성요소들(예: 모듈 또는 프로그램)은 하나의 구성요소로 통합될 수 있다. 이런 경우, 통합된 구성요소는 상기 복수의 구성요소들 각각의 구성요소의 하나 이상의 기능들을 상기 통합 이전에 상기 복수의 구성요소들 중 해당 구성요소에 의해 수행되는 것과 동일 또는 유사하게 수행할 수 있다. 다양한 실시예들에 따르면, 모듈, 프로그램 또는 다른 구성요소에 의해 수행되는 동작들은 순차적으로, 병렬적으로, 반복적으로, 또는 휴리스틱하게 실행되거나, 상기 동작들 중 하나 이상이 다른 순서로 실행되거나, 생략되거나, 또는 하나 이상의 다른 동작들이 추가될 수 있다.

Claims

전자 장치(electronic device)에 있어서,
안테나;
상기 안테나와 연결되고, 외부 전자 장치에게 전송하기 위한 송신 신호를 증폭하기 위한 PA(power amplifier) 및 보호 회로(protection circuit)를 포함하는 PAM(power amplifier module);
상기 PA에게 공급 전압을 제공하는 PMIC(power management integrated circuitry); 및
적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,
상기 보호 회로 내의 비교기를 통해, 상기 PMIC로부터 상기 PA에게 제공되는 공급 전압이, 상기 송신 신호의 송신 전력에 대응하는 타겟 전압에 도달하는 것을 식별함에 응답하여 제1 신호를 상기 보호 회로 내의 NAND 게이트에게 제공하고,
상기 NAND 게이트를 통해, 상기 제1 신호와 상기 PA에 대한 바이어스 인에이블 신호 간의 논리 연산의 결과를 지시하는 제2 신호를, 상기 보호 회로 내의 AND 게이트에게 제공하고,
상기 보호 회로 내의 피크 검출기를 통해, 상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 제3 신호를 상기 AND 게이트에게 제공하고,
상기 AND 게이트를 통해, 상기 제2 신호와 상기 제3 신호 간의 논리 연산의 결과를 지시하는 제4 신호를 상기 보호 회로 내의 스위칭 회로에게 제공하고,
상기 보호 회로 내의 상기 스위칭 회로를 통해, 상기 제4 신호에 기반하여 상기 PA에게 바이어스 전압을 인가할 것인지 여부를 식별하고,
상기 바이어스 전압이 인가된 상기 PA를 이용하여 상기 송신 신호를 상기 안테나를 통해 상기 외부 전자 장치에게 송신하도록 구성되는,
전자 장치.
청구항 1에 있어서,
상기 적어도 하나의 프로세서는,
상기 송신 신호를 듀플렉서(duplexer) 중 송신 필터를 경유하여 상기 외부 전자 장치로 송신하도록 구성되는,
전자 장치.
청구항 2에 있어서,
상기 PAM은,
상기 PA와 상기 듀플렉서를 연결하는 임피던스(impedance) 매칭 회로를 포함하고,
상기 임피던스 매칭 회로는,
상기 PA의 출력 임피던스와 상기 듀플렉서의 입력 임피던스를 일치시키기 위한 적어도 하나의 가변 커패시터(capacitor) 및 적어도 하나의 가변 인덕터(inductor)를 포함하는,
전자 장치.
청구항 1에 있어서,
상기 PAM은,
전원 전압 값을 상기 타겟 전압으로 변환하고, 상기 타겟 전압을 상기 보호 회로 내의 상기 비교기에게 제공하는 LDO(low drop out)을 더 포함하는,
전자 장치.
청구항 1에 있어서,
상기 바이어스 인에이블 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 NAND 게이트로부터 생성되는 상기 제2 신호는 로직 로우에 상응하고,
상기 보호 회로 내의 상기 AND 게이트로부터 생성되는 상기 제4 신호는, 상기 제3 신호의 논리 값에 독립적으로(independently from) 로직 로우에 상응하고,
상기 보호 회로 내의 상기 스위칭 회로는, 상기 PA에게 상기 바이어스 전압을 제공하는 것을 바이패스(bypass)하도록 구성되는,
전자 장치.
청구항 1에 있어서,
상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 상기 제3 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 AND 게이트로부터 생성되는 상기 제4 신호는, 상기 제2 신호의 논리 값에 독립적으로 로직 로우에 상응하고,
상기 보호 회로 내의 상기 스위칭 회로는, 상기 PA에게 상기 바이어스 전압을 제공하는 것을 바이패스하도록 구성되는,
전자 장치.
청구항 1에 있어서,
상기 스위칭 회로는, PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하고,
상기 PMOS 트랜지스터의 소스 노드는 상기 바이어스 전압을 제공하는 노드와 연결되고,
상기 NMOS 트랜지스터의 소스 노드는 접지 노드에 연결되는,
전자 장치.
청구항 7에 있어서,
상기 스위칭 회로는,
상기 제4 신호가 로직 로우인 경우, 상기 PMOS 트랜지스터를 턴-온하고, 상기 NMOS 트랜지스터를 턴-오프하여 상기 바이어스 전압을 제공하는 노드와 상기 PA의 베이스 노드를 연결하고,
상기 제4 신호가 로직 하이인 경우, 상기 PMOS 트랜지스터를 턴-오프하고, 상기 NMOS 트랜지스터를 턴-온하여 상기 접지 노드와 상기 PA의 상기 베이스 노드를 연결하도록 구성되는,
전자 장치.
청구항 4에 있어서,
상기 PAM은, 상기 바이어스 인에이블 신호를 생성하고, 상기 LDO에게 상기 타겟 전압의 값을 지시하도록 구성되는 컨트롤러를 더 포함하는,
전자 장치.
전자 장치(electronic device)에 있어서,
안테나;
상기 안테나와 연결되고, 외부 전자 장치에게 전송하기 위한 송신 신호를 증폭하기 위한 DA(power amplifier)와 PA(power amplifier) 및 보호 회로(protection circuit)를 포함하는 PAM(power amplifier module);
상기 DA 및 상기 PA에게 공급 전압을 제공하는 PMIC(power management integrated circuitry); 및
적어도 하나의 프로세서를 포함하고, 상기 적어도 하나의 프로세서는,
상기 보호 회로 내의 비교기를 통해, 상기 PMIC로부터 상기 DA 및 상기 PA에게 제공되는 공급 전압이, 상기 송신 신호의 송신 전력에 대응하는 타겟 전압에 도달하는 것을 식별함에 응답하여 제1 신호를 상기 보호 회로 내의 제1 AND 게이트에게 제공하고,
상기 제1 AND 게이트를 통해, 상기 제1 신호와 상기 송신 신호의 주파수 대역을 선택하기 위한 적어도 하나의 인에이블 신호 간의 논리 연산의 결과를 지시하는 제2 신호를, 상기 보호 회로 내의 NAND 게이트에게 제공하고,
상기 NAND 게이트를 통해, 상기 제2 신호와 상기 DA 및 상기 PA에 대한 바이어스 인에이블 신호 간의 논리 연산의 결과를 지시하는 제3 신호를, 상기 보호 회로 내의 제2 AND 게이트에게 제공하고,
상기 보호 회로 내의 피크 검출기를 통해, 상기 송신 신호가 상기 PAM으로 입력되는지 여부를 지시하는 제4 신호를 상기 제2 AND 게이트에게 제공하고,
상기 제2 AND 게이트를 통해, 상기 제3 신호와 상기 제4 신호 간의 논리 연산의 결과를 지시하는 제5 신호를 상기 보호 회로 내의 스위칭 회로에게 제공하고,
상기 보호 회로 내의 상기 스위칭 회로를 통해, 상기 제5 신호에 기반하여 상기 DA에게 바이어스 전압을 인가할 것인지 여부를 식별하고,
상기 바이어스 전압이 인가된 상기 DA 상기 PA를 이용하여 상기 송신 신호를 상기 안테나를 통해 상기 외부 전자 장치에게 송신하도록 구성되는,
전자 장치.
청구항 10에 있어서,
상기 PAM은,
상기 송신 신호가 전달되는 복수의 주파수 대역들 중 어느 하나를 선택하기 위한 복수의 대역 통과 필터들, 상기 PA의 출력단과 상기 복수의 대역 통과 필터들을 연결하기 위한 대역 선택 스위치, 및 상기 복수의 대역 통과 필터들과 상기 안테나를 연결하기 위한 안테나 선택 모듈을 더 포함하는,
전자 장치.
청구항 11에 있어서,
상기 PAM은,
상기 PA와 상기 대역 선택 스위치를 연결하는 임피던스(impedance) 매칭 회로를 포함하고,
상기 임피던스 매칭 회로는,
상기 PA의 출력 임피던스와 상기 대역 선택 스위치의 입력 임피던스를 일치시키기 위한 적어도 하나의 가변 커패시터 및 적어도 하나의 가변 인덕터를 포함하는,
전자 장치.
청구항 10에 있어서,
상기 PAM은,
전원 전압 값을 상기 타겟 전압으로 변환하고, 상기 타겟 전압을 상기 보호 회로 내의 상기 비교기에게 제공하는 LDO(low drop out)을 더 포함하는,
전자 장치.
청구항 10에 있어서,
상기 송신 신호의 주파수 대역을 선택하기 위한 적어도 하나의 인에이블 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 제1 AND 게이트로부터 생성되는 상기 제2 신호는 로직 로우에 상응하고,
상기 보호 회로 내의 상기 NAND 게이트로부터 생성되는 상기 제3 신호는, 상기 제2 신호의 논리 값에 독립적으로(independently from) 로직 하이에 상응하는,
전자 장치.
청구항 14에 있어서,
상기 제4 신호가 로직 하이에 상응하는 경우, 상기 보호 회로 내의 상기 제2 AND 게이트로부터 생성되는 상기 제5 신호는, 로직 하이에 상응하고,
상기 보호 회로 내의 상기 스위칭 회로는, 상기 DA에게 상기 바이어스 전압을 제공하는 것을 바이패스(bypass)하도록 구성되는,
전자 장치.
청구항 10에 있어서,
상기 바이어스 인에이블 신호가 로직 로우인 경우, 상기 보호 회로 내의 상기 NAND 게이트로부터 생성되는 상기 제3 신호는, 상기 제2 신호에 독립적으로 로직 하이에 상응하는,
전자 장치.
청구항 16에 있어서,
상기 제4 신호가 로직 하이에 상응하는 경우, 상기 보호 회로 내의 상기 제2 AND 게이트로부터 생성되는 상기 제5 신호는, 로직 하이에 상응하고,
상기 보호 회로 내의 상기 스위칭 회로는, 상기 DA에게 상기 바이어스 전압을 제공하는 것을 바이패스(bypass)하도록 구성되는,
전자 장치.
청구항 10에 있어서,
상기 스위칭 회로는, PMOS 트랜지스터 및 NMOS 트랜지스터를 포함하고,
상기 PMOS 트랜지스터의 소스 노드는 상기 바이어스 전압을 제공하는 노드와 연결되고,
상기 NMOS 트랜지스터의 소스 노드는 접지 노드에 연결되는,
전자 장치.
청구항 18에 있어서,
상기 스위칭 회로는,
상기 제5 신호가 로직 로우인 경우, 상기 PMOS 트랜지스터를 턴-온하고, 상기 NMOS 트랜지스터를 턴-오프하여 상기 바이어스 전압을 제공하는 노드와 상기 DA의 베이스 노드를 연결하고,
상기 제5 신호가 로직 하이인 경우, 상기 PMOS 트랜지스터를 턴-오프하고, 상기 NMOS 트랜지스터를 턴-온하여 상기 접지 노드와 상기 DA의 상기 베이스 노드를 연결하도록 구성되는,
전자 장치.
청구항 13에 있어서,
상기 PAM은, 상기 바이어스 인에이블 신호 및 상기 송신 신호의 주파수 대역을 선택하기 위한 적어도 하나의 인에이블 신호를 생성하고, 상기 LDO에게 상기 타겟 전압의 값을 지시하도록 구성되는 컨트롤러를 더 포함하는,
전자 장치.