KR20230073304A - 가변 리프레시 레이트들을 갖는 디스플레이 시스템들에 대한 비디오 타이밍 - Google Patents

가변 리프레시 레이트들을 갖는 디스플레이 시스템들에 대한 비디오 타이밍 Download PDF

Info

Publication number
KR20230073304A
KR20230073304A KR1020237013721A KR20237013721A KR20230073304A KR 20230073304 A KR20230073304 A KR 20230073304A KR 1020237013721 A KR1020237013721 A KR 1020237013721A KR 20237013721 A KR20237013721 A KR 20237013721A KR 20230073304 A KR20230073304 A KR 20230073304A
Authority
KR
South Korea
Prior art keywords
per frame
refresh
lines per
refresh rates
prime factors
Prior art date
Application number
KR1020237013721A
Other languages
English (en)
Inventor
데이비드 아이. 제이. 글렌
Original Assignee
에이티아이 테크놀로지스 유엘씨
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 에이티아이 테크놀로지스 유엘씨 filed Critical 에이티아이 테크놀로지스 유엘씨
Publication of KR20230073304A publication Critical patent/KR20230073304A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/003—Details of a display terminal, the details relating to the control arrangement of the display terminal and to the interfaces thereto
    • G09G5/006—Details of the interface to the display terminal
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2310/00—Command of the display device
    • G09G2310/08—Details of timing specific for flat panels, other than clock recovery
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2320/00—Control of display operating conditions
    • G09G2320/10—Special adaptations of display systems for operation with variable images
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2340/00—Aspects of display data processing
    • G09G2340/04—Changes in size, position or resolution of an image
    • G09G2340/0407—Resolution change, inclusive of the use of different resolutions for different screen areas
    • G09G2340/0435—Change or adaptation of the frame rate of the video stream
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/02—Graphics controller able to handle multiple formats, e.g. input or output formats
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2360/00—Aspects of the architecture of display systems
    • G09G2360/08—Power processing, i.e. workload management for processors involved in display operations, such as CPUs or GPUs
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G5/00—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators
    • G09G5/36—Control arrangements or circuits for visual indicators common to cathode-ray tube indicators and other visual indicators characterised by the display of a graphic pattern, e.g. using an all-points-addressable [APA] memory
    • G09G5/363—Graphics controllers

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Computer Hardware Design (AREA)
  • General Physics & Mathematics (AREA)
  • Theoretical Computer Science (AREA)
  • Controls And Circuits For Display Device (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)
  • Computer Graphics (AREA)
  • Transforming Electric Information Into Light Information (AREA)

Abstract

디스플레이 시스템(100)은 복수의 리프레시 레이트를 포함하는 가변 리프레시 레이트를 지원한다. GPU(graphics processing unit)(140)와 같은 소스는 리프레시 레이트들 중 선택된 리프레시 레이트로 디스플레이 시스템에 프레임들을 제공한다. 리프레시 레이트들은 대응하는 복수의 소인수들로 인수분해된다. 복수의 리프레시 레이트들로 제공된 프레임들 내의 프레임 당 복수의 라인들의 수들은 복수의 리프레시 레이트들의 하나 이상의 비율들, 복수의 소인수들, 및 복수의 리프레시 레이트들로 프레임들을 디스플레이 시스템에 제공하기 위한 라인 레이트에 기초하여 결정된다. 그런 다음, 소스는 어느 리프레시 레이트가 선택되는지에 관계없이 동일한 라인 레이트를 사용하여 복수의 리프레시 레이트들 중 하나의 리프레시 레이트로 프레임들을 디스플레이 시스템에 선택적으로 제공한다. 또한, 프레임 당 라인들의 수는 리프레시 레이트들로 제공되는 프레임들에 대한 정수일 수 있다.

Description

가변 리프레시 레이트들을 갖는 디스플레이 시스템들에 대한 비디오 타이밍
디스플레이 시스템은 전형적으로 그래픽 프로세싱 유닛(GPU)과 같은 프로세서에 의해 렌더링되고 프레임들의 스트림으로 스크린에 제공되는 비디오를 디스플레이하는 스크린을 포함한다. 디스플레이 비디오 타이밍은 프레임 레이트(또는 리프레시 레이트(refresh rate)), 프레임 내의 라인 당 픽셀들의 수(HTotal), 프레임 당 라인들의 수(VTotal), 및 리프레시 레이트, 라인 당 픽셀들의 수, 및 프레임 당 라인들의 수의 곱과 동일한 픽셀 클록 레이트(PClk)에 의해 결정된다. 라인 당 픽셀들의 수는 이미지들을 생성하기 위해 사용되는 픽셀 값들을 포함하는 수평 활성 영역(horizontal active region) 및 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수평 블랭킹 영역(horizontal blanking region)을 포함한다. 따라서, 라인 당 픽셀들의 총 수는 수평 액티브 영역의 픽셀들과 수평 블랭킹 영역의 픽셀들의 합과 같다. 프레임 당 라인들의 수는 픽셀 값들을 포함하는 수직 활성 영역(vertical active region) 및 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수직 블랭킹 영역(vertical blanking region)을 포함한다. 따라서, 프레임 당 라인들의 총 수는 수직 활성 영역 내의 라인들과 수직 블랭킹 영역 내의 라인들의 합과 동일하다. 예를 들어, 고해상도 프레임은 픽셀들의 값들을 포함하는 1080개의 활성 수직 라인들 및 45개의 수직 블랭킹 라인들을 사용하여 이미지를 표현할 수 있다. 프레임에 대한 라인 레이트는 픽셀 클록 레이트를 라인 당 픽셀들의 수로 나눈 것, 또는 등가적으로, 리프레시 레이트와 프레임 당 라인들의 수의 곱으로서 정의된다.
첨부 도면을 참조함으로써 본 개시가 보다 잘 이해되고, 그의 많은 특징 및 이점이 당업자에게 명백해진다. 상이한 도면에서의 동일한 도면 부호의 사용은 유사하거나 동일한 아이템을 나타낸다.
도 1은 일부 실시예들에 따른 가변 리프레시 레이트(variable refresh rate)들의 소인수(prime factor)들에 기초하여 결정되는 공통 라인 레이트를 사용하여 가변 리프레시 레이트들로 프레임들을 생성하고 디스플레이하는 프로세싱 시스템의 블록도이다.
도 2는 일부 실시예에 따른 GPU에 의해 생성되고 디스플레이 시스템에 제공되는 프레임의 블록도이다.
도 3은 일부 실시예들에 따른 상이한 리프레시 레이트들로 제공되는 프레임들에 대한 프레임 당 라인들의 수들을 결정하는 방법의 흐름도이다.
도 4는 일부 실시예들에 따른 리프레시 레이트를 변경하는 것에 응답하여 프레임 당 라인들의 수들을 수정하는 방법의 흐름도이다.
소스 (예를 들어, GPU 또는 다른 프로세서)는 소스 타이밍(source timing)에 의해 결정되는 리프레시 레이트로 프레임들을 제공한다. 디스플레이 시스템의 타이밍은 소스 타이밍에 동기화된다. 예를 들어, 소스는 60 헤르츠 (Hz)에서 프레임들을 제공할 수 있고, 디스플레이 시스템은 GPU에 동기화되는 시간에 60 Hz에서 프레임들을 판독/디스플레이할 수 있다. 그러나, 비디오는 상이한 소스들에 의해 상이한 리프레시 레이트들로 캡처(capture)되거나 생성된다. 예를 들어, 비디오는 전형적으로 유럽 및 일본과 같은 일부 지리적 영역에서 50 Hz로 렌더링되는 반면, 비디오는 북아메리카와 같은 다른 지리적 영역에서 60 Hz로 렌더링된다. 따라서, 디스플레이 시스템들은 가변 리프레시 레이트들을 구현하여 리프레시 레이트가 예를 들어, 50 Hz로부터 60 Hz로 그리고 그 반대로 변화하게 한다. 가변 리프레시 레이트들을 구현하는 소스 및 디스플레이 시스템들은 전형적으로 상이한 리프레시 레이트들에 대해 동일한 픽셀 클록 레이트 및 라인 당 동일한 수의 픽셀들을 사용한다. 따라서, 프레임 당 라인들의 수는 고정된 픽셀 클록 레이트 및 라인 당 픽셀들의 수를 보존하기 위해, 즉 일정한 라인 레이트(line rate)를 유지하기 위해, 변화하는 리프레시 레이트에 응답하여 변화한다. 프레임 당 라인들의 수의 변화는 리프레시 레이트들의 비율에 의해 결정되고, 따라서 제1 리프레시 레이트로부터 제2 리프레시 레이트로의 리프레시 레이트의 변화는 전형적으로 제2 리프레시 레이트로 프레임 당 라인들의 분수(fractional number)를 초래한다. 디스플레이 시스템들은 프레임 당 라인들의 분수를 (타겟 리프레시 레이트보다 높거나 낮은 리프레시 레이트에 대응하는) 위로 또는 아래로 반올림(rounding)하거나 짝수/홀수 프레임들에 대한 프레임 당 라인들의 수의 정수 값들 사이에서 디더링(dithering)하는 것을 포함하는 기술들을 사용하여 분수 라인 레이트를 고려한다. 또한, 디스플레이 시스템들은 프레임 당 라인 수 또는 리프레시 레이트에서의 변화를 검출하는 것에 응답하여 모드 리셋(mode reset)을 수행하며, 이는 최대 수 초의 디스플레이 중단들을 야기한다.
도 1 내지 도 4는 디스플레이 시스템에 의해 지원되는 리프레시 레이트들의 세트에 대해 동일한 라인 레이트를 구현함으로써 리프레시 레이트의 변화에 응답하여 모드 리셋을 요구하지 않는 디스플레이 시스템의 실시예들을 개시한다. 본 명세서에서 사용되는, 용어 "라인 레이트(line rate)"는 스크린 상에 프레임들을 제시하기 위해 디스플레이 시스템에 의해 사용되는 리프레시 레이트와 그래픽 프로세싱 유닛(GPU)과 같은 소스에 의해 제공되는 프레임 당 라인들의 수의 곱을 지칭한다. 일부 실시예들에서, 디스플레이 시스템에 제공되는 프레임들은 세트 내의 리프레시 레이트들의 적어도 하나의 비율에 의해 결정되는 프레임 당 라인들의 수들을 포함한다. 리프레시 레이트들의 세트에 대해 사용되는 프레임 당 라인들의 수는 라인 레이트가 리프레시 레이트들의 세트에 대해 일정하도록 선택된다. 또한, 세트 내의 리프레시 레이트들과 연관된 프레임 당 라인들의 수들은 프레임 당 라인들의 수들이 정수 값들인 것을 보장하기 위해 리프레시 레이트들의 소인수들에 기초하여 결정된다. 예를 들어, 세트가 제1 리프레시 레이트 및 제2 리프레시 레이트를 포함하는 경우, 제1 리프레시 레이트로 제공된 프레임들은 프레임 당 라인들의 제1 수를 포함하고, 제2 리프레시 레이트로 제공된 프레임들은 프레임 당 라인들의 제1 수에 제1 리프레시 레이트에 대한 제2 리프레시 레이트의 비율로 곱해진 것과 같은 프레임 당 라인들의 제2 수를 포함한다. 비율의 분자 및 분모의 소인수들(각각 제2, 더 높은 리프레시 레이트 및 제1, 더 낮은 리프레시 레이트)이 또한 개별적으로 프레임 당 라인들의 제1 및 제2 수들의 소인수들인 경우, 프레임 당 라인들의 제1 및 제2 수들은 정수 값들로 보장된다. 소스 및 디스플레이 시스템의 일부 실시예들은 2개 초과의 리프레시 레이트들을 구현하며, 이 경우 반복 프로세스는 리프레시 레이트들에 의해 공유되는 공통 소인수(common prime factor)들을 찾기 위해 사용된다. 또한, 소인수는 프레임 당 라인 수가 이들 소인수를 갖도록 선택된다. 일부 실시예들에서, 세트 내의 리프레시 레이트들과 연관된 프레임 당 라인들의 수들은 수직 활성 영역 내의 동일한 수의 라인들 및 수직 블랭킹 영역 내의 상이한 수의 라인들을 포함한다. 따라서, 다수의 리프레시 레이트들은 모든 리프레시 레이트들에 대해 프레임 당 정수의 라인들 및 공통 라인 레이트가 지원된다.
도 1은 일부 실시예들에 따른 가변 리프레시 레이트들의 소인수들에 기초하여 결정되는 공통 라인 레이트를 사용하여 가변 리프레시 레이트들로 프레임들을 생성하고 디스플레이하는 프로세싱 시스템(100)의 블록도이다. 프로세싱 시스템(100)은 동적 랜덤 액세스 메모리(DRAM)와 같은 비일시적 컴퓨터 판독가능 매체를 사용하여 구현되는 시스템 메모리(105) 또는 다른 저장 컴포넌트를 포함하거나 이에 대한 액세스를 갖는다. 그러나, 메모리(105)의 일부 실시예는 정적 RAM(SRAM), 비휘발성 RAM 등을 포함하는 다른 유형의 메모리를 사용하여 구현된다. 또한, 처리 시스템(100)은 메모리(105)와 같은 처리 시스템(100)에서 구현되는 엔티티 간의 통신을 지원하기 위한 버스(110)를 포함한다. 처리 시스템(100)의 일부 실시예는 명확성을 위해 도 1에 도시되지 않은 다른 버스, 브릿지, 스위치, 라우터 등을 포함한다.
프로세싱 시스템(100)은 적어도 하나의 중앙 프로세싱 유닛(CPU)(115)을 포함한다. CPU(115)의 일부 실시예는 명령어들을 동시에 또는 병렬로 실행하는 다수의 프로세싱 엘리먼트(명확성을 위해 도 1에 도시되지 않음)를 포함한다. 프로세싱 엘리먼트들은 프로세서 코어들, 컴퓨트 유닛들, 또는 다른 용어들을 사용하는 것으로 지칭된다. CPU(115)는 버스(110)에 연결되고 버스(110)를 통해 메모리(105)와 통신한다. CPU(115)는 메모리(105)에 저장된 프로그램 코드(120)와 같은 명령어들을 실행하고, CPU(115)는 실행된 명령어들의 결과들과 같은 정보를 메모리(105)에 저장한다. CPU(115)는 또한 드로우 콜들(draw calls)을 발행함으로써 그래픽 프로세싱을 개시할 수 있다.
입력/출력(I/O) 엔진(125)은 키보드, 마우스, 프린터, 외부 디스크 등과 같은 프로세싱 시스템(100)의 다른 엘리먼트 뿐만 아니라 디스플레이 시스템(130)과 관련된 입력 또는 출력 동작을 처리한다. 디스플레이 시스템(130)은 디스플레이 시스템(130)이 최대 리프레시 레이트까지의 범위 내의 리프레시 레이트들로 프레임들을 제시할 수 있도록 가변 리프레시 레이트를 지원한다. 예를 들어, 디스플레이 시스템(130)은 24Hz, 25Hz, 30Hz, 50Hz, 60Hz, 100Hz, 및 120Hz의 리프레시 레이트들을 지원할 수 있다. 가변 리프레시 레이트는 디스플레이 시스템(130)의 최대 리프레시 레이트에 대응하는 최소 수직 블랭킹 영역에서 시작하는 범위 내에 있는 가변 수직 블랭킹 영역에 대응한다. 일부 실시예들에서, 리프레시 레이트들은 디스플레이 시스템(130)에 그것의 E-EDID(Enhanced Extended Display Identification Data)를 쿼리(query)하고 EDID 응답으로부터 리프레시 레이트들을 결정함으로써 결정된다. I/O 엔진(125)이 버스(110)에 연결된 메모리(105), CPU(115), 또는 다른 엔티티들과 통신하도록 I/O 엔진(125)은 버스(110)에 결합된다. 예시된 실시예에서, I/O 엔진(125)은 컴팩트 디스크(CD), 디지털 비디오 디스크(DVD) 등과 같은 비일시적 컴퓨터 판독가능 매체를 사용하여 구현되는 외부 저장 컴포넌트(135) 상에 저장된 정보를 판독한다. I/O 엔진(125)은 또한 CPU(115)에 의한 프로세싱 결과와 같은 정보를 외부 저장 컴포넌트(135)에 기록한다.
프로세싱 시스템 (100)은 디스플레이 시스템 (130)에 의한 프리젠테이션을 위해 이미지들을 렌더링하는 적어도 하나의 GPU (140)를 포함한다. 예를 들어, GPU(140)는 렌더링된 객체를 나타내는 이미지를 디스플레이하기 위해 픽셀 값을 사용하는 디스플레이 시스템(130)에 제공되는 픽셀 값을 생성하기 위해 객체를 렌더링한다. GPU(140)는 명령어들을 동시에 또는 병렬로 실행하는 컴퓨팅 유닛들의 어레이(142)와 같은 하나 이상의 프로세싱 엘리먼트들을 포함한다. GPU(140)의 일부 실시예들은 범용 컴퓨팅을 위해 사용된다. 예시된 실시예에서, GPU(140)는 버스(110)를 통해 메모리(105)(및 버스(110)에 연결된 다른 엔티티들)와 통신한다. 그러나, GPU(140)의 일부 실시예는 직접 연결을 통해 또는 다른 버스, 브리지, 스위치, 라우터 등을 통해 메모리(105)와 통신한다. GPU(140)는 메모리(105)에 저장된 명령어들을 실행하고, GPU(140)는 실행된 명령어들의 결과들과 같은 정보를 메모리(105)에 저장한다. 예를 들어, 메모리(105)는 GPU(140)에 의해 실행될 프로그램 코드를 나타내는 명령어들의 사본(145)을 저장한다. GPU(140)는 또한 타이밍 기준(timing reference)(144)을 포함한다.
GPU(140)는 디스플레이 시스템(130)에 제공되는 프레임들의 스트림(stream)을 생성한다. 디스플레이 시스템(130)의 일부 실시예들은 GPU(140)로부터 수신된 스트림에 프레임들을 저장하는 버퍼(150)를 포함한다. 디스플레이 시스템(130)은 또한 버퍼(150)로부터 프레임들 내의 픽셀 값들을 독출하고 그 값들을 사용하여 스크린(154) 상에 이미지를 디스플레이(또는 그에 이미지를 제시)하는 디스플레이 제어기(152)를 포함한다. 디스플레이 제어기(152)는 스크린(154)에 결합하도록 구성된 (HDMI 또는 DisplayPort 인터페이스와 같은) 디스플레이 인터페이스(153)를 통해 프레임들을 제공한다. 디스플레이 시스템(130)은 또한 정상 동작 동안 GPU 타이밍 기준(144)에 동기화되는 타이밍 기준(156)을 포함한다. 예를 들어, GPU(140)는 60Hz에서 프레임들을 생성하고, 프레임들을 60Hz에서 스크린(154) 상에 디스플레이하거나 제시하는 디스플레이 시스템(130)에 프레임들을 제공할 수 있다. 타이밍 기준(156)의 일부 실시예들은, 예를 들어, 애플리케이션-특정 집적 회로(ASIC) 또는 다른 회로로서 타이밍 제어기(TCON) 칩(157)에서 구현되며, 이는 또한 본 명세서에서 논의되는 바와 같이, 디스플레이 시스템(130)에 대한 타이밍 및 동기화 동작들을 수행한다. 디스플레이 시스템(130)은 또한 GPU(140)로부터 수신된 프레임들 내의 정보를 스크린(154)의 픽셀 밀도로 스케일링하는 모니터 스케일러(monitor scaler)(158)를 포함한다.
GPU(140)에 의해 생성되고 디스플레이 시스템(130)에 의해 디스플레이되는 프레임들은 프레임 내의 라인 당 픽셀들의 수(HTotal), 프레임 당 라인들의 수(VTotal), 및 리프레시 레이트, 라인 당 픽셀들의 수, 및 프레임 당 라인들의 수의 곱과 동일한 픽셀 클록 레이트(PClk)에 의해 특징지어진다. 프레임에 대한 라인 레이트는 픽셀 클록 레이트를 라인 당 픽셀들의 수로 나눈 것, 또는 등가적으로, 리프레시 레이트와 프레임 당 라인들의 수의 곱으로서 정의된다. GPU(140) 및 디스플레이 시스템(130)에 의해 사용되는 리프레시 레이트들은 대응하는 복수의 소인수들로 인수 분해(factor)된다. 예를 들어, 50 Hz의 프레임 레이트는 소인수(5, 2)를 갖고 60 Hz의 프레임 레이트는 소인수(2, 3, 5)를 갖는다. 다수의 리프레시 레이트들로 GPU(140)에 의해 제공되는 프레임들 내의 프레임 당 라인들의 수들은 리프레시 레이트들의 비율들, 리프레시 레이트들의 소인수들, 및 상이한 리프레시 레이트들로 프레임들을 디스플레이 시스템에 제공하기 위한 공통 라인 레이트에 기초하여 결정된다. GPU(140)는 어느 리프레시 레이트가 선택되는지에 관계없이 동일한 라인 레이트를 사용하여 리프레시 레이트들 중 선택된 리프레시 레이트로 프레임들을 디스플레이 시스템(130)에 제공한다. 또한, 라인 레이트는 리프레시 레이트들로 제공되는 프레임들에 대한 정수이다.
도 2는 일부 실시예에 따른 GPU에 의해 생성되고 디스플레이 시스템에 제공되는 프레임(200)의 블록도이다. 프레임(200)은 도 1에 도시된 GPU(140)의 일부 실시예들에 의해 생성(예를 들어, 렌더링)되고, 도 1에 도시된 디스플레이 시스템(130)의 일부 실시예들에 의해 디스플레이되거나 제시된다.
프레임(200)은 픽셀들(202)(명료함을 위해 단지 하나가 참조 부호로 표시됨)의 라인들(201)(명료함을 위해 단지 하나가 참조 부호로 표시됨)로 파티션된다. 각각의 라인(201)은 라인 당 픽셀들의 수(205)(HTotal)를 포함한다. 라인 당 픽셀들의 수(205)는 (오픈(open) 박스들에 의해 표시된) 이미지들을 생성하기 위해 사용되는 픽셀 값들을 포함하는 수평 활성 영역(210) 및 (빗금친(hatched) 박스들에 의해 표시된) 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수평 블랭킹 영역(215)을 포함한다. 프레임(200)은 또한 프레임 당 라인들의 수(220)(VTotal)를 포함한다. 프레임 당 라인들의 수(220)는 (오픈된 박스들에 의해 표시된) 픽셀 값들을 포함하는 수직 활성 영역(225) 및 (빗금된 박스들에 의해 표시된) 디지털 오디오 또는 메타데이터와 같은 다른 정보를 전달하는 수직 블랭킹 영역(230)을 포함한다. 따라서, 프레임 당 라인들의 총 수(220)는 수직 활성 영역(225) 내의 라인들과 수직 블랭킹 영역(230) 내의 라인들의 합과 같다. 예를 들어, 고화질 프레임은 픽셀 값을 포함하는 1080개의 활성 수직 라인과 45개의 수직 블랭킹 라인을 사용하여 이미지를 나타낼 수 있다.
GPU는 리프레시 레이트로 프레임(200)을 제공한다(그리고 디스플레이 시스템은 프레임(200)을 제시한다). 따라서, 프레임(200)은 리프레시 레이트, 라인 당 픽셀들의 수(205), 및 프레임 당 라인들의 수(220)의 곱과 동일한 픽셀 클록 레이트(PClk)에 의해 특징지어진다. 프레임(200)에 대한 라인 레이트는 픽셀 클록 레이트를 라인 당 픽셀들의 수(205)로 나눈 것 또는 동등하게, 리프레시 레이트와 프레임 당 라인들의 수(220)의 곱으로서 정의된다.
프레임(200)을 제시하는 디스플레이 시스템은 가변 리프레시 레이트들을 지원한다. 따라서, GPU는 디스플레이 시스템에 의해 지원되는 가변 리프레시 레이트들에 대응하는 상이한 리프레시 레이트들로 프레임(200)을 렌더링한다. 프레임(200)의 특성들은 프레임(200)을 렌더링하기 위해 사용되는 가변 리프레시 레이트에 기초하여 수정되고, 디스플레이 시스템에서 프레임(200)을 제시한다. 상이한 리프레시 레이트들에 대해 프레임(200)에 포함되는 프레임 당 라인들의 수(220)는 리프레시 레이트들의 비율들, 리프레시 레이트들의 소인수들, 및 상이한 리프레시 레이트들로 프레임들을 디스플레이 시스템에 제공하기 위한 공통 라인 레이트에 기초하여 결정된다. 예를 들어, 디스플레이 시스템이 50Hz 및 60Hz의 리프레시 레이트들을 지원하는 경우, 지원되는 리프레시 레이트들의 비율은 5/6이다. 따라서, 상이한 리프레시 레이트들로 사용되는 프레임 당 라인들의 수들(220)은 지원되는 리프레시 레이트들의 비율에 대응하는 소인수들을 갖도록 선택된다. 예를 들어, 프레임(200)에 대한 수(220)는 다음과 같이 선택된다:
Figure pct00001
그리고 프레임(200)에 대한 수(220)는 다음과 같이 선택된다:
Figure pct00002
따라서, 수(220)는 양쪽 리프레시 레이트들에 대한 정수이며, 프레임(200)은 양쪽 리프레시 레이트들에 대한 공통 라인 레이트를 갖는다:
Figure pct00003
일부 실시예들에서, 프레임(200)의 파라미터들은 더 큰 범위의 리프레시 레이트들에 대한 공통 라인 레이트를 제공하도록 선택된다. 예를 들어, 디스플레이 시스템에 의해 지원되는 프레임 레이트 세트가 리프레시 레이트들 24 Hz, 25 Hz, 및 30 Hz를 포함하면, 리프레시 레이트들의 비율들은 다음과 같다:
Figure pct00004
30 Hz의 리프레시 레이트에 대한 프레임(200)에서의 라인들의 수(220)는 소인수들(5, 4 = 22)을 갖도록 선택되어, 프레임(200)은 30 Hz에서 프레임(200)과 동일한 라인 레이트 및 픽셀 클록을 사용하여 24 Hz 및 25 Hz에서 생성된다. 이 경우, 상이한 리프레시 레이트들에 대한 라인들의 수들(220)은 다음과 같다:
Figure pct00005
상이한 리프레시 레이트(refresh rate)(VTotal24, VTotal25, VTotal30)에서 프레임(200)의 라인 수(220)는 리프레시 레이트 값이 소인수(5, 4=22)를 가지므로 모두 정수이다. 예를 들어, 수(220)는 다음 값을 가질 수 있다:
Figure pct00006
상기와 같은 라인의 수(220)를 갖는 프레임(200)은 또한 동일한 라인 레이트를 갖는다 :
Figure pct00007
위에서 논의된 예들은 2개 및 3개의 상이한 리프레시 레이트들을 포함하지만, 이들 기술들의 일부 실시예들은 더 큰 세트들의 리프레시 레이트들에 적용된다. 또한, 소인수들(7, 11, 및 13)을 포함하지만 이에 제한되지 않는 다른 소인수들이 또한 사용될 수 있다.
일부 실시예들에서, 라인들의 수(220)는 라인들의 최소 수를 초과하도록 제한된다. 예를 들어, 수직 블랭킹 영역(230) 내의 픽셀들은 오디오 정보를 전달하는 데 사용될 수 있다. 따라서, 최소 라인 수는 라인 당 또는 프레임 당 요구되는(또는 최소) 오디오 대역폭에 기초하여 설정될 수 있다. 일부 실시예들에서, 라인 당 픽셀들의 수(205)는 요구되는 오디오 대역폭 또는 다른 오버헤드(overhead) 요건들에 의해 제한된다. 일부 실시예들에서, 프레임(200)에 대한 픽셀 레이트는 타이밍 디스크립터(timing descriptor)에 정의된 파라미터들에 기초하여 제한된다. 예를 들어, E-EDID(Enhanced Extended Display Identification Data)에서 정의된 18-바이트 DTD(detailed timing descriptor) 구조는 픽셀 레이트들이 10 kPix/s(kilo-pixels per second)의 관점에서, 예를 들어 0.01 MPix/s 내지 655.35 MPix/s의 범위 내에서 지정될 수 있게 한다. 다른 예의 경우, E-EDID에서 정의된 20-바이트 DTD 구조는 픽셀 레이트들이 1 kPix/s의 관점에서, 예를 들어, 0.001 MPix/s 내지 16777.216 MPix/s의 범위 내에서 지정될 수 있게 한다.
도 3은 일부 실시예들에 따른 상이한 리프레시 레이트들로 제공되는 프레임들에 대한 프레임 당 라인들의 수들을 결정하는 방법(300)의 흐름도이다. 방법(300)은 도 1에 도시된 프로세싱 시스템(100)의 일부 실시예들로 구현된다.
블록(310)에서, 프로세싱 시스템은 디스플레이 시스템에 의해 지원되는 제1 리프레시 레이트와 제2 리프레시 레이트 사이의 비율을 결정한다. 예를 들어, 본 명세서에서 논의된 바와 같이, 50 Hz 리프레시 레이트와 60 Hz 리프레시 레이트 사이의 비율은 5/6이다.
블록(315)에서, 프로세싱 시스템은 리프레시 레이트들의 소인수(prime factor)들을 결정한다. 예를 들어, 50 Hz 리프레시 레이트의 소인수들은 (5, 2) 이고, 60 Hz 리프레시 레이트의 소인수들은 (5, 3, 2) 이다.
블록(320)에서, 프로세싱 시스템은 제1 리프레시 레이트로 제공된 프레임들에 대한 프레임 당 라인들의 제1 수 및 제2 리프레시 레이트로 제공된 프레임들에 대한 프레임 당 라인들의 제2 수를 결정한다. 프레임 당 라인들의 제1 및 제2 수는 리프레시 레이트들의 비율 및 소인수들에 기초하여 결정된다. 예를 들어, 프레임 당 라인들의 제1 수는 제2 리프레시 레이트와 하나 이상의 소인수들을 공유하는 값을 갖도록 선택되고, 프레임 당 라인들의 제2 수는 제1 리프레시 레이트와 하나 이상의 소인수들을 공유하는 값을 갖도록 선택된다. 따라서, 프레임 당 라인들의 제1 및 제2 수는 정수이며 동일한 라인 레이트를 생성한다. 프레임 당 라인들의 제1 및 제2 수는 또한 프레임 당 라인들의 제1 및 제2 수를 갖는 프레임의 라인 레이트가 둘 모두 공통 라인 레이트와 동일하도록 결정된다.
도 4는 일부 실시예들에 따른 리프레시 레이트를 변경하는 것에 응답하여 프레임 당 라인들의 수를 수정하는 방법(400)의 흐름도이다. 방법(400)은 도 1에 도시된 프로세싱 시스템(100)에서 CPU(115) 또는 GPU(140)의 일부 실시예와 같은 프로세싱 유닛에서 구현된다.
블록(405)에서, GPU와 같은 프로세싱 유닛은 제1 리프레시 레이트로 프레임들을 렌더링하고 프레임들을 디스플레이 시스템에 제공한다. 디스플레이 시스템은 가변 리프레시 레이트 시스템이고, 제1 리프레시 레이트는 디스플레이 시스템에 의해 지원되는 리프레시 레이트들의 세트 중 하나이다. 본 명세서에서 논의된 바와 같이, 프레임들은 처음에, 디스플레이 시스템에 의해 지원되는 세트 내의 리프레시 레이트들의 하나 이상의 비율들, 리프레시 레이트들의 소인수들, 및 세트 내의 모든 리프레시 레이트들로 프레임들을 디스플레이 시스템에 제공하기 위한 공통 라인 레이트에 기초하여 결정되는 프레임 당 라인들의 제1 수를 포함한다.
결정 블록(410)에서, 프로세싱 유닛 및 디스플레이 시스템은 리프레시 레이트의 변화가 있었는지 여부를 결정한다. 변화가 없었다면, 방법(400)은 리프레시 레이트의 변화들에 대해 계속 모니터링한다. 리프레시 레이트의 변화가 검출되면, 방법(400)은 블록(415)으로 이동한다.
블록(415)에서, 프로세싱 유닛은 프레임 당 라인들의 제2 수를 갖는 프레임들을 제공한다. 프로세싱 유닛은 제1 리프레시 레이트와는 상이한 제2 리프레시 레이트로 프레임들을 렌더링한다. 프레임 당 라인들의 제2 수는 본 명세서에서 논의된 바와 같이, 제2 리프레시 레이트 및 라인 레이트에 기초하여 결정된다.
블록(420)에서, 프로세싱 유닛은 제2 리프레시 레이트로 프레임들을 제시하거나 디스플레이하는 디스플레이 유닛에 프레임들을 제공한다. 제1 및 제2 리프레시 레이트들로 송신된 프레임들 내의 프레임 당 라인들의 제1 및 제2 수들은 리프레시 레이트들의 하나 이상의 비율들, 리프레시 레이트들의 소인수들, 및 공통 라인 레이트에 기초하여 결정된다. 따라서, 라인 레이트들은 정수들이고, 디스플레이 시스템은 분수 라인 레이트들을 고려할 필요가 없다. 또한, 디스플레이 시스템은 리프레시 레이트 또는 프레임 당 라인 수의 변화를 검출한 것에 응답하여 모드 리셋을 수행하지 않는다.
컴퓨터 판독 가능 저장 매체는 명령어 및/또는 데이터를 컴퓨터 시스템에 제공하기 위해 사용되는 동안 컴퓨터 시스템에 의해 액세스 가능한 임의의 비일시적 저장 매체, 또는 비일시적 저장 매체의 조합을 포함할 수 있다. 그러한 저장 매체는 광 매체(예를 들어, 콤팩트 디스크(CD), 디지털 다기능 디스크(DVD), 블루레이 디스크), 자기 매체(예를 들어, 플로피 디스크, 자기 테이프, 또는 자기 하드 드라이브), 휘발성 메모리(예를 들어, 랜덤 액세스 메모리(RAM) 또는 캐시), 비휘발성 메모리(예를 들어, 판독 전용 메모리(ROM) 또는 플래시 메모리), 또는 미세전자기계 시스템(MEMS)-기반 저장 매체를 포함할 수 있지만, 이로 제한되지 않는다. 컴퓨터 판독 가능 저장 매체는 컴퓨팅 시스템에 내장되거나(예를 들어, 시스템 RAM 또는 ROM), 컴퓨팅 시스템에 고정적으로 부착되거나(예를 들어, 자기 하드 드라이브), 컴퓨팅 시스템에 제거 가능하게 부착되거나(예를 들어, 광 디스크 또는 범용 직렬 버스(USB)-기반 플래시 메모리), 유선 또는 무선 네트워크를 통해 컴퓨터 시스템에 결합(예를 들어, 네트워크 액세스 가능한 저장소(NAS))될 수 있다.
일부 실시예들에서, 전술된 기술의 특정 양태는 소프트웨어를 실행하는 처리 시스템의 하나 이상의 프로세서에 의해 구현될 수 있다. 소프트웨어는 비일시적 컴퓨터 판독 가능 저장 매체에 저장되거나 달리 유형적으로 구현된 실행 가능 명령어의 하나 이상의 세트를 포함한다. 소프트웨어는 하나 이상의 프로세서에 의해 실행될 때, 전술된 기술의 하나 이상의 양태를 수행하도록 하나 이상의 프로세서를 조작하는 명령어 및 특정 데이터를 포함할 수 있다. 비일시적 컴퓨터 판독 가능 저장 매체는, 예를 들어, 자기 또는 광 디스크 저장 장치, 플래시 메모리, 캐시, 랜덤 액세스 메모리(RAM) 또는 다른 비휘발성 메모리 장치 또는 장치들 등과 같은 솔리드 스테이트 저장 장치를 포함할 수 있다. 비일시적 컴퓨터 판독 가능 저장 매체에 저장된 실행 가능 명령어는 하나 이상의 프로세서에 의해 해석되거나 달리 실행 가능한 소스 코드, 어셈블리 언어 코드, 객체 코드, 또는 다른 명령어 포맷일 수 있다.
일반적인 설명에서 전술된 모든 활동 또는 요소가 요구되는 것은 아니고, 특정 활동 또는 장치의 일부는 요구되지 않을 수 있고, 기술된 것에 더하여, 하나 이상의 추가 활동이 수행되거나 하나 이상의 추가 요소가 포함될 수 있다는 점에 유의한다. 또한 추가적으로, 활동이 열거된 순서는 반드시 그들이 수행되는 순서는 아니다. 또한, 특정 실시예들을 참조하여 개념이 설명되었다. 그러나, 당업자는 아래의 청구범위에 기재된 것과 같은 본 개시의 범위로부터 벗어나지 않으면서 다양한 수정 및 변경이 이루어질 수 있음을 이해한다. 따라서, 명세서 및 도면은 제한적인 의미보다는 예시적인 의미로 간주되어야 하며, 모든 그러한 수정은 본 개시의 범위 내에 포함되도록 의도된다.
이익, 다른 이점, 및 문제에 대한 해결책이 특정 실시예와 관련하여 전술되었다. 그러나, 이익, 이점, 문제에 대한 해결책, 그리고 임의의 이익, 이점, 또는 해결책이 발생되게 하거나 더 명확해지게 할 수 있는 임의의 특징(들)은 임의의 또는 모든 청구항의 중요한, 요구되는, 또는 본질적인 특징으로 해석되어서는 안 된다. 또한, 위에 개시된 특정 실시예는 단지 예시적인 것인데, 개시된 주제는 본 명세서의 교시 내용의 이익을 갖는 당업자에게 명백한, 상이하지만 동등한 방식으로 수정 및 실시될 수 있기 때문이다. 아래의 청구범위에 기술된 것 이외에, 본 명세서에서 도시된 구성 또는 설계의 상세 사항에 대한 제한이 의도되지 않는다. 따라서 위에서 개시된 특정 실시예들은 변경되거나 수정될 수 있고 모든 그러한 변형은 개시된 주제의 범위 내에 있는 것으로 고려된다는 것이 명백하다. 따라서, 본 명세서에서 추구되는 보호는 아래의 청구범위에 기재된 것과 같다.

Claims (24)

  1. 방법으로서,
    소스 디바이스(source device)의 프로세싱 유닛(processing unit)에서, 스크린 상에 프레임들을 제시(present)하기 위해 디스플레이 시스템에 의해 사용되는 복수의 리프레시 레이트(refresh rate)들의 복수의 소인수(prime factor)들을 결정하는 단계;
    상기 프로세싱 유닛에서, 상기 복수의 리프레시 레이트들, 상기 복수의 소인수들, 및 상기 복수의 리프레시 레이트들로 프레임들을 상기 디스플레이 시스템에 제공하기 위한 라인 레이트(line rate) 중 적어도 하나의 비율에 기초하여 상기 복수의 리프레시 레이트들로 제공된 프레임들 내의 프레임 당 복수의 라인들의 수들을 결정하는 단계; 및
    상기 복수의 리프레시 레이트들 중 하나의 리프레시 레이트로 상기 소스 디바이스로부터 상기 디스플레이 시스템으로 프레임들을 선택적으로 제공하는 단계를 포함하는, 방법.
  2. 제1항에 있어서, 상기 복수의 소인수들을 결정하는 단계는 제1 및 제2 리프레시 레이트들의 제1 소인수들 및 제2 소인수들을 개별적으로 결정하는 단계를 포함하는, 방법.
  3. 제2항에 있어서, 상기 프레임 당 복수의 라인들의 수를 결정하는 단계는, 상기 제1 및 제2 리프레시 레이트들의 비율, 상기 제1 소인수들 중 적어도 하나, 상기 제2 소인수들 중 적어도 하나, 및 상기 라인 레이트에 기초하여 상기 제1 및 제2 리프레시 레이트들로 각각 제공되는 프레임들 내의 프레임 당 라인들의 제1 수 및 제2 수를 결정하는 단계를 포함하는, 방법.
  4. 제3항에 있어서, 상기 디스플레이 시스템에 프레임들을 선택적으로 제공하는 단계는 상기 프레임 당 라인들의 제1 수를 갖는 상기 제1 리프레시 레이트 또는 상기 프레임 당 라인들의 제2 수를 갖는 상기 제2 리프레시 레이트로 프레임들을 선택적으로 제공하는 단계를 포함하는, 방법.
  5. 제4항에 있어서, 상기 프레임 당 라인들의 제1 수 대 상기 프레임 당 라인들의 제2 수의 비율은 상기 제1 소인수들 중 적어도 하나에 대한 상기 제2 소인수들 중 적어도 하나의 비율과 동일한, 방법.
  6. 제1항에 있어서, 상기 프레임들을 상기 디스플레이 시스템에 선택적으로 제공하는 단계는 상기 복수의 리프레시 레이트들 모두에 대한 라인 레이트로 프레임들을 상기 디스플레이 시스템에 제공하는 단계를 포함하는, 방법.
  7. 제1항 내지 제6항 중 어느 한 항에 있어서, 상기 프레임 당 복수의 라인들의 수를 결정하는 단계는 상기 라인 레이트가 상기 복수의 리프레시 레이트들에 대해 동일하도록 상기 복수의 소인수들에 기초하여 형성된 비율들에 기초하여 프레임 당 복수의 라인들의 수를 결정하는 단계를 포함하는, 방법.
  8. 제7항에 있어서, 상기 프레임 당 복수의 라인들의 수를 결정하는 단계는, 모든 프레임 레이트들에 대한 프레임 당 라인들의 수가 정수가 되도록 상기 복수의 소인수들에 기초하여 형성된 비율들에 기초하여 상기 프레임 당 복수의 라인들의 수를 결정하는 단계를 포함하는, 방법.
  9. 장치로서,
    복수의 소인수들을 갖는 복수의 리프레시 레이트들을 갖는 이미지들을 디스플레이하기 위한 스크린; 및
    상기 스크린에 결합되고, 상기 장치에 의해 지원되는 상기 복수의 리프레시 레이트들 중 제1 리프레시 레이트로 소스로부터 프레임들을 수신하고, 상기 제1 리프레시 레이트로 상기 스크린 상에 상기 프레임들을 제시하도록 구성된 디스플레이 제어기로서, 상기 복수의 리프레시 레이트들로 제시되는 상기 프레임들은 상기 복수의 리프레시 레이트들, 상기 복수의 소인수들, 및 상기 복수의 리프레시 레이트들로의 프레임들에 대한 라인 레이트 중 적어도 하나의 비율에 기초하여 결정되는 프레임 당 복수의 라인들의 수들을 포함하는, 상기 디스플레이 제어기를 포함하는, 장치.
  10. 제9항에 있어서, 상기 복수의 리프레시 레이트들은 제1 리프레시 레이트 및 제2 리프레시 레이트를 포함하고, 상기 프레임 당 복수의 라인들의 수들은 프레임 당 라인들의 제1 수 및 제2 수를 포함하고, 상기 복수의 소인수들은 각각 상기 제1 및 제2 리프레시 레이트들의 제1 소인수들 및 제2 소인수들을 포함하는, 장치.
  11. 제10항에 있어서, 상기 제1 및 제2 리프레시 레이트들로 각각 제시된 프레임들 내의 상기 프레임 당 라인들의 제1 수 및 제2 수는 상기 제1 및 제2 리프레시 레이트들의 비율, 상기 제1 소인수들 중 적어도 하나, 상기 제2 소인수들 중 적어도 하나, 및 상기 라인 레이트에 기초하여 결정되는, 장치.
  12. 제11항에 있어서, 상기 디스플레이 제어기는 프레임 당 라인들의 제1 수를 갖는 상기 제1 리프레시 레이트 또는 프레임 당 라인들의 제2 수를 갖는 상기 제2 리프레시 레이트로 프레임들을 제시하도록 구성된, 장치.
  13. 제12항에 있어서, 상기 프레임 당 라인들의 제1 수 대 상기 프레임 당 라인들의 제2 수의 비율은 상기 제1 소인수들 중 적어도 하나에 대한 상기 제2 소인수들 중 적어도 하나의 비율과 동일한, 장치.
  14. 제9항에 있어서, 상기 디스플레이 제어기는 상기 복수의 리프레시 레이트들에 대한 상기 라인 레이트로 프레임들을 제시하도록 구성된, 장치.
  15. 제9항 내지 제14항 중 어느 한 항에 있어서, 상기 프레임 당 복수의 라인들의 수는 상기 라인 레이트가 상기 복수의 리프레시 레이트들에 대해 동일하도록 상기 복수의 소인수들에 기초하여 형성된 비율들에 기초하는, 장치.
  16. 제15항에 있어서, 프레임 당 라인들의 수는 상기 복수의 리프레시 레이트들로 제시된 프레임들에 대한 정수인, 장치.
  17. 장치로서,
    타이밍 기준(timing reference);
    디스플레이 스크린에 결합하도록 구성된 디스플레이 인터페이스; 및
    상기 타이밍 기준 및 상기 디스플레이 인터페이스에 결합되고, 상기 타이밍 기준에 기초하여, 복수의 소인수들을 갖는 복수의 리프레시 레이트들 중 제1 리프레시 레이트로 프레임들을 상기 디스플레이 인터페이스로 제시하도록 구성된 디스플레이 제어기로서, 상기 복수의 리프레시 레이트들로 제공되는 프레임들은, 상기 복수의 리프레시 레이트들, 상기 복수의 소인수들, 및 상기 복수의 리프레시 레이트들로 프레임들을 제시하기 위한 라인 레이트 중 적어도 하나의 비율에 기초하여 결정되는 상기 프레임 당 복수의 라인들의 수들을 포함하는, 상기 디스플레이 제어기를 포함하는, 장치.
  18. 제17항에 있어서, 상기 복수의 리프레시 레이트들은 제1 리프레시 레이트 및 제2 리프레시 레이트를 포함하고, 상기 프레임 당 복수의 라인들의 수들은 프레임 당 라인들의 제1 수 및 제2 수를 포함하고, 상기 복수의 소인수들은 각각 상기 제1 및 제2 리프레시 레이트들의 제1 소인수들 및 제2 소인수들을 포함하는, 장치.
  19. 제18항에 있어서, 상기 제1 및 제2 리프레시 레이트들로 각각 제공되는 프레임들 내의 프레임 당 라인들의 제1 수 및 제2 수는 상기 제1 및 제2 리프레시 레이트들의 비율, 상기 제1 소인수들 중 적어도 하나, 상기 제2 소인수들 중 적어도 하나, 및 상기 라인 레이트에 기초하여 결정되는, 장치.
  20. 제19항에 있어서, 상기 디스플레이 제어기는 상기 프레임 당 라인들의 제1 수를 갖는 상기 제1 리프레시 레이트 또는 상기 프레임 당 라인들의 제2 수를 갖는 상기 제2 리프레시 레이트로 프레임들을 제시하도록 구성된, 장치.
  21. 제20항에 있어서, 상기 프레임 당 라인들의 제2 수에 대한 상기 프레임 당 라인들의 제1 수의 비율은 상기 제1 소인수들 중 적어도 하나에 대한 상기 제2 소인수들 중 적어도 하나의 비율과 동일한, 장치.
  22. 제17항에 있어서, 상기 디스플레이 제어기는 상기 복수의 리프레시 레이트들에 대한 상기 라인 레이트로 프레임들을 제시하도록 구성된, 장치.
  23. 제17항 내지 제22항 중 어느 한 항에 있어서, 상기 프레임 당 복수의 라인들의 수는 상기 라인 레이트가 상기 복수의 리프레시 레이트들에 대해 동일하도록 상기 복수의 소인수들에 기초하여 형성된 비율들에 기초하는, 장치.
  24. 제23항에 있어서, 상기 프레임 당 라인들의 수는 상기 복수의 리프레시 레이트들로 제공되는 프레임들에 대한 정수인, 장치.
KR1020237013721A 2020-09-24 2021-09-22 가변 리프레시 레이트들을 갖는 디스플레이 시스템들에 대한 비디오 타이밍 KR20230073304A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US17/030,659 2020-09-24
US17/030,659 US11594194B2 (en) 2020-09-24 2020-09-24 Video timing for display systems with variable refresh rates
PCT/IB2021/058658 WO2022064396A1 (en) 2020-09-24 2021-09-22 Video timing for display systems with variable refresh rates

Publications (1)

Publication Number Publication Date
KR20230073304A true KR20230073304A (ko) 2023-05-25

Family

ID=80740776

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237013721A KR20230073304A (ko) 2020-09-24 2021-09-22 가변 리프레시 레이트들을 갖는 디스플레이 시스템들에 대한 비디오 타이밍

Country Status (5)

Country Link
US (2) US11594194B2 (ko)
EP (1) EP4218000A1 (ko)
KR (1) KR20230073304A (ko)
CN (1) CN116250228B (ko)
WO (1) WO2022064396A1 (ko)

Families Citing this family (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
EP4107719A4 (en) * 2020-02-21 2023-10-11 Qualcomm Incorporated REDUCED DISPLAY PROCESSING UNIT TRANSFER TIME TO COMPENSATE FOR GRAPHICS PROCESSING UNIT RENDERING DELAY
US12087254B2 (en) * 2022-09-07 2024-09-10 Lenovo (Singapore) Pte. Ltd. Computing devices, computer-readable medium, and methods for reducing power consumption during video rendering

Family Cites Families (12)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US20080055318A1 (en) * 2006-08-31 2008-03-06 Glen David I J Dynamic frame rate adjustment
US7898535B2 (en) * 2006-10-31 2011-03-01 Dell Products, Lp System and method for providing dynamic refresh rates for displays
US20120147020A1 (en) 2010-12-13 2012-06-14 Ati Technologies Ulc Method and apparatus for providing indication of a static frame
US8599310B2 (en) 2010-12-14 2013-12-03 Ati Technologies Ulc Audio and video clock synchronization
US9182643B1 (en) * 2014-05-27 2015-11-10 Apple Inc. Display having pixel circuits with adjustable storage capacitors
US9880649B2 (en) * 2014-09-29 2018-01-30 Apple Inc. Touch, pen and force sensor operation with variable refresh displays
US9984664B2 (en) 2015-03-18 2018-05-29 Ati Technologies Ulc Method and apparatus for compensating for variable refresh rate display range limitations
US10147370B2 (en) * 2015-10-29 2018-12-04 Nvidia Corporation Variable refresh rate gamma correction
US10510317B2 (en) * 2016-06-03 2019-12-17 Apple Inc. Controlling display performance with target presentation times
EP3503569A1 (en) * 2017-12-19 2019-06-26 Thomson Licensing Method of transmitting video frames from a video stream to a display and corresponding apparatus
US10891915B2 (en) * 2018-05-30 2021-01-12 Ati Technologies Ulc Frame refresh synchronization with synchronization boundary
CN111105766B (zh) 2019-12-04 2022-08-26 昆山龙腾光电股份有限公司 频率转换方法、组件、时序处理装置及可读存储介质

Also Published As

Publication number Publication date
CN116250228B (zh) 2024-06-25
WO2022064396A1 (en) 2022-03-31
US11594194B2 (en) 2023-02-28
JP2023547036A (ja) 2023-11-09
EP4218000A1 (en) 2023-08-02
US20230290319A1 (en) 2023-09-14
CN116250228A (zh) 2023-06-09
US20220093057A1 (en) 2022-03-24

Similar Documents

Publication Publication Date Title
US20230290319A1 (en) Video timing for display systems with variable refresh rates
US7948556B2 (en) Electronic apparatus and display control method
WO2019041863A1 (zh) 图像处理系统、图像显示方法及显示装置、存储介质
US10127701B2 (en) Image processing apparatus and control method thereof
US8791986B2 (en) Display apparatus and control method thereof
US9830880B1 (en) Method and system for adjusting the refresh rate of a display device based on a video content rate
US11763778B2 (en) Reduced vertical blanking regions for display systems that support variable refresh rates
JP2008090818A (ja) 効率的にモーションブラー効果を提供する３次元グラフィックスレンダリング方法及び装置
US7463819B2 (en) Video playback method and apparatus
JP2011022593A (ja) 電子機器、及び表示制御方法
WO2015200144A1 (en) Video channel display method and apparatus
US10212316B2 (en) Video processing apparatus
KR20210066619A (ko) 전자 장치 및 그 제어 방법
CN111405362B (zh) 视频输出方法、装置、视频设备及计算机可读存储介质
JP7574425B2 (ja) 可変リフレッシュレートをサポートするディスプレイシステムのための短縮された垂直ブランキング領域
KR20230022893A (ko) 디스플레이 사이클 제어 시스템
JP2020034869A (ja) 映像処理装置および映像処理システム
US11688031B2 (en) Resynchronization of a display system and GPU after panel self refresh
US20190279602A1 (en) Display control apparatus, electronic equipment, control method of display control apparatus, and program
JP2016004159A (ja) 画像表示装置、画像表示装置の制御方法、及び、プログラム
KR20140127719A (ko) 영상을 디스플레이 하는 방법 및 그 장치
US20060152514A1 (en) Host device, display device and display system
KR20010087016A (ko) 디지털 방송의 데이터 저장장치