KR20230071814A - 표시 장치 - Google Patents

표시 장치 Download PDF

Info

Publication number
KR20230071814A
KR20230071814A KR1020210156497A KR20210156497A KR20230071814A KR 20230071814 A KR20230071814 A KR 20230071814A KR 1020210156497 A KR1020210156497 A KR 1020210156497A KR 20210156497 A KR20210156497 A KR 20210156497A KR 20230071814 A KR20230071814 A KR 20230071814A
Authority
KR
South Korea
Prior art keywords
disposed
layer
light emitting
filling member
color filter
Prior art date
Application number
KR1020210156497A
Other languages
English (en)
Inventor
강동규
김세동
정연택
김왈준
Original Assignee
삼성디스플레이 주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성디스플레이 주식회사 filed Critical 삼성디스플레이 주식회사
Priority to KR1020210156497A priority Critical patent/KR20230071814A/ko
Priority to US17/950,835 priority patent/US20230157053A1/en
Priority to CN202222914029.3U priority patent/CN218868607U/zh
Priority to CN202211367404.5A priority patent/CN116133484A/zh
Publication of KR20230071814A publication Critical patent/KR20230071814A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/80—Constructional details
    • H10K59/87—Passivation; Containers; Encapsulations
    • H10K59/871—Self-supporting sealing arrangements
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K71/00—Manufacture or treatment specially adapted for the organic devices covered by this subclass
    • H10K71/50—Forming devices by joining two substrates together, e.g. lamination techniques
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/844—Encapsulations
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/84—Passivation; Containers; Encapsulations
    • H10K50/842—Containers
    • H10K50/8426—Peripheral sealing arrangements, e.g. adhesives, sealants
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K50/00—Organic light-emitting devices
    • H10K50/80—Constructional details
    • H10K50/85—Arrangements for extracting light from the devices
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/30—Devices specially adapted for multicolour light emission
    • H10K59/38—Devices specially adapted for multicolour light emission comprising colour filters or colour changing media [CCM]
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays

Landscapes

  • Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Devices For Indicating Variable Information By Combining Individual Elements (AREA)
  • Led Device Packages (AREA)
  • Electroluminescent Light Sources (AREA)

Abstract

본 발명 일 실시예의 표시 장치는 상면 및 하면을 포함하는 제1 기판, 상기 상면과 마주하는 배면을 포함하는 제2 기판, 제1 기판과 제2 기판 사이에 배치되어 제1 기판과 제2 기판을 결합하는 실링 부재, 상기 상면에 배치된 복수의 발광 소자들, 제1 기판과 발광 소자들 사이에 배치되고 발광 소자들에 연결된 구동 소자들을 포함하는 회로층, 상기 상면에 배치되고 발광 소자들로부터 이격된 정렬 패턴, 상기 배면에 배치된 복수의 컬러 필터들을 포함하고, 정렬 패턴과 평면상에서 중첩하는 관통부가 정의된 컬러 필터층, 컬러 필터층과 발광 소자들 사이에 배치된 충전 부재, 및 충전 부재와 관통부 사이에 배치된 충전 부재 차단부를 포함하고, 충전 부재는 관통부와 평면상에서 이격 될 수 있다.

Description

표시 장치 {DISPLAY DEVICE}
본 발명은 표시 장치에 관한 발명이며, 보다 상세하게는 신뢰성이 향상된 표시장치에 관한 것이다.
텔레비전, 휴대전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 멀티미디어 전자 장치들은 영상을 표시하기 위한 표시 장치를 구비할 수 있다. 표시 장치는 영상을 표시하기 위해 복수 개의 화소들을 포함할 수 있고, 화소들 각각은 광을 생성하는 발광 소자 및 발광 소자에 연결된 구동 소자를 포함할 수 있다.
최근 표시 장치의 시인성 및 색 순도를 향상시키기 위해, 광 변환층을 포함하는 표시 장치가 개발되고 있다. 이에 따라, 표시 장치는 발광 소자가 형성된 기판과 광 변환층이 형성된 기판을 합착하여 제조될 수 있다. 그러나 표시 장치의 기판들을 합착하는 과정에서 불량이 야기될 수 있고 이를 해결하기 위한 연구가 필요하다.
본 발명의 목적은 표시 장치의 공정 과정에서 발생하는 오류를 방지하여, 신뢰성이 향상된 표시 장치를 제공하는데 있다.
본 발명의 일 실시예는 상면 및 하면을 포함하는 제1 기판, 상기 상면과 마주하는 배면을 포함하는 제2 기판, 상기 제1 기판과 상기 제2 기판 사이에 배치되어 상기 제1 기판과 상기 제2 기판을 결합하는 실링 부재, 상기 상면에 배치된 복수의 발광 소자들, 상기 제1 기판과 상기 발광 소자들 사이에 배치되고, 상기 발광 소자들에 연결된 구동 소자들을 포함하는 회로층, 상기 상면에 배치되고 상기 발광 소자들로부터 이격된 정렬 패턴, 상기 배면에 배치된 복수의 컬러 필터들을 포함하고, 상기 정렬 패턴과 평면상에서 중첩하는 관통부가 정의된 컬러 필터층, 상기 컬러 필터층과 상기 발광 소자들 사이에 배치된 충전 부재 및 평면 상에서 상기 충전 부재와 상기 관통부 사이에 배치된 충전 부재 차단부를 포함하며, 상기 충전 부재는 상기 관통부와 상기 평면 상에서 이격된 표시 장치를 제공한다.
상기 충전 부재 차단부는 상기 관통부의 외측의 적어도 일부를 둘러쌀 수 있다.
상기 충전 부재 차단부는 상기 평면 상에서 상기 관통부를 둘러싸는 폐라인 형상을 가질 수 있다.
상기 충전 부재 차단부의 일 부분은 상기 충전 부재와 중첩할 수 있다.
상기 충전 부재 차단부는 상기 컬러 필터층을 관통하는 홀을 포함하고, 상기 홀은 상기 컬러 필터층의 일 부분을 사이에 두고 상기 관통부와 이격될 수 있다.
단면 상에서 상기 홀의 폭은 균일할 수 있다.
단면 상에서 상기 제2 기판의 배면에 인접한 상기 홀의 폭은 상기 컬러 필터층의 배면에 인접한 상기 홀의 폭보다 작을 수 있다.
상기 충전 부재 차단부는 상기 컬러 필터층의 배면 상에 배치되고, 상기 제1 기판을 향해 돌출된 차단 댐을 포함할 수 있다.
상기 표시 장치는 상기 컬러 필터층과 상기 충전 부재 사이에 배치된 광 변환층을 더 포함하고, 상기 광 변환층은 상기 발광 소자들에 각각 중첩하는 복수의 개구부들이 정의된 뱅크부 및 상기 개구부들에 각각 배치되는 복수의 광 변환부들을 포함할 수 있다.
상기 표시 장치는 상기 컬러 필터층과 상기 발광 소자들 사이에 배치되고, 상기 충전 부재에 의해 커버되는 컬럼 스페이서를 더 포함하고, 상기 차단 댐은 상기 컬럼 스페이서와 동일한 물질을 포함할 수 있다.
상기 차단 댐은 복수로 제공되고, 상기 복수의 차단 댐들은 크기가 서로 동일할 수 있다.
상기 차단 댐은 복수로 제공되고, 상기 복수의 차단 댐들은 크기가 서로 상이할 수 있다.
상기 컬러 필터층은 두께 방향을 따라 상기 복수의 컬러 필터들이 적층된 제1부분을 포함하고, 상기 관통부는 상기 제1 부분 내에 정의될 수 있다.
단면 상에서 상기 관통부의 폭은 균일할 수 있다.
단면 상에서 상기 제2 기판의 배면에 인접한 상기 관통부의 폭은 상기 컬러 필터층의 배면에 인접한 상기 관통부의 폭 보다 작을 수 있다.
상기 평면 상에서 상기 관통부의 형상은 상기 정렬 패턴의 형상과 동일할 수 있다.
상기 컬러 필터층과 상기 충전 부재 사이에 배치되는 절연층을 더 포함하고, 상기 절연층은 상기 관통부에 중첩할 수 있다.
상기 관통부는 상기 평면 상에서 상기 실링 부재와 상기 충전 부재 사이에 배치될 수 있다.
상기 표시 장치는 상기 충전 부재와 상기 발광 소자들 사이에 배치된 봉지층 및 상기 봉지층의 외측에 배치되며 상기 봉지층에 접촉하는 댐을 더 포함하고, 상기 충전 부재 차단부는 상기 봉지층과 이격될 수 있다.
상기 정렬 패턴은 금속을 포함할 수 있다.
일 실시예는 상면을 포함하는 하부 기판, 상기 상면과 마주하는 배면을 포함하는 상부 기판, 상기 하부 기판과 상기 상부 기판 사이에 배치되어 상기 하부 기판 및 상기 상부 기판을 결합하는 실링 부재, 상기 상면 상에 배치된 복수의 발광 소자들, 상기 하부 기판과 상기 발광 소자들 사이에 배치되고 상기 발광 소자들에 연결된 구동 소자들을 포함하는 회로층, 상기 상면 상에 배치되고 상기 발광 소자들로부터 이격된 정렬 패턴, 상기 발광 소자들을 밀봉하는 봉지층, 상기 배면 상에 배치되고 상기 정렬 패턴과 평면 상에서 중첩하는 관통부가 정의된 컬러 필터층, 상기 컬러 필터층과 상기 봉지층 사이에 배치된 충전 부재 및 상기 평면 상에서 상기 관통부와 상기 충전 부재 사이에 배치되고, 상기 컬러 필터층의 하면으로부터 돌출되거나 함몰된 충전 부재 차단부를 포함하는 표시 장치를 제공한다.
상기 충전 부재 차단부는 상기 관통부의 외측의 적어도 일 부분을 둘러쌀 수 있다.
본 발명의 일 실시예의 제1 기판 상에 형성된 정렬 패턴과 제2 기판 상에 형성된 관통부는 제1 기판과 제2 기판 사이의 정렬 정확도를 향상 시킬 수 있고, 이들은 후속 공정에서 얼라인-키(Align-Key)로 활용되어 표시 장치의 공정 신뢰성을 향상 시킬 수 있다.
본 발명의 일 실시예의 표시 장치는 관통부의 외측에 배치된 충전 부재 차단부를 포함함으로써, 표시 장치의 제조 과정에서 충전 부재가 관통부에 유입되는 것을 방지할 수 있고, 이를 통해 관통부가 얼라인-키로 인식되지 못하는 오류를 방지할 수 있다.
본 발명 일 실시예의 표시 장치는 신뢰성이 향상된 공정 과정을 통해 제조될 수 있고, 이에 따라 표시 장치의 신뢰성이 향상될 수 있다.
도 1a는 본 발명의 일 실시예에 따른 표시 장치의 사시도이다.
도 1b는 본 발명의 일 실시예에 따른 표시 장치의 분해 사시도이다.
도 2는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다.
도 4b는 본 발명의 일 실시예에 따른 표시 패널의 확대 평면도이다.
도 4c는 본 발명의 일 실시예에 따른 표시 패널의 확대 평면도이다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시 패널의 단면도들이다.
도 6은 도 4a에 도시된 선 I-I'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 7a는 본 발명의 일 실시예에 따른 표시 모듈의 일부 구성의 평면도이다.
도 7b 및 도 7c는 도 7a에 도시된 일 영역(AA)에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 확대 평면도들이다.
도 8a는 도 7b에 도시된 선 II-II'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 8b는 도 7b에 도시된 선 III-III'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 8c는 도 7c에 도시된 선 IV-IV'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 9a 내지 도 9c는 비교 실시예에 따른 관통부의 촬영 이미지들이다.
도 10a 내지 도 10c는 도 7a의 일 영역(AA)에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 확대 평면도들이다.
도 11은 도 10b에 도시된 선 V-V'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 12a는 도 7b에 도시된 선 III-III'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 12b는 도 10b에 도시된 선 V-V'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다.
도 13은 본 발명의 일 실시예에 따른 관통부의 단면도이다.
본 발명은 다양한 변경을 가할 수 있고 여러 가지 형태를 가질 수 있는 바, 특정 실시예들을 도면에 예시하고 본문에 상세하게 설명하고자 한다. 그러나, 이는 본 발명을 특정한 개시 형태에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 명세서에서, 어떤 구성요소(또는 영역, 층, 부분 등)가 다른 구성요소 "상에 있다", "연결된다", 또는 "결합된다"고 언급되는 경우에 그것은 다른 구성요소 상에 직접 배치/연결/결합될 수 있거나 또는 그들 사이에 제3의 구성요소가 배치될 수도 있다는 것을 의미한다.
동일한 도면부호는 동일한 구성요소를 지칭한다. 또한, 도면들에 있어서, 구성요소들의 두께, 비율, 및 치수는 기술적 내용의 효과적인 설명을 위해 과장된 것이다. "및/또는"은 연관된 구성요소들이 정의할 수 있는 하나 이상의 조합을 모두 포함한다.
제1, 제2 등의 용어는 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만 사용된다. 예를 들어, 본 발명의 권리 범위를 벗어나지 않으면서 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소도 제1 구성요소로 명명될 수 있다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다.
또한, "아래에", "하측에", "위에", "상측에" 등의 용어는 도면에 도시된 구성요소들의 연관관계를 설명하기 위해 사용된다. 상기 용어들은 상대적인 개념으로, 도면에 표시된 방향을 기준으로 설명된다.
"포함하다" 또는 "가지다" 등의 용어는 명세서 상에 기재된 특징, 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것이 존재함을 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.
다르게 정의되지 않는 한, 본 명세서에서 사용된 모든 용어 (기술 용어 및 과학 용어 포함)는 본 발명이 속하는 기술 분야의 당업자에 의해 일반적으로 이해되는 것과 동일한 의미를 갖는다. 또한, 일반적으로 사용되는 사전에서 정의된 용어와 같은 용어는 관련 기술의 맥락에서 갖는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하고, 여기서 명시적으로 정의되지 않는 한 너무 이상적이거나 지나치게 형식적인 의미로 해석되어서는 안된다.
이하, 도면들을 참조하여 본 발명의 일 실시예에 따른 표시 장치에 대하여 설명한다.
도 1a는 일 실시예에 따른 표시 장치의 사시도이다. 도 1b는 도 1a에 도시된 표시 장치의 분해 사시도이다.
표시 장치(DD)는 전기적 신호에 따라 활성화되며 영상을 표시하는 장치일 수 있다. 표시 장치(DD)는 다양한 전자 장치의 실시예들에 포함될 수 있다. 예를 들어, 표시 장치(DD)는 텔레비전, 외부 광고판 등과 같은 대형 장치를 비롯하여, 모니터, 휴대 전화, 태블릿 컴퓨터, 네비게이션, 게임기 등과 같은 중소형 장치에 포함될 수 있다. 한편, 표시 장치(DD)의 실시예들은 예시적인 것으로, 본 발명의 개념에 벗어나지 않는 이상 어느 하나에 한정되지 않는다.
도 1a를 참조하면, 표시 장치(DD)는 평면 상에서 제1 방향(DR1)으로 연장된 장변들을 갖고, 제2 방향(DR2)으로 연장된 단면들을 갖는 직사각형 형상을 가질 수 있다. 그러나 이에 한정되지 않고, 표시 장치(DD)는 원형, 다각형 등의 다양한 형상을 가질 수 있다.
표시 장치(DD)는 제1 방향(DR1) 및 제2 방향(DR2)이 정의하는 면에 평행한 표시면(IS)을 통해 제3 방향(DR3)으로 영상(IM)을 표시할 수 있다. 제3 방향(DR3)은 표시면(IS)의 법선 방향에 평행할 수 있다. 영상(IM)이 표시되는 표시면(IS)은 표시 장치(DD)의 전면(front surface)에 대응될 수 있다. 영상(IM)은 동적인 영상은 물론, 정지 영상을 포함할 수 있다. 도 1a는 영상(IM)의 일 예로 아이콘 이미지들을 도시하였다.
본 실시예에서는 영상(IM)이 표시되는 방향을 기준으로 각 부재들 또는 유닛들의 전면(또는 상면)과 배면(또는 하면)이 정의될 수 있다. 전면과 배면은 제3 방향(DR3)에서 서로 대향(opposing)될 수 있고, 전면과 배면 각각의 법선 방향은 제3 방향(DR3)에 평행할 수 있다. 제3 방향(DR3)을 따라 정의되는 전면과 배면 사이의 이격 거리는 부재(또는 유닛)의 두께에 대응될 수 있다. 또한, 본 명세서에서 "평면 상에서"는 제3 방향(DR3)에서 바라본 상태로 정의될 수 있다. 한편, 제1 내지 제3 방향들(DR1, DR2, DR3)이 지시하는 방향은 상대적인 개념으로서 다른 방향으로 변환될 수 있다.
도 1a는 평면형 표시면(IS)을 갖는 표시 장치(DD)를 예시적으로 도시하였다. 그러나 표시 장치(DD)의 표시면(IS)의 형태는 이에 제한되지 않고, 곡면형이거나 입체형 일 수 있다.
표시 장치(DD)는 플렉서블(flexible)한 것일 수 있다. “플렉서블”이란 휘어질 수 있는 특성을 의미하며, 완전히 접히는 구조에서부터 수 나노미터 수준으로 휠 수 있는 구조까지 모두 포함하는 것일 수 있다. 예를 들어, 플렉서블 표시 장치(DD)는 커브드(curved) 표시 장치 또는 폴더블(foldable) 표시 장치일 수 있다. 이에 한정되지 않고, 표시 장치(DD)는 리지드(rigid)한 것 일 수 있다.
표시 장치(DD)의 표시면(IS)은 표시부(D-DA) 및 비표시부(D-NDA)를 포함할 수 있다. 표시부(D-DA)는 영상(IM)이 표시되는 부분일 수 있고, 사용자는 표시부(D-DA)를 통해 영상(IM)을 시인할 수 있다. 본 실시예에서 표시부(D-DA)는 평면 상에서 직사각형 형상을 갖는 것으로 도시되었으나, 이는 예시적으로 도시한 것이며, 표시부(D-DA)는 다양한 형상을 가질 수 있다.
비표시부(D-NDA)는 영상(IM)을 표시하지 않는 부분일 수 있다. 비표시부(D-NDA)는 소정의 컬러를 가지며 광을 차단하는 부분일 수 있다. 비표시부(D-NDA)는 표시부(D-DA)에 인접할 수 있다. 예를 들어, 비표시부(D-NDA)는 표시부(D-DA)의 외측에 배치되어 표시부(D-DA)를 둘러쌀 수 있다. 다만, 이는 예시적으로 도시한 것이고, 비표시부(D-NDA)는 표시부(D-DA)의 일 측에만 인접하거나, 표시 장치(DD)의 전면이 아닌 측면에 배치될 수 있고, 이에 한정되지 않고, 비표시부(D-NDA)는 생략될 수도 있다.
한편, 일 실시예의 표시 장치(DD)는 외부에서 인가되는 외부 입력을 감지할 수 있다. 외부 입력은 외부에서 제공되는 압력, 온도, 광 등과 같은 다양한 형태를 가질 수 있다. 외부 입력은 표시 장치(DD)에 접촉(예를 들어, 사용자의 손 또는 펜에 의한 접촉)하는 입력뿐 아니라, 표시 장치(DD)와 근접하여 인가되는 입력(예를 들어, 호버링)을 포함할 수 있다.
도 1b를 참조하면, 표시 장치(DD)는 윈도우(WM), 표시 모듈(DM) 및 외부 케이스(HAU)를 포함할 수 있다. 표시 모듈(DM)은 표시 패널(DP) 및 광 제어 부재(LCM)를 포함할 수 있다.
윈도우(WM)와 외부 케이스(HAU)는 결합하여 표시 장치(DD)의 외관을 구성할 수 있고, 표시 모듈(DM)과 같은 표시 장치(DD)의 구성들을 수용할 수 있는 내부 공간을 제공할 수 있다.
윈도우(WM)는 표시 모듈(DM) 상에 배치될 수 있다. 윈도우(WM)는 외부 충격으로부터 표시 모듈(DM)을 보호할 수 있다. 윈도우(WM)의 전면은 상술한 표시 장치(DD)의 표시면(IS)에 대응될 수 있다. 윈도우(WM)의 전면은 투과 영역(TA) 및 베젤 영역(BA)을 포함할 수 있다.
윈도우(WM)의 투과 영역(TA)은 광학적으로 투명한 영역일 수 있다. 윈도우(WM)는 투과 영역(TA)을 통해 표시 모듈(DM)이 제공하는 영상을 투과 시킬 수 있고, 사용자는 해당 영상을 시인할 수 있다. 투과 영역(TA)은 표시 장치(DD)의 표시부(D-DA)에 대응될 수 있다.
윈도우(WM)는 광학적으로 투명한 절연 물질을 포함할 수 있다. 예를 들어, 윈도우(WM)는 유리, 사파이어, 또는 플라스틱 등을 포함할 수 있다. 윈도우(WM)는 단층 또는 다층 구조를 가질 수 있다. 윈도우(WM)는 광학적으로 투명한 기판 상에 배치된 지문 방지층, 위상 제어층, 하드 코팅층과 같은 기능층들을 더 포함할 수 있다.
윈도우(WM)의 베젤 영역(BA)은 투명한 기판상에 소정의 컬러를 포함하는 물질이 증착, 코팅 또는 인쇄되어 형성되는 영역일 수 있다. 윈도우(WM)의 베젤 영역(BA)은 베젤 영역(BA)에 중첩하여 배치된 표시 모듈(DM)의 일 구성이 외부에 시인되는 것을 방지할 수 있다. 베젤 영역(BA)은 표시 장치(DD)의 비표시부(D-NDA)에 대응될 수 있다.
표시 모듈(DM)은 윈도우(WM)와 외부 케이스(HAU) 사이에 배치될 수 있다. 표시 모듈(DM)은 전기적 신호에 따라 영상을 표시할 수 있다. 표시 모듈(DM)은 표시 영역(DA) 및 표시 영역(DA)에 인접한 주변 영역(NDA)을 포함할 수 있다.
표시 영역(DA)은 전기적 신호에 따라 활성화되는 영역일 수 있다. 표시 영역(DA)은 표시 모듈(DM)에서 제공되는 영상을 출사하는 영역일 수 있다. 표시 모듈(DM)의 표시 영역(DA)은 상술한 투과 영역(TA)에 대응할 수 있다. 한편, 본 명세서에서 "영역/부분과 영역/부분이 대응한다"는 것은 "서로 중첩한다"는 것을 의미하고 동일한 면적 및/또는 동일한 형상을 갖는 것으로 제한되지 않는다. 표시 영역(DA)에 표시되는 영상은 투과 영역(TA)을 통해 외부에서 시인 될 수 있다.
주변 영역(NDA)은 표시 영역(DA)에 인접할 수 있다. 예를 들어, 주변 영역(NDA)은 표시 영역(DA)을 에워쌀 수 있다. 그러나 이에 한정되지 않고, 주변 영역(NDA)은 다양한 형상으로 정의될 수 있다. 주변 영역(NDA)은 표시 영역(DA)에 배치된 소자들을 구동하기 위한 구동 회로나 구동 배선, 전기적 신호를 제공하는 각종 신호 라인들, 패드들이 배치되는 영역일 수 있다. 표시 모듈(DM)의 주변 영역(NDA)은 상술한 베젤 영역(BA)에 대응할 수 있다. 주변 영역(NDA)에 배치된 표시 모듈(DM)의 구성들은 베젤 영역(BA)에 의해 외부에 시인되는 것이 방지될 수 있다.
일 실시예에 따른 표시 패널(DP)은 발광형 표시 패널일 수 있고, 이에 특별히 제한되지 않는다. 예컨대, 표시 패널(DP)은 유기 발광 표시 패널, 무기 발광 표시 패널 또는 퀀텀닷(quantum dot) 발광 표시 패널일 수 있다. 유기 발광 표시 패널의 발광층은 유기발광 물질을 포함할 수 있고, 무기 발광 표시 패널의 발광층은 무기발광 물질을 포함할 수 있다. 퀀텀닷 발광 표시 패널의 발광층은 퀀텀닷 및 퀀텀로드 등을 포함할 수 있다. 이하, 표시 패널(DP)은 유기 발광 표시 패널로 설명된다.
광 제어 부재(LCM)는 표시 패널(DP) 상에 배치될 수 있다. 광 제어 부재(LCM)는 표시 패널(DP) 상에 제공된 후, 합착 공정을 통해 표시 패널(DP)과 결합될 수 있다. 광 제어 부재(LCM)는 표시 패널(DP)에서 제공하는 광의 파장을 변환시키거나, 표시 패널(DP)에서 제공하는 광을 선택적으로 투과 시킬 수 있다. 또한, 광 제어 부재(LCM)는 표시 장치(DD)의 외부로부터 입사되는 외광의 반사를 방지할 수 있다.
외부 케이스(HAU)는 표시 모듈(DM) 아래 배치되어 표시 모듈(DM)을 수용할 수 있다. 외부 케이스(HAU)는 외부로부터 표시 모듈(DM)에 가해지는 충격을 흡수하고, 표시 모듈(DM)로 침투되는 이물질/수분 등을 방지하여 표시 모듈(DM)을 보호할 수 있다. 일 실시예의 외부 케이스(HAU)는 복수의 수납 부재들이 결합된 형태로 제공될 수 있다.
한편, 표시 장치(DD)는 표시 모듈(DM) 상에 배치되는 입력 감지 모듈을 더 포함할 수 있다. 입력 감지 모듈은 표시 장치(DD)의 외부에서 인가되는 외부 입력의 좌표 정보를 획득할 수 있다. 입력 감지 모듈은 표시 모듈(DM) 상에 연속 공정을 통해 직접 배치되거나, 이에 한정되지 않고, 표시 모듈(DM)과 별도로 제작되어 접착층에 의해 표시 모듈(DM) 상에 부착될 수 있다. 일 실시예의 입력 감지 모듈은 표시 모듈(DM)의 구성들 사이에 배치될 수 있다. 예를 들어, 입력 감지 모듈은 표시 패널(DP)과 광 제어 부재(LCM) 사이에 배치될 수 있다.
표시 장치(DD)는 표시 모듈(DM)을 동작시키기 위한 다양한 기능성 모듈을 포함하는 전자 모듈, 표시 장치(DD)에 필요한 전원을 공급하는 전원 공급 모듈, 표시 모듈(DM) 및/또는 외부 케이스(HAU)와 결합되어 표시 장치(DD)의 내부 공간을 분할하는 브라켓 등을 더 포함 할 수 있다.
도 2는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 2를 참조하면, 표시 모듈(DM)은 표시 패널(DP) 및 광 제어 부재(LCM)를 포함할 수 있고, 각 구성에 대한 설명은 상술한 설명이 동일하게 적용될 수 있다.
표시 패널(DP)은 제1 기판(SUB1, 또는 하부 기판), 회로층(DP-CL), 발광 소자층(DP-OL) 및 봉지층(TFE)을 포함할 수 있다.
제1 기판(SUB1)은 유리 기판, 고분자 기판 또는 유/무기 복합 재료 기판을 포함할 수 있다. 제1 기판(SUB1)은 제1 방향(DR1) 및 제2 방향(DR2) 각각에 평행한 상면 및 하면을 포함할 수 있다. 회로층(DP-CL), 발광 소자층(DP-OL) 및 봉지층(TFE)은 제1 기판(SUB1)의 상면 상에 순차적으로 적층되어 형성될 수 있다.
발광 소자층(DP-OL)은 표시 영역(DA)에 중첩하여 배치된 발광 소자들을 포함할 수 있다. 회로층(DP-CL)은 발광 소자층(DP-OL)과 제1 기판(SUB1) 사이에 배치되어, 발광 소자들에 연결된 구동 소자들, 신호 라인들 및 신호 패드들을 포함할 수 있다. 발광 소자층(DP-OL)의 발광 소자들은 표시 영역(DA) 내에서 광 제어 부재(LCM)를 향해 소스광을 제공할 수 있다.
봉지층(TFE)은 발광 소자층(DP-OL) 상에 배치되어, 발광 소자들을 밀봉할 수 있다. 봉지층(TFE)는 복수 개의 박막들을 포함할 수 있다. 봉지층(TFE)의 박막들은 발광 소자들의 광학 효율을 향상시키거나 발광 소자들을 보호하기 위해 배치될 수 있다.
광 제어 부재(LCM)는 제2 기판(SUB2 또는 상부 기판), 컬러 필터층(CFL), 및 광 변환층(LCL)을 포함할 수 있다.
제2 기판(SUB2)은 유리 기판, 고분자 기판 또는 유/무기 복합 재료 기판을 포함할 수 있다. 제2 기판(SUB2)은 제1 기판(SUB1)의 상면과 마주하는 배면을 포함할 수 있다. 컬러 필터층(CFL) 및 광 변환층(LCL)은 제2 기판(SUB2)의 배면 상에 순차적으로 적층되어 형성될 수 있다.
광 변환층(LCL)은 표시 영역(DA)에 중첩하여 배치되며, 발광 소자가 제공하는 소스광의 광학 성질을 변환시키는 광 변환부들을 포함할 수 있다. 광 변환층(LCL)은 소스광의 색을 선택적으로 변환시키거나 투과 시킬 수 있다. 광 변환층(LCL)의 일 부분은 비표시 영역(NDA)에 중첩할 수 있다.
컬러 필터층(CFL)은 표시 영역(DA)에 중첩하여, 광 변환층(LCL)에 의해 선택적으로 변환되거나 투과된 광들을 투과 시킬 수 있다. 컬러 필터층(CFL)은 광 변환층(LCL)에 의해 변환되지 못하고 통과한 광을 흡수하여 표시 장치(DD)의 색 순도가 저하되는 것을 방지할 수 있다. 컬러 필터층(CFL)의 일 부분은 비표시 영역(NDA)에 중첩하여 배치될 수 있고, 비표시 영역(NDA)을 통해 출광되거나 반사되는 광을 흡수할 수 있다. 컬러 필터층(CFL)은 외부에서 표시 패널(DP)을 향해 입사하는 외부광의 반사를 방지할 수 있다.
표시 모듈(DM)은 표시 패널(DP) 및 광 제어 부재(LCM) 사이에 배치된 실링 부재(SAL) 및 충전 부재(FL)를 포함할 수 있다.
실링 부재(SAL)는 표시 패널(DP)과 광 제어 부재(LCM) 사이에 배치되어, 표시 패널(DP)과 광 제어 부재(LCM)를 결합시킬 수 있다. 실링 부재(SAL)는 주변 영역(NDA)에 중첩하여 배치될 수 있다. 실링 부재(SAL)는 자외선 경화 물질을 포함할 수 있다. 각기 서로 다른 공정을 통해 제1 기판(SUB1) 상에 표시 패널(DP)의 일 구성들을 형성하고, 제2 기판(SUB2) 상에 광 제어 부재(LCM)의 일 구성들을 형성한 후, 실링 부재(SAL)에 의해 제1 기판(SUB1)과 제2 기판(SUB2)은 서로 합착 될 수 있다.
충전 부재(FL)는 광 변환층(LCL)과 봉지층(TFE) 사이에 배치될 수 있다. 충전 부재(FL)는 실리콘, 에폭시, 또는 아크릴 계열의 열 경화성 물질을 포함할 수 있다. 그러나, 충전 부재(FL)의 물질이 상기 예에 제한되는 것은 아니다.
충전 부재(FL)는 실링 부재(SAL)에 의한 합창 공정 단계에서, 제2 기판(SUB2) 상에 형성된 광 변환층(LCL) 상에 배치될 수 있다. 그 후, 표시 패널(DP)이 충전 부재(FL) 상에 제공되어, 표시 패널(DP)과 광 제어 부재(LCM)는 합착 될 수 있다. 충전 부재(FL)는 표시 영역(DA)에 중첩하는 제1 기판(SUB1)과 제2 기판(SUB2) 사이의 빈 공간을 충전할 수 있다. 충전 부재(FL)의 일부는 합착하는 과정에서, 주변 영역(NDA)을 향해 유동 될 수 있다.
도 3은 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 4a는 본 발명의 일 실시예에 따른 표시 패널의 평면도이다. 도 4b 및 도 4c는 본 발명의 일 실시예에 따른 표시 패널의 확대 평면도이다.
도 3을 참조하면, 표시 패널(DP)의 제1 기판(SUB1)은 표시 영역(DA) 및 주변 영역(NDA)을 포함할 수 있다. 표시 패널(DP)은 표시 영역(DA)에 배치된 화소들(PX11~PXnm) 및 화소들(PX11~PXnm)에 전기적으로 연결된 신호 라인들(GL1~GLn, DL1~DLm)을 포함 할 수 있다. 표시 패널(DP)은 주변 영역(NDA)에 배치된 구동 회로(GDC) 및 패드들을 포함할 수 있다.
화소들(PX11~PXnm) 각각은 후술할 발광 소자 및 발광 소자에 연결된 복수의 트랜지스터들(예를 들어, 스위칭 트랜지스터, 구동 트랜지스터 등)로 구성되는 화소 구동 회로를 포함할 수 있다. 화소들(PX11~PXnm)은 화소들(PX11~PXnm)에 인가되는 전기적 신호에 대응하여 광을 발광 할 수 있다. 도 3은 매트릭스 형태로 배열된 화소들(PX11~PXnm)을 예시적으로 도시하였으나, 화소들(PX11~PXnm)의 배열 형태는 이에 한정되지 않는다.
신호 라인들(GL1~GLn, DL1~DLm)은 게이트 라인들(GL1~GLn) 및 데이터 라인들(DL1~DLm)을 포함할 수 있다. 화소들(PX11~PXnm) 각각은 게이트 라인들(GL1~GLn) 중 대응하는 게이트 라인과 데이터 라인들(DL1~DLm) 중 대응하는 데이터 라인에 연결될 수 있다. 화소들(PX11~PXnm)의 화소 구동 회로 구성에 따라 더 많은 종류의 신호 라인이 표시 패널(DP)에 구비될 수 있다.
구동 회로(GDC)는 게이트 구동 회로를 포함할 수 있다. 게이트 구동 회로는 게이트 신호들을 생성하고, 게이트 신호들을 게이트 라인들(GL1~GLn)에 순차적으로 출력할 수 있다. 게이트 구동 회로는 화소들(PX11~PXnm)의 화소 구동 회로에 또 다른 제어 신호를 더 출력할 수 있다.
패드들은 주변 영역(NDA) 상에 일 방향을 따라 배열될 수 있다. 패드들은 회로 기판에 연결되는 부분들 일 수 있다. 패드들 각각은 신호 라인들(GL1~GLn, DL1~DLm) 중 대응되는 신호 라인과 연결될 수 있고, 신호 라인을 통해 대응되는 화소에 연결될 수 있다. 패드들은 신호 라인들(GL1~GLn, DL1~DLm)과 일체의 형상을 가질 수 있다. 그러나 이에 한정되지 않고, 패드들은 신호 라인들(GL1~GLn, DL1~DLm)과 다른 층 상에 배치되어 컨택홀을 통해 연결될 수 있다.
도 3 및 도 4a는 평면 상에서 실링 부재가 배치되는 실링 부재 배치 영역(SAL-a)을 예시적으로 도시하였다. 실링 부재 배치 영역(SAL-a)은 주변 영역(NDA)의 일부 영역에 중첩할 수 있다. 실링 부재 배치 영역(SAL-a)은 표시 패널(DP)의 테두리에 인접하며, 표시 영역(DA)을 둘러쌀 수 있다. 실링 부재 배치 영역(SAL-a)은 구동 회로(GDC) 보다 외측에 정의될 수 있다.
표시 패널(DP)은 제1 기판(SUB1)의 주변 영역(NDA) 상에 배치된 정렬 패턴(MK)을 포함할 수 있다. 도 3 및 도 4a는 표시 패널(DP)의 좌측 모서리에 인접하게 배치된 정렬 패턴(MK)을 예시적으로 도시하였다. 그러나 정렬 패턴(MK)의 위치는 화소들(PX11~PXnm)과 평면 상에서 이격되어 배치된다면 어느 하나에 한정되지 않는다.
정렬 패턴(MK)은 평면 상에서 다각형, 원형 등의 다양한 형상을 가질 수 있다. 도 3 및 도 4a는 십자가 형상의 정렬 패턴(MK)을 예시적으로 도시하였으나, 정렬 패턴(MK)의 형상이 이에 한정되는 것은 아니다.
정렬 패턴(MK)은 금속 물질을 포함할 수 있다. 정렬 패턴(MK)은 표시 패널(DP)에 포함된 도전 패턴의 형성 과정에서 동시에 형성될 수 있다.
정렬 패턴(MK)은 평면 상에서 실링 부재 배치 영역(SAL-a)과 표시 영역(DA) 사이에 배치될 수 있다. 즉, 정렬 패턴(MK)은 후술할 실링 부재보다 제1 기판(SUB1)의 내측에 배치될 수 있다. 하나의 대형 모 기판 내에 형성된 복수의 표시 패널(DP)들을 별개의 표시 패널(DP)들로 절단하는 과정에서, 정렬 패턴(MK)은 표시 패널(DP)의 위치를 나타내는 얼라인-키(Align-Key)로 작용할 수 있다. 만약 정렬 패턴(MK)이 실링 부재 배치 영역(SAL-a) 보다 제1 기판(SUB1)의 외측에 배치되는 경우, 모기판을 절단하는 과정에서 절단될 수 있고, 표시 패널(DP)의 위치를 나타내는 얼라인-키로 작동하지 못할 수 있다.
도 4a를 참조하면, 표시 패널(DP)은 표시 영역(DA) 내에 배치된 발광 소자들에 대응하는 발광 영역들(PXA1, PXA2, PXA3) 및 발광 영역들(PXA1, PXA2, PXA3)을 둘러싸는 비발광 영역(NPXA)을 포함할 수 있다.
발광 영역들(PXA1, PXA2, PXA3)은 발광 소자에서 제공된 광이 출광되는 영역들에 대응될 수 있다. 발광 영역들(PXA1, PXA2, PXA3)은 제1 발광 영역(PXA1), 제2 발광 영역(PXA2) 및 제3 발광 영역(PXA3)을 포함할 수 있다. 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 표시 장치(DD)의 외부를 향해 출광되는 광의 색에 따라 구분될 수 있다. 비발광 영역(NPXA)은 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)의 경계를 설정하며, 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3) 사이의 혼색을 방지할 수 있다.
제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3) 중 하나는 발광 소자가 제공하는 소스광에 대응하는 제1 색광을 제공하고, 다른 하나는 제1 색광과 상이한 제2 색광을 제공하고, 나머지 다른 하나는 제1 색광 및 제2 색광과 상이한 제3 색광을 제공할 수 있다. 예를 들어, 제1 색광은 블루광 일 수 있고, 제2 색광은 레드광, 제3 색광은 그린광 일 수 있다.
제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 표시 영역(DA) 내에 소정의 배열을 가지며 반복적으로 배치될 수 있다. 도 4a를 참조하면, 제1 발광 영역들(PXA1), 제2 발광 영역들(PXA2) 및 제3 발광 영역들(PXA3) 각각은 제1 방향(DR1)을 따라 배열될 수 있다. 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 제2 방향(DR2)을 따라 서로 교번하게 배열될 수 있다. 도 4a에 도시된 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)의 배열 형태는 예시적인 것이며, 표시 장치(DD)의 설계에 따라 발광 영역들의 배열 형태는 다양해질 수 있다.
제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 평면 상에서 서로 동일한 면적을 가질 수 있다. 그러나 이에 한정되지 않고, 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 서로 면적이 상이한 2 이상의 발광 영역들을 포함할 수 있다.
제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 평면 상에서 다양한 형상을 가질 수 있다. 도 4a는 평면 상에서 직사각형 형상을 갖는 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)을 예시적으로 도시하였다. 그러나 이에 한정되지 않고, 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 원형 또는 다각형의 형상을 가질 수 있다.
제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 평면 상에서 서로 동일한 형상을 가질 수 있다. 그러나 이에 한정되지 않고, 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 서로 상이한 형상을 갖는 2 이상의 발광 영역들을 포함할 수 있다.
도 4b 및 도 4c는 도 4a에 도시된 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)의 실시예들과 상이한 형상을 갖는 다른 일 실시예의 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)을 예시적으로 도시하였다.
도 4b를 참조하면, 제1 및 제3 발광 영역들(PXA1, PXA3)은 평면 상에서 서로 동일한 다각형의 형상을 가질 수 있다. 제1 발광 영역(PXA1)은 제2 방향(DR2)으로 연장된 가상의 축을 중심으로 제3 발광 영역(PXA3)의 형상과 대칭된 형상을 가질 수 있다. 제2 발광 영역(PXA2)은 제1 및 제3 발광 영역들(PXA1, PXA3)과 상이한 다각형의 형상을 가질 수 있다.
제1 발광 영역들(PXA1) 및 제3 발광 영역들(PXA3) 각각은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 배열될 수 있다. 제1 발광 영역들(PXA1)과 제3 발광 영역들(PXA3)은 제1 방향(DR1)을 따라 서로 교번하게 배열될 수 있다. 제2 발광 영역들(PXA2) 각각은 제1 방향(DR1) 및 제2 방향(DR2)을 따라 제1 발광 영역들(PXA1)과 제3 발광 영역들(PXA3) 사이에 배열될 수 있다.
도 4c를 참조하면, 일 실시예에서 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3) 각각은 평면 상에서 형상이 서로 동일하고, 평면적이 서로 상이할 수 있다. 도 4c는 각각이 사각형의 형상을 가지며 평면적이 서로 상이한 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)을 예시적으로 도시하였다. 도 4c는 코너가 직각인 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)을 도시하였으나 이에 한정되지 않고, 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)은 실질적으로 코너가 둥근 형상을 가질 수도 있다.
제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)의 평면적은 출광 컬러에 따라 설정될 수 있다. 예를 들어, 주요색 중 그린광을 출광하는 발광 영역의 면적이 가장 클 수 있고, 블루광을 출광하는 발광 영역의 면적이 가장 작을 수 있다. 그러나 실시예가 반드시 이에 한정되는 것은 아니고, 표시 패널(DP)의 구조에 따라 달라질 수 있다.
제1 방향(DR1)을 따라 배열된 제1 발광 영역들(PXA1)은 하나의 행(이하, 제1 행으로 칭함)으로 정의될 수 있다. 제1 방향(DR1)을 따라 배열된 제2 발광 영역들(PXA2) 및 제3 발광 영역들(PXA3)은 또 다른 행(이하, 제2 행으로 칭함)으로 정의될 수 있다. 제2 행 내에서 제2 발광 영역들(PXA2) 및 제3 발광 영역들(PXA3)은 제1 방향(DR1)을 따라 서로 교번하게 배열될 수 있다.
제1 방향(DR1)을 따라 배열되는 제1 발광 영역들(PXA1)로 정의되는 제1 행은 복수로 제공될 수 있고, 복수의 제1 행들은 제2 방향(DR2)을 따라 배열될 수 있다. 이와 마찬가지로, 제1 방향(DR1)을 따라 교번하게 배열되는 제2 발광 영역들(PXA2) 및 제3 발광 영역들(PXA3)로 정의되는 제2 행은 복수로 제공될 수 있고, 복수의 제2 행들은 제2 방향(DR2)을 따라 배열될 수 있다. 도 4c에 도시된 것처럼, 제1 행과 제2 행은 제2 방향(DR2)을 따라 서로 교번하게 배열될 수 있다.
한편, 발광 영역들의 형상, 면적 배열은 색에 따른 광의 출광 효율에 따라 다양하게 디자인 될 수 있으며, 도 4a, 도 4b 및 도 4c에 도시된 실시예들에 한정되지 않는다.
도 5a 및 도 5b는 본 발명의 일 실시예에 따른 표시 패널의 단면도이다. 도 5a 및 도 5b는 하나의 발광 소자(OL)에 대응하는 단면들을 예시적으로 도시하였다. 표시 패널(DP)은 제1 기판(SUB1), 회로층(DP-CL), 발광 소자층(DP-OL) 및 봉지층(TFE)을 포함할 수 있고, 각 구성들에 관한 설명은 상술한 설명이 동일하게 적용될 수 있다.
표시 패널(DP)은 절연층, 반도체 패턴, 도전 패턴 및 신호 라인 등을 포함 할 수 있다. 표시 패널(DP)의 제조 단계에서, 코팅, 증착 등의 방식으로 제1 기판(SUB1) 상에 절연층, 반도체층 및 도전층이 형성될 수 있다. 이후, 포토리소그래피의 방식으로 절연층, 반도체층 및 도전층을 선택적으로 패터닝 할 수 있다. 이러한 공정을 거쳐 표시 패널(DP)에 포함된 반도체 패턴, 도전 패턴, 신호 라인 등이 형성될 수 있다.
화소들 각각은 트랜지스터들, 적어도 하나의 커패시터 및 발광 소자를 포함하는 등가 회로를 가질 수 있으며, 화소의 등가 회로는 다양한 형태로 변형될 수 있다. 반도체 패턴은 등가 회로에 따라 화소들에 걸쳐 소정의 규칙으로 배열될 수 있다. 도 5a 및 도 5b는 화소에 포함되는 하나의 트랜지스터(TR) 및 발광 소자(OL)를 예시적으로 도시하였다.
도 5a 및 도 5b를 참조하면, 제1 기판(SUB1)은 단층 또는 다층 구조를 가질 수 있다. 다층 구조의 제1 기판(SUB1)은 합성 수지층들 및 합성 수지층들 사이에 배치된 적어도 하나의 무기층을 포함할 수 있다. 예를 들어, 제1 기판(SUB1)의 합성 수지층은 아크릴계 수지, 메타크릴계 수지, 폴리이소프렌, 비닐계 수지, 에폭시계 수지, 우레탄계 수지, 셀룰로오스계 수지, 실록산계 수지, 폴리아미드계 수지, 페릴렌계 수지 및 폴리이미드계 수지 중 적어도 하나를 포함할 수 있다. 그러나 제1 기판(SUB1)의 물질이 상기 예에 제한되는 것은 아니다.
회로층(DP-CL)은 제1 기판(SUB1) 상에 배치될 수 있다. 회로층(DP-CL)은 적어도 하나의 절연층, 도전 패턴 및 반도체 패턴을 포함할 수 있다. 한편, 회로층(DP-CL)의 적층 구조는 회로층(DP-CL)을 제조하는 공정 단계나 화소에 포함되는 소자들의 구성에 따라 다양하게 변형될 수 있다. 도 5a 및 도 5b는 상이한 공정 단계를 통해 형성된 회로층(DP-CL)의 적층 형태의 실시예들을 예시적으로 도시하였다. 그러나 이들은 단지 예시적인 것으로 본 발명의 회로층(DP-CL)은 화소를 구동하는 구동 소자들을 포함한다면 어느 하나의 실시예로 한정되지 않는다.
도 5a를 참조하면, 회로층(DP-CL)은 차광 패턴(BML), 트랜지스터(TR), 연결 전극들(CNE1, CNE2) 및 복수의 절연층들(INS10, INS11, INS12)을 포함할 수 있다.
차광 패턴(BML)은 제1 기판(SUB1) 상에 배치될 수 있다. 차광 패턴(BML)은 트랜지스터(TR)에 중첩할 수 있다. 차광 패턴(BML)은 외부 광에 의해 회로 소자층(DP-CL)의 도전 패턴들이 시인되는 것을 방지하거나, 외부 광에 의해 트랜지스터(TR)의 반도체 패턴이 손상되는 것을 방지할 수 있다.
버퍼층(BFL)은 차광 패턴(BML)을 커버하도록 제1 기판(SUB1) 상에 배치될 수 있다. 버퍼층(BFL)은 차광 패턴(BML)의 일 부분을 노출시키는 컨택홀이 정의될 수 있다. 버퍼층(BFL)은 제1 기판(SUB1)과 반도체 패턴 사이의 결합력을 향상시킬 수 있다. 버퍼층(BFL)은 무기물을 포함할 수 있다. 예를 들어, 버퍼층(BFL)은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있다. 그러나, 버퍼층(BFL)의 물질이 상기 예에 제한되는 것은 아니다.
트랜지스터(TR)의 반도체 패턴은 버퍼층(BFL) 상에 배치될 수 있다. 반도체 패턴은 폴리 실리콘을 포함할 수 있다. 그러나 이에 한정되지 않고 반도체 패턴은 비정질 실리콘, 결정질 산화물 또는 비결정질 산화물을 포함할 수 있다.
트랜지스터(TR)의 소스 영역(Sa), 드레인 영역(Da) 및 채널 영역(Aa)은 반도체 패턴으로부터 형성될 수 있다. 반도체 패턴은 전도성에 따라 복수의 영역들로 구분될 수 있다. 예를 들어, 반도체 패턴은 도핑 여부 또는 금속 산화물 환원 여부에 따라 전기적 성질이 달라질 수 있다. 반도체 패턴 중 전도성이 큰 영역은 전극 또는 신호 라인 역할을 할 수 있고, 트랜지스터(TR)의 소스 영역(Sa) 및 드레인 영역(Da)에 해당할 수 있다. 비-도핑 되거나 비-환원 되어 상대적으로 전도성이 작은 영역은 트랜지스터(TR)의 채널 영역(Aa또는 액티브 영역)에 해당할 수 있다.
트랜지스터(TR)의 반도체 패턴 상에 절연층을 형성한 후, 패터닝 하여 절연 패턴(INS1)을 형성할 수 있다. 게이트 전극(Ga)은 절연 패턴(INS1) 상에 배치될 수 있다. 게이트 전극(Ga)은 절연 패턴(INS1)을 형성하는 공정에서 마스크로 이용될 수 있다. 게이트 전극(Ga)은 채널 영역(Aa)에 중첩할 수 있고, 절연 패턴(INS1)을 사이에 두고 트랜지스터(TR)의 반도체 패턴과 단면 상에서 이격될 수 있다.
복수의 절연층들(INS10, INS11, INS12)은 버퍼층(BFL) 상에 배치될 수 있다. 복수의 절연층들(INS10, INS11, INS12) 각각은 적어도 하나의 무기막 또는 유기막을 포함할 수 있다. 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있으나, 상기 물질에 제한되는 것은 아니다. 유기막은 페놀계 고분자, 아크릴계 고분자, 이미드계 고분자, 아릴에테르계 고분자, 아마이드계 고분자, 불소계고분자, p-자일렌계 고분자, 비닐알콜계 고분자, 및 이들을 조합한 고분자를 포함할 수 있으나, 상기 물질에 제한되는 것은 아니다.
제1 절연층(INS10)은 버퍼층(BFL) 상에 배치되며 게이트 전극(Ga)을 커버할 수 있다. 제1 절연층(INS10)은 트랜지스터(TR)의 반도체 패턴 일 부분을 노출시키는 컨택홀이 정의될 수 있다.
연결 전극들(CNE1, CNE2)은 제1 절연층(INS10) 상에 배치될 수 있다. 제1 연결 전극(CNE1)은 제1 절연층(INS10)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 소스 영역(Sa)에 연결될 수 있다. 일 실시예에서, 제1 연결 전극(CNE1)은 제1 절연층(INS10) 및 버퍼층(BFL)을 관통하는 컨택홀을 통해 차광 패턴(BML)에 연결될 수 있다. 제2 연결 전극(CNE2)은 제1 절연층(INS10)을 관통하는 컨택홀을 통해 트랜지스터(TR)의 드레인 영역(Da)에 연결될 수 있다. 제2 연결 전극(CNE2)은 평면 상에서 연장되어 다른 트랜지스터나 배선에 연결될 수 있다.
제2 절연층(INS11) 및 제3 절연층(INS12)은 연결 전극들(CNE1, CNE2)을 커버하도록 제1 절연층(INS10) 상에 배치될 수 있다. 제2 절연층(INS11) 및 제3 절연층(INS12)은 제1 연결 전극(CNE1)의 일 부분을 노출시키는 관통홀이 정의될 수 있고, 제1 연결 전극(CNE1)은 제3 절연층(INS12) 상에 배치된 발광 소자(OL)의 제1 전극(AE)에 연결될 수 있다. 일 실시예에서 제3 절연층(INS12)은 유기막을 포함하며, 평탄한 상면을 제공할 수 있다. 그러나 실시예가 반드시 이에 한정되는 것은 아니다.
한편, 회로층(DP-CL)은 소자들의 구조, 배치 및 공정 단계에 따라 복수의 절연층(INS10, INS11, INS12) 중 일부가 생략될 수 있다. 도 5b를 참조하면, 일 실시예에서 회로층(DP-CL)은 차광 패턴(BML), 트랜지스터(TR), 브릿지 패턴(BR) 및 복수의 절연층들(INS11, INS12)을 포함할 수 있다.
브릿지 패턴(BR)은 반도체 패턴 상에 배치되며, 트랜지스터(TR)의 소스 영역(Sa)에 연결될 수 있다. 브릿지 패턴(BR)은 버퍼층(BFL)을 관통하는 컨택홀을 통해 차광 패턴(BML)에 연결될 수 있다. 브릿지 패턴(BR)을 통해 트랜지스터(TR)은 회로층(DP-CL)의 다른 소자들과 전기적으로 연결될 수 있다.
일 실시예에서 도 5a의 제1 절연층(INS10)은 생략될 수 있고, 제2 절연층(INS11) 및 제3 절연층(INS12)은 트랜지스터(TR) 및 브릿지 패턴(BR)을 커버하며 버퍼층(BFL) 상에 배치될 수 있다. 제2 절연층(INS11) 및 제3 절연층(INS12)은 브릿지 패턴(BR)의 일 부분을 노출하는 관통홀이 정의될 수 있고, 브릿지 패턴(BR)은 제3 절연층(INS12) 상에 배치된 발광 소자(OL)의 제1 전극(AE)에 연결될 수 있다.
일 실시예에서 제1 절연층(INS10) 및 제1 절연층(INS10) 상에 배치된 연결 전극의 구성들이 생략될 수 있다. 이에 따라, 제1 절연층(INS10)에 컨택홀을 형성하거나, 패터닝을 통해 제1 절연층(INS10) 상에 배치된 연결 전극들을 형성하는 공정이 생략될 수 있고, 실시예에 따라서 회로층(DP-CL)의 형성 공정이 간소화 될 수 있다.
다시 도 5a 및 도 5b를 참조하면, 발광 소자층(DP-OL)은 회로층(DP-CL) 상에 배치될 수 있다. 발광 소자층(DP-OL)은 복수의 발광 소자들(OL) 및 화소 정의막(PDL)을 포함할 수 있고, 도 5는 복수의 발광 소자들(OL) 중 하나의 발광 소자(OL)에 대응하는 단면을 도시하였다.
표시 영역(DA)은 발광 소자(OL)에 대응되는 발광 영역(PXA) 및 발광 영역(PXA)을 둘러싸는 비발광 영역(NPXA)을 포함할 수 있다. 발광 소자(OL)는 제1 전극(AE), 정공 제어층(HCL), 발광층(EML), 전자 제어층(ECL), 및 제2 전극(CE)을 포함할 수 있다.
화소 정의막(PDL)은 제3 절연층(INS12) 상에 배치될 수 있다. 화소 정의막(PDL)은 제1 전극(AE)의 일 부분을 노출시키는 개구부(PX-OP)가 정의될 수 있다. 화소 정의막(PDL)은 제1 전극(AE)의 상면 일 부분을 커버할 수 있다. 본 실시예에서, 개구부(PX-OP)에 의해 노출된 제1 전극(AE)의 일 부분은 발광 영역(PXA)에 대응될 수 있다. 화소 정의막(PDL)이 배치된 영역은 발광 영역(PXA)을 에워싸는 비발광 영역(NPXA)에 대응될 수 있다.
화소 정의막(PDL)은 유기 물질을 포함할 수 있다. 일 실시예의 화소 정의막(PDL)은 소정의 컬러를 가질 수 있다. 예를 들어, 화소 정의막(PDL)은 베이스 수지 및 베이스 수지에 혼합된 블랙 안료 및/또는 블랙 염료를 포함할 수 있다. 그러나 화소 정의막(PDL)의 실시예가 이에 한정되는 것은 아니다.
정공 제어층(HCL)은 제1 전극(AE) 및 화소 정의막(PDL) 상에 배치될 수 있다. 정공 제어층(HCL)은 복수의 화소들에 공통으로 배치될 수 있다. 정공 제어층(HCL)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 중첩할 수 있다. 정공 제어층(HCL)은 정공 수송층 및 정공 주입층 중 적어도 하나를 포함할 수 있다.
발광층(EML)은 정공 제어층(HCL) 상에 배치될 수 있다. 발광층(EML)은 화소 정의막(PDL)의 개구부(PX-OP)에 대응하는 영역에 배치될 수 있다. 발광층(EML)은 유기 발광 물질, 무기 발광 물질, 퀀텀닷 또는 퀀텀 로드 등을 포함할 수 있다. 발광층(EML)은 화소들 각각에 분리되어 형성될 수 있다. 그러나 이에 한정되지 않고, 발광층(EML)은 화소들에 공통으로 형성될 수 있다. 발광층(EML)은 소스광인 제1 광을 생성할 수 있다. 예를 들어, 제1 광은 블루광 일 수 있다.
한편, 이에 한정되지 않고, 일 실시예에서 발광 소자(OL)는 복수의 발광층들을 포함하는 탠덤(Tandem) 구조의 발광 소자일 수 있다. 복수의 발광층들은 제1 전극(AE) 상에 두께 방향을 따라 적층 될 수 있다. 복수의 발광층들 중 일부는 실질적으로 동일한 색광을 생성할 수 있고, 나머지 일부는 상이한 색광을 생성할 수 있다. 예를 들어, 일 실시예의 발광 소자(OL)는 4개의 발광층들을 포함할 수 있고, 4개의 발광층들 중 3개의 발광층들은 블루광을 생성할 수 있고, 1개의 발광층은 그린광을 생성할 수 있다. 그러나, 이는 단지 하나의 예시일 뿐이며 반드시 이에 한정되는 것은 아니다. 탠덤(Tandem) 구조의 발광 소자는 복수의 발광층들 사이에 배치된 정공 제어층, 전자 제어층 및 전하 생성층과 같은 기능층들을 더 포함할 수 있다.
전자 제어층(ECL)은 발광층(EML) 상에 배치될 수 있다. 전자 제어층(ECL)은 복수의 화소들에 공통으로 배치될 수 있다. 전자 제어층(ECL)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 중첩할 수 있다. 전자 제어층(ECL)은 전자 수송층 및 전자 주입층 중 적어도 하나를 포함할 수 있다.
제2 전극(CE)은 전자 제어층(ECL) 상에 배치될 수 있다. 제2 전극(CE)은 복수의 화소들에 공통으로 배치될 수 있다. 제2 전극(CE)은 발광 영역(PXA) 및 비발광 영역(NPXA)에 중첩할 수 있다. 제2 전극(CE)에는 공통 전압이 제공될 수 있으며, 제2 전극(CE)은 공통 전극으로 지칭될 수 있다.
트랜지스터(TR)를 통해 제1 전극(AE)에 제1 전압이 인가될 수 있고, 제2 전극(CE)에 공통 전압이 인가될 수 있다. 발광층(EML)에 주입된 정공과 전자가 결합하여 여기자(exciton)가 형성되고, 여기자가 바닥 상태로 전이하면서, 발광 소자(OL)가 발광할 수 있다.
봉지층(TFE)은 발광 소자층(DP-OL) 상에 배치되어 발광 소자층(DP-OL)을 밀봉할 수 있다. 봉지층(TFE)은 제1 내지 제3 봉지막들(EN1, EN2, EN3)을 포함할 수 있다. 제1 봉지막(EN1)은 제2 전극(CE) 상에 배치될 수 있고, 제2 봉지막(EN2) 및 제3 봉지막(EN3)은 순차적으로 제1 봉지막(EN1) 상에 배치될 수 있다.
일 실시예에서, 제1 및 제3 봉지막들(EN1, EN3)은 무기막을 포함할 수 있다. 무기막은 수분 및/또는 산소로부터 발광 소자층(DP-OL)을 보호할 수 있다. 예를 들어, 무기막은 알루미늄옥사이드, 티타늄옥사이드, 실리콘옥사이드, 실리콘나이트라이드, 실리콘옥시나이트라이드, 지르코늄옥사이드, 및 하프늄옥사이드 중 적어도 하나를 포함할 수 있으나, 상기 예에 제한되는 것은 아니다.
일 실시예에서 제2 봉지막(EN2)은 유기막을 포함할 수 있다. 유기막은 먼지 입자와 같은 이물질로부터 발광 소자층(DP-OL)을 보호할 수 있다. 예를 들어, 유기막은 아크릴 계열 수지를 포함할 수 있으나 상기 예에 제한되는 것은 아니다.
도 6은 도 4a에 도시된 절단선I-I'에 대응하는 표시 모듈의 단면도이다. 도 6은 표시 영역(DA)의 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)에 대응되는 표시 모듈(DM)의 일부 단면을 예시적으로 도시한 것이며, 도 6의 표시 모듈(DM)의 단면 관한 설명은 도 4b 및 도 4c에 도시된 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)의 단면에도 동일하게 적용될 수 있다. 도 6에 도시된 표시 모듈(DM)의 각 구성에 관한 설명은 상술한 설명이 동일하게 적용될 수 있다.
광 제어 부재(LCM)는 제2 기판(SUB2), 컬러 필터층(CFL), 저굴절층(LR) 및 광 변환층(LCL)을 포함할 수 있다. 광 제어 부재(LCM)는 저굴절층(LR) 상에 배치된 제1 캡핑층(CP1) 및 광 변환층(LCL) 상에 배치된 제2 캡핑층(CP2)을 포함할 수 있다. 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2) 각각은 절연층들로 정의될 수 있다.
제2 기판(SUB2)의 배면은 제1 기판(SUB1)의 상면과 마주할 수 있다. 컬러 필터층(CFL), 저굴절층(LR), 제1 캡핑층(CP1), 광 변환층(LCL) 및 제2 캡핑층(CP2)은 제2 기판(SUB2)의 배면 상에 순차적으로 배치될 수 있다. 즉, 광 제어 부재(LCM)의 제조 공정에서 제2 기판(SUB2)의 배면은 컬러 필터층(CFL)이 형성되는 베이스 면으로 제공될 수 있다.
컬러 필터층(CFL)은 제1 컬러 필터(CF1), 제2 컬러 필터(CF2) 및 제3 컬러 필터(CF3)를 포함할 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 제2 기판(SUB2)의 배면 상에서 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3) 중 대응하는 영역에 중첩하도록 패터닝된 형태로 제공될 수 있다. 즉, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각은 평면 상에서 발광 영역들(PXA1, PXA2, PXA3)에 대응하여 배치될 수 있다. 구체적으로, 제1 컬러 필터(CF1)는 제1 발광 영역(PXA1)에 중첩하여 배치될 수 있고, 제2 컬러 필터(CF2)는 제2 발광 영역(PXA2)에 중첩하여 배치될 수 있으며, 제3 컬러 필터(CF3)는 제3 발광 영역(PXA3)에 중첩하여 배치될 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)에 관한 설명은 이후 자세히 설명하도록 한다.
저굴절층(LR)은 컬러 필터층(CFL)의 하면(또는 배면)을 커버하도록 제2 기판(SUB2)의 배면 상에 배치될 수 있다. 저굴절층(LR)은 제1 광 변환부(WCP1), 제2 광 변환부(WCP2) 및 투과부(WCP3) 각각의 굴절률 보다 작은 굴절률을 가질 수 있다. 예를 들어, 저굴절층(LR)의 굴절률은 1.1 이상 1.3 이하일 수 있다. 그러나 저굴절층(LR)의 굴절률이 상기 수치 예에 제한되는 것은 아니다.
저굴절층(LR)은 유기물을 포함할 수 있다. 저굴절층(LR)은 유기물을 포함하는 수지 내에 분산된 산란 입자들을 더 포함할 수 있다. 저굴절층(LR)은 굴절률을 이용하여 광의 재순환을 통해 표시 장치(DD)의 광 효율을 향상 시킬 수 있다. 한편, 일 실시예에서 저굴절층(LR)은 생략될 수 있다.
제1 캡핑층(CP1)은 저굴절층(LR)의 배면 상에 배치될 수 있다. 제1 캡핑층(CP1)은 광 변환층(LCL)이 형성되는 베이스 면으로 제공될 수 있고, 광 변환층(LCL)을 보호할 수 있다. 일 실시예의 제1 캡핑층(CP1)은 무기물을 포함할 수 있다.
한편, 광 제어 부재(LCM)의 적층 구조는 도 6에 도시된 것에 한정되지 않는다. 예를 들어, 일 실시예의 광 제어 부재(LCM)는 제2 기판(SUB2)의 배면 상에 순차적으로 배치된 컬러 필터층(CFL), 광 변환층(LCL) 및 저굴절층(LR)을 포함할 수 있다. 또 다른 일 실시예의 광 제어 부재(LCM)는 복수의 저굴절층들을 포함할 수 있다. 복수의 저굴절층들 중 하나의 저굴절층은 컬러 필터층(CFL)과 광 변환층(LCL) 사이에 배치될 수 있고, 다른 하나의 저굴절층은 광 변환층(LCL)의 배면 상에 배치될 수 있다. 광 제어 부재(LCM)를 구성하는 컬러 필터층(CFL), 저굴절층(LRL) 및 광 변환층(LCL)의 적층 순서는 실시예에 따라 다양하게 변형될 수 있다.
광 변환층(LCL)은 제1 광 변환부(WCP1), 제2 광 변환부(WCP2), 투과부(WCP3) 및 뱅크부(BK)를 포함할 수 있다. 도 6은 예시적으로 제1 및 제2 광 변환부(WCP1, WCP2)와 투과부(WCP3)가 각각 하나로 제공된 단면을 도시하였으나, 제1 및 제2 광 변환부(WCP1, WCP2)와 투과부(WCP3)는 표시 영역(DA) 내에서 복수로 제공될 수 있고, 뱅크부(BK)는 복수의 제1 광 변환부들(WCP1), 복수의 제2 광 변환부들(WCP2) 및 복수의 투과부들(WCP3)을 둘러쌀 수 있다.
제1 광 변환부(WCP1), 제2 광 변환부(WCP2) 및 투과부(WCP3) 각각은 평면 상에서 발광 영역들(PXA1, PXA2, PXA3)에 대응하여 배치될 수 있다. 구체적으로 제1 광 변환부(WCP1)는 제1 발광 영역(PXA1)에 중첩하여 배치될 수 있고, 제2 광 변환부(WCP2)는 제2 발광 영역(PXA2)에 중첩하여 배치될 수 있고, 투과부(WCP3)는 제3 발광 영역(PXA3)에 중첩하여 배치될 수 있다.
제2 캡핑층(CP2)은 광 변환층(LCL)의 배면을 커버할 수 있다. 제2 캡핑층(CP2)은 광 변환층(LCL)에 수분 또는 이물질이 투과하는 것을 방지할 수 있다. 일 실시예의 제2 캡핑층(CP2)은 무기물을 포함할 수 있다.
제1 광 변환부(WCP1) 및 제2 광 변환부(WCP2) 각각은 베이스 수지 및 베이스 수지에 분산된 양자점들을 포함할 수 있다. 양자점들은 발광 소자(OL)로부터 제공되는 제1 광의 파장 범위를 변환시킬 수 있다. 예를 들어, 제1 광 변환부(WCP1)는 제1 광을 제1 광의 파장 범위와 상이한 파장 범위를 갖는 제2 광으로 변환시키는 제1 양자점들을 포함할 수 있다. 제2 광 변환부(WCP2)는 제1 광을 제1 광의 파장 범위와 상이한 파장 범위를 갖는 제3 광으로 변환시키는 제2 양자점들을 포함할 수 있다. 여기서, 제2 광의 파장 범위와 제3 광의 파장 범위는 상이할 수 있다.
발광 소자(OL)는 소스광(또는 제1 광)을 제공할 수 있고, 일 실시예에서, 소스광은 블루광을 발광하는 발광층들 및 그린광을 발광하는 적어도 하나의 발광층이 적층되어 제공하는 광에 대응될 수 있다. 제1 광 변환부(WCP1)의 제1 양자점들은 발광 소자(OL)로부터 제1 광 변환부(WCP1)에 입사된 소스광을 레드광으로 변환시킬 수 있다. 제2 광 변환부(WCP2)의 제2 양자점들은 발광 소자(OL)로부터 제2 광 변환부(WCP2)에 입사된 소스광을 그린광으로 변환시킬 수 있다. 그러나 실시예가 반드시 이에 한정되는 것은 아니다.
투과부(WCP3)는 베이스 수지를 포함할 수 있다. 투과부(WCP3)는 발광 소자(OL)로부터 제공되는 소스광을 투과 시킬 수 있다. 예를 들어, 발광 소자(OL)는 블루광을 제공할 수 있고, 블루광은 투과부(WCP3)를 통과하여 표시 모듈(DM)의 전면 방향을 향해 출광 될 수 있다. 일 실시예의 투과부(WCP3)는 베이스 수지에 분산된 산란 입자들을 더 포함할 수 있다. 투과부(WCP3)의 산란 입자들은 투과부(WCP3)를 향해 입사되는 광을 여러 방향으로 산란 시킬 수 있다.
이에 따라, 표시 모듈(DM)은 제1 발광 영역(PXA1)을 통해 레드광을 출광 할 수 있고, 제2 발광 영역(PXA2)을 통해 그린광을 출광 할 수 있으며, 제3 발광 영역(PXA3)을 통해 블루광을 출광 할 수 있다. 각각이 레드, 그린, 블루를 표시하는 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)을 통해 표시 모듈(DM)은 표시 영역(DA) 내에서 소정의 영상을 표시할 수 있다.
한편, 제1 광 변환부(WCP1) 및 제2 광 변환부(WCP2) 중 적어도 하나는 산란 입자들을 더 포함할 수 있다. 산란 입자들은 발광 소자(OL)로부터 제1 및 제2 광 변화부들(WCP1, WCP2)로 입사된 제1 광을 산란시켜 광 변환부 내의 양자점에 의한 광 변환 효율을 향상시킬 수 있다.
제1 광 변환부(WCP1) 및 제2 광 변환부(WCP2)에 포함된 양자점의 코어는 II-VI족 화합물, III-VI족 화합물, I-III-VI족 화합물, III-V족 화합물, IV-VI족 화합물, IV족 원소, IV족 화합물 및 이들의 조합에서 선택될 수 있다.
II-VI족 화합물은 CdSe, CdTe, CdS, ZnS, ZnSe, ZnTe, ZnO, HgS, HgSe, HgTe, MgSe, MgS 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, CdSeS, CdSeTe, CdSTe, ZnSeS, ZnSeTe, ZnSTe, HgSeS, HgSeTe, HgSTe, CdZnS, CdZnSe, CdZnTe, CdHgS, CdHgSe, CdHgTe, HgZnS, HgZnSe, HgZnTe, MgZnSe, MgZnS 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 HgZnTeS, CdZnSeS, CdZnSeTe, CdZnSTe, CdHgSeS, CdHgSeTe, CdHgSTe, HgZnSeS, HgZnSeTe, HgZnSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다.
III-VI족 화합물은 In2S3, In2Se3 등과 같은 이원소 화합물, InGaS3, InGaSe3 등과 같은 삼원소 화합물, 또는 이들의 임의의 조합을 포함할 수 있다.
I-III-VI족 화합물은 AgInS, AgInS2, CuInS, CuInS2, AgGaS2, CuGaS2 CuGaO2, AgGaO2, AgAlO2 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 또는 AgInGaS2, CuInGaS2 등의 사원소 화합물로부터 선택될 수 있다.
III-V족 화합물은 GaN, GaP, GaAs, GaSb, AlN, AlP, AlAs, AlSb, InN, InP, InAs, InSb 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, GaNP, GaNAs, GaNSb, GaPAs, GaPSb, AlNP, AlNAs, AlNSb, AlPAs, AlPSb, InGaP, InAlP, InNP, InNAs, InNSb, InPAs, InPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 GaAlNP, GaAlNAs, GaAlNSb, GaAlPAs, GaAlPSb, GaInNP, GaInNAs, GaInNSb, GaInPAs, GaInPSb, InAlNP, InAlNAs, InAlNSb, InAlPAs, InAlPSb 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. 한편, III-V족 화합물은 II족 금속을 더 포함할 수 있다. 예를 들어, III-II-V족 화합물로 InZnP 등이 선택될 수 있다.
IV-VI족 화합물은 SnS, SnSe, SnTe, PbS, PbSe, PbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물, SnSeS, SnSeTe, SnSTe, PbSeS, PbSeTe, PbSTe, SnPbS, SnPbSe, SnPbTe 및 이들의 혼합물로 이루어진 군에서 선택되는 삼원소 화합물, 및 SnPbSSe, SnPbSeTe, SnPbSTe 및 이들의 혼합물로 이루어진 군에서 선택되는 사원소 화합물로 이루어진 군에서 선택될 수 있다. IV족 원소로는 Si, Ge 및 이들의 혼합물로 이루어진 군에서 선택될 수 있다. IV족 화합물로는 SiC, SiGe 및 이들의 혼합물로 이루어진 군에서 선택되는 이원소 화합물일 수 있다.
이때, 이원소 화합물, 삼원소 화합물 또는 사원소 화합물은 균일한 농도로 입자 내에 존재하거나, 농도 분포가 부분적으로 다른 상태로 나누어져 동일 입자 내에 존재하는 것일 수 있다.
양자점은 코어(core)와 코어를 둘러싸는 쉘(shell)을 포함하는 코어-쉘 구조일 수 있다. 또한 일 실시예에서 하나의 양자점이 다른 양자점을 둘러싸는 코어/쉘 구조를 가질 수도 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다.
일 실시예에서 양자점은 전술한 나노 결정을 포함하는 코어-쉘 구조를 가질 수 있다. 양자점의 쉘은 코어의 화학적 변성을 방지하여 반도체 특성을 유지하기 위한 보호층 역할 및/또는 양자점에 전기 영동 특성을 부여하기 위한 차징층(charging layer)의 역할을 수행할 수 있다. 쉘은 단층 또는 다중 층일 수 있다. 코어와 쉘의 계면은 쉘에 존재하는 원소의 농도가 중심으로 갈수록 낮아지는 농도 구배(gradient)를 가질 수 있다. 양자점의 쉘의 예로는 금속 산화물, 비금속의 산화물, 반도체 화합물 또는 이들의 조합을 들 수 있다.
예를 들어, 금속 산화물, 비금속의 산화물은 SiO2, Al2O3, TiO2, ZnO, MnO, Mn2O3, Mn3O4, CuO, FeO, Fe2O3, Fe3O4, CoO, Co3O4, NiO 등의 이원소 화합물, 또는 MgAl2O4, CoFe2O4, NiFe2O4, CoMn2O4등의 삼원소 화합물을 포함할 수 있으나 물질이 상기 예에 제한되는 것은 아니다.
또한, 반도체 화합물은 CdS, CdSe, CdTe, ZnS, ZnSe, ZnTe, ZnSeS, ZnTeS, GaAs, GaP, GaSb, HgS, HgSe, HgTe, InAs, InP, InGaP, InSb, AlAs, AlP, AlSb등을 포함할 수 있으나 물질이 상기 예에 제한되는 것은 아니다.
양자점은 약 45nm 이하, 바람직하게는 약 40nm 이하, 더욱 바람직하게는 약 30nm 이하의 발광 파장 스펙트럼의 반치폭(full width of half maximum, FWHM)을 가질 수 있으며, 상기 범위에서 색 순도나 색 재현성을 향상 시킬 수 있다. 또한 이러한 양자점을 통해 발광되는 광은 전 방향으로 방출되는바, 광 시야각이 향상될 수 있다.
양자점의 형태는 당 분야에서 일반적으로 사용하는 형태의 것으로 특별히 한정하지 않지만, 일 예로 구형, 피라미드형, 다중 가지형(multi-arm), 또는 입방체(cubic)의 나노 입자, 나노 튜브, 나노와이어, 나노 섬유, 나노 판상 입자 등의 형태의 것을 사용할 수 있다.
양자점은 입자 크기에 따라 방출하는 광의 색상을 조절 할 수 있으며, 이에 따라 양자점은 청색, 적색, 녹색 등 다양한 발광 색상을 가질 수 있다. 한편, 상술한 발광층(EML)이 양자점 물질을 포함하는 경우, 발광층(EML)에 포함된 양자점 물질에 관해서는 상술한 양자점에 대한 설명이 동일하게 적용될 수 있다.
뱅크부(BK)는 평면 상에서 비발광 영역(NPXA)에 중첩할 수 있다. 뱅크부(BK)는 제1 내지 제3 발광 영역들(PXA1, PXA2, PXA3)에 대응하는 개구부들이 정의될 수 있다. 제1 광 변환부(WCP1), 제2 광 변환부(WCP2) 및 투과부(WCP3)는 각각 뱅크부(BK)에 정의된 개구부들에 대응하여 배치될 수 있다. 뱅크부(BK)는 제1 광 변환부(WCP1), 제2 광 변환부(WCP2) 및 투과부(WCP3) 사이의 경계를 설정하여 혼색되는 것을 방지할 수 있다. 뱅크부(BK)는 소정의 컬러를 갖는 물질을 포함할 수 있다. 예를 들어, 뱅크부(BK)는 흑색 염료 또는 흑색 안료를 포함할 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각은 베이스 수지 및 베이스 수지에 분산된 안료 또는 염료를 포함할 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각은 소정의 파장 범위를 갖는 광을 투과하고, 소정의 파장 범위 외의 파장 범위를 갖는 광을 흡수할 수 있다. 예를 들어, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 레드 컬러 필터, 그린 컬러 필터 및 블루 컬러 필터로 제공될 수 있다. 레드 컬러 필터는 레드광을 투과하고, 그린광 및 블루광을 대부분 흡수할 수 있다. 그린 컬러 필터는 그린광을 투과하고, 레드광 및 블루광을 대부분 흡수할 수 있다. 블루 컬러 필터는 블루광을 투과하고, 레드광 및 그린광 대부분을 흡수할 수 있다.
제1 컬러 필터(CF1)는 제1 광 변환부(WCP1) 상에 배치될 수 있다. 제1 컬러 필터는 제1 광 변환부(WCP1)로부터 제공되는 제2 광을 투과시킬 수 있다. 예를 들어, 제1 광 변환부(WCP1)는 발광 소자(OL)로부터 제공되는 블루광을 그린광으로 변환시킬 수 있고, 제1 컬러 필터(CF1)는 제1 광 변환부(WCP1)로부터 제공된 그린광을 투과시킬 수 있다. 제1 컬러 필터(CF1)는 제1 컬러 필터(CF1)를 향해 입사하는 제1 광 및 제3 광을 흡수할 수 있다. 따라서, 제1 광 변환부(WCP1)에 의해 변화되지 못하고 제1 컬러 필터(CF1)를 향해 입사하는 제1 광을 흡수하여 제1 발광 영역(PXA1) 내에서 색 순도가 저하되는 것을 방지할 수 있다.
제2 컬러 필터(CF2)는 제2 광 변환부(WCP2) 상에 배치되어 제2 광 변환부(WCP2)로부터 제공되는 제3 광을 투과시킬 수 있다. 예를 들어, 제2 광 변환부(WCP2)는 발광 소자(OL)로부터 제공되는 블루광을 레드광으로 변환시킬 수 있고, 제2 컬러 필터(CF2)는 제2 광 변환부(WCP2)로부터 제공된 레드광을 투과시킬 수 있다. 제2 컬러 필터(CF2)는 제2 컬러 필터(CF2)를 향해 입사하는 제1 광 및 제2 광을 흡수할 수 있다. 따라서, 제2 광 변환부(WCP2)에 의해 변화되지 못하고 제2 컬러 필터(CF2)를 향해 입사하는 제1 광을 흡수하여 제2 발광 영역(PXA2) 내에서 색 순도가 저하되는 것을 방지할 수 있다.
제3 컬러 필터(CF3)는 투과부(WCP3) 상에 배치되어 투과부(WCP3)를 통과하는 제1 광을 투과시킬 수 있다. 예를 들어, 투과부(WCP3)는 발광 소자(OL)로부터 제공되는 블루광을 투과 시킬 수 있고, 제3 컬러 필터(CF3)는 투과부(WCP3)를 통과한 블루광을 투과 시킬 수 있다.
외부광은 표시 모듈(DM)의 외부에서 표시 패널(DP)을 향해 입사할 수 있고, 외부광은 레드광, 그린광 및 블루광을 포함할 수 있다. 만약 표시 모듈(DM)이 컬러 필터층(CFL)을 포함하지 않는다면, 표시 패널(DP)을 향해 입사한 외부광이 표시 패널(DP) 내부의 도전 패턴들(예를 들어, 신호 라인들, 전극들 등)에 반사되어 사용자에게 제공될 수 있고, 사용자는 반사광을 시인할 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 외부광의 반사를 방지할 수 있다. 제2 광을 투과시키는 제1 컬러 필터(CF1)는 외부광 중 제1 광 및 제3 광의 파장 범위에 해당하는 광을 흡수할 수 있다. 예를 들어, 제1 컬러 필터(CF1)는 그린 컬러 필터일 수 있고, 외부광 중 레드광 및 블루광에 해당하는 광을 흡수하여 그린광으로 필터링 할 수 있다. 이와 같은 원리로, 제2 컬러 필터(CF2)는 레드 컬러 필터일 수 있고, 외부광 중 그린광 및 블루광에 해당하는 광을 흡수하여 레드광으로 필터링 할 수 있다. 제3 컬러 필터(CF3)는 블루 컬러 필터일 수 있고, 외부광 중 레드광 및 그린광에 해당하는 광을 흡수하여 블루광으로 필터링 할 수 있다.
일 실시예의 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 비발광 영역(NPXA)내에서 서로 중첩될 수 있다. 예를 들어, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 비발광 영역(NPXA)내에서 제3 방향(DR3)을 따라 서로 중첩하게 배치될 수 있다. 서로 중첩하게 배치된 컬러 필터들(CF1, CF2, CF3)은 비발광 영역(NPXA)을 통과하는 광을 차단하여 혼색을 방지할 수 있다. 도 6은 비발광 영역(NPXA) 내에서 서로 중첩하여 배치된 컬러 필터들(CF1, CF2, CF3)을 예시적으로 도시하였으나 실시예는 이에 한정되지 않고, 컬러 필터들(CF1, CF2, CF3)은 비발광 영역(NPXA)을 사이에 두고 서로 이격될 수도 있다.
한편, 컬러 필터층(CFL)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 둘러싸며, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 사이의 경계를 설정하는 격벽을 더 포함할 수 있다. 컬러 필터층(CFL)의 격벽은 소정의 컬러를 갖는 물질을 포함할 수 있고, 예를 들어, 격벽은 블랙 안료 또는 블랙 염료를 포함할 수 있다. 컬러 필터층(CFL)의 격벽은 광을 흡수하여, 혼색이 되는 것을 방지할 수 있다.
일 실시예에 따른 광 제어 부재(LCM)의 제조 공정에서, 광 제어 부재(LCM)는 제2 기판(SUB2)의 배면 상에 컬러 필터층(CFL), 저굴절층(LR), 제1 캡핑층(CP1), 광 변환층(LCL) 및 제2 캡핑층(CP2)을 제3 방향(DR3)을 따라 순차적으로 적층 하여 형성될 수 있다. 이후, 제조가 완료된 광 제어 부재(LCM)의 광 변환층(LCL) 상에 충전 부재(FL)를 도포할 수 있다.
충전 부재(FL)가 도포된 광 제어 부재(LCM) 상에 충전 부재(FL)와 봉지층(TFE)이 마주하도록 표시 패널(DP)이 제공될 수 있다. 이후, 광 제어 부재(LCM)와 표시 패널(DP)은 충전 부재(FL)를 사이에 두고 합착 될 수 있고, 표시 영역(DA)에 중첩하는 광 제어 부재(LCM)와 표시 패널(DP) 사이의 공간은 충전 부재(FL)에 의해 채워질 수 있다. 합착이 완료된 후, 표시 모듈(DM)은 발광 소자(OL)의 광 제공 방향이 위로 향하도록 뒤집혀서 제공될 수 있다.
일 실시예에 따른 표시 모듈(DM)은 표시 패널(DP)과 광 제어 부재(LCM) 사이에 배치된 컬럼 스페이서(CS)를 더 포함할 수 있다. 도 6에 도시된 것처럼, 컬럼 스페이서(CS)는 복수로 제공될 수 있고, 컬럼 스페이서들(CS)은 각각 서로 이격되어 표시 패널(DP)의 출광 효율을 저하하지 않도록 비발광 영역(NPXA)에 대응하여 배치될 수 있다. 컬럼 스페이서들(CS)은 뱅크부(BK)와 평면 상에서 중첩할 수 있다.
컬럼 스페이서들(CS)은 표시 영역(DA) 내에서 충전 부재(FL)에 의해 커버될 수 있다. 즉, 컬럼 스페이서들(CS)은 표시 영역(DA) 내에서 충전 부재(FL)에 의해 둘러싸일 수 있다. 평면 상에서 컬럼 스페이서들(CS) 사이의 이격 공간은 충전 부재(FL)에 의해 채워질 수 있다.
컬럼 스페이서들(CS)은 표시 패널(DP)과 광 제어 부재(LCM)를 합착하는 과정에서 표시 패널(DP)과 광 제어 부재(LCM)가 평평하게 합착되도록 표시 패널(DP)과 광 제어 부재(LCM)를 지지할 수 있다.
컬럼 스페이서(CS)는 절연 물질을 포함할 수 있다. 일 실시예의 컬럼 스페이서들(CS)는 유기물을 포함할 수 있다. 또 다른 일 실시예에서 컬럼 스페이서(CS)는 블랙 물질을 더 포함할 수 있고, 컬럼 스페이서(CS)는 뱅크부(BK)와 함께 광의 혼색을 방지할 수 있다. 그러나 컬럼 스페이서(CS)의 실시예가 반드시 이에 한정되지 않는다.
한편, 도 6은 컬럼 스페이서(CS)를 포함하는 표시 모듈(DM)을 예시적으로 도시하였으나, 이에 한정되지 않고, 컬럼 스페이서(CS)는 생략될 수도 있다.
도 7a는 본 발명의 일 실시예에 따른 표시 모듈의 일부 구성을 도시한 평면도이다. 도 7b 및 도 7c는 각각 도 7a의 일 영역(AA)에 대응하는 일 실시예에 따른 표시 모듈들을 확대 도시한 평면도들이다. 도 8a는 도 7b의 선 II-II'에 대응하는 표시 모듈의 단면도이다. 도 8b는 도 7b의 선 III-III'에 대응하는 표시 모듈의 단면도이다. 도 8c는 도 7c의 선 IV-IV'에 대응하는 표시 모듈의 단면도이다. 도 9a 내지 도 9c는 본 발명의 비교 실시예들을 촬영한 이미지들이다.
도 7a 및 도 7b는 설명의 편의를 위해 표시 모듈(DM)의 구성들 중 제2 기판(SUB2)의 배면 상에 배치된 일부 구성들을 간략히 도시하였다. 도 7a 및 도 7b에 도시된 각 구성들에 관한 설명은 상술한 설명이 동일하게 적용될 수 있으며, 설명되지 않은 구성들을 중심으로 설명하도록 한다.
도 7a를 참조하면, 실링 부재(SAL)는 주변 영역(NDA) 상에서 표시 영역(DA)을 둘러싸도록 배치될 수 있다. 실링 부재(SAL)는 제2 기판(SUB2)의 배면 상에서 제2 기판(SUB2)의 테두리를 따라 배치될 수 있다. 일 실시예에서 실링 부재(SAL)는 제2 기판(SUB2)의 배면 상에 배치된 컬러 필터층(CFL) 상에 배치될 수 있다.
실링 부재(SAL)가 배치된 주변 영역(NDA) 및 주변 영역(NDA)에 인접한 표시 영역(DA)에 대응하는 표시 모듈(DM)의 단면에 관하여 도 8a를 참조하여 후술하도록 한다. 도 8a는 주변 영역(NDA)에 인접하게 배치되고 제1 발광 영역(PXA1)에 대응하는 발광 소자(OL), 제1 광 변환부(WCP1) 및 제1 컬러 필터(CF1)를 예시적으로 도시하였다.
도 8a를 참조하면, 제1 기판(SUB1)의 상면 상에 배치된 제1 절연층(INS10) 및 제2 절연층(INS11)은 표시 영역(DA)으로부터 주변 영역(NDA)을 향해 연장될 수 있다. 이에 따라, 실링 부재(SAL)는 제2 절연층(INS11) 상에 배치될 수 있다. 그러나 실시예가 반드시 이에 한정되는 것은 아니며, 표시 패널(DP)의 절연층의 배치에 따라 달라질 수 있다. 예를 들어, 실링 부재(SAL)는 제1 절연층(INS10) 상에 배치되거나, 제1 기판(SUB1)에 접촉될 수도 있다.
표시 패널(DP)을 구성하는 도전 패턴들 중 일부 도전 패턴(COP)은 주변 영역(NDA)을 향해 연장될 수 있다. 도 8a의 도전 패턴(COP)은 회로층(DP-CL)에 포함되는 소자들에 전기적으로 연결될 수 있다. 도전 패턴(COP) 상에 배치된 제2 절연층(INS11)은 주변 영역(NDA)에 중첩하는 도전 패턴(COP)의 일 부분을 노출시킬 수 있다.
주변 영역(NDA)에 인접하게 배치된 발광 소자(OL)의 제1 전극(AE)은 주변 영역(NDA)을 향해 연장될 수 있다. 제1 전극(AE)은 노출된 도전 패턴(COP)에 연결될 수 있다. 주변 영역(NDA)에 인접하게 배치된 발광 소자(OL)의 제2 전극(CE)은 주변 영역(NDA)을 향해 연장될 수 있다. 제2 전극(CE)은 도전 패턴(COP)에 연결된 제1 전극(AE) 상에 배치되어, 제1 전극(AE)에 연결될 수 있다.
표시 패널(DP)은 주변 영역(NDA) 상에 배치된 복수의 댐들(DAM1, DAM2, DAM3)을 포함할 수 있다. 댐들(DAM1, DAM2, DAM3)은 표시 패널(DP)의 봉지층(TFE)이 주변 영역(NDA)의 외측까지 연장되는 것을 방지할 수 있다. 이에 따라, 봉지층(TFE)은 평면 상에서 실링 부재(SAL)와 이격될 수 있다.
일 실시예에서 댐들(DAM1, DAM2, DAM3)은 제2 절연층(INS11) 상에 배치될 수 있다. 댐들(DAM1, DAM2, DAM3)은 일 방향을 따라 서로 이격될 수 있다. 댐들(DAM1, DAM2, DAM3)은 제1 댐(DAM1), 제2 댐(DAM2) 및 제3 댐(DAM3)을 포함 할 수 있다. 댐들(DAM1, DAM2, DAM3) 중 제1 댐(DAM1)은 표시 영역(DA)에 가장 인접하게 배치될 수 있고, 제3 댐(DAM3)은 표시 영역(DA)으로부터 가장 멀리 이격되어 배치될 수 있다. 한편, 댐들(DAM1, DAM2, DAM3)의 수는 도시된 실시예에 한정되지 않고, 더 많거나 더 적을 수 있다.
댐들(DAM1, DAM2, DAM3) 중 적어도 일부 댐들은 적층 구조가 서로 상이할 수 있다. 예를 들어, 제1 댐(DAM1)은 제3 절연층(INS12)과 동일 물질을 포함하며, 제3 절연층(INS12)의 적층 구조에 대응되는 절연층을 포함할 수 있다. 제2 댐(DAM2) 및 제3 댐(DAM3)은 제3 절연층(INS12) 및 제3 절연층(INS12) 상에 배치된 화소 정의막(PDL)의 적층 구조에 대응되는 절연층들을 포함할 수 있다.
댐들(DAM1, DAM2, DAM3) 중 적어도 일부 댐들은 서로 상이한 높이를 가질 수 있다. 예를 들어, 제1 댐(DAM1)의 높이는 제2 댐(DAM2)의 높이 및 제3 댐(DAM3)의 높이 보다 작을 수 있다. 그러나 이에 한정되지 않고, 댐들(DAM1, DAM2, DAM3)의 높이는 서로 동일할 수 있다.
봉지층(TFE)의 제1 봉지막(EN1)은 표시 영역(DA)으로부터 주변 영역(NDA)을 향해 연장되어, 댐들(DAM1, DAM2, DAM3) 상에 배치될 수 있다. 봉지층(TFE)의 제2 봉지막(EN2)은 제1 봉지막(EN1) 상에 배치될 수 있다.
댐들(DAM1, DAM2, DAM3)은 유기막을 포함하는 제2 봉지막(EN2)의 형성 영역을 구획할 수 있다. 표시 패널(DP) 제조 과정에서, 유동성을 갖는 제2 봉지막(EN2)은 주변 영역(NDA)을 향해 흐르다가 댐들(DAM1, DAM2, DAM3) 중 하나의 댐에 의해 차단될 수 있다. 도 8a는 제1 댐(DAM1)과 제2 댐(DAM2) 사이의 공간에서 유동이 차단된 제2 봉지막(EN2)을 예시적으로 도시하였다.
제3 봉지막(EN3)은 제2 봉지막(EN2)을 커버하도록 제2 봉지막(EN2) 상에 배치될 수 있다. 제3 봉지막(EN3)은 제2 봉지막(EN2) 보다 더 주변 영역(NDA)의 외측을 향해 연장될 수 있다. 도 8a를 참조하면, 제3 봉지막(EN3)은 제2 봉지막(EN2)의 유동을 차단한 제2 댐(DAM2) 및 제2 댐(DAM2) 보다 외측에 배치된 제3 댐(DAM3) 상에 배치될 수 있다. 제3 봉지막(EN3)은 제2 댐(DAM2) 및 제3 댐(DAM3) 상에 배치된 제1 봉지막(EN1)과 접촉할 수 있고, 제1 봉지막(EN1)과 함께 제2 봉지막(EN2)을 밀봉할 수 있다. 이에 따라, 외부로부터 제2 봉지막(EN2)으로 수분이나 산소가 투과되는 것을 방지할 수 있다.
한편, 도 8a에 도시된 표시 패널(DP)의 단면은 예시적인 것이며, 구성들의 적층 형태가 반드시 이에 한정되는 것은 아니다.
광 변환층(LCL)은 더미 패턴(PU)을 더 포함할 수 있다. 뱅크부(BK)는 표시 영역(DA)에 배치될 뿐 아니라, 뱅크부(BK)의 일 부분은 주변 영역(NDA) 상에 배치될 수 있다. 뱅크부(BK)에는 주변 영역(NDA)에 중첩하는 개구부가 정의될 수 있고, 더미 패턴(PU)은 주변 영역(NDA)에 중첩하는 뱅크부(BK)의 개구부에 배치될 수 있다. 더미 패턴(PU)은 평면 상에서 발광 소자(OL)로부터 이격될 수 있다. 즉, 더미 패턴(PU)은 발광 영역들에 비중첩하며, 이에 따라, 더미 패턴(PU)을 통해 광이 출광 되지 않을 수 있다.
더미 패턴(PU)은 베이스 수지 및 양자점들을 포함할 수 있다. 일 실시예의 광 변환부는 잉크젯 방식으로 형성될 수 있고, 광 변환부 내에 양자점들이 균일하게 분포되지 않는 것을 방지하기 위하여 잉크젯 초기 단계에 광 변환부의 조성물을 발광 소자에 중첩하지 않는 영역에 예비적으로 도포할 수 있다. 더미 패턴(PU)은 발광 소자(OL)에 중첩하는 광 변환부를 형성하기 전 예비적으로 형성하는 부분에 대응될 수 있다. 한편, 일 실시예에서 더미 패턴(PU)은 생략될 수 있다.
컬러 필터층(CFL)의 일 부분은 비표시 영역(NDA)에 중첩할 수 있다. 비표시 영역(NDA)에 중첩하는 컬러 필터층(CFL)의 일 부분은 제3 방향(DR3)을 따라 적층된 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 레드 컬러 필터, 그린 컬러 필터 및 블루 컬러 필터를 포함할 수 있다.
두께 방향을 따라 서로 중첩하게 배치된 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 주변 영역(NDA)을 통해 광이 출광되거나 유입되는 것을 차단할 수 있다. 또한, 서로 중첩하게 배치된 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)은 주변 영역(NDA)을 향해 입사하는 외광의 반사를 방지할 수 있다.
한편, 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)의 적층 순서는 도시된 것에 한정되지 않고, 광 제어 부재(LCM)의 공정 단계에서 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 형성하는 순서에 따라 달라질 수 있다.
저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)은 표시 영역(DA)으로부터 주변 영역(NDA)까지 연장되어 배치될 수 있다. 이에 따라, 실링 부재(SAL)는 제2 캡핑층(CP2) 상에 배치될 수 있다. 그러나 실시예가 반드시 이에 한정되는 것은 아니다.
실링 부재(SAL)는 제1 기판(SUB1) 및 제2 기판(SUB2) 사이에 배치될 수 있다. 실링 부재(SAL)는, 표시 모듈(DM)의 두께 방향에서, 주변 영역(NDA)까지 연장된 표시 패널(DP)의 절연층(예를 들어 도 8a의 제2 절연층(INS11)) 및 광 제어 부재(LCM)의 절연층(예를 들어 도 8a의 제2 캡핑층(CP2)) 사이에 배치될 수 있다.
충전 부재(FL)는 표시 영역(DA)으로부터 주변 영역(NDA)을 향해 유동되며 경화될 수 있다. 충전 부재(FL)가 도포되는 양을 제어하여, 평면 상에서 충전 부재(FL)는 실링 부재(SAL)로부터 이격되어 형성될 수 있다. 이를 통해, 충전 부재(FL)가 실링 부재(SAL) 외부로 넘쳐 흐르는 것을 방지할 수 있다.
도 7b 및 도 7c를 참조하면, 컬러 필터층(CFL)에는 관통부(RP)가 정의될 수 있다. 관통부(RP)는 정렬 패턴(MK)에 중첩하여 배치될 수 있다. 도 7a, 도 7b 및 도 7c는 이해를 돕기 위해, 관통부(RP)에 중첩하는 정렬 패턴(MK)을 도시하였다. 정렬 패턴(MK)에 대응되는 관통부(RP)를 이용하여, 표시 패널(DP)의 제1 기판(SUB1)과 광 제어 부재(LCM)의 제2 기판(SUB2) 간의 합착 위치를 정확히 정렬한 후, 제1 기판(SUB)과 제2 기판(SUB2)을 합착할 수 있다. 표시 패널(DP)과 광 제어 부재(LCM)가 합착된 이후, 정렬 패턴(MK)은 관통부(RP)를 통해 시인될 수 있고, 표시 장치 제조의 후속 공정에서 표시 모듈(DM)의 위치를 인식하는데 사용될 수 있다.
관통부(RP)에 관하여는 도 8b의 도면을 함께 참고하여 보다 자세히 설명하도록 한다. 도 8b를 참조하면, 관통부(RP)는 컬러 필터층(CFL)의 배면으로부터 전면까지 관통하여 형성될 수 있다. 관통부(RP)는 비표시 영역(NDA)에 중첩하는 컬러 필터층(CFL)의 일 부분에 정의될 수 있다. 비표시 영역(NDA)에 중첩하는 컬러 필터층(CFL)의 일 부분은 제3 방향(DR3)을 따라 적층된 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있고, 관통부(RP)는 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 관통하여 형성될 수 있다.
관통부(RP)의 폭은 균일할 수 있다. 관통부(RP)는 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 서로 중첩하는 관통부들이 정의되어 형성될 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 정의된 관통부들의 폭은 실질적으로 서로 동일할 수 있고, 이에 따라, 관통부(RP)는 단면 상에서 폭이 일정한 형상을 가질 수 있다. 그러나 이에 한정되지 않고 단면 상에서 관통부(RP)의 폭은 상이할 수 있다. 예를 들어, 단면 상에서 일 실시예의 관통부(RP)의 폭은 제2 기판(SUB2)에 인접할수록 작을 수 있고, 이에 관하여는 도 13을 참조하여 보다 자세히 설명하도록 한다.
관통부(RP)는 컬러 필터층(CFL)의 배면 상에 배치된 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)에 중첩할 수 있다. 이에 따라, 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)은 관통부(RP)에 의해 노출된 컬러 필터층(CFL)의 단면을 커버할 수 있다.
관통부(RP)의 형상은 실질적으로 정렬 패턴(MK)의 형상에 대응될 수 있다. 예를 들어, 정렬 패턴(MK)이 원형 또는 다각형의 형상을 갖는 경우, 관통부(RP)도 이에 대응하여 원형 또는 다각형의 형상을 가질 수 있다. 도 7b 및 도 7c는 십자가 형상의 정렬 패턴(MK)에 대응하는 십자가 형상의 관통부(RP)를 도시하였다.
관통부(RP)의 개구 면적은 실질적으로 정렬 패턴(MK)의 면적과 동일하거나 정렬패턴(MKD)의 면적 보다 클 수 있다. 이에 따라, 관통부(RP)에 중첩하는 정렬 패턴(MK)이 감지 장치에 의해 정확하게 인식될 수 있다.
정렬 패턴(MK)은 주변 영역(NDA)에 중첩하는 제1 기판(SUB1)의 상면 상에 배치될 수 있다. 정렬 패턴(MK)은 평면 상에서 표시 영역(DA) 내에 배치되는 발광 소자(OL)와 이격될 수 있다. 이에 따라, 정렬 패턴(MK)에 중첩하는 관통부(RP) 또한 발광 소자(OL)로부터 이격될 수 있다.
정렬 패턴(MK)은 표시 패널(DP)의 도전 패턴들 중 하나가 형성되는 과정에서 동시에 형성될 수 있다. 예를 들어, 정렬 패턴(MK)은 표시 패널(DP)에 포함된 게이트 전극(Ga, 도 5a 참조) 형성 단계에서, 제1 기판(SUB1)의 주변 영역(NDA) 상에 형성될 수 있다. 그러나 반드시 이에 한정되는 것은 아니다.
정렬 패턴(MK)은 주변 영역(NDA)을 향해 연장되어 배치된 표시 패널(DP)의 제2 절연층(INS11) 및 봉지층(TFE)으로부터 이격되어 배치될 수 있다. 이에 따라, 감지 장치가 정렬 패턴(MK)을 인식하는 과정에서 오류를 발생시키는 요인을 최소화 할 수 있고, 정렬 패턴(MK)은 관통부(RP)를 통해 정확하게 인식될 수 있다.
관통부(RP)는 실링 부재(SAL)의 내측에 배치될 수 있다. 관통부(RP)는 평면 상에서 표시 영역(DA)과 실링 부재(SAL) 사이의 주변 영역(NDA) 상에 배치될 수 있다. 만약 관통부(RP)가 실링 부재(SAL) 외측에 배치되는 경우, 관통부(RP)에 중첩하는 정렬 패턴(MK) 또한 실링 부재(SAL)의 외측에 배치될 수 있다. 실링 부재(SAL) 외측에 형성된 관통부(RP)와 정렬 패턴(MK)은 표시 모듈(DM) 제조 과정 중에 잘려 나갈 수 있고, 표시 모듈(DM)의 위치를 표시해주는 역할을 수행하지 못할 수 있다.
충전 부재(FL)는 표시 영역(DA)에 중첩하도록 제2 기판(SUB2)의 배면 상에 도포될 수 있다. 광 제어 부재(LCM)와 표시 패널(DP)을 합착하는 과정에서, 충전 부재(FL)는 표시 패널(DP)과 광 제어 부재(LCM) 사이의 빈 공간을 충전할 수 있다. 이 과정에서 충전 부재(FL)는 표시 영역(DA)으로부터 주변 영역(NDA)을 향해 유동될 수 있다.
충전 부재(FL)는 도포되는 양 조절을 통해 실링 부재(SAL)로 둘러싸인 내부 영역 내에 도포될 수 있다. 즉, 충전 부재(FL)의 양을 조절하여, 충전 부재(FL)가 실링 부재(SAL)의 외부를 향해 넘쳐흐르는 것을 방지할 수 있다. 그러나, 관통부(RP)는 실링 부재(SAL) 보다 내측에 배치되므로, 공정 과정에서 일부의 충전 부재(FL)는 관통부(RP)를 향해 유입될 수 있다. 도 7b 및 도 7c는 관통부(RP)를 향해 유입되는 충전 부재(FL)의 유동 방향(Fd)을 예시적으로 표시하였다.
표시 모듈(DM)은 충전 부재 차단부(FDM)를 포함할 수 있다. 충전 부재 차단부(FDM)는 제2 기판(SUB2)의 배면 상에 배치될 수 있다. 충전 부재 차단부(FDM)는 평면 상에서 표시 영역(DA)과 관통부(RP) 사이의 영역 내에 배치될 수 있다. 충전 부재 차단부(FDM)는 관통부(RP)와 충전 부재(FL) 사이에 배치되어, 충전 부재(FL)가 관통부(RP)로 유입되는 것을 방지할 수 있다.
충전 부재 차단부(FDM)는 관통부(RP) 외측 영역의 적어도 일 부분을 둘러싸며 배치될 수 있다. 충전 부재 차단부(FDM)는 평면 상에서 충전 부재(FL)의 유동 방향(Fd)에 교차하며, 일 방향으로 연장된 형상을 가질 수 있다.
충전 부재 차단부(FDM)는 도 7b에 도시된 것처럼 단일한 구성으로 제공될 수 있다. 그러나, 이에 한정되지 않고, 충전 부재 차단부(FDM)는 도 7c에 도시된 것처럼 복수의 충전 부재 차단부들(FDM-1, FDM-2)로 제공될 수도 있다. 도 7c를 참조하면, 복수의 충전 부재 차단부들(FDM-1, FDM-2)은 일 방향을 따라 배열된 제1 충전 부재 차단부(FDM-1) 및 제2 충전 부재 차단부(FDM-2)를 포함할 수 있다.
제1 충전 부재 차단부(FDM-1) 및 제2 충전 부재 차단부(FDM-2) 각각은 평면 상에서 관통부(RP)와 충전 부재(FL) 사이에 배치될 수 있다. 제1 충전 부재 차단부(FDM-1)는 평면 상에서 제2 충전 부재 차단부(FDM-2) 보다 관통부(RP)에 인접하게 배치될 수 있다. 그러나 실시예는 이에 한정되지 않고, 제1 충전 부재 차단부(FDM-1) 및 제2 충전 부재 차단부(FDM-2) 중 하나는 평면 상에서 실링 부재(SAL)와 관통부(RP) 사이에 배치될 수 있다.
제1 충전 부재 차단부(FDM-1) 및 제2 충전 부재 차단부(FDM-2)는 서로 동일한 형상을 가질 수 있다. 도 7c에 도시된 것처럼, 제1 충전 부재 차단부(FDM-1) 및 제2 충전 부재 차단부(FDM-2) 각각은 유동 방향(Fd)에 교차하는 일 방향으로 연장된 형상을 가질 수 있다. 그러나, 이에 한정되지 않고, 제1 충전 부재 차단부(FDM-1) 및 제2 충전 부재 차단부(FDM-2)는 서로 상이한 형상을 가질 수도 있다.
제1 충전 부재 차단부(FDM-1) 및 제2 충전 부재 차단부(FDM-2)는 서로 상이한 크기를 가질 수 있다. 여기서 충전 부재 차단부의 크기는 연장 방향으로 정의되는 충전 부재 차단부의 길이, 연장 방향과 교차하는 방향으로 정의되는 충전 부재 차단부의 폭, 두께 방향으로 정의되는 충전 부재 차단부의 두께 등을 포함할 수 있다. 그러나 이에 한정되지 않고, 일 실시예에서 복수의 충전 부재 차단부들(FDM-1, FDM-2)은 서로 동일한 크기를 가질 수도 있다.
도 7c는 충전 부재 차단부(FDM)의 연장 방향으로 정의되는 길이가 서로 상이한 제1 및 제2 충전 부재 차단부들(FDM-1, FDM-2)을 도시하였다. 제1 충전 부재 차단부(FDM-1)의 길이는 제2 충전 부재 차단부(FDM-2)의 길이 보다 클 수 있다. 그러나, 이에 한정되지 않고, 관통부(RP)에 더 인접하게 배치된 제1 충전 부재 차단부(FDM-1)의 길이가 제2 충전 부재 차단부(FDM-2) 보다 작을 수도 있다.
한편, 충전 부재 차단부(FDM)의 개수, 형상, 크기 등은 관통부(RP)로 향하는 충전 부재(FL)이 유입을 방지할 수 있다면 어느 하나의 실시예로 한정되지 않는다.
충전 부재 차단부(FDM)는 실시 형태에 따라 컬러 필터층(CFL)의 배면으로부터 돌출되거나 함몰될 수 있다. 예를 들어, 일 실시예의 충전 부재 차단부(FDM)는 컬러 필터층(CFL)의 배면 상에 배치된 차단 댐을 포함할 수 있다. 이에 한정되지 않고, 일 실시예의 충전 부재 차단부(FDM)는 컬러 필터층(CFL)을 관통하여 형성되는 홀을 포함할 수 있다.
도 8b 및 도 8c는 컬러 필터층(CFL)의 배면으부터 돌출된 실시 형태를 갖는 일 실시예의 충전 부재 차단부(FDM)를 도시하였다.
도 8b를 참조하면, 충전 부재 차단부(FDM)는 컬러 필터층(CFL)의 배면 상에 배치된 차단 댐(FDM-a)을 포함할 수 있다. 차단 댐(FDM-a)은 컬러 필터층(CFL)의 배면으로부터 제1 기판(SUB1)을 향해 돌출될 수 있다. 차단 댐(FDM-a)은 충전 부재(FL)가 관통부(RP)에 유입되는 것을 방지할 수 있다.
차단 댐(FDM-a)은 뱅크부(BK)와 동일한 물질을 포함할 수 있다. 차단 댐(FDM-a)은 뱅크부(BK)와 동일 층 상에 배치되며, 뱅크부(BK) 형성 단계에서 동시에 형성될 수 있다. 이에 한정되지 않고, 차단 댐(FDM-a)은 전술한 컬럼 스페이서(CS, 도 6 참조)와 동일한 물질을 포함할 수 있다. 차단 댐(FDM-a)은 컬럼 스페이서(CS, 도 6 참조) 형성 단계에서 동시에 형성되며, 컬럼 스페이서(CS, 도 6 참조)와 동일 층 상에 배치될 수 있다. 따라서, 차단 댐(FDM-a)은 별도의 공정 단계 추가 없이 표시 모듈(DM) 내에 형성될 수 있다.
차단 댐(FDM-a)의 일 부분은 충전 부재(FL)에 중첩할 수 있다. 충전 부재(FL)가 차단 댐(FDM-a)이 배치된 영역까지 유동되어 경화된 경우, 충전 부재(FL)의 끝 단은 차단 댐(FDM-a)의 일 부분에 중첩할 수 있다. 그러나, 이에 한정되지 않고, 충전 부재(FL)는 차단 댐(FDM-a)이 배치된 영역까지 유동되지 않을 수 있고, 이 경우, 충전 부재(FL)는 차단 댐(FDM-a)과 평면 상에서 이격될 수 있다.
일 실시예에 따라, 차단 댐(FDM-a)과 컬러 필터층(CFL) 사이에 적어도 하나의 절연층이 배치될 수 있다. 예를 들어, 컬러 필터층(CFL)의 배면 상에 저굴절층(LR) 및 제1 캡핑층(CP1)이 배치될 수 있고, 차단 댐(FDM-a)은 제1 캡핑층(CP1) 상에 배치될 수 있다. 그러나 이에 한정되지 않고, 일 실시예의 차단 댐(FDM-a)은 컬러 필터층(CFL) 배면 상에 접촉할 수도 있다.
차단 댐(FDM-a)은 평면 상에서 광 변환층(LCL)의 끝 단과 관통부(RP) 사이에 배치될 수 있다. 예를 들어, 차단 댐(FDM-a)은 광 변환층(LCL)에 포함된 뱅크부(BK)의 최외측 부분과 관통부(RP) 사이에 배치될 수 있다. 차단 댐(FDM-a)은 평면 상에서 광 변환층(LCL)과 이격될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니다.
차단 댐(FDM-a)은 표시 패널(DP)의 봉지층(TFE)으로부터 이격될 수 있다. 차단 댐(FDM-a)은 두께 방향에서 봉지층(TFE)의 유동을 제어하는 표시 패널(DP)의 댐들(DAM1, DAM2, DAM2)과 이격될 수 있다.
도 8c를 참조하면, 충전 부재 차단부(FDM)는 복수의 차단 댐들(FDM-a1, FDM-a2)을 포함할 수 있다. 복수의 차단 댐들(FDM-a1, FDM-a2)은 일 방향을 따라 배열된 제1 차단 댐(FDM-a1) 및 제2 차단댐(FDM-a2)을 포함할 수 있다.
제1 차단 댐(FDM-a1) 및 제2 차단 댐(FDM-a2) 각각은 평면 상에서 충전 부재(FL)와 관통부(RP) 사이에 배치될 수 있다. 제1 차단 댐(FDM-a1)은 제2 차단 댐(FDM-a2) 보다 관통부(RP)에 인접하게 배치될 수 있다. 그러나, 이에 한정되지 않고, 제1 차단 댐(FDM-a1) 및 제2 차단 댐(FDM-a2) 중 하나는 관통부(RP)와 실링 부재(SAL) 사이에 배치될 수 있다.
제1 차단 댐(FDM-a1) 및 제2 차단 댐(FDM-a2)은 서로 상이한 높이를 가질 수 있다. 예를 들어, 복수의 차단 댐들(FDM-a1, FDM-a2) 중 충전 부재(FL)에 보다 인접하게 배치된 제2 차단 댐(FDM-a2)의 높이는 제1 차단 댐(FDM-a1)의 높이보다 클 수 있다. 제2 차단 댐(FDM-a2)의 일 부분은 충전 부재(FL)에 중첩하며, 충전 부재(FL)의 유동을 제어할 수 있고, 제1 차단 댐(FDM-a1)은 충전 부재(FL)와 이격될 수 있다. 그러나, 이에 한정되지 않고, 제2 차단 댐(FDM-a2)의 높이는 제1 차단 댐(FDM-a1)의 높이와 동일하거나 더 작을 수도 있다.
제1 차단 댐(FDM-a1) 및 제2 차단 댐(FDM-a2) 각각은 동일한 공정을 통해 형성될 수 있다. 제1 차단 댐(FDM-a1) 및 제2 차단 댐(FDM-a2)은 서로 동일한 물질을 포함할 수 있다.
한편, 도 8c는 서로 상이한 크기를 갖는 2개의 복수의 차단 댐들(FDM-a1, FDM-a2)을 예시적으로 도시하였으나, 복수의 차단 댐들의 개수, 크기 등은 관통부(RP)로 향하는 충전 부재(FL)이 유입을 방지할 수 있다면 어느 하나의 실시예로 한정되지 않는다.
도 9a 내지 도 9c는 충전 부재 차단부를 포함하지 않는 비교 실시예들의 관통부를 촬영한 이미지들이다. 충전 부재 차단부를 포함하지 않는 비교 실시예에서 관통부(RP)에 충전 부재(FL)가 유입될 수 있다. 관통부(RP) 내부에 충전 부재(FL)가 유입되는 경우, 관통부(RP) 내에서 충전 부재(FL)의 버블이 발생될 수 있다.
표시 장치 제조 과정에서 감지 장치는 관통부(RP)에 중첩하는 정렬 패턴(MK)을 감지하여 표시 패널(DP)의 위치를 얼라인 시킬 수 있는데, 관통부(RP) 내에 충전 부재(FL)가 유입되는 경우 감지 장치는 정렬 패턴(MK)을 인식하지 못할 수 있다. 예를 들어, 도 9a 내지 9c를 참조하면, 감지 장치가 인식하는 이미지에서 관통부(RP) 내에 형성된 충전 부재(FL)의 버블(BU)은 진한 원의 고리 형태로 나타날 수 있다. 이 경우 감지 장치는 관통부(RP) 및 정렬 패턴(MK)을 제대로 인식하지 못할 수 있다. 있다. 또한, 도 9a 내지 9c에 도시된 것처럼, 관통부(RP) 내에 형성되는 버블(BU)의 형태나 위치는 규칙적이지 않을 수 있다. 따라서, 감지 장치의 소프트웨어를 제어하는 것만으로는 공정 불량 문제를 개선하기 어려운 문제가 있다.
이와 달리, 본 발명의 표시 모듈(DM)은 충전 부재 차단부(FDM)에 의해 관통부(RP)로 유입되는 충전 부재(FL)를 방지할 수 있고, 이로 인해 감지 장치가 관통부(RP) 및 정렬 패턴(MK)을 인식하지 못하는 오류를 방지할 수 있다. 이에 따라, 표시 장치 제조 공정 내에서 발생하는 오류가 감소되고, 표시 장치 제조 공정의 신뢰성이 향상될 수 있다. 또한, 본 발명의 일 실시예는 제조 과정에서 공정 오류로 인한 표시 장치의 손실을 방지하여 표시 장치의 수율을 향상시킬 수 있다.
도 10a 내지 도 10c는 도 7a의 일 영역(AA)에 대응하는 일 실시예에 따른 표시 모듈들의 확대 평면도들이다. 도 10a 내지 도 10c에 도시된 실시예들은 도 7b에 도시된 실시예들과 실질적으로 동일한 구성을 포함하며, 충전 부재 차단부(FDM)의 평면 상에서의 형상에 일부 차이가 있다. 이후, 실시예들 간의 차이점을 중심으로 설명하도록 한다.
도 10a를 참조하면, 충전 부재 차단부(FDM)는 제1 부분(FDM-1) 및 제1 부분(FDM-1)로부터 절곡되는 제2 부분(FDM-2)을 포함할 수 있다. 제1 부분(FDM-1)의 연장 방향은 제2 부분(FDM-2)의 연장 방향과 서로 상이할 수 있다. 예를 들어, 제1 부분(FDM-1)은 제1 방향(DR1)을 따라 연장되는 부분일 수 있고, 제2 부분(FDM-2)은 제2 방향(DR2)을 따라 연장되는 부분 일 수 있다. 제1 부분(FDM-1)의 연장 방향과 제2 부분(FDM-2)의 연장 방향은 각각 충전 부재(FL)의 유동 방향(Fd)에 교차하는 방향일 수 있다. 충전 부재 차단부(FDM)의 제1 부분(FDM-1)과 제2 부분(FDM-2)은 일체로 형성될 수 있다.
도 10b 및 도 10c를 참조하면, 충전 부재 차단부(FDM)는 관통부(RP)의 외측 영역을 완전히 둘러쌀 수 있다. 충전 부재 차단부(FDM)는 관통부(RP)를 둘러싸는 폐라인 형상을 가질 수 있다. 도 10b를 참조하면, 충전 부재 차단부(FDM)는 원형의 폐라인 형상을 가질 수 있다. 이에 한정되지 않고, 도 10c를 참조하면, 충전 부재 차단부(FDM)는 사각형의 폐라인 형상을 가질 수 있다. 충전 부재 차단부(FDM)의 형상은 도시된 실시예들에 한정되지 않고, 타원형 고리, 다각형 고리 등 다양한 형상을 가질 수 있다. 충전 부재 차단부(FDM)가 관통부(RP)를 완전히 둘러싸며 배치됨에 따라, 여러 방향을 향해 유동될 수 있는 충전 부재(FL)의 유입을 효과적으로 방지할 수 있다.
한편, 충전 부재 차단부(FDM)의 형상은 관통부(RP)를 향해 유입되는 충전 부재(FL)를 차단할 수 있다면 어느 하나로 한정되지 않는다.
도 11은 도 10b의 선 V-V'에 대응하는 본 발명의 일 실시예에 따른 표시 모듈의 단면도이다. 도 11의 실시예는 도 8b에 도시된 실시예와 실질적으로 동일한 구성을 포함하며, 차단 댐(FDM-a)의 배치 형상에 일부 차이가 있다.
일 실시예에서 차단 댐(FDM-a)은 평면 상에서 도 10b 또는 도 10c에 도시된 것처럼 관통부(RP)를 둘러싸며 배치될 수 있다. 따라서, 단면상에서 차단 댐(FDM-a)의 일 부분은 충전 부재(FL)와 관통부(RP) 사이에 배치될 수 있고, 차단 댐(FDM-a)의 다른 일 부분은 실링 부재(SAL)와 관통부(RP) 사이에 배치될 수 있다. 차단 댐(FDM-a)은 관통부(RP)를 완전히 둘러쌈에 따라, 관통부(RP)로 유입되는 충전 부재(FL)를 효과적으로 막을 수 있고, 동시에 충전 부재(FL)가 실링 부재(SAL)를 향해 넘치는 것을 방지할 수 있다.
도 12a 및 도 12b는 본 발명의 일 실시예에 따른 표시 모듈의 단면도들이다. 도 12a는 도 7b의 선 III-III'에 대응하는 표시 모듈의 단면도이며, 도 12b는 도 10b의 선 V-V'에 대응하는 표시 모듈의 단면도이다. 도 12a 및 도 12b는 상술한 실시예들과 실질적으로 동일한 구성들을 포함하나, 충전 부재 차단부(FDM)의 구성에 일부 차이가 있다. 이후, 차이점을 중심으로 설명하도록 한다.
도 12a 및 도 12b를 참조하면, 일 실시예의 충전 부재 차단부(FDM)는 컬러 필터층(CFL)의 배면으로부터 제2 기판(SUB2)을 향해 함몰된 형태를 가질 수 있다. 구체적으로, 일 실시예의 충전 부재 차단부(FDM)는 컬러 필터층(CFL)을 관통하는 홀(FDM-b)을 포함할 수 있다. 컬러 필터층(CFL)을 관통하여 형성된 홀(FDM-b)은 제2 기판(SUB2)에 중첩할 수 있다. 홀(FDM-b)은 평면 상에서 컬러 필터층(CFL)의 일 부분을 사이에 두고 관통부(RP)와 이격될 수 있다. 홀(FDM-b)은 충전 부재(FL)가 관통부(RP)에 유입되는 것을 방지할 수 있다.
홀(FDM-b)은 비표시 영역(NDA)에 중첩하여 배치된 컬러 필터층(CFL)의 일 부분에 형성될 수 있다. 예를 들어, 컬러 필터층(CFL)은 비표시 영역(NDA) 상에서 두께 방향을 따라 적층된 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 포함할 수 있고, 홀(FDM-b)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3)을 관통하여 형성될 수 있다.
단면 상에서 홀(FDM-b)의 폭은 실질적으로 균일할 수 있다. 그러나, 단면 상에서 홀(FDM-b)의 폭은 제2 기판(SUB2)에 인접할수록 커지거나 작아질 수 있으며 어느 하나의 실시예에 한정되지 않는다. 홀(FDM-b)의 폭은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 관통되어 형성된 내면들에 의해 정의될 수 있고, 홀(FDM-b)의 폭은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 형성된 관통 홀의 크기에 따라 달라질 수 있다. 이에 관하여는 도 13을 참조하여 보다 자세히 설명하도록 한다.
홀(FDM-b)은 관통부(RP) 형성 단계에서 동시에 형성될 수 있다. 따라서, 별도의 공정 단계 추가 없이 홀(FDM-b)을 형성할 수 있다. 그러나 홀(FDM-b)의 형성 단계가 반드시 이에 한정되는 것은 아니다.
홀(FDM-b)을 향해 유동된 충전 부재(FL)의 일 부분은 홀(FDM-b) 내로 유입될 수 있다. 홀(FDM-b)에 의해 유동이 차단된 충전 부재(FL)는 관통부(RP)가 형성된 영역까지 유동되지 않고 경화될 수 있고, 이에 따라, 관통부(RP)는 평면 상에서 충전 부재(FL)와 이격될 수 있다.
홀(FDM-b)은 광 제어 부재(LCM)의 적어도 하나의 절연층과 중첩할 수 있다. 예를 들어, 도 12a에 도시된 것처럼, 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)은 홀(FDM-b)에 중첩할 수 있다. 홀(FDM-b)에 중첩하는 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)의 일 부분은 제2 기판(SUB2)을 향해 함몰될 수 있다. 그러나, 홀(FDM-b)에 중첩하는 절연층의 구성은 이에 한정되지 않는다. 또한, 일 실시예에 따라 홀(FDM-b)은 컬러 필터층(CFL) 및 광 제어 부재(LCM)의 절연층들을 관통하여 형성될 수도 있다.
홀(FDM-b)은 평면 상에서 광 변환층(LCL)의 끝 단과 관통부(RP) 사이에 형성 될 수 있다. 예를 들어, 홀(FDM-b)은 광 변화층(LCL)에 포함된 뱅크부(BK)의 최외측 부분과 관통부(RP) 사이의 영역 내에 형성될 수 있다. 홀(FDM-b)은 평면 상에서 광 변환층(LCL)과 이격될 수 있다. 그러나 실시예가 이에 한정되는 것은 아니다.
홀(FDM-b)은 평면 상에서 도 10b 또는 도 10c에 도시된 것처럼 관통부(RP)를 둘러쌀 수 있다. 따라서, 도 12b에 도시된 것처럼, 단면상에서 홀(FDM-b)의 일 부분은 충전 부재(FL)와 관통부(RP) 사이에 형성될 수 있고, 홀(FDM-b)의 다른 일 부분은 실링 부재(SAL)와 관통부(RP) 사이에 형성될 수 있다. 홀(FDM-b)은 관통부(RP)를 완전히 둘러쌈에 따라, 관통부(RP)로 유입되는 충전 부재(FL)를 효과적으로 막을 수 있고, 동시에 충전 부재(FL)가 실링 부재(SAL)를 향해 넘치는 것을 방지할 수 있다.
도 13은 본 발명의 일 실시예에 따른 관통부 및 충전 부재 차단부의 단면도이다. 도 13은 홀(FDM-b)의 형태로 제공되는 충전 부재 차단부를 예시적으로 도시하였다.
도 13을 참조하면, 단면 상에서 관통부(RP)의 폭은 상이할 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에는 관통부들(CF1-T, CF2-T, CF3-T)이 정의될 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 정의된 관통부들(CF1-T, CF2-T, CF3-T)은 서로 중첩하여 일체의 관통부(RP)를 형성할 수 있다.
제3 컬러 필터(CF3)에 정의된 관통부(CF3-T)의 폭은 제2 컬러 필터(CF2)에 정의된 관통부(CF2-T)의 폭 보다 작을 수 있고, 제2 컬러 필터(CF2)에 정의된 관통부(CF2-T)의 폭은 제1 컬러 필터(CF1)에 정의된 관통부(CF1-T)의 폭 보다 작을 수 있다. 이에 따라, 관통부(RP)의 내측면은 계단 형태로 단차를 가질 수 있다.
일 실시예에 따른 관통부(RP)의 제조 과정에서 제2 기판(SUB2)의 배면 상에 가장 인접하게 배치된 제3 컬러 필터(CF3)에 관통부(RP)의 형성 위치가 정의될 수 있고, 마스크를 이용해 관통부(RP)의 형성 위치에 대응하는 곳에 제3 컬러 필터(CF3)의 관통부(CF3-T)를 형성할 수 있다.
그 후, 제2 컬러 필터(CF2)는 제3 컬러 필터(CF3) 상에 배치될 수 있다. 제2 컬러 필터(CF2)가 제3 컬러 필터(CF3)의 관통부(CF3-T)에 중첩하지 않도록, 제2 컬러 필터(CF2)에는 제3 컬러 필터(CF3)의 관통부(CF3-T)의 폭 보다 더 큰 폭을 갖는 관통부(CF2-T)가 형성될 수 있다.
그 후, 제1 컬러 필터(CF1)는 제2 컬러 필터(CF2) 상에 배치될 수 있다. 제1 컬러 필터(CF1)가 제2 및 제3 컬러 필터들(CF2, CF3)의 관통부들(CF2-T, CF3-T)에 중첩하지 않도록 제1 컬러 필터(CF1)에는 제2 컬러 필터(CF2)의 관통부(CF2-T)의 폭 보다 더 큰 폭을 갖는 관통부(CF1-T)가 형성될 수 있다.
관통부(RP)를 형성하는 과정에서, 각 컬러 필터들 내에 형성되는 관통부들의 폭들을 조절하여 관통부(RP)의 신뢰성을 향상시킬 수 있다.
도 13을 참조하면, 단면 상에서 홀(FDM-b)의 폭은 상이할 수 있다. 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에는 서로 중첩하는 관통홀들(CF1-H, CF2-H, CF3-H)이 정의될 수 있다. 서로 중첩하는 관통홀들(CF1-H, CF2-H, CF3-H)은 일체의 홀(FDM-b)을 형성할 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 중 두께 방향에서 제2 기판(SUB)에 가장 인접하게 배치된 제3 컬러 필터(CF3)의 관통홀(CF3-H)의 폭이 가장 작을 수 있고, 제2 기판(SUB2)에 가장 멀리 이격되어 배치된 제1 컬러 필터(CF1)의 관통홀(CF1-H)의 폭이 가장 클 수 있다. 구체적으로, 단면 상에서 제3 컬러 필터(CF3)에 정의된 관통홀(CF3-H)의 폭은 제2 컬러 필터(CF2)에 정의된 관통홀(CF2-H)의 폭 보다 작을 수 있고, 제2 컬러 필터(CF2)에 정의된 관통홀(CF2-H)의 폭은 제1 컬러 필터(CF1)에 정의된 관통홀(CF1-H)의 폭 보다 작을 수 있다. 이에 따라, 홀(FDM-b)의 내측면은 계단 형태로 단차를 가지며, 제2 기판(SUB2)에 인접할수록 홀(FDM-b)의 폭이 작아질 수 있다.
공정 과정에서 관통홀들(CF1-H, CF2-H, CF3-H) 중 제2 기판(SUB2)에 가장 멀리 이격되어 배치된 제1 컬러 필터(CF1)의 관통홀(CF1-H)이 가장 나중에 형성될 수 있다. 평면 상에서 제1 컬러 필터(CF1)의 관통홀(CF1-H)이 제3 컬러 필터(CF3)의 관통홀(CF3-H)에 완전히 중첩될 수 있도록 공정 상의 오차를 감안하여 제1 컬러 필터(CF1)의 관통홀(CF1-H)의 폭을 가장 크게 설계할 수 있다. 이를 통해 필요한 위치에 신뢰성이 향상된 홀(FDM-b)을 형성할 수 있다. 또한, 컬러 필터층(CFL)의 배면을 정의하는 제1 컬러 필터(CF1)에 형성되는 관통홀(CF1-H)의 폭을 가장 크게 설계함으로써, 홀(FDM-b)을 향해 유동되는 충전 부재(FL, 12a 참조)가 용이하게 홀(FDM-b) 내로 유입될 수 있고, 홀(FDM-b)은 효과적으로 충전 부재(FL, 12a 참조)의 유동을 차단할 수 있다.
제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 형성된 관통홀들(CF1-H, CF2-H, CF3-H)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 형성된 관통부(CF1-T, CF2-T, CF3-T)들 형성 과정에서 동시에 형성될 수 있다. 예를 들어, 제3 컬러 필터(CF3)를 제2 기판(SUB2)의 배면 상에 적층한 후, 제3 컬러 필터(CF3)를 관통하는 관통부(CF3-T) 및 관통부(CF3-T)와 이격되며 제3 컬러 필터(CF3)를 관통하는 관통홀(CF3-H)이 형성되도록 제3 컬러 필터(CF3)를 패터닝 할 수 있다.
한편, 도 13은 전술한 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)의 도시를 생략하였으나, 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2) 중 적어도 하나의 층은 관통부(LR) 및 홀(FDM-b)에 중첩하여 배치될 수 있다. 일 실시예에서 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 정의된 관통부들(CF1-T, CF2-T, CF3-T)의 내면 및 관통부(RP)에 의해 노출된 제2 기판(SUB2)의 배면을 커버할 수 있다. 또한, 저굴절층(LR), 제1 캡핑층(CP1) 및 제2 캡핑층(CP2)은 제1 내지 제3 컬러 필터들(CF1, CF2, CF3) 각각에 정의된 관통홀들(CF1-H, CF2-H, CF3-H)의 내면 및 홀(FDM-b)에 의해 노출된 제2 기판(SUB2)의 배면을 커버할 수 있다.
일 실시예에 따른 표시 장치는 표시 패널에 포함된 정렬 패턴과 광 제어 부재에 정의되며 정렬 패턴에 중첩하는 관통부를 포함할 수 있고, 정렬 패턴과 관통부는 표시 장치 제조 과정에서 표시 패널의 위치를 나타내는 얼라인-키로 작용할 수 있다. 그러나 표시 패널 및 광 제어 부재를 합착하는 과정에서, 표시 패널과 광 제어 부재 사이에 배치된 충전 부재가 관통부 내로 유입될 수 있고, 충전 부재는 관통부 내에서 버블을 발생시킬 수 있으며, 버블에 의해 관통부에 중첩하는 정렬 패턴이 얼라인-키로 인식되지 못할 수 있다. 일 실시예에 따른 표시 장치는 충전 부재가 관통부를 향해 유입되는 것을 방지하는 충전 부재 차단부를 포함할 수 있다. 관통부 내에 충전 부재 유입을 방지함으로써, 정렬 패턴이 얼라인-키로 인식되지 못하는 공정 불량을 방지할 수 있고, 이에 따라 표시 장치 제조 공정 및 표시 장치의 신뢰성은 향상될 수 있다.
이상에서는 본 발명의 바람직한 실시예를 참조하여 설명하였지만, 해당 기술 분야의 숙련된 당업자 또는 해당 기술 분야에 통상의 지식을 갖는 자라면, 후술될 특허청구범위에 기재된 본 발명의 사상 및 기술 영역으로부터 벗어나지 않는 범위 내에서 본 발명을 다양하게 수정 및 변경시킬 수 있음을 이해할 수 있을 것이다.
따라서, 본 발명의 기술적 범위는 명세서의 상세한 설명에 기재된 내용으로 한정되는 것이 아니라 특허청구범위에 의해 정하여져야만 할 것이다.
DD: 표시 장치 DP: 표시 패널
DP-CL: 회로층 OL: 발광 소자
TFE: 봉지층 DAM1, DAM2, DAM3: 댐
SUB1: 제1 기판 SUB2: 제2 기판
CFL: 컬러 필터층 CF1, CF2, CF3: 컬러 필터
LCL: 광 변환층 BK: 뱅크부
WCP1, WCP2: 광 변환부 WCP3: 투과부
SAL: 실링 부재 FL: 충전 부재
MK: 정렬 패턴 RP: 관통부
FDM: 충전 부재 차단부 FDM-a: 차단 댐
FDM-b: 홀

Claims (23)

  1. 상면 및 하면을 포함하는 제1 기판;
    상기 상면과 마주하는 배면을 포함하는 제2 기판;
    상기 제1 기판과 상기 제2 기판 사이에 배치되어 상기 제1 기판과 상기 제2 기판을 결합하는 실링 부재;
    상기 상면에 배치된 복수의 발광 소자들;
    상기 제1 기판과 상기 발광 소자들 사이에 배치되고, 상기 발광 소자들에 연결된 구동 소자들을 포함하는 회로층;
    상기 상면에 배치되고 상기 발광 소자들로부터 이격된 정렬 패턴;
    상기 배면에 배치된 복수의 컬러 필터들을 포함하고, 상기 정렬 패턴과 평면상에서 중첩하는 관통부가 정의된 컬러 필터층;
    상기 컬러 필터층과 상기 발광 소자들 사이에 배치된 충전 부재; 및
    평면 상에서 상기 충전 부재와 상기 관통부 사이에 배치된 충전 부재 차단부를 포함하며,
    상기 충전 부재는 상기 관통부와 상기 평면 상에서 이격된 표시 장치.
  2. 제1 항에 있어서,
    상기 충전 부재 차단부는 상기 관통부의 외측의 적어도 일부를 둘러싸는 표시 장치.
  3. 제2 항에 있어서,
    상기 충전 부재 차단부는 상기 평면 상에서 상기 관통부를 둘러싸는 폐라인 형상을 가진 표시 장치.
  4. 제1 항에 있어서,
    상기 충전 부재 차단부의 일 부분은 상기 충전 부재와 중첩하는 표시 장치.
  5. 제1 항에 있어서,
    상기 충전 부재 차단부는 상기 컬러 필터층을 관통하는 홀을 포함하고, 상기 홀은 상기 컬러 필터층의 일 부분을 사이에 두고 상기 관통부와 이격되는 표시 장치.
  6. 제5 항에 있어서,
    단면 상에서 상기 홀의 폭은 균일한 표시 장치.
  7. 제5 항에 있어서,
    단면 상에서 상기 제2 기판의 배면에 인접한 상기 홀의 폭은 상기 컬러 필터층의 배면에 인접한 상기 홀의 폭보다 작은 표시 장치.
  8. 제1 항에 있어서,
    상기 충전 부재 차단부는 상기 컬러 필터층의 배면 상에 배치되고, 상기 제1 기판을 향해 돌출된 차단 댐을 포함하는 표시 장치.
  9. 제8 항에 있어서,
    상기 컬러 필터층과 상기 충전 부재 사이에 배치된 광 변환층을 더 포함하고,
    상기 광 변환층은
    상기 발광 소자들에 각각 중첩하는 복수의 개구부들이 정의된 뱅크부; 및
    상기 개구부들에 각각 배치되는 복수의 광 변환부들을 포함하는 표시 장치.
  10. 제9 항에 있어서,
    상기 차단 댐은 상기 뱅크부의 물질과 동일한 물질을 포함하는 표시 장치.
  11. 제8항에 있어서,
    상기 컬러 필터층과 상기 발광 소자들 사이에 배치되고, 상기 충전 부재에 의해 커버되는 컬럼 스페이서를 더 포함하고,
    상기 차단 댐은 상기 컬럼 스페이서와 동일한 물질을 포함하는 표시 장치.
  12. 제8 항에 있어서,
    상기 차단 댐은 복수로 제공되고,
    상기 복수의 차단 댐들은 크기가 서로 동일한 표시 장치.
  13. 제8 항에 있어서,
    상기 차단 댐은 복수로 제공되고,
    상기 복수의 차단 댐들은 크기가 서로 상이한 표시 장치.
  14. 제1 항에 있어서,
    상기 컬러 필터층은 두께 방향을 따라 상기 복수의 컬러 필터들이 적층된 제1부분을 포함하고, 상기 관통부는 상기 제1 부분 내에 정의된 표시 장치.
  15. 제1 항에 있어서,
    단면 상에서 상기 관통부의 폭은 균일한 표시 장치.
  16. 제1 항에 있어서,
    단면 상에서 상기 제2 기판의 배면에 인접한 상기 관통부의 폭은 상기 컬러 필터층의 배면에 인접한 상기 관통부의 폭 보다 작은 표시 장치.
  17. 제1 항에 있어서,
    상기 평면 상에서 상기 관통부의 형상은 상기 정렬 패턴의 형상과 동일한 표시 장치.
  18. 제1 항에 있어서,
    상기 컬러 필터층과 상기 충전 부재 사이에 배치되는 절연층을 더 포함하고,
    상기 절연층은 상기 관통부에 중첩하는 표시 장치.
  19. 제1 항에 있어서,
    상기 관통부는 상기 평면 상에서 상기 실링 부재와 상기 충전 부재 사이에 배치되는 표시 장치.
  20. 제1 항에 있어서,
    상기 충전 부재와 상기 발광 소자들 사이에 배치된 봉지층; 및
    상기 봉지층의 외측에 배치되며 상기 봉지층에 접촉하는 댐을 더 포함하고,
    상기 충전 부재 차단부는 상기 봉지층과 이격된 표시 장치.
  21. 제1 항에 있어서,
    상기 정렬 패턴은 금속을 포함하는 표시 장치.
  22. 상면을 포함하는 하부 기판;
    상기 상면과 마주하는 배면을 포함하는 상부 기판;
    상기 하부 기판과 상기 상부 기판 사이에 배치되어 상기 하부 기판 및 상기 상부 기판을 결합하는 실링 부재;
    상기 상면 상에 배치된 복수의 발광 소자들;
    상기 하부 기판과 상기 발광 소자들 사이에 배치되고 상기 발광 소자들에 연결된 구동 소자들을 포함하는 회로층;
    상기 상면 상에 배치되고 상기 발광 소자들로부터 이격된 정렬 패턴;
    상기 발광 소자들을 밀봉하는 봉지층;
    상기 배면 상에 배치되고 상기 정렬 패턴과 평면 상에서 중첩하는 관통부가 정의된 컬러 필터층;
    상기 컬러 필터층과 상기 봉지층 사이에 배치된 충전 부재; 및
    상기 평면 상에서 상기 관통부와 상기 충전 부재 사이에 배치되고, 상기 컬러 필터층의 하면으로부터 돌출되거나 함몰된 충전 부재 차단부를 포함하는 표시 장치.
  23. 제22 항에 있어서,
    상기 충전 부재 차단부는 상기 관통부의 외측의 적어도 일 부분을 둘러싸는 표시 장치.
KR1020210156497A 2021-11-15 2021-11-15 표시 장치 KR20230071814A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210156497A KR20230071814A (ko) 2021-11-15 2021-11-15 표시 장치
US17/950,835 US20230157053A1 (en) 2021-11-15 2022-09-22 Display device
CN202222914029.3U CN218868607U (zh) 2021-11-15 2022-11-02 显示装置
CN202211367404.5A CN116133484A (zh) 2021-11-15 2022-11-02 显示装置

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210156497A KR20230071814A (ko) 2021-11-15 2021-11-15 표시 장치

Publications (1)

Publication Number Publication Date
KR20230071814A true KR20230071814A (ko) 2023-05-24

Family

ID=85935292

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210156497A KR20230071814A (ko) 2021-11-15 2021-11-15 표시 장치

Country Status (3)

Country Link
US (1) US20230157053A1 (ko)
KR (1) KR20230071814A (ko)
CN (2) CN116133484A (ko)

Also Published As

Publication number Publication date
CN218868607U (zh) 2023-04-14
CN116133484A (zh) 2023-05-16
US20230157053A1 (en) 2023-05-18

Similar Documents

Publication Publication Date Title
US11177418B2 (en) Display device and method for manufacturing the same
EP3731280A2 (en) Color control member and display device employing the same
US11309360B2 (en) Color conversion substrate and display device
US11943987B2 (en) Color conversion substrate
US11450714B2 (en) Display panel and display device including the same
CN111816679A (zh) 显示面板
KR20200135672A (ko) 표시모듈
US20210327973A1 (en) Display device
CN115207045A (zh) 显示面板
KR20230071814A (ko) 표시 장치
CN114641863A (zh) 颜色转换基板和包括该颜色转换基板的显示装置
KR20210155037A (ko) 표시 장치
CN115298601A (zh) 显示面板和用于制造其的方法
US20230255081A1 (en) Display device
US20230263008A1 (en) Display apparatus and method of manufacturing the same
US20240040917A1 (en) Display device
CN217955866U (zh) 显示面板
KR20230061598A (ko) 전자 장치
US20230329063A1 (en) Display device
US20230157120A1 (en) Display device
US20230329064A1 (en) Display device
KR20240043845A (ko) 표시 장치
KR20230090405A (ko) 표시 장치
KR20240068881A (ko) 표시 장치
KR20220000021A (ko) 광제어부재를 포함하는 표시장치 및 광제어부재의 제조 방법