KR20230063647A - GaN FET용 구동회로 - Google Patents

GaN FET용 구동회로 Download PDF

Info

Publication number
KR20230063647A
KR20230063647A KR1020210148915A KR20210148915A KR20230063647A KR 20230063647 A KR20230063647 A KR 20230063647A KR 1020210148915 A KR1020210148915 A KR 1020210148915A KR 20210148915 A KR20210148915 A KR 20210148915A KR 20230063647 A KR20230063647 A KR 20230063647A
Authority
KR
South Korea
Prior art keywords
switch
driving circuit
control signal
negative voltage
power switch
Prior art date
Application number
KR1020210148915A
Other languages
English (en)
Other versions
KR102657175B1 (ko
Inventor
김기현
심민섭
김종현
이경호
Original Assignee
한국전기연구원
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 한국전기연구원 filed Critical 한국전기연구원
Priority to KR1020210148915A priority Critical patent/KR102657175B1/ko
Publication of KR20230063647A publication Critical patent/KR20230063647A/ko
Application granted granted Critical
Publication of KR102657175B1 publication Critical patent/KR102657175B1/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/16—Modifications for eliminating interference voltages or currents
    • H03K17/161—Modifications for eliminating interference voltages or currents in field-effect transistor switches
    • H—ELECTRICITY
    • H02—GENERATION; CONVERSION OR DISTRIBUTION OF ELECTRIC POWER
    • H02M—APPARATUS FOR CONVERSION BETWEEN AC AND AC, BETWEEN AC AND DC, OR BETWEEN DC AND DC, AND FOR USE WITH MAINS OR SIMILAR POWER SUPPLY SYSTEMS; CONVERSION OF DC OR AC INPUT POWER INTO SURGE OUTPUT POWER; CONTROL OR REGULATION THEREOF
    • H02M3/00—Conversion of dc power input into dc power output
    • H02M3/22—Conversion of dc power input into dc power output with intermediate conversion into ac
    • H02M3/24—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters
    • H02M3/28—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac
    • H02M3/325—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal
    • H02M3/335—Conversion of dc power input into dc power output with intermediate conversion into ac by static converters using discharge tubes with control electrode or semiconductor devices with control electrode to produce the intermediate ac using devices of a triode or a transistor type requiring continuous application of a control signal using semiconductor devices only
    • H—ELECTRICITY
    • H03—ELECTRONIC CIRCUITRY
    • H03K—PULSE TECHNIQUE
    • H03K17/00—Electronic switching or gating, i.e. not by contact-making and –breaking
    • H03K17/13—Modifications for switching at zero crossing
    • H03K17/133—Modifications for switching at zero crossing in field-effect transistor switches
    • Y—GENERAL TAGGING OF NEW TECHNOLOGICAL DEVELOPMENTS; GENERAL TAGGING OF CROSS-SECTIONAL TECHNOLOGIES SPANNING OVER SEVERAL SECTIONS OF THE IPC; TECHNICAL SUBJECTS COVERED BY FORMER USPC CROSS-REFERENCE ART COLLECTIONS [XRACs] AND DIGESTS
    • Y02—TECHNOLOGIES OR APPLICATIONS FOR MITIGATION OR ADAPTATION AGAINST CLIMATE CHANGE
    • Y02B—CLIMATE CHANGE MITIGATION TECHNOLOGIES RELATED TO BUILDINGS, e.g. HOUSING, HOUSE APPLIANCES OR RELATED END-USER APPLICATIONS
    • Y02B70/00—Technologies for an efficient end-user side electric power management and consumption
    • Y02B70/10—Technologies improving the efficiency by using switched-mode power supplies [SMPS], i.e. efficient power electronics conversion e.g. power factor correction or reduction of losses in power supplies or efficient standby modes

Landscapes

  • Engineering & Computer Science (AREA)
  • Power Engineering (AREA)
  • Power Conversion In General (AREA)
  • Electronic Switches (AREA)

Abstract

본 발명은 전력 스위치용 게이트 구동회로에 관한 것으로, 제어신호 생성부에서 출력된 스위치 제어신호에 따라, 전력 스위치의 턴 온 동작을 구동하기 위한 제1 구동전류를 생성하는 제1 구동회로; 상기 스위치 제어신호에 따라, 상기 전력 스위치의 턴 오프 동작을 구동하기 위한 제2 구동전류를 생성하는 제2 구동회로; 및 상기 제2 구동회로의 소스(source) 단에 연결되며, 스위치드 커패시터를 이용하여 스위칭 노이즈가 발생하는 일정 시간 동안에는 음 전압을 유지하고, 그 이후에는 영 전압을 유지할 수 있는 음 전압 생성부를 포함한다.

Description

GaN FET용 구동회로{DRIVING CIRCUIT FOR GaN FET}
본 발명은 게이트 구동회로에 관한 것으로, 더욱 상세하게는 전력 스위치의 턴 오프 동작을 수행하기 위한 음 전압을 생성할 수 있는 게이트 구동회로에 관한 것이다.
일반적으로 전력소자는 전력의 변환이나 제어를 수행하는 반도체 소자로서, 정류 다이오드, 전력 트랜지스터, 트라이액(triac) 등이 산업, 정보, 통신, 교통, 전력, 가정 등 각 분야에 다양하게 사용되고 있다.
전력소자로는 대표적으로 FET(Field Effect Transistor), IGBT(Insulated Gate Bipolar Transistor), BJT(Bipolar　Junction　Transistor), 전력 집적회로(IC) 등이 있으며, 최근에는 고속 스위칭이 가능하고 구동회로의 손실이 적은 FET 소자가 크게 주목받고 있다. 상기 FET 소자로는 대표적으로 실리콘(Si) 기반의 MOSFET 소자, 실리콘 카바이드(SiC) 기반의 MOSFET 소자, 질화 갈륨(GaN) 기반의 FET 소자 등이 있다. 이러한 소자들 중 GaN FET 소자는 접합 커패시턴스(junction capacitance)가 작고 바디 다이오드(body diode)가 없기 때문에 역 회복 손실(reverse recovery loss)이 없다는 장점이 있다. 이러한 장점으로 인해 빠른 스위칭 구동이 가능하여 높은 효율이 요구되는 회로나 전력밀도가 높은 컴팩트한 파워 컨버터 디자인에 유용하게 응용되어지고 있다.
Si IGBT 소자 또는 SiC MOSFET 소자는 노이즈 턴 온(noise turn-on) 현상을 방지하거나 누설전류를 차단하기 위해 -2V 이하의 음 전압으로 턴 오프(turn-off) 전압을 유지한다. 파워 컨버터의 용량이 커질수록 스위칭 노이즈(switching noise)가 크게 발생하기 때문에, 이로 인한 노이즈 턴 온 현상을 방지하기 위하여 문턱 전압(threshold voltage)과의 전압 차이를 크게 하기 위해 -2V 이하의 음 전압으로 턴 오프 전압을 유지한다. 특히, SiC MOSFET 소자는 문턱 전압이 실리콘(Si) 기반의 전력 스위치에 비해 낮은 2.5V 내외이기 때문에 노이즈 턴 온 현상 및 그로 인한 단락(short circuit) 현상을 방지하기 위하여 음 전압 턴 오프 유지는 필수적이다.
GaN FET 소자는 SiC MOSFET 소자보다 더 낮은 1V 내지 1.5V의 문턱 전압 특성을 가지고 있기 때문에 노이즈 턴 온 현상 및 단락 현상을 방지하기 위하여 음 전압 구동이 필수적이지만 바디 다이오드가 없는 구조 때문에 턴 오프 상태에서 음 전압을 계속 유지할 경우 전력 손실이 커지는 단점이 있다.
가령, 도 1에 도시된 바와 같이, Si IGBT 소자 또는 SiC MOSFET 소자는 바디 다이오드를 가지고 있기 때문에 게이트에 음 전압을 인가하여도 역 전류(reverse current)가 흐를 때 바디 다이오드를 통해서 흐르게 된다. Si IGBT 소자 또는 SiC MOSFET 소자의 경우, 턴 오프 구간에서 역 전류가 바디 다이오드를 통해서 흐르게 되기 때문에 약 0.7V의 전압 강하가 이루어지고, 해당 전압 강하만큼 전력 손실이 발생하게 된다.
한편, 도 2에 도시된 바와 같이, GaN FET 소자는 바디 다이오드가 없기 때문에 FET 패스를 통해서 흐르게 된다. GaN FET 소자의 경우, 바디 다이오드가 없기 때문에 역으로 턴 온 되기 위해 필요한 전압만큼 전압 강하가 이루어진다. GaN FET 소자가 0V 턴-오프 구동일 경우, 문턱 전압인 1V 내지 1.5V 만큼의 전압 강하가 이루어지고, 음 전압 턴-오프 구동일 경우, 문턱 전압인 1V 내지 1.5V에서 음 전압을 합산한 크기만큼의 전압 강하가 이루어진다. 따라서, GaN FET 소자가 음 전압 턴-오프 구동일 때, 0V 턴-오프 구동에 비해 전압 강하가 증가함에 따라 전력 손실이 크게 증가하는 문제가 있다.
본 발명은 전술한 문제 및 다른 문제를 해결하는 것을 목적으로 한다. 또 다른 목적은 전력 스위치의 턴 오프 시, 스위칭 노이즈가 발생하는 초기 일정 시간 동안에는 해당 스위치의 게이트 전압을 음 전압으로 유지하고, 그 이후에는 해당 스위치의 게이트 전압을 영 전압으로 유지할 수 있는 전력 스위치용 게이트 구동회로를 제공함에 있다.
상기 또는 다른 목적을 달성하기 위해 본 발명의 일 측면에 따르면, 제어신호 생성부에서 출력된 스위치 제어신호에 따라, 전력 스위치의 턴 온(turn on) 동작을 구동하기 위한 제1 구동전류를 생성하는 제1 구동회로; 상기 스위치 제어신호에 따라, 상기 전력 스위치의 턴 오프(turn off) 동작을 구동하기 위한 제2 구동전류를 생성하는 제2 구동회로; 및 상기 제2 구동회로의 소스(source) 단에 연결되며, 스위치드 커패시터(switched capacitor)를 이용하여 스위칭 노이즈가 발생하는 일정 시간 동안에는 음 전압을 유지하고, 그 이후에는 영 전압을 유지할 수 있는 음 전압 생성부를 포함하는 게이트 구동회로를 제공한다. 여기서, 상기 전력 스위치는 GaN FET 소자임을 특징으로 한다.
좀 더 바람직하게는, 상기 게이트 구동회로는 전력 스위치를 턴 온하기 위한 하이 레벨 신호와 상기 전력 스위치를 턴 오프하기 위한 로우 레벨 신호가 동시에 온(on)되는 현상을 방지하기 위한 데드 타임(dead time)을 설정하는 데드타임 설정부를 더 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 음 전압 생성부는 데드타임 생성부로부터 수신된 제1 제어신호에 따라 구동하는 제1 스위치 구동부 및 제1 스위치; 상기 데드타임 생성부로부터 수신된 제2 제어신호에 따라 구동하는 제2 스위치 구동부 및 제2 스위치; 상기 제1 및 제2 스위치 사이에 연결된 커패시터와, 상기 커패시터의 일 단에 연결된 다이오드를 포함하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 음 전압 생성부는, 스위치 제어신호가 온(on) 상태인 경우, 데드타임 생성부로부터 수신된 제1 제어신호에 따라 제1 스위치를 온(on) 상태로 동작시키고, 데드타임 생성부로부터 수신된 제2 제어신호에 따라 제2 스위치를 오프(off) 상태로 동작시키는 것을 특징으로 한다. 또한, 상기 음 전압 생성부는, 스위치 제어신호의 온(on) 구간 동안, 전력 스위치의 게이트 단과 연결이 차단된 상태에서 미리 결정된 전압을 커패시터에 충전시키는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 음 전압 생성부는, 스위치 제어신호가 오프(off) 상태인 경우, 데드타임 생성부로부터 수신된 제1 제어신호에 따라 제1 스위치를 오프(off) 상태로 동작시키고, 데드타임 생성부로부터 수신된 제2 제어신호에 따라 제2 스위치를 온(on) 상태로 동작시키는 것을 특징으로 한다. 또한, 상기 음 전압 생성부는, 스위치 제어신호의 오프(off) 구간 동안, 커패시터에 충전된 음 전압을 제2 구동회로의 소스 단으로 일정 시간 동안 인가하는 것을 특징으로 한다.
좀 더 바람직하게는, 상기 음 전압 생성부는 커패시터의 일 단과 다이오드의 일 단이 만나는 노드(N2)에 연결된 제3 스위치와, 제2 스위치 구동부의 입력단에 연결된 지연회로를 더 포함하는 것을 특징으로 한다. 또한, 상기 음 전압 생성부는 커패시터의 일 단과 다이오드의 일 단이 만나는 노드(N2)와 접지 사이에 연결된 저항 소자를 더 포함하는 것을 특징으로 한다.
본 발명의 실시 예들에 따른 전력 스위치용 게이트 구동회로의 효과에 대해 설명하면 다음과 같다.
본 발명의 실시 예들 중 적어도 하나에 의하면, 싱크용 구동회로의 소스 단과 그라운드 단 사이에 스위치드 커패시터를 배치함으로써, 전원공급회로로부터 음 전압을 인가받을 필요 없이, 전력 스위치의 턴 오프 동작을 수행하기 위한 음 전압을 자체적으로 생성할 수 있다는 장점이 있다.
또한, 본 발명의 실시 예들 중 적어도 하나에 의하면, 전력 스위치의 턴 오프 시, 스위칭 노이즈가 발생하는 초기 일정 시간 동안 게이트 전압을 음 전압으로 제공하여 노이즈 턴 온 현상을 방지할 수 있고, 그 이후에는 영 전압으로 제공하여 전력 손실을 저감할 수 있다는 장점이 있다.
다만, 본 발명의 실시 예들에 따른 전력 스위치용 게이트 구동회로가 달성할 수 있는 효과는 이상에서 언급한 것들로 제한되지 않으며, 언급하지 않은 또 다른 효과들은 아래의 기재로부터 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자에게 명확하게 이해될 수 있을 것이다.
도 1은 Si 기반 전력소자의 reverse conduction loss를 설명하기 위해 참조되는 도면;
도 2는 GaN 기반 전력소자의 reverse conduction loss를 설명하기 위해 참조되는 도면;
도 3은 본 발명의 일 실시 예에 따른 전력 스위치 시스템의 구성을 나타내는 도면;
도 4는 본 발명의 일 실시 예에 따른 제1 구동회로의 구성과 전압 파형을 도시하는 도면;
도 5는 본 발명의 일 실시 예에 따른 제2 구동회로의 구성과 전압 파형을 도시하는 도면;
도 6은 본 발명의 일 실시 예에 따른 음 전압 생성부의 구성을 도시하는 도면;
도 7은 본 발명의 일 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면;
도 8은 도 7의 게이트 구동회로에서 출력되는 신호들의 전압 파형을 도시하는 도면;
도 9는 본 발명의 다른 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면;
도 10은 본 발명의 또 다른 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면.
이하, 첨부된 도면을 참조하여 본 명세서에 개시된 실시 예를 상세히 설명하되, 도면 부호에 관계없이 동일하거나 유사한 구성요소는 동일한 참조 번호를 부여하고 이에 대한 중복되는 설명은 생략하기로 한다. 이하의 설명에서 사용되는 구성요소에 대한 접미사 "모듈" 및 "부"는 명세서 작성의 용이함만이 고려되어 부여되거나 혼용되는 것으로서, 그 자체로 서로 구별되는 의미 또는 역할을 갖는 것은 아니다. 또한, 본 명세서에 개시된 실시 예를 설명함에 있어서 관련된 공지 기술에 대한 구체적인 설명이 본 명세서에 개시된 실시 예의 요지를 흐릴 수 있다고 판단되는 경우 그 상세한 설명을 생략한다. 또한, 첨부된 도면은 본 명세서에 개시된 실시 예를 쉽게 이해할 수 있도록 하기 위한 것일 뿐, 첨부된 도면에 의해 본 명세서에 개시된 기술적 사상이 제한되지 않으며, 본 발명의 사상 및 기술 범위에 포함되는 모든 변경, 균등물 내지 대체물을 포함하는 것으로 이해되어야 한다.
본 발명은 전력 스위치의 턴 오프 시, 스위칭 노이즈가 발생하는 초기 일정 시간 동안에는 해당 스위치의 게이트 전압을 음 전압으로 유지하고, 그 이후에는 해당 스위치의 게이트 전압을 영 전압으로 유지할 수 있는 전력 스위치용 게이트 구동회로를 제안한다.
이하에서는, 본 발명의 다양한 실시 예들에 대하여, 도면을 참조하여 상세히 설명한다.
도 3은 본 발명의 일 실시 예에 따른 전력 스위치 시스템의 구성을 도시하는 도면이다.
도 3을 참조하면, 본 발명의 일 실시 예에 따른 전력 스위치 시스템(100)은 전력 스위치(110), PWM 제어부(120) 및 게이트 구동회로(130)를 포함할 수 있다. 도 3에 도시된 구성요소들은 전력 스위치 시스템(100)을 구현하는데 있어서 필수적인 것은 아니어서, 본 명세서 상에서 설명되는 전력 스위치 시스템은 위에서 열거된 구성요소들보다 많거나 또는 적은 구성요소들을 가질 수 있다.
전력 스위치(110)는 음 전압(negative voltage) 구동이 필요한 전력 반도체 소자로서, IGBT(Insulated Gate Bipolar Transistor) 소자, SiC MOSFET 소자, GaN FET 소자 등을 포함할 수 있다. 이하, 본 실시 예에서 설명하는 전력 스위치는 GaN FET 소자임을 예시하여 설명하도록 한다.
GaN FET 소자는 2차원 전자 가스(2DEG) 채널의 높은 캐리어 이동성에 의한 저전력 손실과, 대형 임계 전계로 인한 높은 파괴 전압으로 초고전력 밀도 동작을 실현한다. GaN FET 소자는 접합 커패시턴스(junction capacitance)가 작고 바디 다이오드(body diode)가 없기 때문에 역 회복 손실(reverse recovery loss)이 없다는 장점이 있다. 또한, GaN FET 소자는 실리콘이나 GaAs와 비교하면 밴드 갭(band gap)이 넓은 특성과 고온 안정성이 높은 특성이 있다. 또한, GaN FET 소자는 실리콘 반도체 소자에 비하여 낮은 온(ON) 저항 특성을 가지고 있으며, 이는 전력 반도체 동작에 따른 스위칭 손실 및 시스템 소비전력의 최소화를 가져올 수 있다는 장점이 있다.
GaN FET 소자는 하이 레벨(high level)을 갖는 게이트 전압(VG)에 의해 턴 온(turn on)되고, 로우 레벨(low level)을 갖는 게이트 전압(VG)에 의해 턴 오프(turn off)된다. 이러한 GaN FET 소자의 경우, 낮은 문턱 전압 특성과 외부 전원의 노이즈 등에 따른 불규칙 턴 온 특성 등으로 인하여 음 전압 구동이 필요하다.
PWM 제어부(120)는, 일종의 제어신호 생성부로서, 컨트롤러(미도시)의 제어신호에 기초하여, 전력 스위치(110)의 스위칭 동작을 제어하기 위한 펄스폭 제어신호(VPWM)를 생성할 수 있다. 상기 PWM 제어부(120)에서 출력되는 펄스폭 제어신호는 펄스 폭에 따라 전력 스위치(110)의 턴 온 시간을 제어하여 전류량을 조절하는 신호이다.
PWM 제어부(120)에서 출력되는 펄스폭 제어신호의 로직 레벨은 일반적으로 컨트롤러의 출력 레벨과 같다. 따라서, PWM 제어부(120)는 컨트롤러의 출력 레벨과 같은 저 전압(가령, 3V 내지 5V)의 펄스폭 제어신호를 출력할 수 있다. PWM 제어부(120)에서 저 전압 신호(가령, 3V의 제어신호)를 출력하는 경우, 게이트 구동회로(130)는 저 전압 신호를 전력 스위치(110)의 구동을 위한 고 전압 신호(가령, 20V 이상)로 승압하기 위한 레벨 시프터(level shifter)를 구비할 수 있다.
한편, 본 발명의 실시 형태에 따라, PWM 제어부(120)는 게이트 구동회로(130)의 전압과 동일한 고 전압(가령, 20V 이상)의 펄스폭 제어신호를 출력할 수 있다. 이 경우, 레벨 시프터는 게이트 구동회로(130) 내에 설치될 필요가 없다.
게이트 구동회로(130)는 전력 스위치(110)의 스위칭 동작을 구동하기 위한 구동전압(VG) 및 구동전류(IG)를 생성할 수 있다. 예를 들어, 게이트 구동회로(130)는 PWM 제어부(120)로부터 입력된 펄스폭 제어신호가 하이 레벨일 때 구동전압(VGS)을 증가시키고, PWM 제어부(120)로부터 입력된 펄스폭 제어신호가 로우 레벨일 때 구동전압(VGS)을 감소시킬 수 있다.
게이트 구동회로(130)는 데드타임 생성부(131), 제1 구동회로(132), 제2 구동회로(133) 및 음 전압 생성부(134)를 포함할 수 있다. 이때, 상기 데드타임 생성부(131)는 게이트 구동회로(130)에 반드시 필요한 구성요소는 아니며 선택적으로 채용될 수 있다.
데드타임 생성부(131)는 전력 스위치(110)를 턴 온하기 위한 하이 레벨 신호와 전력 스위치(110)를 턴 오프하기 위한 로우 레벨 신호가 동시에 온(on)되는 현상을 방지하기 위한 데드 타임(dead time)을 설정할 수 있다. 이때, 상기 데드 타임은 200ns 내지 300ns로 설정될 수 있으며 반드시 이에 제한되지는 않는다.
데드타임 생성부(131)는 PWM 제어부(120)에서 출력되는 펄스폭 제어신호(VPWM)를 반전하여 제1 및 제2 구동회로(132, 133)로 출력할 수 있다. 즉, 데드타임 생성부(131)는 전력 스위치(110)를 턴 온하기 위한 제1 제어신호(VDTH)를 제1 구동회로(132)로 출력하고, 전력 스위치(110)를 턴 오프하기 위한 제2 제어신호(VDTL)를 제2 구동회로(133)로 출력할 수 있다 이는 펄스폭 제어신호(VPWM)의 하이 레벨 신호에 맞춰 제1 구동회로(132)의 P형 트랜지스터를 구동하고, 펄스폭 제어신호(VPWM)의 로우 레벨 신호에 맞춰 제2 구동회로(133)의 N형 트랜지스터를 구동하기 위함이다.
제1 구동회로(132)는, PWM 제어부(120)에서 출력되는 펄스폭 제어신호(VPWM)에 기초하여, 전력 스위치(110)를 구동하기 위한 제1 구동전류(즉, 소스 전류, IG, source)를 생성하는 기능을 수행할 수 있다.
일 예로, 도 4의 (a)에 도시된 바와 같이, 제1 구동회로(132)는 레벨 시프터(level shifter, 410), 프리 드라이버(pre-driver, 420) 및 P형 트랜지스터(430)를 포함할 수 있다.
레벨 시프터(410)의 입력단자는 데드타임 생성부(131)의 출력단자에 연결되고, 출력단자는 프리 드라이버(420)의 입력단자에 연결될 수 있다. 이러한 레벨 시프터(410)는 PWM 제어부(120)에서 출력되는 저 전압 로직 레벨 신호를 전력 스위치(110)를 구동하기 위한 고 전압 로직 레벨 신호로 승압할 수 있다.
프리 드라이버(420)는 레벨 시프터(410)와 P형 트랜지스터(430) 사이에 연결되며, 상기 P형 트랜지스터(430)를 구동하기 위한 제1 구동전압(VOUT_H)을 출력할 수 있다. 가령, 도 4의 (b)에 도시된 바와 같이, 프리 드라이버(420)에서 출력되는 제1 구동전압(VOUT_H)은 레벨 시프터(410)로 인해 펄스폭 제어신호(VPWM)보다 높은 전압 크기를 갖는다. 또한, 제1 구동전압(VOUT_H)의 온(on) 타이밍은 데드타임 생성부(131)로 인해 펄스폭 제어신호(VPWM)의 온(on) 타이밍과 일정한 시간 차이를 갖는 반면, 오프(off) 타이밍은 펄스폭 제어신호(VPWM)의 오프(off) 타이밍과 일치하도록 설정한다.
P형 트랜지스터(430)는 프리 드라이버(420)와 전력 스위치(110) 사이에 연결되며, 상기 전력 스위치(110)의 스위칭 동작을 구동하기 위한 제1 구동전류(IG, source)를 생성할 수 있다. 상기 P형 트랜지스터(430)는 P형 MOSFET 소자이거나 혹은 P형 BJT 소자일 수 있으며 반드시 이에 제한되지는 않는다.
제2 구동회로(133)는, PWM 제어부(120)에서 출력되는 펄스폭 제어신호(VPWM)에 기초하여, 전력 스위치(110)를 구동하기 위한 제2 구동전류(즉, 싱크 전류, IG, sink)를 생성하는 기능을 수행할 수 있다.
일 예로, 도 5의 (a)에 도시된 바와 같이, 제2 구동회로(133)는 레벨 시프터(510), 프리 드라이버(520) 및 N형 트랜지스터(530)를 포함할 수 있다.
레벨 시프터(510)의 입력단자는 데드타임 생성부(131)의 출력단자에 연결되고, 출력단자는 프리 드라이버(520)의 입력단자에 연결될 수 있다. 이러한 레벨 시프터(510)는 PWM 제어부(120)에서 출력되는 저 전압 로직 레벨 신호를 전력 스위치(110)를 구동하기 위한 고 전압 로직 레벨 신호로 승압할 수 있다.
프리 드라이버(520)는 레벨 시프터(510)와 N형 트랜지스터(530) 사이에 연결되며, 상기 N형 트랜지스터(530)를 구동하기 위한 제2 구동전압(VOUT_L)을 생성할 수 있다. 가령, 도 5의 (b)에 도시된 바와 같이, 프리 드라이버(520)에서 출력되는 제2 구동전압(VOUT_L)은 레벨 시프터(510)로 인해 펄스폭 제어신호(VPWM)보다 높은 전압 크기를 갖는다. 또한, 제2 구동전압(VOUT_L)의 온(on) 타이밍은 데드타임 생성부(131)로 인해 펄스폭 제어신호(VPWM)의 오프(off) 타이밍과 일정한 시간 차이를 갖는 반면, 오프(off) 타이밍은 펄스폭 제어신호(VPWM)의 온(on) 타이밍과 일치하도록 설정한다.
N형 트랜지스터(530)는 프리 드라이버(520)와 전력 스위치(110) 사이에 연결되며, 상기 전력 스위치(110)의 스위칭 동작을 구동하기 위한 제2 구동전류(IG, sink)를 생성할 수 있다. 여기서, 상기 N형 트랜지스터(530)는 N형 MOSFET 소자이거나 혹은 N형 BJT 소자일 수 있으며 반드시 이에 제한되지는 않는다.
한편, 본 실시 예에서는, 레벨 시프터(410, 510) 및 프리 드라이버(420, 520)가 제1 및 제2 구동회로(132, 133)에 각각 설치되는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 게이트 구동회로의 사용 목적 및 설계 사양 등에 따라 레벨 시프터(410, 510) 및 프리 드라이버(420, 520) 중 적어도 하나를 생략하여 구동회로를 구성할 수 있음은 당업자에게 자명할 것이다.
음 전압 생성부(134)는 데드타임 생성부(131) 및 제2 구동회로(133)에 연결되어, 전력 스위치(110)의 턴 오프 동작을 수행하기 위한 음 전압을 생성하는 기능을 수행할 수 있다. 음 전압 생성부(134)는 데드타임 생성부(131) 및 제2 구동회로(133)에 연결된 스위치드 커패시터(switched capacitor)를 이용하여 음 전압을 생성할 수 있다.
음 전압 생성부(134)는 스위칭 노이즈가 발생하는 초기 일정 시간 동안(가령, 100ns ~ 200ns)에는 음 전압을 유지하고, 그 이후에는 영 전압을 유지하면서 전력 스위치를 턴 오프할 수 있다. 이를 통해, 음 전압 생성부(134)는, 전력 스위치(110)의 턴 오프 시, 노이즈 턴 온 현상을 방지함과 동시에 전력 손실을 저감할 수 있다.
한편, 본 실시 예에 따른 전력 스위치 시스템(100)은 PWM 제어부를 구비하는 것을 예시하고 있으나 반드시 이에 제한되지는 않으며, 상기 PWM 제어부 대신 PFM(Pulse Frequency modulation) 제어부 또는 기타 다른 제어 방식을 사용하는 제어신호 생성부를 구비할 수 있음은 당업자에게 자명할 것이다.
이상 상술한 바와 같이, 본 발명의 일 실시 예에 따른 전력 스위치 시스템은 음 전압 구동이 가능한 게이트 구동회로를 이용하여 전력 스위치의 턴 온/오프 동작을 안정적으로 수행할 수 있다.
도 6은 본 발명의 일 실시 예에 따른 음 전압 생성부의 구성을 도시하는 도면이다.
도 6을 참조하면, 본 발명의 일 실시 예에 따른 음 전압 생성부(134, 600)는 제1 및 제2 스위치 구동부(610, 620), 제1 및 제2 스위치(630, 640), 커패시터(650) 및 다이오드(660)를 포함할 수 있다.
제1 스위치 구동부(610)는 데드타임 생성부(131)로부터 수신된 제1 제어신호(VDTH)에 따라 제1 스위치(630)의 턴 온/오프 동작을 구동하기 위한 제1 구동 신호를 출력할 수 있다. 제1 스위치 구동부(610)의 입력 단은 데드타임 생성부(131)의 출력 단에 연결될 수 있고, 출력 단은 제1 스위치(630)의 입력 단에 연결될 수 있다.
제2 스위치 구동부(620)는 데드타임 생성부(131)로부터 수신된 제2 제어신호(VDTL)에 따라 제2 스위치(640)의 턴 온/오프 동작을 구동하기 위한 제2 구동 신호를 출력할 수 있다. 제2 스위치 구동부(620)의 입력 단은 데드타임 생성부(131)의 출력 단에 연결될 수 있고, 출력 단은 제2 스위치(640)의 입력 단에 연결될 수 있다.
제1 및 제2 스위치(630, 640)는 일종의 반도체 소자로서, MOSFET 또는 BJT 등과 같은 트랜지스터로 구성될 수 있다. 이하, 본 실시 예에서는, 제1 및 제2 스위치(630, 640)로 MOSFET 소자가 사용되는 것을 예시하여 설명하도록 한다.
제1 스위치(630)의 게이트 단은 제1 스위치 구동부(610)의 출력 단에 연결되고, 소스 단은 전압원(VDD)에 연결되며, 드레인 단은 제2 스위치(640)의 드레인 단과 커패시터(650)의 일 단이 만나는 제1 노드(N1)에 연결될 수 있다.
제1 스위치(630)는 제1 스위치 구동부(610)로부터 수신된 제1 구동신호에 따라 스위칭 동작을 수행할 수 있다. 즉, 제1 스위치 구동부(610)로부터 수신된 제1 구동신호가 하이 레벨 신호인 경우(즉, 펄스폭 제어신호가 로우 레벨 신호인 경우), 제1 스위치(630)는 오프(off) 상태가 되고, 제1 스위치 구동부(610)로부터 수신된 제1 구동신호가 로우 레벨 신호인 경우(즉, 펄스폭 제어신호가 하이 레벨 신호인 경우), 제1 스위치(630)는 온(on) 상태가 된다.
제2 스위치(640)의 게이트 단은 제2 스위치 구동부(620)의 출력 단에 연결되고, 소스 단은 접지(ground)에 연결되며, 드레인 단은 제1 스위치(630)의 드레인 단과 커패시터(650)의 일 단이 만나는 제1 노드(N1)에 연결될 수 있다.
제2 스위치(640)는 제2 스위치 구동부(620)로부터 수신된 제2 구동신호에 따라 스위칭 동작을 수행할 수 있다. 즉, 제2 스위치 구동부(620)로부터 수신된 제2 구동신호가 하이 레벨 신호인 경우(즉, 펄스폭 제어신호가 로우 레벨 신호인 경우), 제2 스위치(640)는 온(on) 상태가 되고, 제2 스위치 구동부(620)로부터 수신된 제2 구동신호가 로우 레벨 신호인 경우(즉, 펄스폭 제어신호가 하이 레벨 신호인 경우), 제2 스위치(640)는 오프(off) 상태가 된다.
이처럼, 제1 및 제2 스위치 구동부(610, 620)로부터 수신된 제1 구동신호와 제2 구동신호는 서로 동일한 전압 파형을 갖는 신호이므로, 상기 제1 구동신호가 입력되는 제1 스위치(630)와 상기 제2 구동신호가 입력되는 제2 스위치(640)는 서로 반대로 동작하게 된다.
커패시터(650)는 전력 스위치(110)의 턴 온 구간에 음 전압을 충전하고, 전력 스위치(110)의 턴 오프 구간에 상기 충전된 음 전압을 제2 구동회로(133)에 제공할 수 있다. 커패시터(650)는 제1 및 제2 스위치(630, 640)의 스위칭 동작에 따라 충/방전 동작을 반복적으로 수행할 수 있다.
커패시터(650)의 일 단은 제1 스위치(630)의 드레인 단과 제2 스위치(640)의 드레인 단이 만나는 제1 노드(N1)에 연결될 수 있고, 타 단은 다이오드(660)의 일 단과 제2 구동회로(133)의 일 단이 만나는 제2 노드(N2)에 연결될 수 있다.
커패시터(650)는 1㎌ 이하의 정전용량을 구비할 수 있으며, 좀 더 바람직하게는 나노 패럿 단위의 정전용량을 구비할 수 있다. 이는 전력 스위치(110)의 턴 오프 시, 커패시터(650)에 충전된 음 전압을 일정 시간 내에 영 전압으로 방전하기 위함이다.
다이오드(660)는, 전력 스위치(110)의 턴 오프 시, 접지 방향에서 커패시터 방향으로 전류가 흐르는 것을 차단할 수 있다. 다이오드(660)의 애노드 단은 커패시터(650)의 일 단과 제2 구동회로(133)의 일 단이 만나는 제2 노드(N2)에 연결될 수 있고, 캐소드 단은 접지(ground)에 연결될 수 있다.
음 전압 생성부(134)는 이러한 스위치드 커패시터 구조를 이용하여 스위칭 노이즈가 발생하는 일정 시간 동안에는 음 전압을 제공하고, 그 이후에는 영 전압을 제공하면서 전력 스위치를 안정적으로 턴 오프할 수 있다.
좀 더 구체적으로, 펄스폭 제어신호(VPWM)가 하이 레벨 신호인 경우, 데드타임 생성부(131)에서 출력되는 제1 및 제2 제어신호(VDTH, VDTL)는 로우 레벨 신호가 되고, 제1 및 제2 스위치 구동부(610, 620)에서 출력되는 제1 및 제2 구동신호 역시 로우 레벨 신호가 된다. 상기 제1 구동신호에 대응하여 제1 스위치(630)는 온 상태가 되고, 상기 제2 구동신호에 대응하여 제2 스위치(640)는 오프 상태가 된다. 이때, 음 전압 생성부(134)는 P1 패스를 형성하여 전압원의 공급전압(VDD)을 커패시터(650)에 충전하게 된다. 제2 노드의 전압(VN2)은 아래 수학식 1과 같이 표현될 수 있다.
Figure pat00001
여기서,
Figure pat00002
는 제2 노드의 전압,
Figure pat00003
는 전압원의 공급전압,
Figure pat00004
는 다이오드 전압임.
한편, 펄스폭 제어신호(VPWM)가 로우 레벨 신호인 경우, 데드타임 생성부(131)에서 출력되는 제1 및 제2 제어신호(VDTH, VDTL)는 하이 레벨 신호가 되고, 제1 및 제2 스위치 구동부(610, 620)에서 출력되는 제1 및 제2 구동신호 역시 하이 레벨 신호가 된다. 상기 제1 구동신호에 대응하여 제1 스위치(630)는 오프 상태가 되고, 상기 제2 구동신호에 대응하여 제2 스위치(640)는 온 상태가 된다. 이때, 음 전압 생성부(134)는 P2 패스를 형성하여 커패시터(650)에 충전된 음 전압을 제2 구동회로(133)에 인가하게 된다. 이로부터 일정 시간(가령, 100ns ~ 200ns)이 경과하면, 커패시터(650)에 충전된 음 전압은 접지를 통해 영 전압으로 방전하게 된다.
즉, 음 전압 생성부(134)는, 전력 스위치(110)의 턴 온 동작 시, 제1 스위치(630)를 온 상태로 동작시키고, 제2 스위치(640)를 오프 상태로 동작시킴으로써, 상기 턴 온 구간 동안에 P1 패스를 형성하여 전압원의 공급전압(VDD)을 커패시터(650)에 충전할 수 있다. 한편, 음 전압 생성부(134)는, 전력 스위치(110)의 턴 오프 동작 시, 제1 스위치(630)를 오프 상태로 동작시키고, 제2 스위치(640)를 온 상태로 동작시킴으로써, 상기 턴 오프 구간 동안에 P2 패스를 형성하여 스위칭 노이즈(switching noise)가 발생하는 일정 시간 동안에는 음 전압을 유지하고, 그 이후에는 음 전압에서 영 전압으로 변화시킬 수 있다.
도 7은 본 발명의 일 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면이고, 도 8은 도 7의 게이트 구동회로에서 출력되는 신호들의 전압 파형을 도시하는 도면이다.
도 7 및 도 8을 참조하면, 본 발명의 일 실시 예에 따른 게이트 구동회로(130)는 데드타임 생성부(131), 제1 구동회로(132), 제2 구동회로(133) 및 음 전압 생성부(134)를 포함할 수 있다. 여기서, 음 전압 생성부(134, 600)는 제1 및 제2 스위치 구동부(610, 620), 제1 및 제2 스위치(630, 640), 커패시터(650) 및 다이오드(660)를 포함할 수 있다.
데드타임 생성부(131)는 PWM 제어부(120)로부터 입력되는 펄스폭 제어신호(VPWM)를 반전하고, 해당 신호에 데드 타임(dead time)을 설정한 제1 제어신호(VDTH)를 제1 구동회로(132)에 출력할 수 있다. 또한, 데드타임 생성부(131)는 PWM 제어부(120)로부터 입력되는 펄스폭 제어신호(VPWM)를 반전하고, 해당 신호에 데드 타임(dead time)을 설정한 제2 제어신호(VDTL)를 제2 구동회로(133)에 출력할 수 있다.
제1 구동회로(132)는 데드타임 생성부(131)로부터 수신된 제1 제어신호(VDTH)에 따라 전력 스위치(110)의 턴 온(turn on) 동작을 수행하기 위한 제1 구동전류(IG, source)를 생성할 수 있다.
제2 구동회로(133)는 데드타임 생성부(131)로부터 수신된 제2 제어신호(VDTL)에 따라 전력 스위치(110)의 턴 오프(turn off) 동작을 수행하기 위한 제2 구동전류(IG, sink)를 생성할 수 있다.
음 전압 생성부(134)는 데드타임 생성부(131)로부터 수신된 제1 제어신호(VDTH) 및 제2 제어신호(VDTL)에 따라 스위치드 커패시터를 구동하여 전력 스위치(110)의 턴 오프 동작을 수행하기 위한 음 전압을 일정 시간 동안 생성할 수 있다.
음 전압 생성부(134)는, 전력 스위치(110)의 턴 온 동작 시, 제1 제어신호(VDTH)에 따라 제1 스위치(630)를 온 상태로 동작시키고, 제2 제어신호(VDTL)에 따라 제2 스위치(640)를 오프 상태로 동작시킴으로써, 상기 턴 온 구간 동안에 P1 패스를 형성하여 전압원의 공급전압(VDD)을 커패시터(650)에 충전할 수 있다.
한편, 음 전압 생성부(134)는, 전력 스위치(110)의 턴 오프 동작 시, 제1 제어신호(VDTH)에 따라 제1 스위치(630)를 오프 상태로 동작시키고, 제2 제어신호(VDTL)에 따라 제2 스위치(640)를 온 상태로 동작시킴으로써, 상기 턴 오프 구간 동안에 P2 패스를 형성하여 스위칭 노이즈가 발생하는 일정 시간 동안에는 음 전압을 유지하고, 그 이후에는 영 전압을 유지할 수 있다.
이러한 구성 요소들(131~134)로 이루어진 게이트 구동회로(130)는, 전력 스위치(110)의 턴 온(turn on) 동작 시, 제1 구동회로(132)를 통해 제1 구동전류(IG, source)를 생성함과 동시에, 스위치드 커패시터를 이용하여 전력 스위치(110)의 턴 오프 동작을 구동하기 위한 음 전압을 커패시터(650)에 충전할 수 있다.
한편, 게이트 구동회로(130)는, 전력 스위치(110)의 턴 오프(turn off) 동작 시, 제2 구동회로(133)를 통해 제2 구동전류(IG, sink)를 생성함과 동시에, 스위치드 커패시터를 이용하여 커패시터(650)에 충전된 음 전압을 게이트 구동전압으로 제공할 수 있다.
전력 스위치(110)의 게이트 단에서 보았을 때, 해당 스위치(110)가 턴 오프되는 시점에 드레인 전류(ID) 변화에 의해 스위칭 노이즈의 전압 변화가 가장 크고 그 이후에는 서서히 감소하는 링잉 현상이 발생한다. 따라서, 전력 스위치(110)의 턴-오프 구간 초기에는 노이즈 턴 온 현상의 방지를 위해 가장 큰 음-전압 구동이 필요하며, 그 이후에는 스위칭 노이즈의 감소와 도통 손실 증가를 고려한 스위치 구동 기술이 필요하다. 본 발명은 커패시터(650)에 충전된 전류를 이용하여 전력 스위치(110)를 턴-오프 시킴으로써, 턴 오프 구동 초기에는 가장 큰 음-전압으로 노이즈 턴-온 현상을 방지하고, 이후에는 서서히 방전되어 영 전압으로 턴 오프를 유지함으로써, 음-전압 턴 오프에 의한 도통 손실 증가를 방지할 수 있다. 전력 스위치(110)의 턴-오프 과정에서의 음 전압 유지 시간은 커패시터(650)의 정전용량에 의해 결정되며, 전력 스위치(110)의 용량 또는 Ciss(입력 커패시턴스) 등을 고려하여 조절될 수 있다. 커패시터(650)의 정전용량에 따라 게이트 구동회로(130)를 구동 집적회로(IC) 내에 집적할 수 있으며, 상기 커패시터(650)의 정전용량이 클 경우, 커패시터(650) 이외의 회로를 집적시킬 수 있다.
이상 상술한 바와 같이, 본 발명에 따른 게이트 구동회로는 싱크용 구동회로의 소스 단과 그라운드 단 사이에 스위치드 커패시터를 배치함으로써, 전원공급회로로부터 음 전압을 제공받을 필요 없이, 전력 스위치의 턴 오프 동작을 수행하기 위한 음 전압을 자체적으로 생성할 수 있다. 또한, 상기 게이트 구동회로는 전력 스위치의 턴 오프 시, 스위칭 노이즈가 발생하는 초기 일정 시간 동안 음 전압을 제공하여 노이즈 턴 온 현상을 방지할 수 있고, 그 이후에는 영 전압을 제공하여 전력 손실을 저감할 수 있다.
도 9는 본 발명의 다른 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면이다.
도 9를 참조하면, 본 발명의 다른 실시 예에 따른 게이트 구동회로(230)는 데드타임 생성부(231), 제1 구동회로(232), 제2 구동회로(233) 및 음 전압 생성부(234)를 포함할 수 있다. 여기서, 음 전압 생성부(234, 900)는 제1 및 제2 스위치 구동부(910, 920), 제1 및 제2 스위치(930, 940), 커패시터(950), 다이오드(960), 지연회로(970) 및 제3 스위치(980)를 포함할 수 있다.
게이트 구동회로(230)의 데드타임 생성부(231), 제1 구동회로(232) 및 제2 구동회로(233)는 상술한 도 7의 데드타임 생성부(131), 제1 구동회로(132) 및 제2 구동회로(133)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.
또한, 음 전압 생성부(234, 900)의 제1 및 제2 스위치 구동부(910, 920), 제1 및 제2 스위치(930, 940), 커패시터(950) 및 다이오드(960)는 상술한 도 7의 제1 및 제2 스위치 구동부(610, 620), 제1 및 제2 스위치(630, 640), 커패시터(650), 다이오드(660)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.
음 전압 생성부(234)는, 상술한 도 7의 음 전압 생성부(134, 600)와 달리, 제2 스위치 구동부(920)의 입력 단에 연결된 지연회로(970)와 제2 노드(N2)에 연결된 제3 스위치(980)를 추가로 포함할 수 있다. 해당 구성요소들(970, 980)은 제2 노드의 전압(VN2)을 음 전압에서 영 전압으로 강제로 방전시키기 위해 사용될 수 있다.
도 10은 본 발명의 또 다른 실시 예에 따른 게이트 구동회로의 상세 구성을 도시하는 도면이다.
도 10을 참조하면, 본 발명의 다른 실시 예에 따른 게이트 구동회로(330)는 데드타임 생성부(331), 제1 구동회로(332), 제2 구동회로(333) 및 음 전압 생성부(334)를 포함할 수 있다. 여기서, 음 전압 생성부(334, 1000)는 제1 및 제2 스위치 구동부(1010, 1020), 제1 및 제2 스위치(1030, 1040), 커패시터(1050), 다이오드(1060) 및 저항 소자(1070)를 포함할 수 있다.
게이트 구동회로(330)의 데드타임 생성부(331), 제1 구동회로(332) 및 제2 구동회로(333)는 상술한 도 7의 데드타임 생성부(131), 제1 구동회로(132) 및 제2 구동회로(133)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.
또한, 음 전압 생성부(334, 1000)의 제1 및 제2 스위치 구동부(1010, 1020), 제1 및 제2 스위치(1030, 1040), 커패시터(1050) 및 다이오드(1060)는 상술한 도 7의 제1 및 제2 스위치 구동부(610, 620), 제1 및 제2 스위치(630, 640), 커패시터(650), 다이오드(660)와 동일하므로 이에 대한 자세한 설명은 생략하도록 한다.
음 전압 생성부(334)는, 상술한 도 7의 음 전압 생성부(134, 600)와 달리, 제2 노드에 연결된 저항 소자(1070)를 추가로 포함할 수 있다. 해당 구성요소(1070)는 제2 노드의 전압(VN2)을 음 전압에서 영 전압으로 강제로 방전시키기 위해 사용될 수 있다.
이상에서 본 발명의 다양한 실시 예들에 대하여 상세하게 설명하였지만 본 발명의 권리범위는 이에 한정되는 것은 아니고 다음의 청구범위에서 정의하고 있는 본 발명의 기본 개념을 이용한 당업자의 여러 변형 및 개량 형태 또한 본 발명의 권리범위에 속하는 것이다.
100: 전력 스위치 시스템 110: 전력 스위치
120: PWM 제어부 130: 게이트 구동회로
131: 데드타임 생성부 132: 제1 구동회로
133: 제2 구동회로 134: 음 전압 생성부

Claims (10)

  1. 제어신호 생성부에서 출력된 스위치 제어신호에 따라, 전력 스위치의 턴 온(turn on) 동작을 구동하기 위한 제1 구동전류를 생성하는 제1 구동회로;
    상기 스위치 제어신호에 따라, 상기 전력 스위치의 턴 오프(turn off) 동작을 구동하기 위한 제2 구동전류를 생성하는 제2 구동회로; 및
    상기 제2 구동회로의 소스(source) 단에 연결되며, 스위치드 커패시터(switched capacitor)를 이용하여 스위칭 노이즈가 발생하는 일정 시간 동안에는 음 전압을 유지하고, 그 이후에는 영 전압을 유지할 수 있는 음 전압 생성부를 포함하는 게이트 구동회로.
  2. 제1항에 있어서,
    상기 전력 스위치는 GaN FET 소자임을 특징으로 하는 게이트 구동회로.
  3. 제1항에 있어서,
    상기 전력 스위치를 턴 온하기 위한 하이 레벨 신호와 상기 전력 스위치를 턴 오프하기 위한 로우 레벨 신호가 동시에 온(on)되는 현상을 방지하기 위한 데드 타임(dead time)을 설정하는 데드타임 설정부를 더 포함하는 게이트 구동회로.
  4. 제3항에 있어서,
    상기 음 전압 생성부는,
    상기 데드타임 생성부로부터 수신된 제1 제어신호에 따라 구동하는 제1 스위치 구동부 및 제1 스위치;
    상기 데드타임 생성부로부터 수신된 제2 제어신호에 따라 구동하는 제2 스위치 구동부 및 제2 스위치;
    상기 제1 및 제2 스위치 사이에 연결된 커패시터와, 상기 커패시터의 일 단에 연결된 다이오드를 포함하는 것을 특징으로 하는 게이트 구동회로.
  5. 제4항에 있어서,
    상기 스위치 제어신호가 온(on) 상태인 경우,
    상기 음 전압 생성부는 상기 제1 제어신호에 따라 상기 제1 스위치를 온(on) 상태로 동작시키고, 상기 제2 제어신호에 따라 상기 제2 스위치를 오프(off) 상태로 동작시키는 것을 특징으로 하는 게이트 구동회로.
  6. 제5항에 있어서,
    상기 음 전압 생성부는, 상기 스위치 제어신호의 온(on) 구간 동안, 상기 전력 스위치의 게이트 단과 연결이 차단된 상태에서 미리 결정된 전압을 커패시터에 충전시키는 것을 특징으로 하는 게이트 구동회로.
  7. 제4항에 있어서,
    상기 스위치 제어신호가 오프(off) 상태인 경우,
    상기 음 전압 생성부는 상기 제1 제어신호에 따라 상기 제1 스위치를 오프(off) 상태로 동작시키고, 상기 제2 제어신호에 따라 상기 제2 스위치를 온(on) 상태로 동작시키는 것을 특징으로 하는 게이트 구동회로.
  8. 제7항에 있어서,
    상기 음 전압 생성부는, 상기 스위치 제어신호의 오프(off) 구간 동안, 커패시터에 충전된 음 전압을 상기 제2 구동회로의 소스 단으로 일정 시간 동안 인가하는 것을 특징으로 하는 게이트 구동회로.
  9. 제4항에 있어서,
    상기 음 전압 생성부는,
    상기 커패시터의 일 단과 상기 다이오드의 일 단이 만나는 노드(N2)에 연결된 제3 스위치와, 상기 제2 스위치 구동부의 입력단에 연결된 지연회로를 더 포함하는 것을 특징으로 하는 게이트 구동회로.
  10. 제4항에 있어서,
    상기 음 전압 생성부는,
    상기 커패시터의 일 단과 상기 다이오드의 일 단이 만나는 노드(N2)와 접지 사이에 연결된 저항 소자를 더 포함하는 것을 특징으로 하는 게이트 구동회로.
KR1020210148915A 2021-11-02 2021-11-02 GaN FET용 구동회로 KR102657175B1 (ko)

Priority Applications (1)

Application Number Priority Date Filing Date Title
KR1020210148915A KR102657175B1 (ko) 2021-11-02 2021-11-02 GaN FET용 구동회로

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210148915A KR102657175B1 (ko) 2021-11-02 2021-11-02 GaN FET용 구동회로

Publications (2)

Publication Number Publication Date
KR20230063647A true KR20230063647A (ko) 2023-05-09
KR102657175B1 KR102657175B1 (ko) 2024-04-15

Family

ID=86409236

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210148915A KR102657175B1 (ko) 2021-11-02 2021-11-02 GaN FET용 구동회로

Country Status (1)

Country Link
KR (1) KR102657175B1 (ko)

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
KR20190011494A (ko) * 2017-07-25 2019-02-07 한국전기연구원 SiC MOSFET용 게이트 구동회로

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2013013044A (ja) * 2011-05-31 2013-01-17 Sanken Electric Co Ltd ゲートドライブ回路
KR20190011494A (ko) * 2017-07-25 2019-02-07 한국전기연구원 SiC MOSFET용 게이트 구동회로

Also Published As

Publication number Publication date
KR102657175B1 (ko) 2024-04-15

Similar Documents

Publication Publication Date Title
CN110024290B (zh) 用于基于GaN晶体管的功率转换器的自举电容器过电压管理电路
EP3745466A1 (en) Integrated failsafe pulldown circuit for gan switch
US8928363B2 (en) Semiconductor drive circuit and power conversion apparatus using same
US8664927B2 (en) Voltage regulator
US7948220B2 (en) Method and apparatus to reduce dynamic Rdson in a power switching circuit having a III-nitride device
KR101438283B1 (ko) 반도체 스위치 및 전력 변환 장치
US10630160B2 (en) Gate drive adapter
US9705489B2 (en) Cascode transistor circuit
JP2011509629A (ja) 集積ｉｉｉ族窒化物電力変換回路
US10122362B2 (en) Dynamic biasing circuitry for level-shifter circuitry
US7248093B2 (en) Bipolar bootstrap top switch gate drive for half-bridge semiconductor power topologies
CN110221547B (zh) 晶体管器件的多电平栅极控制
KR102284188B1 (ko) SiC MOSFET용 게이트 구동회로
KR102026929B1 (ko) 전력 스위치용 게이트 구동회로
KR102657175B1 (ko) GaN FET용 구동회로
US11489521B2 (en) Power transistor module and controlling method thereof
CN114400875A (zh) 碳化硅mosfet驱动电路、开关电源及电子设备
US8432145B2 (en) Voltage supply circuit including a III-nitride based power semiconductor device
US11264985B1 (en) Bipolar pulsed-voltage gate driver
CN216490435U (zh) 一种单片集成氮化镓芯片
CN116436450B (zh) Mos型半导体器件的栅极驱动电路和电力变换装置
US11456735B1 (en) Normally-off power switch with integrated failsafe pulldown circuit and controllable turn-off time
US20240178834A1 (en) Drive Voltage Generator
US20210058071A1 (en) Gate drive circuit, drive device, semiconductor device, and gate drive method
JP2017112465A (ja) ゲート駆動回路

Legal Events

Date Code Title Description
E902 Notification of reason for refusal
E701 Decision to grant or registration of patent right
GRNT Written decision to grant