KR20230062311A - 스토리지 장치 및 스토리지 장치의 제어 방법 - Google Patents

스토리지 장치 및 스토리지 장치의 제어 방법 Download PDF

Info

Publication number
KR20230062311A
KR20230062311A KR1020210182787A KR20210182787A KR20230062311A KR 20230062311 A KR20230062311 A KR 20230062311A KR 1020210182787 A KR1020210182787 A KR 1020210182787A KR 20210182787 A KR20210182787 A KR 20210182787A KR 20230062311 A KR20230062311 A KR 20230062311A
Authority
KR
South Korea
Prior art keywords
eom
memory
information
storage device
memory die
Prior art date
Application number
KR1020210182787A
Other languages
English (en)
Inventor
유현준
이경은
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to US17/866,765 priority Critical patent/US20230139392A1/en
Priority to CN202211304181.8A priority patent/CN116069242A/zh
Publication of KR20230062311A publication Critical patent/KR20230062311A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0653—Monitoring storage devices or systems
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0604—Improving or facilitating administration, e.g. storage management
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0602—Interfaces specially adapted for storage systems specifically adapted to achieve a particular effect
    • G06F3/0614—Improving the reliability of storage systems
    • G06F3/0616—Improving the reliability of storage systems in relation to life time, e.g. increasing Mean Time Between Failures [MTBF]
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

본 발명의 실시예에 따른 스토리지 장치는, 제1 데이터 신호 및 제2 데이터 신호가 각각 입출력되는 복수의 메모리 영역들을 포함하는 적어도 하나의 메모리 다이를 포함하는 비휘발성 메모리 장치, 및 상기 제1 데이터 신호의 패턴에 기초하여 제1 EOM(Eye Open Monitoring) 정보를 생성하는 제1 EOM 동작을 수행하고 상기 제2 데이터 신호의 패턴에 기초하여 제2 EOM 정보를 생성하는 제2 EOM 동작을 수행하는 EOM 회로를 포함하고, 상기 제2 EOM 정보를 상기 제1 EOM 정보와 비교하며, 상기 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이를 제어하는 메모리 컨트롤러를 포함할 수 있다. 따라서, 본 발명의 일 실시예에 따른 스토리지 장치에서 메모리 다이의 열화 수준을 실시간으로 정확하게 판단할 수 있고, 나아가 스토리지 장치의 성능을 개선할 수 있다.

Description

스토리지 장치 및 스토리지 장치의 제어 방법{STORAGE DEVICE AND METHOD OF CONTROLLING OF THE SAME}
본 발명은 스토리지 장치 및 스토리지 장치의 제어 방법에 관한 것이다.
일반적으로, 스토리지 장치에서 동작이 수행됨에 따라 스토리지 장치의 내부 온도가 상승할 수 있고, 이에 따라 스토리지 장치는 열화될 수 있다. 한편, 스토리지 장치의 열화는 스토리지 장치에 입출력되는 데이터를 오염시키거나 스토리지 장치의 동작에 오류를 발생시키는 등의 문제를 야기할 수 있다. 종래에는 이러한 문제를 해결하기 위해 메모리 컨트롤러의 부팅 시에 EOM(Eye Open Monitoring) 동작을 수행하는 EOM 회로를 이용하였다. 구체적으로, 메모리 다이에 액세스한 횟수에 기초하여 해당 메모리 다이의 상태를 판단하고 동작 로드를 재분배하였다. 하지만, 스토리지 장치의 상태를 정확히 판단하기 위해 적어도 하나의 메모리 다이의 온도를 측정하기 위해서는 적어도 하나의 메모리 다이 각각에 대응하는 별도의 온도 센서들이 필요하고, 메모리 다이들의 동작 로드를 재분배할 때 입출력 신호의 상태를 고려하지 못한다는 한계가 있었다.
본 발명의 기술적 사상이 이루고자 하는 과제 중 하나는, 메모리 다이의 초기 상태와 동작 중 상태를 각각 판단하여 비교하는 EOM 회로를 포함하는 메모리 컨트롤러를 이용하여 메모리 다이의 열화 수준을 실시간으로 정확하게 판단하고, 나아가 개선된 성능의 비휘발성 메모리 장치 및 이를 포함하는 스토리지 장치를 제공하고자 하는 데에 있다.
본 발명의 일 실시예에 따른 스토리지 장치는, 제1 데이터 신호 및 제2 데이터 신호가 각각 입출력되는 복수의 메모리 영역들을 포함하는 적어도 하나의 메모리 다이를 포함하는 비휘발성 메모리 장치, 및 상기 제1 데이터 신호의 패턴에 기초하여 제1 EOM(Eye Open Monitoring) 정보를 생성하는 제1 EOM 동작을 수행하고 상기 제2 데이터 신호의 패턴에 기초하여 제2 EOM 정보를 생성하는 제2 EOM 동작을 수행하는 EOM 회로를 포함하고, 상기 제2 EOM 정보를 상기 제1 EOM 정보와 비교하며, 상기 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이를 제어하는 메모리 컨트롤러를 포함한다.
본 발명의 일 실시예에 따른 스토리지 장치는, 복수의 메모리 영역들을 포함하는 메모리 셀 어레이, 제1 제어 핀들을 통해 상기 복수의 메모리 영역들을 제어하기 위한 신호들이 제공되는 메모리 인터페이스 회로, 및 상기 신호들에 기초하여 상기 복수의 메모리 영역들을 제어하는 제어 로직 회로를 포함하는 적어도 하나의 메모리 다이를 포함하는 비휘발성 메모리 장치, 및 제2 제어 핀들을 통해 상기 제1 제어 핀들에 상기 신호들을 제공하는 컨트롤러 인터페이스 회로, 상기 신호들 중 상기 적어도 하나의 메모리 다이에 입출력되는 데이터 신호를 누적하여 적어도 한 번의 EOM(Eye Open Monitoring) 동작을 수행하는 EOM 회로, 및 상기 적어도 한 번의 EOM 동작에 의해 획득한 EOM 정보를 저장하는 EOM 메모리를 포함하는 메모리 컨트롤러를 포함하고, 상기 메모리 컨트롤러는 상기 EOM 메모리에 저장된 상기 EOM 정보에 기초하여 상기 적어도 하나의 메모리 다이를 제어한다.
본 발명의 일 실시예에 따른 스토리지 장치의 제어 방법은, 적어도 하나의 메모리 다이에 대한 제1 EOM 동작을 수행하는 단계, 상기 제1 EOM 동작으로 획득한 제1 EOM 정보를 메모리 컨트롤러에 포함된 EOM 메모리에 저장하는 단계, 상기 적어도 하나의 메모리 다이에 대한 동작을 수행할 때, 상기 적어도 하나의 메모리 다이에 형성된 입출력 단자로부터 입출력되는 신호를 누적하여 제2 EOM 동작을 수행하는 단계, 상기 제1 EOM 정보와 상기 제2 EOM 동작으로 획득한 제2 EOM 정보를 비교하는 단계, 및 상기 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이의 상태를 판단하는 단계를 포함한다.
본 발명의 일 실시예에 따른 스토리지 장치는, 메모리 컨트롤러가 부팅될 때 및 메모리 다이에 대한 동작을 수행할 때 각각 EOM 동작을 수행하는 EOM 회로를 이용하여 메모리 다이의 열화 수준을 실시간으로 판단할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치는, 최소한의 온도 센서를 이용하거나, 및/또는 전압 상태를 측정하여 메모리 다이의 열화 수준을 더 정확하게 판단할 수 있다.
본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시예에 따른 스토리지 장치를 간단히 나타낸 도면이다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스토리지 장치를 포함하는 시스템을 간단히 나타낸 블록도들이다.
도 3a는 본 발명의 일 실시예에 따른 스토리지 장치를 간단히 나타낸 블록도이다.
도 3b는 본 발명의 다른 실시예에 따른 스토리지 장치를 간단히 나타낸 블록도이다.
도 4는 본 발명의 일 실시예에 따른 스토리지 장치에 적용될 수 있는 3D V-NAND 구조에 대해 설명하기 위한 도면이다.
도 5는 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 EOM 회로를 간단히 나타낸 도면이다.
도 6은 본 발명의 일 실시예에 따른 스토리지 장치에서, 데이터 신호를 누적하여 형성된 아이 다이어그램을 간단히 나타낸 도면이다.
도 7은 본 발명의 일 실시예에 따른 스토리지 장치에서, 온도에 따른 아이 다이어그램의 차이를 설명하기 위한 도면이다.
도 8은 본 발명의 일 실시예에 따른 스토리지 장치에서, 데이터 신호를 누적하여 형성된 아이 다이어그램을 간단히 나타낸 도면이다.
도 9는 본 발명의 일 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 10은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 11 및 도 12는 본 발명의 다른 실시예에 따른 스토리지 장치를 간단히 나타낸 도면들이다.
도 13은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 14는 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 15는 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 16은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 17은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
이하, 첨부된 도면을 참조하여 본 발명의 바람직한 실시 형태들을 다음과 같이 설명한다.
도 1은 본 발명의 일 실시예에 따른 스토리지 장치를 간단히 나타낸 도면이다. 도 1을 참조하면, 스토리지 장치(10A)는 비휘발성 메모리 장치(100A), 메모리 컨트롤러(200A), 및 버퍼 메모리(400A)를 포함할 수 있다.
스토리지 장치(10A)는 휴대폰, 스마트폰, MP3 플레이어, 랩탑 컴퓨터, 데스크탑 컴퓨터, 게임기, TV, 및 태블릿 PC 등과 같이 호스트로부터의 요청에 따라 데이터를 저장하기 위한 저장 매체들을 포함할 수 있다. 일례로, 스토리지 장치(10A)는 SSD(Solid State Drive), 임베디드(embedded) 메모리 및 착탈 가능한 외장(external) 메모리 중 적어도 하나를 포함할 수 있다.
이하, 본 명세서에서 서술하는 본 발명의 일 실시예에 따른 스토리지 장치(10A)는 SSD일 수 있다. 이에 따라, 스토리지 장치(10A)는 NVMe(Non-Volatile Memory express) 표준을 따르는 장치일 수 있다. 다만, 이에 한정되지 않고 스토리지 장치(10A)가 임베디드 메모리 혹은 외장(external) 메모리인 경우, 스토리지 장치(10A)는 UFS(Universal Flash Storage) 혹은 eMMC(embedded Multi-Media Card) 표준을 따르는 장치일 수 있다. 호스트와 스토리지 장치(10A)는 각각 채용된 표준 프로토콜에 따른 패킷을 생성하고 이를 전송할 수 있다.
스토리지 장치(10A)는 다양한 종류의 패키지(package) 형태들 중 어느 하나로 제조될 수 있다. 일례로, 스토리지 장치(10A)는 POP(Package On Package), SIP(System In Package), SOC(System On Chip), MCP(Multi Chip Package), COB(Chip On Board), WFP(Wafer-level Fabricated Package), WSP(Wafer-level Stack Package) 등과 같은 다양한 종류의 패키지 형태들 중 어느 하나로 제조될 수 있다.
비휘발성 메모리 장치(100A)는 데이터를 저장하도록 구현될 수 있다. 비휘발성 메모리 장치(100A)는 낸드 플래시 메모리(NAND flash memory), 수직형 낸드 플래시 메모리(Vertical NAND, VNAND), 노아 플래시 메모리(NOR flash memory), 저항성 램(Resistive Random Access Memory; RRAM), 상변화 메모리(Phase-change Random Access Memory, PRAM), 자기저항 메모리(Magnetoresistive Random Access Memory; MRAM), 강유전체 메모리(Ferroelectric Random Access Memory; FRAM), 스핀주입 자화반전 메모리(Spin Transfer Torque Random Access Memory; STT-RAM) 등일 수 있다. 또한, 비휘발성 메모리 장치(100A)는 3차원 어레이 구조로 구현될 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)는 전하 저장층이 전도성 부유 게이트로 구성된 플래시 메모리 장치는 물론, 전하 저장층이 절연막으로 구성된 차지 트랩형 플래시(Charge Trap Flash; CTF)에도 모두 적용될 수 있다. 이하, 설명의 편의를 위해 비휘발성 메모리 장치(100A)는 수직형 낸드 플래시 메모리 장치로 가정한다.
비휘발성 메모리 장치(100A)는 적어도 하나의 메모리 다이(M11 ~ M1n 및 M21 ~ M2n, n은 2 이상의 정수)를 포함하도록 구현될 수 있다. 적어도 하나의 메모리 다이(M11 ~ M1n, 및 M21 ~ M2n) 각각은 복수의 메모리 블록들을 포함할 수 있다. 복수의 메모리 블록들 각각은 복수의 메모리 셀들을 포함할 수 있다. 복수의 메모리 셀들 각각은 적어도 하나의 비트를 저장할 수 있다. 일례로, 복수의 메모리 셀들은 적어도 하나의 비트에 대응하는 데이터 신호가 입출력되는 복수의 메모리 영역들로 정의될 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)에서, 메모리 컨트롤러(200A)는 비휘발성 메모리 장치(100A)에 입출력되는 데이터 신호의 패턴에 기초하여 EOM(Eye Open Monitoring) 동작을 수행하는 EOM 회로(300A)를 포함할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 일례로, 본 발명의 일 실시예에 따른 스토리지 장치(10A)에서, EOM 회로(300A)는 버퍼 메모리(400A)에도 적용될 수 있다. 즉, EOM 회로(300A)는 버퍼 메모리(400A)에 입출력되는 데이터 신호의 패턴에 기초하여 EOM(Eye Open Monitoring) 동작을 수행할 수 있다.
메모리 컨트롤러(200A)는 스토리지 장치(10A)의 전반적인 동작을 제어할 수 있고, 특히, EOM 동작 결과에 기초하여 비휘발성 메모리 장치(100A)의 상태를 판단할 수 있다. 일례로, 메모리 컨트롤러(200A)는 비휘발성 메모리 장치(100A)의 상태에 기초하여 동작 로드를 재분배하거나 및/또는 입출력되는 데이터 신호를 제어할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)에서, 데이터 신호는 입출력되는 시점이 서로 다른 제1 데이터 신호 및 제2 데이터 신호를 포함할 수 있다.
스토리지 장치(10A)에 전원 전압이 인가되면, 메모리 컨트롤러(200A)는 부팅(Booting)되어 호스트와 비휘발성 메모리 장치(100A) 간의 통신을 제어하기 위한 펌웨어(firmware)를 실행할 수 있다. 일례로, 제1 데이터 신호는 메모리 컨트롤러(200A)가 부팅될 때의 입출력 신호일 수 있다. 한편, 제2 데이터 신호는 메모리 컨트롤러(200A)가 부팅된 후 비휘발성 메모리 장치(100A)에 대한 동작을 수행할 때의 입출력 신호일 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)에서 EOM 회로(300A)는 제1 데이터 신호의 패턴에 기초하여 제1 EOM 동작을 수행하고, 제2 데이터 신호의 패턴에 기초하여 제2 EOM 동작을 수행할 수 있다. 한편, 메모리 컨트롤러(200A)는 제1 EOM 동작에 의해 생성된 제1 EOM 정보와 제2 EOM 동작에 의해 생성된 제2 EOM 정보를 비교할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)에서, 메모리 컨트롤러(200A)는 제1 EOM 정보와 제2 EOM 정보의 비교 결과에 기초하여 적어도 하나의 메모리 다이(M11 ~ M1n, 및 M21 ~ M2n)의 상태를 판단하고, 동작을 수행하는 메모리 다이를 제어할 수 있다. 한편, 메모리 컨트롤러(200A)는 상기 비교 결과에 기초하여 제1 데이터 신호 및 제2 데이터 신호와 다른 제3 데이터 신호를 비휘발성 메모리 장치(100A)에 입출력시킬 수 있다.
메모리 컨트롤러(200A)는 적어도 하나의 메모리 다이(M11 ~ M1n, 및 M21 ~ M2n) 중 하나가 열화된 경우, 해당 메모리 다이가 정상 상태로 돌아올 때까지 스로틀링(Throttling)을 수행하거나, 해당 메모리 다이의 동작 로드를 다른 메모리 다이의 동작 로드로 대체하여 할당할 수 있다.
일례로, 적어도 하나의 메모리 다이(M11 ~ M1n, 및 M21 ~ M2n)는 제1 메모리 다이 및 제2 메모리 다이를 포함할 수 있다. 메모리 컨트롤러(200A)는 적어도 한 번의 EOM 동작 결과에 기초하여 제1 메모리 다이 및 제2 메모리 다이 각각의 열화 수준을 판단할 수 있다.
한편, 메모리 컨트롤러(200A)는 제1 메모리 다이 및 제2 메모리 다이의 열화 수준에 기초하여 제1 메모리 다이의 제1 동작 로드와 제2 메모리 다이의 제2 동작 로드를 조절할 수 있다. 일례로, 제1 메모리 다이가 제2 메모리 다이보다 열화 정도가 심한 것으로 판단되는 경우, 메모리 컨트롤러(200A)는 제1 동작 로드를 감소시키고 제2 동작 로드를 증가시킬 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)는 메모리 컨트롤러(200A)의 동작 메모리 및/또는 캐시 메모리로 사용되는 버퍼 메모리(400A)를 포함할 수 있다. 버퍼 메모리(400A)는 메모리 컨트롤러(200A)가 실행하는 코드들 또는 커맨드들을 저장할 수 있고, 메모리 컨트롤러(200A)에 의해 처리되는 데이터를 저장할 수 있다.
한편, 메모리 컨트롤러(200A)는 호스트와 버퍼 메모리(400A) 사이의 데이터 교환을 제어할 수 있다. 또는 메모리 컨트롤러(200A)는 비휘발성 메모리 장치(100A)의 제어를 위한 시스템 데이터를 일시적으로 버퍼 메모리(400A)에 저장할 수 있다. 일례로, 메모리 컨트롤러(200A)는 호스트로부터 입력된 데이터를 버퍼 메모리(400A)에 임시로 저장하고, 이를 비휘발성 메모리 장치(100A)로 전송할 수 있다.
일례로, 버퍼 메모리(400A)는 DDR SDRAM(Double Data Rate Synchronous Dynamic Random Access Memory), DDR4 SDRAM, LPDDR4(Low Power Double Data Rate4) SDRAM, GDDR(Graphics Double Data Rate) SDRAM, LPDDR(Low Power DDR) 또는 RDRAM(Rambus Dynamic Random Access Memory)과 같은 동적 랜덤 액세스 메모리(DRAM) 또는 정적 랜덤 액세스 메모리(SRAM)로 구현될 수 있다.
한편, 도 1에 도시된 스토리지 장치(10A)의 구성 및 구조는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 일례로, 비휘발성 메모리 장치(100A)는 다양한 방법으로 배열될 수 있고, 버퍼 메모리(400A)는 스토리지 장치(10A)의 외부에 연결될 수도 있다.
도 2a 및 도 2b는 본 발명의 일 실시예에 따른 스토리지 장치를 포함하는 시스템을 간단히 나타낸 블록도들이다.
도 2a 및 도 2b를 참조하면, 호스트-스토리지 시스템(1)은 호스트(20) 및 스토리지 장치(10)를 포함할 수 있다. 또한, 스토리지 장치(10)는 비휘발성 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다.
본 발명의 예시적인 실시예에 따라, 호스트(20)는 호스트 컨트롤러(21) 및 호스트 메모리(22)를 포함할 수 있다. 호스트 메모리(22)는 스토리지 장치(10)로 전송될 데이터, 혹은 스토리지 장치(10)로부터 전송된 데이터를 임시로 저장하기 위한 버퍼 메모리로서 기능할 수 있다.
일례로, 호스트 컨트롤러(21)와 호스트 메모리(22)는 별도의 반도체 칩으로 구현될 수 있다. 또는, 일부 실시예들에서, 호스트 컨트롤러(21)와 호스트 메모리(22)는 동일한 반도체 칩에 집적될 수 있다. 호스트 컨트롤러(21)는 애플리케이션 프로세서(Application Processor)에 구비되는 다수의 모듈들 중 어느 하나일 수 있으며, 상기 애플리케이션 프로세서는 시스템 온 칩(System On Chip, SOC)으로 구현될 수 있다. 또한, 호스트 메모리(22)는 상기 애플리케이션 프로세서 내에 구비되는 임베디드 메모리이거나, 또는 상기 애플리케이션 프로세서의 외부에 배치되는 비휘발성 메모리 또는 메모리 모듈일 수 있다.
호스트 컨트롤러(21)는 호스트 메모리(22)의 버퍼 영역의 데이터(예컨대, 기록 데이터)를 비휘발성 메모리 장치(100)에 저장하거나, 비휘발성 메모리 장치(100)의 데이터(예컨대, 독출 데이터)를 버퍼 영역에 저장하는 동작을 관리할 수 있다.
도 2a를 참조하면, 메모리 컨트롤러(200)는 호스트 인터페이스(211), 컨트롤러 인터페이스(212) 및 CPU(central processing unit)(213)를 포함할 수 있다. 또한, 메모리 컨트롤러(200)는 플래시 변환 레이어(Flash Translation Layer; FTL)(214), 패킷 매니저(215), 버퍼 메모리(216), ECC(error correction code)(217) 엔진 및 AES(advanced encryption standard) 엔진(218)을 더 포함할 수 있다. 메모리 컨트롤러(200)는 플래시 변환 레이어(FTL)(214)가 로딩되는 워킹 메모리를 더 포함할 수 있으며, CPU(213)가 플래시 변환 레이어를 실행하는 것에 의해 비휘발성 메모리 장치(100)에 대한 데이터 기록 및 독출 동작이 제어될 수 있다.
호스트 인터페이스(211)는 호스트(20)와 패킷(packet)을 송수신할 수 있다. 호스트(20)로부터 호스트 인터페이스(211)로 전송되는 패킷은 커맨드(command) 혹은 비휘발성 메모리 장치(100)에 기록될 데이터 등을 포함할 수 있으며, 호스트 인터페이스(211)로부터 호스트(20)로 전송되는 패킷은 커맨드에 대한 응답(response) 혹은 비휘발성 메모리 장치(100)로부터 독출된 데이터 등을 포함할 수 있다. 메모리 인터페이스(212)는 비휘발성 메모리 장치(100)에 기록될 데이터를 비휘발성 메모리 장치(100)로 송신하거나, 비휘발성 메모리 장치(100)로부터 독출된 데이터를 수신할 수 있다. 이러한 메모리 인터페이스(212)는 토글(Toggle) 혹은 온파이(Open NAND Flash Interface; ONFI)와 같은 표준 규약을 준수하도록 구현될 수 있다.
플래시 변환 계층(214)은 어드레스 매핑(address mapping), 웨어-레벨링(wear-leveling), 가비지 콜렉션(garbage collection)과 같은 여러 기능을 수행할 수 있다. 어드레스 매핑 동작은 호스트(20)로부터 수신한 논리 어드레스(logical address)를, 비휘발성 메모리 장치(100) 내에 데이터를 실제로 저장하는 데 사용되는 물리 어드레스(physical address)로 바꾸는 동작이다. 웨어-레벨링은 비휘발성 메모리 장치(100) 내의 블록(block)들이 균일하게 사용되도록 하여 특정 블록의 과도한 열화를 방지하기 위한 기술로, 예시적으로 물리 블록(physical block)들의 소거 카운트들을 밸런싱하는 펌웨어 기술을 통해 구현될 수 있다. 가비지 콜렉션은, 블록의 유효 데이터를 새 블록에 복사한 후 기존 블록을 소거(erase)하는 방식을 통해 비휘발성 메모리 장치(100) 내에서 사용 가능한 용량을 확보하기 위한 기술이다.
패킷 매니저(215)는 호스트(20)와 협의된 인터페이스의 프로토콜에 따른 패킷(Packet)을 생성하거나, 호스트(20)로부터 수신된 패킷(Packet)으로부터 각종 정보를 파싱할 수 있다. 또한, 버퍼 메모리(216)는 비휘발성 메모리 장치(100)에 기록될 데이터 혹은 비휘발성 메모리 장치(100)로부터 독출될 데이터를 임시로 저장할 수 있다. 버퍼 메모리(216)는 메모리 컨트롤러(200) 내에 구비되는 구성일 수 있으나, 메모리 컨트롤러(200)의 외부에 배치되어도 무방하다. 일례로, 버퍼 메모리(216)는 도 1에 도시된 버퍼 메모리(400A)에 대응하는 구성일 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다.
ECC 엔진(217)은 비휘발성 메모리 장치(100)로부터 독출되는 독출 데이터에 대한 오류 검출 및 정정 기능을 수행할 수 있다. 보다 구체적으로, ECC 엔진(217)은 비휘발성 메모리 장치(100)에 기입될 기입 데이터에 대하여 패리티 비트(parity bit)들을 생성할 수 있으며, 이와 같이 생성된 패리티 비트들은 기입 데이터와 함께 비휘발성 메모리 장치(100) 내에 저장될 수 있다. 비휘발성 메모리 장치(100)로부터의 데이터 독출 시, ECC 엔진(217)은 독출 데이터와 함께 비휘발성 메모리 장치(100)로부터 독출되는 패리티 비트들을 이용하여 독출 데이터의 에러를 정정하고, 에러가 정정된 독출 데이터를 출력할 수 있다.
AES 엔진(218)은, 메모리 컨트롤러(200)로 입력되는 데이터에 대한 암호화(encryption) 동작과 복호화(decryption) 동작 중 적어도 하나를, 대칭 키 알고리즘(symmetric-key algorithm)를 이용하여 수행할 수 있다.
도 2b를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치(10)는 메모리 컨트롤러(200)의 컨트롤러 인터페이스(212)에 EOM 회로(300A)를 적용할 수 있다. 이에 따라, 회로의 추가 및/또는 변경 없이 탑재된 기존 회로를 활용하여 실시간으로 비휘발성 메모리 장치(100)의 상태를 판단할 수 있다. 일례로, EOM 회로(300A)에 의해 획득된 EOM 정보는 EOM 메모리(320)에 저장될 수 있다. EOM 메모리(320)에 저장된 EOM 정보는 비휘발성 메모리 장치(100)의 상태를 판단하는데 이용될 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10)는 메모리 컨트롤러(200)의 호스트 인터페이스(211)에 적용되는 제1 EOM 회로(221) 및 제1 EOM 회로(221)에 의해 획득된 데이터를 저장하는 제1 EOM 메모리(222)를 포함할 수 있다. 컨트롤러 인터페이스(212)에 적용되는 EOM 회로(300A)는 호스트 인터페이스(211)에 적용되는 제1 EOM 회로(221)와 구별될 수 있다. 제1 EOM 회로(221)는 메모리 컨트롤러(200)에 패킷을 송수신하는 호스트(20)로부터 인가되는 신호의 왜곡을 보상하기 위한 동작을 수행할 수 있다.
한편, 전술한 바와 같이 본 발명의 일 실시예에 따른 스토리지 장치(10)는 EOM 회로(300A)를 이용하여 버퍼 메모리의 상태를 판단할 수도 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, 스토리지 장치(10)는 버퍼 메모리의 상태를 판단하기 위한 EOM 회로(300A) 및 제1 EOM 회로(221)와 다른 제2 EOM 회로를 더 포함할 수 있다.
도 3a는 본 발명의 일 실시예에 따른 스토리지 장치를 간단히 나타낸 블록도이다.
도 3a를 참조하면, 스토리지 장치(10A)는 비휘발성 메모리 장치(100A) 및 메모리 컨트롤러(200A)를 포함할 수 있다. 비휘발성 메모리 장치(100A)는 도 2a 및 도 2b의 비휘발성 메모리 장치(100)에 대응할 수 있고, 메모리 컨트롤러(200A)는 도 2a 및 도 2b의 메모리 컨트롤러(200)에 대응할 수 있다.
비휘발성 메모리 장치(100A)는 적어도 하나의 메모리 다이를 포함할 수 있다. 적어도 하나의 메모리 다이는 제1 내지 제8 핀들(P11~P18)을 포함하는 제1 제어 핀들, 메모리 인터페이스 회로(110), 제어 로직 회로(120), 및 메모리 셀 어레이(130)를 포함할 수 있다.
메모리 인터페이스 회로(110)는 제1 핀(P11)을 통해 메모리 컨트롤러(200A)로부터 칩 인에이블 신호(nCE)를 수신할 수 있다. 메모리 인터페이스 회로(110)는 칩 인에이블 신호(nCE)에 따라 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(200A)와 신호들을 송수신할 수 있다. 일례로, 칩 인에이블 신호(nCE)가 인에이블 상태(예컨대, 로우 레벨)인 경우, 메모리 인터페이스 회로(110)는 제2 내지 제8 핀들(P12~P18)을 통해 메모리 컨트롤러(200A)와 신호들을 송수신할 수 있다.
메모리 인터페이스 회로(110)는 제2 내지 제4 핀들(P12~P14)을 통해 메모리 컨트롤러(200A)로부터 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 수신할 수 있다. 메모리 인터페이스 회로(110)는 제7 핀(P17)을 통해 메모리 컨트롤러(200A)로부터 데이터 신호(DQ)를 수신하거나, 메모리 컨트롤러(200A)로 데이터 신호(DQ)를 전송할 수 있다. 데이터 신호(DQ)를 통해 커맨드(CMD), 어드레스(ADDR), 및 데이터(DATA)가 전달될 수 있다. 일례로, 데이터 신호(DQ)는 복수의 데이터 신호 라인들을 통해 전달될 수 있다. 이 경우, 제7 핀(P17)은 복수의 데이터 신호(DQ)들에 대응하는 복수개의 핀들을 포함할 수 있다.
메모리 인터페이스 회로(110)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드 래치 인에이블 신호(CLE)의 인에이블 구간(예컨대, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 커맨드(CMD)를 획득할 수 있다. 메모리 인터페이스 회로(110)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 어드레스 래치 인에이블 신호(ALE)의 인에이블 구간(예컨대, 하이 레벨 상태)에서 수신되는 데이터 신호(DQ)로부터 어드레스(ADDR)를 획득할 수 있다.
일례로, 쓰기 인에이블 신호(nWE)는 고정된(static) 상태(예컨대, 하이 레벨 또는 로우 레벨)를 유지하다가 하이 레벨과 로우 레벨 사이에서 토글할 수 있다. 일례로, 쓰기 인에이블 신호(nWE)는 커맨드(CMD) 또는 어드레스(ADDR)가 전송되는 구간에서 토글할 수 있다. 이에 따라, 메모리 인터페이스 회로(110)는 쓰기 인에이블 신호(nWE)의 토글 타이밍들에 기초하여 커맨드(CMD) 또는 어드레스(ADDR)를 획득할 수 있다.
메모리 인터페이스 회로(110)는 제5 핀(P15)을 통해 메모리 컨트롤러(200A)로부터 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(110)는 제6 핀(P16)을 통해 메모리 컨트롤러(200A)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 메모리 컨트롤러(200A)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
비휘발성 메모리 장치(100A)의 데이터(DATA) 출력 동작에서, 메모리 인터페이스 회로(110)는 데이터(DATA)를 출력하기 전에 제5 핀(P15)을 통해 토글하는 읽기 인에이블 신호(nRE)를 수신할 수 있다. 메모리 인터페이스 회로(110)는 읽기 인에이블 신호(nRE)의 토글링에 기초하여 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 일례로, 메모리 인터페이스 회로(110)는 읽기 인에이블 신호(nRE)의 토글링 시작 시간을 기준으로 미리 정해진 딜레이 이후에 토글하기 시작하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 메모리 인터페이스 회로(110)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 전송할 수 있다. 이에 따라, 데이터(DATA)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 정렬되어 메모리 컨트롤러(200A)로 전송될 수 있다.
비휘발성 메모리 장치(100A)의 데이터(DATA) 입력 동작에서, 메모리 컨트롤러(200A)로부터 데이터(DATA)를 포함하는 데이터 신호(DQ)가 수신되는 경우, 메모리 인터페이스 회로(110)는 메모리 컨트롤러(200A)로부터 데이터(DATA)와 함께 토글하는 데이터 스트로브 신호(DQS)를 수신할 수 있다. 메모리 인터페이스 회로(110)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다. 일례로, 메모리 인터페이스 회로(110)는 데이터 스트로브 신호(DQS)의 상승 에지 및 하강 에지에서 데이터 신호(DQ)를 샘플링함으로써 데이터(DATA)를 획득할 수 있다.
메모리 인터페이스 회로(110)는 제8 핀(P18)을 통해 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(200A)로 전송할 수 있다. 메모리 인터페이스 회로(110)는 레디/비지 출력 신호(nR/B)를 통해 비휘발성 메모리 장치(100A)의 상태 정보를 메모리 컨트롤러(200A)로 전송할 수 있다. 일례로, 메모리 인터페이스 회로(110)는 비휘발성 메모리 장치(100A)의 내부 동작들이 수행 중인 경우, 비지 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(200A)로 전송할 수 있다. 한편, 메모리 인터페이스 회로(110)는 비휘발성 메모리 장치(100A)의 내부 동작들이 수행되지 않거나 완료된 경우, 레디 상태를 나타내는 레디/비지 출력 신호(nR/B)를 메모리 컨트롤러(200A)로 전송할 수 있다.
제어 로직 회로(120)는 비휘발성 메모리 장치(100A)의 각종 동작을 전반적으로 제어할 수 있다. 제어 로직 회로(120)는 메모리 인터페이스 회로(110)로부터 획득된 커맨드/어드레스(CMD/ADDR)를 수신할 수 있다. 제어 로직 회로(120)는 수신된 커맨드/어드레스(CMD/ADDR)에 따라 비휘발성 메모리 장치(100A)의 다른 구성 요소들을 제어하기 위한 제어 신호들을 생성할 수 있다. 일례로, 제어 로직 회로(120)는 메모리 셀 어레이(130)에 데이터(DATA)를 프로그램하거나, 또는 메모리 셀 어레이(130)로부터 데이터(DATA)를 독출하기 위한 각종 제어 신호들을 생성할 수 있다.
메모리 셀 어레이(130)는 제어 로직 회로(120)의 제어에 따라 메모리 인터페이스 회로(110)로부터 획득된 데이터(DATA)를 저장할 수 있다. 메모리 셀 어레이(130)는 제어 로직 회로(120)의 제어에 따라 저장된 데이터(DATA)를 메모리 인터페이스 회로(110)로 출력할 수 있다. 메모리 셀 어레이(130)는 복수의 메모리 셀들을 포함할 수 있다. 일례로, 복수의 메모리 셀들은 플래시 메모리 셀들일 수 있다.
메모리 컨트롤러(200A)는 제1 내지 제8 핀들(P21~P28)을 포함하는 제2 제어 핀들, 컨트롤러 인터페이스 회로(210), EOM 회로(300A), 및 EOM 메모리(320)를 포함할 수 있다. 제1 내지 제8 핀들(P21~P28)은 비휘발성 메모리 장치(100A)의 제1 내지 제8 핀들(P11~P18)에 대응할 수 있다.
컨트롤러 인터페이스 회로(210)는 제1 핀(P21)을 통해 비휘발성 메모리 장치(100A)로 칩 인에이블 신호(nCE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(210)는 칩 인에이블 신호(nCE)를 통해 선택한 비휘발성 메모리 장치(100A)와 제2 내지 제8 핀들(P22~P28)을 통해 신호들을 송수신할 수 있다.
컨트롤러 인터페이스 회로(210)는 제2 내지 제4 핀들(P22~P24)을 통해 커맨드 래치 인에이블 신호(CLE), 어드레스 래치 인에이블 신호(ALE), 및 쓰기 인에이블 신호(nWE)를 비휘발성 메모리 장치(100A)로 전송할 수 있다. 컨트롤러 인터페이스 회로(210)는 제7 핀(P27)을 통해 비휘발성 메모리 장치(100A)로 데이터 신호(DQ)를 전송하거나, 비휘발성 메모리 장치(100A)로부터 데이터 신호(DQ)를 수신할 수 있다.
컨트롤러 인터페이스 회로(210)는 토글하는 쓰기 인에이블 신호(nWE)와 함께 커맨드(CMD) 또는 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 비휘발성 메모리 장치(100A)로 전송할 수 있다. 컨트롤러 인터페이스 회로(210)는 인에이블 상태를 가지는 커맨드 래치 인에이블 신호(CLE)를 전송함에 따라 커맨드(CMD)를 포함하는 데이터 신호(DQ)를 비휘발성 메모리 장치(100A)로 전송하고, 인에이블 상태를 가지는 어드레스 래치 인에이블 신호(ALE)를 전송함에 따라 어드레스(ADDR)를 포함하는 데이터 신호(DQ)를 비휘발성 메모리 장치(100A)로 전송할 수 있다.
컨트롤러 인터페이스 회로(210)는 제5 핀(P25)을 통해 비휘발성 메모리 장치(100A)로 읽기 인에이블 신호(nRE)를 전송할 수 있다. 컨트롤러 인터페이스 회로(210)는 제6 핀(P26)을 통해 비휘발성 메모리 장치(100A)로부터 데이터 스트로브 신호(DQS)를 수신하거나, 비휘발성 메모리 장치(100A)로 데이터 스트로브 신호(DQS)를 전송할 수 있다.
비휘발성 메모리 장치(100A)의 데이터(DATA) 출력 동작에서, 컨트롤러 인터페이스 회로(210)는 토글하는 읽기 인에이블 신호(nRE)를 생성하고, 읽기 인에이블 신호(nRE)를 비휘발성 메모리 장치(100A)로 전송할 수 있다. 일례로, 컨트롤러 인터페이스 회로(410)는 데이터(DATA)가 출력되기 전에 고정된 상태(예컨대, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 읽기 인에이블 신호(nRE)를 생성할 수 있다. 이에 따라, 비휘발성 메모리 장치(100A)에서 읽기 인에이블 신호(nRE)에 기초하여 토글하는 데이터 스트로브 신호(DQS)가 생성될 수 있다. 컨트롤러 인터페이스 회로(210)는 비휘발성 메모리 장치(100A)로부터 토글하는 데이터 스트로브 신호(DQS)와 함께 데이터(DATA)를 포함하는 데이터 신호(DQ)를 수신할 수 있다. 컨트롤러 인터페이스 회로(210)는 데이터 스트로브 신호(DQS)의 토글 타이밍에 기초하여 데이터 신호(DQ)로부터 데이터(DATA)를 획득할 수 있다.
비휘발성 메모리 장치(100A)의 데이터(DATA) 입력 동작에서, 컨트롤러 인터페이스 회로(210)는 토글하는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 일례로, 컨트롤러 인터페이스 회로(210)는 데이터(DATA)를 전송하기 전에 고정된 상태(예컨대, 하이 레벨 또는 로우 레벨)에서 토글 상태로 변경되는 데이터 스트로브 신호(DQS)를 생성할 수 있다. 컨트롤러 인터페이스 회로(210)는 데이터 스트로브 신호(DQS)의 토글 타이밍들에 기초하여 데이터(DATA)를 포함하는 데이터 신호(DQ)를 비휘발성 메모리 장치(100A)로 전송할 수 있다. 또한, 컨트롤러 인터페이스 회로(210)는 동작 중인 메모리 다이의 상태를 실시간으로 판단하기 위한 EOM 정보를 획득하는데 이용될 수 있는 데이터 스트로브 신호(DQS) 및 기타 신호들을 데이터 신호(DQ)와 함께 비휘발성 메모리 장치(100A)로 전송할 수 있다.
컨트롤러 인터페이스 회로(210)는 제8 핀(P28)을 통해 비휘발성 메모리 장치(100A)로부터 레디/비지 출력 신호(nR/B)를 수신할 수 있다. 컨트롤러 인터페이스 회로(210)는 레디/비지 출력 신호(nR/B)에 기초하여 비휘발성 메모리 장치(100A)의 상태 정보를 판별할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)의 메모리 컨트롤러(200A)는 적어도 한 번의 EOM(Eye Open Monitoring) 동작을 수행하는 EOM 회로(300A)를 포함할 수 있다. 일례로, EOM 회로(300A)는 제1 제어 핀들 및 제2 제어 핀들 사이에서 송수신되는 신호들 중 적어도 하나의 메모리 다이에 입출력되는 데이터 신호(DQ)를 누적하여 EOM 정보를 획득할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, EOM 정보는 누적된 데이터 스트로브 신호(DQS) 및 메모리 다이에 입출력되는 기타 신호로부터 획득될 수 있다.
EOM 회로(300A)는 메모리 컨트롤러(200A)가 부팅될 때 제1 EOM 동작을 수행하여 제1 EOM 정보를 획득할 수 있다. 한편, EOM 회로(300A)는 제1 EOM 동작이 완료된 후 적어도 하나의 메모리 다이에 대한 동작을 수행할 때 제2 EOM 동작을 수행하여 제2 EOM 정보를 획득할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, 본 발명의 일 실시예에 따른 메모리 컨트롤러(200)는 제2 EOM 정보를 획득한 후 재차 데이터 트레이닝을 수행함으로써 제2 EOM 동작 이후의 EOM 정보를 추가적으로 획득할 수도 있다.
획득된 EOM 정보는 EOM 메모리(320)에 저장될 수 있다. 메모리 컨트롤러(200)는 EOM 메모리(320)에 저장된 EOM 정보에 기초하여 데이터 트레이닝을 수행할 수 있다. 또한, 메모리 컨트롤러(200)는 EOM 정보에 기초하여 비휘발성 메모리 다이의 상태를 판단할 수 있다. 일례로, 메모리 컨트롤러(200)는 데이터 신호(DQ) 및 데이터 스트로브 신호(DQS)를 정렬함으로써 EOM 정보의 신뢰성을 개선할 수 있고, EOM 정보에 기초하여 판단된 메모리 다이의 상태에 따라 비휘발성 메모리 장치(100A)에 포함된 적어도 하나의 메모리 다이를 제어할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)는 메모리 컨트롤러(200A)의 부팅 시에만 사용하던 EOM 회로(300A)를 동작 중에도 활용할 수 있다. 스토리지 장치(10A)는 메모리 컨트롤러(200A)의 부팅 시에 획득한 제1 EOM 정보와 동작 중에 획득한 제2 EOM 정보를 비교하여 비휘발성 메모리 장치(100A)에 포함된 적어도 하나의 메모리 다이의 열화 수준을 판단할 수 있다.
한편, 스토리지 장치(10A)는 판단된 메모리 다이의 열화 수준에 기초하여 해당 메모리 다이에 대하여 스로틀링을 수행하거나, 해당 메모리 다이의 동작 로드를 다른 메모리 다이의 동작 로드로 대체하여 할당할 수 있다.
일례로, 해당 메모리 다이의 열화 수준이 보정 가능한 수준인 경우, 해당 메모리 다이에 대해 스로틀링을 수행하고, 해당 메모리 다이에 대한 열화 보정을 수행하여 동작을 다시 수행할 수 있다. 이 때, 메모리 다이에 대한 스로틀링은 소정의 시간동안 수행되거나, 및/또는 메모리 다이가 정상적으로 동작할 수 있을 때까지 수행될 수 있다. 반면, 해당 메모리 다이의 열화 수준이 보정 불가능한 수준인 경우, 해당 메모리 다이의 동작 로드를 다른 메모리 다이에서 수행할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)에 포함된 메모리 컨트롤러(200A)는 열화 정도가 심한 메모리 다이의 동작을 일정 시간동안 보류하거나 스토를링을 수행하여 동작 전압 및/또는 주파수를 조절할 수 있다.
열화 정도가 심한 것으로 판단된 메모리 다이는 소정의 시간이 경과한 후 다시 EOM 정보를 획득하기 위한 추가적인 EOM 동작이 수행될 수 있다. 다시 획득한 EOM 정보에 기초하여 메모리 다이가 정상 상태로 회복된 것으로 판단되는 경우 해당 메모리 다이는 정상적인 메모리 다이와 같은 기준으로 동작하도록 제어될 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있고, 열화 정도가 심한 것으로 판단된 메모리 다이는 추가적인 EOM 동작 수행 없이 소정의 시간이 경과한 후 정상 상태의 다이와 같은 기준으로 동작하도록 제어될 수 있다.
이 때, 해당 메모리 다이가 정상 상태로 회복되었는지 여부는 다시 획득한 EOM 정보에 포함된 파라미터들 중 적어도 하나와 초기 EOM 정보에 포함된 파라미터를 서로 비교함으로써 판단될 수 있다. 일례로, 다시 획득한 EOM 정보에 포함된 적어도 하나의 파라미터가 초기 EOM 정보에 포함된 파라미터의 약 90% 내지 100% 수준이거나 또는 초기 EOM 정보에 포함된 파라미터보다 클 때 해당 메모리 다이가 정상 상태로 회복된 것으로 판단될 수 있다. 다만, 메모리 다이가 정상 상태로 회복되었는지 여부를 판단하는 기준은 상기 범위로 한정되지 않고, 필요에 따라 다른 기준 하에서 정상 상태 여부가 판단될 수도 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10A)는 추가적인 구성을 최소화하면서 실시간으로 비휘발성 메모리 장치(100A)의 상태를 메모리 다이 별로 확인할 수 있다.
다만, 스토리지 장치(10A)의 구성은 도 3a에 도시된 바로 한정되지 않을 수 있다. 일례로, 스토리지 장치(10A)는 추가적인 신호들을 송수신하기 위한 복수의 핀들을 더 포함할 수 있다. 또한, 메모리 컨트롤러(200A)는 호스트로부터 외부 신호를 전달받고 도 2a의 호스트 인터페이스(211)에 대응하는 호스트 인터페이스 회로를 더 포함할 수 있다. 한편, 도 3a의 스토리지 장치(10A)는 EOM 회로(300A)와 컨트롤러 인터페이스 회로(210)를 별개의 구성으로 포함하고 있으나 이에 한정되지 않을 수 있다.
도 3b는 본 발명의 다른 실시예에 따른 스토리지 장치를 간단히 나타낸 블록도이다.
도 3b를 참조하면, 본 발명의 일 실시예에 따른 제1 스토리지 장치(10-1)는 호스트(20)와 무관하게 다른 제2 스토리지 장치(10-2)와 통신할 수 있다. 일례로, 제1 스토리지 장치(10-1)는 제2 스토리지 장치(10-2)와 연결되어 서로 데이터를 주고받을 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고 제1 스토리지 장치(10-1)와 제2 스토리지 장치(10-2)는 호스트(20)를 통해 데이터를 서로 주고받을 수 있다.
제1 스토리지 장치(10-1)와 제2 스토리지 장치(10-2)가 데이터를 주고받는 경로는, 제1 스토리지 장치(10-1)와 제2 스토리지 장치(10-2)를 연결하는 인터페이스들(220-1, 220-2)의 상태에 따라 달라질 수 있다. 이 때, EOM 정보를 이용하여 스토리지 장치들(10-1, 10-2) 각각의 상태를 판단할 수 있는 본 발명의 특징은, 제1 스토리지 장치(10-1)와 제2 스토리지 장치(10-2)를 연결하는 인터페이스들(220-1, 220-2)에도 적용될 수 있다.
일례로, 제1 스토리지 장치(10-1)에 포함된 제1 인터페이스(220-1) 및 제2 스토리지 장치(10-2)에 포함된 제2 인터페이스(220-2) 각각은 스토리지 장치들(10-1, 10-2) 사이에서 전달되는 데이터에 기초하여 EOM 정보를 획득하고 인터페이스들(220-1, 220-2)의 상태를 확인하기 위한 EOM 회로들을 포함할 수 있다.
따라서, 본 발명의 일 실시예에 따른 제1 스토리지 장치(10-1) 및 제2 스토리지 장치(10-2)는 둘 사이의 통신에 따른 EOM 정보를 획득하여 인터페이스들(220-1, 220-2)의 상태를 확인할 수 있다. 제1 스토리지 장치(10-1) 및 제2 스토리지 장치(10-2)는 획득한 EOM 정보에 기초하여, 서로 직접 데이터를 주고받을지, 또는 호스트(20)를 통해 데이터를 주고받을지를 결정할 수 있다.
도 4는 본 발명의 일 실시예에 따른 스토리지 장치에 적용될 수 있는 3D V-NAND 구조에 대해 설명하기 위한 도면이다.
도 4를 참조하면, 스토리지 장치의 비휘발성 메모리 장치가 3D V-NAND 타입의 플래시 메모리로 구현될 경우, 비휘발성 메모리 장치에 포함된 적어도 하나의 메모리 다이를 구성하는 복수의 메모리 영역 각각은 도 4에 도시된 바와 같은 메모리 블록의 등가 회로로 표현될 수 있다.
도 4에 도시된 메모리 블록(BLKi)은 기판 상에 삼차원 구조로 형성되는 삼차원 메모리 블록을 나타낸다. 일례로, 메모리 블록(BLKi)에 포함되는 복수의 메모리 낸드 스트링들은 상기 기판과 수직한 방향으로 형성될 수 있다.
도 4을 참조하면, 메모리 블록(BLKi)은 비트 라인들(BL1, BL2, BL3)과 공통 소스 라인(CSL) 사이에 연결되는 복수의 메모리 낸드 스트링들(NS11~NS33)을 포함할 수 있다. 복수의 메모리 낸드 스트링들(NS11~NS33) 각각은 스트링 선택 트랜지스터(SST), 복수의 메모리 셀들(MC1, MC2, ..., MC8) 및 접지 선택 트랜지스터(GST)를 포함할 수 있다. 도 4에는 복수의 메모리 낸드 스트링들(NS11~NS33) 각각이 8개의 메모리 셀들(MC1, MC2, ..., MC8)을 포함하는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
스트링 선택 트랜지스터(SST)는 상응하는 스트링 선택 라인(SSL1, SSL2, SSL3)에 연결될 수 있다. 복수의 메모리 셀들(MC1, MC2, ..., MC8)은 각각 상응하는 게이트 라인(GTL1, GTL2, ..., GTL8)에 연결될 수 있다. 게이트 라인(GTL1, GTL2, ..., GTL8)은 워드 라인들에 해당할 수 있으며, 게이트 라인(GTL1, GTL2, ..., GTL8)의 일부는 더미 워드 라인에 해당할 수 있다. 접지 선택 트랜지스터(GST)는 상응하는 접지 선택 라인(GSL1, GSL2, GSL3)에 연결될 수 있다. 스트링 선택 트랜지스터(SST)는 상응하는 비트 라인들(BL1, BL2, BL3)에 연결되고, 접지 선택 트랜지스터(GST)는 공통 소스 라인(CSL)에 연결될 수 있다.
동일 높이의 워드 라인(예를 들면, WL1)은 공통으로 연결되고, 접지 선택 라인(GSL1, GSL2, GSL3) 및 스트링 선택 라인(SSL1, SSL2, SSL3)은 각각 분리될 수 있다. 도 4에는 메모리 블록(BLK)이 여덟 개의 게이트 라인(GTL1, GTL2, ..., GTL8) 및 세 개의 비트 라인들(BL1, BL2, BL3)에 연결되는 것으로 도시되어 있으나, 반드시 이에 한정되는 것은 아니다.
도 5는 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 EOM 회로를 간단히 나타낸 도면이다.
도 5를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 EOM 회로는 아날로그 프론트 엔드(AFE, 301), 서로 병렬로 연결되는 제1 회로(302)와 제2 회로(303), 및 제1 회로(302)와 제2 회로(303)의 출력을 입력으로 전달받는 비교기(COMP, 304)를 포함할 수 있다. 다만, 도 5의 EOM 회로는 일 실시예에 불과할 뿐 EOM 회로의 구조는 도시된 바로 한정되지 않을 수 있다. 일례로, 도 5에는 도시되어 있지 않으나, EOM 회로는 샘플러, 이퀄라이저, 클럭 및 데이터 복원 회로, 위상 고정 루프, 디코더 등으로 구현될 수 있다.
EOM 회로는 적어도 하나의 메모리 다이에 입출력되는 신호들에 기초하여 아이 다이어그램(eye diagram)을 측정할 수 있다. 일례로, EOM 회로는 상보적인 기준 전압들에 대응하는 타겟 기준 전압들과 상보적인 입력 전압들을 비교하도록 구현될 수 있다. 입력 전압들은 아이 다이어그램을 측정하기 원하는 적어도 하나의 메모리 다이의 사전에 결정된 지점의 전압들일 수 있다.
AFE(301)는 아날로그 데이터 신호를 입력 받고, EOM 회로에서 처리 가능한 디지털 신호로 변환할 수 있다. 제1 회로(302) 및 제2 회로(303) 중 하나는 AFE(301)의 출력 신호를 시간 단위로 지연시킬 수 있다. 일례로, 제2 회로(303)는 AFE(301)의 출력 신호를 딜레이시킬 수 있다.
비교기(304)는 제1 회로(302)로부터 입력 전압들을 입력 받고, 제2 회로(303)로부터 타겟 기준 전압들을 입력 받을 수 있다. 비교기(304)는 입력 전압들과 딜레이된 타겟 기준 전압들을 비교할 수 있다. 비교기(304)는 출력값을 샘플링한 결과값을 소정의 시간동안 카운팅하고 그 결과값을 출력할 수 있다.
이에 따라, EOM 회로는 적어도 하나의 메모리 다이에 입출력되는 데이터 신호에 기초하여 아이 다이어그램을 측정할 수 있다. 측정된 아이 다이어그램은 해당 메모리 다이를 제어하는데 이용되는 EOM 정보를 포함할 수 있다.
도 6은 본 발명의 일 실시예에 따른 스토리지 장치에서, 데이터 신호를 누적하여 형성된 아이 다이어그램을 간단히 나타낸 도면이다.
도 6을 참조하면, 아이 다이어그램은 한 개의 데이터 신호에서 하이 값과 로우 값이 서로 교차되도록 신호를 누적한 것일 수 있다. EOM 정보는 EOM 동작에 의해 획득한 아이 다이어그램에 포함된 아이(eye)의 특징과 관련된 정보일 수 있다.
일례로, EOM 정보는 아이의 상승 시간(Rising time, RT), 하강 시간(Falling time, FT), 지터(Zitter, ZT), 아이 높이(Eye Height, EH), 및 아이 폭(Eye Width, EW)을 포함할 수 있다.
EOM 정보는 PVT(Process, Voltage, Temperature) 조건에 따라 달라질 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않고, EOM 정보는 동작 중인 메모리 다이의 동작 로드에 따라 달라질 수 있다. 본 발명의 일 실시예에 따른 스토리지 장치는 EOM 동작으로부터 획득한 EOM 정보에 기초하여 입출력되는 신호들의 상태를 판단하고 해당 신호들이 입출력되는 메모리 다이의 열화를 보정할 수 있다. 일례로, 메모리 다이의 열화 보정에 이용되는 신호들은 데이터 신호를 포함할 수 있으나, 이에 한정되지 않을 수 있다.
한편, PVT 조건에 대한 충분한 정보가 있는 경우, 이로부터 EOM 정보를 유추하여 메모리 다이의 상태를 판단할 수 있다. 본 발명의 일 실시예에 따른 스토리지 장치는 온도 정보 및/또는 전압 정보를 추가적으로 활용하여 메모리 다이의 열화 수준을 더 정확히 판단할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치의 제어 방법에 따라, 아이 다이어그램의 특징을 이용하여 스토리지 장치 내부의 메모리 다이의 상태, 특히 온도 특성을 판단하고, 상대적으로 동작에 여유가 있는 다른 메모리 다이로 동작 로드를 재분배할 수 있다. 이에 따라, 상태가 온전하지 않은 열화된 메모리 다이에서 발생할 수 있는 오동작과 데이터 오염을 방지할 수 있다.
도 7은 본 발명의 일 실시예에 따른 스토리지 장치에서, 온도에 따른 아이 다이어그램의 차이를 설명하기 위한 도면이다.
도 7을 참조하면, 스토리지 장치(10)는 비휘발성 메모리 장치(100) 및 메모리 컨트롤러(200)를 포함할 수 있다. 스토리지 장치(10)는 복수의 채널들(CH1~CHm)을 지원할 수 있고, 비휘발성 메모리 장치(100)와 메모리 컨트롤러(200)는 복수의 채널들(CH1~CHm)을 통해 연결될 수 있다. 일례로, 스토리지 장치(10)는 SSD(Solid State Drive)로 구현될 수 있다.
비휘발성 메모리 장치(100)는 적어도 하나의 메모리 다이(NVM11~NVMmn)를 포함할 수 있다. 적어도 하나의 메모리 다이(NVM11~NVMmn) 각각은 대응하는 웨이(way)를 통해 복수의 채널들(CH1~CHm) 중 하나에 연결될 수 있다. 일례로, 적어도 하나의 메모리 다이(NVM11~NVM1n)는 웨이들(W11~W1n)을 통해 제1 채널(CH1)에 연결되고, 다른 적어도 하나의 메모리 다이(NVM21~NVM2n)는 웨이들(W21~W2n)을 통해 제2 채널(CH2)에 연결될 수 있다.
예시적인 실시 예에서, 적어도 하나의 메모리 다이(NVM11~NVMmn) 각각은 메모리 컨트롤러(200)로부터의 개별적인 명령에 따라 동작할 수 있으나, 본 발명이 이에 한정되는 것은 아니다.
메모리 컨트롤러(200)는 복수의 채널들(CH1~CHm)을 통해 비휘발성 메모리 장치(100)와 신호들을 송수신할 수 있다. 일례로, 메모리 컨트롤러(200)는 채널들(CH1~CHm)을 통해 비휘발성 메모리 장치(100)로 커맨드들(CMDa~CMDm), 어드레스들(ADDRa~ADDRm), 및 데이터(DATAa~DATAm)를 전송하거나, 비휘발성 메모리 장치(100)로부터 데이터(DATAa~DATAm)를 수신할 수 있다.
메모리 컨트롤러(200)는 각각의 채널을 통해 해당 채널에 연결된 메모리 다이(NVM11~NVMmn) 중 하나를 선택하고, 선택된 메모리 다이와 신호들을 송수신할 수 있다. 일례로, 메모리 컨트롤러(200)는 제1 채널(CH1)에 연결된 적어도 하나의 메모리 다이(NVM11~NVM1n) 중 제1 메모리 다이(NVM11)를 선택할 수 있다. 메모리 컨트롤러(200)는 제1 메모리 다이(NVM11)로 제1 채널(CH1)을 통해 커맨드(CMDa), 어드레스(ADDRa), 및 데이터(DATAa)를 전송하거나, 선택된 제1 메모리 다이(NVM11)로부터 데이터(DATAa)를 수신할 수 있다.
메모리 컨트롤러(200)는 서로 다른 채널들을 통해 비휘발성 메모리 장치(100)와 신호들을 병렬적으로 송수신할 수 있다. 일례로, 메모리 컨트롤러(200)는 제1 채널(CH1)을 통해 비휘발성 메모리 장치(100)로 커맨드(CMDa)를 전송하는 동안 제2 채널(CH2)을 통해 비휘발성 메모리 장치(100)로 커맨드(CMDb)를 전송할 수 있다. 일례로, 메모리 컨트롤러(200)는 제1 채널(CH1)을 통해 비휘발성 메모리 장치(100)로부터 데이터(DATAa)를 수신하는 동안 제2 채널(CH2)을 통해 비휘발성 메모리 장치(100)로부터 데이터(DATAb)를 수신할 수 있다.
메모리 컨트롤러(200)는 비휘발성 메모리 장치(100)의 전반적인 동작을 제어할 수 있다. 메모리 컨트롤러(200)는 채널들(CH1~CHm)로 신호를 전송하여 채널들(CH1~CHm)에 연결된 적어도 하나의 메모리 다이(NVM11~NVMmn) 각각을 제어할 수 있다. 일례로, 메모리 컨트롤러(200)는 제1 채널(CH1)로 커맨드(CMDa) 및 어드레스(ADDRa)를 전송하여 적어도 하나의 메모리 다이(NVM11~NVM1n) 중 선택된 하나를 제어할 수 있다.
적어도 하나의 메모리 다이(NVM11~NVMmn) 각각은 메모리 컨트롤러(200)의 제어에 따라 동작할 수 있다. 일례로, 제1 메모리 다이(NVM11)는 제1 채널(CH1)로 제공되는 커맨드(CMDa), 어드레스(ADDRa)에 따라, 데이터(DATAa)를 프로그램할 수 있다. 일례로, 제2 메모리 다이(NVM21)는 제2 채널(CH2)로 제공되는 커맨드(CMDb) 및 어드레스(ADDRb)에 따라 데이터(DATAb)를 독출하고, 독출된 데이터(DATAb)를 메모리 컨트롤러(200)로 전송할 수 있다.
도 7에는 비휘발성 메모리 장치(100)가 m개의 채널을 통해 메모리 컨트롤러(200)와 통신하고, 비휘발성 메모리 장치(100)가 각각의 채널에 대응하여 적어도 n개의 메모리 다이를 포함하는 것으로 도시되나, 채널들의 개수와 하나의 채널에 연결된 메모리 다이의 개수는 다양하게 변경될 수 있다.
(a)는 저온 상태, 예컨대 약 -25℃의 온도를 갖는 메모리 다이(NVM1n)에서 측정된 아이 다이어그램일 수 있다. 한편, (b)는 상온 상태, 예컨대 약 25℃의 온도를 갖는 메모리 다이(NVM2n)에서 측정된 아이 다이어그램일 수 있다. 마지막으로 (c)는 고온 상태, 예컨대 약 85℃의 온도를 갖는 메모리 다이(NVMmn)에서 측정된 아이 다이어그램일 수 있다. 다만, 도 7의 (a) 내지 (c)의 아이 다이어그램은 일 실시예들에 불과할 뿐 메모리 다이의 아이 다이어그램은 도시된 바로 한정되지 않을 수 있다.
전술한 바와 같이, 아이 다이어그램은 메모리 다이(NVM11~NVMmn) 각각의 온도에 따라 다르게 나타날 수 있다. 일례로, 메모리 다이(NVM11~NVMmn)의 온도가 높을수록 아이의 크기는 작아질 수 있다. 즉, 저온 상태에서 측정된 (a)의 아이 다이어그램에서의 아이 폭(EWa)과 아이 높이(EHa)는, 상온 상태에서 측정된 (b)의 아이 다이어그램에서의 아이 폭(EWb)과 아이 높이(EHb) 클 수 있다. 또한, 고온 상태에서 측정된 (c)의 아이 다이어그램에서의 아이 폭(EWc)과 아이 높이(EHc)는, 상온 상태에서 측정된 (b)의 아이 다이어그램에서의 아이 폭(EWb)과 아이 높이(EHb) 작을 수 있다.
다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 일례로, 메모리 다이(NVM11~NVMmn) 각각의 온도와 아이 다이어그램 사이의 관계는 메모리 다이(NVM11~NVMmn)의 공정적, 설계적 요인에 따라 달라질 수 있다. 일례로, 저온 상태에서 측정된 (a)의 아이 다이어그램에서의 아이 폭(EWa)은 상온 상태에서 측정된 (b)의 아이 다이어그램에서의 아이 폭(EWb)보다 크고, (a)의 아이 다이어그램에서의 아이 높이(EHa)는, (b)의 아이 다이어그램에서의 아이 높이(EHb)보다 작을 수 있다.
그 외에도 메모리 다이(NVM11~NVMmn)의 아이 다이어그램은 다른 경향성을 가지도록 측정될 수 있다. 다만, 일반적으로 메모리 다이(NVM11~NVMmn)는 메모리 컨트롤러(200)가 부팅될 때의 온도와 가까운 상온에서 최상의 동작을 하는 것으로 전제될 수 있다. 따라서, 메모리 컨트롤러(200)가 부팅될 때의 메모리 다이(NVM11~NVMmn)의 상태는 동작 중의 메모리 다이(NVM11~NVMmn)의 상태를 판단하기 위한 기준이 될 수 있다.
도 8은 본 발명의 일 실시예에 따른 스토리지 장치에서, 데이터 신호를 누적하여 형성된 아이 다이어그램을 간단히 나타낸 도면이다.
본 발명의 일 실시예에 따른 스토리지 장치에서, 입출력 신호의 형태는 신호의 시그널링(signaling) 방식에 따라 달라질 수 있다. 따라서, EOM 회로에 의해 측정된 아이 다이어그램도 신호의 시그널링 방식에 따라 달라질 수 있다. 측정된 아이 다이어그램에 따라 저장하는 EOM 정보의 양이 달라질 수 있다.
일례로, 도 6에 도시된 아이 다이어그램은 NRZ(Non-Return-to-Zero) 방식으로 송신된 신호에서의 아이 다이어그램일 수 있다. 이 때, 아이 다이어그램은 한 개의 아이를 포함할 수 있고, 해당 아이에 대한 EOM 정보에 기초하여 데이터 신호가 입출력되는 메모리 다이의 상태를 판단할 수 있다.
도 8을 참조하면, PAM-4(four-level Pulse Amplitude Modulation) 방식으로 송신된 신호에의 아이 다이어그램은 세 개의 아이(E1, E2, E3)를 포함할 수 있다. 한편, 스토리지 장치에서 입출력 신호는 PAM-3, PAM-5 등의 시그널링 방식을 이용하여 송신될 수도 있다. 이 때, 측정된 아이 다이어그램은 도 8에 도시된 바와 다를 수 있다.
세 개의 아이(E1, E2, E3)는 각각 다른 EOM 정보를 포함할 수 있다. 일례로, 제1 아이(E1)는 제1 아이 높이(EH1) 및 제1 아이 폭(EW1)을 가질 수 있고, 제2 아이(E2)는 제2 아이 높이(EH2) 및 제2 아이 폭(EW2)을 가질 수 있으며, 제3 아이(E3)는 제3 아이 높이(EH3) 및 제3 아이 폭(EW3)을 가질 수 있다.
메모리 컨트롤러는 세 개의 아이(E1, E2, E3)에 대한 EOM 정보 각각을 EOM 메모리에 저장할 수 있다. 이 때, 메모리 다이의 상태는 저장된 EOM 정보 중 일부를 이용하여 판단될 수 있다.
즉, 메모리 컨트롤러는 메모리 다이의 입출력 신호가 누적되어 측정된 아이 다이어그램 내에 형성된 복수의 아이 중 적어도 하나에 대한 EOM 정보에 기초하여 메모리 다이의 상태를 판단할 수 있다.
일례로, 메모리 컨트롤러는 입출력 신호가 누적되어 측정된 아이 다이어그램 내에 형성된 복수의 아이 중 가장 큰 크기를 갖는 아이에 대한 EOM 정보에 기초하여 메모리 다이의 상태를 판단할 수 있다. 다만, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다. 일례로, 메모리 컨트롤러는 세 개의 아이(E1, E2, E3) 중 가장 작은 크기를 갖는 아이의 EOM 정보에 기초하여 메모리 다이의 상태를 판단할 수 있다. 또한, 메모리 컨트롤러는 세 개의 아이(E1, E2, E3) 각각의 EOM 정보의 평균, 또는 세 개의 아이(E1, E2, E3) 중 적어도 두 아이의 EOM 정보의 편차 등을 이용하여 메모리 다이의 상태를 판단할 수도 있다. 한편, 도 8에 도시된 세 개의 아이(E1, E2, E3)는 제1 아이(E1)가 가장 큰 크기를 갖고, 제3 아이(E3)가 가장 작은 크기를 갖는 것으로 도시되어 있으나, 이는 일 실시예에 불과할 뿐 한정되지 않을 수 있다.
도 9는 본 발명의 일 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 9를 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치의 제어 방법은 메모리 컨트롤러를 부팅할 때, 적어도 하나의 메모리 다이에 대한 제1 EOM 동작을 수행하는 단계를 포함할 수 있다(S100). 제1 EOM 동작으로 획득한 제1 EOM 정보는 메모리 컨트롤러에 포함된 EOM 메모리에 저장될 수 있다.
제1 EOM 동작이 완료된 후, 적어도 하나의 메모리 다이에 대한 동작을 수행할 때, 스토리지 장치는 적어도 하나의 메모리 다이에 형성된 입출력 단자로부터 입출력되는 신호를 누적하여 제2 EOM 동작을 수행할 수 있다(S110).
한편, 메모리 컨트롤러는 적어도 하나의 메모리 다이에 입출력되는 모든 데이터 신호에 대하여 제2 EOM 동작을 수행하지는 않을 수 있다. 일례로, 메모리 컨트롤러는 제1 EOM 동작에 의해 획득한 제1 EOM 정보 중, 아이의 크기가 가장 크거나 및/또는 작은 아이 다이어그램에 대응하는 데이터 신호를 선택할 수 있다. 메모리 컨트롤러는 선택된 데이터 신호에 대하여 제2 EOM 동작을 수행할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치는 EOM 메모리에 저장된 제1 EOM 정보와 제2 EOM 동작으로 획득한 제2 EOM 정보를 비교하고(S120), 비교 결과에 기초하여 EOM 동작을 수행한 메모리 다이의 상태를 판단할 수 있다.
이 때, 제1 EOM 정보는 정상적인 메모리 다이의 상태에 대응하는 기준 정보일 수 있고, 제2 EOM 정보는 현재 메모리 다이의 상태에 대응하는 실시간 정보일 수 있다. 일례로, 스토리지 장치에 포함된 메모리 컨트롤러는 온도 정보 없이도 제1 EOM 정보와 제2 EOM 정보만으로 메모리 다이의 상태를 판단할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치의 제어 방법에 따르면, 메모리 컨트롤러는 제2 EOM 정보가 소정의 임계 수준을 초과하는지 여부를 판단할 수 있다(S130). 일례로, 소정의 임계 수준은 해당 메모리 다이가 독출, 쓰기, 소거 동작 등 관련 동작을 수행하는데 있어 문제가 발생할 수 있는 정도의 열화 수준에 대응할 수 있다.
즉, 메모리 컨트롤러는 제2 EOM 정보를 획득한 메모리 다이가 동작을 수행하는데 문제가 있을 정도로 열화되었는지 여부를 판단할 수 있다. 메모리 다이에 열화 문제가 없는 경우, 해당 메모리 다이는 계속해서 동작을 수행할 수 있다(S190).
반면, 제2 EOM 정보가 소정의 임계 수준을 초과하는 경우, 메모리 컨트롤러는 해당 메모리 다이의 열화 보정이 가능한지 여부를 판단할 수 있다(S140).
해당 메모리 다이의 열화 보정이 어려운 경우, 다른 모든 메모리 다이가 임계 수준 이상으로 열화되었는지 여부를 판단할 수 있다(S150). 본 발명의 일 실시예에 따른 스토리지 장치는 임계 수준 이상으로 열화되지 않은 다른 메모리 다이가 있는 경우, 해당 메모리 다이의 동작 로드를 다른 메모리 다이로 대체하여 할당할 수 있다(S160).
반면, 모든 메모리 다이가 임계 수준 이상으로 열화된 경우, 메모리 컨트롤러는 호스트로부터 요청 받은 동작을 수행하지 않고 최소 한 개 이상의 메모리 다이가 정상 상태로 돌아올 때까지 일정 시간 동작을 중단할 수 있다(S180).
한편, 해당 메모리 다이의 열화 보정이 가능한 경우, 메모리 컨트롤러는 해당 메모리 다이에 대한 스로틀링을 수행할 수 있다(S170). 메모리 컨트롤러는 해당 메모리 다이 또는 최소 한 개 이상의 메모리 다이의 동작 상태를 안정화하기 위해 입력 전압 값이나 동작 주파수를 조절할 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치에 포함된 메모리 컨트롤러는 S100 내지 S190의 단계에 따라 적어도 하나의 메모리 다이의 상태에 기초하여 스토리지 장치에 포함된 메모리 다이의 동작을 제어할 수 있다.
도 10은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 10을 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치의 제어 방법은 메모리 컨트롤러를 부팅할 때, 적어도 하나의 메모리 다이에 대한 제1 EOM 동작을 수행하여 제1 EOM 정보를 획득하고, 온도 센서를 이용하여 초기의 제1 온도 정보를 획득하는 단계를 포함할 수 있다(S200). 제1 EOM 정보 및 제1 온도 정보는 메모리 컨트롤러에 포함된 EOM 메모리에 저장될 수 있다.
제1 EOM 동작이 완료된 후, 적어도 하나의 메모리 다이에 대한 동작을 수행할 때, 스토리지 장치는 적어도 하나의 메모리 다이에 형성된 입출력 단자로부터 입출력되는 신호를 누적하여 제2 EOM 동작을 수행하고, 제2 온도 정보를 획득할 수 있다(S210).
본 발명의 일 실시예에 따른 스토리지 장치에서, 메모리 컨트롤러는 제1 EOM 정보와 제2 EOM 정보를 비교하고(S220), 제1 온도 정보와 제2 온도 정보를 비교할 수 있다(S230). 일례로, 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 메모리 컨트롤러는 S220에서 메모리 다이의 열화 수준을 판단할 수 있고, S230에서 메모리 다이의 온도 정보를 참고함으로써 메모리 다이의 상태를 더 정확하게 판단할 수 있다.
메모리 컨트롤러는 비교 결과들에 기초하여 메모리 다이의 상태를 판단할 수 있고(S240), 메모리 다이의 상태에 따라 해당 메모리 다이의 동작을 제어할 수 있다(S250). 일례로, S240 및 S250의 단계는 도 9에 도시된 플로우 차트의 S130 내지 S190의 단계에 대응할 수 있다.
도 11 및 도 12는 본 발명의 다른 실시예에 따른 스토리지 장치를 간단히 나타낸 도면들이다.
도 11 및 도 12는 메모리 다이의 상태를 더 정확하게 판단하기 위한 온도 센서(340, 500B)를 추가적으로 포함하는 스토리지 장치(10B)를 설명하기 위한 도면들일 수 있다. 일례로, 본 발명의 일 실시예에 따른 스토리지 장치(10B)는 도 10에 도시된 플로우 차트의 S200 내지 S250의 단계에 따라 제어될 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치(10B)는 주변 상태를 측정하는 온도 센서(340, 500B)의 측정 결과와 메모리 다이의 동작 중의 EOM 동작 결과를 참고하여 메모리 다이 별 상태를 실시간으로 판단할 수 있다. 일례로, 스토리지 장치(10B)는 메모리 다이의 온도로부터 메모리 다이의 열화 수준을 더 정확하게 판단할 수 있다.
일반적으로 메모리 다이 별로 온도를 측정하기 위해서는 메모리 다이 각각에 대응하는 온도 센서가 필요할 수 있다. 다만, 본 발명의 일 실시예에 따른 스토리지 장치(10B)는 최소한의 온도 센서만으로 획득한 온도 정보를 이용하여 메모리 다이의 상태를 더 정확하게 판단할 수 있다. 또한, 온도 센서가 없거나 온도 센서에 불량이 발생한 경우에도 EOM 정보를 통해 메모리 다이의 열화 수준 등의 다이 특성을 유추할 수 있다.
도 11을 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치(10B)는 도 1에 도시된 스토리지 장치(10A)에 대응할 수 있다. 일례로, 스토리지 장치(10B)는 비휘발성 메모리 장치(100B), EOM 회로(300B)를 포함하는 메모리 컨트롤러(200B), 및 버퍼 메모리(400B)를 포함할 수 있다.
다만, 스토리지 장치(10B)는 도 1에 도시된 스토리지 장치(10A)와 달리 비휘발성 메모리 장치(100B) 및 메모리 컨트롤러(200B)와 별개의 구성으로써 배치되는 온도 센서(500B)를 더 포함할 수 있다. 온도 센서(500B)는 비휘발성 메모리 장치(100B)에 포함된 적어도 하나의 메모리 다이(M11 ~ M1n 및 M21 ~ M2n)의 온도 정보를 획득하도록 구성될 수 있다.
도 12를 참조하면, 본 발명의 일 실시예에 다른 스토리지 장치(10B)는 도 3a에 도시된 스토리지 장치(10A)에 대응할 수 있다. 일례로, 스토리지 장치(10B)는 비휘발성 메모리 장치(100B), 및 메모리 컨트롤러(200B)를 포함할 수 있다. 비휘발성 메모리 장치(100B)는 메모리 인터페이스 회로(110), 제어 로직 회로(120), 및 메모리 셀 어레이(130)를 포함할 수 있다. 메모리 컨트롤러(200B)는 컨트롤러 인터페이스 회로(210), EOM 회로(300B), EOM 메모리(320)를 포함할 수 있다.
다만, 스토리지 장치(10B)는 도 3a에 도시된 스토리지 장치(10A)와 달리 메모리 컨트롤러(200B)의 내부에 회로로써 구현되는 온도 센서(340)를 더 포함할 수 있다. 온도 센서(340)는 비휘발성 메모리 장치(100B)에 포함된 적어도 하나의 메모리 다이의 온도 정보를 획득하도록 구성될 수 있다.
도 13은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다. 도 14는 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 10에서 설명한 스토리지 장치(10B)의 제어 방법에 포함된 온도 정보를 저장하는 단계는 메모리 다이의 상태를 판단하기 위한 보조적인 수단일 뿐 생략될 수 있다. 일례로, 메모리 다이의 온도 정보는 부팅 시의 제1 온도 정보만 저장되고, 동작 중에는 별도로 저장되지 않을 수 있다.
도 13을 참조하면, 본 발명의 일 실시예에 따른 스토리지 장치는 EOM 정보와 온도 정보 사이의 관계를 미리 저장할 수 있다(S300). 일례로, 온도의 변화에 따른 아이 다이어그램은 메모리 다이의 제조 단계에서 eFuse, OTP를 포함할 기타 저장 공간에 미리 저장될 수 있다.
본 발명의 일 실시예에 따른 스토리지 장치는 미리 저장된 EOM 정보와 온도 정보 사이의 관계에 기초하여 메모리 다이의 상태를 실시간으로 판단할 수 있다.
일례로, 스토리지 장치는 도 10에 도시된 S200 및 S210과 유사하게 메모리 컨트롤러가 부팅될 때 제1 EOM 정보와 제1 온도 정보를 획득하고(S310), 메모리 다이의 동작 중 제2 EOM 정보를 획득할 수 있다(S320).
본 발명의 일 실시예에 따른 스토리지 장치는 적어도 하나의 메모리 다이에서 EOM 정보와 온도 정보 사이의 관계에 기초하여 제1 EOM 정보와 제2 EOM 정보를 비교할 수 있다(S330).
본 발명의 일 실시예에 따른 스토리지 장치에 포함된 메모리 컨트롤러는 제1 EOM 정보와 제2 EOM 정보를 비교함으로써 메모리 다이의 열화 수준을 판단할 수 있다(S340). 메모리 컨트롤러는 메모리 다이의 상태에 따라 해당 메모리 다이의 동작을 제어할 수 있다(S350). 일례로, S340 및 S350의 단계는 도 9에 도시된 플로우 차트의 S130 내지 S190의 단계에 대응할 수 있다.
도 14를 참조하면, S400 내지 S430의 단계는 도 13에 도시된 S300 내지 S350의 단계에 대응할 수 있다. 반면, 메모리 다이의 온도 정보는 동작 중에만 저장되고 부팅 시 별도로 저장되지 않을 수도 있다. 즉, 도 13에 도시된 S310의 단계는 생략될 수 있다.
일례로, 본 발명의 일 실시예에 따른 스토리지 장치는 적어도 하나의 메모리 다이를 제조할 때 EOM 정보와 온도 정보 사이의 관계를 미리 저장하고(S400), 해당 메모리 다이의 동작 중 EOM 정보를 획득할 수 있다(S410).
메모리 컨트롤러는 미리 저장된 EOM 정보와 온도 정보 사이의 관계에 기초하여 해당 메모리 다이에서 획득한 EOM 정보로부터 해당 메모리 다이의 상태를 판단할 수 있다(S420). 메모리 컨트롤러는 메모리 다이의 상태에 따라 해당 메모리 다이의 동작을 제어할 수 있다(S430). 일례로, S430의 단계는 도 9에 도시된 플로우 차트의 S130 내지 S190의 단계에 대응할 수 있다.
도 14에 도시된 스토리지 장치의 제어 방법에 따르면, 메모리 컨트롤러의 부팅 시에 저장한 초기 EOM 정보를 활용하지 않고 실시간 EOM 정보만으로 현재 메모리 다이의 상태를 판단할 수 있다. 다만, 도 13에 도시된 스토리지 장치의 제어 방법에 따르면, 메모리 컨트롤러의 부팅 시에 저장한 초기 EOM 정보를 함께 활용하여 현재 메모리 다이의 상태를 더 정확하게 판단할 수 있다.
도 15는 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 15를 참조하면, S500 내지 S550의 단계는 도 10에 도시된 S200 내지 S250의 단계에 각각 대응할 수 있다. 다만, 도 15에 도시된 스토리지 장치의 제어 방법에 따르면, 메모리 컨트롤러는 온도 정보 대신 메모리 다이에서 측정한 전압 값에 대응하는 전압 정보를 활용하여 스토리지 장치에 포함된 메모리 다이의 동작을 제어할 수 있다.
일례로, 메모리 컨트롤러는 제1 EOM 동작을 수행할 때(예컨대, 부팅 시) 제1 EOM 정보와 함께 적어도 하나의 메모리 다이의 제1 전압 정보를 획득할 수 있다(S500). 메모리 컨트롤러는 제2 EOM 동작을 수행할 때(예컨대, 메모리 다이의 동작 시) 제2 EOM 정보와 함께 적어도 하나의 메모리 다이의 제2 전압 정보를 획득할 수 있다(S510).
본 발명의 일 실시예에 따른 스토리지 장치에서, 메모리 컨트롤러는 제1 EOM 정보와 제2 EOM 정보를 비교하고(S520), 제1 전압 정보와 제2 전압 정보를 비교할 수 있다(S530). 일례로, 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 메모리 컨트롤러는 S520에서 메모리 다이의 열화 수준을 판단할 수 있고, S530에서 메모리 다이의 전압 정보를 참고함으로써 메모리 다이의 상태를 더 정확하게 판단할 수 있다.
한편, 메모리 컨트롤러는 비교 결과들에 기초하여 메모리 다이의 상태를 판단할 수 있고(S540), 메모리 다이의 상태에 따라 해당 메모리 다이의 동작을 제어할 수 있다(S550). 일례로, S540 및 S550의 단계는 도 9에 도시된 플로우 차트의 S130 내지 S190의 단계에 대응할 수 있다.
또한, 전압 정보를 활용하는 경우, 제2 전압 정보가 제1 전압 정보와 비교하여 오히려 더 안정적이라면 스토리지 장치는 해당 메모리 다이에 대한 입력 전압 값을 줄이거나 동작 주파수를 줄여 소모 전력을 감소시킬 수 있다.
다만, 온도 정보와 유사하게, 전압 정보를 획득하고 저장하는 단계는 메모리 다이의 상태를 판단하기 위한 보조적인 수단일 뿐 생략될 수 있다. 일례로, 메모리 다이의 전압 정보는 부팅 시의 제1 전압 정보만 저장되고, 동작 중에는 제2 전압 정보가 별도로 저장되지 않을 수 있다. 반면, 메모리 다이의 전압 정도는 동작 중에만 저장되고 부팅 시 별도로 저장되지 않을 수도 있다.
도 16은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다. 도 17은 본 발명의 다른 실시예에 따른 스토리지 장치의 제어 방법을 설명하기 위한 플로우 차트이다.
도 16 및 도 17은 복수 회의 EOM 동작으로 획득한 EOM 정보를 이용하여 기존에 획득한 EOM 정보를 업데이트하는 방법을 설명하기 위한 도면들일 수 있다. 일례로, 도 16은 동작이 진행 중인 메모리 다이의 상태를 복수 회에 걸쳐 확인하는 경우일 수 있다. 한편, 도 17은 메모리 다이의 상태를 판단하기 위한 기준 EOM 정보를 업데이트하는 경우일 수 있다.
도 16을 참조하면, 메모리 컨트롤러는 제1 EOM 동작을 수행할 때(예컨대, 부팅 시) 테이블 형태의 제1 EOM 정보를 획득하여 EOM 메모리의 제1 테이블에 저장할 수 있다(S600). 메모리 컨트롤러는 제2 EOM 동작을 수행할 때(예컨대, 메모리 다이의 동작 시) 테이블 형태의 제2 EOM 정보를 획득하여 EOM 메모리의 제2 테이블에 저장할 수 있다(S610). 일례로, 제1 테이블은 기준 EOM 정보가 저장되는 테이블일 수 있고, 제2 테이블은 실시간 EOM 정보가 저장되는 테이블일 수 있다.
메모리 컨트롤러는 제2 EOM 동작을 완료한 후, 메모리 다이의 동작 중에 해당 메모리 다이에 형성된 입출력 단자로부터 입출력되는 신호를 누적하여 제3 EOM 동작을 수행하고 제3 EOM 정보를 획득할 수 있다(S620). 제3 EOM 정보는 EOM 메모리의 새로운 제3 테이블에 저장되거나, 제2 EOM 정보가 저장된 제2 테이블에 업데이트될 수 있다(S630).
본 발명의 일 실시예에 따른 스토리지 장치에서, 제3 EOM 정보가 제3 테이블에 저장되는 경우, 메모리 컨트롤러는 제1 EOM 정보, 제2 EOM 정보, 및 제3 EOM 정보를 비교할 수 있다(S640). 한편, 제3 EOM 정보가 제2 테이블에 업데이트되는 경우, 메모리 컨트롤러는 제1 EOM 정보 및 제3 EOM 정보를 비교할 수 있다.
일례로, 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 메모리 컨트롤러는 기준 EOM 정보와 실시간 EOM 정보의 비교 결과에 기초하여 메모리 다이의 열화 수준을 판단할 수 있고(S650), 메모리 다이의 상태에 따라 해당 메모리 다이의 동작을 제어할 수 있다(S660). 일례로, S650 및 S660의 단계는 도 9에 도시된 플로우 차트의 S130 내지 S190의 단계에 대응할 수 있다.
한편, 메모리 다이의 기준 EOM 정보는 기본적으로 메모리 컨트롤러가 부팅되는 초기 시점에 획득될 수 있다. 다만, 동작 중에 새로운 기준 EOM 정보를 획득하기 위해 메모리 컨트롤러는 메모리 다이의 일반 동작을 중단하고 해당 메모리 다이에 입출력되는 데이터 신호의 특성 보정을 수행한 뒤, 추가적으로 EOM 동작을 수행하여 초기 EOM 정보를 업데이트할 수 있다.
도 17을 참조하면, S700 및 S710의 단계는 도 16에 도시된 S600 및 S610의 단계에 대응할 수 있다. 다만, 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 메모리 컨트롤러는, 제2 EOM 정보 획득 후 메모리 다이의 일반 동작을 중단하고 해당 메모리 다이에 입출력되는 데이터 신호의 특성을 보정할 수 있다. 메모리 컨트롤러는 제3 EOM 동작을 수행하여 새로운 기준 EOM 정보에 해당하는 제3 EOM 정보를 획득할 수 있다(S720).
메모리 컨트롤러는 제3 EOM 정보를 제1 EOM 정보가 저장된 제1 테이블에 업데이트 할 수 있다(S730). 한편, 메모리 컨트롤러는 일반 동작을 중단하고 외부 오실레이터의 주파수를 입력받아 데이터 신호로 출력함으로써 기준 EOM 정보를 업데이트할 수도 있다.
메모리 컨트롤러는 제3 EOM 동작을 완료한 후, 다시 진행되는 메모리 다이의 동작 중에 해당 메모리 다이에 형성된 입출력 단자로부터 입출력되는 신호를 누적하여 제4 EOM 동작을 수행하고 제4 EOM 정보를 획득할 수 있다. 제4 EOM 정보는 EOM 메모리의 새로운 제3 테이블에 저장되거나, 제2 EOM 정보가 저장된 제2 테이블에 업데이트될 수 있다(S740).
본 발명의 일 실시예에 따른 스토리지 장치에서, 제4 EOM 정보가 제3 테이블에 저장되는 경우, 메모리 컨트롤러는 제2 EOM 정보, 제3 EOM 정보, 및 제4 EOM 정보를 비교할 수 있다. 한편, 제4 EOM 정보가 제2 테이블에 업데이트되는 경우, 메모리 컨트롤러는 제3 EOM 정보 및 제4 EOM 정보를 비교할 수 있다.
일례로, 본 발명의 일 실시예에 따른 스토리지 장치에 포함된 메모리 컨트롤러는 기준 EOM 정보와 실시간 EOM 정보의 비교 결과에 기초하여 메모리 다이의 열화 수준을 판단할 수 있고(S760), 메모리 다이의 상태에 따라 해당 메모리 다이의 동작을 제어할 수 있다(S770). 일례로, S760 및 S770의 단계는 도 9에 도시된 플로우 차트의 S130 내지 S190의 단계에 대응할 수 있다.
다만, 본 명세서의 도 9, 도 10, 및 도 13 내지 도 17에 도시된 플로우 차트에 따른 스토리지 장치의 제어 방법은 도시된 방법으로 한정되지 않을 수 있다. 일례로, 본 발명의 일 실시예에 따른 스토리지 장치는 적어도 하나의 메모리 다이의 열화 상태를 판단하고 이에 기초하여 해당 메모리 다이를 제어하기 위해, 도면들에 도시된 단계 중 일부를 생략하거나 새로운 단계를 추가하여 수행할 수 있다.
본 발명은 상술한 실시예 및 첨부된 도면에 의해 한정되는 것이 아니며 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술 분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
1: 호스트-스토리지 시스템
10, 10A, 10B: 스토리지 장치
20: 호스트
21: 호스트 컨트롤러
22: 호스트 메모리
100, 100A, 100B: 비휘발성 메모리 장치
110: 메모리 인터페이스 회로
120: 제어 로직 회로 130: 메모리 셀 어레이
200, 200A, 200B: 메모리 컨트롤러
210: 컨트롤러 인터페이스 회로
211: 호스트 인터페이스
212: 컨트롤러 인터페이스
300A, 300B: EOM 회로
320: EOM 메모리
400A, 400B: 버퍼 메모리
500B, 340: 온도 센서
RT: 상승 시간
FT: 하강 시간
ZT: 지터
EH: 아이 높이
EW: 아이 폭

Claims (10)

  1. 제1 데이터 신호 및 제2 데이터 신호가 각각 입출력되는 복수의 메모리 영역들을 포함하는 적어도 하나의 메모리 다이를 포함하는 비휘발성 메모리 장치; 및
    상기 제1 데이터 신호의 패턴에 기초하여 제1 EOM(Eye Open Monitoring) 정보를 생성하는 제1 EOM 동작을 수행하고 상기 제2 데이터 신호의 패턴에 기초하여 제2 EOM 정보를 생성하는 제2 EOM 동작을 수행하는 EOM 회로를 포함하고, 상기 제2 EOM 정보를 상기 제1 EOM 정보와 비교하며, 상기 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이를 제어하는 메모리 컨트롤러; 를 포함하는 스토리지 장치.
  2. 제1항에 있어서,
    상기 EOM 회로는 상기 메모리 컨트롤러가 부팅될 때 상기 제1 EOM 동작을 수행하고, 상기 제1 EOM 동작에 의해 획득한 제1 EOM 정보를 상기 메모리 컨트롤러에 포함된 EOM 메모리에 저장하는 스토리지 장치.
  3. 제2항에 있어서,
    상기 EOM 회로는 상기 제1 EOM 동작이 완료된 후 상기 적어도 하나의 메모리 다이에 대한 동작을 수행할 때 상기 제2 EOM 동작을 수행하는 스토리지 장치.
  4. 제1항에 있어서,
    상기 제1 EOM 동작을 수행할 때 상기 적어도 하나의 메모리 다이의 제1 온도 정보를 획득하고, 상기 제2 EOM 동작을 수행할 때 상기 적어도 하나의 메모리 다이의 제2 온도 정보를 획득하는 온도 센서; 를 더 포함하고,
    상기 메모리 컨트롤러는 상기 제1 EOM 정보와 상기 제2 EOM 정보의 비교 결과, 및 상기 제1 온도 정보와 상기 제2 온도 정보의 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이를 제어하는 스토리지 장치.
  5. 제1항에 있어서,
    상기 메모리 컨트롤러는 상기 제1 EOM 동작을 수행할 때 상기 적어도 하나의 메모리 다이의 제1 전압 정보를 획득하고, 상기 제2 EOM 동작을 수행할 때 상기 적어도 하나의 메모리 다이의 제2 전압 정보를 획득하며, 상기 제1 EOM 정보와 상기 제2 EOM 정보의 비교 결과, 및 상기 제1 전압 정보와 상기 제2 전압 정보의 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이를 제어하는 스토리지 장치.
  6. 제1항에 있어서,
    상기 메모리 컨트롤러는 상기 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이에 대해 스로틀링(throttling)을 수행하는 스토리지 장치.
  7. 제1항에 있어서,
    상기 메모리 컨트롤러는 상기 EOM 회로와 다른 제1 EOM 회로를 더 포함하고, 상기 제1 EOM 회로는 상기 메모리 컨트롤러에 패킷을 송수신하는 호스트로부터 인가된 신호의 왜곡을 보상하기 위한 동작을 수행하는 스토리지 장치.
  8. 복수의 메모리 영역들을 포함하는 메모리 셀 어레이, 제1 제어 핀들을 통해 상기 복수의 메모리 영역들을 제어하기 위한 신호들이 제공되는 메모리 인터페이스 회로, 및 상기 신호들에 기초하여 상기 복수의 메모리 영역들을 제어하는 제어 로직 회로를 포함하는 적어도 하나의 메모리 다이를 포함하는 비휘발성 메모리 장치; 및
    제2 제어 핀들을 통해 상기 제1 제어 핀들에 상기 신호들을 제공하는 컨트롤러 인터페이스 회로, 상기 신호들 중 상기 적어도 하나의 메모리 다이에 입출력되는 데이터 신호를 누적하여 적어도 한 번의 EOM(Eye Open Monitoring) 동작을 수행하는 EOM 회로, 및 상기 적어도 한 번의 EOM 동작에 의해 획득한 EOM 정보를 저장하는 EOM 메모리를 포함하는 메모리 컨트롤러; 를 포함하고,
    상기 메모리 컨트롤러는 상기 EOM 메모리에 저장된 상기 EOM 정보에 기초하여 상기 적어도 하나의 메모리 다이를 제어하는 스토리지 장치.
  9. 제8항에 있어서,
    상기 메모리 컨트롤러는 호스트로부터 외부 신호를 전달 받는 호스트 인터페이스 회로, 및 상기 EOM 회로와 다른 제1 EOM 회로를 더 포함하고, 상기 제1 EOM 회로는 상기 호스트로부터 상기 호스트 인터페이스 회로에 전달되는 상기 외부 신호의 왜곡을 보상하기 위한 동작을 수행하는 스토리지 장치.
  10. 적어도 하나의 메모리 다이에 대한 제1 EOM 동작을 수행하는 단계;
    상기 제1 EOM 동작으로 획득한 제1 EOM 정보를 메모리 컨트롤러에 포함된 EOM 메모리에 저장하는 단계;
    상기 적어도 하나의 메모리 다이에 대한 동작을 수행할 때, 상기 적어도 하나의 메모리 다이에 형성된 입출력 단자로부터 입출력되는 신호를 누적하여 제2 EOM 동작을 수행하는 단계;
    상기 제1 EOM 정보와 상기 제2 EOM 동작으로 획득한 제2 EOM 정보를 비교하는 단계; 및
    상기 비교 결과에 기초하여 상기 적어도 하나의 메모리 다이의 상태를 판단하는 단계; 를 포함하는 스토리지 장치의 제어 방법.
KR1020210182787A 2021-10-29 2021-12-20 스토리지 장치 및 스토리지 장치의 제어 방법 KR20230062311A (ko)

Priority Applications (2)

Application Number Priority Date Filing Date Title
US17/866,765 US20230139392A1 (en) 2021-10-29 2022-07-18 Storage device and a method of controlling the same
CN202211304181.8A CN116069242A (zh) 2021-10-29 2022-10-24 存储设备及控制其的方法

Applications Claiming Priority (2)

Application Number Priority Date Filing Date Title
KR1020210146668 2021-10-29
KR20210146668 2021-10-29

Publications (1)

Publication Number Publication Date
KR20230062311A true KR20230062311A (ko) 2023-05-09

Family

ID=86408437

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210182787A KR20230062311A (ko) 2021-10-29 2021-12-20 스토리지 장치 및 스토리지 장치의 제어 방법

Country Status (1)

Country Link
KR (1) KR20230062311A (ko)

Similar Documents

Publication Publication Date Title
US9927986B2 (en) Data storage device with temperature sensor and temperature calibration circuitry and method of operating same
US11567685B2 (en) Storage controller and storage device including the same
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
JP2020077443A (ja) メモリシステム
US11682467B2 (en) Nonvolatile memory device, controller for controlling the same, storage device including the same, and reading method of the same
US20230068702A1 (en) On-die cross-temperature management for a memory device
US11961561B2 (en) Memory device and method of operating the same
US11726871B2 (en) Storage controller for selecting a gear level of a storage device and storage system including the same
US10599562B2 (en) Nonvolatile memory device configured to be accessed without block address and method of operating the same
US11908535B2 (en) Memory device and memory controller and storage device including the memory device and memory controller
US11914892B2 (en) Storage device adjusting history read level storage areas based on reliabilities of memory blocks, storage controller, and operating method of storage controller
US11868647B2 (en) Nonvolatile memory device, with valley search for threshold voltage, memory controller, and reading method of storage device including the same
JP7145289B2 (ja) 動的読み取り閾値較正
CN116230033A (zh) 存储设备
KR20230062311A (ko) 스토리지 장치 및 스토리지 장치의 제어 방법
US20230139392A1 (en) Storage device and a method of controlling the same
US20240071534A1 (en) Integrated flag byte read during failed byte count read compensation in a memory device
US20240029801A1 (en) Memory read calibration based on memory device-originated metrics characterizing voltage distributions
KR102571934B1 (ko) 스토리지 시스템 및 스토리지 컨트롤러의 동작방법
US20240096408A1 (en) Enhanced valley tracking with trim setting updates in a memory device
US20240161836A1 (en) Memory read voltage threshold tracking based on memory device-originated metrics characterizing voltage distributions
US20240071427A1 (en) Cross-temperature compensation in a memory sub-system
US20230359388A1 (en) Memory read calibration based on memory device-originated metadata characterizing voltage distributions
US11782644B2 (en) Memory system and method of operating the same
US20240071521A1 (en) Memory device producing metadata characterizing applied read voltage level with respect to voltage distributions