CN116069242A - 存储设备及控制其的方法 - Google Patents

存储设备及控制其的方法 Download PDF

Info

Publication number
CN116069242A
CN116069242A CN202211304181.8A CN202211304181A CN116069242A CN 116069242 A CN116069242 A CN 116069242A CN 202211304181 A CN202211304181 A CN 202211304181A CN 116069242 A CN116069242 A CN 116069242A
Authority
CN
China
Prior art keywords
memory
eom
information
memory die
die
Prior art date
Legal status (The legal status is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the status listed.)
Pending
Application number
CN202211304181.8A
Other languages
English (en)
Inventor
柳炫准
李炅垠
Current Assignee (The listed assignees may be inaccurate. Google has not performed a legal analysis and makes no representation or warranty as to the accuracy of the list.)
Samsung Electronics Co Ltd
Original Assignee
Samsung Electronics Co Ltd
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Priority claimed from KR1020210182787A external-priority patent/KR20230062311A/ko
Application filed by Samsung Electronics Co Ltd filed Critical Samsung Electronics Co Ltd
Publication of CN116069242A publication Critical patent/CN116069242A/zh
Pending legal-status Critical Current

Links

Images

Classifications

    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0668—Interfaces specially adapted for storage systems adopting a particular infrastructure
    • G06F3/0671—In-line storage system
    • G06F3/0673—Single storage device
    • G06F3/0679—Non-volatile semiconductor memory device, e.g. flash memory, one time programmable memory [OTP]
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/20—Memory cell initialisation circuits, e.g. when powering up or down, memory clear, latent image memory
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0656—Data buffering arrangements
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06F—ELECTRIC DIGITAL DATA PROCESSING
    • G06F3/00—Input arrangements for transferring data to be processed into a form capable of being handled by the computer; Output arrangements for transferring data from processing unit to output unit, e.g. interface arrangements
    • G06F3/06—Digital input from, or digital output to, record carriers, e.g. RAID, emulated record carriers or networked record carriers
    • G06F3/0601—Interfaces specially adapted for storage systems
    • G06F3/0628—Interfaces specially adapted for storage systems making use of a particular technique
    • G06F3/0655—Vertical data movement, i.e. input-output transfer; data movement between one or more hosts and one or more storage devices
    • G06F3/0658—Controller construction arrangements
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/021—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in voltage or current generators
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/02—Detection or location of defective auxiliary circuits, e.g. defective refresh counters
    • G11C29/022—Detection or location of defective auxiliary circuits, e.g. defective refresh counters in I/O circuitry
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C29/50—Marginal testing, e.g. race, voltage or current testing
    • G11C29/50012—Marginal testing, e.g. race, voltage or current testing of timing
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/02—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding parasitic signals
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/04—Arrangements for writing information into, or reading information out from, a digital store with means for avoiding disturbances due to temperature effects
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1051—Data output circuits, e.g. read-out amplifiers, data output buffers, data output registers, data output level conversion circuits
    • G11C7/1066—Output synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/109—Control signal input circuits
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/10—Input/output [I/O] data interface arrangements, e.g. I/O data control circuits, I/O data buffers
    • G11C7/1078—Data input circuits, e.g. write amplifiers, data input buffers, data input registers, data input level conversion circuits
    • G11C7/1093—Input synchronization
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0409—Online test
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C29/00—Checking stores for correct operation ; Subsequent repair; Testing stores during standby or offline operation
    • G11C29/04—Detection or location of defective memory elements, e.g. cell constructio details, timing of test signals
    • G11C2029/0411—Online error correction
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C2207/00—Indexing scheme relating to arrangements for writing information into, or reading information out from, a digital store
    • G11C2207/22—Control and timing of internal memory operations
    • G11C2207/2254—Calibration
    • G—PHYSICS
    • G11—INFORMATION STORAGE
    • G11C—STATIC STORES
    • G11C7/00—Arrangements for writing information into, or reading information out from, a digital store
    • G11C7/22—Read-write [R-W] timing or clocking circuits; Read-write [R-W] control signal generators or management 
    • G11C7/222—Clock generating, synchronizing or distributing circuits within memory device

Landscapes

  • Engineering & Computer Science (AREA)
  • Theoretical Computer Science (AREA)
  • Human Computer Interaction (AREA)
  • Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • General Physics & Mathematics (AREA)
  • Techniques For Improving Reliability Of Storages (AREA)

Abstract

提供了一种存储设备及控制其的方法。所述存储设备包括：非易失性存储器件，所述非易失性存储器件包括至少一个存储器裸片，所述至少一个存储器裸片包括多个存储区域，所述多个存储区域中的每一个区域输入或输出第一数据信号并且输入或输出第二数据信号；以及存储器控制器，所述存储器控制器包括眼图张开监测(EOM)电路，所述EOM电路被配置为执行基于所述多个存储区域中的至少一个存储区域的所述第一数据信号生成第一EOM信息的第一EOM操作和基于所述至少一个区域的所述第二数据信号生成第二EOM信息的第二EOM操作，并且被配置为将所述第二EOM信息与所述第一EOM信息进行比较，并基于所述第一EOM信息和所述第二EOM信息的比较结果来控制所述至少一个存储器裸片。

Description

存储设备及控制其的方法
相关申请的交叉引用
本申请要求于2021年10月29日在韩国知识产权局提交的韩国专利申请No.10-2021-0146668和于2021年12月20日在韩国知识产权局提交的韩国专利申请No.10-2021-0182787的优先权，通过引用将其全部内容并入本文。
技术领域
本发明构思涉及存储设备及控制其的方法。
背景技术
在存储设备执行操作时，存储设备的内部温度可能会升高，并且随着时间的推移，存储设备可能会劣化。由于存储设备劣化，导致输入到存储设备或从存储设备输出的数据可能被污染，错误可能增加，等等。为了缓解与劣化相关的问题，已经使用了在存储器控制器被引导时执行EOM操作的眼图张开监测(eye open monitoring，EOM)电路。例如，基于存储器裸片被访问的次数，确定存储器裸片的状态，并且重新分配操作负载。然而，为了测量至少一个存储器裸片的温度以准确地确定存储设备的状态，可以采用的温度传感器的数量存在限制。此外，当重新分配存储器裸片的操作负载时，可能未考虑输入/输出信号的状态。
发明内容
本发明构思的实施例提供了一种具有改进性能的非易失性存储器件。例如，本发明构思的实施例提供了一种包括眼图张开监测(EOM)电路的存储器控制器，该EOM电路确定并比较存储器裸片的初始状态和存储器裸片在操作期间的状态，以实时准确地确定存储器裸片的劣化程度。
根据本发明构思的实施例，一种存储设备包括：非易失性存储器件，所述非易失性存储器件包括至少一个存储器裸片，其中，所述至少一个存储器裸片包括多个存储区域，所述多个存储区域中的每一个存储区域输入或输出第一数据信号并且输入或输出第二数据信号；以及存储器控制器，所述存储器控制器包括眼图张开监测(EOM)电路，所述EOM电路被配置为执行如下操作：基于所述多个存储区域中的至少一个存储区域中的所述第一数据信号生成第一EOM信息的第一EOM操作，和基于所述至少一个存储区域的所述第二数据信号生成第二EOM信息的第二EOM操作，并且被配置为：将所述第二EOM信息与所述第一EOM信息进行比较，并且基于所述第一EOM信息和所述第二EOM信息的比较结果来控制所述至少一个存储器裸片。
根据本发明构思的实施例，一种存储设备包括：非易失性存储器件，所述非易失性存储器件包括至少一个存储器裸片，所述至少一个存储器裸片包括具有多个存储区域的存储单元阵列、存储器接口电路和控制逻辑电路，所述存储器接口电路用于通过第一控制引脚提供用以控制所述多个存储区域的信号，所述控制逻辑电路用于基于所述信号控制所述多个存储区域；以及存储器控制器，所述存储器控制器包括控制器接口电路、眼图张开监测(EOM)电路和EOM存储器，所述控制器接口电路用于通过第二控制引脚向所述第一控制引脚提供所述信号，所述EOM电路用于累积所述信号当中的输入到所述至少一个存储器裸片或从所述至少一个存储器裸片输出的数据信号以执行至少一个EOM操作，所述EOM存储器存储通过所述至少一个EOM操作获得的EOM信息，其中，所述存储器控制器基于存储在所述EOM存储器中的所述EOM信息来控制所述至少一个存储器裸片。
根据本发明构思的实施例，一种控制存储设备的方法包括：对至少一个存储器裸片执行第一眼图张开监测(EOM)操作；将通过所述第一EOM操作获得的第一EOM信息存储在所述存储设备中的存储器控制器中包括的EOM存储器中；在对所述至少一个存储器裸片执行操作时，通过累积输入到所述至少一个存储器裸片的输入端子或从所述至少一个存储器裸片的输出端子输出的信号来执行第二EOM操作；将所述第一EOM信息与通过所述第二EOM操作获得的第二EOM信息进行比较；以及基于所述比较的结果，确定所述至少一个存储器裸片的状态。
附图说明
从下面结合附图的详细描述中将更清楚地理解本发明构思的上述和其他特征，其中：
图1是示意性地示出根据本发明构思的实施例的存储设备的视图；
图2A和图2B是示意性地示出根据本发明构思的实施例的包括存储设备的系统的框图；
图3A是示意性地示出根据本发明构思的实施例的存储设备的框图；
图3B是示意性地示出根据本发明构思的另一实施例的存储设备的框图；
图4是示出根据本发明构思的实施例的可应用于存储设备的三维(3D)V-NAND结构的视图；
图5是示意性地示出根据本发明构思的实施例的存储设备中包括的眼图张开监测(EOM)电路的视图；
图6是示意性地示出根据本发明构思的实施例的存储设备中通过累积数据信号而形成的眼图的视图；
图7是示出根据本发明构思的实施例的根据存储设备中的温度的眼图差异的视图；
图8是示意性地示出根据本发明构思的实施例的存储设备中通过累积数据信号而形成的眼图的视图；
图9是示出根据本发明构思的实施例的控制存储设备的方法的流程图；
图10是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图；
图11和图12是示意性地示出根据本发明构思的另一实施例的存储设备的视图；
图13是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图；
图14是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图；
图15是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图；
图16是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图；
图17是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图。
具体实施方式
以下将参照附图描述本发明构思的示例实施例。
图1是示意性地示出根据本发明构思的实施例的存储设备的视图。参考图1，存储设备10A可以包括非易失性存储器件100A、存储器控制器200A和缓冲存储器400A。
存储设备10A可以包括用于根据来自主机的请求存储数据的存储介质，主机例如是移动电话、智能电话、MP3播放器、膝上型计算机、台式计算机、游戏机、电视、平板个人计算机(PC)等。例如，存储设备10A可以包括固态硬盘(SSD)、嵌入式存储器或可拆卸外部存储器中的至少一者。
在下文中，根据本说明书中描述的本发明构思的实施例的存储设备10A可以是SSD。因此，存储设备10A可以是符合快速非易失性存储器(NVMe)标准的设备。然而，本发明构思不限于此，并且当存储设备10A是嵌入式存储器或外部存储器时，存储设备10A可以是符合通用闪存(UFS)标准或嵌入式多媒体卡(eMMC)标准的设备。主机和存储设备10A可以分别根据所采用的标准协议生成和发送数据包。
可以以各种类型的封装类型中的任何一种来制造存储设备10A。例如，可以以诸如以下各种类型的封装类型中的任何一种来制造存储设备10A：层叠封装(POP)、系统级封装(SIP)、片上系统(SOC)、多芯片封装(MCP)、板上芯片(COB)、晶片级制造封装(WFP)、晶片级堆叠封装(WSP)等。
非易失性存储器件100A可以被实现为存储数据。非易失性存储器件100A可以是NAND闪存、垂直NAND闪存(VNAND)、NOR闪存、电阻式随机存取存储器(RRAM)、相变随机存取存储器(PRAM)、磁阻随机存取存储器(MRAM)、铁电随机存取存储器(FRAM)、自旋转移矩随机存取存储器(STT-RAM)等。此外，非易失性存储器件100A可以被实现为三维阵列结构。
根据本发明构思的实施例的存储设备10A可以应用于：电荷存储层作为导电浮栅被包括在其中的闪存器件，以及电荷存储层作为绝缘层被包括在其中的电荷陷阱闪存(CTF)。在下文中，为了描述方便，假设非易失性存储器件100A是垂直NAND闪存器件。
非易失性存储器件100A可以被实现为包括至少一个存储器裸片M11、M12、M13......M1n或M21、M22、M23......M2n(其中n是等于或大于2的整数)。至少一个存储器裸片M11至M1n或M21至M2n中的每一者可以包括多个存储块。多个存储块中的每一者可以包括多个存储单元。多个存储单元中的每一者可以存储至少一个位。例如，多个存储单元可以被称为多个存储区域，与至少一个位相对应的数据信号被输入或输出到该多个存储区域。
在根据本发明构思的实施例的存储设备10A中，存储器控制器200A可以包括眼图张开监测(EOM)电路300A，该EOM电路300A基于输入到非易失性存储器件100A或从非易失性存储器件100A输出的数据信号的图样(pattern)来执行EOM操作。然而，这仅仅是说明性的，本发明构思不限于此。例如，在根据本发明构思的实施例的存储设备10A中，EOM电路300A也可以应用于缓冲存储器400A。例如，EOM电路300A可以基于输入到缓冲存储器400A或从缓冲存储器400A输出的数据信号的图样来执行EOM操作。
存储器控制器200A可以控制存储设备10A的整体操作，具体地，可以基于EOM操作的结果确定非易失性存储器件100A的状态。例如，基于非易失性存储器件100A的状态，存储器控制器200A可以重新分配操作负载和/或可以控制待输入的数据信号或待输出的数据信号。
在根据本发明构思的实施例的存储设备10A中，数据信号可以包括具有不同输入/输出时间点的第一数据信号和第二数据信号。
当电源电压被施加到存储设备10A时，存储器控制器200A可以被引导以执行用于控制主机与非易失性存储器件100A之间通信的固件。例如，第一数据信号可以是在存储器控制器200A被引导时的输入/输出信号。第二数据信号可以是当在引导存储器控制器200A之后执行对非易失性存储器件100A的操作时的输入/输出信号。
在根据本发明构思的实施例的存储设备10A中，EOM电路300A可以基于第一数据信号的图样执行第一EOM操作，并且可以基于第二数据信号的图样执行第二EOM操作。存储器控制器200A可以将通过第一EOM操作生成的第一EOM信息与通过第二EOM操作生成的第二EOM信息进行比较。
在根据本发明构思的实施例的存储设备10A中，存储器控制器200A可以基于第一EOM信息和第二EOM信息的比较结果来确定至少一个存储器裸片M11至M1n或M21至M2n的状态，并且可以控制该存储器裸片。基于比较结果，存储器控制器200A可以向非易失性存储器件100A输入或从非易失性存储器件100A输出与第一数据信号和第二数据信号不同的第三数据信号。
当至少一个存储器裸片M11至M1n或M21至M2n中的一个存储器裸片劣化时，存储器控制器200A可以执行节流，直到该一个存储器裸片返回正常状态，或者可以用另一个存储器裸片的操作负载来替换和分配这一个存储器裸片的操作负载。
例如，至少一个存储器裸片M11至M1n或M21至M2n可以包括第一存储器裸片和第二存储器裸片。存储器控制器200A可以基于至少一个EOM操作的结果来确定第一存储器裸片的劣化程度和第二存储器裸片的劣化程度。
存储器控制器200A可以基于第一存储器裸片的劣化程度和第二存储器裸片的劣化程度来调整第一存储器裸片的第一操作负载和第二存储器裸片的第二操作负载。例如，当第一存储器裸片的劣化程度被确定为大于第二存储器裸片的劣化程度时，存储器控制器200A可以减小第一操作负载，并且可以增大第二操作负载。即，可以降低第一存储器裸片的操作负载。
根据本发明构思的实施例的存储设备10A可以包括缓冲存储器400A，缓冲存储器400A用作存储器控制器200A的工作存储器和/或高速缓存存储器。缓冲存储器400A可以存储由存储器控制器200A执行的代码或命令，并且可以存储由存储器控制器200A处理的数据。
存储器控制器200A可以控制主机与缓冲存储器400A之间的数据交换。或者，存储器控制器200A可以在缓冲存储器400A中临时存储用于控制非易失性存储器件100A的系统数据。例如，存储器控制器200A可以将从主机输入的数据临时存储在缓冲存储器400A中，并且可以将该数据发送到非易失性存储器件100A。
例如，缓冲存储器400A可以被实现为动态随机存取存储器(DRAM)或静态随机存取存储器(SRAM)，例如，双倍数据速率同步动态随机存取存储器(DDR SDRAM)、DDR4 SDRAM、低功率双倍数据速率4(LPDDR4)SDRAM、图形双倍数据速率(GDDR)SDRAM、低功率DDR(LPDDR)或Rambus动态随机存取存储器(RDRAM)。
图1所示的存储设备10A的配置和结构仅仅是说明性的，而不是限制性的。例如，非易失性存储器件100A可以以各种方式布置，并且缓冲存储器400A可以与存储设备10A的外部连接。
图2A和图2B是示意性地示出根据本发明构思的实施例的包括存储设备的系统的框图。
参考图2A和图2B，主机-存储系统1可以包括主机20和存储设备10。此外，存储设备10可以包括非易失性存储器件100和存储器控制器200。
根据本发明构思的实施例，主机20可以包括主机控制器21和主机存储器22。主机存储器22可以用作缓冲存储器，用于临时存储待发送到存储设备10的数据或者从存储设备10发送的数据。
例如，主机控制器21和主机存储器22可以被实现为单独的半导体芯片。或者，在本发明构思的一些实施例中，主机控制器21和主机存储器22可以集成在同一半导体芯片上。主机控制器21可以是应用处理器中包括的多个模块中的任一模块，并且应用处理器可以被实现为片上系统(SOC)。此外，主机存储器22可以是设置在应用处理器中的嵌入式存储器，或者是设置在应用处理器外部的非易失性存储器或者存储器模块。
主机控制器21可以管理将主机存储器22的缓冲区的数据(例如，写入数据)存储在非易失性存储器件100中的操作或者将非易失性存储器件100的数据(例如，读取数据)存储在主机存储器22的缓冲区中的操作。
参考图2A，存储器控制器200可以包括主机接口211、控制器接口212和中央处理器(CPU)213。此外，存储器控制器200还可以包括闪存转换层(FTL)214、数据包管理器(PCKMNG)215、缓冲存储器(BUF MEM)216、纠错码引擎(ECC ENG)217和高级加密标准引擎(AESENG)218。存储器控制器200还可以包括闪存转换层(FTL)214被加载到其中的工作存储器，并且可以通过由CPU 213执行闪存转换层214来控制非易失性存储器件100的数据写入和读取操作。
主机接口211可以向主机20发送数据包和从主机20接收数据包。从主机20向主机接口211发送的数据包可以包括命令、待写入非易失性存储器件100的数据等，并且从主机接口211向主机20发送的数据包可以包括对命令的响应、待从非易失性存储器件100读取的数据等。控制器接口212可以向非易失性存储器件100发送待写入非易失性存储器件100的数据，或者可以接收待从非易失性存储器件100读取的数据。控制器接口212可以被实现为符合诸如切换(Toggle)或开放NAND闪存接口(ONFI)的标准协议。
闪存转换层214可以执行诸如地址映射、损耗均衡和垃圾收集的各种操作。地址映射操作可以是将从主机20接收的逻辑地址变为用于在非易失性存储器件100中实际存储数据的物理地址的操作。损耗均衡操作可以是用于通过确保非易失性存储器件100中的块被均匀地使用来防止特定块的过度劣化的技术，并且可以通过例如用于平衡物理块的擦除计数的固件技术来实现。垃圾收集操作可以是用于通过将污积块(dirty block)中的有效数据复制到擦除块然后擦除该污积块来确保非易失性存储器件100中的可用容量的技术。
数据包管理器215可以根据与主机20协商的接口协议生成数据包，或者可以从自主机20接收的数据包中解析各种类型的信息。此外，缓冲存储器216可以临时存储待写入非易失性存储器件100的数据或从非易失性存储器件100读取的数据。缓冲存储器216可以设置在存储器控制器200中，但是可以设置在存储器控制器200的外部。例如，缓冲存储器216可以具有与图1所示的缓冲存储器400A相对应的配置。然而，这仅仅是说明性的，本发明构思不限于此。
ECC引擎217可以对从非易失性存储器件100读取的读取数据执行错误检测和纠正功能。例如，ECC引擎217可以为待写入非易失性存储器件100的写入数据生成奇偶校验位，并且所生成的奇偶校验位可以与写入数据一起存储在非易失性存储器件100中。当从非易失性存储器件100读取数据时，ECC引擎217可以使用与读取数据一起从非易失性存储器件100读取的奇偶校验位来纠正该读取数据中的错误，并且可以输出纠错后的读取数据。
AES引擎218可以使用对称密钥算法对输入到存储器控制器200的数据执行加密操作或解密操作中的至少一者。
参考图2B，根据本发明构思的实施例的存储设备10可以将EOM电路(EOM CKT)300A应用于存储器控制器200的控制器接口电路210。因此，可以在不添加和/或不改变电路的情况下使用现有电路来实时确定非易失性存储器件100的状态。例如，由EOM电路300A获取的EOM信息可以存储在EOM存储器(EOM MEM)320中。存储在EOM存储器320中的EOM信息可以用于确定非易失性存储器件100的状态。
根据本发明构思的实施例的存储设备10可以包括：应用于存储器控制器200的主机接口211的第一EOM电路(1st EOM CKT)221，以及存储由第一EOM电路221获取的数据的第一EOM存储器(1st EOM MEM)222。应用于控制器接口电路210的EOM电路300A可以区别于应用于主机接口211的第一EOM电路221。第一EOM电路221可以执行如下操作：该操作用以补偿从主机20施加的信号的失真，所述主机20向存储器控制器200发送数据包或从存储器控制器200接收数据包。
如上所述，根据本发明构思的实施例的存储设备10可以使用EOM电路300A来确定缓冲存储器的状态。然而，这仅仅是说明性的，本发明构思不限于此。例如，存储设备10还可以包括第一EOM电路221和与用于确定缓冲存储器的状态的EOM电路300A不同的第二EOM电路。
图3A是示意性地示出根据本发明构思的实施例的存储设备的框图。
参考图3A，存储设备10A可以包括非易失性存储器件100A和存储器控制器200A。非易失性存储器件100A可以与图2A和图2B的非易失性存储器件100相对应，并且存储器控制器200A可以与图2A和图2B的存储器控制器200相对应。
非易失性存储器件100A可以包括至少一个存储器裸片。该至少一个存储器裸片可以包括第一控制引脚、存储器接口电路110、控制逻辑电路120和存储单元阵列130，该第一控制引脚包括第一引脚P11、第二引脚P12、第三引脚P13、第四引脚P14、第五引脚P15、第六引脚P16、第七引脚P17和第八引脚P18。
存储器接口电路110可以通过第一引脚P11从存储器控制器200A接收芯片使能信号nCE。存储器接口电路110可以根据芯片使能信号nCE通过第二至第八引脚P12至P18向存储器控制器200A发送信号和从存储器控制器200A接收信号。例如，当芯片使能信号nCE处于使能状态(例如，低电平)时，存储器接口电路110可以通过第二至第八引脚P12至P18向存储器控制器200A发送信号和从存储器控制器200A接收信号。
存储器接口电路110可以通过第二至第四引脚P12至P14从存储器控制器200A接收命令锁存使能信号CLE、地址锁存使能信号ALE和写入使能信号nWE。存储器接口电路110可以通过第七引脚P17从存储器控制器200A接收数据信号DQ，或者向存储器控制器200A发送数据信号DQ。可以通过数据信号DQ传输命令CMD、地址ADDR和数据DATA。例如，数据信号DQ可以通过多条数据信号线传输。在此情况下，第七引脚P17可以包括分别与多个数据信号DQ相对应的多个引脚。
存储器接口电路110可以基于写入使能信号nWE的切换时间点，从在命令锁存使能信号CLE的使能区间(例如，高电平状态)中接收的数据信号DQ获得命令CMD。存储器接口电路110可以基于写入使能信号nWE的切换时间点，从在地址锁存使能信号ALE的使能区间(例如，高电平状态)中接收的数据信号DQ获得地址ADDR。
例如，写入使能信号nWE可以保持在静态(例如，高电平或低电平)，并且可以在高电平与低电平之间切换。例如，写入使能信号nWE可以在发送命令CMD或地址ADDR的区间中切换。因此，存储器接口电路110可以基于写入使能信号nWE的切换时间点获得命令CMD或地址ADDR。
存储器接口电路110可以通过第五引脚P15从存储器控制器200A接收读取使能信号nRE。存储器接口电路110可以通过第六引脚P16从存储器控制器200A接收数据选通信号DQS，或者向存储器控制器200A发送数据选通信号DQS。
在非易失性存储器件100A的数据(DATA)输出操作中，存储器接口电路110可以在输出数据DATA之前通过第五引脚P15接收切换的读取使能信号nRE。存储器接口电路110可以基于读取使能信号nRE的切换来生成切换的数据选通信号DQS。例如，存储器接口电路110可以基于读取使能信号nRE的切换开始时间，生成在预定延迟之后开始切换的数据选通信号DQS。存储器接口电路110可以基于数据选通信号DQS的切换时间点发送包括数据DATA的数据信号DQ。因此，数据DATA可以与数据选通信号DQS的切换时间点对齐，并被发送到存储器控制器200A。
在非易失性存储器件100A的数据(DATA)输入操作中，当从存储器控制器200A接收到包括数据DATA的数据信号DQ时，存储器接口电路110可以连同数据DATA一起从存储器控制器200A接收切换的数据选通信号DQS。存储器接口电路110可以基于数据选通信号DQS的切换时间点从数据信号DQ中获得数据DATA。例如，存储器接口电路110可以在数据选通信号DQS的上升沿和下降沿对数据信号DQ进行采样，并获得数据DATA。
存储器接口电路110可以通过第八引脚P18向存储器控制器200A发送就绪/忙碌输出信号nR/B。存储器接口电路110可以通过就绪/忙碌输出信号nR/B向存储器控制器200A发送非易失性存储器件100A的状态信息。当正在非易失性存储器件100A中执行操作时，存储器接口电路110可以向存储器控制器200A发送指示忙碌状态的就绪/忙碌输出信号nR/B。当在非易失性存储器件100A中未执行操作或完成操作时，存储器接口电路110可以向存储器控制器200A发送指示就绪状态的就绪/忙碌输出信号nR/B。
控制逻辑电路120可以控制非易失性存储器件100A的所有操作。控制逻辑电路120可以接收从存储器接口电路110获取的命令/地址CMD/ADDR。控制逻辑电路120可以响应于接收到的命令/地址CMD/ADDR，生成用于控制非易失性存储器件100A的其他组件的控制信号。例如，控制逻辑电路120可以生成用于将数据DATA编程到存储单元阵列130或者从存储单元阵列130读取数据DATA的各种控制信号。
存储单元阵列130可以在控制逻辑电路120的控制下存储从存储器接口电路110获取的数据DATA。存储单元阵列130可以在控制逻辑电路120的控制下将所存储的数据DATA输出到存储器接口电路110。存储单元阵列130可以包括多个存储单元。例如，多个存储单元可以是闪存单元。
存储器控制器200A可以包括第二控制引脚、控制器接口电路210、EOM电路300A和EOM存储器320，该第二控制引脚包括第一引脚P21、第二引脚P22、第三引脚P23、第四引脚P24、第五引脚P25、第六引脚P26、第七引脚P27和第八引脚P28。第一至第八引脚P21至P28可以与非易失性存储器件100A的第一至第八引脚P11至P18相对应。
控制器接口电路210可以通过第一引脚P21向非易失性存储器件100A发送芯片使能信号nCE。控制器接口电路210可以通过第二至第八引脚P22至P28向非易失性存储器件100A发送信号和从非易失性存储器件100A接收信号，该非易失性存储器件100A是通过芯片使能信号nCE选择的。
控制器接口电路210可以通过第二至第四引脚P22至P24向非易失性存储器件100A发送命令锁存使能信号CLE、地址锁存使能信号ALE和写入使能信号nWE。控制器接口电路210可以通过第七引脚P27向非易失性存储器件100A发送数据信号DQ或从非易失性存储器件100A接收数据信号。
控制器接口电路210可以连同切换的写入使能信号nWE一起向非易失性存储器件100A发送包括命令CMD或地址ADDR的数据信号DQ。控制器接口电路210可以通过发送具有使能状态的命令锁存使能信号CLE来向非易失性存储器件100A发送包括命令CMD的数据信号DQ，并且可以通过发送具有使能状态的地址锁存使能信号ALE向非易失性存储器件100A发送包括地址ADDR的数据信号DQ。
控制器接口电路210可以通过第五引脚P25向非易失性存储器件100A发送读取使能信号nRE。控制器接口电路210可以通过第六引脚P26从非易失性存储器件100A接收数据选通信号DQS或向非易失性存储器件100A发送数据选通信号DQS。
在非易失性存储器件100A的数据(DATA)输出操作中，控制器接口电路210可以生成切换的读取使能信号nRE，并向非易失性存储器件100A发送读取使能信号nRE。例如，在输出数据DATA之前，控制器接口电路210可以生成从静态(例如，高电平或低电平)变为切换状态的读取使能信号nRE。因此，非易失性存储器件100A可以基于读取使能信号nRE生成切换的数据选通信号DQS。控制器接口电路210可以连同切换的数据选通信号DQS一起从非易失性存储器件100A接收包括数据DATA的数据信号DQ。控制器接口电路210可以基于数据选通信号DQS的切换时间点从数据信号DQ中获得数据DATA。
在非易失性存储器件100A的数据(DATA)输入操作中，控制器接口电路210可以生成切换的数据选通信号DQS。例如，在发送数据DATA之前，控制器接口电路210可以生成从静态(例如，高电平或低电平)变为切换状态的数据选通信号DQS。控制器接口电路210可以基于数据选通信号DQS的切换时间点向非易失性存储器件100A发送包括数据DATA的数据信号DQ。此外，控制器接口电路210可以连同数据信号DQ一起向非易失性存储器件100A发送数据选通信号DQS和其他信号，该其他信号可以用于实时获取用于确定存储器裸片在操作期间的状态的EOM信息。
控制器接口电路210可以通过第八引脚P28从非易失性存储器件100A接收就绪/忙碌输出信号nR/B。控制器接口电路210可以基于就绪/忙碌输出信号nR/B来确定非易失性存储器件100A的状态信息。
根据本发明构思的实施例的存储设备10A的存储器控制器200A可以包括执行至少一个EOM操作的眼图张开监测(EOM)电路300A。例如，EOM电路300A可以通过累积在第一控制引脚与第二控制引脚之间发送或接收的信号当中的输入到至少一个存储器裸片的数据信号DQ或从至少一个存储器裸片输出的数据信号DQ来获取EOM信息。即，EOM电路300A可以从在存储器接口电路110与控制器接口电路210之间传输的数据信号DQ中获取EOM信息。然而，这仅仅是说明性的，本发明构思不限于此。例如，可以从累积的数据选通信号DQS和输入到存储器裸片或从存储器裸片输出的其他信号中获取EOM信息。
当存储器控制器200A被引导时，EOM电路300A可以通过执行第一EOM操作来获取第一EOM信息。当在第一EOM操作完成之后对至少一个存储器裸片执行操作时，EOM电路300A可以通过执行第二EOM操作来获取第二EOM信息。然而，这仅仅是说明性的，本发明构思不限于此。例如，根据本发明构思的实施例的存储器控制器200A可以获取第二EOM信息，然后可以执行数据训练，以在第二EOM操作之后另外地获取EOM信息。
所获取的EOM信息可以被存储在EOM存储器320中。存储器控制器200A可以基于存储在EOM存储器320中的EOM信息来执行数据训练。此外，存储器控制器200A可以基于EOM信息来确定存储器裸片的状态。例如，存储器控制器200A可以通过对准数据信号DQ和数据选通信号DQS来提高EOM信息的可靠性，并且可以根据基于EOM信息确定的存储器裸片的状态来控制包括在非易失性存储器件100A中的至少一个存储器裸片。
根据本发明构思的实施例的存储设备10A可以在操作期间利用仅在存储器控制器200A被引导时使用的EOM电路300A。存储设备10A可以将在存储器控制器200A的引导期间获取的第一EOM信息与在操作期间获取的第二EOM信息进行比较，以确定包括在非易失性存储器件100A中的至少一个存储器裸片的劣化程度。
存储设备10A可以基于所确定的至少一个存储器裸片的劣化程度对相应的存储器裸片执行节流，或者可以用另一个存储器裸片的操作负载来替换和分配该相应的存储器裸片的操作负载。
例如，当相应的存储器裸片的劣化程度是可校正程度时，可以对相应的存储器裸片执行节流，并且可以通过对相应的存储器裸片执行劣化校正来再次执行操作。在此情况下，存储器裸片的节流可以执行预定时间段和/或直到存储器裸片可以正常操作。即，可以继续使用相同的存储器裸片。当相应的存储器裸片的劣化程度是不可校正的程度时，可以对另一个存储器裸片执行相应的存储器裸片的操作负载。即，可以不使用具有不可校正程度的存储器裸片。
根据本发明构思的实施例的存储设备10A中包括的存储器控制器200A可以将具有严重劣化程度的存储器裸片的操作暂停预定时间段，或者可以执行调整工作电压和/或工作频率。
在被确定为具有严重劣化程度的存储器裸片中，可以执行额外的EOM操作，以在经过了预定时间段之后再次获取EOM信息。当基于重新获取的EOM信息确定相应的存储器裸片恢复到正常状态时，可以控制相应的存储器裸片在与正常存储器裸片相同的基础上进行操作。然而，这仅仅是说明性的，本发明构思不限于此。例如，被确定为具有严重劣化程度的存储器裸片可以被控制为在经过了预定时间段之后在与正常存储器裸片相同的基础上进行操作，而无需执行额外的EOM操作。
在此情况下，可以通过将包括在重新获取的EOM信息中的参数中的至少一个参数与包括在初始EOM信息中的参数进行比较，来确定相应的存储器裸片是否恢复到正常状态。例如，当包括在重新获取的EOM信息中的至少一个参数的大小为包括在初始EOM信息中的参数的大小的大约90％到100％或者高于包括在初始EOM信息中的参数的大小时，可以确定存储器裸片恢复到正常状态。即，当包括在重新获取的EOM信息中的至少一个参数满足预定阈值标准时，可以确定存储器裸片恢复到正常状态。然而，用于确定存储器裸片是否恢复到正常状态的标准不限于上述范围，并且存储器裸片是否处于正常状态可以按照需要根据其他标准来确定。
根据本发明构思的实施例的存储设备10A可以针对每个存储器裸片实时检查非易失性存储器件100A的状态，同时最小化附加配置。
然而，本发明构思的存储设备10A的配置不限于图3A所示的配置。例如，存储设备10A还可以包括用于发送和接收附加信号的多个引脚。此外，存储器控制器200A还可以包括主机接口电路，该主机接口电路从主机接收外部信号，并且与图2A的主机接口211相对应。图3A的存储设备10A可以包括作为单独组件的EOM电路300A和控制器接口电路210，但是本发明构思不限于此。
图3B是示意性地示出根据本发明构思的另一实施例的存储设备的框图。
参考图3B，根据本发明构思的实施例的第一存储设备(SSD 1)10-1可以不管主机20如何都与第二存储设备(SSD 2)10-2通信。例如，第一存储设备10-1可以与第二存储设备10-2连接以彼此交换数据。即，第一存储设备10-1和第二存储设备10-2可以彼此直接通信。然而，这仅仅是说明性的，本发明构思不限于此。第一存储设备10-1和第二存储设备10-2可以通过主机20彼此交换数据。
第一存储设备10-1和第二存储设备10-2交换数据的路径可以根据连接第一存储设备10-1和第二存储设备10-2的接口(I/F)220-1和220-2的状态而变化。在此情况下，本发明构思中的可以使用EOM信息确定第一存储设备10-1和第二存储设备10-2中的每一者的状态的特征可以应用于连接第一存储设备10-1和第二存储设备10-2的接口220-1和220-2。
例如，包括在第一存储设备10-1中的第一接口220-1和包括在第二存储设备10-2中的第二接口220-2可以分别包括如下EOM电路：该EOM电路用于基于在第一存储设备10-1与第二存储设备10-2之间传输的数据获取EOM信息，并检查第一接口220-1的状态和第二接口220-2的状态。
因此，根据本发明构思的实施例的第一存储设备10-1和第二存储设备10-2可以根据彼此之间的通信获取EOM信息，以检查第一接口220-1的状态和第二接口220-2的状态。第一存储设备10-1和第二存储设备10-2可以基于所获取的EOM信息来确定是彼此直接交换数据还是通过主机20发送和接收数据。
图4是示出根据本发明构思的实施例的可应用于存储设备的3DV-NAND结构的视图。
参考图4，当存储设备的非易失性存储器件可以被实现为3D V-NAND型闪存时，构成包括在非易失性存储器件中的至少一个存储器裸片的多个存储区域可以分别由如图4所示的存储块的等效电路来表示。
图4所示的存储块BLKi可以表示以三维结构形成在衬底上的三维存储块。例如，包括在存储块BLKi中的多个存储器NAND串可以在垂直于衬底的方向上形成。
参考图4，存储块BLKi可以包括连接在位线BL1、BL2和BL3与公共源极线CSL之间的多个存储器NAND串NS11、NS12、NS13、NS21、NS22、NS23、NS31、NS32和NS33。多个存储器NAND串NS11至NS33中的每一者可以包括串选择晶体管SST、多个存储单元MC1、MC2、MC3、MC4、MC5、MC6、MC7和MC8以及接地选择晶体管GST。尽管在图4中示出了多个存储器NAND串NS11至NS33中的每一者包括八个存储单元MC1、MC2......MC8，但是本发明构思不限于此。
串选择晶体管SST可以连接到与其相对应的串选择线SSL1、SSL2和SSL3。多个存储单元MC1、MC2......MC8可以分别连接到与其相对应的栅极线GTL1、GTL2、GTL3、GTL4、GTL5、GTL6、GTL7和GTL8。栅极线GTL1、GTL2......GTL8可以与字线相对应，并且栅极线GTL1，GTL2......GTL8中的部分栅极线可以与虚设字线相对应。接地选择晶体管GST可以连接到与其相对应的接地选择线GSL1、GSL2和GSL3。串选择晶体管SST可以连接到与其相对应的位线BL1、BL2和BL3，接地选择晶体管GST可以连接到公共源极线CSL。
具有相同高度的字线(例如，WL1)可以被共同地连接，并且接地选择线GSL1、GSL2和GSL3以及串选择线SSL1、SSL2和SSL3可以彼此分开。在图4中，存储块BLKi被示为与八条栅极线GTL1、GTL2......GTL8和三条位线BL1、BL2、BL3连接，但是本发明构思不限于此。
图5是示意性地示出根据本发明构思的实施例的存储设备中包括的EOM电路的视图。
参考图5，根据本发明构思的实施例的存储设备中包括的EOM电路可以包括彼此并联连接的模拟前端(AFE)301、第一电路302和第二电路303，以及接收第一电路302和第二电路303的输出作为输入的比较器(COMP)304。图5的EOM电路仅仅是说明性的，本发明构思的EOM电路的结构不限于图5所示的结构。例如，EOM电路可以被实现为采样器、均衡器、时钟和数据恢复电路、锁相环、解码器等。
EOM电路可以基于输入到至少一个存储器裸片的信号或从至少一个存储器裸片输出的信号来测量眼图。例如，EOM电路可以将互补输入电压与对应于互补参考电压的目标参考电压进行比较。输入电压可以是期望测量眼图的至少一个存储器裸片的预定点处的电压。
AFE 301可以接收模拟数据信号，并且可以将模拟数据信号转换成可以由EOM电路处理的数字信号。第一电路302和第二电路303中的一者可以以时间为单位延迟AFE 301的输出信号。例如，第二电路303可以延迟AFE301的输出信号。
比较器304可以从第一电路302接收输入电压，并且可以从第二电路303接收目标参考电压。比较器304可以将输入电压与延迟的目标参考电压进行比较。比较器304可以对预定时间段内的采样输出值的结果值进行计数，并输出结果值。
因此，EOM电路可以基于输入到至少一个存储器裸片的数据信号或从至少一个存储器裸片输出的数据信号来测量眼图。测量到的眼图可以包括用于控制相应存储器裸片的EOM信息。
图6是示意性地示出根据本发明构思的实施例的通过在存储设备中累积数据信号形成的眼图的视图。
参考图6，眼图可以是信号的累积，使得高值和低值在一个数据信号中彼此交叉。EOM信息可以是与通过EOM操作获取的眼图中包括的眼的特性相关的信息。
例如，EOM信息可以包括眼的上升时间(RT)或下降时间(FT)、抖动(zitter)(ZT)、眼高(EH)或眼宽(EW)。
EOM信息可以根据工艺、电压、温度(PVT)条件而变化。然而，这仅仅是说明性的，本发明构思不限于此。例如，EOM信息可以根据存储器裸片在操作期间的操作负载而变化。根据本发明构思的实施例的存储设备可以基于从EOM操作获得的EOM信息来确定输入/输出信号的状态，并且可以校正信号被输入/输出到的存储器裸片的劣化程度。例如，用于校正存储器裸片的劣化程度的信号可以包括数据信号，但是本发明构思不限于此。
当有足够的关于PVT条件的信息时，可以通过从中推断EOM信息来确定存储器裸片的状态。根据本发明构思的实施例的存储设备可以通过额外使用温度信息和/或电压信息来更准确地确定存储器裸片的劣化程度。
在根据本发明构思的实施例的控制存储设备的方法中，可以使用眼图的特征(特别是温度特性)来确定存储设备内部的存储器裸片的状态，并且可以通过具有相对足够的操作负载的另一个存储器裸片来重新分配操作负载。因此，可以防止可能发生在可能未处于完好状态的劣化存储器裸片中的错误操作和数据污染。
图7是示出根据本发明构思的实施例的根据存储设备中的温度的眼图差异的视图。
参考图7，存储设备10可以包括非易失性存储器件100和存储器控制器200。存储设备10可以支持多个通道CH1至CHm，并且非易失性存储器件100和存储器控制器200可以通过多个通道CH1至CHm连接。例如，存储设备10可以被实现为固态硬盘(SSD)。
非易失性存储器件100可以包括至少一个存储器裸片NVM11至NVMmn。至少一个存储器裸片NVM11至NVMmn可以通过与其相对应的线路与多个通道CH1至CHm之一连接。例如，至少一个存储器裸片NVM11至NVM1n可以通过线路W11至W1n与第一通道CH1连接，并且至少一个存储器裸片NVM21至NVM2n可以通过线路W21至W2n与第二通道CH2连接。此外，至少一个存储器裸片NVMm1至NVMmn可以通过线路Wm1至Wmn与第m通道CHm连接。
在本发明构思的实施例中，至少一个存储器裸片NVM11至NVMmn可以根据来自存储器控制器200的单独命令进行操作，但是本发明构思不限于此。
存储器控制器200可以通过多个通道CH1至CHm向非易失性存储器件100发送信号和从非易失性存储器件100接收信号。例如，存储器控制器200可以通过通道CH1至CHm向非易失性存储器件100发送命令CMDa至CMDm、地址ADDRa至ADDRm和数据DATAa至DATAm，或者可以通过通道CH1至CHm从非易失性存储器件100接收数据DATAa至DATAm。
存储器控制器200可以通过通道CH1至CHm中的每一者来选择存储器裸片NVM11至NVMmn中的与相应通道连接的存储器裸片，并且可以向所选择的存储器裸片发送信号和从所选择的存储器裸片接收信号。例如，存储器控制器200可以在存储器裸片NVM11至NVMmn中选择与第一通道CH1连接的第一存储器裸片NVM11。存储器控制器200可以通过第一通道CH1向第一存储器裸片NVM11发送命令CMDa、地址ADDRa和数据DATAa，或者可以从第一存储器裸片NVM11接收数据DATAa。
存储器控制器200可以通过不同的通道并行地向非易失性存储器件100发送信号和从非易失性存储器件100接收信号。例如，存储器控制器200可以通过第二通道CH2向非易失性存储器件100发送命令CMDb，同时通过第一通道CH1向非易失性存储器件100发送命令CMDa。例如，存储器控制器200可以通过第二通道CH2从非易失性存储器件100接收数据DATAb，同时通过第一通道CH1从非易失性存储器件100接收数据DATAa。
存储器控制器200可以控制非易失性存储器件100的整体操作。存储器控制器200可以向通道CH1至CHm发送信号，以控制与通道CH1至CHm连接的至少一个存储器裸片NVM11至NVMmn中的每一者。例如，存储器控制器200可以通过第一通道CH1发送命令CMDa和地址ADDRa，以控制至少一个存储器裸片NVM11至NVMmn中的选定存储器裸片。
至少一个存储器裸片NVM11至NVMmn中的每一者可以在存储器控制器200的控制下进行操作。例如，第一存储器裸片NVM11可以根据通过第一通道CH1提供的命令CMDa和地址ADDRa对数据DATAa进行编程。例如，第二存储器裸片NVM21可以根据通过第二通道CH2提供的命令CMDb和地址ADDRb来读取数据DATAb，并且可以将读取到的数据DATAb发送到存储器控制器200。
图7示出了非易失性存储器件100通过m个通道与存储器控制器200通信，并且非易失性存储器件100可以包括与每个通道相对应的n个非易失性存储器件。然而，通道的数量和与通道中的一个通道连接的存储器裸片的数量可以不同地改变。
在图7中，(a)可以是在具有低温状态(例如，大约-25℃的温度)的存储器裸片NVM1n中测量的眼图。在图7中，(b)可以是在具有室温状态(例如，大约25℃的温度)的存储器裸片NVM2n中测量的眼图。在图7中，(c)可以是在具有高温状态(例如，大约85℃的温度)的存储器裸片NVMmn中测量的眼图。然而，图7中的(a)至(c)的眼图仅仅是说明性的。例如，本发明构思中的存储器裸片的眼图不限于所示的那些。
如上所述，眼图可能会依据存储器裸片NVM11至NVMmn中的每一者的温度而出现不同。例如，随着存储器裸片NVM11至NVMmn的温度升高，眼的尺寸可以减小。例如，在低温状态下测量的(a)的眼图中的眼宽EWa和眼高EHa可以大于在室温下测量的(b)的眼图中的眼宽EWb和眼高EHb。此外，在高温状态下测量的(c)的眼图中的眼宽EWc和眼高EHc可以小于在室温下测量的(b)的眼图中的眼宽EWb和眼高EHb。在高温状态下测量的(c)的眼图中的眼宽EWc和眼高EHc甚至可以比在低温状态下测量的(a)的眼图中的眼宽EWa和眼高Eha还小。
然而，这仅仅是说明性的，本发明构思不限于此。例如，存储器裸片NVM11至NVMmn中的每一者的温度和眼图之间的关系可以依据存储器裸片NVM11至NVMmn的工艺和设计因素而变化。例如，在低温状态下测量的(a)的眼图中的眼宽EWa可以大于在室温状态下测量的(b)的眼图中的眼宽EWb，而(a)的眼图中的眼高EHa可以小于(b)的眼图中的眼高EHb。
此外，存储器裸片NVM11至NVMmn的眼图可以被测量为具有不同的趋势。此外，一般来说，假设存储器裸片NVM11至NVMmn在接近存储器控制器200被引导时的温度的室温下操作得最好。因此，当存储器控制器200被引导时，存储器裸片NVM11至NVMmn的状态可以是用于确定存储器裸片NVM11至NVMmn在操作期间的状态的标准。即，存储器裸片NVM11至NVMmn的引导状态可以用作与存储器裸片NVM11至NVMmn的操作状态进行比较的基线。
图8是示意性地示出根据本发明构思的实施例的通过在存储设备中累积数据信号形成的眼图的视图。
在根据本发明构思的实施例的存储设备中，输入/输出信号的形状可以根据信号的传送(signaling)方法而变化。因此，由EOM电路测量的眼图也可以根据信号的传送方法而变化。待存储的EOM信息的量可以根据测量到的眼图而变化。
例如，图6所示的眼图可以是以不归零(NRZ)方案传输的信号中的眼图。在此情况下，眼图可以包括眼，并且可以基于关于眼的EOM信息来确定数据信号输入/输出到的存储器裸片的状态。
参考图8，使用四级脉冲幅度调制(PAM-4)方案传输的信号的眼图可以包括三个眼E1、E2和E3。存储设备中的输入/输出信号可以使用诸如PAM-3或PAM-5的传送方法来传输。在此情况下，测量到的眼图可以不同于图8所示的眼图。例如，眼图可以包括三个或五个眼。
三个眼E1、E2和E3均可以包括不同的EOM信息。例如，第一眼E1可以具有第一眼高EH1和第一眼宽EW1，第二眼E2可以具有第二眼高EH2和第二眼宽EW2，第三眼E3可以具有第三眼高EH3和第三眼宽EW3。
存储器控制器可以将三个眼E1、E2和E3中的每个眼的EOM信息存储在EOM存储器中。在此情况下，可以使用一些所存储的EOM信息来确定存储器裸片的状态。
例如，存储器控制器可以基于通过累积存储器裸片的输入/输出信号而测量到的眼图中形成的多个眼中的至少一个眼的EOM信息来确定存储器裸片的状态。
例如，存储器控制器可以基于通过累积输入/输出信号而测量到的眼图中形成的多个眼中具有最大尺寸的眼的EOM信息来确定存储器裸片的状态。然而，这仅仅是说明性的，本发明构思不限于此。例如，存储器控制器可以基于三个眼E1、E2和E3中具有最小尺寸的眼的EOM信息来确定存储器裸片的状态。此外，存储器控制器可以通过使用三个眼E1、E2和E3中的每个眼的EOM信息的平均值或者三个眼E1、E2和E3中的至少两个眼的EOM信息的偏差来确定存储器裸片的状态。在图8所示的三个眼E1、E2和E3中，第一个眼E1具有最大尺寸，第三个眼E3具有最小尺寸，但是这仅仅是说明性的，本发明构思不限于此。
图9是示出根据本发明构思的实施例的控制存储设备的方法的流程图。
参考图9，根据本发明构思的实施例的控制存储设备的方法可以包括在存储器控制器被引导时对至少一个存储器裸片执行第一EOM操作(S100)。即，可以在存储器控制器被引导时获取第一EOM信息。通过第一EOM操作获得的第一EOM信息可以被存储在存储器控制器中包括的EOM存储器中。
在第一EOM操作完成之后，当对至少一个存储器裸片执行操作时，存储设备可以通过累积输入到至少一个存储器裸片的输入端或从至少一个存储器裸片的输出端输出的信号来执行第二EOM操作(S110)。即，可以在对至少一个存储器裸片执行操作时获取第二EOM信息。
存储器控制器可以不对输入到至少一个存储器裸片或从至少一个存储器裸片输出的所有数据信号执行第二EOM操作。例如，存储器控制器可以在通过第一EOM操作获得的第一EOM信息中选择与具有最大眼尺寸和/或最小眼尺寸的眼图相对应的数据信号。存储器控制器可以对所选择的数据信号执行第二EOM操作。例如，参考图8，存储器控制器可以对与第一眼E1或第三眼E3的眼图相对应的数据信号执行第二EOM操作。
根据本发明构思的实施例的存储设备可以将存储在EOM存储器中的第一EOM信息与通过第二EOM操作获得的第二EOM信息进行比较(S120)，并且可以基于比较的结果确定在其中执行EOM操作的存储器裸片的状态。
在此情况下，第一EOM信息可以是与存储器裸片的正常状态相对应的参考信息，第二EOM信息可以是与存储器裸片的当前状态相对应的实时信息。例如，存储设备中包括的存储器控制器可以仅使用第一EOM信息和第二EOM信息来确定存储器裸片的状态。在此情况下，存储器控制器可以不使用温度信息来确定存储器裸片的状态。
在根据本发明构思的实施例的控制存储设备的方法中，存储器控制器可以确定第二EOM信息是否超过预定阈值水平(S130)。例如，预定阈值水平可以与当执行存储器裸片的特定操作(例如，读取操作、写入操作、擦除操作等)时可能出现问题的劣化程度相对应。
例如，存储器控制器可以确定存储器裸片是否已经劣化到在执行操作时可能出现问题的程度。当存储器裸片中不存在劣化问题时，存储器裸片可以继续操作(S190)。
当第二EOM信息超过预定阈值水平时，存储器控制器可以确定存储器裸片的劣化校正是否可能(S140)。
当确定存储器裸片的劣化校正不可能时，可以确定所有其他存储器裸片是否已经劣化到等于或大于预定阈值水平的程度(S150)。当不是所有其他存储器裸片都劣化到等于或大于预定阈值水平的程度时，根据本发明构思的实施例的存储设备可以用另一个存储器裸片的操作负载来替换和分配该存储器裸片的操作负载(S160)。
当所有存储器裸片的劣化程度等于或大于预定阈值水平时，存储器控制器可以停止操作一段时间，直到至少一个存储器裸片返回正常状态，而不执行主机请求的操作(S180)。即，存储器裸片可以停止操作，直到它们中的至少一个返回到正常状态。
当相应的存储器裸片的劣化校正是可能的时，存储器控制器可以对存储器裸片执行节流(S170)。存储器控制器可以调整输入电压值或工作频率，以稳定存储器裸片或至少一个存储器裸片的操作状态。
根据本发明构思的实施例的存储设备中包括的存储器控制器可以根据S100至S190，基于至少一个存储器裸片的状态来控制存储设备中包括的存储器裸片的操作。
图10是示出根据另一实施例的控制存储设备的方法的流程图。
参考图10，根据本发明构思的实施例的控制存储设备的方法可以包括在存储器控制器被引导时对至少一个存储器裸片执行第一EOM操作以获取第一EOM信息，并使用传感器获取第一温度信息(S200)。第一EOM信息和第一温度信息可以存储在存储器控制器中包括的EOM存储器中。
在第一EOM操作完成之后，在对至少一个存储器裸片执行操作时，存储设备可以通过累积输入到至少一个存储器裸片的输入端或从至少一个存储器裸片的输出端输出的信号来执行第二EOM操作，并且可以获取第二温度信息(S210)。在此情况下，可以获取第二EOM信息和第二温度信息。
在根据本发明构思的实施例的存储设备中，存储器控制器可以比较第一EOM信息和第二EOM信息(S220)。此外，存储设备可以比较第一温度信息和第二温度信息(S230)。例如，根据本发明构思的实施例的存储设备中包括的存储器控制器可以在S220中确定存储器裸片的劣化程度，并且在S230中参照存储器裸片的温度信息更准确地确定存储器裸片的状态。
存储器控制器可以基于比较的结果来确定存储器裸片的状态(S240)，并且可以根据存储器裸片的状态来控制存储器裸片的操作(S250)。即，存储器控制器可以确定存储器裸片的劣化特性，并基于劣化特性来控制存储器裸片的操作。例如，S240和S250可以与图9所示的流程图中的S130至S190相对应。
图11和图12是示意性地示出根据本发明构思的另一实施例的存储设备的视图。
图11和图12是示意性地示出存储设备10B的视图，该存储设备10B另外包括用于更准确地确定存储器裸片的状态的温度传感器340和500B。例如，可以根据图10所示的流程图中的S200至S250来控制根据本发明构思的实施例的存储设备10B。
根据本发明构思的实施例的存储设备10B可以参考用于测量环境温度的温度传感器340和500B的测量结果以及在存储器裸片的操作期间的EOM操作的结果，来实时确定存储器裸片的状态。例如，存储设备10B可以根据存储器裸片的温度更准确地确定存储器裸片的劣化程度。
通常，为了测量存储器裸片的温度，可能需要与存储器裸片相对应的温度传感器。根据本发明构思的实施例的存储设备10B可以使用至少仅用单个温度传感器获取的温度信息来更准确地确定存储器裸片的状态。此外，即使没有温度传感器或者温度传感器中出现缺陷，也可以通过EOM信息来推断诸如存储器裸片的劣化程度等裸片特性。
参考图11，根据本发明构思的实施例的存储设备10B可以与图1所示的存储设备10A相对应。例如，存储设备10B可以包括非易失性存储器件100B、包括EOM电路300B的存储器控制器200B和缓冲存储器400B。
与图1所示的存储设备10A不同，存储设备10B还可以包括温度传感器500B，该温度传感器500B被设置为与非易失性存储器件100B和存储器控制器200B分开的组件。温度传感器500B可以被配置为获取包括在非易失性存储器件100B中的至少一个存储器裸片M11至M1n或M21至M2n的温度信息。
参考图12，根据本发明构思的实施例的存储设备10B可以与图3A所示的存储设备10A相对应。例如，存储设备10B可以包括非易失性存储器件100B和存储器控制器200B。非易失性存储器件100B可以包括存储器接口电路110、控制逻辑电路120和存储单元阵列130。存储器控制器200B可以包括控制器接口电路210、EOM电路300B和EOM存储器320。
与图3A所示的存储设备10A不同，存储设备10B还可以包括温度传感器340，其被实现为存储器控制器200B内部的电路。温度传感器340可以被配置为获取包括在非易失性存储器件100B中的至少一个存储器裸片的温度信息。
图13是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图。图14是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图。
图10中描述的控制存储设备10B的方法中包括的温度信息的存储可以仅仅是用于确定存储器裸片的状态的辅助手段，并且可以被省略。例如，作为存储器裸片的温度信息，可以仅存储引导时的第一温度信息，并且在操作期间可以不单独存储。即，在存储器裸片的操作期间，可以不再获取温度数据。然而，本发明构思不限于此。
参考图13，根据本发明构思的实施例的存储设备可以预先存储EOM信息与温度信息之间的关系(S300)。例如，在制造存储器裸片时，根据温度变化的眼图可以预先存储在诸如电可编程熔丝(eFuse)或一次性可编程(OTP)存储器的存储空间中。
根据本发明构思的实施例的存储设备可以基于预先存储的EOM信息与温度信息之间的关系来实时确定存储器裸片的状态。
例如，以类似于图10所示的S200和S210的方式，当存储器控制器被引导时，存储设备可以获取第一EOM信息和第一温度信息(S310)，并且可以在存储器裸片的操作期间获取第二EOM信息(S320)。在S320中，可以不获取第二温度信息，但是本发明构思不限于此。
根据本发明构思的实施例的存储设备可以基于至少一个存储器裸片中的EOM信息与温度信息之间的关系来比较第一EOM信息和第二EOM信息(S330)。
根据本发明构思的实施例的存储设备中包括的存储器控制器可以通过比较第一EOM信息和第二EOM信息来确定存储器裸片的劣化程度(S340)。即，在S340中，存储器控制器可以确定存储器裸片的劣化特性。存储器控制器可以根据存储器裸片的状态来控制存储器裸片的操作(S350)。例如，S340和S350可以与图9所示的流程图中的S130至S190相对应。
参考图14，S400至S430可以与图13所示的S300至S350相对应。存储器裸片的温度信息可以仅在操作期间被存储，并且在引导时可以不被单独存储。例如，可以省略图13所示的S310。
例如，根据本发明构思的实施例的存储设备可以在制造至少一个存储器裸片时预先存储EOM信息与温度信息之间的关系(S400)，并且可以在存储器裸片的操作期间获取EOM信息(S410)。
存储器控制器可以基于预先存储的EOM信息与温度信息之间的关系，根据从存储器裸片获取的EOM信息来确定存储器裸片的状态(S420)。存储器控制器可以根据存储器裸片的状态来控制存储器裸片的操作(S430)。例如，S420和S430可以与图9所示的流程图中的S130至S190相对应。
根据图14所示的控制存储设备的方法，可以仅通过实时EOM信息来确定存储器裸片的当前状态，而不使用在存储器控制器被引导时存储的初始EOM信息。根据图13中示出的控制存储设备的方法，通过使用在存储器控制器被引导时存储的初始EOM信息，可以更准确地确定存储器裸片的当前状态。
图15是示出根据另一实施例的控制存储设备的方法的流程图。
参考图15，S500至S550可以分别与图10所示的S200至S250相对应。根据如图15所示的控制存储设备的方法，存储器控制器可以通过使用与由存储器裸片测量的电压值相对应的电压信息而不是温度信息来控制存储设备中包括的存储器裸片的操作。
例如，当执行第一EOM操作时(例如，在引导时)，存储器控制器可以连同第一EOM信息一起获取至少一个存储器裸片的第一电压信息(S500)。当执行第二EOM操作时(例如，当存储器裸片工作时)，存储器控制器可以获取至少一个存储器裸片的第二电压信息以及第二EOM信息(S510)。即，当存储器裸片工作时，存储器控制器可以获取第二EOM信息和第二电压信息。
在根据本发明构思的实施例的存储设备中，存储器控制器可以比较第一EOM信息和第二EOM信息(S520)，并且比较第一电压信息和第二电压信息(S530)。例如，根据本发明构思的实施例的存储设备中包括的存储器控制器可以在S520中确定存储器裸片的劣化程度，并且可以在S530中参考存储器裸片的电压信息更准确地确定存储器裸片的状态。
存储器控制器可以基于比较的结果确定存储器裸片的状态(S540)，并且可以根据存储器裸片的状态控制存储器裸片的操作(S550)。例如，S540和S550可以与图9所示的流程图中的S130至S190相对应。
当使用电压信息并且第二电压信息比第一电压信息稳定时，存储设备可以减小存储器裸片的输入电压值或者降低工作频率，以降低功耗。
类似于温度信息，电压信息的获取和存储可以仅仅是用于确定存储器裸片的状态的辅助手段，并且可以被省略。例如，作为存储器裸片的电压信息，可以仅存储引导时的第一电压信息，并且在存储器裸片的操作期间可以不单独存储第二电压信息。存储器裸片的电压电平可以仅在操作期间被存储，并且在引导时可以不被单独存储。
图16是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图。图17是示出根据本发明构思的另一实施例的控制存储设备的方法的流程图。
图16和图17是示出使用通过多个EOM操作获取的EOM信息更新先前获取的EOM信息的方法的视图。例如，图16可以是多次检查操作正在进行中的存储器裸片的状态的情况。图17可以是更新用于确定存储器裸片的状态的参考EOM信息的情况。
参考图16，在执行第一EOM操作时(例如，在引导时)，存储器控制器可以获取表格形式的第一EOM信息，并且可以将第一EOM信息存储在EOM存储器的第一表格中(S600)。在执行第二EOM操作时(例如，在存储器裸片工作时)，存储器控制器可以获取表格形式的第二EOM信息，并且可以将第二EOM信息存储在EOM存储器的第二表格中(S610)。例如，第一表格可以是存储参考EOM信息的表格，第二表格可以是存储实时EOM信息的表格。
在完成第二EOM操作之后，存储器控制器可以在存储器裸片的操作期间累积输入到存储器裸片的输入端子的信号或从存储器裸片的输出端子输出的信号，以执行第三EOM操作并获取第三EOM信息(S620)。第三EOM信息可以被存储在EOM存储器的第三表格中，或者被更新在存储第二EOM信息的第二表格中(S630)。
在根据本发明构思的实施例的存储设备中，当第三EOM信息存储在第三表格中时，存储器控制器可以比较第一EOM信息、第二EOM信息和第三EOM信息(S640)。当第三EOM信息被更新在第二表格中时，存储器控制器可以比较第一EOM信息和第三EOM信息。在此情况下，存储器控制器可以将第一表格的内容与用第三EOM信息更新的第二表格的内容进行比较。
例如，根据本发明构思的实施例的存储设备中包括的存储器控制器可以基于参考EOM信息和实时EOM信息的比较结果来确定存储器裸片的劣化程度(S650)，并且可以根据存储器裸片的状态来控制存储器裸片的操作(S660)。例如，S650和S660可以与图9所示的流程图中的S130至S190相对应。
在存储器控制器被引导时，可以在初始时间获取存储器裸片的参考EOM信息。为了在存储器裸片的操作期间获取新的参考EOM信息，存储器控制器可以停止存储器裸片的正常操作，可以执行输入到存储器裸片的数据信号或从存储器裸片输出的数据信号的特性校正，然后可以执行额外的EOM操作以更新初始EOM信息。
参考图17，S700和S710可以与图16所示的S600和S610相对应。在获取第二EOM信息之后，即，在S710之后，根据本发明构思的实施例的存储设备中包括的存储器控制器可以暂停存储器裸片的正常操作，并且可以校正输入到存储器裸片的数据信号或从存储器裸片输出的数据信号的特性。存储器控制器可以通过执行第三EOM操作来获取与新的参考EOM信息相对应的第三EOM信息(S720)。
存储器控制器可以将第三EOM信息更新到存储有第一EOM信息的第一表格中(S730)。存储器控制器可以通过停止正常操作并接收外部振荡器的频率以将其作为数据信号输出来更新参考EOM信息。
在完成第三EOM操作之后，存储器控制器可以在存储器裸片的操作期间累积输入到存储器裸片的输入端子的信号或从存储器裸片的输出端子输出的信号，以执行第四EOM操作来获取第四EOM信息。第四EOM信息可以被存储在EOM存储器的第三表格中，或者被更新在存储有第二EOM信息的第二表格中(S740)。
在根据本发明构思的实施例的存储设备中，当第四EOM信息被存储在第三表格中时，存储器控制器可以比较第二EOM信息、第三EOM信息和第四EOM信息。当第四EOM信息被更新在第二表格中时，存储器控制器可以比较第三EOM信息和第四EOM信息。
例如，根据本发明构思的实施例的存储设备中包括的存储器控制器可以基于参考EOM信息和实时EOM信息的比较结果来确定存储器裸片的劣化程度(S760)，并且可以根据存储器裸片的状态来控制存储器裸片的操作(S770)。例如，S760和S770可以与图9所示的流程图中的S130至S190相对应。
根据图9、图10和图13至图17所示的流程图的控制存储设备的方法不限于所示的方法。例如，在根据本发明构思的实施例的存储设备中，可以省略图中示出的一些操作，或者可以执行新的操作来确定至少一个存储器裸片的劣化状态，并基于确定出的劣化状态来控制存储器裸片。
根据本发明构思的实施例的存储设备可以使用分别在引导存储器控制器时和在对存储器裸片执行操作时执行EOM操作的EOM电路，以实时确定存储器裸片的劣化程度。
根据本发明构思的实施例的存储设备可以使用至少一个温度传感器和/或测量电压状态，以更准确地确定存储器裸片的劣化程度。
虽然上面已经示出和描述了本发明构思的示例实施例，但是对于本领域技术人员来说显而易见的是，在不脱离由所附权利要求阐述的本发明构思的范围的情况下，可以对其进行修改和变化。

Claims (20)

1.一种存储设备，包括：
非易失性存储器件，所述非易失性存储器件包括至少一个存储器裸片，其中，所述至少一个存储器裸片包括多个存储区域，所述多个存储区域中的每一个存储区域输入或输出第一数据信号并且输入或输出第二数据信号；以及
存储器控制器，所述存储器控制器包括EOM电路，所述EOM即眼图张开监测，所述EOM电路被配置为执行如下操作：基于所述多个存储区域中的至少一个存储区域的所述第一数据信号生成第一EOM信息的第一EOM操作，和基于所述至少一个存储区域的所述第二数据信号生成第二EOM信息的第二EOM操作，并且被配置为：将所述第二EOM信息与所述第一EOM信息进行比较，并且基于所述第一EOM信息和所述第二EOM信息的比较结果来控制所述至少一个存储器裸片。
2.根据权利要求1所述的存储设备，其中，所述EOM电路在所述存储器控制器被引导时执行所述第一EOM操作，并且将通过所述第一EOM操作获取的所述第一EOM信息存储在所述存储器控制器中包括的EOM存储器中。
3.根据权利要求2所述的存储设备，其中，所述EOM电路在所述第一EOM操作完成之后在对所述至少一个存储器裸片执行操作时执行所述第二EOM操作。
4.根据权利要求1所述的存储设备，所述存储设备还包括：
温度传感器，所述温度传感器被配置为：在执行所述第一EOM操作时获取所述至少一个存储器裸片的第一温度信息，并且在执行所述第二EOM操作时获取所述至少一个存储器裸片的第二温度信息，并且
所述存储器控制器基于所述第一EOM信息和所述第二EOM信息的比较结果以及所述第一温度信息和所述第二温度信息的比较结果来控制所述至少一个存储器裸片。
5.根据权利要求1所述的存储设备，其中，所述存储器控制器在执行所述第一EOM操作时获取所述至少一个存储器裸片的第一电压信息，在执行所述第二EOM操作时获取所述至少一个存储器裸片的第二电压信息，并且基于所述第一EOM信息和所述第二EOM信息的比较结果以及所述第一电压信息和所述第二电压信息的比较结果来控制所述至少一个存储器裸片。
6.根据权利要求1所述的存储设备，其中，所述存储器控制器被配置为：基于所述第一EOM信息和所述第二EOM信息，向所述多个存储区域发送不同于所述第一数据信号和所述第二数据信号的第三数据信号，或者从所述多个存储区域接收所述第三数据信号。
7.根据权利要求1所述的存储设备，其中，所述存储器控制器基于所述第一EOM信息和所述第二EOM信息的比较结果，对所述至少一个存储器裸片执行节流。
8.根据权利要求1所述的存储设备，其中，所述至少一个存储器裸片包括第一存储器裸片和第二存储器裸片，并且
所述存储器控制器用所述第二存储器裸片的操作负载来替换和分配所述第一存储器裸片的操作负载，并在所述第二存储器裸片中执行相应的操作。
9.根据权利要求1所述的存储设备，其中，所述存储器控制器还包括不同于所述EOM电路的附加EOM电路，
其中，所述附加EOM电路执行用以补偿从主机施加的信号的失真的操作，所述主机向所述存储器控制器发送数据包或从所述存储器控制器接收数据包。
10.根据权利要求1所述的存储设备，其中，所述存储器控制器还包括不同于所述EOM电路的附加EOM电路，
其中，所述附加EOM电路基于输入到缓冲存储器或从所述缓冲存储器输出的数据信号的图样来执行EOM操作以生成EOM信息，所述缓冲存储器存储由所述存储器控制器处理的数据，
其中，所述存储器控制器基于从所述附加EOM电路生成的所述EOM信息来控制所述缓冲存储器。
11.一种存储设备，包括：
非易失性存储器件，所述非易失性存储器件包括至少一个存储器裸片，所述至少一个存储器裸片包括具有多个存储区域的存储单元阵列、存储器接口电路和控制逻辑电路，所述存储器接口电路用于通过第一控制引脚提供用以控制所述多个存储区域的信号，所述控制逻辑电路用于基于所述信号控制所述多个存储区域；以及
存储器控制器，所述存储器控制器包括控制器接口电路、EOM电路和EOM存储器，所述EOM即眼图张开监测，所述控制器接口电路用于通过第二控制引脚向所述第一控制引脚提供所述信号，所述EOM电路用于累积所述信号当中的输入到所述至少一个存储器裸片或从所述至少一个存储器裸片输出的数据信号以执行至少一个EOM操作，所述EOM存储器存储通过所述至少一个EOM操作获得的EOM信息，
其中，所述存储器控制器基于存储在所述EOM存储器中的所述EOM信息来控制所述至少一个存储器裸片。
12.根据权利要求11所述的存储设备，其中，所述存储器控制器还包括从主机接收外部信号的主机接口电路。
13.根据权利要求12所述的存储设备，其中，所述存储器控制器还包括不同于所述EOM电路的附加EOM电路，
其中，所述附加EOM电路执行用以补偿从所述主机向所述主机接口电路发送的所述外部信号的失真的操作。
14.根据权利要求11所述的存储设备，其中，所述EOM信息包括眼的上升时间或下降时间、抖动、眼高或眼宽。
15.根据权利要求11所述的存储设备，其中，所述EOM信息根据所述数据信号的传送方法而变化，并且所述存储器控制器被配置为：基于关于在所累积的所述数据信号中形成的多个眼当中的至少一个眼的所述EOM信息来确定所述至少一个存储器裸片的状态。
16.根据权利要求15所述的存储设备，其中，所述存储器控制器进一步被配置为：基于关于在所累积的所述数据信号中形成的多个眼中具有最大尺寸的眼的所述EOM信息，来确定所述至少一个存储器裸片的状态。
17.根据权利要求11所述的存储设备，其中，所述至少一个存储器裸片包括第一存储器裸片和第二存储器裸片，并且
所述存储器控制器被配置为：基于所述第一存储器裸片的状态和所述第二存储器裸片的状态，来调整所述第一存储器裸片的第一操作负载和所述第二存储器裸片的第二操作负载。
18.根据权利要求17所述的存储设备，其中，当所述第一存储器裸片的劣化程度高于所述第二存储器裸片的劣化程度时，所述第一操作负载减小，并且所述第二操作负载增大。
19.根据权利要求11所述的存储设备，所述存储设备还包括温度传感器，所述温度传感器被配置为获取所述至少一个存储器裸片的温度信息。
20.一种控制存储设备的方法，包括：
对至少一个存储器裸片执行第一EOM操作，所述EOM即眼图张开监测；
将通过所述第一EOM操作获得的第一EOM信息存储在所述存储设备中的存储器控制器中包括的EOM存储器中；
在对所述至少一个存储器裸片执行操作时，通过累积输入到所述至少一个存储器裸片的输入端子或从所述至少一个存储器裸片的输出端子输出的信号来执行第二EOM操作；
将所述第一EOM信息与通过所述第二EOM操作获得的第二EOM信息进行比较；以及
基于所述比较的结果，确定所述至少一个存储器裸片的状态。
CN202211304181.8A 2021-10-29 2022-10-24 存储设备及控制其的方法 Pending CN116069242A (zh)

Applications Claiming Priority (4)

Application Number Priority Date Filing Date Title
KR10-2021-0146668 2021-10-29
KR20210146668 2021-10-29
KR1020210182787A KR20230062311A (ko) 2021-10-29 2021-12-20 스토리지 장치 및 스토리지 장치의 제어 방법
KR10-2021-0182787 2021-12-20

Publications (1)

Publication Number Publication Date
CN116069242A true CN116069242A (zh) 2023-05-05

Family

ID=86147361

Family Applications (1)

Application Number Title Priority Date Filing Date
CN202211304181.8A Pending CN116069242A (zh) 2021-10-29 2022-10-24 存储设备及控制其的方法

Country Status (2)

Country Link
US (1) US20230139392A1 (zh)
CN (1) CN116069242A (zh)

Also Published As

Publication number Publication date
US20230139392A1 (en) 2023-05-04

Similar Documents

Publication Publication Date Title
US10102059B2 (en) Data storage device capable of preventing a data retention fail of a nonvolatile memory device and operating method thereof
KR101719395B1 (ko) 백-엔드 메모리 시스템 인터페이스를 동적으로 최적화하는 방법
US11210015B2 (en) Data storage device, operation method thereof, and storage system having the same
US10902928B2 (en) Memory system, operation method thereof, and nonvolatile memory device
JP2020077443A (ja) メモリシステム
US11482263B2 (en) Non-volatile memory device, controller for controlling the same, storage device including the same, and reading method thereof
US11579972B2 (en) Non-volatile memory device, controller for controlling the same, storage device having the same, and reading method thereof
US10811116B2 (en) Semiconductor systems
CN115731971A (zh) 存储器装置的裸片上交叉温度管理
US20230048790A1 (en) Memory device and method of operating the same
US11456021B2 (en) Methods, semiconductor devices, and semiconductor systems
US8953377B2 (en) Nonvolatile memory device and data storage device including the same
US20180018219A1 (en) Semiconductor devices and semiconductor systems
US11908535B2 (en) Memory device and memory controller and storage device including the memory device and memory controller
TW202340929A (zh) 控制器及其操作方法
JP7145289B2 (ja) 動的読み取り閾値較正
CN115565572A (zh) 信号校准方法、存储器存储装置及存储器控制电路单元
CN116069242A (zh) 存储设备及控制其的方法
CN114675781A (zh) 存储控制器和包括该存储控制器的存储系统
US11133072B2 (en) Data storage apparatus, and internal voltage trimming circuit and trimming method therefor
CN114974338A (zh) 非易失性存储器装置、存储器控制器和存储装置的读方法
KR20230062311A (ko) 스토리지 장치 및 스토리지 장치의 제어 방법
US20200293227A1 (en) Memory system, memory device and operating method thereof
US20230153001A1 (en) Nonvolatile Memory Device And Operation Method Thereof
US20240071427A1 (en) Cross-temperature compensation in a memory sub-system

Legal Events

Date Code Title Description
PB01 Publication
PB01 Publication