KR20230055956A - Led-tft integration structure - Google Patents
Led-tft integration structure Download PDFInfo
- Publication number
- KR20230055956A KR20230055956A KR1020220129462A KR20220129462A KR20230055956A KR 20230055956 A KR20230055956 A KR 20230055956A KR 1020220129462 A KR1020220129462 A KR 1020220129462A KR 20220129462 A KR20220129462 A KR 20220129462A KR 20230055956 A KR20230055956 A KR 20230055956A
- Authority
- KR
- South Korea
- Prior art keywords
- light emitting
- thin film
- film transistor
- emitting element
- substrate
- Prior art date
Links
- 230000010354 integration Effects 0.000 title claims abstract description 116
- 239000010409 thin film Substances 0.000 claims abstract description 361
- 239000000758 substrate Substances 0.000 claims abstract description 168
- 229910052751 metal Inorganic materials 0.000 claims abstract description 126
- 239000002184 metal Substances 0.000 claims abstract description 126
- 239000010408 film Substances 0.000 claims abstract description 111
- 238000004519 manufacturing process Methods 0.000 claims abstract description 83
- 238000000034 method Methods 0.000 claims abstract description 66
- 239000010410 layer Substances 0.000 claims description 162
- 239000004065 semiconductor Substances 0.000 claims description 57
- 239000011241 protective layer Substances 0.000 claims description 36
- 238000005530 etching Methods 0.000 claims description 18
- 238000000151 deposition Methods 0.000 claims description 13
- 238000000605 extraction Methods 0.000 claims description 12
- 239000011521 glass Substances 0.000 claims description 11
- 230000001681 protective effect Effects 0.000 claims description 11
- 238000010884 ion-beam technique Methods 0.000 claims description 10
- 230000000903 blocking effect Effects 0.000 claims description 9
- 238000005240 physical vapour deposition Methods 0.000 claims description 8
- 229910052782 aluminium Inorganic materials 0.000 claims description 7
- 239000000463 material Substances 0.000 claims description 6
- 229920000307 polymer substrate Polymers 0.000 claims description 6
- 229910052709 silver Inorganic materials 0.000 claims description 6
- 238000004544 sputter deposition Methods 0.000 claims description 6
- 229910001220 stainless steel Inorganic materials 0.000 claims description 6
- 239000010935 stainless steel Substances 0.000 claims description 6
- 238000010894 electron beam technology Methods 0.000 claims description 5
- 238000005289 physical deposition Methods 0.000 claims description 5
- 229910021417 amorphous silicon Inorganic materials 0.000 claims description 4
- 238000005229 chemical vapour deposition Methods 0.000 claims description 4
- 229910021424 microcrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021423 nanocrystalline silicon Inorganic materials 0.000 claims description 4
- 229910021420 polycrystalline silicon Inorganic materials 0.000 claims description 4
- 238000002207 thermal evaporation Methods 0.000 claims description 4
- 238000001659 ion-beam spectroscopy Methods 0.000 description 9
- QGZKDVFQNNGYKY-UHFFFAOYSA-N Ammonia Chemical compound N QGZKDVFQNNGYKY-UHFFFAOYSA-N 0.000 description 8
- XLOMVQKBTHCTTD-UHFFFAOYSA-N Zinc monoxide Chemical compound [Zn]=O XLOMVQKBTHCTTD-UHFFFAOYSA-N 0.000 description 6
- 238000000059 patterning Methods 0.000 description 6
- 239000013078 crystal Substances 0.000 description 5
- 238000010586 diagram Methods 0.000 description 5
- 239000012212 insulator Substances 0.000 description 5
- 229910052594 sapphire Inorganic materials 0.000 description 5
- 239000010980 sapphire Substances 0.000 description 5
- XKRFYHLGVUSROY-UHFFFAOYSA-N Argon Chemical compound [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 4
- 238000005516 engineering process Methods 0.000 description 4
- 238000001451 molecular beam epitaxy Methods 0.000 description 4
- 150000004767 nitrides Chemical class 0.000 description 4
- XUIMIQQOPSSXEZ-UHFFFAOYSA-N Silicon Chemical compound [Si] XUIMIQQOPSSXEZ-UHFFFAOYSA-N 0.000 description 3
- 230000015572 biosynthetic process Effects 0.000 description 3
- 230000014509 gene expression Effects 0.000 description 3
- 229910052710 silicon Inorganic materials 0.000 description 3
- 239000010703 silicon Substances 0.000 description 3
- 239000011787 zinc oxide Substances 0.000 description 3
- 229910018072 Al 2 O 3 Inorganic materials 0.000 description 2
- IJGRMHOSHXDMSA-UHFFFAOYSA-N Atomic nitrogen Chemical compound N#N IJGRMHOSHXDMSA-UHFFFAOYSA-N 0.000 description 2
- KZBUYRJDOAKODT-UHFFFAOYSA-N Chlorine Chemical compound ClCl KZBUYRJDOAKODT-UHFFFAOYSA-N 0.000 description 2
- ZAMOUSCENKQFHK-UHFFFAOYSA-N Chlorine atom Chemical compound [Cl] ZAMOUSCENKQFHK-UHFFFAOYSA-N 0.000 description 2
- 229910002601 GaN Inorganic materials 0.000 description 2
- GYHNNYVSQQEPJS-UHFFFAOYSA-N Gallium Chemical compound [Ga] GYHNNYVSQQEPJS-UHFFFAOYSA-N 0.000 description 2
- JMASRVWKEDWRBT-UHFFFAOYSA-N Gallium nitride Chemical compound [Ga]#N JMASRVWKEDWRBT-UHFFFAOYSA-N 0.000 description 2
- UFHFLCQGNIYNRP-UHFFFAOYSA-N Hydrogen Chemical compound [H][H] UFHFLCQGNIYNRP-UHFFFAOYSA-N 0.000 description 2
- 229910004298 SiO 2 Inorganic materials 0.000 description 2
- VYPSYNLAJGMNEJ-UHFFFAOYSA-N Silicium dioxide Chemical compound O=[Si]=O VYPSYNLAJGMNEJ-UHFFFAOYSA-N 0.000 description 2
- 229910010413 TiO 2 Inorganic materials 0.000 description 2
- GEIAQOFPUVMAGM-UHFFFAOYSA-N ZrO Inorganic materials [Zr]=O GEIAQOFPUVMAGM-UHFFFAOYSA-N 0.000 description 2
- XAGFODPZIPBFFR-UHFFFAOYSA-N aluminium Chemical compound [Al] XAGFODPZIPBFFR-UHFFFAOYSA-N 0.000 description 2
- 229910021529 ammonia Inorganic materials 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 2
- 239000000460 chlorine Substances 0.000 description 2
- 229910052801 chlorine Inorganic materials 0.000 description 2
- 230000008021 deposition Effects 0.000 description 2
- 230000000694 effects Effects 0.000 description 2
- 229910052733 gallium Inorganic materials 0.000 description 2
- 239000001307 helium Substances 0.000 description 2
- 229910052734 helium Inorganic materials 0.000 description 2
- SWQJXJOGLNCZEY-UHFFFAOYSA-N helium atom Chemical compound [He] SWQJXJOGLNCZEY-UHFFFAOYSA-N 0.000 description 2
- 239000001257 hydrogen Substances 0.000 description 2
- 229910052739 hydrogen Inorganic materials 0.000 description 2
- 229910052743 krypton Inorganic materials 0.000 description 2
- DNNSSWSSYDEUBZ-UHFFFAOYSA-N krypton atom Chemical compound [Kr] DNNSSWSSYDEUBZ-UHFFFAOYSA-N 0.000 description 2
- 238000012986 modification Methods 0.000 description 2
- 230000004048 modification Effects 0.000 description 2
- 229910052754 neon Inorganic materials 0.000 description 2
- GKAOGPIIYCISHV-UHFFFAOYSA-N neon atom Chemical compound [Ne] GKAOGPIIYCISHV-UHFFFAOYSA-N 0.000 description 2
- TWNQGVIAIRXVLR-UHFFFAOYSA-N oxo(oxoalumanyloxy)alumane Chemical compound O=[Al]O[Al]=O TWNQGVIAIRXVLR-UHFFFAOYSA-N 0.000 description 2
- 239000001301 oxygen Substances 0.000 description 2
- 229910052760 oxygen Inorganic materials 0.000 description 2
- 229910052704 radon Inorganic materials 0.000 description 2
- SYUHGPGVQRZVTB-UHFFFAOYSA-N radon atom Chemical compound [Rn] SYUHGPGVQRZVTB-UHFFFAOYSA-N 0.000 description 2
- HBMJWWWQQXIZIP-UHFFFAOYSA-N silicon carbide Chemical compound [Si+]#[C-] HBMJWWWQQXIZIP-UHFFFAOYSA-N 0.000 description 2
- 238000005477 sputtering target Methods 0.000 description 2
- 235000012431 wafers Nutrition 0.000 description 2
- 229910052724 xenon Inorganic materials 0.000 description 2
- FHNFHKCVQCLJFQ-UHFFFAOYSA-N xenon atom Chemical compound [Xe] FHNFHKCVQCLJFQ-UHFFFAOYSA-N 0.000 description 2
- -1 Acrylic Compound Chemical class 0.000 description 1
- 229920000144 PEDOT:PSS Polymers 0.000 description 1
- 229910004205 SiNX Inorganic materials 0.000 description 1
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 1
- CJNDGEMSSGQZAN-UHFFFAOYSA-N [O--].[O--].[In+3].[Cs+] Chemical compound [O--].[O--].[In+3].[Cs+] CJNDGEMSSGQZAN-UHFFFAOYSA-N 0.000 description 1
- 229910052681 coesite Inorganic materials 0.000 description 1
- 239000004020 conductor Substances 0.000 description 1
- PMHQVHHXPFUNSP-UHFFFAOYSA-M copper(1+);methylsulfanylmethane;bromide Chemical compound Br[Cu].CSC PMHQVHHXPFUNSP-UHFFFAOYSA-M 0.000 description 1
- 229910052906 cristobalite Inorganic materials 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 238000001312 dry etching Methods 0.000 description 1
- AMGQUBHHOARCQH-UHFFFAOYSA-N indium;oxotin Chemical compound [In].[Sn]=O AMGQUBHHOARCQH-UHFFFAOYSA-N 0.000 description 1
- ATFCOADKYSRZES-UHFFFAOYSA-N indium;oxotungsten Chemical compound [In].[W]=O ATFCOADKYSRZES-UHFFFAOYSA-N 0.000 description 1
- HRHKULZDDYWVBE-UHFFFAOYSA-N indium;oxozinc;tin Chemical compound [In].[Sn].[Zn]=O HRHKULZDDYWVBE-UHFFFAOYSA-N 0.000 description 1
- 229910010272 inorganic material Inorganic materials 0.000 description 1
- 239000011147 inorganic material Substances 0.000 description 1
- 239000007769 metal material Substances 0.000 description 1
- 239000011368 organic material Substances 0.000 description 1
- 238000002161 passivation Methods 0.000 description 1
- 229920000767 polyaniline Polymers 0.000 description 1
- 229920000123 polythiophene Polymers 0.000 description 1
- 229910010271 silicon carbide Inorganic materials 0.000 description 1
- 239000000377 silicon dioxide Substances 0.000 description 1
- 235000012239 silicon dioxide Nutrition 0.000 description 1
- 239000004332 silver Substances 0.000 description 1
- 239000002356 single layer Substances 0.000 description 1
- 229910052682 stishovite Inorganic materials 0.000 description 1
- 238000000427 thin-film deposition Methods 0.000 description 1
- 230000009466 transformation Effects 0.000 description 1
- 229910052905 tridymite Inorganic materials 0.000 description 1
- 238000001039 wet etching Methods 0.000 description 1
- YVTHLONGBIQYBO-UHFFFAOYSA-N zinc indium(3+) oxygen(2-) Chemical compound [O--].[Zn++].[In+3] YVTHLONGBIQYBO-UHFFFAOYSA-N 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
- H01L27/15—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission
- H01L27/153—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars
- H01L27/156—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components with at least one potential-jump barrier or surface barrier specially adapted for light emission in a repetitive configuration, e.g. LED bars two-dimensional arrays
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/66007—Multistep manufacturing processes
- H01L29/66075—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials
- H01L29/66227—Multistep manufacturing processes of devices having semiconductor bodies comprising group 14 or group 13/15 materials the devices being controllable only by the electric current supplied or the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched, e.g. three-terminal devices
- H01L29/66409—Unipolar field-effect transistors
- H01L29/66477—Unipolar field-effect transistors with an insulated gate, i.e. MISFET
- H01L29/66742—Thin film unipolar transistors
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L29/00—Semiconductor devices adapted for rectifying, amplifying, oscillating or switching, or capacitors or resistors with at least one potential-jump barrier or surface barrier, e.g. PN junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
- H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
- H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
- H01L29/76—Unipolar devices, e.g. field effect transistors
- H01L29/772—Field effect transistors
- H01L29/78—Field effect transistors with field effect produced by an insulated gate
- H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/38—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape
- H01L33/382—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes with a particular shape the electrode extending partially in or entirely through the semiconductor body
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/36—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the electrodes
- H01L33/40—Materials therefor
- H01L33/42—Transparent materials
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L33/00—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof
- H01L33/44—Semiconductor devices with at least one potential-jump barrier or surface barrier specially adapted for light emission; Processes or apparatus specially adapted for the manufacture or treatment thereof or of parts thereof; Details thereof characterised by the coatings, e.g. passivation layer or anti-reflective coating
- H01L33/46—Reflective coating, e.g. dielectric Bragg reflector
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0016—Processes relating to electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
- H01L2933/00—Details relating to devices covered by the group H01L33/00 but not provided for in its subgroups
- H01L2933/0008—Processes
- H01L2933/0025—Processes relating to coatings
Abstract
Description
본 발명은 발광소자-박막트랜지스터 인테그레이션 구조 및 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법에 관한 것으로서, 보다 상세하게는 제조 과정에 트랜스퍼 공정이 생략되고, 하부에 금속 반사막을 포함하는 발광소자-박막트랜지스터 인테그레이션 구조 및 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법에 관한 것이다.The present invention relates to a light emitting element-thin film transistor integration structure and a method for manufacturing the light emitting element-thin film transistor integration structure, and more particularly, to a light emitting element-thin film transistor having a metal reflective film underneath and omitting a transfer process in the manufacturing process. It relates to an integration structure and a method of manufacturing a light emitting device-thin film transistor integration structure.
종래 발광소자-박막트랜지스터 인테그레이션 구조의 발광소자 반도체 박막을 형성하는 대표적인 기술로는 MOCVD (Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법 등이 있는데, 이러한 방법들에 의해 반도체 박막을 얻기 위해서는 기판 온도를 1,000 내지 1,100 ℃ 정도로 가열된 상태를 유지하여야 한다.Representative technologies for forming a light emitting device semiconductor thin film of a conventional light emitting device-thin film transistor integration structure include a metal organic CVD (MOCVD) method and a molecular beam epitaxy (MBE) method. In order to obtain a semiconductor thin film by these methods, a substrate The temperature should be maintained at about 1,000 to 1,100 ° C.
이에 따라, 발광소자-박막트랜지스터 인테그레이션 구조의 발광소자 반도체 박막이 형성되는 기판은 변형 온도가 상대적으로 높은 단결정 사파이어(Al2O3), 실리콘(Si), 실리콘 카바이드(SiC) 등으로 한정되었다.Accordingly, the substrate on which the light emitting device semiconductor thin film of the light emitting device-thin film transistor integration structure is formed is limited to single crystal sapphire (Al2O3), silicon (Si), silicon carbide (SiC), etc. having a relatively high transformation temperature.
그러나, 사파이어 기판의 경우, 6인치 이상의 대면적 웨이퍼 생산이 힘들고, 생산단가가 높아 대형 TV와 같은 대면적 디스플레이를 구현하는데 어려움이 있다.However, in the case of a sapphire substrate, it is difficult to produce a large-area wafer of 6 inches or more, and the production cost is high, so it is difficult to implement a large-area display such as a large TV.
또한, 사파이어 기판의 경우 기판의 열팽창으로 인한 기판 자체의 뒤틀림 등 열화 문제가 발생할 수 있고, 기판 위에 형성된 반도체 박막과 기판의 격자 상수(lattice constant)의 차이 및 열팽창 계수의 차이로 인한 박막의 손상이 문제될 수 있다.In addition, in the case of a sapphire substrate, deterioration problems such as distortion of the substrate itself due to thermal expansion of the substrate may occur, and damage to the thin film due to the difference in lattice constant and thermal expansion coefficient between the semiconductor thin film formed on the substrate and the substrate may occur. can be a problem
특히, MOCVD 방법을 이용하여 단결정 사파이어 기판 상에 반도체 박막을 성장시키는 경우, 예컨대 마이크로 LED(Micro LED) 디스플레이 제조 과정에 발광소자를 유리 기판 등의 제2 기판에 전사(transfer)하는 공정이 필수적이다.In particular, when growing a semiconductor thin film on a single crystal sapphire substrate using the MOCVD method, a process of transferring a light emitting element to a second substrate such as a glass substrate is essential in the process of manufacturing a micro LED display, for example. .
발광소자 전사가 필요한 경우, 발광소자 제작 및 트랜스퍼 공정 비용이 많이 소모되므로, 디스플레이의 생산 비용이 크게 증가되고, 결과적으로, 마이크로 LED 등의 발광소자를 이용한 대형 TV의 생산 비용이 증가하게 된다.When the light emitting device transfer is required, the production cost of the light emitting device and the transfer process are high, so the production cost of the display is greatly increased, and as a result, the production cost of a large TV using a light emitting device such as a micro LED is increased.
또한, 종래의 발광소자-박막트랜지스터 인테그레이션 구조에서, 발광소자로부터 발생한 빛은 모든 방향으로 진행하기 때문에 발광소자 내부에서 다시 흡수되어 열에너지로 바뀌게 되는 문제가 있었다. 즉, 종래의 발광소자-박막트랜지스터 인테그레이션 구조에서는 발광소자로부터 발생한 빛의 일부만이 소자 밖으로 빠져나오게 되어, 광추출 효율이 낮은 문제가 있었다.In addition, in the conventional light emitting device-thin film transistor integration structure, since light generated from the light emitting device travels in all directions, there is a problem in that it is absorbed again inside the light emitting device and converted into thermal energy. That is, in the conventional light emitting device-thin film transistor integration structure, only a part of the light generated from the light emitting device escapes out of the device, resulting in low light extraction efficiency.
이러한 문제를 해결하기 위하여, DBR 미러를 사용하여 광추출 효율을 향상시키는 기술(한국공개특허 10-2007-0094344)이 공개되었으나, 이와 같은 DBR 미러를 사용한 기술에서는, DBR 미러를 적층하는 공정이 추가되므로 제조 과정이 복잡해지고, 제조 비용이 증가하는 문제가 있다.In order to solve this problem, a technology for improving light extraction efficiency using a DBR mirror has been disclosed (Korean Patent Publication No. 10-2007-0094344), but in this technology using a DBR mirror, a step of stacking the DBR mirror is added. Therefore, there is a problem in that the manufacturing process becomes complicated and the manufacturing cost increases.
따라서, 트랜스퍼 공정 없이도 기판 상에서 반도체 박막을 직접 성장시키고, 하부에 금속 반사막을 포함하여 광추출 효율을 증가시킨 발광소자-박막트랜지스터 인테그레이션 구조를 제조할 수 있는 기술이 필요하게 되었다.Therefore, there is a need for a technology capable of directly growing a semiconductor thin film on a substrate without a transfer process and manufacturing a light emitting element-thin film transistor integration structure having increased light extraction efficiency by including a metal reflective film underneath.
본 발명의 일 목적은 트랜스퍼 공정 없이 기판 상에 직접 제작될 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.One object of the present invention is to provide a light emitting device-thin film transistor integration structure that can be directly fabricated on a substrate without a transfer process.
본 발명의 다른 목적은 발광소자-박막트랜지스터 통합 기판 및 박막트랜지스터-발광소자 통합 기판을 사용함으로써, 기판 상에 일괄 제조될 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.Another object of the present invention is to provide a light emitting device-thin film transistor integration structure that can be collectively manufactured on a substrate by using a light emitting device-thin film transistor integrated substrate and a thin film transistor-light emitting device integrated substrate.
본 발명의 다른 목적은 기판 상부에 금속 반사막을 포함하고, 금속 반사막을 이용하여 발광소자의 발광층에서 발생한 빛을 상부로 추출함으로써, 발광소자의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.Another object of the present invention is to include a metal reflective film on the top of the substrate and to extract light generated from the light emitting layer of the light emitting device to the upper portion using the metal reflective film, thereby increasing the amount of light emitted to the top of the light emitting device and the light extraction efficiency. It is to provide a light emitting device-thin film transistor integration structure.
본 발명의 다른 목적은 제조 공정에서 물리적 증착 방식을 이용한 박막 성장 과정에 추가에너지가 제공됨에 따라, 기존 공정 대비 반도체 박막의 성장 온도를 낮출 수 있는 발광소자-박막트랜지스터 인테그레이션 구조를 제공하는 것이다.Another object of the present invention is to provide a light emitting device-thin film transistor integration structure capable of lowering the growth temperature of a semiconductor thin film compared to the existing process, as additional energy is provided to the thin film growth process using a physical vapor deposition method in the manufacturing process.
다만, 본 발명이 해결하고자 하는 과제는 상기 언급된 과제에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the problem to be solved by the present invention is not limited to the above-mentioned problem, and may be expanded in various ways without departing from the spirit and scope of the present invention.
본 발명의 일 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조는 발광 영역 및 구동 영역을 포함하는 기판, 상기 기판 상에 형성되는 금속 반사막, 상기 금속 반사막 상부에 형성되는 버퍼층, 상기 발광 영역에 배치되는 발광소자, 상기 발광소자 상에 형성되는 보호층, 상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터, 및 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 오믹 컨택 메탈을 포함할 수 있다. 상기 발광소자 및 상기 박막트랜지스터는 상기 기판 상에 일체로 형성될 수 있다.In order to achieve one object of the present invention, a light emitting element-thin film transistor integration structure according to embodiments of the present invention is a substrate including a light emitting region and a driving region, a metal reflective film formed on the substrate, and an upper portion of the metal reflective film A buffer layer formed, a light emitting element disposed in the light emitting region, a protective layer formed on the light emitting element, a thin film transistor disposed in the driving region and driving the light emitting element, and a cathode electrode of the light emitting element and the metal reflective film. It may include an ohmic contact metal electrically connecting the. The light emitting element and the thin film transistor may be integrally formed on the substrate.
일 실시예에서, 상기 박막트랜지스터의 활성층은 상기 발광소자의 발광층보다 하부에 배치될 수 있다.In one embodiment, the active layer of the thin film transistor may be disposed below the light emitting layer of the light emitting device.
일 실시예에서, 상기 박막트랜지스터의 소스 박막은 상기 발광소자로부터 방출되는 광이 상기 박막트랜지스터의 상기 활성층으로 유입되는 것을 차단할 수 있다.In one embodiment, the source thin film of the thin film transistor may block light emitted from the light emitting device from entering the active layer of the thin film transistor.
일 실시예에서, 상기 박막트랜지스터의 상기 활성층은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체일 수 있다.In one embodiment, the active layer of the thin film transistor may be an oxide semiconductor including at least one of amorphous silicon, nanocrystalline silicon, microcrystalline silicon, polycrystalline silicon, and an InGaZnO-based material.
일 실시예에서, 발광소자-박막트랜지스터 인테그레이션 구조는 기판 상에 금속 반사막을 형성하는 단계, 상기 금속 반사막 상부에 버퍼층을 형성하는 단계, 상기 기판 상부의 발광 영역에 발광소자를 형성하는 단계, 상기 발광소자의 상부에 보호층을 형성하는 단계, 상기 기판 상부의 구동 영역에 박막트랜지스터를 형성하는 단계, 및 오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조될 수 있다.In one embodiment, the light emitting device-thin film transistor integration structure includes forming a metal reflective film on a substrate, forming a buffer layer on the metal reflective film, forming a light emitting device in a light emitting region on the substrate, and the light emitting device. Forming a protective layer on an upper portion of the device, forming a thin film transistor in a driving region on the substrate, and electrically connecting a cathode electrode of the light emitting device and the metal reflective film using an ohmic contact metal. It can be manufactured by the process of
일 실시예에서, 상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다. 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층될 수 있다.In one embodiment, the light emitting element and the thin film transistor may be collectively manufactured using a light emitting element-thin film transistor integrated substrate. In the light emitting element-thin film transistor integrated substrate, the substrate, the metal reflective film, the buffer layer, the light emitting element layer, the protective layer, and the thin film transistor layer may be sequentially stacked.
일 실시예에서, 발광소자-박막트랜지스터 인테그레이션 구조는 상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계, 상기 발광소자층의 노출을 위해 상기 박막트랜지스터층을 에칭하는 단계, 광 방지막을 형성하는 단계, 상기 박막트랜지스터의 게이트를 형성하는 단계, 상기 발광소자층 상부에 TCO를 형성하는 단계, 상기 TCO와 상기 박막트랜지스터 사이에 절연 보호막을 형성하는 단계, 상기 박막트랜지스터의 소스 박막 및 드레인 박막을 형성하는 단계, 및 오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조될 수 있다.In one embodiment, the light emitting element-thin film transistor integration structure comprises the steps of manufacturing the light emitting element-thin film transistor integrated substrate, etching the thin film transistor layer to expose the light emitting element layer, forming a light blocking film, Forming a gate of the thin film transistor, forming a TCO on the light emitting element layer, forming an insulating protective film between the TCO and the thin film transistor, and forming a source thin film and a drain thin film of the thin film transistor. , and electrically connecting the cathode electrode of the light emitting device and the metal reflective film using an ohmic contact metal.
일 실시예에서, 상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다. 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, TCO, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층될 수 있다.In one embodiment, the light emitting element and the thin film transistor may be collectively manufactured using a light emitting element-thin film transistor integrated substrate. The substrate, the metal reflective film, the buffer layer, the light emitting device layer, the TCO, the protective layer, and the thin film transistor layer may be sequentially stacked on the light emitting device-thin film transistor integrated substrate.
일 실시예에서, 상기 금속 반사막은 Ag 및 Al 중 적어도 하나를 포함하고, 상기 발광소자로부터 발생하는 광을 반사함으로써 상기 발광소자의 광추출 효율을 증가시킬 수 있다.In an exemplary embodiment, the metal reflective layer may include at least one of Ag and Al, and may increase light extraction efficiency of the light emitting device by reflecting light generated from the light emitting device.
일 실시예에서, 상기 발광소자의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장될 수 있다. 상기 기판은 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.In one embodiment, the semiconductor thin film of the light emitting device can be grown at a low temperature by supplying additional energy to a physical vapor deposition method and a chemical vapor deposition method. The substrate may be at least one of a glass substrate, a stainless steel substrate, and a polymer substrate.
일 실시예에서, 상기 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나를 이용할 수 있다.In one embodiment, the physical deposition method may use at least one of a sputtering method, an e-beam deposition method, and a thermal evaporation method.
일 실시예에서, 상기 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나를 이용할 수 있다.In one embodiment, the additional energy may use at least one of ion beam, electron beam, plasma, ultraviolet light, laser, and LED light.
본 발명의 다른 목적을 달성하기 위하여, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조는 발광 영역 및 구동 영역을 포함하는 기판, 상기 기판 상에 형성되는 보호층, 상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터, 상기 박막트랜지스터 상에 형성되는 금속 반사막, 상기 발광 영역에 배치되는 발광소자, 및 상기 발광소자 상에 형성되는 TCO를 포함할 수 있다. 상기 박막트랜지스터 및 상기 발광소자는 상기 기판 상에 일체로 형성될 수 있다.In order to achieve another object of the present invention, a light emitting element-thin film transistor integration structure according to embodiments of the present invention is disposed on a substrate including a light emitting region and a driving region, a protective layer formed on the substrate, and the driving region. and a thin film transistor for driving the light emitting element, a metal reflective film formed on the thin film transistor, a light emitting element disposed in the light emitting region, and a TCO formed on the light emitting element. The thin film transistor and the light emitting element may be integrally formed on the substrate.
일 실시예에서, 상기 발광소자 및 상기 박막트랜지스터는 박막트랜지스터-발광소자 통합 기판을 이용하여 일괄 제조될 수 있다. 상기 박막트랜지스터-발광소자 통합 기판은 상기 기판, 상기 보호층, 박막트랜지스터층, 상기 금속 반사막, 발광소자층, 및 상기 TCO가 순차적으로 적층될 수 있다.In one embodiment, the light emitting device and the thin film transistor may be collectively manufactured using a thin film transistor-light emitting device integrated substrate. In the thin film transistor-light emitting element integrated substrate, the substrate, the passivation layer, the thin film transistor layer, the metal reflective film, the light emitting element layer, and the TCO may be sequentially stacked.
일 실시예에서, 발광소자-박막트랜지스터 인테그레이션 구조는 상기 박막트랜지스터- 발광소자 통합 기판을 제조하는 단계, 상기 박막트랜지스터층의 노출을 위해 상기 발광소자층을 에칭하는 단계, 상기 금속 반사막을 에칭하는 단계, 상기 TCO 및 상기 발광소자 상에 절연 보호막을 형성하는 단계, 상기 TCO의 상부를 노출하는 단계, GI를 에칭하는 단계, 금속 박막을 증착하는 단계, 및 상기 박막트랜지스터의 게이트, 소스 박막, 및 드레인 박막을 형성하는 단계를 포함하는 공정으로 제조될 수 있다.In one embodiment, the light emitting element-thin film transistor integration structure includes the steps of manufacturing the thin film transistor-light emitting element integrated substrate, etching the light emitting element layer to expose the thin film transistor layer, and etching the metal reflective film. , forming an insulating protective film on the TCO and the light emitting element, exposing the top of the TCO, etching GI, depositing a metal thin film, and the gate, source thin film, and drain of the thin film transistor It may be manufactured by a process including forming a thin film.
본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조는 트랜스퍼 공정 없이 기판 상에 직접 제작될 수 있다.A light emitting device-thin film transistor integration structure according to embodiments of the present invention may be directly fabricated on a substrate without a transfer process.
또한, 발광소자-박막트랜지스터 인테그레이션 구조는 발광소자-박막트랜지스터 통합 기판 및 박막트랜지스터-발광소자 통합 기판을 사용함으로써, 기판 상에 일괄 제조될 수 있다.In addition, the light emitting element-thin film transistor integration structure may be collectively manufactured on a substrate by using a light emitting element-thin film transistor integrated substrate and a thin film transistor-light emitting element integrated substrate.
또한, 발광소자-박막트랜지스터 인테그레이션 구조는 기판 상부에 금속 반사막을 포함하고, 금속 반사막을 이용하여 발광소자의 발광층에서 발생한 빛을 상부로 추출함으로써, 발광소자의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.In addition, the light emitting element-thin film transistor integration structure includes a metal reflective film on the top of the substrate, and uses the metal reflective film to extract light generated from the light emitting layer of the light emitting element upward, thereby increasing the amount of light emitted to the top of the light emitting element and the light extraction efficiency. can increase
또한, 발광소자-박막트랜지스터 인테그레이션 구조의 제조 공정에서 물리적 증착 방식을 이용한 박막 성장 과정에 추가에너지가 제공되므로, 기존 공정 대비 반도체 박막의 성장 온도를 낮출 수 있다. 따라서, 발광소자-박막트랜지스터 인테그레이션 구조는 변형 온도가 650도(℃) 이하인 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판을 사용할 수 있다.In addition, since additional energy is provided to the thin film growth process using the physical vapor deposition method in the manufacturing process of the light emitting element-thin film transistor integration structure, the growth temperature of the semiconductor thin film can be lowered compared to the existing process. Accordingly, the light emitting element-thin film transistor integration structure may use a glass substrate, a stainless steel substrate, and a polymer substrate having a deformation temperature of 650 degrees (°C) or less.
다만, 본 발명의 효과는 상술한 효과에 한정되는 것이 아니며, 본 발명의 사상 및 영역으로부터 벗어나지 않는 범위에서 다양하게 확장될 수 있을 것이다.However, the effects of the present invention are not limited to the above-described effects, and may be variously extended within a range that does not deviate from the spirit and scope of the present invention.
도 1은 본 발명의 일 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 단면도이다.
도 2는 도 1의 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법을 나타내는 순서도이다.
도 3은 도 2의 제조 방법에 따라 기판, 금속 반사막, 및 버퍼층이 형성된 것을 나타내는 도면이다.
도 4는 도 2의 제조 방법에 따라 발광소자가 형성되는 것을 나타내는 도면이다.
도 5는 도 4의 발광소자가 형성되는 일 예시를 나타내는 순서도이다.
도 6은 도 2의 제조 방법에 따라 보호층이 형성되는 것을 나타내는 도면이다.
도 7은 도 2의 제조 방법에 따라 박막트랜지스터가 형성되는 것을 나타내는 도면이다.
도 8은 도 2의 제조 방법에 따라 발광소자의 캐소드 전극과 금속 반사막이 전기적으로 연결되는 것을 나타내는 도면이다.
도 9는 박막트랜지스터에 게이트 라인과 데이터 라인이 연결되는 것을 나타내는 도면이다.
도 10은 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 단면도이다.
도 11은 도 10의 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법을 나타내는 순서도이다.
도 12는 도 11의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.
도 13은 도 11의 제조 방법에 따라 박막트랜지스터층이 에칭되는 것을 나타내는 도면이다.
도 14는 도 11의 제조 방법에 따라 광 방지막이 형성되는 것을 나타내는 도면이다.
도 15는 도 11의 제조 방법에 따라 박막트랜지스터의 게이트가 형성되는 것을 나타내는 도면이다.
도 16은 도 11의 제조 방법에 따라 발광소자층 상부에 TCO가 형성되는 것을 나타내는 도면이다.
도 17은 도 11의 제조 방법에 따라 TCO와 박막트랜지스터 사이에 절연 보호막이 형성되는 것을 나타내는 도면이다.
도 18은 도 11의 제조 방법에 따라 박막트랜지스터의 소스 박막 및 드레인 박막이 형성되는 것을 나타내는 도면이다.
도 19는 도 11의 제조 방법에 따라 발광소자의 캐소드 전극을 금속 반사막과 전기적으로 연결하는 것을 나타내는 도면이다.
도 20은 발광소자-박막트랜지스터 통합 기판의 다른 실시예를 나타내는 도면이다.
도 21은 도 20의 발광소자-박막트랜지스터 통합 기판을 사용하여 제조된 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 도면이다.
도 22는 발광소자의 반도체 박막을 형성하기 위한 물리적 증착 방식을 나타내는 도면이다.
도 23은 발광소자의 반도체 박막을 형성하기 위한 추가에너지의 종류를 나타내는 도면이다.
도 24는 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조를 나타내는 단면도이다.
도 25는 도 24의 발광소자-박막트랜지스터 인테그레이션 구조의 제조 방법을 나타내는 순서도이다.
도 26은 도 25의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.
도 27은 도 26의 발광소자-박막트랜지스터 통합 기판을 사용하여 발광소자-박막트랜지스터 인테그레이션 구조가 제조되는 과정을 나타내는 도면이다.1 is a cross-sectional view showing a light emitting element-thin film transistor integration structure according to an embodiment of the present invention.
FIG. 2 is a flowchart illustrating a manufacturing method of the light emitting element-thin film transistor integration structure of FIG. 1 .
FIG. 3 is a view showing that a substrate, a metal reflective film, and a buffer layer are formed according to the manufacturing method of FIG. 2 .
4 is a view showing that a light emitting device is formed according to the manufacturing method of FIG. 2 .
5 is a flowchart illustrating an example of forming the light emitting device of FIG. 4 .
6 is a view showing that a protective layer is formed according to the manufacturing method of FIG. 2 .
FIG. 7 is a view showing that a thin film transistor is formed according to the manufacturing method of FIG. 2 .
FIG. 8 is a view showing that a cathode electrode of a light emitting device and a metal reflective film are electrically connected according to the manufacturing method of FIG. 2 .
9 is a diagram showing that gate lines and data lines are connected to thin film transistors.
10 is a cross-sectional view showing a light emitting element-thin film transistor integration structure according to another embodiment of the present invention.
FIG. 11 is a flowchart illustrating a manufacturing method of the light emitting device-thin film transistor integration structure of FIG. 10 .
FIG. 12 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 11 .
FIG. 13 is a view showing etching of the thin film transistor layer according to the manufacturing method of FIG. 11 .
FIG. 14 is a view showing the formation of a light-blocking film according to the manufacturing method of FIG. 11 .
FIG. 15 is a view showing that a gate of a thin film transistor is formed according to the manufacturing method of FIG. 11 .
FIG. 16 is a view showing that TCO is formed on the light emitting device layer according to the manufacturing method of FIG. 11 .
FIG. 17 is a view showing that an insulating protective film is formed between the TCO and the thin film transistor according to the manufacturing method of FIG. 11 .
FIG. 18 is a view illustrating the formation of a source thin film and a drain thin film of a thin film transistor according to the manufacturing method of FIG. 11 .
FIG. 19 is a view illustrating electrically connecting a cathode electrode of a light emitting device to a metal reflective film according to the manufacturing method of FIG. 11 .
20 is a view showing another embodiment of a light emitting element-thin film transistor integrated substrate.
FIG. 21 is a view showing a light emitting device and thin film transistor integration structure manufactured using the light emitting device and thin film transistor integrated substrate of FIG. 20 .
22 is a diagram illustrating a physical vapor deposition method for forming a semiconductor thin film of a light emitting device.
23 is a view showing types of additional energy for forming a semiconductor thin film of a light emitting device.
24 is a cross-sectional view showing a light emitting element-thin film transistor integration structure according to another embodiment of the present invention.
FIG. 25 is a flowchart illustrating a manufacturing method of the light emitting element-thin film transistor integration structure of FIG. 24 .
FIG. 26 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 25 .
FIG. 27 is a view illustrating a process of fabricating a light emitting device and thin film transistor integration structure using the light emitting device and thin film transistor integrated substrate of FIG. 26 .
본 명세서에 개시되어 있는 본 발명의 개념에 따른 실시예들에 대해서 특정한 구조적 또는 기능적 설명들은 단지 본 발명의 개념에 따른 실시예들을 설명하기 위한 목적으로 예시된 것으로서, 본 발명의 개념에 따른 실시예들은 다양한 형태로 실시될 수 있으며 본 명세서에 설명된 실시예들에 한정되지 않는다.Specific structural or functional descriptions of the embodiments according to the concept of the present invention disclosed in this specification are only illustrated for the purpose of explaining the embodiments according to the concept of the present invention, and the embodiments according to the concept of the present invention These may be embodied in various forms and are not limited to the embodiments described herein.
본 발명의 개념에 따른 실시예들은 다양한 변경들을 가할 수 있고 여러 가지 형태들을 가질 수 있으므로 실시예들을 도면에 예시하고 본 명세서에 상세하게 설명하고자 한다. 그러나, 이는 본 발명의 개념에 따른 실시예들을 특정한 개시형태들에 대해 한정하려는 것이 아니며, 본 발명의 사상 및 기술 범위에 포함되는 변경, 균등물, 또는 대체물을 포함한다.Embodiments according to the concept of the present invention can apply various changes and can have various forms, so the embodiments are illustrated in the drawings and described in detail herein. However, this is not intended to limit the embodiments according to the concept of the present invention to specific disclosures, and includes modifications, equivalents, or substitutes included in the spirit and scope of the present invention.
제1 또는 제2 등의 용어를 다양한 구성요소들을 설명하는데 사용될 수 있지만, 상기 구성요소들은 상기 용어들에 의해 한정되어서는 안 된다. 상기 용어들은 하나의 구성요소를 다른 구성요소로부터 구별하는 목적으로만, 예를 들어 본 발명의 개념에 따른 권리 범위로부터 이탈되지 않은 채, 제1 구성요소는 제2 구성요소로 명명될 수 있고, 유사하게 제2 구성요소는 제1 구성요소로도 명명될 수 있다.Terms such as first or second may be used to describe various components, but the components should not be limited by the terms. The above terms are used only for the purpose of distinguishing one component from another component, for example, without departing from the scope of rights according to the concept of the present invention, a first component may be named a second component, Similarly, the second component may also be referred to as the first component.
어떤 구성요소가 다른 구성요소에 "연결되어" 있다거나 "접속되어" 있다고 언급된 때에는, 그 다른 구성요소에 직접적으로 연결되어 있거나 또는 접속되어 있을 수도 있지만, 중간에 다른 구성요소가 존재할 수도 있다고 이해되어야 할 것이다. 반면에, 어떤 구성요소가 다른 구성요소에 "직접 연결되어" 있다거나 "직접 접속되어" 있다고 언급된 때에는, 중간에 다른 구성요소가 존재하지 않는 것으로 이해되어야 할 것이다. 구성요소들 간의 관계를 설명하는 표현들, 예를 들어 "~사이에"와 "바로~사이에" 또는 "~에 직접 이웃하는" 등도 마찬가지로 해석되어야 한다.It is understood that when an element is referred to as being "connected" or "connected" to another element, it may be directly connected or connected to the other element, but other elements may exist in the middle. It should be. On the other hand, when an element is referred to as “directly connected” or “directly connected” to another element, it should be understood that no other element exists in the middle. Expressions describing the relationship between components, such as "between" and "directly between" or "directly adjacent to" should be interpreted similarly.
본 명세서에서 사용한 용어는 단지 특정한 실시예들을 설명하기 위해 사용된 것으로, 본 발명을 한정하려는 의도가 아니다. 단수의 표현은 문맥상 명백하게 다르게 뜻하지 않는 한, 복수의 표현을 포함한다. 본 명세서에서, "포함하다" 또는 "가지다" 등의 용어는 설시된 특징, 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것이 존재함으로 지정하려는 것이지, 하나 또는 그 이상의 다른 특징들이나 숫자, 단계, 동작, 구성요소, 부분품 또는 이들을 조합한 것들의 존재 또는 부가 가능성을 미리 배제하지 않는 것으로 이해되어야 한다.Terms used in this specification are only used to describe specific embodiments, and are not intended to limit the present invention. Singular expressions include plural expressions unless the context clearly dictates otherwise. In this specification, terms such as "comprise" or "have" are intended to designate that the described feature, number, step, operation, component, part, or combination thereof exists, but one or more other features or numbers, It should be understood that the presence or addition of steps, operations, components, parts, or combinations thereof is not precluded.
다르게 정의되지 않는 한, 기술적이거나 과학적인 용어를 포함해서 여기서 사용되는 모든 용어들은 본 발명이 속하는 기술 분야에서 통상의 지식을 가진 자에 의해 일반적으로 이해되는 것과 동일한 의미를 가진다. 일반적으로 사용되는 사전에 정의되어 있는 것과 같은 용어들은 관련 기술의 문맥상 가지는 의미와 일치하는 의미를 갖는 것으로 해석되어야 하며, 본 명세서에서 명백하게 정의하지 않는 한, 이상적이거나 과도하게 형식적인 의미로 해석되지 않는다.Unless defined otherwise, all terms used herein, including technical or scientific terms, have the same meaning as commonly understood by one of ordinary skill in the art to which the present invention belongs. Terms such as those defined in commonly used dictionaries should be interpreted as having a meaning consistent with the meaning in the context of the related art, and unless explicitly defined in this specification, it should not be interpreted in an ideal or excessively formal meaning. don't
도 1은 본 발명의 일 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 단면도이고, 도 2는 도 1의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 방법을 나타내는 순서도이다.1 is a cross-sectional view showing a light emitting element-thin film
도 1을 참조하면, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100), 금속 반사막(200), 버퍼층(300), 발광소자(400), 보호층(500), 박막트랜지스터(600), 및 오믹 컨택 메탈(700)을 포함할 수 있다.Referring to FIG. 1, the light emitting device-thin film
구체적으로, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광 영역 및 구동 영역을 포함하는 기판(100), 상기 기판(100) 상에 형성되는 금속 반사막(200), 상기 금속 반사막(200) 상부에 형성되는 버퍼층(300), 상기 발광 영역에 배치되는 발광소자(400), 상기 발광소자(400) 상에 형성되는 보호층(500), 상기 구동 영역에 배치되고, 상기 발광소자(400)를 구동하는 박막트랜지스터(600), 및 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 오믹 컨택 메탈(700)을 포함할 수 있다.Specifically, the light emitting device-thin film
예를 들어, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 상기 기판(100) 상에 일체로 형성될 수 있다.For example, the
도 2를 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상에 금속 반사막(200)을 형성하는 단계(S110), 상기 금속 반사막(200) 상부에 버퍼층(300)을 형성하는 단계(S120), 상기 기판(100) 상부의 발광 영역에 발광소자(400)를 형성하는 단계(S130), 상기 발광소자(400)의 상부에 보호층(500)을 형성하는 단계(S140), 상기 기판(100) 상부의 구동 영역에 박막트랜지스터(600)를 형성하는 단계(S150), 및 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S160)를 통해 제조될 수 있다.Referring to FIG. 2 , the light emitting device-thin film
본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 트랜스퍼 공정 없이 기판(100) 상에 직접 제작될 수 있다.The light emitting device-thin film
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 활성층(610)이 발광소자(400)의 발광층(420)보다 낮게 배치됨으로써, 발광소자(400)에서 방출되는 빛에 의해 박막트랜지스터(600)에서 발생하는 누설전류를 감소시킬 수 있다.In addition, in the light emitting element-thin film
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상부에 금속 반사막(200)을 포함하고, 금속 반사막(200)을 이용하여 발광소자(400)의 발광층(420)에서 발생한 빛을 상부로 추출함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.In addition, the light emitting device-thin film
이하, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 구체적인 특징에 대하여는 도 3 내지 도 9를 통해 설명한다. Hereinafter, specific features of the light emitting device-thin film
도 3은 도 2의 제조 방법에 따라 기판(100), 금속 반사막(200), 및 버퍼층(300)이 형성된 것을 나타내는 도면이다.FIG. 3 is a view showing that the
도 1, 2 및 3을 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상에 금속 반사막(200)을 형성하는 단계(S110), 상기 금속 반사막(200) 상부에 버퍼층(300)을 형성하는 단계(S120)를 통해 제조될 수 있다.1, 2 and 3, the light emitting element-thin film
예를 들어, 금속 반사막(200)은 Ag 및 Al 중 적어도 하나로 구성될 수 있다.For example, the metal
발광소자(400)로부터 발생하는 광은 금속 반사막(200)에 반사되어 발광소자(400)의 광추출 효율이 증가될 수 있다.Light generated from the
예를 들어, 금속 반사막(200)은 발광소자(400)의 발광층(420)에서 발생한 빛을 반사하여 상부로 추출할 수 있다.For example, the metal
따라서, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 금속 반사막(200)을 이용하여 상기 발광소자(400)로부터 발생하는 광을 반사함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.Therefore, the light emitting element-thin film
발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광소자(400) 및 상기 금속 반사막(200)의 사이에 배치되는 버퍼층(300)을 포함할 수 있다.The light emitting device-thin film
버퍼층(300)은 발광소자(400)의 반도체 박막 증착을 용이하게 하기 위한 층일 수 있다. The
예를 들어, 버퍼층(300)은 발광소자(400)의 반도체층이 단일 결정면을 가질 수 있도록 도울 수 있다.For example, the
일 실시예에서, 버퍼층(300)은 알루미늄 질화물 및 아연 산화물 중 적어도 하나로 구성될 수 있다.In one embodiment, the
도 4는 도 2의 제조 방법에 따라 발광소자(400)가 형성되는 것을 나타내는 도면이고, 도 5는 도 4의 발광소자(400)가 형성되는 일 예시를 나타내는 순서도이다.FIG. 4 is a view showing that the
도 1 내지 5를 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 기판(100) 상부의 발광 영역에 발광소자(400)를 형성하는 단계(S130)를 통해 제조될 수 있다.1 to 5, the light emitting element-thin film
발광소자(400)는 제1 반도체층(410), 발광층(420), 및 제2 반도체층(430)을 포함할 수 있다. 제1 반도체층(410)은 n형 반도체층일 수 있다. 발광층(420)은 활성층(610)일 수 있다. 제2 반도체층(430)은 p형 반도체층일 수 있다.The
예를 들어, 발광층(420)은 제1 반도체층(410)에서 공급되는 전자와 제2 반도체층(430)에서 공급되는 정공이 결합됨으로써, 빛을 발생시킬 수 있다.For example, the
발광소자(400)의 반도체층을 증착하는 종래의 대표적인 기술로는 MOCVD(Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법 등이 있다. 이러한 방법들에 의해 반도체층을 증착하기 위해서는 기판(100) 온도를 1,000도(℃) 내지 1,100도(℃) 정도로 가열된 상태를 유지하여야 한다.Conventional representative techniques for depositing the semiconductor layer of the
따라서, MOCVD(Metal Organic CVD)법, MBE(Molecular Beam Epitaxy)법을 사용하는 경우, 반도체 박막이 형성되는 기판(100)은 변형 온도가 상대적으로 높은 단결정 사파이어(Al2O3), 실리콘(Si), 실리콘 카바이드(SiC) 등으로 한정되었다.Therefore, when using the MOCVD (Metal Organic CVD) method or MBE (Molecular Beam Epitaxy) method, the
그러나, 이들 기판(100)은 12인치 이상의 대면적 웨이퍼 생산이 힘들고, 생산 단가가 높아 대형 TV와 같은 대면적 디스플레이를 구현하는데 어려움이 있다.However, these
또한, 사파이어 기판(100) 상에 반도체 박막을 성장시키는 경우, 마이크로 LED(Micro LED) 제조 과정에 발광소자(400)를 유리 기판(100)에 전사하는 트랜스퍼 공정이 필수적이므로, 트랜스퍼 공정에 따른 마이크로 LED의 생산 비용이 크게 증가되는 문제가 있다.In addition, in the case of growing a semiconductor thin film on the
이러한 문제를 해결하기 위하여, 본 발명의 발광소자(400)의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장될 수 있다.In order to solve this problem, the semiconductor thin film of the
예를 들어, 도 5에서 보듯이, 발광소자(400)를 형성하는 단계는 물리적 증착 방식으로 발광소자(400)의 반도체 박막을 성장(S131)하는 단계, 및 반도체 박막 성장 공정 중 기판(100)에 추가에너지를 공급(S132)하는 단계를 포함할 수 있다.For example, as shown in FIG. 5, the step of forming the
구체적으로, 박막 성장 공정에 사용되는 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나일 수 있다.Specifically, the physical deposition method used in the thin film growth process may be at least one of a sputtering method, an e-beam deposition method, and a thermal evaporation method.
박막 성장 공정 단계에서 기판(100)에 공급되는 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나일 수 있다.In the thin film growth process step, the additional energy supplied to the
예를 들어, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막 성장 과정에 스퍼터링 이온빔이 제공되어, 반도체층 증착에 필요한 에너지의 일부를 이온빔의 운동에너지로 제공받음으로써, 기존 공정 반도체 박막의 성장 온도를 낮출 수 있다.For example, in the light emitting element-thin film
일 실시예에 있어서, 상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용될 수 있다.In one embodiment, the ion beam sputtering includes helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), radon (Rn), hydrogen (H2), oxygen (O2), At least one of nitrogen (N2), chlorine (Cl2), and ammonia (NH3) may be used.
일 실시예에 있어서, 상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN)을 포함할 수 있다.In one embodiment, the sputtering target used for the ion beam sputtering may include gallium (Ga) or gallium nitride (GaN).
반도체층의 박막 증착 공정이 상대적으로 낮은 온도에서 수행되는 경우, 제조 공정에 사용 가능한 기판(100)의 범위가 확장될 수 있다.When the thin film deposition process of the semiconductor layer is performed at a relatively low temperature, the range of the
예를 들어 기판(100)은 비정질 기판 또는 다결정 기판일 수 있다.For example, the
예를 들어, 기판(100)은 변형 온도가 650도(℃)이하인 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.For example, the
이와 같이, 발광소자(400)의 반도체층의 제조 공정이 상대적으로 낮은 온도에서 수행되어 제조 공정에 사용 가능한 기판(100)의 범위가 확장되는 경우, 기판(100)의 상부에 금속 반사막(200)이 형성될 수 있다.As such, when the manufacturing process of the semiconductor layer of the
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)에서 유리 기판(100) 상에 은(Ag) 반사막 또는 알루미늄(Al) 반사막이 형성될 수 있다.For example, in the light emitting element-thin film
이온빔 스퍼터링을 이용하여 박막 성장 단계에서부터 단일한 결정면을 가지는 반도체 박막을 성장시키는 경우, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 생산 공정이 간소화되고, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 비용이 감소할 수 있다.In the case of growing a semiconductor thin film having a single crystal plane from the thin film growth step using ion beam sputtering, the production process of the light emitting element-thin film
또한, 이온빔 스퍼터링을 이용하는 경우, 질화물 반도체층은 변형 온도가 650도(℃) 이하인 유리 기판(100) 상에 증착될 수 있다. 질화물 반도체층이 유리 기판(100) 상에서 직접 증착되는 경우, 사파이어 기판(100)에서 질화물 반도체층이 증착되는 경우와 달리, 발광소자(400)가 백플레인 상에 직접 제조될 수 있다.Also, in the case of using ion beam sputtering, the nitride semiconductor layer may be deposited on the
이와 같이, 이온빔 스퍼터링을 이용하여 반도체층을 증착하는 경우, 마이크로 LED 디스플레이 생산 공정에서 발광소자(400) 칩 제작 및 발광소자(400)의 트랜스퍼 공정이 생략될 수 있다.In this way, when the semiconductor layer is deposited using ion beam sputtering, the manufacturing process of the
따라서, 본 발명을 적용하는 경우, 발광소자(400) 칩 제작 및 트랜스퍼 공정에 따른 생산 비용이 감소하므로, 대면적 4K Micro-발광소자(400) TV 등 마이크로 LED를 포함하는 대형 디스플레이의 제조 비용을 획기적으로 절감할 수 있다.Therefore, when the present invention is applied, since the production cost according to the
도 6은 도 2의 제조 방법에 따라 보호층(500)이 형성되는 것을 나타내는 도면이다.6 is a view showing that the
도 1, 2 및 6을 참조하면, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자(400)의 상부에 보호층(500)을 형성하는 단계(S140)를 통해 제조될 수 있다.1, 2 and 6, in the light emitting device-thin film
발광소자-박막트랜지스터 인테그레이션 구조(10)에서, 보호층(500)은 절연층으로서의 역할을 할 수 있다. 또한, 보호층(500)은 평탄화층으로서의 역할을 할 수 있다.In the light emitting element-thin film
보호층(500)은 PAC(Photo Acryl Compound)와 같은 유기물로 구성될 수 있다. 또한, 보호층(500)은 SiO2, SiNx와 같은 무기물로 구성될 수 있다.The
보호층(500)은 단층으로 형성될 수 있다. 또한, 보호층(500)은 다층으로 형성될 수도 있다.The
도 7은 도 2의 제조 방법에 따라 박막트랜지스터(600)가 형성되는 것을 나타내는 도면이다.FIG. 7 is a view showing that the
도 1, 2 및 7을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 기판(100) 상부의 구동 영역에 박막트랜지스터(600)를 형성하는 단계(S150)를 통해 제조될 수 있다.Referring to FIGS. 1, 2 and 7 , the light emitting element-thin film
박막트랜지스터(600)는 활성층(610), 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 포함할 수 있다.The
상기 박막트랜지스터(600)의 상기 활성층(610)은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체일 수 있다.The
일 실시예에서, 상기 박막트랜지스터(600)의 활성층(610)은 상기 발광소자(400)의 발광층(420)보다 하부에 배치될 수 있다.In one embodiment, the
예를 들어, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 활성층(610)이 발광소자(400)의 발광층(420)보다 낮게 배치됨으로써, 발광소자(400)에서 방출되는 빛이 박막트랜지스터(600)로 유입되는 것을 방지할 수 있다.For example, in the light emitting device-thin film
또한, 상기 박막트랜지스터(600)의 소스 박막(630)은 상기 발광소자(400)로부터 방출되는 광이 상기 박막트랜지스터(600)의 상기 활성층(610)으로 유입되는 것을 차단할 수 있다.In addition, the source
예를 들어, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 소스 박막(630)이 높게 형성됨으로써, 발광소자(400)로부터 발생하는 광이 박막트랜지스터(600)의 활성층(610)으로 유입되는 것을 차단할 수 있다.For example, in the light emitting element-thin film
이와 같이, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터(600)의 활성층(610)이 발광소자(400)의 발광층(420)보다 낮게 배치됨으로써, 발광소자(400)에서 방출되는 빛에 의해 박막트랜지스터(600)에서 발생하는 누설전류를 감소시킬 수 있다.In this way, in the light emitting element-thin film
도 8은 도 2의 제조 방법에 따라 발광소자(400)의 캐소드 전극(Cathode)과 금속 반사막(200)이 전기적으로 연결되는 것을 나타내는 도면이다.FIG. 8 is a view showing that the cathode electrode of the
도 1, 2 및 8을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S160)를 통해 제조될 수 있다.1, 2 and 8, the light emitting device-thin film
도 8에서 보듯이, 오믹 컨택 메탈(700)은 캐소드 전극(Cathode)과 금속 반사막(200)을 전기적으로 연결할 수 있다.As shown in FIG. 8 , the
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)은 N-GaN 오믹 컨택 메탈(700)을 통해 제1 반도체층(410)과 연결될 수 있다. 발광소자(400)의 캐소드 전극(Cathode)은 컨택홀(VIA)를 통해 금속 반사막(200)과 연결될 수 있다.For example, the cathode electrode of the
예를 들어, 캐소드 전극(Cathode)은 금속 반사막(200)과 동일하게 Ag 및 Al 중 적어도 하나로 구성될 수도 있고, 금속 반사막(200)과 다른 종류의 금속으로 구성될 수 있다.For example, the cathode may be formed of at least one of Ag and Al as in the metal
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)이 오믹 컨택 메탈(700)을 통해 상기 금속 반사막(200)과 전기적으로 연결됨으로써, 금속 반사막(200)은 공통 음극으로 사용될 수 있다.For example, since the cathode of the
따라서, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 금속 반사막(200)을 공통 음극으로 사용함으로써, 발광소자(400)의 전기적 특성을 개선하고, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정을 단순화하며, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 비용을 감소시킬 수 있다.Therefore, the light emitting element-thin film
도 9는 박막트랜지스터(600)에 게이트(620)라인과 데이터라인이 연결되는 것을 나타내는 도면이다.9 is a diagram showing that the
도 9에서 보듯이, 박막트랜지스터(600)의 소스 박막(630)은 데이터 라인에 연결될 수 있다. 박막트랜지스터(600)의 게이트(620)는 게이트 라인에 연결될 수 있다.As shown in FIG. 9 , the source
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 데이터 라인 및 게이트 라인에 연결되어 데이터 전압 및 게이트(620) 전압을 인가받음으로써, 목표하는 빛을 출력할 수 있다.For example, the light emitting element-thin film
도 10은 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 단면도이고, 도 11은 도 10의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 방법을 나타내는 순서도이다.10 is a cross-sectional view showing a light emitting element-thin film
도 10을 참조하면, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100), 금속 반사막(200), 버퍼층(300), 발광소자(400), 보호층(500), 박막트랜지스터(600), 및 오믹 컨택 메탈(700)을 포함할 수 있다.Referring to FIG. 10, the light emitting device-thin film
구체적으로, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광 영역 및 구동 영역을 포함하는 기판(100), 상기 기판(100) 상에 형성되는 금속 반사막(200), 상기 금속 반사막(200) 상부에 형성되는 버퍼층(300), 상기 발광 영역에 배치되는 발광소자(400), 상기 발광소자(400) 상에 형성되는 보호층(500), 상기 구동 영역에 배치되고, 상기 발광소자(400)를 구동하는 박막트랜지스터(600), 및 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 오믹 컨택 메탈(700)을 포함할 수 있다.Specifically, the light emitting device-thin film
예를 들어, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 상기 기판(100) 상에 일체로 형성될 수 있다.For example, the
일 실시예에서, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다.In one embodiment, the
예를 들어, 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판(100), 상기 금속 반사막(200), 상기 버퍼층(300), 발광소자층, 상기 보호층(500), 및 박막트랜지스터층이 순차적으로 적층될 수 있다.For example, in the light emitting element-thin film transistor integrated substrate, the
도 11을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계(S210), 상기 박막트랜지스터층을 에칭하는 단계(S220), 광 방지막(LB)을 형성하는 단계(S230), 상기 박막트랜지스터(600)의 게이트(620)를 형성하는 단계(S240), 상기 발광소자층 상부에 TCO를 형성하는 단계(S250), 상기 TCO와 상기 박막트랜지스터(600) 사이에 절연 보호막(DP)을 형성하는 단계(S260), 상기 박막트랜지스터(600)의 소스 박막(630) 및 드레인 박막(640)을 형성하는 단계(S270), 및 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S280)를 통해 제조될 수 있다.Referring to FIG. 11, the light emitting element-thin film
본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 트랜스퍼 공정 없이 기판(100) 상에 직접 제작될 수 있다.The light emitting device-thin film
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광소자-박막트랜지스터 통합 기판을 사용함으로써, 기판(100) 상에 일괄 제조될 수 있다.In addition, the light emitting element-thin film
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상부에 금속 반사막(200)을 포함하고, 금속 반사막(200)을 이용하여 발광소자(400)의 발광층(420)에서 발생한 빛을 상부로 추출함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.In addition, the light emitting device-thin film
이하, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 구체적인 특징에 대하여는 도 12 내지 도 19를 통해 설명한다.Hereinafter, specific features of the light emitting element-thin film
도 12는 도 11의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.FIG. 12 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 11 .
도 10, 11, 및 12를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계(S210)를 통해 제조될 수 있다.Referring to FIGS. 10, 11, and 12 , the light emitting element-thin film
발광소자-박막트랜지스터 통합 기판은 상기 기판(100), 상기 금속 반사막(200), 상기 버퍼층(300), 발광소자층, 상기 보호층(500), 및 박막트랜지스터층이 순차적으로 적층될 수 있다.The
여기서, 발광소자층은 도 11의 제조 방법에 따른 공정을 통해 발광소자(400)가 될 수 있다. 또한, 박막트랜지스터층은 도 11의 제조 방법에 따른 공정을 통해 박막트랜지스터(600)가 될 수 있다.Here, the light emitting element layer may become the
발광소자-박막트랜지스터 통합 기판은 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정 이전에 미리 제조될 수 있다.The light emitting element-thin film transistor integrated substrate may be prepared in advance prior to the manufacturing process of the light emitting element-thin film
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기제조된 발광소자-박막트랜지스터 통합 기판을 기초로 도 11의 제조 방법에 따라 제조됨으로써, 박막트랜지스터(600) 제조 공정 및 발광소자(400) 제조 공정의 구분 없이, 기판(100) 상에서 일괄 제조될 수 있다.For example, the light emitting element-thin film
도 13은 도 11의 제조 방법에 따라 박막트랜지스터층이 에칭되는 것을 나타내는 도면이다.FIG. 13 is a view showing etching of the thin film transistor layer according to the manufacturing method of FIG. 11 .
도 10, 11, 및 13을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터층을 에칭하는 단계(S220)를 통해 제조될 수 있다.Referring to FIGS. 10, 11, and 13 , the light emitting element-thin film
박막트랜지스터층은 박막트랜지스터(600)의 활성층(610) 및 게이트 인슐레이터(GI)를 포함할 수 있다.The thin film transistor layer may include the
박막트랜지스터층은 상기 발광소자층을 노출시키기 위해 에칭될 수 있다.The thin film transistor layer may be etched to expose the light emitting device layer.
예를 들어, 구동 영역 상에 박막트랜지스터(600)를 형성하기 위하여, 박막트랜지스터층에서 구동 영역을 제외한 부분이 에칭될 수 있다.For example, in order to form the
여기서, 보호층(500)의 일부가 박막트랜지스터층과 함께 에칭될 수 있다.Here, a portion of the
도 14는 도 11의 제조 방법에 따라 광 방지막(LB)이 형성되는 것을 나타내는 도면이다.FIG. 14 is a view showing the formation of a light blocking film LB according to the manufacturing method of FIG. 11 .
도 10, 11, 및 14를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 광 방지막(LB)을 형성하는 단계(S230)를 통해 제조될 수 있다.Referring to FIGS. 10, 11, and 14 , the light emitting element-thin film
광 방지막(LB)은 발광소자(400)에서 방출되는 빛이 박막트랜지스터(600)로 유입되는 것을 방지할 수 있다.The light blocking layer LB may prevent light emitted from the
예를 들어, 광 방지막(LB)은 발광소자층의 발광층(420)을 수직 방향으로 가로지르는 형태로 형성됨으로써, 발광소자(400)로부터 발생하는 광이 박막트랜지스터(600)의 활성층(610)으로 유입되는 것을 차단할 수 있다.For example, the light blocking layer LB is formed to cross the
예를 들어, 광 방지막(LB)의 가장자리에는 얇은 절연막이 추가될 수 있다.For example, a thin insulating layer may be added to an edge of the light blocking layer LB.
이와 같이, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 광 방지막(LB)을 포함함으로써, 발광소자(400)에서 방출되는 빛에 의해 박막트랜지스터(600)에서 발생하는 누설전류를 감소시킬 수 있다.As such, the light emitting device-thin film
도 15는 도 11의 제조 방법에 따라 박막트랜지스터(600)의 게이트(620)가 형성되는 것을 나타내는 도면이다.FIG. 15 is a view showing that the
도 10, 11, 및 15를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터(600)의 게이트(620)를 형성하는 단계(S240)를 통해 제조될 수 있다.Referring to FIGS. 10 , 11 , and 15 , the light emitting element-thin film
예를 들어, 게이트(620)는 박막트랜지스터층의 게이트 인슐레이터(GI)가 패터닝됨으로써, 형성될 수 있다.For example, the
상기 게이트(620)는 게이트 라인에 연결되고, 게이트(620) 전압을 인가받을 수 있다.The
도 16은 도 11의 제조 방법에 따라 발광소자층 상부에 TCO가 형성되는 것을 나타내는 도면이다.FIG. 16 is a view showing that TCO is formed on the light emitting device layer according to the manufacturing method of FIG. 11 .
도 10, 11, 및 16을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 발광소자층 상부에 TCO를 형성하는 단계(S250)를 통해 제조될 수 있다.Referring to FIGS. 10, 11, and 16 , the light emitting device-thin film
예를 들어, TCO는 발광소자층 상부의 발광 영역에 형성될 수 있다.For example, TCO may be formed in a light emitting region above the light emitting device layer.
TCO는 발광소자(400)의 발광층(420)에서 출력되는 광을 상부로 통과시킬 수 있도록 투명 도전성 물질을 포함할 수 있다.The TCO may include a transparent conductive material so that light emitted from the
일 실시예에서, TCO는 p-오믹 컨택 기능을 수행할 수 있다.In one embodiment, the TCO may perform a p-ohmic contact function.
발광소자(400)는 제1 반도체층(410), 발광층(420), 및 제2 반도체층(430)을 포함할 수 있다.The
구체적으로, TCO는 발광소자(400)의 발광층(420)에서 방출된 광원이 외부로 출력될 수 있도록 투명성을 가지는 물질로 구성될 수 있다.Specifically, the TCO may be made of a material having transparency so that a light source emitted from the
예를 들어, TCO는 ITO(Indium Tin Oxide), IZO(Indium Zinc Oxide), IZTO(Indium Zinc Tin Oxide), ICO(Indium Cesium Oxide), IWO(Indium Tungsten Oxide), 알루미늄이 첨가된 ZnO(Zinc Oxide), PEDOT:PSS, 폴리아닐린(Polyaniline), 및 폴리티오펜(Polythiophen) 중 적어도 하나를 포함할 수 있다.For example, TCO is ITO (Indium Tin Oxide), IZO (Indium Zinc Oxide), IZTO (Indium Zinc Tin Oxide), ICO (Indium Cesium Oxide), IWO (Indium Tungsten Oxide), and aluminum doped ZnO (Zinc Oxide). ), PEDOT:PSS, polyaniline, and polythiophen.
TCO는 발광소자(400)와 전기적으로 연결될 수 있다. 예를 들어, TCO는 오믹 전극을 통해 발광소자(400)의 제2 반도체층(430)과 전기적으로 연결될 수 있다.TCO may be electrically connected to the
도 17은 도 11의 제조 방법에 따라 TCO와 박막트랜지스터(600) 사이에 절연 보호막(DP)이 형성되는 것을 나타내는 도면이다.FIG. 17 is a view showing that an insulating protection layer DP is formed between the TCO and the
도 10, 11, 및 17을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 TCO와 상기 박막트랜지스터(600) 사이에 절연 보호막(DP)을 형성하는 단계(S260)를 통해 제조될 수 있다.10, 11, and 17, the light emitting element-thin film
절연 보호막(DP)은 TCO와 박막트랜지스터(600) 사이에 형성됨으로써, TCO에서 방출되는 광이 박막트랜지스터(600)로 유입되는 것을 방지할 수 있다.Since the insulating protective film DP is formed between the TCO and the
예를 들어, 절연 보호막(DP)은 SiO2, TiO2, ZrO2, 및 Al2O3 중 적어도 하나를 포함할 수 있다.For example, the insulating protective layer DP may include at least one of SiO 2 , TiO 2 , ZrO 2 , and Al 2 O 3 .
도 18은 도 11의 제조 방법에 따라 박막트랜지스터(600)의 소스 박막소스 박막(630) 및 드레인 박막(640)이 형성되는 것을 나타내는 도면이다.FIG. 18 is a view showing that the source
도 10, 11, 및 18을 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터(600)의 소스 박막(630) 및 드레인 박막(640)을 형성하는 단계(S270)를 통해 제조될 수 있다.10, 11, and 18, the light emitting element-thin film
박막트랜지스터(600)는 활성층(610), 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 포함할 수 있다.The
예를 들어, 소스 박막(630)은 상기 절연 보호막(DP) 상에 형성될 수 있다.For example, the source
소스 박막(630)은 p-오믹 컨택 기능을 수행하는 TCO와 활성층(610)을 전기적으로 연결할 수 있다.The source
예를 들어, 드레인 박막(640)은 활성층(610) 상에 형성될 수 있다.For example, the drain
상기 박막트랜지스터(600)의 상기 활성층(610)은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체일 수 있다.The
예를 들어,박막트랜지스터(600)의 소스 박막(630)은 데이터 라인에 연결되고, 데이터 전압을 인가받을 수 있다.For example, the source
도 19는 도 11의 제조 방법에 따라 발광소자(400)의 캐소드 전극(Cathode)을 금속 반사막(200)과 전기적으로 연결하는 것을 나타내는 도면이다.FIG. 19 is a view illustrating electrical connection of the cathode electrode of the
도 10, 11, 및 19를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 오믹 컨택 메탈(700)을 이용하여 상기 발광소자(400)의 캐소드 전극(Cathode)과 상기 금속 반사막(200)을 전기적으로 연결하는 단계(S280)를 통해 제조될 수 있다.Referring to FIGS. 10, 11, and 19, the light emitting element-thin film
도 19에서 보듯이, 오믹 컨택 메탈(700)은 캐소드 전극(Cathode)과 금속 반사막(200)을 전기적으로 연결할 수 있다.As shown in FIG. 19 , the
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)은 N-GaN 오믹 컨택 메탈(700)을 통해 제1 반도체층(410)과 연결될 수 있다. 발광소자(400)의 캐소드 전극(Cathode)은 컨택홀(VIA)를 통해 금속 반사막(200)과 연결될 수 있다.For example, the cathode electrode of the
예를 들어, 캐소드 전극(Cathode)은 금속 반사막(200)과 동일하게 Ag 및 Al 중 적어도 하나로 구성될 수도 있고, 금속 반사막(200)과 다른 종류의 금속으로 구성될 수 있다.For example, the cathode may be formed of at least one of Ag and Al as in the metal
예를 들어, 발광소자(400)의 캐소드 전극(Cathode)이 오믹 컨택 메탈(700)을 통해 상기 금속 반사막(200)과 전기적으로 연결됨으로써, 금속 반사막(200)은 공통 음극으로 사용될 수 있다.For example, since the cathode of the
즉, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 금속 반사막(200)을 공통 음극으로 사용함으로써, 발광소자(400)의 전기적 특성을 개선할 수 있다.That is, the light emitting element-thin film
이와 같이, 본 발명의 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광소자-박막트랜지스터 통합 기판을 사용함으로써, 기판(100) 상에 일괄 제조될 수 있다.In this way, the light emitting element-thin film
따라서, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정이 단순화될 수 있으며, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 비용이 감소할 수 있다.Accordingly, the manufacturing process of the light emitting element-thin film
도 20은 발광소자-박막트랜지스터 통합 기판의 다른 실시예를 나타내는 도면이고, 도 21은 도 20의 발광소자-박막트랜지스터 통합 기판을 사용하여 제조된 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 도면이다.20 is a view showing another embodiment of a light emitting element-thin film transistor integrated substrate, and FIG. 21 is a view showing a light emitting element-thin film
도 20을 참조하면, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조될 수 있다.Referring to FIG. 20 , the
예를 들어, 상기 발광소자-박막트랜지스터 통합 기판은 상기 기판(100), 상기 금속 반사막(200), 상기 버퍼층(300), 발광소자층, TCO, 상기 보호층(500), 및 박막트랜지스터층이 순차적으로 적층될 수 있다.For example, the light emitting element-thin film transistor integrated substrate includes the
즉, 상기 발광소자-박막트랜지스터 통합 기판은 TCO를 더 포함할 수 있다.That is, the light emitting element-thin film transistor integrated substrate may further include a TCO.
이 경우, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정에서, 별도로 상기 발광소자층 상부에 TCO를 형성하는 단계가 필요하지 않으므로, 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 공정이 최소화될 수 있다.In this case, in the manufacturing process of the light emitting element-thin film
도 22는 발광소자(400)의 반도체 박막을 형성하기 위한 물리적 증착 방식을 나타내는 도면이고, 도 23은 발광소자(400)의 반도체 박막을 형성하기 위한 추가에너지의 종류를 나타내는 도면이다.22 is a diagram showing a physical deposition method for forming a semiconductor thin film of the
일 실시예에서, 상기 발광소자(400)의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장될 수 있다.In one embodiment, the semiconductor thin film of the
이에 따라, 기판(100)은 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.Accordingly, the
도 22를 참조하면, 상기 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나를 이용할 수 있다.Referring to FIG. 22 , the physical deposition method may use at least one of a sputtering method, an e-beam deposition method, and a thermal evaporation method.
도 23을 참조하면, 상기 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나를 이용할 수 있다.Referring to FIG. 23, the additional energy may use at least one of ion beam, electron beam, plasma, ultraviolet light, laser, and LED light.
따라서, 발광소자(400)의 반도체 박막의 증착에 필요한 에너지의 일부는 열에너지가 아닌 추가 에너지(예컨대, 이온빔 에너지, 플라즈마 에너지, 및 UV 에너지)로 제공될 수 있다.Accordingly, some of the energy required to deposit the semiconductor thin film of the
즉, 발광소자(400)의 반도체 박막은 이온빔, 전자빔, 플라즈마, 자외선, 레이저, 및 LED광원 중 적어도 하나의 추가적인 에너지가 공급됨으로써, 반도체 박막에 도달한 원자 및 분자의 이동도가 향상될 수 있다.That is, the semiconductor thin film of the
예를 들어, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막 성장 과정에 스퍼터링 이온빔이 제공되는 이온빔 스퍼터링 방식을 이용할 수 있다.For example, the light emitting element-thin film
이온빔 스퍼터링을 이용하는 경우, 반도체층 증착에 필요한 에너지의 일부를 이온빔의 운동에너지로 제공받으므로, 반도체 박막의 성장 온도가 낮아질 수 있다.In the case of using ion beam sputtering, since a portion of the energy required for depositing the semiconductor layer is provided as kinetic energy of the ion beam, the growth temperature of the semiconductor thin film may be lowered.
상기 이온빔 스퍼터링에는 헬륨(He), 네온(Ne), 알곤(Ar), 크립톤(Kr), 제논(Xe), 라돈(Rn), 수소(H2), 산소(O2), 질소(N2), 염소(Cl2), 암모니아(NH3) 중 적어도 하나가 사용될 수 있다.The ion beam sputtering includes helium (He), neon (Ne), argon (Ar), krypton (Kr), xenon (Xe), radon (Rn), hydrogen (H2), oxygen (O2), nitrogen (N2), chlorine At least one of (Cl2) and ammonia (NH3) may be used.
상기 이온빔 스퍼터링에 사용되는 스퍼터링 타겟은 갈륨(Ga) 또는 갈륨 질화물(GaN)을 포함할 수 있다.A sputtering target used for the ion beam sputtering may include gallium (Ga) or gallium nitride (GaN).
상기 발광소자(400)의 반도체 박막이 상대적으로 낮은 온도에서 수행되는 경우, 제조 공정에 사용 가능한 기판(100)의 범위가 확장될 수 있다.When the semiconductor thin film of the
예를 들어 기판(100)은 비정질 기판 또는 다결정 기판일 수 있다.For example, the
예를 들어, 기판(100)은 변형 온도가 650도(℃)이하인 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나일 수 있다.For example, the
도 24는 본 발명의 다른 실시예에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)를 나타내는 단면도이고, 도 25는 도 24의 발광소자-박막트랜지스터 인테그레이션 구조(10)의 제조 방법을 나타내는 순서도이다.24 is a cross-sectional view showing a light emitting device-thin film
도 24를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 발광 영역 및 구동 영역을 포함하는 기판(100), 상기 기판(100) 상에 형성되는 보호층(500), 상기 구동 영역에 배치되고, 상기 발광소자(400)를 구동하는 박막트랜지스터(600), 상기 박막트랜지스터(600) 상에 형성되는 금속 반사막(200), 상기 발광 영역에 배치되는 발광소자(400), 및 상기 발광소자(400) 상에 형성되는 TCO를 포함할 수 있다.Referring to FIG. 24, the light emitting element-thin film
예를 들어, 상기 박막트랜지스터(600) 및 상기 발광소자(400)는 상기 기판(100) 상에 일체로 형성될 수 있다.For example, the
일 실시예에서, 상기 발광소자(400) 및 상기 박막트랜지스터(600)는 박막트랜지스터-발광소자 통합 기판을 이용하여 일괄 제조될 수 있다.In one embodiment, the
특히, 발광소자-박막트랜지스터 인테그레이션 구조(10)에서, 발광소자(400)는 박막트랜지스터(600)의 상부에 형성될 수 있다.In particular, in the light emitting device-thin film
도 25를 참조하면, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 상기 박막트랜지스터(600)- 발광소자(400) 통합 기판을 제조하는 단계(S310), 상기 발광소자층을 에칭하는 단계(S320), 상기 금속 반사막(200)을 에칭하는 단계(S330), 상기 TCO 및 상기 발광소자(400) 상에 절연 보호막(DP)을 형성하는 단계(S340), 상기 TCO의 상부를 노출하는 단계(S350), 게이트 인슐레이터(GI)를 에칭하는 단계(S360), 금속 박막을 증착하는 단계(S370), 및 상기 박막트랜지스터(600)의 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 형성하는 단계(S380)를 통해 제조될 수 있다.Referring to FIG. 25 , the light emitting device-thin film
도 26은 도 25의 제조 방법에 따라 발광소자-박막트랜지스터 통합 기판이 제조된 것을 나타내는 도면이다.FIG. 26 is a view showing that a light emitting element-thin film transistor integrated substrate is manufactured according to the manufacturing method of FIG. 25 .
도 26을 참조하면, 예를 들어, 상기 박막트랜지스터-발광소자 통합 기판은 상기 기판(100), 상기 보호층(500), 박막트랜지스터층, 상기 금속 반사막(200), 발광소자층, 및 상기 TCO가 순차적으로 적층될 수 있다.Referring to FIG. 26, for example, the thin film transistor-light emitting element integrated substrate includes the
즉, 박막트랜지스터-발광소자 통합 기판은 상기 발광소자-박막트랜지스터 통합 기판과 달리, 발광소자층이 박막트랜지스터층 상부에 배치될 수 있다.That is, unlike the light emitting device and thin film transistor integrated substrate, the light emitting device layer may be disposed on the thin film transistor layer.
이에 따라, 발광소자-박막트랜지스터 인테그레이션 구조(10)에서 발광소자(400)는 박막트랜지스터(600)의 상부에 형성될 수 있다.Accordingly, in the light emitting element-thin film
도 27은 도 26의 발광소자-박막트랜지스터 통합 기판을 사용하여 발광소자-박막트랜지스터 인테그레이션 구조(10)가 제조되는 과정을 나타내는 도면이다.FIG. 27 is a view illustrating a process of fabricating the light emitting device and thin film
상기 박막트랜지스터-발광소자 통합 기판을 제조하는 단계(S310)는 상기 기판(100), 상기 보호층(500), 박막트랜지스터층, 상기 금속 반사막(200), 발광소자층, 및 상기 TCO가 순차적으로 적층된 상기 박막트랜지스터- 발광소자 통합 기판을 제조할 수 있다.In the step of manufacturing the thin film transistor-light emitting element integrated substrate (S310), the
상기 발광소자층을 에칭하는 단계(S320)는 박막트랜지스터층을 노출시키기 위하여, 발광소자층에서 발광 영역을 제외한 부분을 에칭할 수 있다.In the etching of the light emitting device layer (S320), a portion of the light emitting device layer excluding the light emitting region may be etched to expose the thin film transistor layer.
여기서, 발광소자층 상부의 TCO가 발광소자층과 함께 에칭될 수 있다.Here, the TCO on the light emitting element layer may be etched together with the light emitting element layer.
상기 금속 반사막(200)을 에칭하는 단계(S330)는 제1 PR 패터닝을 수행하고, 금속 반사막(200)을 건식 에칭 또는 습식 에칭할 수 있다.In the etching of the metal reflective film 200 ( S330 ), first PR patterning may be performed, and the metal
예를 들어, 금속 반사막(200)이 에칭됨에 따라, 박막트랜지스터층의 구동 영역이 노출될 수 있다.For example, as the metal
상기 TCO 및 상기 발광소자(400) 상에 절연 보호막(DP)을 형성하는 단계(S340)는 발광소자(400)를 보호하기 위한 절연 보호막(DP)을 증착할 수 있다.In the step of forming an insulating protective film DP on the TCO and the light emitting device 400 ( S340 ), an insulating protective film DP to protect the
예를 들어, 절연 보호막(DP)은 SiO2, TiO2, ZrO2, 및 Al2O3 중 적어도 하나를 포함할 수 있다.For example, the insulating protective layer DP may include at least one of SiO 2 , TiO 2 , ZrO 2 , and Al 2 O 3 .
상기 TCO의 상부를 노출하는 단계(S350)는 제2 PR 패터닝을 수행하고, 건식 에칭 또는 습식 에칭으로 TCO의 상부를 노출할 수 있다.In the step of exposing the top of the TCO (S350), second PR patterning may be performed, and the top of the TCO may be exposed by dry etching or wet etching.
TCO는 발광소자(400)의 발광층(420)에서 방출된 광원이 외부로 출력될 수 있도록 투명성을 가지는 물질로 구성될 수 있다.The TCO may be made of a material having transparency so that a light source emitted from the
따라서, 발광소자(400)의 발광층(420)에서 출력되는 광이 노출된 TCO의 상부로 통과될 수 있다.Accordingly, light emitted from the
게이트 인슐레이터를 에칭하는 단계(S360)는 제3 PR 패터닝을 수행하고, 게이트 인슐레이터(GI)를 건식 에칭 또는 습식 에칭할 수 있다.In the etching of the gate insulator ( S360 ), third PR patterning may be performed, and the gate insulator GI may be dry-etched or wet-etched.
금속 박막을 증착하는 단계(S370)는 금속 물질을 증착함으로써, 발광소자(400)와 박막트랜지스터(600)를 전기적으로 연결하기 위한 금속 박막을 형성할 수 있다.In the step of depositing the metal thin film ( S370 ), a metal thin film for electrically connecting the
상기 박막트랜지스터(600)의 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 형성하는 단계(S380)는 제4 PR 패터닝을 수행하고, 전극 패터닝을 수행함으로써, 게이트(620), 소스 박막(630), 및 드레인 박막(640)을 형성할 수 있다.In the step of forming the
이와 같이, 본 발명의 실시예들에 따른 발광소자-박막트랜지스터 인테그레이션 구조(10)는 트랜스퍼 공정 없이 기판(100) 상에 직접 제작될 수 있다.In this way, the light emitting element-thin film
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 박막트랜지스터-발광소자 통합 기판을 사용함으로써, 기판(100) 상에 일괄 제조될 수 있다.In addition, the light emitting element-thin film
또한, 발광소자-박막트랜지스터 인테그레이션 구조(10)는 기판(100) 상부에 금속 반사막(200)을 포함하고, 금속 반사막(200)을 이용하여 발광소자(400)의 발광층(420)에서 발생한 빛을 상부로 추출함으로써, 발광소자(400)의 상단으로 방출되는 빛의 양과 광추출 효율을 증가시킬 수 있다.In addition, the light emitting device-thin film
이상에서 설명된 장치는 하드웨어 구성요소, 소프트웨어 구성요소, 및/또는 하드웨어 구성요소 및 소프트웨어 구성요소의 조합으로 구현될 수 있다. 예를 들어, 실시예들에서 설명된 장치 및 구성요소는, 예를 들어, 프로세서, 콘트롤러, ALU(arithmetic logic unit), 디지털 신호 프로세서(digital signal processor), 마이크로컴퓨터, FPA(field programmable array), PLU(programmable logic unit), 마이크로프로세서, 또는 명령(instruction)을 실행하고 응답할 수 있는 다른 어떠한 장치와 같이, 하나 이상의 범용 컴퓨터 또는 특수 목적 컴퓨터를 이용하여 구현될 수 있다. 처리 장치는 운영 체제(OS) 및 상기 운영 체제 상에서 수행되는 하나 이상의 소프트웨어 애플리케이션을 수행할 수 있다. 또한, 처리 장치는 소프트웨어의 실행에 응답하여, 데이터를 접근, 저장, 조작, 처리 및 생성할 수도 있다. 이해의 편의를 위하여, 처리 장치는 하나가 사용되는 것으로 설명된 경우도 있지만, 해당 기술분야에서 통상의 지식을 가진 자는, 처리 장치가 복수 개의 처리 요소(processing element) 및/또는 복수 유형의 처리 요소를 포함할 수 있음을 알 수 있다. 예를 들어, 처리 장치는 복수 개의 프로세서 또는 하나의 프로세서 및 하나의 콘트롤러를 포함할 수 있다. 또한, 병렬 프로세서(parallel processor)와 같은, 다른 처리 구성(processing configuration)도 가능하다.The devices described above may be implemented as hardware components, software components, and/or a combination of hardware components and software components. For example, devices and components described in the embodiments may include, for example, a processor, a controller, an arithmetic logic unit (ALU), a digital signal processor, a microcomputer, a field programmable array (FPA), It may be implemented using one or more general purpose or special purpose computers, such as a programmable logic unit (PLU), microprocessor, or any other device capable of executing and responding to instructions. A processing device may run an operating system (OS) and one or more software applications running on the operating system. A processing device may also access, store, manipulate, process, and generate data in response to execution of software. For convenience of understanding, there are cases in which one processing device is used, but those skilled in the art will understand that the processing device includes a plurality of processing elements and/or a plurality of types of processing elements. It can be seen that it can include. For example, a processing device may include a plurality of processors or a processor and a controller. Other processing configurations are also possible, such as parallel processors.
이상과 같이 실시예들이 비록 한정된 도면에 의해 설명되었으나, 해당 기술분야에서 통상의 지식을 가진 자라면 상기의 기재로부터 다양한 수정 및 변형이 가능하다. 예를 들어, 설명된 기술들이 설명된 방법과 다른 순서로 수행되거나, 및/또는 설명된 시스템, 구조, 장치, 회로 등의 구성요소들이 설명된 방법과 다른 형태로 결합 또는 조합되거나, 다른 구성요소 또는 균등물에 의하여 대치되거나 치환되더라도 적절한 결과가 달성될 수 있다.As described above, although the embodiments have been described with limited drawings, those skilled in the art can make various modifications and variations from the above description. For example, the described techniques may be performed in an order different from the method described, and/or components of the described system, structure, device, circuit, etc. may be combined or combined in a different form than the method described, or other components may be used. Or even if it is replaced or substituted by equivalents, appropriate results can be achieved.
그러므로, 다른 구현들, 다른 실시예들 및 특허청구범위와 균등한 것들도 후술하는 특허청구범위의 범위에 속한다.Therefore, other implementations, other embodiments, and equivalents of the claims are within the scope of the following claims.
10: 발광소자-박막트랜지스터 인테그레이션 구조
100: 기판
200: 금속 반사막
300: 버퍼층
400: 발광소자
500: 보호층
600: 박막트랜지스터
700: 오믹 컨택 메탈10: light emitting device-thin film transistor integration structure
100: substrate
200: metal reflective film
300: buffer layer
400: light emitting element
500: protective layer
600: thin film transistor
700: ohmic contact metal
Claims (15)
상기 기판 상에 형성되는 금속 반사막;
상기 금속 반사막 상부에 형성되는 버퍼층;
상기 발광 영역에 배치되는 발광소자;
상기 발광소자 상에 형성되는 보호층;
상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터; 및
상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 오믹 컨택 메탈을 포함하고,
상기 발광소자 및 상기 박막트랜지스터는 상기 기판 상에 일체로 형성되는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.a substrate including a light emitting region and a driving region;
a metal reflective film formed on the substrate;
a buffer layer formed on the metal reflective film;
a light emitting device disposed in the light emitting area;
a protective layer formed on the light emitting element;
a thin film transistor disposed in the driving area and driving the light emitting element; and
An ohmic contact metal electrically connecting a cathode electrode of the light emitting device and the metal reflective film,
Characterized in that the light emitting element and the thin film transistor are integrally formed on the substrate,
Light emitting element-thin film transistor integration structure.
상기 박막트랜지스터의 활성층은 상기 발광소자의 발광층보다 하부에 배치되는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 1,
Characterized in that the active layer of the thin film transistor is disposed below the light emitting layer of the light emitting element,
Light emitting element-thin film transistor integration structure.
상기 박막트랜지스터의 소스 박막은 상기 발광소자로부터 방출되는 광이 상기 박막트랜지스터의 상기 활성층으로 유입되는 것을 차단하는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 2,
Characterized in that the source thin film of the thin film transistor blocks the light emitted from the light emitting element from entering the active layer of the thin film transistor.
Light emitting element-thin film transistor integration structure.
상기 박막트랜지스터의 상기 활성층은 비정질 실리콘, 나노 결정질 실리콘, 마이크로 결정질 실리콘, 폴리 결정질 실리콘, 및 InGaZnO 계열 물질 중 적어도 하나를 포함하는 산화물반도체인 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 2,
Characterized in that the active layer of the thin film transistor is an oxide semiconductor containing at least one of amorphous silicon, nanocrystalline silicon, microcrystalline silicon, polycrystalline silicon, and InGaZnO-based materials,
Light emitting element-thin film transistor integration structure.
기판 상에 금속 반사막을 형성하는 단계;
상기 금속 반사막 상부에 버퍼층을 형성하는 단계;
상기 기판 상부의 발광 영역에 발광소자를 형성하는 단계;
상기 발광소자의 상부에 보호층을 형성하는 단계;
상기 기판 상부의 구동 영역에 박막트랜지스터를 형성하는 단계; 및
오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조되는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 2,
forming a metal reflective film on the substrate;
forming a buffer layer on the metal reflective film;
forming a light emitting element in a light emitting region above the substrate;
forming a protective layer on top of the light emitting device;
forming a thin film transistor in a driving region above the substrate; and
Characterized in that it is manufactured by a process comprising the step of electrically connecting the cathode electrode of the light emitting element and the metal reflective film using an ohmic contact metal,
Light emitting element-thin film transistor integration structure.
상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조되고,
상기 발광소자-박막트랜지스터 통합 기판은,
상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층된 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 1,
The light emitting element and the thin film transistor are collectively manufactured using a light emitting element-thin film transistor integrated substrate,
The light emitting element-thin film transistor integrated substrate,
Characterized in that the substrate, the metal reflective film, the buffer layer, the light emitting element layer, the protective layer, and the thin film transistor layer are sequentially stacked.
Light emitting element-thin film transistor integration structure.
상기 발광소자-박막트랜지스터 통합 기판을 제조하는 단계;
상기 발광소자층의 노출을 위해 상기 박막트랜지스터층을 에칭하는 단계;
광 방지막을 형성하는 단계;
상기 박막트랜지스터의 게이트를 형성하는 단계;
상기 발광소자층 상부에 TCO를 형성하는 단계;
상기 TCO와 상기 박막트랜지스터 사이에 절연 보호막을 형성하는 단계;
상기 박막트랜지스터의 소스 박막 및 드레인 박막을 형성하는 단계; 및
오믹 컨택 메탈을 이용하여 상기 발광소자의 캐소드 전극과 상기 금속 반사막을 전기적으로 연결하는 단계를 포함하는 공정으로 제조되는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 6,
manufacturing the light emitting element-thin film transistor integrated substrate;
etching the thin film transistor layer to expose the light emitting element layer;
Forming a light blocking film;
forming a gate of the thin film transistor;
Forming TCO on top of the light emitting element layer;
forming an insulating protective film between the TCO and the thin film transistor;
forming a source thin film and a drain thin film of the thin film transistor; and
Characterized in that it is manufactured by a process comprising the step of electrically connecting the cathode electrode of the light emitting element and the metal reflective film using an ohmic contact metal,
Light emitting element-thin film transistor integration structure.
상기 발광소자 및 상기 박막트랜지스터는 발광소자-박막트랜지스터 통합 기판을 이용하여 일괄 제조되고,
상기 발광소자-박막트랜지스터 통합 기판은,
상기 기판, 상기 금속 반사막, 상기 버퍼층, 발광소자층, TCO, 상기 보호층, 및 박막트랜지스터층이 순차적으로 적층된 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 1,
The light emitting element and the thin film transistor are collectively manufactured using a light emitting element-thin film transistor integrated substrate,
The light emitting element-thin film transistor integrated substrate,
Characterized in that the substrate, the metal reflective film, the buffer layer, the light emitting element layer, TCO, the protective layer, and the thin film transistor layer are sequentially stacked.
Light emitting element-thin film transistor integration structure.
상기 금속 반사막은,
Ag 및 Al중 적어도 하나를 포함하고, 상기 발광소자로부터 발생하는 광을 반사함으로써 상기 발광소자의 광추출 효율을 증가시키는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 1,
The metal reflective film,
It includes at least one of Ag and Al, and increases the light extraction efficiency of the light emitting device by reflecting light generated from the light emitting device.
Light emitting element-thin film transistor integration structure.
상기 발광소자의 반도체 박막은 물리적 증착 방식 및 화학적 증착 방식에 추가에너지가 공급됨으로써 저온 성장되고,
상기 기판은 유리 기판, 스테인리스 스틸 기판, 및 고분자 기판 중 적어도 하나인 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 1,
The semiconductor thin film of the light emitting device is grown at a low temperature by supplying additional energy to a physical vapor deposition method and a chemical vapor deposition method,
Characterized in that the substrate is at least one of a glass substrate, a stainless steel substrate, and a polymer substrate,
Light emitting element-thin film transistor integration structure.
상기 물리적 증착 방식은 스퍼터링 방식, e-beam 증착 방식, 열증착 방식 중 적어도 하나를 이용하는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 10,
Characterized in that the physical deposition method uses at least one of a sputtering method, an e-beam deposition method, and a thermal evaporation method,
Light emitting element-thin film transistor integration structure.
상기 추가에너지는 이온빔, 전자빔, 플라즈마, 자외선, 레이저, LED광 중 적어도 하나를 이용하는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 10,
The additional energy is characterized in that at least one of ion beam, electron beam, plasma, ultraviolet light, laser, LED light is used,
Light emitting element-thin film transistor integration structure.
상기 기판 상에 형성되는 보호층;
상기 구동 영역에 배치되고, 상기 발광소자를 구동하는 박막트랜지스터;
상기 박막트랜지스터 상에 형성되는 금속 반사막;
상기 발광 영역에 배치되는 발광소자; 및
상기 발광소자 상에 형성되는 TCO를 포함하고,
상기 박막트랜지스터 및 상기 발광소자는 상기 기판 상에 일체로 형성되는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.a substrate including a light emitting region and a driving region;
a protective layer formed on the substrate;
a thin film transistor disposed in the driving area and driving the light emitting element;
a metal reflective film formed on the thin film transistor;
a light emitting device disposed in the light emitting area; and
Including TCO formed on the light emitting element,
Characterized in that the thin film transistor and the light emitting element are integrally formed on the substrate,
Light emitting device-thin film transistor integration structure.
상기 발광소자 및 상기 박막트랜지스터는 박막트랜지스터-발광소자 통합 기판을 이용하여 일괄 제조되고,
상기 박막트랜지스터-발광소자 통합 기판은,
상기 기판, 상기 보호층, 박막트랜지스터층, 상기 금속 반사막, 발광소자층, 및 상기 TCO가 순차적으로 적층된 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.According to claim 13,
The light emitting device and the thin film transistor are collectively manufactured using a thin film transistor-light emitting device integrated substrate,
The thin film transistor-light emitting element integrated substrate,
Characterized in that the substrate, the protective layer, the thin film transistor layer, the metal reflective film, the light emitting element layer, and the TCO are sequentially stacked.
Light emitting element-thin film transistor integration structure.
상기 박막트랜지스터- 발광소자 통합 기판을 제조하는 단계;
상기 박막트랜지스터층의 노출을 위해 상기 발광소자층을 에칭하는 단계;
상기 금속 반사막을 에칭하는 단계;
상기 TCO 및 상기 발광소자 상에 절연 보호막을 형성하는 단계;
상기 TCO의 상부를 노출하는 단계;
GI를 에칭하는 단계;
금속 박막을 증착하는 단계; 및
상기 박막트랜지스터의 게이트, 소스 박막, 및 드레인 박막을 형성하는 단계를 포함하는 공정으로 제조되는 것을 특징으로 하는,
발광소자-박막트랜지스터 인테그레이션 구조.
According to claim 14,
manufacturing the thin film transistor-light emitting element integrated substrate;
etching the light emitting device layer to expose the thin film transistor layer;
etching the metal reflective film;
forming an insulating protective film on the TCO and the light emitting device;
exposing the top of the TCO;
Etching GI;
depositing a metal thin film; and
Characterized in that it is manufactured by a process including forming a gate, a source thin film, and a drain thin film of the thin film transistor,
Light emitting element-thin film transistor integration structure.
Priority Applications (1)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| PCT/KR2022/015504 WO2023068654A1 (en) | 2021-10-19 | 2022-10-13 | Light-emitting element-thin film transistor integration structure |
Applications Claiming Priority (2)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR20210138964 | 2021-10-19 | ||
| KR1020210138964 | 2021-10-19 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230055956A true KR20230055956A (en) | 2023-04-26 |
Family
ID=86099068
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220129462A KR20230055956A (en) | 2021-10-19 | 2022-10-11 | Led-tft integration structure |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230055956A (en) |
Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070094344A (en) | 2006-03-17 | 2007-09-20 | 한국광기술원 | Nitride-based light emitting diode with dielectric distributed bragg reflector and fabrication method thereof |
| KR20090081879A (en) | 2008-01-25 | 2009-07-29 | 삼성전자주식회사 | Fabrication method of nitride semiconductor substrate |
-
2022
- 2022-10-11 KR KR1020220129462A patent/KR20230055956A/en not_active Application Discontinuation
Patent Citations (2)
| Publication number | Priority date | Publication date | Assignee | Title |
|---|---|---|---|---|
| KR20070094344A (en) | 2006-03-17 | 2007-09-20 | 한국광기술원 | Nitride-based light emitting diode with dielectric distributed bragg reflector and fabrication method thereof |
| KR20090081879A (en) | 2008-01-25 | 2009-07-29 | 삼성전자주식회사 | Fabrication method of nitride semiconductor substrate |
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| KR101522481B1 (en) | Method for fabricating array substrate, array substrate and display device | |
| TWI531057B (en) | Organic light-emitting display | |
| TWI405335B (en) | Semiconductor structure and fabricating method thereof | |
| US10811436B2 (en) | Array substrate having a convex structure | |
| KR101117727B1 (en) | Organic light emitting display and manufacturing method thereof | |
| WO2016206206A1 (en) | Thin film transistor and manufacturing method thereof, array substrate, and display device | |
| US20140175423A1 (en) | Thin film transistor array panel and method of manufacturing the same | |
| US11804496B2 (en) | Transistor device, manufacturing method thereof, display substrate and display device | |
| CN112768571A (en) | Manufacturing method of micro light-emitting diode structure | |
| US20150097179A1 (en) | Display substrate and method of manufacturing a display substrate | |
| WO2022116313A1 (en) | Array substrate, display panel, and preparation method therefor | |
| US20220223759A1 (en) | Semiconductor epitaxial structure and application and manufacturing methods thereof | |
| TWI557944B (en) | Optoelectronic semiconductor chip | |
| US9252284B2 (en) | Display substrate and method of manufacturing a display substrate | |
| WO2016011755A1 (en) | Thin film transistor and preparation method therefor, display substrate, and display apparatus | |
| KR20230055956A (en) | Led-tft integration structure | |
| KR100961182B1 (en) | The transparent electronic devices and manufacturing method thereof | |
| US10580905B2 (en) | Thin film transistor having etch stop multi-layer and method of preparing the same | |
| US20150104944A1 (en) | Method of forming patterns for semiconductor device | |
| KR20120018535A (en) | Light emitting diode chip including current blocking layer and method of manufacturing the same | |
| TW202230818A (en) | Display device, light-emitting element and manufacturing method thereof | |
| KR20130006930A (en) | Organic light emitting display device and method for manufacturing the same | |
| US20180323246A1 (en) | Organic light-emitting diode display panel and manufacturing method thereof | |
| CN210429860U (en) | LED chip with high-stability current blocking layer | |
| KR100813229B1 (en) | Vertically structured GaN type light emitting diode device and method of manufacturing the same |
Legal Events
| Date | Code | Title | Description |
|---|---|---|---|
| E902 | Notification of reason for refusal |