KR20230041604A - 세라믹 전자 부품 - Google Patents
세라믹 전자 부품 Download PDFInfo
- Publication number
- KR20230041604A KR20230041604A KR1020220109929A KR20220109929A KR20230041604A KR 20230041604 A KR20230041604 A KR 20230041604A KR 1020220109929 A KR1020220109929 A KR 1020220109929A KR 20220109929 A KR20220109929 A KR 20220109929A KR 20230041604 A KR20230041604 A KR 20230041604A
- Authority
- KR
- South Korea
- Prior art keywords
- ceramic electronic
- dissolved
- electronic components
- dielectric layer
- region
- Prior art date
Links
- 239000000919 ceramic Substances 0.000 title claims abstract description 72
- 239000013078 crystal Substances 0.000 claims description 60
- 238000000034 method Methods 0.000 claims description 32
- 239000000843 powder Substances 0.000 claims description 11
- 239000011258 core-shell material Substances 0.000 claims description 10
- 238000000975 co-precipitation Methods 0.000 claims description 7
- 238000005245 sintering Methods 0.000 claims description 5
- 230000000052 comparative effect Effects 0.000 description 35
- 238000007747 plating Methods 0.000 description 17
- 238000009413 insulation Methods 0.000 description 16
- PXHVJJICTQNCMI-UHFFFAOYSA-N nickel Substances [Ni] PXHVJJICTQNCMI-UHFFFAOYSA-N 0.000 description 16
- 239000004065 semiconductor Substances 0.000 description 14
- 238000013507 mapping Methods 0.000 description 12
- 230000007423 decrease Effects 0.000 description 10
- 229910052761 rare earth metal Inorganic materials 0.000 description 10
- 239000011135 tin Substances 0.000 description 10
- 230000005684 electric field Effects 0.000 description 9
- 239000012071 phase Substances 0.000 description 8
- KDLHZDBZIXYQEI-UHFFFAOYSA-N Palladium Chemical compound [Pd] KDLHZDBZIXYQEI-UHFFFAOYSA-N 0.000 description 7
- 238000009826 distribution Methods 0.000 description 7
- 230000000694 effects Effects 0.000 description 7
- 229910052751 metal Inorganic materials 0.000 description 7
- 239000002184 metal Substances 0.000 description 7
- 238000004088 simulation Methods 0.000 description 7
- 238000006467 substitution reaction Methods 0.000 description 7
- 239000010936 titanium Substances 0.000 description 7
- 239000003985 ceramic capacitor Substances 0.000 description 6
- 239000010949 copper Substances 0.000 description 6
- 239000000463 material Substances 0.000 description 6
- BASFCYQUMIYNBI-UHFFFAOYSA-N platinum Chemical compound [Pt] BASFCYQUMIYNBI-UHFFFAOYSA-N 0.000 description 6
- QVGXLLKOCUKJST-UHFFFAOYSA-N atomic oxygen Chemical compound [O] QVGXLLKOCUKJST-UHFFFAOYSA-N 0.000 description 5
- 229910002113 barium titanate Inorganic materials 0.000 description 5
- JRPBQTZRNDNNOP-UHFFFAOYSA-N barium titanate Chemical compound [Ba+2].[Ba+2].[O-][Ti]([O-])([O-])[O-] JRPBQTZRNDNNOP-UHFFFAOYSA-N 0.000 description 5
- 239000001301 oxygen Substances 0.000 description 5
- 229910052760 oxygen Inorganic materials 0.000 description 5
- 239000000956 alloy Substances 0.000 description 4
- 229910045601 alloy Inorganic materials 0.000 description 4
- 230000005465 channeling Effects 0.000 description 4
- 239000010931 gold Substances 0.000 description 4
- 238000004519 manufacturing process Methods 0.000 description 4
- 238000005259 measurement Methods 0.000 description 4
- 229910052759 nickel Inorganic materials 0.000 description 4
- 238000012360 testing method Methods 0.000 description 4
- RYGMFSIKBFXOCR-UHFFFAOYSA-N Copper Chemical compound [Cu] RYGMFSIKBFXOCR-UHFFFAOYSA-N 0.000 description 3
- 229910010293 ceramic material Inorganic materials 0.000 description 3
- 230000008859 change Effects 0.000 description 3
- 229910052802 copper Inorganic materials 0.000 description 3
- 238000010304 firing Methods 0.000 description 3
- 238000001027 hydrothermal synthesis Methods 0.000 description 3
- 239000000203 mixture Substances 0.000 description 3
- 229910052763 palladium Inorganic materials 0.000 description 3
- 150000002910 rare earth metals Chemical class 0.000 description 3
- 239000011347 resin Substances 0.000 description 3
- 229920005989 resin Polymers 0.000 description 3
- 238000010532 solid phase synthesis reaction Methods 0.000 description 3
- 229910052718 tin Inorganic materials 0.000 description 3
- 229910052719 titanium Inorganic materials 0.000 description 3
- BQCADISMDOOEFD-UHFFFAOYSA-N Silver Chemical compound [Ag] BQCADISMDOOEFD-UHFFFAOYSA-N 0.000 description 2
- ATJFFYVFTNAWJD-UHFFFAOYSA-N Tin Chemical compound [Sn] ATJFFYVFTNAWJD-UHFFFAOYSA-N 0.000 description 2
- RTAQQCXQSZGOHL-UHFFFAOYSA-N Titanium Chemical compound [Ti] RTAQQCXQSZGOHL-UHFFFAOYSA-N 0.000 description 2
- 238000004458 analytical method Methods 0.000 description 2
- XKRFYHLGVUSROY-UHFFFAOYSA-N argon Substances [Ar] XKRFYHLGVUSROY-UHFFFAOYSA-N 0.000 description 2
- 229910052786 argon Inorganic materials 0.000 description 2
- -1 argon ion Chemical class 0.000 description 2
- 239000003990 capacitor Substances 0.000 description 2
- 238000006243 chemical reaction Methods 0.000 description 2
- 239000006185 dispersion Substances 0.000 description 2
- 238000002149 energy-dispersive X-ray emission spectroscopy Methods 0.000 description 2
- PCHJSUWPFVWCPO-UHFFFAOYSA-N gold Chemical compound [Au] PCHJSUWPFVWCPO-UHFFFAOYSA-N 0.000 description 2
- 229910052737 gold Inorganic materials 0.000 description 2
- 230000006872 improvement Effects 0.000 description 2
- 238000010884 ion-beam technique Methods 0.000 description 2
- 229910052697 platinum Inorganic materials 0.000 description 2
- 230000001376 precipitating effect Effects 0.000 description 2
- 238000007639 printing Methods 0.000 description 2
- 230000008569 process Effects 0.000 description 2
- 238000001350 scanning transmission electron microscopy Methods 0.000 description 2
- 229910052709 silver Inorganic materials 0.000 description 2
- 239000004332 silver Substances 0.000 description 2
- 239000000126 substance Substances 0.000 description 2
- WFKWXMTUELFFGS-UHFFFAOYSA-N tungsten Chemical compound [W] WFKWXMTUELFFGS-UHFFFAOYSA-N 0.000 description 2
- 229910052721 tungsten Inorganic materials 0.000 description 2
- 239000010937 tungsten Substances 0.000 description 2
- 229910052692 Dysprosium Inorganic materials 0.000 description 1
- 229910052691 Erbium Inorganic materials 0.000 description 1
- LFQSCWFLJHTTHZ-UHFFFAOYSA-N Ethanol Chemical compound CCO LFQSCWFLJHTTHZ-UHFFFAOYSA-N 0.000 description 1
- 229910052689 Holmium Inorganic materials 0.000 description 1
- 229910052772 Samarium Inorganic materials 0.000 description 1
- 229910052769 Ytterbium Inorganic materials 0.000 description 1
- 239000007864 aqueous solution Substances 0.000 description 1
- 229910052788 barium Inorganic materials 0.000 description 1
- 230000007547 defect Effects 0.000 description 1
- 230000006866 deterioration Effects 0.000 description 1
- 229910003460 diamond Inorganic materials 0.000 description 1
- 239000010432 diamond Substances 0.000 description 1
- 230000005611 electricity Effects 0.000 description 1
- 230000005284 excitation Effects 0.000 description 1
- 239000003574 free electron Substances 0.000 description 1
- 239000007789 gas Substances 0.000 description 1
- 239000011521 glass Substances 0.000 description 1
- 238000007646 gravure printing Methods 0.000 description 1
- 230000003301 hydrolyzing effect Effects 0.000 description 1
- 238000003384 imaging method Methods 0.000 description 1
- 150000002500 ions Chemical class 0.000 description 1
- 229910052746 lanthanum Inorganic materials 0.000 description 1
- 239000004973 liquid crystal related substance Substances 0.000 description 1
- 238000002156 mixing Methods 0.000 description 1
- 230000004048 modification Effects 0.000 description 1
- 238000012986 modification Methods 0.000 description 1
- 238000007650 screen-printing Methods 0.000 description 1
- 239000006104 solid solution Substances 0.000 description 1
- 239000000243 solution Substances 0.000 description 1
- 229910052727 yttrium Inorganic materials 0.000 description 1
Images
Classifications
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/018—Dielectrics
- H01G4/06—Solid dielectrics
- H01G4/08—Inorganic dielectrics
- H01G4/12—Ceramic dielectrics
- H01G4/1209—Ceramic dielectrics characterised by the ceramic dielectric material
- H01G4/1218—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates
- H01G4/1227—Ceramic dielectrics characterised by the ceramic dielectric material based on titanium oxides or titanates based on alkaline earth titanates
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/002—Details
- H01G4/005—Electrodes
- H01G4/012—Form of non-self-supporting electrodes
-
- H—ELECTRICITY
- H01—ELECTRIC ELEMENTS
- H01G—CAPACITORS; CAPACITORS, RECTIFIERS, DETECTORS, SWITCHING DEVICES, LIGHT-SENSITIVE OR TEMPERATURE-SENSITIVE DEVICES OF THE ELECTROLYTIC TYPE
- H01G4/00—Fixed capacitors; Processes of their manufacture
- H01G4/30—Stacked capacitors
Landscapes
- Engineering & Computer Science (AREA)
- Power Engineering (AREA)
- Manufacturing & Machinery (AREA)
- Microelectronics & Electronic Packaging (AREA)
- Ceramic Engineering (AREA)
- Chemical & Material Sciences (AREA)
- Inorganic Chemistry (AREA)
- Ceramic Capacitors (AREA)
- Fixed Capacitors And Capacitor Manufacturing Machines (AREA)
Abstract
본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, 상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고, 상기 Dy가 고용된 영역에서 STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상 2.0 이하를 만족한다.
Description
본 발명은 세라믹 전자 부품에 관한 것이다.
세라믹 전자 부품의 하나인 적층 세라믹 커패시터(MLCC: Multi-Layered Ceramic Capacitor)는 액정 표시 장치(LCD: Liquid Crystal Display) 및 플라즈마 표시 장치 패널(PDP: Plasma Display Panel) 등의 영상 기기, 컴퓨터, 스마트폰 및 휴대폰 등 여러 전자 제품의 인쇄회로기판에 장착되어 전기를 충전시키거나 또는 방전시키는 역할을 하는 칩 형태의 콘덴서이다.
이러한 적층 세라믹 커패시터는 소형이면서 고용량이 보장되고 실장이 용이하다는 장점으로 인해 다양한 전자 장치의 부품으로 사용될 수 있다. 최근 컴퓨터, 모바일 기기 등 각종 전자 기기가 소형화, 고출력화되면서 적층 세라믹 커패시터의 소형화 및 고용량화에 대한 요구도 증대되고 있다.
적층 세라믹 커패시터의 소형화 및 고용량화를 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 한다. 현재 유전체층 두께가 약 0.6μm 수준까지 도달한 상태이며, 계속해서 박층화가 진행되고 있다. 그러나, 유전체층의 두께가 얇아질수록 동일한 작동 전압에서 유전체에 인가되는 전계가 커지기 때문에 유전체의 신뢰성 확보가 필수적이다.
본 발명의 여러 목적 중 하나는 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다.
본 발명의 여러 목적 중 하나는 n형 반도체화된 유전체층을 포함하는 세라믹 전자 부품을 제공하기 위함이다.
본 발명의 여러 목적 중 하나는 고온 신뢰성이 우수한 세라믹 전자 부품을 제공하기 위함이다.
다만, 본 발명의 목적은 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, 상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고, 상기 Dy가 고용된 영역에서 STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상 2.0 이하일 수 있다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, 상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고, 상기 Dy가 고용된 영역에서 STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상을 만족하며, 상기 유전체층은 복수의 결정립 및 인접한 결정립 사이에 배치된 결정립계를 포함하며, 상기 복수의 결정립 중 적어도 하나 이상은 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가질 수 있다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, 상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고, 상기 Dy가 고용된 영역에서 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 원자 개수를 AR, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 원자 개수를 BR이라 할 때, AR/BR은 2.1 이상 4.2 이하일 수 있다.
본 발명의 여러 효과 중 일 효과로서, ABO3로 표시되는 페로브스카이트 구조에서 B-site에 고용된 Dy 함량 대비 A-site에 고용된 Dy 함량을 제어함으로써 신뢰성을 향상시킬 수 있다.
다만, 본 발명의 다양하면서도 유익한 장점과 효과는 상술한 내용에 한정되지 않으며, 본 발명의 구체적인 실시 형태를 설명하는 과정에서 보다 쉽게 이해될 수 있을 것이다.
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 도 2의 P 영역을 확대한 도면이다.
도 6은 (a) 비교예 1, (b) 비교예 2, (c) 발명예의 고온가속 수명시험 결과이다.
도 7은 도 6의 고온가속 수명시험 결과를 Weibull 분포로 나타낸 그래프이다.
도 8은 비교예 1, 비교예 2 및 발명예의 B-site에 고용된 Dy의 X-ray count 대비 A-site에 고용된 Dy의 X-ray count(AD/BD)를 측정한 결과이다.
도 9는 비교예 1, 비교예 2 및 발명예의 초기 절연 저항을 측정한 결과이다.
도 10은 비교예 1, 비교예 2 및 발명예의 고온 전기 전도도를 측정한 결과이다.
도 11은 시뮬레이션을 수행한 슈퍼셀(supercell)에서의 AR/BR에 따른 AD/BD 값을 나타낸 그래프이다.
도 12(a)는 Dy가 A-site에만 치환된 경우에 대하여 원자 칼럼 내 무작위적인 분포를 가지도록 설계된 제1 슈퍼셀이며, 도 12(b)는 Dy가 B-site에만 치환된 경우에 대하여 원자 칼럼 내 무작위적인 분포를 가지도록 설계된 제2 슈퍼셀이다.
도 13(a)는 제1 슈퍼셀의 Dy 배열 projection이며, 도 13(b)는 제2 슈퍼셀의 Dy 배열 projection이다.
도 14는 각 치환 칼럼에서의 시편 깊이 별 입사 전자 밀도를 나타낸 그래프이다.
도 15(a)는 제1 슈퍼셀에 대한 시뮬레이션 결과로 생성된 원자 칼럼 이미지이며, 도 15(b)는 제2 슈퍼셀에 대한 시뮬레이션 결과로 생성된 원자 칼럼 이미지이다. 도 16(a)는 도 15(a)에 대한 Dy L X-ray count이며, 도 16(b)는 도 15(b)에 대한 Dy L X-ray count이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 도 2의 P 영역을 확대한 도면이다.
도 6은 (a) 비교예 1, (b) 비교예 2, (c) 발명예의 고온가속 수명시험 결과이다.
도 7은 도 6의 고온가속 수명시험 결과를 Weibull 분포로 나타낸 그래프이다.
도 8은 비교예 1, 비교예 2 및 발명예의 B-site에 고용된 Dy의 X-ray count 대비 A-site에 고용된 Dy의 X-ray count(AD/BD)를 측정한 결과이다.
도 9는 비교예 1, 비교예 2 및 발명예의 초기 절연 저항을 측정한 결과이다.
도 10은 비교예 1, 비교예 2 및 발명예의 고온 전기 전도도를 측정한 결과이다.
도 11은 시뮬레이션을 수행한 슈퍼셀(supercell)에서의 AR/BR에 따른 AD/BD 값을 나타낸 그래프이다.
도 12(a)는 Dy가 A-site에만 치환된 경우에 대하여 원자 칼럼 내 무작위적인 분포를 가지도록 설계된 제1 슈퍼셀이며, 도 12(b)는 Dy가 B-site에만 치환된 경우에 대하여 원자 칼럼 내 무작위적인 분포를 가지도록 설계된 제2 슈퍼셀이다.
도 13(a)는 제1 슈퍼셀의 Dy 배열 projection이며, 도 13(b)는 제2 슈퍼셀의 Dy 배열 projection이다.
도 14는 각 치환 칼럼에서의 시편 깊이 별 입사 전자 밀도를 나타낸 그래프이다.
도 15(a)는 제1 슈퍼셀에 대한 시뮬레이션 결과로 생성된 원자 칼럼 이미지이며, 도 15(b)는 제2 슈퍼셀에 대한 시뮬레이션 결과로 생성된 원자 칼럼 이미지이다. 도 16(a)는 도 15(a)에 대한 Dy L X-ray count이며, 도 16(b)는 도 15(b)에 대한 Dy L X-ray count이다.
이하, 구체적인 실시형태 및 첨부된 도면을 참조하여 본 발명의 실시형태를 설명한다. 그러나, 본 발명의 실시형태는 여러 가지 다른 형태로 변형될 수 있으며, 본 발명의 범위가 이하 설명하는 실시형태로 한정되는 것은 아니다. 또한, 본 발명의 실시형태는 통상의 기술자에게 본 발명을 더욱 완전하게 설명하기 위해서 제공되는 것이다. 따라서, 도면에서의 요소들의 형상 및 크기 등은 보다 명확한 설명을 위해 과장될 수 있으며, 도면상의 동일한 부호로 표시되는 요소는 동일한 요소이다.
그리고 도면에서 본 발명을 명확하게 설명하기 위해서 설명과 관계없는 부분은 생략하고, 도면에서 나타난 각 구성의 크기 및 두께는 설명의 편의를 위해 임의로 나타내었으므로, 본 발명이 반드시 도시된 바에 한정되지 않는다. 또한, 동일한 사상의 범위 내의 기능이 동일한 구성요소는 동일한 참조부호를 사용하여 설명한다. 나아가, 명세서 전체에서, 어떤 부분이 어떤 구성요소를 "포함"한다고 할 때, 이는 특별히 반대되는 기재가 없는 한 다른 구성요소를 제외하는 것이 아니라 다른 구성요소를 더 포함할 수 있는 것을 의미한다.
도면에서, 제1 방향은 적층 방향 또는 두께(T) 방향, 제2 방향은 길이(L) 방향, 제3 방향은 폭(W) 방향으로 정의될 수 있다.
세라믹 전자 부품
도 1은 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 사시도를 개략적으로 도시한 것이다.
도 2는 도 1의 I-I' 단면도를 개략적으로 도시한 것이다.
도 3은 도 1의 II-II' 단면도를 개략적으로 도시한 것이다.
도 4는 본 발명의 일 실시형태에 따른 세라믹 전자 부품의 바디를 분해하여 개략적으로 도시한 분해 사시도이다.
도 5는 도 2의 P 영역을 확대한 도면이다.
이하, 도 1 내지 도 5를 참조하여 본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)에 대하여 상세히 설명한다. 또한, 세라믹 전자 부품의 일례로서 적층 세라믹 커패시터(Multi-layered Ceramic Capacitor, 이하 'MLCC'라 함)에 대하여 설명하나, 본 발명이 이에 한정되는 것은 아니며 세라믹 재료를 사용하는 다양한 세라믹 전자 부품, 예를 들어, 인덕터, 압전체 소자, 바리스터, 또는 서미스터 등에도 적용될 수 있을 것이다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품(100)은, 유전체층(111) 및 내부 전극(121, 122)을 포함하는 바디(110); 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극(131, 132); 을 포함하고, 상기 유전체층(111)은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고, 상기 Dy가 고용된 영역에서 STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상일 수 있다.
바디(110)는 유전체층(111) 및 내부 전극(121, 122)이 교대로 적층되어 있을 수 있다.
바디(110)의 구체적인 형상에 특별히 제한은 없지만, 도시된 바와 같이 바디(110)는 육면체 형상이나 이와 유사한 형상으로 이루어질 수 있다. 소성 과정에서 바디(110)에 포함된 세라믹 분말의 수축으로 인하여, 바디(110)는 완전한 직선을 가진 육면체 형상은 아니지만 실질적으로 육면체 형상을 가질 수 있다.
바디(110)는 제1 방향으로 서로 대향하는 제1 및 제2 면(1, 2), 상기 제1 및 제2 면(1, 2)과 연결되고 제2 방향으로 서로 대향하는 제3 및 제4 면(3, 4), 제1 및 제2 면(1, 2)과 연결되고 제3 및 제4 면(3, 4)과 연결되며 제3 방향으로 서로 대향하는 제5 및 제6 면(5, 6)을 가질 수 있다.
바디(110)를 형성하는 복수의 유전체층(111)은 소성된 상태로서, 인접하는 유전체층(111) 사이의 경계는 주사전자현미경(SEM: Scanning Electron Microscope)를 이용하지 않고 확인하기 곤란할 정도로 일체화될 수 있다.
본 발명의 일 실시형태에 따르면, 유전체층(111)은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용(固容)된 영역을 포함하고, 상기 Dy가 고용된 영역에서 STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상일 수 있다.
세라믹 전자 부품 중 하나인 적층형 커패시터(MLCC: multi-layer ceramic capacitor)는 고용량화 및 박층화되는 추세이다. 유전체층의 두께가 얇아질수록 동일한 작동 전압에서 유전체에 인가되는 전계가 커지기 때문에 유전체의 신뢰성 확보가 필수적이다.
유전체층을 박층화하면서도 신뢰성을 향상시키기 위한 방안으로서, 유전체 결정립의 크기를 작게하여 유전체층에 포함된 입계(Grain boundary) 수를 늘리는 방안, 유전체 조성을 변경하여 유전체층과 내부 전극 계면의 절연 저항을 높이는 방안 등이 고려되었다. 그러나, 유전체층의 두께가 점점 더 얇아짐에 따라 입계(Grain boundary), 및 유전체층과 내부 전극의 계면에 가해지는 전계 부하가 높아져 신뢰성 확보가 더욱더 어려워지고 있는 실정이다.
이에, 본 발명의 일 실시예에서는 유전체층에 포함된 도너(donor) 원소를 증가시킴으로써 유전체층을 n형 반도체화시켜 전계 부하를 낮추어 신뢰성을 향상시키고자 하였다. 유전체층을 n형 반도체화시킬 경우, 초기의 절연저항(Insulation Resistance, IR)은 저하되는 경향을 보인다. 그러나, 유전체층으로의 누설 전류를 적당히 높임으로써 입계(Grain boundary), 및 유전체층과 내부 전극의 계면에 가해지는 전계 부하가 낮아져 신뢰성을 향상시킬 수 있다.
3가 이상의 희토류가 A-site에 고용하여 도너(donor)가 되는 경우 유전체층은 n형 반도체화되며, BaTiO3의 Ba 사이트에 고용되는 경우 하기 식(1) 및 식(2)과 같은 반응이 일어나게 된다. 하기 식(1) 및 식(2)를 참조하면, 식(1)에서 발생한 Ba 결함은 산소 결함의 이동을 억제하고, 식(2)에서 발생하는 전자는 절연저항(Insulation Resistance, IR)의 저하를 야기하나, 적절한 범위에서 절연저항(Insulation Resistance, IR)을 저하시킴으로써 입계나 계면에 걸리는 부하를 경감하고 결과적으로는 신뢰성을 향상시킬 수 있다.
반면에, 희토류가 B-site에 고용하여 억셉터(acceptor)가 되는 경우에는 유전체층은 p형 반도체화되며, BaTiO3의 Ti 사이트에 고용되는 경우 하기 식(3) 및 식(4)와 같은 반응이 일어나게 되어 정공(hole)의 수가 증가되게 된다.
즉, 유전체층을 n형 반도체화 시켜 신뢰성을 확보하기 위해서는 A-site에 고용된 희토류 농도와 B-site에 고용된 희토류 농도를 적절히 제어하는 것이 중요하다. STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상으로 제어함으로써 유전체층을 n형 반도체화 시킬 수 있으며, 신뢰성이 향상되는 효과를 확보할 수 있다.
또한, Dy가 아닌 다른 희토류 원소의 경우에는 AD/BD를 1.6 이상으로 제어하기 어려울 수 있다. Dy 보다 이온 반경이 작은 희토류 원소들의 경우 A-site에 고용이 어려울 수 있기 때문에 n형 반도체화가 어려울 수 있다. Dy 보다 이온 반경이 작은 희토류 원소로는 예를 들어, Ho, Y, Er, Yb 등이 있다. 반면에, Dy 보다 이온 반경이 큰 희토류 원소의 경우 A-site를 더 효과적으로 치환하는 것은 가능할 수 있으나, 균일하게 분산시키기 어려워져 신뢰성이 악화될 우려가 있다. Dy 보다 이온 반경이 큰 희토류 원소로는 La, Sm 등이 있다.
따라서, 본 발명의 일 실시형태에 따르면, STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상으로 제어함으로써 유전체층을 n형 반도체화시켜 유전체층으로의 누설 전류를 적당히 높임으로써 입계(Grain boundary), 및 유전체층과 내부 전극의 계면에 가해지는 전계 부하를 낮춰 신뢰성을 향상시킬 수 있다.
AD/BD의 평균값을 측정하기 위해서는 원자 레벨의 STEM-EDS(Scanning Transmission Electron Microscopy - Energy Dispersive X-ray Spectroscopy) 분석 기술이 필요하며, Cs corrector를 탑재한 STEM-EDS를 이용하여 측정할 수 있다.
구체적인 예를 들면, STEM-EDS를 이용하여 AD/BD를 측정하는 방법은 하기와 같다.
AD/BD 측정을 위하여, FIB(focused ion beam) Microsampling 법을 이용해 샘플 칩의 폭 방향 중앙부에서 길이 및 두께 방향으로 절단한 단면의 중심부에서 50nm 정도까지 박층화한 TEM 시편을 준비한다. 다음으로 저가속 아르곤 이온 처리에 따라 표면 데미지층을 제거하고, 최종적으로 20-30nm 정도의 두께의 TEM 시편을 제작한다. 상기 TEM 시편을 Cs corrector를 탑재한 STEM-EDS 장비(Cs-STEM)인 JEOL ARM300을 사용하여 분석할 수 있다. 우선, 4만 배율로 EDS 맵핑을 취득하고 Dy가 고용된 영역들을 확인한 후, Dy가 고용된 영역들 중 3곳에서 4000만 배율로 EDS 맵핑을 취득하고, EDS 맵핑에 포함된 모든 페로브스카이트 구조에서 각각의 AD/BD 값들을 분석한다. 상기 EDS 맵핑에서 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD로 할 수 있으며, X-ray count는 X-ray intensity를 의미한다. 각 원자 칼럼 HAADF intensity의 반치폭 (FWHM : Full Width Half Maximum)을 한 변의 길이로 한 사각형 영역에서 얻은 X-ray count를 사용하였다. 4000만 배율로 취득한 EDS 맵핑당 약 100개 정도의 페로브스카이트 구조가 관찰될 수 있으며, 총 3곳에서 측정하였으므로, 약 300개의 데이터 값들을 얻을 수 있고 그 값들의 평균을 AD/BD의 평균값으로 할 수 있다.
일 실시예에서, AD/BD의 평균값은 1.6 이상 2.0 이하를 만족할 수 있다. AD/BD의 평균값이 2.0 초과인 경우에는 절연저항이 급격히 하락할 우려가 있다. 또한, Dy 보다 이온 반경이 큰 희토류 원소를 이용하는 경우에는 A-site를 더 효과적으로 치환할 수 있으나, AD/BD를 2.0 이하로 제어하기 어려울 수 있다.
일 실시예에서, 상기 Dy가 고용된 영역에서 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 원자 개수를 AR, 상기 B-site에 고용된 Dy의 원자 개수를 BR이라 할 때, AR/BR은 2.1 이상일 수 있다. 보다 바람직하게는 AR/BR은 2.1 이상 4.2 이하일 수 있다.
BaTiO3의 A-site 원소(Ba, 원소 번호 56)와 B-site 원소(Ti, 원소 번호 22)의 원소 번호가 크게 차이 나므로, 전자 채널링 현상으로 인하여 입사 전자의 산란과 위치 별 밀도가 다르다. 따라서, A-site 및 B-site에 같은 양의 Dy 원자가 치환되더라도, Dy 원자의 치환 사이트와 배열에 따라서 다른 양의 X-ray가 발생하게 된다. 따라서, STEM-EDS를 이용하여 측정한 AD/BD의 평균값을 실제 각 사이트를 점유하는 Dy 원소의 절대량에 대한 비율로 보기 어렵다. 즉, STEM-EDS를 이용하여 측정한 AD/BD의 평균값과 실제 각 사이트를 점유하는 Dy 원소의 절대량에 대한 비율인 AR/BR이 서로 일치하지 않을 수 있다.
이에, 본 발명의 일실시예에 따르면, 전자 채널링 현상을 고려하여 시뮬레이션을 수행하여 실제 B-site에 고용된 Dy의 원자 개수 대비 A-site에 고용된 Dy의 원자 개수인 AR/BR을 예측하였으며, AD/BD의 평균값이 1.6 이상 2.0 이하인 경우 AR/BR은 2.1 이상 4.2 이하의 값을 가질 수 있다.
전자 채널링 현상을 고려한 시뮬레이션 방법은 특별히 한정할 필요는 없으나, 구체적인 예를 들면, QEP (Quantum Excitation Phonon) model을 기반으로 하여, 시편 내 입사 전자의 밀도와 X-ray 발생량을 계산하는 방법을 사용하여 AR/BR을 예측할 수 있다.
우선, Dy가 A-site에만 치환된 경우인 제1 슈퍼셀과 Dy가 B-site에만 치환된 제2 슈퍼셀에 대하여 Dy L X-ray count량을 시뮬레이션할 수 있다. 도 12(a)는 Dy가 A-site에만 치환된 경우에 대하여 원자 칼럼 내 무작위적인 분포를 가지도록 설계된 제1 슈퍼셀이며, 도 12(b)는 Dy가 B-site에만 치환된 경우에 대하여 원자 칼럼 내 무작위적인 분포를 가지도록 설계된 제2 슈퍼셀이다. 도 13(a)는 제1 슈퍼셀의 Dy 배열 projection이며, 도 13(b)는 제2 슈퍼셀의 Dy 배열 projection이다. 여기서, 슈퍼셀(super cell)이란 단위 셀(unit cell)을 반복시켜 만든 특정 크기의 결정(crystal) 구조를 의미한다. 본 발명에서는 전자 채널링 현상에 의한 인접한 원자 칼럼에 전자 밀도가 퍼지는 영역을 충분히 포함시키기 위하여 전자 입사에 수직한 방향인 a 및 b 방향으로 각각 8개의 단위 셀이 배치되도록 하고, A-site 및 B-site에 Dy가 치환될 수 있는 영역을 충분히 확보하기 위하여 전자 입사에 평행한 방향인 c방향으로 28개의 단위 셀이 배치되도록 슈퍼셀을 구성하였다.
도 12 및 13과 같이 Dy가 A-site에만 또는 B-site에만 치환되되, Dy 원소가 동일한 위치 분포를 가지도록 생성된 제1 슈퍼셀 및 제2 슈퍼셀에 대하여 시뮬레이션을 수행하면, 제1 슈퍼셀에 비하여 제2 슈퍼셀에서 더 많은 Dy L X-ray가 생성된다. 도 15(a)는 제1 슈퍼셀에 대한 시뮬레이션 결과로 생성된 원자 칼럼 이미지이며, 도 15(b)는 제2 슈퍼셀에 대한 시뮬레이션 결과로 생성된 원자 칼럼 이미지이다. 도 16(a)는 도 15(a)에 대한 Dy L X-ray count이며, 도 16(b)는 도 15(b)에 대한 Dy L X-ray count이다. 도 15 및 16을 참조하면 제2 슈퍼셀에서 더 많은 Dy L X-ray가 생성되는 것을 확인할 수 있다.
한편, Dy 원자 번호가 Ba 및 Ti 보다 크기 때문에, Dy의 도핑으로 인하여 시편 깊이에 따른 전자 밀도의 차이가 발생할 가능성이 있으나, Dy 원소는 BaTiO3에 미량 도핑 되므로, Dy 원소의 치환 배열에 따른 입사 전자 밀도 변화는 무시할 수 있을 정도로 작다. 도 14를 참조하면, 동일한 양의 Dy에 대하여 X-ray 발생량의 산포가 발생하는 주된 요인은 Dy 원소가 치환한 원자 칼럼의 종류(A-site, B-site)와 입사 표면으로부터의 깊이로 한정할 수 있다. 이와 같은 조건에서, 슈퍼셀(supercell)에서 Dy 원소의 사이트 치환 비를 바꾸어가며 무작위적인 Dy 원소 치환 배열을 생성하여 X-ray 발생량을 시뮬레이션하였다. 도 11을 참조하면, 슈퍼셀(supercell)에서의 AR/BR이 1인 경우 AD/BD는 0.28~0.75의 값을 가질 수 있고, AR/BR이 3인 경우 AD/BD는 1.67~1.97 값을 가질 수 있다. AR/BR의 값이 증가할수록 Dy 치환 배열의 경우의 수가 감소하므로 AD/BD의 산포가 줄어들 것으로 예상할 수 있다. 또한, 도 11의 굵은 실선을 참조하면 STEM-EDS를 이용하여 측정한 AD/BD가 1.6 이상 2.0 이하인 경우 AR/BR은 2.1 이상 4.2 이하의 값을 가질 수 있음을 확인할 수 있다.
일 실시예에서, ABO3로 표시되는 페로브스카이트 구조의 ABO3는 BaTiO3일 수 있다. ABO3는 BaTiO3인 경우, AD/BD의 평균값을 1.6 이상으로 제어하는 것이 보다 용이할 수 있기 때문이다.
한편, Dy 함량을 특별히 한정할 필요는 없으나, Dy는 BaTiO3 100mol% 대비 0.1~4.0mol%일 수 있다. Dy 함량이 BaTiO3 100mol% 대비 0.1 mol% 미만인 경우에는 A-site에 고용되는 Dy 함량이 적어 유전체층의 n형 반도체화가 충분하지 않을 수 있으며, BaTiO3 100mol% 대비 4.0 mol% 초과인 경우에는 절연 저항이 급격히 낮아질 우려가 있다.
일 실시예에서, 유전체층(111)은 n형 반도체화된 것일 수 있다.
본 발명에서 유전체층(111)이 n형 반도체화된다는 것은 자유 전자가 증가한 상태가 된 것을 의미할 수 있다. 유전체층(111)이 n형 반도체화되었는지 여부는 고온 전기 전도도를 측정하여 판별할 수 있으며, 고온 전기전도도 그래프에서 양의 기울기를 가지지 않는 경우 n형 반도체화된 것으로 판단할 수 있다.
일 실시예에서, 유전체층(111)은 복수의 결정립(11a, 11b) 및 인접한 결정립 사이에 배치된 결정립계(12)를 포함하며, 상기 Dy가 고용된 영역은 상기 결정립(11a, 11b) 및 결정립계(12) 중 어느 하나 이상에 배치될 수 있다.
일 실시예에서, 상기 복수의 결정립 중 적어도 하나 이상은 결정립 전체에 상기 Dy가 고용된 영역을 포함하는 구조를 가지는 결정립(11a)일 수 있다. 유전체층(111)이 점차 얇아짐에 따라 유전체 결정립도 점차 작아지고 있으며, Dy가 고용된 영역이 결정립 전체에 분포되는 경우 보다 효과적으로 유전체층으로의 누설 전류를 제어할 수 있다.
이때, 복수의 결정립 중 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가지는 결정립(11a)의 개수 비율은 특별히 한정할 필요는 없다. 다만, 보다 효과적으로 누설 전류를 제어하기 위해서는 Dy가 고용된 영역을 포함하는 구조를 가지는 결정립의 개수 비율이 50% 이상인 것이 바람직할 수 있다.
또한, 상기 복수의 결정립 중 적어도 하나 이상은 코어(11b1)-쉘(11b2) 구조를 가지는 결정립(11b)일 수 있고, 상기 코어-쉘 구조의 쉘(11b2)에 상기 Dy가 고용된 영역이 포함될 수 있다.
또한, 복수의 결정립 중 일부는 코어-쉘 구조를 가지고, 일부는 결정립 전체에 상기 Dy가 고용된 영역을 포함하는 구조를 가질 수도 있다.
다만, 모든 결정립이 Dy가 고용된 영역을 포함하는 것은 아니며, 일부 결정립은 Dy가 고용된 영역을 포함하지 않을 수 있다.
한편, AD/BD의 평균값을 측정하기 위해서는 원자 레벨의 STEM-EDS(Scanning Transmission Electron Microscopy - Energy Dispersive X-ray Spectroscopy) 분석 기술이 필요하며, Cs corrector를 탑재한 STEM-EDS를 이용하여 측정할 수 있다.
예를 들어, 우선 바디(110)의 길이 및 두께 방향 중앙부에 배치된 유전체 층에서 4만 배율로 EDS 맵핑을 취득하고 Dy가 고용된 영역들을 확인할 수 있다. 이후, Dy가 고용된 영역들 중 3곳에서 4000만 배율로 EDS 맵핑을 취득하고, EDS 맵핑에 포함된 모든 페로브스카이트 구조에서 각각의 AD/BD 값들을 분석하고, 이들을 평균한 값을 AD/BD의 평균값으로 할 수 있다.
AD/BD의 평균값을 1.6 이상으로 제어하는 방법은 특별히 한정할 필요는 없다. 예를 들어, BaTiO3 분말의 제조 방법의 종류, 소결 온도, 소결 분위기 등을 제어하여 AD/BD의 평균값을 제어할 수 있다.
다만, 일 실시예에서 유전체층(111)은 공침법(共晶法)으로 합성한 BaTiO3 분말을 소결하여 형성된 것일 수 있다. BaTiO3 분말을 제조하는 방법으로는 고상법, 공침법, 수열 합성법 등이 있는데, 이들 중 공침법에 의해 제조된 BaTiO3 분말을 이용하는 경우 고상법 및 수열 합성법보다 용이하게 AD/BD의 평균값을 1.6 이상으로 제어할 수 있다. 공침법이란 여러 가지 서로 다른 이온들을 수용액 혹은 비수용액에서 동시에 침전 시키는 방법을 의미한다. 보다 구체적으로, Ba-alkoxide와 Ti-alkoxide를 알코올 용액 속에서 인위적으로 혼합한 다음 급속히 가수 분해하여 석출 시키는 방법일 수 있다.
한편, 유전체층(111)의 두께(td)는 특별히 한정할 필요는 없다.
다만, 일반적으로 유전체층을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 유전체층의 두께가 0.4μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.
상술한 바와 같이 본 발명의 일 실시형태에 따르면, AD/BD의 평균값을 1.6 이상으로 하여 유전체층을 n형 반도체화시킬 수 있으며, 이에 따라 전계 부하를 낮춰 신뢰성을 향상시킬 수 있기 때문에, 유전체층(111)의 두께가 0.4μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
따라서, 유전체층(111)의 두께가 0.4μm 이하인 경우에 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다.
상기 유전체층(111)의 두께(td)는 상기 제1 및 제2 내부 전극(121, 122) 사이에 배치되는 유전체층(111)의 평균 두께를 의미할 수 있다.
유전체층(111)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 유전체층을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 유전체층으로 확장하여 평균값을 측정하면, 유전체층의 평균 두께를 더욱 일반화할 수 있다.
바디(110)는 바디(110)의 내부에 배치되며, 유전체층(111)을 사이에 두고 서로 대향하도록 배치되는 제1 내부 전극(121) 및 제2 내부 전극(122)을 포함하여 용량이 형성되는 용량 형성부(Ac)와 상기 용량 형성부(Ac)의 제1 방향 상부 및 하부에 형성된 커버부(112, 113)를 포함할 수 있다.
또한, 상기 용량 형성부(Ac)는 커패시터의 용량 형성에 기여하는 부분으로서, 유전체층(111)을 사이에 두고 복수의 제1 및 제2 내부 전극(121, 122)을 반복적으로 적층하여 형성될 수 있다.
커버부(112, 113)는 상기 용량 형성부(Ac)의 제1 방향 상부에 배치되는 상부 커버부(112) 및 상기 용량 형성부(Ac)의 제1 방향 하부에 배치되는 하부 커버부(113)를 포함할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 상하면에 각각 두께 방향으로 적층하여 형성할 수 있으며, 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
상기 상부 커버부(112) 및 하부 커버부(113)는 내부 전극을 포함하지 않으며, 유전체층(111)과 동일한 재료를 포함할 수 있다.
즉, 상기 상부 커버부(112) 및 하부 커버부(113)는 세라믹 재료를 포함할 수 있으며, 예를 들어 티탄산바륨(BaTiO3)계 세라믹 재료를 포함할 수 있다.
한편, 커버부(112, 113)의 두께는 특별히 한정할 필요는 없다. 다만, 세라믹 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성하기 위하여 커버부(112, 113)의 두께(tp)는 20μm 이하일 수 있다.
또한, 상기 용량 형성부(Ac)의 측면에는 마진부(114, 115)가 배치될 수 있다.
마진부(114, 115)는 바디(110)의 제5 면(5)에 배치된 마진부(114)와 제6 면(6)에 배치된 마진부(115)를 포함할 수 있다. 즉, 마진부(114, 115)는 상기 세라믹 바디(110)의 폭 방향 양 측면에 배치될 수 있다.
마진부(114, 115)는 도 3에 도시된 바와 같이, 상기 바디(110)를 폭-두께(W-T) 방향으로 자른 단면에서 제1 및 제2 내부 전극(121, 122)의 양 끝단과 바디(110)의 경계면 사이의 영역을 의미할 수 있다.
마진부(114, 115)는 기본적으로 물리적 또는 화학적 스트레스에 의한 내부 전극의 손상을 방지하는 역할을 수행할 수 있다.
마진부(114, 115)는 세라믹 그린시트 상에 마진부가 형성될 곳을 제외하고 도전성 페이스트를 도포하여 내부 전극을 형성함으로써 형성된 것일 수 있다.
또한, 내부 전극(121, 122)에 의한 단차를 억제하기 위하여, 적층 후 내부 전극이 바디의 제5 및 제6 면(5, 6)으로 노출되도록 절단한 후, 단일 유전체층 또는 2 개 이상의 유전체층을 용량 형성부(Ac)의 양측면에 폭 방향으로 적층하여 마진부(114, 115)를 형성할 수도 있다.
내부 전극(121, 122)은 유전체층(111)과 교대로 적층된다.
내부 전극(121, 122)는 제1 및 제2 내부 전극(121, 122)을 포함할 수 있다. 제1 및 제2 내부 전극(121, 122)은 바디(110)를 구성하는 유전체층(111)을 사이에 두고 서로 대향하도록 번갈아 배치되며, 바디(110)의 제3 및 제4 면(3, 4)으로 각각 노출될 수 있다.
도 2를 참조하면, 제1 내부 전극(121)은 제4 면(4)과 이격되며 제3 면(3)을 통해 노출되고, 제2 내부 전극(122)은 제3 면(3)과 이격되며 제4 면(4)을 통해 노출될 수 있다.
이때, 제1 및 제2 내부 전극(121, 122)은 중간에 배치된 유전체층(111)에 의해 서로 전기적으로 분리될 수 있다.
도 4를 참조하면, 바디(110)는 제1 내부 전극(121)이 인쇄된 세라믹 그린 시트와 제2 내부 전극(122)이 인쇄된 세라믹 그린 시트를 번갈아 적층한 후, 소성하여 형성할 수 있다.
내부 전극(121, 122)은 Ni을 포함할 수 있다. 다만, 내부 전극(121, 122)을 형성하는 재료는 특별히 제한되지 않으며, 전기 전도성이 우수한 재료를 사용할 수 있다. 예를 들어, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함할 수 있다.
또한, 내부 전극(121, 122)은 니켈(Ni), 구리(Cu), 팔라듐(Pd), 은(Ag), 금(Au), 백금(Pt), 주석(Sn), 텅스텐(W), 티타늄(Ti) 및 이들의 합금 중 하나 이상을 포함하는 내부 전극용 도전성 페이스트를 세라믹 그린 시트에 인쇄하여 형성할 수 있다. 상기 내부 전극용 도전성 페이스트의 인쇄 방법은 스크린 인쇄법 또는 그라비아 인쇄법 등을 사용할 수 있으며, 본 발명이 이에 한정되는 것은 아니다.
한편, 내부 전극(121, 122)의 두께(te)는 특별히 한정할 필요는 없다.
다만, 일반적으로 내부 전극을 0.6μm 미만의 두께로 얇게 형성하는 경우, 특히 내부 전극의 두께가 0.4μm 이하인 경우에는 신뢰성이 저하될 우려가 있었다.
상술한 바와 같이 본 발명의 일 실시형태에 따르면, AD/BD의 평균값을 1.6 이상으로 하여 유전체층을 n형 반도체화시킬 수 있으며, 이에 따라 전계 부하를 낮춰 신뢰성을 향상시킬 수 있기 때문에, 내부 전극(121, 122)의 두께가 0.4μm 이하인 경우에도 우수한 신뢰성을 확보할 수 있다.
따라서, 내부 전극(121, 122)의 두께가 0.4μm 이하인 경우에 본 발명에 따른 효과가 보다 현저해질 수 있으며, 세라믹 전자 부품의 소형화 및 고용량화를 보다 용이하게 달성할 수 있다.
상기 내부 전극(121, 122)의 두께(te)는 내부 전극(121, 122)의 평균 두께를 의미할 수 있다.
내부 전극(121, 122)의 평균 두께는 바디(110)의 길이 및 두께 방향(L-T) 단면을 1만 배율의 주사전자현미경(SEM, Scanning Electron Microscope)으로 이미지를 스캔하여 측정할 수 있다. 보다 구체적으로, 스캔된 이미지에서 하나의 내부 전극을 길이 방향으로 등간격인 30개의 지점에서 그 두께를 측정하여 평균값을 측정할 수 있다. 상기 등간격인 30개의 지점은 용량 형성부(Ac)에서 지정될 수 있다. 또한, 이러한 평균값 측정을 10개의 내부 전극으로 확장하여 평균값을 측정하면, 내부 전극의 평균 두께를 더욱 일반화할 수 있다.
외부 전극(131, 132)은 바디(110)의 제3 면(3) 및 제4 면(4)에 배치될 수 있다.
외부 전극(131, 132)은 바디(110)의 제3 및 제4 면(3, 4)에 각각 배치되어, 제1 및 제2 내부 전극(121, 122)과 각각 연결된 제1 및 제2 외부 전극(131, 132)을 포함할 수 있다.
도 1을 참조하면, 외부 전극(131, 132)은 사이드 마진부(114, 115)의 제2 방향 양 단면을 덮도록 배치될 수 있다.
본 실시 형태에서는 세라믹 전자 부품(100)이 2개의 외부 전극(131, 132)을 갖는 구조를 설명하고 있지만, 외부 전극(131, 132)의 개수나 형상 등은 내부 전극(121, 122)의 형태나 기타 다른 목적에 따라 바뀔 수 있을 것이다.
한편, 외부 전극(131, 132)은 금속 등과 같이 전기 전도성을 갖는 것이라면 어떠한 물질을 사용하여 형성될 수 있고, 전기적 특성, 구조적 안정성 등을 고려하여 구체적인 물질이 결정될 수 있으며, 나아가 다층 구조를 가질 수 있다.
예를 들어, 외부 전극(131, 132)은 바디(110)에 배치되는 전극층(131a, 132a) 및 전극층(131a, 132a) 상에 형성된 도금층(131b, 132b)을 포함할 수 있다.
전극층(131a, 132a)에 대한 보다 구체적인 예를 들면, 전극층(131a, 132a)은 도전성 금속 및 글라스를 포함한 소성(firing) 전극이거나, 도전성 금속 및 수지를 포함한 수지계 전극일 수 있다.
또한, 전극층(131a, 132a)은 바디 상에 소성 전극 및 수지계 전극이 순차적으로 형성된 형태일 수 있다. 또한, 전극층(131a, 132a)은 바디 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성되거나, 소성 전극 상에 도전성 금속을 포함한 시트를 전사하는 방식으로 형성된 것일 수 있다.
전극층(131a, 132a)에 포함되는 도전성 금속으로 전기 전도성이 우수한 재료를 사용할 수 있으며 특별히 한정하지 않는다. 예를 들어, 도전성 금속은 니켈(Ni), 구리(Cu) 및 그들의 합금 중 하나 이상일 수 있다.
도금층(131b, 132b)은 실장 특성을 향상시키는 역할을 수행한다. 도금층(131b, 132b)의 종류는 특별히 한정하지 않으며, Ni, Sn, Pd 및 이들의 합금 중 하나 이상을 포함하는 도금층일 수 있고, 복수의 층으로 형성될 수 있다.
도금층(131b, 132b)에 대한 보다 구체적인 예를 들면, 도금층(131b, 132b)은 Ni 도금층 또는 Sn 도금층일 수 있으며, 전극층(131a, 132a) 상에 Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있고, Sn 도금층, Ni 도금층 및 Sn 도금층이 순차적으로 형성된 형태일 수 있다. 또한, 도금층(131b, 132b)은 복수의 Ni 도금층 및/또는 복수의 Sn 도금층을 포함할 수도 있다.
세라믹 전자 부품(100)의 사이즈는 특별히 한정할 필요는 없다.
다만, 소형화 및 고용량화를 동시에 달성하기 위해서는 유전체층 및 내부 전극의 두께를 얇게 하여 적층수를 증가시켜야 하기 때문에, 1005 (길이×폭, 1.0mm×0.5mm) 이하의 사이즈를 가지는 세라믹 전자 부품(100)에서 본 발명에 따른 신뢰성 및 절연 저항 향상 효과가 보다 현저해질 수 있다.
따라서, 제조 오차, 외부 전극 크기 등을 고려하면 세라믹 전자 부품(100)의 길이가 1.1mm 이하이고, 폭이 0.55mm 이하인 경우, 본 발명에 따른 신뢰성 향상 효과가 보다 현저해질 수 있다. 여기서, 세라믹 전자 부품(100)의 길이는 세라믹 전자 부품(100)의 제2 방향 크기를 의미하며, 세라믹 전자 부품(100)의 폭은 세라믹 전자 부품(100)의 제3 방향 크기를 의미할 수 있다.
본 발명의 일 실시형태에 따른 세라믹 전자 부품은 유전체층 및 내부 전극을 포함하는 바디; 및 상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고, 상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고, 상기 Dy가 고용된 영역에서 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 원자 개수를 AR, 상기 B-site에 고용된 Dy의 원자 개수를 BR이라 할 때, AR/BR은 2.1 이상 4.2 이하일 수 있다.
(실험예)
티탄산바륨(BaTiO3) 분말을 주성분으로 포함하며, BaTiO3 100mol% 대비 Dy 1.4mol%를 포함하며, 기타 부성분을 포함하는 유전체 조성물을 준비한 후, 상기 유전체 조성물을 포함하는 세라믹 그린시트 상에 Ni을 포함하는 내부 전극용 도전성 페이스트를 도포하여 내부 전극 패턴을 형성하였다. 그 다음, 상기 내부 전극 패턴이 형성된 세라믹 그린시트를 적층하여 얻은 적층체를 칩 단위로 절단한 후 소성하여 샘플 칩을 제작하였다. 단, 비교예 1은 고상법으로 제작한 티탄산바륨(BaTiO3) 분말을 이용하였으며, 비교예 2는 수열 합성법으로 제작한 티탄산바륨(BaTiO3) 분말을 이용하였고, 발명예는 공침법으로 제작한 티탄산바륨(BaTiO3) 분말을 이용하였다.
우선, 비교예 1, 비교예 2 및 발명예에 대하여 B-site에 고용된 Dy 함량 대비 A-site에 고용된 Dy 함량(AD/BD)를 측정하였으며 그 결과를 도 8에 도시하였다.
AD/BD 측정을 위하여, FIB(focused ion beam) Microsampling 법을 이용해 샘플 칩의 폭 방향 중앙부에서 길이 및 두께 방향으로 절단한 단면의 중심부에서 50nm 정도까지 박층화한 TEM 시편을 준비하였다. 다음으로 저가속 아르곤 이온 처리에 따라 표면 데미지층을 제거하고, 최종적으로 20-30nm 정도의 두께의 TEM 시편을 제작하였다.
상기 TEM 시편을 Cs corrector를 탑재한 STEM-EDS 장비(Cs-STEM)인 JEOL ARM300을 사용하여 분석하였다. 우선, 4만 배율로 EDS 맵핑을 취득하고 Dy가 고용된 영역들을 확인하였다. 이후, Dy가 고용된 영역들 중 3곳에서 4000만 배율로 EDS 맵핑을 취득하고, EDS 맵핑에 포함된 모든 페로브스카이트 구조에서 각각의 AD/BD 값들을 분석하였다. 4000만 배율로 취득한 EDS 맵핑당 약 100개 정도의 페로브스카이트 구조가 관찰되었으며, 총 3곳에서 측정하였으므로, 비교예 1, 비교예 2 및 발명예 각각 약 300개의 데이터 값들을 얻을 수 있었으며, 그 평균 및 분포를 도 8에 나타내었다.
도 8을 참조하면, 데이터 값들 중 25~75%에 해당하는 데이터 값이 존재하는 영역을 네모 박스로 표시하였으며, 다이아몬드로 표시한 것은 평균값을 표시한 것이다. 비교예 1의 AD/BD는 1.55, 비교예 2의 AD/BD는 1.38, 발명예의 AD/BD는 1.68로 측정되었다.
다음으로, 비교예 1, 비교예 2 및 발명예에 대하여 고온가속 수명시험을 행하여 그 결과 그래프를 도 6에 도시하였으며, 고온가속 수명시험의 결과를 웨이블 분포로 나타내어 도 7에 도시하였다.
고온가속 수명시험은 비교예 1, 비교예 2 및 발명예에 대하여 각각 40개의 샘플 칩을 준비하여 160℃에서 75V의 전압을 인가한 후, 절연 저항의 변화를 관찰하였다.
도 6을 참조하면, 초기 절연 저항의 값은 AD/BD 값이 높아짐에 따라 낮아지는 것을 확인할 수 있다. 즉, 비교예 2, 비교예 1, 발명예 순서로 초기 절연 저항의 값이 낮아진다. 평균 수명을 비교해 보면, 평균 수명 시간이 비교예 1은 39.30 (hr), 비교예 2는 75.40 (hr), 발명예는 105.76 (hr)으로 측정되어, 발명예가 가장 높은 것으로 나타나는 것을 확인할 수 있으며, 이는 AD/BD가 1.6 이상을 만족함에 따라 유전체층이 n형 반도체화되어 전계 부하를 낮춰 신뢰성이 향상된 것으로 판단할 수 있다.
하기 표 1은 비교예 1, 비교예 2 및 발명예의 AD/BD, 평균 수명 시간 및 160℃에서의 초기 절연 저항 값을 정리한 것이다.
| 구분 | AD/BD | 평균 수명 시간(hr) | 초기 절연 저항(160℃, Ω) |
| 비교예 1 | 1.55 | 39.30 | 2.5E+05 |
| 비교예 2 | 1.38 | 75.40 | 1.0E+06 |
| 발명예 | 1.68 | 105.76 | 1.5E+05 |
상기 표 1을 참조하면, 비교예 1의 경우 비교예 2보다 AD/BD 값이 높아 절연 저항은 낮으나, n형 반도체화되지 못하여 신뢰성이 향상되지 않으며 오히려 낮은 절연 저항 값으로 인해 비교예 2보다 평균 수명 시간이 짧은 것을 확인할 수 있다. AD/BD 값이 증가하면 평균 수명 시간이 낮아지다가, AD/BD 값이 1.6 이상이 됨에 따라 평균 수명 시간이 현저히 향상되는 결과가 나타나는 것을 확인할 수 있다.
도 9는 비교예 1, 비교예 2 및 발명예의 AD/BD 및 160℃에서의 초기 절연 저항의 값을 나타낸 그래프이다. 점선으로 표시한 추세선을 참조하면, AD/BD 값이 증가함에 따라 초기 절연 저항이 낮아지는 것을 확인할 수 있으며, AD/BD가 2.0 초과인 경우에는 160℃에서의 초기 절연 저항의 값이 2.5x10^4 (Ω) 정도까지 낮아져 상온에서의 초기 절연 저항 값이 양산 기준을 만족하지 못할 수 있다.
도 10은 비교예 1, 비교예 2 및 발명예의 고온 전기 전도도를 측정한 결과이다. 도 10의 X축은 로그 척도로 나타낸 산소 분압인 Log[Po2](atm)이며, Y축은 로그 척도로 나타낸 전기 전도도인 Log[σ](Scm-1)이다.
고온 전기 전도도는 1000℃에서 MFC(Mass flow controller)를 이용하여 기체 유량조절을 통해 산소 분압을 바꿔가면서 2-probe conductivity 측정을 진행하였다.
산소 분압이 증가함에 따라 고온 전기전도도가 점차 낮아지는 경우 n형 반도체화 된 것으로 판단할 수 있다. 즉, 도 10에서 고온 전기 전도도의 그래프가 양의 기울기를 가지지 않는 경우 n형 반도체화 된 것으로 판단할 수 있으며, 양의 기울기를 가지는 구간이 나타나는 경우 n형 반도체화 되지 않은 것으로 판단할 수 있다.
발명예는 산소 분압이 증가함에 따라 고온 전기전도도가 점차 낮아지므로 양의 기울기를 가지지 않아 n형 반도체화 된 것으로 판단할 수 있으며, 비교예 1 및 2는 Log(Po2) 값이 -3 이상이 되면 고온 전기 전도도가 다시 올라가서 양의 기울기를 가지므로 비교예 1 및 2는 n형 반도체화되지 않은 것으로 판단할 수 있다.
이상에서 본 발명의 실시 형태에 대하여 상세하게 설명하였지만 본 발명은 상술한 실시형태 및 첨부된 도면에 의해 한정되는 것이 아니며, 첨부된 청구범위에 의해 한정하고자 한다. 따라서, 청구범위에 기재된 본 발명의 기술적 사상을 벗어나지 않는 범위 내에서 당 기술분야의 통상의 지식을 가진 자에 의해 다양한 형태의 치환, 변형 및 변경이 가능할 것이며, 이 또한 본 발명의 범위에 속한다고 할 것이다.
100: 세라믹 전자 부품
110: 바디
111: 유전체층
11a, 11b: 결정립
12: 결정립계
112, 113: 커버부
114, 115: 사이드 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 도금층
110: 바디
111: 유전체층
11a, 11b: 결정립
12: 결정립계
112, 113: 커버부
114, 115: 사이드 마진부
121, 122: 내부 전극
131, 132: 외부 전극
131a, 132a: 전극층
131b, 132b: 도금층
Claims (31)
- 유전체층 및 내부 전극을 포함하는 바디; 및
상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고,
상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고,
상기 Dy가 고용된 영역에서 STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때,
AD/BD의 평균값은 1.6 이상 2.0 이하인
세라믹 전자 부품.
- 제1항에 있어서,
상기 ABO3는 BaTiO3인
세라믹 전자 부품.
- 제1항에 있어서,
상기 유전체층은 복수의 결정립 및 인접한 결정립 사이에 배치된 결정립계를 포함하며,
상기 Dy가 고용된 영역은 상기 결정립 및 결정립계 중 어느 하나 이상에 배치되는
세라믹 전자 부품.
- 제3항에 있어서,
상기 복수의 결정립 중 적어도 하나 이상은 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가지는
세라믹 전자 부품.
- 제4항에 있어서,
상기 복수의 결정립 중 상기 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가지는 결정립의 개수 비율은 50% 이상인
세라믹 전자 부품.
- 제3항에 있어서,
상기 복수의 결정립 중 적어도 하나 이상은 코어-쉘 구조를 가지고, 상기 코어-쉘 구조의 쉘에 상기 Dy가 고용된 영역이 포함되는
세라믹 전자 부품.
- 제3항에 있어서,
상기 복수의 결정립 중 적어도 하나 이상은 결정립 전체에 상기 Dy가 고용된 영역을 포함하는 구조를 가지며, 상기 복수의 결정립 중 적어도 하나 이상은 코어-쉘 구조를 가지고, 상기 코어-쉘 구조의 쉘에 상기 Dy가 고용된 영역이 포함되는
세라믹 전자 부품.
- 제1항에 있어서,
상기 유전체층의 평균 두께는 0.4μm 이하인
세라믹 전자 부품.
- 제1항에 있어서,
상기 내부 전극의 평균 두께는 0.4μm 이하인
세라믹 전자 부품.
- 제1항에 있어서,
상기 유전체층은 공침법으로 합성한 BaTiO3 분말을 소결하여 형성된 것인
세라믹 전자 부품.
- 제2항에 있어서,
상기 Dy의 함량은 상기 BaTiO3 100mol% 대비 0.1~4.0mol%인
세라믹 전자 부품.
- 제1항에 있어서,
상기 유전체층은 n형 반도체화된 것인
세라믹 전자 부품.
- 제1항에 있어서,
상기 Dy가 고용된 영역에서 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 원자 개수를 AR, 상기 B-site에 고용된 Dy의 원자 개수를 BR이라 할 때, AR/BR은 2.1 이상 4.2 이하인
세라믹 전자 부품.
- 유전체층 및 내부 전극을 포함하는 바디; 및
상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고,
상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고,
상기 Dy가 고용된 영역에서 STEM-EDS를 이용하여 측정한 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 X-ray count를 AD, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 X-ray count를 BD라 할 때, AD/BD의 평균값은 1.6 이상을 만족하며,
상기 유전체층은 복수의 결정립 및 인접한 결정립 사이에 배치된 결정립계를 포함하며, 상기 복수의 결정립 중 적어도 하나 이상은 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가지는
세라믹 전자 부품.
- 제14항에 있어서,
상기 복수의 결정립 중 상기 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가지는 결정립의 개수 비율은 50% 이상인
세라믹 전자 부품.
- 제15항에 있어서,
상기 ABO3는 BaTiO3인
세라믹 전자 부품.
- 제16항에 있어서,
상기 Dy의 함량은 상기 BaTiO3 100mol% 대비 0.1~4.0mol%인
세라믹 전자 부품.
- 제14항에 있어서,
상기 Dy가 고용된 영역에서 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 원자 개수를 AR, 상기 B-site에 고용된 Dy의 원자 개수를 BR이라 할 때, AR/BR은 2.1 이상인
세라믹 전자 부품.
- 유전체층 및 내부 전극을 포함하는 바디; 및
상기 바디에 배치되며 상기 내부 전극과 연결되는 외부 전극; 을 포함하고,
상기 유전체층은 일반식 ABO3로 표시되는 페로브스카이트 구조를 주상으로 하며, Dy가 고용된 영역을 포함하고,
상기 Dy가 고용된 영역에서 상기 페로브스카이트 구조의 A-site에 고용된 Dy의 원자 개수를 AR, 상기 페로브스카이트 구조의 B-site에 고용된 Dy의 원자 개수를 BR이라 할 때, AR/BR은 2.1 이상인
세라믹 전자 부품.
- 제19항에 있어서,
상기 AR/BR은 2.1 이상 4.2 이하인
세라믹 전자 부품.
- 제19항에 있어서,
상기 ABO3는 BaTiO3인
세라믹 전자 부품.
- 제19항에 있어서,
상기 유전체층은 복수의 결정립 및 인접한 결정립 사이에 배치된 결정립계를 포함하며,
상기 Dy가 고용된 영역은 상기 결정립 및 결정립계 중 어느 하나 이상에 배치되는
세라믹 전자 부품.
- 제22항에 있어서,
상기 복수의 결정립 중 적어도 하나 이상은 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가지는
세라믹 전자 부품.
- 제23항에 있어서,
상기 복수의 결정립 중 상기 결정립 전체에 Dy가 고용된 영역을 포함하는 구조를 가지는 결정립의 개수 비율은 50% 이상인
세라믹 전자 부품.
- 제22항에 있어서,
상기 복수의 결정립 중 적어도 하나 이상은 코어-쉘 구조를 가지고, 상기 코어-쉘 구조의 쉘에 상기 Dy가 고용된 영역이 포함되는
세라믹 전자 부품.
- 제22항에 있어서,
상기 복수의 결정립 중 적어도 하나 이상은 결정립 전체에 상기 Dy가 고용된 영역을 포함하는 구조를 가지며, 상기 복수의 결정립 중 적어도 하나 이상은 코어-쉘 구조를 가지고, 상기 코어-쉘 구조의 쉘에 상기 Dy가 고용된 영역이 포함되는
세라믹 전자 부품.
- 제19항에 있어서,
상기 유전체층의 평균 두께는 0.4μm 이하인
세라믹 전자 부품.
- 제19항에 있어서,
상기 내부 전극의 평균 두께는 0.4μm 이하인
세라믹 전자 부품.
- 제19항에 있어서,
상기 유전체층은 공침법으로 합성한 BaTiO3 분말을 소결하여 형성된 것인
세라믹 전자 부품.
- 제21항에 있어서,
상기 Dy의 함량은 상기 BaTiO3 100mol% 대비 0.1~4.0mol%인
세라믹 전자 부품.
- 제1항에 있어서,
상기 유전체층은 n형 반도체화된 것인
세라믹 전자 부품.
Priority Applications (3)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| US17/945,167 US20230088775A1 (en) | 2021-09-17 | 2022-09-15 | Ceramic electronic component |
| JP2022148032A JP2023044672A (ja) | 2021-09-17 | 2022-09-16 | セラミック電子部品 |
| CN202211138270.XA CN115831607A (zh) | 2021-09-17 | 2022-09-19 | 陶瓷电子组件 |
Applications Claiming Priority (6)
| Application Number | Priority Date | Filing Date | Title |
|---|---|---|---|
| KR1020210125154 | 2021-09-17 | ||
| KR20210125154 | 2021-09-17 | ||
| KR1020220058045 | 2022-05-11 | ||
| KR20220058045 | 2022-05-11 | ||
| KR1020220084012 | 2022-07-07 | ||
| KR20220084012 | 2022-07-07 |
Publications (1)
| Publication Number | Publication Date |
|---|---|
| KR20230041604A true KR20230041604A (ko) | 2023-03-24 |
Family
ID=85872470
Family Applications (1)
| Application Number | Title | Priority Date | Filing Date |
|---|---|---|---|
| KR1020220109929A KR20230041604A (ko) | 2021-09-17 | 2022-08-31 | 세라믹 전자 부품 |
Country Status (1)
| Country | Link |
|---|---|
| KR (1) | KR20230041604A (ko) |
-
2022
- 2022-08-31 KR KR1020220109929A patent/KR20230041604A/ko unknown
Similar Documents
| Publication | Publication Date | Title |
|---|---|---|
| US10672558B2 (en) | Multilayer ceramic capacitor | |
| CN104517730A (zh) | 多层陶瓷电容器及具有该多层陶瓷电容器的板 | |
| KR20220052164A (ko) | 적층형 전자 부품 | |
| US20220181082A1 (en) | Multilayer electronic component and dielectric composition | |
| US20230088775A1 (en) | Ceramic electronic component | |
| US20230326673A1 (en) | Multilayer electronic component | |
| US9129750B2 (en) | Multilayered ceramic electronic component and manufacturing method thereof | |
| KR20230041604A (ko) | 세라믹 전자 부품 | |
| KR20230100293A (ko) | 적층 세라믹 커패시터 | |
| US20230093711A1 (en) | Ceramic electronic component | |
| KR20220101911A (ko) | 적층형 전자 부품 | |
| JP2023044672A (ja) | セラミック電子部品 | |
| KR20220092246A (ko) | 적층형 전자 부품 | |
| KR20220032339A (ko) | 적층형 전자 부품 및 그 제조방법 | |
| US20230207211A1 (en) | Multilayered electronic component | |
| US11830678B2 (en) | Ceramic electronic component | |
| US20230207195A1 (en) | Multilayer ceramic electronic component | |
| US20240203649A1 (en) | Multilayer electronic component | |
| US11664162B2 (en) | Multilayer electronic component | |
| US20240222020A1 (en) | Multilayer electronic component | |
| US20220208454A1 (en) | Multilayered electronic component and dielectric composition | |
| US20240222010A1 (en) | Multilayer electronic component | |
| US20240212934A1 (en) | Multilayer electronic component | |
| US20230197341A1 (en) | Multilayer electronic component | |
| KR20240098437A (ko) | 적층형 전자 부품 |