KR20230038481A - 광자 집적 회로 - Google Patents

광자 집적 회로 Download PDF

Info

Publication number
KR20230038481A
KR20230038481A KR1020237001485A KR20237001485A KR20230038481A KR 20230038481 A KR20230038481 A KR 20230038481A KR 1020237001485 A KR1020237001485 A KR 1020237001485A KR 20237001485 A KR20237001485 A KR 20237001485A KR 20230038481 A KR20230038481 A KR 20230038481A
Authority
KR
South Korea
Prior art keywords
waveguide
substrate
photodetector
layer
dielectric layer
Prior art date
Application number
KR1020237001485A
Other languages
English (en)
Inventor
비말 쿠마르 카미네니
마테오 스타파로니
파라즈 나쟈피
안 멜니척
죠지 코발
용 리앙
Original Assignee
사이퀀텀, 코퍼레이션
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 사이퀀텀, 코퍼레이션 filed Critical 사이퀀텀, 코퍼레이션
Publication of KR20230038481A publication Critical patent/KR20230038481A/ko

Links

Images

Classifications

    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12002—Three-dimensional structures
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/136—Integrated optical circuits characterised by the manufacturing method by etching
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12004—Combinations of two or more optical elements
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/12007—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer
    • G02B6/12009—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides
    • G02B6/12026—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind forming wavelength selective elements, e.g. multiplexer, demultiplexer comprising arrayed waveguide grating [AWG] devices, i.e. with a phased array of waveguides characterised by means for reducing the temperature dependence
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/122—Basic optical elements, e.g. light-guiding paths
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/10—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type
    • G02B6/12—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings of the optical waveguide type of the integrated circuit kind
    • G02B6/13—Integrated optical circuits characterised by the manufacturing method
    • G02B6/132—Integrated optical circuits characterised by the manufacturing method by deposition of thin films
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/26—Optical coupling means
    • G02B6/28—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals
    • G02B6/293—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means
    • G02B6/29331—Optical coupling means having data bus means, i.e. plural waveguides interconnected and providing an inherently bidirectional system by mixing and splitting signals with wavelength selective means operating by evanescent wave coupling
    • G02B6/29335—Evanescent coupling to a resonator cavity, i.e. between a waveguide mode and a resonant mode of the cavity
    • G02B6/29338—Loop resonators
    • G02B6/29341—Loop resonators operating in a whispering gallery mode evanescently coupled to a light guide, e.g. sphere or disk or cylinder
    • G—PHYSICS
    • G02—OPTICS
    • G02B—OPTICAL ELEMENTS, SYSTEMS OR APPARATUS
    • G02B6/00—Light guides; Structural details of arrangements comprising light guides and other optical elements, e.g. couplings
    • G02B6/24—Coupling light guides
    • G02B6/42—Coupling light guides with opto-electronic elements
    • G02B6/4201—Packages, e.g. shape, construction, internal or external details
    • G02B6/4266—Thermal aspects, temperature control or temperature monitoring
    • G02B6/4268—Cooling
    • G02B6/4269—Cooling with heat sinks or radiation fins

Landscapes

  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • Optics & Photonics (AREA)
  • Engineering & Computer Science (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Optical Integrated Circuits (AREA)
  • Solid State Image Pick-Up Elements (AREA)
  • Optical Modulation, Optical Deflection, Nonlinear Optics, Optical Demodulation, Optical Logic Elements (AREA)

Abstract

기판, 기판 상의 유전체 층, 유전체 층 내의 도파관, 및 상기 도파관에 광학적으로 커플링된 광검출기를 포함하는 장치. 상기 광검출기는 상기 도파관 층 위에 배치되고, 상기 기판과 모놀리식으로 집적화된다. 상기 광검출기는 약 50K 이하 또는 약 20K 이하와 같은 저온에서 작동하도록 구성된다. 일부 실시예들에서, 모놀리식 광자 장치(photonic device)는 열 절연 구조들 및 광학 절연 구조(optical isolation structure)를 포함한다. 열 절연 구조 및 광학 절연 구조를 포함하는 모놀리식 광자 장치를 제조하는 기술이 또한 설명된다.

Description

광자 집적 회로
관련 출원에 대한 상호 참조
본 출원은 2020년 6월 16일자로 출원된 "Photonic Integrated Circuit"라는 명칭의 미국 임시특허출원 제 63/039,840호를 기초로 우선권을 주장하고, 그 개시 내용 전체가 모든 목적을 위해 본원에 참조에 의해 편입된다.
광자 양자 컴퓨팅 시스템에서의 광자 집적 회로와 같은 광자 집적 회로(photonic integrated circuit)는 도파관, 커플러, 광자 발생기, 필터, 스위치, 검출기, 간섭계, 지연 라인 등과 같은 다양한 집적된 광학 부품을 포함할 수 있다. 서로 다른 유형의 집적 광학 부품을 단일 칩에 집적하는 것은 각각의 집적 광학 부품을 제조하는 데 사용되는 프로세스와 물질이 다르기 때문에 어려울 수 있다.
서로 다른 유형의 집적 광학 부품을 단일 칩에 집적하는 것은, 예를 들어, 미광(stray light) 또는 발열 부품에서 다른 부품으로의 열 방출로 인한 잡음으로 인해 광자 집적 회로의 성능에 부정적인 영향을 미칠 수 있다. 예를 들어, 단일 광자 검출기와 같은 고감도의 광검출기는 양자 암호화 및 양자 컴퓨팅과 같은 많은 광자 양자 기술에 사용될 수 있다. 이들의 고감도 때문에, 이러한 광검출기는 직접 또는 간접적인 경로를 통해 광검출기에 도달할 수 있는 원치 않는 주변 광 또는 미광과 같은 잡음에 매우 민감할 수 있다. 튜닝 필터 용 열 튜너(thermal tuner)와 같은 특정 열 광학 부품은 히터를 사용할 수 있다. 히터에 의해 생성된 열은 광자 집적 회로의 다른 영역으로 방출될 수 있고, 이는 열-광학 부품의 효율을 감소시킬 수 있고/있거나 극저온(cryogenic temperature)과 같은 저온에서 동작할 필요가 있을 수 있는 다른 부품의 온도를 높일 수 있다.
본 개시는 일반적으로 광자 집적 회로에 관한 것이다. 보다 구체적으로, 본 개시는 모놀리식 광자 집적 회로(monolithic photonic integrated circuit)에 상이한 유형의 부품들을 집적하기 위한 기술들에 관한 것이다. 상기 모놀리식 광자 집적 회로에는 광학 및/또는 열 절연 구조가 포함된다. 예를 들어, 상기 모놀리식 광자 집적 회로는, 고감도 및 높은 신호 대 잡음비(signal to noise ratio, SNR)를 달성하기 위해, 광자 집적 회로(photonic integrated circuit, PIC)의 고감도 광검출기(예를 들어, 초전도 나노와이어 단일 광자 검출기)에 배경 광이 도달하는 것을 방지하기 위한 광학 절연 구조를 포함할 수 있다. 상기 모놀리식 광자 집적 회로는 또한 일부 열-광학 광학 장치로부터 광자 집적 회로의 다른 영역으로의 열 방출을 감소시키거나 방지하기 위한 열 절연 구조를 포함할 수 있다. 광학 및/또는 열 절연 구조를 갖는 모놀리식 광자 집적 회로는 반도체 프로세스 기술의 조합을 사용하여 제조될 수 있다. 다양한 본 발명의 실시예들이 본 명세서에서 설명되며, 방법, 프로세스, 시스템, 장치 등을 포함한다.
특정 실시예들에 따르면, 광자 집적 회로는 광학 양자 컴퓨팅을 위한 광자 집적 회로를 포함할 수 있다. 광자 집적 회로는 도파관, 커플러, 광자 발생기, 필터, 스위치, 검출기, 간섭계, 지연 라인 등과 같은 다양한 유형의 집적 광학 부품의 다양한 조합을 포함할 수 있다. 예를 들어, 광자 집적 회로는 개별 광자를 생성하기 위한 단일 광자 발생기, 열-광학 장치 또는 다른 튜너에 의해 튜닝 또는 제어될 수 있는 필터 및 스위치, 및 개별 광자를 검출하기 위한 단일 광자 검출기를 포함할 수 있다. 서로 다른 유형의 집적 광학 부품은 서로 다른 온도에서 작동할 수 있다. 예를 들어, 단일 광자 검출기는 저온에서 작동할 수 있는 초전도 나노와이어 단일 광자 검출기를 포함할 수 있는 반면, 열-광학 장치는 훨씬 더 높은 온도에서 작동할 수 있다.
특정 실시예들에 따르면, 상기 광자 집적 회로는 주변 광 또는 미광이 광검출기에 집적 또는 간접적으로 도달하는 것을 방지하기 위해 CMOS BEOL(back end of line) 프로세스들을 사용하여 제조된 절연 구조들을 포함할 수 있다. 상기 절연 구조는 예를 들어, 금속 층(metal layer), 비아의 어레이(arrays of vias), 에어 갭(air gap), 반사성 또는 흡수성 물질로 충전된 트렌치 등을 포함할 수 있다. 상기 절연 구조는 광자 집적 회로와 광검출기의 입력 포트 및 출력 포트를 포함하는 광검출기 및/또는 도파관의 상이한 위치에 국소적 및/또는 전역적 절연을 제공할 수 있어서, 광원 또는 광자 집적 회로로부터의 임의의 산란, 반사, 확산 또는 달리 누출된 광이 부분적으로 또는 완전히 차단되어 광검출기에 도달하는 것이 방지된다.
본 명세서에 개시된 시스템, 장치 및 방법은 원치 않는 광이 고감도 광검출기에 도달하는 것을 방지함으로써 광검출기의 신호 대 잡음비를 개선할 수 있다. 이와 같이, 광검출기는 고감도를 달성할 수 있고, 최소량의 데드 타임(dead time)을 가질 수 있다. 절연 구조는 표준 CMOS BEOL(back end of line) 프로세스 또는 CMOS-호환 BEOL 프로세스를 사용하여 제작될 수 있다. 일부 절연은 국소 절연일 수 있으며, 스택업(stack-up)에는 추가적인 전역 층 또는 물질이 필요하지 않을 수 있으므로, 회로 및 장치에 추가적인 열 부하가 추가되지 않을 수 있다.
특정 실시예들에 따르면, 상기 광자 집적 회로는 열 발생 장치에 인접한 트렌치 및 큰 언더컷 영역과 같은 열 절연 구조를 포함할 수 있다. 상기 열 절연 구조는 또한 포토리소그래피 및 습식/건식 에칭과 같은 CMOS 또는 다른 반도체 처리 기술을 사용하여 제조될 수 있다. 상기 열 절연 구조는 열을 국소적인 영역에 유지하여 열-광학 장치의 효율성을 향상시키고 저온에서 작동해야 할 수 있는 냉각 영역에 대한 부담을 줄일 수 있다.
본 발명의 양태들은 예로서 예시된다. 비-제한적 및 비-전면적 양상들은 다음의 도면을 참조하여 설명되며, 여기서 유사한 도면 부호는 달리 특정되지 않는 한 다양한 도면에 걸쳐 유사한 부분을 지칭한다.
도 1은 특정 실시예들에 따른 광자 집적 회로(photonic integrated circuit, PIC) 및 고감도 광검출기를 포함하는 광학 장치의 예를 설명하는 단순화된 블록도이다.
도 2는 특정 실시예들에 따른 광자 집적 회로의 입력 및/또는 출력 포트들에서의 미광 절연(stray light isolation)의 예를 설명한 도면이다.
도 3은 특정 실시예들에 따른 다양한 절연 구조들을 사용하여 광검출기를 국소적으로 절연하는 예를 설명한 도면이다.
도 4a 내지 도 4d는 특정 실시예들에 따른 광학 장치에서 다양한 절연 구조들을 사용하여 광검출기를 국소적으로 절연하는 또 다른 예를 설명한 도면이다. 도 4a는 광검출기 및 광 절연 구조를 포함하는 광학 장치의 단면도이다. 도 4b는 도 4a의 광학 장치의 사시도이다. 도 4c는 도 4a의 광학 장치의 평면도이다. 도 4d는 도 4a의 광학 장치의 단면의 평면도이다.
도 5는 특정 실시예에 따른 광자 집적 회로에서 다양한 광 절연 구조를 제조하는 방법의 예를 도시한 흐름도이다.
도 6은 광검출기를 포함하고 특정 실시예들에 따른 프론트 엔드 오브 라인(front end of line, FEOL) 프로세스들을 사용하여 제조된 광자 집적 회로의 예의 단면도이다.
도 7은 특정 실시예들에 따른 백 엔드 오브 라인(back end of line, BEOL) 프로세스들을 사용하여 산화물 층에 에칭된 비아 또는 트렌치를 갖는 광자 집적 회로의 일 예의 단면도이다.
도 8은 특정 실시예들에 따른 반사성 또는 흡수성 물질(예를 들어, 금속)로 충전된 산화물 층에 에칭된 비아 또는 트렌치를 갖는 광자 집적 회로의 예의 단면도이다.
도 9는 특정 실시예들에 따른 광검출기를 국소적으로 절연하기 위한 금속 층 상에 제조된 금속 커버(metal cover)를 갖는 광자 집적 회로의 예의 단면도이다.
도 10은 특정 실시예에 따른 추가적인 BEOL 프로세스 후의 광자 집적 회로의 예의 단면도이다.
도 11은 특정 실시예에 따른 광자 집적 회로의 기판에 에칭된 깊은 트렌치를 포함하는 광자 집적 회로의 예의 단면도이다.
도 12는 특정 실시예들에 따른 광자 집적 회로의 기판 내에 반사성 또는 흡수성 물질로 충전된 깊은 트렌치를 포함하는 광자 집적 회로의 예의 단면도이다.
도 13은 특정 실시예에 따른 광자 집적 회로에서 다양한 절연 구조에 의한 광 절연을 설명하는 광자 집적 회로의 예의 단면도이다.
도 14는 특정 실시예들에 따른 광자 집적 회로를 제조하는 방법의 예시를 도시한 흐름도이다.
도 15는 특정 실시예에 따른 베이스 PIC의 유형의 예를 설명한 도면이다.
도 16은 특정 실시예들에 따른 삼중층 리소그래피 프로세스에서 사용하기 위해 증착될 수 있는 추가적인 층의 예를 설명한 도면이다.
도 17은 특정 실시예에 따른 에칭된 PIC 구조의 예를 설명한 도면이다.
도 18은 특정 실시예에 따른 에칭된 PIC 상의 산화물 층의 예를 설명한 도면이다.
도 19는 특정 실시예에 따른 열 절연 영역에서 트렌치 구조를 형성하는 에칭 프로세스의 예를 설명한 도면이다.
도 20은 특정 실시예에 따른 언더컷 구조(undercut structure)를 형성하기 위한 에칭 프로세스의 예를 설명한 도면이다.
도 21은 특정 실시예에 따른 언더컷 구조의 예를 설명한 도면이다.
도 22는 특정 실시예에 따른 트렌치 구조 및 언더컷 구조를 밀봉하는 산화물 층을 형성하는 프로세스의 예를 설명한 도면이다.
도 23은 특정 실시예에 따른 삼중층 리소그래피 프로세스에서 사용하기 위해 증착될 수 있는 추가적인 층의 예를 설명한 도면이다.
도 24는 특정 실시예에 따른 전기적 콘택(electrical contact)을 형성하기 위한 콘택 홀(contact hole)의 예를 설명한 도면이다.
도 25는 특정 실시예에 따른 삼중층 리소그래피 프로세스에서 사용하기 위해 증착될 수 있는 추가적인 층의 예를 설명한 도면이다.
도 26은 특정 실시예들에 따른 광검출기에 대한 전기적 콘택을 형성하기 위한 콘택 홀들의 예들을 설명한 도면이다.
도 27은 특정 실시예들에 따른 광자 집적 회로들에 대한 전기적 콘택들의 예들을 설명한 도면이다.
도 28은 특정 실시예에 따른 산란 완화 구조(scatter mitigation structure)의 예를 설명한 도면이다.
본 명세서에 개시된 기술들은 일반적으로 광자 집적 회로에 관한 것이다. 보다 구체적으로, 본 개시는 모놀리식 광자 집적 회로(monolithic photonic integrated circuit) 상에 상이한 유형의 부품들을 집적하기 위한 기술들에 관한 것이다. 상기 모놀리식 광자 집적 회로에는 광학 및/또는 열 절연 구조(optical and/or thermal isolation structures)가 포함된다. 다양한 본 발명의 실시예들이 본 명세서에서 설명되며, 방법, 프로세스, 시스템, 장치 등을 포함한다.
특정 실시예들에 따르면, 광자 집적 회로는 도파관(waveguide), 커플러(coupler), 광자 발생기(photon generator), 필터(fliter), 스위치(switch), 검출기(detector), 간섭계(interferometer), 지연 라인(delay line) 등과 같은 상이한 유형의 집적 광학 부품의 다양한 조합을 포함할 수 있다. 예를 들어, 상기 광자 집적 회로는 광학 양자 컴퓨팅(optical quantum computing)을 위한 광자 집적 회로를 포함할 수 있고, 개별 광자를 생성하기 위한 단일 광자 발생기(photon generator), 열-광학 장치(thermo-optic device) 또는 다른 튜너(tuner)에 의해 튜닝(tuning) 또는 제어될 수 있는 필터 및 스위치, 그리고 개별 광자를 검출하기 위한 단일 광자 검출기(photon detector)를 포함할 수 있다. 상기 서로 다른 유형의 집적 광학 부품은 서로 다른 온도에서 작동할 수 있다. 예를 들어, 상기 단일 광자 검출기는 저온에서 작동할 수 있는 초전도 나노와이어 단일 광자 검출기(superconducting nanowire single photon detector)를 포함할 수 있는 한편, 열-광학 장치는 훨씬 더 높은 온도에서 작동할 수 있다.
상기 모놀리식 광자 집적 회로는, 높은 감도 및 높은 신호 대 잡음비(signal to noise ratio, SNR)를 달성하기 위해, 배경 광(background light)이 광자 집적 회로(photonic integrated circuit, PIC)의 고감도 광검출기(예를 들어, 단일 광자 검출기)에 도달하는 것을 방지하기 위한 광학 절연 구조를 포함할 수 있다. 상기 모놀리식 광자 집적 회로는 또한 일부 열-광학 장치로부터 광자 집적 회로의 다른 영역으로의 열 방출을 감소시키거나 방지하기 위한 열 절연 구조를 포함할 수 있다. 광학 및/또는 열 절연 구조를 갖는 상기 모놀리식 광자 집적 회로는 반도체 프로세싱 기술의 조합을 사용하여 제조될 수 있다.
많은 광자 양자 기술에 사용되는 단일 광자 검출기(single photon detector, SPD)(예를 들어, 초전도 나노 와이어(superconducting nanowire SPD, SNSPD))와 같은 고감도 광검출기는 다양한 광 복사에 매우 민감할 수 있다. 많은 경우에, 상기 고감도 광검출기는, 시스템 내의 미광을 포함하는 배경 광 또는 시스템으로 들어오는 주변 광에 의해 생성된 잡음과 같은 다양한 잡음 소스들로 인해, 잠재적으로 달성가능한 감도 또는 SNR을 달성하지 못할 수 있다. 본 명세서에 개시된 기술은 높은 감도 및 높은 신호 대 잡음비를 달성하기 위해 광자 집적 회로에서 원하지 않는 배경 광(예를 들어, 미광 또는 주변 광)이 고감도 광검출기(예를 들어, 초전도 나노와이어 단일 광자 검출기)에 도달하는 것을 감소시키거나 방지할 수 있다.
특정 실시예들에 따르면, 광검출기의 감도 및 SNR을 개선하기 위해, 광검출기(예를 들어, SNSPD)는 광검출기를 둘러싸는 반사성 또는 흡수성 구조를 사용하여 배경 복사(예를 들어, 주변 광 또는 미광)로부터 광학적으로 절연될 수 있다. 일부 실시예들에서, 추가적인 절연 구조들은 배경 광이 상기 광검출기에 도달하기 전에 달리 전파될 수 있는 PIC 내의 임의의 다른 위치에 추가될 수 있어서, 상기 광검출기의 영역에 도달할 수 있는 표유 광자(漂遊 光子, stray photon)의 수를 감소시킨다. 예를 들어, 광자 집적 회로에서 배경 또는 미광의 한 가지 주요 소스(source)는 PIC 내부 또는 외부로의 광의 불완전한 커플링으로 인해 PIC(예를 들어, 도파관)의 광학 입력 및/또는 출력 포트(예를 들어, 입력 또는 출력 도파관 커플러)에서 반사, 산란 또는 확산되는 광이기 때문에, 광학 입력 및/또는 출력 포트에서 미광이 내부로 들어오는 것을 방지하기 위해 절연 구조가 사용될 수 있다. 이와 같이, 임의의 미광 또는 주변 광이 상기 도파관으로 들어가거나 광검출기의 영역에 도달할 확률이 상당히 감소될 수 있다. 더욱이, 임의의 배경 광이 상기 광검출기가 위치하는 영역에 도달하더라도, 상기 광검출기를 둘러싸는 국소적 절연 구조들은 배경 광을 차단하여 그것이 광검출기에 의해 검출되는 것을 방지할 수 있다. 다양한 실시예에서, 상기 광 절연 구조들은 표준 CMOS 백 엔드 오브 라인(BEOL) 프로세스 또는 다른 CMOS 호환 제조 프로세스를 사용하여 제조될 수 있다.
특정 실시예에 따르면, 상기 광자 집적 회로는 광학 필터, 광학 스위치, 광학 간섭계 등과 같은 일부 집적 광학 부품들을 튜닝하기 위한 히터를 포함할 수 있다. 상기 광자 집적 회로는 히터에 인접한 트렌치 및 큰 언더컷 영역과 같은 열 절연 구조 또한 포함할 수 있다. 상기 열 절연 구조는 열-광학 장치의 효율성을 향상시키고 SNSPD와 같이 저온에서 작동해야 할 수 있는 장치를 포함하여 냉각 영역에 대한 부담을 줄이기 위해 열을 국소적인 영역내에 유지할 수 있다. 상기 열 절연 구조는 또한 포토리소그래피 및 습식/건식 에칭과 같은 CMOS 또는 다른 반도체 처리 기술 사용하여 제조될 수 있다.
일부 설명적인 실시예들이 아래 첨부된 도면들에 대하여 설명될 것이며, 이들은 본 명세서의 일부를 형성한다. 이어지는 설명은 실시예(들)만을 제공하며, 본 명세서의 범위, 적용 가능성 또는 구성을 제한하려는 의도가 아니다. 오히려, 실시예(들)의 이어지는 설명은 당업자에게 하나 이상의 실시예를 구현 가능하게 하는 설명을 제공할 것이다. 본 개시의 사상 및 범위를 벗어나지 않으면서 요소들의 기능 및 배열에 있어서 다양한 변경이 이루어질 수 있음이 이해된다. 이하의 설명에서, 설명의 목적을 위해, 특정 본 발명의 실시예들에 대한 완전한 이해를 제공하기 위해 특정 세부사항들이 제시된다. 그러나, 다양한 실시예들이 이러한 특정 세부사항 없이 실시될 수 있음이 명백할 것이다. 도면 및 설명은 제한적인 의도가 아니다. 단어 "예" 또는 "예시적인"은 본원에서 "예, 예시, 또는 예시로서 역할함"을 의미하기 위해 사용된다. 본원에서 "예시적인" 또는 "예"로서 설명되는 임의의 실시형태 또는 설계는 반드시 다른 실시형태 또는 설계보다 선호되거나 유리한 것으로 해석되어야 하는 것은 아니다.
도 1은 특정 실시예들에 따른 광자 집적 회로(Photonic Integrated Circuit, PIC) 120 및 고감도 광검출기 130을 포함하는 광학 장치 100의 예를 도시하는 단순화된 블록도이다. PIC 120은 필터(filter), 공진기(resonator), 스플리터(splitter), 광학 증폭기 등과 같은 도파관 및 다른 능동 또는 수동 광학 부품에 의해 형성된 광자 회로를 포함할 수 있다. 상기 광학 장치는 레이저 110과 같은 광 소스(light source)를 포함할 수 있으며, 이는 초고속(예를 들어, 피코초(picosecond) 또는 펨토초(femtosecond)) 펄스 레이저(pulse laser)일 수 있다. 일부 실시예들에서, 상기 광 소스는 외부 소스일 수 있고, 예를 들어, 하나 이상의 광학 섬유들을 통해 PIC 120에 연결될 수 있다. 상기 광 소스로부터의 광은 격자 커플러, 에지 커플러 등과 같은 커플러를 통해 PIC 120 내의 도파관으로 커플링(결합)될 수 있다. 그러나, 매우 높은 커플링 효율(coupling efficiency)을 달성하는 것은 어려울 수 있다. 예를 들어, 많은 경우에, 상기 커플링 효율은 90% 미만, 75% 미만, 60% 미만, 또는 50% 미만일 수 있다. 따라서, 상기 광 소스로부터의 많은 양의 광은 PIC 120 내의 도파관으로 들어가지 않을 수 있고, 대신에 반사, 산란 또는 확산되어 미광 140이 될 수 있다. 미광 140은 광학 장치 100 내의 구조 또는 부품, 예를 들어 금속 층, 상이한 물질들 등 사이의 계면 등에 의해 반사, 굴절, 회절, 또는 편향될 수 있다. 따라서, 미광 140의 일부는 결국 광검출기 130에 도달할 수 있다. 또한, PIC 120의 일부는 또한 원하는 경로로부터 광이 누출되도록 할 수 있다. 예를 들어, 광은 광검출기 130에 도달하기 위해 상기 광자 회로 내에서 안내되는 대신에, 예를 들어 도파관이 급격히 구부러지거나 도파관 또는 다른 광자 회로들에 결함이 있을 때, 도파관 밖으로 커플링될 수 있다. 상기 광자 회로로부터 유출된 광은 미광 150이 될 수 있고, 이는 또한 적어도 부분적으로 광검출기 130으로 편향될 수 있다. 일부 실시예들에서, 주변 광은 또한, 예를 들어 산화물 층들을 통해 PIC 120으로 들어가거나 또한/또는 금속 층들에 의해 반사될 수 있다.
광검출기 130은 단일 광자 검출기와 같은 고감도 광검출기일 수 있다. 예를 들어, 일부 실시예에서, 광검출기 130은 개별 광자를 검출할 수 있는 초전도 나노와이어 단일 광자 검출기를 포함할 수 있다. 한 실시예에서, 광검출기 130은 초전도 상태에서 초저 저항을 가질 수 있는 니오븀-게르마늄(niobium-germanium) 나노와이어와 같은 초전도 나노와이어에 커플링된 도파관을 포함할 수 있다. 상기 초전도 나노와이어는 광자에 대한 흡수성과 같은 광민감성 또는 광활성 등을 가질 수 있다. 예를 들어, 상기 도파관을 통과하는 광자는 초전도 나노와이어에 흡수되어 초전도 나노와이어가 비-초전도(즉, 저항 또는 임피던스가 변화)가 되도록 한다. 상기 나노와이어의 상기 저항 또는 임피던스 변화는 하나 또는 그 이상의 광자가 검출되었음을 나타내는 전기적 검출 신호(예를 들어, 전류 또는 전압 신호)로 변환될 수 있다.
미광 140 및 150의 적어도 일부가 광검출기 130에 도달하면, 초전도 나노와이어의 상태가 변할 수 있고, 광검출기 130은 상기 도파관으로부터 상기 초전도 나노와이어에 도달하는 광자가 없어도 하나 또는 그 이상의 광자가 검출되었음을 나타내는 검출 신호를 생성할 수 있거나, 검출 신호의 크기가 상기 도파관으로부터 광검출기에 도달하는 광자의 수를 정확하게 나타내지 않을 수 있다. 따라서, 오검출 신호 또는 부정확한(예를 들어, 잡음이 있는) 검출 신호들이 광검출기 130에 의해 생성될 수 있고, 이는 광검출기 130의 유효 감도 또는 SNR을 감소시킬 수 있다.
특정 실시예들에 따르면, 광 절연 구조들은 광학 장치 100의 상이한 위치들에 추가되어, 미광 또는 주변 광이 광검출기 130에 도달하는 것을 차단할 수 있다. 예를 들어, 절연 구조 160은 PIC 120의 입력 포트에 추가될 수 있고, 절연 구조 170은 광검출기 130을 둘러싸도록 제작될 수 있으며, 절연 구조 180은 배경 광이 달리 전파될 수 있는 광학 장치 100의 어느 곳에나 추가될 수 있다. 상기 광 절연 구조의 일부 실시예들 및 이들의 제조 프로세스들에 대한 더 상세한 내용은 아래 실시예들에 기재되어 있다.
도 2는 특정 실시예들에 따른 광자 집적 회로 200의 입력 및/또는 출력 포트들에서의 미광 절연의 예를 도시한다. 도 2는 기판 205(예를 들어, 실리콘 핸들 웨이퍼(silicon handle wafer)) 상에 제작된 도파관 210을 포함할 수 있는 PIC 200의 단면도를 도시한다. PIC 200은 도파관 210을 위한 입력 포트 220 및 도파관 210을 위한 출력 포트 230 또한 포함할 수 있다. 도파관 210은 입력 포트 220으로부터 일부 광자 민감성 부품들이 위치할 수 있는 PIC 200의 내부로 광을 운반하거나, 출력 포트 230을 통해 PIC 200 밖으로 광을 유도할 수 있다.
상기한 바와 같이, 광은 입력 포트 220 또는 출력 포트 230에서 도파관 210 안팎으로 완벽하게 커플링되지 않을 수 있다. 입력 광 또는 출력 광의 상당 부분은 도파관 210 이외의 경로를 통해 PIC 200으로 들어갈 수 있다. 경우에 따라 각 레이저 펄스에서 약 1012개의 광자가 미광으로서 PIC 200에 들어갈 수 있다. 이들 광자들이 PIC 200의 내부에 도달하는 것을 방지하기 위해, 하나 이상의 광 절연 구조가 입력 포트 및/또는 출력 포트에 제조될 수 있다. 예를 들어, 도 2에 도시된 바와 같이, PIC 200은 도 1에 도시된 절연 구조 160으로서 작용할 수 있는 하나 이상의 금속 트렌치 240 및 하나 이상의 깊은 트렌치 260을 포함할 수 있다. 금속 트렌치 240은 입사된 광자를 차단(예를 들어, 반사 또는 흡수)하기에 충분히 두꺼운 금속 층을 포함할 수 있다. 금속 트렌치 240은 거울형 장벽으로서 작용할 수 있고, 예를 들어 금속 1(M1, 도파관 210의 약 1μ_m 위에 있을 수 있음.)로부터 기판 205(도파관 210 약 2-3μ_m 아래에 있을 수 있음.)까지 연장되어 도파관 210의 클래딩(cladding)에서 전파될 수 있는 광이 PIC 200의 내부에 도달하는 것을 차단할 수 있다. 깊은 트렌치 260은 PIC 200의 기판 205를 통해 연장될 수 있고, 비어 있거나(즉, 에어 갭), 또는 기판 205 내부로 전파될 수 있거나 기판 205로부터 산란될 수 있는 입사 광자를 적어도 부분적으로 반사 또는 흡수하는 반사성 또는 흡수성 물질로 충전되어, 광자가 도파관의 클래딩으로 들어가지 않을 수 있다.
갭 250은 인접한 금속 트렌치 240들 사이에 존재할 수 있어서, 도파관 210이 금속 트렌치 240 사이의 갭을 통과할 수 있다. 갭 270은 인접한 깊은 트렌치 260 사이에 존재할 수 있어서, 도파관 210이 갭 270에서 기판에 의해 지지될 수 있다. 도 2에 도시된 바와 같이, 갭들 250 및 갭들 270은 정렬되지 않을 수 있고, 특정 거리만큼 서로 오프셋 될 수 있어서, 갭들 250이 입력 포트 220으로부터 표유 광자의 가시 라인 내에 있지 않을 수 있고, 따라서 입력 포트 220으로부터의 표유 광자는 갭들 250을 통과하지 않을 수 있고, 대신에 금속 트렌치들 240에 의해 차단될 수 있다.
도 3은 특정 실시예들에 따른 광자 집적 회로 300에서 다양한 절연 구조들을 사용하여 광검출기 350을 국소적으로 절연하는 예를 설명한다. PIC 300은 기판 305(예를 들어, 실리콘 핸들 웨이퍼)를 포함할 수 있다. 도파관 310은 기판 305에 형성될 수 있으며, 여기서 도파관 310은 방향을 변경하기 위해 복수의 회전을 포함할 수 있다. 상부 금속 커버 320, 금속 트렌치 330 및 깊은 트렌치 340과 같은 광 절연 구조는, 도파관 310 및 광검출기 350을 둘러싸고 절연하기 위해 PIC 300에 제조될 수 있다. 도 3에 도시된 광 절연 구조는 도 1의 절연 구조 170의 구체적인 실시예일 수 있으며, 성(castle)과 유사한 구조에 비교될 수 있는 절연 구조를 형성할 수 있다.
도 3에 도시된 바와 같이, 도파관 310은 신호광(signal light)이 검출될 수 있는 PIC 300 내의 광검출기 350(예를 들어, SNSPD)로 신호광을 전달할 수 있다. 깊은 트렌치 260과 유사하게, 깊은 트렌치 340은 기판 305를 완전히 통과하거나 반사성 또는 흡수성 물질로 충전될 수 있는 에어 갭을 포함할 수 있다. 일부 실시예들에서, 깊은 트렌치들 340은 기판 305를 부분적으로 통과할 수 있다. 깊은 트렌치는 기판 305 내에서 전파될 수 있거나 기판 305로부터 산란될 수 있는 광으로부터 광검출기 350을 절연시킬 수 있다. 금속 트렌치 330은 금속 트렌치 240과 유사할 수 있고, 도 2와 관련하여 상기한 바와 같이 M1로부터 기판 305까지 연장될 수 있는 거울형 장벽을 생성할 수 있다. 일부 실시예에서, 금속 트렌치 330은 광검출기 350을 중심으로 하는 다수의 중첩된 링(nested ring)을 포함할 수 있으며, 여기서 내부 링은 하나 이상의 외부 링에 의해 둘러싸일 수 있다. 각각의 링은 도파관 310이 통과할 수 있는 개구부를 포함할 수 있다. 각각의 링에서의 개구부는 인접한 링에서의 개구부에 대하여 서로다른 측(예를 들어, 반대 측 또는 인접한 측)에 있을 수 있다. 금속 트렌치 330은 도파관 310의 클래딩에서 전파될 수 있는 광이 광검출기 350에 도달하는 것을 차단할 수 있다. 상부 금속 커버 320은 광 절연 구조의 지붕으로서 기능할 수 있으며, 이는 성과 유사한 구조에 비교될 수 있고, 광이 광검출기 350 및 PIC 300의 상부로부터 광검출기 350에 도달하는 것을 방지할 수 있다.
도 4a 내지 도 4d는 특정 실시예들에 따른 광학 장치 400에서 다양한 절연 구조들을 사용하여 광검출기 470을 국소적으로 절연하는 다른 예를 도시한다. 도 4a는 광검출기 470 및 광검출기 470을 둘러싸는 광 절연 구조를 포함하는 광학 장치 400의 단면도이다. 도 4b는 도 4a에 도시된 광학 장치 400의 사시도이다. 광학 장치 400은 기판 410(예: 실리콘 핸들 웨이퍼), 배리어 산화물(barier oxide, BOX) 층 420(예: 실리콘 다이옥사이드(silicon dioxide)), BOX 층 420의 상부에 형성된 도파관 440, 및 도파관 440을 덮는 저온 산화물(low temperature oxide, LTO) 층 430을 포함할 수 있다. 광학 장치 400은 비아들 450의 어레이 및 금속 1 층 상에 형성될 수 있는 상부 금속 커버 460 또한 포함할 수 있다.
도 4c는 도 4a의 광학 장치 400의 평면도이다. 도 4c는 배경 광이 상부로부터 광검출기 470에 도달하지 않을 수 있도록 상부로부터 광검출기 470을 덮는 상부 금속 커버 460을 도시하며, 여기서 상부 금속 커버 460은 금속 1 층의 일부일 수 있다.
도 4d는 도 4a의 광학 장치 400의 단면의 평면도이다. 도 4d는 비아들 450과 광검출기 470의 어레이의 배치를 도시한다. 도시된 바와 같이, 비아들 450의 어레이는 이차원 어레이로 배치될 수 있고, 여기서 하나의 행(또는 열)의 비아들은 인접한 행(또는 열)의 비아들로부터 오프셋될 수 있어서, 비아들의 어레이가 효과적으로 벽을 형성할 수 있다. 광검출기 470은 도파관 440에 광활성(photoactive) 나노와이어 480(예를 들어, 니오븀-게르마늄 나노와이어)을 포함할 수 있다.
도 5는 특정 실시예들에 따른 광자 집적 회로에서 다양한 광 절연 구조들을 제작하는 방법의 예시를 설명한 흐름도 500이다. 도 5는 순차적 흐름에서의 동작들을 설명하지만, 동작들 중 일부는 병렬로 또는 동시에 수행될 수 있다. 일부 작업은 다른 순서로 수행될 수 있다. 각 동작에는 도면에 포함되지 않은 추가 단계가 있을 수 있다. 일부 동작은 선택적일 수 있으며, 따라서 다양한 실시예에서 생략될 수 있다. 일부 동작은 다른 동작과 함께 수행될 수 있다.
선택적으로, 블록 510에서, 도파관 층이 도 4a 및 도 4b에 도시된 BOX 층 420과 같은 PIC의 장벽 산화물 층에 형성될 수 있다. 도파관 층은, 예를 들어, 포토리소그래피 기술을 이용하여 패터닝되고 에칭되어, 도파관 코어 및/또는 입력/출력 커플러를 형성할 수 있다. 블록 520에서, 니오븀-게르마늄 층과 같은 광활성 층이 도파관 층의 상부에 증착될 수 있다. 광활성 층은 도파관 코어의 영역에 나노와이어를 형성하도록 패터닝 및 에칭될 수 있다. 블록 510 및 블록 520에서의 프로세싱은 CMOS 프로세스들에서의 프론트 엔드 오브 라인 프로세스들의 일부일 수 있다.
도 6은 특정 실시예들에 따른 블록들 510 및 520에서의 프론트 엔드 오브 라인 프로세스들을 사용하여 제조된 광검출기를 포함하는 광자 집적 회로 600의 일 예의 단면도이다. PIC 600은 기판 610(예: 실리콘 핸들 웨이퍼), 기판 610에 형성된 BOX 층 620, 장치 층 위에 각종 장치(예: 광학 입력/출력 커플러 640, 도파관 650, 도파관 660을 포함하는 광검출기, 광활성 물질을 포함하는 나노와이어 670), 및 장치 층을 덮는 산화물 층 630을 포함할 수 있다. 광학 입력/출력 커플러 640은 그레이팅 커플러(grating coupler)를 포함할 수 있다. 산화물 층 630 및 BOX 층 620은 도파관 650의 클래딩으로서 작용할 수 있다. 일례로, 산화물 층 630은 약 1μ_m의 두께를 가질 수 있다.
블록 530에서, 비아들 또는 트렌치들은 산화물 층에서 기판까지 아래로 에칭될 수 있다. 예를 들어, 패턴화된 마스크 층이 상기 산화물 층(예를 들어, LTO 층 및 BOX 층)에 형성될 수 있고, 습식 또는 건식 에칭 기술이 사용되어 산화물 층에서 비아들(구멍들) 또는 트렌치들을 에칭할 수 있으며, 이는 예를 들어 3 내지 4μ_m의 총 두께를 가질 수 있다.
도 7은 특정 실시예들에 따른 블록 530에서 백 엔드 오브 라인(Back End Of Line, BEOL) 프로세스들을 사용하여 산화물 층들에 에칭된 비아들 또는 트렌치들 710을 갖는 광자 집적 회로 700의 일 예의 단면도이다. PIC 700은 PIC 600으로부터 제조될 수 있다. 비아들 또는 트렌치들 710은 산화물 층 630 및 BOX 층 620을 통해 기판 610까지 아래로 에칭될 수 있다.
블록 540에서, 비아들 또는 트렌치들은 금속 물질과 같은 반사성 또는 흡수성 물질로 충전될 수 있다. 예를 들어, 금속 층은 산화물 층에 증착되고 하나 이상의 사이클에서 선택적으로 에칭되어 비아들 또는 트렌치들에 금속 플러그를 형성할 수 있다.
도 8은 특정 실시예들에 따른 블록 540에서 BEOL 프로세스를 사용하여 산화물 층에서 에칭되고 반사성 또는 흡수성 물질(예를 들어, 구리, 알루미늄, 코발트, 텅스텐 등과 같은 금속)로 충전된 비아들 또는 트렌치들을 갖는 광자 집적 회로 800의 예의 단면도이다. PIC 800은 PIC 700으로부터 제조될 수 있으며, 여기서 비아들 또는 트렌치들 710은 금속 플러그 810으로 충전될 수 있다.
블록 550에서, 산화물 층 상에 금속 1 층을 증착하고, 금속 1 층을 에칭하여 광검출기의 상부 영역 상에 상부 금속 커버를 남기기 위하여 표준 CMOS BEOL 프로세싱 기술들이 사용될 수 있다. 상부 금속 커버는 금속과 같은 반사성 또는 흡수성 물질로 충전된 비아들 또는 트렌치들과 정렬될 수 있다. 따라서, 상부 금속 커버 및 비아들 또는 트렌치들은 적어도 3개(예를 들어, 상부, 좌측 및 우측) 또는 5개(예를 들어, 상부, 좌측, 우측, 전방 및 후방) 방향으로부터 배경 광을 차단할 수 있다.
도 9는 특정 실시예들에 따른 블록 550에서 상기 BEOL 프로세스를 사용하여 광검출기를 국소적으로 절연하기 위한 금속 층의 일부로서 제조된 상부 금속 커버 910을 갖는 광자 집적 회로 900의 예의 단면도이다. PIC 900은 PIC 800으로부터 제조될 수 있고, 상기 금속 1 층의 일부로서 형성된 추가적인 상부 금속 커버 910을 포함할 수 있다. 상부 금속 커버 910은 도파관 660 및 나노와이어 670을 포함하는 상기 광검출기의 위(예를 들어, 상부)에 위치할 수 있다. 상부 금속 커버 910은 비아들 또는 트렌치들 710 내의 금속 플러그 810과 접촉하여 2-D 단면도에서의 상부, 좌측, 우측 방향으로부터의 광을 차단할 수 있다.
선택적으로, 블록 560에서, 다른 BEOL 프로세스가 수행되어, 예를 들어, 추가적인 유전체(예를 들어, 산화물) 층 및 상부 금속 층(예를 들어, 금속 2, 금속 3 등)을 형성할 수 있다. 상기 BEOL 프로세스는 표준 CMOS BEOL 프로세스를 포함할 수 있다.
도 10은 특정 실시예들에 따른 블록 560에서 상기 추가적인 BEOL 프로세스 후에 광자 집적 회로 1000의 일 예의 단면도이다. PIC 1000은 PIC 900으로부터 제조될 수 있고, 추가적인 금속 층 1010 및 금속 층 1020과 같은 상위 레벨 금속 층을 포함할 수 있다.
블록 570에서, 상기 기판은 배면으로부터 기판 내에 깊은 트렌치들을 형성하기 위해 배면으로부터 에칭될 수 있다. 상기 깊은 트렌치들은 상기 기판 물질과 에어 갭 사이의 계면에서 상기 기판 내에서 전파되는 광자를 반사할 수 있다. 예를 들어, 전체 내부 반사는 광자가 상기 기판 물질로부터 상기 에어 갭으로 계면 상의 특정 각도로 입사할 때 발생할 수 있다.
도 11은 특정 실시예들에 따른 블록 570에서 상기 BEOL 프로세스를 사용하여 상기 광자 집적 회로의 기판에 에칭된 깊은 트렌치들 1110을 포함하는 광자 집적 회로 1100의 일 예의 단면도이다. PIC 1100은 PIC 1000으로부터 제조될 수 있고, 기판 610 내에 깊은 트렌치 1110을 포함할 수 있다. 깊은 트렌치 1110은 금속 플러그 810으로부터 오프셋 될 수 있다. 예를 들어, 깊은 트렌치들 1110은, 광이 기판 610 및 BOX 층 620의 바닥 측으로부터 금속 플러그 810을 우회하여 상기 광검출기에 도달하는 것을 방지하기 위해, 금속 플러그 810보다 상기 광검출기로부터 약간 더 멀리 떨어져 있을 수 있다.
선택적으로, 블록 580에서, 상기 깊은 트렌치는 금속 물질과 같이 광을 차단할 수 있는 반사성 또는 흡수성 물질로 충전될 수 있다.
도 12는 특정 실시예들에 따른 블록 580에서의 프로세스를 사용하여 반사성 또는 흡수성 물질로 충전된 기판 내의 깊은 트렌치들을 포함하는 광자 집적 회로 1200의 일 예의 단면도이다. PIC 1200은 PIC 1100으로부터 제조될 수 있고, 깊은 트렌치 1110에 충전된 금속 재료와 같은 반사성 또는 흡수성 물질들 1210을 포함할 수 있다.
도 13은 특정 실시예들에 따른 광자 집적 회로에서 다양한 절연 구조에 의한 광 절연을 설명하는 광자 집적 회로 1200의 단면도이다. 레이저로부터의 광은 GRIN 렌즈 또는 마이크로 렌즈와 같은 콜리메이터(collimator)를 포함할 수 있는 입력 광섬유(input fiber) 1310을 통해 PIC 1200으로 전송될 수 있다. 입력 광섬유 1310으로부터의 입력 광 1320은 산화물 층을 통해 전파될 수 있고, 일부 실시예에서 기울어진 격자(slanted grating)를 포함할 수 있는 광학 입력/출력 커플러 640에 의해 PIC 1200의 도파관으로 부분적으로 커플링될 수 있다.
광학 입력/출력 커플러 640에 의해 상기 도파관에 커플링되지 않은 광은 다양한 방향으로 산란될 수 있다. 예를 들어, 입력 광 1320의 일부는 기판 610과 BOX 층 620 사이의 계면에서 광 1330으로서 반사될 수 있고, 이는 금속 플러그 810 중 하나에 의해 차단될 수 있는 광 1370으로서 금속 층 1020에 의해 더 반사될 수 있다. 입력 광 1320의 일부는 광 1335로서 산란될 수 있고, 이는 금속 플러그 810을 향해 전파될 수 있고 금속 플러그에 의해 차단될 수 있다. 입력 광 1320의 일부는 기판 610의 바닥면에서 산란될 수 있으며, 여기서 산란 광 1350의 일부는 깊은 트렌치 1110 내의 반사성 또는 흡수성 물질 1210에 의해 차단될 수 있고, 산란 광 1340의 다른 일부는 금속 플러그 810에 의해 차단될 수 있다.
도파관 650으로부터 산란되거나 또는 다른 방식으로 누출된 광 1360은 또한 금속 플러그 810에 의해 상기 광검출기에 도달하는 것이 차단될 수 있다. 상부로부터 산화물 층으로 들어갈 수 있는 주변 광 1380 또는 다양한 금속 층에 의해 반사된 미광은 상기 광검출기의 상부 금속 커버 910에 의해 차단될 수 있고, 따라서 이 또한 상기 광검출기에 도달하지 못할 수 있다. 이러한 방식으로, 도파관 660 내에 유도된 광자들 만이 상기 광검출기에 도달할 수 있고, 따라서 배경 잡음들이 상당히 감소되거나 실질적으로 제거될 수 있다. 이와 같이, 고감도 및 높은 SNR이 상기 광검출기에 의해 달성될 수 있다.
다양한 실시예에서, CMOS 프로세싱에 사용되는 다른 유전체 층은 상기한 하나 이상의 산화물 층(예를 들어, 실리콘 다이옥사이드 층)을 대체하기 위해 사용될 수 있다. 예를 들어, 상기 유전체 층은 실리콘 질화물(silicon nitride), 알칼리 할라이드(alkali halide), 티탄산바륨(barium titanate), 티탄산납(lead titanate), 산화탄탈륨(tantalum oxide), 산화텅스텐(tungsten oxide), 산화지르코늄(zirconium oxide) 등을 포함할 수 있다.
상기한 고감도 광검출기는 양자 컴퓨팅 또는 양자 암호학에서 개별 광자를 검출하는데 사용될 수 있다. 예를 들어, 단일 광자 소스는 많은 광자 양자 기술에 사용될 수 있다. 이상적인 단일 광자 소스는 단일 광자를 결정론적으로 생성한다. 결정론적 단일 광자 소스를 달성하는 한 가지 방법은, 예를 들어 수동 비선형 광학 미디어(passive nonlinear optical media)에서 자발적 4파 혼합(spontaneous four wave mixing, SFWM) 또는 자발적 파라메트릭 하향 변환(spontaneous parametic down-conversion, SPDC)을 기반으로 한 캐스케이드(cascaded)(또는 다중화된(multipexed)) 예고된 광자 소스(heralded photon source)를 사용하는 것이다. 각각의 예고된 광자 소스(heralded photon source, HPS)에서, 광자는 쌍(신호 광자(signal photon) 및 아이들러 광자(ideler photon)를 포함함)으로 비결정적으로 생성될 수 있으며, 여기서 하나의 광자(예를 들어, 신호 광자)는 쌍에 다른 광자(예를 들어, 아이들러 광자)의 존재를 예고한다. 따라서, 신호 광자가 하나의 예고된 광자 소스에서 고감도 광검출기(예를 들어, 상기한 바와 같은 단일 광자 검출기)에 의해 검출되면, 대응하는 아이들러 광자는 단일 광자 소스의 출력으로서 사용될 수 있는 한편, 단일 광자 소스의 캐스케이드(또는 다중화된) 예고된 광자 소스들 내의 다른 예고된 광자 소스들은 우회(bypass)되거나 스위치 오프(switch off)될 수 있다.
도 14는 특정 실시예들에 따른 광자 집적 회로를 제조하는 예시적인 방법을 설명하는 흐름도 1400이다. 보다 구체적으로, 도 14는 열 절연 구조, 산란 광 완화 구조, 광검출기, 및 베이스 광자 집적 회로(PIC) 상과 그 내의 금속 콘택을 형성하기 위한 집적된 흐름의 일 예를 도시한 도면이다. 본 명세서의 범위를 벗어나지 않고도 요소들의 다른 조합들이 가능하다. 예를 들어, 상기 방법은 하나 이상의 추가적인 광자 층들로 형성된 추가적인 광자 구조들과 같은 열 절연 구조들 또는 다른 구조들을 형성하는 단계를 포함하지 않을 수 있다.
단계 1401에서, 상기 베이스 PIC가 제공된다. 이러한 베이스 PIC는 임의의 집적 회로 구조일 수 있으며, 따라서 여기에 도시되는 예는 본 명세서의 범위를 제한하려는 의도가 아니다. 일부 실시예에서, 상기 베이스 PIC는 임의의 일련의 이전 처리 단계, 예를 들어, 실리콘 온 절연체(sillicon on insulator, SOI) 웨이퍼를 처리하기 위한 실리콘 광자 처리 단계 등의 출력으로서 제공될 수 있다.
단계 1401에서 제공될 수 있는 하나의 유형의 베이스 PIC의 예가 도 15에 도시되어 있다. 상기 베이스PIC는 PIC 스택 1501을 포함할 수 있다. PIC 스택 1501은, 기판 1524(예를 들어, 실리콘 핸들 웨이퍼), 제1 산화물 층 1520, 도파관 층 1521 및 스페이서/보호 캡 층 1522를 포함하는 다층 광자 집적 회로 스택(multi-layer photonic integrated circuit stack)을 포함한다. 일부 실시예들에서, 제2 산화물 층 1518은 상기 도파관 층 1521과 상기 스페이서/보호 캡 층 1522 사이에 배치될 수 있다. 상기 도파관 층 1521은, 하나 이상의 입력 커플러 영역 1503, 도파관 영역 1505, 히터 영역 1507, 열 절연 트렌치 영역 1509, 광자 스위치 영역 1511, 광자 검출기 영역 1513, 광자 검출기 콘택 영역 1515 및/또는 산란 완화 구조 영역 1517을 포함하는 다양한 광자 부품들을 포함하도록 패턴화 될 수 있다. 당업자는 여기에 도시된 다양한 영역 및 부품의 수, 순서 및 위치가 단지 예시적이며 임의의 배열이 본 명세서의 범위를 벗어나지 않으면서 가능하다는 것을 이해할 것이다.
일부 실시예들에서, 상기 입력 커플러 영역 1503은 격자 커플러 1519와 같은 임의의 유형의 광자 입력/출력 구조(들)를 포함할 수 있다. 상기 광자 입력/출력 구조는 Si 층, SiN 층 또는 집적된 광자 장치에 적합한 임의의 다른 물질과 같은 도파관 층 1521에 미리 형성될 수 있다. 상기 도파관 영역 1505는 하나 이상의 광자 구조 및/또는 광자 부품의 일부일 수 있는 하나 이상의 도파관 1523을 포함할 수 있다. 예를 들어, 상기 도파관 층 1521 내에서, 도파관 구조는 입력/출력 구조(예: 격자 커플러), 광 라우팅(routing) 구조(예: 직선 선형 도파관 및 도파관 벤드(bend)), 광 생성 구조(예: 커플링 된 마이크로링(microring) 광자 소스), 스위치 구조(예: 마하-젠더 간섭계(Mach-Zehnder interferometer, MZI)), 커플링 구조(예: 방향성 커플러), 광학 필터(예: 파장 분할 다중화(wavelength-division multiplexed, WDM) 파장 필터), 광자 지연 라인 구조 등을 형성하기 위해서 사용될 수 있다.
도 15에 설명된 예에서, 상기 도파관 층 내의 구조물들은 제조 프로세스에 대한 설명을 용이하게 하기 위해 픽토리얼 방식(pictorial manner)으로 배열된다. 통상의 기술자는 부품의 정확한 배열(및 부품 간의 상호 연결)이 PIC가 설계된 애플리케이션에 따라 크게 달라질 수 있음을 이해할 것이다. 이와 같이, 도시된 도파관 층 1521은 빌딩 블록으로서 하나 이상의 도파관을 사용하여 설계될 수 있는 광자 부품들의 임의의 가능한 조합을 나타내도록 의도된다.
히터 영역 1507은 또한 필터, 마이크로링, 및 MZI(도시되지 않음)와 같은 하나 이상의 광학 부품의 일부일 수 있고, 이러한 구조를 열적으로 튜닝하는데 사용될 수 있다. 일부 실시예들에서, 히터 1525(예를 들어, 스트립 히터)는 상기 히터 영역 1507에 위치될 수 있다. 일부 실시예들에서, 히터 1525는 상기 도파관 층 1521에 형성될 수 있고, 도핑된 실리콘(n- 또는 p-도핑된 실리콘) 층 1525a 및 실리사이드와, 예를 들어 코발트 실리사이드, 니켈 실리사이드, 또는 임의의 다른 실리사이드로 형성된 캡핑 층 1525b를 포함할 수 있다. 상기 히터 영역 1507이 도 15에서 상기 도파관 1523에 인접한 것으로 도시된 반면, 다른 실시예들은 상기 도파관 1523의 상부에 제조된 실리사이드 및/또는 금속 히터를 채용할 수 있고, 실리사이드 상부 층, TiN, TaN과 같은 금속 물질, 또는 임의의 다른 적절한 히터 물질과 함께, 도핑된 Si를 채용할 수 있다.
일부 실시예들에서, 열 절연 트렌치 영역 1509는 히터 영역 1507에 인접하여, 도 19 내지 도 20을 참조하여 이하에서 더 상세히 설명되는 바와 같이, 히터 1525 주위에 열 절연을 제공하기 위해 후속 프로세스들에서 실리콘 산화물 및 실리콘 영역들에 트렌치 및 언더컷(도시되지 않음)이 형성될 수 있다. 이러한 트렌치 및 언더컷은, 히터 1525의 보다 전력 효율적인 작동을 유도할 수 있을 뿐만 아니라(인접한 산화물 층 및 기판의 감소된 가열을 야기함으로써), 히터 1525를 포함하는 PIC의 영역(150K 내지 200K의 국소 온도를 가질 수 있음.)과 광자 검출기를 포함하는 PIC의 영역(극저온, 예를 들어 3K 내지 20K, 예를 들어 4K, 10K 등,에 있을 수 있음.) 사이에 열 절연을 제공할 수 있다. 일부 실시예들에서, 많은 히터들은 서로 근접하게 위치하는 많은 광자 컴포넌트들(예를 들어, 단일 광자 소스들, 필터들, MZI들 등)을 튜닝하는데 사용될 수 있고, 열 절연 영역들은 컴포넌트들의 가열 사이의 혼선(cross-talk)을 방지할 수 있어서, 각각의 컴포넌트를 가열하기 위한 하나의 히터는 열 절연 영역에 형성된 열 절연 구조들의 열 절연 특성들로 인해 인접한 컴포넌트를 단지 최소한으로만 가열할 수 있다. 일부 실시예들에서, 열 튜닝은 필요하지 않을 수 있고, 따라서 히터들 및 히터 영역들은 존재하지 않을 수 있다.
일부 실시예들에서, 광자 스위치 영역 1511은 p-n 스위치, p-i-n 스위치, DC 커(Kerr) 스위치, 포켈스 효과(Pockels effect) 스위치, 또는 임의의 다른 타입의 광학 스위치와 같은, 임의의 적절한 포토닉 스위치 1527을 포함한다.
일부 실시예들에서, 광자 검출기 영역 1513 및 광자 검출기 콘택 영역 1515는 임의의 도파관 집적 광자 검출 기술을 채용할 수 있다. 예를 들어, 여기의 단면도에는 초전도 나노와이어 단일 광자 검출기 1529가 도시되어 있다. 상기 광자 검출기 영역 1513 및 광자 검출기 콘택 영역 1515는, 예를 들어, AlN 층 1530, NbN 층 1532, 비정질 실리콘 층 1534 및 실리콘 산화물 층 1536을 포함할 수 있다. 상기 광자 검출기 영역 1513 및 광자 검출기 콘택 영역 1515의 세부 사항은 이하에서 설명된다.
상기 광자 검출기 영역 1513을 둘러싸는 것은, 도 1 내지 도 13을 참조하여 상기한 산란 완화 구조들과 같이, 거기에 제조된 하나 이상의 산란 완화 구조들(도시되지 않음)을 포함할 수 있는 산란 완화 구조 영역 1517일 수 있다.
일부 실시예에 따르면, 상기 베이스 PIC는 SiN 층과 같은 도 15에 도시된 스페이서/보호 캡 층 1522로 덮일 수 있다. 스페이서/보호 캡 층 1522는 상기 베이스 PIC 웨이퍼의 상부에 미리 컨포멀(conformal)하게 증착될 수 있다. 다른 실시예들에서, 상기 베이스 PIC는 본 명세서의 범위를 벗어나지 않는 범위 내에서 평탄화된 캡핑 층(planarized capping layer) 또는 임의의 다른 층을 포함할 수 있다.
다시 도 14를 참조하면, 단계 1403에서, 상기 베이스 PIC는 제1 리소그래피 프로세스를 위해 준비된다. 본 명세서에 언급된 상기 리소그래피 프로세스가 삼중층 리소그래피(tri-layer lithography)를 채용하는 반면, 임의의 리소그래피 기술은 본 명세서의 범위를 벗어나지 않고 사용될 수 있다. 도 16은 삼중층 리소그래피 프로세스에서 사용하기 위해 증착될 수 있는 추가적인 층의 예를 도시한다. 예를 들어, 평탄화 층 1603은 이전에 형성된 스페이서 층(예를 들어, 스페이서/보호 캡 층 1522) 상에 증착될 수 있다. 평탄화 층 1603의 예는, 예컨대 스핀-온 하드 마스크(spin-on hard mask, SOH)와 같은 유기 평탄화 층, 유기 평탄화 층(organic planarizing layer, OPL), 또는 상기 베이스 PIC의 최상 층의 토포그래피를 평탄화하는데 사용될 수 있는 임의의 다른 층 또는 물질을 포함한다. 반사방지 코팅 1605은 상기 평탄화 층의 상부에 증착될 수 있다. 반사-방지 코팅 1605의 예는 실리콘-베이스의 반사-방지 코팅(silicon-based anti-reflective coating, SiARC), 바닥 반사-방지 코팅(bottom anti-reflective coating, BARC) 등을 포함한다. 반사-방지 코팅 1605의 상부에는 알려진 방법에 따라 리소그래피적으로 패턴화될 수 있는 포토레지스트 층 1607이 증착된다. 도 16에 도시된 예에서, 상기 포토레지스트 층 1607은, 도 16에 도시된 바와 같이, 상기 히터, 스위치 및 광자 검출기 콘택 영역들의 상부에 위치한 스페이서 층(예를 들어, 질화물 층)의 특정 부분을 보호하기 위해 패턴화된다.
단계 1405에서, 스페이서/보호 캡 층 1522(예를 들어, 질화물 층)을 패턴화하기 위해 제1 에칭 프로세스가 수행된다. 예를 들어, 상기 반사-방지 코팅 1605 및 평탄화 층 1603은 상기 포토레지스트(에칭 마스크로서 작용)을 포함하지 않는 영역에서 에칭되고, 그 결과 도 17에 도시된 상기 에칭된 PIC 구조 1701로 귀결되며, 여기서 스페이서/캡 1705(예를 들어, 실리콘 질화물)은 상기 히터 콘택 영역, 스위치 콘택 영역 및 광자 검출기 콘택 영역의 상단 부분에 남는다. 보다 일반적으로, 상기 포토레지스트는 상기 SiN 층의 섬(island)들을 보존하는 임의의 방식으로 리소그래피적으로 패턴화될 수 있다. 이들 섬은, 예를 들어, 후속하는 콘택 형성 에칭 프로세스 동안 에칭 정지부로서 사용될 수 있다.
단계 1407에서, 도 18에 도시된 바와 같이, 상기 에칭된 PIC에 산화물 층 1803을 형성하기 위해 산화물 증착 프로세스(예를 들어, 미들 오브 라인(middle of the line, MOL) SiO2 증착을 사용하여)가 수행된다.
단계 1409에서, 제2 리소그래피 프로세스를 위해 상기 패턴화된 베이스 PIC가 준비된다. 이 프로세스에서, 다른 층의 증착 및 상기 포토레지스트의 리소그래피 패터닝이 단계 1403에서와 같이 수행된다.
단계 1411에서, 도 19에 도시된 바와 같이, 상기 열 절연 영역(예: 열 절연 트렌치 영역 1509)에 깊은 트렌치 1903을 생성하기 위해 제2 에칭 프로세스가 수행된다. 본 명세서에서 "깊은 트렌치(deep trench)"로 지칭되는 상기 깊은 트렌치 1903은 상기 기판 1524까지 연장될 수 있는 상기 PIC 스택 내의 트렌치이다. 임의의 적절한 에칭 프로세스가 상기 깊은 트렌치를 에칭하는데 사용될 수 있다. 산화물 에칭 프로세스 등과 같은 에칭 프로세스는 본 명세서의 범위를 벗어나지 않고 채용될 수 있다. 일부 실시예에서, 상기 에칭은 상기 산화물을 에칭하지만 상기 Si 기판을 에칭하지 않는 선택적 에칭일 수 있다. 상기 에칭 프로세스는 상기 깊은 트렌치 1903을 에칭하는 이방성 에칭 프로세스일 수 있다.
단계 1413에서, 언더컷 2003은 도 20에 도시된 바와 같이, 상기 깊은 트렌치 1903의 베이스에서 기판 1524로 에칭된다. 이러한 언더컷은 건식 및 습식 에칭 프로세스의 조합을 사용하여 형성될 수 있다. 상기 건식 에칭은 육불화황, 염소 에칭, 또는 실리콘을 에칭하지만 산화물은 에칭하지 않는 선택적 에칭인 임의의 다른 건식 에칭 프로세스일 수 있으며, 이로써 상기 깊은 트렌치 1903의 베이스에 있는 상기 실리콘만이 에칭되는 반면 그 위의 산화물 층들은 보존된다. 이어서, 습식 에칭은, 예를 들어, 테트라메틸암모늄 하이드록사이드(tetramethylammonium hydroxide, TMAH), KOH, 또는 임의의 다른 적합한 에칭제를 사용하여 수행될 수 있다. 일부 실시예에서, 상기 실리콘의 에칭은 111 결정면을 따라(예를 들어, 약 54도에서) 발생한다. 이러한 에칭은 상기 실리콘을 에칭함으로써 초래된 각진 벽을 갖는 언더컷 2003을 초래한다.
도 21은 일부 실시예들에 따른 히터 2103 및 전체 언더컷 구조 2105의 일 예를 도시한다. 전체 언더컷 구조 2105는 도 20에 도시된 언더컷 2003의 일 예일 수 있으며, 도 20과 관련하여 상기한 에칭 프로세스를 이용하여 형성될 수 있다. 일부 실시예들에서, 언더컷 구조 2105는 히터를 채용하는 임의의 광자 장치 2109 아래에 위치할 수 있다. 깊은 트렌치 및 언더컷 구조 2105로부터의 열 절연은 주변 기판 2107으로의 열 손실을 감소시키거나 방지할 수 있다. 광자 장치들 2109의 예들은 단일 광자 소스들, 광학 필터들, 마하-젠더 간섭계들, 마이크로 링 공진기들, 또는 열 튜닝 및/또는 스위칭을 사용할 수 있는 임의의 다른 구조물들을 포함한다. 도 21에서, 상기 기판(여기서는 상기 실리콘 핸들로 지칭됨) 및 상기 산화물 층을 포함하는 주변 영역으로부터 히터 요소를 열적으로 절연하기 위해 두 개의 깊은 트렌치 2105a 및 2105b가 상기 도파관 및 히터의 각 측면에 각각 형성되는 예가 도시되어 있다. 일부 실시예들에서, 냉각 부재는 동작 동안 상기 PIC에 헤드 싱크(head sink)를 제공하기 위해 상기 기판과 열적으로 접촉할 수 있다. 극저온에서 작동하는 회로의 경우 상기 냉각 부재는 극저온으로 냉각되는 더 큰 저온 유지 장치의 일부일 수 있다. 이러한 시나리오에서, 상기 히터와 상기 냉각 구조 사이에 배치된 열 언더컷 구조 없이, 상기 히터에 의해 생성된 열의 대부분은 상기 냉각 구조로 집적 션트(shunt)될 수 있고, 이에 의해 상기 히터의 가열 효율에 부정적인 영향을 미치고, 그리고/또는 상기 극저온 냉각 시스템 상의 열 부하를 불필요하게 증가시킬 수 있다.
단계 1415에서, 도 22에 설명된 바와 같이, 산화물 층 2210이 내부에 형성된 열 절연을 위한 깊은 트렌치 및 언더컷을 포함하는 상기 PIC 스택 상에 증착된다. 상기 산화물 층 2210은, 예를 들면 화학적 기계적 연마(chemical mechanical polishing, CMP)를 통해 평탄화될 수 있다. 일부 실시예들에서, 산화물 층 2210은 진공을 파괴하지 않고 증착되고, 따라서 상기 깊은 트렌치 언더컷 영역들을 밀봉하여, 이들 영역들이 진공 하에 밀봉된 상태로 유지되도록 한다. 상기 깊은 트렌치와 언더컷 영역을 진공 상태로 유지하면 상기 보이드(void) 내에서 가장 효과적인 열 전달 메커니즘을 제거하여 상기 깊은 트렌치 언더컷 구조의 열 절연 기능을 향상시킬 수 있다. 예를 들어, 상기 깊은 트렌치를 통한 열 전달은 주로 복사 전달을 통해 발생하며 확산, 대류 등과 같은 보다 효율적인 프로세스가 최소화된다.
단계 1417에서, 패턴화된 포토레지스트 층 2301은 도 23에 도시된 바와 같이 제3 리소그래피 프로세스를 위해 PIC 스택 상에 형성될 수 있다. 이 프로세스에서, 다른 층의 증착 및 상기 포토레지스트의 리소그래피 패터닝이 단계 1403에서와 같이 수행된다. 예를 들면, 상기 패터닝된 포토레지스트 층 2301은 평탄화 층 2305 및 반사 방지 코팅 층 2303 상에 형성될 수 있다. 이 경우, 실리사이드 콘택 홀을 에칭하기 위한 에칭 마스크를 형성하기 위해 패터닝이 수행된다.
단계 1419에서, 산화물 에칭 프로세스가 산화물 층 2210을 에칭하기 위해 수행될 수 있고, 이어서 스페이서/캡 1705을 에칭하기 위한 SiN 펀치(punch) 프로세스가 수행되어, 도 24에 도시된 바와 같이, 상기 실리사이드 층(예를 들어, 캡핑층 1525b)과 접촉하기 위한 실리사이드 콘택 홀들 2401을 형성할 수 있다.
단계 1421에서, 리소그래피 준비, 리소그래피 및 에칭 프로세스가 상기한 바와 유사한 방식으로 수행된다. 예를 들어, 도 25에 도시된 바와 같이, 패턴화된 포토레지스트 층 2501은 평탄화 층 2505 및 반사 방지 코팅 층 2503 상에 형성될 수 있다. 이 경우, 상기 포토레지스트 층 2501은 상기 광자 검출기 콘택 홀들의 에칭을 허용하도록 패터닝되어, 상기 광자 검출기의 적절한 층, 예를 들어, 비정질 실리콘 층에서 정지한다. 도 26에 도시된 바와 같이, 상기 평탄화 층 2505(예를 들어, SOH 또는 OPL 층)는 실리사이드 콘택 홀들 2401 및 광자 검출기 콘택 홀들 2601을 개방하기 위해 제거될 수 있다.
단계 1423에서, 금속 실리사이드 콘택 2701이 도 27에 도시된 바와 같이 형성된다. 예를 들어, 라이너(liner) 층 2703은 먼저 상기 콘택 홀들(예: 실리사이드 콘택 홀들 2401 및 광자 검출기 콘택 홀들 2601)에 증착될 수 있다. 일부 실시예들에서, 상기 라이너 층 2703은 텅스텐, 텅스텐 탄화물, 텅스텐 질화물, 또는 임의의 다른 적절한 라이너로부터 형성될 수 있다. 상기 라이너 층 증착 후에, 상기 비정질 실리콘 층 1534와 같은 검출기 콘택을 위한 상기 금속 실리사이드 콘택 2701의 하단에 실리사이드 영역 2705를 형성하기 위해 어닐링(annealing) 단계가 수행될 수 있다. 상기 실리사이드 형성에 이어서, 예를 들어, 텅스텐, 구리, 알루미늄, 코발트 등과 같은 적절한 콘택 금속 2707로 콘택 홀들을 충전하기 위해 금속화 프로세스가 수행된다. 일부 실시예에서, 상기 실리사이드 형성 전에, 상기 비정질 실리콘을 세정하기 위해 세정 단계가 수행될 수 있다. 임의의 적절한 세정 단계, 예를 들어, 화학적 세정 단계, 아르곤 스퍼터 등이 사용될 수 있다.
단계 1425에서, 도 28에 도시된 바와 같이, 리소그래피 및 에칭 프로세스를 이용하여 산란 완화 구조 2801이 형성된다. 일부 실시예들에서, 상기 산란 완화 구조 2801은 상기 기판 1524에 닿는 깊은 트렌치에 형성될 수 있다. 다른 실시예들에서, 상기 산란 완화 구조 2801은 도 28에 도시된 바와 같이 관통형 실리콘 비아(through silicon via, TSV)-형 트렌치에 형성될 수 있다. 상기 트렌치가 에칭된 후, 산화물 라이너 2803이 형성되어 상기 충전 물질(후속적으로 산란 완화 구조 2801을 충전)이 실리콘과 반응하는 것을 방지한다. Ti-Cu 장벽 및 시드 층과 같은 금속 라이너 층 2805는 상기 산란 완화 구조를 충전 물질 2807(예를 들어, 구리와 같은 금속)로 채우기 전에 산화물 라이너 2803 상에 형성될 수 있다. 상기 충전 물질 2807은 기판 1524 및/또는 산화물과 유사한 열팽창 계수(thermal expansion coefficient, CTE)를 가질 수 있다. 일부 실시들에서, TSV-형 산란 완화 구조는 10 미크론 깊이, 예를 들어, 40 내지 60 미크론 깊이의 정도일 수 있고, 따라서 상기 열 절연 트렌치(이는 10만큼 덜 깊을 수 있음)보다 훨씬 더 깊다.
당업자에게는 실질적인 변형이 특정 구현예에 따라 이루어질 수 있음이 명백할 것이다. 예를 들어, 맞춤화된 하드웨어가 또한 사용될 수 있고, 및/또는 특정 요소들이 하드웨어, 소프트웨어(애플릿 등과 같은 휴대용 소프트웨어를 포함함), 또는 둘 다에서 구현될 수 있다. 또한, 네트워크 입력/출력 장치들과 같은 다른 컴퓨팅 장치들로의 접속이 채용될 수 있다.
첨부된 도면을 참조하면, 메모리를 포함할 수 있는 컴포넌트들은 비일시적 기계 판독가능 매체를 포함할 수 있다. 본 명세서에서 사용되는 용어 "기계 판독가능 매체" 및 "컴퓨터 판독 가능 매체"는 기계가 특정 방식으로 동작하게 하는 데이터 제공에 참여하는 임의의 저장 매체를 의미한다. 본 명세서에서 제공되는 실시예들에서, 다양한 기계 판독가능 매체가 실행을 위해 프로세서들 및/또는 다른 장치(들)에 명령어들/코드를 제공하는 것에 관여할 수 있다. 부가적으로, 또는 대안적으로, 기계 판독가능 매체는 이러한 명령어/코드를 저장 및/또는 운반하는데 사용될 수 있다. 많은 구현예들에서, 컴퓨터 판독가능 매체는 물리적 및/또는 유형의 저장 매체이다. 이러한 매체는 비휘발성 매체, 휘발성 매체 및 전송 매체를 포함하지만 이에 한정되지 않는 많은 형태를 취할 수 있다. 컴퓨터 판독가능 매체의 일반적인 형태는, 예를 들어, 자기 및/또는 광학 매체, 펀치 카드, 종이 테이프, 구멍 패턴을 갖는 임의의 다른 물리적 매체, RAM, 프로그램가능 판독 전용 메모리(PROM), 소거 가능한 프로그램 가능 판독 전용 메모리(EPROM), 플래시-EPROM, 임의의 다른 메모리 칩 또는 카트리지, 이하에서 설명되는 반송파, 또는 컴퓨터가 명령 및/또는 코드를 판독할 수 있는 임의의 다른 매체를 포함한다.
본 명세서에서 논의된 방법, 시스템 및 장치는 예이다. 다양한 실시예는 다양한 절차 또는 구성요소를 적절하게 생략, 대체 또는 추가할 수 있다. 예를 들어, 특정 실시예와 관련하여 설명된 특징들은 다양한 다른 실시예들에서 조합될 수 있다. 실시예들의 상이한 양태들 및 요소들은 유사한 방식으로 조합될 수 있다. 본 명세서에 제공된 도면의 다양한 구성요소들은 하드웨어 및/또는 소프트웨어로 구체화될 수 있다. 또한, 기술은 진화하고, 따라서, 많은 요소들은 개시의 범위를 그 특정 예들로 제한하지 않는 예들이다.
주로 일반적인 사용상의 이유로 비트, 정보, 값, 요소, 기호, 문자, 변수, 용어, 숫자, 숫자 등과 같은 신호를 참조하는 것이 때때로 편리한 것으로 입증되었다. 그러나, 이들 또는 유사한 용어들 모두는 적절한 물리량과 연관되어야 하며, 단지 편리한 라벨일 뿐이라는 것을 이해해야 한다. 특별히 달리 언급되지 않는 한, 상기 논의로부터 명백한 바와 같이, 본 명세서 전반에 걸쳐 "처리", "컴퓨팅", "계산", "결정", "확인", "식별", "연관", "측정", "수행" 등과 같은 용어를 활용하는 논의는 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 컴퓨팅 장치와 같은 특정 장치의 동작 또는 프로세스를 지칭한다는 것이 이해된다. 따라서, 본 명세서의 문맥에서, 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 컴퓨팅 장치는 메모리, 레지스터, 또는 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 컴퓨팅 장치의 다른 정보 저장 장치, 전송 장치, 또는 디스플레이 장치 내에서 물리적 전자, 전기, 또는 자기 양으로서 전형적으로 표현되는 신호를 조작하거나 변환할 수 있다.
당업자는 본 명세서에 기술된 메시지들을 전달하는데 사용되는 정보 및 신호들이 다양한 상이한 기술들 및 기법들 중 임의의 것을 사용하여 표현될 수 있다는 것을 이해할 것이다. 예를 들어, 상기 설명 전체에 걸쳐 참조될 수 있는 데이터, 명령어, 명령, 정보, 신호, 비트, 심볼 및 칩은 전압, 전류, 전자기파, 자기장 또는 입자, 광학 필드 또는 입자, 또는 이들의 임의의 조합으로 표현될 수 있다.
본 명세서에서 사용되는 용어 "및(and)", "또는(or)" 및 "및/또는(and/or)"는 또한 그러한 용어가 사용되는 문맥에 적어도 부분적으로 의존할 것으로 예상되는 다양한 의미를 포함할 수 있다. 전형적으로, "또는"은 A, B, 또는 C와 같은 리스트를 연관시키는데 사용되는 경우, 여기서 포괄적인 의미로 사용되는 A, B, 및 C를 의미하고, 여기서 배타적인 의미로 사용되는 A, B, 또는 C를 의미하는 것으로 의도된다. 또한, 본 명세서에서 사용되는 용어 "하나 이상"은 임의의 특징, 구조, 또는 특성을 단수로 설명하기 위해 사용될 수 있거나, 특징, 구조, 또는 특성의 일부 조합을 설명하기 위해 사용될 수 있다. 그러나, 이는 단지 예시적인 예시일 뿐이며, 청구된 주제가 이 예에 한정되지 않는다는 것을 주목해야 한다. 더욱이, 용어 "적어도 하나"는 A, B, 또는 C와 같은 리스트를 연관시키는데 사용되는 경우, A, B, C, AB, AC, BC, AA, AAB, ABC, AABBCCC 등과 같은 A, B, 및/또는 C의 임의의 조합을 의미하는 것으로 해석될 수 있다.
본 명세서 전체에 걸쳐 "하나의 예", "예", "특정 예" 또는 "예시적인 구현"에 대한 참조는 특징 및/또는 예와 관련하여 설명된 특정 특징, 구조 또는 특성이 청구된 주제의 적어도 하나의 특징 및/또는 예에 포함될 수 있음을 의미한다. 따라서, 본 명세서 전체에 걸쳐 다양한 장소들에서 "일 예에서", "예에서", "특정 예들에서", "특정 구현예들에서", 또는 다른 유사한 문구들의 출현들이 반드시 모두 동일한 특징, 예, 및/또는 제한을 언급하는 것은 아니다. 더욱이, 특정 특징들, 구조들, 또는 특성들은 하나 이상의 예들 및/또는 특징들에서 조합될 수 있다.
일부 실시예들에서, 동작 또는 프로세싱은 물리량의 물리적 조작을 수반할 수 있다. 전형적으로, 반드시 그런 것은 아니지만, 이러한 양은 저장, 전송, 커플링, 비교 또는 달리 조작될 수 있는 전기적 또는 자기적 신호의 형태를 취할 수 있다. 주로 일반적인 사용상의 이유로 비트, 데이터, 값, 요소, 기호, 문자, 용어, 숫자, 숫자 등과 같은 신호를 참조하는 것이 때때로 편리한 것으로 입증되었습니다. 그러나, 이들 또는 유사한 용어들 모두는 적절한 물리량과 연관되어야 하며, 단지 편리한 라벨일 뿐이라는 것을 이해해야 한다. 달리 구체적으로 언급되지 않는 한, 본 명세서의 논의로부터 명백한 바와 같이, 본 명세서 전체에 걸쳐, "처리", "컴퓨팅", "계산", "결정" 등과 같은 용어를 활용하는 논의는 특수 목적 컴퓨터, 특수 목적 컴퓨팅 장치 또는 유사한 특수 목적 전자 컴퓨팅 장치와 같은 특정 장치의 동작 또는 프로세스를 지칭한다는 것이 이해된다. 따라서, 본 명세서의 문맥에서, 특수 목적 컴퓨터 또는 유사한 특수 목적 전자 컴퓨팅 장치는, 전형적으로 메모리, 레지스터, 또는 다른 정보 저장 장치들, 송신 장치들, 또는 디스플레이 장치들 내의 물리적 전자 또는 자기 양들로서 표현되는 신호들을 조작하거나 변환할 수 있다.
앞의 상세한 설명에서, 청구된 주제에 대한 철저한 이해를 제공하기 위해 다수의 특정 세부사항이 제시되었다. 그러나, 청구된 주제가 이러한 특정 세부사항 없이 실시될 수 있다는 것이 당업자에 의해 이해될 것이다. 다른 예에서, 통상의 기술자에 의해 공지될 수 있는 방법 및 장치는 청구된 주제를 모호하게 하지 않도록 상세히 설명되지 않았다. 따라서, 청구된 주제는 개시된 특정 예에 한정되는 것이 아니라, 그러한 청구된 주제가 첨부된 청구항의 범위 내에 속하는 모든 측면 및 그 균등물을 또한 포함할 수 있도록 의도된다.

Claims (24)

  1. 기판(substrate),
    상기 기판 위의 유전체 층(dielectric layer),
    상기 유전체 층 내의 도파관(waveguide); 및
    상기 도파관 위에 배치되고 상기 기판과 모놀리식(monolithic)하게 집적화된 광검출기(photodetector) - 상기 광검출기는 상기 도파관에 광학적으로 커플링되고 50K 미만의 온도에서 작동하도록 구성됨 -
    를 포함하는 장치.
  2. 제1항에 있어서, 상기 도파관에 근접하게 배치되고 상기 도파관의 일부를 열적으로 튜닝(tuning)하도록 구성된 히터(heater)를 더 포함하는 장치.
  3. 제2항에 있어서, 상기 도파관 및 상기 히터는 단일 광자 발생기(photon generator), 링 발진기(ring oscillator), 광학 필터(optical filter), 광학 스위치(optical switch) 또는 광학 간섭계(optical interferometer)를 형성하는, 장치.
  4. 제2항에 있어서, 상기 히터를 둘러싸는 열 절연 구조(thermal isolation structure)를 더 포함하고, 상기 열 절연 구조체는 상기 유전체 층 내의 트렌치(trench) 및 상기 기판의 언더컷(undercut)을 포함하는, 장치.
  5. 제4항에 있어서, 상기 언더컷은 상기 기판에서 수평으로 연장되고 상기 도파관의 일부의 아래에 있는, 장치.
  6. 제4항에 있어서, 상기 트렌치 및 상기 언더컷은 진공 영역(vacuum region)을 형성하는 장치.
  7. 제4항에 있어서, 상기 기판과 열적으로 접촉하도록 배치되는 냉각 구조(cooling structure)를 더 포함하고, 상기 언더컷은 상기 히터와 상기 냉각 구조 사이에 배치되는, 장치.
  8. 제1항에 있어서, 상기 기판 또는 상기 유전체 층 중 적어도 하나에 복수의 광 절연 구조(light isolation structure)를 더 포함하고, 상기 복수의 광 절연 구조는 광자가 상기 도파관을 통하지 않고 상기 광검출기에 도달하는 것을 방지하도록 구성되는, 장치.
  9. 제8항에 있어서, 상기 복수의 광 절연 구조는 다음 중 적어도 하나를 포함하는, 장치:
    상기 유전체 층 내의 금속 트렌치로서 상기 기판 내로 부분적으로 연장되는 금속 트렌치;
    상기 유전체 층의 금속 트렌치;
    상기 유전체 층 내 금속 비아(via)의 어레이(array);
    상기 유전체 층 내 및 상기 광검출기 상부의 금속 커버(cover); 또는
    에어 갭을 포함하거나 반사성 또는 흡수성 물질로 충전된, 상기 기판 내의 깊은 트렌치(deep trench).
  10. 제9항에 있어서, 상기 금속 커버는 금속 층에 있고, 상기 금속 트렌치 또는 상기 금속 비아의 어레이와 정렬되거나 커플링되어 상기 광검출기를 둘러싸는 연속적인 구조를 형성하는, 장치.
  11. 제9항에 있어서,
    상기 도파관은 입력 포트(input port)를 포함하며; 또한
    상기 금속 트렌치 또는 상기 금속 비아의 어레이는 상기 입력 포트를 포함하는 영역(region)에 위치하는, 장치.
  12. 제1항에 있어서, 상기 광검출기는 초전도 나노와이어 단일 광자 검출기(superconducting nanowire single photon detector)를 포함하는, 장치.
  13. 제1항에 있어서, 상기 유전체 층은 산화물 층을 포함하는 것을 특징으로 하는 장치.
  14. 웨이퍼를 수용하는 단계 - 상기 웨이퍼는,
    기판,
    상기 기판 상의 유전체 층;
    상기 상기 유전체 층에 형성된 도파관; 및
    상기 유전체 층에서 상기 도파관에 커플링되는 광검출기를 포함함. -;
    상기 유전체 층에 제1 세트의 비아 또는 제1 트렌치를 에칭하여 상기 기판의 제1 일부를 노출시키는 단계 - 상기 제1 세트의 비아 또는 상기 제1 트렌치는 상기 광검출기를 둘러쌈. -;
    상기 제1 세트의 비아 또는 제1 트렌치를 통해 상기 기판을 에칭하여 상기 기판 내에 제2 세트의 비아 또는 제2 트렌치를 형성하는 단계; 및
    상기 제1 세트의 비아 또는 상기 제1 트렌치, 및 상기 제2 세트의 비아 또는 상기 제2 트렌치를 광 반사성 또는 광 흡수성 물질로 충전하는 단계;
    를 포함하는 방법.
  15. 제14항에 있어서, 상기 웨이퍼는 상기 유전체 층에 형성되고 상기 도파관의 일부를 열적으로 튜닝하도록 구성된 히팅 구조를 더 포함하는, 방법.
  16. 제15항에 있어서,
    상기 유전체 층에 제3 세트의 비아 또는 제3 트렌치를 에칭하여 상기 기판의 제2 일부를 노출시키는 단계 - 상기 제3 세트의 비아 또는 상기 제3 트렌치는 상기 히팅 구조를 둘러쌈. -;
    상기 제3 세트의 비아 또는 상기 제3 트렌치를 통해 상기 기판을 에칭하여 상기 기판 내에 언더컷을 형성하는 단계 - 상기 언더컷은 상기 도파관의 제2 일부의 아래에 위치함. -; 및
    상기 유전체 층에 산화물 층을 증착하여 상기 제3 세트의 비아 또는 상기 제3 트렌치 및 상기 언더컷을 밀봉하는 단계를 더 포함하는 방법.
  17. 제15항에 있어서,
    상기 유전체 층을 에칭하여 상기 히팅 구조를 위한 콘택 홀(contact hole)을 형성하는 단계; 및
    상기 콘택 홀을 전도성 물질로 충전하여 상기 히팅 구조를 위한 전기적 콘택을 형성하는 단계를 더 포함하는 방법.
  18. 제14항에 있어서, 상기 충전 전에, 상기 제2 세트의 비아 또는 상기 제2 트렌치에 산화물 라이너(liner) 층을 형성하는 단계를 더 포함하는 방법.
  19. 제18항에 있어서, 상기 산화물 라이너 층에 장벽(barrier) 및 시드(seed) 층을 증착하는 단계를 더 포함하는 방법.
  20. 제14항에 있어서, 상기 유전체 층 및 상기 광검출기의 상부에 금속 커버를 형성하는 단계를 더 포함하는 방법.
  21. 제20항에 있어서, 상기 상부 금속 커버는 금속 1 층(metal 1 layer)에 있는, 방법.
  22. 제14항에 있어서,
    상기 광검출기를 위한 콘택 홀을 형성하기 위해 상기 유전체 층을 에칭하는 단계; 및
    상기 콘택 홀을 전도성 물질로 채워 상기 광검출기에 대한 전기적 콘택을 형성하는 단계를 더 포함하는 방법.
  23. 제22항에 있어서, 상기 콘택 홀을 충전하는 단계는 상기 콘택 홀의 측벽에 라이너 층(liner layer)을 증착하는 단계를 포함하는, 방법.
  24. 제23항에 있어서, 상기 라이너 층은 텅스텐, 텅스텐 탄화물 또는 텅스텐 질화물을 포함하는, 방법.
KR1020237001485A 2020-06-16 2021-06-15 광자 집적 회로 KR20230038481A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
US202063039840P 2020-06-16 2020-06-16
US63/039,840 2020-06-16
PCT/US2021/037422 WO2021257557A1 (en) 2020-06-16 2021-06-15 Photonic integrated circuit

Publications (1)

Publication Number Publication Date
KR20230038481A true KR20230038481A (ko) 2023-03-20

Family

ID=79268289

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237001485A KR20230038481A (ko) 2020-06-16 2021-06-15 광자 집적 회로

Country Status (9)

Country Link
US (1) US20230123000A1 (ko)
EP (1) EP4165451A1 (ko)
JP (1) JP2023531895A (ko)
KR (1) KR20230038481A (ko)
CN (1) CN115867839A (ko)
AU (1) AU2021292489A1 (ko)
CA (1) CA3186892A1 (ko)
TW (1) TW202210891A (ko)
WO (1) WO2021257557A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
CN117348149A (zh) * 2023-10-08 2024-01-05 广州铌奥光电子有限公司 一种薄膜铌酸锂光栅耦合器及其制备方法和装置

Family Cites Families (5)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
US7231113B2 (en) * 2005-08-19 2007-06-12 Infinera Corporation Coupled optical waveguide resonators with heaters for thermo-optic control of wavelength and compound filter shape
KR102125277B1 (ko) * 2012-06-26 2020-06-22 삼성전자주식회사 광 집적 회로, 이를 포함하는 반도체 장치 및 그 제조 방법
US9195007B2 (en) * 2012-06-28 2015-11-24 Intel Corporation Inverted 45 degree mirror for photonic integrated circuits
US9316534B1 (en) * 2014-01-28 2016-04-19 Lockheed Martin Coherent Technologies, Inc. Reconfigurable photonic integrated circuit focal plane array
WO2016028363A2 (en) * 2014-06-06 2016-02-25 Massachusetts Institute Of Technology Methods, systems, and apparatus for programmable quantum photonic processing

Also Published As

Publication number Publication date
US20230123000A1 (en) 2023-04-20
WO2021257557A1 (en) 2021-12-23
JP2023531895A (ja) 2023-07-26
EP4165451A1 (en) 2023-04-19
CN115867839A (zh) 2023-03-28
TW202210891A (zh) 2022-03-16
AU2021292489A1 (en) 2023-02-02
CA3186892A1 (en) 2021-12-23

Similar Documents

Publication Publication Date Title
CA3117783C (en) Isolation of waveguide-integrated detectors using a back end of line process
US7791065B2 (en) Ultrasensitive optical detector having a large temporal resolution and using a waveguide, and methods for producing said detector
US8326094B2 (en) In-line light sensor
US7763854B2 (en) High time-resolution ultrasensitive optical detector, using grating coupling
CN107532967B (zh) 用于测试光学器件性能的系统和测试光学装置的方法
CN111211183B (zh) 具有自测试功能性的正交入射光电探测器
WO2017081196A1 (en) An optoelectronic component
US20230123000A1 (en) Photonic integrated circuit
EP3114513B1 (en) Apparatus and method for 2x1 mmi with integrated photodiode for off-state monitoring of 2x1 optical switch
TW202229949A (zh) 用以結合多個低損耗光子電路元件的方法及構造
Mai et al. Photonic thermal sensor integration towards electronic-photonic-IC technologies
US8829633B2 (en) Self-aligned semiconductor ridges in metallic slits as a platform for planar tunable nanoscale resonant photodetectors
KR102400766B1 (ko) 포토닉 디바이스용 원형 격자 구조체
US20230152501A1 (en) Bragg reflector for photonic chip security structure
US20210080647A1 (en) Wafer-Level Handle Replacement Processing
JP2018082036A (ja) 半導体装置
CN113885133A (zh) 波导衰减器
Zimmermann et al. Integrated Optics
Hilleringmann Integrated Optics on Silicon
Hilleringmann et al. Integrated optics on silicon

Legal Events

Date Code Title Description
A201 Request for examination