KR20230037575A - 표시 장치 및 전자 기기 - Google Patents

표시 장치 및 전자 기기 Download PDF

Info

Publication number
KR20230037575A
KR20230037575A KR1020237003394A KR20237003394A KR20230037575A KR 20230037575 A KR20230037575 A KR 20230037575A KR 1020237003394 A KR1020237003394 A KR 1020237003394A KR 20237003394 A KR20237003394 A KR 20237003394A KR 20230037575 A KR20230037575 A KR 20230037575A
Authority
KR
South Korea
Prior art keywords
transistor
electrode
circuit
potential
channel
Prior art date
Application number
KR1020237003394A
Other languages
English (en)
Inventor
스스무 카와시마
코지 쿠스노키
카즈노리 와타나베
사토시 요시모토
Original Assignee
가부시키가이샤 한도오따이 에네루기 켄큐쇼
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 가부시키가이샤 한도오따이 에네루기 켄큐쇼 filed Critical 가부시키가이샤 한도오따이 에네루기 켄큐쇼
Publication of KR20230037575A publication Critical patent/KR20230037575A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L27/00—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate
    • H01L27/02—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers
    • H01L27/12—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body
    • H01L27/1214—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs
    • H01L27/1222—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer
    • H01L27/1225—Devices consisting of a plurality of semiconductor or other solid-state components formed in or on a common substrate including semiconductor components specially adapted for rectifying, oscillating, amplifying or switching and having potential barriers; including integrated passive circuit elements having potential barriers the substrate being other than a semiconductor body, e.g. an insulating body comprising a plurality of TFTs formed on a non-semiconducting substrate, e.g. driving circuits for AMLCDs with a particular composition, shape or crystalline structure of the active layer with semiconductor materials not belonging to the group IV of the periodic table, e.g. InGaZnO
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09F—DISPLAYING; ADVERTISING; SIGNS; LABELS OR NAME-PLATES; SEALS
    • G09F9/00—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements
    • G09F9/30—Indicating arrangements for variable information in which the information is built-up on a support by selection or combination of individual elements in which the desired character or characters are formed by combining individual elements
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G3/00—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes
    • G09G3/20—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters
    • G09G3/22—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources
    • G09G3/30—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels
    • G09G3/32—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED]
    • G09G3/3208—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED]
    • G09G3/3225—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix
    • G09G3/3233—Control arrangements or circuits, of interest only in connection with visual indicators other than cathode-ray tubes for presentation of an assembly of a number of characters, e.g. a page, by composing the assembly by combination of individual elements arranged in a matrix no fixed position being assigned to or needed to be assigned to the individual characters or partial characters using controlled light sources using electroluminescent panels semiconductive, e.g. using light-emitting diodes [LED] organic, e.g. using organic light-emitting diodes [OLED] using an active matrix with pixel circuitry controlling the current through the light-emitting element
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/78645—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate
    • H01L29/78648—Thin film transistors, i.e. transistors with a channel being at least partly a thin film with multiple gate arranged on opposing sides of the channel
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L29/00—Semiconductor devices specially adapted for rectifying, amplifying, oscillating or switching and having potential barriers; Capacitors or resistors having potential barriers, e.g. a PN-junction depletion layer or carrier concentration layer; Details of semiconductor bodies or of electrodes thereof ; Multistep manufacturing processes therefor
    • H01L29/66—Types of semiconductor device ; Multistep manufacturing processes therefor
    • H01L29/68—Types of semiconductor device ; Multistep manufacturing processes therefor controllable by only the electric current supplied, or only the electric potential applied, to an electrode which does not carry the current to be rectified, amplified or switched
    • H01L29/76—Unipolar devices, e.g. field effect transistors
    • H01L29/772—Field effect transistors
    • H01L29/78—Field effect transistors with field effect produced by an insulated gate
    • H01L29/786—Thin film transistors, i.e. transistors with a channel being at least partly a thin film
    • H01L29/7869—Thin film transistors, i.e. transistors with a channel being at least partly a thin film having a semiconductor body comprising an oxide semiconductor material, e.g. zinc oxide, copper aluminium oxide, cadmium stannate
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/10—OLED displays
    • H10K59/12—Active-matrix OLED [AMOLED] displays
    • H10K59/121—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements
    • H10K59/1213—Active-matrix OLED [AMOLED] displays characterised by the geometry or disposition of pixel elements the pixel elements being TFTs
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/60—OLEDs integrated with inorganic light-sensitive elements, e.g. with inorganic solar cells or inorganic photodiodes
    • H10K59/65—OLEDs integrated with inorganic image sensors
    • G—PHYSICS
    • G09—EDUCATION; CRYPTOGRAPHY; DISPLAY; ADVERTISING; SEALS
    • G09G—ARRANGEMENTS OR CIRCUITS FOR CONTROL OF INDICATING DEVICES USING STATIC MEANS TO PRESENT VARIABLE INFORMATION
    • G09G2330/00—Aspects of power supply; Aspects of display protection and defect management
    • G09G2330/02—Details of power systems and of start or stop of display operation
    • G09G2330/021—Power management, e.g. power saving
    • H—ELECTRICITY
    • H10—SEMICONDUCTOR DEVICES; ELECTRIC SOLID-STATE DEVICES NOT OTHERWISE PROVIDED FOR
    • H10K—ORGANIC ELECTRIC SOLID-STATE DEVICES
    • H10K59/00—Integrated devices, or assemblies of multiple devices, comprising at least one organic light-emitting element covered by group H10K50/00
    • H10K59/40—OLEDs integrated with touch screens

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • General Physics & Mathematics (AREA)
  • Power Engineering (AREA)
  • Computer Hardware Design (AREA)
  • Chemical & Material Sciences (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)
  • Theoretical Computer Science (AREA)
  • Inorganic Chemistry (AREA)
  • Ceramic Engineering (AREA)
  • Geometry (AREA)
  • Life Sciences & Earth Sciences (AREA)
  • Sustainable Development (AREA)
  • Crystallography & Structural Chemistry (AREA)
  • Electroluminescent Light Sources (AREA)
  • Thin Film Transistor (AREA)
  • Control Of Indicators Other Than Cathode Ray Tubes (AREA)

Abstract

넓은 계조를 표시하는 데에 적합한 표시 장치를 제공한다. 2개의 구동 트랜지스터와, 발광 디바이스를 화소에 가지는 표시 장치이고, 2개의 구동 트랜지스터 및 발광 디바이스는 직렬로 접속된다. 한쪽의 트랜지스터는 p채널형이고, 다른 쪽의 트랜지스터는 n채널형이고, 전환하여 구동시킨다. 상기 구성으로 함으로써, 고계조 표시를 수행할 때의 게이트-소스 간 전압의 변동을 억제할 수 있다. 또한 n채널형 트랜지스터로서, 금속 산화물을 채널 형성 영역에 가지는 트랜지스터를 사용함으로써, 저계조 표시를 수행할 때의 표시 특성을 높일 수 있다.

Description

표시 장치 및 전자 기기
본 발명의 일 형태는 표시 장치에 관한 것이다.
또한 본 발명의 일 형태는 상기 기술분야에 한정되지 않는다. 본 명세서 등에서 개시(開示)하는 발명의 일 형태의 기술분야는 물건, 방법, 또는 제조 방법에 관한 것이다. 또는 본 발명의 일 형태는 프로세스(process), 기계(machine), 제품(manufacture), 또는 조성물(composition of matter)에 관한 것이다. 따라서 더 구체적으로 본 명세서에 개시되는 본 발명의 일 형태의 기술분야로서는 반도체 장치, 표시 장치, 액정 표시 장치, 발광 장치, 조명 장치, 축전 장치, 기억 장치, 촬상 장치, 이들의 동작 방법, 또는 이들의 제조 방법을 일례로 들 수 있다.
또한 본 명세서 등에서 반도체 장치란, 반도체 특성을 이용함으로써 기능할 수 있는 장치 전반을 가리킨다. 트랜지스터, 반도체 회로는 반도체 장치의 일 형태이다. 또한 기억 장치, 표시 장치, 촬상 장치, 전자 기기는 반도체 장치를 가지는 경우가 있다.
기판 위에 형성된 금속 산화물을 사용하여 트랜지스터를 구성하는 기술이 주목을 받고 있다. 예를 들어 산화 아연 또는 In-Ga-Zn계 산화물을 사용한 트랜지스터를 표시 장치의 화소의 스위칭 소자 등에 사용하는 기술이 특허문헌 1 및 특허문헌 2에 개시되어 있다.
일본 공개특허공보 특개2007-123861호 일본 공개특허공보 특개2007-96055호
유기 EL 소자 등의 발광 디바이스가 사용된 표시 장치에서는, 발광 디바이스의 한쪽 전극에 구동 트랜지스터가 접속되고, 구동 트랜지스터가 흘리는 전류로 발광 디바이스의 휘도가 제어된다.
구동 트랜지스터에 n채널형 트랜지스터를 사용하는 경우, 구동 트랜지스터의 소스와 발광 디바이스의 애노드가 접속된다. 여기서 발광 디바이스의 캐소드 전위(공통 전위)는, 고계조 표시(고휘도 표시)를 수행하는 경우에 전극의 저항 등의 영향을 받아, 변동 또는 위치 의존을 나타내는 경우가 있다. 캐소드 전위의 변동으로 인하여 n채널형 트랜지스터의 Vgs(게이트-소스 간 전압)가 변화된다. 그러므로 입력된 화상 데이터와 발광 디바이스의 휘도 간에 차이가 나는 경우가 있다.
한편, 구동 트랜지스터에 p채널형 트랜지스터를 사용하는 경우에는 상기 과제를 회피하는 구성으로 할 수 있다. 다만 일반적인 실리콘이 채널 형성 영역에 사용된 트랜지스터는 오프 전류가 높고, 저레벨 전위(저계조)의 전달 특성이 충분하지 않다. 또한 전류 크기 제어, 포화 특성 등을 고려하여 채널 길이를 길게 할 필요가 있다는 등, 레이아웃의 자유도가 낮다는 문제를 가진다.
따라서 본 발명의 일 형태에서는, 넓은 계조를 표시하는 데에 적합한 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는 표시 특성이 우수한 표시 장치를 제공하는 것을 목적 중 하나로 한다.
또는 저소비 전력의 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는 신뢰성이 높은 표시 장치를 제공하는 것을 목적 중 하나로 한다. 또는 신규 표시 장치 등을 제공하는 것을 목적 중 하나로 한다. 또는 상기 표시 장치의 동작 방법을 제공하는 것을 목적 중 하나로 한다. 또는 신규 반도체 장치 등을 제공하는 것을 목적 중 하나로 한다.
또한 이들 과제의 기재는 다른 과제의 존재를 방해하는 것은 아니다. 또한 본 발명의 일 형태는 이들 과제 모두를 해결할 필요는 없는 것으로 한다. 또한 이들 외의 과제는 명세서, 도면, 청구항 등의 기재에서 저절로 명백해지는 것이며 명세서, 도면, 청구항 등의 기재에서 이들 외의 과제를 추출할 수 있다.
본 발명의 일 형태는 넓은 계조를 표시하는 데에 적합한 표시 장치에 관한 것이다.
본 발명의 일 형태는 제 1 트랜지스터와, 제 2 트랜지스터와, 발광 디바이스를 화소에 가지는 표시 장치이고, 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고, 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 발광 디바이스의 애노드와 전기적으로 접속되고, 제 1 트랜지스터는 p채널형이고, 제 2 트랜지스터는 n채널형인 표시 장치이다.
제 1 트랜지스터는 채널 형성 영역에 실리콘을 가지고, 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고, 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는 것이 바람직하다.
화소는 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터를 더 가지고, 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 제 1 트랜지스터의 게이트와 전기적으로 접속되고, 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 게이트와 전기적으로 접속되고, 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽과 전기적으로 접속될 수 있다.
제 3 트랜지스터, 제 4 트랜지스터, 및 제 5 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고, 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는 것이 바람직하다.
표시 장치는 제 1 회로를 더 가지고, 제 1 회로는 제 1 데이터 전위와 제 2 데이터 전위를 출력하는 기능을 가지고, 제 1 데이터 전위 및 제 2 데이터 전위 중 한쪽은 제 1 회로에 대한 입력 전위와 동등하고, 제 1 데이터 전위 및 제 2 데이터 전위 중 다른 쪽은 입력 전위를 2치화한 전위이고, 제 1 데이터 전위 및 제 2 데이터 전위 중 한쪽은 제 3 트랜지스터를 통하여 제 1 트랜지스터의 게이트에 입력되고, 제 1 데이터 전위 및 제 2 데이터 전위 중 다른 쪽은 제 4 트랜지스터를 통하여 제 2 트랜지스터의 게이트에 입력될 수 있다.
제 1 회로는 실리콘을 채널 형성 영역에 가지는 p채널형 트랜지스터와, 금속 산화물을 채널 형성 영역에 가지는 n채널형 트랜지스터를 가지는 CMOS형 인버터 회로를 가지고, 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가질 수 있다.
본 발명의 일 형태를 사용함으로써, 넓은 계조를 표시하는 데에 적합한 표시 장치를 제공할 수 있다. 또는 표시 특성이 우수한 표시 장치를 제공할 수 있다.
또는 저소비 전력의 표시 장치를 제공할 수 있다. 또는 신뢰성이 높은 표시 장치를 제공할 수 있다. 또는 신규 표시 장치 등을 제공할 수 있다. 또는 상기 표시 장치의 동작 방법을 제공할 수 있다. 또는 신규 반도체 장치 등을 제공할 수 있다.
도 1은 화소 회로를 설명하는 도면이다.
도 2의 (A), (B)는 종래의 화소 회로를 설명하는 도면이다.
도 3의 (A)는 신호 생성 회로를 설명하는 도면이다. 도 3의 (B)는 버퍼 회로를 설명하는 도면이다.
도 4의 (A)는 소스 드라이버의 출력 전위를 설명하는 도면이다. 도 4의 (B)는 버퍼 회로의 출력 전위를 설명하는 도면이다.
도 5는 신호 생성 회로 및 화소 회로의 동작을 설명하는 도면이다.
도 6은 신호 생성 회로 및 화소 회로의 동작을 설명하는 도면이다.
도 7은 표시 장치를 설명하는 도면이다.
도 8의 (A) 내지 (C)는 표시 장치를 설명하는 도면이다.
도 9의 (A), (B)는 터치 패널을 설명하는 도면이다.
도 10은 표시 장치를 설명하는 도면이다.
도 11의 (A) 내지 (C)는 트랜지스터를 설명하는 도면이다.
도 12의 (A) 내지 (C)는 트랜지스터를 설명하는 도면이다.
도 13의 (A), (B)는 트랜지스터를 설명하는 도면이다.
도 14의 (A) 내지 (F)는 전자 기기를 설명하는 도면이다.
실시형태에 대하여 도면을 사용하여 자세히 설명한다. 다만 본 발명은 이하의 설명에 한정되지 않고, 본 발명의 취지 및 그 범위에서 벗어나지 않고 그 형태 및 자세한 사항을 다양하게 변경할 수 있다는 것은 통상의 기술자라면 용이하게 이해할 수 있다. 따라서 본 발명은 이하의 실시형태의 기재 내용에 한정하여 해석되는 것은 아니다. 또한 이하에서 설명하는 발명의 구성에서, 동일 부분 또는 같은 기능을 가지는 부분에는 동일한 부호를 다른 도면 간에서 공통적으로 사용하고, 그 반복되는 설명은 생략하는 경우가 있다. 또한 도면을 구성하는 같은 요소의 해칭을 다른 도면 간에서 적절히 생략하거나 또는 변경하는 경우도 있다.
또한 회로도에서는 단일의 요소로서 도시된 경우에도, 기능적으로 문제가 없으면 상기 요소는 복수로 구성되어도 좋다. 예를 들어 스위치로서 동작하는 트랜지스터는 복수가 직렬 또는 병렬로 접속되어도 좋은 경우가 있다. 또한 커패시터를 분할하여 복수의 위치에 배치하는 경우도 있다.
또한 하나의 도전체가 배선, 전극, 및 단자 등의 복수의 기능을 가지는 경우가 있고, 본 명세서에서는 동일한 요소에 대하여 복수의 호칭을 사용하는 경우가 있다. 또한 회로도에서 요소 간이 직접 접속되어 도시되더라도, 실제로는 상기 요소 간이 하나 또는 복수의 도전체를 통하여 접속되는 경우가 있고, 본 명세서에서는 이러한 구성도 직접 접속의 범주에 포함된다.
(실시형태 1)
본 실시형태에서는 본 발명의 일 형태인 표시 장치에 대하여 도면을 참조하여 설명한다.
본 발명의 일 형태는 화소에, 구동 트랜지스터의 기능을 가지는 2개의 트랜지스터와, 1개의 발광 디바이스(발광 소자라고도 함)를 가지는 표시 장치이다. 2개의 트랜지스터 및 발광 디바이스는 직렬로 접속된다. 한쪽의 트랜지스터를 구동 트랜지스터로서 동작시킬 때, 다른 쪽의 트랜지스터는 스위치로서 동작시킨다.
2개의 트랜지스터는 p채널형 트랜지스터와 n채널형 트랜지스터의 조합으로 한다. p채널형 트랜지스터는 고계조(고휘도) 표시를 수행할 때의 구동 트랜지스터로서 기능한다. 이때 n채널형 트랜지스터는 저저항의 도통 상태로 한다. 또한 n채널형 트랜지스터는 저계조(저휘도) 표시를 수행할 때의 구동 트랜지스터로서 기능한다. 이때 p채널형 트랜지스터는 저저항의 도통 상태로 한다. 이와 같은 구성으로 함으로써, 고계조 표시를 수행할 때의 게이트-소스 간 전압(Vgs)의 변동을 억제할 수 있다.
또한 n채널형 트랜지스터로서, 금속 산화물을 채널 형성 영역에 가지는 트랜지스터(이하 OS 트랜지스터)를 사용함으로써, 저계조 표시를 수행할 때의 표시 특성을 높일 수 있다. OS 트랜지스터는 오프 전류가 매우 낮다는 특성을 가진다.
구동 트랜지스터의 전환은 화소에 입력되는 2치의 신호 전위에 따라 수행할 수 있다. 2치의 신호 전위는 소스 드라이버와 화소 사이에 제공되는 신호 생성 회로에서 생성된다. 신호 생성 회로는 소스 드라이버로부터 입력되는 데이터 전위, 및 상기 데이터 전위를 2치화한 전위의 2개의 신호 전위를 화소에 출력한다. 2치의 신호 전위는 스위치로서 동작시키는 트랜지스터를 저저항으로 도통시키기 위한 게이트 전위로서 사용할 수 있다.
도 1은 본 발명의 일 형태의 표시 장치가 가지는 화소의 회로도이다. 화소(10)는 트랜지스터(101)와, 트랜지스터(102)와, 트랜지스터(103)와, 트랜지스터(104)와, 트랜지스터(105)와, 커패시터(106)와, 커패시터(107)와, 발광 디바이스(108)를 가진다. 또한 트랜지스터(105)를 제공하지 않는 구성으로 할 수도 있다.
트랜지스터(101)의 소스 및 드레인 중 한쪽은 커패시터(106)의 한쪽 전극 및 트랜지스터(103)의 게이트와 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 한쪽은 커패시터(107)의 한쪽 전극 및 트랜지스터(104)의 게이트와 전기적으로 접속된다. 트랜지스터(103)의 소스 및 드레인 중 한쪽은 트랜지스터(104)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다. 트랜지스터(103)의 소스 및 드레인 중 다른 쪽은 커패시터(106)의 다른 쪽 전극과 전기적으로 접속된다. 트랜지스터(104)의 다른 쪽 전극은 발광 디바이스(108)의 애노드, 커패시터(107)의 다른 쪽 전극, 및 트랜지스터(105)의 소스 및 드레인 중 한쪽과 전기적으로 접속된다.
트랜지스터(101)의 소스 및 드레인 중 다른 쪽은 배선(121)과 전기적으로 접속된다. 트랜지스터(102)의 소스 및 드레인 중 다른 쪽은 배선(122)과 전기적으로 접속된다. 트랜지스터(103)의 소스 및 드레인 중 다른 쪽은 배선(123)과 전기적으로 접속된다. 트랜지스터(105)의 소스 및 드레인 중 다른 쪽은 배선(124)과 전기적으로 접속된다. 발광 디바이스(108)의 캐소드는 배선(129)과 전기적으로 접속된다. 트랜지스터(101)의 게이트 및 트랜지스터(102)의 게이트는 배선(125)과 전기적으로 접속된다. 트랜지스터(105)의 게이트는 배선(126)과 전기적으로 접속된다.
배선(121) 및 배선(122)은 화소(10)와 후술하는 신호 생성 회로(40) 및 소스 드라이버(20)를 접속하는 소스선이다. 배선(123) 및 배선(129)은 전원선이고, 배선(123)은 고전위 전원선, 배선(129)은 저전위 전원선으로 할 수 있다. 배선(124)은 리셋 전위(예를 들어 저전위)를 공급하는 배선이다. 배선(125) 및 배선(126)은 각각에 접속되는 트랜지스터의 동작을 제어하는 게이트선이다.
여기서 트랜지스터(101), 트랜지스터(102), 및 트랜지스터(105)는 스위치로서 기능한다. 트랜지스터(103) 및 트랜지스터(104)는 발광 디바이스(108)의 구동 트랜지스터 또는 스위치로서 기능한다. 트랜지스터(103)는 p채널형 트랜지스터이고, 트랜지스터(104)는 n채널형 트랜지스터이다. 커패시터(106) 및 커패시터(107)는 유지 용량으로서 기능한다. 또한 도 1에서는 트랜지스터(101), 트랜지스터(102), 및 트랜지스터(105)를 n채널형 트랜지스터로서 도시하였지만 p채널형 트랜지스터이어도 좋다.
도 2의 (A)는 종래의 화소 회로의 예이고, 3개의 n채널형 트랜지스터(트랜지스터(302, 304, 305)), 커패시터(307), 및 발광 디바이스(308)를 가진다.
트랜지스터(304)는 구동 트랜지스터이고, 트랜지스터(302)를 통하여 트랜지스터(304)의 게이트에 데이터 전위가 공급된다. 이때 트랜지스터(305)를 통하여 트랜지스터(304)의 소스에 리셋 전위를 공급해 둔다. 즉 트랜지스터(304)의 소스 전위가 안정된 상태로 게이트 전위를 공급할 수 있기 때문에, Vgs는 이상적인 값이 된다.
한편으로, 표시 장치는 복수의 발광 디바이스를 가지고, 그 캐소드는 공통 전극(COM)과 접속된다. 여기서 공통 전극(COM)에 금속보다 저항이 높은 투광성 도전막(예를 들어 인듐 주석 산화물 등)을 사용하는 경우, 고계조(고휘도) 표시로 전류가 많이 흐르면, 공통 전극(COM)에 전압 강하가 발생할 경우가 있다. 발광 디바이스는 발광 시에 정전압 소자로서도 동작하기 때문에, 공통 전극(COM)의 전위(캐소드의 전위)가 변화되면 애노드의 전위도 변화된다.
이상적으로는 유지 용량인 커패시터(307)에 의하여 Vgs가 유지되는데, 트랜지스터(304)의 게이트에 부가되어 있는 기생 용량 Cp의 영향이 있으므로 트랜지스터(304)의 게이트 전위의 변화량은 소스 전위(애노드의 전위)의 변화량보다 작게 된다. 즉 Vgs가 작게 되기 때문에, 원하는 휘도를 얻을 수 없게 된다는 문제가 있다.
도 2의 (B)는 종래의 화소 회로의 다른 예이고, 2개의 p채널형 트랜지스터(트랜지스터(301), 트랜지스터(303)), 커패시터(306), 및 발광 디바이스(309)를 가진다.
트랜지스터(303)는 구동 트랜지스터이고, 트랜지스터(301)를 통하여 트랜지스터(303)의 게이트에 데이터 전위가 공급된다. 여기서 트랜지스터(303)의 소스는 저저항의 금속 배선 등을 사용할 수 있는 전원선(323)과 전기적으로 접속되기 때문에, 소스 전위는 상시 안정되어 있고, Vgs는 이상적인 값이 된다.
다만, 일반적으로 p채널형 트랜지스터는 실리콘을 채널 형성 영역에 가지는 트랜지스터(이하 Si 트랜지스터)로 형성된다. Si 트랜지스터는 오프 전류가 비교적 높기 때문에 저레벨 전위의 전달 특성이 나쁘다. 그러므로 저계조(저휘도) 표시에 있어서, 충분한 계조성을 표현할 수 없다는 문제가 있다.
또한 Si 트랜지스터를 화소 회로에 사용하는 경우, 전류 크기 제어, 포화 특성 등을 고려하여 채널 길이를 길게 할 필요가 있다는 등, 레이아웃의 자유도가 낮다는 문제도 가진다.
본 발명의 일 형태는 상술한 종래의 회로 및 Si 트랜지스터의 단점을 보완할 수 있는, 넓은 계조를 표시하는 데에 적합한 표시 장치이다.
본 발명의 일 형태의 표시 장치에서는, 고계조 표시를 수행하는 경우에는 트랜지스터(103)(p채널형 Si 트랜지스터)를 구동 트랜지스터로서 사용한다. 저계조(저휘도) 표시를 수행하는 경우에는 트랜지스터(104)(n채널형 OS 트랜지스터)를 구동 트랜지스터로서 사용한다. 또한 트랜지스터(101), 트랜지스터(102), 및 트랜지스터(105)로서는 Si 트랜지스터와 OS 트랜지스터 중 어느 쪽을 사용하여도 좋다.
이와 같은 구성으로 함으로써, n채널형 트랜지스터를 구동 트랜지스터로서 사용한 경우에 고계조 표시로 발생하는 Vgs의 변화를 억제할 수 있어, 고계조의 표시 품위를 높일 수 있다.
또한 고계조 표시에서는 비교적 큰 전류로 제어하기 때문에, 채널 길이를 길게 하여 전류를 억제하는 것 등의 필요가 없어진다. 즉 채널 길이가 짧은 트랜지스터를 사용할 수 있기 때문에 레이아웃의 자유도가 늘어난다. 또한 오프 전류가 비교적 높은 Si 트랜지스터를 사용하여도 표시에 영향을 주지 않는다.
Si 트랜지스터의 채널 형성 영역에는 비정질 실리콘, 미결정 실리콘, 다결정 실리콘, 단결정 실리콘 등을 사용할 수 있다. 또한 유리 기판 위 등의 절연 표면 위에 트랜지스터를 제공하고, 또한 그 트랜지스터가 p채널형인 경우에는, 다결정 실리콘을 사용하는 것이 바람직하다.
고품질의 다결정 실리콘은 레이저 결정화 공정 등을 사용함으로써 용이하게 얻을 수 있으므로, p채널형이어도 고이동도의 트랜지스터를 형성할 수 있다. 또한 고품질의 다결정 실리콘은 비정질 실리콘에 니켈 또는 팔라듐 등의 금속 촉매를 첨가하여 가열하는 고상 성장법에 의해서도 얻을 수 있다. 또한 금속 촉매를 사용한 고상 성장법에 의하여 형성한 다결정 실리콘에 레이저 조사를 수행하여 결정성을 더 높여도 좋다. 또한 금속 촉매는 다결정 실리콘 중에 잔류하여 트랜지스터의 전기 특성을 악화시키기 때문에, 채널 형성 영역 이외에, 인 또는 희가스 등을 첨가한 영역을 제공하고 상기 영역이 금속 촉매를 포획하는 구성으로 하는 것이 바람직하다.
저계조 표시에서는 n채널형 트랜지스터를 구동 트랜지스터로 한다. 저계조부가 많은 표시에서는 표시 장치의 화소 전체에 흐르는 전류가 비교적 작기 때문에, 발광 디바이스의 캐소드와 접속되는 공통 전극의 전압 강하가 발생하기 어렵다. 즉 상술한 Vgs 변화의 영향은 무시할 수 있다. 또한 상기 n채널형 트랜지스터로서 OS 트랜지스터를 사용하는 것이 바람직하다.
OS 트랜지스터는 반도체층의 에너지 갭이 크기 때문에, 수yA/μm(채널 폭 1μm당 전류값)로 매우 낮은 오프 전류 특성을 나타낼 수 있다. 따라서 Si 트랜지스터를 구동 트랜지스터로서 사용하는 것보다 저레벨 전위의 전달 특성이 향상되기 때문에, 저계조의 표시 품위를 높일 수 있다.
또한 트랜지스터(101), 트랜지스터(102)에도 OS 트랜지스터를 사용하는 것이 바람직하다. OS 트랜지스터가 가지는 오프 전류가 낮다는 특성에 의하여, 구동 트랜지스터(트랜지스터(103), 트랜지스터(104))의 게이트의 전위를 장시간 유지할 수 있다. 따라서 프레임 주파수를 저하시켜도 화상을 유지할 수 있다. 예를 들어, 동영상 표시를 수행하는 경우에는 제 1 프레임 주파수(예를 들어 60Hz 이상)로 하고, 정지 화상 표시를 수행하는 경우에는 제 1 프레임 주파수보다 낮은 제 2 프레임 주파수(예를 들어 1Hz 내지 10Hz 정도)로 전환함으로써, 표시 장치를 저소비 전력화할 수 있다.
또한 본 발명의 일 형태의 효과를 얻기 위해서는 상술한 구성에 한정되지 않고, 화소가 가지는 모든 트랜지스터를 Si 트랜지스터로 형성하여도 좋다. 또는 화소가 가지는 모든 트랜지스터를 OS 트랜지스터로 형성하여도 좋다.
OS 트랜지스터에 사용하는 반도체 재료로서는 에너지 갭이 2eV 이상, 바람직하게는 2.5eV 이상, 더 바람직하게는 3eV 이상인 금속 산화물을 사용할 수 있다. 대표적으로는 인듐을 포함하는 산화물 반도체 등이고, 예를 들어 후술하는 CAAC-OS 또는 CAC-OS 등을 사용할 수 있다. CAAC-OS는 결정을 구성하는 원자가 안정적이고, 신뢰성을 중시하는 트랜지스터 등에 적합하다. 또한 CAC-OS는 이동도 특성이 높기 때문에, 고속 구동을 수행하는 트랜지스터 등에 적합하다.
OS 트랜지스터는 충격 이온화, 애벌란시(avalanche) 항복, 및 단채널 효과 등이 발생하지 않는다는 등 Si 트랜지스터와는 다른 특징을 가지기 때문에, 신뢰성이 높은 회로를 형성할 수 있다. 또한 Si 트랜지스터에서 문제가 되는 결정성의 불균일로 인한 전기 특성의 편차도 OS 트랜지스터에서는 일어나기 어렵다.
OS 트랜지스터가 가지는 반도체층은 예를 들어 인듐, 아연, 및 M(알루미늄, 타이타늄, 갈륨, 저마늄, 이트륨, 지르코늄, 란타넘, 세륨, 주석, 네오디뮴, 및 하프늄 등의 금속)을 포함하는 In-M-Zn계 산화물로 표기되는 막으로 할 수 있다. In-M-Zn계 산화물은 대표적으로 스퍼터링법에 의하여 형성할 수 있다. 또는 ALD(Atomic layer deposition)법을 사용하여 형성하여도 좋다.
In-M-Zn계 산화물을 스퍼터링법에 의하여 형성하는 데 사용되는 스퍼터링 타깃의 금속 원소의 원자수비는 In≥M, Zn≥M을 만족시키는 것이 바람직하다. 이와 같은 스퍼터링 타깃의 금속 원소의 원자수비로서는 In:M:Zn=1:1:1, In:M:Zn=1:1:1.2, In:M:Zn=3:1:2, In:M:Zn=4:2:3, In:M:Zn=4:2:4.1, In:M:Zn=5:1:6, In:M:Zn=5:1:7, In:M:Zn=5:1:8 등이 바람직하다. 또한 성막되는 반도체층의 원자수비는 각각 상기 스퍼터링 타깃에 포함되는 금속 원소의 원자수비의 ±40%의 변동을 포함한다.
반도체층에는 캐리어 밀도가 낮은 산화물 반도체를 사용한다. 예를 들어 반도체층에는 캐리어 밀도가 1×1017/cm3 이하, 바람직하게는 1×1015/cm3 이하, 더 바람직하게는 1×1013/cm3 이하, 더욱 바람직하게는 1×1011/cm3 이하, 더욱더 바람직하게는 1×1010/cm3 미만이고 1×10-9/cm3 이상인 산화물 반도체를 사용할 수 있다. 이와 같은 산화물 반도체를 고순도 진성 또는 실질적으로 고순도 진성의 산화물 반도체라고 한다. 상기 산화물 반도체는 결함 준위 밀도가 낮고, 안정된 특성을 가지는 산화물 반도체라고 할 수 있다.
또한 이들에 한정되지 않고, 필요로 하는 트랜지스터의 반도체 특성 및 전기 특성(전계 효과 이동도, 문턱 전압 등)에 따라 적절한 조성의 것을 사용하면 좋다. 또한 필요로 하는 트랜지스터의 반도체 특성을 얻기 위하여, 반도체층의 캐리어 밀도, 불순물 농도, 결함 밀도, 금속 원소와 산소의 원자수비, 원자 간 거리, 밀도 등을 적절한 것으로 하는 것이 바람직하다.
반도체층을 구성하는 산화물 반도체에 14족 원소의 하나인 실리콘 또는 탄소가 포함되면, 산소 결손이 증가되어 n형화된다. 그러므로 반도체층에서의 실리콘 또는 탄소의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 2×1018atoms/cm3 이하, 바람직하게는 2×1017atoms/cm3 이하로 한다.
또한 알칼리 금속 및 알칼리 토금속은 산화물 반도체와 결합되면 캐리어를 생성하는 경우가 있어, 트랜지스터의 오프 전류가 증대되는 경우가 있다. 그러므로 반도체층에서의 알칼리 금속 또는 알칼리 토금속의 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)를 1×1018atoms/cm3 이하, 바람직하게는 2×1016atoms/cm3 이하로 한다.
또한 반도체층을 구성하는 산화물 반도체에 질소가 포함되면, 캐리어인 전자가 발생하고 캐리어 밀도가 증가되므로 n형화되기 쉽다. 이 결과, 질소가 포함되는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다. 그러므로 반도체층에서의 질소 농도(이차 이온 질량 분석법에 의하여 얻어지는 농도)는 5×1018atoms/cm3 이하로 하는 것이 바람직하다.
또한 반도체층을 구성하는 산화물 반도체에 수소가 포함되면, 금속 원자와 결합되는 산소와 반응하여 물이 되기 때문에, 산화물 반도체 내에 산소 결손을 형성하는 경우가 있다. 산화물 반도체 내의 채널 형성 영역에 산소 결손이 포함되면, 트랜지스터는 노멀리 온 특성을 가지는 경우가 있다. 또한 산소 결손에 수소가 들어간 결함은 도너로서 기능하고, 캐리어인 전자를 생성하는 경우가 있다. 또한 수소의 일부가 금속 원자와 결합되는 산소와 결합되어 캐리어인 전자를 생성하는 경우가 있다. 따라서 수소를 많이 포함하는 산화물 반도체를 사용한 트랜지스터는 노멀리 온 특성을 가지기 쉽다.
산소 결손에 수소가 들어간 결함은 산화물 반도체의 도너로서 기능할 수 있다. 그러나 상기 결함을 정량적으로 평가하는 것은 어렵다. 그래서 산화물 반도체에서는 도너 농도가 아니라 캐리어 농도로 결함을 평가하는 경우가 있다. 따라서 본 명세서 등에서는 산화물 반도체의 파라미터로서, 도너 농도 대신에 전계가 인가되지 않는 상태를 상정한 캐리어 농도를 사용하는 경우가 있다. 즉 본 명세서 등에 기재되는 "캐리어 농도"는 "도너 농도"로 바꿔 말할 수 있는 경우가 있다.
그러므로 산화물 반도체 내의 수소는 가능한 한 저감되어 있는 것이 바람직하다. 구체적으로는 이차 이온 질량 분석법(SIMS: Secondary Ion Mass Spectrometry)에 의하여 얻어지는 산화물 반도체의 수소 농도를 1×1020atoms/cm3 미만, 바람직하게는 1×1019atoms/cm3 미만, 더 바람직하게는 5×1018atoms/cm3 미만, 더욱 바람직하게는 1×1018atoms/cm3 미만으로 한다. 수소 등의 불순물이 충분히 저감된 산화물 반도체를 트랜지스터의 채널 형성 영역에 사용함으로써, 안정된 전기 특성을 부여할 수 있다.
또한 반도체층은 예를 들어 비단결정 구조를 가져도 좋다. 비단결정 구조에는 예를 들어 c축 배향된 결정을 가지는 CAAC-OS(C-Axis Aligned Crystalline Oxide Semiconductor), 다결정 구조, 미결정 구조, 또는 비정질 구조가 포함된다. 비단결정 구조에서 비정질 구조는 결함 준위 밀도가 가장 높고, CAAC-OS는 결함 준위 밀도가 가장 낮다.
비정질 구조를 가지는 산화물 반도체막은 예를 들어 원자 배열이 무질서하고 결정 성분을 가지지 않는다. 또는 비정질 구조를 가지는 산화물막은 예를 들어 완전한 비정질 구조이고 결정부를 가지지 않는다.
또한 반도체층은 비정질 구조의 영역, 미결정 구조의 영역, 다결정 구조의 영역, CAAC-OS의 영역, 단결정 구조의 영역 중 2종류 이상을 가지는 혼합막이어도 좋다. 혼합막은 예를 들어 상술한 영역 중 어느 2종류 이상을 가지는 단층 구조 또는 적층 구조를 가지는 경우가 있다.
이하에서는 비단결정의 반도체층의 일 형태인 CAC(Cloud-Aligned Composite)-OS의 구성에 대하여 설명한다.
CAC-OS란 예를 들어 산화물 반도체를 구성하는 원소가 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 편재(偏在)된 재료의 한 구성을 말한다. 또한 이하에서는 산화물 반도체에서 하나 또는 그 이상의 금속 원소가 편재되고, 상기 금속 원소를 포함하는 영역이 0.5nm 이상 10nm 이하, 바람직하게는 1nm 이상 2nm 이하, 또는 그 근방의 크기로 혼합된 상태를 모자이크상 또는 패치상이라고도 한다.
또한 산화물 반도체는 적어도 인듐을 포함하는 것이 바람직하다. 특히 인듐 및 아연을 포함하는 것이 바람직하다. 또한 이들에 더하여 알루미늄, 갈륨, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되어도 좋다.
예를 들어 In-Ga-Zn 산화물에서의 CAC-OS(CAC-OS 중에서도 In-Ga-Zn 산화물을 특히 CAC-IGZO라고 하여도 좋음)란, 인듐 산화물(이하 InOX1(X1은 0보다 큰 실수(實數))로 함) 또는 인듐 아연 산화물(이하 InX2ZnY2OZ2(X2, Y2, 및 Z2는 0보다 큰 실수)로 함)과, 갈륨 산화물(이하 GaOX3(X3은 0보다 큰 실수)으로 함) 또는 갈륨 아연 산화물(이하 GaX4ZnY4OZ4(X4, Y4, 및 Z4는 0보다 큰 실수)로 함) 등으로 재료가 분리함으로써 모자이크상이 되고, 모자이크상의 InOX1 또는 InX2ZnY2OZ2가 막 내에 균일하게 분포된 구성(이하 클라우드상(cloud-like)이라고도 함)을 말한다.
즉 CAC-OS는 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 혼합된 구성을 가지는 복합 산화물 반도체이다. 또한 본 명세서에서 예를 들어 제 1 영역의 원소 M에 대한 In의 원자수비가, 제 2 영역의 원소 M에 대한 In의 원자수비보다 큰 것을 "제 1 영역은 제 2 영역과 비교하여 In의 농도가 높다"라고 한다.
또한 IGZO는 통칭이며, In, Ga, Zn, 및 O로 이루어지는 하나의 화합물을 말하는 경우가 있다. 대표적인 예로서는 InGaO3(ZnO)m1(m1은 자연수) 또는 In(1+x0)Ga(1-x0)O3(ZnO)m0(-1≤x0≤1, m0은 임의의 수)으로 나타내어지는 결정성 화합물을 들 수 있다.
상기 결정성 화합물은 단결정 구조, 다결정 구조, 또는 CAAC 구조를 가진다. 또한 CAAC 구조란, 복수의 IGZO의 나노 결정이 c축 배향을 가지고, 또한 a-b면에서는 배향하지 않고 연결된 결정 구조를 말한다.
한편 CAC-OS는 산화물 반도체의 재료 구성에 관한 것이다. CAC-OS란, In, Ga, Zn, 및 O를 포함하는 재료 구성에서, Ga를 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, In을 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, 각각이 모자이크상으로 무작위로 분산된 구성을 말한다. 따라서 CAC-OS에서 결정 구조는 부차적인 요소이다.
또한 CAC-OS는 조성이 다른 2종류 이상의 막의 적층 구조를 포함하지 않는 것으로 한다. 예를 들어 In을 주성분으로 하는 막과 Ga를 주성분으로 하는 막의 2층으로 이루어지는 구조는 포함하지 않는다.
또한 GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역 사이에서는 명확한 경계가 관찰되지 않는 경우가 있다.
또한 갈륨 대신에 알루미늄, 이트륨, 구리, 바나듐, 베릴륨, 붕소, 실리콘, 타이타늄, 철, 니켈, 저마늄, 지르코늄, 몰리브데넘, 란타넘, 세륨, 네오디뮴, 하프늄, 탄탈럼, 텅스텐, 및 마그네슘 등에서 선택된 1종류 또는 복수 종류가 포함되는 경우, CAC-OS란, 상기 금속 원소를 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, In을 주성분으로 하는 나노 입자상의 영역이 일부에서 관찰되고, 각각이 모자이크상으로 무작위로 분산된 구성을 말한다.
CAC-OS는 예를 들어 기판을 의도적으로 가열하지 않는 조건에서 스퍼터링법에 의하여 형성할 수 있다. 또한 CAC-OS를 스퍼터링법에 의하여 형성하는 경우, 성막 가스로서 불활성 가스(대표적으로는 아르곤), 산소 가스, 및 질소 가스에서 선택된 어느 하나 또는 복수를 사용하면 좋다. 또한 성막 시의 성막 가스의 총유량에 대한 산소 가스의 유량비는 낮을수록 바람직하고, 예를 들어 산소 가스의 유량비를 0% 이상 30% 미만, 바람직하게는 0% 이상 10% 이하로 하는 것이 바람직하다.
CAC-OS는 X선 회절(XRD: X-ray diffraction) 측정법의 하나인 Out-of-plane법에 의한 θ/2θ스캔을 사용하여 측정하였을 때, 명확한 피크가 관찰되지 않는다는 특징을 가진다. 즉 X선 회절 측정으로부터 측정 영역의 a-b면 방향 및 c축 방향의 배향이 보이지 않는다는 것을 알 수 있다.
또한 CAC-OS는, 프로브 직경이 1nm인 전자선(나노 빔 전자선이라고도 함)을 조사함으로써 얻어지는 전자선 회절 패턴에서, 링 형상으로 휘도가 높은 영역(링 영역)과 상기 링 영역에서의 복수의 휘점이 관측된다. 따라서 전자선 회절 패턴으로부터 CAC-OS의 결정 구조가 평면 방향 및 단면 방향에서 배향성을 가지지 않는 nc(nano-crystal) 구조를 가진다는 것을 알 수 있다.
또한 예를 들어 In-Ga-Zn 산화물에서의 CAC-OS는, 에너지 분산형 X선 분광법(EDX: Energy Dispersive X-ray spectroscopy)을 사용하여 취득한 EDX 매핑으로부터, GaOX3이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 편재되고 혼합된 구조를 가진다는 것을 확인할 수 있다.
CAC-OS는 금속 원소가 균일하게 분포된 IGZO 화합물과는 다른 구조이고, IGZO 화합물과는 다른 성질을 가진다. 즉 CAC-OS는 GaOX3 등이 주성분인 영역과, InX2ZnY2OZ2 또는 InOX1이 주성분인 영역으로 서로 상분리(相分離)되어, 각 원소를 주성분으로 하는 영역이 모자이크상인 구조를 가진다.
여기서 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역은 GaOX3 등이 주성분인 영역과 비교하여 도전성이 높다. 즉 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역을 캐리어가 흐름으로써, 산화물 반도체로서의 도전성이 나타난다. 따라서 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역이 산화물 반도체 내에 클라우드상으로 분포됨으로써, 높은 전계 효과 이동도(μ)를 실현할 수 있다.
한편 GaOX3 등이 주성분인 영역은 InX2ZnY2OZ2 또는 InOX1이 주성분인 영역과 비교하여 절연성이 높다. 즉 GaOX3 등이 주성분인 영역이 산화물 반도체 내에 분포됨으로써, 누설 전류를 억제하고 양호한 스위칭 동작을 실현할 수 있다.
따라서 CAC-OS를 반도체 디바이스에 사용한 경우, GaOX3 등에 기인하는 절연성과, InX2ZnY2OZ2 또는 InOX1에 기인하는 도전성이 상보적으로 작용함으로써, 높은 온 전류(Ion) 및 높은 전계 효과 이동도(μ)를 실현할 수 있다.
또한 CAC-OS를 사용한 반도체 디바이스는 신뢰성이 높다. 따라서 CAC-OS는 다양한 반도체 장치의 구성 재료로서 적합하다.
고계조 표시에 있어서, 트랜지스터(103)를 구동 트랜지스터로서 사용하는 경우, 트랜지스터(104)는 저항이 된다. 따라서 트랜지스터(104)를 저저항의 도통 상태(스위치의 온 상태)로 하기 위한 게이트 전위를 트랜지스터(104)에 공급한다. 또한 저계조 표시에 있어서, 트랜지스터(104)를 구동 트랜지스터로서 사용하는 경우, 트랜지스터(103)는 저항이 된다. 따라서 트랜지스터(103)를 저저항의 도통 상태(스위치의 온 상태)로 하기 위한 게이트 전위를 트랜지스터(103)에 공급한다.
이와 같이, 화소(10)에는 표시를 위한 데이터 전위 및 스위칭을 위한 전위를 공급한다. 본 발명의 일 형태에서는, 신호 생성 회로를 사용하여 소스 드라이버로부터 공급되는 데이터 전위에 따라 스위칭을 위한 전위를 생성할 수 있다.
도 3의 (A)는 소스 드라이버(20)와 화소(10) 사이에 전기적으로 접속되는 신호 생성 회로(40)를 설명하는 도면이다. 신호 생성 회로(40)는 회로(40a) 및 회로(40b)를 가진다.
회로(40a)는 생성한 신호 전위를 배선(121)에 출력한다. 즉 회로(40a)는 트랜지스터(103)를 제어하는 신호 전위를 생성하기 위한 회로이다. 또한 회로(40b)는 생성한 신호 전위를 배선(122)에 출력한다. 즉 회로(40b)는 트랜지스터(104)를 제어하는 신호 전위를 생성하기 위한 회로이다.
회로(40a)는 버퍼 회로(41a) 및 선택 회로(45a)를 가진다. 버퍼 회로(41a)는 예를 들어, 도 3의 (B)에 나타낸 바와 같은 CMOS 인버터 회로(42)가 직렬로 짝수단 접속된 구성으로 할 수 있다. CMOS 인버터 회로(42)는 p채널형 트랜지스터(43p) 및 n채널형 트랜지스터(43n)를 가지는 구성으로 할 수 있다. 또한 도 3의 (B)에서는 CMOS 인버터 회로(42)가 2단 직렬로 접속된 구성을 나타내었지만 4단 이상의 짝수단이어도 좋다.
선택 회로(45a)는 인버터 회로(46a)와, 트랜지스터(47a)와, 트랜지스터(48a)를 가진다. 소스 드라이버(20)의 출력 단자는 트랜지스터(47a)의 소스 및 드레인 중 한쪽 및 버퍼 회로(41a)의 입력 단자와 전기적으로 접속된다. 버퍼 회로(41a)의 출력 단자는 트랜지스터(47a)의 게이트, 트랜지스터(48a)의 소스 및 드레인 중 한쪽, 및 인버터 회로(46a)의 입력 단자와 전기적으로 접속된다. 인버터 회로(46b)의 출력 단자는 트랜지스터(48a)의 게이트와 전기적으로 접속된다. 트랜지스터(47a)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(48a)의 소스 및 드레인 중 다른 쪽은 배선(121)과 전기적으로 접속된다.
회로(40b)는 버퍼 회로(41b) 및 선택 회로(45b)를 가진다. 버퍼 회로(41b)는 버퍼 회로(41a)와 같은 구성으로 할 수 있다.
선택 회로(45b)는 인버터 회로(46b)와, 트랜지스터(47b)와, 트랜지스터(48b)를 가진다. 소스 드라이버(20)의 출력 단자는 트랜지스터(48b)의 소스 및 드레인 중 한쪽 및 버퍼 회로(41b)의 입력 단자와 전기적으로 접속된다. 버퍼 회로(41b)의 출력 단자는 트랜지스터(47b)의 게이트, 트랜지스터(47b)의 소스 및 드레인 중 한쪽, 및 인버터 회로(46b)의 입력 단자와 전기적으로 접속된다. 인버터 회로(46b)의 출력 단자는 트랜지스터(48b)의 게이트와 전기적으로 접속된다. 트랜지스터(47b)의 소스 및 드레인 중 다른 쪽 및 트랜지스터(48b)의 소스 및 드레인 중 다른 쪽은 배선(122)과 전기적으로 접속된다.
신호 생성 회로(40)는 Si 트랜지스터로 형성할 수 있다. 또는 신호 생성 회로(40)가 가지는 p채널형 트랜지스터를 Si 트랜지스터로, n채널형 트랜지스터를 OS 트랜지스터로 형성하여도 좋다. 화소(10)에 사용하는 트랜지스터(104)가 OS 트랜지스터일 때 신호 생성 회로(40)의 n채널형 트랜지스터에 OS 트랜지스터를 사용함으로써, Si 트랜지스터로 n채널형 트랜지스터를 형성하는 공정이 필요 없어지므로, 제조 비용을 저감시킬 수 있다.
신호 생성 회로(40)에 입력되는 전위는 소스 드라이버(20)가 출력하는 데이터 전위이고, 버퍼 회로(41a), 버퍼 회로(41b)는 상기 데이터 전위를 2치화하는 기능을 가진다. 따라서 선택 회로(45a), 선택 회로(45b)에는 상기 데이터 전위와, 상기 데이터 전위를 2치화한 전위가 입력된다. 이때 신호 생성 회로(40)(선택 회로(45a), 선택 회로(45b))가 출력하는 신호 전위를 표 1에 나타낸다.
[표 1]
Figure pct00001
또한 신호 생성 회로(40)의 입력 전위에 대한 선택 회로(45a)의 출력 전위 및 선택 회로(45b)의 출력 전위가 표 1과 같은 것이면, 도 3의 (A)에 나타낸 구성 이외의 회로를 신호 생성 회로(40)로서 사용하여도 좋다.
여기서, "DataH", "DataL"은 데이터 전위(화상 데이터)이다. 도 4의 (A)는 표시의 계조와 소스 드라이버(20)의 출력 전위의 관계를 나타낸 도면이다. 저계조 측의 출력 전위를 "DataL", 고계조 측의 출력 전위를 "DataH"로 한다. 또한 도 4의 (A)에서는 양쪽의 경계를 중앙 부근의 계조로 하였지만, 상기 계조보다 저계조 측 또는 고계조 측을 양쪽의 경계로 하여도 좋다.
"DataL"은 n채널형 트랜지스터인 트랜지스터(104)의 게이트에 입력되는 데이터 전위이다. 따라서 계조와 출력 전위는 비례 관계가 되고 높은 계조일수록 출력 전위는 크게 된다. "DataH"는 p채널형 트랜지스터인 트랜지스터(103)의 게이트에 입력되는 데이터 전위이다. 따라서 계조와 출력 전위는 반비례 관계가 되고 높은 계조일수록 출력 전위는 작게 된다.
선택 회로(45a)로부터 출력되는 "DataH", 및 선택 회로(45b)로부터 출력되는 "DataL"은 소스 드라이버(20)의 출력 전위와 동등한 전위이다.
또한 "H"는 2치화된 고레벨 전위이고, "L"은 2치화된 저레벨 전위이다. 도 4의 (B)는 버퍼 회로(41a) 또는 버퍼 회로(41b)의 출력 특성을 나타낸 도면이다. 입력 데이터는 소스 드라이버(20)가 출력하는 데이터 전위이고, 상술한 "DataL"이 입력되면 2단의 인버터의 동작에 의하여 2치화된 전위 "L"이 출력된다. 또한 "DataH"가 입력되면 2단의 인버터의 동작에 의하여 2치화된 전위 "H"가 출력된다.
선택 회로(45a)로부터 출력되는 전위 "L", 및 선택 회로(45b)로부터 출력되는 전위 "H"는 소스 드라이버(20)가 출력하는 데이터 전위를 버퍼 회로(41a) 또는 버퍼 회로(41b)로 2치화한 전위이다. 또한 "DataH", "DataL", "H", "L"의 대소 관계는 "L"≤"DataL"<"DataH"≤"H"이다.
도 5는 소스 드라이버(20)가 출력하는 데이터 전위가 "DataH"(고계조)일 때의 신호 생성 회로(40) 및 화소(10)의 동작을 나타낸 도면이다. 표 1에 나타낸 바와 같이, 소스 드라이버(20)로부터 신호 생성 회로(40)에 데이터 전위 "DataH"가 입력되면, 신호 생성 회로(40)는 배선(121)에 데이터 전위 "DataH"를 출력하고, 배선(122)에 전위 "H"를 출력한다.
데이터 전위 "DataH"는 트랜지스터(101)를 통하여 트랜지스터(103)의 게이트에 입력되고, 트랜지스터(103)는 데이터 전위 "DataH"에 따른 전류를 흘린다. 전위 "H"는 트랜지스터(102)를 통하여 트랜지스터(104)의 게이트에 입력된다. 이때 트랜지스터(104)는 n채널형 트랜지스터이므로, 저저항의 도통 상태가 된다.
즉, 트랜지스터(103)는 발광 디바이스(108)의 구동 트랜지스터로서, 트랜지스터(104)는 스위치로서 동작한다.
여기서, 트랜지스터(104)는 구동 트랜지스터로서는 동작하지 않기 때문에, 고계조 표시로 발광 디바이스(108)의 애노드의 전위가 변화되고 Vgs가 변화되었다고 하여도, 표시에는 영향을 주지 않는다. 따라서 고계조 표시를 수행할 때의 표시 품위를 높일 수 있다.
도 6은 소스 드라이버(20)가 출력하는 데이터 전위가 "DataL"(저계조)일 때의 신호 생성 회로(40) 및 화소(10)의 동작을 나타낸 도면이다. 표 1에 나타낸 바와 같이, 소스 드라이버(20)로부터 신호 생성 회로(40)에 데이터 전위 "DataL"이 입력되면, 신호 생성 회로(40)는 배선(121)에 전위 "L"을 출력하고, 배선(122)에 데이터 전위 "DataL"을 출력한다.
전위 "L"은 트랜지스터(101)를 통하여 트랜지스터(103)의 게이트에 입력된다. 이때 트랜지스터(103)는 p채널형 트랜지스터이므로, 저저항의 도통 상태가 된다. 데이터 전위 "DataL"은 트랜지스터(102)를 통하여 트랜지스터(104)의 게이트에 입력되고, 트랜지스터(104)는 데이터 전위 "DataL"에 따른 전류를 흘린다.
즉, 트랜지스터(103)는 스위치로서, 트랜지스터(104)는 발광 디바이스(108)의 구동 트랜지스터로서 동작한다.
여기서, 트랜지스터(104)에 오프 전류가 낮은 OS 트랜지스터를 사용함으로써, 저계조 표시에서의 계조성을 높일 수 있다. 즉 본 발명의 일 형태의 표시 장치에서는, 저계조부터 고계조에 걸쳐 표시 품위를 높일 수 있다.
도 7은 본 발명의 일 형태의 표시 장치를 설명하는 도면이다. 표시 장치는 화소 어레이(11)와, 소스 드라이버(20)와, 게이트 드라이버(30)와, 신호 생성 회로(40)를 가진다. 화소 어레이(11)는 열 방향 및 행 방향으로 배치된 화소(10)를 가진다. 화소(10)에는 본 실시형태에서 설명한 2개의 구동 트랜지스터가 포함된다. 또한 배선은 간이적으로 도시하였고, 상술한 본 발명의 일 형태의 화소(10)가 가지는 요소와 접속되는 배선이 제공된다.
소스 드라이버(20) 및 게이트 드라이버(30)에는 시프트 레지스터 등의 순서 회로를 사용할 수 있다.
또한 소스 드라이버(20) 및 게이트 드라이버(30)에 관해서는, COF(chip on film)법, COG(chip on glass)법, TCP(tape carrier package)법 등에 의하여 IC칩을 외장하는 방법을 사용할 수 있다. 또는 화소 어레이(11)와 공통의 공정을 이용하여 제작되는 트랜지스터를 사용하여 화소 어레이(11)와 동일한 기판 위에 형성되어도 좋다.
게이트 드라이버(30)를 화소 어레이(11)의 한쪽 편에 배치한 예를 나타내었지만, 게이트 드라이버(30) 2개를 화소 어레이(11)를 개재(介在)하여 대향하도록 배치하고, 구동 행을 분할하여도 좋다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 2)
본 실시형태에서는 발광 디바이스를 사용한 표시 장치의 구성예에 대하여 설명한다. 또한 본 실시형태에서는 실시형태 1에서 설명한 표시 장치의 요소, 동작, 및 기능의 설명은 생략한다.
본 실시형태에서 설명하는 표시 장치에는, 실시형태 1에서 설명한 화소(10) 및 신호 생성 회로(40)를 적용할 수 있다. 또한 이하에서 설명하는 주사선 구동 회로는 게이트 드라이버에 상당하고, 신호선 구동 회로는 소스 드라이버에 상당한다.
도 8의 (A) 내지 (C)는 본 발명의 일 형태를 사용할 수 있는 표시 장치의 구성을 나타낸 도면이다.
도 8의 (A)에서는, 제 1 기판(4001) 위에 제공된 표시부(215)를 둘러싸도록 밀봉재(4005)가 제공되고, 밀봉재(4005) 및 제 2 기판(4006)으로 표시부(215)가 밀봉되어 있다.
도 8의 (A)에서, 주사선 구동 회로(221a), 신호선 구동 회로(231a), 신호선 구동 회로(232a), 및 공통선 구동 회로(241a)는 각각이 인쇄 기판(4041) 위에 제공된 집적 회로(4042)를 복수로 가진다. 집적 회로(4042)는 단결정 반도체 또는 다결정 반도체로 형성되어 있다. 공통선 구동 회로(241a)는 실시형태 1에서 설명한 배선(123, 124, 129) 등에 규정의 전위를 공급하는 기능을 가진다.
주사선 구동 회로(221a), 공통선 구동 회로(241a), 신호선 구동 회로(231a), 및 신호선 구동 회로(232a)에 공급되는 각종 신호 및 전위는 FPC(Flexible printed circuit)(4018)를 통하여 공급된다.
주사선 구동 회로(221a) 및 공통선 구동 회로(241a)가 가지는 집적 회로(4042)는 표시부(215)에 선택 신호를 공급하는 기능을 가진다. 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)가 가지는 집적 회로(4042)는 표시부(215)에 화상 데이터를 공급하는 기능을 가진다. 집적 회로(4042)는 제 1 기판(4001) 위의 밀봉재(4005)로 둘러싸여 있는 영역과는 다른 영역에 실장되어 있다.
또한 집적 회로(4042)의 접속 방법은 특별히 한정되는 것은 아니고, 와이어 본딩법, COF법, COG법, TCP법 등을 사용할 수 있다.
도 8의 (B)는 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)에 포함되는 집적 회로(4042)를 COG법에 의하여 실장하는 예를 나타낸 것이다. 또한 구동 회로의 일부 또는 전체를 표시부(215)와 같은 기판 위에 일체로 형성함으로써, 시스템 온 패널(system-on-panel)을 형성할 수 있다.
도 8의 (B)에는 주사선 구동 회로(221a) 및 공통선 구동 회로(241a)를 표시부(215)와 같은 기판 위에 형성하는 예를 나타내었다. 구동 회로를 표시부(215) 내의 화소 회로와 동시에 형성함으로써, 부품 점수를 삭감할 수 있다. 따라서 생산성을 높일 수 있다.
또한 도 8의 (B)에서는 제 1 기판(4001) 위에 제공된 표시부(215)와, 주사선 구동 회로(221a) 및 공통선 구동 회로(241a)를 둘러싸도록 밀봉재(4005)가 제공되어 있다. 또한 표시부(215), 주사선 구동 회로(221a), 및 공통선 구동 회로(241a) 위에 제 2 기판(4006)이 제공되어 있다. 따라서 표시부(215), 주사선 구동 회로(221a), 및 공통선 구동 회로(241a)는 제 1 기판(4001)과 밀봉재(4005)와 제 2 기판(4006)으로 표시 디바이스와 함께 밀봉되어 있다.
또한 도 8의 (B)에는 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)를 별도로 형성하고 제 1 기판(4001)에 실장한 예를 나타내었지만, 이 구성에 한정되지 않는다. 주사선 구동 회로를 별도로 형성하고 실장하여도 좋고, 신호선 구동 회로의 일부 또는 주사선 구동 회로의 일부를 별도로 형성하고 실장하여도 좋다. 또한 도 8의 (C)에 나타낸 바와 같이, 신호선 구동 회로(231a) 및 신호선 구동 회로(232a)를 표시부(215)와 같은 기판 위에 형성하여도 좋다.
또한 표시 장치는 표시 디바이스가 밀봉된 상태에 있는 패널과, 상기 패널에 컨트롤러를 포함하는 IC 등이 실장된 상태에 있는 모듈을 포함하는 경우가 있다.
또한 제 1 기판 위에 제공된 표시부 및 주사선 구동 회로는 트랜지스터를 복수로 가진다. 상기 트랜지스터로서, 실시형태 1에서 설명한 Si 트랜지스터 또는 OS 트랜지스터를 적용할 수 있다.
주변 구동 회로가 가지는 트랜지스터와, 표시부의 화소 회로가 가지는 트랜지스터의 구조는 같아도 좋고 달라도 좋다. 주변 구동 회로가 가지는 트랜지스터는 모두 같은 구조의 트랜지스터이어도 좋고, 2종류 이상의 구조의 트랜지스터를 가져도 좋다. 마찬가지로 화소 회로가 가지는 트랜지스터는 모두 같은 구조의 트랜지스터이어도 좋고, 2종류 이상의 구조의 트랜지스터를 가져도 좋다.
또한 제 2 기판(4006) 위에는 입력 장치(4200)를 제공할 수 있다. 도 8의 (A) 내지 (C)에 나타낸 표시 장치에 입력 장치(4200)를 제공한 구성은 터치 패널로서 기능시킬 수 있다.
본 발명의 일 형태의 터치 패널이 가지는 검지 디바이스(센서 소자라고도 함)에 한정은 없다. 손가락 또는 스타일러스 등의 피검지체의 근접 또는 접촉을 검지할 수 있는 다양한 센서를 검지 디바이스로서 적용할 수 있다.
센서의 방식으로서는 예를 들어 정전 용량 방식, 저항막 방식, 표면 탄성파 방식, 적외선 방식, 광학 방식, 감압 방식 등 다양한 방식을 사용할 수 있다.
본 실시형태에서는 정전 용량 방식의 검지 디바이스를 가지는 터치 패널을 예로 들어 설명한다.
정전 용량 방식으로서는 표면형 정전 용량 방식, 투영형 정전 용량 방식 등이 있다. 또한 투영형 정전 용량 방식으로서는 자기 용량 방식, 상호 용량 방식 등이 있다. 상호 용량 방식을 사용하면, 여러 지점을 동시에 검지할 수 있기 때문에 바람직하다.
본 발명의 일 형태의 터치 패널에는, 따로 제작된 표시 장치와 검지 디바이스를 접합시키는 구성, 표시 디바이스를 지지하는 기판 및 대향 기판 중 한쪽 또는 양쪽에 검지 디바이스를 구성하는 전극 등을 제공하는 구성 등, 다양한 구성을 적용할 수 있다.
도 9의 (A) 및 (B)에 터치 패널의 일례를 나타내었다. 도 9의 (A)는 터치 패널(4210)의 사시도이다. 도 9의 (B)는 입력 장치(4200)의 사시 개략도이다. 또한 명료화를 위하여 대표적인 구성요소만을 나타내었다.
터치 패널(4210)은 따로 제작된 표시 장치와 검지 디바이스를 접합시킨 구성을 가진다.
터치 패널(4210)은 입력 장치(4200)와 표시 장치를 가지고, 이들이 중첩되어 제공되어 있다.
입력 장치(4200)는 기판(4263), 전극(4227), 전극(4228), 복수의 배선(4237), 복수의 배선(4238), 및 복수의 배선(4239)을 가진다. 예를 들어 전극(4227)은 배선(4237) 또는 배선(4239)에 전기적으로 접속될 수 있다. 또한 전극(4228)은 배선(4239)에 전기적으로 접속될 수 있다. FPC(4272b)는 복수의 배선(4237) 및 복수의 배선(4238)의 각각에 전기적으로 접속된다. FPC(4272b)에는 IC(4273b)를 제공할 수 있다.
또는 표시 장치의 제 1 기판(4001)과 제 2 기판(4006) 사이에 터치 센서를 제공하여도 좋다. 제 1 기판(4001)과 제 2 기판(4006) 사이에 터치 센서를 제공하는 경우에는 정전 용량 방식의 터치 센서 외에, 광전 변환 소자를 사용한 광학식 터치 센서를 적용하여도 좋다.
도 10은 도 8의 (B)에서 N1-N2의 쇄선으로 나타낸 부분의 단면도이다. 도 10은 표시 디바이스로서 발광 디바이스를 사용한 표시 장치의 일례를 나타낸 것이다. 표시 장치는 전극(4015)을 가지고, 전극(4015)은 이방성 도전층(4019)을 통하여 FPC(4018)가 가지는 단자와 전기적으로 접속되어 있다. 또한 도 10에서, 전극(4015)은 절연층(4112), 절연층(4111), 및 절연층(4110)에 형성된 개구에서 배선(4014)에 전기적으로 접속되어 있다.
전극(4015)은 제 1 전극층(4030)과 같은 도전층으로 형성되고, 배선(4014)은 트랜지스터(4010) 및 트랜지스터(4011)의 소스 전극 및 드레인 전극과 같은 도전층으로 형성되어 있다.
또한 제 1 기판(4001) 위에 제공된 표시부(215)와 주사선 구동 회로(221a)는 트랜지스터를 복수로 가지고, 표시부(215)에 포함되는 트랜지스터(4010) 및 주사선 구동 회로(221a)에 포함되는 트랜지스터(4011)를 예시하였다. 또한 도 10에는 트랜지스터(4010) 및 트랜지스터(4011)로서 보텀 게이트형 트랜지스터를 예시하였지만, 톱 게이트형 트랜지스터이어도 좋다.
트랜지스터(4010) 및 트랜지스터(4011) 위에는 절연층(4112)이 제공되어 있다. 또한 절연층(4112) 위에는 격벽(4510)이 형성되어 있다.
격벽(4510)은 유기 절연 재료 또는 무기 절연 재료를 사용하여 형성한다. 특히 감광성 수지 재료를 사용하여 제 1 전극층(4030) 위에 개구부를 형성하고, 그 개구부의 측면이 연속된 곡률을 가지는 경사면이 되도록 형성하는 것이 바람직하다.
또한 트랜지스터(4010) 및 트랜지스터(4011)는 절연층(4102) 위에 제공되어 있다. 또한 트랜지스터(4010) 및 트랜지스터(4011)는 절연층(4111) 위에 형성된 전극(4017)을 가진다. 전극(4017)은 백 게이트 전극으로서 기능할 수 있다.
또한 표시 장치는 커패시터(4020)를 가진다. 커패시터(4020)가 트랜지스터(4010)의 게이트 전극과 같은 공정에서 형성된 전극(4021)과, 절연층(4103)과, 소스 전극 및 드레인 전극과 같은 공정에서 형성된 전극을 가지는 예를 나타내었다. 커패시터(4020)의 구성은 이에 한정되지 않고, 이 외의 도전층 및 절연층으로 형성되어도 좋다.
또한 표시 장치는 절연층(4111)과 절연층(4104)을 가진다. 절연층(4111)과 절연층(4104)으로서는 불순물 원소를 투과시키기 어려운 절연층을 사용한다. 절연층(4111)과 절연층(4104) 사이에 트랜지스터의 반도체층을 끼우면, 외부로부터의 불순물의 침입을 방지할 수 있다.
표시부(215)에 제공된 트랜지스터(4010)는 표시 디바이스에 전기적으로 접속된다. 표시 디바이스로서는 발광 디바이스를 사용할 수 있다. 발광 디바이스로서는 예를 들어 일렉트로루미네선스를 이용하는 EL 디바이스를 적용할 수 있다. EL 디바이스는 한 쌍의 전극 사이에 발광성 화합물을 포함하는 층("EL층"이라고도 함)을 가진다. EL 디바이스의 문턱 전압보다 큰 전위차를 한 쌍의 전극 사이에 발생시키면, EL층에 양극 측으로부터 정공이 주입되고, 음극 측으로부터 전자가 주입된다. 주입된 전자와 정공은 EL층에서 재결합하고, EL층에 포함되는 발광성 화합물이 발광한다.
EL 디바이스로서는 예를 들어 유기 EL 디바이스 또는 무기 EL 디바이스를 사용할 수 있다. 또한 발광 재료로서 화합물 반도체를 사용하는 LED(마이크로 LED를 포함함)도 EL 소자의 하나이고, LED를 사용할 수도 있다.
또한 EL층은 발광성 화합물 이외에 정공 주입성이 높은 물질, 정공 수송성이 높은 물질, 정공 블록 재료, 전자 수송성이 높은 물질, 전자 주입성이 높은 물질, 또는 양극성 물질(전자 수송성 및 정공 수송성이 높은 물질) 등을 포함하여도 좋다.
EL층은 증착법(진공 증착법을 포함함), 전사법, 인쇄법, 잉크젯법, 도포법 등의 방법으로 형성할 수 있다.
무기 EL 디바이스는 그 소자 구성에 따라 분산형 무기 EL 디바이스와 박막형 무기 EL 디바이스로 분류된다. 분산형 무기 EL 디바이스는 발광 재료의 입자를 바인더 내로 분산시킨 발광층을 가지는 것이고, 발광 메커니즘은 도너 준위와 억셉터 준위를 이용하는 도너-억셉터 재결합형 발광이다. 박막형 무기 EL 디바이스는 발광층을 유전체층들 간에 끼우고, 또한 그것을 전극들 간에 끼운 구조를 가지고, 발광 메커니즘은 금속 이온의 내각 전자 전이(inner-shell electron transition)를 이용하는 국재형 발광이다. 또한 여기서는 발광 디바이스로서 유기 EL 디바이스를 사용하여 설명한다.
발광 디바이스는 발광을 추출하기 위하여 적어도 한 쌍의 전극 중 한쪽이 투명하면 좋다. 그리고 기판 위에 트랜지스터 및 발광 디바이스를 형성하고, 상기 기판과는 반대 측의 면으로부터 발광을 추출하는 상면 사출(top emission) 구조, 기판 측의 면으로부터 발광을 추출하는 하면 사출(bottom emission) 구조, 양쪽 면으로부터 발광을 추출하는 양면 사출(dual emission) 구조의 발광 디바이스가 있고, 어느 사출 구조의 발광 디바이스도 적용할 수 있다.
또한 필요에 따라, 블랙 매트릭스(차광층), 착색층(컬러 필터), 편광 부재, 위상차 부재, 반사 방지 부재 등의 광학 부재(광학 기판) 등을 적절히 제공하여도 좋다.
차광층에 사용할 수 있는 재료로서는 카본 블랙, 타이타늄 블랙, 금속, 금속 산화물, 복수의 금속 산화물의 고용체를 포함하는 복합 산화물 등을 들 수 있다. 차광층은 수지 재료를 포함하는 막이어도 좋고, 금속 등의 무기 재료의 박막이어도 좋다. 또한 차광층에 착색층의 재료를 포함하는 막의 적층막을 사용할 수도 있다. 예를 들어 어떤 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막과, 다른 색의 광을 투과시키는 착색층에 사용하는 재료를 포함하는 막의 적층 구조를 사용할 수 있다. 착색층과 차광층의 재료를 공통화함으로써, 장치를 공통화할 수 있을 뿐만 아니라 공정도 간략화할 수 있어 바람직하다.
착색층에 사용할 수 있는 재료로서는 금속 재료, 수지 재료, 안료 또는 염료가 포함된 수지 재료 등을 들 수 있다. 차광층 및 착색층은 예를 들어 잉크젯법 등을 사용하여 형성할 수 있다.
표시 디바이스인 발광 디바이스(4513)는 표시부(215)에 제공된 트랜지스터(4010)에 전기적으로 접속되어 있다. 또한 발광 디바이스(4513)의 구성은 제 1 전극층(4030), 발광층(4511), 제 2 전극층(4031)의 적층 구조이지만, 이 구성에 한정되지 않는다. 발광 디바이스(4513)로부터 추출하는 광의 방향 등에 따라 발광 디바이스(4513)의 구성을 적절히 변경할 수 있다.
발광층(4511)은 단층으로 구성되어도 좋고, 복수의 층이 적층되도록 구성되어도 좋다.
발광 디바이스(4513)의 발광색은 발광층(4511)을 구성하는 재료에 따라 백색, 적색, 녹색, 청색, 시안, 마젠타, 또는 황색 등으로 할 수 있다.
컬러 표시를 실현하는 방법으로서는 발광색이 백색인 발광 디바이스(4513)와 착색층을 조합하는 방법과, 화소마다 발광색이 다른 발광 디바이스(4513)를 제공하는 방법이 있다. 전자의 방법은 후자의 방법보다 생산성이 높다. 한편, 후자의 방법에서는 화소마다 발광층(4511)을 나누어 형성할 필요가 있기 때문에, 전자의 방법보다 생산성이 떨어진다. 다만 후자의 방법은 전자의 방법보다 색 순도가 높은 발광색을 얻을 수 있다. 또한 후자의 방법에서, 발광 디바이스(4513)에 마이크로캐비티 구조를 부여함으로써, 색 순도를 더 높일 수 있다.
또한 발광층(4511)은 퀀텀닷(quantum dot) 등의 무기 화합물을 포함하여도 좋다. 예를 들어 퀀텀닷을 발광층에 사용함으로써, 발광 재료로서 기능시킬 수도 있다.
산소, 수소, 수분, 이산화 탄소 등이 발광 디바이스(4513)에 들어가지 않도록, 제 2 전극층(4031) 및 격벽(4510) 위에 보호층을 형성하여도 좋다. 보호층으로서는 질화 실리콘, 질화산화 실리콘, 산화 알루미늄, 질화 알루미늄, 산화질화 알루미늄, 질화산화 알루미늄, DLC(Diamond Like Carbon) 등을 형성할 수 있다. 또한 제 1 기판(4001), 제 2 기판(4006), 및 밀봉재(4005)로 밀봉된 공간에는 충전재(4514)가 제공되어 밀봉되어 있다. 이와 같이, 외기에 노출되지 않도록, 기밀성이 높고 탈가스가 적은 보호 필름(접합 필름, 자외선 경화 수지 필름 등) 또는 커버 재료로 패키징(봉입)하는 것이 바람직하다.
충전재(4514)로서는 질소 또는 아르곤 등의 불활성 가스 이외에, 자외선 경화 수지 또는 열 경화 수지를 사용할 수 있고, PVC(폴리바이닐클로라이드), 아크릴계 수지, 폴리이미드, 에폭시계 수지, 실리콘(silicone)계 수지, PVB(폴리바이닐뷰티랄), 또는 EVA(에틸렌바이닐아세테이트) 등을 사용할 수 있다. 또한 충전재(4514)에 건조제가 포함되어도 좋다.
밀봉재(4005)에는 유리 프릿 등의 유리 재료, 2액 혼합형 수지 등 상온에서 경화되는 경화 수지, 광 경화성 수지, 열 경화성 수지 등의 수지 재료를 사용할 수 있다. 또한 밀봉재(4005)에 건조제가 포함되어도 좋다.
또한 필요에 따라 발광 디바이스의 사출면에 편광판 또는 원편광판(타원편광판을 포함함), 위상차판(λ/4판, λ/2판), 컬러 필터 등의 광학 필름을 적절히 제공하여도 좋다. 또한 편광판 또는 원편광판에 반사 방지막을 제공하여도 좋다. 예를 들어 표면의 요철에 의하여 반사광을 확산시켜 눈부심을 저감할 수 있는 안티글레어 처리를 실시할 수 있다.
또한 발광 디바이스를 마이크로캐비티 구조로 함으로써, 색 순도가 높은 광을 추출할 수 있다. 또한 마이크로캐비티 구조와 컬러 필터를 조합함으로써, 눈부심이 저감되어 표시 화상의 시인성을 높일 수 있다.
표시 디바이스에 전압을 인가하는 제 1 전극층 및 제 2 전극층(화소 전극층, 공통 전극층, 대향 전극층 등이라고도 함)에서는, 추출하는 광의 방향, 전극층이 제공되는 장소, 및 전극층의 패턴 구조에 따라 투광성, 반사성을 선택하면 좋다.
제 1 전극층(4030), 제 2 전극층(4031)에는, 산화 텅스텐을 포함하는 인듐 산화물, 산화 텅스텐을 포함하는 인듐 아연 산화물, 산화 타이타늄을 포함하는 인듐 산화물, 인듐 주석 산화물, 산화 타이타늄을 포함하는 인듐 주석 산화물, 인듐 아연 산화물, 산화 실리콘을 첨가한 인듐 주석 산화물 등 투광성을 가지는 도전성 재료를 사용할 수 있다.
또한 제 1 전극층(4030), 제 2 전극층(4031)은 텅스텐(W), 몰리브데넘(Mo), 지르코늄(Zr), 하프늄(Hf), 바나듐(V), 나이오븀(Nb), 탄탈럼(Ta), 크로뮴(Cr), 코발트(Co), 니켈(Ni), 타이타늄(Ti), 백금(Pt), 알루미늄(Al), 구리(Cu), 은(Ag) 등의 금속, 그 합금, 또는 그 금속 질화물 중에서 1종류 이상을 사용하여 형성될 수 있다.
또한 제 1 전극층(4030), 제 2 전극층(4031)은 도전성 고분자(도전성 폴리머라고도 함)를 포함하는 도전성 조성물을 사용하여 형성될 수 있다. 도전성 고분자로서는 소위 π전자 공액 도전성 고분자를 사용할 수 있다. 예를 들어 폴리아닐린 또는 그 유도체, 폴리피롤 또는 그 유도체, 폴리싸이오펜 또는 그 유도체, 혹은 아닐린, 피롤, 및 싸이오펜 중 2종류 이상으로 이루어지는 공중합체 또는 그 유도체 등이 있다.
또한 트랜지스터는 정전기 등으로 인하여 파괴되기 쉽기 때문에, 구동 회로 보호용의 보호 회로를 제공하는 것이 바람직하다. 보호 회로는 비선형 소자를 사용하여 구성되는 것이 바람직하다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 3)
본 실시형태에서는 앞의 실시형태에서 설명한 각 트랜지스터 대신에 사용할 수 있는 트랜지스터의 일례에 대하여 도면을 사용하여 설명한다.
본 발명의 일 형태의 표시 장치는 보텀 게이트형 트랜지스터 또는 톱 게이트형 트랜지스터 등 다양한 형태의 트랜지스터를 사용하여 제작할 수 있다. 따라서 기존의 제조 라인에 맞추어, 사용하는 반도체층의 재료 및 트랜지스터 구조를 용이하게 바꿀 수 있다.
[보텀 게이트형 트랜지스터]
도 11의 (A)는 보텀 게이트형 트랜지스터의 일종인 채널 보호형 트랜지스터(810)의 채널 길이 방향의 단면도이다. 도 11의 (A)에서, 트랜지스터(810)는 기판(771) 위에 형성되어 있다. 또한 트랜지스터(810)는 기판(771) 위에 절연층(772)을 개재하여 전극(746)을 가진다. 또한 전극(746) 위에 절연층(726)을 개재하여 반도체층(742)을 가진다. 전극(746)은 게이트 전극으로서 기능할 수 있다. 절연층(726)은 게이트 절연층으로서 기능할 수 있다.
또한 반도체층(742)의 채널 형성 영역 위에 절연층(741)을 가진다. 또한 반도체층(742)의 일부와 접하여 절연층(726) 위에 전극(744a) 및 전극(744b)을 가진다. 전극(744a)은 소스 전극 및 드레인 전극 중 한쪽으로서 기능할 수 있다. 전극(744b)은 소스 전극 및 드레인 전극 중 다른 쪽으로서 기능할 수 있다. 전극(744a)의 일부 및 전극(744b)의 일부는 절연층(741) 위에 형성된다.
절연층(741)은 채널 보호층으로서 기능할 수 있다. 채널 형성 영역 위에 절연층(741)을 제공함으로써, 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)이 노출되는 것을 방지할 수 있다. 따라서 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)의 채널 형성 영역이 에칭되는 것을 방지할 수 있다.
또한 트랜지스터(810)는 전극(744a), 전극(744b), 및 절연층(741) 위에 절연층(728)을 가지고, 절연층(728) 위에 절연층(729)을 가진다.
반도체층(742)에 산화물 반도체를 사용하는 경우, 전극(744a) 및 전극(744b)에서 적어도 반도체층(742)과 접하는 부분에, 반도체층(742)의 일부로부터 산소를 빼앗아 산소 결손을 발생시킬 수 있는 재료를 사용하는 것이 바람직하다. 반도체층(742)에서 산소 결손이 발생한 영역은 캐리어 농도가 증가되므로, 상기 영역은 n형화되어 n형 영역(n+영역)이 된다. 따라서 상기 영역은 소스 영역 또는 드레인 영역으로서 기능할 수 있다. 반도체층(742)에 산화물 반도체를 사용하는 경우, 반도체층(742)으로부터 산소를 빼앗아 산소 결손을 발생시킬 수 있는 재료의 일례로서는 텅스텐, 타이타늄 등을 들 수 있다.
반도체층(742)에 소스 영역 및 드레인 영역이 형성됨으로써, 전극(744a) 및 전극(744b)과 반도체층(742)의 접촉 저항을 저감할 수 있다. 따라서 전계 효과 이동도 및 문턱 전압 등의 트랜지스터의 전기 특성을 양호하게 할 수 있다.
반도체층(742)에 실리콘 등의 반도체를 사용하는 경우에는 반도체층(742)과 전극(744a) 사이 및 반도체층(742)과 전극(744b) 사이에 n형 반도체 또는 p형 반도체로서 기능하는 층을 제공하는 것이 바람직하다. n형 반도체 또는 p형 반도체로서 기능하는 층은 트랜지스터의 소스 영역 또는 드레인 영역으로서 기능할 수 있다.
절연층(729)은 외부로부터 트랜지스터로의 불순물의 확산을 방지하거나 또는 저감하는 기능을 가지는 재료를 사용하여 형성되는 것이 바람직하다. 또한 필요에 따라 절연층(729)을 생략할 수도 있다.
절연층(729) 위에는 백 게이트 전극으로서 기능할 수 있는 전극(723)이 제공된다. 전극(723)은 전극(746)과 같은 재료 및 방법으로 형성할 수 있다. 또한 전극(723)을 제공하지 않는 구성으로 하여도 좋다.
일반적으로 백 게이트 전극은 도전층으로 형성되고, 게이트 전극과 백 게이트 전극은 반도체층의 채널 형성 영역을 개재하도록 배치된다. 따라서 백 게이트 전극은 게이트 전극과 같은 식으로 기능할 수 있다. 백 게이트 전극의 전위는 게이트 전극과 같은 전위로 하여도 좋고, 접지 전위(GND 전위) 또는 임의의 전위로 하여도 좋다. 또한 백 게이트 전극의 전위를 게이트 전극과 연동시키지 않고 독립적으로 변화시킴으로써, 트랜지스터의 문턱 전압을 변화시킬 수 있다.
전극(746) 및 전극(723)은 모두 게이트 전극으로서 기능할 수 있다. 따라서 절연층(726), 절연층(728), 및 절연층(729)은 각각 게이트 절연층으로서 기능할 수 있다. 또한 전극(723)은 절연층(728)과 절연층(729) 사이에 제공되어도 좋다.
또한 전극(746) 및 전극(723) 중 한쪽을 "게이트 전극"이라고 하는 경우, 다른 쪽을 "백 게이트 전극"이라고 한다. 예를 들어 트랜지스터(810)에서 전극(723)을 "게이트 전극"이라고 하는 경우, 전극(746)을 "백 게이트 전극"이라고 한다. 또한 전극(723)을 "게이트 전극"으로서 사용하는 경우에는 트랜지스터(810)를 톱 게이트형 트랜지스터의 일종으로 생각할 수 있다. 또한 전극(746) 및 전극(723) 중 어느 한쪽을 "제 1 게이트 전극"이라고 하고, 다른 쪽을 "제 2 게이트 전극"이라고 하는 경우가 있다.
반도체층(742)을 끼우도록 전극(746) 및 전극(723)을 제공함으로써, 또한 전극(746) 및 전극(723)을 같은 전위로 함으로써, 반도체층(742)에서 캐리어가 흐르는 영역이 막 두께 방향에서 더 커지기 때문에, 캐리어의 이동량이 증가된다. 이 결과, 트랜지스터(810)의 온 전류가 커짐과 함께, 전계 효과 이동도가 높아진다.
따라서 트랜지스터(810)는 점유 면적에 대하여 온 전류가 큰 트랜지스터이다. 즉 요구되는 온 전류에 대하여 트랜지스터(810)의 점유 면적을 작게 할 수 있다.
또한 게이트 전극과 백 게이트 전극은 도전층으로 형성되기 때문에, 트랜지스터의 외부에서 발생하는 전계가 채널이 형성되는 반도체층에 작용하지 않도록 하는 기능(특히, 정전기 등에 대한 전계 차폐 기능)을 가진다. 또한 백 게이트 전극을 반도체층보다 크게 형성하여 백 게이트 전극으로 반도체층을 덮음으로써 전계 차폐 기능을 높일 수 있다.
또한 백 게이트 전극을 차광성을 가지는 도전막으로 형성함으로써, 백 게이트 전극 측으로부터 반도체층에 광이 입사하는 것을 방지할 수 있다. 따라서 반도체층의 광 열화를 방지하고, 트랜지스터의 문턱 전압이 시프트되는 등의 전기 특성의 열화를 방지할 수 있다.
도 11의 (B)는 도 11의 (A)와는 구성이 다른 채널 보호형 트랜지스터(820)의 채널 길이 방향의 단면도이다. 트랜지스터(820)는 트랜지스터(810)와 거의 같은 구조를 가지지만, 절연층(741)이 반도체층(742)의 단부를 덮는다는 점에서 다르다. 또한 반도체층(742)과 중첩된 절연층(741)의 일부를 선택적으로 제거하여 형성한 개구부에서, 반도체층(742)과 전극(744a)이 전기적으로 접속되어 있다. 또한 반도체층(742)과 중첩된 절연층(741)의 일부를 선택적으로 제거하여 형성한 다른 개구부에서, 반도체층(742)과 전극(744b)이 전기적으로 접속되어 있다. 절연층(741)에서 채널 형성 영역과 중첩된 영역은 채널 보호층으로서 기능할 수 있다.
절연층(741)을 제공함으로써, 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)이 노출되는 것을 방지할 수 있다. 따라서 전극(744a) 및 전극(744b)의 형성 시에 반도체층(742)이 얇아지는 것을 방지할 수 있다.
또한 트랜지스터(820)는 트랜지스터(810)보다 전극(744a)과 전극(746) 사이의 거리와, 전극(744b)과 전극(746) 사이의 거리가 길다. 따라서 전극(744a)과 전극(746) 사이에 발생하는 기생 용량을 작게 할 수 있다. 또한 전극(744b)과 전극(746) 사이에 발생하는 기생 용량을 작게 할 수 있다.
도 11의 (C)는 보텀 게이트형 트랜지스터의 하나인 채널 에칭형 트랜지스터(825)의 채널 길이 방향의 단면도이다. 트랜지스터(825)에서는 절연층(741)을 사용하지 않고 전극(744a) 및 전극(744b)을 형성한다. 그러므로 전극(744a) 및 전극(744b)의 형성 시에 노출되는 반도체층(742)의 일부가 에칭되는 경우가 있다. 한편, 절연층(741)을 제공하지 않기 때문에, 트랜지스터의 생산성을 높일 수 있다.
[톱 게이트형 트랜지스터]
도 12의 (A)에 예시한 트랜지스터(842)는 톱 게이트형 트랜지스터의 하나이다. 전극(744a) 및 전극(744b)은 절연층(728) 및 절연층(729)에 형성한 개구부에서 반도체층(742)에 전기적으로 접속된다.
또한 전극(746)과 중첩되지 않은 절연층(726)의 일부를 제거하고, 전극(746)과 나머지 절연층(726)을 마스크로서 사용하여 불순물을 반도체층(742)에 도입함으로써, 반도체층(742) 내에 자기 정합(self-aligned)적으로 불순물 영역을 형성할 수 있다. 트랜지스터(842)는 절연층(726)이 전극(746)의 단부를 넘어 연장하는 영역을 가진다. 반도체층(742)에서 절연층(726)을 통하여 불순물이 도입된 영역의 불순물 농도는, 절연층(726)을 통하지 않고 불순물이 도입된 영역의 불순물 농도보다 낮다. 따라서 반도체층(742)은 절연층(726)과 중첩된 영역이고, 전극(746)과 중첩되지 않은 영역에 LDD(Lightly Doped Drain) 영역이 형성된다.
또한 트랜지스터(842)는 기판(771) 위에 형성된 전극(723)을 가진다. 전극(723)은 절연층(772)을 개재하여 반도체층(742)과 중첩된 영역을 가진다. 전극(723)은 백 게이트 전극으로서 기능할 수 있다. 또한 전극(723)을 제공하지 않는 구성으로 하여도 좋다.
또한 도 12의 (B)에 나타낸 트랜지스터(844)에서와 같이, 전극(746)과 중첩되지 않은 영역의 절연층(726)을 모두 제거하여도 좋다. 또한 도 12의 (C)에 나타낸 트랜지스터(846)에서와 같이 절연층(726)을 남겨도 좋다.
도 13의 (A)에 트랜지스터(810)의 채널 폭 방향의 단면도를, 도 13의 (B)에 트랜지스터(842)의 채널 폭 방향의 단면도를 나타내었다.
도 13의 (A) 및 (B)에 나타낸 구조에서는, 게이트 전극과 백 게이트 전극이 접속되고, 게이트 전극과 백 게이트 전극의 전위가 같은 전위가 된다. 또한 반도체층(742)은 게이트 전극과 백 게이트 전극에 끼워져 있다.
게이트 전극 및 백 게이트 전극의 각각의 채널 폭 방향의 길이는 반도체층(742)의 채널 폭 방향의 길이보다 길고, 반도체층(742)의 채널 폭 방향 전체는 각 절연층을 개재하여 게이트 전극 또는 백 게이트 전극으로 덮여 있다.
상기 구성으로 함으로써, 트랜지스터에 포함되는 반도체층(742)을 게이트 전극 및 백 게이트 전극의 전계에 의하여 전기적으로 둘러쌀 수 있다.
이와 같이, 게이트 전극 및 백 게이트 전극의 전계에 의하여, 채널 형성 영역이 형성되는 반도체층(742)을 전기적으로 둘러싸는 트랜지스터의 디바이스 구조를 Surrounded channel(S-channel) 구조라고 부를 수 있다.
S-channel 구조로 함으로써, 게이트 전극 및 백 게이트 전극 중 한쪽 또는 양쪽에 의하여 채널을 유발시키기 위한 전계를 반도체층(742)에 효과적으로 인가할 수 있기 때문에, 트랜지스터의 전류 구동 능력이 향상되고 높은 온 전류 특성을 얻을 수 있다. 또한 온 전류를 높일 수 있기 때문에, 트랜지스터를 미세화할 수 있다. 또한 S-channel 구조로 함으로써, 트랜지스터의 기계적 강도를 높일 수 있다.
또한 게이트 전극과 백 게이트 전극이 접속되지 않고, 각각에 다른 전위가 공급되는 구성으로 하여도 좋다. 예를 들어 백 게이트 전극에 정전위를 공급함으로써 트랜지스터의 문턱 전압을 제어할 수 있다.
본 실시형태는 다른 실시형태 및 실시예에 기재된 구성과 적절히 조합하여 실시할 수 있다.
(실시형태 4)
본 발명의 일 형태에 따른 표시 장치를 사용할 수 있는 전자 기기로서, 표시 기기, 퍼스널 컴퓨터, 기록 매체를 가지는 화상 기억 장치 또는 화상 재생 장치, 휴대 전화기, 휴대용을 포함한 게임기, 휴대용 정보 단말기, 전자책 단말기, 비디오 카메라, 디지털 스틸 카메라 등의 카메라, 고글형 디스플레이(헤드 마운트 디스플레이), 내비게이션 시스템, 음향 재생 장치(카 오디오, 디지털 오디오 플레이어 등), 복사기, 팩시밀리, 프린터, 프린터 복합기, 현금 자동 입출금기(ATM), 자동 판매기 등을 들 수 있다. 이들 전자 기기의 구체적인 예를 도 14의 (A) 내지 (F)에 나타내었다.
도 14의 (A)는 디지털 카메라를 나타낸 것이고, 하우징(961), 셔터 버튼(962), 마이크로폰(963), 스피커(967), 표시부(965), 조작 키(966), 줌 레버(968), 렌즈(969) 등을 가진다. 표시부(965)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 14의 (B)는 휴대용 정보 단말기를 나타낸 것이고, 하우징(911), 표시부(912), 스피커(913), 조작 버튼(914), 카메라(919) 등을 가진다. 표시부(912)가 가지는 터치 패널 기능에 의하여 정보를 입출력할 수 있다. 표시부(912)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 14의 (C)는 휴대 전화기를 나타낸 것이고, 하우징(951), 표시부(952), 조작 버튼(953), 외부 접속 포트(954), 스피커(955), 마이크로폰(956), 카메라(957) 등을 가진다. 상기 휴대 전화기는 표시부(952)에 터치 센서를 가진다. 전화를 걸거나, 또는 문자를 입력하는 등의 다양한 조작을 손가락 또는 스타일러스 등으로 표시부(952)를 터치함으로써 수행할 수 있다. 또한 하우징(951) 및 표시부(952)는 가요성을 가지고, 도시된 바와 같이 굴곡시켜 사용할 수 있다. 표시부(952)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 14의 (D)는 블랙박스이고, 하우징(931), 표시부(932), 조작 버튼(933), 마이크로폰(934), 렌즈(935), 설치 부품(936) 등을 가진다. 설치 부품(936)을 사용하여 자동차의 프런트 윈도 등에 고정함으로써, 주행 시의 앞쪽의 경치를 녹화할 수 있다. 표시부(932)에서는 녹화되어 있는 화상을 표시할 수 있다. 표시부(932)에 본 발명의 일 형태의 표시 장치를 적용할 수 있다.
도 14의 (E)는 텔레비전을 나타낸 것이고, 하우징(971), 표시부(973), 조작 버튼(974), 스피커(975), 통신용 접속 단자(976), 광 센서(977) 등을 가진다. 표시부(973)에는 터치 센서가 제공되고, 입력 조작을 수행할 수도 있다. 표시부(973)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
도 14의 (F)는 디지털 사이니지를 나타낸 것이고, 대형의 표시부(922)를 가진다. 디지털 사이니지에서는 예를 들어 기둥(921)의 측면에 대형의 표시부(922)가 장착된다. 표시부(922)에 본 발명의 일 형태의 표시 장치를 사용할 수 있다.
본 실시형태는 다른 실시형태에 기재된 구성과 적절히 조합하여 실시할 수 있다.
10: 화소, 11: 화소 어레이, 20: 소스 드라이버, 30: 게이트 드라이버, 40: 신호 생성 회로, 40a: 회로, 40b: 회로, 41a: 버퍼 회로, 41b: 버퍼 회로, 42: CMOS 인버터 회로, 43n: n채널형 트랜지스터, 43p: p채널형 트랜지스터, 45a: 선택 회로, 45b: 선택 회로, 46a: 인버터 회로, 46b: 인버터 회로, 47a: 트랜지스터, 47b: 트랜지스터, 48a: 트랜지스터, 48b: 트랜지스터, 101: 트랜지스터, 102: 트랜지스터, 103: 트랜지스터, 104: 트랜지스터, 105: 트랜지스터, 106: 커패시터, 107: 커패시터, 108: 발광 디바이스, 121: 배선, 122: 배선, 123: 배선, 124: 배선, 125: 배선, 126: 배선, 129: 배선, 215: 표시부, 221a: 주사선 구동 회로, 231a: 신호선 구동 회로, 232a: 신호선 구동 회로, 241a: 공통선 구동 회로, 301: 트랜지스터, 302: 트랜지스터, 303: 트랜지스터, 304: 트랜지스터, 305: 트랜지스터, 306: 커패시터, 307: 커패시터, 308: 발광 디바이스, 309: 발광 디바이스, 323: 전원선, 723: 전극, 726: 절연층, 728: 절연층, 729: 절연층, 741: 절연층, 742: 반도체층, 744a: 전극, 744b: 전극, 746: 전극, 771: 기판, 772: 절연층, 810: 트랜지스터, 820: 트랜지스터, 825: 트랜지스터, 842: 트랜지스터, 844: 트랜지스터, 846: 트랜지스터, 911: 하우징, 912: 표시부, 913: 스피커, 914: 조작 버튼, 919: 카메라, 921: 기둥, 922: 표시부, 931: 하우징, 932: 표시부, 933: 조작 버튼, 934: 마이크로폰, 935: 렌즈, 936: 부품, 951: 하우징, 952: 표시부, 953: 조작 버튼, 954: 외부 접속 포트, 955: 스피커, 956: 마이크로폰, 957: 카메라, 961: 하우징, 962: 셔터 버튼, 963: 마이크로폰, 965: 표시부, 966: 조작 키, 967: 스피커, 968: 줌 레버, 969: 렌즈, 971: 하우징, 973: 표시부, 974: 조작 버튼, 975: 스피커, 976: 통신용 접속 단자, 977: 광 센서, 4001: 기판, 4005: 밀봉재, 4006: 기판, 4010: 트랜지스터, 4011: 트랜지스터, 4014: 배선, 4015: 전극, 4017: 전극, 4018: FPC, 4019: 이방성 도전층, 4020: 커패시터, 4021: 전극, 4030: 전극층, 4031: 전극층, 4041: 인쇄 기판, 4042: 집적 회로, 4102: 절연층, 4103: 절연층, 4104: 절연층, 4110: 절연층, 4111: 절연층, 4112: 절연층, 4200: 입력 장치, 4210: 터치 패널, 4227: 전극, 4228: 전극, 4237: 배선, 4238: 배선, 4239: 배선, 4263: 기판, 4272b: FPC, 4273b: IC, 4510: 격벽, 4511: 발광층, 4513: 발광 디바이스, 4514: 충전재

Claims (7)

  1. 제 1 트랜지스터와, 제 2 트랜지스터와, 발광 디바이스를 화소에 가지는 표시 장치로서,
    상기 제 1 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 한쪽과 전기적으로 접속되고,
    상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽은 상기 발광 디바이스의 애노드와 전기적으로 접속되고,
    상기 제 1 트랜지스터는 p채널형이고,
    상기 제 2 트랜지스터는 n채널형인, 표시 장치.
  2. 제 1 항에 있어서,
    상기 제 1 트랜지스터는 채널 형성 영역에 실리콘을 가지고,
    상기 제 2 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고,
    상기 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는, 표시 장치.
  3. 제 1 항 또는 제 2 항에 있어서,
    상기 화소는 제 3 트랜지스터와, 제 4 트랜지스터와, 제 5 트랜지스터를 가지고,
    상기 제 3 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 1 트랜지스터의 게이트와 전기적으로 접속되고,
    상기 제 4 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 게이트와 전기적으로 접속되고,
    상기 제 5 트랜지스터의 소스 및 드레인 중 한쪽은 상기 제 2 트랜지스터의 소스 및 드레인 중 다른 쪽과 전기적으로 접속되어 있는, 표시 장치.
  4. 제 3 항에 있어서,
    상기 제 3 트랜지스터, 상기 제 4 트랜지스터, 및 상기 제 5 트랜지스터는 채널 형성 영역에 금속 산화물을 가지고, 상기 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는, 표시 장치.
  5. 제 3 항 또는 제 4 항에 있어서,
    제 1 회로를 가지고,
    상기 제 1 회로는 제 1 데이터 전위와 제 2 데이터 전위를 출력하는 기능을 가지고,
    상기 제 1 데이터 전위 및 상기 제 2 데이터 전위 중 한쪽은 상기 제 1 회로에 대한 입력 전위와 동등하고,
    상기 제 1 데이터 전위 및 상기 제 2 데이터 전위 중 다른 쪽은 상기 입력 전위를 2치화한 전위이고,
    상기 제 1 데이터 전위 및 상기 제 2 데이터 전위 중 한쪽은 상기 제 3 트랜지스터를 통하여 상기 제 1 트랜지스터의 게이트에 입력되고,
    상기 제 1 데이터 전위 및 상기 제 2 데이터 전위 중 다른 쪽은 상기 제 4 트랜지스터를 통하여 상기 제 2 트랜지스터의 게이트에 입력되는, 표시 장치.
  6. 제 5 항에 있어서,
    상기 제 1 회로는 실리콘을 채널 형성 영역에 가지는 p채널형 트랜지스터와, 금속 산화물을 채널 형성 영역에 가지는 n채널형 트랜지스터를 가지는 CMOS형 인버터 회로를 가지고, 상기 금속 산화물은 In과, Zn과, M(M은 Al, Ti, Ga, Ge, Sn, Y, Zr, La, Ce, Nd, 또는 Hf)을 가지는, 표시 장치.
  7. 전자 기기로서,
    제 1 항 내지 제 6 항 중 어느 한 항에 기재된 표시 장치와, 카메라를 가지는, 전자 기기.
KR1020237003394A 2020-07-09 2021-06-28 표시 장치 및 전자 기기 KR20230037575A (ko)

Applications Claiming Priority (3)

Application Number Priority Date Filing Date Title
JPJP-P-2020-118406 2020-07-09
JP2020118406 2020-07-09
PCT/IB2021/055731 WO2022009017A1 (ja) 2020-07-09 2021-06-28 表示装置および電子機器

Publications (1)

Publication Number Publication Date
KR20230037575A true KR20230037575A (ko) 2023-03-16

Family

ID=79553645

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020237003394A KR20230037575A (ko) 2020-07-09 2021-06-28 표시 장치 및 전자 기기

Country Status (4)

Country Link
US (1) US20230255060A1 (ko)
KR (1) KR20230037575A (ko)
CN (1) CN115769295A (ko)
WO (1) WO2022009017A1 (ko)

Families Citing this family (1)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
TW202211195A (zh) 2020-08-12 2022-03-16 日商半導體能源研究所股份有限公司 顯示裝置、其工作方法以及電子裝置

Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Family Cites Families (6)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP5804732B2 (ja) * 2011-03-04 2015-11-04 株式会社Ｊｏｌｅｄ 駆動方法、表示装置および電子機器
CN103258501B (zh) * 2013-05-21 2015-02-25 京东方科技集团股份有限公司 一种像素电路及其驱动方法
US9490276B2 (en) * 2014-02-25 2016-11-08 Lg Display Co., Ltd. Display backplane and method of fabricating the same
JP6668160B2 (ja) * 2016-05-06 2020-03-18 株式会社ジャパンディスプレイ 表示装置の製造方法
CN110476200B (zh) * 2017-03-29 2021-11-16 夏普株式会社 Tft基板、tft基板的制造方法、显示装置
JP7464400B2 (ja) * 2019-06-14 2024-04-09 Ｔｉａｎｍａ Ｊａｐａｎ株式会社 薄膜デバイス

Patent Citations (2)

* Cited by examiner, † Cited by third party
Publication number Priority date Publication date Assignee Title
JP2007096055A (ja) 2005-09-29 2007-04-12 Semiconductor Energy Lab Co Ltd 半導体装置、及び半導体装置の作製方法
JP2007123861A (ja) 2005-09-29 2007-05-17 Semiconductor Energy Lab Co Ltd 半導体装置及びその作製方法

Also Published As

Publication number Publication date
JPWO2022009017A1 (ko) 2022-01-13
US20230255060A1 (en) 2023-08-10
CN115769295A (zh) 2023-03-07
WO2022009017A1 (ja) 2022-01-13

Similar Documents

Publication Publication Date Title
JP7202145B2 (ja) 表示装置
US11450694B2 (en) Display apparatus and electronic device
US11715740B2 (en) Display device and electronic device
JP2024045682A (ja) 表示装置および電子機器
KR20230037575A (ko) 표시 장치 및 전자 기기
US11984064B2 (en) Display apparatus, its operating method, and electronic device
US20230335050A1 (en) Display apparatus and electronic device
JP2024091809A (ja) 表示装置