KR20230028830A - 웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법 - Google Patents

웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법 Download PDF

Info

Publication number
KR20230028830A
KR20230028830A KR1020210110621A KR20210110621A KR20230028830A KR 20230028830 A KR20230028830 A KR 20230028830A KR 1020210110621 A KR1020210110621 A KR 1020210110621A KR 20210110621 A KR20210110621 A KR 20210110621A KR 20230028830 A KR20230028830 A KR 20230028830A
Authority
KR
South Korea
Prior art keywords
wafer
vector
variable
index
ideal
Prior art date
Application number
KR1020210110621A
Other languages
English (en)
Inventor
이성희
김재윤
문정환
박정훈
장규백
정재훈
주민경
Original Assignee
삼성전자주식회사
Priority date (The priority date is an assumption and is not a legal conclusion. Google has not performed a legal analysis and makes no representation as to the accuracy of the date listed.)
Filing date
Publication date
Application filed by 삼성전자주식회사 filed Critical 삼성전자주식회사
Priority to KR1020210110621A priority Critical patent/KR20230028830A/ko
Priority to US17/680,958 priority patent/US20230055058A1/en
Priority to TW111131214A priority patent/TW202310110A/zh
Priority to CN202211011520.3A priority patent/CN115714093A/zh
Publication of KR20230028830A publication Critical patent/KR20230028830A/ko

Links

Images

Classifications

    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/10—Measuring as part of the manufacturing process
    • H01L22/12—Measuring as part of the manufacturing process for structural parameters, e.g. thickness, line width, refractive index, temperature, warp, bond strength, defects, optical inspection, electrical measurement of structural dimensions, metallurgic measurement of diffusions
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B19/00—Programme-control systems
    • G05B19/02—Programme-control systems electric
    • G05B19/418—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM]
    • G05B19/41875—Total factory control, i.e. centrally controlling a plurality of machines, e.g. direct or distributed numerical control [DNC], flexible manufacturing systems [FMS], integrated manufacturing systems [IMS] or computer integrated manufacturing [CIM] characterised by quality surveillance of production
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N5/00—Computing arrangements using knowledge-based models
    • G06N5/02—Knowledge representation; Symbolic representation
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L21/00—Processes or apparatus adapted for the manufacture or treatment of semiconductor or solid state devices or of parts thereof
    • H01L21/67—Apparatus specially adapted for handling semiconductor or electric solid state devices during manufacture or treatment thereof; Apparatus specially adapted for handling wafers during manufacture or treatment of semiconductor or electric solid state devices or components ; Apparatus not specifically provided for elsewhere
    • H01L21/67005—Apparatus not specifically provided for elsewhere
    • H01L21/67242—Apparatus for monitoring, sorting or marking
    • H01L21/67288—Monitoring of warpage, curvature, damage, defects or the like
    • H—ELECTRICITY
    • H01—ELECTRIC ELEMENTS
    • H01L—SEMICONDUCTOR DEVICES NOT COVERED BY CLASS H10
    • H01L22/00—Testing or measuring during manufacture or treatment; Reliability measurements, i.e. testing of parts without further processing to modify the parts as such; Structural arrangements therefor
    • H01L22/20—Sequence of activities consisting of a plurality of measurements, corrections, marking or sorting steps
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/32—Operator till task planning
    • G05B2219/32368—Quality control
    • G—PHYSICS
    • G05—CONTROLLING; REGULATING
    • G05B—CONTROL OR REGULATING SYSTEMS IN GENERAL; FUNCTIONAL ELEMENTS OF SUCH SYSTEMS; MONITORING OR TESTING ARRANGEMENTS FOR SUCH SYSTEMS OR ELEMENTS
    • G05B2219/00—Program-control systems
    • G05B2219/30—Nc systems
    • G05B2219/45—Nc applications
    • G05B2219/45031—Manufacturing semiconductor wafers
    • G—PHYSICS
    • G06—COMPUTING; CALCULATING OR COUNTING
    • G06N—COMPUTING ARRANGEMENTS BASED ON SPECIFIC COMPUTATIONAL MODELS
    • G06N20/00—Machine learning

Landscapes

  • Engineering & Computer Science (AREA)
  • Physics & Mathematics (AREA)
  • General Physics & Mathematics (AREA)
  • General Engineering & Computer Science (AREA)
  • Manufacturing & Machinery (AREA)
  • Theoretical Computer Science (AREA)
  • Quality & Reliability (AREA)
  • Automation & Control Theory (AREA)
  • Evolutionary Computation (AREA)
  • Data Mining & Analysis (AREA)
  • Computational Linguistics (AREA)
  • Computing Systems (AREA)
  • Mathematical Physics (AREA)
  • Software Systems (AREA)
  • Artificial Intelligence (AREA)
  • Testing Or Measuring Of Semiconductors Or The Like (AREA)
  • Computer Hardware Design (AREA)
  • Microelectronics & Electronic Packaging (AREA)
  • Power Engineering (AREA)
  • Condensed Matter Physics & Semiconductors (AREA)

Abstract

불량 예측 성능이 향상되고 시뮬레이션 시간이 감소되는 웨이퍼 불량 검사 장치가 제공된다. 웨이퍼 불량 검사 장치는 제1 웨이퍼의 제1 구조 계측 데이터 및 제1 공정 조건 데이터 및 제2 웨이퍼의 제2 구조 계측 데이터 및 제2 공정 조건 데이터를 수신하고, 제1 구조 계측 데이터 및 제1 공정 조건 데이터에 기초하여 제1 공정 변수 및 제2 공정 변수를 생성하고, 제2 구조 계측 데이터 및 제2 공정 조건 데이터에 기초하여 제3 공정 변수 및 제4 공정 변수를 생성하는 웨이퍼 변수 생성기, 제1 및 제2 공정 변수에 대한 제1 웨이퍼 벡터를 생성하고, 제3 및 제4 공정 변수에 대한 제2 웨이퍼 벡터를 생성하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 유클리드 거리를 계산하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 코사인 거리를 계산하고, 제1 유클리드 거리와 제1 코사인 거리의 곱에 기초하여 제1 웨이퍼에 대한 제1 이상 웨이퍼 지수를 생성하는 이상 웨이퍼 지수 생성 모듈, 및 제1 웨이퍼에 대한 테스트 결과인 제1 특성 변수를 수신하고, 제1 공정 변수, 제2 공정 변수, 제1 특성 변수 및 제1 이상 웨이퍼 지수에 기초하여 회귀(regression)를 통해 웨이퍼 불량 예측 모델을 생성하는 예측 모델 생성 모듈을 포함한다.

Description

웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법{WAFER DEFECTION TEST APPARATUS, WAFER DEFECTION TEST SYSTEM, WAFER TEST METHOD AND FABRICATION METHOD OF AN WAFER}
본 발명은 웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법에 대한 것이다.
FAB에서의 웨이퍼의 제조 공정은 일부 결함이 발생할 수 있으며, 불량 유형에 따라서 최종 제품 생산이 실패할 수 있다. 이러한 문제점을 해결하기 위하여, FAB 제조 공정에서의 웨이퍼 불량 사전 검출 및 원인 분석 방법이 필요하다. 웨이퍼 불량 사전 검출 및 원인 분석을 통하여, 제품이 최종 생산되기 전에 공정을 수정함으로써, 반도체의 품질과 신뢰성이 향상될 수 있다. 기존의 자동 불량 검출 방법은 입력된 반도체의 데이터를 바탕으로 웨이퍼의 불량 유무를 예측하는 방법으로, 반도체 FAB 제조 공정에서 많이 사용되고 있다.
기존의 딥 러닝을 이용한 웨이퍼 불량 검출 및 예측 방법은 대규모 데이터에 대하여 예측 모델을 확보하기 어렵고, 데이터 설명 기능이 부족한 단점이 있었다. 또한, 데이터 설명 기능이 존재하는 설명 가능 인공지능(explainable AI) 모델은 시뮬레이션 시간이 많이 소모되는 단점이 있어, 이에 대한 해결 방안이 요구된다.
본 발명이 해결하고자 하는 기술적 과제는, 불량 예측 성능이 향상되고 시뮬레이션 시간이 감소되는 웨이퍼 불량 검사 장치를 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 불량 예측 성능이 향상되고 시뮬레이션 시간이 감소되는 웨이퍼 불량 검사 시스템을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 불량 예측 성능이 향상되고 시뮬레이션 시간이 감소되는 웨이퍼 제조 방법을 제공하는 것이다.
본 발명이 해결하고자 하는 기술적 과제는, 불량 예측 성능이 향상되고 시뮬레이션 시간이 감소되는 웨이퍼 검사 방법을 제공하는 것이다.
본 발명의 기술적 과제들은 이상에서 언급한 기술적 과제로 제한되지 않으며, 언급되지 않은 또 다른 기술적 과제들은 아래의 기재로부터 당업자에게 명확하게 이해될 수 있을 것이다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 웨이퍼 불량 검사 장치는 제1 웨이퍼의 제1 구조 계측 데이터 및 제1 공정 조건 데이터 및 제2 웨이퍼의 제2 구조 계측 데이터 및 제2 공정 조건 데이터를 수신하고, 제1 구조 계측 데이터 및 제1 공정 조건 데이터에 기초하여 제1 공정 변수 및 제2 공정 변수를 생성하고, 제2 구조 계측 데이터 및 제2 공정 조건 데이터에 기초하여 제3 공정 변수 및 제4 공정 변수를 생성하는 웨이퍼 변수 생성기, 제1 및 제2 공정 변수에 대한 제1 웨이퍼 벡터를 생성하고, 제3 및 제4 공정 변수에 대한 제2 웨이퍼 벡터를 생성하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 유클리드 거리를 계산하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 코사인 거리를 계산하고, 제1 유클리드 거리와 제1 코사인 거리의 곱에 기초하여 제1 웨이퍼에 대한 제1 이상 웨이퍼 지수를 생성하는 이상 웨이퍼 지수 생성 모듈, 및 제1 웨이퍼에 대한 테스트 결과인 제1 특성 변수를 수신하고, 제1 공정 변수, 제2 공정 변수, 제1 특성 변수 및 제1 이상 웨이퍼 지수에 기초하여 회귀(regression)를 통해 웨이퍼 불량 예측 모델을 생성하는 예측 모델 생성 모듈을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 웨이퍼 불량 검사 시스템은 제조 중의 제1 웨이퍼, 제2 웨이퍼 및 제3 웨이퍼를 모니터링하는 모니터링 장치, 및 모니터링 장치와 연결된 연산 장치를 포함하고, 모니터링 장치는, 제1 웨이퍼를 모니터링하여 제1 공정 변수 및 제2 공정 변수를 생성하고, 제2 웨이퍼를 모니터링하여 제3 공정 변수 및 제4 공정 변수를 생성하고, 제3 웨이퍼를 모니터링하여 제5 공정 변수 및 제6 공정 변수를 생성하고, 연산 장치는, 제1 공정 변수 및 제2 공정 변수에 대한 제1 웨이퍼 벡터를 생성하고, 제3 공정 변수 및 제4 공정 변수에 대한 제2 웨이퍼 벡터를 생성하고, 제5 공정 변수 및 제6 공정 변수에 대한 제3 웨이퍼 벡터를 생성하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 유클리드 거리를 계산하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 코사인 거리를 계산하고, 제1 웨이퍼 벡터와 제3 웨이퍼 벡터 사이의 제2 유클리드 거리를 계산하고, 제1 웨이퍼 벡터와 제3 웨이퍼 벡터 사이의 제2 코사인 거리를 계산하고, 제2 웨이퍼 벡터와 제3 웨이퍼 벡터 사이의 제3 유클리드 거리를 계산하고, 제2 웨이퍼 벡터와 제3 웨이퍼 벡터 사이의 제3 코사인 거리를 계산하고, 제1 유클리드 거리와 제1 코사인 거리의 곱 및 제2 유클리드 거리와 제2 코사인 거리의 곱에 기초하여 제1 웨이퍼에 대한 제1 이상 웨이퍼 지수를 생성하고, 제1 유클리드 거리와 제1 코사인 거리의 곱 및 제3 유클리드 거리와 제3 코사인 거리의 곱에 기초하여 제2 웨이퍼에 대한 제2 이상 웨이퍼 지수를 생성하고, 제2 유클리드 거리와 제2 코사인 거리의 곱 및 제3 유클리드 거리와 제3 코사인 거리의 곱에 기초하여 제3 웨이퍼에 대한 제3 이상 웨이퍼 지수를 생성하고, 제1 내지 제3 이상 웨이퍼 지수를 이용하여 제1 내지 제3 웨이퍼 중 불량인 웨이퍼를 예측할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 웨이퍼 제조 방법은 서로 다른 제1 웨이퍼, 제2 웨이퍼 및 제3 웨이퍼를 제조하고, 제조된 제1 및 제2 웨이퍼를 이용하여 웨이퍼 불량 예측 모델을 생성하고, 웨이퍼 불량 예측 모델을 이용하여 제3 웨이퍼의 불량을 검사하는 것을 포함하되, 웨이퍼 불량 예측 모델을 생성하는 것은, 제1 웨이퍼를 모니터링하여 제1 공정 변수 및 제2 공정 변수에 대한 제1 웨이퍼 벡터를 생성하고, 제2 웨이퍼를 모니터링하여 제3 공정 변수 및 제4 공정 변수에 대한 제2 웨이퍼 벡터를 생성하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 유클리드 거리를 계산하고, 제1 웨이퍼 벡터와 제2 웨이퍼 벡터 사이의 제1 코사인 거리를 계산하고, 제1 유클리드 거리와 제1 코사인 거리의 곱에 기초하여 제1 웨이퍼에 대한 제1 이상 웨이퍼 지수를 생성하고, 제조된 제1 웨이퍼에 대하여 테스트를 수행함으로써 제1 특성 변수를 생성하고, 제1 공정 변수, 제2 공정 변수, 제1 특성 변수 및 제1 이상 웨이퍼 지수에 기초하여 회귀(regression)를 통해 웨이퍼 불량 예측 모델을 생성하는 것을 포함할 수 있다.
상기 기술적 과제를 달성하기 위한 본 발명의 몇몇 실시예에 따른 웨이퍼 검사 방법은 서로 다른 복수의 웨이퍼들을 모니터링하여 복수의 공정 변수들에 대한 복수의 웨이퍼 벡터들을 생성하고, 복수의 웨이퍼 벡터들 사이의 복수의 유클리드 거리들을 계산하고, 복수의 웨이퍼 벡터들 사이의 복수의 코사인 거리들을 계산하고, 복수의 유클리드 거리들 중 하나와 복수의 코사인 거리들 중 하나의 곱에 기초하여 복수의 웨이퍼들에 대한 복수의 이상 웨이퍼 지수들을 생성하고, 복수의 이상 웨이퍼 지수를 이용하여 복수의 웨이퍼들 중 불량인 웨이퍼를 예측하는 것을 포함할 수 있다.
기타 실시예들의 구체적인 사항들은 상세한 설명 및 도면들에 포함되어 있다.
도 1은 몇몇 실시예에 따른 웨이퍼 불량 검사 시스템의 블록도이다.
도 2는 몇몇 실시예에 따른 웨이퍼 그룹들을 나타낸 도면이다.
도 3은 몇몇 실시예에 따른 웨이퍼 불량 검사 시스템의 동작에 대한 순서도이다.
도 4는 몇몇 실시예에 따른 모니터링 장치 및 테스트 장치에 대한 블록도이다.
도 5는 몇몇 실시예에 따른 이상 웨이퍼 지수의 생성 방법에 대한 순서도이다.
도 6은 몇몇 실시예에 따른 공정 변수 및 특성 변수의 생성을 설명하기 위한 연산 장치의 블록도이다.
도 7은 유클리드 거리 및 코사인 거리를 설명하기 위한 도면이다.
도 8은 몇몇 실시예에 따른 이상 웨이퍼 지수 생성 모듈에 대한 블록도이다.
도 9는 복수의 웨이퍼의 복수의 공정 변수들에 대한 웨이퍼 벡터들을 설명하기 위한 도면이다.
도 10a 내지 도 10c는 유클리드 거리, 코사인 거리 및 이상 웨이퍼 지수를 설명하기 위한 도면들이다.
도 11a 내지 도 11c는 웨이퍼 불량 예측 시뮬레이션 시간을 설명하기 위한 도면들이다.
도 12는 몇몇 실시예에 따른 이상 웨이퍼 지수를 이용하여 불량 웨이퍼를 검출하는 것을 설명하기 위한 도면이다.
도 13은 몇몇 실시예에 따른 예측 반도체 소자 특성 데이터를 고려한 이상 웨이퍼 지수의 생성 방법에 대한 순서도이다.
도 14 및 도 15는 도 13의 이상 웨이퍼 지수의 생성을 설명하기 위한 블록도들이다.
도 16은 몇몇 실시예에 따른 웨이퍼 불량 예측 모델의 생성을 설명하기 위한 블록도이다.
도 17은 이상 웨이퍼의 변수별 영향력을 도출하기 위한 방법에 대한 순서도이다.
도 18a 내지 도 18d는 이상 웨이퍼의 변수별 영향력을 설명하기 위한 도면들이다.
도 19는 몇몇 실시예에 따른 제2 웨이퍼 그룹의 제조 방법을 설명하기 위한 블록도이다.
도 20은 몇몇 실시예에 따른 제3 웨이퍼 그룹의 제조 방법을 설명하기 위한 블록도이다.
도 21은 도 20의 제3 웨이퍼 그룹의 제조 방법을 설명하기 위한 순서도이다.
이하 첨부된 도면을 참조하여, 본 발명의 기술적 사상에 따른 실시예들에 대해 설명한다.
도 1은 몇몇 실시예에 따른 웨이퍼 불량 검사 시스템의 블록도이다. 도 2는 몇몇 실시예에 따른 웨이퍼 그룹들을 나타낸 도면이다.
도 1 및 도 2를 참조하면, 웨이퍼 불량 검사 시스템(1)은 반도체 제조 장치(100), 모니터링 장치(200), 테스트 장치(300) 및 연산 장치(400)를 포함할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않고, 웨이퍼 불량 검사 시스템(1)는 반도체 제조 장치(100), 모니터링 장치(200), 테스트 장치(300) 및 연산 장치(400)와 다른 구성요소를 포함할 수도 있다.
웨이퍼 불량 검사 시스템(1)은 복수의 웨이퍼들(W1 내지 Wm)을 제조하고, 제조된 복수의 웨이퍼들(W1 내지 Wm)에 대한 테스트를 수행할 수 있다. 여기서 복수의 웨이퍼들(W1 내지 Wm)은 제조가 완료된 반도체 칩들을 포함하는 웨이퍼일 수 있고, 제조 중인 반도체 칩들을 포함하는 웨이퍼일 수도 있다.
몇몇 실시예에서, 반도체 제조 장치(100)는 복수의 웨이퍼들(W1 내지 Wm)을 제조할 수 있다. 여기서 복수의 웨이퍼들(W1 내지 Wm)은 m매일 수 있다. 반도체 제조 장치(100)는 복수의 웨이퍼들(W1 내지 Wm)을 동시에 제조할 수도 있으며, 순차적으로 제조할 수도 있다. 예를 들어, 반도체 제조 장치(100)는 제1 웨이퍼 그룹(Wx)을 제조한 후에, 제2 웨이퍼 그룹(Wy)을 제조할 수 있다. 여기서, 제1 웨이퍼 그룹(Wx)은 제1 내지 제k 웨이퍼(W1 내지 Wk)를 포함할 수 있고, 제2 웨이퍼 그룹(Wy)은 제(k+1) 내지 제m 웨이퍼(W(k+1) 내지 Wm)를 포함할 수 있다.
반도체 제조 장치(100)는 제1 웨이퍼 그룹(Wx)을 출력시킬 수 있다. 여기서 반도체 제조 장치(100)는 FAB에 해당할 수 있다. 즉, 반도체 제조 장치(100)는 제1 웨이퍼 그룹(Wx)을 팹 아웃시킬 수 있다. 여기서 제1 웨이퍼 그룹(Wx)은 반도체 제조 장치(100)에 의한 제조 공정이 완료된 상태에 해당할 수 있다. 반도체 제조 장치(100)는 제1 웨이퍼 그룹(Wx)을 팹 아웃시킨 후에도, 제2 웨이퍼 그룹(Wy)을 제조할 수 있다. 즉, 제1 웨이퍼 그룹(Wx)과 제2 웨이퍼 그룹(Wy)은 순차적으로 제조 공정이 수행될 수 있다.
몇몇 실시예에서, 모니터링 장치(200)는 반도체 제조 장치(100)에서 제조되는 복수의 웨이퍼들(W1 내지 Wm)에 대하여 모니터링을 수행할 수 있다. 즉, 모니터링 장치(200)는 복수의 웨이퍼들(W1 내지 Wm)의 공정 조건 및 제조 결과를 모니터링할 수 있다. 예를 들어, 모니터링 장치(200)는 제1 웨이퍼(W1)에 대한 공정 조건과, 그 공정 조건에 의해 생성된 제1 웨이퍼(W1)의 구조를 계측할 수 있다. 모니터링 장치(200)는 반도체 제조 장치(100)로부터 공정 조건을 전달받을 수 있고, FDC, OCD, TEM, SEM 등을 통하여 복수의 웨이퍼들(W1 내지 Wm)의 구조를 계측할 수 있다. 그 결과, 모니터링 장치(200)는 실시간으로 복수의 웨이퍼들(W1 내지 Wm)을 모니터링할 수 있다. 모니터링 장치(200)는 복수의 공정 조건들을 전달받을 수 있고, 복수의 구조를 계측할 수 있다. 또한, 모니터링 장치(200)는 특정 칩에 대하여만 모니터링을 수행할 수 있다. 즉, 모니터링 장치(200)는 복수의 웨이퍼들(W1 내지 Wm)의 특정 샷에 대하여 모니터링을 수행할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않는다.
몇몇 실시예에서, 테스트 장치(300)는 반도체 제조 장치(100)로부터 출력된 제1 웨이퍼 그룹(Wx)의 웨이퍼들(W1 내지 Wk)에 대하여 테스트를 수행할 수 있다. 여기서 테스트 장치(300)의 테스트는 ET(electric tag) 및 EDS(electric die sorting)를 포함할 수 있다. 즉, 테스트 장치(300)는 복수의 웨이퍼들(W1 내지 Wk)의 기능이 불량인지 아닌지 판단할 수 있다. 테스트 장치(300)는 제1 웨이퍼 그룹(Wx)에 대한 테스트 결과를 연산 장치(400)에 제공할 수 있다.
몇몇 실시예에서, 연산 장치(400)는 모니터링 장치(200) 및 테스트 장치(300)와 연결될 수 있다. 연산 장치(400)는 모니터링 장치(200)로부터 공정 조건 데이터와 구조 계측 데이터를 수신할 수 있고, 테스트 장치(300)로부터 테스트 결과를 수신할 수 있다. 즉, 연산 장치(400)는 제1 내지 제m 웨이퍼(W1 내지 Wm)에 대한 공정 조건 데이터와 구조 계측 데이터를 수신할 수 있고, 제1 내지 제k 웨이퍼(W1 내지 Wk)에 대한 테스트 결과를 수신할 수 있다. 연산 장치(400)는 수신한 공정 조건 데이터, 구조 계측 데이터 및 테스트 결과를 바탕으로 하여 웨이퍼 불량 예측 모델을 생성할 수 있으며, 생성된 웨이퍼 불량 예측 모델을 이용하여, 생산되는 웨이퍼(예를 들어, 제(k+1) 내지 제m 웨이퍼(W(k+1) 내지 Wm))의 불량 여부를 예측할 수 있다. 연산 장치(400)는 CPU, ASIC 등을 포함하는 프로세서 및 DRAM, 플래시 메모리 등의 메모리를 포함할 수 있다. 이하, 도면들을 참조하여 웨이퍼 불량 검사 시스템(1)의 구조 및 동작에 대하여 보다 상세하게 설명하도록 한다.
도 3은 몇몇 실시예에 따른 웨이퍼 불량 검사 시스템의 동작에 대한 순서도이다. 도 4는 몇몇 실시예에 따른 모니터링 장치 및 테스트 장치에 대한 블록도이다.
도 1 내지 도 4를 참조하면, 반도체 제조 장치(100)는 웨이퍼들(W1 내지 Wm)을 제조할 수 있고, 모니터링 장치(200)는 제조 중인 웨이퍼들(W1 내지 Wm)을 모니터링할 수 있다(S500). 모니터링 장치(200)는 웨이퍼들(W1 내지 Wm)의 일부 샷에 대하여만 모니터링을 수행할 수 있다. 즉, 모니터링 장치(200)는 웨이퍼들(W1 내지 Wm)의 모든 다이에 대하여 모니터링을 수행하는 것이 아니라, 웨이퍼들(W1 내지 Wm)의 일부 영역의 다이에 대해서만 모니터링을 수행할 수 있다. 모니터링 장치(200)는 제조가 시작되는 웨이퍼, 제조 중인 웨이퍼, 제조가 완료된 웨이퍼에 대하여 모니터링을 수행할 수 있다. 즉, 모니터링 장치(200)는 서로 다른 시간에서 제조가 수행되는 웨이퍼를 모니터링하고 그 결과를 출력할 수 있다.
또한, 모니터링 장치(200)는 웨이퍼들(W1 내지 Wm)을 제조하는데 이용하는 공정 조건을 모니터링할 수 있다. 예를 들어, 모니터링 장치(200)는 반도체 제조 장치(100)로부터 해당 웨이퍼들(W1 내지 Wm)에 대한 공정 조건을 전달받을 수 있다. 웨이퍼들(W1 내지 Wm)의 공정 조건은 웨이퍼들(W1 내지 Wm)마다 다를 수 있으나, 본 발명의 실시예는 이에 제한되지 않는다.
모니터링 장치(200)는 구조 계측 데이터(MTS) 및 공정 조건 데이터(FAB)를 생성할 수 있다(S510). 여기서 구조 계측 데이터(MTS) 및 공정 조건 데이터(FAB)는 상기 S500 과정을 통해서 생성될 수 있다. 모니터링 장치(200)는 제1 내지 제k 구조 계측 데이터(MTS1 내지 MTSk) 및 제1 내지 제k 공정 조건 데이터(FAB1 내지 FABk)를 생성하고 출력할 수 있다. 여기서 제1 구조 계측 데이터(MTS1)와 제1 공정 조건 데이터(FAB1)는 제1 웨이퍼(W1)에 대한 데이터일 수 있다. 즉, 모니터링 장치(200)는 제1 웨이퍼(W1)에 대하여 모니터링을 수행한 결과, 제1 구조 계측 데이터(MTS1)와 제1 공정 조건 데이터(FAB1)를 생성할 수 있다. 제1 구조 계측 데이터(MTS1)는 복수의 구조 계측 데이터를 포함할 수 있고, 제1 공정 조건 데이터(FAB1)는 복수의 공정 조건 데이터를 포함할 수 있다. 또한, 제k 구조 계측 데이터(MTSk)와 제k 공정 조건 데이터(FABk)는 제k 웨이퍼(Wk)에 대한 데이터일 수 있다. 이와 같이, 모니터링 장치(200)는 복수의 제1 내지 제k 구조 계측 데이터(MTS1 내지 MTSk) 및 제1 내지 제k 공정 조건 데이터(FAB1 내지 FABk)를 생성하여 연산 장치(400)에 제공할 수 있다.
반도체 제조 장치(100)는 제조된 웨이퍼들(W1 내지 Wk)을 출력할 수 있다(S520). 그 결과, 제조가 완료된 웨이퍼들(W1 내지 Wk)는 반도체 제조 장치(100)로부터 팹 아웃될 수 있고, 나머지 웨이퍼들(W(k+1) 내지 Wm)은 반도체 제조 장치(100) 내에서 제조될 수 있다.
테스트 장치(300)는 제조된 웨이퍼들(W1 내지 Wk)을 테스트할 수 있다(S530). 상기 설명한 것과 같이, 테스트 장치(300)는 제조된 웨이퍼들(W1 내지 Wk)에 대하여 테스트를 수행하여 반도체 소자 특성 데이터(ET/EDS)를 생성할 수 있다(S540). 즉, 테스트 장치(300)는 제1 웨이퍼(W1)에 대하여 테스트를 수행하여 제1 반도체 소자 특성 데이터(ET/EDS1)를 생성할 수 있고, 제k 웨이퍼(Wk)에 대하여 테스트를 수행하여 제k 반도체 소자 특성 데이터(ET/EDSk)를 생성할 수 있다. 각각의 반도체 소자 특성 데이터(ET/EDS1 내지 ET/EDSk)는 각각의 웨이퍼(W1 내지 Wk)가 불량인지 여부를 나타낼 수 있다. 하지만, 본 발명의 실시예는 이에 제한되지 않으며, 각각의 반도체 소자 특성 데이터(ET/EDS1 내지 ET/EDSk)는 각각의 웨이퍼(W1 내지 Wk)에 대한 복수의 반도체 소자 특성 데이터를 포함할 수 있다.
연산 장치(400)는 모니터링 장치(200)로부터 제1 내지 제k 구조 계측 데이터(MTS1 내지 MTSk) 및 제1 내지 제k 공정 조건 데이터(FAB1 내지 FABk)를 수신할 수 있고, 제1 내지 제k 반도체 소자 특성 데이터(ET/EDS1 내지 ET/EDSk)를 수신할 수 있다. 연산 장치(400)는 제1 내지 제k 구조 계측 데이터(MTS1 내지 MTSk), 제1 내지 제k 공정 조건 데이터(FAB1 내지 FABk) 및 제1 내지 제k 반도체 소자 특성 데이터(ET/EDS1 내지 ET/EDSk)에 대한 처리를 수행할 수 있다. 이에 대하여 이하 도면을 참조하여 보다 상세히 설명한다.
도 5는 몇몇 실시예에 따른 이상 웨이퍼 지수의 생성 방법에 대한 순서도이다. 도 6은 몇몇 실시예에 따른 공정 변수 및 특성 변수의 생성을 설명하기 위한 연산 장치의 블록도이다.
도 5 및 도 6을 참조하면, 연산 장치(400)는 웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420)을 포함할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않고, 연산 장치(400)는 웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420) 이외의 다른 구성요소를 포함할 수도 있다.
연산 장치(400)는 웨이퍼(W1 내지 Wk)에 대하여 공정 변수 및 특성 변수를 생성할 수 있다(S550).
웨이퍼 변수 평균 추출 모듈(410)은 제1 내지 제k 구조 계측 데이터(MTS1 내지 MTSk) 및 제1 내지 제k 공정 조건 데이터(FAB1 내지 FABk)에 대한 평균을 추출하여 출력할 수 있다. 웨이퍼 변수 표준화 모듈(420)는 웨이퍼 변수 평균 추출 모듈(410)로부터 출력된 웨이퍼 변수 평균에 대하여 표준화(standardization)를 수행할 수 있다. 그 결과, 웨이퍼 변수 표준화 모듈(420)은 공정 변수(a11 내지 akn)를 출력할 수 있다.
웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420)은 제1 구조 계측 데이터(MTS1) 및 제1 공정 조건 데이터(FAB1)에 기초하여 제1 내지 제n 공정 변수(a11 내지 a1n)를 생성할 수 있다. 또한, 웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420)은 제k 구조 계측 데이터(MTSk) 및 제k 공정 조건 데이터(FABk)에 기초하여 제1 내지 제n 공정 변수(ak1 내지 akn)를 생성할 수 있다. 즉, 제1 내지 제n 공정 변수(a11 내지 akn)는 각 웨이퍼(W1 내지 Wk)에 각각 대응할 수 있다. 따라서, 웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420)은 복수의 제1 내지 제n 공정 변수(a11 내지 akn)를 생성할 수 있다.
또한, 웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420)은 제1 반도체 소자 특성 데이터(ET/EDS1)에 기초하여 제1 내지 제j 특성 변수(b11 내지 b1j)를 생성할 수 있다. 또한, 웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420)은 제k 반도체 소자 특성 데이터(ET/EDSk)에 기초하여 제1 내지 제j 특성 변수(bk1 내지 bkj)를 생성할 수 있다. 여기서 제1 내지 제n 특성 변수(b11 내지 bkj)는 각 웨이퍼(W1 내지 Wk)에 각각 대응할 수 있다. 여기서 웨이퍼 변수 평균 추출 모듈(410) 및 웨이퍼 변수 표준화 모듈(420)에 의한 제1 내지 제j 특성 변수(b11 내지 b1j)의 생성은 제1 내지 제n 공정 변수(a11 내지 akn)의 생성보다 후속될 수 있다.
도 7은 유클리드 거리 및 코사인 거리를 설명하기 위한 도면이다. 도 8은 몇몇 실시예에 따른 이상 웨이퍼 지수 생성 모듈에 대한 블록도이다.
도 5 내지 도 8을 참조하면, 연산 장치(400)는 변수들 사이의 웨이퍼 벡터들(W1v, W2v)을 계산할 수 있다(S560). 연산 장치(400)는 이상 웨이퍼 지수 생성 모듈(430)을 포함할 수 있다. 이상 웨이퍼 지수 생성 모듈(430)은 웨이퍼 변수 표준화 모듈(420)로부터 제1 내지 제n 공정 변수(a11 내지 akn)를 수신할 수 있다. 이상 웨이퍼 지수 생성 모듈(430)은 제1 내지 제n 공정 변수(a11 내지 akn)에 기초하여 웨이퍼 벡터들을 계산할 수 있다. 예를 들어, 이상 웨이퍼 지수 생성 모듈(430)은 제1 공정 변수(a11), 제2 공정 변수(a12), 제1 공정 변수(a21) 및 제2 공정 변수(a22)에 기초하여 제1 웨이퍼 벡터(W1v)와 제2 웨이퍼 벡터(W2v)를 생성할 수 있다.
도 7을 참조하면, 제1 웨이퍼 벡터(W1v)와 제2 웨이퍼 벡터(W2v)는 제1 공정 변수(a1)와 제2 공정 변수(a2)에 대하여 표현될 수 있다. 제1 웨이퍼 벡터(W1v)는 제1 공정 변수(a11)와 제2 공정 변수(a12)에 대한 벡터 값을 가질 수 있고, 제2 웨이퍼 벡터(W2v)는 제1 공정 변수(a21)와 제2 공정 변수(a22)에 대한 벡터 값을 가질 수 있다. 여기서, 제1 웨이퍼 벡터(W1v)는 제1 웨이퍼(W1)의 공정 조건 데이터 및 구조 계측 데이터에 해당할 수 있고, 제2 웨이퍼 벡터(W2v)는 제2 웨이퍼(W2)의 공정 조건 데이터 및 구조 계측 데이터에 해당할 수 있다. 즉, 이상 웨이퍼 지수 생성 모듈(430)은 제1 및 제2 웨이퍼(W1 및 W2)에 대한 제1 및 제2 웨이퍼 벡터들(W1v 및 W2v)을 계산할 수 있다.
이상 웨이퍼 지수 생성 모듈(430)은 유클리드 거리를 계산할 수 있다(S561). 도 7을 참조하면, 제1 거리(D1)는 제1 웨이퍼 벡터(W1v)와 제2 웨이퍼 벡터(W2v) 사이의 거리에 해당할 수 있다. 제1 거리(D1)는 다음의 수학식 1로 표현될 수 있다.
Figure pat00001
또한, 제1 유클리드 거리(EUD1)는 다음의 수학식 2로 표현될 수 있다.
Figure pat00002
따라서, 제1 유클리드 거리(EUD1)는 제1 거리(D1)는 제1 웨이퍼 벡터(W1v)와 제2 웨이퍼 벡터(W2v) 사이의 거리에 해당할 수 있으며, 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 공정 변수의 특성이 다르다면 제1 유클리드 거리(EUD1)는 클 수 있다.
이어서, 이상 웨이퍼 지수 생성 모듈(430)은 코사인 거리를 계산할 수 있다(S562). 제1 각도(
Figure pat00003
)는 제1 웨이퍼 벡터(W1v)와 제2 웨이퍼 벡터(W2v) 사이의 각도에 해당할 수 있다. 제1 각도(
Figure pat00004
)는 다음의 수학식 3으로 표현될 수 있다.
Figure pat00005
또한, 제1 코사인 거리(COD1)는 다음의 수학식 4로 표현될 수 있다.
Figure pat00006
즉, 제1 웨이퍼(W1)의 특성과 제2 웨이퍼(W2)의 특성이 유사하다면, 제1 각도(
Figure pat00007
)는 작을 수 있다. 또한, 코사인 거리(COD1)는 수학식 4에 따라서 0에 가까워질 수 있다. 즉, 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 공정 변수의 특성이 다르다면 제1 코사인 거리(COD1)는 클 수 있다.
정리하면, 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 공정 변수의 특성이 다르다면 제1 유클리드 거리(EUD1)와 제1 코사인 거리(COD1)는 클 수 있다. 하지만, 제1 웨이퍼(W1)와 제2 웨이퍼(W2)의 공정 변수의 특성이 유사하다면 제1 유클리드 거리(EUD1)와 제1 코사인 거리(COD1)는 작을 수 있다.
이어서, 이상 웨이퍼 지수 생성 모듈(430)은 웨이퍼의 이상 웨이퍼 지수(x1' 내지 xk')를 계산하고, 이상 웨이퍼 지수(x1' 내지 xk')를 정규화(normalization) 시킬 수 있다(S563). 도 7에 나타난 제1 웨이퍼 벡터(W1v)와 제2 웨이퍼 벡터(W2v)에 기초하여 생성된 제1 이상 웨이퍼 지수(x1')는 다음의 수학식 5를 이용하여 계산될 수 있다.
Figure pat00008
즉, 제1 이상 웨이퍼 지수(x1')는 제1 유클리드 거리(EUD1)와 제1 코사인 거리(COD1)의 곱에 해당할 수 있다. 본 실시예에서, 이상 웨이퍼 지수 생성 모듈(430)은 제1 웨이퍼 벡터(W1v)와 제2 웨이퍼 벡터(W2v)에 기초하여 제1 이상 웨이퍼 지수(x1')를 생성할 수 있다.
도 9는 복수의 웨이퍼의 복수의 공정 변수들에 대한 웨이퍼 벡터들을 설명하기 위한 도면이다.
도 8 및 도 9를 참조하면, 이상 웨이퍼 지수 생성 모듈(430)은 복수의 공정 변수(a11 내지 akn)에 기초하여 복수의 이상 웨이퍼 지수(x1' 내지 xk')를 생성할 수 있다.
도 9에 나타난 그래프(G12)는 제1 내지 제4 벡터들(W1v 내지 W4v)을 나타낸다. 제1 내지 제4 벡터들(W1v 내지 W4v)은 제1 공정 변수(a1) 및 제2 공정 변수(a2)에 대한 벡터에 해당할 수 있다. 이상 웨이퍼 지수 생성 모듈(430)는 제1 내지 제4 벡터들(W1v 내지 W4v)에 기초하여 이상 웨이퍼 지수들(x1' 내지 x4')을 생성할 수 있다. 즉, 이상 웨이퍼 지수 생성 모듈(430)는 복수의 벡터들에 기초하여 복수의 이상 웨이퍼 지수들(x1' 내지 xk')을 생성할 수 있다. 그래프(G1n)는 제1 공정 변수(a1) 및 제n 공정 변수(an)에 대한 제1 내지 제4 벡터들(W1v 내지 W4v)을 나타내며, 그래프(G(n-1)n)는 제(n-1) 공정 변수(a(n-1)) 및 제n 공정 변수(an)에 대한 제1 내지 제4 벡터들(W1v 내지 W4v)을 나타낸다. 즉, 이상 웨이퍼 지수 생성 모듈(430)은 복수의 공정 변수(a1 내지 an)들에 대한 복수의 벡터들에 기초하여 복수의 이상 웨이퍼 지수들(x1' 내지 xk')을 생성할 수 있다.
예를 들어, 제1 이상 웨이퍼 지수(x1')는 다음의 수학식 6으로 나타날 수 있다.
Figure pat00009
또한, 제k 이상 웨이퍼 지수(xk')는 다음의 수학식 7로 나타날 수 있다.
Figure pat00010
상기 내용을 통해 설명한 것과 같이, 이상 웨이퍼 지수 생성 모듈(430)은 유클리드 거리(EUD)와 코사인 거리(COD)의 곱에 기초하여 웨이퍼(W1 내지 Wk)에 대한 이상 웨이퍼 지수들(x1' 내지 xk')을 생성할 수 있다. 하지만 본 발명의 실시예는 이에 제한되지 않으며, 다른 방법을 통하여 이상 웨이퍼 지수들(x1' 내지 xk')이 계산될 수도 있다.
도 10a 내지 도 10c는 유클리드 거리, 코사인 거리 및 이상 웨이퍼 지수를 설명하기 위한 도면들이다.
도 10a를 참조하면, 그래프는 복수의 웨이퍼들(W1 내지 Wk)에 대한 유클리드 거리(EUD)를 나타낸다. 제1 유클리드 거리(EUD1)는 제1 웨이퍼(W1)에 해당하는 값일 수 있고, 제k 유클리드 거리(EUDk)는 제k 웨이퍼(Wk)에 해당하는 값일 수 있다. 여기서 제k 웨이퍼(Wk)는 제1 웨이퍼(W1)보다 늦게 생성되는 웨이퍼일 수 있다.
도 10b를 참조하면, 그래프는 복수의 웨이퍼들(W1 내지 Wk)에 대한 코사인 거리(COD)를 나타낸다. 제1 코사인 거리(COD1)는 제1 웨이퍼(W1)에 해당하는 값일 수 있고, 제k 코사인 거리(CODk)는 제k 웨이퍼(Wk)에 해당하는 값일 수 있다.
도 10c를 참조하면, 그래프는 복수의 웨이퍼들(W1 내지 Wk)에 대한 이상 웨이퍼 지수(x')를 나타낸다. 제1 이상 웨이퍼 지수(x1')는 제1 웨이퍼(W1)에 해당하는 값일 수 있고, 제k 이상 웨이퍼 지수(xk')는 제k 웨이퍼(Wk)에 해당하는 값일 수 있다.
도 10a 내지 도 10c를 참조하면, 제1 이상 웨이퍼 지수(x1')와 제k 이상 웨이퍼 지수(xk')의 차이(c3)는 제1 유클리드 거리(EUD1)와 제k 유클리드 거리(EUDk)의 차이(c1)보다 클 수 있고, 제1 코사인 거리(COD1)와 제k 코사인 거리(CODk)의 차이(c2)보다 클 수 있다. 즉, 본 발명의 기술적 사상에 따른 실시예에서, 이상 웨이퍼 지수(x')를 이용하는 경우의 웨이퍼들 간의 유의차는 유클리드 거리(EUD)만을 이용하는 경우의 웨이퍼들 간의 유의차보다 크고, 코사인 거리(COD)만을 이용하는 경우의 웨이퍼들 간의 유의차보다 클 수 있다. 따라서, 웨이퍼 불량 검사 시스템(1)은 웨이퍼들의 특성(예를 들어, 공정 조건 또는 구조 계측 데이터)을 구별하고, 불량 웨이퍼를 예측할 수 있다.
도 11a 내지 도 11c는 웨이퍼 불량 예측 시뮬레이션 시간을 설명하기 위한 도면들이다.
도 11a를 참조하면, 웨이퍼 불량 예측에 사용되는 기존의 SHAP 모델과 본 발명의 실시예에 따른 Vector similarity 모델의 시뮬레이션 시간이 나타난다. 출력되는 웨이퍼의 개수가 k개이고, 공정 변수의 개수가 n개인 경우에, 기존의 모델의 연산량은 2n*k*13에 해당할 수 있고, 시뮬레이션 시간은 5.6시간에 해당할 수 있다. 하지만, 본 발명의 실시예에 따른 모델의 연산량은 n*(n-1)*k에 해당할 수 있고, 시뮬레이션 시간은 5분에 해당할 수 있다. 즉, 본 발명의 실시예에 따른 모델의 시뮬레이션 시간은 기존의 모델의 시뮬레이션 시간보다 짧을 수 있다. 따라서, 웨이퍼 제조 공정에서 필요한 웨이퍼 불량 예측 시뮬레이션 시간을 감소시킴으로써, 효율적인 웨이퍼 제조 공정이 수행될 수 있다.
도 11b는 시뮬레이션이 수행되는 공정 변수의 개수에 따른 기존 모델의 시뮬레이션 시간의 변화를 나타낸다. 공정 변수의 개수가 10개인 경우에 기존의 모델의 시뮬레이션 시간은 5.6시간이지만, 공정 변수의 개수가 334개인 경우의 기존의 모델의 시뮬레이션 시간은 4*1097 시간일 수 있다. 즉, 기존의 모델은 공정 변수의 개수가 증가할수록, 시뮬레이션 시간은 기하급수적으로 증가할 수 있다.
도 11c는 시뮬레이션이 수행되는 공정 변수의 개수에 따른 본 발명의 실시예에 따른 모델의 시뮬레이션 시간의 변화를 나타낸다. 공정 변수의 개수가 10개인 경우에 본 발명의 실시예에 따른 모델의 시뮬레이션 시간은 5분이지만, 공정 변수의 개수가 334개인 경우의 본 발명의 실시예에 따른 모델의 시뮬레이션 시간은 83시간일 수 있다. 즉, 공정 변수의 개수가 증가하여도, 시뮬레이션 시간은 크게 증가하지 않을 수 있다. 이와 같이 시뮬레이션 시간이 감소됨에 따라서, 효율적인 웨이퍼 제조 공정이 수행될 수 있다. 즉, 유클리드 거리(EUD)와 코사인 거리(COD)의 곱인 이상 웨이퍼 지수(x')를 이용한 웨이퍼 불량 검사 시스템(1)의 시뮬레이션 시간은 감소될 수 있다.
도 12는 몇몇 실시예에 따른 이상 웨이퍼 지수를 이용하여 불량 웨이퍼를 검출하는 것을 설명하기 위한 도면이다.
도 12는 시간에 따라서 제조된 웨이퍼들(W1 내지 Wk)의 이상 웨이퍼 지수(x')들을 나타낸다. 제1 이상 웨이퍼 지수(x1')는 제1 웨이퍼(W1)에 해당할 수 있고, 제h 이상 웨이퍼 지수(xh')는 제h 웨이퍼(Wh)에 해당할 수 있고, 제k 이상 웨이퍼 지수(xk')는 제k 웨이퍼(Wk)에 해당할 수 있다.
복수의 이상 웨이퍼 지수(x')들 중 일부는 임계값 이하일 수 있고, 복수의 이상 웨이퍼 지수(x')들 중 다른 일부는 임계값 초과일 수 있다. 예를 들어, 제h 이상 웨이퍼 지수(xh')는 임계값을 초과한 값에 해당할 수 있다. 여기서 이상 웨이퍼의 판단 기준은, 이상 웨이퍼 지수(x')들의 정규 분포 2.5%를 벗어나는 웨이퍼에 해당할 수 있다. 이와 같이 연산 장치(400)는 제h 이상 웨이퍼 지수(xh')를 이용하여 제h 웨이퍼(Wh)가 이상 웨이퍼인 것을 검출할 수 있고, 예측할 수 있다. 또한, 웨이퍼 불량 검사 시스템(1)는 제1 내지 제j 특성 변수(b11 내지 bkj)를 이용하여 제h 웨이퍼(Wh)가 이상 웨이퍼인 것을 확인할 수 있다.
도 13 내지 도 15를 참조하여 다른 실시예에 따른 웨이퍼 불량 검사 시스템(1)에 대하여 설명한다.
도 13은 몇몇 실시예에 따른 예측 반도체 소자 특성 데이터를 고려한 이상 웨이퍼 지수의 생성 방법에 대한 순서도이다. 도 14 및 도 15는 도 13의 이상 웨이퍼 지수의 생성을 설명하기 위한 블록도들이다.
도 13 내지 도 15를 참조하면, 웨이퍼 불량 검사 시스템(1)은 예측 반도체 소자 특성 데이터(ET/EDS')를 예측을 통하여 생성할 수 있다(S570). 예를 들어, 웨이퍼 불량 검사 시스템(1)는 제1 내지 제k 웨이퍼(W1 내지 Wk)에 대하여 결과 예측을 수행함으로써, 제1 내지 제k 예측 반도체 소자 특성 데이터(ET/EDS1' 내지 ET/EDSk')를 생성할 수 있다. 또한, 제1 내지 제k 예측 반도체 소자 특성 데이터(ET/EDS1' 내지 ET/EDSk')는 연산 장치(400)에 제공될 수 있다.
웨이퍼 변수 평균 추출 모듈(410)과 웨이퍼 변수 표준화 모듈(420)은 각 웨이퍼에 대하여 공정 변수 및 특성 변수를 생성할 수 있다(S580). 여기서, 웨이퍼 변수 평균 추출 모듈(410)과 웨이퍼 변수 표준화 모듈(420)은 제1 내지 제k 예측 반도체 소자 특성 데이터(ET/EDS1' 내지 ET/EDSk')에 기초하여 제1 내지 제k 예측 특성 변수(b11' 내지 bkj')를 생성할 수 있다. 제1 내지 제k 예측 특성 변수(b11' 내지 bkj')는 제조된 제1 내지 제k 웨이퍼들(W1 내지 Wk)에 대응될 수 있다.
이상 웨이퍼 지수 생성 모듈(430)은 변수들 사이의 웨이퍼 벡터들을 계산할 수 있다(S590). 예를 들어, 이상 웨이퍼 지수 생성 모듈(430)은 제1 내지 제k 예측 특성 변수(b11' 내지 bkj') 및 제1 내지 제n 공정 변수(a11 내지 akn)에 기초하여 복수의 이상 웨이퍼 지수(x1'' 내지 xk'')를 생성할 수 있다. 여기서 이상 웨이퍼 지수(x1'' 내지 xk'')는 상기 내용에서 설명했던 이상 웨이퍼 지수(x1' 내지 xk')와 다를 수 있다. 즉, 이상 웨이퍼 지수 생성 모듈(430)은 제1 내지 제k 예측 특성 변수(b11' 내지 bkj')을 추가적으로 고려하여 이상 웨이퍼 지수(x1'' 내지 xk'')를 생성할 수 있다.
이상 웨이퍼 지수 생성 모듈(430)은 유클리드 거리(EUD)를 계산하고(S591), 코사인 거리(COD)를 계산할 수 있다(S592). 또한, 웨이퍼의 이상 웨이퍼 지수(x1'' 내지 xk'')를 생성하고, 이상 웨이퍼 지수(x1'' 내지 xk'')를 정규화시킬 수 있다(S593).
여기서 이상 웨이퍼 지수(x1'' 내지 xk'')는 제1 내지 제k 예측 특성 변수(b11' 내지 bkj')을 추가적으로 고려하여 생성된 이상 웨이퍼 지수에 해당할 수 있다. 이를 통해, 보다 많은 변수를 고려하여 이상 웨이퍼 지수를 생성함으로써, 높은 정확도를 갖는 웨이퍼 불량 검사 시스템(1)이 제공될 수 있다.
도 16은 몇몇 실시예에 따른 웨이퍼 불량 예측 모델의 생성을 설명하기 위한 블록도이다.
도 16을 참조하면, 연산 장치(400)는 예측 모델 생성 모듈(440) 및 이상 웨이퍼 검출기(450)를 포함할 수 있다.
예측 모델 생성 모듈(440)은 제1 내지 제n 공정 변수(a11 내지 akn)와 제1 내지 제j 특성 변수(b11 내지 bkj)를 수신할 수 있고, 이상 웨이퍼 지수 생성 모듈(430)로부터 제1 내지 제k 이상 웨이퍼 지수(x1' 내지 xk')를 수신할 수 있다. 여기서 제1 내지 제j 특성 변수(b11 내지 bkj)는 제1 내지 제k 웨이퍼(W1 내지 Wk)에 대하여 테스트를 수행한 결과에 해당할 수 있다.
예측 모델 생성 모듈(440)은 제1 내지 제n 공정 변수(a11 내지 akn), 제1 내지 제j 특성 변수(b11 내지 bkj) 및 제1 내지 제k 이상 웨이퍼 지수(x1' 내지 xk')에 기초하여 웨이퍼 불량 예측 모델(PM)을 생성할 수 있다. 예측 모델 생성 모듈(440)은 뉴럴 네트워크를 이용한 회귀(regression)을 통하여 웨이퍼 불량 예측 모델(PM)을 생성할 수 있다. 여기서, 웨이퍼 불량 예측 모델(PM)은 Y = f(X,x')으로 표현될 수 있다. 여기서 Y는 출력 변수에 해당하고, X와 x'은 입력 변수에 해당한다. 입력 변수인 X는 제1 내지 제n 공정 변수(a11 내지 akn)에 해당할 수 있고, x'는 제1 내지 제k 이상 웨이퍼 지수(x1' 내지 xk')에 해당할 수 있다. 또한, 출력 변수인 Y는 제1 내지 제j 특성 변수(b11 내지 bkj)에 해당할 수 있다.
입력 변수로 제1 내지 제k 이상 웨이퍼 지수(x1' 내지 xk')를 사용함으로써, 예측 모델 생성 모듈(440)은 웨이퍼들(W1 내지 Wk)에 대한 특성의 분류 성능을 더욱 향상시킬 수 있다. 예를 들어, 서로 다른 웨이퍼들이 동일한 공정 변수를 갖는다고 하여도, 이상 웨이퍼 지수가 다름에 따라서, 다른 특성 변수가 출력될 수 있다. 즉, 제1 내지 제n 공정 변수(a11 내지 akn), 제1 내지 제j 특성 변수(b11 내지 bkj) 및 제1 내지 제k 이상 웨이퍼 지수(x1' 내지 xk')를 이용하여 학습이 수행됨으로써, 웨이퍼 불량 예측 모델(PM)이 생성될 수 있다. 또한, 웨이퍼 불량 예측 모델(PM)은 유클리드 거리(EUD)와 코사인 거리(COD)의 곱인 이상 웨이퍼 지수(x')를 사용함으로써 웨이퍼(W1 내지 Wk)들의 특징들을 자동으로 분류할 수 있다.
예측 모델 생성 모듈(440)은 이상 웨이퍼 검출기(450)에 웨이퍼 불량 예측 모델(PM)을 제공할 수 있다. 또한, 이상 웨이퍼 검출기(450)는 제1 내지 제k 이상 웨이퍼 지수(x1' 내지 xk')를 수신할 수 있다.
도 17은 이상 웨이퍼의 변수별 영향력을 도출하기 위한 방법에 대한 순서도이다.
도 17을 참조하면, 이상 웨이퍼 검출기(450)는 이상 웨이퍼 지수(x')를 이용하여 이상 웨이퍼를 검출할 수 있다(S600). 해당 동작은 도 12를 참조하여 설명한 이상 웨이퍼 지수(xh')를 활용하여 제h 웨이퍼(Wh)가 이상 웨이퍼인 것을 검출하는 것에 해당한다. 본 동작은 생략될 수 있으나, 본 발명의 실시예는 이에 제한되지 않는다.
이상 웨이퍼 검출기(450)는 웨이퍼 불량 예측 모델(PM)과 이상 웨이퍼 지수(x')를 이용하여 이상 웨이퍼를 예측할 수 있다(S610). 이상 웨이퍼 검출기(450)는 예측 모델 생성 모듈(440)에 의해 생성된 웨이퍼 불량 예측 모델(PM)에 대하여, 제1 내지 제n 공정 변수(a11 내지 akn) 및 이상 웨이퍼 지수(x1' 내지 xk')를 입력으로 하여 이상 웨이퍼를 검출할 수 있다. 이를 통해, 제1 내지 제k 웨이퍼(W1 내지 Wk) 중에서 어느 웨이퍼가 불량인지 검출할 수 있다. 본 실시예에서는, 제h 웨이퍼(Wh)가 불량인 것으로 가정하고 설명한다.
이어서, 이상 웨이퍼 검출기(450)는 제h 웨이퍼(Wh)의 불량 요인이 무엇인지에 대하여 검출할 수 있다. 이상 웨이퍼 검출기(450)는 공정 변수가 제x 공정 변수(ax)인지 확인할 수 있다(S620). 공정 변수가 제x 공정 변수(ax)가 아닌 경우(S620-N), 이상 웨이퍼 검출기(450)는 공정 변수가 제(x+1) 공정 변수(a(x+1))인지 확인할 수 있다. 공정 변수가 제x 공정 변수(ax)인 경우(S620-Y), 이상 웨이퍼 검출기(450)는 제x 공정 변수(ax)를 제외한 변수들을 이용하여 이상 웨이퍼 지수(x')를 계산할 수 있다(S630).
예를 들어, 이상 웨이퍼 검출기(450)는 제1 공정 변수(ah1)를 제외한 변수들(예를 들어, 제2 내지 제n 공정 변수(ah2 내지 ahn) 및 제1 내지 제j 특성 변수(bh1 내지 bhj))을 이용하여 이상 웨이퍼 지수(x')를 계산할 수 있다. 이를 통하여, 이상 웨이퍼 검출기(450)는 이상 변수를 검출할 수 있다(S640).
예를 들어, 제h 이상 웨이퍼 지수(xh')이 이상이 있는 것으로 판단되는 경우에, 이상 웨이퍼 검출기(450)는 각 공정 변수 중 어느 것이 원인인지 판단할 수 있다. 제1 공정 변수(ah1)를 제외한 변수들을 이용하여 제h 이상 웨이퍼 지수(xh')를 계산하는 경우에, 이상 웨이퍼 검출기(450)는 해당하는 제h 이상 웨이퍼 지수(xh')가 이상 원인인지 판단할 수 있다. 예를 들어, 제h 이상 웨이퍼 지수(xh')가 여전히 이상 웨이퍼 지수(x')들의 정규 분포 2.5%를 벗어난다면 제1 공정 변수(ah1)는 이상 원인이 아닐 수 있다. 또한, 제h 이상 웨이퍼 지수(xh')가 이상 웨이퍼 지수(x')들의 정규 분포 2.5%를 벗어나지 않게 된다면 제1 공정 변수(ah1)는 이상 원인으로 판단될 수 있다.
이와 같은 방법을 통하여 이상 변수가 검출될 수 있으나, 본 발명의 실시예에 따른 이상 웨이퍼 검출기(450)는 다른 방식을 통하여 이상 변수를 검출할 수 있다. 연산 장치(400)는 이상 변수에 대한 피드백 데이터를 반도체 제조 장치(100)에 제공하여 웨이퍼 제조 공정에 대한 피드백을 수행할 수 있다.
도 18a 내지 도 18d는 이상 웨이퍼의 변수별 영향력을 설명하기 위한 도면들이다.
도 18a를 참조하면, 제1 내지 제4 이상 변수(av1 내지 av4)가 제h 웨이퍼(Wh)의 이상 원인에 해당할 수 있다. 이상 웨이퍼 검출기(450)는 제1 내지 제4 이상 변수(av1 내지 av4)에 대한 데이터를 반도체 제조 장치(100)에 제공할 수 있다. 도 18b 내지 도 18d를 참조하면, 제h 웨이퍼(Wh)의 이상 웨이퍼 지수는 다른 이상 웨이퍼 지수와 다를 수 있다.
도 19는 몇몇 실시예에 따른 제2 웨이퍼 그룹의 제조 방법을 설명하기 위한 블록도이다.
도 19를 참조하면, 웨이퍼 불량 검사 시스템(1)는 제2 웨이퍼 그룹(Wy)을 이용하여 웨이퍼 불량 예측 모델(PM)을 테스트할 수 있다. 여기서 제2 웨이퍼 그룹(Wy)은 도 1 내지 도 18d를 참조하여 설명한 제1 웨이퍼 그룹(Wx)에 후속되어 제조될 수 있다. 즉, 제2 웨이퍼 그룹(Wy)은 웨이퍼 불량 예측 모델(PM)이 생성된 후에 테스트될 수 있다. 제1 및 제2 웨이퍼 그룹(Wx 및 Wy) 중에서 제1 웨이퍼 그룹(Wx)은 70%에 해당할 수 있고, 제2 웨이퍼 그룹(Wy)은 30%에 해당할 수 있다.
반도체 제조 장치(100)는 제2 웨이퍼 그룹(Wy)를 제조할 수 있고, 모니터링 장치(200)는 제조 중인 제2 웨이퍼 그룹(Wy)의 웨이퍼들을 모니터링할 수 있다. 또한, 모니터링 장치(200)는 제2 웨이퍼 그룹(Wy)에 대한 구조 계측 데이터와 공정 조건 데이터를 생성하여 연산 장치(400)에 제공할 수 있다. 테스트 장치(300)는 제조된 제2 웨이퍼 그룹(Wy)의 웨이퍼들에 대하여 테스트를 수행하여 반도체 소자 특성 데이터를 생성하여 연산 장치(400)에 제공할 수 있다.
연산 장치(400)는 구조 계측 데이터 및 공정 조건 데이터를 공정 변수로 변환시키고, 반도체 소자 특성 데이터를 특성 변수를 변환시켜 이용할 수 있다. 연산 장치(400)의 이상 웨이퍼 검출기(450)는 웨이퍼 불량 예측 모델(PM)을 이용하여 불량 웨이퍼를 예측할 수 있다. 즉, 이상 웨이퍼 검출기(450)는 웨이퍼 불량 예측 모델(PM)에 대하여, 공정 변수와 이상 웨이퍼 지수를 입력으로 이용하여 불량 웨이퍼를 예측할 수 있다. 연산 장치(400)는 예측된 불량 웨이퍼와 생성된 특성 변수를 확인함으로써, 웨이퍼 불량 예측 모델(PM)의 정확성을 확인할 수 있다.
도 20은 몇몇 실시예에 따른 제3 웨이퍼 그룹의 제조 방법을 설명하기 위한 블록도이다. 도 21은 도 20의 제3 웨이퍼 그룹의 제조 방법을 설명하기 위한 순서도이다.
도 20 및 도 21을 참조하면, 제3 웨이퍼 그룹(Wz)은 제1 및 제2 웨이퍼 그룹(Wx 및 Wy)과 다를 수 있다. 제3 웨이퍼 그룹(Wz)은 제1 및 제2 웨이퍼 그룹(Wx 및 Wy)에 후속되어 제조될 수 있다. 즉, 제3 웨이퍼 그룹(Wz)이 제조되는 시기는 웨이퍼 불량 예측 모델(PM)이 생성되고, 이에 대한 테스트가 수행되어 검증된 후의 시기에 해당할 수 있다.
반도체 제조 장치(100)는 연산 장치(400)로부터 피드백 데이터(FBD)를 수신할 수 있다. 여기서 피드백 데이터(FBD)는 연산 장치(400)가 웨이퍼 불량 예측 모델(PM)을 생성하는 과정과, 이상 웨이퍼 지수(x')를 통해 이상 웨이퍼를 검출하는 과정에서 도출된 데이터에 해당할 수 있다. 반도체 제조 장치(100)는 피드백 데이터(FBD)에 포함된 이상 변수(av1 내지 av4)를 참조하여 피드백을 수행할 수 있다(S700).
웨이퍼 불량 검사 시스템(1)는 웨이퍼를 제조하고 제조 중인 웨이퍼를 모니터링할 수 있다(S710). 예를 들어, 반도체 제조 장치(100)는 피드백을 수행함으로써 제3 웨이퍼 그룹(Wz)의 웨이퍼들을 제조할 수 있다. 또한, 모니터링 장치(200)는 제조 중인 제3 웨이퍼 그룹(Wz)의 웨이퍼들을 모니터링할 수 있다. 이를 통해, 모니터링 장치(200)는 제3 웨이퍼 그룹(Wz)에 대한 구조 계측 데이터와 공정 조건 데이터를 연산 장치(400)에 제공할 수 있다. 이 때, 연산 장치(400)는 공정 변수들과 이를 통해 생성된 이상 웨이퍼 지수(x')를 입력으로 웨이퍼 불량 예측 모델(PM)을 이용하여 불량으로 예측되는 웨이퍼를 검출할 수 있다. 또한, 연산 장치(400)는 불량으로 예측되는 웨이퍼의 불량 요인을 검출할 수 있다. 따라서, 연산 장치(400)는 불량 웨이퍼에 대한 피드백 데이터를 생성할 수 있다.
연산 장치(400)는 이상 웨이퍼들을 검출하고 반도체 제조 장치(100)에 대하여 피드백을 수행할 수 있다(S720). 연산 장치(400)가 이상 예측 웨이퍼에 대한 정보와 불량 요인 정보를 반도체 제조 장치(100)에 제공할 수 있고, 반도체 제조 장치(100)는 이를 참조하여 제3 웨이퍼 그룹(Wz)의 웨이퍼를 제조할 수 있다. 이를 통해 웨이퍼 불량이 감소되고, 웨이퍼 수율이 증가할 수 있다.
이상 첨부된 도면을 참조하여 본 발명의 실시예들을 설명하였으나, 본 발명은 상기 실시예들에 한정되는 것이 아니라 서로 다른 다양한 형태로 제조될 수 있으며, 본 발명이 속하는 기술분야에서 통상의 지식을 가진 자는 본 발명의 기술적 사상이나 필수적인 특징을 변경하지 않고서 다른 구체적인 형태로 실시될 수 있다는 것을 이해할 수 있을 것이다. 그러므로 이상에서 기술한 실시예들은 모든 면에서 예시적인 것이며 한정적이 아닌 것으로 이해해야만 한다.
1: 웨이퍼 불량 검사 시스템 100: 반도체 제조 장치
200: 모니터링 장치 300: 테스트 장치
400: 연산 장치 410: 웨이퍼 변수 평균 추출 모듈
420: 웨이퍼 변수 표준화 모듈 430: 이상 웨이퍼 지수 생성 모듈
440: 예측 모델 생성 모듈 450: 이상 웨이퍼 검출기

Claims (20)

  1. 제1 웨이퍼의 제1 구조 계측 데이터 및 제1 공정 조건 데이터 및 제2 웨이퍼의 제2 구조 계측 데이터 및 제2 공정 조건 데이터를 수신하고, 상기 제1 구조 계측 데이터 및 제1 공정 조건 데이터에 기초하여 제1 공정 변수 및 제2 공정 변수를 생성하고, 상기 제2 구조 계측 데이터 및 상기 제2 공정 조건 데이터에 기초하여 제3 공정 변수 및 제4 공정 변수를 생성하는 웨이퍼 변수 생성기;
    상기 제1 및 제2 공정 변수에 대한 제1 웨이퍼 벡터를 생성하고, 상기 제3 및 제4 공정 변수에 대한 제2 웨이퍼 벡터를 생성하고, 상기 제1 웨이퍼 벡터와 상기 제2 웨이퍼 벡터 사이의 제1 유클리드 거리를 계산하고, 상기 제1 웨이퍼 벡터와 상기 제2 웨이퍼 벡터 사이의 제1 코사인 거리를 계산하고, 상기 제1 유클리드 거리와 상기 제1 코사인 거리의 곱에 기초하여 상기 제1 웨이퍼에 대한 제1 이상 웨이퍼 지수를 생성하는 이상 웨이퍼 지수 생성 모듈; 및
    상기 제1 웨이퍼에 대한 테스트 결과인 제1 특성 변수를 수신하고, 상기 제1 공정 변수, 상기 제2 공정 변수, 상기 제1 특성 변수 및 상기 제1 이상 웨이퍼 지수에 기초하여 회귀(regression)를 통해 웨이퍼 불량 예측 모델을 생성하는 예측 모델 생성 모듈을 포함하는 웨이퍼 불량 검사 장치.
  2. 제 1항에 있어서,
    상기 제1 이상 웨이퍼 지수는 상기 제1 유클리드 거리와 상기 제1 코사인 거리의 곱에 비례하는 웨이퍼 불량 검사 장치.
  3. 제 1항에 있어서,
    상기 웨이퍼 변수 생성기는 상기 제1 및 제2 웨이퍼와 다른 제3 웨이퍼의 제3 구조 계측 데이터 및 제3 공정 조건 데이터에 기초하여 제5 공정 변수 및 제6 공정 변수를 생성하고,
    상기 이상 웨이퍼 지수 생성 모듈은 상기 제5 및 제6 공정 변수에 대한 제3 웨이퍼 벡터를 생성하는 웨이퍼 불량 검사 장치.
  4. 제 3항에 있어서,
    상기 이상 웨이퍼 지수 생성 모듈은 상기 제1 웨이퍼 벡터와 상기 제3 웨이퍼 벡터 사이의 제2 유클리드 거리를 계산하고, 상기 제1 웨이퍼 벡터와 상기 제3 웨이퍼 벡터 사이의 제2 코사인 거리를 계산하고, 상기 제2 유클리드 거리와 상기 제2 코사인 거리의 곱에 기초하여 상기 제1 웨이퍼에 대한 제2 이상 웨이퍼 지수를 생성하는 웨이퍼 불량 검사 장치.
  5. 제 4항에 있어서,
    상기 예측 모델 생성 모듈은 상기 제1 공정 변수, 상기 제2 공정 변수, 상기 제1 특성 변수, 상기 제1 이상 웨이퍼 지수 및 상기 제2 이상 웨이퍼 지수에 기초하여 웨이퍼 불량 예측 모델을 생성하는 웨이퍼 불량 검사 장치.
  6. 제 1항에 있어서,
    상기 이상 웨이퍼 지수 생성 모듈은 상기 제1 웨이퍼에 대한 예측 테스트 결과인 제2 특성 변수를 수신하고, 상기 제1 공정 변수, 상기 제2 공정 변수 및 상기 제2 특성 변수 중 적어도 두개에 대한 제4 웨이퍼 벡터를 생성하는 웨이퍼 불량 검사 장치.
  7. 제 6항에 있어서,
    상기 이상 웨이퍼 지수 생성 모듈은 상기 제2 웨이퍼 벡터와 상기 제4 웨이퍼 벡터 사이의 유클리드 거리와 코사인 거리의 곱에 기초하여 상기 제1 웨이퍼에 대한 제3 이상 웨이퍼 지수를 생성하는 웨이퍼 불량 검사 장치.
  8. 제 1항에 있어서,
    상기 예측 모델 생성 모듈은 상기 제1 공정 변수, 상기 제2 공정 변수 및 상기 제1 이상 웨이퍼 지수를 입력으로 이용하고, 상기 제1 특성 변수를 출력으로 이용하여 상기 웨이퍼 불량 예측 모델을 생성하는 웨이퍼 불량 검사 장치.
  9. 제 1항에 있어서,
    상기 웨이퍼 불량 예측 모델과 상기 제1 이상 웨이퍼 지수에 기초하여 상기 제1 웨이퍼의 불량 여부를 검사하는 이상 웨이퍼 검출기를 더 포함하는 웨이퍼 불량 검사 장치.
  10. 제 1항에 있어서,
    상기 웨이퍼 변수 생성기는 상기 제1 구조 계측 데이터 및 상기 제1 공정 조건 데이터에 대하여 평균 추출 및 표준화를 수행하여 제1 및 제2 공정 변수를 생성하고, 상기 제2 구조 계측 데이터 및 상기 제2 공정 조건 데이터에 대하여 평균 추출 및 표준화를 수행하여 제3 및 제4 공정 변수를 생성하는 웨이퍼 불량 검사 장치.
  11. 제조 중의 제1 웨이퍼, 제2 웨이퍼 및 제3 웨이퍼를 모니터링하는 모니터링 장치; 및
    상기 모니터링 장치와 연결된 연산 장치를 포함하고,
    상기 모니터링 장치는,
    상기 제1 웨이퍼를 모니터링하여 제1 공정 변수 및 제2 공정 변수를 생성하고,
    상기 제2 웨이퍼를 모니터링하여 제3 공정 변수 및 제4 공정 변수를 생성하고,
    상기 제3 웨이퍼를 모니터링하여 제5 공정 변수 및 제6 공정 변수를 생성하고,
    상기 연산 장치는,
    상기 제1 공정 변수 및 상기 제2 공정 변수에 대한 제1 웨이퍼 벡터를 생성하고,
    상기 제3 공정 변수 및 상기 제4 공정 변수에 대한 제2 웨이퍼 벡터를 생성하고,
    상기 제5 공정 변수 및 상기 제6 공정 변수에 대한 제3 웨이퍼 벡터를 생성하고,
    상기 제1 웨이퍼 벡터와 상기 제2 웨이퍼 벡터 사이의 제1 유클리드 거리를 계산하고,
    상기 제1 웨이퍼 벡터와 상기 제2 웨이퍼 벡터 사이의 제1 코사인 거리를 계산하고,
    상기 제1 웨이퍼 벡터와 상기 제3 웨이퍼 벡터 사이의 제2 유클리드 거리를 계산하고,
    상기 제1 웨이퍼 벡터와 상기 제3 웨이퍼 벡터 사이의 제2 코사인 거리를 계산하고,
    상기 제2 웨이퍼 벡터와 상기 제3 웨이퍼 벡터 사이의 제3 유클리드 거리를 계산하고,
    상기 제2 웨이퍼 벡터와 상기 제3 웨이퍼 벡터 사이의 제3 코사인 거리를 계산하고,
    상기 제1 유클리드 거리와 상기 제1 코사인 거리의 곱 및 상기 제2 유클리드 거리와 상기 제2 코사인 거리의 곱에 기초하여 상기 제1 웨이퍼에 대한 제1 이상 웨이퍼 지수를 생성하고,
    상기 제1 유클리드 거리와 상기 제1 코사인 거리의 곱 및 상기 제3 유클리드 거리와 상기 제3 코사인 거리의 곱에 기초하여 상기 제2 웨이퍼에 대한 제2 이상 웨이퍼 지수를 생성하고,
    상기 제2 유클리드 거리와 상기 제2 코사인 거리의 곱 및 상기 제3 유클리드 거리와 상기 제3 코사인 거리의 곱에 기초하여 상기 제3 웨이퍼에 대한 제3 이상 웨이퍼 지수를 생성하고,
    상기 제1 내지 제3 이상 웨이퍼 지수를 이용하여 상기 제1 내지 제3 웨이퍼 중 불량인 웨이퍼를 예측하는 웨이퍼 불량 검사 시스템.
  12. 제 11항에 있어서,
    상기 제1 내지 제3 이상 웨이퍼 지수는 서로 다른 값을 갖고, 상기 제1 이상 웨이퍼 지수의 값은 상기 제2 및 제3 이상 웨이퍼 지수의 값보다 큰 웨이퍼 불량 검사 시스템.
  13. 제 12항에 있어서,
    상기 연산 장치는 상기 제1 이상 웨이퍼 지수를 이용하여 상기 제1 웨이퍼를 불량으로 예측하는 웨이퍼 불량 검사 시스템.
  14. 제 11항에 있어서,
    상기 연산 장치는 상기 제1 내지 제6 공정 변수 및 상기 제1 내지 제3 이상 웨이퍼 지수에 기초하여 웨이퍼 불량 예측 모델을 생성하고, 상기 웨이퍼 불량 예측 모델을 이용하여 상기 제1 내지 제3 웨이퍼 중 불량인 웨이퍼를 예측하는 웨이퍼 불량 검사 시스템.
  15. 제 11항에 있어서,
    상기 제1 이상 웨이퍼 지수는 상기 제1 유클리드 거리와 상기 제1 코사인 거리의 곱 및 상기 제2 유클리드 거리와 상기 제2 코사인 거리의 곱의 합에 비례하고,
    상기 제2 이상 웨이퍼 지수는 상기 제1 유클리드 거리와 상기 제1 코사인 거리의 곱 및 상기 제3 유클리드 거리와 상기 제3 코사인 거리의 곱의 합에 비례하고,
    상기 제3 이상 웨이퍼 지수는 상기 제2 유클리드 거리와 상기 제2 코사인 거리의 곱 및 상기 제3 유클리드 거리와 상기 제3 코사인 거리의 곱의 합에 비례하는 웨이퍼 불량 검사 시스템.
  16. 제 11항에 있어서,
    상기 제1 내지 제3 웨이퍼에 대하여 테스트를 수행하는 테스트 장치(300)를 더 포함하고,
    상기 테스트 장치는,
    상기 제1 웨이퍼에 대하여 테스트를 수행하여 제1 특성 변수를 생성하고,
    상기 제2 웨이퍼에 대하여 테스트를 수행하여 제2 특성 변수를 생성하고,
    상기 제3 웨이퍼에 대하여 테스트를 수행하여 제3 특성 변수를 생성하는 웨이퍼 불량 검사 시스템.
  17. 제 16항에 있어서,
    상기 연산 장치는 상기 제1 내지 제3 특성 변수, 상기 제1 내지 제6 공정 변수 및 상기 제1 내지 제3 이상 웨이퍼 지수에 기초하여 웨이퍼 불량 예측 모델을 생성하고, 상기 웨이퍼 불량 예측 모델을 이용하여 상기 제1 내지 제3 웨이퍼 중 불량인 웨이퍼를 예측하는 웨이퍼 불량 검사 시스템.
  18. 서로 다른 제1 웨이퍼, 제2 웨이퍼 및 제3 웨이퍼를 제조하고,
    상기 제조된 제1 및 제2 웨이퍼를 이용하여 웨이퍼 불량 예측 모델을 생성하고,
    상기 웨이퍼 불량 예측 모델을 이용하여 상기 제3 웨이퍼의 불량을 검사하는 것을 포함하되,
    상기 웨이퍼 불량 예측 모델을 생성하는 것은,
    상기 제1 웨이퍼를 모니터링하여 제1 공정 변수 및 제2 공정 변수에 대한 제1 웨이퍼 벡터를 생성하고,
    상기 제2 웨이퍼를 모니터링하여 제3 공정 변수 및 제4 공정 변수에 대한 제2 웨이퍼 벡터를 생성하고,
    상기 제1 웨이퍼 벡터와 상기 제2 웨이퍼 벡터 사이의 제1 유클리드 거리를 계산하고,
    상기 제1 웨이퍼 벡터와 상기 제2 웨이퍼 벡터 사이의 제1 코사인 거리를 계산하고,
    상기 제1 유클리드 거리와 상기 제1 코사인 거리의 곱에 기초하여 상기 제1 웨이퍼에 대한 제1 이상 웨이퍼 지수를 생성하고,
    상기 제조된 제1 웨이퍼에 대하여 테스트를 수행함으로써 제1 특성 변수를 생성하고,
    상기 제1 공정 변수, 상기 제2 공정 변수, 상기 제1 특성 변수 및 상기 제1 이상 웨이퍼 지수에 기초하여 회귀(regression)를 통해 웨이퍼 불량 예측 모델을 생성하는 것을 포함하는 웨이퍼 제조 방법.
  19. 제 18항에 있어서,
    상기 웨이퍼 불량 예측 모델을 이용하여 상기 제3 웨이퍼의 불량을 검사하는 것은,
    상기 제3 웨이퍼를 모니터링하여 제5 공정 변수 및 제6 공정 변수에 대한 제3 웨이퍼 벡터를 생성하고,
    상기 제3 웨이퍼 벡터와 상기 제1 웨이퍼 벡터 사이의 제2 유클리드 거리와 제2 코사인 거리의 곱과 상기 제3 웨이퍼 벡터와 상기 제2 웨이퍼 벡터 사이의 제3 유클리드 거리와 제3 코사인 거리의 곱의 합인 제2 이상 웨이퍼 지수를 생성하고,
    상기 제5 공정 변수, 상기 제6 공정 변수, 상기 제2 이상 웨이퍼 지수 및 상기 웨이퍼 불량 예측 모델에 기초하여 상기 제3 웨이퍼의 불량 여부를 검출하는 것을 포함하는 웨이퍼 제조 방법.
  20. 제 19항에 있어서,
    상기 제3 웨이퍼는 상기 제3 웨이퍼의 불량 여부에 기초하여 제조되는 웨이퍼 제조 방법.
KR1020210110621A 2021-08-23 2021-08-23 웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법 KR20230028830A (ko)

Priority Applications (4)

Application Number Priority Date Filing Date Title
KR1020210110621A KR20230028830A (ko) 2021-08-23 2021-08-23 웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법
US17/680,958 US20230055058A1 (en) 2021-08-23 2022-02-25 Wafer defect test apparatus, wafer defect test system, wafer test method and fabrication method of a wafer
TW111131214A TW202310110A (zh) 2021-08-23 2022-08-19 晶圓缺陷測試設備、晶圓缺陷測試系統以及晶圓的製造方法
CN202211011520.3A CN115714093A (zh) 2021-08-23 2022-08-23 晶片缺陷测试设备、晶片缺陷测试系统和制造晶片的方法

Applications Claiming Priority (1)

Application Number Priority Date Filing Date Title
KR1020210110621A KR20230028830A (ko) 2021-08-23 2021-08-23 웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법

Publications (1)

Publication Number Publication Date
KR20230028830A true KR20230028830A (ko) 2023-03-03

Family

ID=85228964

Family Applications (1)

Application Number Title Priority Date Filing Date
KR1020210110621A KR20230028830A (ko) 2021-08-23 2021-08-23 웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법

Country Status (4)

Country Link
US (1) US20230055058A1 (ko)
KR (1) KR20230028830A (ko)
CN (1) CN115714093A (ko)
TW (1) TW202310110A (ko)

Also Published As

Publication number Publication date
US20230055058A1 (en) 2023-02-23
TW202310110A (zh) 2023-03-01
CN115714093A (zh) 2023-02-24

Similar Documents

Publication Publication Date Title
US7356430B2 (en) Methods and apparatus for data analysis
US11853899B2 (en) Methods and apparatus for data analysis
Schmid et al. Data-driven fault diagnosis in battery systems through cross-cell monitoring
US20080189575A1 (en) Methods and apparatus for data analysis
US20150371134A1 (en) Predicting circuit reliability and yield using neural networks
KR100278333B1 (ko) 결함 해석 방법, 기록 매체 및 공정 관리 방법
US7225107B2 (en) Methods and apparatus for data analysis
US20110178967A1 (en) Methods and apparatus for data analysis
US20040267477A1 (en) Methods and apparatus for data analysis
US20140372813A1 (en) Method for verifying bad pattern in time series sensing data and apparatus thereof
US20080021677A1 (en) Methods and apparatus for data analysis
IL177293A (en) Methods and apparatus for data analysis
KR102362159B1 (ko) 반도체 제조 공정에서 고장 검출 및 불량 원인 진단을 위한 방법
US6618632B1 (en) Process for monitoring processing plants
CN115616374A (zh) 一种基于机器学习的半导体芯片的测试系统
CN113255840A (zh) 故障检测与分类方法、装置、系统及存储介质
KR20230028830A (ko) 웨이퍼 불량 검사 장치, 웨이퍼 불량 검사 시스템, 웨이퍼 검사 방법 및 웨이퍼 제조 방법
CN111474476A (zh) 一种电机故障预测方法
KR20070018880A (ko) 데이터 분석을 위한 방법 및 장치
KR102182678B1 (ko) 반도체 제조 공정에서 특징 선택 기법에 따른 멀티 분류기를 활용한 불량 패턴 예측 장치 및 방법
Ison et al. Fault diagnosis of plasma etch equipment
KR102367597B1 (ko) 인공지능 기반의 제조공정 품질검사 시스템
Baghbanpourasl et al. Failure prediction through a model-driven machine learning method
KR102564668B1 (ko) 솔라 및 반도체 장비의 센서 데이터를 이용하는 통합 솔루션 관리 장치 및 그 방법
Klingert et al. Condition-based maintenance of mechanical setup in aluminum wire bonding equipment by data mining